Fitter report for system
Sun Dec  5 21:06:05 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec  5 21:06:05 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; system                                          ;
; Top-level Entity Name              ; system                                          ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 7,651 / 33,216 ( 23 % )                         ;
;     Total combinational functions  ; 6,352 / 33,216 ( 19 % )                         ;
;     Dedicated logic registers      ; 4,016 / 33,216 ( 12 % )                         ;
; Total registers                    ; 4016                                            ;
; Total pins                         ; 59 / 475 ( 12 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 266,240 / 483,840 ( 55 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10504 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10504 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10501   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/user/pipeline-riscv/fpga_project/output_files/system.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 7,651 / 33,216 ( 23 % )    ;
;     -- Combinational with no register       ; 3635                       ;
;     -- Register only                        ; 1299                       ;
;     -- Combinational with a register        ; 2717                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4452                       ;
;     -- 3 input functions                    ; 1266                       ;
;     -- <=2 input functions                  ; 634                        ;
;     -- Register only                        ; 1299                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5910                       ;
;     -- arithmetic mode                      ; 442                        ;
;                                             ;                            ;
; Total registers*                            ; 4,016 / 34,593 ( 12 % )    ;
;     -- Dedicated logic registers            ; 4,016 / 33,216 ( 12 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 570 / 2,076 ( 27 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 59 / 475 ( 12 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;                                             ;                            ;
; Global signals                              ; 1                          ;
; M4Ks                                        ; 65 / 105 ( 62 % )          ;
; Total block memory bits                     ; 266,240 / 483,840 ( 55 % ) ;
; Total block memory implementation bits      ; 299,520 / 483,840 ( 62 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 1 / 16 ( 6 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 11% / 10% / 12%            ;
; Peak interconnect usage (total/H/V)         ; 50% / 49% / 53%            ;
; Maximum fan-out                             ; 4081                       ;
; Highest non-global fan-out                  ; 313                        ;
; Total fan-out                               ; 36579                      ;
; Average fan-out                             ; 3.29                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 7651 / 33216 ( 23 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 3635                  ; 0                              ;
;     -- Register only                        ; 1299                  ; 0                              ;
;     -- Combinational with a register        ; 2717                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 4452                  ; 0                              ;
;     -- 3 input functions                    ; 1266                  ; 0                              ;
;     -- <=2 input functions                  ; 634                   ; 0                              ;
;     -- Register only                        ; 1299                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5910                  ; 0                              ;
;     -- arithmetic mode                      ; 442                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4016                  ; 0                              ;
;     -- Dedicated logic registers            ; 4016 / 33216 ( 12 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 570 / 2076 ( 27 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 59                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 266240                ; 0                              ;
; Total RAM block bits                        ; 299520                ; 0                              ;
; M4K                                         ; 65 / 105 ( 61 % )     ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 37347                 ; 0                              ;
;     -- Registered Connections               ; 14399                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 0                              ;
;     -- Output Ports                         ; 39                    ; 0                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock      ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_reset    ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; io_rx      ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; proc_reset ; V2    ; 1        ; 0            ; 12           ; 3           ; 96                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; io_leds[0]        ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[10]       ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[11]       ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[12]       ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[13]       ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[14]       ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[15]       ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[1]        ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[2]        ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[3]        ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[4]        ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[5]        ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[6]        ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[7]        ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[8]        ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_leds[9]        ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_addr[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_bank[0]  ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_bank[1]  ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_cas_n    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_cke      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_clk      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_cs_n     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_dqm[0]   ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_dqm[1]   ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_ras_n    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_we_n     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_tx             ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; io_sdram_data[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; io_sdram_data[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 39 / 64 ( 61 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 14 / 58 ( 24 % ) ; 3.3V          ; --           ;
; 8        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; io_sdram_data[2]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; io_sdram_data[1]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; io_sdram_data[12]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; io_sdram_data[11]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; io_sdram_data[15]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; io_sdram_cke                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; io_sdram_clk                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; io_leds[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; io_leds[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; io_sdram_data[10]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; io_sdram_data[9]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; io_sdram_cas_n                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; io_sdram_ras_n                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; io_leds[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; io_sdram_data[14]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; io_sdram_data[13]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; io_sdram_cs_n                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; io_leds[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; io_leds[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; io_leds[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; io_sdram_dqm[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; io_sdram_we_n                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; io_leds[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; io_leds[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; io_leds[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; io_leds[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; io_sdram_bank[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; io_sdram_bank[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; io_leds[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; io_leds[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; io_leds[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; io_leds[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; io_leds[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; io_tx                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; io_rx                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; i_reset                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; io_sdram_data[5]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; io_sdram_addr[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; io_sdram_data[6]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; io_sdram_addr[7]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; io_sdram_addr[5]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; io_sdram_addr[6]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; proc_reset                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; io_sdram_addr[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; io_sdram_addr[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; io_sdram_addr[11]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; io_sdram_data[0]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; io_sdram_data[7]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; io_sdram_addr[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; io_sdram_addr[3]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; io_sdram_addr[9]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; io_sdram_addr[8]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; io_sdram_data[8]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; io_sdram_addr[10]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; io_sdram_data[3]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; io_sdram_data[4]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; io_sdram_dqm[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; io_leds[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                   ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |system                                            ; 7651 (2)    ; 4016 (2)                  ; 0 (0)         ; 266240      ; 65   ; 0            ; 0       ; 0         ; 59   ; 0            ; 3635 (0)     ; 1299 (0)          ; 2717 (1)         ; |system                                                                                                                                               ; work         ;
;    |YJTop:top|                                     ; 7650 (0)    ; 4014 (0)                  ; 0 (0)         ; 266240      ; 65   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3635 (0)     ; 1299 (0)          ; 2716 (0)         ; |system|YJTop:top                                                                                                                                     ; work         ;
;       |BlockRam:blockram|                          ; 12 (4)      ; 2 (1)                     ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (3)       ; 0 (0)             ; 2 (1)            ; |system|YJTop:top|BlockRam:blockram                                                                                                                   ; work         ;
;          |SinglePortRam:rams_0|                    ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_0                                                                                              ; work         ;
;             |altsyncram:mem_rtl_0|                 ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0                                                                         ; work         ;
;                |altsyncram_uug1:auto_generated|    ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (1)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated                                          ; work         ;
;                   |decode_1oa:decode2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2                       ; work         ;
;          |SinglePortRam:rams_1|                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_1                                                                                              ; work         ;
;             |altsyncram:mem_rtl_0|                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_1|altsyncram:mem_rtl_0                                                                         ; work         ;
;                |altsyncram_uug1:auto_generated|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_1|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated                                          ; work         ;
;                   |decode_1oa:decode2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_1|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2                       ; work         ;
;          |SinglePortRam:rams_2|                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_2                                                                                              ; work         ;
;             |altsyncram:mem_rtl_0|                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_2|altsyncram:mem_rtl_0                                                                         ; work         ;
;                |altsyncram_uug1:auto_generated|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_2|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated                                          ; work         ;
;                   |decode_1oa:decode2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_2|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2                       ; work         ;
;          |SinglePortRam:rams_3|                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_3                                                                                              ; work         ;
;             |altsyncram:mem_rtl_0|                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_3|altsyncram:mem_rtl_0                                                                         ; work         ;
;                |altsyncram_uug1:auto_generated|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_3|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated                                          ; work         ;
;                   |decode_1oa:decode2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |system|YJTop:top|BlockRam:blockram|SinglePortRam:rams_3|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2                       ; work         ;
;       |WBArbiter:arbiter|                          ; 82 (82)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 18 (18)          ; |system|YJTop:top|WBArbiter:arbiter                                                                                                                   ; work         ;
;       |WBInterconnect:interconnect_|               ; 91 (91)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 39 (39)          ; |system|YJTop:top|WBInterconnect:interconnect_                                                                                                        ; work         ;
;       |WBLeds:leds|                                ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |system|YJTop:top|WBLeds:leds                                                                                                                         ; work         ;
;       |WBUartIhexWrapper:ihexUart|                 ; 3111 (0)    ; 2359 (0)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 752 (0)      ; 905 (0)           ; 1454 (0)         ; |system|YJTop:top|WBUartIhexWrapper:ihexUart                                                                                                          ; work         ;
;          |WBUartWithIhex:m|                        ; 3111 (3)    ; 2359 (1)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 752 (2)      ; 905 (0)           ; 1454 (9)         ; |system|YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m                                                                                         ; work         ;
;             |ihex:intel_hex_controller|            ; 2864 (2864) ; 2208 (2208)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 647 (647)    ; 900 (900)         ; 1317 (1317)      ; |system|YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller                                                               ; work         ;
;             |uart_rx:rx_part|                      ; 75 (75)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 47 (47)          ; |system|YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part                                                                         ; work         ;
;             |uart_tx:tx_part|                      ; 70 (70)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 44 (44)          ; |system|YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part                                                                         ; work         ;
;             |wbuart_with_buffer:uart_ctrlr|        ; 109 (109)   ; 59 (59)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 4 (4)             ; 55 (55)          ; |system|YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr                                                           ; work         ;
;                |altsyncram:rx_buffer_rtl_0|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|altsyncram:rx_buffer_rtl_0                                ; work         ;
;                   |altsyncram_gog1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |system|YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|altsyncram:rx_buffer_rtl_0|altsyncram_gog1:auto_generated ; work         ;
;       |YJTopWrapper:proc|                          ; 4354 (0)    ; 1601 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2753 (0)     ; 394 (0)           ; 1207 (0)         ; |system|YJTop:top|YJTopWrapper:proc                                                                                                                   ; work         ;
;          |top:top|                                 ; 4354 (0)    ; 1601 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2753 (0)     ; 394 (0)           ; 1207 (0)         ; |system|YJTop:top|YJTopWrapper:proc|top:top                                                                                                           ; work         ;
;             |dual_port_reg_file:reg_file|          ; 1060 (1060) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 378 (378)         ; 646 (646)        ; |system|YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file                                                                               ; work         ;
;             |ex:ex|                                ; 1696 (1696) ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1572 (1572)  ; 0 (0)             ; 124 (124)        ; |system|YJTop:top|YJTopWrapper:proc|top:top|ex:ex                                                                                                     ; work         ;
;             |fetch:fetch|                          ; 193 (193)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)      ; 16 (16)           ; 83 (83)          ; |system|YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch                                                                                               ; work         ;
;             |id:id|                                ; 132 (132)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 96 (96)          ; |system|YJTop:top|YJTopWrapper:proc|top:top|id:id                                                                                                     ; work         ;
;             |mem:mem|                              ; 309 (309)   ; 109 (109)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (195)    ; 0 (0)             ; 114 (114)        ; |system|YJTop:top|YJTopWrapper:proc|top:top|mem:mem                                                                                                   ; work         ;
;             |rr:rr|                                ; 1596 (1596) ; 150 (150)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 820 (820)    ; 0 (0)             ; 776 (776)        ; |system|YJTop:top|YJTopWrapper:proc|top:top|rr:rr                                                                                                     ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; io_sdram_data[0]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[1]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[2]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[3]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[4]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[5]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[6]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[7]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[8]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[9]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[10] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[11] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[12] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[13] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[14] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sdram_data[15] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_leds[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; io_leds[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; io_tx             ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_bank[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_bank[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_dqm[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_dqm[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_clk      ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_cke      ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_cs_n     ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_ras_n    ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_cas_n    ; Output   ; --            ; --            ; --                    ; --  ;
; io_sdram_we_n     ; Output   ; --            ; --            ; --                    ; --  ;
; clock             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; proc_reset        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; i_reset           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; io_rx             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; io_sdram_data[0]                                                                        ;                   ;         ;
; io_sdram_data[1]                                                                        ;                   ;         ;
; io_sdram_data[2]                                                                        ;                   ;         ;
; io_sdram_data[3]                                                                        ;                   ;         ;
; io_sdram_data[4]                                                                        ;                   ;         ;
; io_sdram_data[5]                                                                        ;                   ;         ;
; io_sdram_data[6]                                                                        ;                   ;         ;
; io_sdram_data[7]                                                                        ;                   ;         ;
; io_sdram_data[8]                                                                        ;                   ;         ;
; io_sdram_data[9]                                                                        ;                   ;         ;
; io_sdram_data[10]                                                                       ;                   ;         ;
; io_sdram_data[11]                                                                       ;                   ;         ;
; io_sdram_data[12]                                                                       ;                   ;         ;
; io_sdram_data[13]                                                                       ;                   ;         ;
; io_sdram_data[14]                                                                       ;                   ;         ;
; io_sdram_data[15]                                                                       ;                   ;         ;
; clock                                                                                   ;                   ;         ;
; proc_reset                                                                              ;                   ;         ;
;      - YJTop:top|YJTopWrapper:proc|top:top|mem:mem|state~9                              ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[25]~1                        ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~0                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_func3~0                              ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_func3~1                              ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_func3~2                              ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~0                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~0                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~1                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~1                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode~0                             ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode~1                             ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode~2                             ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode~3                             ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode~4                             ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode~5                             ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode~6                             ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~2                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~2                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~3                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~3                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~4                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~5                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~4                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~6                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~5                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~7                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~6                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~8                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~7                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~9                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~8                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~10                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~9                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~11                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~10                         ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~12                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate~11                         ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~13                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~14                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~15                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~16                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~17                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~18                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~19                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~20                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~21                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~22                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~23                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~24                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~25                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~26                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~27                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~28                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~29                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~30                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs1_val~31                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~1                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~2                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~3                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~4                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~5                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~6                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~7                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~8                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~9                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~10                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~11                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~12                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~13                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~14                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~15                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rd_number~0                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rd_number~1                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rd_number~2                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rd_number~3                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rd_number~4                          ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~16                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~17                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~18                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~19                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~20                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~21                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~22                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~23                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~24                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~25                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~26                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~27                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~28                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~29                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~30                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val~31                           ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[24]~46                     ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_pc[23]~34                            ; 1                 ; 6       ;
;      - YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_result[0]~34                         ; 1                 ; 6       ;
; i_reset                                                                                 ;                   ;         ;
;      - reset_int~0                                                                      ; 0                 ; 6       ;
; io_rx                                                                                   ;                   ;         ;
;      - YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|i_rx_int~0 ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                               ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[0] ; LCCOMB_X34_Y16_N14 ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[1] ; LCCOMB_X34_Y16_N24 ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_1|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[0] ; LCCOMB_X34_Y16_N18 ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_1|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[1] ; LCCOMB_X34_Y16_N0  ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_2|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[0] ; LCCOMB_X34_Y16_N6  ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_2|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[1] ; LCCOMB_X34_Y16_N12 ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_3|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[0] ; LCCOMB_X34_Y16_N20 ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_3|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[1] ; LCCOMB_X34_Y16_N16 ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBLeds:leds|ledBuf_0[7]~1                                                                                                ; LCCOMB_X34_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBLeds:leds|ledBuf_1[0]~1                                                                                                ; LCCOMB_X35_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~100                                       ; LCCOMB_X43_Y13_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~101                                       ; LCCOMB_X50_Y17_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~102                                       ; LCCOMB_X43_Y16_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~103                                       ; LCCOMB_X50_Y18_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~104                                       ; LCCOMB_X50_Y16_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~105                                       ; LCCOMB_X47_Y19_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~106                                       ; LCCOMB_X49_Y19_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~107                                       ; LCCOMB_X47_Y19_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~108                                       ; LCCOMB_X48_Y17_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~109                                       ; LCCOMB_X40_Y18_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~110                                       ; LCCOMB_X48_Y17_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~111                                       ; LCCOMB_X47_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~112                                       ; LCCOMB_X41_Y18_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~113                                       ; LCCOMB_X48_Y20_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~114                                       ; LCCOMB_X48_Y17_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~115                                       ; LCCOMB_X48_Y19_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~116                                       ; LCCOMB_X49_Y17_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~117                                       ; LCCOMB_X40_Y18_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~118                                       ; LCCOMB_X47_Y15_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~119                                       ; LCCOMB_X46_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~12                                        ; LCCOMB_X40_Y23_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~120                                       ; LCCOMB_X41_Y18_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~121                                       ; LCCOMB_X45_Y18_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~122                                       ; LCCOMB_X47_Y18_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~123                                       ; LCCOMB_X45_Y18_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~124                                       ; LCCOMB_X47_Y18_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~125                                       ; LCCOMB_X43_Y15_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~126                                       ; LCCOMB_X46_Y14_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~127                                       ; LCCOMB_X43_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~128                                       ; LCCOMB_X42_Y17_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~129                                       ; LCCOMB_X45_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~130                                       ; LCCOMB_X46_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~131                                       ; LCCOMB_X44_Y16_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~132                                       ; LCCOMB_X46_Y16_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~133                                       ; LCCOMB_X38_Y17_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~134                                       ; LCCOMB_X51_Y16_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~135                                       ; LCCOMB_X50_Y18_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~136                                       ; LCCOMB_X38_Y17_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~137                                       ; LCCOMB_X43_Y12_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~138                                       ; LCCOMB_X42_Y11_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~139                                       ; LCCOMB_X42_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~140                                       ; LCCOMB_X49_Y15_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~141                                       ; LCCOMB_X44_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~142                                       ; LCCOMB_X42_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~143                                       ; LCCOMB_X42_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~144                                       ; LCCOMB_X47_Y16_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~145                                       ; LCCOMB_X43_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~146                                       ; LCCOMB_X41_Y11_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~147                                       ; LCCOMB_X44_Y11_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~148                                       ; LCCOMB_X47_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~149                                       ; LCCOMB_X43_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~15                                        ; LCCOMB_X45_Y21_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~150                                       ; LCCOMB_X42_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~151                                       ; LCCOMB_X46_Y15_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~152                                       ; LCCOMB_X50_Y16_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~153                                       ; LCCOMB_X50_Y14_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~154                                       ; LCCOMB_X44_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~155                                       ; LCCOMB_X44_Y15_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~156                                       ; LCCOMB_X51_Y14_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~157                                       ; LCCOMB_X41_Y17_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~158                                       ; LCCOMB_X46_Y21_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~159                                       ; LCCOMB_X45_Y20_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~16                                        ; LCCOMB_X45_Y21_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~160                                       ; LCCOMB_X46_Y21_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~161                                       ; LCCOMB_X45_Y17_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~162                                       ; LCCOMB_X48_Y20_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~163                                       ; LCCOMB_X43_Y18_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~164                                       ; LCCOMB_X49_Y17_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~165                                       ; LCCOMB_X50_Y17_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~166                                       ; LCCOMB_X44_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~167                                       ; LCCOMB_X44_Y15_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~168                                       ; LCCOMB_X49_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~169                                       ; LCCOMB_X50_Y19_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~17                                        ; LCCOMB_X48_Y27_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~170                                       ; LCCOMB_X46_Y12_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~171                                       ; LCCOMB_X46_Y19_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~172                                       ; LCCOMB_X40_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~173                                       ; LCCOMB_X48_Y17_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~174                                       ; LCCOMB_X48_Y16_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~175                                       ; LCCOMB_X49_Y20_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~176                                       ; LCCOMB_X41_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~177                                       ; LCCOMB_X46_Y16_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~178                                       ; LCCOMB_X45_Y13_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~179                                       ; LCCOMB_X42_Y20_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~18                                        ; LCCOMB_X44_Y23_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~180                                       ; LCCOMB_X41_Y16_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~181                                       ; LCCOMB_X40_Y17_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~182                                       ; LCCOMB_X45_Y15_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~183                                       ; LCCOMB_X45_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~184                                       ; LCCOMB_X42_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~185                                       ; LCCOMB_X41_Y14_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~186                                       ; LCCOMB_X44_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~187                                       ; LCCOMB_X41_Y20_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~188                                       ; LCCOMB_X41_Y14_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~189                                       ; LCCOMB_X43_Y17_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~19                                        ; LCCOMB_X45_Y26_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~190                                       ; LCCOMB_X41_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~191                                       ; LCCOMB_X44_Y19_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~192                                       ; LCCOMB_X40_Y17_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~193                                       ; LCCOMB_X45_Y17_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~194                                       ; LCCOMB_X48_Y20_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~195                                       ; LCCOMB_X44_Y17_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~196                                       ; LCCOMB_X40_Y13_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~197                                       ; LCCOMB_X41_Y15_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~198                                       ; LCCOMB_X40_Y13_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~199                                       ; LCCOMB_X40_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~2                                         ; LCCOMB_X47_Y17_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~20                                        ; LCCOMB_X44_Y25_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~200                                       ; LCCOMB_X48_Y18_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~201                                       ; LCCOMB_X47_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~202                                       ; LCCOMB_X47_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~203                                       ; LCCOMB_X40_Y16_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~204                                       ; LCCOMB_X41_Y17_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~205                                       ; LCCOMB_X50_Y20_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~206                                       ; LCCOMB_X50_Y20_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~207                                       ; LCCOMB_X51_Y19_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~208                                       ; LCCOMB_X51_Y18_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~209                                       ; LCCOMB_X43_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~21                                        ; LCCOMB_X44_Y26_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~210                                       ; LCCOMB_X43_Y18_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~211                                       ; LCCOMB_X42_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~212                                       ; LCCOMB_X46_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~213                                       ; LCCOMB_X46_Y17_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~214                                       ; LCCOMB_X46_Y17_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~215                                       ; LCCOMB_X42_Y16_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~216                                       ; LCCOMB_X50_Y23_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~217                                       ; LCCOMB_X49_Y22_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~218                                       ; LCCOMB_X44_Y24_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~219                                       ; LCCOMB_X50_Y23_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~22                                        ; LCCOMB_X40_Y24_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~220                                       ; LCCOMB_X47_Y22_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~221                                       ; LCCOMB_X49_Y24_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~222                                       ; LCCOMB_X48_Y21_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~223                                       ; LCCOMB_X49_Y24_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~224                                       ; LCCOMB_X42_Y20_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~225                                       ; LCCOMB_X48_Y22_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~226                                       ; LCCOMB_X48_Y21_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~227                                       ; LCCOMB_X51_Y23_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~228                                       ; LCCOMB_X48_Y24_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~229                                       ; LCCOMB_X49_Y22_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~23                                        ; LCCOMB_X46_Y23_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~230                                       ; LCCOMB_X49_Y21_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~231                                       ; LCCOMB_X49_Y23_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~232                                       ; LCCOMB_X45_Y24_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~233                                       ; LCCOMB_X42_Y25_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~234                                       ; LCCOMB_X38_Y24_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~235                                       ; LCCOMB_X38_Y24_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~236                                       ; LCCOMB_X46_Y26_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~237                                       ; LCCOMB_X47_Y25_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~238                                       ; LCCOMB_X49_Y25_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~239                                       ; LCCOMB_X46_Y26_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~24                                        ; LCCOMB_X47_Y21_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~240                                       ; LCCOMB_X45_Y24_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~241                                       ; LCCOMB_X42_Y25_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~242                                       ; LCCOMB_X42_Y21_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~243                                       ; LCCOMB_X45_Y24_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~244                                       ; LCCOMB_X41_Y26_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~245                                       ; LCCOMB_X44_Y24_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~246                                       ; LCCOMB_X42_Y26_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~247                                       ; LCCOMB_X42_Y27_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~248                                       ; LCCOMB_X50_Y22_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~249                                       ; LCCOMB_X47_Y23_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~25                                        ; LCCOMB_X40_Y24_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~250                                       ; LCCOMB_X44_Y24_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~251                                       ; LCCOMB_X50_Y22_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~252                                       ; LCCOMB_X47_Y25_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~253                                       ; LCCOMB_X45_Y23_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~254                                       ; LCCOMB_X45_Y23_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~255                                       ; LCCOMB_X45_Y26_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~256                                       ; LCCOMB_X48_Y22_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~257                                       ; LCCOMB_X48_Y23_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~258                                       ; LCCOMB_X48_Y23_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~259                                       ; LCCOMB_X47_Y22_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~260                                       ; LCCOMB_X43_Y27_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~261                                       ; LCCOMB_X44_Y27_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~262                                       ; LCCOMB_X44_Y27_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~263                                       ; LCCOMB_X45_Y27_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~264                                       ; LCCOMB_X40_Y25_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~265                                       ; LCCOMB_X41_Y25_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~266                                       ; LCCOMB_X41_Y25_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~267                                       ; LCCOMB_X41_Y24_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~268                                       ; LCCOMB_X46_Y23_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~269                                       ; LCCOMB_X45_Y22_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~270                                       ; LCCOMB_X46_Y24_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~271                                       ; LCCOMB_X41_Y24_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~272                                       ; LCCOMB_X41_Y21_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~273                                       ; LCCOMB_X47_Y21_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~274                                       ; LCCOMB_X41_Y21_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~275                                       ; LCCOMB_X40_Y21_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~276                                       ; LCCOMB_X46_Y23_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~277                                       ; LCCOMB_X45_Y22_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~278                                       ; LCCOMB_X46_Y24_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~279                                       ; LCCOMB_X42_Y19_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~28                                        ; LCCOMB_X37_Y22_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~30                                        ; LCCOMB_X38_Y25_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~31                                        ; LCCOMB_X38_Y19_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~33                                        ; LCCOMB_X37_Y22_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~35                                        ; LCCOMB_X45_Y25_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~36                                        ; LCCOMB_X43_Y26_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~37                                        ; LCCOMB_X45_Y23_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~38                                        ; LCCOMB_X43_Y26_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~4                                         ; LCCOMB_X46_Y25_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~40                                        ; LCCOMB_X36_Y22_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~41                                        ; LCCOMB_X37_Y23_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~42                                        ; LCCOMB_X37_Y22_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~43                                        ; LCCOMB_X36_Y22_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~45                                        ; LCCOMB_X42_Y21_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~46                                        ; LCCOMB_X41_Y22_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~47                                        ; LCCOMB_X42_Y21_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~48                                        ; LCCOMB_X41_Y22_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~49                                        ; LCCOMB_X40_Y22_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~50                                        ; LCCOMB_X42_Y21_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~51                                        ; LCCOMB_X44_Y19_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~52                                        ; LCCOMB_X40_Y22_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~53                                        ; LCCOMB_X44_Y22_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~54                                        ; LCCOMB_X43_Y25_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~55                                        ; LCCOMB_X44_Y21_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~56                                        ; LCCOMB_X40_Y26_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~57                                        ; LCCOMB_X44_Y22_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~58                                        ; LCCOMB_X43_Y25_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~59                                        ; LCCOMB_X44_Y23_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~60                                        ; LCCOMB_X40_Y26_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~61                                        ; LCCOMB_X47_Y21_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~62                                        ; LCCOMB_X46_Y21_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~63                                        ; LCCOMB_X42_Y20_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~64                                        ; LCCOMB_X40_Y22_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~65                                        ; LCCOMB_X40_Y23_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~66                                        ; LCCOMB_X40_Y23_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~67                                        ; LCCOMB_X38_Y23_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~68                                        ; LCCOMB_X41_Y23_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~69                                        ; LCCOMB_X47_Y26_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~7                                         ; LCCOMB_X47_Y26_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~70                                        ; LCCOMB_X50_Y21_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~71                                        ; LCCOMB_X46_Y27_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~72                                        ; LCCOMB_X45_Y22_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~73                                        ; LCCOMB_X37_Y23_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~74                                        ; LCCOMB_X38_Y19_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~75                                        ; LCCOMB_X38_Y23_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~76                                        ; LCCOMB_X38_Y21_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~77                                        ; LCCOMB_X49_Y23_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~78                                        ; LCCOMB_X42_Y27_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~79                                        ; LCCOMB_X45_Y27_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~8                                         ; LCCOMB_X44_Y25_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~80                                        ; LCCOMB_X48_Y27_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~82                                        ; LCCOMB_X46_Y13_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~84                                        ; LCCOMB_X49_Y15_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~86                                        ; LCCOMB_X48_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~88                                        ; LCCOMB_X47_Y16_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~9                                         ; LCCOMB_X41_Y27_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~90                                        ; LCCOMB_X47_Y20_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~92                                        ; LCCOMB_X43_Y14_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~94                                        ; LCCOMB_X42_Y14_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~96                                        ; LCCOMB_X42_Y13_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~97                                        ; LCCOMB_X45_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~98                                        ; LCCOMB_X40_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~99                                        ; LCCOMB_X43_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[11]~14                                        ; LCCOMB_X38_Y14_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[12]~11                                        ; LCCOMB_X38_Y16_N0  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[3]~9                                          ; LCCOMB_X38_Y14_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[4]~19                                         ; LCCOMB_X38_Y14_N12 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr_offset[3]~0                                   ; LCCOMB_X36_Y15_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[0]~14                                  ; LCCOMB_X44_Y18_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[0]~4                                   ; LCCOMB_X36_Y16_N8  ; 75      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[0]~17                                          ; LCCOMB_X37_Y12_N14 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[4]~19                                          ; LCCOMB_X37_Y12_N0  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmp_sum[3]~1                                       ; LCCOMB_X38_Y12_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmp_sum[7]~5                                       ; LCCOMB_X38_Y12_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|computed_sum[1]~14                                 ; LCCOMB_X40_Y17_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[0]~2                                           ; LCCOMB_X38_Y12_N14 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[4]~0                                           ; LCCOMB_X38_Y15_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[3]~16                                    ; LCCOMB_X37_Y15_N22 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.EXEC_WB_WAIT                                 ; LCFF_X36_Y16_N19   ; 18      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.IDLE                                         ; LCFF_X37_Y14_N19   ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[3]~54                                            ; LCCOMB_X38_Y20_N10 ; 34      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[3]~55                                            ; LCCOMB_X38_Y21_N10 ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[0]~1                                                  ; LCCOMB_X38_Y20_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|counter[16]~32                                               ; LCCOMB_X36_Y13_N8  ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|counter[16]~33                                               ; LCCOMB_X37_Y11_N14 ; 36      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|data[5]~0                                                    ; LCCOMB_X36_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|o_tx_data[5]~0                                 ; LCCOMB_X38_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|o_wb_data[31]~3                                ; LCCOMB_X51_Y13_N0  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_buffer~6                                    ; LCCOMB_X51_Y13_N14 ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[5]~1                          ; LCCOMB_X53_Y14_N14 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|wb_state.WBACK                                 ; LCFF_X37_Y11_N19   ; 15      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~1                                                         ; LCCOMB_X17_Y14_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~11                                                        ; LCCOMB_X18_Y14_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~13                                                        ; LCCOMB_X18_Y13_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~15                                                        ; LCCOMB_X17_Y14_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~17                                                        ; LCCOMB_X14_Y14_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~19                                                        ; LCCOMB_X14_Y14_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~21                                                        ; LCCOMB_X14_Y14_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~23                                                        ; LCCOMB_X14_Y15_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~25                                                        ; LCCOMB_X18_Y14_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~27                                                        ; LCCOMB_X19_Y15_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~29                                                        ; LCCOMB_X16_Y14_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~3                                                         ; LCCOMB_X14_Y14_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~31                                                        ; LCCOMB_X15_Y14_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~32                                                        ; LCCOMB_X16_Y14_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~33                                                        ; LCCOMB_X16_Y14_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~34                                                        ; LCCOMB_X15_Y14_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~35                                                        ; LCCOMB_X17_Y14_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~36                                                        ; LCCOMB_X15_Y17_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~37                                                        ; LCCOMB_X15_Y17_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~38                                                        ; LCCOMB_X15_Y17_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~39                                                        ; LCCOMB_X15_Y17_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~40                                                        ; LCCOMB_X15_Y14_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~41                                                        ; LCCOMB_X15_Y15_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~42                                                        ; LCCOMB_X14_Y15_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~43                                                        ; LCCOMB_X16_Y14_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~44                                                        ; LCCOMB_X16_Y14_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~45                                                        ; LCCOMB_X15_Y14_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~46                                                        ; LCCOMB_X14_Y15_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~47                                                        ; LCCOMB_X14_Y14_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~5                                                         ; LCCOMB_X15_Y14_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~7                                                         ; LCCOMB_X15_Y14_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~9                                                         ; LCCOMB_X16_Y14_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_load_new_pc~7                                                                          ; LCCOMB_X28_Y15_N16 ; 34      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[29]~2                                                                ; LCCOMB_X31_Y15_N0  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|pc[31]~35                                                                          ; LCCOMB_X32_Y15_N0  ; 30      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|pc~40                                                                              ; LCCOMB_X32_Y15_N22 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[0]~9                                                                        ; LCCOMB_X29_Y14_N26 ; 96      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|Equal0~1                                                                               ; LCCOMB_X32_Y18_N6  ; 43      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[17]~7                                                                         ; LCCOMB_X34_Y14_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_cycle~3                                                                           ; LCCOMB_X35_Y14_N0  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[18]~45                                                                       ; LCCOMB_X33_Y19_N8  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[24]~19                                                                       ; LCCOMB_X34_Y13_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[24]~44                                                                       ; LCCOMB_X35_Y21_N18 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[24]~46                                                                       ; LCCOMB_X33_Y13_N6  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_sel~15                                                                            ; LCCOMB_X34_Y13_N26 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|state~9                                                                                ; LCCOMB_X33_Y21_N18 ; 86      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_pc[23]~34                                                                              ; LCCOMB_X25_Y16_N24 ; 241     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                                                                                                                              ; PIN_N2             ; 4081    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset                                                                                                                              ; LCFF_X36_Y15_N1    ; 144     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_N2   ; 4081    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[4]                                     ; 313     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[3]                                     ; 311     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[6]                                     ; 310     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[0]                                     ; 301     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[1]                                     ; 301     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[2]                                     ; 300     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[5]                                     ; 297     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[7]                                     ; 275     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer~8                                           ; 256     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer~7                                           ; 256     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer~6                                           ; 256     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer~5                                           ; 256     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer~4                                           ; 256     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer~3                                           ; 256     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer~2                                           ; 256     ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer~0                                           ; 256     ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs2_number[3]                                                                          ; 244     ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs2_number[2]                                                                          ; 244     ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs2_number[1]                                                                          ; 244     ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs2_number[0]                                                                          ; 244     ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[2]                                                                          ; 244     ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[3]                                                                          ; 244     ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[0]                                                                          ; 244     ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[1]                                                                          ; 244     ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_pc[23]~34                                                                              ; 241     ;
; reset                                                                                                                              ; 144     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[0]~51                                                                                   ; 142     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[10]~52                                                                                  ; 134     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[11]~67                                                                                  ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[9]~66                                                                                   ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[8]~64                                                                                   ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[7]~63                                                                                   ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[6]~62                                                                                   ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[5]~61                                                                                   ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[4]~60                                                                                   ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[3]~59                                                                                   ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[2]~58                                                                                   ; 129     ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[1]~57                                                                                   ; 129     ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_func3[2]                                                                               ; 126     ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_func3[0]                                                                               ; 125     ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[2]                                                                             ; 103     ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[1]                                                                             ; 97      ;
; proc_reset                                                                                                                         ; 96      ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[0]~9                                                                        ; 96      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[1]                                                                           ; 93      ;
; YJTop:top|WBArbiter:arbiter|currentMaster[1]                                                                                       ; 93      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[2]                                                                           ; 92      ;
; YJTop:top|WBArbiter:arbiter|currentMaster[0]                                                                                       ; 92      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[25]~2                                                                          ; 91      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[3]                                                                             ; 91      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[0]                                                                             ; 90      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[0]                                                                           ; 90      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_func3[1]                                                                               ; 87      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|state~9                                                                                ; 86      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[3]                                                                           ; 81      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|always0~0                                                                              ; 77      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[0]~4                                   ; 75      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[11]                                                                          ; 73      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[31]                                                                            ; 72      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|rs1_and_offset[0]~0                                                                    ; 72      ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[29]~2                                                                ; 64      ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[29]~0                                                                ; 64      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[4]                                                                             ; 61      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[4]                                                                           ; 59      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[0]~2                                   ; 56      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_pipeline_stall~0                                                                     ; 53      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[26]~755                                                                        ; 48      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[26]~754                                                                        ; 48      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[25]~19                                                                         ; 48      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[25]~8                                                                          ; 48      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_load_new_pc~6                                                                          ; 48      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal15~1                                                                                ; 46      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|Equal0~1                                                                               ; 43      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[24]~46                                                                       ; 38      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal16~0                                                                                ; 38      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[24]~67                                                                       ; 37      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|counter[16]~32                                               ; 37      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|counter[16]~33                                               ; 36      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[3]~55                                            ; 35      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|rs1_and_offset[1]~2                                                                    ; 35      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[3]~54                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[3]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[4]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[5]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[6]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[7]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[8]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[9]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[10]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[11]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[12]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[13]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[14]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[15]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[16]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[17]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[18]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[19]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[20]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[21]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[22]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[23]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[24]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[25]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[26]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[27]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[28]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[29]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[30]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[31]                                                                           ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[0]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[1]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[2]                                                                            ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_rd_number[4]                                                                         ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_load_new_pc~7                                                                          ; 34      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[25]~32                                                                         ; 33      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_result[0]~34                                                                           ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result[17]~7                                                                         ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~47                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~46                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~45                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~44                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~43                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~42                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~41                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~40                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~39                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~38                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~37                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~36                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~35                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~34                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~33                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~32                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~31                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~29                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~27                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~25                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~23                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~21                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~19                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~17                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~15                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~13                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~11                                                        ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~9                                                         ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~7                                                         ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~5                                                         ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~3                                                         ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|dual_port_reg_file:reg_file|Decoder0~1                                                         ; 32      ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|address_reg_b[0]              ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[26]~37                                                                         ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal5~0                                                                                 ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal6~0                                                                                 ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[25]~3                                                                          ; 32      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~32                                        ; 32      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~29                                        ; 32      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~27                                        ; 32      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~14                                        ; 32      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~11                                        ; 32      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~6                                         ; 32      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~3                                         ; 32      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~1                                         ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal4~0                                                                                 ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[24]~19                                                                       ; 32      ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|pc[31]~33                                                                          ; 31      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|Equal5~1                                                                               ; 31      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[26]~756                                                                        ; 30      ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|pc[31]~35                                                                          ; 30      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[30]                                                                            ; 30      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[0]                                                                             ; 30      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[24]~68                                                                       ; 29      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.IDLE                                         ; 28      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_load_new_pc~8                                                                          ; 27      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|ShiftRight0~1                                                                          ; 26      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[1]                                                                             ; 26      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result~4                                                                             ; 25      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[3]                                                                             ; 25      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[23]                                                                            ; 25      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[28]                                                                            ; 25      ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[31]                                                                  ; 24      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.CMD2                                         ; 24      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[27]                                                                            ; 24      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[29]                                                                            ; 24      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal1~0                                                                                 ; 23      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[8]                                                                             ; 23      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[11]                                                                            ; 23      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[24]                                                                            ; 23      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|slave_mode                                                                   ; 23      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[7]                                                                             ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[9]                                                                             ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[10]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[13]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[14]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[17]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[18]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[19]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[20]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[21]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[22]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[25]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[26]                                                                            ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[2]                                                                             ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_func3[2]                                                                               ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_func3[1]                                                                               ; 22      ;
; YJTop:top|WBLeds:leds|io_wb_ack                                                                                                    ; 22      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_immediate[11]                                                                          ; 21      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[4]                                                                             ; 21      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[5]                                                                             ; 21      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[6]                                                                             ; 21      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[12]                                                                            ; 21      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[2]                                             ; 21      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~199                                                                      ; 20      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_opcode[2]                                                                              ; 20      ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_immediate[17]~12                                                                       ; 19      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[15]                                                                            ; 19      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[16]                                                                            ; 19      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_rd_number[2]                                                                         ; 18      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_rd_number[3]                                                                         ; 18      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_rd_number[0]                                                                         ; 18      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_rd_number[1]                                                                         ; 18      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal7~1                                                                                 ; 18      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|Equal0~0                                                                               ; 18      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.EXEC_WB_WAIT                                 ; 18      ;
; YJTop:top|WBInterconnect:interconnect_|wback                                                                                       ; 18      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal0~2                                                                                 ; 17      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs1_val[25]~1                                                                          ; 17      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[14]~747                                                                      ; 16      ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[9]~4                                                                                 ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr_offset[3]~0                                   ; 16      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|load_result[16]~19                                                                     ; 16      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~81                                                                       ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~95                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~93                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~91                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~89                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~87                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~85                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~83                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~81                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~44                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~39                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~34                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~26                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~13                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~10                                        ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~5                                         ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~0                                         ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[3]                                                    ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[7]                                                    ; 16      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.ADDR1                                        ; 16      ;
; YJTop:top|WBArbiter:arbiter|io_masters_0_error~0                                                                                   ; 16      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|load_result[19]~84                                                                     ; 15      ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[28]~0                                                                                ; 15      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|wb_state.WBACK                                 ; 15      ;
; YJTop:top|WBArbiter:arbiter|io_output_we~0                                                                                         ; 15      ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_immediate[17]~3                                                                        ; 14      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~331                                                                      ; 14      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[12]~328                                                                      ; 14      ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[2]                                                                   ; 14      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[3]~77                                                                        ; 14      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|WideOr1~2                                          ; 13      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|WideOr0~6                                          ; 13      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|WideOr3~2                                          ; 13      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|Equal0~2                                                                               ; 13      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.ADDR2                                        ; 13      ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|state.REQUEST                                                                      ; 13      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[14]~519                                                                      ; 12      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[14]~505                                                                      ; 12      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~322                                                                      ; 12      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~313                                                                      ; 12      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.CMD1                                         ; 12      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal7~0                                                                                 ; 12      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_func3[0]                                                                               ; 12      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|o_wb_data[31]~3                                ; 11      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~332                                                                      ; 11      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~310                                                                       ; 11      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[14]~228                                                                      ; 11      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[29]~150                                                                      ; 11      ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|Equal2~0                                                                                 ; 11      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|filled_high                                        ; 11      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.EXEC_WB_REQ                                  ; 11      ;
; YJTop:top|WBArbiter:arbiter|Equal2~0                                                                                               ; 11      ;
; YJTop:top|WBArbiter:arbiter|io_output_addr[12]~65                                                                                  ; 10      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~333                                                                      ; 10      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[23]~324                                                                      ; 10      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[24]~66                                                                       ; 10      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~65                                           ; 10      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.CHKSUM                                       ; 10      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_rdy                                                        ; 10      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|internal_state[2]                                            ; 10      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|internal_state[1]                                            ; 10      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|internal_state[0]                                            ; 10      ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal0~1                                                                                 ; 10      ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_opcode[5]                                                                              ; 10      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|Equal0~0                                                     ; 10      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|state[1]                                                     ; 10      ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_sel~15                                                                            ; 9       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|load_result[7]~83                                                                      ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[5]~1                          ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer~0                              ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|wb_sel~7                                           ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|wb_sel~5                                           ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|o_wb_data~0                                    ; 9       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~314                                                                      ; 9       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[0]~2                                                                        ; 9       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[5]                                                                   ; 9       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~75                                                                       ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|WideOr2~1                                          ; 9       ;
; YJTop:top|BlockRam:blockram|rams_3_we~0                                                                                            ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|wb_sel~4                                           ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[6]                                                    ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[4]                                                    ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[1]                                                    ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[0]                                                    ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|internal_state[3]                                            ; 9       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[10]                                                                          ; 9       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal2~0                                                                                 ; 9       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|wb_sel~1                                           ; 9       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|load_result[10]~85                                                                     ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer_fill[0]~14                                  ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~84                                           ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[18]~45                                                                       ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data[24]~44                                                                       ; 8       ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[0] ; 8       ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[1] ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_buffer~5                                    ; 8       ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_1|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[0] ; 8       ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_1|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[1] ; 8       ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_2|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[0] ; 8       ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_2|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[1] ; 8       ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_3|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[0] ; 8       ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_3|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|decode_1oa:decode2|eq_node[1] ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[0]~1                                                  ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~664                                                                       ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|load_result[10]~59                                                                     ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~247                                                                      ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[24]~245                                                                      ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[24]~242                                                                      ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[24]~241                                                                      ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[24]~227                                                                      ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[29]~184                                                                      ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|always1~0                                                                                ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|Equal0~0                                                                                 ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[3]                                                                   ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[29]~111                                                                      ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~5                                                                             ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~86                                                                       ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~85                                                                       ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~79                                                                       ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight0~25                                                                           ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal15~0                                                                                ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight0~8                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~62                                                                       ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|always0~2                                                                              ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|computed_sum[1]~14                                 ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~279                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~278                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~277                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~276                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~275                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~274                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~273                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~272                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~271                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~270                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~269                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~268                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~267                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~266                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~265                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~264                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~263                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~262                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~261                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~260                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~259                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~258                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~257                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~256                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~255                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~254                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~253                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~252                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~251                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~250                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~249                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~248                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~247                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~246                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~245                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~244                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~243                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~242                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~241                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~240                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~239                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~238                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~237                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~236                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~235                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~234                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~233                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~232                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~231                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~230                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~229                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~228                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~227                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~226                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~225                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~224                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~223                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~222                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~221                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~220                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~219                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~218                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~217                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~216                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~215                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~214                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~213                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~212                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~211                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~210                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~209                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~208                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~207                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~206                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~205                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~204                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~203                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~202                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~201                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~200                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~199                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~198                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~197                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~196                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~195                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~194                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~193                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~192                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~191                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~190                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~189                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~188                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~187                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~186                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~185                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~184                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~183                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~182                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~181                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~180                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~179                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~178                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~177                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~176                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~175                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~174                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~173                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~172                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~171                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~170                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~169                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~168                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~167                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~166                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~165                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~164                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~163                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~162                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~161                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~160                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~159                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~158                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~157                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~156                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~155                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~154                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~153                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~152                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~151                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~150                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~149                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~148                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~147                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~146                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~145                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~144                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~143                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~142                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~141                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~140                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~139                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~138                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~137                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~136                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~135                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~134                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~133                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~132                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~131                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~130                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~129                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~128                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~127                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~126                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~125                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~124                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~123                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~122                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~121                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~120                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~119                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~118                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~117                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~116                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~115                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~114                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~113                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~112                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~111                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~110                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~109                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~108                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~107                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~106                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~105                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~104                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~103                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~102                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~101                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~100                                       ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~99                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~98                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~97                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~96                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~94                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~92                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~90                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~88                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~86                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~84                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~82                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~80                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~79                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~78                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~77                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~76                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~75                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~74                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~73                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~72                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~71                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~70                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~69                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~68                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~67                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~66                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~65                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~64                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~63                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~62                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~61                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~60                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~59                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~58                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~57                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~56                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~55                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~54                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~53                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~52                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~51                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~50                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~49                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~48                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~47                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~46                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~45                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~43                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~42                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~41                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~40                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~38                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~37                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~36                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~35                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~33                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~31                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~30                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~28                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~25                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~24                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~23                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~22                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~21                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~20                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~19                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~18                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~17                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~16                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~15                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~12                                        ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~9                                         ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~8                                         ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~7                                         ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~4                                         ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Decoder0~2                                         ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][4]~1                                     ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|o_tx_data[5]~0                                 ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_data~27                                                                           ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|Equal6~0                                                                               ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[2]                                                    ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.EXEC                                         ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.LEN1                                         ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[5]                                                                           ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[8]                                                                           ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[9]                                                                           ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[5]                                                                             ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[7]                                                                             ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[9]                                                                             ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[11]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[13]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[17]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[18]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[19]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[20]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[21]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[22]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[23]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[24]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[26]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[27]                                                                            ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[4]                                                                          ; 8       ;
; YJTop:top|WBInterconnect:interconnect_|WideOr1                                                                                     ; 8       ;
; YJTop:top|WBArbiter:arbiter|io_masters_0_ack~1                                                                                     ; 8       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|data[5]~0                                                    ; 8       ;
; YJTop:top|WBLeds:leds|ledBuf_1[0]~1                                                                                                ; 8       ;
; YJTop:top|WBLeds:leds|ledBuf_0[7]~1                                                                                                ; 8       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_immediate~46                                                                           ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_func7~0                                                                                ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result~27                                                                            ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~67                                           ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|load_result[10]~60                                                                     ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight0~33                                                                           ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[4]                                                                   ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~37                                                                           ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Add2~1                                             ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~57                                           ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.ADDR3                                        ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[6]                                                                           ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_immediate[7]                                                                           ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[6]                                                                             ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[8]                                                                             ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[10]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[12]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[14]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[15]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[16]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[25]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[28]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[29]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[30]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[31]                                                                            ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|pipeline_stall~0                                                                         ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs2_number[4]                                                                          ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[0]                                             ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|wb_state.WBIDLE                                ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.EXEC_ACK                                     ; 7       ;
; YJTop:top|WBInterconnect:interconnect_|Equal1~4                                                                                    ; 7       ;
; YJTop:top|WBArbiter:arbiter|Equal1~0                                                                                               ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|state[2]                                                     ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|state[0]                                                     ; 7       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_tx:tx_part|state[3]                                                     ; 7       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~746                                                                      ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_immediate[5]~18                                                                        ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~666                                                                       ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~665                                                                       ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~658                                                                       ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~650                                                                       ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[23]~343                                                                      ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[29]~183                                                                      ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|Equal4~0                                                                                 ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~50                                                                           ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~31                                                                           ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight0~26                                                                           ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight2~33                                                                           ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight2~32                                                                           ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~3                                                                             ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Add2~0                                             ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|always0~0                                      ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Mux0~169                                           ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][7]                                       ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Mux1~169                                           ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][6]                                       ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Mux2~169                                           ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][5]                                       ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Mux3~169                                           ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][4]                                       ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][3]                                       ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][2]                                       ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][1]                                       ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|o_data[5]                                                    ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.ADDR4                                        ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|comb~0                                                                       ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|state.REQUEST                                                                          ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|state.IDLE                                                                             ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode[0]                                                                              ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_opcode[1]                                                                              ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|Equal5~0                                                                               ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[3]~5                                     ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~40                                           ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[1]                                             ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|buffer[0][0]                                       ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|LessThan2~14                                       ; 6       ;
; YJTop:top|BlockRam:blockram|state                                                                                                  ; 6       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_cycle                                                                             ; 6       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[4]                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[5]                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[6]                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[7]                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[8]                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[3]                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[2]                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[1]                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_read_pointer[0]                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rd_number[3]~2                                                                         ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~197                                                                      ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~182                                                                       ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[14]~180                                                                      ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~8                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~9                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[20]                                                                  ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs2_number[1]~0                                                                        ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_rs1_number[0]~3                                                                        ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result~139                                                                          ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~10                                                                           ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~9                                                                            ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight2~28                                                                           ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~4                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~4                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_func7[6]                                                                               ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_func7[4]                                                                               ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_func7[5]                                                                               ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~4                                                                            ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|WideOr2~2                                          ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[3]~10                                    ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[3]~8                                     ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val[7]                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val[6]                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val[5]                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val[4]                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val[3]                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val[2]                                                                             ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val[1]                                                                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[4]~7                                          ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.LEN2                                         ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~44                                           ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~42                                           ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|Equal3~1                                                                                 ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|Equal0~0                                                                                 ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_opcode[3]                                                                              ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rs2_val[0]                                                                             ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[1]                                            ; 5       ;
; YJTop:top|WBArbiter:arbiter|io_masters_0_stall~0                                                                                   ; 5       ;
; YJTop:top|BlockRam:blockram|state~0                                                                                                ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|state.IDLE                                                                         ; 5       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[31]                                              ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|pc[2]                                                                              ; 5       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|Equal3~3                                                                                 ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[4]~19                                          ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[0]~17                                          ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_cyc~3                                                                                        ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[4]                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[5]                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[6]                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[7]                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[8]                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[3]                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[2]                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[1]                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_write_pointer[0]                            ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_immediate[4]~5                                                                         ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|Equal0~1                                                                                 ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_immediate[4]~2                                                                         ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|Equal6~0                                                                                 ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[4]~19                                         ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[11]~14                                        ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[12]~11                                        ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~671                                                                       ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~53                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~66                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~62                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight2~40                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~94                                                                            ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[27]                                                                                  ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[27]~250                                                                      ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight2~38                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight2~37                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[27]~238                                                                      ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[28]                                                                                  ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~78                                                                            ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~75                                                                            ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[29]                                                                                  ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~193                                                                      ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~186                                                                      ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~57                                                                            ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[30]                                                                                  ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~37                                                                            ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~38                                                                            ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|ShiftRight0~3                                                                          ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_rs2_val[26]~24                                                                         ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[15]~160                                                                      ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~11                                                                            ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight0~30                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~12                                                                            ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[15]~147                                                                      ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[24]                                                                                  ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~39                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~33                                                                           ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[25]                                                                                  ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~16                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~7                                                                            ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~22                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~9                                                                            ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[26]                                                                                  ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight2~26                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight2~25                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~2                                                                            ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~3                                                                             ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|Equal15~2                                                                                ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight0~23                                                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~3                                                                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmp_sum[7]~5                                       ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmp_sum[3]~1                                       ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|cmd[0]~11                                          ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[3]~9                                          ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|filled_high~0                                      ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[0]~2                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[4]~0                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[3]~16                                    ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|wb_state~9                                     ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Mux4~169                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Mux5~169                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Mux6~169                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state.CHKSUM2                                      ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~48                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~43                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~41                                           ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|o_pipeline_stall                                                                         ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|Equal3~0                                                                                 ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|rr:rr|Equal4~2                                                                                 ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_valid~0                                                                             ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|state.WAIT                                                                         ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|load_result~8                                                                          ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[3]~6                                     ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|LessThan1~0                                        ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Equal2~1                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|addr[0]                                            ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|state~39                                           ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[4]                                             ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[5]                                             ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[6]                                             ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|len[7]                                             ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|Equal2~0                                                                                    ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|Mux7~169                                           ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_mosi_data[7]~7                                                                               ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_mosi_data[6]~6                                                                               ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_mosi_data[5]~5                                                                               ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_mosi_data[4]~4                                                                               ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_mosi_data[3]~3                                                                               ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_mosi_data[2]~2                                                                               ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_mosi_data[1]~1                                                                               ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|Equal0~17                                                                                   ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_stb                                                                               ; 4       ;
; YJTop:top|WBArbiter:arbiter|io_output_mosi_data[0]~0                                                                               ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[31]                                                                                  ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[6]                                               ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[5]                                               ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[4]                                               ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[8]                                               ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|clk_counter[7]                                               ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|state.WAIT                                                                             ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|write_addr[1]~2                                    ; 4       ;
; YJTop:top|WBInterconnect:interconnect_|wberr                                                                                       ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[0]                                       ; 4       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|pc[12]                                                                             ; 4       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|ihex:intel_hex_controller|o_tx_data[3]~31                                    ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_result~40                                                                            ; 3       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|rx_buffer~6                                    ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_sel[2]                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|mem:mem|o_wb_sel[3]                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[25]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[26]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[27]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[28]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[29]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[30]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[13]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[12]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|o_func3[2]~1                                                                             ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|always1~1                                                                                ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[7]                                                                   ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|Equal5~0                                                                                 ; 3       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|i_rx_db                                                      ; 3       ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|uart_rx:rx_part|Equal2~0                                                     ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[3]~745                                                                       ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[4]~723                                                                       ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[5]~708                                                                       ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[6]~690                                                                       ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[7]~672                                                                       ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[8]~647                                                                       ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[9]~626                                                                       ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[10]~604                                                                      ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[11]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[11]~583                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[12]~562                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[12]~545                                                                      ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[12]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[13]~544                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[13]~526                                                                      ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[13]                                                                                  ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[14]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[14]~525                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[15]~502                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[16]~487                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[17]~473                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~451                                                                      ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[19]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[19]~431                                                                      ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[20]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[20]~410                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~51                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~64                                                                           ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[21]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[21]~388                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~50                                                                           ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[22]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[22]~367                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~48                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~58                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[23]~345                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[12]~327                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight0~38                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight0~37                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[24]~309                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~100                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[25]~290                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~97                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~92                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~91                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[27]~252                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~88                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~226                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~81                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~78                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[29]~210                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~201                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[28]~200                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~66                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~59                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~62                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[30]~179                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~48                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~49                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~47                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~37                                                                            ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[15]                                                                                  ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[23]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[31]~162                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~26                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft1~23                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~27                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~24                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftLeft0~8                                                                             ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[24]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[23]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[22]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[21]                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|id:id|Equal4~1                                                                                 ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[6]                                                                   ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[1]                                                                   ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|fetch:fetch|o_instruction[0]                                                                   ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[8]                                                                                   ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[16]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~38                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|LessThan2~1                                                                              ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~49                                                                           ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[9]                                                                                   ; 3       ;
; YJTop:top|WBInterconnect:interconnect_|wbdata[17]                                                                                  ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[1]~113                                                                       ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight1~8                                                                            ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~24                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|ShiftRight3~21                                                                           ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_ex_result[18]~100                                                                      ; 3       ;
; YJTop:top|YJTopWrapper:proc|top:top|ex:ex|o_rd_number[4]                                                                           ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_0|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; None ; M4K_X26_Y11, M4K_X26_Y7, M4K_X13_Y13, M4K_X13_Y15, M4K_X13_Y10, M4K_X13_Y7, M4K_X26_Y10, M4K_X26_Y9, M4K_X13_Y8, M4K_X13_Y9, M4K_X52_Y8, M4K_X26_Y8, M4K_X26_Y6, M4K_X52_Y7, M4K_X52_Y9, M4K_X52_Y10           ; Old data             ; Don't care      ; Don't care      ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_1|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; None ; M4K_X26_Y16, M4K_X52_Y16, M4K_X26_Y25, M4K_X26_Y26, M4K_X26_Y17, M4K_X13_Y17, M4K_X26_Y29, M4K_X26_Y27, M4K_X52_Y24, M4K_X13_Y16, M4K_X52_Y25, M4K_X13_Y24, M4K_X26_Y30, M4K_X26_Y28, M4K_X52_Y28, M4K_X52_Y27 ; Old data             ; Don't care      ; Don't care      ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_2|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; None ; M4K_X52_Y12, M4K_X26_Y12, M4K_X52_Y19, M4K_X13_Y19, M4K_X13_Y12, M4K_X13_Y11, M4K_X26_Y14, M4K_X52_Y14, M4K_X26_Y20, M4K_X52_Y21, M4K_X52_Y17, M4K_X52_Y18, M4K_X13_Y20, M4K_X52_Y20, M4K_X13_Y14, M4K_X13_Y18 ; Old data             ; Don't care      ; Don't care      ;
; YJTop:top|BlockRam:blockram|SinglePortRam:rams_3|altsyncram:mem_rtl_0|altsyncram_uug1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; None ; M4K_X26_Y24, M4K_X26_Y23, M4K_X26_Y19, M4K_X26_Y18, M4K_X26_Y22, M4K_X52_Y22, M4K_X26_Y15, M4K_X26_Y13, M4K_X52_Y15, M4K_X52_Y11, M4K_X52_Y26, M4K_X52_Y23, M4K_X13_Y23, M4K_X13_Y22, M4K_X13_Y21, M4K_X26_Y21 ; Old data             ; Don't care      ; Don't care      ;
; YJTop:top|WBUartIhexWrapper:ihexUart|WBUartWithIhex:m|wbuart_with_buffer:uart_ctrlr|altsyncram:rx_buffer_rtl_0|altsyncram_gog1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M4K_X52_Y13                                                                                                                                                                                                    ; Old data             ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 14,916 / 94,460 ( 16 % ) ;
; C16 interconnects           ; 135 / 3,315 ( 4 % )      ;
; C4 interconnects            ; 7,812 / 60,840 ( 13 % )  ;
; Direct links                ; 1,391 / 94,460 ( 1 % )   ;
; Global clocks               ; 1 / 16 ( 6 % )           ;
; Local interconnects         ; 3,381 / 33,216 ( 10 % )  ;
; R24 interconnects           ; 204 / 3,091 ( 7 % )      ;
; R4 interconnects            ; 8,776 / 81,294 ( 11 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.42) ; Number of LABs  (Total = 570) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 12                            ;
; 3                                           ; 7                             ;
; 4                                           ; 12                            ;
; 5                                           ; 6                             ;
; 6                                           ; 8                             ;
; 7                                           ; 5                             ;
; 8                                           ; 5                             ;
; 9                                           ; 15                            ;
; 10                                          ; 14                            ;
; 11                                          ; 20                            ;
; 12                                          ; 29                            ;
; 13                                          ; 36                            ;
; 14                                          ; 40                            ;
; 15                                          ; 62                            ;
; 16                                          ; 287                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.49) ; Number of LABs  (Total = 570) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 480                           ;
; 1 Clock enable                     ; 153                           ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 13                            ;
; 2 Clock enables                    ; 190                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.14) ; Number of LABs  (Total = 570) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 6                             ;
; 2                                            ; 12                            ;
; 3                                            ; 6                             ;
; 4                                            ; 4                             ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 12                            ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 9                             ;
; 12                                           ; 15                            ;
; 13                                           ; 16                            ;
; 14                                           ; 14                            ;
; 15                                           ; 25                            ;
; 16                                           ; 70                            ;
; 17                                           ; 27                            ;
; 18                                           ; 29                            ;
; 19                                           ; 16                            ;
; 20                                           ; 23                            ;
; 21                                           ; 26                            ;
; 22                                           ; 17                            ;
; 23                                           ; 26                            ;
; 24                                           ; 25                            ;
; 25                                           ; 33                            ;
; 26                                           ; 27                            ;
; 27                                           ; 20                            ;
; 28                                           ; 23                            ;
; 29                                           ; 17                            ;
; 30                                           ; 19                            ;
; 31                                           ; 10                            ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.98) ; Number of LABs  (Total = 570) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 21                            ;
; 2                                               ; 18                            ;
; 3                                               ; 21                            ;
; 4                                               ; 26                            ;
; 5                                               ; 19                            ;
; 6                                               ; 28                            ;
; 7                                               ; 37                            ;
; 8                                               ; 35                            ;
; 9                                               ; 49                            ;
; 10                                              ; 41                            ;
; 11                                              ; 40                            ;
; 12                                              ; 44                            ;
; 13                                              ; 31                            ;
; 14                                              ; 51                            ;
; 15                                              ; 38                            ;
; 16                                              ; 44                            ;
; 17                                              ; 16                            ;
; 18                                              ; 3                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.57) ; Number of LABs  (Total = 570) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 9                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 8                             ;
; 9                                            ; 6                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 8                             ;
; 14                                           ; 9                             ;
; 15                                           ; 14                            ;
; 16                                           ; 16                            ;
; 17                                           ; 17                            ;
; 18                                           ; 13                            ;
; 19                                           ; 17                            ;
; 20                                           ; 19                            ;
; 21                                           ; 19                            ;
; 22                                           ; 13                            ;
; 23                                           ; 21                            ;
; 24                                           ; 20                            ;
; 25                                           ; 24                            ;
; 26                                           ; 30                            ;
; 27                                           ; 32                            ;
; 28                                           ; 42                            ;
; 29                                           ; 41                            ;
; 30                                           ; 59                            ;
; 31                                           ; 87                            ;
; 32                                           ; 6                             ;
; 33                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "system"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'system.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.02 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 55 output pins without output pin load capacitance assignment
    Info (306007): Pin "io_sdram_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_leds[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_tx" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_bank[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_bank[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_sdram_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin io_sdram_data[0] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[1] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[2] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[3] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[4] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[5] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[6] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[7] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[8] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[9] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[10] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[11] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[12] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[13] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[14] has a permanently disabled output enable
    Info (169065): Pin io_sdram_data[15] has a permanently disabled output enable
Info (144001): Generated suppressed messages file /home/user/pipeline-riscv/fpga_project/output_files/system.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 808 megabytes
    Info: Processing ended: Sun Dec  5 21:06:06 2021
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/user/pipeline-riscv/fpga_project/output_files/system.fit.smsg.


