以下是提供的 Device Tree (DT) 描述文件的中文翻译：

# SPDX-许可证标识符: (GPL-2.0 或 BSD-2-Clause)
# 版权 2019 德州仪器公司
%YAML 1.2
---
$id: http://devicetree.org/schemas/display/ti/ti,j721e-dss.yaml#
$schema: http://devicetree.org/meta-schemas/core.yaml#

标题: 德州仪器 J721E 显示子系统

维护者:
  - Jyri Sarha <jsarha@ti.com>
  - Tomi Valkeinen <tomi.valkeinen@ti.com>

描述: |
  J721E 德州仪器 Keystone 显示子系统，具有四个输出端口和四个视频平面。其中有两个全功能视频平面以及两个不支持缩放的“简易”平面。视频端口可以连接到 SoC 的 DPI 引脚或集成在 SoC 上的显示桥接器。
属性:
  compatible:
    常量: ti,j721e-dss

  reg:
    项:
      - 描述: common_m DSS 主控公共部分
      - 描述: common_s0 DSS 共享公共部分 0
      - 描述: common_s1 DSS 共享公共部分 1
      - 描述: common_s2 DSS 共享公共部分 2
      - 描述: VIDL1 简易视频平面 1
      - 描述: VIDL2 简易视频平面 2
      - 描述: VID1 视频平面 1
      - 描述: VID2 视频平面 2
      - 描述: OVR1 为 vp1 提供的叠加管理器
      - 描述: OVR2 为 vp2 提供的叠加管理器
      - 描述: OVR3 为 vp3 提供的叠加管理器
      - 描述: OVR4 为 vp4 提供的叠加管理器
      - 描述: VP1 视频端口 1
      - 描述: VP2 视频端口 2
      - 描述: VP3 视频端口 3
      - 描述: VP4 视频端口 4
      - 描述: WB 回写

  reg-names:
    项:
      - 常量: common_m
      - 常量: common_s0
      - 常量: common_s1
      - 常量: common_s2
      - 常量: vidl1
      - 常量: vidl2
      - 常量: vid1
      - 常量: vid2
      - 常量: ovr1
      - 常量: ovr2
      - 常量: ovr3
      - 常量: ovr4
      - 常量: vp1
      - 常量: vp2
      - 常量: vp3
      - 常量: vp4
      - 常量: wb

  clocks:
    项:
      - 描述: fck DSS 功能时钟
      - 描述: vp1 视频端口 1 像素时钟
      - 描述: vp2 视频端口 2 像素时钟
      - 描述: vp3 视频端口 3 像素时钟
      - 描述: vp4 视频端口 4 像素时钟

  clock-names:
    项:
      - 常量: fck
      - 常量: vp1
      - 常量: vp2
      - 常量: vp3
      - 常量: vp4

  assigned-clocks:
    最小项目数: 1
    最大项目数: 5

  assigned-clock-parents:
    最小项目数: 1
    最大项目数: 5

  interrupts:
    项:
      - 描述: common_m DSS 主控公共部分
      - 描述: common_s0 DSS 共享公共部分 0
      - 描述: common_s1 DSS 共享公共部分 1
      - 描述: common_s2 DSS 共享公共部分 2

  interrupt-names:
    项:
      - 常量: common_m
      - 常量: common_s0
      - 常量: common_s1
      - 常量: common_s2

  power-domains:
    最大项目数: 1
    描述: 关联电源域的 phandle

  dma-coherent:
    类型: 布尔值

  ports:
    $ref: /schemas/graph.yaml#/properties/ports

    属性:
      port@0:
        $ref: /schemas/graph.yaml#/properties/port
        描述:
          来自视频端口 1 的输出端口节点

      port@1:
        $ref: /schemas/graph.yaml#/properties/port
        描述:
          来自视频端口 2 的输出端口节点

      port@2:
        $ref: /schemas/graph.yaml#/properties/port
        描述:
          来自视频端口 3 的输出端口节点

      port@3:
        $ref: /schemas/graph.yaml#/properties/port
        描述:
          来自视频端口 4 的输出端口节点

  max-memory-bandwidth:
    $ref: /schemas/types.yaml#/definitions/uint32
    描述:
      输入内存（从主内存到 dispc）带宽限制，单位为每秒字节数

必需:
  - compatible
  - reg
  - reg-names
  - clocks
  - clock-names
  - interrupts
  - interrupt-names
  - ports

附加属性: false

示例:
  - |
    #include <dt-bindings/interrupt-controller/arm-gic.h>
    #include <dt-bindings/interrupt-controller/irq.h>
    #include <dt-bindings/soc/ti,sci_pm_domain.h>

    dss: dss@4a00000 {
            compatible = "ti,j721e-dss";
            reg =   <0x04a00000 0x10000>, /* common_m */
                    <0x04a10000 0x10000>, /* common_s0*/
                    <0x04b00000 0x10000>, /* common_s1*/
                    <0x04b10000 0x10000>, /* common_s2*/
                    <0x04a20000 0x10000>, /* vidl1 */
                    <0x04a30000 0x10000>, /* vidl2 */
                    <0x04a50000 0x10000>, /* vid1 */
                    <0x04a60000 0x10000>, /* vid2 */
                    <0x04a70000 0x10000>, /* ovr1 */
                    <0x04a90000 0x10000>, /* ovr2 */
                    <0x04ab0000 0x10000>, /* ovr3 */
                    <0x04ad0000 0x10000>, /* ovr4 */
                    <0x04a80000 0x10000>, /* vp1 */
                    <0x04aa0000 0x10000>, /* vp2 */
                    <0x04ac0000 0x10000>, /* vp3 */
                    <0x04ae0000 0x10000>, /* vp4 */
                    <0x04af0000 0x10000>; /* wb */
            reg-names = "common_m", "common_s0",
                    "common_s1", "common_s2",
                    "vidl1", "vidl2","vid1","vid2",
                    "ovr1", "ovr2", "ovr3", "ovr4",
                    "vp1", "vp2", "vp3", "vp4",
                    "wb";
            clocks =        <&k3_clks 152 0>,
                            <&k3_clks 152 1>,
                            <&k3_clks 152 4>,
                            <&k3_clks 152 9>,
                            <&k3_clks 152 13>;
            clock-names = "fck", "vp1", "vp2", "vp3", "vp4";
            power-domains = <&k3_pds 152 TI_SCI_PD_EXCLUSIVE>;
            interrupts =    <GIC_SPI 602 IRQ_TYPE_LEVEL_HIGH>,
                            <GIC_SPI 603 IRQ_TYPE_LEVEL_HIGH>,
                            <GIC_SPI 604 IRQ_TYPE_LEVEL_HIGH>,
                            <GIC_SPI 605 IRQ_TYPE_LEVEL_HIGH>;
            interrupt-names =       "common_m",
                                    "common_s0",
                                    "common_s1",
                                    "common_s2";
            ports {
                    #address-cells = <1>;
                    #size-cells = <0>;
                    port@0 {
                            reg = <0>;

                            dpi_out_0: endpoint {
                                    remote-endpoint = <&dp_bridge_input>;
                            };
                    };
            };
    };
