Fitter report for z80_mmu
Sat Feb 24 11:52:08 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB Macrocells
 19. Logic Cell Interconnection
 20. Fitter Device Options
 21. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Sat Feb 24 11:52:08 2024           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; z80_mmu                                         ;
; Top-level Entity Name     ; z80_mmu                                         ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7064SLC44-5                                  ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 49 / 64 ( 77 % )                                ;
; Total pins                ; 32 / 36 ( 89 % )                                ;
+---------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                             ;
+----------------------------------------------------------------------------+----------------+---------------+
; Option                                                                     ; Setting        ; Default Value ;
+----------------------------------------------------------------------------+----------------+---------------+
; Device                                                                     ; EPM7064SLC44-5 ;               ;
; Use smart compilation                                                      ; Off            ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On             ; On            ;
; Enable compact report table                                                ; Off            ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off            ; Off           ;
; Optimize Timing for ECOs                                                   ; Off            ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off            ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal         ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1              ; 1             ;
; Slow Slew Rate                                                             ; Off            ; Off           ;
; Fitter Effort                                                              ; Auto Fit       ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off            ; Off           ;
+----------------------------------------------------------------------------+----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/ownCloud/Projects/KiCAD/SZC-1/boards/extra/cpu_board_ext_bus_v2/verilog/output_files/z80_mmu.pin.


+-------------------------------------------------+
; Fitter Resource Usage Summary                   ;
+------------------------------+------------------+
; Resource                     ; Usage            ;
+------------------------------+------------------+
; Logic cells                  ; 49 / 64 ( 77 % ) ;
; Registers                    ; 32 / 64 ( 50 % ) ;
; Number of pterms used        ; 129              ;
; I/O pins                     ; 32 / 36 ( 89 % ) ;
;     -- Clock pins            ; 1 / 2 ( 50 % )   ;
;     -- Dedicated input pins  ; 2 / 2 ( 100 % )  ;
;                              ;                  ;
; Global signals               ; 1                ;
; Shareable expanders          ; 0 / 64 ( 0 % )   ;
; Parallel expanders           ; 0 / 60 ( 0 % )   ;
; Cells using turbo bit        ; 49 / 64 ( 77 % ) ;
; Maximum fan-out              ; 40               ;
; Highest non-global fan-out   ; 40               ;
; Total fan-out                ; 346              ;
; Average fan-out              ; 4.27             ;
+------------------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                     ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name     ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; A_14     ; 20    ; --       ; 2   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A_15     ; 19    ; --       ; 2   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; CLK      ; 2     ; --       ; --  ; 32                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; D_in[0]  ; 5     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D_in[1]  ; 6     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D_in[2]  ; 8     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D_in[3]  ; 9     ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D_in[4]  ; 11    ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D_in[5]  ; 12    ; --       ; 1   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D_in[6]  ; 13    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D_in[7]  ; 14    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; R_sel[0] ; 44    ; --       ; --  ; 40                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; R_sel[1] ; 1     ; --       ; --  ; 40                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; ~{CS}    ; 18    ; --       ; 2   ; 33                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; ~{IORD}  ; 17    ; --       ; 2   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; ~{IOWR}  ; 16    ; --       ; 2   ; 32                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                  ;
+----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; D_out[0] ; 4     ; --       ; 1   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D_out[1] ; 41    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D_out[2] ; 40    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D_out[3] ; 39    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D_out[4] ; 37    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D_out[5] ; 36    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D_out[6] ; 34    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D_out[7] ; 33    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MA_14    ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MA_15    ; 29    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MA_16    ; 28    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MA_17    ; 27    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MA_18    ; 26    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MA_19    ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MA_20    ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MA_21    ; 21    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; R_sel[1]       ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; CLK            ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCC            ; power  ;              ;         ;                 ;
; 4        ; 3          ; --       ; D_out[0]       ; output ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; D_in[0]        ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; D_in[1]        ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 8        ; 7          ; --       ; D_in[2]        ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; D_in[3]        ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 11       ; 10         ; --       ; D_in[4]        ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; D_in[5]        ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; D_in[6]        ; input  ; TTL          ;         ; Y               ;
; 14       ; 13         ; --       ; D_in[7]        ; input  ; TTL          ;         ; Y               ;
; 15       ; 14         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 16       ; 15         ; --       ; ~{IOWR}        ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; ~{IORD}        ; input  ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; ~{CS}          ; input  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; A_15           ; input  ; TTL          ;         ; Y               ;
; 20       ; 19         ; --       ; A_14           ; input  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; MA_21          ; output ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 23       ; 22         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 24       ; 23         ; --       ; MA_20          ; output ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; MA_19          ; output ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; MA_18          ; output ; TTL          ;         ; Y               ;
; 27       ; 26         ; --       ; MA_17          ; output ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; MA_16          ; output ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; MA_15          ; output ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 31       ; 30         ; --       ; MA_14          ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 33       ; 32         ; --       ; D_out[7]       ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; D_out[6]       ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 36       ; 35         ; --       ; D_out[5]       ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; D_out[4]       ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 39       ; 38         ; --       ; D_out[3]       ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; D_out[2]       ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; D_out[1]       ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; GND+           ;        ;              ;         ;                 ;
; 44       ; 43         ; --       ; R_sel[0]       ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 3                    ; 0                 ; 0                 ; 3     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                   ;
+----------+-------+-------+-------+--------------+------------+---------+
; Name     ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+----------+-------+-------+-------+--------------+------------+---------+
; CLK      ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; R_sel[0] ; 44    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; R_sel[1] ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+----------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                        ;
+-------------------------------------------+------------+------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Macrocells ; Pins ; Full Hierarchy Name                           ; Library Name ;
+-------------------------------------------+------------+------+-----------------------------------------------+--------------+
; |z80_mmu                                  ; 49         ; 32   ; |z80_mmu                                      ; work         ;
;    |DIG_RegisterFile:DIG_RegisterFile_i0| ; 48         ; 0    ; |z80_mmu|DIG_RegisterFile:DIG_RegisterFile_i0 ; work         ;
+-------------------------------------------+------------+------+-----------------------------------------------+--------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; CLK  ; PIN_2    ; 32      ; Clock ; yes    ; On                   ; --               ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_2    ; 32      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; R_sel[1]                                        ; 40      ;
; R_sel[0]                                        ; 40      ;
; ~{CS}                                           ; 33      ;
; ~{IOWR}                                         ; 32      ;
; A_15                                            ; 8       ;
; A_14                                            ; 8       ;
; rd~1                                            ; 8       ;
; D_in[7]                                         ; 4       ;
; D_in[6]                                         ; 4       ;
; D_in[5]                                         ; 4       ;
; D_in[4]                                         ; 4       ;
; D_in[3]                                         ; 4       ;
; D_in[2]                                         ; 4       ;
; D_in[1]                                         ; 4       ;
; D_in[0]                                         ; 4       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~31  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~30  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~29  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~28  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~27  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~26  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~25  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~24  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~23  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~22  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~21  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~20  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~19  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~18  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~17  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~16  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~15  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~14  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~13  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~12  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~11  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~10  ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~9   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~8   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~7   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~6   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~5   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~4   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~3   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~2   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~1   ; 3       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~0   ; 3       ;
; ~{IORD}                                         ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~479 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~474 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~469 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~464 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~459 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~454 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~449 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~444 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~439 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~434 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~429 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~424 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~419 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~414 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~409 ; 1       ;
; DIG_RegisterFile:DIG_RegisterFile_i0|memory~404 ; 1       ;
+-------------------------------------------------+---------+


+--------------------------------------------------+
; Other Routing Usage Summary                      ;
+-----------------------------+--------------------+
; Other Routing Resource Type ; Usage              ;
+-----------------------------+--------------------+
; Output enables              ; 1 / 6 ( 17 % )     ;
; PIA buffers                 ; 110 / 144 ( 76 % ) ;
+-----------------------------+--------------------+


+-----------------------------------------------------------------------+
; LAB Macrocells                                                        ;
+-----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 12.25) ; Number of LABs  (Total = 4) ;
+-----------------------------------------+-----------------------------+
; 0                                       ; 0                           ;
; 1                                       ; 0                           ;
; 2                                       ; 0                           ;
; 3                                       ; 0                           ;
; 4                                       ; 0                           ;
; 5                                       ; 0                           ;
; 6                                       ; 0                           ;
; 7                                       ; 1                           ;
; 8                                       ; 0                           ;
; 9                                       ; 0                           ;
; 10                                      ; 0                           ;
; 11                                      ; 1                           ;
; 12                                      ; 0                           ;
; 13                                      ; 0                           ;
; 14                                      ; 0                           ;
; 15                                      ; 1                           ;
; 16                                      ; 1                           ;
+-----------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                              ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                             ; Output                                                                                                                                           ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC10       ; CLK, D_in[3], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~11                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~11, DIG_RegisterFile:DIG_RegisterFile_i0|memory~419, DIG_RegisterFile:DIG_RegisterFile_i0|memory~459 ;
;  A  ; LC13       ; CLK, D_in[0], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~0                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~0, DIG_RegisterFile:DIG_RegisterFile_i0|memory~404, DIG_RegisterFile:DIG_RegisterFile_i0|memory~444  ;
;  A  ; LC12       ; CLK, D_in[1], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~1                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~1, DIG_RegisterFile:DIG_RegisterFile_i0|memory~409, DIG_RegisterFile:DIG_RegisterFile_i0|memory~449  ;
;  A  ; LC7        ; CLK, D_in[2], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~2                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~2, DIG_RegisterFile:DIG_RegisterFile_i0|memory~414, DIG_RegisterFile:DIG_RegisterFile_i0|memory~454  ;
;  A  ; LC5        ; CLK, D_in[3], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~3                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~3, DIG_RegisterFile:DIG_RegisterFile_i0|memory~419, DIG_RegisterFile:DIG_RegisterFile_i0|memory~459  ;
;  A  ; LC15       ; CLK, D_in[3], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~19                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~19, DIG_RegisterFile:DIG_RegisterFile_i0|memory~419, DIG_RegisterFile:DIG_RegisterFile_i0|memory~459 ;
;  A  ; LC11       ; CLK, D_in[0], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~24                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~24, DIG_RegisterFile:DIG_RegisterFile_i0|memory~404, DIG_RegisterFile:DIG_RegisterFile_i0|memory~444 ;
;  A  ; LC3        ; CLK, D_in[0], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~16                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~16, DIG_RegisterFile:DIG_RegisterFile_i0|memory~404, DIG_RegisterFile:DIG_RegisterFile_i0|memory~444 ;
;  A  ; LC8        ; CLK, D_in[1], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~17                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~17, DIG_RegisterFile:DIG_RegisterFile_i0|memory~409, DIG_RegisterFile:DIG_RegisterFile_i0|memory~449 ;
;  A  ; LC9        ; CLK, D_in[0], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~8                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~8, DIG_RegisterFile:DIG_RegisterFile_i0|memory~404, DIG_RegisterFile:DIG_RegisterFile_i0|memory~444  ;
;  A  ; LC2        ; CLK, D_in[1], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~9                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~9, DIG_RegisterFile:DIG_RegisterFile_i0|memory~409, DIG_RegisterFile:DIG_RegisterFile_i0|memory~449  ;
;  A  ; LC14       ; CLK, D_in[2], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~10                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~10, DIG_RegisterFile:DIG_RegisterFile_i0|memory~414, DIG_RegisterFile:DIG_RegisterFile_i0|memory~454 ;
;  A  ; LC1        ; CLK, D_in[2], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~26                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~26, DIG_RegisterFile:DIG_RegisterFile_i0|memory~414, DIG_RegisterFile:DIG_RegisterFile_i0|memory~454 ;
;  A  ; LC4        ; CLK, D_in[2], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~18                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~18, DIG_RegisterFile:DIG_RegisterFile_i0|memory~414, DIG_RegisterFile:DIG_RegisterFile_i0|memory~454 ;
;  A  ; LC6        ; CLK, D_in[1], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~25                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~25, DIG_RegisterFile:DIG_RegisterFile_i0|memory~409, DIG_RegisterFile:DIG_RegisterFile_i0|memory~449 ;
;  A  ; LC16       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~0, R_sel[0], R_sel[1], DIG_RegisterFile:DIG_RegisterFile_i0|memory~16, DIG_RegisterFile:DIG_RegisterFile_i0|memory~24, DIG_RegisterFile:DIG_RegisterFile_i0|memory~8  ; D_out[0]                                                                                                                                         ;
;  B  ; LC30       ; ~{IORD}, ~{CS}                                                                                                                                                                                                    ; D_out[0], D_out[1], D_out[2], D_out[3], D_out[4], D_out[5], D_out[6], D_out[7]                                                                   ;
;  B  ; LC20       ; CLK, D_in[6], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~6                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~6, DIG_RegisterFile:DIG_RegisterFile_i0|memory~434, DIG_RegisterFile:DIG_RegisterFile_i0|memory~474  ;
;  B  ; LC24       ; CLK, D_in[7], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~7                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~7, DIG_RegisterFile:DIG_RegisterFile_i0|memory~439, DIG_RegisterFile:DIG_RegisterFile_i0|memory~479  ;
;  B  ; LC26       ; CLK, D_in[4], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~12                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~12, DIG_RegisterFile:DIG_RegisterFile_i0|memory~424, DIG_RegisterFile:DIG_RegisterFile_i0|memory~464 ;
;  B  ; LC19       ; CLK, D_in[6], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~14                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~14, DIG_RegisterFile:DIG_RegisterFile_i0|memory~434, DIG_RegisterFile:DIG_RegisterFile_i0|memory~474 ;
;  B  ; LC27       ; CLK, D_in[7], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~15                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~439, DIG_RegisterFile:DIG_RegisterFile_i0|memory~479 ;
;  B  ; LC21       ; CLK, D_in[4], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~20                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~20, DIG_RegisterFile:DIG_RegisterFile_i0|memory~424, DIG_RegisterFile:DIG_RegisterFile_i0|memory~464 ;
;  B  ; LC28       ; CLK, D_in[6], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~22                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~22, DIG_RegisterFile:DIG_RegisterFile_i0|memory~434, DIG_RegisterFile:DIG_RegisterFile_i0|memory~474 ;
;  B  ; LC25       ; CLK, D_in[7], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~23                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~23, DIG_RegisterFile:DIG_RegisterFile_i0|memory~439, DIG_RegisterFile:DIG_RegisterFile_i0|memory~479 ;
;  B  ; LC18       ; CLK, D_in[3], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~27                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~27, DIG_RegisterFile:DIG_RegisterFile_i0|memory~419, DIG_RegisterFile:DIG_RegisterFile_i0|memory~459 ;
;  B  ; LC29       ; CLK, D_in[4], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~28                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~28, DIG_RegisterFile:DIG_RegisterFile_i0|memory~424, DIG_RegisterFile:DIG_RegisterFile_i0|memory~464 ;
;  B  ; LC32       ; CLK, D_in[6], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~30                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~30, DIG_RegisterFile:DIG_RegisterFile_i0|memory~434, DIG_RegisterFile:DIG_RegisterFile_i0|memory~474 ;
;  B  ; LC23       ; CLK, D_in[7], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~31                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~31, DIG_RegisterFile:DIG_RegisterFile_i0|memory~439, DIG_RegisterFile:DIG_RegisterFile_i0|memory~479 ;
;  B  ; LC17       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~7, A_14, A_15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~23, DIG_RegisterFile:DIG_RegisterFile_i0|memory~31, DIG_RegisterFile:DIG_RegisterFile_i0|memory~15         ; MA_21                                                                                                                                            ;
;  B  ; LC22       ; CLK, D_in[4], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~4                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~4, DIG_RegisterFile:DIG_RegisterFile_i0|memory~424, DIG_RegisterFile:DIG_RegisterFile_i0|memory~464  ;
;  C  ; LC46       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~0, A_14, A_15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~16, DIG_RegisterFile:DIG_RegisterFile_i0|memory~24, DIG_RegisterFile:DIG_RegisterFile_i0|memory~8          ; MA_14                                                                                                                                            ;
;  C  ; LC41       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~1, A_14, A_15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~17, DIG_RegisterFile:DIG_RegisterFile_i0|memory~25, DIG_RegisterFile:DIG_RegisterFile_i0|memory~9          ; MA_15                                                                                                                                            ;
;  C  ; LC40       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~2, A_14, A_15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~18, DIG_RegisterFile:DIG_RegisterFile_i0|memory~26, DIG_RegisterFile:DIG_RegisterFile_i0|memory~10         ; MA_16                                                                                                                                            ;
;  C  ; LC37       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~3, A_14, A_15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~19, DIG_RegisterFile:DIG_RegisterFile_i0|memory~27, DIG_RegisterFile:DIG_RegisterFile_i0|memory~11         ; MA_17                                                                                                                                            ;
;  C  ; LC36       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~4, A_14, A_15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~20, DIG_RegisterFile:DIG_RegisterFile_i0|memory~28, DIG_RegisterFile:DIG_RegisterFile_i0|memory~12         ; MA_18                                                                                                                                            ;
;  C  ; LC35       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~5, A_14, A_15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~21, DIG_RegisterFile:DIG_RegisterFile_i0|memory~29, DIG_RegisterFile:DIG_RegisterFile_i0|memory~13         ; MA_19                                                                                                                                            ;
;  C  ; LC33       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~6, A_14, A_15, DIG_RegisterFile:DIG_RegisterFile_i0|memory~22, DIG_RegisterFile:DIG_RegisterFile_i0|memory~30, DIG_RegisterFile:DIG_RegisterFile_i0|memory~14         ; MA_20                                                                                                                                            ;
;  D  ; LC58       ; CLK, D_in[5], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~5                                                                                                                   ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~5, DIG_RegisterFile:DIG_RegisterFile_i0|memory~429, DIG_RegisterFile:DIG_RegisterFile_i0|memory~469  ;
;  D  ; LC50       ; CLK, D_in[5], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~21                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~21, DIG_RegisterFile:DIG_RegisterFile_i0|memory~429, DIG_RegisterFile:DIG_RegisterFile_i0|memory~469 ;
;  D  ; LC63       ; CLK, D_in[5], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~13                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~13, DIG_RegisterFile:DIG_RegisterFile_i0|memory~429, DIG_RegisterFile:DIG_RegisterFile_i0|memory~469 ;
;  D  ; LC60       ; CLK, D_in[5], R_sel[1], R_sel[0], ~{IOWR}, ~{CS}, DIG_RegisterFile:DIG_RegisterFile_i0|memory~29                                                                                                                  ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~29, DIG_RegisterFile:DIG_RegisterFile_i0|memory~429, DIG_RegisterFile:DIG_RegisterFile_i0|memory~469 ;
;  D  ; LC64       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~1, R_sel[0], R_sel[1], DIG_RegisterFile:DIG_RegisterFile_i0|memory~17, DIG_RegisterFile:DIG_RegisterFile_i0|memory~25, DIG_RegisterFile:DIG_RegisterFile_i0|memory~9  ; D_out[1]                                                                                                                                         ;
;  D  ; LC62       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~2, R_sel[0], R_sel[1], DIG_RegisterFile:DIG_RegisterFile_i0|memory~18, DIG_RegisterFile:DIG_RegisterFile_i0|memory~26, DIG_RegisterFile:DIG_RegisterFile_i0|memory~10 ; D_out[2]                                                                                                                                         ;
;  D  ; LC57       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~3, R_sel[0], R_sel[1], DIG_RegisterFile:DIG_RegisterFile_i0|memory~19, DIG_RegisterFile:DIG_RegisterFile_i0|memory~27, DIG_RegisterFile:DIG_RegisterFile_i0|memory~11 ; D_out[3]                                                                                                                                         ;
;  D  ; LC53       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~4, R_sel[0], R_sel[1], DIG_RegisterFile:DIG_RegisterFile_i0|memory~20, DIG_RegisterFile:DIG_RegisterFile_i0|memory~28, DIG_RegisterFile:DIG_RegisterFile_i0|memory~12 ; D_out[4]                                                                                                                                         ;
;  D  ; LC52       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~5, R_sel[0], R_sel[1], DIG_RegisterFile:DIG_RegisterFile_i0|memory~21, DIG_RegisterFile:DIG_RegisterFile_i0|memory~29, DIG_RegisterFile:DIG_RegisterFile_i0|memory~13 ; D_out[5]                                                                                                                                         ;
;  D  ; LC51       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~6, R_sel[0], R_sel[1], DIG_RegisterFile:DIG_RegisterFile_i0|memory~22, DIG_RegisterFile:DIG_RegisterFile_i0|memory~30, DIG_RegisterFile:DIG_RegisterFile_i0|memory~14 ; D_out[6]                                                                                                                                         ;
;  D  ; LC49       ; DIG_RegisterFile:DIG_RegisterFile_i0|memory~7, R_sel[0], R_sel[1], DIG_RegisterFile:DIG_RegisterFile_i0|memory~23, DIG_RegisterFile:DIG_RegisterFile_i0|memory~31, DIG_RegisterFile:DIG_RegisterFile_i0|memory~15 ; D_out[7]                                                                                                                                         ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7064SLC44-5 for design "z80_mmu"
Warning (163099): I/O standard setting for individual pin "D_out[2]" not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4680 megabytes
    Info: Processing ended: Sat Feb 24 11:52:08 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


