<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>FPGA时序约束（一） - 编程大白的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="FPGA时序约束（一）" />
<meta property="og:description" content="1. 时序约束理论篇 建立和保持时间时序路径时序模型 2.I/O管脚约束 管脚约束延迟约束 3.时钟周期约束 4.两种时序例外 多周期路径伪路径 5.xdc约束优先等级 建立和保持时间
建立时间：在clk上升沿到来之前，保持稳定（准备好开始）
保持时间：在clk上升沿到来之后，保持稳定（别动！） 时序路径
典型的额时需路径有4种，如下图所示：其中标记1和3是片间路径，2和4是片内路径。
这几类中，我们关注比较多的是2的同步时序逻辑，也就是FPGA内部的时序逻辑。
时序模型
一个完整的时序路径包括：源时钟路径，数据路径，目的时钟路径，也可以表示为触发器&#43;组合逻辑&#43;触发器的模型。
面试常考的两条公式（要理解）：
2.I/O管脚约束
管脚约束就是管脚分配，我们要指定管脚两个属性：PACKAGE_PIN和IOSTANDARD（管脚位置和管脚对应的电平标准）。
如：
延迟约束：
延迟约束用的是set_input_delay和set_output_delay，分别用于input端和ouput端，其时钟源可以是时钟输入管脚，也可以是虚拟时钟。但是需要注意的是，这两个约束并不是起延迟作用。
3.时钟周期约束：顾名思义，是对时钟的周期进行约束。
常用的约束指令有：
1&gt;create_clock。使用方法如下：
这里的时钟必须是主时钟primary clock，主时钟通常有两种情形:一种是时钟由外部时钟源提供，通过时钟引脚进入FPGA，该时钟引脚绑定的时钟为主时钟:另一种是高速收发器(GT)的时钟RXOUTCLK或TXOUTCLK。对于7系列FPGA，需要对GT的这两个时钟手工约束:对于UltraScale FPGA，只需对GT的输入时钟约束即可，Vivado会自动对这两个时钟约束。
2&gt;create_generated_clock,其使用方法为：
3&gt;set_clock_groups使用方法为：
这个约束常用的方法有三种。
4&gt;创建虚拟时钟" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcdabai.github.io/posts/797814b8de47f15a1245508e6352f9bd/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2021-03-24T22:15:48+08:00" />
<meta property="article:modified_time" content="2021-03-24T22:15:48+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程大白的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程大白的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">FPGA时序约束（一）</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h3><a id="1__2"></a>1. 时序约束理论篇</h3> 
<ul><li>建立和保持时间</li><li>时序路径</li><li>时序模型</li></ul> 
<h3><a id="2IO_7"></a>2.I/O管脚约束</h3> 
<ul><li>管脚约束</li><li>延迟约束</li></ul> 
<h3><a id="3_12"></a>3.时钟周期约束</h3> 
<h3><a id="4_14"></a>4.两种时序例外</h3> 
<ul><li>多周期路径</li><li>伪路径</li></ul> 
<h3><a id="5xdc_19"></a>5.xdc约束优先等级</h3> 
<ul><li>建立和保持时间<br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/ac/c4/GdX6OCC7_o.png"><br> 建立时间：在clk上升沿到来之前，保持稳定（准备好开始）<br> 保持时间：在clk上升沿到来之后，保持稳定（别动！）</li></ul> 
<p>时序路径<br> 典型的额时需路径有4种，如下图所示：其中标记1和3是片间路径，2和4是片内路径。<br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/b4/69/rIymLH6f_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/25/d2/PjmwRGjx_o.png">这几类中，我们关注比较多的是2的同步时序逻辑，也就是FPGA内部的时序逻辑。</p> 
<p>时序模型<br> 一个完整的时序路径包括：源时钟路径，数据路径，目的时钟路径，也可以表示为触发器+组合逻辑+触发器的模型。<br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/1a/c7/GyyzWYRV_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/41/b6/k1StS6La_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/a0/73/N6mWmY3A_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/c9/ab/jErwSZf8_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/1b/f1/pyrywehR_o.png">面试常考的两条公式（要理解）：<img alt="在这里插入图片描述" src="https://images2.imgbox.com/bb/9a/zfxK0KOM_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/5a/b9/8MhOgzKB_o.png"><br> 2.I/O管脚约束<br> 管脚约束就是管脚分配，我们要指定管脚两个属性：PACKAGE_PIN和IOSTANDARD（管脚位置和管脚对应的电平标准）。<br> 如：<img alt="在这里插入图片描述" src="https://images2.imgbox.com/9a/35/IHaVJSlt_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/4f/ac/4FyRUp7c_o.png"><br> 延迟约束：<br> 延迟约束用的是set_input_delay和set_output_delay，分别用于input端和ouput端，其时钟源可以是时钟输入管脚，也可以是虚拟时钟。但是需要注意的是，这两个约束并不是起延迟作用。<br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/1c/ee/scXscUs8_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/ee/9f/Fo6Ri3BQ_o.png"><br> 3.时钟周期约束：顾名思义，是对时钟的周期进行约束。<br> 常用的约束指令有：<br> <strong>1&gt;create_clock</strong>。使用方法如下：<img alt="在这里插入图片描述" src="https://images2.imgbox.com/49/05/YjLz8Uwc_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/5e/35/Noij3w6I_o.png"><br> 这里的时钟必须是主时钟primary clock，主时钟通常有两种情形:一种是时钟由外部时钟源提供，通过时钟引脚进入FPGA，该时钟引脚绑定的时钟为主时钟:另一种是高速收发器(GT)的时钟RXOUTCLK或TXOUTCLK。对于7系列FPGA，需要对GT的这两个时钟手工约束:对于UltraScale FPGA，只需对GT的输入时钟约束即可，Vivado会自动对这两个时钟约束。<br> <strong>2&gt;create_generated_clock</strong>,其使用方法为：<br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/dd/b8/Jfrm2Iry_o.png"><br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/81/1b/HegZIbQ1_o.png"><br> <strong>3&gt;set_clock_groups</strong>使用方法为：<br> <img alt="在这里插入图片描述" src="https://images2.imgbox.com/cf/a5/8B3mof8f_o.png"><br> 这个约束常用的方法有三种。</p> 
<p><strong>4&gt;创建虚拟时钟</strong></p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/a4c081884974280c7d9a4f4bc3cd9300/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">一起看看 HTTP/2 牛逼在哪？</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/c0a5470e76f6257781676ac3f5f23d97/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">SpringMVC的执行流程</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程大白的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>