# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 177
attribute \dynports 1
attribute \top 1
attribute \src "dut.sv:4.1-71.10"
module \asym_ram_sdp_write_wider
  parameter \WIDTHB 4
  parameter \SIZEB 1024
  parameter \ADDRWIDTHB 10
  parameter \WIDTHA 16
  parameter \SIZEA 256
  parameter \ADDRWIDTHA 8
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $0$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$11
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$4_DATA[3:0]$12
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $0$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$14
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$5_DATA[3:0]$15
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $0$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$17
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$6_DATA[3:0]$18
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $0$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$20
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $0$memwr$\RAM$dut.sv:67$7_DATA[3:0]$21
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $2$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$26
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$4_DATA[3:0]$27
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $2$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$32
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$5_DATA[3:0]$33
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $2$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$38
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$6_DATA[3:0]$39
  attribute \src "dut.sv:59.2-70.5"
  wire width 10 $2$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$44
  attribute \src "dut.sv:59.2-70.5"
  wire width 4 $2$memwr$\RAM$dut.sv:67$7_DATA[3:0]$45
  attribute \src "dut.sv:54.13-54.16"
  wire width 4 $memrd$\RAM$dut.sv:54$9_DATA
  attribute \src "dut.sv:17.25-17.30"
  wire width 8 input 6 \addrA
  attribute \src "dut.sv:18.25-18.30"
  wire width 10 input 7 \addrB
  attribute \src "dut.sv:13.8-13.12"
  wire input 1 \clkA
  attribute \src "dut.sv:14.8-14.12"
  wire input 2 \clkB
  attribute \src "dut.sv:19.21-19.24"
  wire width 16 input 8 \diA
  attribute \src "dut.sv:20.22-20.25"
  wire width 4 output 9 \doB
  attribute \src "dut.sv:16.8-16.12"
  wire input 4 \enaA
  attribute \src "dut.sv:16.14-16.18"
  wire input 5 \enaB
  attribute \src "dut.sv:61.11-61.12"
  wire width 32 signed \ramwrite.i
  attribute \src "dut.sv:62.23-62.30"
  wire width 2 \ramwrite.lsbaddr
  attribute \src "dut.sv:50.19-50.24"
  wire width 4 \readB
  attribute \src "dut.sv:15.8-15.11"
  wire input 3 \weA
  attribute \src "dut.sv:49.21-49.24"
  memory width 4 size 1024 \RAM
  attribute \src "dut.sv:52.2-56.5"
  cell $dffe $auto$ff.cc:266:slice$176
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 4
    connect \CLK \clkB
    connect \D $memrd$\RAM$dut.sv:54$9_DATA
    connect \EN \enaB
    connect \Q \readB
  end
  attribute \src "dut.sv:67.6-67.64"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$172
    parameter \ABITS 10
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\RAM"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 4
    connect \ADDR $0$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$11
    connect \CLK \clkA
    connect \DATA $0$memwr$\RAM$dut.sv:67$4_DATA[3:0]$12
    connect \EN { $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] }
  end
  attribute \src "dut.sv:67.6-67.64"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$173
    parameter \ABITS 10
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\RAM"
    parameter \PORTID 1
    parameter \PRIORITY_MASK 1'1
    parameter \WIDTH 4
    connect \ADDR $0$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$14
    connect \CLK \clkA
    connect \DATA $0$memwr$\RAM$dut.sv:67$5_DATA[3:0]$15
    connect \EN { $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] }
  end
  attribute \src "dut.sv:67.6-67.64"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$174
    parameter \ABITS 10
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\RAM"
    parameter \PORTID 2
    parameter \PRIORITY_MASK 2'11
    parameter \WIDTH 4
    connect \ADDR $0$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$17
    connect \CLK \clkA
    connect \DATA $0$memwr$\RAM$dut.sv:67$6_DATA[3:0]$18
    connect \EN { $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] }
  end
  attribute \src "dut.sv:67.6-67.64"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$175
    parameter \ABITS 10
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\RAM"
    parameter \PORTID 3
    parameter \PRIORITY_MASK 3'111
    parameter \WIDTH 4
    connect \ADDR $0$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$20
    connect \CLK \clkA
    connect \DATA $0$memwr$\RAM$dut.sv:67$7_DATA[3:0]$21
    connect \EN { $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] }
  end
  attribute \src "dut.sv:54.13-54.16"
  cell $memrd $memrd$\RAM$dut.sv:54$9
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR \addrB
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:54$9_DATA
    connect \EN 1'x
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$101
    parameter \WIDTH 10
    connect \A 10'x
    connect \B $2$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$38
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$17
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$111
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \diA [7:4]
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$5_DATA[3:0]$33
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$117
    parameter \WIDTH 10
    connect \A 10'x
    connect \B { \addrA 2'01 }
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$32
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$125
    parameter \WIDTH 4
    connect \A 4'x
    connect \B $2$memwr$\RAM$dut.sv:67$5_DATA[3:0]$33
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$5_DATA[3:0]$15
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$128
    parameter \WIDTH 10
    connect \A 10'x
    connect \B $2$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$32
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$5_ADDR[9:0]$14
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$132
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28 [3]
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$138
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \diA [3:0]
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$4_DATA[3:0]$27
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$144
    parameter \WIDTH 10
    connect \A 10'x
    connect \B { \addrA 2'00 }
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$26
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$149
    parameter \WIDTH 1
    connect \A 1'0
    connect \B $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28 [3]
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3]
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$152
    parameter \WIDTH 4
    connect \A 4'x
    connect \B $2$memwr$\RAM$dut.sv:67$4_DATA[3:0]$27
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$4_DATA[3:0]$12
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$155
    parameter \WIDTH 10
    connect \A 10'x
    connect \B $2$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$26
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$4_ADDR[9:0]$11
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$57
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \diA [15:12]
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$7_DATA[3:0]$45
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$63
    parameter \WIDTH 10
    connect \A 10'x
    connect \B { \addrA 2'11 }
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$44
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$71
    parameter \WIDTH 4
    connect \A 4'x
    connect \B $2$memwr$\RAM$dut.sv:67$7_DATA[3:0]$45
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$7_DATA[3:0]$21
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$74
    parameter \WIDTH 10
    connect \A 10'x
    connect \B $2$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$44
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$7_ADDR[9:0]$20
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$84
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \diA [11:8]
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$6_DATA[3:0]$39
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.9-66.12|dut.sv:66.5-67.65"
  cell $mux $procmux$90
    parameter \WIDTH 10
    connect \A 10'x
    connect \B { \addrA 2'10 }
    connect \S \weA
    connect \Y $2$memwr$\RAM$dut.sv:67$6_ADDR[9:0]$38
  end
  attribute \full_case 1
  attribute \src "dut.sv:65.8-65.12|dut.sv:65.4-68.7"
  cell $mux $procmux$98
    parameter \WIDTH 4
    connect \A 4'x
    connect \B $2$memwr$\RAM$dut.sv:67$6_DATA[3:0]$39
    connect \S \enaA
    connect \Y $0$memwr$\RAM$dut.sv:67$6_DATA[3:0]$18
  end
  connect $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [2:0] { $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] $0$memwr$\RAM$dut.sv:67$4_EN[3:0]$13 [3] }
  connect $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28 [2:0] { $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28 [3] $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28 [3] $2$memwr$\RAM$dut.sv:67$4_EN[3:0]$28 [3] }
  connect \doB \readB
  connect \ramwrite.i 4
  connect \ramwrite.lsbaddr 2'11
end
