{"componentChunkName":"component---src-templates-lesson-template-js","path":"/vhdl001","result":{"data":{"markdownRemark":{"html":"<p><strong>وی‌اچ‌دی‌ال</strong> (<em>به انگلیسی VHDL</em>) یک <a href=\"https://fa.wikipedia.org/wiki/%D8%B2%D8%A8%D8%A7%D9%86_%D8%AA%D9%88%D8%B5%DB%8C%D9%81_%D8%B3%D8%AE%D8%AA_%D8%A7%D9%81%D8%B2%D8%A7%D8%B1\">زبان توصیف سخت افزار</a> برای بیان مشخصات سخت افزار است .</p>\n<p>VHDL مخفف VHSIC Hardware Description Language به معنی \"زبان توصیف سخت افزار VHSIC\" است. که خود VHSIC مخفف Very High Speed Integrated Circuits به معنی \"تراشه های بسیار پر سرعت\" است . یکم حساب کتاب کنیم میبینیم زبان خیلی کوتاهه نیست احتمالا :)) .</p>\n<p>VHDL هم برای سنتز کردن (syntheses) و هم برای شبیه سازی استفاده میشود. هرچند که VHDL کاملا قابل شبیه‌سازی است، اما همه قسمت های آن قابل سنتز نیستند.</p>\n<p>مهم ترین کاربرد VHDL در زمینه‌ی دستگاه های منطقی برنامه پذیر (Programmable Logic Devices) مانند FPGA یا CPLD ها است .</p>\n<p>اگر تا به امروز از زبان های معمول برنامه نویسی برای کامپیوتر استفاده کردید باید به این نکته توجه داشته باشید که این زبان ها به شکل متوالی (sequential) اجرا میشوند در صورتی که در VHDL دستورات به شکل همزمان اجرا (concurrent) اجرا میشوند . در VHDL تنها زمانی دستورات پشت سر هم اجرا میشوند که در PROCCESS , FUNCTION , PROCEDURE قرار گرفته باشند.</p>\n<p><strong>وی‌اچ‌دی‌ال</strong> (<em>به انگلیسی VHDL</em>) یک <a href=\"https://fa.wikipedia.org/wiki/%D8%B2%D8%A8%D8%A7%D9%86_%D8%AA%D9%88%D8%B5%DB%8C%D9%81_%D8%B3%D8%AE%D8%AA_%D8%A7%D9%81%D8%B2%D8%A7%D8%B1\">زبان توصیف سخت افزار</a> برای بیان مشخصات سخت افزار است .</p>\n<p>VHDL مخفف VHSIC Hardware Description Language به معنی \"زبان توصیف سخت افزار VHSIC\" است. که خود VHSIC مخفف Very High Speed Integrated Circuits به معنی \"تراشه های بسیار پر سرعت\" است . یکم حساب کتاب کنیم میبینیم زبان خیلی کوتاهه نیست احتمالا :)) .</p>\n<p>VHDL هم برای سنتز کردن (syntheses) و هم برای شبیه سازی استفاده میشود. هرچند که VHDL کاملا قابل شبیه‌سازی است، اما همه قسمت های آن قابل سنتز نیستند.</p>\n<p>مهم ترین کاربرد VHDL در زمینه‌ی دستگاه های منطقی برنامه پذیر (Programmable Logic Devices) مانند FPGA یا CPLD ها است .</p>\n<div class=\"gatsby-highlight\" data-language=\"verilog\"><pre class=\"language-verilog\"><code class=\"language-verilog\"><span class=\"token comment\">//Verilog module.</span>\n<span class=\"token keyword\">module</span> <span class=\"token function\">segment7</span><span class=\"token punctuation\">(</span>\n     bcd<span class=\"token punctuation\">,</span>\n     seg\n    <span class=\"token punctuation\">)</span><span class=\"token punctuation\">;</span>\n\n     <span class=\"token keyword\">input</span> <span class=\"token punctuation\">[</span><span class=\"token number\">3</span><span class=\"token punctuation\">:</span><span class=\"token number\">0</span><span class=\"token punctuation\">]</span> bcd<span class=\"token punctuation\">;</span>\n     <span class=\"token keyword\">output</span> <span class=\"token punctuation\">[</span><span class=\"token number\">6</span><span class=\"token punctuation\">:</span><span class=\"token number\">0</span><span class=\"token punctuation\">]</span> seg<span class=\"token punctuation\">;</span>\n     <span class=\"token keyword\">reg</span> <span class=\"token punctuation\">[</span><span class=\"token number\">6</span><span class=\"token punctuation\">:</span><span class=\"token number\">0</span><span class=\"token punctuation\">]</span> seg<span class=\"token punctuation\">;</span>\n\n    <span class=\"token important\">always @</span><span class=\"token punctuation\">(</span>bcd<span class=\"token punctuation\">)</span>\n    <span class=\"token keyword\">begin</span>\n        <span class=\"token keyword\">case</span> <span class=\"token punctuation\">(</span>bcd<span class=\"token punctuation\">)</span>\n            <span class=\"token number\">0</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b0000001</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">1</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b1001111</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">2</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b0010010</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">3</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b0000110</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">4</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b1001100</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">5</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b0100100</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">6</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b0100000</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">7</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b0001111</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">8</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b0000000</span><span class=\"token punctuation\">;</span>\n            <span class=\"token number\">9</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b0000100</span><span class=\"token punctuation\">;</span>\n\n            <span class=\"token keyword\">default</span> <span class=\"token punctuation\">:</span> seg <span class=\"token operator\">=</span> <span class=\"token number\">7'b1111111</span><span class=\"token punctuation\">;</span>\n        <span class=\"token keyword\">endcase</span>\n    <span class=\"token keyword\">end</span>\n\n<span class=\"token keyword\">endmodule</span></code></pre></div>\n<p>اگر تا به امروز از زبان های معمول برنامه نویسی برای کامپیوتر استفاده کردید باید به این نکته توجه داشته باشید که این زبان ها به شکل متوالی (sequential) اجرا میشوند در صورتی که در VHDL دستورات به شکل همزمان اجرا (concurrent) اجرا میشوند . در VHDL تنها زمانی دستورات پشت سر هم اجرا میشوند که در PROCCESS , FUNCTION , PROCEDURE قرار گرفته باشند.</p>\n<p><strong>وی‌اچ‌دی‌ال</strong> (<em>به انگلیسی VHDL</em>) یک <a href=\"https://fa.wikipedia.org/wiki/%D8%B2%D8%A8%D8%A7%D9%86_%D8%AA%D9%88%D8%B5%DB%8C%D9%81_%D8%B3%D8%AE%D8%AA_%D8%A7%D9%81%D8%B2%D8%A7%D8%B1\">زبان توصیف سخت افزار</a> برای بیان مشخصات سخت افزار است .</p>\n<p>VHDL مخفف VHSIC Hardware Description Language به معنی \"زبان توصیف سخت افزار VHSIC\" است. که خود VHSIC مخفف Very High Speed Integrated Circuits به معنی \"تراشه های بسیار پر سرعت\" است . یکم حساب کتاب کنیم میبینیم زبان خیلی کوتاهه نیست احتمالا :)) .</p>\n<p>VHDL هم برای سنتز کردن (syntheses) و هم برای شبیه سازی استفاده میشود. هرچند که VHDL کاملا قابل شبیه‌سازی است، اما همه قسمت های آن قابل سنتز نیستند.</p>\n<p>مهم ترین کاربرد VHDL در زمینه‌ی دستگاه های منطقی برنامه پذیر (Programmable Logic Devices) مانند FPGA یا CPLD ها است .</p>\n<p>اگر تا به امروز از زبان های معمول برنامه نویسی برای کامپیوتر استفاده کردید باید به این نکته توجه داشته باشید که این زبان ها به شکل متوالی (sequential) اجرا میشوند در صورتی که در VHDL دستورات به شکل همزمان اجرا (concurrent) اجرا میشوند . در VHDL تنها زمانی دستورات پشت سر هم اجرا میشوند که در PROCCESS , FUNCTION , PROCEDURE قرار گرفته باشند.</p>","frontmatter":{"path":"/vhdl001","title":"انواع داده","order":"2A","section":"آموزش VHDL","description":"انواع داده"}},"allMarkdownRemark":{"edges":[{"node":{"frontmatter":{"order":"2B","path":"/page-3","title":"Page 3"}}},{"node":{"frontmatter":{"order":"1A","path":"/intro","title":"Introduction"}}},{"node":{"frontmatter":{"order":"2A","path":"/vhdl001","title":"انواع داده"}}}]}},"pageContext":{}}}