# 最小工作模式

​	指系统中**只有一个8086/8088处理器**(**单机系统**)，所有的总线控制信号都由8086/8088 CPU直接产生，构成系统所需的总线控制逻辑部件最少，最小模式因此得名。最小模式**也称单处理器模式**。  

## 最小模式下的系统控制信号

### 典型配置

- 8086 CPU

> ​	产生系统控制信号

- 1片时钟发生器[8284](../../第八章/8284时钟发生器.md)

> 产生时钟信号

- 3片地址锁存器[8282](../../第八章/8282地址锁存器.md)([74LS273](../../第八章/74LS273.md)、[74LS373](../../第八章/74LS373.md))

> 锁20位地址(单向，三态，T<sub>1</sub>)

- 2片总线驱动器[8286](../../第八章/8286总线驱动器.md)(总线数据收发器)

> 传送数据 (双向，三态线，数据收发，T<sub>2</sub>~T<sub>4</sub>)

![image-20220507210038162](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260929514.png)

### 系统控制信号

#### 读写控制信号引脚

​	读写控制信号用来控制CPU对存储器和I/O设备的读写过程：控制数据传输方向（读/写）、传输种类（存储器还是I/O设备）；读写方式（奇地址字节/偶地址字节/字）；存储器/IO设备是否准备好的状态信号；分时总线上信号的类型等。

1. M/<SPAN style="TEXT-DECORATION: overline">IO</SPAN>(`Memory`/`IO`)：**存储器或I/O端口访问选择信号**，[三态输出](../引脚/引脚信号传输的类型.md)。
         为高电平时，表示当前CPU正在访问存储器
         为低电平时，表示CPU当前正在访问I/O端口

2. <SPAN style="TEXT-DECORATION: overline">RD</SPAN>(`Read`)：**读信号**，[三态输出](../引脚/引脚信号传输的类型.md)。

   ​      低电平有效，表示当前CPU正在读存储器或I/O端口。

3. <SPAN style="TEXT-DECORATION: overline">WR</SPAN>(`Write`)：写信号，[三态输出](../引脚/引脚信号传输的类型.md)。

   ​      低电平有效，表示当前CPU正在写存储器或I/O端口。

 M/<SPAN style="TEXT-DECORATION: overline">IO</SPAN>、<SPAN style="TEXT-DECORATION: overline">WR</SPAN>及<SPAN style="TEXT-DECORATION: overline">RD</SPAN>合起来**决定系统中数据传输的方向**。

4. READY：**准备就绪信号**。

   ​      由外部输入，高电平有效，表示CPU访问的存储器或I/O端口已准备好传送数据。当READY无效时，要求CPU插入一个或多个等待周期T<sub>W</sub>，直到READY信号有效为止。

2. <SPAN style="TEXT-DECORATION: overline">BHE</SPAN>/S<sub>7</sub>(`Bus High Enable`/`Status`)：**总线高字节有效信号**，[三态输出，低电平有效](../引脚/引脚信号传输的类型.md)。

   ​      非数据传送期间，该引脚用作S<sub>7</sub>，输出状态信息。

3. ALE(`Address Latch Enable`)：**地址锁存允许信号**，[输出，高电平有效](../引脚/引脚信号传输的类型.md)。

   ​      表示当前地址/数据分时使用的引脚上正在输出地址信号。向[地址锁存器8282](../../第八章/8282地址锁存器.md)提供地址锁存信号。

4. <SPAN style="TEXT-DECORATION: overline">DEN</SPAN>(`Data Enable`)：**数据允许信号**，[三态输出，低电平有效](../引脚/引脚信号传输的类型.md)。表示当前地址/数据分时使用的引脚上正在传输数据信号。8286将它作为输出允许信号。进行DMA传输时，被置为高阻态。

5. DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN>(`Data Transmit`/`Receive`)：**数据发送/接收控制信号**。[三态输出](../引脚/引脚信号传输的类型.md)。当它为高电平时表示为数据发送， CPU写数据到存储器或I/O端口；为低电平时表示为数据接收，CPU从存储器或I/O端口读取数据。该信号用来控制总线收发器8286的数据传送方向。

#### 中断控制信号引脚

​     中断是外部设备请求CPU进行数据传输的有效方法。这一组引脚传输中断的请求和应答信号。

1. INTR(`(Interrupt Request)`)：**可屏蔽中断请求信号**。
2. <SPAN style="TEXT-DECORATION: overline">INTA</SPAN>(`Interrupt Acknowledge`)：**中断响应信号**，[输出，三态，低电平有效](../引脚/引脚信号传输的类型.md)。该信号包含两个负脉冲。外设申请可屏蔽中断，CPU响应后，在两个连续的中断响应周期发出两个负脉冲信号。第一个通知外设，CPU已经收到并且响应外部发来的INTR信号（主要用于中断优先权排队），第二个要求申请中断的设备向CPU发送中断类型（代表该中断的一个编号）。
3. NMI(`Non Maskable Interrupt Request`)：**不可屏蔽中断请求信号**。

#### DMA控制信号引脚

​     DMA传输是一种不经过CPU，在内存和I/O设备之间直接传输数据的方法。进行DMA传输之前要向CPU申请使用总线并取得认可。最小模式下的`HOLD`和`HLDA`信号支持DMA工作;最大工作模式的RQ<sub>0</sub>/<sub>1</sub>/GT<sub>0</sub>/<sub>1</sub>信号支持连接[8087](../../第八章/8087算数协处理器.md)和[8089](../../第八章/8089输入输出协处理器.md) ,实现总线的请求和响应。

1. HOLD(`Hold Request`)：**总线请求信号**，[输入，高电平有效](../引脚/引脚信号传输的类型.md)。表示有其他设备向CPU请求使用总线。
2. HLDA(`Hold Acknowledge`)：**总线请求响应信号**。输出，高电平有效。 CPU在每个时钟周期都检测HOLD引脚，当检测到该信号，并且CPU允许其它部件占用总线，则在当前总线周期的T<sub>4</sub>状态发送HLDA信号，同时让出总线使用权（所有三态总线处于高阻态，从而不影响外部的存储器与I/O设备交换数据）。总线申请部件接到HLDA有效信号后即可接管总线进行操作，直到操作完成、撤销HOLD信号，CPU才重新接管总线。

#### 总结

-  控制存储器/IO端口读写的信号：IO/<SPAN style="TEXT-DECORATION: overline">M</SPAN>，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>，<SPAN style="TEXT-DECORATION: overline">BHE</SPAN>，DEN，DT/R，READY。
-  用于中断联络和控制的信号：INTR，<SPAN style="TEXT-DECORATION: overline">INTA</SPAN> ， NMI。
-  用于DMA联络和控制的信号：HOLD，HLDA。

  以上这些信号是构建微型计算机系统的核心，后面会反复使用。

## 最小模式下的总线保持（即总线请求/响应）周期

![image-20220507114656359](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260929572.png)

## 最小模式下的总线读周期

 8086 CPU完成从存储器或外设端口读取数据的操作时序。

![image-20220511133642026](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260929809.png)

1. **T<sub>1</sub>**①：由M/<SPAN style="TEXT-DECORATION: overline">IO</SPAN>确定是与谁通信，在T<sub>1</sub>状态开始变为有效，指出当前执行的读操作是从**存储器读**还是从**I/O端口读**。
2. **T<sub>1</sub>**②：由20条地址线确定，在T<sub>1</sub>状态开始20位**地址有效**
3. **T<sub>1</sub>**③：因为总线复用，由ALE锁存地址，在T<sub>1</sub>状态开始ALE有效，在T<sub>1</sub>状态结束时，变为低电平，20位地址和<SPAN style="TEXT-DECORATION: overline">BHE</SPAN>信号被锁入8282地址锁存器(**下降沿时将地址锁入**)。
4. **T<sub>1</sub>**④：若CPU需要**从内存的奇地址单元或奇地址的IO端口读取数据****，**则输出<SPAN style="TEXT-DECORATION: overline">BHE</SPAN>=0，表示高8位数据线上的数据有效。它和A<sub>0</sub>分别用于奇、偶存储体/IO端口的选体信号。
5. **T<sub>1</sub>**⑤：若系统中有总线收发器8286，则要用到DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN>和<SPAN style="TEXT-DECORATION: overline">DEN</SPAN>，控制8286的数据传送方向和数据选通。在T<sub>1</sub>状态，DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN>输出低电平，表示总线周期为读周期，即让8286接收数据。
6. **T<sub>2</sub>**⑥地址信息撤消，A<sub>19</sub>/S<sub>6</sub>～A<sub>16</sub>/S<sub>3</sub>及<SPAN style="TEXT-DECORATION: overline">BHE</SPAN>/S<sub>7</sub>上输出**状态信息**S<sub>7</sub>~S<sub>3</sub>，一直维持到T<sub>4</sub>。其中S<sub>7</sub>未赋予实际意义
7. **T<sub>2</sub>**⑦AD<sub>15</sub>～AD<sub>0</sub>进入高阻态，**为读取数据作准备**。
8. **T<sub>2</sub>**：若CPU需要**从内存的奇地址单元或奇地址的IO端口读取数据**，则输出<SPAN style="TEXT-DECORATION: overline">BHE</SPAN>=0，表示高8位数据线上的数据有效。它和A<sub>0</sub>分别用于奇、偶存储体/IO端口的选体信号
9. **T<sub>2</sub>**⑨<SPAN style="TEXT-DECORATION: overline">RD</SPAN>开始变为低电平，此信号**送到系统中所有存储器和I/O端口**，但只对被地址信号选中的存储单元或I/O端口起作用，将读出数据送上数据总线。
10. **T<sub>2</sub>**⑩数据允许<SPAN style="TEXT-DECORATION: overline">DEN</SPAN>开始变为有效低电平，用来**开放总线收发器8286**，以便在读出的数据送上数据总线（T<sub>3</sub>）之前就打开8286，让数据通过。其有效电平要维持到T<sub>4</sub>状态中期结束。DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN>继续保持低电平，处于接收状态。
11. **T<sub>3</sub>**⑪**内存单元或I/O端口将数据送到数据总线上**，在T<sub>3</sub>结束时，CPU通过AD<sub>15</sub>～AD<sub>0</sub>接收数据。
12. **T<sub>3</sub>**⑫CPU在T<sub>3</sub>前沿(下降沿)对READY采样。若READY为高电平，表示存储器或I/O端口已准备好数据，CPU在T<sub>3</sub>态结束时读取该数据。若READY为低电平，则表示存储器或外设不能如期送出数据，要求CPU在T<sub>3</sub>和T<sub>4</sub>之间插入1个或几个等待状态T<sub>W</sub>。
13. **T<sub>W</sub>**：进入T<sub>W</sub>状态后，CPU在每个T<sub>W</sub>的前沿（下降沿）采样READY，若为低电平，则继续插入进入T<sub>W</sub>状态后，CPU在每个T<sub>W</sub>的前沿（下降沿）采样READY，若为低电平，则继续插入T<sub>W</sub> 。若READY变为高电平，表示数据已出现在数据总线上，在该T<sub>W</sub>结束时CPU从AD<sub>15</sub>~AD<sub>0</sub>读取数据。若READY变为高电平，表示数据已出现在数据总线上，在该T<sub>W</sub>结束时CPU从AD<sub>15</sub>~AD<sub>0</sub>读取数据。
9. **T<sub>4</sub>**：在T<sub>3</sub>(T<sub>W</sub>)和T<sub>4</sub>交界的下降沿处，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>变高，**CPU对数据总线进行采样，完成读取数据操作**。<SPAN style="TEXT-DECORATION: overline">DEN</SPAN>变高，数据收发器与总线断开，AD<sub>7</sub>~AD<sub>0</sub>变高阻态。在T<sub>4</sub>状态的后半周数据从数据总线上撤消。各控制信号和状态信号处于无效状态，一个读周期结束。

**总结**：

综上可知：在总线读周期中，CPU**由4个时钟周期**组成，在

- T<sub>1</sub>状态——送出地址及相关信号；
- T<sub>2</sub>状态——发出读命令和8286控制命令；
- T<sub>3</sub>、T<sub>W</sub>状态——等待数据的出现；
- T<sub>4</sub>状态——将数据读入CPU。

## 最小模式下的总线写周期

![image-20220508124333915](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260929379.png)

   由图可知，8086/8088的写总线周期与读总线周期有很多相似之处。和读操作一样，基本写周期也包含4个状态T<sub>1</sub>，T<sub>2</sub>，T<sub>3</sub>和T<sub>4</sub>。

当存储器或I/O设备速度较慢时，在T<sub>3</sub>和T<sub>4</sub>之间插入1个或几个等待状态。

总线写周期和读周期相比，有几点不同：

​    在写周期中，由于从地址/数据线AD<sub>15</sub>~AD<sub>0</sub>上输出地址（T<sub>1</sub>态）和输出数据（T<sub>2</sub>态）是同方向的，因此，在T2状态不再需要像读周期时维持一个时钟周期的高阻态作缓冲。写周期中，AD<sub>15</sub>~AD<sub>0</sub>在发完地址后立即转入发数据，以使内存或I/O设备一旦准备好就可以从数据总线上取走数据。DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN>为高电平，表示为写周期，控制8286向外发送数据。
​    写周期中<SPAN style="TEXT-DECORATION: overline">WR</SPAN>信号有效，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>信号变为无效，但它们出现的时间类似。
