# LogisimCL

#### Este es un fork de [Logisim](https://cburch.com/logisim/index.html), trabajo original realizado por Carl Burch.

Este es el repositorio del proyecto para la adición a Logisim de una herramienta de síntesis de circuitos desde un diseño RTL, parte del desarrollo del trabajo de título "Traducción de circuitos implementados en (System)Verilog a Logisim"
