Fitter report for Lab3
Wed Dec 04 22:30:18 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 04 22:30:17 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Lab3                                            ;
; Top-level Entity Name              ; REGTEST                                         ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 241 / 114,480 ( < 1 % )                         ;
;     Total combinational functions  ; 241 / 114,480 ( < 1 % )                         ;
;     Dedicated logic registers      ; 0 / 114,480 ( 0 % )                             ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 100 / 529 ( 19 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; Q[47]    ; Missing drive strength and slew rate ;
; Q[46]    ; Missing drive strength and slew rate ;
; Q[45]    ; Missing drive strength and slew rate ;
; Q[44]    ; Missing drive strength and slew rate ;
; Q[43]    ; Missing drive strength and slew rate ;
; Q[42]    ; Missing drive strength and slew rate ;
; Q[41]    ; Missing drive strength and slew rate ;
; Q[40]    ; Missing drive strength and slew rate ;
; Q[39]    ; Missing drive strength and slew rate ;
; Q[38]    ; Missing drive strength and slew rate ;
; Q[37]    ; Missing drive strength and slew rate ;
; Q[36]    ; Missing drive strength and slew rate ;
; Q[35]    ; Missing drive strength and slew rate ;
; Q[34]    ; Missing drive strength and slew rate ;
; Q[33]    ; Missing drive strength and slew rate ;
; Q[32]    ; Missing drive strength and slew rate ;
; Q[31]    ; Missing drive strength and slew rate ;
; Q[30]    ; Missing drive strength and slew rate ;
; Q[29]    ; Missing drive strength and slew rate ;
; Q[28]    ; Missing drive strength and slew rate ;
; Q[27]    ; Missing drive strength and slew rate ;
; Q[26]    ; Missing drive strength and slew rate ;
; Q[25]    ; Missing drive strength and slew rate ;
; Q[24]    ; Missing drive strength and slew rate ;
; Q[23]    ; Missing drive strength and slew rate ;
; Q[22]    ; Missing drive strength and slew rate ;
; Q[21]    ; Missing drive strength and slew rate ;
; Q[20]    ; Missing drive strength and slew rate ;
; Q[19]    ; Missing drive strength and slew rate ;
; Q[18]    ; Missing drive strength and slew rate ;
; Q[17]    ; Missing drive strength and slew rate ;
; Q[16]    ; Missing drive strength and slew rate ;
; Q[15]    ; Missing drive strength and slew rate ;
; Q[14]    ; Missing drive strength and slew rate ;
; Q[13]    ; Missing drive strength and slew rate ;
; Q[12]    ; Missing drive strength and slew rate ;
; Q[11]    ; Missing drive strength and slew rate ;
; Q[10]    ; Missing drive strength and slew rate ;
; Q[9]     ; Missing drive strength and slew rate ;
; Q[8]     ; Missing drive strength and slew rate ;
; Q[7]     ; Missing drive strength and slew rate ;
; Q[6]     ; Missing drive strength and slew rate ;
; Q[5]     ; Missing drive strength and slew rate ;
; Q[4]     ; Missing drive strength and slew rate ;
; Q[3]     ; Missing drive strength and slew rate ;
; Q[2]     ; Missing drive strength and slew rate ;
; Q[1]     ; Missing drive strength and slew rate ;
; Q[0]     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; ASCII[0]   ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; ASCII[1]   ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; ASCII[2]   ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; ASCII[3]   ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; ASCII[4]   ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; ASCII[5]   ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; ASCII[6]   ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; BCD1[0]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; BCD1[1]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; BCD1[2]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; BCD1[3]    ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; BCD1[4]    ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; BCD1[5]    ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; BCD1[6]    ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; BCD2[0]    ; PIN_H22       ; QSF Assignment ;
; Location ;                ;              ; BCD2[1]    ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; BCD2[2]    ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; BCD2[3]    ; PIN_L26       ; QSF Assignment ;
; Location ;                ;              ; BCD2[4]    ; PIN_E17       ; QSF Assignment ;
; Location ;                ;              ; BCD2[5]    ; PIN_F22       ; QSF Assignment ;
; Location ;                ;              ; BCD2[6]    ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; CSEL       ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; MSC[0]     ; PIN_AA23      ; QSF Assignment ;
; Location ;                ;              ; MSC[1]     ; PIN_AA22      ; QSF Assignment ;
; Location ;                ;              ; MSC[2]     ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; MSC[3]     ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; MSTL[0]    ; PIN_J15       ; QSF Assignment ;
; Location ;                ;              ; MSTL[1]    ; PIN_H16       ; QSF Assignment ;
; Location ;                ;              ; MSTL[2]    ; PIN_J16       ; QSF Assignment ;
; Location ;                ;              ; MT[0]      ; PIN_AC24      ; QSF Assignment ;
; Location ;                ;              ; MT[1]      ; PIN_AB24      ; QSF Assignment ;
; Location ;                ;              ; MT[2]      ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; MT[3]      ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; RX         ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; SSCS       ; PIN_AB28      ; QSF Assignment ;
; Location ;                ;              ; SSC[0]     ; PIN_AD26      ; QSF Assignment ;
; Location ;                ;              ; SSC[1]     ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; SSC[2]     ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; SSC[3]     ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; SSTL[0]    ; PIN_F18       ; QSF Assignment ;
; Location ;                ;              ; SSTL[1]    ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; SSTL[2]    ; PIN_J19       ; QSF Assignment ;
; Location ;                ;              ; SST[0]     ; PIN_AC27      ; QSF Assignment ;
; Location ;                ;              ; SST[1]     ; PIN_AD27      ; QSF Assignment ;
; Location ;                ;              ; SST[2]     ; PIN_AB27      ; QSF Assignment ;
; Location ;                ;              ; SST[3]     ; PIN_AC26      ; QSF Assignment ;
; Location ;                ;              ; TX         ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; UCLK       ; PIN_Y2        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 452 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 452 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 442     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/My Drive/School/CEG 3155/Labs/Project/Project/output_files/Lab3.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 241 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 241                     ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 0                       ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 184                     ;
;     -- 3 input functions                    ; 56                      ;
;     -- <=2 input functions                  ; 1                       ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 241                     ;
;     -- arithmetic mode                      ; 0                       ;
;                                             ;                         ;
; Total registers*                            ; 0 / 117,053 ( 0 % )     ;
;     -- Dedicated logic registers            ; 0 / 114,480 ( 0 % )     ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 17 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 100 / 529 ( 19 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 0                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 0 / 20 ( 0 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 1% / 0% / 2%            ;
; Maximum fan-out                             ; 104                     ;
; Highest non-global fan-out                  ; 104                     ;
; Total fan-out                               ; 1059                    ;
; Average fan-out                             ; 2.35                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 241 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 241                    ; 0                              ;
;     -- Register only                        ; 0                      ; 0                              ;
;     -- Combinational with a register        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 184                    ; 0                              ;
;     -- 3 input functions                    ; 56                     ; 0                              ;
;     -- <=2 input functions                  ; 1                      ; 0                              ;
;     -- Register only                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 241                    ; 0                              ;
;     -- arithmetic mode                      ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 0                      ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 114480 ( 0 % )     ; 0 / 114480 ( 0 % )             ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 17 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 100                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 1054                   ; 5                              ;
;     -- Registered Connections               ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 52                     ; 0                              ;
;     -- Output Ports                         ; 48                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK    ; M23   ; 6        ; 115          ; 40           ; 7            ; 96                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; D[0]   ; W25   ; 5        ; 115          ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[10]  ; V21   ; 5        ; 115          ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[11]  ; F25   ; 6        ; 115          ; 68           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[12]  ; V25   ; 5        ; 115          ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[13]  ; C27   ; 6        ; 115          ; 61           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[14]  ; J23   ; 6        ; 115          ; 63           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[15]  ; D26   ; 6        ; 115          ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[16]  ; U24   ; 5        ; 115          ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[17]  ; L25   ; 6        ; 115          ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[18]  ; W21   ; 5        ; 115          ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[19]  ; J24   ; 6        ; 115          ; 63           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[1]   ; J26   ; 6        ; 115          ; 51           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[20]  ; W26   ; 5        ; 115          ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[21]  ; H24   ; 6        ; 115          ; 65           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[22]  ; E26   ; 6        ; 115          ; 59           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[23]  ; H25   ; 6        ; 115          ; 58           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[24]  ; T21   ; 5        ; 115          ; 32           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[25]  ; M26   ; 6        ; 115          ; 46           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[26]  ; R25   ; 5        ; 115          ; 33           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[27]  ; P27   ; 6        ; 115          ; 44           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[28]  ; L23   ; 6        ; 115          ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[29]  ; R28   ; 5        ; 115          ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[2]   ; V28   ; 5        ; 115          ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[30]  ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[31]  ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[32]  ; T22   ; 5        ; 115          ; 32           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[33]  ; L26   ; 6        ; 115          ; 50           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[34]  ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[35]  ; L24   ; 6        ; 115          ; 48           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[36]  ; N25   ; 6        ; 115          ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[37]  ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[38]  ; AA26  ; 5        ; 115          ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[39]  ; M27   ; 6        ; 115          ; 46           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[3]   ; F28   ; 6        ; 115          ; 56           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[40]  ; R26   ; 5        ; 115          ; 33           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[41]  ; P26   ; 6        ; 115          ; 40           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[42]  ; W22   ; 5        ; 115          ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[43]  ; L28   ; 6        ; 115          ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[44]  ; M24   ; 6        ; 115          ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[45]  ; R27   ; 5        ; 115          ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[46]  ; U23   ; 5        ; 115          ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[47]  ; J28   ; 6        ; 115          ; 37           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[4]   ; U25   ; 5        ; 115          ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[5]   ; E27   ; 6        ; 115          ; 57           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[6]   ; G26   ; 6        ; 115          ; 66           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[7]   ; G23   ; 6        ; 115          ; 69           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[8]   ; V24   ; 5        ; 115          ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; D[9]   ; G28   ; 6        ; 115          ; 52           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Load   ; J27   ; 6        ; 115          ; 37           ; 0            ; 49                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RESET  ; M21   ; 6        ; 115          ; 53           ; 14           ; 104                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RShift ; H26   ; 6        ; 115          ; 58           ; 21           ; 49                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Q[0]  ; V23   ; 5        ; 115          ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[10] ; U22   ; 5        ; 115          ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[11] ; D28   ; 6        ; 115          ; 60           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[12] ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[13] ; K21   ; 6        ; 115          ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[14] ; G25   ; 6        ; 115          ; 66           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[15] ; L22   ; 6        ; 115          ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[16] ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[17] ; J25   ; 6        ; 115          ; 51           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[18] ; V22   ; 5        ; 115          ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[19] ; K22   ; 6        ; 115          ; 64           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[1]  ; G27   ; 6        ; 115          ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[20] ; V26   ; 5        ; 115          ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[21] ; H23   ; 6        ; 115          ; 65           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[22] ; F26   ; 6        ; 115          ; 59           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[23] ; L21   ; 6        ; 115          ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[24] ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[25] ; K27   ; 6        ; 115          ; 50           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[26] ; U27   ; 5        ; 115          ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[27] ; K26   ; 6        ; 115          ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[28] ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[29] ; F24   ; 6        ; 115          ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[2]  ; V27   ; 5        ; 115          ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[30] ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[31] ; G24   ; 6        ; 115          ; 69           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[32] ; P21   ; 5        ; 115          ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[33] ; K28   ; 6        ; 115          ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[34] ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[35] ; L27   ; 6        ; 115          ; 48           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[36] ; M28   ; 6        ; 115          ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[37] ; T25   ; 5        ; 115          ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[38] ; T26   ; 5        ; 115          ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[39] ; R23   ; 5        ; 115          ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[3]  ; F27   ; 6        ; 115          ; 56           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[40] ; R22   ; 5        ; 115          ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[41] ; M25   ; 6        ; 115          ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[42] ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[43] ; N26   ; 6        ; 115          ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[44] ; P25   ; 6        ; 115          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[45] ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[46] ; R24   ; 5        ; 115          ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[47] ; R21   ; 5        ; 115          ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[4]  ; U26   ; 5        ; 115          ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[5]  ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[6]  ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[7]  ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[8]  ; U28   ; 5        ; 115          ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Q[9]  ; K25   ; 6        ; 115          ; 55           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                    ; Use as regular IO        ; D[32]                   ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                  ; Use as regular IO        ; D[24]                   ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                 ; Use as regular IO        ; D[41]                   ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                 ; Use as regular IO        ; Q[44]                   ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                    ; Use as regular IO        ; D[27]                   ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                       ; Use as regular IO        ; D[9]                    ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                       ; Use as regular IO        ; Q[1]                    ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R13n, nAVD                      ; Use as regular IO        ; D[3]                    ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                            ; Use as regular IO        ; Q[3]                    ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                    ; Use as regular IO        ; Q[5]                    ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R9n, PADD22                     ; Use as regular IO        ; Q[11]                   ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                     ; Use as regular IO        ; Q[30]                   ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; D[13]                   ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )    ; 2.5V          ; --           ;
; 2        ; 0 / 63 ( 0 % )    ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 43 / 65 ( 66 % )  ; 2.5V          ; --           ;
; 6        ; 58 / 58 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % )    ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )    ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; Q[24]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; D[38]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; D[30]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; D[37]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; D[34]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; D[13]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; D[15]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D27      ; 381        ; 6        ; Q[30]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D28      ; 380        ; 6        ; Q[11]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; D[22]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E27      ; 375        ; 6        ; D[5]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E28      ; 374        ; 6        ; Q[5]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; Q[29]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F25      ; 395        ; 6        ; D[11]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 379        ; 6        ; Q[22]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F27      ; 373        ; 6        ; Q[3]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F28      ; 372        ; 6        ; D[3]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; D[7]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G24      ; 397        ; 6        ; Q[31]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 393        ; 6        ; Q[14]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G26      ; 392        ; 6        ; D[6]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G27      ; 367        ; 6        ; Q[1]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G28      ; 366        ; 6        ; D[9]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; Q[7]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H23      ; 391        ; 6        ; Q[21]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 390        ; 6        ; D[21]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 377        ; 6        ; D[23]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 376        ; 6        ; RShift                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; Q[6]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J23      ; 387        ; 6        ; D[14]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 386        ; 6        ; D[19]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 365        ; 6        ; Q[17]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 364        ; 6        ; D[1]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ; 338        ; 6        ; Load                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J28      ; 337        ; 6        ; D[47]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; Q[13]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 388        ; 6        ; Q[19]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; Q[9]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 370        ; 6        ; Q[27]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 362        ; 6        ; Q[25]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K28      ; 361        ; 6        ; Q[33]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; Q[23]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 384        ; 6        ; Q[15]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ; 360        ; 6        ; D[28]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 359        ; 6        ; D[35]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 369        ; 6        ; D[17]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ; 363        ; 6        ; D[33]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L27      ; 358        ; 6        ; Q[35]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L28      ; 357        ; 6        ; D[43]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESET                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; D[44]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 356        ; 6        ; Q[41]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 355        ; 6        ; D[25]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 354        ; 6        ; D[39]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 353        ; 6        ; Q[36]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; D[31]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; D[36]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 351        ; 6        ; Q[43]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; Q[32]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; Q[44]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 345        ; 6        ; D[41]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 350        ; 6        ; D[27]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; Q[47]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 332        ; 5        ; Q[40]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R23      ; 331        ; 5        ; Q[39]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 330        ; 5        ; Q[46]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 327        ; 5        ; D[26]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 326        ; 5        ; D[40]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 329        ; 5        ; D[45]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R28      ; 328        ; 5        ; D[29]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; D[24]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 324        ; 5        ; D[32]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; Q[37]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ; 322        ; 5        ; Q[38]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; Q[42]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 313        ; 5        ; Q[10]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U23      ; 305        ; 5        ; D[46]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 316        ; 5        ; D[16]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 315        ; 5        ; D[4]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 314        ; 5        ; Q[4]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U27      ; 318        ; 5        ; Q[26]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U28      ; 317        ; 5        ; Q[8]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; D[10]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 312        ; 5        ; Q[18]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 309        ; 5        ; Q[0]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 308        ; 5        ; D[8]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ; 307        ; 5        ; D[12]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V26      ; 306        ; 5        ; Q[20]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V27      ; 304        ; 5        ; Q[2]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V28      ; 303        ; 5        ; D[2]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; D[18]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 321        ; 5        ; D[42]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; D[0]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W26      ; 299        ; 5        ; D[20]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W27      ; 301        ; 5        ; Q[12]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W28      ; 302        ; 5        ; Q[16]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; Q[34]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; Q[28]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; Q[45]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                          ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                           ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
; |REGTEST                        ; 241 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 100  ; 0            ; 241 (0)      ; 0 (0)             ; 0 (0)            ; |REGTEST                                                                      ; work         ;
;    |reg48_G1:inst|              ; 241 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (0)      ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst                                                        ; work         ;
;       |reg_G1:Reg0|             ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0                                            ; work         ;
;          |subreg_G1:SR0|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR1|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR2|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR3|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR4|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR5|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR6|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR7|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;       |reg_G1:Reg1|             ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1                                            ; work         ;
;          |subreg_G1:SR0|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR1|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR2|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR3|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR4|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR5|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR6|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR7|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;       |reg_G1:Reg2|             ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2                                            ; work         ;
;          |subreg_G1:SR0|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR1|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR2|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR3|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR4|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR5|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR6|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR7|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;       |reg_G1:Reg3|             ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3                                            ; work         ;
;          |subreg_G1:SR0|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR1|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR2|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR3|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR4|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR5|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR6|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR7|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;       |reg_G1:Reg4|             ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4                                            ; work         ;
;          |subreg_G1:SR0|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR1|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR2|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR3|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR4|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR5|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR6|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR7|        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7                              ; work         ;
;             |dff_1b_G1:DFF|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND4| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;       |reg_G1:Reg5|             ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5                                            ; work         ;
;          |subreg_G1:SR0|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND3 ; work         ;
;                |nand3_G1:NAND4| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR1|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND3 ; work         ;
;                |nand3_G1:NAND4| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR2|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND3 ; work         ;
;                |nand3_G1:NAND4| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR3|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND3 ; work         ;
;                |nand3_G1:NAND4| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR4|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND3 ; work         ;
;                |nand3_G1:NAND4| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR5|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND3 ; work         ;
;                |nand3_G1:NAND4| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR6|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND3 ; work         ;
;                |nand3_G1:NAND4| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
;          |subreg_G1:SR7|        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7                              ; work         ;
;             |dff_1b_G1:DFF|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF                ; work         ;
;                |nand3_G1:NAND2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2 ; work         ;
;                |nand3_G1:NAND3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND3 ; work         ;
;                |nand3_G1:NAND4| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4 ; work         ;
;                |nand3_G1:NAND5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |REGTEST|reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5 ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Q[47]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[46]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[45]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[44]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[43]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[42]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[41]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[40]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[39]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[38]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[37]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[36]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[35]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[34]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[33]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[32]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[31]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[30]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[29]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[28]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[27]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[26]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[25]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[24]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[23]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[22]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[21]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[20]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[19]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[18]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[17]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[16]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK    ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[47]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Load   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RShift ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[46]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[45]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[44]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[43]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[42]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[41]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[40]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[39]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[38]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[37]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[36]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[35]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[34]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[33]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[32]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[31]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[30]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[29]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[28]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[27]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[26]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[25]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[24]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[23]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[22]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[21]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[20]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[19]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[18]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[17]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[16]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[15]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[14]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[13]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[12]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[11]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[10]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[9]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[8]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[7]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[6]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[5]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[4]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------+-------------------+---------+
; RESET                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
; CLK                                                                             ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 0                 ; 0       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 1                 ; 6       ;
; D[47]                                                                           ;                   ;         ;
; Load                                                                            ;                   ;         ;
; RShift                                                                          ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 0                 ; 6       ;
; D[46]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[45]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[44]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[43]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[42]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[41]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[40]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[39]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 1                 ; 6       ;
; D[38]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[37]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[36]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[35]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[34]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[33]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[32]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[31]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[30]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[29]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[28]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[27]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[26]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[25]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[24]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[23]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[22]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[21]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[20]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[19]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[18]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[17]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[16]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[15]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[14]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[13]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[12]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[11]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[10]                                                                           ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[9]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[8]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[7]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[6]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[5]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[4]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[3]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 0                 ; 6       ;
; D[2]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[1]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
; D[0]                                                                            ;                   ;         ;
;      - reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1                 ; 6       ;
+---------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                    ;
+--------------------------------------------------------------------------+---------+
; Name                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------+---------+
; RESET~input                                                              ; 104     ;
; CLK~input                                                                ; 96      ;
; RShift~input                                                             ; 49      ;
; Load~input                                                               ; 49      ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 40      ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 4       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND2|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND5|D~1 ; 3       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~4 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~1 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 2       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND3|D~0 ; 2       ;
; D[0]~input                                                               ; 1       ;
; D[1]~input                                                               ; 1       ;
; D[2]~input                                                               ; 1       ;
; D[3]~input                                                               ; 1       ;
; D[4]~input                                                               ; 1       ;
; D[5]~input                                                               ; 1       ;
; D[6]~input                                                               ; 1       ;
; D[7]~input                                                               ; 1       ;
; D[8]~input                                                               ; 1       ;
; D[9]~input                                                               ; 1       ;
; D[10]~input                                                              ; 1       ;
; D[11]~input                                                              ; 1       ;
; D[12]~input                                                              ; 1       ;
; D[13]~input                                                              ; 1       ;
; D[14]~input                                                              ; 1       ;
; D[15]~input                                                              ; 1       ;
; D[16]~input                                                              ; 1       ;
; D[17]~input                                                              ; 1       ;
; D[18]~input                                                              ; 1       ;
; D[19]~input                                                              ; 1       ;
; D[20]~input                                                              ; 1       ;
; D[21]~input                                                              ; 1       ;
; D[22]~input                                                              ; 1       ;
; D[23]~input                                                              ; 1       ;
; D[24]~input                                                              ; 1       ;
; D[25]~input                                                              ; 1       ;
; D[26]~input                                                              ; 1       ;
; D[27]~input                                                              ; 1       ;
; D[28]~input                                                              ; 1       ;
; D[29]~input                                                              ; 1       ;
; D[30]~input                                                              ; 1       ;
; D[31]~input                                                              ; 1       ;
; D[32]~input                                                              ; 1       ;
; D[33]~input                                                              ; 1       ;
; D[34]~input                                                              ; 1       ;
; D[35]~input                                                              ; 1       ;
; D[36]~input                                                              ; 1       ;
; D[37]~input                                                              ; 1       ;
; D[38]~input                                                              ; 1       ;
; D[39]~input                                                              ; 1       ;
; D[40]~input                                                              ; 1       ;
; D[41]~input                                                              ; 1       ;
; D[42]~input                                                              ; 1       ;
; D[43]~input                                                              ; 1       ;
; D[44]~input                                                              ; 1       ;
; D[45]~input                                                              ; 1       ;
; D[46]~input                                                              ; 1       ;
; D[47]~input                                                              ; 1       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg0|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg1|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg2|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg3|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg4|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~2 ; 1       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR0|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR1|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR2|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR3|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR4|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR5|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR6|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1       ;
; reg48_G1:inst|reg_G1:Reg5|subreg_G1:SR7|dff_1b_G1:DFF|nand3_G1:NAND4|D~3 ; 1       ;
+--------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 260 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 18 / 10,120 ( < 1 % )   ;
; C4 interconnects            ; 191 / 209,544 ( < 1 % ) ;
; Direct links                ; 45 / 342,891 ( < 1 % )  ;
; Global clocks               ; 0 / 20 ( 0 % )          ;
; Local interconnects         ; 222 / 119,088 ( < 1 % ) ;
; R24 interconnects           ; 9 / 9,963 ( < 1 % )     ;
; R4 interconnects            ; 40 / 289,782 ( < 1 % )  ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.18) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 3                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 3                            ;
; 15                                          ; 7                            ;
; 16                                          ; 4                            ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.18) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 7                            ;
; 16                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.18) ; Number of LABs  (Total = 17) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 3                            ;
; 3                                               ; 7                            ;
; 4                                               ; 2                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.82) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 4                            ;
; 9                                           ; 9                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 2            ; 0            ; 2            ; 0            ; 0            ; 100       ; 2            ; 0            ; 100       ; 100       ; 0            ; 48           ; 0            ; 0            ; 52           ; 0            ; 48           ; 52           ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 0            ; 100       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 98           ; 100          ; 98           ; 100          ; 100          ; 0         ; 98           ; 100          ; 0         ; 0         ; 100          ; 52           ; 100          ; 100          ; 48           ; 100          ; 52           ; 48           ; 100          ; 100          ; 100          ; 52           ; 100          ; 100          ; 100          ; 100          ; 100          ; 0         ; 100          ; 100          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Q[47]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[46]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[45]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[44]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[43]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[42]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[41]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[40]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[39]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[38]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[37]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[36]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[35]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[34]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[33]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[32]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[47]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Load               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RShift             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[46]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[45]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[44]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[43]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[42]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[41]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[40]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[39]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[38]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[37]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[36]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[35]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[34]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[33]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[32]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "Lab3"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 98 pins of 100 total pins
    Info (169086): Pin Q[47] not assigned to an exact location on the device
    Info (169086): Pin Q[46] not assigned to an exact location on the device
    Info (169086): Pin Q[45] not assigned to an exact location on the device
    Info (169086): Pin Q[44] not assigned to an exact location on the device
    Info (169086): Pin Q[43] not assigned to an exact location on the device
    Info (169086): Pin Q[42] not assigned to an exact location on the device
    Info (169086): Pin Q[41] not assigned to an exact location on the device
    Info (169086): Pin Q[40] not assigned to an exact location on the device
    Info (169086): Pin Q[39] not assigned to an exact location on the device
    Info (169086): Pin Q[38] not assigned to an exact location on the device
    Info (169086): Pin Q[37] not assigned to an exact location on the device
    Info (169086): Pin Q[36] not assigned to an exact location on the device
    Info (169086): Pin Q[35] not assigned to an exact location on the device
    Info (169086): Pin Q[34] not assigned to an exact location on the device
    Info (169086): Pin Q[33] not assigned to an exact location on the device
    Info (169086): Pin Q[32] not assigned to an exact location on the device
    Info (169086): Pin Q[31] not assigned to an exact location on the device
    Info (169086): Pin Q[30] not assigned to an exact location on the device
    Info (169086): Pin Q[29] not assigned to an exact location on the device
    Info (169086): Pin Q[28] not assigned to an exact location on the device
    Info (169086): Pin Q[27] not assigned to an exact location on the device
    Info (169086): Pin Q[26] not assigned to an exact location on the device
    Info (169086): Pin Q[25] not assigned to an exact location on the device
    Info (169086): Pin Q[24] not assigned to an exact location on the device
    Info (169086): Pin Q[23] not assigned to an exact location on the device
    Info (169086): Pin Q[22] not assigned to an exact location on the device
    Info (169086): Pin Q[21] not assigned to an exact location on the device
    Info (169086): Pin Q[20] not assigned to an exact location on the device
    Info (169086): Pin Q[19] not assigned to an exact location on the device
    Info (169086): Pin Q[18] not assigned to an exact location on the device
    Info (169086): Pin Q[17] not assigned to an exact location on the device
    Info (169086): Pin Q[16] not assigned to an exact location on the device
    Info (169086): Pin Q[15] not assigned to an exact location on the device
    Info (169086): Pin Q[14] not assigned to an exact location on the device
    Info (169086): Pin Q[13] not assigned to an exact location on the device
    Info (169086): Pin Q[12] not assigned to an exact location on the device
    Info (169086): Pin Q[11] not assigned to an exact location on the device
    Info (169086): Pin Q[10] not assigned to an exact location on the device
    Info (169086): Pin Q[9] not assigned to an exact location on the device
    Info (169086): Pin Q[8] not assigned to an exact location on the device
    Info (169086): Pin Q[7] not assigned to an exact location on the device
    Info (169086): Pin Q[6] not assigned to an exact location on the device
    Info (169086): Pin Q[5] not assigned to an exact location on the device
    Info (169086): Pin Q[4] not assigned to an exact location on the device
    Info (169086): Pin Q[3] not assigned to an exact location on the device
    Info (169086): Pin Q[2] not assigned to an exact location on the device
    Info (169086): Pin Q[1] not assigned to an exact location on the device
    Info (169086): Pin Q[0] not assigned to an exact location on the device
    Info (169086): Pin D[47] not assigned to an exact location on the device
    Info (169086): Pin Load not assigned to an exact location on the device
    Info (169086): Pin RShift not assigned to an exact location on the device
    Info (169086): Pin D[46] not assigned to an exact location on the device
    Info (169086): Pin D[45] not assigned to an exact location on the device
    Info (169086): Pin D[44] not assigned to an exact location on the device
    Info (169086): Pin D[43] not assigned to an exact location on the device
    Info (169086): Pin D[42] not assigned to an exact location on the device
    Info (169086): Pin D[41] not assigned to an exact location on the device
    Info (169086): Pin D[40] not assigned to an exact location on the device
    Info (169086): Pin D[39] not assigned to an exact location on the device
    Info (169086): Pin D[38] not assigned to an exact location on the device
    Info (169086): Pin D[37] not assigned to an exact location on the device
    Info (169086): Pin D[36] not assigned to an exact location on the device
    Info (169086): Pin D[35] not assigned to an exact location on the device
    Info (169086): Pin D[34] not assigned to an exact location on the device
    Info (169086): Pin D[33] not assigned to an exact location on the device
    Info (169086): Pin D[32] not assigned to an exact location on the device
    Info (169086): Pin D[31] not assigned to an exact location on the device
    Info (169086): Pin D[30] not assigned to an exact location on the device
    Info (169086): Pin D[29] not assigned to an exact location on the device
    Info (169086): Pin D[28] not assigned to an exact location on the device
    Info (169086): Pin D[27] not assigned to an exact location on the device
    Info (169086): Pin D[26] not assigned to an exact location on the device
    Info (169086): Pin D[25] not assigned to an exact location on the device
    Info (169086): Pin D[24] not assigned to an exact location on the device
    Info (169086): Pin D[23] not assigned to an exact location on the device
    Info (169086): Pin D[22] not assigned to an exact location on the device
    Info (169086): Pin D[21] not assigned to an exact location on the device
    Info (169086): Pin D[20] not assigned to an exact location on the device
    Info (169086): Pin D[19] not assigned to an exact location on the device
    Info (169086): Pin D[18] not assigned to an exact location on the device
    Info (169086): Pin D[17] not assigned to an exact location on the device
    Info (169086): Pin D[16] not assigned to an exact location on the device
    Info (169086): Pin D[15] not assigned to an exact location on the device
    Info (169086): Pin D[14] not assigned to an exact location on the device
    Info (169086): Pin D[13] not assigned to an exact location on the device
    Info (169086): Pin D[12] not assigned to an exact location on the device
    Info (169086): Pin D[11] not assigned to an exact location on the device
    Info (169086): Pin D[10] not assigned to an exact location on the device
    Info (169086): Pin D[9] not assigned to an exact location on the device
    Info (169086): Pin D[8] not assigned to an exact location on the device
    Info (169086): Pin D[7] not assigned to an exact location on the device
    Info (169086): Pin D[6] not assigned to an exact location on the device
    Info (169086): Pin D[5] not assigned to an exact location on the device
    Info (169086): Pin D[4] not assigned to an exact location on the device
    Info (169086): Pin D[3] not assigned to an exact location on the device
    Info (169086): Pin D[2] not assigned to an exact location on the device
    Info (169086): Pin D[1] not assigned to an exact location on the device
    Info (169086): Pin D[0] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 48 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg0|SR0|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR0|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg0|SR0|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg0|SR0|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg0|SR0|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR0|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg0|SR0|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg0|SR0|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg0|SR1|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR1|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg0|SR1|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg0|SR1|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg0|SR1|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR1|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg0|SR1|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg0|SR1|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg0|SR2|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR2|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg0|SR2|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg0|SR2|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg0|SR2|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR2|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg0|SR2|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg0|SR2|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg0|SR3|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR3|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg0|SR3|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg0|SR3|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg0|SR3|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR3|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg0|SR3|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg0|SR3|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg0|SR4|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR4|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg0|SR4|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg0|SR4|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg0|SR4|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR4|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg0|SR4|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg0|SR4|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg0|SR5|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR5|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg0|SR5|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg0|SR5|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg0|SR5|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR5|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg0|SR5|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg0|SR5|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg0|SR6|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR6|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg0|SR6|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg0|SR6|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg0|SR6|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR6|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg0|SR6|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg0|SR6|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg0|SR7|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR7|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg0|SR7|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg0|SR7|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg0|SR7|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg0|SR7|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg0|SR7|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg0|SR7|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg1|SR0|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR0|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg1|SR0|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg1|SR0|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg1|SR0|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR0|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg1|SR0|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg1|SR0|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg1|SR1|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR1|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg1|SR1|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg1|SR1|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg1|SR1|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR1|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg1|SR1|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg1|SR1|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg1|SR2|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR2|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg1|SR2|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg1|SR2|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg1|SR2|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR2|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg1|SR2|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg1|SR2|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg1|SR3|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR3|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg1|SR3|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg1|SR3|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg1|SR3|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR3|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg1|SR3|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg1|SR3|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg1|SR4|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR4|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg1|SR4|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg1|SR4|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg1|SR4|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR4|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg1|SR4|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg1|SR4|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg1|SR5|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR5|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg1|SR5|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg1|SR5|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg1|SR5|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR5|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg1|SR5|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg1|SR5|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg1|SR6|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR6|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg1|SR6|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg1|SR6|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg1|SR6|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR6|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg1|SR6|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg1|SR6|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg1|SR7|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR7|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg1|SR7|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg1|SR7|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg1|SR7|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg1|SR7|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg1|SR7|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg1|SR7|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg2|SR0|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR0|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg2|SR0|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg2|SR0|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg2|SR0|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR0|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg2|SR0|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg2|SR0|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg2|SR1|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR1|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg2|SR1|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg2|SR1|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg2|SR1|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR1|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg2|SR1|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg2|SR1|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg2|SR2|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR2|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg2|SR2|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg2|SR2|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg2|SR2|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR2|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg2|SR2|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg2|SR2|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg2|SR3|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR3|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg2|SR3|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg2|SR3|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg2|SR3|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR3|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg2|SR3|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg2|SR3|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg2|SR4|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR4|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg2|SR4|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg2|SR4|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg2|SR4|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR4|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg2|SR4|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg2|SR4|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg2|SR5|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR5|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg2|SR5|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg2|SR5|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg2|SR5|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR5|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg2|SR5|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg2|SR5|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg2|SR6|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR6|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg2|SR6|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg2|SR6|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg2|SR6|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR6|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg2|SR6|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg2|SR6|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg2|SR7|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR7|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg2|SR7|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg2|SR7|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg2|SR7|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg2|SR7|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg2|SR7|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg2|SR7|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg3|SR0|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR0|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg3|SR0|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg3|SR0|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg3|SR0|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR0|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg3|SR0|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg3|SR0|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg3|SR1|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR1|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg3|SR1|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg3|SR1|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg3|SR1|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR1|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg3|SR1|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg3|SR1|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg3|SR2|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR2|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg3|SR2|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg3|SR2|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg3|SR2|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR2|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg3|SR2|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg3|SR2|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg3|SR3|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR3|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg3|SR3|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg3|SR3|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg3|SR3|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR3|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg3|SR3|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg3|SR3|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg3|SR4|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR4|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg3|SR4|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg3|SR4|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg3|SR4|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR4|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg3|SR4|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg3|SR4|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg3|SR5|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR5|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg3|SR5|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg3|SR5|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg3|SR5|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR5|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg3|SR5|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg3|SR5|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg3|SR6|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR6|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg3|SR6|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg3|SR6|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg3|SR6|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR6|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg3|SR6|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg3|SR6|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg3|SR7|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR7|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg3|SR7|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg3|SR7|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg3|SR7|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg3|SR7|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg3|SR7|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg3|SR7|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg4|SR0|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR0|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg4|SR0|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg4|SR0|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg4|SR0|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR0|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg4|SR0|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg4|SR0|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg4|SR1|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR1|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg4|SR1|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg4|SR1|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg4|SR1|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR1|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg4|SR1|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg4|SR1|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg4|SR2|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR2|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg4|SR2|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg4|SR2|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg4|SR2|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR2|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg4|SR2|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg4|SR2|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg4|SR3|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR3|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg4|SR3|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg4|SR3|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg4|SR3|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR3|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg4|SR3|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg4|SR3|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg4|SR4|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR4|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg4|SR4|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg4|SR4|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg4|SR4|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR4|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg4|SR4|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg4|SR4|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg4|SR5|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR5|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg4|SR5|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg4|SR5|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg4|SR5|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR5|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg4|SR5|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg4|SR5|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg4|SR6|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR6|DFF|NAND4|D~3|dataa"
    Warning (332126): Node "inst|Reg4|SR6|DFF|NAND4|D~3|combout"
    Warning (332126): Node "inst|Reg4|SR6|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg4|SR6|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR6|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg4|SR6|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg4|SR6|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg4|SR7|DFF|NAND4|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR7|DFF|NAND4|D~4|dataa"
    Warning (332126): Node "inst|Reg4|SR7|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg4|SR7|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg4|SR7|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg4|SR7|DFF|NAND4|D~1|dataa"
    Warning (332126): Node "inst|Reg4|SR7|DFF|NAND2|D~1|datab"
    Warning (332126): Node "inst|Reg4|SR7|DFF|NAND4|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg5|SR0|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg5|SR0|DFF|NAND3|D~0|datac"
    Warning (332126): Node "inst|Reg5|SR0|DFF|NAND3|D~0|combout"
    Warning (332126): Node "inst|Reg5|SR0|DFF|NAND4|D~4|datad"
    Warning (332126): Node "inst|Reg5|SR0|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg5|SR0|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg5|SR0|DFF|NAND3|D~0|datad"
    Warning (332126): Node "inst|Reg5|SR0|DFF|NAND2|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg5|SR1|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg5|SR1|DFF|NAND3|D~0|datac"
    Warning (332126): Node "inst|Reg5|SR1|DFF|NAND3|D~0|combout"
    Warning (332126): Node "inst|Reg5|SR1|DFF|NAND4|D~4|datad"
    Warning (332126): Node "inst|Reg5|SR1|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg5|SR1|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg5|SR1|DFF|NAND3|D~0|datad"
    Warning (332126): Node "inst|Reg5|SR1|DFF|NAND2|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg5|SR2|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg5|SR2|DFF|NAND3|D~0|datac"
    Warning (332126): Node "inst|Reg5|SR2|DFF|NAND3|D~0|combout"
    Warning (332126): Node "inst|Reg5|SR2|DFF|NAND4|D~4|datad"
    Warning (332126): Node "inst|Reg5|SR2|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg5|SR2|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg5|SR2|DFF|NAND3|D~0|datad"
    Warning (332126): Node "inst|Reg5|SR2|DFF|NAND2|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg5|SR3|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg5|SR3|DFF|NAND3|D~0|datac"
    Warning (332126): Node "inst|Reg5|SR3|DFF|NAND3|D~0|combout"
    Warning (332126): Node "inst|Reg5|SR3|DFF|NAND4|D~4|datad"
    Warning (332126): Node "inst|Reg5|SR3|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg5|SR3|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg5|SR3|DFF|NAND3|D~0|datad"
    Warning (332126): Node "inst|Reg5|SR3|DFF|NAND2|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg5|SR4|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg5|SR4|DFF|NAND3|D~0|datac"
    Warning (332126): Node "inst|Reg5|SR4|DFF|NAND3|D~0|combout"
    Warning (332126): Node "inst|Reg5|SR4|DFF|NAND4|D~4|datad"
    Warning (332126): Node "inst|Reg5|SR4|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg5|SR4|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg5|SR4|DFF|NAND3|D~0|datad"
    Warning (332126): Node "inst|Reg5|SR4|DFF|NAND2|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg5|SR5|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg5|SR5|DFF|NAND3|D~0|datac"
    Warning (332126): Node "inst|Reg5|SR5|DFF|NAND3|D~0|combout"
    Warning (332126): Node "inst|Reg5|SR5|DFF|NAND4|D~4|datad"
    Warning (332126): Node "inst|Reg5|SR5|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg5|SR5|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg5|SR5|DFF|NAND3|D~0|datad"
    Warning (332126): Node "inst|Reg5|SR5|DFF|NAND2|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg5|SR6|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg5|SR6|DFF|NAND3|D~0|datac"
    Warning (332126): Node "inst|Reg5|SR6|DFF|NAND3|D~0|combout"
    Warning (332126): Node "inst|Reg5|SR6|DFF|NAND4|D~4|datad"
    Warning (332126): Node "inst|Reg5|SR6|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg5|SR6|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg5|SR6|DFF|NAND3|D~0|datad"
    Warning (332126): Node "inst|Reg5|SR6|DFF|NAND2|D~1|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "inst|Reg5|SR7|DFF|NAND3|D~0|datad"
    Warning (332126): Node "inst|Reg5|SR7|DFF|NAND3|D~0|combout"
    Warning (332126): Node "inst|Reg5|SR7|DFF|NAND4|D~4|datad"
    Warning (332126): Node "inst|Reg5|SR7|DFF|NAND4|D~4|combout"
    Warning (332126): Node "inst|Reg5|SR7|DFF|NAND2|D~1|datac"
    Warning (332126): Node "inst|Reg5|SR7|DFF|NAND2|D~1|combout"
    Warning (332126): Node "inst|Reg5|SR7|DFF|NAND3|D~0|datac"
    Warning (332126): Node "inst|Reg5|SR7|DFF|NAND2|D~1|datab"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 98 (unused VREF, 2.5V VCCIO, 50 input, 48 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ASCII[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ASCII[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ASCII[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ASCII[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ASCII[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ASCII[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ASCII[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BCD2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CSEL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSC[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSC[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSC[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSC[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSTL[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSTL[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSTL[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSC[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSC[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSC[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSC[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSTL[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSTL[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSTL[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SST[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SST[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SST[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SST[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UCLK" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X104_Y37 to location X115_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file G:/My Drive/School/CEG 3155/Labs/Project/Project/output_files/Lab3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 488 warnings
    Info: Peak virtual memory: 5080 megabytes
    Info: Processing ended: Wed Dec 04 22:30:20 2024
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/My Drive/School/CEG 3155/Labs/Project/Project/output_files/Lab3.fit.smsg.


