version_1: primer dise√±o con muchas oartes sin optimizaar
Version_1_enable_sinc: version_1 con ahorro de un par de ciclos de clock sincronizando los pulsos de control entre etapas.
Version_2: optimizacion de memorias de coeficeints
Version_3: Salida de cuantizadores optimizadas 
Version_4: Tdw optimizados 
Version_5: Salida de BF registrados

Version_6: Faltaria vesion con CSD
