TimeQuest Timing Analyzer report for GSensor
Tue Apr 21 23:59:48 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Tue Apr 21 23:59:45 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.86 MHz ; 58.86 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; CLOCK50 ; 3.011 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.355 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 15.626 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 3.191 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.483 ; 0.000                           ;
+---------+-------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                 ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 3.011 ; vga:u_vga|out_v_sync                                                                                                      ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.171     ; 4.818      ;
; 3.941 ; vga:u_vga|out_red                                                                                                         ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.155     ; 3.904      ;
; 4.140 ; vga:u_vga|out_blue                                                                                                        ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.155     ; 3.705      ;
; 4.162 ; vga:u_vga|out_green                                                                                                       ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.155     ; 3.683      ;
; 4.177 ; vga:u_vga|h_cnt[8]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 15.782     ;
; 4.216 ; vga:u_vga|h_cnt[9]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 15.743     ;
; 4.217 ; vga:u_vga|h_cnt[8]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 15.742     ;
; 4.256 ; vga:u_vga|h_cnt[9]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 15.703     ;
; 4.284 ; vga:u_vga|out_h_sync                                                                                                      ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.155     ; 3.561      ;
; 4.391 ; vga:u_vga|h_cnt[5]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 15.568     ;
; 4.431 ; vga:u_vga|h_cnt[5]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 15.528     ;
; 4.452 ; vga:u_vga|h_cnt[0]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 15.507     ;
; 4.492 ; vga:u_vga|h_cnt[0]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 15.467     ;
; 4.785 ; vga:u_vga|current_rocket_line[2]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 15.167     ;
; 4.797 ; vga:u_vga|current_rocket_line[3]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 15.155     ;
; 4.825 ; vga:u_vga|current_rocket_line[2]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 15.127     ;
; 4.837 ; vga:u_vga|current_rocket_line[3]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 15.115     ;
; 4.876 ; vga:u_vga|current_rocket_line[5]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 15.076     ;
; 4.916 ; vga:u_vga|current_rocket_line[5]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 15.036     ;
; 4.956 ; vga:u_vga|current_rocket_line[4]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.996     ;
; 4.996 ; vga:u_vga|current_rocket_line[4]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.956     ;
; 5.054 ; vga:u_vga|current_rocket_line[6]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.898     ;
; 5.094 ; vga:u_vga|current_rocket_line[6]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.858     ;
; 5.194 ; vga:u_vga|current_rocket_line[7]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.758     ;
; 5.234 ; vga:u_vga|current_rocket_line[7]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.718     ;
; 5.242 ; vga:u_vga|current_rocket_line[8]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.710     ;
; 5.278 ; vga:u_vga|h_cnt[7]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.681     ;
; 5.282 ; vga:u_vga|current_rocket_line[8]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.670     ;
; 5.314 ; vga:u_vga|h_cnt[4]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.625     ;
; 5.318 ; vga:u_vga|h_cnt[7]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.641     ;
; 5.342 ; vga:u_vga|h_cnt[2]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.617     ;
; 5.354 ; vga:u_vga|h_cnt[4]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.585     ;
; 5.379 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 14.584     ;
; 5.382 ; vga:u_vga|h_cnt[2]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.577     ;
; 5.436 ; vga:u_vga|v_cnt[8]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.503     ;
; 5.437 ; vga:u_vga|current_rocket_line[9]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.515     ;
; 5.449 ; vga:u_vga|v_cnt[9]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.490     ;
; 5.459 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 14.504     ;
; 5.476 ; vga:u_vga|v_cnt[8]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.463     ;
; 5.477 ; vga:u_vga|current_rocket_line[9]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.475     ;
; 5.489 ; vga:u_vga|v_cnt[9]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.450     ;
; 5.493 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 14.470     ;
; 5.494 ; vga:u_vga|h_cnt[6]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.465     ;
; 5.504 ; vga:u_vga|h_cnt[1]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.455     ;
; 5.534 ; vga:u_vga|h_cnt[6]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.425     ;
; 5.541 ; vga:u_vga|v_cnt[10]                                                                                                       ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.398     ;
; 5.544 ; vga:u_vga|h_cnt[1]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.415     ;
; 5.545 ; vga:u_vga|v_cnt[7]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.390     ;
; 5.581 ; vga:u_vga|v_cnt[10]                                                                                                       ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.358     ;
; 5.585 ; vga:u_vga|v_cnt[7]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.350     ;
; 5.606 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.345     ;
; 5.606 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.345     ;
; 5.606 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.345     ;
; 5.606 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.345     ;
; 5.606 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.345     ;
; 5.606 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.345     ;
; 5.606 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.345     ;
; 5.649 ; vga:u_vga|current_rocket_line[10]                                                                                         ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.303     ;
; 5.686 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.265     ;
; 5.686 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.265     ;
; 5.686 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.265     ;
; 5.686 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.265     ;
; 5.686 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.265     ;
; 5.686 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.265     ;
; 5.686 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.265     ;
; 5.689 ; vga:u_vga|current_rocket_line[10]                                                                                         ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 14.263     ;
; 5.705 ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.416     ; 13.894     ;
; 5.720 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.231     ;
; 5.720 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.231     ;
; 5.720 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.231     ;
; 5.720 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.231     ;
; 5.720 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.231     ;
; 5.720 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.231     ;
; 5.720 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 14.231     ;
; 5.734 ; vga:u_vga|h_cnt[3]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.225     ;
; 5.745 ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.416     ; 13.854     ;
; 5.755 ; vga:u_vga|v_cnt[6]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.180     ;
; 5.774 ; vga:u_vga|h_cnt[3]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.185     ;
; 5.783 ; vga:u_vga|h_cnt[10]                                                                                                       ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.156     ;
; 5.795 ; vga:u_vga|v_cnt[6]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.140     ;
; 5.823 ; vga:u_vga|h_cnt[10]                                                                                                       ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 14.116     ;
; 5.859 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 14.104     ;
; 5.866 ; vga:u_vga|v_cnt[4]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.069     ;
; 5.868 ; vga:u_vga|v_cnt[1]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.067     ;
; 5.881 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[72]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.078     ;
; 5.895 ; vga:u_vga|v_cnt[5]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.040     ;
; 5.900 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[68]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.059     ;
; 5.902 ; vga:u_vga|v_cnt[0]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.033     ;
; 5.903 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[76]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.056     ;
; 5.906 ; vga:u_vga|v_cnt[4]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.029     ;
; 5.908 ; vga:u_vga|v_cnt[1]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.027     ;
; 5.913 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[45]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.046     ;
; 5.935 ; vga:u_vga|v_cnt[5]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 14.000     ;
; 5.939 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 14.024     ;
; 5.942 ; vga:u_vga|v_cnt[0]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 13.993     ;
; 5.950 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[102]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.009     ;
; 5.957 ; vga:u_vga|v_cnt[2]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 13.978     ;
; 5.958 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 14.001     ;
; 5.961 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|data_a_roc[72]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 13.998     ;
; 5.962 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 13.997     ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                                                                                                       ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; vga:u_vga|data_a_roc[77]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.394      ; 0.936      ;
; 0.357 ; vga:u_vga|data_roc_disp[100]       ; vga:u_vga|data_roc_disp[100]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[103]       ; vga:u_vga|data_roc_disp[103]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[101]       ; vga:u_vga|data_roc_disp[101]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[98]        ; vga:u_vga|data_roc_disp[98]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[96]        ; vga:u_vga|data_roc_disp[96]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[99]        ; vga:u_vga|data_roc_disp[99]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[97]        ; vga:u_vga|data_roc_disp[97]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[69]        ; vga:u_vga|data_roc_disp[69]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[77]        ; vga:u_vga|data_roc_disp[77]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[79]           ; vga:u_vga|data_a_roc[79]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[101]          ; vga:u_vga|data_a_roc[101]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[103]          ; vga:u_vga|data_a_roc[103]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[105]          ; vga:u_vga|data_a_roc[105]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[80]           ; vga:u_vga|data_a_roc[80]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[84]           ; vga:u_vga|data_a_roc[84]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[95]           ; vga:u_vga|data_a_roc[95]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[15]           ; vga:u_vga|data_a_roc[15]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[37]           ; vga:u_vga|data_a_roc[37]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[47]           ; vga:u_vga|data_a_roc[47]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[63]           ; vga:u_vga|data_a_roc[63]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[86]           ; vga:u_vga|data_a_roc[86]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[88]           ; vga:u_vga|data_a_roc[88]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[39]           ; vga:u_vga|data_a_roc[39]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[1]            ; vga:u_vga|data_a_roc[1]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[11]           ; vga:u_vga|data_a_roc[11]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[25]           ; vga:u_vga|data_a_roc[25]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[41]           ; vga:u_vga|data_a_roc[41]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[57]           ; vga:u_vga|data_a_roc[57]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[59]           ; vga:u_vga|data_a_roc[59]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|wr_en_a_sub              ; vga:u_vga|wr_en_a_sub                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|generate_subarine        ; vga:u_vga|generate_subarine                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[37]           ; vga:u_vga|submarines[37]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[35]           ; vga:u_vga|submarines[35]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[33]           ; vga:u_vga|submarines[33]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[16]           ; vga:u_vga|submarines[16]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[17]           ; vga:u_vga|submarines[17]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[21]           ; vga:u_vga|submarines[21]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[32]           ; vga:u_vga|submarines[32]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[34]           ; vga:u_vga|submarines[34]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|update_submarines        ; vga:u_vga|update_submarines                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[102]       ; vga:u_vga|data_roc_disp[102]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[71]        ; vga:u_vga|data_roc_disp[71]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[79]        ; vga:u_vga|data_roc_disp[79]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[29]        ; vga:u_vga|data_roc_disp[29]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[13]        ; vga:u_vga|data_roc_disp[13]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[31]        ; vga:u_vga|data_roc_disp[31]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[63]        ; vga:u_vga|data_roc_disp[63]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[15]        ; vga:u_vga|data_roc_disp[15]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[47]        ; vga:u_vga|data_roc_disp[47]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[24]        ; vga:u_vga|data_roc_disp[24]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[8]         ; vga:u_vga|data_roc_disp[8]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[56]        ; vga:u_vga|data_roc_disp[56]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[40]        ; vga:u_vga|data_roc_disp[40]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[35]        ; vga:u_vga|data_roc_disp[35]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[3]         ; vga:u_vga|data_roc_disp[3]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[59]        ; vga:u_vga|data_roc_disp[59]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[43]        ; vga:u_vga|data_roc_disp[43]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[11]        ; vga:u_vga|data_roc_disp[11]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[27]        ; vga:u_vga|data_roc_disp[27]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[106]          ; vga:u_vga|data_a_roc[106]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[10]           ; vga:u_vga|data_a_roc[10]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[58]           ; vga:u_vga|data_a_roc[58]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[2]            ; vga:u_vga|data_a_roc[2]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[50]           ; vga:u_vga|data_a_roc[50]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[12]           ; vga:u_vga|data_a_roc[12]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[54]           ; vga:u_vga|data_a_roc[54]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[62]           ; vga:u_vga|data_a_roc[62]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|nb_submarines[0]         ; vga:u_vga|nb_submarines[0]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[3]            ; vga:u_vga|submarines[3]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[1]            ; vga:u_vga|submarines[1]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[2]            ; vga:u_vga|submarines[2]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[0]            ; vga:u_vga|submarines[0]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[49]           ; vga:u_vga|submarines[49]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[48]           ; vga:u_vga|submarines[48]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[93]        ; vga:u_vga|data_roc_disp[93]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[92]        ; vga:u_vga|data_roc_disp[92]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[78]        ; vga:u_vga|data_roc_disp[78]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[70]        ; vga:u_vga|data_roc_disp[70]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[37]        ; vga:u_vga|data_roc_disp[37]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[53]        ; vga:u_vga|data_roc_disp[53]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[21]        ; vga:u_vga|data_roc_disp[21]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[5]         ; vga:u_vga|data_roc_disp[5]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[23]        ; vga:u_vga|data_roc_disp[23]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[55]        ; vga:u_vga|data_roc_disp[55]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[39]        ; vga:u_vga|data_roc_disp[39]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[7]         ; vga:u_vga|data_roc_disp[7]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[77]           ; vga:u_vga|data_a_roc[77]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[97]           ; vga:u_vga|data_a_roc[97]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[102]          ; vga:u_vga|data_a_roc[102]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[104]          ; vga:u_vga|data_a_roc[104]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[65]           ; vga:u_vga|data_a_roc[65]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[81]           ; vga:u_vga|data_a_roc[81]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[85]           ; vga:u_vga|data_a_roc[85]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[94]           ; vga:u_vga|data_a_roc[94]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[89]           ; vga:u_vga|data_a_roc[89]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[92]           ; vga:u_vga|data_a_roc[92]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[93]           ; vga:u_vga|data_a_roc[93]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[0]            ; vga:u_vga|data_a_roc[0]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.626 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.342     ; 2.047      ;
; 15.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 1.857      ;
; 15.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 1.857      ;
; 15.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 1.857      ;
; 15.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 1.857      ;
; 15.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 1.857      ;
; 15.817 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 1.857      ;
; 15.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 1.776      ;
; 15.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 1.776      ;
; 15.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 1.776      ;
; 15.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.335     ; 1.776      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
; 16.026 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.652      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.191 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.499      ;
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.847     ; 1.631      ;
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.847     ; 1.631      ;
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.847     ; 1.631      ;
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.847     ; 1.631      ;
; 3.401 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 1.705      ;
; 3.401 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 1.705      ;
; 3.401 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 1.705      ;
; 3.401 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 1.705      ;
; 3.401 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 1.705      ;
; 3.401 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 1.705      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
; 3.584 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 1.887      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                       ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.483 ; 9.713        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 9.483 ; 9.713        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg        ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0   ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~portb_datain_reg0  ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_sync                                                                                                          ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[0]                                                                                                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[101]                                                                                                 ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[102]                                                                                                 ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[103]                                                                                                 ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[104]                                                                                                 ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[105]                                                                                                 ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[1]                                                                                                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[20]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[24]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[32]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[37]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[39]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[41]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[47]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[57]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[63]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[79]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[80]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[84]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[85]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[86]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[88]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[89]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[95]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[21]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[23]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[37]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[39]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[53]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[55]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[5]                                                                                                ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[70]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[78]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[7]                                                                                                ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[92]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[93]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[11]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[13]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[15]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[18]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[19]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[23]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[26]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[27]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[31]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[39]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[43]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[47]                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[5]                                                                                                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[7]                                                                                                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[9]                                                                                                   ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[2]                                                                                                ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[3]                                                                                                ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[4]                                                                                                ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[5]                                                                                                ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[0]                                                                                            ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[1]                                                                                            ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[2]                                                                                            ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[3]                                                                                            ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[4]                                                                                            ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[5]                                                                                            ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[11]                                                                                                  ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[13]                                                                                                  ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[15]                                                                                                  ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.622 ; 6.085 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.572 ; 5.157 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -4.416 ; -4.891 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.853 ; -4.413 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.487 ; 6.391 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 7.110 ; 7.168 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.955 ; 9.036 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.860 ; 5.851 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.838 ; 5.777 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.716 ; 5.688 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.059 ; 5.970 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.989 ; 6.977 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.148 ; 6.530 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.865 ; 5.776 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.556 ; 5.930 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.685 ; 5.692 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.664 ; 5.652 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.643 ; 5.581 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.526 ; 5.495 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 5.855 ; 5.766 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.747 ; 6.732 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.556 ; 5.930 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 7.229 ; 7.107 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.417 ; 6.295 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 7.363     ; 7.485     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.386     ; 6.508     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.23 MHz ; 61.23 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 3.669 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.311 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.121 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.838 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.484 ; 0.000                          ;
+---------+-------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                 ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 3.669 ; vga:u_vga|out_v_sync                                                                                                      ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.955     ; 4.376      ;
; 4.526 ; vga:u_vga|out_red                                                                                                         ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.940     ; 3.534      ;
; 4.726 ; vga:u_vga|out_blue                                                                                                        ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.940     ; 3.334      ;
; 4.735 ; vga:u_vga|out_green                                                                                                       ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.940     ; 3.325      ;
; 4.842 ; vga:u_vga|out_h_sync                                                                                                      ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.940     ; 3.218      ;
; 5.869 ; vga:u_vga|h_cnt[8]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 14.099     ;
; 5.897 ; vga:u_vga|h_cnt[8]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 14.071     ;
; 5.911 ; vga:u_vga|h_cnt[9]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 14.057     ;
; 5.939 ; vga:u_vga|h_cnt[9]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 14.029     ;
; 6.046 ; vga:u_vga|h_cnt[5]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 13.922     ;
; 6.074 ; vga:u_vga|h_cnt[5]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 13.894     ;
; 6.110 ; vga:u_vga|h_cnt[0]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 13.858     ;
; 6.138 ; vga:u_vga|h_cnt[0]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 13.830     ;
; 6.425 ; vga:u_vga|current_rocket_line[2]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.536     ;
; 6.439 ; vga:u_vga|current_rocket_line[3]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.522     ;
; 6.453 ; vga:u_vga|current_rocket_line[2]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.508     ;
; 6.467 ; vga:u_vga|current_rocket_line[3]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.494     ;
; 6.498 ; vga:u_vga|current_rocket_line[5]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.463     ;
; 6.526 ; vga:u_vga|current_rocket_line[5]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.435     ;
; 6.613 ; vga:u_vga|current_rocket_line[4]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.348     ;
; 6.641 ; vga:u_vga|current_rocket_line[4]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.320     ;
; 6.696 ; vga:u_vga|current_rocket_line[6]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.265     ;
; 6.724 ; vga:u_vga|current_rocket_line[6]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.237     ;
; 6.797 ; vga:u_vga|h_cnt[7]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 13.171     ;
; 6.817 ; vga:u_vga|current_rocket_line[7]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.144     ;
; 6.825 ; vga:u_vga|h_cnt[7]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 13.143     ;
; 6.845 ; vga:u_vga|current_rocket_line[7]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.116     ;
; 6.847 ; vga:u_vga|h_cnt[4]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.099     ;
; 6.848 ; vga:u_vga|current_rocket_line[8]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.113     ;
; 6.875 ; vga:u_vga|h_cnt[4]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.071     ;
; 6.876 ; vga:u_vga|current_rocket_line[8]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 13.085     ;
; 6.919 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 13.050     ;
; 6.939 ; vga:u_vga|h_cnt[2]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 13.029     ;
; 6.967 ; vga:u_vga|h_cnt[2]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 13.001     ;
; 6.987 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 12.982     ;
; 6.991 ; vga:u_vga|h_cnt[6]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 12.977     ;
; 7.016 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 12.953     ;
; 7.019 ; vga:u_vga|h_cnt[6]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 12.949     ;
; 7.027 ; vga:u_vga|current_rocket_line[9]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.934     ;
; 7.039 ; vga:u_vga|v_cnt[9]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.907     ;
; 7.047 ; vga:u_vga|v_cnt[8]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.899     ;
; 7.055 ; vga:u_vga|current_rocket_line[9]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.906     ;
; 7.067 ; vga:u_vga|v_cnt[9]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.879     ;
; 7.075 ; vga:u_vga|v_cnt[8]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.871     ;
; 7.079 ; vga:u_vga|v_cnt[10]                                                                                                       ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.867     ;
; 7.093 ; vga:u_vga|h_cnt[1]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 12.875     ;
; 7.107 ; vga:u_vga|v_cnt[10]                                                                                                       ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.839     ;
; 7.112 ; vga:u_vga|v_cnt[7]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.831     ;
; 7.121 ; vga:u_vga|h_cnt[1]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 12.847     ;
; 7.126 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.834     ;
; 7.126 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.834     ;
; 7.126 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.834     ;
; 7.126 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.834     ;
; 7.126 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.834     ;
; 7.126 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.834     ;
; 7.126 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.834     ;
; 7.140 ; vga:u_vga|v_cnt[7]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.803     ;
; 7.194 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.766     ;
; 7.194 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.766     ;
; 7.194 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.766     ;
; 7.194 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.766     ;
; 7.194 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.766     ;
; 7.194 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.766     ;
; 7.194 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.766     ;
; 7.199 ; vga:u_vga|current_rocket_line[10]                                                                                         ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.762     ;
; 7.223 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.737     ;
; 7.223 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.737     ;
; 7.223 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.737     ;
; 7.223 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.737     ;
; 7.223 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.737     ;
; 7.223 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.737     ;
; 7.223 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.737     ;
; 7.227 ; vga:u_vga|current_rocket_line[10]                                                                                         ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.734     ;
; 7.253 ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.372     ; 12.390     ;
; 7.257 ; vga:u_vga|h_cnt[3]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 12.711     ;
; 7.280 ; vga:u_vga|h_cnt[10]                                                                                                       ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.666     ;
; 7.281 ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.372     ; 12.362     ;
; 7.285 ; vga:u_vga|h_cnt[3]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 12.683     ;
; 7.297 ; vga:u_vga|v_cnt[6]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.646     ;
; 7.308 ; vga:u_vga|h_cnt[10]                                                                                                       ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.638     ;
; 7.314 ; vga:u_vga|v_cnt[1]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 12.628     ;
; 7.325 ; vga:u_vga|v_cnt[6]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.618     ;
; 7.342 ; vga:u_vga|v_cnt[1]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 12.600     ;
; 7.346 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 12.623     ;
; 7.387 ; vga:u_vga|v_cnt[2]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 12.555     ;
; 7.399 ; vga:u_vga|v_cnt[4]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.544     ;
; 7.406 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[72]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 12.561     ;
; 7.412 ; vga:u_vga|v_cnt[5]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.531     ;
; 7.414 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[68]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 12.553     ;
; 7.414 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 12.555     ;
; 7.415 ; vga:u_vga|v_cnt[2]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 12.527     ;
; 7.418 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[76]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 12.549     ;
; 7.422 ; vga:u_vga|v_cnt[0]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 12.520     ;
; 7.427 ; vga:u_vga|v_cnt[4]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.516     ;
; 7.432 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[45]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 12.535     ;
; 7.440 ; vga:u_vga|v_cnt[5]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.503     ;
; 7.443 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 12.526     ;
; 7.450 ; vga:u_vga|v_cnt[0]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 12.492     ;
; 7.454 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 12.513     ;
; 7.458 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 12.509     ;
+-------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; vga:u_vga|data_roc_disp[100] ; vga:u_vga|data_roc_disp[100] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[103] ; vga:u_vga|data_roc_disp[103] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[101] ; vga:u_vga|data_roc_disp[101] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[98]  ; vga:u_vga|data_roc_disp[98]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[96]  ; vga:u_vga|data_roc_disp[96]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[99]  ; vga:u_vga|data_roc_disp[99]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[97]  ; vga:u_vga|data_roc_disp[97]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[93]  ; vga:u_vga|data_roc_disp[93]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[92]  ; vga:u_vga|data_roc_disp[92]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[78]  ; vga:u_vga|data_roc_disp[78]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[70]  ; vga:u_vga|data_roc_disp[70]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[69]  ; vga:u_vga|data_roc_disp[69]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[77]  ; vga:u_vga|data_roc_disp[77]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[37]  ; vga:u_vga|data_roc_disp[37]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[53]  ; vga:u_vga|data_roc_disp[53]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[21]  ; vga:u_vga|data_roc_disp[21]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[5]   ; vga:u_vga|data_roc_disp[5]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[23]  ; vga:u_vga|data_roc_disp[23]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[55]  ; vga:u_vga|data_roc_disp[55]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[39]  ; vga:u_vga|data_roc_disp[39]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[7]   ; vga:u_vga|data_roc_disp[7]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[79]     ; vga:u_vga|data_a_roc[79]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[101]    ; vga:u_vga|data_a_roc[101]    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[103]    ; vga:u_vga|data_a_roc[103]    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[105]    ; vga:u_vga|data_a_roc[105]    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[65]     ; vga:u_vga|data_a_roc[65]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[80]     ; vga:u_vga|data_a_roc[80]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[84]     ; vga:u_vga|data_a_roc[84]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[94]     ; vga:u_vga|data_a_roc[94]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[95]     ; vga:u_vga|data_a_roc[95]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[15]     ; vga:u_vga|data_a_roc[15]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[37]     ; vga:u_vga|data_a_roc[37]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[47]     ; vga:u_vga|data_a_roc[47]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[63]     ; vga:u_vga|data_a_roc[63]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[86]     ; vga:u_vga|data_a_roc[86]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[88]     ; vga:u_vga|data_a_roc[88]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[92]     ; vga:u_vga|data_a_roc[92]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[39]     ; vga:u_vga|data_a_roc[39]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[61]     ; vga:u_vga|data_a_roc[61]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[1]      ; vga:u_vga|data_a_roc[1]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[11]     ; vga:u_vga|data_a_roc[11]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[25]     ; vga:u_vga|data_a_roc[25]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[41]     ; vga:u_vga|data_a_roc[41]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[57]     ; vga:u_vga|data_a_roc[57]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[59]     ; vga:u_vga|data_a_roc[59]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|wr_en_a_sub        ; vga:u_vga|wr_en_a_sub        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|generate_subarine  ; vga:u_vga|generate_subarine  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[37]     ; vga:u_vga|submarines[37]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[35]     ; vga:u_vga|submarines[35]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[33]     ; vga:u_vga|submarines[33]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[7]      ; vga:u_vga|submarines[7]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[11]     ; vga:u_vga|submarines[11]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[15]     ; vga:u_vga|submarines[15]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[5]      ; vga:u_vga|submarines[5]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[9]      ; vga:u_vga|submarines[9]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[13]     ; vga:u_vga|submarines[13]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[32]     ; vga:u_vga|submarines[32]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[34]     ; vga:u_vga|submarines[34]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[47]     ; vga:u_vga|submarines[47]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[43]     ; vga:u_vga|submarines[43]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[39]     ; vga:u_vga|submarines[39]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|update_submarines  ; vga:u_vga|update_submarines  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[85]  ; vga:u_vga|data_roc_disp[85]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[80]  ; vga:u_vga|data_roc_disp[80]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[81]  ; vga:u_vga|data_roc_disp[81]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[84]  ; vga:u_vga|data_roc_disp[84]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[82]  ; vga:u_vga|data_roc_disp[82]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[86]  ; vga:u_vga|data_roc_disp[86]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[87]  ; vga:u_vga|data_roc_disp[87]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[83]  ; vga:u_vga|data_roc_disp[83]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[64]     ; vga:u_vga|data_a_roc[64]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[96]     ; vga:u_vga|data_a_roc[96]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[98]     ; vga:u_vga|data_a_roc[98]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[99]     ; vga:u_vga|data_a_roc[99]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[106]    ; vga:u_vga|data_a_roc[106]    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[67]     ; vga:u_vga|data_a_roc[67]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[91]     ; vga:u_vga|data_a_roc[91]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[5]      ; vga:u_vga|data_a_roc[5]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[7]      ; vga:u_vga|data_a_roc[7]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[21]     ; vga:u_vga|data_a_roc[21]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[31]     ; vga:u_vga|data_a_roc[31]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[53]     ; vga:u_vga|data_a_roc[53]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[82]     ; vga:u_vga|data_a_roc[82]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[83]     ; vga:u_vga|data_a_roc[83]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[10]     ; vga:u_vga|data_a_roc[10]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[13]     ; vga:u_vga|data_a_roc[13]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[23]     ; vga:u_vga|data_a_roc[23]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[26]     ; vga:u_vga|data_a_roc[26]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[29]     ; vga:u_vga|data_a_roc[29]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[45]     ; vga:u_vga|data_a_roc[45]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[56]     ; vga:u_vga|data_a_roc[56]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[2]      ; vga:u_vga|data_a_roc[2]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[3]      ; vga:u_vga|data_a_roc[3]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[9]      ; vga:u_vga|data_a_roc[9]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[17]     ; vga:u_vga|data_a_roc[17]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[18]     ; vga:u_vga|data_a_roc[18]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[27]     ; vga:u_vga|data_a_roc[27]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[43]     ; vga:u_vga|data_a_roc[43]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[51]     ; vga:u_vga|data_a_roc[51]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[12]     ; vga:u_vga|data_a_roc[12]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.121 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.846      ;
; 16.306 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.047     ; 1.662      ;
; 16.306 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.047     ; 1.662      ;
; 16.306 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.047     ; 1.662      ;
; 16.306 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.047     ; 1.662      ;
; 16.306 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.047     ; 1.662      ;
; 16.306 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.047     ; 1.662      ;
; 16.383 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 1.591      ;
; 16.383 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 1.591      ;
; 16.383 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 1.591      ;
; 16.383 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.041     ; 1.591      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
; 16.503 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.469      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.838 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.370      ;
; 2.957 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 1.491      ;
; 2.957 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 1.491      ;
; 2.957 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 1.491      ;
; 2.957 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.610     ; 1.491      ;
; 3.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.616     ; 1.560      ;
; 3.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.616     ; 1.560      ;
; 3.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.616     ; 1.560      ;
; 3.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.616     ; 1.560      ;
; 3.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.616     ; 1.560      ;
; 3.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.616     ; 1.560      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
; 3.200 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.727      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_datain_reg0  ;
; 9.555 ; 9.739        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_sync                                                                                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                   ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                           ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                           ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                         ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                         ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                         ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                         ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                         ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                          ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                  ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                      ;
; 9.566 ; 9.750        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                           ;
; 9.566 ; 9.750        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                           ;
; 9.566 ; 9.750        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                           ;
; 9.566 ; 9.750        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                           ;
; 9.566 ; 9.750        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 4.944 ; 5.339 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.988 ; 4.457 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.859 ; -4.256 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.350 ; -3.803 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.829 ; 5.897 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.468 ; 6.420 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.188 ; 8.070 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.274 ; 5.243 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.265 ; 5.165 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.158 ; 5.098 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 5.474 ; 5.360 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.331 ; 6.225 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.617 ; 5.875 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.265 ; 5.334 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.074 ; 5.334 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.215 ; 5.079 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.087 ; 5.054 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.078 ; 4.979 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.976 ; 4.915 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 5.280 ; 5.167 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.101 ; 5.997 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.074 ; 5.334 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.616 ; 6.474 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.863 ; 5.721 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.549     ; 6.691     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.720     ; 5.862     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 5.817 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.180 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 17.414 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 1.818 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.206 ; 0.000                          ;
+---------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 5.817  ; vga:u_vga|out_v_sync                                                                                                      ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.162     ; 3.021      ;
; 6.456  ; vga:u_vga|out_red                                                                                                         ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.150     ; 2.394      ;
; 6.501  ; vga:u_vga|out_blue                                                                                                        ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.150     ; 2.349      ;
; 6.580  ; vga:u_vga|out_green                                                                                                       ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.150     ; 2.270      ;
; 6.625  ; vga:u_vga|out_h_sync                                                                                                      ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.150     ; 2.225      ;
; 10.949 ; vga:u_vga|h_cnt[8]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 9.026      ;
; 10.974 ; vga:u_vga|h_cnt[9]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 9.001      ;
; 10.977 ; vga:u_vga|h_cnt[8]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.998      ;
; 11.002 ; vga:u_vga|h_cnt[9]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.973      ;
; 11.066 ; vga:u_vga|h_cnt[5]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.909      ;
; 11.094 ; vga:u_vga|h_cnt[5]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.881      ;
; 11.126 ; vga:u_vga|h_cnt[0]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.849      ;
; 11.154 ; vga:u_vga|h_cnt[0]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.821      ;
; 11.386 ; vga:u_vga|current_rocket_line[2]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.583      ;
; 11.393 ; vga:u_vga|current_rocket_line[3]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.576      ;
; 11.414 ; vga:u_vga|current_rocket_line[2]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.555      ;
; 11.421 ; vga:u_vga|current_rocket_line[3]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.548      ;
; 11.447 ; vga:u_vga|current_rocket_line[5]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.522      ;
; 11.453 ; vga:u_vga|current_rocket_line[4]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.516      ;
; 11.475 ; vga:u_vga|current_rocket_line[5]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.494      ;
; 11.481 ; vga:u_vga|current_rocket_line[4]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.488      ;
; 11.511 ; vga:u_vga|current_rocket_line[6]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.458      ;
; 11.539 ; vga:u_vga|current_rocket_line[6]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.430      ;
; 11.555 ; vga:u_vga|h_cnt[2]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.420      ;
; 11.583 ; vga:u_vga|h_cnt[2]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.392      ;
; 11.604 ; vga:u_vga|current_rocket_line[7]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.365      ;
; 11.618 ; vga:u_vga|current_rocket_line[8]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.351      ;
; 11.621 ; vga:u_vga|h_cnt[7]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.354      ;
; 11.629 ; vga:u_vga|h_cnt[4]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.331      ;
; 11.632 ; vga:u_vga|current_rocket_line[7]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.337      ;
; 11.646 ; vga:u_vga|current_rocket_line[8]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.323      ;
; 11.647 ; vga:u_vga|h_cnt[1]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.328      ;
; 11.649 ; vga:u_vga|h_cnt[7]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.326      ;
; 11.657 ; vga:u_vga|h_cnt[4]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.303      ;
; 11.671 ; vga:u_vga|v_cnt[9]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.289      ;
; 11.675 ; vga:u_vga|h_cnt[1]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.300      ;
; 11.680 ; vga:u_vga|v_cnt[8]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.280      ;
; 11.699 ; vga:u_vga|v_cnt[9]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.261      ;
; 11.708 ; vga:u_vga|v_cnt[8]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.252      ;
; 11.721 ; vga:u_vga|v_cnt[10]                                                                                                       ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.239      ;
; 11.744 ; vga:u_vga|current_rocket_line[9]                                                                                          ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.225      ;
; 11.745 ; vga:u_vga|v_cnt[7]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 8.212      ;
; 11.746 ; vga:u_vga|h_cnt[6]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.229      ;
; 11.749 ; vga:u_vga|v_cnt[10]                                                                                                       ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.211      ;
; 11.772 ; vga:u_vga|current_rocket_line[9]                                                                                          ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.197      ;
; 11.773 ; vga:u_vga|v_cnt[7]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 8.184      ;
; 11.774 ; vga:u_vga|h_cnt[6]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.201      ;
; 11.775 ; vga:u_vga|h_cnt[3]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.200      ;
; 11.803 ; vga:u_vga|h_cnt[3]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 8.172      ;
; 11.837 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 8.139      ;
; 11.856 ; vga:u_vga|v_cnt[6]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 8.101      ;
; 11.878 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 8.098      ;
; 11.884 ; vga:u_vga|v_cnt[6]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 8.073      ;
; 11.884 ; vga:u_vga|current_rocket_line[10]                                                                                         ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.085      ;
; 11.897 ; vga:u_vga|h_cnt[10]                                                                                                       ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.063      ;
; 11.907 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|update_rockets    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 8.069      ;
; 11.912 ; vga:u_vga|current_rocket_line[10]                                                                                         ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 8.057      ;
; 11.925 ; vga:u_vga|h_cnt[10]                                                                                                       ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 8.035      ;
; 11.934 ; vga:u_vga|v_cnt[0]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 8.023      ;
; 11.938 ; vga:u_vga|v_cnt[4]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 8.019      ;
; 11.944 ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.247     ; 7.816      ;
; 11.946 ; vga:u_vga|v_cnt[1]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 8.011      ;
; 11.959 ; vga:u_vga|v_cnt[5]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.998      ;
; 11.962 ; vga:u_vga|v_cnt[0]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.995      ;
; 11.966 ; vga:u_vga|v_cnt[4]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.991      ;
; 11.972 ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.247     ; 7.788      ;
; 11.974 ; vga:u_vga|v_cnt[1]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.983      ;
; 11.987 ; vga:u_vga|v_cnt[5]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.970      ;
; 11.988 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.984      ;
; 11.988 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.984      ;
; 11.988 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.984      ;
; 11.988 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.984      ;
; 11.988 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.984      ;
; 11.988 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.984      ;
; 11.988 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.984      ;
; 11.990 ; vga:u_vga|v_cnt[2]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.967      ;
; 12.018 ; vga:u_vga|v_cnt[2]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.939      ;
; 12.029 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.943      ;
; 12.029 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.943      ;
; 12.029 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.943      ;
; 12.029 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.943      ;
; 12.029 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.943      ;
; 12.029 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.943      ;
; 12.029 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.943      ;
; 12.054 ; vga:u_vga|v_cnt[3]                                                                                                        ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.903      ;
; 12.058 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.914      ;
; 12.058 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[5]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.914      ;
; 12.058 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.914      ;
; 12.058 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.914      ;
; 12.058 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.914      ;
; 12.058 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.914      ;
; 12.058 ; vga:u_vga|cycle_cnt[6]                                                                                                    ; vga:u_vga|address_a_roc[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 7.914      ;
; 12.082 ; vga:u_vga|v_cnt[3]                                                                                                        ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 7.875      ;
; 12.102 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 7.874      ;
; 12.128 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[72]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.030     ; 7.849      ;
; 12.138 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[68]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.030     ; 7.839      ;
; 12.139 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[76]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.030     ; 7.838      ;
; 12.140 ; vga:u_vga|current_sub_line[9]                                                                                             ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.826      ;
; 12.143 ; vga:u_vga|cycle_cnt[5]                                                                                                    ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 7.833      ;
; 12.157 ; vga:u_vga|cycle_cnt[4]                                                                                                    ; vga:u_vga|data_a_roc[45]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.030     ; 7.820      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                    ;
+-------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; vga:u_vga|data_a_roc[77]       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.227      ; 0.511      ;
; 0.186 ; vga:u_vga|data_roc_disp[100]   ; vga:u_vga|data_roc_disp[100]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[103]   ; vga:u_vga|data_roc_disp[103]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[101]   ; vga:u_vga|data_roc_disp[101]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[98]    ; vga:u_vga|data_roc_disp[98]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[96]    ; vga:u_vga|data_roc_disp[96]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[99]    ; vga:u_vga|data_roc_disp[99]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[97]    ; vga:u_vga|data_roc_disp[97]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[69]    ; vga:u_vga|data_roc_disp[69]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[77]    ; vga:u_vga|data_roc_disp[77]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[77]       ; vga:u_vga|data_a_roc[77]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[79]       ; vga:u_vga|data_a_roc[79]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[97]       ; vga:u_vga|data_a_roc[97]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[65]       ; vga:u_vga|data_a_roc[65]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[80]       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.228      ; 0.518      ;
; 0.186 ; vga:u_vga|data_a_roc[80]       ; vga:u_vga|data_a_roc[80]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[81]       ; vga:u_vga|data_a_roc[81]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[84]       ; vga:u_vga|data_a_roc[84]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[85]       ; vga:u_vga|data_a_roc[85]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[94]       ; vga:u_vga|data_a_roc[94]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[95]       ; vga:u_vga|data_a_roc[95]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[15]       ; vga:u_vga|data_a_roc[15]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[37]       ; vga:u_vga|data_a_roc[37]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[47]       ; vga:u_vga|data_a_roc[47]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[63]       ; vga:u_vga|data_a_roc[63]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[86]       ; vga:u_vga|data_a_roc[86]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[88]       ; vga:u_vga|data_a_roc[88]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[89]       ; vga:u_vga|data_a_roc[89]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[92]       ; vga:u_vga|data_a_roc[92]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[93]       ; vga:u_vga|data_a_roc[93]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[24]       ; vga:u_vga|data_a_roc[24]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[39]       ; vga:u_vga|data_a_roc[39]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[61]       ; vga:u_vga|data_a_roc[61]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[11]       ; vga:u_vga|data_a_roc[11]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[25]       ; vga:u_vga|data_a_roc[25]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[41]       ; vga:u_vga|data_a_roc[41]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[57]       ; vga:u_vga|data_a_roc[57]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[59]       ; vga:u_vga|data_a_roc[59]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[20]       ; vga:u_vga|data_a_roc[20]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|wr_en_a_sub          ; vga:u_vga|wr_en_a_sub                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|generate_subarine    ; vga:u_vga|generate_subarine                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[18]       ; vga:u_vga|submarines[18]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[7]        ; vga:u_vga|submarines[7]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[11]       ; vga:u_vga|submarines[11]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[15]       ; vga:u_vga|submarines[15]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[5]        ; vga:u_vga|submarines[5]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[9]        ; vga:u_vga|submarines[9]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[13]       ; vga:u_vga|submarines[13]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[47]       ; vga:u_vga|submarines[47]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[43]       ; vga:u_vga|submarines[43]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[39]       ; vga:u_vga|submarines[39]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|update_submarines    ; vga:u_vga|update_submarines                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[11]    ; vga:u_vga|data_sub_disp[11]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[48] ; vga:u_vga|submarines_debug[48]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[49] ; vga:u_vga|submarines_debug[49]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[50] ; vga:u_vga|submarines_debug[50]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[34] ; vga:u_vga|submarines_debug[34]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[38] ; vga:u_vga|submarines_debug[38]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[12] ; vga:u_vga|submarines_debug[12]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[14] ; vga:u_vga|submarines_debug[14]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[10] ; vga:u_vga|submarines_debug[10]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[2]  ; vga:u_vga|submarines_debug[2]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[0]  ; vga:u_vga|submarines_debug[0]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[3]  ; vga:u_vga|submarines_debug[3]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[1]  ; vga:u_vga|submarines_debug[1]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[4]  ; vga:u_vga|submarines_debug[4]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[6]  ; vga:u_vga|submarines_debug[6]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[7]  ; vga:u_vga|submarines_debug[7]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[5]  ; vga:u_vga|submarines_debug[5]                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[25] ; vga:u_vga|submarines_debug[25]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[24] ; vga:u_vga|submarines_debug[24]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[29] ; vga:u_vga|submarines_debug[29]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[28] ; vga:u_vga|submarines_debug[28]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[27] ; vga:u_vga|submarines_debug[27]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[26] ; vga:u_vga|submarines_debug[26]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[30] ; vga:u_vga|submarines_debug[30]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[18] ; vga:u_vga|submarines_debug[18]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[23] ; vga:u_vga|submarines_debug[23]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[22] ; vga:u_vga|submarines_debug[22]                                                                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[102]   ; vga:u_vga|data_roc_disp[102]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[105]   ; vga:u_vga|data_roc_disp[105]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[107]   ; vga:u_vga|data_roc_disp[107]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[106]   ; vga:u_vga|data_roc_disp[106]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[104]   ; vga:u_vga|data_roc_disp[104]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[71]    ; vga:u_vga|data_roc_disp[71]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[79]    ; vga:u_vga|data_roc_disp[79]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[61]    ; vga:u_vga|data_roc_disp[61]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[45]    ; vga:u_vga|data_roc_disp[45]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[29]    ; vga:u_vga|data_roc_disp[29]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[13]    ; vga:u_vga|data_roc_disp[13]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[31]    ; vga:u_vga|data_roc_disp[31]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[63]    ; vga:u_vga|data_roc_disp[63]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[15]    ; vga:u_vga|data_roc_disp[15]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[47]    ; vga:u_vga|data_roc_disp[47]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[24]    ; vga:u_vga|data_roc_disp[24]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[8]     ; vga:u_vga|data_roc_disp[8]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[56]    ; vga:u_vga|data_roc_disp[56]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[40]    ; vga:u_vga|data_roc_disp[40]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[48]    ; vga:u_vga|data_roc_disp[48]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[0]     ; vga:u_vga|data_roc_disp[0]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
+-------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.414 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.197      ;
; 17.536 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.077      ;
; 17.536 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.077      ;
; 17.536 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.077      ;
; 17.536 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.077      ;
; 17.536 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.077      ;
; 17.536 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.077      ;
; 17.598 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.020      ;
; 17.598 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.020      ;
; 17.598 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.020      ;
; 17.598 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.020      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
; 17.665 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.951      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.818 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.807      ;
; 1.885 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.876      ;
; 1.885 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.876      ;
; 1.885 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.876      ;
; 1.885 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.876      ;
; 1.933 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.098     ; 0.919      ;
; 1.933 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.098     ; 0.919      ;
; 1.933 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.098     ; 0.919      ;
; 1.933 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.098     ; 0.919      ;
; 1.933 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.098     ; 0.919      ;
; 1.933 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.098     ; 0.919      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
; 2.038 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.022      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0  ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg        ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~porta_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a65~portb_datain_reg0  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                   ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                   ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                   ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                         ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                         ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                         ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                         ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                         ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                          ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                      ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 3.208 ; 3.911 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.656 ; 3.500 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.519 ; -3.232 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.233 ; -3.061 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.939 ; 3.694 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.143 ; 4.418 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.152 ; 5.317 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.462 ; 3.499 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.412 ; 3.420 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.360 ; 3.375 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.527 ; 3.544 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.095 ; 4.183 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.580 ; 4.418 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.560 ; 3.327 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.228 ; 3.910 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.255 ; 3.374 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.345 ; 3.378 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.296 ; 3.302 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.246 ; 3.259 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.407 ; 3.421 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.952 ; 4.034 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.228 ; 4.054 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.169 ; 4.076 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.726 ; 3.633 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.444     ; 4.537     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.839     ; 3.932     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.011 ; 0.180 ; 15.626   ; 1.818   ; 9.206               ;
;  CLOCK50         ; 3.011 ; 0.180 ; 15.626   ; 1.818   ; 9.206               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.622 ; 6.085 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.572 ; 5.157 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.519 ; -3.232 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.233 ; -3.061 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.487 ; 6.391 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 7.110 ; 7.168 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.955 ; 9.036 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.860 ; 5.851 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.838 ; 5.777 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 5.716 ; 5.688 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.059 ; 5.970 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.989 ; 6.977 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.148 ; 6.530 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.560 ; 3.327 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.228 ; 3.910 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.255 ; 3.374 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.345 ; 3.378 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.296 ; 3.302 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 3.246 ; 3.259 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.407 ; 3.421 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.952 ; 4.034 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.228 ; 4.054 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 52926625 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 52926625 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Apr 21 23:59:43 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[9] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.011               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.626
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.626               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.191               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.483
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.483               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[9] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.669
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.669               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.121
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.121               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.838
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.838               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.484               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[9] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.817
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.817               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 17.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.414               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 1.818
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.818               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.206               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 654 megabytes
    Info: Processing ended: Tue Apr 21 23:59:48 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


