0.6
2018.2
Jun 14 2018
20:07:38
/home/saverio/Scrivania/codice_tesi/bram_esempio/bram_esempio.sim/sim_1/behav/xsim/glbl.v,1554311489,verilog,,,,glbl,,,,,,,,
/home/saverio/Scrivania/codice_tesi/bram_esempio/bram_esempio.srcs/sim_1/new/bram_sim.sv,1555849380,systemVerilog,,,,bram_sim,,,,,,,,
/home/saverio/Scrivania/codice_tesi/bram_esempio/bram_esempio.srcs/sources_1/new/bram.sv,1555848880,systemVerilog,,/home/saverio/Scrivania/codice_tesi/bram_esempio/bram_esempio.srcs/sim_1/new/bram_sim.sv,,bram,,,,,,,,
/home/saverio/Scrivania/codice_tesi/bram_esempio/bram_esempio.srcs/sources_1/new/bram_top.sv,1555657020,systemVerilog,,,,bram_top,,,,,,,,
