
# iVerilog 进一步调研
## iVerilog 的 pform 有没有输出文件


## iVerilog 的反标实现了什么


# 如何处理 non-unate
这是一个待解决的问题。




由于 IOPATH 延迟是依据输出跳变方向选择时间的，使得当前值和前一刻的输出值也有关。


# VCS 仿真关键
http://www.sunburst-design.com/papers/CummingsSNUG2006Boston_SystemVerilog_Events.pdf
- IEEE 1364: Verilog 语言的仿真基于分层的事件队列
- 步骤
  - start 读入块和语句，放入队列
  - 保留流程块顺序，执行无延迟表达式（如initial），
  - 读取第一延迟的 level-sensitive events 
  - Set t=0
  - 进入 Active 区 
## Active 区
Active 区 (assign update 等) 。Active区执行的内容与顺序无关。
- 如果遇到无延迟事件（原语 UDP， `$display()` 没有延迟的 assign 等号阻塞赋值 非阻塞赋值的右边表达式计算），依然在 Active 区域执行
- 如果遇到 `#0` 延迟事件，进入 Inactive 区域，执行 `#0` 延迟语句
- 如果遇到非阻塞事件，进入 Non-blocking 区域执行，如非阻塞赋值
- 

## Inactive 区


## NBA
Update LHS of non-blocking events.

## 

# ncverilog



# Verilog 的 specify 和 initial


# SDF 支持的延迟

- port:   端口输入延迟， 12 种变化（以*输出*端口计），每组代表一种
- iopath: 输入端口到输出的延迟， 12 种变化，每组代表一种


# 离散和连续时间延迟




# JSON 扁平网表示例
``` json

    "--COMMENT--":"仿真 四与非门 基本 JK 触发器，存在毛刺空翻",
    "sim_upsample_ratio": 8,
    "nodes":{
        "j":{"type":"input"},
        "cp":{"type":"input"},
        "k": {"type":"input"},
        "g1o": {"type":"internal"},
        "g2o": {"type":"internal"},
        "q": {"type":"output"},
        "qn": {"type":"output"},
        "g3o": {"type":"internal"}, 
        "g4o": {"type":"internal"}
    },

    "gates" :{
        "g1":{
          "type": "nand", "inputs":["g2o","g3o"],"outputs":["g1o","q"],   
          "port_delays":{
            "i1": 0,
            "i2": 0
          },
          "path_delays":{
            "i1-o1": [3,3,3,3,3,3,3,3,3,3,3,3],
            "i2-o1": [3,3,3,3,3,3,3,3,3,3,3,3]
          }
        },
        "g2":{"type": "nand", "inputs":["g1o","g4o"],"outputs":["g2o","qn"],   
          "port_delays":{
            "i1": 0,
            "i2": 0
          },
          "path_delays":{
            "i1-o1": [3,3,3,3,3,3,3,3,3,3,3,3],
            "i2-o1": [3,3,3,3,3,3,3,3,3,3,3,3]
          }
        },
        "g3":{"type": "nand", "inputs":["j","g2o","cp"],"outputs":["g3o"],   
          "port_delays":{
            "i1": 0,
            "i2": 0
          },
          "path_delays":{
            "i1-o1": [3,3,3,3,3,3,3,3,3,3,3,3],
            "i2-o1": [3,3,3,3,3,3,3,3,3,3,3,3]
          }
        },
        "g4":{"type": "nand", "inputs":["k","g1o","cp"],"outputs":["g4o"],   
          "port_delays":{
            "i1": 0,
            "i2": 0
          },
          "path_delays":{
            "i1-o1": [3,3,3,3,3,3,3,3,3,3,3,3],
            "i2-o1": [3,3,3,3,3,3,3,3,3,3,3,3]
          }
        }
    },



```

# 短脉冲滤除









# SDF 中的 posedge 和 negedge 
是为了给FPGA类的器件？



# 不考虑
- 不考虑层级之间使用不同的time精度
- 不考虑零延迟
- 不考虑 mos 门
- 不考虑除了 iopath interconnect 和 port 以外的sdf延迟
- 不考虑 sdf 中的 edge 延迟
- 不考虑非必要的 verilog 语法和 udf
