<board>

	<!-- Radio A -->
	<radio>
		<name>CHAN_ENA</name>
		<pwr>OFF</pwr>
	</radio>
	<radio>
		<name>DAC38J84_CHA</name>
		<pwr>ON</pwr>
		<chan>0</chan>
		<clk_freq>1474.56</clk_freq>
		<nco_freq>0</nco_freq>
		<pap>true</pap>
	</radio>
	<radio>
		<name>IQ_BIASIA</name>
		<pwr>ON</pwr>
		<mv>17</mv>
	</radio>
	<radio>
		<name>IQ_BIASQA</name>
		<pwr>ON</pwr>
		<mv>17</mv>
	</radio>
	<radio>
		<name>RFSA_H_CHA</name>
		<pwr>ON</pwr>
		<atten>14</atten>
	</radio>
	<radio>
		<name>RFSA_L_CHA</name>
		<pwr>ON</pwr>
		<atten>14</atten>
	</radio>
	<radio>
		<name>BAND_SW_CHA</name>
		<pwr>ON</pwr>
		<band>HIGH</band>
	</radio>
	<radio>
		<name>PCA9538_CHA</name>
		<pwr>ON</pwr>
	</radio>
	<radio>
		<name>HMC_CHA</name>
		<pwr>ON</pwr>
		<freq>465000</freq>
	</radio>

	<!-- Radio B -->
	<radio>
		<name>CHAN_ENB</name>
		<pwr>OFF</pwr>
	</radio>
	<radio>
		<name>DAC38J84_CHB</name>
		<pwr>ON</pwr>
		<chan>2</chan>
		<clk_freq>1474.56</clk_freq>
		<nco_freq>0</nco_freq>
		<pap>true</pap>
	</radio>
	<radio>
		<name>IQ_BIASIB</name>
		<pwr>ON</pwr>
		<mv>17</mv>
	</radio>
	<radio>
		<name>IQ_BIASQB</name>
		<pwr>ON</pwr>
		<mv>17</mv>
	</radio>
	<radio>
		<name>RFSA_H_CHB</name>
		<pwr>ON</pwr>
		<atten>14</atten>
	</radio>
	<radio>
		<name>RFSA_L_CHB</name>
		<pwr>ON</pwr>
		<atten>14</atten>
	</radio>
	<radio>
		<name>BAND_SW_CHB</name>
		<pwr>ON</pwr>
		<band>HIGH</band>
	</radio>
	<radio>
		<name>PCA9538_CHB</name>
		<pwr>ON</pwr>
	</radio>
	<radio>
		<name>HMC_CHB</name>
		<pwr>ON</pwr>
		<freq>465000</freq>
	</radio>

	<!-- Radio C -->
	<radio>
		<name>CHAN_ENC</name>
		<pwr>OFF</pwr>
	</radio>
	<radio>
		<name>DAC38J84_CHC</name>
		<pwr>ON</pwr>
		<chan>0</chan>
		<clk_freq>1474.56</clk_freq>
		<nco_freq>0</nco_freq>
		<pap>true</pap>
	</radio>
	<radio>
		<name>IQ_BIASIC</name>
		<pwr>ON</pwr>
		<mv>17</mv>
	</radio>
	<radio>
		<name>IQ_BIASQC</name>
		<pwr>ON</pwr>
		<mv>17</mv>
	</radio>
	<radio>
		<name>RFSA_H_CHC</name>
		<pwr>ON</pwr>
		<atten>14</atten>
	</radio>
	<radio>
		<name>RFSA_L_CHC</name>
		<pwr>ON</pwr>
		<atten>14</atten>
	</radio>
	<radio>
		<name>BAND_SW_CHC</name>
		<pwr>ON</pwr>
		<band>HIGH</band>
	</radio>
	<radio>
		<name>PCA9538_CHC</name>
		<pwr>ON</pwr>
	</radio>
	<radio>
		<name>HMC_CHC</name>
		<pwr>ON</pwr>
		<freq>465000</freq>
	</radio>

	<!-- Radio D -->
	<radio>
		<name>CHAN_END</name>
		<pwr>OFF</pwr>
	</radio>
	<radio>
		<name>DAC38J84_CHD</name>
		<pwr>ON</pwr>
		<chan>2</chan>
		<clk_freq>1474.56</clk_freq>
		<nco_freq>0</nco_freq>
		<pap>true</pap>
	</radio>
	<radio>
		<name>IQ_BIASID</name>
		<pwr>ON</pwr>
		<mv>17</mv>
	</radio>
	<radio>
		<name>IQ_BIASQD</name>
		<pwr>ON</pwr>
		<mv>17</mv>
	</radio>
	<radio>
		<name>RFSA_H_CHD</name>
		<pwr>ON</pwr>
		<atten>14</atten>
	</radio>
	<radio>
		<name>RFSA_L_CHD</name>
		<pwr>ON</pwr>
		<atten>14</atten>
	</radio>
	<radio>
		<name>BAND_SW_CHD</name>
		<pwr>ON</pwr>
		<band>HIGH</band>
	</radio>
	<radio>
		<name>PCA9538_CHD</name>
		<pwr>ON</pwr>
	</radio>
	<radio>
		<name>HMC_CHD</name>
		<pwr>ON</pwr>
		<freq>465000</freq>
	</radio>

	<!-- FPGA Block A -->
	<fpga>
		<name>INT_FACTA</name>
		<value>256</value>
	</fpga>
	<fpga>
		<name>SRC_PORTA</name>
		<port>SFPA</port>
	</fpga>
	<fpga>
		<name>SRC_UDPA</name>
		<port>42824</port>
	</fpga>
	<fpga>
		<name>FREQ_ADJA</name>
		<dir>+</dir>
		<value>0</value>
	</fpga>
	<fpga>
		<name>SAMPLE_RATEA</name>
		<value>1.258850</value>
	</fpga>

	<!-- FPGA Block B -->
	<fpga>
		<name>INT_FACTB</name>
		<value>256</value>
	</fpga>
	<fpga>
		<name>SRC_PORTB</name>
		<port>SFPB</port>
	</fpga>
	<fpga>
		<name>SRC_UDPB</name>
		<port>42825</port>
	</fpga>
	<fpga>
		<name>FREQ_ADJB</name>
		<dir>+</dir>
		<value>0</value>
	</fpga>
	<fpga>
		<name>SAMPLE_RATEB</name>
		<value>1.258850</value>
	</fpga>

	<!-- FPGA Block C -->
	<fpga>
		<name>INT_FACTC</name>
		<value>256</value>
	</fpga>
	<fpga>
		<name>SRC_PORTC</name>
		<port>SFPA</port>
	</fpga>
	<fpga>
		<name>SRC_UDPC</name>
		<port>42826</port>
	</fpga>
	<fpga>
		<name>FREQ_ADJC</name>
		<dir>+</dir>
		<value>0</value>
	</fpga>
	<fpga>
		<name>SAMPLE_RATEC</name>
		<value>1.258850</value>
	</fpga>

	<!-- FPGA Block D -->
	<fpga>
		<name>INT_FACTD</name>
		<value>256</value>
	</fpga>
	<fpga>
		<name>SRC_PORTD</name>
		<port>SFPB</port>
	</fpga>
	<fpga>
		<name>SRC_UDPD</name>
		<port>42827</port>
	</fpga>
	<fpga>
		<name>FREQ_ADJD</name>
		<dir>+</dir>
		<value>0</value>
	</fpga>
	<fpga>
		<name>SAMPLE_RATED</name>
		<value>1.258850</value>
	</fpga>
</board>

