# riscv_eirb
 
 L’objectif de ce projet est de travailler sur l’architecture matérielle d’un processeur RISC-V 32 bits simple cycle. Ces processeurs sont à jeu d’instructions réduit et suivent une spécification open-source, ce qui permet de concevoir des processeurs performants sans avoir besoin de reverser une redevance. 
 
## Structure du git:
 
 La branche **cpu** du git contient les descriptions VHDL du processeur ainsi que 
 
[Lien de l'interpréteur RISCV](https://www.cs.cornell.edu/courses/cs3410/2019sp/riscv/interpreter/)
