# üíæ Laborat√≥rio de Hardware - System On a Chip (VHDL)

- Rafael Torres Nantes
- Sarah Merigue Baraldi 

Este reposit√≥rio cont√©m o trabalho desenvolvido para modelar um hardware denominado **System on a Chip (SoC)**. O sistema foi projetado e implementado em VHDL e consiste em diversos subcomponentes, incluindo um processador, duas mem√≥rias principais e um codec. O objetivo principal √© executar um conjunto de instru√ß√µes RISC e avaliar a viabilidade do desempenho e a redu√ß√£o do consumo de recursos f√≠sicos.

## üìå Estrutura do Projeto

- **Processador**: Implementa uma arquitetura MISC com instru√ß√µes simples e opera com dados de 1 byte.
- **Mem√≥ria**: Inclui duas mem√≥rias principais - IMEM (Mem√≥ria de Instru√ß√µes) e DMEM (Mem√≥ria de Dados).
- **Codec**: Realiza comunica√ß√£o de entrada e sa√≠da com a CPU.
- **SoC**: Entidade de mais alto n√≠vel que encapsula e conecta todos os componentes.

## üìÇ Estrutura do Reposit√≥rio

- **src**: C√≥digo-fonte VHDL dos componentes do SoC.
  - **Processor**: Implementa√ß√£o do processador, incluindo caracter√≠sticas, fun√ß√µes e instru√ß√µes.
  - **Memory**: Implementa√ß√£o das mem√≥rias IMEM e DMEM.
  - **Codec**: Implementa√ß√£o do codec para comunica√ß√£o de entrada e sa√≠da.
  - **SoC**: Implementa√ß√£o da entidade System on a Chip que conecta todos os componentes.
- **testbenches**: Scripts de teste para verificar o funcionamento dos componentes.
- **docs**: Documenta√ß√£o adicional e diagramas.

## üîß Componentes e Funcionalidades

### 1. Processador

#### Proposta

O processador segue uma arquitetura MISC (Minimal Instruction Set Computer) com:
- Dados de 1 byte
- Suporte a complemento de 2
- Duas mem√≥rias principais (IMEM e DMEM)

#### Fun√ß√µes Implementadas

O processador opera como uma m√°quina de estados com os seguintes estados:
1. **Halted**: CPU parada sem execu√ß√£o.
2. **Fetch Instruction**: Busca o endere√ßo da pr√≥xima instru√ß√£o.
3. **Decode Instruction**: Decodifica a instru√ß√£o e carrega os operandos.
4. **Execute Instruction**: Executa a instru√ß√£o.
5. **Modify IP**: Altera o endere√ßo no registrador IP.

Instru√ß√µes suportadas:
- `HLT`, `IN`, `OUT`, `PUSH`, `DROP`, `DUP`, `ADD`, `SUB`, `NAND`, `SLT`, `SHL`, `SHR`, `JEQ`, `JMP`

### 2. Mem√≥ria

#### Proposta

- **IMEM**: Mem√≥ria de instru√ß√µes.
- **DMEM**: Mem√≥ria de dados.
- **Par√¢metros**: 16 bits para endere√ßo e 8 bits para dado.

#### Fun√ß√µes Implementadas

Implementada como arquitetura comportamental. Retorna 4 bytes lidos a partir do endere√ßo enviado.

### 3. Codec

#### Proposta

Comunica-se com a CPU atrav√©s de instru√ß√µes `IN` e `OUT`. 
- **IN**: L√™ dados e atribui sinais de leitura e escrita.
- **OUT**: Escreve dados e atribui sinais de leitura e escrita.

#### Fun√ß√µes Implementadas

Implementado como uma arquitetura de fluxo de dados. L√™ do arquivo "input.txt" e escreve no "output.txt".

### 4. SoC

#### Proposta

A entidade SoC √© a mais alta na hierarquia e conecta todos os componentes. 
- **Entradas**: Clock e Started.
- **Fun√ß√µes Implementadas**: Mapeia e conecta Codec, IMEM, DMEM e CPU. L√™ o arquivo "firmware.bin".

## üõ†Ô∏è Configura√ß√£o e Testes

### Ferramentas e Ambiente

- **VHDL**: Linguagem utilizada para modelagem do hardware.
- **Simuladores**: Utilize um simulador VHDL compat√≠vel para testar os componentes e o SoC.

### Testes

Scripts de teste est√£o localizados na pasta `testbenches`. Execute os testes para verificar o funcionamento dos componentes e a integra√ß√£o do SoC.

## üöß Problemas e Solu√ß√µes

### Dificuldades Encontradas

- Defini√ß√£o das entradas e sa√≠das do testbench da CPU.

### Problemas Solucionados

- Convers√µes de dados (unsigned para signed e tipo natural para std_vector).
- Problemas no testbench da CPU resolvidos com a instru√ß√£o `wait`.

### Problemas N√£o Solucionados

- Warning no testbench do SoC e incertezas sobre a funcionalidade completa do SoC.

## üìÑ Documenta√ß√£o

Para detalhes adicionais, consulte os arquivos na pasta `docs`, onde est√£o inclu√≠dos diagramas e explica√ß√µes sobre o projeto.