 2 
利用似(quiasi)蒙地卡羅分析高品質模型精確計算軟性錯誤率 
計劃編號：  
執行期間： 98 年 7 月 6 日起至 99 年 7 月 5 日 
主持人：溫宏斌 教授 國立交通大學電信所 
一. 中文摘要 
 
    在 90 奈米製程以下，電路因為宇宙射線而產生軟性錯誤的影響越來越
大。尤其在製程變異下，更需要用統計的方法去估計電路的軟性錯誤率。然而，
因為缺少高品質的統計模型，現今的軟性錯誤率統計分析研究無法達到良好的準
確性。在這篇論文裡，我們考慮在在 90 奈米製程下，由於宇宙輻射線索引起的
軟性錯誤。並且提出了一個高準確性查表法的統計模型，並利用蒙地卡羅去分析
這些統計模型。我們更進一步探索如何使用似隨機的序列，已達到比較好的收斂
並且增加速度。實驗結果顯示，我們可以在合理的時間內更準確的估計出軟性錯
誤率。 
 
關鍵字：軟性錯誤,蒙地卡羅 
二. 計畫緣由及目地 
 
   軟性錯誤成為目前 CMOS 製程中影響電路可靠度的關鍵。軟性錯誤的發
生是因為記憶元件感應外界輻射而造成的暫態錯誤，所以通常只有在記憶元件中
才會被考慮。但是，在次微米製程中，軟性錯誤亦常見於邏輯元件當中。 
 
圖 1. 軟性錯誤的三種遮蔽機制 
 
三種遮蔽機制(如圖一)在[1]中被提出，其決定了軟性錯誤的發生是否會被
記憶元件所補捉，而成為研究軟性錯誤的關鍵。邏輯遮蔽發生在某種輸入組合的
情況下，其中一個邏輯閘的其中一個輸入值會阻檔暫態錯誤的傳遞。電氣遮蔽則
是指暫態錯誤會因為邏輯閘的電氣特性而衰減進而消失。時序遮蔽表示暫態錯誤
在記憶元件的時序之外到達。 
 考量到這三種遮蔽機制，很多研究在估計邏輯電路的軟性錯誤。[3]根據邏
輯函式在邏輯閘上傳遞暫態錯誤，同時利用可分析模型去估計暫態錯誤的改變。
[4]提出另一個重新定義的模型，合併非線性電晶體電流，更進一步應用到不同
的電量傳遞。靜態分析也在[10]中被提出要考慮時序遮蔽效應。 
 
此外，近年來利用軟性錯誤機率做為電路可靠度的分析被廣泛地研究。
SERA[5]使用波形考慮電氣的衰減效應與錯誤補捉的後向傳遞來計算 SER。其 SER
由電氣和時序遮蔽效應的平均值得到，忽略了邏輯遮蔽。然而，MARS-C[9]將符
號技術應用在邏輯和電氣遮蔽上，並且根據特定的時序週期計算錯誤發生的機
率。AnSER[10]使用持徵的可觀察性與閂鎖觀察窗計算邏輯與時序遮蔽，並應用
於電路架構的實現。SEAT-LA[6]和[7]中的演算法模擬特徵元件、正反器，並且
使用波形模型傳遞暫態錯誤。此方法與 SPICE 相比，可以得到較好的 SER估計。
然而，上述的這些方法都是決定性的分析，若是在製程變異度大的深次微米製程
中，可能無法解釋更複雜的電路行為。 
 
近來，製程變異在 90 奈米以下的製程已經對軟性錯誤率的估計造成很大的
影響。[13]的作者第一個去研究不同的製程變異來源，並指出傳統的靜態分析在
 6 
 
圖 5. 提出的統計 SER 架構 
 
2. SER估測 
首先，我們先介紹這個統計架構中對於整體 SER估計的方法。一個可測試性
電路的整體 SER估計，可以由計算電路中的所有獨立節點 SER的總合求得： 
  (1) 
其中 是電路中所有可能被輻射粒子擊中的節點個數。 
 
每一個 可以表示成一積分式，其由電荷 到 ，針對被粒子擊中
的機率與軟性錯誤發生機率的乘積做積分。表示成： 
  (2) 
這裡的 表示由電荷 在節點 所產生的暫態錯誤會在任何一個正反器
 8 
析 SER 的統計方法中最重要的元素，因為對製程變異的影響做積分是相當困難
的。我們接下來會用Μstrike和Μprop來做模型的估計。 
 
3. 查表法的統計性模型 
 Μstrike和Μprop分別是隨機變數波寬的產生模型和傳遞模型。根據[11]，波寬
可以用正態分佈表示: 
pw~N(μpw ,σpw) 
 因此，我們把模型分解成 、 、 和 。可以被表示成 
Μ:
>−
x→y 
>−
x 為輸入變數向量，y是目標值。對於 和 而言，輸入變數包括電量
強度、驅動閘、輸入樣式以及輸出負載。對於 和 ，輸入變數包含輸入
樣式、腳位座標、驅動閘、輸入波型分佈、傳遞深度和輸出負載。 
 要建立這些模型，傳統上是手動選擇一些 corner case，然而此種方法存在
兩個困難:第一，這些模型有著很多輸入變數，所以列舉出所有可能的輸入變數
組合是很昂貴的。第二，一些輸入變數像是輸入波寬分佈是相依變數，無法直接
具體指定到預先準備好的輸入變數組合。因此，我們用了一個不同的方法，如圖
6，分成三步驟:隨機變數的產生、表格填充以及查表。 
 
圖 6. 表格法模型的建立 
 
隨機樣本 
 將 映射到 ，而 將 映射到 。為了估計這二個映射空間
的函數，我們使用蒙地卡羅的 SPICE模擬方法。如圖 6，這個方法首先產生由隨
機元件所組成的路徑，這些元件同時連接到額外的隨機元件做為負載。隨後，一
個電荷被植入在此路徑的起始點，並以一個獨立電流源表示。這個獨立電流源以
 10 
些產生低差異性數列有名的的演算法像是 Halton、Faure 和 Sobol 算法。我們選
擇 Sobol 演算法因為它最能避免在高維空間下的數列高相關性問題。 
 在實驗當中，由於每個電路當中的邏輯閘都是一個自由的變數，所以總和的
維度會非常高，在最糟糕的情形下當邏輯閘的個數很大時，似蒙地卡羅的收斂速
度Ο((㏑ N)
d
/N)，甚至比蒙地卡羅 Ο(1/√N)的還要糟糕。 
 為了降低維度總和，我們試著尋找有效的維度數。由一些實驗當中我們發
現，電路的邏輯深度和維度之間有關連。進一步跑實驗並發現，當我們使用的維
度個數在邏輯深度值之前，我們就可以得到收斂的軟性錯誤率，如圖 8。這個現
象暗示了在這個統計性軟性錯誤率系統我們可以用比較小的維度個數來實現。 
 
圖 8. 收斂速度，維度個數，以及電路的邏輯深度 
 
5. 實驗結果 
 我們建立了一系列的表格法的模型，並評估這些模型的準確性。這些模型接
著會被整合進我們的統計 SER分析架構來評估 SER的估計能力。 
模型準確性 
 我們在 45nm下，假設百分之五的變異，用 500K個訓練樣本來建立模型。所
建立出來的表格容量為 9.5MB。接著再使用另外 10k的樣本來檢測這些模型的正
確度。 
 
    下表為四種模型的平均錯誤率，由表一可觀察到兩個資訊：(1) ，
和 有著高度的準確性，平均錯誤率不超過0.4%。 的平均錯誤率
也在2.1%內。(2)在[11]， 、 和 的平均錯誤率都高達3.9%。對
 12 
圖 9. 使用 SPICE 模擬與所提出方法的軟性錯誤比較 
 
 圖 9 比較四個電路的 SER分析結果，其中有三個部分可以觀察：(1)考慮 5%
的製程變異，蒙地卡羅 SPICE模擬所得到的 SER是靜態模擬的 35%~52%倍。因為
製程變異在 90 奈米以下的製程會影響電路的穩定性，統計分析方法可以避免低
估 SER的電路。(2)我們提出的蒙地卡羅方法和似蒙地卡羅方法可以得到非常近
似的 SSER值，其差異只在 0.4%內。這代表我們可以用比較快收斂的似蒙地卡羅
法且不犧牲其精確度。(3)跟蒙地卡羅 SPICE的結果比較起來，我們提出的似蒙
地卡羅法的錯誤率分別是 2.5%、0.8%、2.9%和 2.8%。跟[14]和[11]的 10%誤差
比較起來，我們的 SSER分析架構有著高度的準確性，這是因為我們建立了高品
質的模型。 
 
    為了更進一步研究使用靜態方法和統計分析所得的 SER不同，我們將圖 9 的
結果依據電荷強度分解，並顯示於圖 10。比較所有測試電路在靜態和蒙地卡羅
的 SPICE模擬的結果之後，可以看出我們所提出的架構這二種不同的模擬所得到
的結果在 的部分非常相近(誤差<1%)。圖 10 的白色區塊是 的部分，可
以很明顯看出靜態的 SPICE模擬低估了 SER，而我們所提出的方法和蒙地卡羅的
SPICE模擬的結果非常接近。 
 
 
圖 10. 由電荷強度對 SER 做分解 
 
 這顯示出以弱電荷為主要的現象：在次 90 奈米的製程中，SER的估測受限
於弱電荷會決定整體 SER估測的正確性。 
 
 14 
Effect of Technology Trends on the Soft Error Rate of Combinational Logic,” Proc. 
Int’l Conf. Dependable Systems and Networks (DSN), pp. 389-398, 2002. 
[2] H. Cha and J. H. Patel, ”A logic-level model for α particle hits in CMOS circuits,” 
Proc. Int’l Conf. Circuit Design (ICCD), pp. 538-542, 1993. 
[3] M. Omana, G. Papasso, D. Rossi, and C. Metra, ”A model for transient fault 
propagation in combinational logic,” Proc. Int’l On-Line Testing Symp. (IOLTS), pp. 
111-115, 2003. 
[4] R. Garg, C. Nagpal, and S. P. Khatri, ”A fast, analytical estimator for the 
SEU-induced pulse width in combinational designs,” Proc. Design Automation Conf. 
(DAC), pp. 918-923, 2008. 
[5] M. Zhang and N. Shanbhag, ”A soft error rate analysis (SERA) methodology,” 
Proc. Int’l Conf. Computer Aided Design (ICCAD), pp. 111-118, 2004. 
[6] R. Rajaraman, J. S. Kim, N. Vijaykrishnan, Y. Xie, and M. J.Irwin, ”SEAT-LA: a 
soft error analysis tool for combinational logic,” Proc. Int’l Conf. VLSI  Design 
(VLSID), pp. 499-502, 2006. 
[7] R.R. Rao, K. Chopra, D. Blaauw, and D. Sylvester, ”An Efficient Static Algorithm 
for Computing the Soft Error Rates of Combinational Circuits,” Proc. Design 
Automation and Test in Europe Conf. (DATE), pp. 164-169, 2006. 
[8] M. Zhang, T.M. Mak, J. Tschanz, K.S. Kim, N. Seifert, and D.Lu, ”Design for 
resilience to soft errors and variations,” Proc. Int’l On-Line Test Symp. (IOLTS), pp. 
23-28, 2007. 
[9] N. Miskov-Zivanov and D. Marculescu, ”MARS-C:  modeling and reduction of 
soft errors in combinational circuits,” Proc. Design Automation Conf. (DAC), pp. 
767-772, 2006. 
[10] S. Krishnaswamy, I. Markov, and J. P. Hayes, ”On the role of timing masking in 
reliable logic circuit design,” Proc. Design Automation Conf. (DAC), pp. 924-929, 
2008. 
[11] Pumbaa H.-K. Peng, Charles H.-P. Wen and Jayanta Bhadra, "2D.1: On Soft 
Error Rate Analysis Beyond Deep Submicron - A Statistical Perspective, " Proc. Int'l 
Conf. Computer Aided Design, (ICCAD'09), November 2009.  
[12] S. Borkar, T. Karnik, S. Narendra, J. Tschanz, A. Keshavarzi, and V. 
De, ”Parameter variations and impact on circuits and microarchitecture,” Proc. Design 
Automation Conf. (DAC), pp. 338-342, Jul. 2003. 
[13] K. Ramakrishnan, R. Rajaraman, S. Suresh, N. Nijaykrishnan, Y. Xie, and M.J. 
Irwin, ”Variation impacts on SER of combinational circuits,” Proc. Int’l Smyp. 
Quality Electronic Design (ISQED), pp. 755-760, 2006. 
[14] N. Miskov-Zivanov, K.-C. Wu, andD.Marculescu, ”Processvariability-aware 
transient fault modeling and analysis,” Proc. Int’l  Conf.  Computer  Aided  
六. 成果自評 
第二年已完成項目 
統計性軟性錯誤分析在物理現象上的複雜情形遠超越了過去幾年定性分析
(static analysis)的結果：模擬結果中軟性錯誤率(soft error rate)的預
估出現了高達 50%的誤差。我們根據這些新的物理發現發展出兩個新的評估
系統：(1)蒙地卡羅查表法引擎與(2)支持向量回歸法引擎。根據第二年的研
發成果，我們可以繼續調整與改善我們的兩個軟性錯誤率評估引擎。 
第二年目標已完成如下： 
 蒙地卡羅查表法引擎的改善(利用 Quasi-Monte-Carlo方法改進速
度) 
 蒙地卡羅查表法引擎的改善(利用進階 Variance Estimation 演算法
加強精準度) 
 已投稿期刊與已刊登研討會論文共計三篇 
 Yu-Hsin (Phoebe) Kuo, Huan-Kai (Pumbaa) Peng and Charles H.-P. Wen, 
"Accurate Statistical Soft Error Rate (SSER) Analysis Using A 
Quasi-Monte Carlo Framework With Quality Cell Models," IEEE 
International Symposium on Quality Electronic Design (ISQED'10), 
March 2010.  
 Yu-Hsin (Phoebe) Kuo, Huan-Kai (Pumbaa) Peng and Charles H.-P. Wen, 
"removed for the blind review process," IEEE International Symposium 
on Circuits and Systems (ISCAS'10), May 2010. 
 Yu-Hsin (Phoebe) Kuo, Huan-Kai (Pumbaa) Peng and Charles H.-P. Wen, 
"High Quality Table-based Statistical Soft Error Rate (SSER) Analysis 
Using A Quasi-Monte Carlo Framework," submitted to IEEE Transaction 
on Computer Aided Design (TCAD), 2010. 
第三年預計調整方向 
原計畫中第三年的預計完成項目如下： 
 電路設計弱點(Weak Spot)分析技術之開發 
 整合計算智慧技術核心引擎與弱點分析技術，主要應用於針對電路做
統計最佳化(Statistical Optimization) 
 考慮製成變異裡的空間關連(spatial correlation)因素 
 提昇電路設計弱點分析技術之開發 
 整合核心引擎與弱點分析到大型電路設計上證明成果 
 發表期刊與研討會論文共計三篇 
 
