+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst3|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller_001                                                                                                                                                                                       ; 33    ; 29             ; 0            ; 29             ; 1      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller|alt_rst_sync_uq1                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|rst_controller                                                                                                                                                                                           ; 33    ; 29             ; 0            ; 29             ; 2      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|irq_mapper_001                                                                                                                                                                                           ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|irq_mapper                                                                                                                                                                                               ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_049|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_049                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_048|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_048                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_047|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_047                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_046|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_046                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_045|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_045                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_044|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_044                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_043|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_043                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_042|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_042                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_041|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_041                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_040|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_040                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_039|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_039                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_038|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_038                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_037|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_037                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_036|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_036                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_035|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_035                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_034|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_034                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_033|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_033                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_032|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_032                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_031|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_031                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_030|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_030                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_029|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_029                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_028|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_028                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_027|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_027                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_026|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_026                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_025|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_025                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_024|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_024                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_023|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_023                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_022|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_022                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_021|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_021                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_020|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_020                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_019|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_019                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_018|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_018                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_017|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_017                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_016|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_016                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_015|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_015                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_014|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_014                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_013|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_013                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_012                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_011                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_010                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                                  ; 168   ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|crosser_001                                                                                                                                                                            ; 170   ; 2              ; 0            ; 2              ; 164    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|crosser|clock_xer                                                                                                                                                                      ; 168   ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|crosser                                                                                                                                                                                ; 170   ; 2              ; 0            ; 2              ; 164    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_013|arb|adder                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_013|arb                                                                                                                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_013                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_012|arb|adder                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_012|arb                                                                                                                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_012                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_011|arb|adder                                                                                                                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_011|arb                                                                                                                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_011                                                                                                                                                                            ; 655   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_010|arb|adder                                                                                                                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_010|arb                                                                                                                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_010                                                                                                                                                                            ; 655   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_009|arb|adder                                                                                                                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_009|arb                                                                                                                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_009                                                                                                                                                                            ; 655   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_008|arb|adder                                                                                                                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_008|arb                                                                                                                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_008                                                                                                                                                                            ; 655   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_007|arb|adder                                                                                                                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_007|arb                                                                                                                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_007                                                                                                                                                                            ; 655   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_006|arb|adder                                                                                                                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_006|arb                                                                                                                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_006                                                                                                                                                                            ; 655   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_005|arb|adder                                                                                                                                                                  ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_005|arb                                                                                                                                                                        ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_005                                                                                                                                                                            ; 818   ; 0              ; 0            ; 0              ; 168    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_004|arb|adder                                                                                                                                                                  ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_004|arb                                                                                                                                                                        ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_004                                                                                                                                                                            ; 818   ; 0              ; 0            ; 0              ; 168    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_003|arb|adder                                                                                                                                                                  ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_003|arb                                                                                                                                                                        ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_003                                                                                                                                                                            ; 1470  ; 0              ; 0            ; 0              ; 172    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_002|arb|adder                                                                                                                                                                  ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_002|arb                                                                                                                                                                        ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_002                                                                                                                                                                            ; 818   ; 0              ; 0            ; 0              ; 168    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                  ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                        ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux_001                                                                                                                                                                            ; 1307  ; 0              ; 0            ; 0              ; 171    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                      ; 52    ; 26             ; 0            ; 26             ; 26     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                            ; 17    ; 0              ; 4            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_mux                                                                                                                                                                                ; 2122  ; 0              ; 0            ; 0              ; 176    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_049                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_048                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_047                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_046                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_045                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_044                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_043                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_042                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_041                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_040                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_039                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_038                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_037                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_036                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_035                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_034                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_033                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_032                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_031                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_030                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_029                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_028                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_027                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_026                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_025                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_024                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_023                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_022                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_021                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_020                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_019                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_018                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_017                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_016                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_015                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_014                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_013                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_012                                                                                                                                                                          ; 171   ; 36             ; 2            ; 36             ; 979    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_011                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_010                                                                                                                                                                          ; 169   ; 16             ; 2            ; 16             ; 653    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_009                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_008                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_007                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_006                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_005                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_004                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_003                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_002                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux_001                                                                                                                                                                          ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|rsp_demux                                                                                                                                                                              ; 166   ; 1              ; 2            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_049                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_048                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_047                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_046                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_045|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_045|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_045                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_044                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_043                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_042                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_041                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_040                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_039|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_039|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_039                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_038                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_037                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_036|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_036|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_036                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_035                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_034                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_033                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_032                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_031|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_031|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_031                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_030                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_029                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_028|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_028|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_028                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_027                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_026                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_025                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_024                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_023|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_023|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_023                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_022|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_022|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_022                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_021|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_021|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_021                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_020                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_019                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_018|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_018|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_018                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_017                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_016                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_015|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_015|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_015                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_014|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_014|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_014                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_013                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_012|arb|adder                                                                                                                                                                  ; 24    ; 6              ; 0            ; 6              ; 12     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_012|arb                                                                                                                                                                        ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_012                                                                                                                                                                            ; 981   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_011                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_010|arb|adder                                                                                                                                                                  ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_010|arb                                                                                                                                                                        ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_010                                                                                                                                                                            ; 655   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_009                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_008|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_008|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_008                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_007|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_007|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_007                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_006|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_006                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_005                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_004                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_003                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_002                                                                                                                                                                            ; 329   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux_001                                                                                                                                                                            ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_mux                                                                                                                                                                                ; 166   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_013                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_012                                                                                                                                                                          ; 167   ; 4              ; 2            ; 4              ; 327    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_011                                                                                                                                                                          ; 218   ; 16             ; 48           ; 16             ; 653    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_010                                                                                                                                                                          ; 218   ; 16             ; 48           ; 16             ; 653    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_009                                                                                                                                                                          ; 218   ; 16             ; 48           ; 16             ; 653    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_008                                                                                                                                                                          ; 218   ; 16             ; 48           ; 16             ; 653    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_007                                                                                                                                                                          ; 218   ; 16             ; 48           ; 16             ; 653    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_006                                                                                                                                                                          ; 218   ; 16             ; 48           ; 16             ; 653    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_005                                                                                                                                                                          ; 219   ; 25             ; 47           ; 25             ; 816    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_004                                                                                                                                                                          ; 219   ; 25             ; 47           ; 25             ; 816    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_003                                                                                                                                                                          ; 223   ; 81             ; 43           ; 81             ; 1468   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_002                                                                                                                                                                          ; 219   ; 25             ; 47           ; 25             ; 816    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux_001                                                                                                                                                                          ; 173   ; 64             ; 2            ; 64             ; 1305   ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cmd_demux                                                                                                                                                                              ; 178   ; 169            ; 2            ; 169            ; 2120   ; 169             ; 169           ; 169             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p2_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p2_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p2_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p3_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p3_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p3_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p1_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p1_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1e_mm_bridge_0_m0_limiter                                                                                                                                                          ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p1_mm_bridge_0_m0_limiter                                                                                                                                                       ; 330   ; 0              ; 0            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_063|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_063                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_062|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_062                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_061|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_061                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_060|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_060                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_059|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_059                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_058|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_058                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_057|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_057                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_056|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_056                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_055|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_055                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_054|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_054                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_053|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_053                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_052|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_052                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_051|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_051                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_050|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_050                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_049|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_049                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_048|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_048                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_047|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_047                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_046|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_046                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_045|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_045                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_044|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_044                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_043|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_043                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_042|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_042                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_041|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_041                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_040|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_040                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_039|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_039                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_038|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_038                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_037|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_037                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_036|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_036                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_035|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_035                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_034|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_034                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_033|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_033                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_032|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_032                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_031|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_031                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_030|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_030                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_029|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_029                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_028|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_028                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_027|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_027                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_026|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_026                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_025|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_025                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_024|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_024                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_023|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_023                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_022|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_022                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_021|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_021                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_020|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_020                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_019|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_019                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_018|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_018                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_017|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_017                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_016|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_016                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_015|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_015                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_014|the_default_decode                                                                                                                                                          ; 0     ; 50             ; 0            ; 50             ; 50     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_014                                                                                                                                                                             ; 116   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_013|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_013                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_012|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_012                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_011|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_011                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_010                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_009                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_008                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_007                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_006                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_005                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_004                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_003                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_002                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                          ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router_001                                                                                                                                                                             ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router|the_default_decode                                                                                                                                                              ; 0     ; 56             ; 0            ; 56             ; 56     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|router                                                                                                                                                                                 ; 116   ; 0              ; 8            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer_1f_s1_agent_rsp_fifo                                                                                                                                                             ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer_1f_s1_agent|uncompressor                                                                                                                                                         ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer_1f_s1_agent                                                                                                                                                                      ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_out_agent_rsp_fifo                                                                                                                                                             ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_out_agent|uncompressor                                                                                                                                                         ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_out_agent                                                                                                                                                                      ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1f_debug_mem_slave_agent_rsp_fifo                                                                                                                                                  ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1f_debug_mem_slave_agent|uncompressor                                                                                                                                              ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1f_debug_mem_slave_agent                                                                                                                                                           ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sysid_1f_control_slave_agent_rsp_fifo                                                                                                                                                  ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sysid_1f_control_slave_agent|uncompressor                                                                                                                                              ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sysid_1f_control_slave_agent                                                                                                                                                           ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart_1f_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart_1f_avalon_jtag_slave_agent|uncompressor                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart_1f_avalon_jtag_slave_agent                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_in_csr_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_in_csr_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_in_csr_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_in_agent_rsp_fifo                                                                                                                                                              ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_in_agent|uncompressor                                                                                                                                                          ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_in_agent                                                                                                                                                                       ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_out_agent_rsp_fifo                                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_out_agent|uncompressor                                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_out_agent                                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|mem_info_s1_agent_rsp_fifo                                                                                                                                                             ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|mem_info_s1_agent|uncompressor                                                                                                                                                         ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|mem_info_s1_agent                                                                                                                                                                      ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer_1a_s1_agent_rsp_fifo                                                                                                                                                             ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer_1a_s1_agent|uncompressor                                                                                                                                                         ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer_1a_s1_agent                                                                                                                                                                      ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sdram_controller_s1_agent_rsp_fifo                                                                                                                                                     ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sdram_controller_s1_agent|uncompressor                                                                                                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sdram_controller_s1_agent                                                                                                                                                              ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|pll_pll_slave_agent_rdata_fifo                                                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|pll_pll_slave_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|pll_pll_slave_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|pll_pll_slave_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_in_csr_agent_rsp_fifo                                                                                                                                                       ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_in_csr_agent|uncompressor                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_in_csr_agent                                                                                                                                                                ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_in_agent_rsp_fifo                                                                                                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_in_agent|uncompressor                                                                                                                                                       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_in_agent                                                                                                                                                                    ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1a_debug_mem_slave_agent_rsp_fifo                                                                                                                                                  ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1a_debug_mem_slave_agent|uncompressor                                                                                                                                              ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1a_debug_mem_slave_agent                                                                                                                                                           ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sys_id_1a_control_slave_agent_rsp_fifo                                                                                                                                                 ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sys_id_1a_control_slave_agent|uncompressor                                                                                                                                             ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sys_id_1a_control_slave_agent                                                                                                                                                          ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart_1a_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart_1a_avalon_jtag_slave_agent|uncompressor                                                                                                                                      ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart_1a_avalon_jtag_slave_agent                                                                                                                                                   ; 355   ; 39             ; 87           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1a_instruction_master_agent                                                                                                                                                        ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1f_instruction_master_agent                                                                                                                                                        ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p2_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p2_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p2_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p3_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p3_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p3_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p1_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p1_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1e_mm_bridge_0_m0_agent                                                                                                                                                            ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p1_mm_bridge_0_m0_agent                                                                                                                                                         ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1f_data_master_agent                                                                                                                                                               ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1a_data_master_agent                                                                                                                                                               ; 237   ; 43             ; 132          ; 43             ; 148    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer_1f_s1_translator                                                                                                                                                                 ; 95    ; 22             ; 44           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_out_translator                                                                                                                                                                 ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1f_debug_mem_slave_translator                                                                                                                                                      ; 111   ; 5              ; 19           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sysid_1f_control_slave_translator                                                                                                                                                      ; 111   ; 6              ; 27           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart_1f_avalon_jtag_slave_translator                                                                                                                                              ; 111   ; 5              ; 30           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p2_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p2_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p3_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p3_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p3_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p2_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_in_csr_translator                                                                                                                                                              ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qe_in_translator                                                                                                                                                                  ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qd_p1_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_out_translator                                                                                                                                                              ; 111   ; 5              ; 27           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qb_p1_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qc_p1_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|mem_info_s1_translator                                                                                                                                                                 ; 111   ; 7              ; 20           ; 7              ; 81     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|timer_1a_s1_translator                                                                                                                                                                 ; 95    ; 22             ; 44           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sdram_controller_s1_translator                                                                                                                                                         ; 111   ; 4              ; 3            ; 4              ; 98     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|pll_pll_slave_translator                                                                                                                                                               ; 111   ; 6              ; 26           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_in_csr_translator                                                                                                                                                           ; 111   ; 6              ; 25           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p3_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p2_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|fifo_qa_p1_in_translator                                                                                                                                                               ; 111   ; 37             ; 27           ; 37             ; 67     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1a_debug_mem_slave_translator                                                                                                                                                      ; 111   ; 5              ; 19           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|sys_id_1a_control_slave_translator                                                                                                                                                     ; 111   ; 6              ; 27           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|jtag_uart_1a_avalon_jtag_slave_translator                                                                                                                                              ; 111   ; 5              ; 30           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1f_instruction_master_translator                                                                                                                                                   ; 112   ; 51             ; 0            ; 51             ; 104    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1a_instruction_master_translator                                                                                                                                                   ; 112   ; 51             ; 0            ; 51             ; 104    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p2_mm_bridge_0_m0_translator                                                                                                                                                    ; 91    ; 31             ; 2            ; 31             ; 105    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p2_mm_bridge_0_m0_translator                                                                                                                                                    ; 91    ; 31             ; 2            ; 31             ; 105    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p2_mm_bridge_0_m0_translator                                                                                                                                                    ; 91    ; 31             ; 2            ; 31             ; 105    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p3_mm_bridge_0_m0_translator                                                                                                                                                    ; 91    ; 31             ; 2            ; 31             ; 105    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p3_mm_bridge_0_m0_translator                                                                                                                                                    ; 91    ; 31             ; 2            ; 31             ; 105    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p3_mm_bridge_0_m0_translator                                                                                                                                                    ; 92    ; 30             ; 2            ; 30             ; 105    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1c_p1_mm_bridge_0_m0_translator                                                                                                                                                    ; 101   ; 21             ; 2            ; 21             ; 105    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1d_p1_mm_bridge_0_m0_translator                                                                                                                                                    ; 101   ; 21             ; 2            ; 21             ; 105    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1e_mm_bridge_0_m0_translator                                                                                                                                                       ; 101   ; 21             ; 2            ; 21             ; 105    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1b_p1_mm_bridge_0_m0_translator                                                                                                                                                    ; 101   ; 21             ; 2            ; 21             ; 105    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1f_data_master_translator                                                                                                                                                          ; 112   ; 12             ; 0            ; 12             ; 104    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0|cpu_1a_data_master_translator                                                                                                                                                          ; 112   ; 12             ; 0            ; 12             ; 104    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mm_interconnect_0                                                                                                                                                                                        ; 1891  ; 0              ; 0            ; 0              ; 1754   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|timer_1f                                                                                                                                                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|timer_1a                                                                                                                                                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|sysid_1f                                                                                                                                                                                                 ; 3     ; 10             ; 2            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|sys_id_1a                                                                                                                                                                                                ; 3     ; 10             ; 2            ; 10             ; 32     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|sdram_controller|the_FTOP_MSOC_sdram_controller_input_efifo_module                                                                                                                                       ; 66    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|sdram_controller                                                                                                                                                                                         ; 66    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; inst3|pll|sd1                                                                                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|pll|stdsync2|dffpipe3                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|pll|stdsync2                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|pll                                                                                                                                                                                                      ; 49    ; 41             ; 30           ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mem_info|the_altsyncram|auto_generated                                                                                                                                                                   ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|mem_info                                                                                                                                                                                                 ; 51    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1f                                                                                                                                                                                             ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|jtag_uart_1a                                                                                                                                                                                             ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                              ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                               ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls|the_scfifo                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe|the_scfifo_with_controls                                                                                                                                                                         ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qe                                                                                                                                                                                                  ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p3                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p2                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qd_p1                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p3                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p2                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qc_p1                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p3                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p2                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qb_p1                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p3                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p2                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                           ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                            ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                   ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls|the_scfifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1|the_scfifo_with_controls                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fifo_qa_p1                                                                                                                                                                                               ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_debug_slave_wrapper|the_FTOP_MSOC_cpu_1f_cpu_debug_slave_sysclk                                                                   ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_debug_slave_wrapper|the_FTOP_MSOC_cpu_1f_cpu_debug_slave_tck                                                                      ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_debug_slave_wrapper                                                                                                               ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_ocimem|FTOP_MSOC_cpu_1f_cpu_ociram_sp_ram|the_altsyncram|auto_generated                                                     ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_ocimem|FTOP_MSOC_cpu_1f_cpu_ociram_sp_ram                                                                                   ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_ocimem                                                                                                                      ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_avalon_reg                                                                                                                  ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_im                                                                                                                      ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_pib                                                                                                                     ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_fifo|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_fifo_cnt_inc                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_fifo|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_fifo_wrptr_inc                                                                  ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_fifo|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_compute_input_tm_cnt                                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_fifo                                                                                                                    ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_dtrace|FTOP_MSOC_cpu_1f_cpu_nios2_oci_trc_ctrl_td_mode                                                                  ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_dtrace                                                                                                                  ; 113   ; 0              ; 102          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_itrace                                                                                                                  ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_dbrk                                                                                                                    ; 98    ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_xbrk                                                                                                                    ; 64    ; 5              ; 61           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_break                                                                                                                   ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci_debug                                                                                                                   ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_nios2_oci                                                                                                                                                            ; 176   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|FTOP_MSOC_cpu_1f_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|FTOP_MSOC_cpu_1f_cpu_register_bank_b                                                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|FTOP_MSOC_cpu_1f_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|FTOP_MSOC_cpu_1f_cpu_register_bank_a                                                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu|the_FTOP_MSOC_cpu_1f_cpu_test_bench                                                                                                                                                           ; 587   ; 3              ; 553          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f|cpu                                                                                                                                                                                               ; 149   ; 1              ; 30           ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1f                                                                                                                                                                                                   ; 149   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_debug_slave_wrapper|the_FTOP_MSOC_cpu_1a_cpu_debug_slave_sysclk                                                                   ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_debug_slave_wrapper|the_FTOP_MSOC_cpu_1a_cpu_debug_slave_tck                                                                      ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_debug_slave_wrapper                                                                                                               ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_ocimem|FTOP_MSOC_cpu_1a_cpu_ociram_sp_ram|the_altsyncram|auto_generated                                                     ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_ocimem|FTOP_MSOC_cpu_1a_cpu_ociram_sp_ram                                                                                   ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_ocimem                                                                                                                      ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_avalon_reg                                                                                                                  ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_im                                                                                                                      ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_pib                                                                                                                     ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_fifo|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_fifo_cnt_inc                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_fifo|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_fifo_wrptr_inc                                                                  ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_fifo|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_compute_input_tm_cnt                                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_fifo                                                                                                                    ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_dtrace|FTOP_MSOC_cpu_1a_cpu_nios2_oci_trc_ctrl_td_mode                                                                  ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_dtrace                                                                                                                  ; 113   ; 0              ; 102          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_itrace                                                                                                                  ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_dbrk                                                                                                                    ; 98    ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_xbrk                                                                                                                    ; 64    ; 5              ; 61           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_break                                                                                                                   ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci_debug                                                                                                                   ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_nios2_oci                                                                                                                                                            ; 176   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|FTOP_MSOC_cpu_1a_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|FTOP_MSOC_cpu_1a_cpu_register_bank_b                                                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|FTOP_MSOC_cpu_1a_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|FTOP_MSOC_cpu_1a_cpu_register_bank_a                                                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu|the_FTOP_MSOC_cpu_1a_cpu_test_bench                                                                                                                                                           ; 587   ; 3              ; 553          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a|cpu                                                                                                                                                                                               ; 149   ; 1              ; 30           ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1a                                                                                                                                                                                                   ; 149   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|rst_controller|alt_rst_sync_uq1                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|rst_controller                                                                                                                                                                                    ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|irq_mapper                                                                                                                                                                                        ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|avalon_st_adapter                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_mux_001                                                                                                                                                                     ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                               ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                     ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_mux                                                                                                                                                                         ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_demux_004                                                                                                                                                                   ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_demux_003                                                                                                                                                                   ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_demux_002                                                                                                                                                                   ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_demux_001                                                                                                                                                                   ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|rsp_demux                                                                                                                                                                       ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux_004                                                                                                                                                                     ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux_003                                                                                                                                                                     ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux_002                                                                                                                                                                     ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux_001                                                                                                                                                                     ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_mux                                                                                                                                                                         ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_demux_001                                                                                                                                                                   ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|cmd_demux                                                                                                                                                                       ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_006                                                                                                                                                                      ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_005                                                                                                                                                                      ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_004                                                                                                                                                                      ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_003                                                                                                                                                                      ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_002                                                                                                                                                                      ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router_001                                                                                                                                                                      ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router|the_default_decode                                                                                                                                                       ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|router                                                                                                                                                                          ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                       ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                   ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                                ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                        ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                    ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                                 ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                         ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                     ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                                  ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                              ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                     ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                           ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                          ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                       ; 112   ; 4              ; 12           ; 4              ; 91     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                            ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                             ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                         ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                                ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_interconnect_0                                                                                                                                                                                 ; 236   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                        ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|uart_0                                                                                                                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|timer_0                                                                                                                                                                                           ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_debug_slave_sysclk                           ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_debug_slave_tck                              ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_debug_slave_wrapper                                                                                 ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated             ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_ociram_sp_ram                                           ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_ocimem                                                                                        ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_avalon_reg                                                                                    ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_im                                                                                        ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_pib                                                                                       ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc                          ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_fifo                                                                                      ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode                          ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_dtrace                                                                                    ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_itrace                                                                                    ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_dbrk                                                                                      ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_xbrk                                                                                      ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_break                                                                                     ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci_debug                                                                                     ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_nios2_oci                                                                                                                                        ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_register_bank_b                                                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_register_bank_a                                                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1e_sub_cpu_0_cpu_test_bench                                                                                                                                       ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0|cpu                                                                                                                                                                                     ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|sub_cpu_0                                                                                                                                                                                         ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                            ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|oc_ram_0                                                                                                                                                                                          ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e|mm_bridge_0                                                                                                                                                                                       ; 95    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1e                                                                                                                                                                                                   ; 36    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 21           ; 4              ; 82     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 271    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p3_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3|mm_bridge_0                                                                                                                                                                                    ; 86    ; 2              ; 0            ; 2              ; 82     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p3                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 22           ; 4              ; 81     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 270    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p2_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2|mm_bridge_0                                                                                                                                                                                    ; 85    ; 2              ; 0            ; 2              ; 81     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p2                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 12           ; 4              ; 91     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1d_p1_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1|mm_bridge_0                                                                                                                                                                                    ; 95    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1d_p1                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 22           ; 4              ; 81     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 270    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p3_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3|mm_bridge_0                                                                                                                                                                                    ; 85    ; 2              ; 0            ; 2              ; 81     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p3                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 22           ; 4              ; 81     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 270    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p2_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2|mm_bridge_0                                                                                                                                                                                    ; 85    ; 2              ; 0            ; 2              ; 81     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p2                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 12           ; 4              ; 91     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1c_p1_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1|mm_bridge_0                                                                                                                                                                                    ; 95    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1c_p1                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 22           ; 4              ; 81     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 270    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p3_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3|mm_bridge_0                                                                                                                                                                                    ; 85    ; 2              ; 0            ; 2              ; 81     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p3                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 22           ; 4              ; 81     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 270    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p2_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2|mm_bridge_0                                                                                                                                                                                    ; 85    ; 2              ; 0            ; 2              ; 81     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p2                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|rst_controller|alt_rst_sync_uq1                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|rst_controller                                                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|irq_mapper                                                                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|avalon_st_adapter                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_mux                                                                                                                                                                      ; 568   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_demux_004                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_demux_003                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_demux_002                                                                                                                                                                ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|rsp_demux                                                                                                                                                                    ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux_004                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux_003                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux_002                                                                                                                                                                  ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux_001                                                                                                                                                                  ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_mux                                                                                                                                                                      ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_demux_001                                                                                                                                                                ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|cmd_demux                                                                                                                                                                    ; 120   ; 25             ; 2            ; 25             ; 566    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_006                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_005                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_004                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_003                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_002                                                                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router_001                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router|the_default_decode                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|router                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                                                ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|timer_0_s1_agent                                                                                                                                                             ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|oc_ram_0_s1_agent_rsp_fifo                                                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|oc_ram_0_s1_agent|uncompressor                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|oc_ram_0_s1_agent                                                                                                                                                            ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                                                                                            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                                                                                         ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent|uncompressor                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_agent                                                                                                                                              ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_agent                                                                                                                                               ; 300   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|sub_cpu_0_instruction_master_agent                                                                                                                                           ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|sub_cpu_0_data_master_agent                                                                                                                                                  ; 188   ; 37             ; 82           ; 37             ; 143    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                        ; 96    ; 22             ; 45           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|oc_ram_0_s1_translator                                                                                                                                                       ; 112   ; 7              ; 16           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                                                                                    ; 112   ; 4              ; 12           ; 4              ; 91     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|sub_cpu_0_debug_mem_slave_translator                                                                                                                                         ; 112   ; 5              ; 20           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|uart_0_avalon_jtag_slave_translator                                                                                                                                          ; 112   ; 5              ; 31           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|sub_cpu_0_instruction_master_translator                                                                                                                                      ; 101   ; 63             ; 0            ; 63             ; 105    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0|sub_cpu_0_data_master_translator                                                                                                                                             ; 113   ; 12             ; 0            ; 12             ; 105    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_interconnect_0                                                                                                                                                                              ; 236   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r|rfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_r                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w|wfifo|auto_generated                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0|the_FTOP_MSOC_jtag_uart_1a_scfifo_w                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|uart_0                                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|timer_0                                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_debug_slave_wrapper|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_debug_slave_wrapper                                                                        ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_ocimem|FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_ocimem                                                                               ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_avalon_reg                                                                           ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_im                                                                               ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_pib                                                                              ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_fifo|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_fifo                                                                             ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_dtrace|FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_dtrace                                                                           ; 114   ; 0              ; 103          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_itrace                                                                           ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_dbrk                                                                             ; 99    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_xbrk                                                                             ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_break                                                                            ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci_debug                                                                            ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_nios2_oci                                                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_register_bank_b                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_register_bank_a                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu|the_FTOP_MSOC_CPU_1b_p1_sub_cpu_0_cpu_test_bench                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0|cpu                                                                                                                                                                                  ; 149   ; 1              ; 30           ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|sub_cpu_0                                                                                                                                                                                      ; 149   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|oc_ram_0|the_altsyncram|auto_generated                                                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|oc_ram_0                                                                                                                                                                                       ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1|mm_bridge_0                                                                                                                                                                                    ; 95    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|cpu_1b_p1                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 25     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
