//Monica
//november 02, 2007

csl_unit DUT{
   csl_port stim_in_a0 ( input );
   csl_port stim_in_a1 ( input );
   csl_port exp_out_a0 ( output );
   csl_port exp_out_a1 ( output );  
   csl_port clk(input);
   DUT(){
   clk.set_attr(clock);   
}
};
csl_vector stim_vec{
   stim_vec(){
      set_unit_name ( DUT);
      set_direction   ( input );
   }
};
csl_vector exp_vec{
   exp_vec(){
      set_unit_name ( DUT );
      set_direction   ( output );
   }
};

csl_unit a {
  csl_port p1(input);
  csl_port p2(input);
  csl_port p3(output);
  csl_port p4(output);
  csl_port p5(input);
  DUT dut1(.stim_in_a0(p1),.stim_in_a1(p2),.exp_out_a0(p3),.exp_out_a1(p4),.clk(p5));
  a (){}
};

csl_testbench tb{
  csl_signal clk(reg);
DUT dut;
     tb(){
clk.set_attr(clock);
add_logic(clock,clk,10,ns);
}
};
