<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:15.2915</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0036706</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 패널 및 이의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY PANEL AND MANUFACTUING METHOD FOR THE SAME</inventionTitleEng><openDate>2025.09.24</openDate><openNumber>10-2025-0139999</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/122</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 표시 패널은 트랜지스터를 포함하는 회로 소자층, 상기 회로 소자층 상에 배치된 공통 전극, 상기 공통 전극 상에 배치되고, 외측 격벽 개구부 및 내측 격벽 개구부를 갖는 도전성 격벽, 상기 도전성 격벽 상에 배치된 격벽 절연층, 상기 격벽 절연층 상부와 상기 내측 격벽 개구부의 내부에 배치되고, 상기 트랜지스터에 전기적으로 연결된 제1 전극, 상기 제1 전극 상에 배치되고, 상기 도전성 격벽의 일부 및 상기 격벽 절연층을 커버하는 발광 패턴, 및 상기 발광 패턴을 커버하며 상기 도전성 격벽과 전기적으로 연결된 제2 전극을 포함하고, 상기 도전성 격벽의 상기 내측 격벽 개구부는 상기 발광 패턴의 중심에 중첩할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 트랜지스터를 포함하는 회로 소자층;상기 회로 소자층 상에 배치된 공통 전극;상기 공통 전극 상에 배치되고, 외측 격벽 개구부 및 내측 격벽 개구부를 갖는 도전성 격벽;상기 도전성 격벽 상에 배치된 격벽 절연층;상기 격벽 절연층 상부와 상기 내측 격벽 개구부의 내부에 배치되고, 상기 트랜지스터에 전기적으로 연결된 제1 전극;상기 제1 전극 상에 배치되고, 상기 도전성 격벽의 일부 및 상기 격벽 절연층을 커버하는 발광 패턴; 및상기 발광 패턴을 커버하며 상기 도전성 격벽과 전기적으로 연결된 제2 전극을 포함하고,상기 도전성 격벽의 상기 내측 격벽 개구부는 상기 발광 패턴의 중심에 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 내측 격벽 개구부는 다각형 형상을 갖는 표시 패널.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 내측 격벽 개구부는 원형 형상을 갖는 표시 패널.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 도전성 격벽은 상기 공통 전극 상에 배치된 제1 격벽층 및 상기 제1 격벽층 상에 배치된 제2 격벽층을 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 내측 격벽 개구부를 정의하는 상기 제1 격벽층의 제1 내측면과 상기 제2 격벽층의 제2 내측면은 정렬된 표시 패널.</claim></claimInfo><claimInfo><claim>6. 제4 항에 있어서,상기 외측 격벽 개구부는,상기 제1 격벽층의 제1 외측면에 의해 정의된 제1 영역; 및상기 제2 격벽층의 제2 외측면에 의해 정의된 제2 영역을 포함하고,상기 제1 영역의 제1 방향 길이는 상기 제2 영역의 상기 제1 방향 길이보다 크고, 상기 제1 방향은 상기 회로 소자층의 두께 방향에 수직인 표시 패널.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 발광 패턴은 상기 제2 격벽층의 상기 제2 외측면의 적어도 일부를 커버하는 표시 패널.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 제2 전극을 커버하고, 상기 도전성 격벽에 직접적으로 접촉하는 보조 전극을 더 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 보조 전극은 제2 격벽층의 하면을 커버하는 표시 패널.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 보조 전극은 상기 제1 격벽층의 상기 제1 외측면에 접촉하는 표시 패널.</claim></claimInfo><claimInfo><claim>11. 제8 항에 있어서,상기 보조 전극은 상기 도전성 격벽 및 상기 제2 전극과 전기적으로 연결된 표시 패널.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서,상기 보조 전극을 커버하는 하부 봉지 무기패턴을 더 포함하고, 상기 하부 봉지 무기패턴은 단면 상에서 상기 공통 전극과 이격된 표시 패널.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,상기 격벽 절연층 상에 배치되고, 상기 제1 전극의 적어도 일부를 노출하는 발광 개구부를 갖는 화소 정의막을 더 포함하고,상기 발광 개구부는 상기 내측 격벽 개구부와 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>14. 베이스층 상에 트랜지스터를 포함하는 회로 소자층 및 공통 전극을 형성하는 단계;상기 공통 전극 상에 예비 도전성 격벽을 형성하는 단계;상기 예비 도전성 격벽에 내측 격벽 개구부를 형성하는 단계;상기 예비 도전성 격벽 상부와 상기 내측 격벽 개구부 내부에 격벽 절연층을 형성하는 단계;상기 격벽 절연층 상부와 상기 내측 격벽 개구부 내부에 상기 트랜지스터와 전기적으로 연결된 제1 전극 및 제1 전극을 커버하는 화소 정의막을 형성하는 단계;상기 예비 도전성 격벽을 식각하여 외측 격벽 개구부를 갖는 도전성 격벽을 형성하는 단계;상기 제1 전극과 상기 도전성 격벽의 일부를 커버하는 발광 패턴을 형성하는 단계; 및상기 발광 패턴 상에 상기 도전성 격벽과 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함하는 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 예비 도전성 격벽에 상기 내측 격벽 개구부를 형성하는 단계는,상기 내측 격벽 개구부가 다각형 또는 원형 형상을 갖도록 예비 도전성 격벽을 식각하는 단계를 포함하는 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 공통 전극 상에 상기 예비 도전성 격벽을 형성하는 단계는,상기 공통 전극 상에 제1 예비 격벽층을 형성하는 단계; 및상기 제1 예비 격벽층 상에 제2 예비 격벽층을 형성하는 단계를 포함하고,상기 예비 도전성 격벽에 상기 내측 격벽 개구부를 형성하는 단계는,상기 제1 예비 격벽층의 제1 내측면과 상기 제2 예비 격벽층의 제2 내측면이 정렬되도록 상기 예비 도전성 격벽을 식각하는 단계를 포함하는 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 예비 도전성 격벽을 식각하여 상기 외측 격벽 개구부를 갖는 상기 도전성 격벽을 형성하는 단계는,상기 제1 예비 격벽층 및 상기 제2 예비 격벽층을 1차 식각하는 단계; 및상기 제1 예비 격벽층을 2차 식각하여 제1 격벽층 및 제2 격벽층을 형성하는 단계를 포함하는 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제14 항에 있어서,상기 제2 전극을 커버하고, 상기 도전성 격벽에 직접 접촉하여 상기 도전성 격벽과 상기 제2 전극을 전기적으로 연결하는 보조 전극을 형성하는 단계를 더 포함하는 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 보조 전극을 커버하고, 단면 상에서 상기 공통 전극과 이격된 하부 봉지 무기패턴을 형성하는 단계를 더 포함하는 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>20. 트랜지스터를 포함하는 회로 소자층;상기 회로 소자층 상에 배치된 공통 전극;상기 공통 전극 상에 배치된 제1 격벽층 및 상기 제1 격벽층 상에 배치된 제2 격벽층을 포함하고, 외측 격벽 개구부 및 내측 격벽 개구부를 갖는 도전성 격벽;상기 도전성 격벽 상부와 상기 내측 격벽 개구부의 내부에 배치되고, 상기 내측 격벽 개구부를 통해 트랜지스터에 전기적으로 연결된 제1 전극;상기 제1 전극 상에 배치되고, 상기 제2 격벽층의 일부를 커버하는 발광 패턴;상기 발광 패턴을 커버하는 제2 전극; 및상기 제2 전극을 커버하고, 상기 제2 격벽층의 하면 및 상기 제1 격벽층의 제1 외측면에 접촉하는 보조 전극을 포함하고,평면 상에서 상기 외측 격벽 개구부는 상기 내측 격벽 개구부를 에워싸고, 상기 보조 전극은 상기 도전성 격벽 및 상기 제2 전극과 전기적으로 연결된 표시 패널.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YANG, Hee Jun</engName><name>양희준</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.15</receiptDate><receiptNumber>1-1-2024-0295871-02</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240036706.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f47d4789c04765067c0eb3c4e61d37fee6c2f469515f5dab16cd69091ee23dc3d141cc733c3ddac5c7a7b3ae8407750b8006628cfbc91984</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf770ce4ac1a755561d268fd2a259d60cdaede59230d6dac948fc457283ca6a090eca5dea8407f45c9b2925e9ec18ba7fde03af752e60663dc</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>