
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/usb_fs_nb_pe/rtl/usb_fs_tx.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Copyright ETH Zurich.</pre>
<pre style="margin:0; padding:0 ">   3: // Copyright Luke Valenty (TinyFPGA project, https://github.com/tinyfpga/TinyFPGA-Bootloader).</pre>
<pre style="margin:0; padding:0 ">   4: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   5: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: module usb_fs_tx (</pre>
<pre style="margin:0; padding:0 ">   8:   // A 48MHz clock is required to receive USB data at 12MHz</pre>
<pre style="margin:0; padding:0 ">   9:   // it's simpler to juse use 48MHz everywhere</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input  logic clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input  logic rst_ni,  // asyc reset</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input  logic link_reset_i, // USB reset, sync to 48 MHz, active high</pre>
<pre style="margin:0; padding:0 ">  13: </pre>
<pre style="margin:0; padding:0 ">  14:   // Oscillator test mode (constantly output JK)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   input  logic tx_osc_test_mode_i,</pre>
<pre style="margin:0; padding:0 ">  16: </pre>
<pre style="margin:0; padding:0 ">  17:   // bit strobe from rx to align with senders clock</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  logic bit_strobe_i,</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // output enable to take ownership of bus and data out</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   output logic usb_oe_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22:   output logic usb_d_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   output logic usb_se0_o,</pre>
<pre style="margin:0; padding:0 ">  24: </pre>
<pre style="margin:0; padding:0 ">  25:   // pulse to initiate new packet transmission</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   input  logic pkt_start_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   output logic pkt_end_o,</pre>
<pre style="margin:0; padding:0 ">  28: </pre>
<pre style="margin:0; padding:0 ">  29:   // pid_i to send</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   input  logic [3:0] pid_i,</pre>
<pre style="margin:0; padding:0 ">  31: </pre>
<pre style="margin:0; padding:0 ">  32:   // tx logic pulls data until there is nothing available</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   input  logic tx_data_avail_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   output logic tx_data_get_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   input  logic [7:0] tx_data_i</pre>
<pre style="margin:0; padding:0 ">  36: );</pre>
<pre style="margin:0; padding:0 ">  37: </pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   typedef enum logic [2:0] {Idle, Sync, Pid, DataOrCrc160, Crc161, Eop, OscTest} state_e;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:   typedef enum logic [1:0] {OsIdle, OsWaitByte, OsTransmit} out_state_e;</pre>
<pre style="margin:0; padding:0 ">  41: </pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="margin:0; padding:0 ">  43:   /////////////////////////</pre>
<pre style="margin:0; padding:0 ">  44:   // Signal Declarations //</pre>
<pre style="margin:0; padding:0 ">  45:   /////////////////////////</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   logic [3:0] pid_q, pid_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   logic bitstuff;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:   logic bitstuff_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   logic bitstuff_q2;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:   logic bitstuff_q3;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:   logic bitstuff_q4;</pre>
<pre style="margin:0; padding:0 ">  52: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:   logic [5:0] bit_history;</pre>
<pre style="margin:0; padding:0 ">  54: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:   state_e      state_d, state_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:   out_state_e  out_state_d, out_state_q;</pre>
<pre style="margin:0; padding:0 ">  57: </pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:   logic [7:0] data_shift_reg_q, data_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:   logic [7:0] oe_shift_reg_q, oe_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:   logic [7:0] se0_shift_reg_q, se0_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:   logic data_payload_q, data_payload_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:   logic tx_data_get_q, tx_data_get_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:   logic byte_strobe_q, byte_strobe_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:   logic [4:0] bit_history_d, bit_history_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   logic [2:0] bit_count_d, bit_count_q;</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   logic [15:0] crc16_d, crc16_q;</pre>
<pre style="margin:0; padding:0 ">  69: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  70:   logic oe_q, oe_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:   logic usb_d_q, usb_d_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   logic usb_se0_q, usb_se0_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   logic [2:0] dp_eop_q, dp_eop_d;</pre>
<pre style="margin:0; padding:0 ">  74: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic test_mode_start;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic serial_tx_data;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic serial_tx_oe;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic serial_tx_se0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic crc16_invert;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic pkt_end;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic out_nrzi_en;</pre>
<pre style="margin:0; padding:0 ">  82: </pre>
<pre style="margin:0; padding:0 ">  83:   // save packet parameters at pkt_start_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   always_ff @(posedge clk_i or negedge rst_ni) begin : proc_pid</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:       pid_q <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:       if (link_reset_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:         pid_q <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:       end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:         pid_q <= pid_d;</pre>
<pre style="margin:0; padding:0 ">  92:       end</pre>
<pre style="margin:0; padding:0 ">  93:     end</pre>
<pre style="margin:0; padding:0 ">  94:   end</pre>
<pre style="margin:0; padding:0 ">  95: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   assign pid_d = pkt_start_i ? pid_i : pid_q;</pre>
<pre style="margin:0; padding:0 ">  97: </pre>
<pre style="margin:0; padding:0 ">  98: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   assign serial_tx_data = data_shift_reg_q[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   assign serial_tx_oe = oe_shift_reg_q[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   assign serial_tx_se0 = se0_shift_reg_q[0];</pre>
<pre style="margin:0; padding:0 "> 102: </pre>
<pre style="margin:0; padding:0 "> 103: </pre>
<pre style="margin:0; padding:0 "> 104:   // serialize sync, pid_i, data payload, and crc16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   assign bit_history = {serial_tx_data, bit_history_q};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   assign bitstuff    = bit_history == 6'b111111;</pre>
<pre style="margin:0; padding:0 "> 107: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   always_ff @(posedge clk_i or negedge rst_ni) begin : proc_bitstuff</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:       bitstuff_q  <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:       bitstuff_q2 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:       bitstuff_q3 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:       bitstuff_q4 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:       if (link_reset_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:         bitstuff_q  <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:         bitstuff_q2 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:         bitstuff_q3 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:         bitstuff_q4 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:       end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:         bitstuff_q  <= bitstuff;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:         bitstuff_q2 <= bitstuff_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:         bitstuff_q3 <= bitstuff_q2;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:         bitstuff_q4 <= bitstuff_q3;</pre>
<pre style="margin:0; padding:0 "> 125:       end</pre>
<pre style="margin:0; padding:0 "> 126:     end</pre>
<pre style="margin:0; padding:0 "> 127:   end</pre>
<pre style="margin:0; padding:0 "> 128: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   assign pkt_end   = bit_strobe_i && se0_shift_reg_q[1:0] == 2'b01;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   assign pkt_end_o = pkt_end;</pre>
<pre style="margin:0; padding:0 "> 131: </pre>
<pre style="margin:0; padding:0 "> 132: </pre>
<pre style="margin:0; padding:0 "> 133:   /////////</pre>
<pre style="margin:0; padding:0 "> 134:   // FSM //</pre>
<pre style="margin:0; padding:0 "> 135:   /////////</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   always_comb begin : proc_fsm</pre>
<pre style="margin:0; padding:0 "> 137:     // Default assignments</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     state_d          = state_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     data_shift_reg_d = data_shift_reg_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     oe_shift_reg_d   = oe_shift_reg_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:     se0_shift_reg_d  = se0_shift_reg_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:     data_payload_d   = data_payload_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     tx_data_get_d    = tx_data_get_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:     bit_history_d    = bit_history_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     bit_count_d      = bit_count_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     test_mode_start  = 0;</pre>
<pre style="margin:0; padding:0 "> 147: </pre>
<pre style="margin:0; padding:0 "> 148: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     unique case (state_q)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:       Idle : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:         if (tx_osc_test_mode_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:           state_d         = OscTest;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:           test_mode_start = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:         end else if (pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:           state_d = Sync;</pre>
<pre style="margin:0; padding:0 "> 156:         end</pre>
<pre style="margin:0; padding:0 "> 157:       end</pre>
<pre style="margin:0; padding:0 "> 158: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:       Sync : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:         if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:           state_d = Pid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:           data_shift_reg_d = 8'b10000000;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:           oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:           se0_shift_reg_d = 8'b00000000;</pre>
<pre style="margin:0; padding:0 "> 165:         end</pre>
<pre style="margin:0; padding:0 "> 166:       end</pre>
<pre style="margin:0; padding:0 "> 167: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:       Pid : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:         if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:           if (pid_q[1:0] == 2'b11) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:             state_d = DataOrCrc160;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:           end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:             state_d = Eop;</pre>
<pre style="margin:0; padding:0 "> 174:           end</pre>
<pre style="margin:0; padding:0 "> 175: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:           data_shift_reg_d = {~pid_q, pid_q};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:           oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:           se0_shift_reg_d = 8'b00000000;</pre>
<pre style="margin:0; padding:0 "> 179:         end</pre>
<pre style="margin:0; padding:0 "> 180:       end</pre>
<pre style="margin:0; padding:0 "> 181: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:       DataOrCrc160 : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:         if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:           if (tx_data_avail_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:             state_d = DataOrCrc160;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:             data_payload_d = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:             tx_data_get_d = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:             data_shift_reg_d = tx_data_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:             oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:             se0_shift_reg_d = 8'b00000000;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:           end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:             state_d = Crc161;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:             data_payload_d = 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:             tx_data_get_d = 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:             data_shift_reg_d = ~{crc16_q[8], crc16_q[9], crc16_q[10], crc16_q[11], crc16_q[12], crc16_q[13], crc16_q[14], crc16_q[15]};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:             oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:             se0_shift_reg_d = 8'b00000000;</pre>
<pre style="margin:0; padding:0 "> 198:           end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:         end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:           tx_data_get_d = 0;</pre>
<pre style="margin:0; padding:0 "> 201:         end</pre>
<pre style="margin:0; padding:0 "> 202:       end</pre>
<pre style="margin:0; padding:0 "> 203: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:       Crc161 : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:         if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:           state_d = Eop;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:           data_shift_reg_d = ~{crc16_q[0], crc16_q[1], crc16_q[2], crc16_q[3], crc16_q[4], crc16_q[5], crc16_q[6], crc16_q[7]};</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:           oe_shift_reg_d = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:           se0_shift_reg_d = 8'b00000000;</pre>
<pre style="margin:0; padding:0 "> 210:         end</pre>
<pre style="margin:0; padding:0 "> 211:       end</pre>
<pre style="margin:0; padding:0 "> 212: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:       Eop : begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:         if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:           state_d = Idle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:           oe_shift_reg_d = 8'b00000111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:           se0_shift_reg_d = 8'b00000111;</pre>
<pre style="margin:0; padding:0 "> 218:         end</pre>
<pre style="margin:0; padding:0 "> 219:       end</pre>
<pre style="margin:0; padding:0 "> 220: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:       OscTest: begin</pre>
<pre style="margin:0; padding:0 "> 222:         // Oscillator test mode: toggle constantly</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:         if (!tx_osc_test_mode_i && byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:           oe_shift_reg_d   = 8'b00000000;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:           state_d = Idle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:         end else if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:           data_shift_reg_d = 8'b00000000;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:           oe_shift_reg_d   = 8'b11111111;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:           se0_shift_reg_d  = 8'b00000000;</pre>
<pre style="margin:0; padding:0 "> 230:         end</pre>
<pre style="margin:0; padding:0 "> 231:       end</pre>
<pre style="margin:0; padding:0 "> 232:     endcase</pre>
<pre style="margin:0; padding:0 "> 233: </pre>
<pre style="margin:0; padding:0 "> 234:     // Logic closely coupled to the FSM</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     if (pkt_start_i) begin</pre>
<pre style="margin:0; padding:0 "> 236:       // We need to have a inter-packed delay between</pre>
<pre style="margin:0; padding:0 "> 237:       // 2 and 6.5 bit times (see USB 2.0 spec / 7.1.18.1)</pre>
<pre style="margin:0; padding:0 "> 238:       // The latency in the rest of the system is approximately (measured)</pre>
<pre style="margin:0; padding:0 "> 239:       // 3.68 bit-times, so we only introduce 1 bit-time here</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:       bit_count_d   = 7; // 8-7 = 1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:       bit_history_d = 0;</pre>
<pre style="margin:0; padding:0 "> 242: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     end else if (bit_strobe_i) begin</pre>
<pre style="margin:0; padding:0 "> 244:       // bitstuff</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:       if (bitstuff /* && !serial_tx_se0*/) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:         bit_history_d       = bit_history[5:1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:         data_shift_reg_d[0] = 0;</pre>
<pre style="margin:0; padding:0 "> 248: </pre>
<pre style="margin:0; padding:0 "> 249:       // normal deserialize</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:       end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:         bit_count_d = bit_count_q + 1;</pre>
<pre style="margin:0; padding:0 "> 252: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:         data_shift_reg_d  = (data_shift_reg_q >> 1);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:         oe_shift_reg_d    = (oe_shift_reg_q >> 1);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:         se0_shift_reg_d   = (se0_shift_reg_q >> 1);</pre>
<pre style="margin:0; padding:0 "> 256: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:         bit_history_d = bit_history[5:1];</pre>
<pre style="margin:0; padding:0 "> 258:       end</pre>
<pre style="margin:0; padding:0 "> 259:     end</pre>
<pre style="margin:0; padding:0 "> 260:   end</pre>
<pre style="margin:0; padding:0 "> 261: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:   always_comb begin : proc_byte_str</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:     if (bit_strobe_i && !bitstuff && !pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:       byte_strobe_d = (bit_count_q == 3'b000);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:       byte_strobe_d = 0;</pre>
<pre style="margin:0; padding:0 "> 267:     end</pre>
<pre style="margin:0; padding:0 "> 268: </pre>
<pre style="margin:0; padding:0 "> 269:   end</pre>
<pre style="margin:0; padding:0 "> 270: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:   assign tx_data_get_o = tx_data_get_q;</pre>
<pre style="margin:0; padding:0 "> 272: </pre>
<pre style="margin:0; padding:0 "> 273:   // calculate crc16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:   assign crc16_invert = serial_tx_data ^ crc16_q[15];</pre>
<pre style="margin:0; padding:0 "> 275: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:   always_comb begin : proc_crc16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:     crc16_d = crc16_q; // default assignment</pre>
<pre style="margin:0; padding:0 "> 278: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:     if (pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:       crc16_d = 16'b1111111111111111;</pre>
<pre style="margin:0; padding:0 "> 281:     end</pre>
<pre style="margin:0; padding:0 "> 282: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:     if (bit_strobe_i && data_payload_q && !bitstuff_q4 && !pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:       crc16_d = {crc16_q[14:0], 1'b0} ^ ({16{crc16_invert}} & 16'b1000000000000101);</pre>
<pre style="margin:0; padding:0 "> 285:     end</pre>
<pre style="margin:0; padding:0 "> 286:   end</pre>
<pre style="margin:0; padding:0 "> 287: </pre>
<pre style="margin:0; padding:0 "> 288:   ///////////////////////</pre>
<pre style="margin:0; padding:0 "> 289:   // Regular Registers //</pre>
<pre style="margin:0; padding:0 "> 290:   ///////////////////////</pre>
<pre style="margin:0; padding:0 "> 291: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292:   always_ff @(posedge clk_i or negedge rst_ni) begin : proc_reg</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 293:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:       state_q           <= Idle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:       data_payload_q    <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:       data_shift_reg_q  <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:       oe_shift_reg_q    <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:       se0_shift_reg_q   <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:       tx_data_get_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:       byte_strobe_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:       bit_history_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:       bit_count_q       <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:       crc16_q           <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:       if (link_reset_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:         state_q           <= Idle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:         data_payload_q    <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:         data_shift_reg_q  <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 309:         oe_shift_reg_q    <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:         se0_shift_reg_q   <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:         tx_data_get_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 312:         byte_strobe_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 313:         bit_history_q     <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:         bit_count_q       <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:         crc16_q           <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:       end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:         state_q           <= state_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:         data_payload_q    <= data_payload_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 319:         data_shift_reg_q  <= data_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:         oe_shift_reg_q    <= oe_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:         se0_shift_reg_q   <= se0_shift_reg_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:         tx_data_get_q     <= tx_data_get_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:         byte_strobe_q     <= byte_strobe_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:         bit_history_q     <= bit_history_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:         bit_count_q       <= bit_count_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:         crc16_q           <= crc16_d;</pre>
<pre style="margin:0; padding:0 "> 327:       end</pre>
<pre style="margin:0; padding:0 "> 328:     end</pre>
<pre style="margin:0; padding:0 "> 329:   end</pre>
<pre style="margin:0; padding:0 "> 330: </pre>
<pre style="margin:0; padding:0 "> 331:   ///////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 332:   // nrzi and differential driving //</pre>
<pre style="margin:0; padding:0 "> 333:   ///////////////////////////////////</pre>
<pre style="margin:0; padding:0 "> 334: </pre>
<pre style="margin:0; padding:0 "> 335:   // Output FSM</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:   always_comb begin : proc_out_fsm</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     out_state_d          = out_state_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     out_nrzi_en          = 1'b0;</pre>
<pre style="margin:0; padding:0 "> 339: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:     unique case (out_state_q)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:       OsIdle: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:         if (pkt_start_i || test_mode_start) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 343:           out_state_d = OsWaitByte;</pre>
<pre style="margin:0; padding:0 "> 344:         end</pre>
<pre style="margin:0; padding:0 "> 345:       end</pre>
<pre style="margin:0; padding:0 "> 346: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:       OsWaitByte: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:         if (byte_strobe_q) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:           out_state_d = OsTransmit;</pre>
<pre style="margin:0; padding:0 "> 350:         end</pre>
<pre style="margin:0; padding:0 "> 351:       end</pre>
<pre style="margin:0; padding:0 "> 352: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:       OsTransmit: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:         out_nrzi_en          = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:         if ((bit_strobe_i && !serial_tx_oe)) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:           out_state_d = OsIdle;</pre>
<pre style="margin:0; padding:0 "> 357:         end</pre>
<pre style="margin:0; padding:0 "> 358:       end</pre>
<pre style="margin:0; padding:0 "> 359: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:       default : out_state_d = OsIdle;</pre>
<pre style="margin:0; padding:0 "> 361:     endcase</pre>
<pre style="margin:0; padding:0 "> 362:   end</pre>
<pre style="margin:0; padding:0 "> 363: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:   always_comb begin : proc_diff</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:     usb_d_d   = usb_d_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:     usb_se0_d = usb_se0_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:     oe_d     = oe_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:     dp_eop_d = dp_eop_q;</pre>
<pre style="margin:0; padding:0 "> 369: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:     if (pkt_start_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:       usb_d_d = 1; // J -> first bit will be K (start of sync)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:       dp_eop_d = 3'b100; // Eop: {SE0, SE0, J}</pre>
<pre style="margin:0; padding:0 "> 373: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:     end else if (bit_strobe_i && out_nrzi_en) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:       oe_d = serial_tx_oe;</pre>
<pre style="margin:0; padding:0 "> 376: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:       if (serial_tx_se0) begin</pre>
<pre style="margin:0; padding:0 "> 378:         // Eop</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:         dp_eop_d = dp_eop_q >> 1;</pre>
<pre style="margin:0; padding:0 "> 380: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:         if (dp_eop_q[0]) begin</pre>
<pre style="margin:0; padding:0 "> 382:           // last bit of Eop: J</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:           usb_d_d   = 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:           usb_se0_d = 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:         end else begin</pre>
<pre style="margin:0; padding:0 "> 386:           // first two bits of Eop: SE0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:           usb_se0_d = 1;</pre>
<pre style="margin:0; padding:0 "> 388:         end</pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:       end else if (serial_tx_data) begin</pre>
<pre style="margin:0; padding:0 "> 391:         // value should stay the same, do nothing</pre>
<pre style="margin:0; padding:0 "> 392: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:       end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:         usb_d_d = !usb_d_q;</pre>
<pre style="margin:0; padding:0 "> 395:       end</pre>
<pre style="margin:0; padding:0 "> 396: </pre>
<pre style="margin:0; padding:0 "> 397:       // Set to J state when OE=0 to avoid</pre>
<pre style="margin:0; padding:0 "> 398:       // glitches</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:       if (!oe_d) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:         usb_d_d = 1;</pre>
<pre style="margin:0; padding:0 "> 401:       end</pre>
<pre style="margin:0; padding:0 "> 402:     end</pre>
<pre style="margin:0; padding:0 "> 403: </pre>
<pre style="margin:0; padding:0 "> 404:   end</pre>
<pre style="margin:0; padding:0 "> 405: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:   always_ff @(posedge clk_i or negedge rst_ni) begin : proc_diff_reg</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:       dp_eop_q             <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:       oe_q                 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:       usb_d_q              <= 1; // J state = idle state</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:       usb_se0_q            <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:       out_state_q          <= OsIdle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:       if (link_reset_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:         dp_eop_q             <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:         oe_q                 <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:         usb_d_q              <= 1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:         usb_se0_q            <= 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:         out_state_q          <= OsIdle;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:       end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:         dp_eop_q             <= dp_eop_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:         oe_q                 <= oe_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:         usb_d_q              <= usb_d_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:         usb_se0_q            <= usb_se0_d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:         out_state_q          <= out_state_d;</pre>
<pre style="margin:0; padding:0 "> 426:       end</pre>
<pre style="margin:0; padding:0 "> 427:     end</pre>
<pre style="margin:0; padding:0 "> 428:   end</pre>
<pre style="margin:0; padding:0 "> 429: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:   assign usb_oe_o  = oe_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:   assign usb_d_o   = usb_d_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:   assign usb_se0_o = usb_se0_q;</pre>
<pre style="margin:0; padding:0 "> 433: </pre>
<pre style="margin:0; padding:0 "> 434: endmodule</pre>
<pre style="margin:0; padding:0 "> 435: </pre>
</body>
</html>
