{"patent_id": "10-2022-0022221", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0126240", "출원번호": "10-2022-0022221", "발명의 명칭": "3차원 적층 신호 분배망 구조의 뉴로모픽 반도체", "출원인": "동국대학교 산학협력단", "발명자": "한기진"}}
{"patent_id": "10-2022-0022221", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "반도체에 있어서,수평 방향으로 적층된 복수의 레이어들;상기 복수의 레이어들 각각에 구비된 복수의 수평 배열들; 및상기 복수의 레이어 사이를 연결하며, 상기 복수의 수평 배열들을 전기적으로 연결하는 복수의 수직 배열들;을포함하는, 반도체."}
{"patent_id": "10-2022-0022221", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복수의 레이어들은 복수의 메모리 소자들을 포함하는, 반도체."}
{"patent_id": "10-2022-0022221", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 복수의 수평 배열들 각각은 상기 복수의 메모리 소자들을 전기적으로 연결하는 복수의 저항 소자들로 구성되는,반도체."}
{"patent_id": "10-2022-0022221", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 복수의 수직 배열들 각각은 상기 복수의 수평 배열들을 전기적으로 연결하는 시냅스 소자들로 구성되는,반도체."}
{"patent_id": "10-2022-0022221", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 복수의 레이어들 중 상위 레이어 및 하위 레이어에 복수의 뉴런 소자들이 연결되는, 반도체."}
{"patent_id": "10-2022-0022221", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시예에 따른 뉴로모픽 반도체는 수평 방향으로 적층된 복수의 레이어들, 복수의 레이어들 각각에 구 비된 복수의 수평 배열들, 복수의 레이어 사이를 연결하며, 복수의 수평 배열들을 전기적으로 연결하는 복수의 수직 배열들을 포함한다."}
{"patent_id": "10-2022-0022221", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 3차원의 적층된 형태의 신호 분배망으로서, 모노리틱 3차원 인터커넥트의 공정 가이드라인을 제공하 기 위한 3차원 적층 신호 분배망 구조를 가지는 뉴로모픽 반도체에 관한 것이다."}
{"patent_id": "10-2022-0022221", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "근자에 들어, 인공지능 및 기계학습의 응용 기술에 대한 수요가 증가하고 있다. 이에 따라, 기계학습을 통해 최 적의 성능으로 인공지능 기술을 구현할 수 있는 반도체 소자 기술에 관한 연구가 활발히 진행되고 있다. 반도체 소자 기술 중에서도, 미소 반도체 공정을 통해 인간의 뇌 신경망에서 뉴런-시냅스 간의 연산 작용을 모 사한 뉴로모픽(neuromorphic) 반도체 기술이 제시되고 있다. 뉴로모픽 반도체 기술은, 종래 기술에 따른 폰노이 만 방식 아키텍처가 아닌, 기계학습 및 인공지능에 최적화된 새로운 컴퓨터 아키텍처에 기반을 두고 있다. 이에 따라, 고성능 소형 인공지능 시스템의 구현을 향후 가능하게 할 것으로 기대되고 있다. 차세대 적층 기술인 모노리틱 3차원(monolithic 3D, M3D) 기술을 뉴로모픽 시스템의 구현에 적용하는 연구가 진 행되고 있다. 상기한 M3D 기술을 통해 구현되는 뉴로모픽 시스템은 2차원 및 3차원 방향으로 적층되는 뉴로시냅틱 소자들과 각 소자들을 연결하여 신경망 회로를 구현하도록 하는 수직 및 수평방향 인터커넥트로 구성될 수 있다. 다만, 현재 뉴로모픽 반도체의 실현을 위해 반도체 공정 단위에서의 집적화(integrated) 수준이 더욱 높아져야 한다."}
{"patent_id": "10-2022-0022221", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은, 상기한 문제점을 해결하기 위해, M3D 기술을 적용하여 구현되는 뉴로모픽 시스템에서 수직 및 수평 방향의 연결체(인터커넥트)를 통한 소자간의 신호 분배망 모델을 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2022-0022221", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 반도체에 있어서, 수평 방향으로 적층된 복수의 레이어들; 상기 복수의 레이어들 각각에 구비된 복수의 수평 배열들; 및 상기 복수의 레이어 사이를 연결하며, 상기 복수의 수평 배열들을 전기 적으로 연결하는 복수의 수직 배열들;을 포함할 수 있다. 또한, 상기 복수의 레이어들은 복수의 메모리 소자들을 포함할 수 있다. 또한, 상기 복수의 수평 배열들 각각은 상기 복수의 메모리 소자들을 전기적으로 연결하는 복수의 저항 소자들 로 구성될 수 있다. 또한, 상기 복수의 수직 배열들 각각은 상기 복수의 수평 배열들을 전기적으로 연결하는 시냅스 소자들로 구성 될 수 있다. 또한, 상기 복수의 레이어들 중 상위 레이어 및 하위 레이어에 복수의 뉴런 소자들이 연결될 수 있다."}
{"patent_id": "10-2022-0022221", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 의하면, 뉴로모픽 반도체에 적용될 수 있는 인터커넥트의 신호 전달 특성을 예측하고, 평가하며, 설 계에 반영할 수 있다. 또한, 본 발명에 의하면, M3D 인터커넥트의 구조 및 물성 파라미터 변동 및 연결 상태 변경에 따른 뉴로모픽 반 도체의 신호 분배망의 전달 특성을 예측할 수 있다."}
{"patent_id": "10-2022-0022221", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서의 용어 설명 이하에서 설명되는 모든 실시 예들은 본 발명의 이해를 돕기 위해 예시적으로 나타낸 것이며, 여기에 설명된 실 시 예들과 다르게 변형되어 다양한 실시 형태로 실시될 수 있다. 또한, 본 발명을 설명함에 있어서, 관련된 공 지 기능 혹은 공지 구성요소에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경 우, 그 구체적인 설명은 생략하도록 한다. 첨부된 도면은 발명의 이해를 돕기 위해서 실제 축척대로 도시된 것이 아니라 일부 구성요소의 치수가 과장되게 도시될 수 있으며, 각 구성요소들에 참조번호를 기재할 때, 동일한 구성요소들에 대해서는 다른 도면에 표시되 더라도 가능한 한 동일한 부호로 표시하였다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소 의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 ' 접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속될 수 있지만, 그 구성 요소와 그 다른 구성요소 사이에 또 다른 구성 요소가 '연결', '결합' 또는 '접속'될 수도 있다고 이해 되어야 할 것이다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이 고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 발명에 대한 다양한 변형 실시 예들이 있을 수 있다. 그리고, 본 명세서 및 청구범위에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어서는 안되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원 칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 또한, 본 출원에서 사용된 단수의 표현은 문맥상 명백히 다른 것을 뜻하지 않는 한, 복수의 표현을 포함한다. 도 1 설명 도 1은 본 명세서의 실시예에 따른 뉴로모픽 반도체 또는 뉴로모픽 시스템에 이용될 수 있는 M3D 3차원 신호 분 배망 구조를 도시한다. 도 1에 도시된 바와 같이, 본 명세서에서 제안하는 뉴로모픽 시스템에 적용될 수 있는 M3D 3차원 신호 분배망 구조는 하기와 같이 구성될 수 있다. 먼저, 도 1을 참조하면, 뉴로모픽 반도체에 적용되는 3차원 신호 분배망 구조는 2차원 크로스바 배열들(111, 112, 113) 및 이 중 수평 배열들이 배치되는 복수의 레이어(121, 122, 123, 124)를 포함할 수 있다. 여기서, 수직 배열들은 각 레이어들을 연결하는 인터커넥트 구조인 MIV(monolithic inter-tier via)로 구성될 수 있다. 복수의 레이어들 중 상위 레이어에는 복수의 단자(예를 들면, T1, T2, T3, T4, T5, T6)가 구비될 수 있다. 복수의 단자에는 복수의 뉴런 소자들이 각각 연결될 수 있다. 복수의 뉴런 소자들 각각은 하위 레이어에 구비된 복수의 단자(예를 들면, R1, R2, R3, R4, R5, R6)에 연 결된 복수의 뉴런 소자들로 신호를 전송할 수 있다. 도 2 설명 도 2는 도 1의 신호 분배망 구조의 등가회로를 도시한다. 도 2에 도시된 바와 같이, 도 2의 수직 배열들은 수평 배열(211, 212)들을 연결하는 시냅스 소자들로 구성 될 수 있으며, 시냅스 소자의 동작 상태에 따라 연결 상태가 변경될 수 있다. 3차원 신호 분배 구조의 총 레이어 수, 입출력 단자의 수 및 레이어 당 인터커넥트의 수는 설계 방식에 따 라 변경될 수 있다. 예를 들면, 수평 배열들(211, 212)은 저항 모델 또는 시냅스 소자 모델이 될 수 있으며, 수직 배열들은 수 평 배열들을 연결하는 저항 모델들로 구성될 수 있다. 수평 배열들(211, 212)의 저항 소자들의 선폭, 선 두께, 선 간격 및 전기전도도 값에 따라 저항값이 변경될 수 있다. 시냅스 소자는 기존의 메모리 소자 등가회로 모델을 적용할 수 있다. 수직 배열들의 저항값은 via의 두께, 레이어 간격 및 전기 전도도 값에 따라 변경될 수 있다. 수직 배열들 및 수평 배열들(211, 212, 213)로 구성된 등가회로 모델은 각 배열들에 내재된 소자들의 저항, 자 기 인덕턴스, 커패시턴스, 상호 인덕턴스 및 커패시턴스를 포함할 수 있다. 다만, M3D 집적 구조에서의 각 배열 들의 길이 및 뉴로모픽 시스템의 동작 주파수 범위를 고려할 때, 인덕턴스 및 커패시턴스에 의한 전기적, 자기 적 결합 효과는 무시할 수 있으며, 순수한 저항 모델로 근사할 수 있다. 수직 배열들 및 수평 배열들에 포함된 각 저항 소자에서, 저항의 전기전도도는 동작 온도에 따라 변경되는 값이 다. 전기전도도는 각 배열들의 온도에 따라 저항값의 편차가 발생한다. 따라서, 각 배열들의 전기 전도도는 온 도의 영향을 고려하여 서로 다른 값으로 설정되어야 한다. 또한, 각 배열들의 온도를 예측하기 위해 전기-열 해 석을 통해 도출된 인터커넥트 및 주변 매질의 온도 분포가 입력되어야 한다. 도 3 설명 도 3은 도 1 및 도 2에서 설명된 수직/수평 배열들의 실제 구조를 도시한다. 도 3에 도시된 바와 같이, 3차원 신호 분배망 구조의 수직 배열들은 도 3의 좌측에 표시된 MIV 모델 이 될 수 있다. 또한, 도 3을 참조하면, 3차원 신호 분배망 구조의 수평 배열들은 종래 기술에 따른 반도체가 될 수 있다. 도 4 설명 도 4는 도 3의 MIV의 구조를 도시한다. 도 4에 도시된 바와 같이, MIV는 특정 소재로 구성된 기판 사이를 관통하는 금속 기둥들로 구성될 수 있다. 여기서, 기판은 절연체가 될 수 있다. 예를 들면, 금속 기둥들은 앞서 도 1 및 도 2를 통해 설명한 수평 배열들 사이의 전기 전도체 역할을 할 수 있다. 도 5 설명 도 5는 도 3의 반도체의 구조를 도시한다. 도 5에 도시된 바와 같이, 반도체는 기판 위에 격자 형태 구조 및 격자 형태 구조가 교차하는 지점마 다 구비되는 메모리 소자들을 포함할 수 있다. 본 명세서의 해석 방법 이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실 시 예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있 다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이 고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래 의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2022-0022221", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 명세서의 실시예에 따른 뉴로모픽 반도체 또는 뉴로모픽 시스템에 이용될 수 있는 M3D 3차원 신호 분 배망 구조를 도시한다. 도 2는 도 1의 신호 분배망 구조의 등가회로를 도시한다. 도 3은 도 1 및 도 2에서 설명된 수직/수평 배열들의 실제 구조를 도시한다.도 4는 도 3의 MIV의 구조를 도시한다. 도 5는 도 3의 반도체의 구조를 도시한다."}
