<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üëáüèº üòû üñáÔ∏è Ordinateur bas√© sur les vannes NOR: √† l'int√©rieur de l'ordinateur de commande embarqu√© Apollo üë©üèø‚Äçüîß ü•® üë©üèº‚Äçüåæ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="R√©cemment, nous avons particip√© √† la restauration de l' ordinateur de contr√¥le embarqu√© Apollo, un ordinateur qui √©tait responsable du contr√¥le, de la...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Ordinateur bas√© sur les vannes NOR: √† l'int√©rieur de l'ordinateur de commande embarqu√© Apollo</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/472792/">  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">R√©cemment, nous avons particip√© √† la restauration de l'</a> ordinateur de contr√¥le embarqu√© Apollo, un ordinateur qui √©tait responsable du contr√¥le, de la navigation et de la surveillance √† bord des missions Apollo volant vers la Lune.  Cet ordinateur historique a √©t√© l'un des premiers √† utiliser des circuits int√©gr√©s (CI) et son processeur a √©t√© enti√®rement construit sur des vannes NOR (le deuxi√®me type de CI, un amplificateur de lecture, a √©t√© utilis√© dans la m√©moire de l'ordinateur).  Dans cet article, je d√©crirai l'architecture et la conception du CPU. <br><br><h2>  Architecture informatique d'Apollo Control </h2><br><img src="https://habrastorage.org/getpro/habr/post_images/f69/7d2/d2b/f697d2d2bad17f528a245a0043e2ce90.jpg"><br>  <i>Plateaux s√©par√©s de l'ordinateur de commande Apollo.</i>  <i>Le plateau de gauche contient une logique bas√©e sur les portes NOR.</i>  <i>√Ä droite - m√©moire et composants auxiliaires.</i> <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">L'</a> ordinateur de guidage Apollo (AGC) a √©t√© d√©velopp√© dans les ann√©es 1960 pour permettre aux missions Apollo de voler vers la lune.  √Ä une √©poque o√π la plupart des ordinateurs occupaient de l'espace d'un r√©frig√©rateur pleine grandeur √† une pi√®ce enti√®re, l'AGC √©tait quelque chose d'unique - il √©tait assez petit pour tenir √† bord du vaisseau spatial Apollo, pesait 32 kg et ne prenait pas plus de 0,03 m <sup>3</sup> (30 litres). <br><a name="habracut"></a><br>  L'ordinateur AGC est de 15 bits.  Il est √©trange de rencontrer une taille de mot qui n'est pas une puissance de deux, mais dans les ann√©es 1960, avant m√™me que les octets ne deviennent populaires, les ordinateurs utilisaient une vari√©t√© de tailles de mot.  15 bits ont fourni une pr√©cision suffisante pour l'atterrissage sur la lune (et utilis√© des donn√©es avec une pr√©cision double et triple si n√©cessaire), donc 16 bits augmenteraient simplement la taille et le poids de l'ordinateur inutilement. <br><br>  L'instruction AGC √©tait situ√©e dans un mot de 15 bits et comprenait 3 bits, indiquant le code d'op√©ration, et 12 bits, indiquant l'adresse en m√©moire.  Malheureusement, ces volumes n'√©taient toujours pas suffisants, de sorte que l'ordinateur a utilis√© de nombreuses astuces et solutions de contournement, et l'architecture s'est av√©r√©e plut√¥t maladroite.  Une adresse m√©moire de 12 bits ne peut acc√©der qu'aux mots 4K.  Dans le m√™me temps, AGC avait 2 000 mots dans la RAM principale et 36 000 mots dans la m√©moire centrale.  Pour acc√©der √† toute la m√©moire, AGC a utilis√© un syst√®me de commutation de banque de m√©moire sophistiqu√© et plusieurs registres.  En d'autres termes, la m√©moire √©tait accessible uniquement en morceaux de 256 mots, et la ROM - en morceaux de taille l√©g√®rement plus grande. <br><br>  3 bits pour le code d'op√©ration n'√©taient pas suffisants pour indiquer directement 34 instructions possibles, donc l'AGC a utilis√© des astuces avec l'extension de la valeur des instructions et le fait que certaines instructions avaient du sens de s'ex√©cuter uniquement avec certaines cellules de m√©moire.  De plus, des astuces telles que des adresses ¬´magiques¬ª en m√©moire ont √©t√© utilis√©es - par exemple, l'√©criture dans la cellule ¬´d√©calage vers la droite¬ª a effectu√© un d√©calage au niveau du bit, √©liminant ainsi le besoin d'une instruction de ¬´d√©calage vers la droite¬ª distincte.  Il y avait √©galement des instructions combinant plusieurs actions √† la fois. <br><br>  L'architecture AGC √©tait assez simple, m√™me selon les normes des ann√©es 1960.  Bien qu'il ait √©t√© cr√©√© √† une √©poque de mainframes complexes et puissants, les capacit√©s d'AGC √©taient tr√®s limit√©es;  en termes de puissance et d'architecture, il est comparable aux premiers microprocesseurs.  Ses points forts √©taient sa taille compacte et ses grandes capacit√©s pour fournir des donn√©es d'entr√©e et de sortie en temps r√©el. <br><br>  Le sch√©ma architectural ci-dessous montre les principaux composants de l'AGC.  J'ai mis en √©vidence en couleur les parties sur lesquelles je m'attarde plus en d√©tail.  AGC avait un petit ensemble de registres et un module arithm√©tique simple traitant uniquement de l'addition.  Il n'avait que 36 000 mots de ROM et 2 000 mots de RAM.  Le ¬´bus d'√©criture¬ª √©tait le principal moyen de transfert de donn√©es entre les composants.  Des instructions de d√©codage et un g√©n√©rateur de s√©quence ont g√©n√©r√© des impulsions de commande pour l'AGC. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/60b/5fa/3e1/60b5fa3e19a473055f9364fac1df8e88.jpg"><br>  <i>Sch√©ma fonctionnel AGC</i> <br><br>  Environ la moiti√© du diagramme est occup√©e par la m√©moire, ce qui refl√®te le fait que dans de nombreux aspects, l'architecture AGC a √©t√© d√©velopp√©e autour de sa m√©moire.  Comme la plupart des ordinateurs dans les ann√©es 1960, AGC a utilis√© la m√©moire centrale, stockant chaque bit dans un minuscule anneau de ferrite (noyau) enfil√© sur un treillis m√©tallique.  √âtant donn√© que chaque bit n√©cessitait un noyau physique s√©par√©, la quantit√© de cette m√©moire √©tait radicalement inf√©rieure √† celle d'un semi-conducteur moderne.  Une caract√©ristique distinctive de la m√©moire sur les c≈ìurs √©tait que la lecture d'un mot de la m√©moire le supprimait, donc apr√®s chaque acc√®s, cette valeur devait √™tre r√©√©crite.  AGC avait √©galement une m√©moire ROM fixe, les fameux <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">noyaux cousus</a> - ils √©taient utilis√©s pour stocker des programmes et √©taient physiquement cousus avec des fils (voir ci-dessous). <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ef2/724/d84/ef2724d84b9c6240b02427fc24ef3a83.jpg"><br>  <i>M√©moire rapproch√©e sur les noyaux cousus</i> <br><br><h2>  Vannes NOR </h2><br>  AGC a √©t√© l'un des premiers ordinateurs √† utiliser IP.  Les possibilit√©s de ces premiers IP √©taient tr√®s limit√©es;  sur les puces AGC (ci-dessous), il n'y avait que six transistors et huit r√©sistances, et ensemble, ils ont mis en ≈ìuvre une porte NOR avec trois entr√©es. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/258/c26/1f6/258c261f6d06ff7537280d6205631ec3.jpg"><br>  <i>Vanne NOR double avec trois entr√©es AGC.</i>  <i>Dix fils √† l'ext√©rieur du cristal sont connect√©s aux contacts externes du CI.</i> <br><br>  La d√©signation sch√©matique de la vanne NOR est indiqu√©e ci-dessous.  Il s'agit de la porte logique la plus simple: si toutes les entr√©es sont √©gales √† z√©ro, alors la sortie est √©gale √† un.  Vous pourriez √™tre surpris, mais une porte NOR suffit pour cr√©er un ordinateur.  NOR est une vanne universelle: toute autre vanne logique peut √™tre r√©alis√©e sur sa base.  Par exemple, lors de la combinaison de toutes les entr√©es NOR, nous obtenons un onduleur.  Apr√®s avoir plac√© l'onduleur √† la sortie du NOR, nous obtenons une vanne OU.  En pla√ßant les onduleurs aux entr√©es de la porte NOR, nous obtenons une porte ET.  Et √† partir de ces portes, vous pouvez construire une logique plus complexe: d√©clencheurs, additionneurs et compteurs. <br><br>  La valve NAND a la m√™me polyvalence.  Dans les circuits modernes, pour des raisons techniques, les NAND sont utilis√©s plus souvent que les NOR.  Dans le cours populaire " <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">De NAND √† Tetris</a> " d√©crit comment cr√©er un ordinateur √† partir de vannes NAND, jusqu'√† la mise en ≈ìuvre du jeu "Tetris".  Tout d'abord, un ensemble de portes logiques est construit √† partir de NAND (NON, ET, OU, XOR, multiplexeur, d√©multiplexeur).  Ensuite, des blocs de construction plus grands sont cr√©√©s √† partir d'eux (d√©clencheur, additionneur, compteur, ALU, registre) et √† partir d'eux - un ordinateur. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/508/de6/6ef/508de66ef3b9b88d05adc5f216b91be1.jpg"><br>  <i>La porte NOR donne 1, si elle a 0 sur toutes les entr√©es. Si au moins une des entr√©es a 1, alors le NOR donne 0.</i> <br><br>  Tr√®s souvent, dans AGC rencontre un composant tel que RS-trigger (set-reset, set / reset).  Ce circuit est compos√© de deux portes NOR et stocke un bit de donn√©es.  Le bit 1 est stock√© √† l'entr√©e d√©finie et le bit 0 est stock√© √† l'entr√©e de r√©initialisation. Autrement dit, l'impulsion 1, appliqu√©e √† l'entr√©e d√©finie, ferme la vanne sup√©rieure et active la vanne inf√©rieure, de sorte que la sortie 1 se r√©v√®le. L'impulsion 1, appliqu√©e pour r√©initialiser l'entr√©e, fait le contraire. .  Si 0 est appliqu√© aux deux entr√©es, le d√©clencheur se souvient de son √©tat pr√©c√©dent, jouant le r√¥le d'un lecteur.  Dans la section suivante, nous montrerons comment les registres sont cr√©√©s √† partir d'un d√©clencheur. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e0a/0a2/0b4/e0a0a20b41a43e4e9ceb701b27d6719b.jpg"><br>  <i>D√©clenchement RS de deux portes NOR.</i>  <i>Une valve, lorsqu'elle est ouverte, ferme l'autre.</i>  <i>Une ligne au-dessus de l'une des sorties indique qu'elle compl√®te l'autre.</i> <br><br><h2>  Registres </h2><br>  AGC poss√®de un petit ensemble de registres pour le stockage temporaire de valeurs en dehors de la m√©moire principale.  Le registre principal est le lecteur (A) utilis√© dans de nombreuses op√©rations arithm√©tiques.  Il a √©galement un registre de compteur Z, des registres de blocs arithm√©tiques X et Y, un tampon B, une adresse de retour Q et quelques autres (dans les ordinateurs modernes, la pile est utilis√©e pour appeler des routines et en revenir, mais √† cette √©poque, les programmeurs devaient √©crire la pile eux-m√™mes pour la r√©cursivit√© )  Pour l'acc√®s √† la m√©moire, il y a un registre d'adresse m√©moire S et pour les donn√©es, un registre de m√©moire tampon G. De plus, AGC a des registres dans la m√©moire principale - par exemple, des compteurs d'entr√©e / sortie. <br><br>  Le diagramme ci-dessous montre le sch√©ma de registre AGC, simplifi√© pour le cas avec un bit et deux registres.  Chaque bit de registre a un d√©clencheur utilisant le sch√©ma d√©crit pr√©c√©demment (bleu et violet).  Les donn√©es sont transf√©r√©es vers et depuis les registres via le bus d'√©criture (rouge).  Pour √©crire dans le registre, le d√©clencheur est r√©initialis√© par un signal clair (CQG ou CZG, vert).  Ensuite, le signal "d'√©criture" (WQG ou WZG, orange) permet aux donn√©es qui transitent par le bus d'√©criture de d√©finir le d√©clencheur de registre correspondant.  Pour lire le registre, le signal de lecture (RQG ou RZG, cyan) passe la sortie de d√©clenchement via l'amplificateur d'enregistrement au bus d'enregistrement et est utilis√© dans d'autres parties de l'AGC.  Le sch√©ma de registre complet est plus complexe, il a plusieurs registres 16 bits, mais le sch√©ma de base est le suivant. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2dd/574/2d6/2dd5742d6a82569618121f3a6382fefc.jpg"><br>  <i>Fonctionnement simplifi√© du registre AGC</i> <br><br>  Le tableau des registres illustre trois points cl√©s.  Premi√®rement, le circuit de registre est construit √† partir de portes NOR.  Deuxi√®mement, le mouvement des donn√©es est construit autour du bus d'√©criture.  Enfin, les actions des registres d√©pendent de certains signaux de commande arrivant au bon moment. <br><br><h2>  Module arithm√©tique </h2><br>  La plupart des ordinateurs ont un <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">p√©riph√©rique de logique arithm√©tique</a> qui effectue des op√©rations arithm√©tiques et bool√©ennes.  Par rapport aux ordinateurs modernes, le module arithm√©tique d'AGC est tr√®s limit√©: il n'effectue que l'addition de quantit√©s de 16 bits, il est donc appel√© module arithm√©tique et non module arithm√©tique et logique (le reste des op√©rations est effectu√© par le biais de diverses astuces; par exemple, la soustraction est effectu√©e par addition, avant laquelle pour l'un des arguments, les bits sont invers√©s, etc.). <br><br>  Le diagramme ci-dessous montre un bit du module arithm√©tique AGC.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">L'additionneur complet</a> (rouge) calcule la somme de deux bits et porte.  Le transfert est transf√©r√© √† l'additionneur suivant - de cette fa√ßon, ils peuvent √™tre combin√©s pour ajouter des mots plus longs (pour acc√©l√©rer le transfert des transferts dans des cas comme 111111111111111 + 1, AGC utilise un additionneur avec un <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">saut de transfert</a> ). <br><br><img src="https://habrastorage.org/getpro/habr/post_images/4a7/a6d/054/4a7a6d0548b3ea363789cbe7fb49e63c.jpg"><br><br>  Les registres X et Y (violet et vert) fournissent deux bits d'entr√©e √† l'additionneur.  Ils sont impl√©ment√©s √† l'aide des d√©clencheurs d√©j√† d√©crits sur les vannes NOR.  La boucle bleue √©crit les valeurs dans les registres X et Y conform√©ment aux signaux de commande.  Le sch√©ma est assez compliqu√©, car il vous permet de stocker des constantes et des valeurs avec un d√©calage dans les registres, mais je n'entrerai pas dans cette rubrique.  Faites attention au signal de commande A2X, qui transf√®re la valeur du registre A au registre X;  nous lui reviendrons plus tard. <br><br>  La photo ci-dessous montre la mise en ≈ìuvre physique du circuit AGC.  Ce module impl√©mente quatre bits pour les registres et un module arithm√©tique.  Les rectangles noirs sont des adresses IP plates;  chaque module a deux cartes avec 60 puces chacune, et un total de 240 portes NOR.  Le module arithm√©tique et les registres sont assembl√©s √† partir de quatre modules identiques, chacun traitant quatre bits;  ceci est similaire √† la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">section microprocesseur</a> . <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ec2/b20/51a/ec2b2051a591e1444a970d0c6eb21a3b.jpg"><br>  <i>Le module arithm√©tique et les registres sont assembl√©s √† partir de quatre modules identiques.</i>  <i>Les modules sont install√©s dans des emplacements de A8 √† A11.</i> <br><br><h2>  Ex√©cution des instructions </h2><br>  Cette section d√©crit la s√©quence d'op√©rations que l'AGC effectue pour ex√©cuter l'instruction.  En particulier, je montrerai comment fonctionne l'instruction ADS (ajouter au stockage).  Cette instruction lit la valeur de la m√©moire, l'ajoute au lecteur (registre A) et enregistre la somme √† la fois dans l'additionneur et dans la m√©moire.  Il s'agit d'une instruction unique, mais pour son ex√©cution, AGC prend plusieurs √©tapes et de nombreuses valeurs sont d√©plac√©es ici et l√†. <br><br>  Le temporisateur d'instruction est impl√©ment√© en raison du sous-syst√®me de m√©moire sur les noyaux magn√©tiques.  En particulier, la lecture d'une valeur de la m√©moire efface la valeur stock√©e, donc apr√®s chaque lecture, la valeur doit √™tre r√©√©crite.  De plus, lors de l'acc√®s √† la m√©moire, il y a un d√©lai entre la d√©signation de l'adresse et la r√©ception des donn√©es.  En cons√©quence, chaque cycle d'horloge passe 12 √©tapes pour la lecture et l'enregistrement ult√©rieur.  Chaque intervalle de temps (de T1 √† T12) dure un peu moins de microsecondes, et le cycle entier dure 11,7 Œºs, et est appel√© le temps de cycle de m√©moire (MCT). <br><br><img src="https://habrastorage.org/getpro/habr/post_images/d96/839/08a/d9683908aea50b1f70485d0e787cdfb5.jpg"><br>  <i>Module de m√©moire √† noyau magn√©tique effa√ßable d'AGC.</i>  <i>Il stocke 2 feuilles, chaque bit est stock√© √† l'aide d'un petit anneau de ferrite s√©par√©.</i> <br><br>  MCT est l'unit√© de base de m√©moire pour l'ex√©cution des instructions.  Une instruction typique n√©cessite deux cycles d'horloge: l'un pour extraire l'instruction de la m√©moire, le second pour effectuer l'op√©ration.  Par cons√©quent, une instruction typique prend deux MCT (23,4 Œºs), ce qui nous donne 43 000 instructions par seconde (compar√© aux processeurs modernes et √† leurs milliards d'instructions par seconde, c'est extr√™mement lent). <br><br>  AGC traite les instructions, les divisant en sous-commandes, chacune prenant un cycle d'horloge de m√©moire.  Par exemple, une instruction ADS se compose de deux sous-commandes: ADS0 (ajout) et STD2 (appel de l'instruction suivante).  Le diagramme ci-dessous montre le mouvement des donn√©es dans l'AGC pour ex√©cuter l'instruction ADS0.  12 mesures vont de gauche √† droite. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/48f/cca/d82/48fccad826389951d668d809754c5fcf.jpg"><br><br>  Les √©tapes les plus importantes sont les suivantes: <br>  T1: l'adresse d'op√©rande est copi√©e du registre d'instructions B vers le registre d'adresse m√©moire S pour d√©marrer la lecture depuis la m√©moire. <br>  T4: l'op√©rande est lu de la m√©moire au registre de donn√©es de la m√©moire G. <br>  T5: l'op√©rande est copi√© de G vers l'additionneur Y. La valeur du lecteur A est copi√©e vers l'additionneur X. <br>  T6: l'additionneur calcule la somme U, et la copie dans le registre de donn√©es de la m√©moire G. <br>  T8: le compteur de programme Z est copi√© dans le registre d'adresse m√©moire S en pr√©paration de la r√©ception de la prochaine instruction de la m√©moire. <br>  T10: La somme du registre de donn√©es de la m√©moire G est r√©√©crite dans la m√©moire. <br>  T11: le montant U est copi√© sur le lecteur A. <br><br>  Bien qu'il s'agisse d'une simple instruction de sommation, de nombreuses donn√©es sont transmises √† plusieurs reprises ici sur 12 intervalles de temps.  Et √† chacune de ces actions un signal de contr√¥le sp√©cifique est associ√©;  par exemple, le signal A2X dans l'intervalle T5 copie la valeur du lecteur A dans le registre X. Pour copier le registre G dans le registre Y, deux impulsions de commande sont n√©cessaires: RG (lire G) et WY (√©crire Y).  Dans la section suivante, je vais expliquer comment le module de commande AGC g√©n√®re les signaux de commande n√©cessaires pour chaque instruction. <br><br><h2>  Module de commande </h2><br>  Comme la plupart des ordinateurs, le module de contr√¥le AGC d√©code chaque instruction et g√©n√®re des signaux de contr√¥le qui indiquent au reste du processeur ce qu'il doit faire.  L'AGC utilise un module de commande pr√©programm√© compos√© de vannes NOR pour g√©n√©rer des signaux.  AGC n'utilise pas de microcode;  il n'a pas de microinstructions et ne contr√¥le pas la m√©moire, car cela prendrait trop d'espace physique. <br><br>  Le c≈ìur du module de commande AGC est appel√© le g√©n√©rateur de point de croisement.  Il prend une sous-commande et l'une des p√©riodes et g√©n√®re des signaux de contr√¥le pour cette combinaison.  Il peut √™tre imagin√© sous la forme d'un r√©seau, sur lequel les sous-commandes vont dans une direction, et les segments temporels dans l'autre, et chacun des points d'intersection a son propre signal de commande. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/823/4c6/65d/8234c665d5ef9aa344ac6b36aa34ac03.jpg"><br>  <i>Le g√©n√©rateur d'intersection n√©cessite de nombreux composants et est divis√© en trois modules;</i>  <i>Il s'agit du module A6.</i>  <i>Faites attention aux fils ajout√©s qui changent le circuit.</i>  <i>Il s'agit d'une premi√®re version d'un module de test sur le terrain;</i>  <i>les modules de vol n'avaient d√©j√† aucun fil.</i> <br><br>  Pour plus d'efficacit√©, le module de contr√¥le final est hautement optimis√©.  Les instructions ayant un comportement similaire sont combin√©es et trait√©es ensemble par le g√©n√©rateur d'intersection, ce qui r√©duit la taille du circuit requis.  Par exemple, AGC a une instruction ¬´ajouter √† un lecteur avec une double pr√©cision¬ª (DAS).  Comme il √©quivaut approximativement √† deux ajouts de mots simples, les sous-commandes DAS1 et ADS0 du g√©n√©rateur d'intersection ont une logique commune.  Le diagramme ci-dessous montre le circuit g√©n√©rateur d'intersection pour l'intervalle de temps T5, et la logique de la sous-commande ADS0 (utilisant le signal DAS1) est mise en √©vidence.  Par exemple, un signal 5K est g√©n√©r√© √† partir d'une combinaison de DAS1 et T5. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2fa/632/0c8/2fa6320c814c37539e39b105502c520c.jpg"><br><br>  Mais que sont les signaux 5K et 5L?  Ceci est une autre optimisation.  De nombreuses impulsions de commande sont souvent aliment√©es ensemble, donc au lieu de les g√©n√©rer directement, le g√©n√©rateur d'intersection g√©n√®re des signaux interm√©diaires pour les intersections.  Par exemple, 5K g√©n√®re des impulsions de commande A2X et RG, et 5L g√©n√®re une impulsion de commande WY.  Le diagramme ci-dessous montre comment le signal A2X est g√©n√©r√©: l'un des 8 signaux diff√©rents (y compris 5K) g√©n√®re A2X.  Des circuits similaires g√©n√®rent d'autres signaux de commande.  Ces optimisations ont permis de r√©duire la taille du g√©n√©rateur d'intersection, mais celui-ci est toujours rest√© volumineux et est devenu jusqu'√† trois modules. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f6f/1eb/3fe/f6f1eb3fef7bf5a9501721d41fbf0384.jpg"><br><br>  En r√©sum√©, nous pouvons dire que le module de contr√¥le est charg√© de dire au CPU ce qu'il doit faire pour ex√©cuter l'instruction.  Tout d'abord, les instructions sont divis√©es en sous-commandes.  Le g√©n√©rateur d'intersection g√©n√®re les impulsions de contr√¥le n√©cessaires pour chaque intervalle de temps et sous-commande, indiquant aux registres, au module arithm√©tique et √† la m√©moire ce qu'ils doivent faire. <br><br>  En r√®gle g√©n√©rale, les instructions se composaient de deux sous-commandes, mais il y avait des exceptions.  Certaines instructions, telles que la multiplication ou la division, n√©cessitaient l'utilisation de nombreuses sous-commandes, car elles comportaient de nombreuses √©tapes.  √Ä l'inverse, l'instruction de saut √† TC utilise une sous-commande, car elle n'a besoin que d'appeler l'instruction suivante. <br><br>  D'autres processeurs ont utilis√© diff√©rentes approches pour g√©n√©rer des signaux de commande.  6502 et de nombreux autres premiers microprocesseurs ont d√©cod√© des instructions √† l'aide d'un r√©seau logique programmable (PLA) qui impl√©mente la logique ET / OU via une m√©moire morte. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/7f2/5cc/744/7f25cc7445e19ed5166871137f09ef45.jpg"><br>  <i>Microprocesseur 6502.</i> <br><br><h2>  Conclusion </h2><br>  Ce fut une visite passionnante de l'ordinateur de commande embarqu√© Apollo.  Afin de ne pas trop l'√©tirer, je me suis concentr√© sur les instructions d'addition ADS et quelques impulsions de contr√¥le (A2X, RG et WY).  J'esp√®re que vous avez une id√©e de comment assembler un ordinateur √† partir d'√©l√©ments aussi primitifs que les vannes NOR. <br><br>  La partie la plus visible de l'architecture est le chemin de donn√©es: un module arithm√©tique, des registres et un bus de donn√©es.  Les registres AGC sont bas√©s sur des d√©clencheurs simples √† partir de portes NOR.  Et bien que le module arithm√©tique AGC ne puisse que faire des ajouts, l'ordinateur peut toujours g√©rer l'ensemble des op√©rations, y compris la multiplication, la division et les op√©rations bool√©ennes. <br><br>  Cependant, le chemin de donn√©es n'est qu'une partie de l'ordinateur.<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Parmi les autres composants critiques, il existe un module de contr√¥le qui indique aux composants ce qu'ils doivent faire. </font><font style="vertical-align: inherit;">L'approche utilis√©e dans AGC est bas√©e sur un g√©n√©rateur d'intersection qui utilise une logique hautement optimis√©e et cod√©e en dur pour g√©n√©rer les impulsions de commande correctes pour des sous-commandes et des intervalles de temps sp√©cifiques. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gr√¢ce √† ces capacit√©s, l'AGC a fourni des conseils, une navigation et un contr√¥le √† bord des missions Apollo et a permis d'atterrir sur la lune. </font><font style="vertical-align: inherit;">Il a √©galement stimul√© le d√©but de l'industrie des circuits int√©gr√©s en utilisant 60% des circuits int√©gr√©s fabriqu√©s aux √âtats-Unis en 1963. Par cons√©quent, les ordinateurs modernes doivent beaucoup √† AGC et √† ses composants NOR simples. </font></font><br><br><img src="https://habrastorage.org/getpro/habr/post_images/4a0/698/fe2/4a0698fe2f8ad8f4717d966bffc3a3e4.jpg"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">AGC travaille dans un laboratoire connect√© √† un oscilloscope Tektronix vintage</font></font></i> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr472792/">https://habr.com/ru/post/fr472792/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr472776/index.html">Sauvegarde, partie 7: Conclusions</a></li>
<li><a href="../fr472778/index.html">5 fa√ßons d'utiliser le Raspberry Pi</a></li>
<li><a href="../fr472780/index.html">Pourquoi √©viter les amis ou comment j'ai perdu tous mes avantages</a></li>
<li><a href="../fr472782/index.html">Pourquoi 3D Headache / Part 8 Defocus et l'avenir de la 3D</a></li>
<li><a href="../fr472790/index.html">Antiquit√©s: i-Mate Jasjar, un communicateur pour les entreprises</a></li>
<li><a href="../fr472796/index.html">OUI flanche FAANG * ou [guide pratique] sur la recherche d'emploi aux USA / Europe pour sp√©cialiste informatique</a></li>
<li><a href="../fr472798/index.html">Cartes Yandex pour l'application Taxi</a></li>
<li><a href="../fr472802/index.html">MIRO est une plate-forme de robot int√©rieure ouverte. Partie 2 - Conception de robots</a></li>
<li><a href="../fr472810/index.html">√Ä l'administrateur syst√®me d√©butant: comment mettre de l'ordre dans le chaos</a></li>
<li><a href="../fr472812/index.html">Le serveur ¬´s'√©teint¬ª si le test de fum√©e du centre de donn√©es ¬´prend feu¬ª?</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>