{"patent_id": "10-2022-0129391", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0049915", "출원번호": "10-2022-0129391", "발명의 명칭": "전달 게이트 스위치 제어 방식의 전류 메모리 회로", "출원인": "서울과학기술대학교 산학협력단", "발명자": "김성권"}}
{"patent_id": "10-2022-0129391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "상호 직렬 및 병렬로 접속되어 전류 메모리 회로를 구성하는 복수의 N형 반도체 스위칭 소자;상호 직렬 및 병렬로 접속되어 상기 복수의 N형 반도체 스위칭 소자와 함께 전류 메모리 회로를 구성하는 복수의 P형 반도체 스위칭 소자; 및상기 복수의 N형 및 P형 반도체 스위칭 소자로 구성된 전류 메모리 회로의 전류 미러(current mirror) 부분에설치되며, 스위칭 온(ON) 동작으로 전류 메모리 회로에 마련되어 있는 지원 커패시터(support capacitor)에 전압을 충전하고, 스위칭 오프(OFF) 동작으로 상기 지원 커패시터에 충전된 전압이 전류로 전환되어 출력되도록하는 전달 게이트(transmission gate) 스위치를 포함하는 전달 게이트 스위치 제어 방식의 전류 메모리 회로."}
{"patent_id": "10-2022-0129391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 N형 반도체 스위칭 소자는 N형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 구성된것을 특징으로 하는 전달 게이트 스위치 제어 방식의 전류 메모리 회로."}
{"patent_id": "10-2022-0129391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 P형 반도체 스위칭 소자는 P형 MOSFET으로 구성된 것을 특징으로 하는 전달 게이트 스위치 제어 방식의 전류 메모리 회로."}
{"patent_id": "10-2022-0129391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 전달 게이트 스위치는 N-MOSFET와 P-MOSFET가 서로 마주보도록 결합되어 한 쌍을 이루도록 구성된 것을 특징으로 하는 전달 게이트 스위치 제어 방식의 전류 메모리 회로."}
{"patent_id": "10-2022-0129391", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 전달 게이트 스위치는 N-MOSFET의 드레인(drain) 단자가 P-MOSFET의 소스(source) 단자와 접속되고, N-MOSFET의 소스 단자는 P-MOSFET의 드레인 단자와 접속되어 N-MOSFET와 P-MOSFET가 한 쌍을 이루도록 구성된 것을 특징으로 하는 전달 게이트 스위치 제어 방식의 전류 메모리 회로."}
{"patent_id": "10-2022-0129391", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 전달 게이트 스위치 제어 방식의 전류 메모리 회로에 관한 것이다. 본 발명에 따른 전달 게이트 스위치 제어 방식의 전류 메모리 회로는, 상호 직렬 및 병렬로 접속되어 전류 메모 리 회로를 구성하는 복수의 N형 반도체 스위칭 소자; 상호 직렬 및 병렬로 접속되어 복수의 N형 반도체 스위칭 (뒷면에 계속)"}
{"patent_id": "10-2022-0129391", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전류 메모리 회로에 관한 것으로서, 더 상세하게는 기존의 모스 스위치(MOS Switch)에서 발생하던 클 락-피드스루(Clock-Feedthrough)와 전하주입(Charge-Injection)으로 인한 저장되는 전류 데이터의 오류와, 선 형성의 문제를 해결하여 한층 발전된 전류모드 신호처리를 가능하게 하는 전달 게이트 스위치 제어 방식의 전류메모리 회로에 관한 것이다."}
{"patent_id": "10-2022-0129391", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "오늘날 인공지능 소프트웨어 기술이 발달함에 따라 기존의 프로세서는 높은 전력 소비로 인해 그 한계를 보이고 있다. 기존의 컴퓨터 하드웨어는 폰 노이만 구조의 직렬 시스템과 전압 모드 신호 처리를 수행하기 때문에 많은 데이터를 빠르게 처리하려면 고주파의 고속 프로세서를 필요로 한다. 이때, 고주파 프로세서는 전압 모드로 신 호처리를 하는데, 전력 소비는 주파수에 비례하고 전압의 제곱에 비례하기 때문에 고전력 소비가 이루어진다. 이와 같은 고전력 소비는 인공지능 기술의 확장성에 장애가 되고 있으며, 이에 따라 저전력 프로세서에 대한 수 요가 급증하고 있다. 위와 같은 문제에 대한 솔루션으로 신호처리의 병렬 시스템과 전류 모드 신호처리가 대안으로 제시되고 있다. 이 중 전류 모드 신호처리의 핵심 소자로 전류 메모리(Current Memory)가 있다. 도 1은 종래 전류 메모리 회로를 나타낸 도면이다. 도 1을 참조하면 종래 전류 메모리 회로는 상호 직렬 및 병렬로 접속되어 전류 메모리 회로를 구성하는 복 수의 N형 반도체 스위칭 소자와, 상호 직렬 및 병렬로 접속되어 상기 복수의 N형 반도체 스위칭 소자(11 0)와 함께 전류 메모리 회로를 구성하는 복수의 P형 반도체 스위칭 소자를 포함하여 구성된다. 이상과 같은 구성을 가지는 종래 전류 메모리 회로는 짧은 전류 저장 시간과, 전류를 저장할 때, 도 2의 (b)에 도시된 바와 같이, 모스 스위치(MOS Switch) 에서 발생하는 클락-피드스루(Clock-Feedthrough)와 전하 주 입(Charge-Injection) 문제로 인해 저장되는 전류 데이터의 오류와, 선형성의 문제가 있다. 즉, 모스 스위치 가 ON → OFF 동작할 때, 모스 스위치 구조에서는 커패시터에 저장된 전압값에 오류가 발생하게 된다. 한편, 한국 공개특허공보 제10-2017-0110395호(특허문헌 1)에는 \"동작 속도를 향상시키는 반도체 메모리 장치\" 가 개시되어 있는 바, 이에 따른 반도체 메모리 장치는 복수의 워드라인들, 복수의 비트라인들, 및 복수의 센스 라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 및 상기 메모리 셀 어레이에 포함된 복수의 메모리 셀들 각각에 셀 전류를 제공하여 리드 동작 또는 라이트 동작을 수행하는 주변 회로를 포함하고, 상기 주변 회로는 상기 복수의 워드라인들 각각의 위치에 따라, 상기 셀 전류를 제어하는 것을 특징으로 한다. 이상과 같은 특허문헌 1의 경우, 복수의 메모리 셀들 각각의 위치에 따라, 셀에 흐르는 전류를 변화시킴으로써, 동작 속도를 향상시킬 수 있는 장점이 있기는하나, 여기에서도 또한 NMOS 트랜지스터 또는 PMOS 트랜지스터에서 발생하는 클락-피드스루(Clock-Feedthrough)와 전하 주입(Charge-Injection) 문제로 인해 저장되는 전류 데이 터의 오류와, 선형성의 문제를 내포하고 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 한국 공개특허공보 제10-2017-0110395호(2017.10.11. 공개)"}
{"patent_id": "10-2022-0129391", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상기와 같은 사항을 종합적으로 감안하여 창출된 것으로서, 입력단으로 입력된 전류가 복사되는 트랙 (track) 모드와 커패시터에 충전된 전압을 유지하고 있는 홀드(hold) 모드의 동작 제어에 전달 게이트 스위치 (Transmission Gate Switch)를 사용함으로써, 기존의 모스 스위치(MOS Switch)에서 발생하던 클락-피드스루 (Clock-Feedthrough)와 전하주입(Charge-Injection)으로 인한 저장되는 전류 데이터의 오류와, 선형성의 문제 를 해결하여 한층 발전된 전류모드 신호처리를 가능하게 하는 전달 게이트 스위치 제어 방식의 전류 메모리 회 로를 제공함에 그 목적이 있다."}
{"patent_id": "10-2022-0129391", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기의 목적을 달성하기 위하여 본 발명에 따른 전달 게이트 스위치 제어 방식의 전류 메모리 회로는, 상호 직렬 및 병렬로 접속되어 전류 메모리 회로를 구성하는 복수의 N형 반도체 스위칭 소자; 상호 직렬 및 병렬로 접속되어 상기 복수의 N형 반도체 스위칭 소자와 함께 전류 메모리 회로를 구성하는 복수 의 P형 반도체 스위칭 소자; 및 상기 복수의 N형 및 P형 반도체 스위칭 소자로 구성된 전류 메모리 회로의 전류 미러(current mirror) 부분에 설치되며, 스위칭 온(ON) 동작으로 전류 메모리 회로에 마련되어 있는 지원 커패시터(support capacitor)에 전 압을 충전하고, 스위칭 오프(OFF) 동작으로 상기 지원 커패시터에 충전된 전압이 전류로 전환되어 출력되도록 하는 전달 게이트(transmission gate) 스위치를 포함하는 점에 그 특징이 있다. 여기서, 상기 N형 반도체 스위칭 소자는 N형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 구성될 수 있다. 또한, 상기 P형 반도체 스위칭 소자는 P형 MOSFET으로 구성될 수 있다. 또한, 상기 전달 게이트 스위치는 N-MOSFET와 P-MOSFET가 서로 마주보도록 결합되어 한 쌍을 이루도록 구성될 수 있다. 이때, 상기 전달 게이트 스위치는 N-MOSFET의 드레인(drain) 단자가 P-MOSFET의 소스(source) 단자와 접속되고, N-MOSFET의 소스 단자는 P-MOSFET의 드레인 단자와 접속되어 N-MOSFET와 P-MOSFET가 한 쌍을 이루도록 구성될 수 있다."}
{"patent_id": "10-2022-0129391", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "이와 같은 본 발명에 의하면, 입력단으로 입력된 전류가 복사되는 트랙(track) 모드와 커패시터에 충전된 전압 을 유지하고 있는 홀드(hold) 모드의 동작 제어에 전달 게이트 스위치(Transmission Gate Switch)를 사용함으로 써, 기존의 모스 스위치(MOS Switch)에서 발생하던 클락-피드스루(Clock-Feedthrough)와 전하주입(Charge- Injection)으로 인해 저장되는 전류 데이터의 오류와, 선형성의 문제를 해결하여 한층 발전된 전류모드 신호처 리를 수행할 수 있는 장점이 있다."}
{"patent_id": "10-2022-0129391", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다 른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기 재된 \"…부\", \"…기\", \"모듈\", \"장치\" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 도 3은 본 발명의 실시예에 따른 전달 게이트 스위치 제어 방식의 전류 메모리 회로를 나타낸 도면이다. 도 3을 참조하면, 본 발명에 따른 전달 게이트 스위치 제어 방식의 전류 메모리 회로는 복수의 N형 반도체 스위칭 소자, 복수의 P형 반도체 스위칭 소자 및 전달 게이트(transmission gate) 스위치를 포 함하여 구성된다. 복수의 N형 반도체 스위칭 소자는 상호 직렬 및 병렬로 접속되어 전체적인 전류 메모리 회로를 구성한다. 여기서, 상기 N형 반도체 스위칭 소자는 N형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 구성될 수 있다. 복수의 P형 반도체 스위칭 소자는 상호 직렬 및 병렬로 접속되어 상기 복수의 N형 반도체 스위칭 소자 와 함께 전체적인 전류 메모리 회로를 구성한다. 상기 P형 반도체 스위칭 소자는 P형 MOSFET으로 구 성될 수 있다. 전달 게이트(transmission gate) 스위치는 상기 복수의 N형 및 P형 반도체 스위칭 소자로 구성 된 전류 메모리 회로의 전류 미러(current mirror) 부분에 설치되며, 스위칭 온(ON) 동작으로 전류 메모리 회로 에 마련되어 있는 지원 커패시터(support capacitor)에 전압을 충전하고, 스위칭 오프(OFF) 동작으로 상기 지원 커패시터에 충전된 전압이 전류로 전환되어 출력되도록 한다. 여기서, 이와 같은 전달 게이트 스위치 는 N-MOSFET와 P-MOSFET가 서로 마주보도록 결합되어 한 쌍을 이루도록 구성될 수 있다. 이때, 상기 전달 게이트 스위치는 도 4의 (c)에 도시된 바와 같이, N-MOSFET의 드레인(drain) 단자(D)가 P-MOSFET의 소스(source) 단자(S)와 접속되고, N-MOSFET의 소스 단자(S)는 P-MOSFET의 드레인 단자(D)와 접속 되어 N-MOSFET와 P-MOSFET가 한 쌍을 이루도록 구성될 수 있다. 도 4에서 (a)는 종래 전류 메모리 회로를 나타 낸 것이고, (b)는 (a)의 전류 메모리 회로에서의 모스펫(MOSFET) 스위치를 나타낸 것이다. 한편, 도 5는 종래 모스펫 스위치 구조를 본 발명의 전류 메모리 회로에서 전달 게이트 구조로 변경함에 따라 클락-피드스루 문제가 해결되는 것을 나타낸 도면이다. 도 5를 참조하면, (a)는 종래 전류 메모리 회로에서의 모스펫 스위치에서 온(ON)→오프(OFF) 동작할 때, 모스펫 스위치에서, 도시된 바와 같이 클락-피드스루(Clock-Feedthrough)가 발생하게 되며, 이로 인해 커패시터에 저장 된 전압값에 오류가 발생하게 된다. 그리고 이러한 결과는 저장되는 전류 데이터의 오류와, 선형성의 문제를 야 기하게 된다. 도 5의 (b)는 도 5의 (a)에서 모스펫 스위치 구조를 본 발명의 전류 메모리 회로에서 전달 게이트 구조로 변경 한 것을 나타낸 것으로, 이와 같이 전달 게이트 구조로 변경함으로써, 도시된 바와 같이 클락-피드스루가 발생 하지 않게 되며, 그 결과 클락-피드스루 발생에 따른 문제가 해결된다. 도 6은 종래 모스펫 스위치 구조를 본 발명의 전류 메모리 회로에서 전달 게이트 구조로 변경함에 따라 전하 주 입 문제가 해결되는 것을 나타낸 도면이다. 도 6을 참조하면, (a)는 종래 전류 메모리 회로에서의 모스펫 스위치의 동작시 전하 주입이 발생하는 것을 나타 낸 것이고, (b)는 본 발명의 전류 메모리 회로에서 전달 게이트 구조로 변경함에 따라 전하 주입이 발생하지 않 아 전하 주입으로 인한 문제가 해결되는 것을 나타낸 것이다. 즉 (b)에서 전달 게이트는 N-MOS와 P-MOS 채널의 캐리어의 반대되는 특성으로 인해 전하 주입이 상쇄되며, 이로 인해 전하 주입으로 인한 문제가 해결되는 것이다. 도 7은 본 발명에 따른 전류 메모리 회로의 출력 전류 시뮬레이션 조건 및 결과를 나타낸 도면이다. 도 7을 참조하면, 기존 전류 메모리는 10ms 이전에 저장전류 오차가 50%를 넘었고, 본 발명의 전류 메모리는 20ms 지났을 때 50%를 넘었음을 알 수 있다. 따라서, 홀드 타임 기준으로 저장 성능이 200% 이상 개선되었다고할 수 있다. 이상의 설명과 같이, 본 발명에 따른 전달 게이트 스위치 제어 방식의 전류 메모리 회로는 입력단으로 입력된 전류가 복사되는 트랙(track) 모드와 커패시터에 충전된 전압을 유지하고 있는 홀드(hold) 모드의 동작 제어에 전달 게이트 스위치(Transmission Gate Switch)를 사용함으로써, 기존의 모스 스위치(MOS Switch)에서 발생하 던 클락-피드스루(Clock-Feedthrough)와 전하주입(Charge-Injection)으로 인해 저장되는 전류 데이터의 오류와, 선형성의 문제를 해결하여 한층 발전된 전류모드 신호처리를 수행할 수 있는 장점이 있다. 이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은"}
{"patent_id": "10-2022-0129391", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야 의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2022-0129391", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 종래 전류 메모리 회로를 나타낸 도면이다. 도 2는 종래 전류 메모리 회로에서 모스펫(MOSFET) 스위치의 ON → OFF 동작 시 커패시터에 저장된 전압값에 오 류가 발생하는 개요를 나타낸 도면이다. 도 3은 본 발명에 따른 전달 게이트 스위치 제어 방식의 전류 메모리 회로를 나타낸 도면이다. 도 4는 종래 전류 메모리 회로의 모스펫 스위치 구조를 본 발명의 전류 메모리 회로에서 전달 게이트 구조로 변 경하는 것을 나타낸 도면이다. 도 5는 종래 모스펫 스위치 구조를 본 발명의 전류 메모리 회로에서 전달 게이트 구조로 변경함에 따라 클락-피 드스루 문제가 해결되는 것을 나타낸 도면이다. 도 6은 종래 모스펫 스위치 구조를 본 발명의 전류 메모리 회로에서 전달 게이트 구조로 변경함에 따라 전하 주 입 문제가 해결되는 것을 나타낸 도면이다. 도 7은 본 발명에 따른 전류 메모리 회로의 출력 전류 시뮬레이션 조건 및 결과를 나타낸 도면이다."}
