# Resumo da atuaÃ§Ã£o

## **ðŸ“‹ PROJETO DE CACHE MEMORY**

### **1. ESPECIFICAÃ‡Ã•ES E CÃLCULOS**

#### **ConfiguraÃ§Ã£o da Cache:**

```
â€¢ NÃºmero de linhas: 8
â€¢ Tamanho do bloco: 4 palavras = 128 bits = 16 bytes
â€¢ PolÃ­tica de mapeamento: Direto
â€¢ PolÃ­tica de escrita: Write-back
â€¢ EndereÃ§o da RAM principal: 20 bits
â€¢ Largura de palavra: 32 bits
```

#### **DivisÃ£o do EndereÃ§o (20 bits):**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Tag (15 bits)â”‚Index(3) â”‚ Offset(2) â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
 19......7      6..4      3....2
```

- **Offset**: 2 bits â†’ seleciona 1 das 4 palavras no bloco
- **Index**: 3 bits â†’ seleciona 1 das 8 linhas (2Â³ = 8)
- **Tag**: 15 bits â†’ identifica o bloco armazenado

**Nota**: Considerando endereÃ§amento de palavras (Ãºltimos 2 bits do endereÃ§o de byte sÃ£o 00)

---

### **2. ESTRUTURA DE UMA LINHA DE CACHE**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Valid â”‚ Dirty â”‚   Tag (15)   â”‚    Data Block (128 bits)    â”‚
â”‚ (1b)  â”‚ (1b)  â”‚              â”‚  [Word3|Word2|Word1|Word0]  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
 1bit    1bit     15 bits          4 Ã— 32 bits = 128 bits

Total por linha: 1 + 1 + 15 + 128 = 145 bits
Total da cache: 145 Ã— 8 = 1160 bits
```

---

### **3. COMPONENTES DO SISTEMA DE CACHE**

#### **A) Blocos Principais:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                   CPU REQUEST                        â”‚
â”‚              (EndereÃ§o 20b, Data 32b)               â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                   â”‚
                   â–¼
       â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
       â”‚   ADDRESS DECODER         â”‚
       â”‚  â€¢ Extrai Tag, Index, Offsetâ”‚
       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                  â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚                            â”‚
    â–¼                            â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”           â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ CACHE MEMORY â”‚           â”‚  TAG COMPARATORâ”‚
â”‚  8 Ã— 145 bitsâ”‚â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â–ºâ”‚  & HIT LOGIC   â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜           â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
     â”‚                            â”‚
     â”‚        HIT/MISS            â”‚
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                  â”‚
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚                         â”‚
     â–¼ HIT                     â–¼ MISS
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ DIRECT ACCESSâ”‚         â”‚ CACHE CONTROLLERâ”‚
â”‚              â”‚         â”‚  (State Machine) â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜         â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                â”‚
                       â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”
                       â”‚ MAIN MEMORY     â”‚
                       â”‚ INTERFACE       â”‚
                       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

### **4. MÃQUINA DE ESTADOS DO CONTROLADOR**

```
                  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                  â”‚   IDLE   â”‚â—„â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                  â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜            â”‚
                        â”‚                 â”‚
                 CPU Request              â”‚
                        â”‚                 â”‚
                  â”Œâ”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”            â”‚
                  â”‚  COMPARE â”‚            â”‚
                  â”‚ Tag/Validâ”‚            â”‚
                  â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜            â”‚
                        â”‚                 â”‚
            â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”      â”‚
            â”‚                      â”‚      â”‚
        HIT â”‚                      â”‚ MISS â”‚
            â”‚                      â”‚      â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”        â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”´â”
    â”‚  READ/WRITE â”‚        â”‚ CHECK DIRTY  â”‚
    â”‚    CACHE    â”‚        â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
    â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜               â”‚
            â”‚            â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
            â”‚        Dirty=1             Dirty=0
            â”‚            â”‚                    â”‚
            â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”
            â”‚    â”‚  WRITE_BACK     â”‚   â”‚  ALLOCATE   â”‚
            â”‚    â”‚ (4 palavrasâ†’RAM)â”‚   â”‚             â”‚
            â”‚    â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
            â”‚            â”‚                    â”‚
            â”‚            â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
            â”‚                     â”‚
            â”‚             â”Œâ”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
            â”‚             â”‚   FETCH_BLOCK    â”‚
            â”‚             â”‚ (4 palavrasâ†RAM) â”‚
            â”‚             â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
            â”‚                     â”‚
            â”‚             â”Œâ”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
            â”‚             â”‚   UPDATE_CACHE   â”‚
            â”‚             â”‚  (Valid=1, Tag)  â”‚
            â”‚             â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
            â”‚                     â”‚
            â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Estados:**

- **IDLE**: Aguardando requisiÃ§Ã£o
- **COMPARE**: Verifica hit/miss
- **READ/WRITE CACHE**: Acesso direto (hit)
- **CHECK_DIRTY**: Verifica se bloco estÃ¡ modificado
- **WRITE_BACK**: Salva bloco modificado na RAM
- **ALLOCATE**: Prepara para novo bloco
- **FETCH_BLOCK**: Busca 4 palavras da RAM
- **UPDATE_CACHE**: Atualiza linha com novo bloco

---

### **5. SINAIS DE CONTROLE**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Sinal           â”‚ Bits   â”‚ FunÃ§Ã£o                       â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ cpu_addr        â”‚ 20     â”‚ EndereÃ§o da CPU              â”‚
â”‚ cpu_data_in     â”‚ 32     â”‚ Dados de escrita             â”‚
â”‚ cpu_data_out    â”‚ 32     â”‚ Dados de leitura             â”‚
â”‚ cpu_read        â”‚ 1      â”‚ RequisiÃ§Ã£o de leitura        â”‚
â”‚ cpu_write       â”‚ 1      â”‚ RequisiÃ§Ã£o de escrita        â”‚
â”‚ cpu_ready       â”‚ 1      â”‚ OperaÃ§Ã£o concluÃ­da (output)  â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ cache_hit       â”‚ 1      â”‚ Tag match & Valid            â”‚
â”‚ cache_miss      â”‚ 1      â”‚ ~cache_hit                   â”‚
â”‚ cache_dirty     â”‚ 1      â”‚ Bloco modificado             â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ mem_addr        â”‚ 20     â”‚ EndereÃ§o para RAM            â”‚
â”‚ mem_data_in     â”‚ 128    â”‚ Bloco vindo da RAM           â”‚
â”‚ mem_data_out    â”‚ 128    â”‚ Bloco para RAM               â”‚
â”‚ mem_read        â”‚ 1      â”‚ Ler bloco da RAM             â”‚
â”‚ mem_write       â”‚ 1      â”‚ Escrever bloco na RAM        â”‚
â”‚ mem_ready       â”‚ 1      â”‚ RAM pronta                   â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ update_cache    â”‚ 1      â”‚ Habilita escrita na cache    â”‚
â”‚ set_dirty       â”‚ 1      â”‚ Marca linha como suja        â”‚
â”‚ clear_dirty     â”‚ 1      â”‚ Limpa bit dirty              â”‚
â”‚ set_valid       â”‚ 1      â”‚ Marca linha como vÃ¡lida      â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

### **6. IMPLEMENTAÃ‡ÃƒO EM LOGISIM - MÃ“DULOS**

#### **MÃ³dulo 1: CacheLineStorage**

```
Entradas:
- index (3 bits)
- write_enable (1 bit)
- data_in (128 bits)
- tag_in (15 bits)
- valid_in, dirty_in (1 bit cada)

SaÃ­das:
- data_out (128 bits)
- tag_out (15 bits)
- valid_out, dirty_out (1 bit cada)

Componentes:
- 8 Ã— Registradores de 145 bits
- Multiplexador 8:1 (para leitura)
- Demultiplexador 1:8 (para escrita)
```

#### **MÃ³dulo 2: TagComparator**

```
Entradas:
- addr_tag (15 bits)
- cache_tag (15 bits)
- valid (1 bit)

SaÃ­das:
- hit (1 bit) = (addr_tag == cache_tag) AND valid

Componentes:
- Comparador de 15 bits
- AND gate
```

#### **MÃ³dulo 3: AddressDecoder**

```
Entrada:
- address (20 bits)

SaÃ­das:
- tag (15 bits) = address[19:5]
- index (3 bits) = address[4:2]
- offset (2 bits) = address[1:0]

Componentes:
- Splitters
```

#### **MÃ³dulo 4: CacheController (FSM)**

```
Entradas:
- clock, reset
- cpu_read, cpu_write
- cache_hit, cache_dirty
- mem_ready

SaÃ­das:
- cpu_ready
- mem_read, mem_write
- update_cache
- set_dirty, clear_dirty, set_valid
- state (3 bits para debug)

Componentes:
- Registrador de estado (3 bits)
- LÃ³gica combinacional para transiÃ§Ãµes
- ROM de microinstruÃ§Ãµes (opcional)
```

#### **MÃ³dulo 5: BlockMultiplexer**

```
Entradas:
- block_data (128 bits)
- offset (2 bits)

SaÃ­da:
- word_out (32 bits)

Componentes:
- Multiplexador 4:1 de 32 bits
```

#### **MÃ³dulo 6: MemoryInterface**

```
Entradas:
- mem_read, mem_write
- addr (20 bits)
- block_out (128 bits)

SaÃ­das:
- block_in (128 bits)
- mem_ready

Componentes:
- 4 Ã— registradores temporÃ¡rios
- Contador para transferÃªncia sequencial
- Interface com RAM principal
```

---
### **8. LÃ“GICA DE OPERAÃ‡ÃƒO DETALHADA**

#### **a) READ HIT:**

```
1. Decode address â†’ Tag, Index, Offset
2. Access cache[Index] â†’ Read Tag, Valid, Dirty, Data
3. Compare Tags AND Check Valid â†’ HIT
4. Select word using Offset â†’ Mux 4:1
5. Return data to CPU â†’ cpu_data_out
6. Assert cpu_ready
Cycles: 1 ciclo
```

#### **b) READ MISS:**

```
1. Decode address â†’ Tag, Index, Offset
2. Access cache[Index] â†’ Miss detected
3. Check Dirty bit:
 
 IF Dirty = 1:
   a) Prepare old_tag + index â†’ calculate RAM address
   b) Write entire block (4 words) to RAM
   c) Wait mem_ready (4 cycles for 4 words)
 
4. Calculate block address = {Tag, Index, 00}
5. Read 4 words from RAM starting at block address
6. Wait mem_ready (4 cycles)
7. Update cache line:
 - Data â† new block
 - Tag â† new tag
 - Valid â† 1
 - Dirty â† 0
8. Select word using Offset
9. Return data to CPU
10. Assert cpu_ready

Cycles: 
- Clean miss: 4-5 ciclos
- Dirty miss: 8-10 ciclos
```

#### **c) WRITE HIT:**

```
1. Decode address â†’ Tag, Index, Offset
2. Access cache[Index] â†’ HIT
3. Update specific word in block:
 - Use offset to select which word
 - Replace word with cpu_data_in
4. Set Dirty â† 1 (marca bloco modificado)
5. Keep Valid â† 1
6. Assert cpu_ready

Cycles: 1 ciclo
```

#### **d) WRITE MISS:**

```
PolÃ­tica: Write-Allocate (busca bloco antes de escrever)

1. Decode address â†’ Tag, Index, Offset
2. Miss detected
3. Check Dirty bit (mesmo que READ MISS)
4. Fetch new block from RAM
5. Update cache with new block
6. Perform WRITE HIT procedure
7. Set Dirty â† 1
8. Assert cpu_ready

Cycles: 5-10 ciclos (similar ao READ MISS + 1)
```

---

### **9. TRANSFERÃŠNCIA DE BLOCO (4 PALAVRAS)**

```
Block Transfer (RAM â†” Cache):

EndereÃ§o base do bloco: {Tag, Index, 00}

Write-back (Cache â†’ RAM):
â”Œâ”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚Cycleâ”‚   Address    â”‚   Data      â”‚
â”œâ”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  1  â”‚ base + 0     â”‚   Word[0]   â”‚
â”‚  2  â”‚ base + 1     â”‚   Word[1]   â”‚
â”‚  3  â”‚ base + 2     â”‚   Word[2]   â”‚
â”‚  4  â”‚ base + 3     â”‚   Word[3]   â”‚
â””â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Fetch (RAM â†’ Cache):
â”Œâ”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚Cycleâ”‚   Address    â”‚   Data      â”‚
â”œâ”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  1  â”‚ base + 0     â”‚ â†’ Word[0]   â”‚
â”‚  2  â”‚ base + 1     â”‚ â†’ Word[1]   â”‚
â”‚  3  â”‚ base + 2     â”‚ â†’ Word[2]   â”‚
â”‚  4  â”‚ base + 3     â”‚ â†’ Word[3]   â”‚
â””â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

OtimizaÃ§Ã£o: Usar burst mode se RAM suportar
```


---

# ConexÃµes

# ðŸ”Œ **GUIA COMPLETO DE CONEXÃ•ES - CACHE MEMORY**

---

## ðŸ“ **ÃNDICE DE MÃ“DULOS**

1. AddressDecoder
2. TagComparator
3. WordSelector
4. CacheLineStorage
5. BlockAssembler
6. BlockTransferController
7. CacheController (FSM)
8. CacheMemory (TOP - IntegraÃ§Ã£o)

---

## **1. MÃ“DULO: AddressDecoder**

### **1.1 - Componentes Internos:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  Pin(address) â†’ Splitter â†’ 3 Pins       â”‚
â”‚   [20 bits]      20â†’3    [tag,idx,off]  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### **1.2 - ConexÃµes Internas:**

**Passo 1:** Colocar Pin de entrada `address` (20 bits)

- LocalizaÃ§Ã£o sugerida: (100, 200)

**Passo 2:** Colocar Splitter

- LocalizaÃ§Ã£o: (200, 200)
- ConfiguraÃ§Ã£o:

```
Incoming: 20 bits
Fan-out: 3 saÃ­das

ConfiguraÃ§Ã£o de bits:
- SaÃ­da 0 (Tag):    bits 5-19  (15 bits)
- SaÃ­da 1 (Index):  bits 2-4   (3 bits)
- SaÃ­da 2 (Offset): bits 0-1   (2 bits)
```

**ConfiguraÃ§Ã£o detalhada do Splitter:**

```
bit 0  â†’ saÃ­da 2 (offset)
bit 1  â†’ saÃ­da 2 (offset)
bit 2  â†’ saÃ­da 1 (index)
bit 3  â†’ saÃ­da 1 (index)
bit 4  â†’ saÃ­da 1 (index)
bit 5  â†’ saÃ­da 0 (tag)
bit 6  â†’ saÃ­da 0 (tag)
...
bit 19 â†’ saÃ­da 0 (tag)
```

**Passo 3:** Colocar Pins de saÃ­da

- `tag` (15 bits) em (400, 150)
- `index` (3 bits) em (400, 200)
- `offset` (2 bits) em (400, 250)

**Passo 4:** Fazer conexÃµes

1. Conectar `address` (entrada) ao lado esquerdo do Splitter
2. Conectar saÃ­da 0 do Splitter ao Pin `tag`
3. Conectar saÃ­da 1 do Splitter ao Pin `index`
4. Conectar saÃ­da 2 do Splitter ao Pin `offset`

### **1.3 - ConexÃµes Externas (quando usar este mÃ³dulo):**

```
Entrada:
cpu_address[19:0] â†’ AddressDecoder.address

SaÃ­das:
AddressDecoder.tag[14:0] â†’ {TagComparator, CacheLineStorage}
AddressDecoder.index[2:0] â†’ CacheLineStorage
AddressDecoder.offset[1:0] â†’ WordSelector
```

---

## **2. MÃ“DULO: TagComparator**

### **2.1 - Componentes Internos:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  tag_address â”€â”€â”                         â”‚
â”‚                â”œâ”€â†’ Comparator â”€â”         â”‚
â”‚  tag_stored â”€â”€â”€â”˜                â”‚        â”‚
â”‚                                 â”œâ”€â†’ AND â†’ hit
â”‚  valid_bit â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜         â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### **2.2 - ConexÃµes Internas:**

**Passo 1:** Colocar Pins de entrada

- `tag_address` (15 bits) em (100, 150)
- `tag_stored` (15 bits) em (100, 200)
- `valid_bit` (1 bit) em (100, 300)

**Passo 2:** Colocar Comparator

- LocalizaÃ§Ã£o: (250, 175)
- ConfiguraÃ§Ã£o: Width = 15 bits
- Componente: Arithmetic â†’ Comparator

**Passo 3:** Colocar AND Gate

- LocalizaÃ§Ã£o: (400, 250)
- ConfiguraÃ§Ã£o: 2 inputs, Size = 30
- Componente: Gates â†’ AND Gate

**Passo 4:** Colocar Pin de saÃ­da

- `hit` (1 bit) em (500, 250)

**Passo 5:** Fazer conexÃµes

1. Conectar `tag_address` Ã  entrada superior do Comparator
2. Conectar `tag_stored` Ã  entrada inferior do Comparator
3. Conectar saÃ­da "=" (igual) do Comparator Ã  primeira entrada do AND Gate

- **AtenÃ§Ã£o:** Use a saÃ­da "=" (nÃ£o ">", "<")

4. Conectar `valid_bit` Ã  segunda entrada do AND Gate
5. Conectar saÃ­da do AND Gate ao Pin `hit`

### **2.3 - ConexÃµes Externas:**

```
Entradas:
AddressDecoder.tag â†’ TagComparator.tag_address
CacheLineStorage.tag_out â†’ TagComparator.tag_stored
CacheLineStorage.valid_out â†’ TagComparator.valid_bit

SaÃ­da:
TagComparator.hit â†’ CacheController.cache_hit
```

---

## **3. MÃ“DULO: WordSelector**

### **3.1 - Componentes Internos:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  word0 â”€â”€â”                              â”‚
â”‚  word1 â”€â”€â”¤                              â”‚
â”‚  word2 â”€â”€â”¼â”€â†’ Multiplexer 4:1 â†’ word_outâ”‚
â”‚  word3 â”€â”€â”¤      (32 bits)               â”‚
â”‚          â”‚                              â”‚
â”‚  offset â”€â”˜ (select)                     â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### **3.2 - ConexÃµes Internas:**

**Passo 1:** Colocar Pins de entrada (4 palavras)

- `word0` (32 bits) em (100, 150)
- `word1` (32 bits) em (100, 200)
- `word2` (32 bits) em (100, 250)
- `word3` (32 bits) em (100, 300)
- `offset` (2 bits) em (100, 400)

**Passo 2:** Colocar Multiplexer

- LocalizaÃ§Ã£o: (400, 225)
- ConfiguraÃ§Ã£o:

```
Select bits: 2
Data bits (Width): 32
Inputs: 4 (automÃ¡tico quando select=2)
```

- Componente: Plexers â†’ Multiplexer

**Passo 3:** Colocar Pin de saÃ­da

- `word_out` (32 bits) em (550, 225)

**Passo 4:** Fazer conexÃµes

1. Conectar `word0` Ã  entrada 0 do Multiplexer (inferior)
2. Conectar `word1` Ã  entrada 1 do Multiplexer
3. Conectar `word2` Ã  entrada 2 do Multiplexer
4. Conectar `word3` Ã  entrada 3 do Multiplexer (superior)
5. Conectar `offset` ao pino SELECT do Multiplexer (triangulinho)
6. Conectar saÃ­da do Multiplexer ao Pin `word_out`

**Ordem das entradas do Multiplexer (de baixo para cima):**

```
â”Œâ”€â”€â”€â”€â”€â”
â”‚  3  â”‚â† word3 (offset=11)
â”‚  2  â”‚â† word2 (offset=10)
â”‚  1  â”‚â† word1 (offset=01)
â”‚  0  â”‚â† word0 (offset=00)
â””â”€â”€â–¼â”€â”€â”˜
   â”‚
 word_out
```

### **3.3 - ConexÃµes Externas:**

```
Entradas:
CacheLineStorage.word0_out â†’ WordSelector.word0
CacheLineStorage.word1_out â†’ WordSelector.word1
CacheLineStorage.word2_out â†’ WordSelector.word2
CacheLineStorage.word3_out â†’ WordSelector.word3
AddressDecoder.offset â†’ WordSelector.offset

SaÃ­da:
WordSelector.word_out â†’ cpu_read_data (se HIT)
```

---

## **4. MÃ“DULO: CacheLineStorage**

### **4.1 - Componentes Internos:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                  METADADOS                           â”‚
â”‚  valid_in â”€â”€â”                                        â”‚
â”‚  dirty_in â”€â”€â”¼â”€â†’ Splitter â”€â”€â†’ RAM[3] â”€â”€â†’ Splitter â”€â”€â†’ valid_out
â”‚  tag_in   â”€â”€â”˜   (combine)    (17b)    (separate)  â”œâ†’ dirty_out
â”‚                                                    â””â†’ tag_out
â”‚                                                       â”‚
â”‚                  DATA BLOCK                           â”‚
â”‚  word0_in â”€â”€â†’ RAM[3] â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â†’ word0_out â”‚
â”‚               (32b)                                   â”‚
â”‚  word1_in â”€â”€â†’ RAM[3] â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â†’ word1_out â”‚
â”‚               (32b)                                   â”‚
â”‚  word2_in â”€â”€â†’ RAM[3] â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â†’ word2_out â”‚
â”‚               (32b)                                   â”‚
â”‚  word3_in â”€â”€â†’ RAM[3] â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â†’ word3_out â”‚
â”‚               (32b)                                   â”‚
â”‚                                                       â”‚
â”‚  index[2:0] â”€â”€â†’ (endereÃ§o para todas as RAMs)        â”‚
â”‚  write_enable â”€â”€â†’ (habilita escrita em todas)        â”‚
â”‚  clock â”€â”€â†’ (clock para todas as RAMs)                â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### **4.2 - ConexÃµes Internas DETALHADAS:**

#### **SEÃ‡ÃƒO 1: RAM de Metadados**

**Passo 1:** Colocar Pins de entrada para metadados

- `valid_in` (1 bit) em (100, 300)
- `dirty_in` (1 bit) em (100, 350)
- `tag_in` (15 bits) em (100, 400)

**Passo 2:** Colocar Splitter de ENTRADA (combinar)

- LocalizaÃ§Ã£o: (250, 350)
- ConfiguraÃ§Ã£o:

```
Facing: WEST (â†)
Incoming: 17 bits
Fan-out: 3 saÃ­das

Mapeamento:
- bit 0 â†’ saÃ­da 0 (valid)
- bit 1 â†’ saÃ­da 1 (dirty)
- bits 2-16 â†’ saÃ­da 2 (tag)
```

**Passo 3:** Colocar RAM de Metadados

- LocalizaÃ§Ã£o: (400, 350)
- ConfiguraÃ§Ã£o:

```
Address Width: 3 bits
Data Width: 17 bits
Appearance: Classic
Label: "MetaRAM"
```

**Passo 4:** Colocar Splitter de SAÃDA (separar)

- LocalizaÃ§Ã£o: (550, 350)
- ConfiguraÃ§Ã£o:

```
Facing: EAST (â†’)
Incoming: 17 bits
Fan-out: 3 saÃ­das

Mesma configuraÃ§Ã£o do splitter de entrada
```

**Passo 5:** Colocar Pins de saÃ­da para metadados

- `valid_out` (1 bit) em (700, 300)
- `dirty_out` (1 bit) em (700, 350)
- `tag_out` (15 bits) em (700, 400)

**Passo 6:** ConexÃµes da RAM de Metadados

1. Conectar `valid_in` Ã  entrada 0 do Splitter de entrada
2. Conectar `dirty_in` Ã  entrada 1 do Splitter de entrada
3. Conectar `tag_in` Ã  entrada 2 do Splitter de entrada
4. Conectar saÃ­da combinada do Splitter ao pino D (Data) da RAM
5. Conectar `index` ao pino A (Address) da RAM
6. Conectar `write_enable` ao pino ld (load/write enable) da RAM
7. Conectar `clock` ao pino de clock da RAM
8. Conectar saÃ­da da RAM ao Splitter de saÃ­da
9. Conectar saÃ­da 0 do Splitter de saÃ­da a `valid_out`
10. Conectar saÃ­da 1 do Splitter de saÃ­da a `dirty_out`
11. Conectar saÃ­da 2 do Splitter de saÃ­da a `tag_out`

#### **SEÃ‡ÃƒO 2: RAMs de Data Block (4 palavras)**

**Passo 7:** Para cada palavra (repetir 4 vezes):

**Word 0:**

- Pin entrada: `word0_in` (32 bits) em (100, 500)
- RAM: (400, 500)
- Address Width: 3
- Data Width: 32
- Label: "Word0_RAM"
- Pin saÃ­da: `word0_out` (32 bits) em (700, 500)

**Word 1:**

- Pin entrada: `word1_in` (32 bits) em (100, 600)
- RAM: (400, 600)
- Address Width: 3
- Data Width: 32
- Label: "Word1_RAM"
- Pin saÃ­da: `word1_out` (32 bits) em (700, 600)

**Word 2:**

- Pin entrada: `word2_in` (32 bits) em (100, 700)
- RAM: (400, 700)
- Address Width: 3
- Data Width: 32
- Label: "Word2_RAM"
- Pin saÃ­da: `word2_out` (32 bits) em (700, 700)

**Word 3:**

- Pin entrada: `word3_in` (32 bits) em (100, 800)
- RAM: (400, 800)
- Address Width: 3
- Data Width: 32
- Label: "Word3_RAM"
- Pin saÃ­da: `word3_out` (32 bits) em (700, 800)

**Passo 8:** ConexÃµes comuns para as 4 RAMs de palavras

Para CADA uma das 4 RAMs:

1. Conectar `wordN_in` ao pino D (Data) da RAM
2. Conectar `index` ao pino A (Address) da RAM
3. Conectar `write_enable` ao pino ld (load) da RAM
4. Conectar `clock` ao pino de clock da RAM
5. Conectar saÃ­da da RAM a `wordN_out`

**Passo 9:** Pins de controle compartilhados

- `index` (3 bits) em (100, 150)
- `write_enable` (1 bit) em (100, 100)
- `clock` (1 bit) em (100, 200)

**âš ï¸ IMPORTANTE:** Os sinais `index`, `write_enable` e `clock` devem ser distribuÃ­dos para TODAS as 5 RAMs:

- Use Splitters ou conecte diretamente se o Logisim permitir
- Todos devem receber o mesmo sinal simultaneamente

### **4.3 - ConexÃµes Externas:**

```
ENTRADAS:
AddressDecoder.index â†’ CacheLineStorage.index
CacheController.write_enable â†’ CacheLineStorage.write_enable
clock â†’ CacheLineStorage.clock

Metadados (ao atualizar linha):
CacheController.set_valid â†’ CacheLineStorage.valid_in
CacheController.set_dirty â†’ CacheLineStorage.dirty_in
AddressDecoder.tag â†’ CacheLineStorage.tag_in

Dados (do BlockAssembler):
BlockAssembler.word0_out â†’ CacheLineStorage.word0_in
BlockAssembler.word1_out â†’ CacheLineStorage.word1_in
BlockAssembler.word2_out â†’ CacheLineStorage.word2_in
BlockAssembler.word3_out â†’ CacheLineStorage.word3_in

SAÃDAS:
CacheLineStorage.valid_out â†’ TagComparator.valid_bit
CacheLineStorage.dirty_out â†’ CacheController.cache_dirty
CacheLineStorage.tag_out â†’ TagComparator.tag_stored

CacheLineStorage.word0_out â†’ {WordSelector, BlockTransferController}
CacheLineStorage.word1_out â†’ {WordSelector, BlockTransferController}
CacheLineStorage.word2_out â†’ {WordSelector, BlockTransferController}
CacheLineStorage.word3_out â†’ {WordSelector, BlockTransferController}
```

---

## **5. MÃ“DULO: BlockAssembler**

### **5.1 - Componentes Internos:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                                                  â”‚
â”‚  word_in â”€â”€â†’ Demux 1:4 â”€â”€â”¬â†’ Reg0 â”€â”€â†’ word0_out  â”‚
â”‚                          â”œâ†’ Reg1 â”€â”€â†’ word1_out  â”‚
â”‚  word_index (select)     â”œâ†’ Reg2 â”€â”€â†’ word2_out  â”‚
â”‚                          â””â†’ Reg3 â”€â”€â†’ word3_out  â”‚
â”‚                                                  â”‚
â”‚  write_enable â”€â”€â†’ (habilita demux)              â”‚
â”‚  clock â”€â”€â†’ (clock para todos registradores)     â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### **5.2 - ConexÃµes Internas:**

**Passo 1:** Colocar Pins de entrada

- `word_in` (32 bits) em (100, 150)
- `word_index` (2 bits) em (100, 200)
- `write_enable` (1 bit) em (100, 250)
- `clock` (1 bit) em (100, 300)

**Passo 2:** Colocar Demultiplexer

- LocalizaÃ§Ã£o: (250, 200)
- ConfiguraÃ§Ã£o:

```
Select bits: 2
Data bits (Width): 32
Enable: false (ou conectar write_enable se disponÃ­vel)
```

**Passo 3:** Colocar 4 Registradores

- Reg0 em (400, 150) â†’ Width: 32, Label: "Word0_Reg"
- Reg1 em (400, 230) â†’ Width: 32, Label: "Word1_Reg"
- Reg2 em (400, 310) â†’ Width: 32, Label: "Word2_Reg"
- Reg3 em (400, 390) â†’ Width: 32, Label: "Word3_Reg"

**Passo 4:** Colocar Pins de saÃ­da

- `word0_out` (32 bits) em (700, 150)
- `word1_out` (32 bits) em (700, 230)
- `word2_out` (32 bits) em (700, 310)
- `word3_out` (32 bits) em (700, 390)

**Passo 5:** Colocar 4 AND Gates (para controle de escrita individual)

- AND0 em (300, 160)
- AND1 em (300, 240)
- AND2 em (300, 320)
- AND3 em (300, 400)
- ConfiguraÃ§Ã£o: 2 inputs cada

**Passo 6:** Fazer conexÃµes

1. **Demultiplexer:**

- Conectar `word_in` Ã  entrada do Demux
- Conectar `word_index` ao SELECT do Demux
- SaÃ­da 0 â†’ Reg0.D
- SaÃ­da 1 â†’ Reg1.D
- SaÃ­da 2 â†’ Reg2.D
- SaÃ­da 3 â†’ Reg3.D

2. **Controle de escrita para cada registrador:**

- Conectar cada saÃ­da de ENABLE do Demux a uma entrada do respectivo AND Gate
- Conectar `write_enable` Ã  outra entrada de TODOS os AND gates
- Conectar saÃ­da de AND0 a Reg0.ld (load enable)
- Conectar saÃ­da de AND1 a Reg1.ld
- Conectar saÃ­da de AND2 a Reg2.ld
- Conectar saÃ­da de AND3 a Reg3.ld

3. **Clock:**

- Conectar `clock` ao clock de TODOS os 4 registradores

4. **SaÃ­das:**

- Conectar Reg0.Q a `word0_out`
- Conectar Reg1.Q a `word1_out`
- Conectar Reg2.Q a `word2_out`
- Conectar Reg3.Q a `word3_out`

### **5.3 - ConexÃµes Externas:**

```
ENTRADAS:
mem_read_data â†’ BlockAssembler.word_in (durante FETCH)
CacheController.word_counter â†’ BlockAssembler.word_index
CacheController.word_cnt_enable â†’ BlockAssembler.write_enable
clock â†’ BlockAssembler.clock

SAÃDAS:
BlockAssembler.word0_out â†’ CacheLineStorage.word0_in
BlockAssembler.word1_out â†’ CacheLineStorage.word1_in
BlockAssembler.word2_out â†’ CacheLineStorage.word2_in
BlockAssembler.word3_out â†’ CacheLineStorage.word3_in
```

---

## **6. MÃ“DULO: BlockTransferController**

### **6.1 - Componentes Internos:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  Counter â”€â”€â†’ comparator == 3? â”€â”€â†’ transfer_done   â”‚
â”‚    â”‚                                               â”‚
â”‚    â”œâ”€â”€â†’ Adder â”€â”€â†’ mem_address                     â”‚
â”‚    â”‚      â””â”€ base_address                          â”‚
â”‚    â”‚                                               â”‚
â”‚    â””â”€â”€â†’ Multiplexer 4:1 â”€â”€â†’ mem_data_out          â”‚
â”‚           â”œâ”€ word0_in                              â”‚
â”‚           â”œâ”€ word1_in                              â”‚
â”‚           â”œâ”€ word2_in                              â”‚
â”‚           â””â”€ word3_in                              â”‚
â”‚                                                    â”‚
â”‚  transfer_type â”€â”€â†’ mem_read/mem_write              â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### **6.2 - ConexÃµes Internas DETALHADAS:**

**Passo 1:** Colocar Pins de entrada

- `clock` (1 bit) em (100, 100)
- `start_transfer` (1 bit) em (100, 150)
- `transfer_type` (1 bit) em (100, 200) â† 0=READ, 1=WRITE
- `base_address` (20 bits) em (100, 250)
- `word0_in` (32 bits) em (100, 350)
- `word1_in` (32 bits) em (100, 400)
- `word2_in` (32 bits) em (100, 450)
- `word3_in` (32 bits) em (100, 500)

**Passo 2:** Colocar Counter (contador de palavras)

- LocalizaÃ§Ã£o: (300, 150)
- ConfiguraÃ§Ã£o:

```
Width: 2 bits
Maximum: 3 (0x3)
Label: "WordCounter"
```

**Passo 3:** Colocar Comparator (detecta quando counter=3)

- LocalizaÃ§Ã£o: (400, 150)
- ConfiguraÃ§Ã£o: Width = 2 bits

**Passo 4:** Colocar Constant (valor 3)

- LocalizaÃ§Ã£o: (350, 170)
- ConfiguraÃ§Ã£o: Value = 0x3, Width = 2

**Passo 5:** Colocar Bit Extender (2 bits â†’ 20 bits)

- LocalizaÃ§Ã£o: (350, 260)
- ConfiguraÃ§Ã£o:

```
Input Width: 2
Output Width: 20
Type: Zero extend
```

**Passo 6:** Colocar Adder (soma base + counter)

- LocalizaÃ§Ã£o: (400, 250)
- ConfiguraÃ§Ã£o: Width = 20 bits

**Passo 7:** Colocar Multiplexer 4:1 (seleciona palavra a escrever)

- LocalizaÃ§Ã£o: (450, 400)
- ConfiguraÃ§Ã£o:

```
Select: 2 bits
Width: 32 bits
```

**Passo 8:** Colocar 2 AND Gates (controle read/write)

- AND_READ em (600, 370)
- AND_WRITE em (600, 420)
- ConfiguraÃ§Ã£o: 2 inputs, com inversor na primeira entrada do READ

**Passo 9:** Colocar NOT Gate (inverter transfer_type)

- LocalizaÃ§Ã£o: (550, 360)

**Passo 10:** Colocar Pins de saÃ­da

- `mem_address` (20 bits) em (700, 250)
- `mem_data_out` (32 bits) em (700, 320)
- `mem_read` (1 bit) em (700, 370)
- `mem_write` (1 bit) em (700, 420)
- `transfer_done` (1 bit) em (700, 150)

**Passo 11:** Fazer todas as conexÃµes

1. **Counter:**

- Conectar `clock` ao clock do Counter
- Conectar `start_transfer` ao enable do Counter
- SaÃ­da do Counter vai para:
    - Comparator
    - Bit Extender
    - Multiplexer SELECT

2. **Comparator (transfer_done):**

- Conectar saÃ­da do Counter Ã  entrada A
- Conectar Constant (3) Ã  entrada B
- Conectar saÃ­da "=" a `transfer_done`

3. **CÃ¡lculo de endereÃ§o:**

- Conectar saÃ­da do Counter ao Bit Extender
- Conectar `base_address` Ã  entrada superior do Adder
- Conectar saÃ­da do Bit Extender Ã  entrada inferior do Adder
- Conectar saÃ­da do Adder a `mem_address`

4. **SeleÃ§Ã£o de palavra para escrita:**

- Conectar `word0_in` Ã  entrada 0 do Multiplexer
- Conectar `word1_in` Ã  entrada 1 do Multiplexer
- Conectar `word2_in` Ã  entrada 2 do Multiplexer
- Conectar `word3_in` Ã  entrada 3 do Multiplexer
- Conectar saÃ­da do Counter ao SELECT do Multiplexer
- Conectar saÃ­da do Multiplexer a `mem_data_out`

5. **Controle de leitura/escrita:**

- Conectar `transfer_type` ao NOT Gate
- Conectar `transfer_type` Ã  primeira entrada de AND_WRITE
- Conectar saÃ­da do NOT Gate Ã  primeira entrada de AND_READ
- Conectar `start_transfer` Ã  segunda entrada de AMBOS AND Gates
- Conectar saÃ­da de AND_READ a `mem_read`
- Conectar saÃ­da de AND_WRITE a `mem_write`

### **6.3 - ConexÃµes Externas:**

```
ENTRADAS:
clock â†’ BlockTransferController.clock
CacheController.start_transfer â†’ BlockTransferController.start_transfer
CacheController.transfer_type â†’ BlockTransferController.transfer_type
{AddressDecoder.tag, AddressDecoder.index, 00} â†’ base_address

CacheLineStorage.word0_out â†’ BlockTransferController.word0_in
CacheLineStorage.word1_out â†’ BlockTransferController.word1_in
CacheLineStorage.word2_out â†’ BlockTransferController.word2_in
CacheLineStorage.word3_out â†’ BlockTransferController.word3_in

SAÃDAS:
BlockTransferController.mem_address â†’ RAM.address
BlockTransferController.mem_data_out â†’ RAM.data_in
BlockTransferController.mem_read â†’ RAM.read_enable
BlockTransferController.mem_write â†’ RAM.write_enable
BlockTransferController.transfer_done â†’ CacheController.transfer_done
```

---

## **7. MÃ“DULO: CacheController (FSM)**

### **7.1 - Componentes Internos:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  [Estado Atual] â”€â”€â”¬â”€â”€â†’ NextStateROM â”€â”€â†’ [PrÃ³x Est] â”‚
â”‚       (3b)        â”‚         â†‘                       â”‚
â”‚                   â”‚         â””â”€ [Entradas]           â”‚
â”‚                   â”‚                                 â”‚
â”‚                   â””â”€â”€â†’ ControlROM â”€â”€â†’ [Sinais Out]  â”‚
â”‚                                                     â”‚
â”‚  WordCounter â”€â”€â†’ comparator == 3? â”€â”€â†’ transfer_doneâ”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### **7.2 - ConexÃµes Internas DETALHADAS:**

#### **SEÃ‡ÃƒO 1: Registrador de Estado**

**Passo 1:** Colocar Pins de entrada

- `clock` em (100, 100)
- `reset` em (100, 150)
- `cpu_read` em (100, 200)
- `cpu_write` em (100, 250)
- `cache_hit` em (100, 300)
- `cache_dirty` em (100, 350)
- `mem_ready` em (100, 400)

**Passo 2:** Colocar Constant (estado IDLE = 000)

- LocalizaÃ§Ã£o: (200, 230)
- ConfiguraÃ§Ã£o: Value = 0x0, Width = 3

**Passo 3:** Colocar Multiplexer (reset ou prÃ³ximo estado)

- LocalizaÃ§Ã£o: (250, 240)
- ConfiguraÃ§Ã£o:

```
Select: 1 bit
Width: 3 bits
```

**Passo 4:** Colocar Register (estado atual)

- LocalizaÃ§Ã£o: (300, 250)
- ConfiguraÃ§Ã£o:

```
Width: 3 bits
Label: "StateReg"
```

**ConexÃµes desta seÃ§Ã£o:**

1. Conectar Constant (000) Ã  entrada 0 do Multiplexer
2. Conectar saÃ­da da NextStateROM Ã  entrada 1 do Multiplexer
3. Conectar `reset` ao SELECT do Multiplexer
4. Conectar saÃ­da do Multiplexer ao D do Register
5. Conectar `clock` ao clock do Register
6. Conectar saÃ­da do Register:

- Ao endereÃ§o da ControlROM
- Como parte do endereÃ§o da NextStateROM
- Ao Pin `state_debug`

#### **SEÃ‡ÃƒO 2: NextStateROM (LÃ³gica de TransiÃ§Ã£o)**

**Passo 5:** Colocar Splitter (combinar estado + entradas)

- LocalizaÃ§Ã£o: (400, 280)
- ConfiguraÃ§Ã£o:

```
Facing: WEST (â†)
Incoming: 9 bits
Fan-out: 7

Mapeamento:
bit 0-1: word_counter (2 bits) â†’ saÃ­da 0
bit 2: mem_ready (1 bit) â†’ saÃ­da 1
bit 3: cache_dirty (1 bit) â†’ saÃ­da 2
bit 4: cache_hit (1 bit) â†’ saÃ­da 3
bit 5: cpu_write (1 bit) â†’ saÃ­da 4
bit 6: cpu_read (1 bit) â†’ saÃ­da 5
bit 7-8: estado_atual (2 bits) â†’ saÃ­da 6
```

**Passo 6:** Colocar ROM (NextStateROM)

- LocalizaÃ§Ã£o: (500, 300)
- ConfiguraÃ§Ã£o:

```
Address Width: 9 bits
Data Width: 3 bits
Label: "NextStateROM"
Contents: (ver tabela abaixo)
```

**ConexÃµes desta seÃ§Ã£o:**

1. Conectar saÃ­da do StateReg Ã  entrada 6 do Splitter
2. Conectar `cpu_read` Ã  entrada 5 do Splitter
3. Conectar `cpu_write` Ã  entrada 4 do Splitter
4. Conectar `cache_hit` Ã  entrada 3 do Splitter
5. Conectar `cache_dirty` Ã  entrada 2 do Splitter
6. Conectar `mem_ready` Ã  entrada 1 do Splitter
7. Conectar saÃ­da do WordCounter Ã  entrada 0 do Splitter
8. Conectar saÃ­da combinada do Splitter ao endereÃ§o da NextStateROM
9. Conectar saÃ­da da ROM Ã  entrada 1 do Multiplexer (do Passo 3)

#### **SEÃ‡ÃƒO 3: ControlROM (Sinais de SaÃ­da)**

**Passo 7:** Colocar ROM (ControlROM)

- LocalizaÃ§Ã£o: (500, 500)
- ConfiguraÃ§Ã£o:

```
Address Width: 3 bits
Data Width: 10 bits
Label: "ControlROM"
Contents: (ver tabela abaixo)
```

**Passo 8:** Colocar Splitter de saÃ­da (separar sinais)

- LocalizaÃ§Ã£o: (600, 500)
- ConfiguraÃ§Ã£o:

```
Facing: EAST (â†’)
Incoming: 10 bits
Fan-out: 10

bit 0: start_transfer
bit 1: word_cnt_reset
bit 2: word_cnt_enable
bit 3: set_valid
bit 4: clear_dirty
bit 5: set_dirty
bit 6: update_cache
bit 7: mem_write
bit 8: mem_read
bit 9: cpu_ready
```

**Passo 9:** Colocar Pins de saÃ­da

- `cpu_ready` em (800, 420)
- `mem_read` em (800, 450)
- `mem_write` em (800, 480)
- `update_cache` em (800, 510)
- `set_dirty` em (800, 540)
- `clear_dirty` em (800, 570)
- `set_valid` em (800, 600)
- `word_cnt_enable` em (800, 630)
- `word_cnt_reset` em (800, 660)
- `start_transfer` em (800, 690)
- `state_debug` (3 bits) em (800, 250)

**ConexÃµes desta seÃ§Ã£o:**

1. Conectar saÃ­da do StateReg ao endereÃ§o da ControlROM
2. Conectar saÃ­da da ROM ao Splitter de saÃ­da
3. Conectar cada saÃ­da do Splitter ao respectivo Pin de saÃ­da

#### **SEÃ‡ÃƒO 4: Contador de Palavras**

**Passo 10:** Colocar Counter

- LocalizaÃ§Ã£o: (400, 650)
- ConfiguraÃ§Ã£o:

```
Width: 2 bits
Maximum: 0x3
Label: "WordCounter"
```

**Passo 11:** Colocar Comparator (detecta fim)

- LocalizaÃ§Ã£o: (500, 650)
- ConfiguraÃ§Ã£o: Width = 2

**Passo 12:** Colocar Constant (3)

- LocalizaÃ§Ã£o: (450, 670)
- ConfiguraÃ§Ã£o: Value = 0x3, Width = 2

**Passo 13:** Colocar Pin de saÃ­da

- `transfer_done` em (600, 650)

**ConexÃµes desta seÃ§Ã£o:**

1. Conectar `word_cnt_enable` (da ControlROM) ao enable do Counter
2. Conectar `word_cnt_reset` (da ControlROM) ao clear do Counter
3. Conectar `clock` ao clock do Counter
4. Conectar saÃ­da do Counter:

- Ao Comparator
- Ã€ entrada 0 do Splitter (NextStateROM)

5. Conectar Constant Ã  entrada B do Comparator
6. Conectar saÃ­da do Counter Ã  entrada A do Comparator
7. Conectar saÃ­da "=" do Comparator a `transfer_done`

### **7.3 - ConteÃºdo das ROMs:**

#### **NextStateROM (512 entradas Ã— 3 bits):**

**Formato do endereÃ§o:** `[estado[2:0], cpu_rd, cpu_wr, hit, dirty, mem_rdy, cnt[1:0]]`

Estados:

- 000 = IDLE
- 001 = COMPARE
- 010 = READ_WRITE
- 011 = CHECK_DIRTY
- 100 = WRITE_BACK
- 101 = ALLOCATE
- 110 = FETCH_BLOCK
- 111 = UPDATE_CACHE

**Principais transiÃ§Ãµes:**

```
Estado IDLE (000):
EndereÃ§o 0x000 (sem requisiÃ§Ã£o) â†’ 000 (IDLE)
EndereÃ§o 0x008 (cpu_rd=1) â†’ 001 (COMPARE)
EndereÃ§o 0x010 (cpu_wr=1) â†’ 001 (COMPARE)

Estado COMPARE (001):
EndereÃ§o 0x024 (hit=1) â†’ 010 (READ_WRITE)
EndereÃ§o 0x02C (hit=0) â†’ 011 (CHECK_DIRTY)

Estado READ_WRITE (010):
Qualquer endereÃ§o â†’ 000 (IDLE)

Estado CHECK_DIRTY (011):
EndereÃ§o 0x038 (dirty=0) â†’ 101 (ALLOCATE)
EndereÃ§o 0x03C (dirty=1) â†’ 100 (WRITE_BACK)

Estado WRITE_BACK (100):
EndereÃ§o 0x040-0x042 (cnt<3) â†’ 100 (WRITE_BACK)
EndereÃ§o 0x043 (cnt=3) â†’ 101 (ALLOCATE)

Estado ALLOCATE (101):
Qualquer endereÃ§o â†’ 110 (FETCH_BLOCK)

Estado FETCH_BLOCK (110):
EndereÃ§o 0x060-0x062 (cnt<3) â†’ 110 (FETCH_BLOCK)
EndereÃ§o 0x063 (cnt=3) â†’ 111 (UPDATE_CACHE)

Estado UPDATE_CACHE (111):
Qualquer endereÃ§o â†’ 010 (READ_WRITE)
```

#### **ControlROM (8 entradas Ã— 10 bits):**

**Formato:** `[start_tr, cnt_rst, cnt_en, set_val, clr_drt, set_drt, upd_cch, mem_wr, mem_rd, cpu_rdy]`

```
EndereÃ§o 000 (IDLE):       0000_0000_00
EndereÃ§o 001 (COMPARE):    0000_0000_00
EndereÃ§o 010 (READ_WRITE): 0000_0010_01  (set_dirty se write, cpu_ready)
EndereÃ§o 011 (CHECK_DIRTY):0000_0000_00
EndereÃ§o 100 (WRITE_BACK): 1010_0000_10  (start_tr, cnt_en, mem_wr)
EndereÃ§o 101 (ALLOCATE):   0100_0000_00  (cnt_rst)
EndereÃ§o 110 (FETCH_BLOCK):1010_0001_00  (start_tr, cnt_en, mem_rd)
EndereÃ§o 111 (UPDATE_CACHE):0001_0100_00 (set_valid, upd_cache)
```

### **7.4 - ConexÃµes Externas:**

```
ENTRADAS:
clock â†’ CacheController.clock
reset â†’ CacheController.reset
cpu_mem_read â†’ CacheController.cpu_read
cpu_mem_write â†’ CacheController.cpu_write
TagComparator.hit â†’ CacheController.cache_hit
CacheLineStorage.dirty_out â†’ CacheController.cache_dirty
mem_ready â†’ CacheController.mem_ready

SAÃDAS:
CacheController.cpu_ready â†’ CPU (stall)
CacheController.mem_read â†’ BlockTransferController
CacheController.mem_write â†’ BlockTransferController
CacheController.update_cache â†’ CacheLineStorage.write_enable
CacheController.set_dirty â†’ CacheLineStorage.dirty_in
CacheController.set_valid â†’ CacheLineStorage.valid_in
CacheController.start_transfer â†’ BlockTransferController
CacheController.state_debug â†’ Display (debug)
```

---

## **8. MÃ“DULO: CacheMemory (TOP - INTEGRAÃ‡ÃƒO COMPLETA)**

### **8.1 - Componentes e Posicionamento:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                                                            â”‚
â”‚  [CPU Interface]                                           â”‚
â”‚  cpu_address â”€â”€â”¬â”€â”€â†’ AddressDecoder â”€â”€â”¬â†’ tag â”€â”€â”           â”‚
â”‚                â”‚         â”‚            â”œâ†’ index â”€â”¼â”€â†’ ...    â”‚
â”‚                â”‚         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â†’ offsetâ”€â”˜          â”‚
â”‚                â”‚                                            â”‚
â”‚  [Cache Storage & Comparison]                              â”‚
â”‚  AddressDecoder.tag â”€â”€â”¬â”€â”€â†’ TagComparator â”€â”€â†’ hit          â”‚
â”‚  CacheLineStorage â”€â”€â”€â”€â”˜         â”‚                          â”‚
â”‚                                  â””â”€â”€â†’ CacheController       â”‚
â”‚                                                            â”‚
â”‚  [Data Path]                                               â”‚
â”‚  CacheLineStorage â”€â”€â†’ WordSelector â”€â”€â†’ cpu_read_data      â”‚
â”‚  CacheLineStorage â”€â”€â†’ BlockTransfer â”€â”€â†’ RAM               â”‚
â”‚  BlockAssembler â”€â”€â†’ CacheLineStorage                       â”‚
â”‚                                                            â”‚
â”‚  [Control]                                                 â”‚
â”‚  CacheController â”€â”€â†’ [todos os mÃ³dulos]                   â”‚
â”‚                                                            â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### **8.2 - ConexÃµes Externas (Portas do MÃ³dulo):**

**Passo 1:** Criar Pins de interface com a CPU

- `cpu_address` (20 bits) em (100, 100)
- `cpu_write_data` (32 bits) em (100, 150)
- `cpu_mem_read` (1 bit) em (100, 200)
- `cpu_mem_write` (1 bit) em (100, 250)
- `cpu_read_data` (32 bits, OUT) em (1200, 150)
- `cpu_ready` (1 bit, OUT) em (1200, 200)

**Passo 2:** Criar Pins de interface com a RAM

- `mem_address` (20 bits, OUT) em (1200, 500)
- `mem_write_data` (32 bits, OUT) em (1200, 550)
- `mem_read_data` (32 bits) em (100, 700)
- `mem_read` (1 bit, OUT) em (1200, 600)
- `mem_write` (1 bit, OUT) em (1200, 650)
- `mem_ready` (1 bit) em (100, 750)

**Passo 3:** Criar Pins de controle

- `clock` (1 bit) em (100, 400)
- `reset` (1 bit) em (100, 450)
- `cache_enable` (1 bit) em (100, 500) [opcional]

**Passo 4:** Criar Pins de debug

- `state_debug` (3 bits, OUT) em (1200, 800)
- Hex Display em (1000, 800)
- LED "Cache_Hit" em (1000, 850)
- LED "Cache_Dirty" em (1000, 900)

### **8.3 - ConexÃµes Internas (Entre SubmÃ³dulos):**

#### **GRUPO 1: DecodificaÃ§Ã£o de EndereÃ§o**

**Passo 5:** Instanciar AddressDecoder em (300, 100)

ConexÃµes:

```
cpu_address â†’ AddressDecoder.address

AddressDecoder.tag â†’ {TagComparator.tag_address, CacheLineStorage.tag_in}
AddressDecoder.index â†’ CacheLineStorage.index
AddressDecoder.offset â†’ WordSelector.offset
```

#### **GRUPO 2: Cache Storage**

**Passo 6:** Instanciar CacheLineStorage em (500, 400)

ConexÃµes de controle:

```
AddressDecoder.index â†’ CacheLineStorage.index
CacheController.update_cache â†’ CacheLineStorage.write_enable
clock â†’ CacheLineStorage.clock
```

ConexÃµes de dados (entrada):

```
BlockAssembler.word0_out â†’ CacheLineStorage.word0_in
BlockAssembler.word1_out â†’ CacheLineStorage.word1_in
BlockAssembler.word2_out â†’ CacheLineStorage.word2_in
BlockAssembler.word3_out â†’ CacheLineStorage.word3_in
```

ConexÃµes de metadados (entrada):

```
CacheController.set_valid â†’ CacheLineStorage.valid_in
CacheController.set_dirty â†’ CacheLineStorage.dirty_in
AddressDecoder.tag â†’ CacheLineStorage.tag_in
```

ConexÃµes (saÃ­da):

```
CacheLineStorage.tag_out â†’ TagComparator.tag_stored
CacheLineStorage.valid_out â†’ TagComparator.valid_bit
CacheLineStorage.dirty_out â†’ CacheController.cache_dirty

CacheLineStorage.word0_out â†’ {WordSelector.word0, BlockTransferController.word0_in}
CacheLineStorage.word1_out â†’ {WordSelector.word1, BlockTransferController.word1_in}
CacheLineStorage.word2_out â†’ {WordSelector.word2, BlockTransferController.word2_in}
CacheLineStorage.word3_out â†’ {WordSelector.word3, BlockTransferController.word3_in}
```

#### **GRUPO 3: Tag Comparison (HIT/MISS)**

**Passo 7:** Instanciar TagComparator em (500, 150)

ConexÃµes:

```
AddressDecoder.tag â†’ TagComparator.tag_address
CacheLineStorage.tag_out â†’ TagComparator.tag_stored
CacheLineStorage.valid_out â†’ TagComparator.valid_bit

TagComparator.hit â†’ CacheController.cache_hit
TagComparator.hit â†’ LED "Cache_Hit"
```

#### **GRUPO 4: Word Selection (READ HIT Path)**

**Passo 8:** Instanciar WordSelector em (700, 200)

ConexÃµes:

```
CacheLineStorage.word0_out â†’ WordSelector.word0
CacheLineStorage.word1_out â†’ WordSelector.word1
CacheLineStorage.word2_out â†’ WordSelector.word2
CacheLineStorage.word3_out â†’ WordSelector.word3
AddressDecoder.offset â†’ WordSelector.offset

WordSelector.word_out â†’ [MUX] â†’ cpu_read_data
```

**Passo 9:** Colocar Multiplexer (seleciona entre cache e RAM na saÃ­da)

- LocalizaÃ§Ã£o: (900, 180)
- ConfiguraÃ§Ã£o: Select=1, Width=32

ConexÃµes:

```
WordSelector.word_out â†’ MUX entrada 0
mem_read_data â†’ MUX entrada 1
CacheController.cache_hit â†’ MUX SELECT (invertido se necessÃ¡rio)

MUX saÃ­da â†’ cpu_read_data
```

#### **GRUPO 5: Block Transfer (MISS Path)**

**Passo 10:** Instanciar BlockTransferController em (700, 600)

ConexÃµes:

```
clock â†’ BlockTransferController.clock
CacheController.start_transfer â†’ BlockTransferController.start_transfer
CacheController.transfer_type â†’ BlockTransferController.transfer_type

[Base Address Construction]:
AddressDecoder.tag â†’ Splitter (15 bits)
AddressDecoder.index â†’ Splitter (3 bits)
Constant (00) â†’ Splitter (2 bits)
Splitter saÃ­da (20 bits) â†’ BlockTransferController.base_address

CacheLineStorage.word0_out â†’ BlockTransferController.word0_in
CacheLineStorage.word1_out â†’ BlockTransferController.word1_in
CacheLineStorage.word2_out â†’ BlockTransferController.word2_in
CacheLineStorage.word3_out â†’ BlockTransferController.word3_in

BlockTransferController.mem_address â†’ mem_address (saÃ­da)
BlockTransferController.mem_data_out â†’ mem_write_data (saÃ­da)
BlockTransferController.mem_read â†’ mem_read (saÃ­da)
BlockTransferController.mem_write â†’ mem_write (saÃ­da)
BlockTransferController.transfer_done â†’ CacheController.transfer_done
```

**Passo 11:** Colocar Splitter para construir base_address

- LocalizaÃ§Ã£o: (600, 600)
- ConfiguraÃ§Ã£o:

```
Facing: WEST
Incoming: 20 bits
Fan-out: 3

bit 0-1: Constant 00 (2 bits)
bit 2-4: index (3 bits)
bit 5-19: tag (15 bits)
```

**Passo 12:** Colocar Constant (00)

- LocalizaÃ§Ã£o: (550, 620)
- ConfiguraÃ§Ã£o: Value=0, Width=2

#### **GRUPO 6: Block Assembly (Fetch Path)**

**Passo 13:** Instanciar BlockAssembler em (700, 450)

ConexÃµes:

```
mem_read_data â†’ BlockAssembler.word_in
CacheController.word_counter â†’ BlockAssembler.word_index
CacheController.word_cnt_enable â†’ BlockAssembler.write_enable
clock â†’ BlockAssembler.clock

BlockAssembler.word0_out â†’ CacheLineStorage.word0_in
BlockAssembler.word1_out â†’ CacheLineStorage.word1_in
BlockAssembler.word2_out â†’ CacheLineStorage.word2_in
BlockAssembler.word3_out â†’ CacheLineStorage.word3_in
```

#### **GRUPO 7: Cache Controller (Master Control)**

**Passo 14:** Instanciar CacheController em (500, 600)

ConexÃµes de entrada:

```
clock â†’ CacheController.clock
reset â†’ CacheController.reset
cpu_mem_read â†’ CacheController.cpu_read
cpu_mem_write â†’ CacheController.cpu_write
TagComparator.hit â†’ CacheController.cache_hit
CacheLineStorage.dirty_out â†’ CacheController.cache_dirty
mem_ready â†’ CacheController.mem_ready
```

ConexÃµes de saÃ­da para outros mÃ³dulos:

```
CacheController.cpu_ready â†’ cpu_ready (pin saÃ­da)
CacheController.update_cache â†’ CacheLineStorage.write_enable
CacheController.set_dirty â†’ CacheLineStorage.dirty_in
CacheController.clear_dirty â†’ [lÃ³gica para limpar]
CacheController.set_valid â†’ CacheLineStorage.valid_in
CacheController.start_transfer â†’ BlockTransferController.start_transfer
CacheController.word_cnt_enable â†’ BlockAssembler.write_enable
CacheController.word_counter â†’ BlockAssembler.word_index
CacheController.state_debug â†’ state_debug (pin saÃ­da)
CacheController.state_debug â†’ Hex Display
```

### **8.4 - LÃ³gica Adicional NecessÃ¡ria:**

#### **ConstruÃ§Ã£o do Base Address:**

**Passo 15:** Implementar lÃ³gica para criar base_address

```
AddressDecoder â”€â”€â†’ tag[14:0] â”€â”€â”
               â”œâ†’ index[2:0] â”€â”€â”¤
                               â”œâ”€â”€â†’ Splitter â”€â”€â†’ base_address[19:0]
Constant(00) â”€â”€â†’ offset[1:0] â”€â”€â”˜                    para BlockTransferController
```

Posicionar componentes:

- Splitter combinador em (600, 600)
- Constant (00, 2 bits) em (550, 620)

#### **Controle de Write Enable:**

**Passo 16:** LÃ³gica para escrever na cache

Criar OR gate para combinar sinais:

```
CacheController.update_cache â”€â”€â”
                             â”œâ”€â”€â†’ OR â”€â”€â†’ CacheLineStorage.write_enable
cpu_mem_write AND hit â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

#### **LÃ³gica de Transfer Type:**

**Passo 17:** Determinar se transferÃªncia Ã© READ ou WRITE

```
CacheController.state == WRITE_BACK? 1 : 0 â†’ transfer_type
```

Usar um comparador:

- Comparar state_debug com constante 100 (WRITE_BACK)
- SaÃ­da "=" vai para BlockTransferController.transfer_type

### **8.5 - DistribuiÃ§Ã£o de Sinais Globais:**

**Clock Distribution:**

```
clock (entrada) â”€â”€â”¬â”€â”€â†’ CacheLineStorage.clock
                â”œâ”€â”€â†’ CacheController.clock
                â”œâ”€â”€â†’ BlockTransferController.clock
                â””â”€â”€â†’ BlockAssembler.clock
```

**Reset Distribution:**

```
reset (entrada) â”€â”€â†’ CacheController.reset
```

### **8.6 - ConexÃµes de Debug:**

**Passo 18:** Adicionar componentes de visualizaÃ§Ã£o

```
CacheController.state_debug â”€â”€â†’ Hex Digit Display
                            â””â†’ state_debug (pin OUT)

TagComparator.hit â”€â”€â†’ LED "Cache Hit"
CacheLineStorage.dirty_out â”€â”€â†’ LED "Dirty"
```

---

## **10. DICAS DE DEPURAÃ‡ÃƒO**

### **Sinais para Monitorar:**

```
1. state_debug â†’ Ver estado da FSM
2. cache_hit â†’ Verificar hits/misses
3. cache_dirty â†’ Ver se linha estÃ¡ modificada
4. word_counter â†’ Acompanhar transferÃªncias
5. mem_read/mem_write â†’ Ver acessos Ã  RAM
6. cpu_ready â†’ Ver quando CPU pode prosseguir
```

### **Testes Sugeridos:**

```
TESTE 1: READ HIT
- PrÃ©-carregar cache[0] com dados conhecidos
- Fazer leitura do mesmo endereÃ§o
- Verificar: 1 ciclo, hit=1, cpu_ready=1

TESTE 2: READ MISS (Clean)
- Linha vÃ¡lida=0
- Fazer leitura
- Verificar: ~5 ciclos, 4 acessos Ã  RAM

TESTE 3: WRITE HIT
- Linha vÃ¡lida=1, tag match
- Fazer escrita
- Verificar: dirty=1, dados atualizados

TESTE 4: WRITE MISS (Dirty)
- Linha vÃ¡lida=1, tag diferente, dirty=1
- Fazer leitura de novo endereÃ§o
- Verificar: write-back + fetch (~10 ciclos)
```


---


# DocumentaÃ§Ã£o: Processador MIPS Simplificado (Ciclo Ãšnico)

## 1. VisÃ£o Geral

Este projeto, desenvolvido na ferramenta Logisim-evolution, implementa a arquitetura de umÂ **processador de 32 bits com um conjunto de instruÃ§Ãµes reduzido (RISC)**, baseado na clÃ¡ssica arquitetura MIPS.

O seu principal objetivo Ã© educacional: demonstrar de forma visual e funcional os componentes fundamentais de um processador e como eles interagem para executar um programa.

**CaracterÃ­sticas Principais:**

- **Arquitetura:**Â MIPS-like (RISC).
- **ImplementaÃ§Ã£o:**Â Ciclo Ãšnico (Single-Cycle). Isso significa que cada instruÃ§Ã£o leva exatamente um ciclo de clock para ser concluÃ­da, desde a busca atÃ© a escrita do resultado.
- **Largura de Dados:**Â 32 bits.

---

## 2. Arquitetura e Componentes Principais

O processador Ã© dividido em duas partes lÃ³gicas principais: oÂ **Caminho de Dados (Datapath)**, que processa os dados, e aÂ **Unidade de Controle (Control Unit)**, que comanda o caminho de dados.

### 2.1. Caminho de Dados (Datapath)

O caminho de dados Ã© composto pelo hardware que armazena e manipula as informaÃ§Ãµes. Os principais componentes sÃ£o:

| Componente                            | Sub-circuito no Logisim | FunÃ§Ã£o                                                                                                                                                                    |
| ------------------------------------- | ----------------------- | ------------------------------------------------------------------------------------------------------------------------------------------------------------------------- |
| **Program Counter (PC)**              | `Register`Â noÂ `main`    | Armazena o endereÃ§o da prÃ³xima instruÃ§Ã£o a ser buscada na memÃ³ria.                                                                                                        |
| **MemÃ³ria de InstruÃ§Ãµes**             | `ROM`Â noÂ `main`         | Armazena o programa (as instruÃ§Ãµes em cÃ³digo de mÃ¡quina). Ã‰ uma memÃ³ria somente de leitura.                                                                               |
| **Arquivo de Registradores**          | `RegisterFile`          | Um conjunto de 32 registradores de 32 bits para armazenamento rÃ¡pido e temporÃ¡rio de dados. Funciona como a "memÃ³ria de trabalho" do processador.                         |
| **Unidade LÃ³gica e AritmÃ©tica (ULA)** | `ULA`Â (ALU)             | Realiza operaÃ§Ãµes como soma, subtraÃ§Ã£o, NOR e comparaÃ§Ãµes. Ã‰ o "cÃ©rebro matemÃ¡tico" do processador.                                                                       |
| **MemÃ³ria de Dados**                  | `RAM`Â noÂ `main`         | Armazena os dados que o programa manipula. Permite leitura e escrita.                                                                                                     |
| **Multiplexadores (MUX)**             | `Multiplexer`           | Componentes que selecionam uma de vÃ¡rias entradas de dados para ser a sua Ãºnica saÃ­da, com base em um sinal de controle. SÃ£o essenciais para direcionar o fluxo de dados. |

### 2.2. Unidade de Controle (Control Unit)

A unidade de controle Ã© o "maestro" da orquestra. Ela decodifica as instruÃ§Ãµes e gera os sinais de controle que ditam o que cada componente do caminho de dados deve fazer.

| Componente                        | Sub-circuito no Logisim | FunÃ§Ã£o                                                                                                                                                                                    |
| --------------------------------- | ----------------------- | ----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- |
| **Unidade de Controle Principal** | `UC`                    | Recebe oÂ `OpCode`Â (6 bits mais significativos) da instruÃ§Ã£o e gera os principais sinais de controle (`RegWrite`,Â `MemWrite`,Â `Branch`,Â `ALUSrc`, etc.).                                   |
| **Controle da ULA**               | `UC_ula`                | Recebe oÂ `OpCode`Â e o campoÂ `funct`Â (6 bits menos significativos) para instruÃ§Ãµes do Tipo-R e gera o cÃ³digo de 3 bits que seleciona a operaÃ§Ã£o especÃ­fica da ULA (soma, subtraÃ§Ã£o, etc.). |

---

## 3. Fluxo de ExecuÃ§Ã£o de uma InstruÃ§Ã£o

Como este Ã© um processador de ciclo Ãºnico, as cinco etapas clÃ¡ssicas da execuÃ§Ã£o de uma instruÃ§Ã£o ocorrem simultaneamente em um Ãºnico pulso de clock.

1. **Busca da InstruÃ§Ã£o (Instruction Fetch - IF):**

- O endereÃ§o noÂ **PC**Â Ã© enviado para aÂ **MemÃ³ria de InstruÃ§Ãµes (`ROM`)**.
- A instruÃ§Ã£o de 32 bits correspondente Ã quele endereÃ§o Ã© lida.

2. **DecodificaÃ§Ã£o da InstruÃ§Ã£o (Instruction Decode - ID):**

- A instruÃ§Ã£o Ã© dividida em seus campos (opcode, registradores, imediato).
- AÂ **Unidade de Controle (`UC`Â eÂ `UC_ula`)**Â decodifica oÂ `opcode`Â e oÂ `funct`Â para gerar todos os sinais de controle.
- Os endereÃ§os dos registradores de leitura sÃ£o enviados aoÂ **Arquivo de Registradores (`RegisterFile`)**, que disponibiliza seus valores.

3. **ExecuÃ§Ã£o (Execute - EX):**

- AÂ **ULA**Â recebe os operandos (seja doÂ `RegisterFile`Â ou do campo imediato da instruÃ§Ã£o).
- Com base no sinal daÂ `UC_ula`, a ULA realiza a operaÃ§Ã£o matemÃ¡tica/lÃ³gica e calcula o resultado.

4. **Acesso Ã  MemÃ³ria (Memory Access - MEM):**

- Para instruÃ§ÃµesÂ `lw`Â (load word) ouÂ `sw`Â (store word), o resultado da ULA (que Ã© um endereÃ§o) Ã© usado para acessar aÂ **MemÃ³ria de Dados (`RAM`)**.
- Se forÂ `lw`, um dado Ã© lido da memÃ³ria.
- Se forÂ `sw`, um dado doÂ `RegisterFile`Â Ã© escrito na memÃ³ria.

5. **Escrita de Volta (Write-Back - WB):**

- O resultado final (seja da ULA ou da memÃ³ria de dados) Ã© escrito de volta noÂ **Arquivo de Registradores**, no registrador de destino especificado pela instruÃ§Ã£o.

---

## 4. RelaÃ§Ã£o com MemÃ³ria Cache

O processador que analisamosÂ **nÃ£o possui uma memÃ³ria cache**. Ele acessa diretamente aÂ `ROM`Â (instruÃ§Ãµes) e aÂ `RAM`Â (dados). Em um sistema real, isso seria extremamente ineficiente.

### 4.1. O Problema: O Gargalo da MemÃ³ria

- **Conceito:**Â Processadores sÃ£o muito mais rÃ¡pidos do que a memÃ³ria principal (RAM). Se o processador tiver que esperar pela RAM toda vez que precisar de um dado ou instruÃ§Ã£o, ele passarÃ¡ a maior parte do tempo ocioso. Isso Ã© conhecido comoÂ **gargalo de von Neumann**.

### 4.2. A SoluÃ§Ã£o: MemÃ³ria Cache

- **Conceito:**Â A cache Ã© uma memÃ³ria pequena, extremamente rÃ¡pida e cara, que fica entre o processador e a memÃ³ria principal. Ela armazena cÃ³pias dos dados e instruÃ§Ãµes mais recentemente ou frequentemente usados.
- **Analogia:**Â Pense na sua mesa de trabalho (a cache) e na biblioteca da universidade (a RAM). Em vez de ir Ã  biblioteca toda vez que precisar de um livro, vocÃª mantÃ©m os livros mais importantes na sua mesa. Ã‰ muito mais rÃ¡pido pegÃ¡-los de lÃ¡.
