TimeQuest Timing Analyzer report for dds
Tue Mar 29 22:37:15 2022
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                               ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest                                               ;
; Revision Name         ; dds                                                     ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE40F23C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.99        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  27.5%      ;
;     Processor 3            ;  25.2%      ;
;     Processor 4            ;  24.1%      ;
;     Processors 5-8         ;   5.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.82 MHz ; 20.82 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -47.022 ; -6539.695         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.463 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -5312.564                        ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                          ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                     ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -47.022 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.384     ;
; -46.959 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.321     ;
; -46.951 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.313     ;
; -46.945 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.307     ;
; -46.903 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.265     ;
; -46.845 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.207     ;
; -46.840 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.202     ;
; -46.839 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.201     ;
; -46.660 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 48.022     ;
; -46.625 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.987     ;
; -46.573 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][10] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.360      ; 47.934     ;
; -46.559 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][12] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.919     ;
; -46.558 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.360      ; 47.919     ;
; -46.541 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.903     ;
; -46.508 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.870     ;
; -46.506 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.868     ;
; -46.450 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.812     ;
; -46.450 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.812     ;
; -46.445 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.807     ;
; -46.444 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.806     ;
; -46.411 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.773     ;
; -46.376 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.360      ; 47.737     ;
; -46.331 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.693     ;
; -46.313 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.675     ;
; -46.309 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.133     ; 47.177     ;
; -46.307 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.669     ;
; -46.300 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.660     ;
; -46.257 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.133     ; 47.125     ;
; -46.254 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.614     ;
; -46.248 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.608     ;
; -46.247 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.609     ;
; -46.241 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.603     ;
; -46.239 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.599     ;
; -46.222 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][11] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.360      ; 47.583     ;
; -46.210 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.364      ; 47.575     ;
; -46.202 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.562     ;
; -46.187 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.547     ;
; -46.176 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.538     ;
; -46.158 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.364      ; 47.523     ;
; -46.146 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.508     ;
; -46.137 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.499     ;
; -46.135 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.497     ;
; -46.132 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.107     ; 47.026     ;
; -46.131 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.493     ;
; -46.129 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.491     ;
; -46.114 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.364      ; 47.479     ;
; -46.111 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.473     ;
; -46.095 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.364      ; 47.460     ;
; -46.082 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.976     ;
; -46.080 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.974     ;
; -46.071 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][13] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.431     ;
; -46.071 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.433     ;
; -46.069 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.431     ;
; -46.065 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.427     ;
; -46.063 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.425     ;
; -46.062 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.364      ; 47.427     ;
; -46.043 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.364      ; 47.408     ;
; -46.030 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.924     ;
; -46.030 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.105     ; 46.926     ;
; -46.007 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.369     ;
; -45.998 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.358     ;
; -45.978 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.105     ; 46.874     ;
; -45.976 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][10] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.360      ; 47.337     ;
; -45.962 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][12] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.322     ;
; -45.961 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.360      ; 47.322     ;
; -45.948 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[29][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.127     ; 46.822     ;
; -45.946 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.306     ;
; -45.945 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[29][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.127     ; 46.819     ;
; -45.936 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.298     ;
; -45.934 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.828     ;
; -45.933 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.827     ;
; -45.928 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.133     ; 46.796     ;
; -45.927 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.133     ; 46.795     ;
; -45.919 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.279     ;
; -45.918 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.278     ;
; -45.913 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.275     ;
; -45.910 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[30][6] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.112     ; 46.799     ;
; -45.891 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[41][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.144     ; 46.748     ;
; -45.886 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[53][1] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.355      ; 47.242     ;
; -45.884 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.778     ;
; -45.883 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.777     ;
; -45.873 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.233     ;
; -45.872 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.232     ;
; -45.865 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[37][1] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.164     ; 46.702     ;
; -45.858 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.218     ;
; -45.857 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.217     ;
; -45.832 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.105     ; 46.728     ;
; -45.831 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.105     ; 46.727     ;
; -45.831 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.193     ;
; -45.829 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.191     ;
; -45.829 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.364      ; 47.194     ;
; -45.828 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.364      ; 47.193     ;
; -45.818 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][5] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.105     ; 46.714     ;
; -45.802 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][14] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.359      ; 47.162     ;
; -45.781 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.361      ; 47.143     ;
; -45.779 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.360      ; 47.140     ;
; -45.766 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][5] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.105     ; 46.662     ;
; -45.758 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.652     ;
; -45.756 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; -0.107     ; 46.650     ;
; -45.752 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; -0.133     ; 46.620     ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.463 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[0]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[0]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 0.758      ;
; 0.508 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[32]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[32]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 0.803      ;
; 0.541 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[111][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[112][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.835      ;
; 0.549 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 0.844      ;
; 0.560 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.854      ;
; 0.567 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.862      ;
; 0.572 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[197][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.866      ;
; 0.582 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 0.877      ;
; 0.583 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][13] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.878      ;
; 0.585 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[113][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.880      ;
; 0.643 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.468      ; 1.365      ;
; 0.646 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.468      ; 1.368      ;
; 0.723 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[144][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[145][9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.018      ;
; 0.728 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[123][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[124][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.084      ; 1.024      ;
; 0.730 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[185][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.025      ;
; 0.732 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[191][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.026      ;
; 0.733 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[5]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[5]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.028      ;
; 0.734 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[19]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[19]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.029      ;
; 0.734 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[14]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[14]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.029      ;
; 0.734 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[13]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[13]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.029      ;
; 0.734 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[8]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[8]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.029      ;
; 0.734 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[7]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[7]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.029      ;
; 0.735 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[10]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[10]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.030      ;
; 0.736 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[17]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[17]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.031      ;
; 0.736 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[16]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[16]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.031      ;
; 0.736 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[15]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[15]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.031      ;
; 0.736 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[11]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[11]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.031      ;
; 0.736 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[9]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[9]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.031      ;
; 0.736 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[6]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[6]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.031      ;
; 0.736 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[3]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[3]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.031      ;
; 0.737 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[12]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[12]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.032      ;
; 0.737 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[4]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[4]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.032      ;
; 0.737 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[2]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[2]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.032      ;
; 0.737 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[1]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[1]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.032      ;
; 0.738 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[20]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[20]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.033      ;
; 0.738 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[18]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[18]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.033      ;
; 0.738 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][3]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.034      ;
; 0.743 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[81][7]   ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[82][7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.039      ;
; 0.748 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.755 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.049      ;
; 0.759 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[21]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[21]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.759 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[187][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.759 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[124][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[125][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.760 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[29]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[29]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[27]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[27]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[25]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[25]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.055      ;
; 0.761 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.057      ;
; 0.762 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.058      ;
; 0.763 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[31]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[31]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.058      ;
; 0.763 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[30]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[30]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.058      ;
; 0.763 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[26]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[26]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.058      ;
; 0.764 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[28]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[28]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.059      ;
; 0.770 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][14] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.065      ;
; 0.771 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[197][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.773 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][15] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.068      ;
; 0.774 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.070      ;
; 0.775 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.070      ;
; 0.776 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.071      ;
; 0.777 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][13] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.072      ;
; 0.780 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[173][11] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[174][11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.075      ;
; 0.780 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[194][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.074      ;
; 0.781 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.076      ;
; 0.782 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.077      ;
; 0.785 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.081      ;
; 0.785 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[94][0]   ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[95][0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.083      ; 1.080      ;
; 0.786 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[24]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[24]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.081      ;
; 0.788 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[199][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.082      ;
; 0.789 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.083      ;
; 0.790 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.085      ;
; 0.793 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[148][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[149][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.087      ;
; 0.801 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[144][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[145][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.096      ;
; 0.805 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[149][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[150][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.100      ;
; 0.810 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[173][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[174][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.105      ;
; 0.822 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[111][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[112][4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.106      ;
; 0.823 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][7]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[4][7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.580      ; 1.615      ;
; 0.832 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[199][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.128      ;
; 0.902 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[183][15] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.196      ;
; 0.910 ; sin_fc:sin_fc_inst2|phase[24]                                   ; sin_fc:sin_fc_inst2|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a4~porta_address_reg0            ; clk          ; clk         ; 0.000        ; 0.488      ; 1.652      ;
; 0.920 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[183][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.214      ;
; 0.925 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[171][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[172][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.221      ;
; 0.925 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[170][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[171][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.219      ;
; 0.927 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[26]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.488      ; 1.669      ;
; 0.929 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[185][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.225      ;
; 0.929 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[179][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[180][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.224      ;
; 0.929 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[113][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.223      ;
; 0.930 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.224      ;
; 0.931 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[24]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.488      ; 1.673      ;
; 0.932 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.228      ;
; 0.933 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[187][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.228      ;
; 0.933 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[113][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.227      ;
; 0.934 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.229      ;
; 0.935 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][14] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[191][14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.935 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[130][11] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[131][11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.230      ;
; 0.935 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[187][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.230      ;
; 0.935 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.231      ;
; 0.936 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[179][13] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[180][13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.231      ;
; 0.936 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[125][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[126][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.232      ;
; 0.937 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.232      ;
; 0.937 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 22.63 MHz ; 22.63 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -43.180 ; -5942.671        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.415 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -5312.564                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                           ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                     ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -43.180 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.527     ;
; -43.166 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.513     ;
; -43.107 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.454     ;
; -43.107 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.454     ;
; -42.850 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.197     ;
; -42.819 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.166     ;
; -42.798 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][10] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.344      ; 44.144     ;
; -42.771 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.344      ; 44.117     ;
; -42.673 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.020     ;
; -42.669 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.016     ;
; -42.659 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.345      ; 44.006     ;
; -42.653 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][12] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.343      ; 43.998     ;
; -42.600 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.947     ;
; -42.600 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.947     ;
; -42.593 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.939     ;
; -42.523 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.870     ;
; -42.483 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][11] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.829     ;
; -42.450 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.797     ;
; -42.436 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.783     ;
; -42.377 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.724     ;
; -42.377 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.724     ;
; -42.343 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.690     ;
; -42.315 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][13] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.343      ; 43.660     ;
; -42.312 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.659     ;
; -42.286 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][10] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.632     ;
; -42.273 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.620     ;
; -42.268 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.615     ;
; -42.260 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.607     ;
; -42.259 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.605     ;
; -42.259 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.606     ;
; -42.247 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.096     ; 43.153     ;
; -42.238 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.584     ;
; -42.232 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.096     ; 43.138     ;
; -42.215 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.562     ;
; -42.210 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.557     ;
; -42.205 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.551     ;
; -42.202 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.549     ;
; -42.201 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.548     ;
; -42.192 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.113     ; 43.081     ;
; -42.162 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.509     ;
; -42.157 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[30][6] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.093     ; 43.066     ;
; -42.141 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][12] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.343      ; 43.486     ;
; -42.134 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][14] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.343      ; 43.479     ;
; -42.131 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[53][1] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.340      ; 43.473     ;
; -42.120 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.096     ; 43.026     ;
; -42.120 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.467     ;
; -42.119 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.466     ;
; -42.114 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.461     ;
; -42.108 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][15] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.118     ; 42.992     ;
; -42.106 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.453     ;
; -42.105 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.096     ; 43.011     ;
; -42.105 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.452     ;
; -42.104 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.450     ;
; -42.099 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[29][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.111     ; 42.990     ;
; -42.095 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.441     ;
; -42.095 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.348      ; 43.445     ;
; -42.089 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.436     ;
; -42.081 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.427     ;
; -42.078 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[29][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.111     ; 42.969     ;
; -42.071 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.348      ; 43.421     ;
; -42.069 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.096     ; 42.975     ;
; -42.062 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.408     ;
; -42.056 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[54][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.147     ; 42.911     ;
; -42.054 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.096     ; 42.960     ;
; -42.049 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.113     ; 42.938     ;
; -42.044 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.390     ;
; -42.016 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.363     ;
; -42.011 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.357     ;
; -42.006 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.353     ;
; -42.005 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.348      ; 43.355     ;
; -42.004 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.350     ;
; -41.998 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.113     ; 42.887     ;
; -41.996 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[37][1] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.147     ; 42.851     ;
; -41.996 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.097     ; 42.901     ;
; -41.994 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.096     ; 42.900     ;
; -41.987 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[41][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.129     ; 42.860     ;
; -41.979 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.096     ; 42.885     ;
; -41.974 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[53][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.340      ; 43.316     ;
; -41.971 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][11] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.317     ;
; -41.969 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.315     ;
; -41.961 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.307     ;
; -41.952 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.348      ; 43.302     ;
; -41.948 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.295     ;
; -41.939 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.286     ;
; -41.936 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; -0.096     ; 42.842     ;
; -41.936 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.282     ;
; -41.928 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.348      ; 43.278     ;
; -41.924 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[45][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.124     ; 42.802     ;
; -41.923 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.113     ; 42.812     ;
; -41.921 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; -0.096     ; 42.827     ;
; -41.914 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[30][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.093     ; 42.823     ;
; -41.912 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.345      ; 43.259     ;
; -41.911 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.257     ;
; -41.910 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.256     ;
; -41.901 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.348      ; 43.251     ;
; -41.891 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][10] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.237     ;
; -41.878 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.344      ; 43.224     ;
; -41.877 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.348      ; 43.227     ;
; -41.869 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.097     ; 42.774     ;
; -41.865 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; -0.113     ; 42.754     ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[0]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[0]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.468 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[32]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[32]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.505 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[111][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[112][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.774      ;
; 0.514 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.782      ;
; 0.520 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.788      ;
; 0.526 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.795      ;
; 0.542 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.811      ;
; 0.544 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[197][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.813      ;
; 0.549 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][13] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.818      ;
; 0.555 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[113][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.824      ;
; 0.599 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.413      ; 1.242      ;
; 0.599 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.413      ; 1.242      ;
; 0.649 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[191][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.916      ;
; 0.666 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[144][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[145][9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.935      ;
; 0.672 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[123][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[124][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 0.942      ;
; 0.673 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[185][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 0.943      ;
; 0.682 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[5]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[5]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.951      ;
; 0.683 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[19]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[19]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.952      ;
; 0.683 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[14]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[14]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.952      ;
; 0.683 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[13]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[13]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.952      ;
; 0.683 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[7]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[7]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.952      ;
; 0.683 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][3]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.952      ;
; 0.684 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[11]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[11]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.684 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[10]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[10]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.684 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[8]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[8]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.684 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[3]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[3]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.686 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[17]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[17]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.686 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[16]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[16]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.686 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[15]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[15]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.687 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[81][7]   ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[82][7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.075      ; 0.957      ;
; 0.687 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[9]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[9]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.956      ;
; 0.687 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[6]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[6]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.956      ;
; 0.687 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[4]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[4]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.956      ;
; 0.688 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[20]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[20]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.957      ;
; 0.688 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[12]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[12]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.957      ;
; 0.688 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[2]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[2]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.957      ;
; 0.688 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[1]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[1]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.957      ;
; 0.689 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[18]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[18]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.958      ;
; 0.692 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.699 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[94][0]   ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[95][0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.968      ;
; 0.700 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.968      ;
; 0.704 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[124][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[125][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 0.974      ;
; 0.704 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[27]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[27]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[21]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[21]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[29]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[29]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.706 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[25]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[25]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.707 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[30]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[30]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][7]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[4][7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.546      ; 1.448      ;
; 0.708 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[31]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[31]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.709 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.978      ;
; 0.710 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[28]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[28]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[26]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[26]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.713 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[187][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 0.983      ;
; 0.715 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[197][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.984      ;
; 0.716 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][14] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.985      ;
; 0.722 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.991      ;
; 0.723 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.992      ;
; 0.724 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][15] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.993      ;
; 0.725 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.994      ;
; 0.726 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.995      ;
; 0.726 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.995      ;
; 0.727 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][13] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.995      ;
; 0.731 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[173][11] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[174][11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.000      ;
; 0.731 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[24]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[24]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 1.000      ;
; 0.731 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[194][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.999      ;
; 0.735 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.003      ;
; 0.735 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.004      ;
; 0.736 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[199][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.005      ;
; 0.739 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.008      ;
; 0.742 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[148][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[149][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.011      ;
; 0.749 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[111][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[112][4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.008      ;
; 0.751 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[149][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[150][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.020      ;
; 0.757 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[144][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[145][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.026      ;
; 0.757 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[173][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[174][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.027      ;
; 0.770 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[199][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.040      ;
; 0.824 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[171][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[172][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.094      ;
; 0.828 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[179][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[180][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.095      ;
; 0.832 ; sin_fc:sin_fc_inst2|phase[24]                                   ; sin_fc:sin_fc_inst2|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a4~porta_address_reg0            ; clk          ; clk         ; 0.000        ; 0.431      ; 1.493      ;
; 0.835 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[145][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[146][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.106      ;
; 0.839 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[21][10]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[22][10]                                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.110      ;
; 0.840 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[92][2]   ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[93][2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.109      ;
; 0.840 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[191][9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 1.095      ;
; 0.845 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[115][4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.111      ;
; 0.847 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[115][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.113      ;
; 0.847 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[171][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[172][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.117      ;
; 0.847 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[26]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.508      ;
; 0.847 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[183][15] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.116      ;
; 0.848 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[194][9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.853 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[11][6]   ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[12][6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.118      ;
; 0.855 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[24]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.516      ;
; 0.855 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[194][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.086      ; 1.136      ;
; 0.856 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[180][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[181][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.125      ;
; 0.857 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[183][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.126      ;
; 0.857 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.127      ;
; 0.860 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[115][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[116][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.140      ;
; 0.860 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[130][11] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[131][11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.130      ;
; 0.860 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.130      ;
; 0.861 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[113][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.130      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -19.341 ; -1205.189        ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.192 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -3672.754                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                           ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                     ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.341 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.458     ;
; -19.335 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.452     ;
; -19.327 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.444     ;
; -19.300 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.417     ;
; -19.237 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.354     ;
; -19.231 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.348     ;
; -19.223 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.340     ;
; -19.209 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 20.153     ;
; -19.199 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.315     ;
; -19.196 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.313     ;
; -19.190 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 20.134     ;
; -19.164 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.280     ;
; -19.148 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.044     ; 20.091     ;
; -19.141 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][12] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.128      ; 20.256     ;
; -19.140 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][10] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.128      ; 20.255     ;
; -19.132 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.128      ; 20.247     ;
; -19.129 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.044     ; 20.072     ;
; -19.112 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 20.056     ;
; -19.110 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][5] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 20.054     ;
; -19.107 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.223     ;
; -19.105 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 20.049     ;
; -19.095 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.211     ;
; -19.093 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.065     ; 20.015     ;
; -19.091 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][5] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 20.035     ;
; -19.086 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.044     ; 20.029     ;
; -19.082 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.198     ;
; -19.081 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.197     ;
; -19.079 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.195     ;
; -19.076 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.192     ;
; -19.067 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.044     ; 20.010     ;
; -19.065 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.065     ; 19.987     ;
; -19.062 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.133      ; 20.182     ;
; -19.060 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.176     ;
; -19.056 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.128      ; 20.171     ;
; -19.051 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 19.994     ;
; -19.048 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.164     ;
; -19.047 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.164     ;
; -19.044 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.044     ; 19.987     ;
; -19.041 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.158     ;
; -19.040 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.157     ;
; -19.034 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.133      ; 20.154     ;
; -19.034 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.151     ;
; -19.027 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.133      ; 20.147     ;
; -19.024 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.140     ;
; -19.016 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[41][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.075     ; 19.928     ;
; -19.014 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.133      ; 20.134     ;
; -19.013 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][5] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 19.957     ;
; -19.006 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][5] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 19.950     ;
; -19.006 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.123     ;
; -19.001 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.118     ;
; -18.999 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.133      ; 20.119     ;
; -18.999 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.116     ;
; -18.996 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.112     ;
; -18.994 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.111     ;
; -18.989 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 19.933     ;
; -18.989 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 19.932     ;
; -18.986 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.133      ; 20.106     ;
; -18.985 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][4] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 19.929     ;
; -18.982 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.044     ; 19.925     ;
; -18.981 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][11] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.128      ; 20.096     ;
; -18.978 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.094     ;
; -18.976 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.092     ;
; -18.968 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][1] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 19.917     ;
; -18.959 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[53][1] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.137      ; 20.083     ;
; -18.952 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[30][6] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.048     ; 19.891     ;
; -18.949 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][1] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 19.898     ;
; -18.948 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.064     ;
; -18.928 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; -0.044     ; 19.871     ;
; -18.924 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; -0.044     ; 19.867     ;
; -18.924 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.041     ;
; -18.923 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.039     ;
; -18.920 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.037     ;
; -18.920 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][12] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.128      ; 20.035     ;
; -18.919 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][10] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.128      ; 20.034     ;
; -18.918 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.035     ;
; -18.916 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.032     ;
; -18.915 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][13] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.127      ; 20.029     ;
; -18.914 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.031     ;
; -18.911 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.128      ; 20.026     ;
; -18.909 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 19.858     ;
; -18.909 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; -0.065     ; 19.831     ;
; -18.908 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[29][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.062     ; 19.833     ;
; -18.908 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.024     ;
; -18.907 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][7] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 19.851     ;
; -18.906 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[29][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; -0.062     ; 19.831     ;
; -18.906 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][2] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.155      ; 20.048     ;
; -18.905 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.021     ;
; -18.902 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; -0.065     ; 19.824     ;
; -18.898 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.014     ;
; -18.892 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.008     ;
; -18.890 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][3] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 19.839     ;
; -18.890 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][5] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 19.834     ;
; -18.888 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][7] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 19.832     ;
; -18.887 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[49][2] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[14] ; clk          ; clk         ; 1.000        ; 0.155      ; 20.029     ;
; -18.886 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[48][5] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 19.830     ;
; -18.885 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[12] ; clk          ; clk         ; 1.000        ; 0.129      ; 20.001     ;
; -18.884 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[53][0] ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[15] ; clk          ; clk         ; 1.000        ; 0.137      ; 20.008     ;
; -18.883 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[11] ; clk          ; clk         ; 1.000        ; 0.130      ; 20.000     ;
; -18.879 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[0][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[10] ; clk          ; clk         ; 1.000        ; 0.130      ; 19.996     ;
; -18.878 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|output_register[13] ; clk          ; clk         ; 1.000        ; 0.133      ; 19.998     ;
+---------+---------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[0]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[0]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.203 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[32]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[32]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.213 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[111][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[112][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.217 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.221 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.225 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.346      ;
; 0.233 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[197][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.354      ;
; 0.234 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.355      ;
; 0.238 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[113][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.360      ;
; 0.238 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][13] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.359      ;
; 0.246 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.570      ;
; 0.249 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                         ; FM:FM_inst|sin_fc:sin_fc_inst|rom_sin:rom_sin_inst|altsyncram:altsyncram_component|altsyncram_2j91:auto_generated|ram_block1a14~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.573      ;
; 0.278 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[144][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[145][9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.400      ;
; 0.279 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[191][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.282 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[123][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[124][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.404      ;
; 0.283 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[185][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.289 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][3]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.410      ;
; 0.290 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[81][7]   ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[82][7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.412      ;
; 0.291 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[14]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[14]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[13]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[13]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[8]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[8]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[7]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[7]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[5]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[5]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.413      ;
; 0.292 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[19]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[19]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[16]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[16]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[15]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[15]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[11]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[11]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[10]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[10]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[9]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[9]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[6]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[6]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[3]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[3]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[17]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[17]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[4]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[4]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[2]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[2]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[1]                          ; FM:FM_inst|sin_fc:sin_fc_inst|phase[1]                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[20]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[20]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[18]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[18]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[12]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[12]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.297 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[94][0]   ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[95][0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[124][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[125][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.302 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[21]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[21]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[197][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[29]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[29]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[27]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[27]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[25]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[25]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][0]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[31]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[31]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[30]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[30]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[22]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[26]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[26]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[187][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[28]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[28]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.307 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][14] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][2]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][15] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][9]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.312 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][13] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.312 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[23]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.435      ;
; 0.315 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[194][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[199][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; FM:FM_inst|sin_fc:sin_fc_inst|phase[24]                         ; FM:FM_inst|sin_fc:sin_fc_inst|phase[24]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.438      ;
; 0.316 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][6]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[173][11] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[174][11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.318 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[2][1]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.320 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[148][10] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[149][10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.441      ;
; 0.320 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[198][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[199][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.443      ;
; 0.324 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[149][12] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[150][12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.445      ;
; 0.327 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[111][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[112][4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.442      ;
; 0.328 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[144][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[145][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.450      ;
; 0.330 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[173][2]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[174][2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.339 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[183][15] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.345 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[3][7]    ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[4][7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.668      ;
; 0.346 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[170][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[171][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.347 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[113][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.468      ;
; 0.347 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[183][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.347 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[184][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[185][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.469      ;
; 0.347 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.469      ;
; 0.348 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][5]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.349 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[113][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[114][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.349 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[130][11] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[131][11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.471      ;
; 0.349 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[176][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[177][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.471      ;
; 0.349 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[187][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.350 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.351 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[179][13] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[180][13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.473      ;
; 0.351 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[192][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.351 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[187][0]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[188][0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.351 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[189][1]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[190][1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.470      ;
; 0.352 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[125][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[126][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.474      ;
; 0.352 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[195][8]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[196][8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.471      ;
; 0.353 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[104][11] ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[105][11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.353 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[162][7]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[163][7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.475      ;
; 0.353 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[173][3]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[174][3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.353 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[193][4]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[194][4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.354 ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[90][12]  ; AMdemod:AMdemod_inst|filter:filter_inst|delay_pipeline[91][12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.475      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -47.022   ; 0.192 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -47.022   ; 0.192 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -6539.695 ; 0.0   ; 0.0      ; 0.0     ; -5312.564           ;
;  clk             ; -6539.695 ; 0.000 ; N/A      ; N/A     ; -5312.564           ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sig_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sig_out[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; mode[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[18]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[19]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[20]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[21]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[22]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fc[23]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ma[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ma[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ma[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ma[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fd[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[18]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[19]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[20]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[21]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[22]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fs[23]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sig_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; sig_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sig_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; sig_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sig_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; sig_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sig_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; sig_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 71    ; 71   ;
; Unconstrained Input Port Paths  ; 6338  ; 6338 ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 640   ; 640  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; fc[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[18]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[19]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[20]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[21]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[22]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[23]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[18]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[19]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[20]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[21]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[22]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[23]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ma[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ma[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ma[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ma[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; sig_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; fc[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[18]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[19]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[20]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[21]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[22]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fc[23]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fd[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[18]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[19]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[20]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[21]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[22]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fs[23]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ma[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ma[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ma[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ma[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; sig_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sig_out[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition
    Info: Processing started: Tue Mar 29 22:37:05 2022
Info: Command: quartus_sta dds -c dds
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dds.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -47.022
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -47.022           -6539.695 clk 
Info (332146): Worst-case hold slack is 0.463
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.463               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -5312.564 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -43.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -43.180           -5942.671 clk 
Info (332146): Worst-case hold slack is 0.415
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.415               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -5312.564 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.341           -1205.189 clk 
Info (332146): Worst-case hold slack is 0.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.192               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -3672.754 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5114 megabytes
    Info: Processing ended: Tue Mar 29 22:37:15 2022
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:13


