# 190702_mtg

## 出欠

### 出席

- tatsu
- itochan
- supachan
- alf
- fumi
- nyatsume
- sksat

### 出席遠隔

- skyline

### 欠席

- mihiro

## itochan

なし

## tatsu

- ストレージを確保
- `.deb`でビルドするようにするといい
  - 名前もつけられる．
  - [https://packages.debian.org/ja/jessie/make](https://packages.debian.org/ja/jessie/make)

## sksat

- 物申した
- connect freeという会社の見学をした．

## alf

- 頑張れ

## fumi

- FPGAに，外部からデータを読んで，VGA出力するという課題をやっていた．
- 本のサンプルから拡張しようと思った．
  - read memory hについて，書いてみた．書き方が違うんだろうなと思った．

macchanさん「FPGAっていうのはいろんなブロックに分かれてる．ルックアップテーブルという細かい論理回路のぶぶん，DRAMという部分，DSTという部分などがある．書き方によって，Block RAMになったり膨大なレジスタになったりする．書き方をミスると，ブロックRAMにならず，レジスタになってしまう．」

- [https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_1/ug901-vivado-synthesis.pdf](https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_1/ug901-vivado-synthesis.pdf)

Verilogと実際にあるものの差が激しい．
書き方によって，ROMにもなるし，レジスタにもなっちゃう．
例えば，a(100)を参照するとやるとレジスタになってしまう．

- [超わかりやすいドキュメント](http://www.icrus.org/machida/product/verilog.pdf)

## skyline

- スライドのフィードバック
- 今はしげやさんボール

## nyatsume

- Flowblaze動かした
  - 10GNICが繋がってる
- ハードウェアなので，わからないことがあれば作者に聞いた方がいい．
- サンプル入れて動かすのが次のアクション
- Flowblazeで何かしてみた！というWIPでもいいと思う．

## supachan

- SAPを喋る．
- インターフェースの違いで少し詰まってた．
- イーサネットばっかり見ながらマルチキャストできないと思っていたが、イーサネットではなくがっつりWifiのネットワークアダプタに出ていた。
  - ・SAPとして認識されるパケットを送信することができた。
  - →Malformed Packetと言われてしまった
- Todo
  - ・イーサネットに出せるようにする
  - ・正常なSAPとして認識されるように取り組んでいく
  - ・WIPでの問題意識とかのストーリーを組み立てていく
