

```
DSM(deep sub-micron)	深亚微米
PAE(process antenna effect)		工艺天线效应
SI(signal integrity)	信号完整性
OPC(optical proximity correction)	光学近似检查
PSM(phase shifting masks)	移相掩膜
STA(static timing analysis)	静态时序分析
SSTA(statistical STA)	统计静态时序分析
RET(resolution enhancement technology)	分辨率增强技术
TTD()	时序驱动设计
FP(floorplan)	布图
IPO(in-place optimization)	原地优化
DRV(design rule violation)	设计规则违反检查
WLM(wire load model)	线负载模型
CWLM(custom WLM)	定制线负载模型
MSMV(multiple-supply multiple-voltage)	多电源电压
CMP(chemical mechanical polishing)	化学机械打磨
MG(millon gates)	百万门级
SVP(silicon virtual prototyping)	硅虚拟原型
RC提取	寄生参数提取
GPS(global physical synthesis)	全局物理综合
PLE(phyical layout estimator)	物理布图参数
OCV(on-chip variation)	片上误差
PSO(power shut off)	电源关断
SRPG(state retention power gating)	状态保持梦空
MMMC(multi-mode multi-corner)	多模式多端角
SiP(silicon in package)	多芯片封装
SDC(standard design constraints)	标准时序约束
DVFS(dynamic voltage frequency scaling)	动态电压频率调节
NoC(network on chip)	片上网络
DEF		描述集成电路物理设计的一种文件格式
ILM(interface logic model)	接口逻辑模型
CDTV(context-driven timing view)	基于设计（要求）驱动时序图
PERT(program evaluation and review technique)	项目评审技术
CPM(critical path method)	关键路径方法
EM(electromigration)	电迁移
DFM(design for manufacturing)	可制造性分析
ILT(inverse lithography technology)	反置光刻工艺
```



```
ASIC	专用集成电路
SOC		系统芯片
DRC(design rules check)	设计规则检查
LVS(layout versus schematic)	电路规则检查
ERC(electrical rule check)	电学规则检查
LPE(layout parasitic extraction)	版图（电容）寄生参数提取
PRE(parasitic resistance extraction)	寄生电阻提取	
PUN(pull-up network)	上拉网络
PDN(pull-down network)	下拉网络
COT(customer owned tooling)	客户自有工具
DSP(digital signal processor)	信号处理器
IP(Intellectual Property)	知识产权
ESD(electrostatic discharge)	静态放电
NLDM(non-linear delay model)	非线性延时模型
SPDM(scalable polynomial dely model)	可伸缩多项式模型
ECSM(effective current source model)	有效电流源模型
CCSM(composite current source model)	复合电流源模型
```

