TimeQuest Timing Analyzer report for clp_simples
Thu Feb  2 23:53:49 2017
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'mclk_in'
 12. Slow 1200mV 85C Model Setup: 'LCD_FPGA:LCD|fsd_E'
 13. Slow 1200mV 85C Model Hold: 'mclk_in'
 14. Slow 1200mV 85C Model Hold: 'LCD_FPGA:LCD|fsd_E'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'mclk_in'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'mclk_in'
 30. Slow 1200mV 0C Model Setup: 'LCD_FPGA:LCD|fsd_E'
 31. Slow 1200mV 0C Model Hold: 'mclk_in'
 32. Slow 1200mV 0C Model Hold: 'LCD_FPGA:LCD|fsd_E'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'mclk_in'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'mclk_in'
 47. Fast 1200mV 0C Model Setup: 'LCD_FPGA:LCD|fsd_E'
 48. Fast 1200mV 0C Model Hold: 'mclk_in'
 49. Fast 1200mV 0C Model Hold: 'LCD_FPGA:LCD|fsd_E'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'mclk_in'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; clp_simples                                                     ;
; Device Family      ; Cyclone IV E                                                    ;
; Device Name        ; EP4CE6E22C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; display_7seg:DP_7|mem_led ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { display_7seg:DP_7|mem_led } ;
; LCD_FPGA:LCD|fsd_E        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCD_FPGA:LCD|fsd_E }        ;
; mclk_in                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mclk_in }                   ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                 ;
+------------+-----------------+--------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                           ;
+------------+-----------------+--------------------+------------------------------------------------+
; 135.24 MHz ; 135.24 MHz      ; mclk_in            ;                                                ;
; 604.96 MHz ; 402.09 MHz      ; LCD_FPGA:LCD|fsd_E ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 85C Model Setup Summary         ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -4.652 ; -269.488      ;
; LCD_FPGA:LCD|fsd_E ; -0.653 ; -12.904       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -0.264 ; -0.305        ;
; LCD_FPGA:LCD|fsd_E ; 0.491  ; 0.000         ;
+--------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; mclk_in                   ; -3.201 ; -231.419      ;
; LCD_FPGA:LCD|fsd_E        ; -1.487 ; -60.967       ;
; display_7seg:DP_7|mem_led ; -1.487 ; -2.974        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mclk_in'                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.652 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.572      ;
; -4.555 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.475      ;
; -4.385 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.482     ; 4.904      ;
; -4.381 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.301      ;
; -4.366 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.886      ;
; -4.285 ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.205      ;
; -4.268 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.482     ; 4.787      ;
; -4.247 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.482     ; 4.766      ;
; -4.240 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.760      ;
; -4.235 ; LCD_FPGA:LCD|fsd_count[5]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.155      ;
; -4.232 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.752      ;
; -4.228 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.748      ;
; -4.222 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.482     ; 4.741      ;
; -4.202 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.482     ; 4.721      ;
; -4.169 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.482     ; 4.688      ;
; -4.161 ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.081      ;
; -4.140 ; LCD_FPGA:LCD|fsd_count[4]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.060      ;
; -4.093 ; LCD_FPGA:LCD|fsd_count[7]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.013      ;
; -3.986 ; LCD_FPGA:LCD|fsd_count[11]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.906      ;
; -3.966 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.486      ;
; -3.947 ; LCD_FPGA:LCD|fsd_count[9]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.867      ;
; -3.927 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.447      ;
; -3.902 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.814      ;
; -3.901 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.813      ;
; -3.900 ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.820      ;
; -3.899 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.811      ;
; -3.867 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.778      ;
; -3.861 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.772      ;
; -3.860 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.771      ;
; -3.851 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.763      ;
; -3.851 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.763      ;
; -3.850 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.762      ;
; -3.849 ; LCD_FPGA:LCD|fsd_count[8]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.769      ;
; -3.806 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.326      ;
; -3.778 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.298      ;
; -3.772 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.292      ;
; -3.770 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.481     ; 4.290      ;
; -3.731 ; contador_programa:PC1|p[1]                                                                               ; registrador_enderecamento:MAR1|out_array[1]                                                              ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.650      ;
; -3.728 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.640      ;
; -3.727 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.639      ;
; -3.726 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.646      ;
; -3.725 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.645      ;
; -3.725 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.637      ;
; -3.724 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.636      ;
; -3.717 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.637      ;
; -3.711 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.631      ;
; -3.702 ; LCD_FPGA:LCD|fsd_count[12]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.622      ;
; -3.691 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.602      ;
; -3.690 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.601      ;
; -3.685 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.596      ;
; -3.664 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.584      ;
; -3.640 ; LCD_FPGA:LCD|fsd_count[13]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.560      ;
; -3.629 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.549      ;
; -3.628 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.548      ;
; -3.620 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.540      ;
; -3.614 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.534      ;
; -3.592 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.504      ;
; -3.591 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.503      ;
; -3.589 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.501      ;
; -3.573 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.493      ;
; -3.557 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.468      ;
; -3.551 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.462      ;
; -3.550 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.461      ;
; -3.541 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.453      ;
; -3.541 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.453      ;
; -3.540 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.452      ;
; -3.516 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.436      ;
; -3.428 ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.348      ;
; -3.418 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.330      ;
; -3.417 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.329      ;
; -3.415 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.327      ;
; -3.414 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.326      ;
; -3.402 ; contador_programa:PC1|p[6]                                                                               ; contador_programa:PC1|p[2]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.321      ;
; -3.383 ; contador_programa:PC1|p[5]                                                                               ; contador_programa:PC1|p[2]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.302      ;
; -3.381 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.292      ;
; -3.380 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.291      ;
; -3.375 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.286      ;
; -3.370 ; LCD_FPGA:LCD|fsd_count[5]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.290      ;
; -3.355 ; LCD_FPGA:LCD|fsd_count[14]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.275      ;
; -3.328 ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.248      ;
; -3.314 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.226      ;
; -3.314 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.226      ;
; -3.312 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.224      ;
; -3.286 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.206      ;
; -3.285 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_count[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.205      ;
; -3.283 ; LCD_FPGA:LCD|fsd_count[4]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.203      ;
; -3.279 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.191      ;
; -3.278 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.190      ;
; -3.278 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.190      ;
; -3.277 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_count[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.197      ;
; -3.277 ; contador_programa:PC1|p[1]                                                                               ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in      ; mclk_in     ; 1.000        ; 0.311      ; 4.636      ;
; -3.273 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.185      ;
; -3.273 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.185      ;
; -3.272 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.183      ;
; -3.271 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_count[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.191      ;
; -3.271 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.089     ; 4.183      ;
; -3.268 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.179      ;
; -3.266 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.090     ; 4.177      ;
; -3.263 ; contador_programa:PC1|p[2]                                                                               ; single_port_ram:RAM1|ram_rtl_0_bypass[6]                                                                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.180      ;
; -3.256 ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.176      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCD_FPGA:LCD|fsd_E'                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.653 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.573      ;
; -0.633 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.080     ; 1.554      ;
; -0.615 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.535      ;
; -0.612 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.532      ;
; -0.604 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.523      ;
; -0.603 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.522      ;
; -0.601 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.520      ;
; -0.593 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.512      ;
; -0.588 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.508      ;
; -0.585 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.080     ; 1.506      ;
; -0.538 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.077     ; 1.462      ;
; -0.512 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.085     ; 1.428      ;
; -0.452 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.371      ;
; -0.448 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.367      ;
; -0.411 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.330      ;
; -0.361 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.280      ;
; -0.356 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.275      ;
; -0.352 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.271      ;
; -0.311 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.231      ;
; -0.229 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.148      ;
; -0.226 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.146      ;
; -0.222 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.142      ;
; -0.217 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.136      ;
; -0.199 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.118      ;
; -0.198 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.117      ;
; -0.198 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.117      ;
; -0.189 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.108      ;
; -0.189 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.108      ;
; -0.187 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.107      ;
; -0.185 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.104      ;
; -0.183 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.103      ;
; -0.182 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.101      ;
; -0.174 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.093      ;
; -0.172 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.091      ;
; -0.172 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.091      ;
; -0.126 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.045      ;
; 0.012  ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.908      ;
; 0.014  ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 0.905      ;
; 0.023  ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 0.896      ;
; 0.038  ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.882      ;
; 0.039  ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.881      ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mclk_in'                                                                                                                                                                                                              ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.264 ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led                                                                                ; display_7seg:DP_7|mem_led ; mclk_in     ; 0.000        ; 2.658      ; 2.897      ;
; -0.041 ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E                                                                                       ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; 0.000        ; 2.617      ; 3.079      ;
; 0.363  ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led                                                                                ; display_7seg:DP_7|mem_led ; mclk_in     ; -0.500       ; 2.658      ; 3.024      ;
; 0.369  ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E                                                                                       ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; -0.500       ; 2.617      ; 2.989      ;
; 0.440  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.473      ; 1.167      ;
; 0.441  ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.473      ; 1.168      ;
; 0.452  ; registrador_enderecamento:MAR1|out_array[2] ; registrador_enderecamento:MAR1|out_array[2]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; registrador_enderecamento:MAR1|out_array[3] ; registrador_enderecamento:MAR1|out_array[3]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; contador_programa:PC1|p[0]                  ; contador_programa:PC1|p[0]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; contador_programa:PC1|p[4]                  ; contador_programa:PC1|p[4]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; contador_programa:PC1|p[7]                  ; contador_programa:PC1|p[7]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; registrador_A:REG_A1|c                      ; registrador_A:REG_A1|c                                                                                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; registrador_temporario:REG_T1|output        ; registrador_temporario:REG_T1|output                                                                     ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; controlador_escravo:CTRL_S|C[6]             ; controlador_escravo:CTRL_S|C[6]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; controlador_escravo:CTRL_S|C[8]             ; controlador_escravo:CTRL_S|C[8]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[10]            ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[4]             ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[3]             ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|est.e0                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[1]             ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[0]             ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[9]             ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.499  ; single_port_ram:RAM1|ram_rtl_0_bypass[28]   ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.793      ;
; 0.500  ; single_port_ram:RAM1|ram_rtl_0_bypass[20]   ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.794      ;
; 0.500  ; single_port_ram:RAM1|ram_rtl_0_bypass[22]   ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.794      ;
; 0.502  ; single_port_ram:RAM1|ram_rtl_0_bypass[44]   ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.796      ;
; 0.507  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.473      ; 1.234      ;
; 0.510  ; display_7seg:DP_7|contador[24]              ; display_7seg:DP_7|contador[24]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.802      ;
; 0.511  ; controlador_escravo:CTRL_S|est.e3           ; controlador_escravo:CTRL_S|est.e4                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.803      ;
; 0.511  ; controlador_escravo:CTRL_S|est.e1           ; controlador_escravo:CTRL_S|est.e2                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.803      ;
; 0.555  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.847      ;
; 0.557  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.849      ;
; 0.558  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.850      ;
; 0.559  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.851      ;
; 0.560  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.852      ;
; 0.563  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.855      ;
; 0.565  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.857      ;
; 0.641  ; single_port_ram:RAM1|ram_rtl_0_bypass[42]   ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.935      ;
; 0.642  ; single_port_ram:RAM1|ram_rtl_0_bypass[24]   ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.936      ;
; 0.642  ; single_port_ram:RAM1|ram_rtl_0_bypass[38]   ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.936      ;
; 0.666  ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.960      ;
; 0.708  ; controlador_escravo:CTRL_S|est.e5           ; controlador_escravo:CTRL_S|est.e6                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.000      ;
; 0.708  ; controlador_escravo:CTRL_S|est.e4           ; controlador_escravo:CTRL_S|est.e5                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.000      ;
; 0.716  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[8]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.010      ;
; 0.724  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|ram_rtl_0_bypass[9]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.017      ;
; 0.735  ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD_FPGA:LCD|fsd_count[5]                   ; LCD_FPGA:LCD|fsd_count[5]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD_FPGA:LCD|fsd_count[13]                  ; LCD_FPGA:LCD|fsd_count[13]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.028      ;
; 0.737  ; LCD_FPGA:LCD|fsd_count[7]                   ; LCD_FPGA:LCD|fsd_count[7]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737  ; LCD_FPGA:LCD|fsd_count[9]                   ; LCD_FPGA:LCD|fsd_count[9]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.030      ;
; 0.738  ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738  ; LCD_FPGA:LCD|fsd_count[4]                   ; LCD_FPGA:LCD|fsd_count[4]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738  ; LCD_FPGA:LCD|fsd_count[14]                  ; LCD_FPGA:LCD|fsd_count[14]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738  ; single_port_ram:RAM1|ram_rtl_0_bypass[26]   ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.032      ;
; 0.739  ; LCD_FPGA:LCD|fsd_count[8]                   ; LCD_FPGA:LCD|fsd_count[8]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.032      ;
; 0.740  ; single_port_ram:RAM1|ram_rtl_0_bypass[46]   ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.034      ;
; 0.741  ; single_port_ram:RAM1|ram_rtl_0_bypass[48]   ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.035      ;
; 0.742  ; single_port_ram:RAM1|ram_rtl_0_bypass[18]   ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.036      ;
; 0.743  ; single_port_ram:RAM1|ram_rtl_0_bypass[40]   ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.037      ;
; 0.743  ; display_7seg:DP_7|contador[11]              ; display_7seg:DP_7|contador[11]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.035      ;
; 0.745  ; display_7seg:DP_7|contador[1]               ; display_7seg:DP_7|contador[1]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.037      ;
; 0.745  ; display_7seg:DP_7|contador[13]              ; display_7seg:DP_7|contador[13]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.037      ;
; 0.747  ; display_7seg:DP_7|contador[3]               ; display_7seg:DP_7|contador[3]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.039      ;
; 0.747  ; display_7seg:DP_7|contador[8]               ; display_7seg:DP_7|contador[8]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.039      ;
; 0.747  ; display_7seg:DP_7|contador[12]              ; display_7seg:DP_7|contador[12]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.039      ;
; 0.748  ; display_7seg:DP_7|contador[2]               ; display_7seg:DP_7|contador[2]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.040      ;
; 0.748  ; controlador_escravo:CTRL_S|est.e7           ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.040      ;
; 0.749  ; display_7seg:DP_7|contador[4]               ; display_7seg:DP_7|contador[4]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.041      ;
; 0.750  ; controlador_escravo:CTRL_S|est.e1           ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.042      ;
; 0.751  ; controlador_escravo:CTRL_S|est.e5           ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.043      ;
; 0.752  ; controlador_escravo:CTRL_S|est.e3           ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.044      ;
; 0.754  ; controlador_escravo:CTRL_S|est.e7           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.046      ;
; 0.755  ; controlador_escravo:CTRL_S|est.e8           ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.047      ;
; 0.758  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|est.e8                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.050      ;
; 0.758  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.050      ;
; 0.760  ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.053      ;
; 0.764  ; display_7seg:DP_7|contador[23]              ; display_7seg:DP_7|contador[23]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.056      ;
; 0.765  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.474      ; 1.493      ;
; 0.765  ; display_7seg:DP_7|contador[21]              ; display_7seg:DP_7|contador[21]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; display_7seg:DP_7|contador[18]              ; display_7seg:DP_7|contador[18]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; display_7seg:DP_7|contador[19]              ; display_7seg:DP_7|contador[19]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.057      ;
; 0.767  ; display_7seg:DP_7|contador[20]              ; display_7seg:DP_7|contador[20]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.059      ;
; 0.767  ; display_7seg:DP_7|contador[22]              ; display_7seg:DP_7|contador[22]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.059      ;
; 0.768  ; registrador_A:REG_A1|output                 ; registrador_A:REG_A1|c                                                                                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.062      ;
; 0.778  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|est.e7                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.070      ;
; 0.779  ; controlador_escravo:CTRL_S|est.e8           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.071      ;
; 0.788  ; display_7seg:DP_7|contador[0]               ; display_7seg:DP_7|contador[0]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.080      ;
; 0.793  ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.474      ; 1.521      ;
; 0.807  ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.471      ; 1.532      ;
; 0.826  ; registrador_enderecamento:MAR1|out_array[5] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.471      ; 1.551      ;
; 0.828  ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.471      ; 1.553      ;
; 0.830  ; registrador_instrucao:IR1|IR[3]             ; registrador_enderecamento:MAR1|out_array[3]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.124      ;
; 0.831  ; registrador_instrucao:IR1|IR[1]             ; single_port_ram:RAM1|ram_rtl_0_bypass[4]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.125      ;
; 0.831  ; registrador_instrucao:IR1|IR[4]             ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.125      ;
; 0.831  ; registrador_instrucao:IR1|IR[2]             ; registrador_enderecamento:MAR1|out_array[2]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.125      ;
; 0.833  ; registrador_instrucao:IR1|IR[5]             ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.127      ;
; 0.864  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|ram_rtl_0_bypass[5]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.157      ;
; 0.938  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 1.232      ;
; 0.941  ; controlador_escravo:CTRL_S|est.e2           ; controlador_escravo:CTRL_S|est.e3                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.233      ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCD_FPGA:LCD|fsd_E'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.491 ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 0.785      ;
; 0.501 ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.795      ;
; 0.508 ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 0.802      ;
; 0.526 ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.819      ;
; 0.653 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 0.947      ;
; 0.692 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.985      ;
; 0.698 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 0.992      ;
; 0.700 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 0.994      ;
; 0.705 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.998      ;
; 0.707 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.001      ;
; 0.707 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.000      ;
; 0.712 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.006      ;
; 0.723 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.017      ;
; 0.723 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.017      ;
; 0.731 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.024      ;
; 0.733 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.027      ;
; 0.738 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.031      ;
; 0.740 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.036      ;
; 0.746 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.039      ;
; 0.753 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.046      ;
; 0.842 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.136      ;
; 0.930 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.223      ;
; 0.931 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.224      ;
; 0.948 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.241      ;
; 0.955 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.248      ;
; 0.978 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.272      ;
; 1.042 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.077      ; 1.331      ;
; 1.053 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.086      ; 1.351      ;
; 1.135 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.083      ; 1.430      ;
; 1.137 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.430      ;
; 1.145 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.438      ;
; 1.145 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.439      ;
; 1.146 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.440      ;
; 1.147 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.080      ; 1.439      ;
; 1.155 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.449      ;
; 1.171 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.464      ;
; 1.179 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.083      ; 1.474      ;
; 1.198 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.083      ; 1.493      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mclk_in'                                                                                                                                  ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; mclk_in ; Rise       ; mclk_in                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_E                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[0]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[10]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[11]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[12]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[13]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[14]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[15]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[1]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[2]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[3]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[4]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[5]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[6]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[7]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[8]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[9]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; chip_seletor2:CS2|out_array                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[5]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[6]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[7]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[10]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[8]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[9]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e1                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e2                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e3                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e4                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e5                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e6                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e7                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e8                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[10]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[11]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[12]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[13]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[14]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[15]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[16]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[17]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[18]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[19]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[20]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[21]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[22]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[23]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[24]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[8]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[9]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|mem_led                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|c                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|output                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[0]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[1]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[2]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[3]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[4]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[5]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[6]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[7]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[10]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[11]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[12]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[13]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[14]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[15]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[7]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[8]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[9]                                                                          ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'                                                                    ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.314  ; 0.534        ; 0.220          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.314  ; 0.534        ; 0.220          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; m_prog[*]  ; display_7seg:DP_7|mem_led ; 1.940 ; 2.229 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0] ; display_7seg:DP_7|mem_led ; 1.935 ; 2.213 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1] ; display_7seg:DP_7|mem_led ; 1.940 ; 2.229 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn  ; mclk_in                   ; 0.992 ; 1.174 ; Rise       ; mclk_in                   ;
; m_prog[*]  ; mclk_in                   ; 4.512 ; 4.718 ; Rise       ; mclk_in                   ;
;  m_prog[0] ; mclk_in                   ; 4.512 ; 4.718 ; Rise       ; mclk_in                   ;
;  m_prog[1] ; mclk_in                   ; 3.740 ; 3.940 ; Rise       ; mclk_in                   ;
; m_SOP_btn  ; mclk_in                   ; 1.382 ; 1.619 ; Fall       ; mclk_in                   ;
+------------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; m_prog[*]  ; display_7seg:DP_7|mem_led ; -1.397 ; -1.664 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0] ; display_7seg:DP_7|mem_led ; -1.397 ; -1.664 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1] ; display_7seg:DP_7|mem_led ; -1.402 ; -1.680 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn  ; mclk_in                   ; -0.197 ; -0.410 ; Rise       ; mclk_in                   ;
; m_prog[*]  ; mclk_in                   ; -2.533 ; -2.717 ; Rise       ; mclk_in                   ;
;  m_prog[0] ; mclk_in                   ; -2.890 ; -3.114 ; Rise       ; mclk_in                   ;
;  m_prog[1] ; mclk_in                   ; -2.533 ; -2.717 ; Rise       ; mclk_in                   ;
; m_SOP_btn  ; mclk_in                   ; -0.027 ; -0.222 ; Fall       ; mclk_in                   ;
+------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 13.156 ; 12.614 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 11.726 ; 11.271 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 13.156 ; 12.614 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 11.291 ; 10.901 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 12.330 ; 11.823 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 11.848 ; 11.626 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 12.439 ; 12.111 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 12.353 ; 12.445 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 8.540  ; 8.427  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 4.395  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 11.862 ; 11.989 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 4.315  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 10.091 ; 10.001 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 10.091 ; 10.001 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 8.789  ; 9.019  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 8.140  ; 8.286  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 9.084  ; 8.955  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 8.744  ; 8.404  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 8.602  ; 8.591  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 8.669  ; 8.580  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 7.922  ; 8.017  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 8.442  ; 8.200  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 8.337  ; 8.295  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 8.669  ; 8.580  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 14.400 ; 13.835 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 13.387 ; 12.973 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 14.400 ; 13.835 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 13.298 ; 12.815 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 12.649 ; 12.338 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 13.013 ; 12.962 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 13.604 ; 13.447 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 13.689 ; 13.610 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.919  ; 5.017  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 7.495  ; 7.352  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.919  ; 5.017  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 7.850  ; 7.648  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 7.273  ; 7.146  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 6.961  ; 6.886  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 6.966  ; 6.897  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 8.785  ; 8.747  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 7.744  ; 7.589  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 8.203  ; 7.898  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 9.424  ; 9.163  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 9.187  ; 8.805  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 9.728  ; 9.355  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 7.744  ; 7.589  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 8.714  ; 8.444  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 9.146  ; 9.163  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 7.843  ; 7.628  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 4.236  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 9.376  ; 9.352  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 4.158  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 7.823  ; 7.891  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 9.757  ; 9.672  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 8.295  ; 8.584  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 7.823  ; 7.966  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 8.543  ; 8.241  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 8.237  ; 7.992  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 8.080  ; 7.891  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 7.463  ; 7.538  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 7.463  ; 7.622  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 7.735  ; 7.642  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 7.770  ; 7.538  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 8.073  ; 7.944  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 10.032 ; 9.767  ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 10.195 ; 9.767  ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 10.977 ; 10.494 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 10.807 ; 10.422 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 10.283 ; 9.885  ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 10.032 ; 9.820  ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 10.598 ; 10.286 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 10.296 ; 10.403 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.776  ; 4.869  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 7.237  ; 7.098  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.776  ; 4.869  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 7.579  ; 7.384  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 7.025  ; 6.901  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 6.725  ; 6.651  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 6.730  ; 6.663  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 8.535  ; 8.501  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                  ;
+------------+-----------------+--------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                           ;
+------------+-----------------+--------------------+------------------------------------------------+
; 143.72 MHz ; 143.72 MHz      ; mclk_in            ;                                                ;
; 637.35 MHz ; 402.09 MHz      ; LCD_FPGA:LCD|fsd_E ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -4.237 ; -239.456      ;
; LCD_FPGA:LCD|fsd_E ; -0.569 ; -9.623        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -0.290 ; -0.292        ;
; LCD_FPGA:LCD|fsd_E ; 0.455  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; mclk_in                   ; -3.201 ; -231.419      ;
; LCD_FPGA:LCD|fsd_E        ; -1.487 ; -60.967       ;
; display_7seg:DP_7|mem_led ; -1.487 ; -2.974        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mclk_in'                                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.237 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 5.166      ;
; -4.154 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 5.083      ;
; -4.015 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.944      ;
; -3.943 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.428     ; 4.517      ;
; -3.928 ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.857      ;
; -3.925 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 4.500      ;
; -3.889 ; LCD_FPGA:LCD|fsd_count[5]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.818      ;
; -3.843 ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.772      ;
; -3.838 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.428     ; 4.412      ;
; -3.806 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 4.381      ;
; -3.805 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.428     ; 4.379      ;
; -3.803 ; LCD_FPGA:LCD|fsd_count[4]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.732      ;
; -3.800 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 4.375      ;
; -3.795 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 4.370      ;
; -3.791 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.428     ; 4.365      ;
; -3.768 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.428     ; 4.342      ;
; -3.767 ; LCD_FPGA:LCD|fsd_count[7]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.696      ;
; -3.738 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.428     ; 4.312      ;
; -3.670 ; LCD_FPGA:LCD|fsd_count[11]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.599      ;
; -3.641 ; LCD_FPGA:LCD|fsd_count[9]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.570      ;
; -3.622 ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.551      ;
; -3.619 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.539      ;
; -3.619 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.539      ;
; -3.617 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.537      ;
; -3.583 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.503      ;
; -3.582 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.502      ;
; -3.582 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.502      ;
; -3.575 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.494      ;
; -3.570 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.489      ;
; -3.568 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.487      ;
; -3.551 ; LCD_FPGA:LCD|fsd_count[8]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.480      ;
; -3.546 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 4.121      ;
; -3.518 ; contador_programa:PC1|p[1]                                                                               ; registrador_enderecamento:MAR1|out_array[1]                                                              ; mclk_in      ; mclk_in     ; 1.000        ; -0.076     ; 4.444      ;
; -3.503 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 4.078      ;
; -3.463 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.383      ;
; -3.463 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.383      ;
; -3.461 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.381      ;
; -3.460 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.380      ;
; -3.435 ; LCD_FPGA:LCD|fsd_count[12]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.364      ;
; -3.418 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.337      ;
; -3.416 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.335      ;
; -3.412 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.331      ;
; -3.398 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 3.973      ;
; -3.367 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 3.942      ;
; -3.363 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 3.938      ;
; -3.361 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.427     ; 3.936      ;
; -3.351 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.280      ;
; -3.350 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.279      ;
; -3.343 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.272      ;
; -3.337 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.266      ;
; -3.321 ; LCD_FPGA:LCD|fsd_count[13]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.250      ;
; -3.315 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.235      ;
; -3.315 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.235      ;
; -3.313 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.233      ;
; -3.281 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.210      ;
; -3.279 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.199      ;
; -3.278 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.198      ;
; -3.278 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.198      ;
; -3.271 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.190      ;
; -3.268 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.197      ;
; -3.267 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.196      ;
; -3.266 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.185      ;
; -3.264 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.183      ;
; -3.260 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.189      ;
; -3.254 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.183      ;
; -3.191 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.120      ;
; -3.159 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.079      ;
; -3.159 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.079      ;
; -3.157 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.077      ;
; -3.156 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.076      ;
; -3.153 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.082      ;
; -3.123 ; contador_programa:PC1|p[1]                                                                               ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in      ; mclk_in     ; 1.000        ; 0.274      ; 4.436      ;
; -3.114 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.033      ;
; -3.112 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.031      ;
; -3.108 ; contador_programa:PC1|p[6]                                                                               ; contador_programa:PC1|p[2]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 4.038      ;
; -3.108 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 4.027      ;
; -3.103 ; LCD_FPGA:LCD|fsd_count[14]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.032      ;
; -3.091 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.011      ;
; -3.091 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.011      ;
; -3.089 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.009      ;
; -3.087 ; contador_programa:PC1|p[5]                                                                               ; contador_programa:PC1|p[2]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 4.017      ;
; -3.083 ; contador_programa:PC1|p[2]                                                                               ; single_port_ram:RAM1|ram_rtl_0_bypass[6]                                                                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.076     ; 4.009      ;
; -3.066 ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 3.995      ;
; -3.055 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.975      ;
; -3.054 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.974      ;
; -3.054 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.974      ;
; -3.047 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 3.966      ;
; -3.042 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 3.961      ;
; -3.040 ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 3.959      ;
; -3.030 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.950      ;
; -3.030 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.950      ;
; -3.028 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.948      ;
; -3.027 ; LCD_FPGA:LCD|fsd_count[5]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 3.956      ;
; -2.994 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.914      ;
; -2.993 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.913      ;
; -2.993 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 3.913      ;
; -2.988 ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 3.917      ;
; -2.986 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 3.905      ;
; -2.981 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 3.900      ;
; -2.979 ; single_port_ram:RAM1|ram_rtl_0_bypass[14]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.083     ; 3.898      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCD_FPGA:LCD|fsd_E'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.569 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.068     ; 1.503      ;
; -0.536 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.068     ; 1.470      ;
; -0.529 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.071     ; 1.460      ;
; -0.521 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.450      ;
; -0.520 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.450      ;
; -0.506 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.076     ; 1.432      ;
; -0.506 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.435      ;
; -0.499 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.071     ; 1.430      ;
; -0.496 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.068     ; 1.430      ;
; -0.495 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.424      ;
; -0.461 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.070     ; 1.393      ;
; -0.430 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.359      ;
; -0.375 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.304      ;
; -0.372 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.301      ;
; -0.301 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.231      ;
; -0.263 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.075     ; 1.190      ;
; -0.251 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.075     ; 1.178      ;
; -0.226 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.156      ;
; -0.195 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.071     ; 1.126      ;
; -0.122 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.052      ;
; -0.121 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.050      ;
; -0.121 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.050      ;
; -0.117 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.046      ;
; -0.115 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.044      ;
; -0.114 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.043      ;
; -0.110 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.040      ;
; -0.096 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.026      ;
; -0.095 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.025      ;
; -0.094 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.024      ;
; -0.088 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.018      ;
; -0.087 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.017      ;
; -0.084 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.014      ;
; -0.075 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.005      ;
; -0.073 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.003      ;
; -0.060 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.989      ;
; -0.060 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 0.990      ;
; 0.106  ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 0.824      ;
; 0.112  ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 0.818      ;
; 0.122  ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 0.808      ;
; 0.134  ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 0.796      ;
; 0.135  ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 0.795      ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mclk_in'                                                                                                                                                                                                               ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.290 ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led                                                                                ; display_7seg:DP_7|mem_led ; mclk_in     ; 0.000        ; 2.422      ; 2.597      ;
; -0.002 ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E                                                                                       ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; 0.000        ; 2.406      ; 2.869      ;
; 0.293  ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E                                                                                       ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; -0.500       ; 2.406      ; 2.664      ;
; 0.400  ; registrador_temporario:REG_T1|output        ; registrador_temporario:REG_T1|output                                                                     ; mclk_in                   ; mclk_in     ; 0.000        ; 0.074      ; 0.669      ;
; 0.401  ; registrador_enderecamento:MAR1|out_array[2] ; registrador_enderecamento:MAR1|out_array[2]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; registrador_enderecamento:MAR1|out_array[3] ; registrador_enderecamento:MAR1|out_array[3]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; contador_programa:PC1|p[0]                  ; contador_programa:PC1|p[0]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; contador_programa:PC1|p[4]                  ; contador_programa:PC1|p[4]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; contador_programa:PC1|p[7]                  ; contador_programa:PC1|p[7]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; registrador_A:REG_A1|c                      ; registrador_A:REG_A1|c                                                                                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.403  ; controlador_escravo:CTRL_S|C[8]             ; controlador_escravo:CTRL_S|C[8]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.071      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[6]             ; controlador_escravo:CTRL_S|C[6]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[10]            ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[4]             ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[3]             ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|est.e0                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[1]             ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[0]             ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[9]             ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.415  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.418      ; 1.063      ;
; 0.419  ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.418      ; 1.067      ;
; 0.470  ; single_port_ram:RAM1|ram_rtl_0_bypass[20]   ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.738      ;
; 0.470  ; single_port_ram:RAM1|ram_rtl_0_bypass[22]   ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.738      ;
; 0.470  ; single_port_ram:RAM1|ram_rtl_0_bypass[28]   ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.737      ;
; 0.472  ; display_7seg:DP_7|contador[24]              ; display_7seg:DP_7|contador[24]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.737      ;
; 0.473  ; single_port_ram:RAM1|ram_rtl_0_bypass[44]   ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.740      ;
; 0.478  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.419      ; 1.127      ;
; 0.482  ; controlador_escravo:CTRL_S|est.e3           ; controlador_escravo:CTRL_S|est.e4                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.747      ;
; 0.482  ; controlador_escravo:CTRL_S|est.e1           ; controlador_escravo:CTRL_S|est.e2                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.747      ;
; 0.494  ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led                                                                                ; display_7seg:DP_7|mem_led ; mclk_in     ; -0.500       ; 2.422      ; 2.881      ;
; 0.510  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.775      ;
; 0.513  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.778      ;
; 0.513  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.778      ;
; 0.514  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.779      ;
; 0.516  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.781      ;
; 0.519  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.784      ;
; 0.520  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.785      ;
; 0.599  ; single_port_ram:RAM1|ram_rtl_0_bypass[38]   ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.867      ;
; 0.599  ; single_port_ram:RAM1|ram_rtl_0_bypass[42]   ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.866      ;
; 0.600  ; single_port_ram:RAM1|ram_rtl_0_bypass[24]   ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.868      ;
; 0.620  ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.888      ;
; 0.632  ; controlador_escravo:CTRL_S|est.e4           ; controlador_escravo:CTRL_S|est.e5                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.897      ;
; 0.657  ; controlador_escravo:CTRL_S|est.e5           ; controlador_escravo:CTRL_S|est.e6                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.922      ;
; 0.666  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|ram_rtl_0_bypass[9]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.934      ;
; 0.670  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[8]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.938      ;
; 0.682  ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682  ; LCD_FPGA:LCD|fsd_count[13]                  ; LCD_FPGA:LCD|fsd_count[13]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.950      ;
; 0.683  ; LCD_FPGA:LCD|fsd_count[5]                   ; LCD_FPGA:LCD|fsd_count[5]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.951      ;
; 0.684  ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.952      ;
; 0.685  ; LCD_FPGA:LCD|fsd_count[9]                   ; LCD_FPGA:LCD|fsd_count[9]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.953      ;
; 0.686  ; LCD_FPGA:LCD|fsd_count[7]                   ; LCD_FPGA:LCD|fsd_count[7]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.954      ;
; 0.687  ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.955      ;
; 0.687  ; LCD_FPGA:LCD|fsd_count[14]                  ; LCD_FPGA:LCD|fsd_count[14]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.955      ;
; 0.687  ; single_port_ram:RAM1|ram_rtl_0_bypass[26]   ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.954      ;
; 0.688  ; LCD_FPGA:LCD|fsd_count[4]                   ; LCD_FPGA:LCD|fsd_count[4]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.956      ;
; 0.689  ; LCD_FPGA:LCD|fsd_count[8]                   ; LCD_FPGA:LCD|fsd_count[8]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.957      ;
; 0.690  ; single_port_ram:RAM1|ram_rtl_0_bypass[46]   ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.957      ;
; 0.691  ; single_port_ram:RAM1|ram_rtl_0_bypass[18]   ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.959      ;
; 0.691  ; single_port_ram:RAM1|ram_rtl_0_bypass[48]   ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.958      ;
; 0.692  ; single_port_ram:RAM1|ram_rtl_0_bypass[40]   ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.960      ;
; 0.694  ; display_7seg:DP_7|contador[11]              ; display_7seg:DP_7|contador[11]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.069      ; 0.958      ;
; 0.695  ; display_7seg:DP_7|contador[13]              ; display_7seg:DP_7|contador[13]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.960      ;
; 0.697  ; display_7seg:DP_7|contador[1]               ; display_7seg:DP_7|contador[1]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.069      ; 0.961      ;
; 0.697  ; display_7seg:DP_7|contador[2]               ; display_7seg:DP_7|contador[2]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.069      ; 0.961      ;
; 0.697  ; display_7seg:DP_7|contador[12]              ; display_7seg:DP_7|contador[12]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.962      ;
; 0.698  ; controlador_escravo:CTRL_S|est.e7           ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.963      ;
; 0.699  ; display_7seg:DP_7|contador[3]               ; display_7seg:DP_7|contador[3]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.069      ; 0.963      ;
; 0.699  ; controlador_escravo:CTRL_S|est.e1           ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.964      ;
; 0.700  ; display_7seg:DP_7|contador[8]               ; display_7seg:DP_7|contador[8]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.069      ; 0.964      ;
; 0.701  ; controlador_escravo:CTRL_S|est.e3           ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.966      ;
; 0.701  ; controlador_escravo:CTRL_S|est.e5           ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.966      ;
; 0.702  ; display_7seg:DP_7|contador[4]               ; display_7seg:DP_7|contador[4]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.069      ; 0.966      ;
; 0.703  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.418      ; 1.351      ;
; 0.706  ; controlador_escravo:CTRL_S|est.e8           ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.971      ;
; 0.706  ; controlador_escravo:CTRL_S|est.e7           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.971      ;
; 0.709  ; display_7seg:DP_7|contador[23]              ; display_7seg:DP_7|contador[23]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.974      ;
; 0.710  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|est.e8                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.975      ;
; 0.710  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.975      ;
; 0.711  ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; display_7seg:DP_7|contador[18]              ; display_7seg:DP_7|contador[18]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.976      ;
; 0.712  ; display_7seg:DP_7|contador[21]              ; display_7seg:DP_7|contador[21]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.977      ;
; 0.712  ; display_7seg:DP_7|contador[19]              ; display_7seg:DP_7|contador[19]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.977      ;
; 0.715  ; display_7seg:DP_7|contador[20]              ; display_7seg:DP_7|contador[20]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.980      ;
; 0.715  ; display_7seg:DP_7|contador[22]              ; display_7seg:DP_7|contador[22]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.980      ;
; 0.720  ; registrador_A:REG_A1|output                 ; registrador_A:REG_A1|c                                                                                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.988      ;
; 0.727  ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.418      ; 1.375      ;
; 0.731  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|est.e7                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.996      ;
; 0.734  ; controlador_escravo:CTRL_S|est.e8           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.999      ;
; 0.738  ; display_7seg:DP_7|contador[0]               ; display_7seg:DP_7|contador[0]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.069      ; 1.002      ;
; 0.739  ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.420      ; 1.389      ;
; 0.741  ; registrador_instrucao:IR1|IR[3]             ; registrador_enderecamento:MAR1|out_array[3]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 1.009      ;
; 0.742  ; registrador_instrucao:IR1|IR[1]             ; single_port_ram:RAM1|ram_rtl_0_bypass[4]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 1.010      ;
; 0.742  ; registrador_instrucao:IR1|IR[4]             ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 1.010      ;
; 0.742  ; registrador_instrucao:IR1|IR[2]             ; registrador_enderecamento:MAR1|out_array[2]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 1.010      ;
; 0.744  ; registrador_instrucao:IR1|IR[5]             ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 1.012      ;
; 0.757  ; registrador_enderecamento:MAR1|out_array[5] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.420      ; 1.407      ;
; 0.758  ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.420      ; 1.408      ;
; 0.790  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|ram_rtl_0_bypass[5]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 1.057      ;
; 0.830  ; controlador_escravo:CTRL_S|est.e2           ; controlador_escravo:CTRL_S|est.e3                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 1.095      ;
; 0.857  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.074      ; 1.126      ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCD_FPGA:LCD|fsd_E'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.455 ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.722      ;
; 0.471 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.738      ;
; 0.479 ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.746      ;
; 0.492 ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.759      ;
; 0.613 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.880      ;
; 0.615 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 0.881      ;
; 0.646 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.913      ;
; 0.648 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.915      ;
; 0.653 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.920      ;
; 0.656 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.923      ;
; 0.657 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 0.923      ;
; 0.657 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.924      ;
; 0.661 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 0.927      ;
; 0.661 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.928      ;
; 0.666 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.933      ;
; 0.667 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.934      ;
; 0.668 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.935      ;
; 0.678 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.945      ;
; 0.679 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.947      ;
; 0.680 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.948      ;
; 0.687 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.954      ;
; 0.693 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.960      ;
; 0.782 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 1.050      ;
; 0.843 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 1.109      ;
; 0.851 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 1.117      ;
; 0.856 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.069      ; 1.120      ;
; 0.857 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.069      ; 1.121      ;
; 0.904 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 1.171      ;
; 0.924 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 1.190      ;
; 0.939 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.074      ; 1.208      ;
; 1.024 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.077      ; 1.296      ;
; 1.033 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 1.299      ;
; 1.034 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 1.301      ;
; 1.035 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 1.303      ;
; 1.041 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 1.307      ;
; 1.041 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.069      ; 1.307      ;
; 1.053 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 1.321      ;
; 1.064 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.077      ; 1.336      ;
; 1.080 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.076      ; 1.351      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mclk_in'                                                                                                                                   ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; mclk_in ; Rise       ; mclk_in                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_E                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[0]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[10]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[11]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[12]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[13]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[14]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[15]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[1]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[2]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[3]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[4]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[5]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[6]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[7]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[8]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[9]                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; chip_seletor2:CS2|out_array                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[5]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[6]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[7]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[10]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[8]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[9]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e0                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e1                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e2                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e3                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e4                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e5                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e6                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e7                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e8                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[10]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[11]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[12]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[13]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[14]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[15]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[16]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[17]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[18]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[19]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[20]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[21]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[22]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[23]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[24]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[8]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[9]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|mem_led                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|c                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|output                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[0]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[1]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[2]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[3]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[4]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[5]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[6]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[7]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[10]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[11]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[12]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[13]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[14]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[15]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[7]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[8]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[9]                                                                          ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'                                                                     ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; m_prog[*]  ; display_7seg:DP_7|mem_led ; 1.785 ; 1.908 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0] ; display_7seg:DP_7|mem_led ; 1.778 ; 1.891 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1] ; display_7seg:DP_7|mem_led ; 1.785 ; 1.908 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn  ; mclk_in                   ; 0.923 ; 1.173 ; Rise       ; mclk_in                   ;
; m_prog[*]  ; mclk_in                   ; 4.152 ; 4.070 ; Rise       ; mclk_in                   ;
;  m_prog[0] ; mclk_in                   ; 4.152 ; 4.070 ; Rise       ; mclk_in                   ;
;  m_prog[1] ; mclk_in                   ; 3.440 ; 3.465 ; Rise       ; mclk_in                   ;
; m_SOP_btn  ; mclk_in                   ; 1.307 ; 1.594 ; Fall       ; mclk_in                   ;
+------------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; m_prog[*]  ; display_7seg:DP_7|mem_led ; -1.296 ; -1.405 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0] ; display_7seg:DP_7|mem_led ; -1.296 ; -1.405 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1] ; display_7seg:DP_7|mem_led ; -1.302 ; -1.422 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn  ; mclk_in                   ; -0.171 ; -0.488 ; Rise       ; mclk_in                   ;
; m_prog[*]  ; mclk_in                   ; -2.285 ; -2.279 ; Rise       ; mclk_in                   ;
;  m_prog[0] ; mclk_in                   ; -2.625 ; -2.636 ; Rise       ; mclk_in                   ;
;  m_prog[1] ; mclk_in                   ; -2.285 ; -2.279 ; Rise       ; mclk_in                   ;
; m_SOP_btn  ; mclk_in                   ; -0.041 ; -0.337 ; Fall       ; mclk_in                   ;
+------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 12.306 ; 11.337 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 10.961 ; 10.087 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 12.306 ; 11.318 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 10.535 ; 9.782  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 11.497 ; 10.676 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 10.911 ; 10.568 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 11.465 ; 11.018 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 11.164 ; 11.337 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 7.831  ; 7.570  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 3.984  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 10.619 ; 10.985 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 3.855  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 9.111  ; 8.896  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 9.111  ; 8.896  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 7.865  ; 8.224  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 7.292  ; 7.512  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 8.264  ; 8.016  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 7.929  ; 7.546  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 7.785  ; 7.697  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 7.878  ; 7.680  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 7.095  ; 7.249  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 7.608  ; 7.374  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 7.553  ; 7.428  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 7.878  ; 7.680  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 13.529 ; 12.572 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 12.569 ; 11.821 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 13.529 ; 12.572 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 12.446 ; 11.654 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 11.692 ; 11.255 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 11.977 ; 11.885 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 12.531 ; 12.335 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 12.481 ; 12.403 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.430  ; 4.615  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 6.868  ; 6.633  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.430  ; 4.615  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 7.210  ; 6.885  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 6.628  ; 6.433  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 6.316  ; 6.203  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 6.318  ; 6.218  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 7.951  ; 7.805  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+----------------+---------------------------+--------+-------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+-------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 7.076  ; 6.793 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 7.545  ; 7.068 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 8.626  ; 8.280 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 8.480  ; 7.888 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 8.964  ; 8.390 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 7.076  ; 6.793 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 7.990  ; 7.574 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 8.136  ; 8.286 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 7.149  ; 6.825 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 3.819  ;       ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 8.333  ; 8.508 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 3.694 ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 6.988  ; 7.067 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 8.787  ; 8.581 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 7.400  ; 7.794 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 6.988  ; 7.201 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 7.724  ; 7.373 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 7.454  ; 7.134 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 7.264  ; 7.067 ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 6.661  ; 6.742 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 6.661  ; 6.858 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 6.977  ; 6.821 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 6.990  ; 6.742 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 7.304  ; 7.097 ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 9.204  ; 8.766 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 9.482  ; 8.766 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 10.210 ; 9.416 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 10.058 ; 9.364 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 9.541  ; 8.888 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 9.262  ; 8.832 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 9.792  ; 9.263 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 9.204  ; 9.483 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.281  ; 4.458 ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 6.611  ; 6.384 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.281  ; 4.458 ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 6.941  ; 6.628 ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 6.383  ; 6.194 ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 6.084  ; 5.973 ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 6.085  ; 5.988 ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 7.704  ; 7.564 ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------+
; Fast 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -1.512 ; -79.851       ;
; LCD_FPGA:LCD|fsd_E ; 0.294  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -0.484 ; -0.680        ;
; LCD_FPGA:LCD|fsd_E ; 0.193  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; mclk_in                   ; -3.000 ; -163.481      ;
; LCD_FPGA:LCD|fsd_E        ; -1.000 ; -41.000       ;
; display_7seg:DP_7|mem_led ; -1.000 ; -2.000        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mclk_in'                                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.512 ; controlador_escravo:CTRL_S|C[4]                                                                          ; registrador_enderecamento:MAR1|out_array[6]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.564      ;
; -1.404 ; controlador_escravo:CTRL_S|C[3]                                                                          ; registrador_enderecamento:MAR1|out_array[5]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.456      ;
; -1.399 ; controlador_escravo:CTRL_S|C[4]                                                                          ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in      ; mclk_in     ; 0.500        ; -0.260     ; 1.648      ;
; -1.396 ; controlador_escravo:CTRL_S|C[3]                                                                          ; registrador_enderecamento:MAR1|out_array[1]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.448      ;
; -1.395 ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.345      ;
; -1.376 ; controlador_escravo:CTRL_S|C[3]                                                                          ; registrador_enderecamento:MAR1|out_array[6]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.428      ;
; -1.346 ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.296      ;
; -1.324 ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.274      ;
; -1.279 ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.229      ;
; -1.272 ; controlador_escravo:CTRL_S|C[4]                                                                          ; registrador_enderecamento:MAR1|out_array[0]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.324      ;
; -1.263 ; controlador_escravo:CTRL_S|C[3]                                                                          ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in      ; mclk_in     ; 0.500        ; -0.260     ; 1.512      ;
; -1.261 ; controlador_escravo:CTRL_S|C[4]                                                                          ; single_port_ram:RAM1|ram_rtl_0_bypass[6]                                                                 ; mclk_in      ; mclk_in     ; 0.500        ; -0.436     ; 1.312      ;
; -1.259 ; controlador_escravo:CTRL_S|C[4]                                                                          ; registrador_enderecamento:MAR1|out_array[7]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.311      ;
; -1.256 ; LCD_FPGA:LCD|fsd_count[5]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.206      ;
; -1.218 ; LCD_FPGA:LCD|fsd_count[6]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.168      ;
; -1.212 ; LCD_FPGA:LCD|fsd_count[4]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.162      ;
; -1.209 ; controlador_escravo:CTRL_S|C[4]                                                                          ; registrador_enderecamento:MAR1|out_array[5]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.261      ;
; -1.203 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.145      ;
; -1.203 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.145      ;
; -1.201 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.143      ;
; -1.197 ; controlador_escravo:CTRL_S|C[3]                                                                          ; single_port_ram:RAM1|ram_rtl_0_bypass[8]                                                                 ; mclk_in      ; mclk_in     ; 0.500        ; -0.436     ; 1.248      ;
; -1.194 ; controlador_escravo:CTRL_S|C[4]                                                                          ; registrador_enderecamento:MAR1|out_array[1]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.246      ;
; -1.192 ; LCD_FPGA:LCD|fsd_count[7]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.142      ;
; -1.190 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 2.131      ;
; -1.185 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 2.126      ;
; -1.185 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.444     ; 1.228      ;
; -1.185 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.444     ; 1.228      ;
; -1.185 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.444     ; 1.228      ;
; -1.185 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.444     ; 1.228      ;
; -1.185 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.444     ; 1.228      ;
; -1.185 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.444     ; 1.228      ;
; -1.183 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 2.124      ;
; -1.178 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.120      ;
; -1.177 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.119      ;
; -1.176 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.118      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.171 ; controlador_escravo:CTRL_S|C[10]                                                                         ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.443     ; 1.215      ;
; -1.170 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.215      ;
; -1.170 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.215      ;
; -1.170 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.215      ;
; -1.170 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.215      ;
; -1.170 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.215      ;
; -1.170 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.215      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.154 ; controlador_escravo:CTRL_S|C[6]                                                                          ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 0.500        ; -0.441     ; 1.200      ;
; -1.149 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.229     ; 1.907      ;
; -1.144 ; LCD_FPGA:LCD|fsd_count[11]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.094      ;
; -1.137 ; controlador_escravo:CTRL_S|C[3]                                                                          ; registrador_enderecamento:MAR1|out_array[4]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.436     ; 1.188      ;
; -1.133 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.228     ; 1.892      ;
; -1.126 ; controlador_escravo:CTRL_S|C[1]                                                                          ; contador_programa:PC1|p[4]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.432     ; 1.181      ;
; -1.125 ; controlador_escravo:CTRL_S|C[3]                                                                          ; single_port_ram:RAM1|ram_rtl_0_bypass[6]                                                                 ; mclk_in      ; mclk_in     ; 0.500        ; -0.436     ; 1.176      ;
; -1.124 ; LCD_FPGA:LCD|fsd_count[9]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.074      ;
; -1.123 ; controlador_escravo:CTRL_S|C[3]                                                                          ; registrador_enderecamento:MAR1|out_array[7]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.175      ;
; -1.120 ; controlador_escravo:CTRL_S|C[1]                                                                          ; contador_programa:PC1|p[1]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.174      ;
; -1.120 ; controlador_escravo:CTRL_S|C[1]                                                                          ; contador_programa:PC1|p[6]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.174      ;
; -1.112 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.054      ;
; -1.112 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.054      ;
; -1.110 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[6]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.052      ;
; -1.109 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[7]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 2.051      ;
; -1.107 ; controlador_escravo:CTRL_S|C[3]                                                                          ; registrador_enderecamento:MAR1|out_array[0]                                                              ; mclk_in      ; mclk_in     ; 0.500        ; -0.435     ; 1.159      ;
; -1.097 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 2.038      ;
; -1.096 ; LCD_FPGA:LCD|fsd_count[10]                                                                               ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.046      ;
; -1.096 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 2.037      ;
; -1.093 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.229     ; 1.851      ;
; -1.092 ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 2.033      ;
; -1.088 ; controlador_escravo:CTRL_S|C[1]                                                                          ; contador_programa:PC1|p[7]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.142      ;
; -1.087 ; controlador_escravo:CTRL_S|C[1]                                                                          ; contador_programa:PC1|p[0]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.141      ;
; -1.082 ; controlador_escravo:CTRL_S|C[4]                                                                          ; single_port_ram:RAM1|ram_rtl_0_bypass[8]                                                                 ; mclk_in      ; mclk_in     ; 0.500        ; -0.436     ; 1.133      ;
; -1.081 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.228     ; 1.840      ;
; -1.076 ; LCD_FPGA:LCD|fsd_count[8]                                                                                ; LCD_FPGA:LCD|fsd_E                                                                                       ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.026      ;
; -1.075 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[9]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.228     ; 1.834      ;
; -1.073 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.229     ; 1.831      ;
; -1.070 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.228     ; 1.829      ;
; -1.067 ; contador_programa:PC1|p[1]                                                                               ; registrador_enderecamento:MAR1|out_array[1]                                                              ; mclk_in      ; mclk_in     ; 1.000        ; -0.039     ; 2.015      ;
; -1.066 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.229     ; 1.824      ;
; -1.057 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 1.999      ;
; -1.057 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 1.999      ;
; -1.055 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[8]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.045     ; 1.997      ;
; -1.051 ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.229     ; 1.809      ;
; -1.045 ; controlador_escravo:CTRL_S|C[1]                                                                          ; contador_programa:PC1|p[2]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.099      ;
; -1.044 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 1.985      ;
; -1.039 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 1.980      ;
; -1.037 ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in      ; mclk_in     ; 1.000        ; -0.046     ; 1.978      ;
; -1.036 ; controlador_escravo:CTRL_S|C[0]                                                                          ; contador_programa:PC1|p[3]                                                                               ; mclk_in      ; mclk_in     ; 0.500        ; -0.432     ; 1.091      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCD_FPGA:LCD|fsd_E'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.294 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.035     ; 0.658      ;
; 0.300 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.034     ; 0.653      ;
; 0.306 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.035     ; 0.646      ;
; 0.307 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.643      ;
; 0.311 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.640      ;
; 0.315 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.634      ;
; 0.317 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.039     ; 0.631      ;
; 0.317 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.633      ;
; 0.317 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.632      ;
; 0.319 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.632      ;
; 0.322 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.034     ; 0.631      ;
; 0.324 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.625      ;
; 0.365 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.584      ;
; 0.370 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.579      ;
; 0.396 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.554      ;
; 0.401 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.549      ;
; 0.421 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.528      ;
; 0.423 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.528      ;
; 0.424 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.525      ;
; 0.468 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.481      ;
; 0.471 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.478      ;
; 0.473 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.476      ;
; 0.480 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.470      ;
; 0.483 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.467      ;
; 0.487 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.463      ;
; 0.489 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.461      ;
; 0.490 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.460      ;
; 0.495 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.454      ;
; 0.499 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.451      ;
; 0.500 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.450      ;
; 0.501 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.449      ;
; 0.501 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.449      ;
; 0.503 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.447      ;
; 0.506 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.444      ;
; 0.509 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.441      ;
; 0.513 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.437      ;
; 0.566 ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.384      ;
; 0.569 ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.381      ;
; 0.576 ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.374      ;
; 0.577 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.373      ;
; 0.578 ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.372      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mclk_in'                                                                                                                                                                                                               ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.484 ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led                                                                                ; display_7seg:DP_7|mem_led ; mclk_in     ; 0.000        ; 1.585      ; 1.320      ;
; -0.196 ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E                                                                                       ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; 0.000        ; 1.191      ; 1.214      ;
; -0.091 ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led                                                                                ; display_7seg:DP_7|mem_led ; mclk_in     ; -0.500       ; 1.585      ; 1.213      ;
; 0.155  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.218      ; 0.477      ;
; 0.155  ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.218      ; 0.477      ;
; 0.183  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.219      ; 0.506      ;
; 0.184  ; controlador_escravo:CTRL_S|C[10]            ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; controlador_escravo:CTRL_S|C[4]             ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; controlador_escravo:CTRL_S|C[3]             ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|est.e0                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; controlador_escravo:CTRL_S|C[1]             ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; controlador_escravo:CTRL_S|C[0]             ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; controlador_escravo:CTRL_S|C[9]             ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; controlador_escravo:CTRL_S|C[8]             ; controlador_escravo:CTRL_S|C[8]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|C[6]             ; controlador_escravo:CTRL_S|C[6]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; registrador_enderecamento:MAR1|out_array[2] ; registrador_enderecamento:MAR1|out_array[2]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; registrador_enderecamento:MAR1|out_array[3] ; registrador_enderecamento:MAR1|out_array[3]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; contador_programa:PC1|p[0]                  ; contador_programa:PC1|p[0]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; contador_programa:PC1|p[4]                  ; contador_programa:PC1|p[4]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; contador_programa:PC1|p[7]                  ; contador_programa:PC1|p[7]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; registrador_A:REG_A1|c                      ; registrador_A:REG_A1|c                                                                                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; registrador_temporario:REG_T1|output        ; registrador_temporario:REG_T1|output                                                                     ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; single_port_ram:RAM1|ram_rtl_0_bypass[20]   ; single_port_ram:RAM1|q[1]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; single_port_ram:RAM1|ram_rtl_0_bypass[22]   ; single_port_ram:RAM1|q[2]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; single_port_ram:RAM1|ram_rtl_0_bypass[28]   ; single_port_ram:RAM1|q[5]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.313      ;
; 0.196  ; single_port_ram:RAM1|ram_rtl_0_bypass[44]   ; single_port_ram:RAM1|q[13]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.316      ;
; 0.197  ; controlador_escravo:CTRL_S|est.e3           ; controlador_escravo:CTRL_S|est.e4                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.320      ;
; 0.197  ; controlador_escravo:CTRL_S|est.e1           ; controlador_escravo:CTRL_S|est.e2                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.320      ;
; 0.202  ; display_7seg:DP_7|contador[24]              ; display_7seg:DP_7|contador[24]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.325      ;
; 0.225  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.348      ;
; 0.229  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.352      ;
; 0.230  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.353      ;
; 0.231  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.354      ;
; 0.233  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.356      ;
; 0.234  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.357      ;
; 0.235  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.358      ;
; 0.253  ; single_port_ram:RAM1|ram_rtl_0_bypass[42]   ; single_port_ram:RAM1|q[12]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.373      ;
; 0.254  ; single_port_ram:RAM1|ram_rtl_0_bypass[24]   ; single_port_ram:RAM1|q[3]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.375      ;
; 0.254  ; single_port_ram:RAM1|ram_rtl_0_bypass[38]   ; single_port_ram:RAM1|q[10]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.375      ;
; 0.265  ; controlador_escravo:CTRL_S|est.e4           ; controlador_escravo:CTRL_S|est.e5                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.388      ;
; 0.266  ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|ram_rtl_0_bypass[16]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.387      ;
; 0.270  ; controlador_escravo:CTRL_S|est.e5           ; controlador_escravo:CTRL_S|est.e6                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.393      ;
; 0.277  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|ram_rtl_0_bypass[9]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.398      ;
; 0.278  ; controlador_escravo:CTRL_S|est.e0           ; controlador_escravo:CTRL_S|C[8]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.040      ; 0.402      ;
; 0.292  ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[1]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[3]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; LCD_FPGA:LCD|fsd_count[5]                   ; LCD_FPGA:LCD|fsd_count[5]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; LCD_FPGA:LCD|fsd_count[13]                  ; LCD_FPGA:LCD|fsd_count[13]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.413      ;
; 0.293  ; LCD_FPGA:LCD|fsd_count[14]                  ; LCD_FPGA:LCD|fsd_count[14]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; LCD_FPGA:LCD|fsd_count[7]                   ; LCD_FPGA:LCD|fsd_count[7]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; LCD_FPGA:LCD|fsd_count[9]                   ; LCD_FPGA:LCD|fsd_count[9]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; single_port_ram:RAM1|ram_rtl_0_bypass[26]   ; single_port_ram:RAM1|q[4]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.413      ;
; 0.294  ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_count[2]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; LCD_FPGA:LCD|fsd_count[4]                   ; LCD_FPGA:LCD|fsd_count[4]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; LCD_FPGA:LCD|fsd_count[8]                   ; LCD_FPGA:LCD|fsd_count[8]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; display_7seg:DP_7|contador[11]              ; display_7seg:DP_7|contador[11]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.416      ;
; 0.295  ; single_port_ram:RAM1|ram_rtl_0_bypass[48]   ; single_port_ram:RAM1|q[15]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; single_port_ram:RAM1|ram_rtl_0_bypass[46]   ; single_port_ram:RAM1|q[14]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; display_7seg:DP_7|contador[13]              ; display_7seg:DP_7|contador[13]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.418      ;
; 0.295  ; display_7seg:DP_7|contador[12]              ; display_7seg:DP_7|contador[12]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.418      ;
; 0.295  ; controlador_escravo:CTRL_S|est.e7           ; controlador_escravo:CTRL_S|C[1]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.418      ;
; 0.296  ; single_port_ram:RAM1|ram_rtl_0_bypass[18]   ; single_port_ram:RAM1|q[0]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.417      ;
; 0.296  ; display_7seg:DP_7|contador[2]               ; display_7seg:DP_7|contador[2]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.418      ;
; 0.297  ; single_port_ram:RAM1|ram_rtl_0_bypass[40]   ; single_port_ram:RAM1|q[11]                                                                               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; display_7seg:DP_7|contador[1]               ; display_7seg:DP_7|contador[1]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.419      ;
; 0.297  ; display_7seg:DP_7|contador[3]               ; display_7seg:DP_7|contador[3]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.419      ;
; 0.297  ; controlador_escravo:CTRL_S|est.e1           ; controlador_escravo:CTRL_S|C[3]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.420      ;
; 0.298  ; display_7seg:DP_7|contador[4]               ; display_7seg:DP_7|contador[4]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.420      ;
; 0.298  ; display_7seg:DP_7|contador[8]               ; display_7seg:DP_7|contador[8]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.420      ;
; 0.298  ; controlador_escravo:CTRL_S|est.e3           ; controlador_escravo:CTRL_S|C[4]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.421      ;
; 0.299  ; controlador_escravo:CTRL_S|est.e5           ; controlador_escravo:CTRL_S|C[9]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.422      ;
; 0.301  ; controlador_escravo:CTRL_S|est.e8           ; controlador_escravo:CTRL_S|C[0]                                                                          ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.424      ;
; 0.301  ; controlador_escravo:CTRL_S|est.e7           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.424      ;
; 0.302  ; display_7seg:DP_7|contador[23]              ; display_7seg:DP_7|contador[23]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.425      ;
; 0.302  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|est.e8                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.425      ;
; 0.302  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|C[10]                                                                         ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.425      ;
; 0.303  ; display_7seg:DP_7|contador[18]              ; display_7seg:DP_7|contador[18]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.426      ;
; 0.303  ; display_7seg:DP_7|contador[19]              ; display_7seg:DP_7|contador[19]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.426      ;
; 0.304  ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[0]                                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; display_7seg:DP_7|contador[20]              ; display_7seg:DP_7|contador[20]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.427      ;
; 0.304  ; display_7seg:DP_7|contador[21]              ; display_7seg:DP_7|contador[21]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.427      ;
; 0.305  ; registrador_A:REG_A1|output                 ; registrador_A:REG_A1|c                                                                                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; display_7seg:DP_7|contador[22]              ; display_7seg:DP_7|contador[22]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.428      ;
; 0.308  ; controlador_escravo:CTRL_S|est.e6           ; controlador_escravo:CTRL_S|est.e7                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.431      ;
; 0.311  ; controlador_escravo:CTRL_S|est.e8           ; controlador_escravo:CTRL_S|est.e1                                                                        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.434      ;
; 0.313  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.220      ; 0.637      ;
; 0.316  ; display_7seg:DP_7|contador[0]               ; display_7seg:DP_7|contador[0]                                                                            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.438      ;
; 0.318  ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.218      ; 0.640      ;
; 0.322  ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~portb_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.220      ; 0.646      ;
; 0.324  ; registrador_enderecamento:MAR1|out_array[5] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.218      ; 0.646      ;
; 0.328  ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.218      ; 0.650      ;
; 0.330  ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|ram_rtl_0_bypass[5]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.450      ;
; 0.337  ; registrador_instrucao:IR1|IR[3]             ; registrador_enderecamento:MAR1|out_array[3]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.458      ;
; 0.338  ; registrador_instrucao:IR1|IR[4]             ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.459      ;
; 0.338  ; registrador_instrucao:IR1|IR[2]             ; registrador_enderecamento:MAR1|out_array[2]                                                              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.459      ;
; 0.339  ; registrador_instrucao:IR1|IR[1]             ; single_port_ram:RAM1|ram_rtl_0_bypass[4]                                                                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.460      ;
; 0.340  ; registrador_instrucao:IR1|IR[5]             ; single_port_ram:RAM1|ram_rtl_0_bypass[12]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.461      ;
; 0.356  ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|ram_rtl_0_bypass[10]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.478      ;
; 0.363  ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|ram_rtl_0_bypass[15]                                                                ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.483      ;
; 0.364  ; display_7seg:DP_7|contador[17]              ; display_7seg:DP_7|contador[17]                                                                           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.487      ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCD_FPGA:LCD|fsd_E'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.193 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.314      ;
; 0.198 ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.319      ;
; 0.201 ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.322      ;
; 0.204 ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.325      ;
; 0.261 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.382      ;
; 0.263 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.383      ;
; 0.266 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.389      ;
; 0.270 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.391      ;
; 0.272 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.395      ;
; 0.274 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.395      ;
; 0.277 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.398      ;
; 0.278 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.399      ;
; 0.283 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.405      ;
; 0.285 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.406      ;
; 0.286 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.407      ;
; 0.286 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.407      ;
; 0.290 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.411      ;
; 0.298 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.419      ;
; 0.319 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.038      ; 0.441      ;
; 0.343 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.463      ;
; 0.347 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.467      ;
; 0.363 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.484      ;
; 0.376 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.496      ;
; 0.380 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.500      ;
; 0.413 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.533      ;
; 0.418 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.039      ; 0.541      ;
; 0.433 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.040      ; 0.557      ;
; 0.436 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.557      ;
; 0.437 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.038      ; 0.559      ;
; 0.439 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.559      ;
; 0.440 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.038      ; 0.562      ;
; 0.443 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.035      ; 0.563      ;
; 0.446 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.567      ;
; 0.454 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.039      ; 0.577      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mclk_in'                                                                                                                                   ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; mclk_in ; Rise       ; mclk_in                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_E                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[14]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[15]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[9]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; chip_seletor2:CS2|out_array                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|p[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[10]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[4]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[6]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[8]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[9]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e1                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e2                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e3                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e4                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e5                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e6                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e7                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e8                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[16]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[17]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[18]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[19]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[20]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[21]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[22]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[23]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[24]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|mem_led                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|c                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|output                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[0]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[1]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[2]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[3]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[4]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[5]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[6]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[7]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[10]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[11]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[12]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[13]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[14]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[15]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[4]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[5]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[6]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[7]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[8]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[9]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_temporario:REG_T1|output                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|altsyncram:ram_rtl_0|altsyncram_1um1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'                                                                     ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; m_prog[*]  ; display_7seg:DP_7|mem_led ; 0.824 ; 1.451 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0] ; display_7seg:DP_7|mem_led ; 0.818 ; 1.434 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1] ; display_7seg:DP_7|mem_led ; 0.824 ; 1.451 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn  ; mclk_in                   ; 0.478 ; 0.760 ; Rise       ; mclk_in                   ;
; m_prog[*]  ; mclk_in                   ; 1.954 ; 2.668 ; Rise       ; mclk_in                   ;
;  m_prog[0] ; mclk_in                   ; 1.954 ; 2.668 ; Rise       ; mclk_in                   ;
;  m_prog[1] ; mclk_in                   ; 1.700 ; 2.291 ; Rise       ; mclk_in                   ;
; m_SOP_btn  ; mclk_in                   ; 0.256 ; 0.585 ; Fall       ; mclk_in                   ;
+------------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; m_prog[*]  ; display_7seg:DP_7|mem_led ; -0.577 ; -1.183 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0] ; display_7seg:DP_7|mem_led ; -0.577 ; -1.183 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1] ; display_7seg:DP_7|mem_led ; -0.582 ; -1.199 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn  ; mclk_in                   ; -0.157 ; -0.422 ; Rise       ; mclk_in                   ;
; m_prog[*]  ; mclk_in                   ; -1.154 ; -1.765 ; Rise       ; mclk_in                   ;
;  m_prog[0] ; mclk_in                   ; -1.303 ; -1.955 ; Rise       ; mclk_in                   ;
;  m_prog[1] ; mclk_in                   ; -1.154 ; -1.765 ; Rise       ; mclk_in                   ;
; m_SOP_btn  ; mclk_in                   ; 0.290  ; 0.032  ; Fall       ; mclk_in                   ;
+------------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 6.012 ; 6.098 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 5.090 ; 5.361 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 5.746 ; 6.098 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 4.935 ; 5.208 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 5.418 ; 5.722 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 5.337 ; 5.378 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 5.595 ; 5.661 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 6.012 ; 5.958 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 3.901 ; 4.063 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 2.105 ;       ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 5.853 ; 5.640 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;       ; 2.200 ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 5.026 ; 5.175 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 5.026 ; 5.175 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 4.308 ; 4.205 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 4.021 ; 3.943 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 4.257 ; 4.384 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 4.116 ; 4.113 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 4.088 ; 4.212 ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 4.081 ; 4.189 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 3.868 ; 3.806 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 4.013 ; 3.971 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 3.942 ; 4.030 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 4.081 ; 4.189 ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 6.547 ; 6.645 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 5.877 ; 6.128 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 6.398 ; 6.645 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 5.922 ; 6.108 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 5.727 ; 5.867 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 5.907 ; 5.913 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 6.165 ; 6.196 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 6.547 ; 6.528 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.416 ; 2.757 ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 3.475 ; 3.564 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.416 ; 2.757 ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 3.991 ; 4.091 ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 3.769 ; 3.846 ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 3.651 ; 3.711 ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 3.659 ; 3.717 ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 4.723 ; 4.852 ; Fall       ; mclk_in                   ;
+----------------+---------------------------+-------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 3.573 ; 3.668 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 3.734 ; 3.845 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 4.321 ; 4.384 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 4.112 ; 4.265 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 4.367 ; 4.542 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 3.573 ; 3.668 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 3.974 ; 4.109 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 4.660 ; 4.513 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 3.605 ; 3.702 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 2.041 ;       ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 4.754 ; 4.552 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;       ; 2.133 ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 3.871 ; 3.797 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 4.874 ; 5.020 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 4.080 ; 4.016 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 3.872 ; 3.797 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 4.032 ; 4.046 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 3.882 ; 3.930 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 3.871 ; 3.881 ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 3.658 ; 3.633 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 3.658 ; 3.633 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 3.675 ; 3.737 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 3.707 ; 3.680 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 3.818 ; 3.898 ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 4.495 ; 4.652 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 4.523 ; 4.713 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 4.885 ; 5.080 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 4.777 ; 5.017 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 4.612 ; 4.824 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 4.495 ; 4.652 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 4.742 ; 4.925 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 5.172 ; 5.023 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.352 ; 2.694 ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 3.363 ; 3.448 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.352 ; 2.694 ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 3.871 ; 3.967 ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 3.658 ; 3.731 ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 3.546 ; 3.603 ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 3.552 ; 3.608 ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 4.611 ; 4.737 ; Fall       ; mclk_in                   ;
+----------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -4.652   ; -0.484 ; N/A      ; N/A     ; -3.201              ;
;  LCD_FPGA:LCD|fsd_E        ; -0.653   ; 0.193  ; N/A      ; N/A     ; -1.487              ;
;  display_7seg:DP_7|mem_led ; N/A      ; N/A    ; N/A      ; N/A     ; -1.487              ;
;  mclk_in                   ; -4.652   ; -0.484 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS            ; -282.392 ; -0.68  ; 0.0      ; 0.0     ; -295.36             ;
;  LCD_FPGA:LCD|fsd_E        ; -12.904  ; 0.000  ; N/A      ; N/A     ; -60.967             ;
;  display_7seg:DP_7|mem_led ; N/A      ; N/A    ; N/A      ; N/A     ; -2.974              ;
;  mclk_in                   ; -269.488 ; -0.680 ; N/A      ; N/A     ; -231.419            ;
+----------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; m_prog[*]  ; display_7seg:DP_7|mem_led ; 1.940 ; 2.229 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0] ; display_7seg:DP_7|mem_led ; 1.935 ; 2.213 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1] ; display_7seg:DP_7|mem_led ; 1.940 ; 2.229 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn  ; mclk_in                   ; 0.992 ; 1.174 ; Rise       ; mclk_in                   ;
; m_prog[*]  ; mclk_in                   ; 4.512 ; 4.718 ; Rise       ; mclk_in                   ;
;  m_prog[0] ; mclk_in                   ; 4.512 ; 4.718 ; Rise       ; mclk_in                   ;
;  m_prog[1] ; mclk_in                   ; 3.740 ; 3.940 ; Rise       ; mclk_in                   ;
; m_SOP_btn  ; mclk_in                   ; 1.382 ; 1.619 ; Fall       ; mclk_in                   ;
+------------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; m_prog[*]  ; display_7seg:DP_7|mem_led ; -0.577 ; -1.183 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0] ; display_7seg:DP_7|mem_led ; -0.577 ; -1.183 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1] ; display_7seg:DP_7|mem_led ; -0.582 ; -1.199 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn  ; mclk_in                   ; -0.157 ; -0.410 ; Rise       ; mclk_in                   ;
; m_prog[*]  ; mclk_in                   ; -1.154 ; -1.765 ; Rise       ; mclk_in                   ;
;  m_prog[0] ; mclk_in                   ; -1.303 ; -1.955 ; Rise       ; mclk_in                   ;
;  m_prog[1] ; mclk_in                   ; -1.154 ; -1.765 ; Rise       ; mclk_in                   ;
; m_SOP_btn  ; mclk_in                   ; 0.290  ; 0.032  ; Fall       ; mclk_in                   ;
+------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 13.156 ; 12.614 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 11.726 ; 11.271 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 13.156 ; 12.614 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 11.291 ; 10.901 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 12.330 ; 11.823 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 11.848 ; 11.626 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 12.439 ; 12.111 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 12.353 ; 12.445 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 8.540  ; 8.427  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 4.395  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 11.862 ; 11.989 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 4.315  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 10.091 ; 10.001 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 10.091 ; 10.001 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 8.789  ; 9.019  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 8.140  ; 8.286  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 9.084  ; 8.955  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 8.744  ; 8.404  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 8.602  ; 8.591  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 8.669  ; 8.580  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 7.922  ; 8.017  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 8.442  ; 8.200  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 8.337  ; 8.295  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 8.669  ; 8.580  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 14.400 ; 13.835 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 13.387 ; 12.973 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 14.400 ; 13.835 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 13.298 ; 12.815 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 12.649 ; 12.338 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 13.013 ; 12.962 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 13.604 ; 13.447 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 13.689 ; 13.610 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.919  ; 5.017  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 7.495  ; 7.352  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.919  ; 5.017  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 7.850  ; 7.648  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 7.273  ; 7.146  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 6.961  ; 6.886  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 6.966  ; 6.897  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 8.785  ; 8.747  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 3.573 ; 3.668 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 3.734 ; 3.845 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 4.321 ; 4.384 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 4.112 ; 4.265 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 4.367 ; 4.542 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 3.573 ; 3.668 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 3.974 ; 4.109 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 4.660 ; 4.513 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 3.605 ; 3.702 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 2.041 ;       ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 4.754 ; 4.552 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;       ; 2.133 ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 3.871 ; 3.797 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 4.874 ; 5.020 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 4.080 ; 4.016 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 3.872 ; 3.797 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 4.032 ; 4.046 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 3.882 ; 3.930 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 3.871 ; 3.881 ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 3.658 ; 3.633 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 3.658 ; 3.633 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 3.675 ; 3.737 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 3.707 ; 3.680 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 3.818 ; 3.898 ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 4.495 ; 4.652 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 4.523 ; 4.713 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 4.885 ; 5.080 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 4.777 ; 5.017 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 4.612 ; 4.824 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 4.495 ; 4.652 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 4.742 ; 4.925 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 5.172 ; 5.023 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.352 ; 2.694 ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 3.363 ; 3.448 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.352 ; 2.694 ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 3.871 ; 3.967 ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 3.658 ; 3.731 ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 3.546 ; 3.603 ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 3.552 ; 3.608 ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 4.611 ; 4.737 ; Fall       ; mclk_in                   ;
+----------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; m_EOP         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IPC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_TPC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_TBUS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_RM          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_watch     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ktodos[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ktodos[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ktodos[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ktodos[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_rx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flag          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; m_Continue_btn          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mclk_in                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_prog[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_prog[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_SOP_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; m_EOP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; m_IR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; m_IR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; m_IR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; m_IR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; m_IPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_TPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; m_TBUS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_RM          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; clk_watch     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; display_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; I[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; I[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; I[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; I[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; I[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; I[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; I[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; I[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; I[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; I[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Q[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Q[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_rx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; flag          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; m_EOP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; m_IPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_TPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; m_TBUS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_RM          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; clk_watch     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; display_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; I[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; I[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; I[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; I[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; I[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; I[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; I[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; I[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; I[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; I[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Q[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Q[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_rx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; flag          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00253 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00253 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; m_EOP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_IR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_IR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_IR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_IR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_IPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_TPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; m_TBUS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_RM          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_watch     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; I[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; I[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; I[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; I[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; I[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; I[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; I[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; I[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; I[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; I[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_rx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; flag          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Transfers                                                                            ;
+---------------------------+--------------------+----------+----------+----------+----------+
; From Clock                ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+--------------------+----------+----------+----------+----------+
; LCD_FPGA:LCD|fsd_E        ; LCD_FPGA:LCD|fsd_E ; 41       ; 0        ; 0        ; 0        ;
; display_7seg:DP_7|mem_led ; mclk_in            ; 0        ; 0        ; 1        ; 1        ;
; LCD_FPGA:LCD|fsd_E        ; mclk_in            ; 1        ; 1        ; 0        ; 0        ;
; mclk_in                   ; mclk_in            ; 1551     ; 189      ; 16       ; 538      ;
+---------------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Hold Transfers                                                                             ;
+---------------------------+--------------------+----------+----------+----------+----------+
; From Clock                ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+--------------------+----------+----------+----------+----------+
; LCD_FPGA:LCD|fsd_E        ; LCD_FPGA:LCD|fsd_E ; 41       ; 0        ; 0        ; 0        ;
; display_7seg:DP_7|mem_led ; mclk_in            ; 0        ; 0        ; 1        ; 1        ;
; LCD_FPGA:LCD|fsd_E        ; mclk_in            ; 1        ; 1        ; 0        ; 0        ;
; mclk_in                   ; mclk_in            ; 1551     ; 189      ; 16       ; 538      ;
+---------------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 353   ; 353  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Feb  2 23:53:45 2017
Info: Command: quartus_sta clp_simples -c clp_simples
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'clp_simples.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name mclk_in mclk_in
    Info: create_clock -period 1.000 -name display_7seg:DP_7|mem_led display_7seg:DP_7|mem_led
    Info: create_clock -period 1.000 -name LCD_FPGA:LCD|fsd_E LCD_FPGA:LCD|fsd_E
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.652
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.652      -269.488 mclk_in 
    Info:    -0.653       -12.904 LCD_FPGA:LCD|fsd_E 
Info: Worst-case hold slack is -0.264
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.264        -0.305 mclk_in 
    Info:     0.491         0.000 LCD_FPGA:LCD|fsd_E 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -231.419 mclk_in 
    Info:    -1.487       -60.967 LCD_FPGA:LCD|fsd_E 
    Info:    -1.487        -2.974 display_7seg:DP_7|mem_led 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.237
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.237      -239.456 mclk_in 
    Info:    -0.569        -9.623 LCD_FPGA:LCD|fsd_E 
Info: Worst-case hold slack is -0.290
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.290        -0.292 mclk_in 
    Info:     0.455         0.000 LCD_FPGA:LCD|fsd_E 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -231.419 mclk_in 
    Info:    -1.487       -60.967 LCD_FPGA:LCD|fsd_E 
    Info:    -1.487        -2.974 display_7seg:DP_7|mem_led 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.512
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.512       -79.851 mclk_in 
    Info:     0.294         0.000 LCD_FPGA:LCD|fsd_E 
Info: Worst-case hold slack is -0.484
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.484        -0.680 mclk_in 
    Info:     0.193         0.000 LCD_FPGA:LCD|fsd_E 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -163.481 mclk_in 
    Info:    -1.000       -41.000 LCD_FPGA:LCD|fsd_E 
    Info:    -1.000        -2.000 display_7seg:DP_7|mem_led 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 275 megabytes
    Info: Processing ended: Thu Feb  2 23:53:49 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


