module rom 
#(
 parameter depth =15,
 parameter width = 8 
 ï¼‰
 (
 input [depth-1:0] addr ,
input [width-1:0] data ,
output result 
) ;
endmodule




module top() ;
wire [31:0] addr ;
wire [15:0] data ;
wire result ;
rom 
#(
 .depth(32),
 .width(16) 
 )
r1 
(.addr(addr) , .data(data) , .result(result) ) ; 
endmodule