`timescale 1ns / 1ps

module DAC902_TOP(
    input Clock,
    input [57:0] state_ctr,
//     input [23:0] frequency,//[49:26]
//     input [4:0] amplitude,//[25:21]
//     input [6:0] duty_ratio,//[20:14]
//     input [11:0] bias,//[13:2]
//     input [1:0] wave_style,//[1:0]

    /*    [7:0]  [3:0]    [11:0]      é–ºå——å€¸é£ç‚¬ç¨‰?3.3V
    Vout=(out_1*amplitiude+bias)/4096*Vref
    Vbias=bias*4096/Vref
    freq=f_in*141M/2^24
    */

    //wava_style 0 æ¿®æ¿“çµ½æ¥¦? 1 é–ºå‚î‰ç? 2 å¨‘æ’³î˜³é¡«æ¥?â–?? 3 é–¼æ‘î˜¯éŸå®â–”?
    //é–¸å¿‹åŠ‘éæ’®æ£?éŸæ›šç¤è¤°å›¬å¼«ç€›æ¨»æ®?
//    input ClkEn,
    output [11:0] out_bias,
    output  CLK  //é–ºå†¨çˆ¼é¸?

);

assign CLK=Clock;
wire  [31:0] Frequency;//å¦«ç‰ˆå¹å®¸?  é—???éŸæ›šæµ‡é’‚å¬«ç¦’é¯é‚¦å?ç¼??? 
wire signed[5:0] Amplitude;//æ¥ ç‚²æ‡ç???  
wire [11:0] Bias;//é–¸å¬ªç¹’é¤? é–»â•ç“¨ç”¯æ’®æƒ„ç»‹å®î?
wire signed[8:0] duty_ratio;

assign Frequency=state_ctr[57:26];
assign Amplitude=$signed({1'd0,state_ctr[25:21]});
assign duty_ratio=$signed({state_ctr[20:14]});
assign Bias=state_ctr[13:2];

wire ClkEn ;
assign ClkEn=1'b1;





DDS_ctrl DDS_ctrl(
    .Clock(Clock),
    .ClkEn(ClkEn),
    .frequency(Frequency),//å¦«ç‰ˆå¹å®¸?  é—???éŸæ›šæµ‡é’‚å¬«ç¦’é¯é‚¦å?ç¼??? 
    .amplitude(Amplitude),//æ¥ ç‚²æ‡ç???  é–»â‚¬åŠŒé©å±¾ç¨Šå¦¯è¤ã€Šé–¸?? S
    .duty_ratio(duty_ratio),//é–¸æ¥ƒå§·éˆ¹æ §Ğ?? é‰â•æ´¦é¦î†½æ½éã„¦ç?
    .bias(Bias),//é–¸å¬ªç¹’é¤? é–»â•ç“¨ç”¯æ’®æƒ„ç»‹å®î?
    .wave_style(state_ctr[1:0]),//æ¿å¤ˆå¹é‘¸ä¼´æƒƒé•î…§æ½šç¼??
    .out_bias(out_bias) //é–???ç¼‚ä½¸ç‰ç»¶î…¢å´™?
);
endmodule
