20160412 13:46
fec_b 第一个case，com0 vdec解码全部错误
问题1：报ttram对比结果正确，实际ttram对比错误，怀疑徐淇平台未读取恰当地址。
结果1：我的问题。我看错了地址，并不是此问题。
问题2：平台报vdec ribram错误，检查发现读取地址和解码存放地址不一致，怀疑平台读取地址操作有误。
结果2：平台问题。平台读取header时基地址使用旧版代码，未更新至新的地址，导致header读取错误。

20160413    13:45
问题1：fec_b测试平台编译不通过；
结果1：harq2和wcdma_decoder2更改接口，导致无法编译通过，寻找差别，分别连接。

20160413    13:58
问题1：fec_b修改vdec ab_sel cd_sel寄存器后，仿真结果仍然错误，和之前一样。
结果1：寄存器配置时，应该使用HU3GEB的基地址，平台实际用的是HU3GEA基地址，导致未配置正确，故现象不变。

20160414    09:28
问题1：昨天中午新伟编译代码发现btfd_acce有很多不通过，有错误。
结果1：我的问题，在process中，有很多variable做组合逻辑，外面要使用其中一个组合逻辑计算结果，就在外面定义一个signal，把它直接在process中连到variable上，在外部使用。这样，process时序块中，企图写组合逻辑，明显不符合语言特性，导致编译时，不能正确识别process块中的电路。

20160414    09:31
问题：fec_b case4 TTRAM对比全部出错，RIBRAM对比全部正确，让我查原因。
结果：我觉得明显是平台问题，就不想查，但迫于徐淇一直坚持，我就硬着头皮查。发现log配置的base_sys超过了b中ttram边界，导致硬件写入时，高位被忽略，却被写入低段ram，平台读时，因为找不到地址，都返回0，导致ttram不正确，ribram却正确，log的问题。

20160414    09:34
问题：fec链路仿真case108，修复错1bit的问题，原来可以正常仿真，现在却卡在20ms不动了。
结果：徐淇查了后，发现是平台改了一处，把task_tag由原来的3bit改成了4bit，他本来需要的是0~2，但实际配置的是8~10，扩一比特后，出现这个问题。这明显是系统和平台约定的问题，二者在此有不一致，因此导致问题产生。

20160415    13:01
问题：fec_b case4 TTRAM和RIB RAM都比不对。
结果：dint_wcdma.vhd中diram_sel没有接，严重级bug！

问题：fec_b case4 TTRAM和RIBRAM还是都不对。
结果：harq2 top中，dint_ttram_ack_hram接的是req_ack，而不是ack，提前一拍出来，和实际需求不相符。

问题：fec_a case108 RIBRAM不对。
结果：sel_ABCD没有改成2。

问题：fec_a case108 RIBRAM还是不对。
结果：task_tag本应是0~4，实际log打的是8~12，徐淇把其改为89999，小于10对于他识别dpch个数没有问题，却无法区分信道，才致使对比错乱而出错。

问题：新伟大平台vdec解码错误。
结果：dbits_dst_sel寄存器未配置，其他好多寄存器应该也未配置。

20160415    16:06
问题：fec_b case4 TTRAM对比依然不对。
结果：case4的deint输出到hram，平台是从ttram中读取结果的，肯定出错，这块事先都不知道，故此出错，需要改平台。

20160415    18:52
问题：fec_a case108/173/... RIBRAM对比不上。
结果：case108/173 list_vdec_sel配置为0，但log打出的RIBRAM其实是list_vdec_sel为1时的输出，所以对不上，新log已打出，还未验。

20160418    11:08
问题：wcdma_subsys case10 20ms TURBO比不上，40ms VDEC TTRAM比不上。
结果：FMRAM对不上，系统log未更新。其实查仿真结果就可以看出来，结果让我看了一上午波形，FUCK！

20160418    20:28
问题：fec_b case4 仿真时vdec不出中断，TTRAM对比正确。
结果：发现vdec一个严重bug，vdec_tbits_assemble.vhd中，out_word_last条件中，有一个有误，修改后，fec_b 7个case全部通过。

20160420    14:09
问题：fec_b 新26个case中，只过了8个，其余TTRAM不对。
结果：FMRAM中无数据，误以为平台没写数，今天徐淇又催我查此问题，问了文丰后才发现是FMRAM分配上，SCCPCH1是倒序存放，我看FMRAM_ADDRGEN代码时忽略了一句话，致使出现错误。

20160420    19:57
问题：fec_b case33 TTRAM正确，RIBRAM不对，小平台跑RIBRAM对，不知道什么原因？
结果：非常非常灵感，首先现象非常诡异，从出错的那个word开始，minstate_index就不一样，然后看C0/1/2_reg，也有各别不一样，我就想干脆从TTRAM口看吧。就从前一个窗看起，一个一个比都一样，突然大平台读端口出现很多其他模块读请求，不管，还比较，比着比着发现有个地方不一样，而且下一个周期就一样了，也就是说晚一拍出来，又一看是MP总线在同时读数，而且此时是H0/1拼的TTRAM，H0对，但H1不对，就比H1，发现H1同时有ARM在读，突然灵感出现。这里要求H0/1读必须不能有干扰，所以ARM读破坏了H0/1的一致性，导致TTRAM出来有误，进而使RIBRAM出错。

20160421    17:02
问题：fec_b case45 TTRAM正确，RIBRAM最后一个CB的十几个word不对。
结果：又是这种难以解决的问题。对比原始log和波形，确认word不对。分析多CB类型，总共47个word，分为三个CB，每个CB 15.56个word，然后就发现输出了48个word，居然多了一个word。就开始分析每一个CB输出word总数和剩余bit总数，发现第二个CB结束时，输出word总数正确，剩余比特总数正确，但tbits_assemble out_shift_en, inc_index, out_index不对，本该拉低和计数的，但在最后一个比特不动了，找了半天，发现是模块的enable提前结束了。找到问题，吴哥让把trace例化assemble时把enable置常1，即可解决此问题。但之前case33一样的情况啊，为什么会仿真通过？？？正在仿真，求结论！结论：enable提前结束，但下个CB enable 打开时，会接着进行上次比特移出，通常几十个周期后才会来数，所以不会覆盖结果，这样test33每次都能过关，所以没问题。test45出问题是因为最后一个CB开始时，只剩下1比特需要移出，而此时上个CB的is_last_win还没有变低，因此，移出这一比特后，检测到is_last_cb&&is_last_win，所以开户了pading，进行word pad，导致内部乱掉了，所以出错。这个case幸亏last_cb前剩余2比特，才导致这种情况被仿真出来，真的真的太巧合了，也太幸运了，否则不可能找到这个问题的。

20140426    15:14
问题：fec_a 200多个case重新刷后，有100多个跑着会卡死。
结果：经查看波形，tdec跑了三次，前两次正常启动和结束，第三次却没有出来done信号。经新阳查看后，是昨天改dbits_dump输出时导致的，hold不正常导致卡死。

昨天的
问题：fec_b case15 卡死，不能进行仿真。
结果：is_last_win持续时间过长，只在检测到trace_start才进行is_last_win判断，那么两次trace之间就一直不变，显然会造成不利影响。因为tbits_assemble模块使用此信号进行控制，所以导致程序判断错误。

问题：fec_b test52 CRC对不上。
结果：log 的CRC_RESULT和TRBLK序号关系是反序对应，硬件是正序，改log就可解决。

问题：dbits_dump 输出，fec_a case139仿真时，卡死。
结果：cmd_ctrl keepout采用dbits_dump_hold，done在hold后三个周期才输出，导致无法切换至下一任务。vdec/tdec均存在，这个信号应该可以不用，所以后来接成‘0’后通过。

问题：fec_b case44 tdec ribram解码结果全是0。
结果：log中，p2 rm后已无softbit，但p1还有很多，不符合turbo编码协议，需要改log。

20160428
问题：wcdma层 fec_b仿真无中断输出。
结果：代码中用作clock gate的vdec_busy仍使用vdec输出，需要改成cmd_ctrl的active_list的reduce_or。当时改A时，忘了改B了，是我的错。

20160503
问题：fec_b tfci0解码结果全部错误。
结果：wcdma_decoder2顶层没有连接tfci0_mpbusy/tfci1_mpbusy，并且tfci0/1_xdbusy接法未更新，还是下降沿的接法，不正确。修改后，仿真通过。

20160510    17:24
问题：wcdma_subsys test20 crc最后两次不对。
结果：6个tb，前两个输出3F，无顺序问题，后两个有个别零，但倒序后对上了，因为RIBRAM对比都正确了，所以肯定是log顺序没调整过来。

问题：wcdma_subsys test17 btfd dint在fmram第二帧时才处理，第一帧未读取。
结果：明显是dpch_frame的问题，一看发现是frame_index配置过晚，第一帧到来才配置，导致未识别第一帧数据，修改平台即可。

问题：V061 BTFD仿真错误，之前V06正确的CASE也错误。
结果：很复杂，调试了两三天，终于找到了问题所在，FPGA改了我们的一个库，导致逻辑有错误。

20160512    11:17
问题：V061 WCDMA_SUBSYS TEST247 HU3GE_B COM0 TTRAM总是0。
结果：配置三个COM，系统对ACTIVE_LIST采用读改写LOAD任务，三个COM并行引擎同时工作，结果三个读同时到来，系统先响应三个读，再响应三个写，导致操作和计划不符，内部混乱。

20160513    10:51
问题：V061 WCDMA_SUBSYS TEST247 HU3GE_B COM0 TTRAM总是0。
结果：还是没改对。

20160516    17:14
问题：fec_a 覆盖率补充log test258 ttram比不上。
结果：10ms turbo码错误，log中只有sys，p1/2都被punc了，实际波形中，sys/p1/p2都有，经查看em/ep有明显问题，em>ep，导致负数溢出，产生不该产生的结果，感觉log问题较大，已确认解决。

20160517    10:41
问题：wcdma_subsys test17 btfd ribram 比不对。
结果：平台在收到9个VDEC中断后就开始比结果，但此时btfd才刚开始dump至ribram，平台比早了。小平台是等到btfd_state为1，即全部处理完再比，大平台没改对。

问题：btfd fpga test21/23 RIBRAM错10几个word。
结果：对比TTRAM，正确，但RIBRAM不对，让钟磊查看SEL_ABCD寄存器，发现配置的没起作用，查看后发现用的地址不对，修改后test21通过，test23错三个word。

20160518    15:44
问题：wcdmw_subsys hu3ge_b com0 ttram不对，新伟说好像是finger还没写完一帧就已经启动dint了。
结果：我看现象，并按照新伟提供的思路，很快定位了问题，测试平台顶层comb_c0_pos_c1本来应该接在finger上的，结果连成了一个常数，导致无法正确识别帧接收情况。

问题：fec dpch test250 turbo ttram从地址666开始对比出错。
结果：666位于两个CB交界点，查看后发现此TTRAM WORD中四个SYMBOL中只存了三个，剩下一个存在了下一地址，将那个SYMBOL取回拼接后此WORD正确。因此联想到此前做coverage时，对系统代码dint_space_sel设置的问题，明确让他们出一个CASE，以验证系统代码设置的正确性，正好这个CASE验证了系统代码不对。

问题：fec dpch test255 turbo ttram从地址4开始对比出错。
结果：rm参数em>ep，明显不符合要求，应该是LOG问题。
