#UCiSW 2

### Schemat

Zaimplementowaliśmy układ [PS2Kbd](http://www.zsk.ict.pwr.wroc.pl/zsk_ftp/fpga/#_Toc475725819). Tym samym troszkę się "wydłużyliśmy".

![alt](http://i.imgur.com/7zgO1cZ.png)

### Nowe pomysły

 * Nagrywanie sygnału(jakaś tablica przechowująca stany a następnie odtwarzające je)

### Zadawanie Częstotliwości

W celu komunikacji z układem **PS2kbd** trzeba było troszkę tutaj przbudować parę rzeczy. Ale po kolei. Ideą tego układu jest tłumaczenie zadanego przez klawiaturę znaku(wysyłanego jak 8-bitowy wektor liczby szesnastkowej w reprezentacji binarnej) na 4-bitowy wektor wyjściowy. Oprócz tego obsługujemy takie wyjścia klawiaturowe jak *F0* i *K_rdy*. Pierwszy jest sygnałem wysyłanym po zwolnieniu klawisza, drugi jest wysyłany gdy klawisz zostanie wciśnięty.

Cały układ zbudowaliśmy na zasadzie wielkiej maszyny stanów. Wielkiej w kwesti ilości stanów, a nie stanu skomplikowania. Proces zarządzający:

```vhd
Mng : process( Clk, tmp )
   begin
      if rising_edge( Clk ) then
         if Clr = '1' then
            state <= XD;
            tmp <= 0;
         else
            state <= next_state;
         end if;
      end if;
   end process Mng;
```

Sama maszyna stanów opiera się na stanie spoczynku, który można nazywać też stanem ciszy(U Nas stan *XD*). Z niego w zależności od kodu klawisza przechodzimy do stanów odpowiadającym konkretnym klawiszą. Z poszczególnych stanów wracamy zawsze do stanu początkowego.

Jak będzie można poniżej zauważyć przejście "dalej" odbywa się poprzez zwykłe porównanie kodu klawisza i podniesieniu sygnału *K_rdy*. Powrót zaś następuje po podniesieniu sygnału *F0*.

```vhd
StMch : process( state, IN_klaw, K_rdy, tmp )
   begin
      next_state <= state; -- by default
      case state is      
         when XD =>
            if K_rdy = '1' and IN_klaw = X"1C" then
               next_state <= A;
            elsif K_rdy = '1' and IN_klaw = X"1D" then
               next_state <= W;
            elsif K_rdy = '1' and IN_klaw = X"1B" then
               next_state <= S;
            elsif K_rdy = '1' and IN_klaw = X"24" then
               next_state <= E;
            elsif K_rdy = '1' and IN_klaw = X"23" then
               next_state <= D;
            elsif K_rdy = '1' and IN_klaw = X"2B" then
               next_state <= F;
            elsif K_rdy = '1' and IN_klaw = X"2C" then
               next_state <= T;
            elsif K_rdy = '1' and IN_klaw = X"34" then
               next_state <= G;
            elsif K_rdy = '1' and IN_klaw = X"35" then
               next_state <= Y;
            elsif K_rdy = '1' and IN_klaw = X"33" then
               next_state <= H;
            elsif K_rdy = '1' and IN_klaw = X"3C" then
               next_state <= U;
            elsif K_rdy = '1' and IN_klaw = X"3B" then
               next_state <= J;               
            elsif K_rdy = '1' then
               next_state <= XD;
            end if;
         when A =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when W =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when S =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when E =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when D =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when F =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when T =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when G =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when Y =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when H =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when U =>
            if F0 = '1' then
               next_state <= XD;
            end if;
         when J =>
            if F0 = '1' then
               next_state <= XD;
            end if;
      end case;
end process StMch;
```

### Dzielenie Częstotliwości

Zmiany zaszły tylko i wyłącznie w części odpowiadającej za ustawienie Częstotliwości. Reszta pozostaje bez zmiany więc już jej nawet nie przeklejam. Samo rozszerzenie polega jedynie na powiększeniu ilości otrzymanych wariacji wektora *FreqIN*

 ```vhd
SetFreq: process(FreqIN, Freq)
begin
-- Otrzymane obrobione
  if(FreqIN = "0001") then
    Freq <= 92;
  elsif(FreqIN = "0010") then
    Freq <= 97;
   elsif(FreqIN = "0011") then
    Freq <= 103;
   elsif(FreqIN = "0100") then
    Freq <= 109;
   elsif(FreqIN = "0101") then
    Freq <= 116;
   elsif(FreqIN = "0110") then
    Freq <= 123;
   elsif(FreqIN = "0111") then
    Freq <= 130;
   elsif(FreqIN = "1000") then
    Freq <= 137;
   elsif(FreqIN = "1001") then
    Freq <= 146;
   elsif(FreqIN = "1010") then
    Freq <= 154;
   elsif(FreqIN = "1011") then
    Freq <= 164;
   elsif(FreqIN = "1100") then
    Freq <= 173;
  else
    Freq <= 0;
  end if;
end process;
 ```

 Poszczególne ilości cykli dla dźwięków wyliczyłem z ich częstotliwości. Skorzystałem w tym celu z [tej](http://www.liutaiomottola.com/formulae/freqtab.htm) strony dla oktawy 5.

![alt](http://i.imgur.com/sGzkZQN.png)

### UCF

W większości jest to *ADC_DAC.ucf* połączony z *GenIO.ucf*  z [strony Pana Profesora](http://www.zsk.ict.pwr.wroc.pl/zsk_ftp/fpga/) 

```
# soldered 50MHz Clock.
NET "ClkIN" LOC = "C9" | IOSTANDARD = LVTTL;
NET "ClkIN" PERIOD = 20.0ns HIGH 50%;

#
# Push-buttons (Press = Hi)
#
NET "ClrIN" LOC = "K17" | IOSTANDARD = LVTTL | PULLDOWN;
#NET "A" LOC = "V4"  | IOSTANDARD = LVTTL | PULLDOWN;
#NET "B"  LOC = "H13" | IOSTANDARD = LVTTL | PULLDOWN;
#NET "C"  LOC = "D18" | IOSTANDARD = LVTTL | PULLDOWN;


# ==== Common SPI signals ===================
NET "SPI_MISO" LOC = "N10" | IOSTANDARD = LVCMOS33 ;
NET "SPI_MOSI" LOC = "T4" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "SPI_SCK" LOC = "U16" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;

# ==== Digital-to-Analog Converter (DAC) ====
# some connections shared with SPI Flash, DAC, ADC, and AMP
NET "DAC_CLR" LOC = "P8" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ;
NET "DAC_CS" LOC = "N8" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ;

# ==== Other SPI devices ====================
NET "SF_CE0" LOC = "D16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "SPI_SS_B" LOC = "U3" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "FPGA_INIT_B" LOC = "T3" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 4 ;

# ==== Analog-to-Digital Converter (ADC) ====
# some connections shared with SPI Flash, DAC, ADC, and AMP
NET "AD_CONV" LOC = "P11" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;

# ==== Programmable Gain Amplifier (AMP) ====
NET "AMP_CS" LOC = "N7" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;

# PS/2 port
#
NET "PS2_Data" LOC = "G13" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8;
NET "PS2_Clk"  LOC = "G14" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8;
```

### Wideo

[Perełka na koniec](https://www.youtube.com/watch?v=bJKjkMRzDg8)