# 《SystemVerilog验证：测试平台编写指南》读书笔记

## SystemVerilog中的数据类型
### logic数据类型
- `logic`是对`reg`数据类型的改写与扩展，其既能作为一个变量，也可以被连续赋值、门单元和模块所驱动。
- 凡是原先使用`reg`类型的位置，都可以使用`logic`类型来代替。
- `logic`不能有两个结构性的驱动，因此在使用双向总线的时候，
仍然需要使用`wire`数据类型。
- `logic`是一个四状态的数据类型。
> 四状态数据类型是相对于双状态数据类型来说的。四状态数据类型有`1'b0`, `1'b1`,
`1'bx`, `1'bz`四种取值；而双状态数据类型只有`1'b0`和`1'b1`两种可能的取值。

### 双状态数据类型
- 引入双状态数据类型的目的是提高仿真器的性能，减少内存的使用量。
- 常用的双状态数据类型有：`bit`, `byte`, `shortint`, `int`, `longint`。
- 除了`bit`以外，其他的双状态数据类型都是有符号的（signed），`logic`和`bit`是无符号的。

### 定宽数组
- SystemVerilog中允许只指定数组的宽度来定义一维定宽数组（此时默认定宽数组的索引下界为0）。
- SystemVerilog中允许通过在变量名后面指定维度的方式来创建多维定宽数组。