{
  "section_num": "12.",
  "title": "1 概述",
  "start_line": 10049,
  "end_line": 10056,
  "content": "### 12.1 概述\n随着半导体特征尺寸的不断减小, 在保持恒定电场 MOS 管可靠性的约束下, 伴随着电池驱动低功耗手持电子设备的广泛应用, 电路系统中的电源电压正在不断降低。随着 SoC 中占主导地位的数字电路电源电压的下降,与之相关联的模拟电路也要适应电压降低的要求。然而, 模拟电路与数字电路相比存在许多不同, 模拟电路在电压降低中获得的收益远低于相应的数字电路,并且电源电压的降低通常导致模拟电路诸多性能明显衰退,如信号摆幅的大幅降低导致噪声的影响显著增加等。电源电压降至 $1\\mathrm{\\;V}$ 以内后,将对模拟电路设计带来更大的挑战。以运算放大器为例,一方面当电源电压低至 $1\\mathrm{\\;V}$ 以下时,提供高增益的 Cascode 结构已无法继续使用, 并由此导致直流增益、带宽、PSRR 和瞬态响应等性能的退化。例如:跨导下降,导致直流增益下降；PN 结反向偏置电压降低、耗尽层增大和电容增大,导致瞬态响应变差, GBW 下降；信号的输出动态范围下降,导致噪声的作用日益显著等。\n低压模拟电路设计难题的解决,可以从工艺、器件结构、设计技术等方面综合考虑,提出合适的解决方案。从设计的角度出发,首先应解决低压电路正常工作的问题,其次应解决低压电路性能指标的实现问题。为使低压运放维持原有的增益指标, 只能增加横向级联的增益级数。但级数增加的级联电路结构带来系统稳定性的问题, 并成为低压模拟运放系统设计的核心问题。因受反向关断漏电流的限制, 使 MOS 器件阈值电压无法按比例随电源电压而降低, 从而模拟电路的最低工作电压受到实际工艺条件的限制。因此, 依赖新器件新工艺的基本低压单元结构显得日益重要。\n本章以低压系统应用为背景, 在简单分析基本电路低压工作的限制因素以及基本低压单元结构的基础上,重点介绍高性能轨至轨类型运放系统的分析和设计技术。"
}