行政院國家科學委員會專題研究計畫期末報告 
3D 整合設計自動化之核心技術開發 
子計畫一 
三維電路整合之實體設計系統 
Physical Design in 3D IC Integration 
計畫編號：NSC 99-2220-E-009 -036  
執行期限：99/8/01 ~ 100/07/31 
執行單位：交通大學資訊工程系 
主持人：李毅郎 
E-mail:ylli@cs.nctu.edu.tw 
 
一、中文摘要 
信號矽穿孔是用來連接三維積體電
路當中不同層的晶片的技術。放置良好
的信號矽穿孔可以減少晶片上面的繞線
擁擠區域，並且可以改進電路的效率。
反之，擺放不好的信號矽穿孔不只會降
低擺放器對於線長的估計，也會影響到
晶片的良率。此計畫整合了廣域繞線以
及信號矽穿孔放置來減少插入信號矽穿
孔所可能造成的副作用，我們主要的方
法分為兩部分，首先是初始信號矽穿孔
放置，此步驟透過估計擁擠區域來插入
信號矽穿孔到適當的位置。接著我們會
透過移動信號矽穿孔的位置來更進一步
的減少繞線線長以及繞線的擁擠處。實
驗結果顯示我們所提出的方法可以有效
的改善百分之三到百分之十七的繞線長
度，並且減少繞線擁擠的區域。我們進
一步整合我們的結果到商業的晶片設計
軟體，發現我們可以減少更多的設計規
則檢驗錯誤。 
關鍵字: 信號矽穿孔，廣域繞線，三維
積體電路。 
Abstract 
 Signal Through-Silicon-Vias (STSVs) 
are employed to connect different dies in 
3D-IC designs. Well-planned STSVs can 
reduce the number of congested regions 
and the signal delay and improve circuit 
performance, while ill-placed STSVs not 
only reduce the accuracy of estimation of 
wirelength by the placer but also seriously 
affect the circuit yield because TSVs are 
very large. This study integrates 
STSV-planning with global routing to 
eliminate the above side-effects of 
inserting STSVs. The proposed approach 
mainly comprises two steps: initial STSV 
positioning places STSVs in appropriate 
locations and STSV count to each net with 
the estimation of congested regions; then 
wirelength-minimization and 
overflow-reduction issues are addressed 
by replacing movable STSVs during 
了三個不同的技術來進一步的縮短繞線
長度以及繞線的擁擠程度。分別是重新
擺置信號矽穿孔、考慮繞線的信號矽穿
孔平移以及信號矽穿孔的移除和重新安
置。重新擺置信號矽穿孔使用了一個跟 
[9] 類似的辦法來縮短繞線長度，考慮
繞線的信號矽穿孔平移以及信號矽穿孔
的移除和重新擺放則是更近一步的把擁
擠區域當中的信號矽穿孔拔除並且重新
擺放。 
三、研究方法 
1 序言 
這一部分討論關於信號矽穿孔在繞
線階段的效應，並且建立本計劃要研究
的問題，首先先定義一些符號。 
• diei: diei 是代表此晶粒(die)被放
在三維積體電路中第 i 層 
• ttsv(stsv)/btsv(stsv): 每個信號
矽 穿 孔 連 接 了 一 對 晶 粒 ，
ttsv(stsv)/btsv(stsv) 是代表此
信號矽穿孔 sstv 連接到的高/低
層，也代表連結到晶粒上面的 
IO-Pads。舉例來說，在圖二，T1, T2 
和 B3 代表信號矽穿孔 TSV1, TSV2 和
TSV3 的 IO-Pads，T1和 T2是 ttsvs，
B3則是 btsv。此外，TSV1 和 TSV2 產
生了btsvs B1和B2，TSV3則產生了 T3。 
• D(tsv): tsv 可以是個信號矽穿孔, 
ttsv(stsv), 或 是 btsv(stsv) 。
D(stsv)代表兩個被 stsv 連結的晶
粒。 D(ttsv(stsv))代表被 stsv 連
結的高層晶粒，D(btsv(stsv))代表
stsv 連結的低層晶粒 
• G-Cell: 通常我們會把繞線區域切
割成幾個等大小的區塊，每個區塊稱
之為一個 G-Cell。 
• BRtsv(b): 對於一個 G-Cell 的邊界
b來說，BRtsv(b)代表會計算 TSV 面
積的區域。其高度和寬度等同於
G-Cell 的高和寬，這會影響到在邊
界 b 的繞線容量。在圖二(a)當中的
陰影區域展現了 BRtsv(b). 圖二(b)
中展示一個繞線圖 G(V,E)。比較細
的邊代表了邊界 b，cap(b)則是代表
著對應邊界 b 的繞線容量，這邊考慮
了邊界長度以及被鄰近的矽穿孔消
耗掉的資源。 
• area(tsv): tsv 可以是一個信號矽
穿 孔 , ttsv(stsv), 或 是
btsv(stsv). area(tsv)是 tsv 的面
積。  
• Btsv_dem(b,ttsv): BRtsv(b) 和
area(ttsv)的交集區域。 
• cgt(d,i,j): 在晶粒 d 中，被點 i 和
j 包圍起來的範圍中的平均擁擠程
度。 
• ncn: 代表所有被 net n 連接起來
的元件他的質心位置。 
在三維晶片中，跨越多晶粒的導線需
          (a)                     (b) 
(圖二): (a) 矽穿孔對於繞線的影
響 (b) 相對應的圖 
         (a)                       (b) 
(圖一):(a) via-first 矽穿孔 (b) 
via-last 矽穿孔 
長以及比較好的繞線結果。在第二階段
中，我們則是分別採用了三個不同的技
術來進一步的縮短繞線長度以及繞線的
擁擠程度。分別是重新擺置信號矽穿孔
、考慮繞線的信號矽穿孔平移以及信號
矽穿孔的移除和重新安置。重新擺置信
號矽穿孔使用了一個跟 [9] 類似的辦
法來縮短繞線長度，考慮繞線的信號矽
穿孔平移以及信號矽穿孔的移除和重新
擺放則是更近一步的把擁擠區域當中的
信號矽穿孔拔除並且重新擺放。 
3 初始信號矽穿孔擺置 
在這個階段，每個晶粒被切割成同等
大小的區塊，並且我們會決定每一條三
維線路的信號矽穿孔位置。首先，我們
會在每個晶粒上面擺放虛擬的矽穿孔，
並且計算每個區塊的矽穿孔容量。接著
我們把信號矽穿孔的問題定義成一個最
小成本最大流量的問題如下。 
考慮一個三維線路的集合 N = {n1,n2,
…,nk}，以及可插入矽穿孔的區塊集合 
TC = {tc1,tc2,…,tcm}。對於每一條線
路來說，和這條線路包起來的方形區域
有交集的區塊就是可插入矽穿孔的區塊
。藉此，我們建立一個流量網路 Gf = (V,E)
，其中 V 和 E 是點以及邊的集合，在
N當中的每一條線路以及在TC當中的每
一個區塊都是 V 中的點，另外一個源頭
節點 S 以及一個終點節點 T 也被加入到
V 當中。對於每一個線路 ni ∈N 和每個
區塊 tcj ∈TC，如果 tcj是 ni可以插入
的範圍，就會有一條有向的邊連結這兩
個點。這條邊的容量為一，他的成本是
costfc(i,j)。costfc(i,j)定義如下： 
第二式： 
( ) [ ] ),(),,(,cos
)(
jidistjidcgtjit
jSTSVDd
fc ⋅+⋅= ∑
∈
βα  
其中α和β是使用者定義的參數，
dist(i,j) 是 nci和 tcj的曼哈頓距離。
此外，S 會有邊連到每條三維線路 ni ∈N, 
其容量為一成本為零。最後，對於每個
區塊 tcj ∈TC 也會有邊連到 T，其容量
為 tcj 可以擺放的矽穿孔個數，成本為
零。在流量網路 Gf建立好之後，我們可
以找到最小成本最大流量的解。 
對於任何最小成本最大流量問題來
說，我們總是可以找到最佳解。但是直
接用這個解來決定矽穿孔的位置可能會
導致在某區有較高的矽穿孔密度。舉例
       (a)                   (b) 
        (c)                        (d) 
(圖六): (a) 一般的流量網路 (b) 我
們提出的演算法的過程 (c)新的流量
網路 (d) 平均的信號矽穿孔結果 
(圖五): 初始信號矽穿孔擺置演算法 
Algorithm: SPABM  
Input: 3D nets, tiles. 
1. Find the tile candidates for 3D nets; 
2. for each tile tcj 
3.      Calculate the GDVj of tcj; 
4.     for each edge ei,j from 3D net ni to tcj; 
5.          Compute the cost of ei,j using 
costfc(i,j) in Eq. (2); 
6.     The incident edges of tcj are sorted by 
weTe,j; 
7.     PDCe,j = the inward edge degree of tcj; 
8.     for tcj’s edge e by the sorted order; 
9.          if PDCe,j > GDVj  
10.              then the cost of e is increased 
by (δ．PDCe,j); 
11.          else break; 
一條三維線路都會依照其最大的最小聲
成樹邊長 LenMME(n)來排序，LenMME(n)定
義如下： 
第四式： 
}2),({)( nnkMSTelMAXnLen kneMME ∈∀∈=  
其中 n2k 是線路 n 的第 k 個二維子線路
。MSTn(k)是 n2k的最小成本生成樹。le 是
在MSTn(k)中的邊e的長度。LenMME(n) 的
直視所有 MSTn(k)中最大 le，我們藉由此
來達到縮短過長的繞線的目的。吳果
LenMME(n)超過一個預先定義的值σ， 那
麼第一階段就會略過(第 1-3 行)。接著
線路n的三維最小成本生成樹T 會建立
成 GMST(V,E)，其中 V 是所有連到 n 的元
件(cell)集合，E 則包含了兩種邊，有
信號矽穿孔的celli到 cellj(如圖七(a))
，以及沒有信號矽穿孔的 celli到 cellj 
(如圖七(b))。we(i,j)是 celli到 cellj
的權重，定義如下: 
第五式： 
we(i, j) =α1 ⋅ xi − x j + yi − yj( ) + β1 ⋅3Dcgt(d, i, j)+
γ1 ⋅ zi − zj ⋅ # stsv(i, j)
 
其中α1, β1 和γ1 是使用者定義的常
數。第一項為 i 和 j 之間的曼哈頓距離
。3Dcgt(d,i,j) 代表在 i 和 j 之間的平
均擁擠度。最後一項則是代表 z 方向的
成本，#stsv(i,j) 是當 i 到 j 這條邊被
選擇時，八個相鄰區塊當中的信號矽穿
孔總數。每條邊 ei,j的成本會用 we(i,j)
計算，接著會產生三維最小成本生成樹(
第 4-5 行)。如果有多餘的信號矽穿孔要
安插，那麼信號矽穿孔的容量也會隨之
更新(第  6-9 行)。 
 第二個階段（第 10-16 行）則是用
來決定信號矽穿孔的實際位置。儘管對
於在同一個區塊當中的矽穿孔來說，不
管放哪裡對於密度的影響看似一樣，但
是實際上放在靠近哪裡的邊界還是會影
響到繞線的擁擠程度。舉例來說，圖九
(a)展示出了每個區塊 t 的需求 dt以及
容量 ct。圖九(b)以及圖九(c)展示了信
號矽穿孔安插結果，圖九(b)中較為不平
均，圖九(c)則比較平均。既然在一個區
塊當中的信號矽穿孔組合數量不多，我
們可以嘗試所有的組合來找到一組最平
均的分佈。在此，我們試著找到在邊界
最平均的擁擠分布，對於一個區塊 tx,y
，其擁擠程度的函式定義如下： 
第六式： 
)()()()()( ,1,1,,,
v
yx
v
yx
h
yx
h
yxyx bcapbcapbcapbcaptuHV ++ −+−=
 
其中 bhx,y, bhx,y+1, bvx,y, 和 bvx+1,y 分別為
tx,y的下、上、左和右邊界。藉由最小化
第六式可以平均信號矽穿孔的分佈以達
到預防邊界過於擁擠的狀況。 
 在這個階段，所有的晶粒由上而下
           (a)                      (b) 
(圖十): (a) 三維線路再切割之前有
迴路 (b) 三維線路在切割之後移除
了多餘的線 
      (a)           (b)           (c) 
(圖九): (a) 經由初始信號矽穿孔擺
置的結果(b)(c)分別是平均和不平均
的安插結果 
到其最佳區域。然而，如果在 j 處有另
外一個信號矽穿孔，那麼兩者交換的成
本為rDorj – rDor＇j，其中rDor＇j 是
交換之後新的繞線長度。此外，因為信
號矽穿孔會佔據繞線資源，因此我們也
會 句 算 對 於 繞 線 資 源 的 影 響
OF(d,i,j)。當信號矽穿孔移動的時候，
相對應的繞線擁擠程度也會被同時更新
以反應實際的結果。 
7   考慮繞線的信號矽穿孔平移 
 這個階段我們試著把信號矽穿孔從
比較擁擠的區域移到鄰近較為鬆散的區
域。舉例來說，在圖十二(a)當中灰色的
區域為比較擁擠的區域，因此信號矽穿
孔t1可以被移動到它的右手邊讓原本擁
擠的區域不再擁擠。在這個階段當中，
我們必須考量到兩個問題，第一個是如
何選取要被移動的信號矽穿孔，第二個
是要把矽穿孔移到哪裡。首先，我們會
根據以下的式子對於所有的信號矽穿孔
做排序： 
第十式： 
[ ]∑ ∑
∈ ∈>∀ ⎭⎬
⎫
⎩⎨
⎧ ⋅⋅=
)( ,0),(
)(),(_),(
i iSTSVDd Bbbdof
ii dMLstsvbdemBtsvbdofScore
 
其中 Bi 代表 G-Cell 的邊界集合，
of(d,b)則是表示了在晶粒 d 中邊界 b
的擁擠程度，ML(d)代表被影響的金屬層
數。Scorei 反應了其對繞線造成的影
響。所有八個相鄰的區塊會被試過並且
會選擇最高的獲利當做要移動的點，在
移動之後鄉對應的資訊也會做更新。 
 圖十三描述了我們的演算法，首
先，每個信號矽穿孔 STSVi 的分數都會
以第十式做計算。如果最高分比 0.5 還
低，那麼我們的演算法會中斷。否則其
獲利 shgaini,j 會被計算用以選出最洽
當的區塊做移動 (第 1-6 行)。如果每個
shgaini,j 都比零還低，那麼 STSVi 的分
數都會減半。在 STSVi 移動之後，其對
應的ttsv(STSVi)以及btsv(STSVi)資訊
也會做更新或是重新繞線 (第 7-13
行)。 
8    信號矽穿孔的移除和重新安置 
 在這個階段當中，我們會試著移除
並且重新擺置信號矽穿孔來達到避免繞
線擁擠的狀況。在這邊，我們把矽穿孔
分為兩種，分別是基礎的矽穿孔和冗餘
的矽穿孔。在這個階段當中，基本的演
算法跟上個階段類似，除了以下之外：
(1)在圖十三中的第 4 行改成對每個晶
粒選擇區塊。(2)在第九行中改成拔除最
高分的 STSVi。除此之外，我們也會更新
拔除之後的二維線路拓樸狀況。 
四、實驗結果 
    我們使用 C++程式語言來撰寫整個
流程的程式，並在配備 3 GHz CPU 和 32G 
RAM 的 Linux 工作站平台上執行，表一
是我們用來測試的幾個基準檔資訊 
[12][13]。表二和表四分別列出了使用
[10]做廣域繞線的結果，顯示我們可以
(圖十三): 考慮繞線的信號矽穿孔平移
Algorithm: RDSS 
Input: STSVs. 
1. Use Eq. (10) to compute scorei for each STSVi; 
2. While (true) 
3.    Select a STSVi with the highest score; 
4.    if scorei <= 0.5 then break; 
5.    else for each target tj of eight adjacent tiles 
6.                 calculate the gain shgaini,j; 
7.    if all shgaini,j <= 0 
8.       then the scorei of STSVi is half lowered; 
9.               continue; 
10.    Shift the STSVi to the tj with the maximum 
shgaini,j; 
11.    Update the shifted ttsv(STSVi) and btsv(STSV) 
positions; 
12.    Rip-up & reroute two-pin nets of the shifted 
ttsv(STSVi) and btsv(STSVi);  
13.    Update congestion information of global bins; 
10. Yih-Lang Li, Xin-Yu Chen, and 
Zhi-Da Lin, “NEMO: A New Implicit 
Connection Graph-based Gridless 
Router with Multi-layer Planes and 
Pseudo-tile Propagation”, IEEE 
Transactions on Computer-Aided 
Design of Integrated Circuits and 
Systems, Vol. 26, No. 4, pp. 705–718, 
Apr. 2007. 
11. Yih-Lang Li, Jin-Yih Li and 
Wen-Bin Chen, “An Efficient 
Tile-Based ECO Router Using 
Routing Graph Reduction and 
Enhanced Global Routing Flow,” 
IEEE Transactions on 
Computer-Aided Design of Integrated 
Circuits and Systems, Vol. 26, No. 2, 
pp. 345-358, Feb., 2007. 
II. 會議論文 
1. Yen-Hung Lin, Yun-Jian Lo, Jian-Syun 
Tong, Wen-Hao Liu and Yih-Lang Li, 
“Topology-Aware Buffer Insertion and 
GPU-Based Massively Parallel Rerouting 
for ECO Timing Optimization”, to appear 
in The 17th Asia and South Pacific Design 
Automation Conference (ASP-DAC 2012), 
Jan. 2012. 
2. Wen-Hao Liu, Yih-Lang Li and 
Kai-Yuan Chao, “High-Quality Global 
Routing for Multiple Dynamic Supply 
Voltage Designs,” to appear in 
International Conference on 
Computer-Aided Design (ICCAD 2011), 
San Jose, California, 2011. 
3. Yen-Hung Lin, Yong-Chan Ban, David 
Z. Pan and Yih-Lang Li, “DOPPLER: 
DPL-aware and OPC-friendly Gridless 
Detailed Routing with Mask Density 
Balancing,” to appear in International 
Conference on Computer-Aided Design 
(ICCAD 2011), San Jose, California, 
2011. 
4. Wen-Hao Liu and Yih-Lang Li, " 
Negotiation-Based Layer Assignment for 
Via Count and Via Overflow 
Minimization," in The 16th Asia and 
South Pacific Design Automation 
Conference (ASP-DAC 2011), Jan. 2011. 
5. Ke-Ren Dai, Yi-Chun Lin, Yih-Lang Li, 
“A Novel Zone-Based ILP Track 
Routing,” in The 15th Workshop on 
Synthesis And System Integration of 
Mixed Information technologies  
(SASIMI2010), Taipei, Oct 2010. 
6. Guan-Hung Chen, Ke-Ren Dai, 
Yih-Lang Li, “Minimizing Wirelength and 
Overflow of 3D-IC Global Routing by 
Signal-TSV Planning,” in The 15th 
Workshop on Synthesis And System 
Integration of Mixed Information 
technologies  (SASIMI2010), Taipei, Oct 
2010. 
7. Yu-Wei Lee, Yen-Hung Lin, Yih-Lang 
Li, “Efficient Random-Defect Aware 
Layer Assignment and Gridless Track 
Routing,” in The 15th Workshop on 
Synthesis And System Integration of 
Mixed Information technologies  
(SASIMI2010), Taipei, Oct 2010. 
8. Yen-Hung Lin and Yih-Lang Li, 
“Double Patterning Lithography Aware 
Gridless Detailed Routing with Innovative 
Conflict Graph”, in Proceedings of 
ACM/IEEE Design Automation 
Conference (DAC-2010), Anaheim, CA, 
June 2010. 
9. Wen-Hao Liu, Wei-Chun Kao, 
Yih-Lang Li, and Kai-Yuan Chao, 
“Multi-Threaded Collision-Aware Global 
Routing with Bounded-Length Maze 
Routing”, in Proceedings of ACM/IEEE 
Design Automation Conference 
(DAC-2010), Anaheim, CA, June 2010. 
10. Chih-Ta Lin, Yen-Hung Lin, 
Guan-Chan Su, Yih-Lang Li, “Dead Via 
of ACM International Symposium on 
Physical Design (ISPD-2008), Portland, 
Oregon, April 2008. 
22. Wen-Nai Cheng, Yu-Ning Zhang, and 
Yih-Lang Li, “Non-Slicing 
Floorplanning-Based Crosstalk Reduction 
on Gridless Track Assignment”, in the 
14th Workshop on Synthesis And System 
Integration of Mixed Information 
technologies (SASIMI 2007), Hokkaido, 
Japan, Oct. 2007. 
23. Ke-Ren Dai, Jyun-Yi Lin, and 
Yih-Lang Li, “A Simple Yet Efficient 
Global Router with Mirrored Monotonic 
Routing and Reduced Multi-Source 
Multi-Sink Maze Routing”, in The 18th 
VLSI Design/CAD Symposium, Hua-Lien, 
Taiwan, Aug. 2007. 
24. Wen-Nai Cheng, Yu-Ning Zhang, and 
Yih-Lang Li, “Non-Slicing 
Floorplanning-Based Crosstalk Reduction 
on Gridless Track Assignment”, in The 
18th VLSI Design/CAD Symposium, 
Hua-Lien, Taiwan, Aug. 2007. 
六、參考文獻 
[1] J. Cong, and Y. Zhang, 
"Thermal-Driven Multilevel Routing 
for 3-D ICs,” In Proc. Asia South 
Pacific Design Automation Conf., 
2005. 
[2] J. Cong and Y. Zhang, "Thermal Via 
Planning for 3-D IC's," In Proc. 
IEEE/ACM Int. Conf. on Computer 
Aided Design, 2005. 
[3] T. Zhang, Y. Zhan, and S. S. 
Sapatnekar, “Temperature-Aware 
Routing in 3D ICs,” In Proc. Asia 
South Pacific Design Automation 
Conf., 2006. 
[4] Mohit Pathak and Sung Kyu Lim, 
"Performance and Thermal-aware 
Steiner Routing for 3D Stacked ICs", 
In Proc. IEEE Trans. on 
Computer-Aided Design of Integrated 
Circuits and Systems, 2009. 
[5] H. Yan, Z. Li, Q. Zhou, and X. Hong, 
“Via Assignment Algorithm for 
Hierarchical 3-D Placement,” In Proc. 
IEEE Int. Conf. on Communications, 
Circuits and Systems, 2005. 
[6] Dae Hyun Kim, Krit Athikulwongse, 
and Sung Kyu Lim, "A Study of 
Through-Silicon-Via Impact on the 3D 
Stacked IC Layout",In Proc. IEEE Intl. 
Conf. on Computer-Aided Design, 
2009. 
[7] J. Cong, G. Luo, J. Wei, and Y. Zhang, 
“Thermal-Aware 3D IC Placement via 
Transformation”, In Proc. Asia and 
South Pacific Design Automation 
Conf., 2007. 
[8] Ke-Ren Dai, Wen-Hao Liu, Yih-Lang 
Li, “Efficient Simulated Evolution 
Based Rerouting and 
Congestion-Relaxed Layer 
Assignment on 3-D Global Routing”, 
In Proc Asia and South Pacific Design 
Automation Conf., 2009 
[9] Ke-Ren Dai, Chien-Hung Lu, and 
Yih-Lang Li, “GRPlacer: Improving 
Routability and Wire-Length of 
Global Routing with Circuit 
Replacement”, In Proc. Intl. Conf. on 
Computer Aided Design, 2009. 
[10] Chang-Tzu Lin, Ding-Ming Kwai, 
Yung-Fa Chou, Ting-Sheng Chen, and 
Wen-Ching Wu, “CAD Reference 
Flow for 3D Via-Last Integrated 
Circuits”, In Proc Asia and South 
Pacific Design Automation Conf., 
2010 
[11] W.R. Davis, Eun Chu Oh, A. Sule, 
P.D. Franzon, “Application 
Exploration for 3D Integrated Circuits: 
TCAM, FIFO, and FFT Case Studies”, 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/11/02
國科會補助計畫
計畫名稱: 子計畫二：三維電路整合之實體設計系統(2/2)
計畫主持人: 李毅郎
計畫編號: 99-2220-E-009-036- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
