---
typora-root-url: ./
---

# P5设计文档

------

------

## 设计概述

本文设计的CPU为Verilog实现的流水线CPU，具体支持add, sub, ori, lw, sw, beq, lui, jal, jr, nop指令。是在P4单周期CPU基础上翻译添加而来。

## 数据通路模块定义

### ALU 

运算器，可执行的运算有，加法，减法，或，lui。

- **端口定义**

  | 端口名     | 位宽 | 方向 | 描述             |
  | ---------- | ---- | ---- | ---------------- |
  | S1         | 32   | I    | 第一个操作数     |
  | S2         | 32   | I    | 第二个操作数     |
  | ALUControl | 2    | I    | 控制ALU运算      |
  | Zero       | 1    | O    | 判断S1是否等于S2 |
  | ALUResult  | 32   | O    | 运算结果         |
### DM
数据存储器
- **端口定义**

  | 端口名   | 位宽 | 方向 | 描述                     |
  | -------- | ---- | ---- | ------------------------ |
  | Addr_DM  | 32   | I    | 将要写入的DM地址         |
  | Dm_in    | 32   | I    | 将要写入的数据           |
  | clk      | 1    | I    | 时钟信号                 |
  | MemWrite | 1    | I    | 写使能信号               |
  | Reset    | 1    | I    | 复位信号                 |
  | Pc       | 32   | I    | 当前Pc                   |
  | Dm_out   | 32   | O    | DM输出的数,地址为Addr_DM |

  

### IFU

取指令模块

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述       |
  | ----------- | ---- | ---- | ---------- |
  | clk         | 1    | I    | 时钟信号   |
  | reset       | 1    | I    | 复位信号   |
  | NPc         | 32   | o    | 下一PC地址 |
  | Pc          | 32   | o    | 当前Pc     |
  | Instruction | 32   | o    | 当前指令   |
  
  

### RF

寄存器堆

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述           |
  | ----------- | ---- | ---- | -------------- |
  | A1          | 5    | I    | 第一个读数地址 |
  | A2          | 5    | I    | 第二个读数地址 |
  | instruction | 32   | I    | 当前指令       |
  | A3          | 5    | I    | 写地址         |
  | WD          | 32   | I    | 写数据         |
  | jal_sel     | 1    | I    | 是否为jal      |
  | Pc          | 32   | I    | 当前Pc         |
  | clk         | 1    | I    | 时钟           |
  | Reset       | 1    | I    | 复位指令       |
  | RegWrite    | 1    | I    | 写使能         |
  | Pc_4        | 32   | I    | PC+4           |
  | RD1         | 32   | O    | A1寄存器数据   |
  | RD2         | 32   | O    | A2寄存器数据   |

### MUX

寄存器堆

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                |
  | ----------- | ---- | ---- | ------------------- |
  | ALUResult   | 32   | I    | ALU运算结果         |
  | Dm_out      | 32   | I    | Dm输出的数据        |
  | MemtoReg    | 1    | I    | 是否由Dm写入寄存器  |
  | Extop       | 1    | I    | 位扩展符号选择      |
  | Instruction | 32   | I    | 当前指令            |
  | RegDst      | 1    | I    | 寄存器写入位置选择  |
  | Rd2         | 32   | I    | A2寄存器的值        |
  | ALUsrc      | 1    | I    | ALU第二个操作数来源 |
  | A3          | 5    | O    | 寄存器写入地址      |
  | WD          | 32   | O    | Dm写入数据          |
  | S2          | 32   | O    | ALU第二个操作数     |

### Npcmodule

计算下一个Pc

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                        |
  | ----------- | ---- | ---- | --------------------------- |
  | Pc          | 32   | I    | 当前pc                      |
  | Instruction | 32   | I    | 当前指令                    |
  | Rdata       | 32   | I    | 31号寄存器的值              |
  | Npc_op      | 3    | I    | 下一PC选择信号              |
  | Zero        | 1    | I    | Beq中判断S1是否等于S2的信号 |
  | Npc         | 32   | o    | 下一Pc                      |
  | pc_4        | 32   | o    | pc+4                        |

### 控制器

根据指令生成控制信号

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                |
  | ----------- | ---- | ---- | ------------------- |
  | Instruction | 32   | I    | 当前指令            |
  | Regdst      | 1    | o    | 目的寄存器选择      |
  | Regwrite    | 1    | o    | 寄存器写使能        |
  | Extop       | 1    | o    | 位扩展选择信号      |
  | ALUControl  | 2    | o    | ALU操作选择         |
  | MemtoReg    | 1    | o    | 是否由Dm写入寄存器  |
  | MemWrite    | 1    | o    | Dm写使能            |
  | ALUSrc      | 1    | o    | ALU第二个操作数来源 |
  | NPcop       | 3    | o    | 下一Pc选择          |
  | jal_sel     | 1    | o    | 是否为jal指令       |

### 转发与暂停：

转发：

采用AT法,对于每条指令，确定T_USE_RT,T_USE_RS ,T_NEW

D级：

assign D_V1=(RsD==0)?0://0寄存器恒为零
            //E级转发
            (RsD==31&&jal_selE==1)?PcE+8://E级为JAL且RsD为31号寄存器
				//M级转发
				(RsD==31&&jal_selM==1)?PcM+8://M级为JAL且RsD为31号寄存器
				(WriteRegM==RsD&&RegWriteM==1&&MemtoRegM==0)?ALUOutM://M级为写入寄存器且写入地址为RsD
				//W级转发
            (WriteRegW==RsD&&RegWriteW==1)?ResultW://W级为写入寄存器且写入地址为RsD
				(RsD==31&&jal_selW==1)?PcW+8://W级为JAL且RsD为31号寄存器
				//不转发
				RD1;

E级：

assign S1=(RsE==0)?0://0寄存器恒为0
          //M级转发
          (WriteRegM==RsE&&RegWriteM==1&&MemtoRegM==0)?ALUOutM://M级为写入寄存器且写入地址为RsE
          (RsE==31&&jal_selM==1)?PcM+8://M级为jal且RsE为31号寄存器
			 //W级转发
          (WriteRegW==RsE&&RegWriteW==1)?ResultW://W级为写寄存器且写入为RsE
			 (RsE==31&&jal_selW==1)?PcW+8://W级为jal且RsE为31号寄存器
			 //不转发
			 E_V1;

M级：

assign Dm_in= (RtM==0)?0://0寄存器恒为零
              //W级转发
              (WriteRegW==RtM&&RegWriteW==1)?ResultW://W级为写入寄存器且写入RtM
              (RtM==31&&jal_selW==1)?PcW+8://W级为jal且RtM=31
				  //不转发
              WriteDataM;

暂停：

当数据来不及转发则暂停

wire Stall_rs_E = (WriteRegE != 5'b0 && RsD == WriteRegE) && (T_new_E > T_use_rs);//E级为寄存器RsD写入，且RsD非0，且E级产生新数据用时大于rs将要使用的时间
wire Stall_rs_M = (WriteRegM != 5'b0 && RsD == WriteRegM) && (T_new_M > T_use_rs);//M级为寄存器RsD写入，且RsD非0，且M级产生新数据用时大于rs将要使用的时间
wire Stall_rs = Stall_rs_E || Stall_rs_M;
wire Stall_rt_E = (WriteRegE != 5'b0 && RtD == WriteRegE) && (T_new_E > T_use_rt);//E级为寄存器RtD写入，且RtD非0，且E级产生新数据用时大于rt将要使用的时间
wire Stall_rt_M = (WriteRegM != 5'b0 && RtD == WriteRegM) && (T_new_M > T_use_rt);//M级为寄存器RtD写入，且RtD非0，且M级产生新数据用时大于rt将要使用的时间
wire Stall_rt = Stall_rt_E || Stall_rt_M;
assign stall= Stall_rt||Stall_rs;

## 测试数据：

每条指令分类进行测试。

总体进行测试。





## 思考题汇总

1. 我们使用提前分支判断的方法尽早产生结果来减少因不确定而带来的开销，但实际上这种方法并非总能提高效率，请从流水线冒险的角度思考其原因并给出一个指令序列的例子。

​      提前分支判断的好处在于在遇到分支指令的时候尽快确定结果来减少开销，但如果一个指令序列中没有分支指令，提前判断就不能够提高效率。

例子：

​    ori $a1, $a2, 100

  ori $a1, $a3, 1000

  ori $s1, $s2, 1000




2. 因为延迟槽的存在，对于 jal 等需要将指令地址写入寄存器的指令，要写回 PC + 8，请思考为什么这样设计？

   延迟槽的存在使得CPU不管分支指令是否跳转，都会执行分支指令下面的一条指令。在jal给出的返回地址中，应该跳过下一条指令，所以要写回PC+8
   


3. 我们要求所有转发数据都来源于流水寄存器而不能是功能部件（如 DM、ALU），请思考为什么？

   因为流水寄存器中的储存的数据时前一级已经计算出来的数据，在当前周期内时稳定输出的。而功能部件的输出是有延迟的，如果让这些部件提供数据，可能发生由数据波动导致的错误写入。

4. 我们为什么要使用 GPR 内部转发？该如何实现？

   因为需要使得W级保存的将要写入得数据及时反馈到GRF的输出端口，从而规避数据冒险。
   
   实现方法：如果W级为写寄存器的指令且目标为要输出的寄存器，则GRF直接输出W级的值
5. 我们转发时数据的需求者和供给者可能来源于哪些位置？共有哪些转发数据通路？

   需求者在D级则供给者可能为E,M,W级寄存器
   需求者在E级则供给者可能为M,W级寄存器
   需求者在M级则供给者可能位W级寄存器
   有Pc+8在之后级对之前的转发
   有ALUout在之后级对之前的转发
   有ResultW对之前的转发
6. 在课上测试时，我们需要你现场实现新的指令，对于这些新的指令，你可能需要在原有的数据通        路上做哪些扩展或修改？提示：你可以对指令进行分类，思考每一类指令可能修改或扩展哪些位        置。
   
   对ALU运算行为的增加
   对控制模块产生的控制信号的修改和增加
   对Npc模块选择的增加
   对DM模块写入和读出的控制修改
7. 简要描述你的译码器架构，并思考该架构的优势以及不足。
   
   采用集中式译码，先判断指令，再根据指令产生D级控制信号，然后向下传递。
   优势：只用一个译码器，代码量相对分布式译码更少
   不足：各级寄存器之间传递的数据数量较多
   

