# Teamarbeit IEW SS2017
Dokumente der Teamarbeit.

# FPGA-, VHDL- und Quartus2 Tutorials
https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/tt/tt_my_first_fpga.pdf

https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/manual/intro_to_quartus2.pdf

http://soc.eurecom.fr/EDC/lectures/vhdl/vhdlref.pdf

http://esd.cs.ucr.edu/labs/tutorial/

https://www.mikrocontroller.net/articles/VHDL

http://www.kooltek.net/vhdl/zustandsautomaten-in-vhdl

std_logic Library
https://www.cs.sfu.ca/~ggbaker/reference/std_logic/

Die folgende Folie ist auf Chinesisch
http://ww1.microchip.com/downloads/cn/AppNotes/00885A_CN.pdf

# Entprellung
Methoden zur Entprellung:
http://www.lothar-miller.de/s9y/categories/5-Entprellung

Schieberegister:
https://de.wikipedia.org/wiki/Schieberegister#Aufbau_eines_bidirektionalen_Schieberegisters

Prescaler:
https://en.wikipedia.org/wiki/Prescaler

# 计数器基础

计数器的工作原理 http://www.elecfans.com/baike/bandaoti/jichuzhishi/20100308182638.html

含有控制信号的计数器VHDL设计 http://www.cnblogs.com/kissazi2/p/3175462.html