>   前言：组合逻辑电路和时序逻辑电路的区别
>
>   组合逻辑电路是一种只由逻辑门和电线构成的电路，其输出仅由输入信号决定，并且没有存储器件。具体来说，组合逻辑电路的输出仅取决于时刻 `t` 的输入信号，而与之前的输入信号历史记录无关。换句话说，组合逻辑电路的输出只由当前输入信号的状态决定。常见的组合逻辑电路包括加法器、多路选择器、译码器等。
>
>   时序逻辑电路是一种有存储器件的电路，其输出除了取决于当前输入信号外，还受到之前输入信号和内部存储器状态的影响。时序逻辑电路通常包含了触发器、计数器、状态机等功能。时序逻辑电路的输出会随着时间的推移而变化，并且可以保留之前的状态信息，以便后续处理，时序逻辑电路可以用于时钟、计数器、加法器等。

# 1.组合逻辑电路

## 1.1.组合逻辑电路分析

根据给定的逻辑电路，找到输入输出的逻辑关系，确定电路的功能，我们后面将会举出两个例子。

```mermaid
flowchart LR
LJT["逻辑图"] --> LJBDS["逻辑表达式"] --> HJBH["化简/变换"] --> ZZB["真值表"] --> GNSM["功能说明"]
```

### 1.1.1.例子1



### 1.1.2.例子2



## 1.2.组合逻辑电路设计



## 1.3.组合逻辑电路模块

### 1.3.1.编码器

#### 1.3.1.1.普通编码器

#### 1.3.1.2.优先编码器

### 1.3.2.译码器

#### 1.3.2.1.二进制译码器

#### 1.3.2.2.二--十进制

### 1.3.3.选择器

### 1.3.4.加法器

### 1.3.5.比较器

### 1.3.6.可编器


## 1.4.组合逻辑电路现象
### 1.4.1.竞争-冒险现象的原因
### 1.4.2.竞争-冒险现象的解决



# 2.时序逻辑电路

