# SUSTech_CS207_Digital_Logic

## basic information

- instructor: 余剑峤 王薇

- semester: 2022 FALL
- project score: 140/100
- Final score: 100/100

## repository content

- notes：自己的笔记，提供markdown和pdf版本。
- assignments：4次作业的内容，包含答案。
- lab：lab课的课件。
- lectures：理论课的课件。
- project：report, sourc code and description of final report.
- reference_books：可供参考的书籍。

## tips

### 理论课

- 期中开卷测试之前强烈建议好好复习一下！！！虽然是开卷，但是题目很多（22fall），需要快快写，如果在中间看自己带材料的话是大概是写不完的。
- 理论考试复习参考assignment的内容，课上签到quiz以及lecture里的例题就差不多了。
- 虽然说考前要复习，但是感觉靠突击是不太能一下子把分数弄上去的。所以关键还是平时要跟上进度。
- lecture讲授的内容和《数字设计与Verilog实现》（）这本书里面是高度一致的，很适合复习的时候看。建议购买一本纸质，不仅可以参考，也可以在期中开卷小测试的时候直接作为cheating paper用。
- final的重点是理论课的后半部分，与实验课关系不大，有大量需要手画电路的部分。

### lab

- 《Verilog HDL数字设计与综合》（在reference_books中可以找到）个人感觉对lab课非常有用，有的时候可能lab课思路可能有点跳脱，可以通过这本书构建一下lab课内容的框架，但是总体上感觉王薇老师讲得还是比较清楚的。
- lab课要注意听，感觉需要做一些笔记。如果自己一个人研究的话slides里面有的地方可能不太好懂。

### project

- 我们组的选择的是模拟小车。
- 写的时候一定要注意不要忘了规定输入输出的位数，同时要注意如果该模块还有被调用，则在此输入输出出现的所有地方都要写清。其实最好还是把所有的输入输出都写清楚，否则可能会出现一些奇怪的错误。
- 要关注lab课老师在开始写project的时候的一些忠告。比如最好不用if-else之类。
- 如果最后时间太紧，可以结合分数组成的比例，考虑放掉project的一部分，好好复习理论课的final。
- 可能有用的资料：
  - EGo1的用户手册，里面包含约束：https://e-elements.readthedocs.io/zh/ego1_v2.2/EGo1.html#id6
  - 对于EGo1 VGA的实现可以参考这个repository：https://github.com/JeremyChou28/EGO1-vga

