TimeQuest Timing Analyzer report for rx_uart
Tue Feb 06 21:52:47 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; rx_uart                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 333.67 MHz ; 333.67 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.997 ; -47.950       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -28.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                              ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.997 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.031      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.964 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.998      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.958 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.992      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.893 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.929      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.871 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.905      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.830 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.864      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.826 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.860      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.780 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.814      ;
; -1.762 ; tx_baud_counter:baud_rx|count[2]    ; tx_baud_counter:baud_rx|count[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.798      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                              ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_controller:ctrl_rx|current_state  ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.666 ; rx_shift_register:sr_rx|tmp_data[10] ; rx_shift_register:sr_rx|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; rx_shift_register:sr_rx|tmp_data[1]  ; rx_shift_register:sr_rx|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.672 ; rx_shift_register:sr_rx|tmp_data[6]  ; rx_shift_register:sr_rx|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.938      ;
; 0.674 ; rx_shift_register:sr_rx|tmp_data[3]  ; rx_shift_register:sr_rx|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.940      ;
; 0.675 ; rx_shift_register:sr_rx|tmp_data[8]  ; rx_shift_register:sr_rx|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.941      ;
; 0.786 ; rx_shift_register:sr_rx|tmp_data[9]  ; rx_shift_register:sr_rx|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.788 ; rx_shift_register:sr_rx|tmp_data[2]  ; rx_shift_register:sr_rx|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.791 ; rx_shift_register:sr_rx|tmp_data[7]  ; rx_shift_register:sr_rx|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.805 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.818 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.834 ; tx_baud_counter:baud_rx|count[9]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.846 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.977 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.243      ;
; 1.011 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.013 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 1.018 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.284      ;
; 1.019 ; tx_baud_counter:baud_rx|count[10]    ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.285      ;
; 1.166 ; rx_shift_register:sr_rx|tmp_data[4]  ; rx_shift_register:sr_rx|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.432      ;
; 1.188 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.201 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.467      ;
; 1.220 ; tx_baud_counter:baud_rx|count[9]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.232 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.499      ;
; 1.259 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.265 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.531      ;
; 1.268 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.272 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.538      ;
; 1.281 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.303 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.314 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.580      ;
; 1.330 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.343 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.609      ;
; 1.352 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.360 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.626      ;
; 1.374 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.640      ;
; 1.392 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.658      ;
; 1.397 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.399 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.665      ;
; 1.401 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.414 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.680      ;
; 1.418 ; tx_counter:counter_rx|count[0]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.687      ;
; 1.422 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.688      ;
; 1.423 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.689      ;
; 1.426 ; rx_shift_register:sr_rx|tmp_data[5]  ; rx_shift_register:sr_rx|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.692      ;
; 1.431 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.697      ;
; 1.445 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.711      ;
; 1.462 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.463 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.729      ;
; 1.468 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.470 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.736      ;
; 1.472 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.485 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.751      ;
; 1.494 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.760      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.496 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.764      ;
; 1.502 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.768      ;
; 1.507 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.773      ;
; 1.516 ; tx_counter:counter_rx|count[3]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.785      ;
; 1.520 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.786      ;
; 1.533 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.799      ;
; 1.534 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.800      ;
; 1.539 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.805      ;
; 1.543 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.809      ;
; 1.559 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.825      ;
; 1.561 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.827      ;
; 1.604 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.870      ;
; 1.604 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.870      ;
; 1.605 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.871      ;
; 1.624 ; tx_counter:counter_rx|count[2]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.893      ;
; 1.644 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.910      ;
; 1.675 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.941      ;
; 1.675 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.941      ;
; 1.698 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.964      ;
; 1.702 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.968      ;
; 1.709 ; tx_counter:counter_rx|count[1]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.978      ;
; 1.715 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.981      ;
; 1.742 ; tx_baud_counter:baud_rx|count[8]     ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.003      ;
; 1.743 ; tx_baud_counter:baud_rx|count[8]     ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.004      ;
; 1.743 ; tx_baud_counter:baud_rx|count[8]     ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.004      ;
; 1.746 ; tx_baud_counter:baud_rx|count[8]     ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 2.007      ;
; 1.746 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.012      ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ctrl_rx|current_state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ctrl_rx|current_state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[2]|clk                ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.358 ; 6.358 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.358 ; 6.358 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.151 ; 6.151 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -5.013 ; -5.013 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -5.013 ; -5.013 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -4.840 ; -4.840 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 8.378 ; 8.378 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 8.378 ; 8.378 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 8.345 ; 8.345 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 8.326 ; 8.326 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 8.131 ; 8.131 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 8.130 ; 8.130 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 8.088 ; 8.088 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 8.119 ; 8.119 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 9.907 ; 9.907 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 9.907 ; 9.907 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 9.907 ; 9.907 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 9.456 ; 9.456 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 9.459 ; 9.459 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 9.522 ; 9.522 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 9.746 ; 9.746 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 9.769 ; 9.769 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 7.490 ; 7.490 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 7.490 ; 7.490 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 9.744 ; 9.744 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 9.744 ; 9.744 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 7.789 ; 7.789 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 6.344 ; 6.344 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 6.804 ; 6.804 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 6.951 ; 6.951 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 6.752 ; 6.752 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 7.049 ; 7.049 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 7.227 ; 7.227 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 7.826 ; 7.826 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 6.342 ; 6.342 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 6.348 ; 6.348 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 6.814 ; 6.814 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 6.951 ; 6.951 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 6.864 ; 6.864 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 7.049 ; 7.049 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 7.237 ; 7.237 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 7.826 ; 7.826 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 6.343 ; 6.343 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 7.072 ; 7.072 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 7.734 ; 7.734 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 8.003 ; 8.003 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 7.971 ; 7.971 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 7.978 ; 7.978 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 7.754 ; 7.754 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 7.756 ; 7.756 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 7.734 ; 7.734 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 7.741 ; 7.741 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 8.632 ; 8.632 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 9.071 ; 9.071 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 9.071 ; 9.071 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 8.670 ; 8.670 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 8.632 ; 8.632 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 8.695 ; 8.695 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 8.919 ; 8.919 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 8.943 ; 8.943 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 7.490 ; 7.490 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 7.490 ; 7.490 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 8.990 ; 8.990 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 8.990 ; 8.990 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 7.347 ; 7.347 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 6.344 ; 6.344 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 6.804 ; 6.804 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 6.951 ; 6.951 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 6.752 ; 6.752 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 7.049 ; 7.049 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 7.227 ; 7.227 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 6.342 ; 6.342 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 6.342 ; 6.342 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 6.348 ; 6.348 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 6.814 ; 6.814 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 6.951 ; 6.951 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 6.864 ; 6.864 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 7.049 ; 7.049 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 7.237 ; 7.237 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 7.826 ; 7.826 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 6.343 ; 6.343 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 7.072 ; 7.072 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.426 ; -8.507        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -28.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                              ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.420 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.450      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.407 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.437      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.397 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.427      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.389 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.421      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.380 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.410      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.369 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; tx_baud_counter:baud_rx|count[1]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.383      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.369      ;
; -0.320 ; tx_baud_counter:baud_rx|count[2]    ; tx_baud_counter:baud_rx|count[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.352      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                              ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_controller:ctrl_rx|current_state  ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.322 ; rx_shift_register:sr_rx|tmp_data[10] ; rx_shift_register:sr_rx|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; rx_shift_register:sr_rx|tmp_data[1]  ; rx_shift_register:sr_rx|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; rx_shift_register:sr_rx|tmp_data[6]  ; rx_shift_register:sr_rx|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; rx_shift_register:sr_rx|tmp_data[3]  ; rx_shift_register:sr_rx|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.331 ; rx_shift_register:sr_rx|tmp_data[8]  ; rx_shift_register:sr_rx|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.362 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; rx_shift_register:sr_rx|tmp_data[9]  ; rx_shift_register:sr_rx|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; tx_baud_counter:baud_rx|count[9]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rx_shift_register:sr_rx|tmp_data[2]  ; rx_shift_register:sr_rx|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; rx_shift_register:sr_rx|tmp_data[7]  ; rx_shift_register:sr_rx|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.435 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.587      ;
; 0.448 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.601      ;
; 0.452 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; tx_baud_counter:baud_rx|count[10]    ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.500 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.504 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.512 ; tx_baud_counter:baud_rx|count[9]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.518 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.535 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.539 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.553 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.559 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.711      ;
; 0.561 ; rx_shift_register:sr_rx|tmp_data[4]  ; rx_shift_register:sr_rx|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.570 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.588 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.605 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.761      ;
; 0.612 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.764      ;
; 0.623 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.776      ;
; 0.626 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.778      ;
; 0.629 ; tx_counter:counter_rx|count[0]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.782      ;
; 0.640 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.647 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.658 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.661 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.813      ;
; 0.664 ; rx_shift_register:sr_rx|tmp_data[5]  ; rx_shift_register:sr_rx|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.665 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.671 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.675 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.827      ;
; 0.679 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.687 ; tx_counter:counter_rx|count[3]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.840      ;
; 0.692 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.844      ;
; 0.717 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.718 ; rx_controller:ctrl_rx|current_state  ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.872      ;
; 0.735 ; tx_counter:counter_rx|count[2]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.888      ;
; 0.738 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.890      ;
; 0.752 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.756 ; tx_counter:counter_rx|count[1]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.909      ;
; 0.769 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.773 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.782 ; tx_baud_counter:baud_rx|count[8]     ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.931      ;
; 0.784 ; tx_baud_counter:baud_rx|count[8]     ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.933      ;
; 0.785 ; tx_baud_counter:baud_rx|count[8]     ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.934      ;
; 0.786 ; tx_baud_counter:baud_rx|count[8]     ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.935      ;
; 0.787 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.939      ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ctrl_rx|current_state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ctrl_rx|current_state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[2]|clk                ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.410 ; 3.410 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.410 ; 3.410 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 3.320 ; 3.320 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.724 ; -2.724 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.724 ; -2.724 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.662 ; -2.662 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 4.596 ; 4.596 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 4.596 ; 4.596 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 4.562 ; 4.562 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 4.577 ; 4.577 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 4.475 ; 4.475 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 4.476 ; 4.476 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 4.462 ; 4.462 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 4.463 ; 4.463 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 5.382 ; 5.382 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 5.382 ; 5.382 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 5.378 ; 5.378 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 5.147 ; 5.147 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 5.127 ; 5.127 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 5.169 ; 5.169 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 5.254 ; 5.254 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 5.283 ; 5.283 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 4.185 ; 4.185 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 4.185 ; 4.185 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 5.135 ; 5.135 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 5.135 ; 5.135 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 4.242 ; 4.242 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 3.623 ; 3.623 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 4.324 ; 4.324 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 3.936 ; 3.936 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 4.050 ; 4.050 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 4.324 ; 4.324 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 3.629 ; 3.629 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 3.630 ; 3.630 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 3.839 ; 3.839 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 3.936 ; 3.936 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 3.878 ; 3.878 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 4.060 ; 4.060 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 3.623 ; 3.623 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 3.961 ; 3.961 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 4.251 ; 4.251 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 4.360 ; 4.360 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 4.251 ; 4.251 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 4.261 ; 4.261 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 4.621 ; 4.621 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 4.669 ; 4.669 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 4.621 ; 4.621 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 4.667 ; 4.667 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 4.760 ; 4.760 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 4.781 ; 4.781 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 4.185 ; 4.185 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 4.185 ; 4.185 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 4.804 ; 4.804 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 4.804 ; 4.804 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 4.071 ; 4.071 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 3.623 ; 3.623 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 3.936 ; 3.936 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 4.050 ; 4.050 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 4.324 ; 4.324 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 3.623 ; 3.623 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 3.629 ; 3.629 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 3.630 ; 3.630 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 3.839 ; 3.839 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 3.936 ; 3.936 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 3.878 ; 3.878 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 4.060 ; 4.060 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 3.623 ; 3.623 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 3.961 ; 3.961 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.997  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -1.997  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -47.95  ; 0.0   ; 0.0      ; 0.0     ; -28.38              ;
;  CLOCK_50        ; -47.950 ; 0.000 ; N/A      ; N/A     ; -28.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.358 ; 6.358 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.358 ; 6.358 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.151 ; 6.151 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.724 ; -2.724 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.724 ; -2.724 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.662 ; -2.662 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 8.378 ; 8.378 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 8.378 ; 8.378 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 8.345 ; 8.345 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 8.326 ; 8.326 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 8.131 ; 8.131 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 8.130 ; 8.130 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 8.088 ; 8.088 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 8.119 ; 8.119 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 9.907 ; 9.907 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 9.907 ; 9.907 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 9.907 ; 9.907 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 9.456 ; 9.456 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 9.459 ; 9.459 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 9.522 ; 9.522 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 9.746 ; 9.746 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 9.769 ; 9.769 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 7.490 ; 7.490 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 7.490 ; 7.490 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 9.744 ; 9.744 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 9.744 ; 9.744 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 7.789 ; 7.789 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 6.344 ; 6.344 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 6.804 ; 6.804 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 6.951 ; 6.951 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 6.752 ; 6.752 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 7.049 ; 7.049 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 7.227 ; 7.227 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 7.826 ; 7.826 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 6.342 ; 6.342 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 6.348 ; 6.348 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 6.814 ; 6.814 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 6.951 ; 6.951 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 6.864 ; 6.864 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 7.049 ; 7.049 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 7.237 ; 7.237 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 7.826 ; 7.826 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 6.343 ; 6.343 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 7.072 ; 7.072 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 4.251 ; 4.251 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 4.360 ; 4.360 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 4.251 ; 4.251 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 4.261 ; 4.261 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 4.621 ; 4.621 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 4.872 ; 4.872 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 4.669 ; 4.669 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 4.621 ; 4.621 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 4.667 ; 4.667 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 4.760 ; 4.760 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 4.781 ; 4.781 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 4.185 ; 4.185 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 4.185 ; 4.185 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 4.804 ; 4.804 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 4.804 ; 4.804 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 4.071 ; 4.071 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 3.623 ; 3.623 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 3.936 ; 3.936 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 4.050 ; 4.050 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 4.324 ; 4.324 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 3.623 ; 3.623 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 3.629 ; 3.629 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 3.630 ; 3.630 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 3.741 ; 3.741 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 3.839 ; 3.839 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 3.936 ; 3.936 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 3.878 ; 3.878 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 4.060 ; 4.060 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 3.623 ; 3.623 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 3.961 ; 3.961 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 417      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 417      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 89    ; 89   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 06 21:52:46 2024
Info: Command: quartus_sta rx_uart -c rx_uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rx_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.997
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.997       -47.950 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.426
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.426        -8.507 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Tue Feb 06 21:52:47 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


