<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">

<head>
	<meta http-equiv="content-type" content="text/html; charset=utf8" />
	<title>Медиа-курс "Накопители на твёрдотельной памяти (SSD)"</title>
	<link rel="shortcut icon" type="image/x-icon" href="../../images/favicon.png" />
	<link rel="stylesheet" type="text/css" href="../../css/ui-darkness/jquery-ui-1.9.2.custom.min.css" />
	<link rel="stylesheet" type="text/css" href="../../css/lightbox.css" />
	<link rel="stylesheet" type="text/css" href="../../css/menu.css">
	<link rel="stylesheet" type="text/css" href="../../css/style.css" />
	<script type="text/javascript" src="../../js/jquery-1.8.2.min.js"></script>
	<script type="text/javascript" src="../../js/jquery-ui-1.9.2.custom.min.js"></script>
	<script type="text/javascript" src="../../js/lightbox.js"></script>
	<script type="text/javascript" src="../../js/scripts.js"></script>
	<!--[if lt IE 9]>
  	<script src="../../js/html5.min.js"></script>
	  <![endif]-->
	<style>
		td,
		th {
			text-align: left;
		}
	</style>
</head>

<body id="section3-1">
	<div id="wrapper">
		<a id="back" href="../../../start.html" title="Назад на главную"></a>
		<br><br><br>


		<h1>2. Устройство SSD - накопителей</h1>
		<div class="section" id="section2-1">
			<p>Устройство SSD - накопителей представлено на рисунке 24. Работа и принцип действия контролеера и
				flash-памяти описаны ниже. </p>
			<a href="9.jpg"><img src="9.jpg" width="561" height="214" alt="" /></a>
			<h2>2.1 Устройство flash-памяти</h2>
			<p>Название <B>«флеш»</b> было придумано в Toshiba Сёдзи Ариидзуми, потому что процесс стирания содержимого
				памяти ему напомнил фотовспышку (англ. flash). </p>
			<p>Элементарной ячейкой хранения данных в современной flash-памяти является <B>транзистор с плавающим
					затвором</B> (рисунок 25). Важной особенностью таких транзисторов является способность удерживать
				электроны, то есть заряд. На их основе разработаны и активно эксплуатируются два основных типа
				flash-памяти: <b>NAND</b> и <b>NOR</b> (рисунок 26). </p>
			<a href="2.jpg"><img src="2.jpg" width="355" height="348" align="center" alt="" /></a>
			<a href="3.jpg"><img src="3.jpg" width="454" height="372" align="center" alt="" /></a>

			<p>Практически все твёрдотельные накопители высокого, среднего и бюджетного класса используют
				энергонезависимую<B> NAND</B> (flash) память из-за её относительно низкой стоимости, способности
				сохранять данные без постоянного поддержания питания и возможность реализации технологии сохранения
				данных при неожиданном отключении питания.</p>
		</div><!-- .section -->
		<div class="section" id="section2-2">
			<h2>2.1.1 Однотранзисторная ячейка памяти</h2>
			<p>Если на <B>плавающем затворе</B> нет электронов, транзистор ведет себя подобно традиционному
				КМОП-транзистору (CMOS). При подаче на управляющий затвор положительного напряжения (инициализация
				ячейки памяти) он будет находиться в открытом состоянии, что соответствует логическому нулю (рисунок
				27). Если же
				на <B>плавающем затворе</B> помещен избыточный отрицательный заряд (электроны),
				то даже при подаче положительного напряжения на управляющий затвор он компенсирует создаваемое
				<B>управляющим затвором</B> электрическое поле и не дает образовываться каналу проводимости, то есть
				транзистор будет находиться в закрытом состоянии.
			</p>
			<p>Таким образом, наличие или отсутствие заряда на <B>плавающем затворе</B> однозначно
				определяет состояние транзистора (открыт или закрыт) при подаче одного и того
				же положительного напряжения на <B>управляющий затвор</B>. Если подачу напряжения
				на <B>управляющий затвор</B> трактовать как инициализацию ячейки памяти, то по напряжению между истоком
				и стоком можно судить о наличии или отсутствии заряда на <B>плавающем затворе</B>. Получается
				своеобразная элементарная ячейка памяти,
				способная сохранять один информационный бит. При этом важно, чтобы заряд на
				<B>плавающем затворе</B> (если он там имеется) мог сохраняться как угодно долго как
				при инициализации ячейки памяти, так и при отсутствии напряжения на <B>управляющем затворе</B>. В этом
				случае ячейка памяти будет <i>энергонезависимой</i>. Осталось
				лишь придумать, каким образом на <B>плавающий затвор</B> помещать заряд (записывать содержимое ячейки
				памяти) и удалять его оттуда (стирать содержимое ячейки
				памяти) в случае необходимости.
			</p>
			<p>Помещение заряда на <B>плавающий затвор (процесс записи)</B> реализуется либо <B>методом инжекции</B>
				горячих электронов (Channel Hot Electrons, СНЕ), либо <B>методом
					туннелирования</B> Фаулера — Нордхейма (аналогично тому, как это делается при
				удалении заряда, — см. далее).
			</p>
			<a href="4.jpg"><img src="4.jpg" width="646" height="456" align="center" alt="" /></a>
			<p>При использовании <B>метода инжекции</B> горячих электронов на сток и управляющий
				затвор подается высокое напряжение (рисунок 27), чтобы придать электронам в канале энергию, достаточную
				для преодоления потенциального барьера, создаваемого тонким слоем диэлектрика, и туннелировать в область
				<B>плавающего затвора</B> (при
				чтении на управляющий затвор подается меньшее напряжение и эффекта туннелирования не наблюдается).
			</p>
			<p>Для удаления заряда <B>(метод туннелирования)</B> с <B>плавающего затвора</B> <i>(процесс стирания ячейки
					памяти</i> на
				<B>управляющий затвор</B> подается высокое (порядка 9 В) отрицательное напряжение,
				а на область истока — положительное напряжение (рисунок 27). Это приводит к тому,
				что электроны туннелируют из области <B>плавающего затвора</B> в область истока
				(квантовое туннелирование Фаулера — Нордхейма (Fowler — Nordheim, FN)).</p>
			<p>Рассмотренный транзистор с <B>плавающим затвором</B> может выступать в роли
				элементарной ячейки flash-памяти. Однако однотранзисторные ячейки имеют ряд существенных недостатков,
				главный из которых — плохая масштабируемость.
				Дело в том, что при организации массива памяти каждая ячейка памяти (транзистор) подключается к двум
				перпендикулярным шинам: управляющие затворы
				к шине, называемой линией слов, а стоки — к шине, называемой битовой линией
				(в дальнейшем данная организация будет рассмотрена на примере <B>NOR-архитектуры</B>). Вследствие
				наличия в схеме высокого напряжения при записи <B>методом
					инжекции</B> горячих электронов все линии — слов, битов и истоков — необходимо
				располагать на достаточно большом расстоянии друг от друга для обеспечения
				требуемого уровня изоляции, что, естественно, сказывается на ограничении объема
				flash-памяти.
			</p>
		</div><!-- .section -->
		<div class="section" id="section2-3">
			<h2>2.1.2 Двухтранзисторная ячейка памяти</h2>
			<p>Чтобы избежать недостатков однотранзисторных ячеек памяти, используют различные модификации ячеек памяти,
				однако главный базовый элемент — транзистор
				с <B>плавающим затвором</B> — остается в любом варианте ячейки памяти. Одним из
				модифицированных вариантов ячейки памяти является <B>двухтранзисторная ячейка</B>, содержащая обычный
				КМОП- гранзистор и транзистор с <B>плавающим затвором</B>
				(рисунок 28). Обычный транзистор используется для изоляции транзистора с <B>плавающим затвором</B> от
				битовой линии.
			</p>
			<a href="5.jpg"><img src="5.jpg" width="491" height="361" align="center" alt="" /></a>
			<p>Преимущество двухтранзисторной ячейки памяти заключается в том, что с ее помощью можно создавать более
				компактные и хорошо масштабируемые микросхемы
				памяти, поскольку в данном случае транзисторе <B>плавающим затвором</B> изолируется от битовой линии.
				Кроме того, в отличие от однотранзисторной ячейки памяти,
				где для записи информации используется <B>метод инжекции</B> горячих электронов,
				в данном случае и для записи, и для стирания информации применяется <B>метод квантового туннелирования
					Фаулера — Нордхейма</B>, что позволяет снизить напряжение, необходимое для операции записи. Как
				будет показано в дальнейшем, двухтранзисторные ячейки используются в памяти с <B>архитектурой NAND</B>.
			</p>
		</div><!-- .section -->

		<div class="section" id="section2-5">
			<h2>2.1.3 Архитектура NOR</h2>
			<p>Flash-память этого типа является родоначальницей всего направления EEPROM (от англ. Electrically Erasable
				Programmable Read-Only Memory - электрически стираемое перепрограммируемое ПЗУ (ЭСППЗУ), один из видов
				энергонезависимой памяти (таких как PROM и EPROM). Память такого типа может стираться и заполняться
				данными до миллиона раз. На сегодняшний день классическая двухтранзисторная технология EEPROM
				практически полностью вытеснена флеш-памятью типа NOR. Однако название EEPROM прочно закрепилось за
				сегментом памяти малой ёмкости независимо от технологии).
				Она была представлена небезызвестной компанией Intel в 1988 году.</p>
			<p>Ее структура
				проста (рисунок 29).
			</p>
			<a href="6.jpg"><img src="6.jpg" width="328" height="300" align="center" alt="" /></a>
			<p>Как уже отмечалось, для инициализации ячейки памяти, то есть для получения
				доступа к содержимому ячейки, необходимо подать напряжение на <B>управляющий
					затвор</B>. Поэтому все <B>управляющие затворы</B> должны быть подсоединены к линии
				управления, называемой <B>линией слов</B> (Word Line). Анализ содержимого ячейки
				памяти производится по уровню сигнала на стоке транзистора. Поэтому стоки
				транзисторов подключаются к линии, называемой <B>линией битов</B> (Bit Line).
			</p>
			<p>Своим названием архитектура NOR обязана логической операции <B>«ИЛИ-НЕ»</B>
				(английская аббревиатура — <B>NOR</B>). Логическая операция <B>NOR</B> над несколькими
				операндами дает единичное значение, когда все операнды равны нулю, и нулевое
				значение во всех остальных случаях. Если под операндами понимать значения
				ячеек памяти, то в рассмотренной архитектуре единичное значение на битовой
				линии будет наблюдаться только в том случае, когда значение всех ячеек, подключенных к данной битовой
				линии, равно нулю (все транзисторы закрыты).
			</p>
			<p>Отличительная особенность этого типа памяти в том, что <B>один транзистор хранит
					1 бит информации</B>. Хотя в последнее время появились разработки, в которых
				каждый транзистор способен хранить 2 и даже 4 бита данных.
			</p>
			<p><B>Архитектура NOR</B> обеспечивает произвольный быстрый доступ к памяти, однако
				процессы записи (используется метод инжекции горячих электронов) и стирания
				информации происходят достаточно медленно. Кроме того, в силу технологических
				особенностей производства микросхем flash-памяти с <B>архитектурой NOR</B> размер
				самой ячейки получается весьма большим, и поэтому такая память плохо масштабируется.
			</p>
			<p>Применяется <B>NOR</B> в устройствах для хранения программного кода (телефоны,
				КПК, BIOS персональных компьютеров). Из-за обозначенных выше конструкционных сложностей ее объемы
				исчисляются единицами мегабайт.
			</p>

			<p>Таким образом <b>недостатками</b> архитектуры NOR являются: <i>медленное стирание данных</i> и <i>плохая
					масштабируемость памяти</i>, а <b>достоинством</b> - <i>произвольный быстрый доступ к памяти</i>.
			</p>

		</div><!-- .section -->

		<div class="section" id="section2-6">
			<h2>2.1.4 Архитектура NAND</h2>
			<p>Этот тип памяти появился спустя год после <B>NOR</B>. Своим рождением он обязан
				другому гранду полупроводниковой индустрии — компании Toshiba. Чипы с такой
				организацией запоминающих ячеек используются в миниатюрных накопителях. Они получили имя <B>NAND</B>,
				что соответствует логической операции <B>«И-НЕ»</B>.
			</p>
			<p>Операция <B>NAND</B> дает нулевое значение только в том случае, когда все операнды
				равны нулю, и единичное значение во всех остальных случаях. Как мы уже отмечали, нулевое значение
				соответствует открытому состоянию транзистора, поэтому
				<B>архитектура NAND</B> подразумевает, что <B>битовая линия</B> имеет нулевое значение в случае, когда
				все подсоединенные к ней транзисторы открыты, и единичное значение — когда хотя бы один из транзисторов
				закрыт. Такую архитектуру можно организовать, если подключать транзисторы с битовой линии не по одному
				(как
				в <B>архитектуре NOR</B>), а последовательными сериями (рисунок 30).
			</p>

			<p>По сравнению с <B>NOR</B> данная архитектура в силу особенностей технологического
				процесса производства позволяет добиться более компактного расположения транзисторов, а следовательно,
				хорошо масштабируется. В отличие от NOR-архитсктуры, где запись информации производится <B>методом
					инжекции</B> горячих электронов,в <B>архитектуре NAN</B>D запись осуществляется <B>методом
					туннелирования</B> FN, что позволяет реализовать более быструю запись, чем для <B>архитектуры
					NOR</B>. Чтобы
				уменьшить негативный эффект низкой скорости чтения, микросхемы <B>NAND</B> снабжаются <B>внутренним
					кэшем</B>.
			</p>

			<a href="7.jpg"><img src="7.jpg" width="362" height="371" align="center" alt="" /></a>
			<p>К недостаткам <B>NAND</B> следует отнести то, что ячейки группируются в небольшие
				блоки (по аналогии с кластерами жесткого диска). Поэтому при последовательном
				чтении и записи преимущество в скорости будет у <B>NAND</B>. Однако, с другой стороны, <B>NAND</B>
				значительно проигрывает в операциях с произвольным доступом и не
				позволяет напрямую работать с байтами данных. Если необходимо изменить
				несколько бит, система вынуждена переписывать весь блок, а это, учитывая ограниченность циклов записи,
				ведет к повышенному износу ячеек.
			</p>
			<p>Одно из последних новшеств — многослойная структура, предложенная Toshiba.
				Ячейки будут располагаться слоями, как на стеллажах полки. Это позволит без
				существенного изменения технологических процессов увеличить количество элементарных ячеек в одном чипе.
			</p>
			<p>Таким образом <b>недостатками</b> архитектуры NAND являются: <i>произвольный доступ к памяти медленне,
					чем у архитектуры NOR </i> и <i>нельзя напрямую работать с байтами данных</i>, а
				<b>достоинствами</b> - <i>хорошая масштабируемость памяти</i> и <i>быстрая запись данных</i>.</p>
		</div>

		<div class="section" id="section2-arch">
			<h2>2.1.5 NAND флэш-память</h2>
			<p>
				NAND-флэш является основным и самым дорогостоящим компонентом твердотельного накопителя. Выделим три
				основных типа памяти, используемых в современных SSD:
				<ul>
					<li>Planar NAND / 2D NAND — устаревший вариант NAND памяти, который характеризуется однослойной
						структурой расположения ячеек памяти.</li>
					<li>3D NAND / V-NAND — современный и самый распространенный на сегодняшний день тип флэш-памяти
						в
						твердотелых накопителях, который характеризуется многослойной структурой расположения ячеек
						памяти.</li>
					<li>3D XPOINT — совместная разработка Intel и Micron, являющаяся более быстрой и более дорогой
						альтернативой 3D NAND памяти.</li>
				</ul>
				<a href="1.jpg"><img src="1.jpg" width="362" height="auto" align="center" alt="" /></a>
			</p>
			<p>
				Так как 3D NAND является самым распространенным типом памяти в твердотельных накопителях, давайте
				рассмотрим подробнее её виды и принцип работы.
			</p>
		</div><!-- .section -->

		<div class="section" id="section2-types">
			<h2>2.1.6 Виды 3D NAND флэш-памяти</h2>
			<p>
				Тип 3D NAND памяти, используемый в накопителе, напрямую влияет на его эффективность и долговечность. На
				данный момент в твердотельных накопителях вы можете встретить следующие типы 3D NAND памяти:

				<ul>
					<li><b>SLC</b> (Single-Level Cells) – ячейка памяти, способная хранить 1 бит информации. Память SLC
						имеет высокую
						производительность, низкое энергопотребление, наибольшую скорость записи и количество циклов
						Program/Erase. Память типа SLC обычно используется в серверах высокого уровня, поскольку
						стоимость SSD на основе SLC велика.</li><br />
					<li><b>MLC</b> (Multi-Level Cell) – ячейка памяти, способная хранить несколько бит информации. MLC
						дешевле
						SLC, однако обладает меньшей выносливостью и меньшим ресурсом циклов Program/Erase. MLC -
						хороший выбор для коммерческих и рабочих платформ, т.к. характеризуется хорошим соотношение
						цена/скорость работы.</li><br />
					<li>
						<b>eMLC</b> (Enterprise Multi-Level Cell) – ячейка памяти, аналогичная по структуре обычной MLC,
						но с
						увеличенным ресурсом по циклам Program/Erase. По надежности eMLC находится между SLC и MLC, а
						стоит ненамного дороже MLC. Типичное применение eMLC - рабочие станции и серверы среднего
						класса.
					</li><br />
					<li><b>TLC</b> (Triple-Level Cell) – ячейка памяти, способная хранить 3 бита информации. Обладает
						большей
						плотностью, но меньшей выносливостью по сравнению с SLC и MLC. TLC также отстает от SLC и MLC по
						скорости чтения и записи и ресурсу в циклах Program/Erase. До настоящего момента память типа TLC
						NAND использовалась в основном в flash-накопителях (флешках), однако совершенствование
						технологий производства сделало возможным использование памяти TLC и в стандартных SSD.</li>
					<br />
					<li><b>QLC</b> (Quad-Level Cell) - ячейка памяти, способная хранить 4 бита информации. По состоянию
						на
						февраль 2020 года NAND-память типа QLC является самой доступной по стоимости хранения 1 ГБ
						данных, приближаясь по данному параметру к традиционным жестким дискам. При этом по
						быстродействию и ресурсу на запись QLC-память лишь немного уступает не только SLC- и MLC-, но и
						TCL-памяти.
					</li>
				</ul>
				<a href="10.jpg"><img src="10.jpg" width="500" height="auto" align="center" alt="" /></a>
				<p>Самым главным отличием различных типов 3D NAND памяти является их долговечность. Дабы понять, за счёт
					чего возникает эта разница, рассмотрим принцип работы 3D NAND памяти.</p>
			</p>
		</div><!-- .section -->

		<div class="section" id="section2-compare">
			<h2>2.1.7 Сравнение архитектур</h2>
			<p>Большинство производителей SSD накопителей используют энергонезависимую флэш-память NAND при построении
				своих твердотельных накопителей из-за более низкой стоимости по сравнению с DRAM и способности сохранять
				данные без постоянного источника питания, обеспечивая сохранность данных за счет внезапных отключений
				питания. SSD накопители с флэш-памятью работают медленнее, чем решения DRAM, а некоторые ранние
				разработки были еще медленнее, чем жесткие диски HDD после продолжительного использования. Эта проблема
				была решена контроллерами, которые вышли в 2009 году. Ниже приведена сравнительная таблица архитектур.
			</p>
			<table>
				<caption style="font-size: 22px;"><b>Сравнение архитектур</b></caption>
				<thead>
					<tr>
						<th>
							Сравнительная характеристика
						</th>
						<th>
							MLC : SLC
						</th>
						<th>
							NAND : NOR
						</th>
					</tr>
				</thead>
				<tbody>
					<tr>
						<td>Коэффициент стойкости</td>
						<td>1 : 10</td>
						<td>1 : 10</td>
					</tr>
					<tr>
						<td>Соотношение последовательной записи</td>
						<td>1 : 3</td>
						<td>1 : 4</td>
					</tr>
					</tr>
					<tr>
						<td>Соотношение последовательного чтения</td>
						<td>1 : 1</td>
						<td>1 : 5</td>
					</tr>
					<tr>
						<td>Соотношение цен</td>
						<td>1 : 1.3</td>
						<td>1 : 0.7</td>
					</tr>
				</tbody>
			</table>
			<p>SSD накопители на основе флэш-памяти обычно упаковываются в стандартные форм-факторы дисковода (1,8, 2,5
				и 3,5 дюйма), но также и в более компактные форм-факторы меньшего размера, такие как форм-фактор M.2,
				что стало возможным благодаря небольшому размеру флэш-памяти.</p>
			<p>Более дешевые накопители обычно используют трехуровневую (TLC) или многоуровневую (MLC) флэш-память,
				которые медленнее и менее надежны, чем одноуровневая (SLC) флэш-память. Но, это может быть смягчено или
				даже отменено внутренней структурой дизайна SSD, такой как чередование, изменениями в алгоритмах записи,
				и более высокой избыточной инициализацией, с которой могут работать алгоритмы выравнивания износа.</p>
		</div><!-- .section -->

		<div class="section" id="section2-7">
			<h2>2.2 Контроллёр накопителей на твердотельной памяти</h2>
			<p>Ключевыми компонентами SSD-накопителей являются контроллер и память для хранения данных. Изначально,
				основным компонентом памяти в SSD была микросхем энергозависимой памяти (DRAM), но с 2009 года в
				основном используется флэш - энергонезависимая память (NAND).</p>
			<p>Главной задачей контроллера является обеспечение операций чтения / записи, и управление структурой
				размещения данных. Основываясь на матрице размещения блоков, в какие ячейки уже проводилась запись, а в
				какие еще нет, контроллер должен оптимизировать скорость записи и обеспечить максимально длительный срок
				службы SSD - накопителя. Вследствие особенностей построения NAND-памяти, работать с ее каждой ячейкой
				отдельно нельзя. Ячейки объединены в страницы объемом <B>по 4 Кбайта</B>, и записать информацию можно
				только полностью заняв страницу. Стирать данные можно по блокам, которые равны <B>512 Кбайт</B>. Все эти
				ограничения накладывают определенные обязанности на правильный интеллектуальный алгоритм работы
				контроллера. Поэтому, правильно настроенные и оптимизированные алгоритмы контролера могут существенно
				повысить производительность и долговечность работы SSD - накопителя.</p>

			<p><I>В контроллер входят следующие основные элементы:</I></p>
			<p> <B>Processor</B> – как правило 16 или 32 разрядный микроконтроллер. Выполняет инструкции микропрограммы,
				отвечает за перемешивание и выравнивание данных на Flash, диагностику SMART, кеширование, безопасность.
			</p>
			<p><B>Error Correction (ECC)</B> – блок контроля и коррекции ошибок ECC. </p>
			<p> <B>Flash Controller </B>– включает адресацию, шину данных и контроль управления микросхемами Flash
				памяти. </p>
			<p><B>DRAM Controller </B>– адресация, шина данных и управление DDR/DDR2/SDRAM кэш памятью. </p>
			<p><B> I/O interface </B>– отвечает за интерфейс передачи данных на внешние интерфейсы SATA, USB или SAS.
			</p>
			<p><B>Controller Memory</B> – состоит из ROM памяти и буфера. Память используется процессором для выполнения
				микропрограммы и как буфер для временного хранения данных. При отсутствии внешней микросхемы RAM памяти
				выступает в роли единственного буфера данных SSD. </p>
			<p> Практически все показатели SSD - накопителя зависят от управляющего контроллёра. Он включает в себя
				микропроцессор, который управляет всеми процессами памяти с помощью специальной прошивки; и моста между
				сигналами чипов памяти и шины компьютера (SATA3, USB).</p>
			<p> <B>Функции современного SSD - контроллёра</B>:</p>
			<ul>
				<li>чтение/запись и кеширование (Кэширование внешних устройств хранения значительно увеличивает
					производительность системы за счёт оптимизации использование ввода-вывода);</li>
				<li>коррекция ошибок (ECC);</li>
				<li>шифрование (AES);</li>
				<li>возможность S.M.A.R.T мониторинга;</li>
				<li>сборка мусора;</li>
				<li>пометка и запись о нерабочих блоках для добавления их в чёрный список;</li>
				<li>обнаружение и исправление ошибок с помощью кода коррекции ошибок (ЕСС);</li>
				<li>выравнивание износа;</li>
				<li>сжатие данных.</li>
			</ul>
			<p> Все контроллёры памяти нацелены на параллельно подключенную NAND - память. Так как шина памяти одного
				чипа очень мала (максимум 16 бит), используются шины многих чипов подключенных параллельно. К тому же,
				отдельно взятый чип отнюдь не обладает отличными характеристиками, а наоборот. Например высокую задержку
				ввода-вывода. Когда чипы памяти параллельно объединены, эти задержки скрываются, распределяясь между
				ними. Да и шина растёт пропорционально каждому добавленному чипу, вплоть до максимальной пропускной
				способности контроллёра.</p>
			<p>Многие контроллёры, умеют использовать SATA 6 Гбит/c, что в купе с контроллёрами поддерживающими скорость
				обмена данными 500 мб/c, даёт ощутимый прирост производительности в чтении / записи и полное раскрытие
				потенциала SSD накопителя. </p>

		</div><!-- .section -->



		<div id="footer">
			<div class="text_bru"><strong>Руководитель:</strong> Прудников
				В.М.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<strong>Разработчик:</strong> Гончарова
				Т.Г.<br />Белорусско-Российский университет, кафедра "Автоматизированные системы управления" &copy; 2014
			</div>
		</div>
	</div><!-- #wrapper -->




	<a href="#top" class="top-link" id="top-link">&#9650; Наверх</a>
	<script type="text/javascript" src="../../js/menu.min.js"></script>
</body>

</html>