//边沿检测-刘镇豪
//时序逻辑设计B-实验.pdf 11
//input key,clk
//output pulse