# Circuitos Lógicos Programables - **Carrera de Especialización en Sistemas Embebidos**

## **Trabajo Práctico Final:** Implementación de una ALU en VHDL

### **Descripción general**

Este proyecto implementa una **Unidad Aritmético Lógica (ALU)** combinacional escrita en **VHDL**, sintetizable en FPGA y probada en hardware real (Arty Z7-10).
El objetivo es diseñar, simular e implementar una ALU parametrizable en ancho de palabra, capaz de realizar operaciones aritméticas, lógicas, de desplazamiento y comparación, con generación de banderas de estado (`Z`, `C`, `V`, `Nf`).

### **Herramientas utilizadas**

* **Vivado 2018.1** — Síntesis, simulación e implementación
* **VHDL-2008** — Descripción del hardware
* **FPGA:** Digilent Arty Z7-10 (XC7Z010CLG400-1)


### **Autor**

* **Alejo Santiago García Mata**
