// Generated by CIRCT firtool-1.114.1
module p_Adder_Groupwise_1(
  input  [43:0] io_mantissa_0,
                io_mantissa_1,
                io_mantissa_2,
                io_mantissa_3,
  input         io_sign_0,
                io_sign_1,
                io_sign_2,
                io_sign_3,
  output [44:0] io_out_mantissa_0,
                io_out_mantissa_1,
  output        io_out_sign_0,
                io_out_sign_1
);

  wire [44:0] a_sint = io_sign_0 ? 45'h0 - {1'h0, io_mantissa_0} : {1'h0, io_mantissa_0};
  wire [44:0] b_sint = io_sign_1 ? 45'h0 - {1'h0, io_mantissa_1} : {1'h0, io_mantissa_1};
  wire [45:0] sum = {a_sint[44], a_sint} + {b_sint[44], b_sint};
  wire [44:0] a_sint_1 =
    io_sign_2 ? 45'h0 - {1'h0, io_mantissa_2} : {1'h0, io_mantissa_2};
  wire [44:0] b_sint_1 =
    io_sign_3 ? 45'h0 - {1'h0, io_mantissa_3} : {1'h0, io_mantissa_3};
  wire [45:0] sum_1 = {a_sint_1[44], a_sint_1} + {b_sint_1[44], b_sint_1};
  assign io_out_mantissa_0 = sum[45] ? 45'h0 - sum[44:0] : sum[44:0];
  assign io_out_mantissa_1 = sum_1[45] ? 45'h0 - sum_1[44:0] : sum_1[44:0];
  assign io_out_sign_0 = sum[45];
  assign io_out_sign_1 = sum_1[45];
endmodule

