Fitter report for elec374-lab
Thu Mar 30 13:47:05 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. Other Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Thu Mar 30 13:47:05 2023           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; elec374-lab                                     ;
; Top-level Entity Name               ; DataPath                                        ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEBA4F23C7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 1,910 / 18,480 ( 10 % )                         ;
; Total registers                     ; 244                                             ;
; Total pins                          ; 74 / 224 ( 33 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 16,384 / 3,153,920 ( < 1 % )                    ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; OutportData[0]  ; Missing drive strength and slew rate ;
; OutportData[1]  ; Missing drive strength and slew rate ;
; OutportData[2]  ; Missing drive strength and slew rate ;
; OutportData[3]  ; Missing drive strength and slew rate ;
; OutportData[4]  ; Missing drive strength and slew rate ;
; OutportData[5]  ; Missing drive strength and slew rate ;
; OutportData[6]  ; Missing drive strength and slew rate ;
; OutportData[7]  ; Missing drive strength and slew rate ;
; OutportData[8]  ; Missing drive strength and slew rate ;
; OutportData[9]  ; Missing drive strength and slew rate ;
; OutportData[10] ; Missing drive strength and slew rate ;
; OutportData[11] ; Missing drive strength and slew rate ;
; OutportData[12] ; Missing drive strength and slew rate ;
; OutportData[13] ; Missing drive strength and slew rate ;
; OutportData[14] ; Missing drive strength and slew rate ;
; OutportData[15] ; Missing drive strength and slew rate ;
; OutportData[16] ; Missing drive strength and slew rate ;
; OutportData[17] ; Missing drive strength and slew rate ;
; OutportData[18] ; Missing drive strength and slew rate ;
; OutportData[19] ; Missing drive strength and slew rate ;
; OutportData[20] ; Missing drive strength and slew rate ;
; OutportData[21] ; Missing drive strength and slew rate ;
; OutportData[22] ; Missing drive strength and slew rate ;
; OutportData[23] ; Missing drive strength and slew rate ;
; OutportData[24] ; Missing drive strength and slew rate ;
; OutportData[25] ; Missing drive strength and slew rate ;
; OutportData[26] ; Missing drive strength and slew rate ;
; OutportData[27] ; Missing drive strength and slew rate ;
; OutportData[28] ; Missing drive strength and slew rate ;
; OutportData[29] ; Missing drive strength and slew rate ;
; OutportData[30] ; Missing drive strength and slew rate ;
; OutportData[31] ; Missing drive strength and slew rate ;
; led[0]          ; Missing drive strength and slew rate ;
; led[1]          ; Missing drive strength and slew rate ;
; led[2]          ; Missing drive strength and slew rate ;
; led[3]          ; Missing drive strength and slew rate ;
; led[4]          ; Missing drive strength and slew rate ;
; led[5]          ; Missing drive strength and slew rate ;
; led[6]          ; Missing drive strength and slew rate ;
; led[7]          ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3540 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3540 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3540    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/elec374-Lab/output_files/elec374-lab.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,910 / 18,480     ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 1,910              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,871 / 18,480     ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 73                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,749              ;       ;
;         [c] ALMs used for registers                         ; 49                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 73 / 18,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 112 / 18,480       ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                  ;       ;
;         [c] Due to LAB input limits                         ; 110                ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 273 / 1,848        ; 15 %  ;
;     -- Logic LABs                                           ; 273                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 3,116              ;       ;
;     -- 7 input functions                                    ; 92                 ;       ;
;     -- 6 input functions                                    ; 346                ;       ;
;     -- 5 input functions                                    ; 1,548              ;       ;
;     -- 4 input functions                                    ; 227                ;       ;
;     -- <=3 input functions                                  ; 903                ;       ;
; Combinational ALUT usage for route-throughs                 ; 51                 ;       ;
; Dedicated logic registers                                   ; 244                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 244 / 36,960       ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 36,960         ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 244                ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 74 / 224           ; 33 %  ;
;     -- Clock pins                                           ; 2 / 9              ; 22 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 1                  ;       ;
; M10K blocks                                                 ; 2 / 308            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 16,384 / 3,153,920 ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 3,153,920 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global clocks                                               ; 1 / 16             ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4% / 5% / 4%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 34% / 36% / 26%    ;       ;
; Maximum fan-out                                             ; 1069               ;       ;
; Highest non-global fan-out                                  ; 1069               ;       ;
; Total fan-out                                               ; 16039              ;       ;
; Average fan-out                                             ; 4.50               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1910 / 18480 ( 10 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1910                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1871 / 18480 ( 10 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 73                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1749                  ; 0                              ;
;         [c] ALMs used for registers                         ; 49                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 73 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 112 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 110                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 273 / 1848 ( 15 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 273                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3116                  ; 0                              ;
;     -- 7 input functions                                    ; 92                    ; 0                              ;
;     -- 6 input functions                                    ; 346                   ; 0                              ;
;     -- 5 input functions                                    ; 1548                  ; 0                              ;
;     -- 4 input functions                                    ; 227                   ; 0                              ;
;     -- <=3 input functions                                  ; 903                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 51                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 244 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 36960 ( 0 % )     ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 244                   ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 74                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 16384                 ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 308 ( < 1 % )     ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 16156                 ; 0                              ;
;     -- Registered Connections                               ; 2062                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 34                    ; 0                              ;
;     -- Output Ports                                         ; 40                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Inport[0]  ; U13   ; 4A       ; 33           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Inport[10] ; C11   ; 7A       ; 32           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[11] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[12] ; V6    ; 3A       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[13] ; K19   ; 7A       ; 52           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[14] ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[15] ; A15   ; 7A       ; 46           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[16] ; L19   ; 5B       ; 54           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[17] ; C9    ; 8A       ; 16           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[18] ; C13   ; 7A       ; 36           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[19] ; AB11  ; 3B       ; 25           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[1]  ; V13   ; 4A       ; 33           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Inport[20] ; M21   ; 5B       ; 54           ; 20           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[21] ; E15   ; 7A       ; 46           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[22] ; N8    ; 3B       ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[23] ; P9    ; 3B       ; 29           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[24] ; F13   ; 7A       ; 40           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[25] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[26] ; E16   ; 7A       ; 50           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[27] ; L18   ; 5B       ; 54           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[28] ; W8    ; 3A       ; 11           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[29] ; C1    ; 2A       ; 0            ; 21           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[2]  ; T13   ; 4A       ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Inport[30] ; P6    ; 3A       ; 11           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[31] ; C6    ; 8A       ; 12           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[3]  ; T12   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Inport[4]  ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Inport[5]  ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Inport[6]  ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Inport[7]  ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Inport[8]  ; J9    ; 8A       ; 18           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Inport[9]  ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk        ; H13   ; 7A       ; 38           ; 45           ; 0            ; 246                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; reset      ; U7    ; 3A       ; 10           ; 0            ; 91           ; 44                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; OutportData[0]  ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[10] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[11] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[12] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[13] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[14] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[15] ; E7    ; 8A       ; 8            ; 45           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[16] ; Y10   ; 3B       ; 23           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[17] ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[18] ; F15   ; 7A       ; 46           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[19] ; V9    ; 3B       ; 16           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[1]  ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[20] ; D7    ; 8A       ; 10           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[21] ; R17   ; 5A       ; 54           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[22] ; G12   ; 7A       ; 34           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[23] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[24] ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[25] ; E14   ; 7A       ; 40           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[26] ; AB10  ; 3B       ; 25           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[27] ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[28] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[29] ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[2]  ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[30] ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[31] ; J13   ; 7A       ; 42           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[3]  ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[4]  ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[5]  ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[6]  ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[7]  ; E12   ; 7A       ; 32           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OutportData[8]  ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OutportData[9]  ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[0]          ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]          ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]          ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]          ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4]          ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5]          ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6]          ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7]          ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 7 / 16 ( 44 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 9 / 32 ( 28 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 24 / 48 ( 50 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 14 / 48 ( 29 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 6 / 32 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; OutportData[17]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; Inport[15]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; led[1]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; led[0]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; Inport[14]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; Inport[7]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; Inport[6]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; Inport[4]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; OutportData[13]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; OutportData[11]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; OutportData[10]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; OutportData[8]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; OutportData[6]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; OutportData[27]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; OutportData[26]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; Inport[19]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; Inport[5]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; OutportData[12]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; OutportData[9]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; Inport[29]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; Inport[31]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; Inport[17]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; Inport[10]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; Inport[18]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; OutportData[20]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; OutportData[15]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; OutportData[7]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; OutportData[25]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; Inport[21]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E16      ; 209        ; 7A       ; Inport[26]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; Inport[24]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; OutportData[18]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; OutportData[22]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; OutportData[29]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; Inport[8]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; OutportData[31]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; Inport[13]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; OutportData[28]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; Inport[27]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; Inport[16]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; Inport[9]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; Inport[20]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; led[5]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; led[4]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; Inport[22]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; OutportData[23]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; Inport[30]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; OutportData[24]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; Inport[23]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; OutportData[30]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; OutportData[21]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; Inport[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; Inport[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; led[7]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; led[6]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; Inport[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; OutportData[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; OutportData[14]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; Inport[12]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; OutportData[19]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; Inport[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; OutportData[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; led[2]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; Inport[28]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; OutportData[3]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; OutportData[2]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; led[3]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; OutportData[16]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; Inport[11]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; Inport[25]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; OutportData[5]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; OutportData[4]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                             ; Library Name ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DataPath                                           ; 1909.5 (0.5)         ; 1871.0 (0.5)                     ; 72.5 (0.0)                                        ; 111.0 (0.0)                      ; 0.0 (0.0)            ; 3116 (1)            ; 244 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 74   ; 0            ; |DataPath                                                                                                                                                       ; work         ;
;    |ALU:alu|                                        ; 1553.7 (480.5)       ; 1506.5 (486.7)                   ; 46.0 (17.5)                                       ; 93.2 (11.3)                      ; 0.0 (0.0)            ; 2655 (723)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu                                                                                                                                               ; work         ;
;       |BoothAlgorithm:mul|                          ; 366.7 (366.7)        ; 371.3 (371.3)                    ; 20.8 (20.8)                                       ; 16.2 (16.2)                      ; 0.0 (0.0)            ; 656 (656)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|BoothAlgorithm:mul                                                                                                                            ; work         ;
;       |NonRestoringDivision:div|                    ; 635.3 (635.3)        ; 577.3 (577.3)                    ; 5.2 (5.2)                                         ; 63.1 (63.1)                      ; 0.0 (0.0)            ; 1156 (1156)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|NonRestoringDivision:div                                                                                                                      ; work         ;
;       |lookaheadadder:addSub|                       ; 71.2 (6.2)           ; 71.2 (6.0)                       ; 2.5 (0.5)                                         ; 2.5 (0.7)                        ; 0.0 (0.0)            ; 120 (13)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub                                                                                                                         ; work         ;
;          |ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst| ; 65.0 (0.0)           ; 65.2 (0.0)                       ; 2.0 (0.0)                                         ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst                                                                                ; work         ;
;             |SixteenBitAdder:b2v_inst|              ; 32.5 (0.0)           ; 33.3 (0.0)                       ; 1.5 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst                                                       ; work         ;
;                |FourBitAdder:b2v_inst|              ; 6.5 (0.0)            ; 7.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst                                 ; work         ;
;                   |BCell:b2v_inst1|                 ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|BCell:b2v_inst1                 ; work         ;
;                   |BCell:b2v_inst2|                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|BCell:b2v_inst2                 ; work         ;
;                   |BCell:b2v_inst3|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|BCell:b2v_inst3                 ; work         ;
;                   |carrylookaheadlogic:b2v_inst6|   ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst6   ; work         ;
;                |FourBitAdder:b2v_inst5|             ; 9.2 (0.0)            ; 9.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5                                ; work         ;
;                   |BCell:b2v_inst|                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|BCell:b2v_inst                 ; work         ;
;                   |BCell:b2v_inst1|                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|BCell:b2v_inst1                ; work         ;
;                   |BCell:b2v_inst2|                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|BCell:b2v_inst2                ; work         ;
;                   |BCell:b2v_inst3|                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|BCell:b2v_inst3                ; work         ;
;                   |carrylookaheadlogic:b2v_inst6|   ; 4.6 (4.6)            ; 5.3 (5.3)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst6  ; work         ;
;                |FourBitAdder:b2v_inst6|             ; 7.8 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6                                ; work         ;
;                   |BCell:b2v_inst|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|BCell:b2v_inst                 ; work         ;
;                   |BCell:b2v_inst1|                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|BCell:b2v_inst1                ; work         ;
;                   |BCell:b2v_inst2|                 ; 1.6 (1.6)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|BCell:b2v_inst2                ; work         ;
;                   |BCell:b2v_inst3|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|BCell:b2v_inst3                ; work         ;
;                   |carrylookaheadlogic:b2v_inst6|   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|carrylookaheadlogic:b2v_inst6  ; work         ;
;                |FourBitAdder:b2v_inst7|             ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7                                ; work         ;
;                   |BCell:b2v_inst|                  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst                 ; work         ;
;                   |BCell:b2v_inst1|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst1                ; work         ;
;                   |BCell:b2v_inst2|                 ; 1.6 (1.6)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst2                ; work         ;
;                   |BCell:b2v_inst3|                 ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst3                ; work         ;
;                   |carrylookaheadlogic:b2v_inst6|   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|carrylookaheadlogic:b2v_inst6  ; work         ;
;                |carrylookaheadlogic:b2v_inst4|      ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst4                         ; work         ;
;             |SixteenBitAdder:b2v_inst5|             ; 27.6 (0.0)           ; 26.5 (0.0)                       ; 0.2 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5                                                      ; work         ;
;                |FourBitAdder:b2v_inst|              ; 6.1 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst                                ; work         ;
;                   |BCell:b2v_inst|                  ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst|BCell:b2v_inst                 ; work         ;
;                   |BCell:b2v_inst1|                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst|BCell:b2v_inst1                ; work         ;
;                   |BCell:b2v_inst2|                 ; 0.1 (0.1)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst|BCell:b2v_inst2                ; work         ;
;                   |BCell:b2v_inst3|                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst|BCell:b2v_inst3                ; work         ;
;                   |carrylookaheadlogic:b2v_inst6|   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst6  ; work         ;
;                |FourBitAdder:b2v_inst5|             ; 7.0 (0.0)            ; 7.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5                               ; work         ;
;                   |BCell:b2v_inst|                  ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|BCell:b2v_inst                ; work         ;
;                   |BCell:b2v_inst1|                 ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|BCell:b2v_inst1               ; work         ;
;                   |BCell:b2v_inst2|                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|BCell:b2v_inst2               ; work         ;
;                   |BCell:b2v_inst3|                 ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|BCell:b2v_inst3               ; work         ;
;                   |carrylookaheadlogic:b2v_inst6|   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst6 ; work         ;
;                |FourBitAdder:b2v_inst6|             ; 5.4 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst6                               ; work         ;
;                   |BCell:b2v_inst|                  ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst6|BCell:b2v_inst                ; work         ;
;                   |BCell:b2v_inst1|                 ; 1.9 (1.9)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst6|BCell:b2v_inst1               ; work         ;
;                   |BCell:b2v_inst2|                 ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst6|BCell:b2v_inst2               ; work         ;
;                   |BCell:b2v_inst3|                 ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst6|BCell:b2v_inst3               ; work         ;
;                   |carrylookaheadlogic:b2v_inst6|   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst6|carrylookaheadlogic:b2v_inst6 ; work         ;
;                |FourBitAdder:b2v_inst7|             ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst7                               ; work         ;
;                   |BCell:b2v_inst|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst7|BCell:b2v_inst                ; work         ;
;                   |BCell:b2v_inst1|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst7|BCell:b2v_inst1               ; work         ;
;                   |BCell:b2v_inst2|                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst7|BCell:b2v_inst2               ; work         ;
;                   |BCell:b2v_inst3|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst7|BCell:b2v_inst3               ; work         ;
;                   |carrylookaheadlogic:b2v_inst6|   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst7|carrylookaheadlogic:b2v_inst6 ; work         ;
;                |carrylookaheadlogic:b2v_inst4|      ; 4.1 (4.1)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst4                        ; work         ;
;             |carrylookaheadlogic:b2v_inst4|         ; 5.0 (5.0)            ; 5.3 (5.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|carrylookaheadlogic:b2v_inst4                                                  ; work         ;
;    |Bus:bus|                                        ; 48.4 (48.4)          ; 58.0 (58.0)                      ; 9.8 (9.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 98 (98)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|Bus:bus                                                                                                                                               ; work         ;
;    |ControlUnit:CU|                                 ; 81.2 (81.2)          ; 88.3 (88.3)                      ; 7.3 (7.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 153 (153)           ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|ControlUnit:CU                                                                                                                                        ; work         ;
;    |MDR:MDR|                                        ; 16.7 (16.7)          ; 16.2 (16.2)                      ; 1.0 (1.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|MDR:MDR                                                                                                                                               ; work         ;
;    |RAM:RAM|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DataPath|RAM:RAM                                                                                                                                               ; work         ;
;       |altsyncram:memory_rtl_0|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DataPath|RAM:RAM|altsyncram:memory_rtl_0                                                                                                                       ; work         ;
;          |altsyncram_2ed1:auto_generated|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DataPath|RAM:RAM|altsyncram:memory_rtl_0|altsyncram_2ed1:auto_generated                                                                                        ; work         ;
;    |SE:SelectAndEncode|                             ; 3.0 (3.0)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|SE:SelectAndEncode                                                                                                                                    ; work         ;
;    |pc:PC|                                          ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|pc:PC                                                                                                                                                 ; work         ;
;    |register:IR|                                    ; 9.6 (9.6)            ; 11.5 (11.5)                      ; 2.2 (2.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|register:IR                                                                                                                                           ; work         ;
;    |register:MAR|                                   ; 3.9 (3.9)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|register:MAR                                                                                                                                          ; work         ;
;    |register:R15|                                   ; 11.0 (11.0)          ; 11.7 (11.7)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|register:R15                                                                                                                                          ; work         ;
;    |register:Y|                                     ; 10.9 (10.9)          ; 12.7 (12.7)                      ; 2.6 (2.6)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|register:Y                                                                                                                                            ; work         ;
;    |register:ZLO|                                   ; 152.6 (152.6)        ; 142.6 (142.6)                    ; 4.6 (4.6)                                         ; 14.6 (14.6)                      ; 0.0 (0.0)            ; 162 (162)           ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DataPath|register:ZLO                                                                                                                                          ; work         ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Inport[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[4]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[5]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[6]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[7]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[8]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[9]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[10]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[11]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[12]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[13]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[14]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[15]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[16]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[17]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[18]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[19]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[20]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[21]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[22]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[23]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[24]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[25]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[26]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[27]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[28]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[29]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[30]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Inport[31]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; OutportData[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OutportData[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; Inport[0]                                   ;                   ;         ;
; Inport[1]                                   ;                   ;         ;
; Inport[2]                                   ;                   ;         ;
; Inport[3]                                   ;                   ;         ;
; Inport[4]                                   ;                   ;         ;
; Inport[5]                                   ;                   ;         ;
; Inport[6]                                   ;                   ;         ;
; Inport[7]                                   ;                   ;         ;
; Inport[8]                                   ;                   ;         ;
; Inport[9]                                   ;                   ;         ;
; Inport[10]                                  ;                   ;         ;
; Inport[11]                                  ;                   ;         ;
; Inport[12]                                  ;                   ;         ;
; Inport[13]                                  ;                   ;         ;
; Inport[14]                                  ;                   ;         ;
; Inport[15]                                  ;                   ;         ;
; Inport[16]                                  ;                   ;         ;
; Inport[17]                                  ;                   ;         ;
; Inport[18]                                  ;                   ;         ;
; Inport[19]                                  ;                   ;         ;
; Inport[20]                                  ;                   ;         ;
; Inport[21]                                  ;                   ;         ;
; Inport[22]                                  ;                   ;         ;
; Inport[23]                                  ;                   ;         ;
; Inport[24]                                  ;                   ;         ;
; Inport[25]                                  ;                   ;         ;
; Inport[26]                                  ;                   ;         ;
; Inport[27]                                  ;                   ;         ;
; Inport[28]                                  ;                   ;         ;
; Inport[29]                                  ;                   ;         ;
; Inport[30]                                  ;                   ;         ;
; Inport[31]                                  ;                   ;         ;
; reset                                       ;                   ;         ;
;      - ControlUnit:CU|present_state.T0      ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.000000  ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.T2      ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.T1      ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.notneg5 ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ldi5    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ALUi5   ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ld7     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.mflo3   ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.in3     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.mfhi3   ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.jal4    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.st7     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ALU5    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.jr3     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.out3    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.nop3    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.muldiv6 ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.br6     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.muldiv3 ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.br3     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.st3     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ld3     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ldi3    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.notneg3 ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ALUi3   ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ALU3    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.halt3   ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.jal3    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.br5     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ALUi4   ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.notneg4 ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.st4     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ld4     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ldi4    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ld5     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.st5     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.br4     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.muldiv5 ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ld6     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.st6     ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.ALU4    ; 1                 ; 0       ;
;      - ControlUnit:CU|present_state.muldiv4 ; 1                 ; 0       ;
;      - led[1]~output                        ; 1                 ; 0       ;
; clk                                         ;                   ;         ;
+---------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+--------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Bus:bus|q[31]~2                ; MLABCELL_X45_Y18_N0  ; 32      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|MDRin           ; LABCELL_X47_Y17_N18  ; 34      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|RAMenable       ; LABCELL_X47_Y17_N45  ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|Selector110~1   ; LABCELL_X43_Y20_N9   ; 3       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|Selector113~0   ; LABCELL_X43_Y20_N27  ; 2       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideNor0        ; LABCELL_X48_Y20_N45  ; 27      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideNor0~0      ; LABCELL_X48_Y17_N6   ; 3       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr12~2      ; LABCELL_X44_Y20_N21  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr14~2      ; LABCELL_X48_Y19_N45  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr17~1      ; LABCELL_X48_Y19_N33  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr20~0      ; LABCELL_X48_Y19_N0   ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr27~0      ; LABCELL_X47_Y17_N0   ; 2       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr27~1      ; LABCELL_X47_Y17_N57  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr29~0      ; LABCELL_X44_Y20_N27  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr32~0      ; LABCELL_X47_Y18_N42  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr33~0      ; LABCELL_X47_Y17_N30  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr36~2      ; MLABCELL_X45_Y20_N57 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr39~1      ; LABCELL_X41_Y20_N24  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr41~0      ; MLABCELL_X45_Y18_N39 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr44~1      ; MLABCELL_X45_Y20_N0  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr47~1      ; MLABCELL_X45_Y18_N27 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr51~0      ; MLABCELL_X42_Y20_N48 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr53~0      ; LABCELL_X47_Y20_N21  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr55~0      ; LABCELL_X44_Y20_N6   ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|WideOr8~0       ; LABCELL_X47_Y20_N54  ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|clear           ; MLABCELL_X42_Y20_N15 ; 150     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ControlUnit:CU|read            ; LABCELL_X47_Y17_N39  ; 35      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; MDR:MDR|Q[12]~0                ; MLABCELL_X45_Y17_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; SE:SelectAndEncode|decode[2]~1 ; MLABCELL_X45_Y16_N54 ; 4       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; clk                            ; PIN_H13              ; 246     ; Clock                    ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pc:PC|q[24]~0                  ; MLABCELL_X45_Y17_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; register:IR|q[14]~0            ; MLABCELL_X45_Y20_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; register:MAR|q[0]~0            ; LABCELL_X47_Y18_N45  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; register:R15|q[19]~0           ; LABCELL_X47_Y18_N15  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; register:Y|q[4]~0              ; LABCELL_X43_Y17_N21  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; register:ZLO|q[18]~9           ; LABCELL_X29_Y22_N6   ; 29      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; register:ZLO|q~10              ; MLABCELL_X45_Y19_N15 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; reset                          ; PIN_U7               ; 44      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
+--------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_H13  ; 246     ; Global Clock         ; GCLK14           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Bus:bus|q[31]                                                                                                                                              ; 1069    ;
; Bus:bus|q[1]                                                                                                                                               ; 233     ;
; Bus:bus|q[0]                                                                                                                                               ; 217     ;
; Bus:bus|q[3]                                                                                                                                               ; 208     ;
; Bus:bus|q[2]                                                                                                                                               ; 152     ;
; ControlUnit:CU|clear                                                                                                                                       ; 150     ;
; Bus:bus|q[4]                                                                                                                                               ; 117     ;
; ALU:alu|Add0~125                                                                                                                                           ; 106     ;
; ALU:alu|Add0~5                                                                                                                                             ; 97      ;
; ControlUnit:CU|aluControl[2]                                                                                                                               ; 91      ;
; ALU:alu|Add0~9                                                                                                                                             ; 91      ;
; Bus:bus|q[5]                                                                                                                                               ; 87      ;
; Bus:bus|q[7]                                                                                                                                               ; 84      ;
; Bus:bus|q[17]                                                                                                                                              ; 80      ;
; Bus:bus|q[9]                                                                                                                                               ; 76      ;
; Bus:bus|q[11]                                                                                                                                              ; 73      ;
; Bus:bus|q[8]                                                                                                                                               ; 73      ;
; Bus:bus|q[19]                                                                                                                                              ; 72      ;
; Bus:bus|q[13]                                                                                                                                              ; 72      ;
; Bus:bus|q[21]                                                                                                                                              ; 70      ;
; Bus:bus|q[12]                                                                                                                                              ; 68      ;
; register:Y|q[31]                                                                                                                                           ; 68      ;
; Bus:bus|q[15]                                                                                                                                              ; 67      ;
; Bus:bus|q[16]                                                                                                                                              ; 65      ;
; Bus:bus|q[23]                                                                                                                                              ; 65      ;
; register:Y|q[0]                                                                                                                                            ; 65      ;
; ControlUnit:CU|aluControl[0]                                                                                                                               ; 64      ;
; Bus:bus|q[25]                                                                                                                                              ; 61      ;
; Bus:bus|q[18]                                                                                                                                              ; 60      ;
; register:Y|q[2]                                                                                                                                            ; 60      ;
; Bus:bus|q[6]                                                                                                                                               ; 58      ;
; Bus:bus|q[22]                                                                                                                                              ; 58      ;
; register:Y|q[1]                                                                                                                                            ; 58      ;
; ALU:alu|Add0~13                                                                                                                                            ; 57      ;
; Bus:bus|q[20]                                                                                                                                              ; 56      ;
; register:Y|q[9]                                                                                                                                            ; 55      ;
; Bus:bus|q[27]                                                                                                                                              ; 54      ;
; register:Y|q[10]                                                                                                                                           ; 54      ;
; register:Y|q[6]                                                                                                                                            ; 54      ;
; register:Y|q[3]                                                                                                                                            ; 53      ;
; Bus:bus|q[24]                                                                                                                                              ; 52      ;
; Bus:bus|q[10]                                                                                                                                              ; 52      ;
; register:Y|q[8]                                                                                                                                            ; 52      ;
; register:Y|q[11]                                                                                                                                           ; 52      ;
; Bus:bus|q[26]                                                                                                                                              ; 51      ;
; Bus:bus|q[29]                                                                                                                                              ; 51      ;
; register:Y|q[7]                                                                                                                                            ; 51      ;
; register:Y|q[4]                                                                                                                                            ; 51      ;
; register:Y|q[5]                                                                                                                                            ; 51      ;
; Bus:bus|q[14]                                                                                                                                              ; 50      ;
; Bus:bus|q[28]                                                                                                                                              ; 49      ;
; register:Y|q[12]                                                                                                                                           ; 49      ;
; Bus:bus|q[30]                                                                                                                                              ; 47      ;
; ControlUnit:CU|aluControl[1]                                                                                                                               ; 46      ;
; ControlUnit:CU|present_state.T2                                                                                                                            ; 46      ;
; register:Y|q[13]                                                                                                                                           ; 45      ;
; reset~input                                                                                                                                                ; 44      ;
; register:Y|q[14]                                                                                                                                           ; 43      ;
; register:Y|q[20]                                                                                                                                           ; 42      ;
; register:Y|q[18]                                                                                                                                           ; 41      ;
; register:Y|q[22]                                                                                                                                           ; 40      ;
; register:Y|q[21]                                                                                                                                           ; 40      ;
; register:Y|q[19]                                                                                                                                           ; 40      ;
; ALU:alu|ShiftRight0~6                                                                                                                                      ; 39      ;
; register:Y|q[15]                                                                                                                                           ; 39      ;
; register:Y|q[16]                                                                                                                                           ; 39      ;
; ControlUnit:CU|aluControl[3]                                                                                                                               ; 38      ;
; ControlUnit:CU|present_state.000000                                                                                                                        ; 38      ;
; register:Y|q[17]                                                                                                                                           ; 37      ;
; register:Y|q[23]                                                                                                                                           ; 37      ;
; ControlUnit:CU|aluControl[4]                                                                                                                               ; 36      ;
; ControlUnit:CU|read                                                                                                                                        ; 35      ;
; register:Y|q[25]                                                                                                                                           ; 35      ;
; ControlUnit:CU|MDRin                                                                                                                                       ; 34      ;
; ControlUnit:CU|ZLOout                                                                                                                                      ; 34      ;
; ControlUnit:CU|PCout                                                                                                                                       ; 34      ;
; ControlUnit:CU|MDRout                                                                                                                                      ; 34      ;
; ControlUnit:CU|CSignout                                                                                                                                    ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add31~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add39~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add23~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add47~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add7~5                                                                                                                    ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add15~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add49~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add51~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add33~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add37~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add35~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add41~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add45~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add43~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add29~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add9~5                                                                                                                    ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add13~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add11~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add17~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add21~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add19~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add53~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add55~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add57~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add59~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add27~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add25~5                                                                                                                   ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add5~5                                                                                                                    ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add3~5                                                                                                                    ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add1~5                                                                                                                    ; 34      ;
; ALU:alu|NonRestoringDivision:div|Add0~125                                                                                                                  ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~121                                                                                                                  ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~117                                                                                                                  ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~113                                                                                                                  ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~109                                                                                                                  ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~105                                                                                                                  ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~101                                                                                                                  ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~97                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~93                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~89                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~85                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~81                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~77                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~73                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~69                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~65                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~61                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~57                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~53                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~49                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~45                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~41                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~37                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~33                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~29                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~25                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~21                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~17                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~13                                                                                                                   ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~9                                                                                                                    ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~5                                                                                                                    ; 33      ;
; ALU:alu|Add1~25                                                                                                                                            ; 33      ;
; ALU:alu|NonRestoringDivision:div|Add0~1                                                                                                                    ; 33      ;
; register:Y|q[24]                                                                                                                                           ; 33      ;
; register:Y|q[4]~0                                                                                                                                          ; 32      ;
; register:ZLO|q~10                                                                                                                                          ; 32      ;
; ALU:alu|ShiftLeft0~26                                                                                                                                      ; 32      ;
; pc:PC|q[24]~0                                                                                                                                              ; 32      ;
; register:R15|q[19]~0                                                                                                                                       ; 32      ;
; MDR:MDR|Q[12]~0                                                                                                                                            ; 32      ;
; Bus:bus|q[31]~2                                                                                                                                            ; 32      ;
; Bus:bus|q[10]~0                                                                                                                                            ; 32      ;
; register:IR|q[14]~0                                                                                                                                        ; 32      ;
; ALU:alu|Add1~29                                                                                                                                            ; 32      ;
; register:Y|q[26]                                                                                                                                           ; 32      ;
; ALU:alu|ShiftLeft0~42                                                                                                                                      ; 31      ;
; ALU:alu|ShiftRight1~0                                                                                                                                      ; 31      ;
; ControlUnit:CU|present_state.T0                                                                                                                            ; 31      ;
; ALU:alu|Add1~33                                                                                                                                            ; 31      ;
; ALU:alu|ShiftLeft1~52                                                                                                                                      ; 30      ;
; ControlUnit:CU|present_state.T1                                                                                                                            ; 30      ;
; ALU:alu|Add1~37                                                                                                                                            ; 30      ;
; ALU:alu|BoothAlgorithm:mul|Mux60~0                                                                                                                         ; 29      ;
; register:ZLO|q[18]~9                                                                                                                                       ; 29      ;
; register:ZLO|q[18]~6                                                                                                                                       ; 29      ;
; register:ZLO|q[18]~5                                                                                                                                       ; 29      ;
; register:ZLO|q[18]~3                                                                                                                                       ; 29      ;
; register:ZLO|q[18]~2                                                                                                                                       ; 29      ;
; ALU:alu|Add1~41                                                                                                                                            ; 29      ;
; register:Y|q[30]                                                                                                                                           ; 29      ;
; ALU:alu|Add1~81                                                                                                                                            ; 28      ;
; ALU:alu|BoothAlgorithm:mul|Mux60~3                                                                                                                         ; 27      ;
; ALU:alu|BoothAlgorithm:mul|Mux60~1                                                                                                                         ; 27      ;
; ALU:alu|ShiftLeft0~40                                                                                                                                      ; 27      ;
; ControlUnit:CU|WideNor0                                                                                                                                    ; 27      ;
; ALU:alu|Add1~85                                                                                                                                            ; 27      ;
; register:Y|q[28]                                                                                                                                           ; 27      ;
; register:Y|q[29]                                                                                                                                           ; 27      ;
; ALU:alu|Add1~97                                                                                                                                            ; 26      ;
; register:Y|q[27]                                                                                                                                           ; 26      ;
; ALU:alu|BoothAlgorithm:mul|Mux108~0                                                                                                                        ; 25      ;
; ALU:alu|ShiftLeft1~47                                                                                                                                      ; 25      ;
; ALU:alu|Add1~101                                                                                                                                           ; 25      ;
; ALU:alu|Add1~65                                                                                                                                            ; 24      ;
; ALU:alu|Add1~69                                                                                                                                            ; 23      ;
; register:IR|q[31]                                                                                                                                          ; 23      ;
; ALU:alu|BoothAlgorithm:mul|Mux153~1                                                                                                                        ; 22      ;
; ALU:alu|BoothAlgorithm:mul|Mux153~0                                                                                                                        ; 22      ;
; ALU:alu|BoothAlgorithm:mul|Mux82~1                                                                                                                         ; 22      ;
; ALU:alu|BoothAlgorithm:mul|Mux82~0                                                                                                                         ; 22      ;
; ALU:alu|ShiftRight2~1                                                                                                                                      ; 22      ;
; ALU:alu|Add1~113                                                                                                                                           ; 22      ;
; register:IR|q[29]                                                                                                                                          ; 22      ;
; register:IR|q[30]                                                                                                                                          ; 22      ;
; ALU:alu|BoothAlgorithm:mul|Mux193~2                                                                                                                        ; 21      ;
; ALU:alu|BoothAlgorithm:mul|Mux193~1                                                                                                                        ; 21      ;
; ALU:alu|BoothAlgorithm:mul|Mux193~0                                                                                                                        ; 21      ;
; ALU:alu|Add1~117                                                                                                                                           ; 21      ;
; ALU:alu|Add1~73                                                                                                                                            ; 20      ;
; register:IR|q[27]                                                                                                                                          ; 20      ;
; register:IR|q[28]                                                                                                                                          ; 20      ;
; ALU:alu|BoothAlgorithm:mul|Mux108~2                                                                                                                        ; 19      ;
; ALU:alu|BoothAlgorithm:mul|Mux108~1                                                                                                                        ; 19      ;
; ALU:alu|Add1~77                                                                                                                                            ; 19      ;
; ALU:alu|BoothAlgorithm:mul|Mux214~2                                                                                                                        ; 18      ;
; ALU:alu|BoothAlgorithm:mul|Mux214~1                                                                                                                        ; 18      ;
; ALU:alu|Add1~121                                                                                                                                           ; 18      ;
; ALU:alu|BoothAlgorithm:mul|Mux252~2                                                                                                                        ; 17      ;
; ALU:alu|BoothAlgorithm:mul|Mux252~1                                                                                                                        ; 17      ;
; ALU:alu|BoothAlgorithm:mul|Mux252~0                                                                                                                        ; 17      ;
; ALU:alu|Add1~125                                                                                                                                           ; 17      ;
; ALU:alu|ShiftRight0~0                                                                                                                                      ; 16      ;
; ALU:alu|Add1~61                                                                                                                                            ; 16      ;
; ALU:alu|Add1~17                                                                                                                                            ; 15      ;
; register:IR|q[18]                                                                                                                                          ; 15      ;
; ALU:alu|BoothAlgorithm:mul|Mux288~2                                                                                                                        ; 14      ;
; ALU:alu|BoothAlgorithm:mul|Mux288~1                                                                                                                        ; 14      ;
; ALU:alu|Add1~105                                                                                                                                           ; 14      ;
; ALU:alu|BoothAlgorithm:mul|Mux316~2                                                                                                                        ; 13      ;
; ALU:alu|BoothAlgorithm:mul|Mux316~1                                                                                                                        ; 13      ;
; register:ZLO|q[10]~26                                                                                                                                      ; 13      ;
; register:ZLO|q[10]~25                                                                                                                                      ; 13      ;
; ALU:alu|Add1~109                                                                                                                                           ; 13      ;
; ALU:alu|Add1~45                                                                                                                                            ; 12      ;
; ALU:alu|Add1~49                                                                                                                                            ; 11      ;
; ControlUnit:CU|present_state.ALU4                                                                                                                          ; 10      ;
; ControlUnit:CU|present_state.ALUi4                                                                                                                         ; 10      ;
; ALU:alu|Add1~89                                                                                                                                            ; 10      ;
; ALU:alu|BoothAlgorithm:mul|Mux392~2                                                                                                                        ; 9       ;
; ALU:alu|BoothAlgorithm:mul|Mux392~1                                                                                                                        ; 9       ;
; register:MAR|q[0]~0                                                                                                                                        ; 9       ;
; ControlUnit:CU|present_state.muldiv4                                                                                                                       ; 9       ;
; ALU:alu|Add1~93                                                                                                                                            ; 9       ;
; register:ZLO|q~46                                                                                                                                          ; 8       ;
; ALU:alu|ShiftRight1~26                                                                                                                                     ; 8       ;
; ALU:alu|ShiftRight1~2                                                                                                                                      ; 8       ;
; ALU:alu|ShiftRight2~0                                                                                                                                      ; 8       ;
; ControlUnit:CU|present_state.st6                                                                                                                           ; 8       ;
; ControlUnit:CU|present_state.ld6                                                                                                                           ; 8       ;
; ControlUnit:CU|present_state.notneg4                                                                                                                       ; 8       ;
; ALU:alu|Add1~53                                                                                                                                            ; 8       ;
; ALU:alu|ShiftRight1~42                                                                                                                                     ; 7       ;
; ALU:alu|ShiftLeft0~46                                                                                                                                      ; 7       ;
; ALU:alu|ShiftRight1~5                                                                                                                                      ; 7       ;
; ALU:alu|ShiftLeft0~2                                                                                                                                       ; 7       ;
; ALU:alu|ShiftLeft1~11                                                                                                                                      ; 7       ;
; ControlUnit:CU|WideOr15~0                                                                                                                                  ; 7       ;
; ALU:alu|Add1~57                                                                                                                                            ; 7       ;
; ControlUnit:CU|Grb                                                                                                                                         ; 6       ;
; ControlUnit:CU|Gra                                                                                                                                         ; 6       ;
; ALU:alu|ShiftRight1~59                                                                                                                                     ; 6       ;
; ALU:alu|ShiftRight1~48                                                                                                                                     ; 6       ;
; ALU:alu|ShiftRight2~28                                                                                                                                     ; 6       ;
; ALU:alu|ShiftRight1~9                                                                                                                                      ; 6       ;
; ALU:alu|ShiftRight1~8                                                                                                                                      ; 6       ;
; ALU:alu|ShiftLeft1~37                                                                                                                                      ; 6       ;
; ALU:alu|ShiftLeft1~34                                                                                                                                      ; 6       ;
; ALU:alu|ShiftLeft0~32                                                                                                                                      ; 6       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~5                                                                                                                         ; 6       ;
; ALU:alu|ShiftRight2~4                                                                                                                                      ; 6       ;
; ALU:alu|ShiftLeft0~8                                                                                                                                       ; 6       ;
; ALU:alu|ShiftRight2~3                                                                                                                                      ; 6       ;
; ALU:alu|ShiftRight2~2                                                                                                                                      ; 6       ;
; ALU:alu|ShiftRight0~7                                                                                                                                      ; 6       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~3                                                                                                                         ; 6       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~1                                                                                                                         ; 6       ;
; ControlUnit:CU|WideOr15~1                                                                                                                                  ; 6       ;
; ControlUnit:CU|present_state.muldiv5                                                                                                                       ; 6       ;
; ControlUnit:CU|present_state.br4                                                                                                                           ; 6       ;
; ControlUnit:CU|present_state.jal3                                                                                                                          ; 6       ;
; ControlUnit:CU|WideOr40~0                                                                                                                                  ; 6       ;
; ControlUnit:CU|present_state.muldiv3                                                                                                                       ; 6       ;
; ALU:alu|Add1~21                                                                                                                                            ; 6       ;
; ALU:alu|ShiftLeft0~93                                                                                                                                      ; 5       ;
; ALU:alu|ShiftRight1~54                                                                                                                                     ; 5       ;
; ALU:alu|ShiftLeft0~74                                                                                                                                      ; 5       ;
; ALU:alu|ShiftRight1~53                                                                                                                                     ; 5       ;
; ALU:alu|ShiftRight2~34                                                                                                                                     ; 5       ;
; ALU:alu|ShiftRight2~32                                                                                                                                     ; 5       ;
; ALU:alu|ShiftRight1~46                                                                                                                                     ; 5       ;
; ALU:alu|ShiftRight2~24                                                                                                                                     ; 5       ;
; ALU:alu|ShiftRight1~38                                                                                                                                     ; 5       ;
; ALU:alu|ShiftRight1~37                                                                                                                                     ; 5       ;
; ALU:alu|ShiftRight1~31                                                                                                                                     ; 5       ;
; ALU:alu|ShiftRight1~20                                                                                                                                     ; 5       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~6                                                                                                                         ; 5       ;
; ALU:alu|ShiftLeft0~43                                                                                                                                      ; 5       ;
; register:ZLO|q[18]~17                                                                                                                                      ; 5       ;
; ALU:alu|ShiftLeft0~31                                                                                                                                      ; 5       ;
; ALU:alu|ShiftRight0~12                                                                                                                                     ; 5       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst4|c1                          ; 5       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|carrylookaheadlogic:b2v_inst4|c1~0                                                  ; 5       ;
; ALU:alu|lookaheadadder:addSub|B[20]~3                                                                                                                      ; 5       ;
; ALU:alu|ShiftRight1~3                                                                                                                                      ; 5       ;
; ALU:alu|ShiftLeft0~20                                                                                                                                      ; 5       ;
; ALU:alu|ShiftLeft0~18                                                                                                                                      ; 5       ;
; ALU:alu|ShiftLeft0~11                                                                                                                                      ; 5       ;
; ALU:alu|ShiftLeft1~8                                                                                                                                       ; 5       ;
; ALU:alu|ShiftLeft1~7                                                                                                                                       ; 5       ;
; ALU:alu|ShiftLeft1~6                                                                                                                                       ; 5       ;
; ControlUnit:CU|present_state.st5                                                                                                                           ; 5       ;
; ControlUnit:CU|present_state.ld5                                                                                                                           ; 5       ;
; ControlUnit:CU|present_state.br5                                                                                                                           ; 5       ;
; ControlUnit:CU|present_state.ALU5                                                                                                                          ; 5       ;
; ControlUnit:CU|WideOr14~0                                                                                                                                  ; 5       ;
; ALU:alu|Add1~13                                                                                                                                            ; 5       ;
; ALU:alu|Add0~65                                                                                                                                            ; 5       ;
; ALU:alu|Add0~61                                                                                                                                            ; 5       ;
; ALU:alu|Add0~1                                                                                                                                             ; 5       ;
; ALU:alu|ShiftRight0~44                                                                                                                                     ; 4       ;
; ALU:alu|ShiftLeft0~95                                                                                                                                      ; 4       ;
; ALU:alu|ShiftRight0~43                                                                                                                                     ; 4       ;
; ALU:alu|ShiftRight1~71                                                                                                                                     ; 4       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst1|P                   ; 4       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst2|P                   ; 4       ;
; ALU:alu|ShiftLeft0~76                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft1~64                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft1~63                                                                                                                                      ; 4       ;
; ALU:alu|ShiftRight1~51                                                                                                                                     ; 4       ;
; ALU:alu|ShiftRight2~27                                                                                                                                     ; 4       ;
; ALU:alu|ShiftRight2~25                                                                                                                                     ; 4       ;
; ALU:alu|ShiftRight0~26                                                                                                                                     ; 4       ;
; ALU:alu|ShiftLeft0~68                                                                                                                                      ; 4       ;
; ALU:alu|ShiftRight1~27                                                                                                                                     ; 4       ;
; ALU:alu|ShiftLeft0~65                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft0~63                                                                                                                                      ; 4       ;
; ALU:alu|ShiftRight2~16                                                                                                                                     ; 4       ;
; ALU:alu|ShiftRight1~15                                                                                                                                     ; 4       ;
; ALU:alu|ShiftRight2~11                                                                                                                                     ; 4       ;
; ALU:alu|ShiftRight2~9                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft1~35                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft0~51                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft0~49                                                                                                                                      ; 4       ;
; ALU:alu|ShiftRight2~5                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft0~36                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft0~27                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft1~25                                                                                                                                      ; 4       ;
; ALU:alu|lookaheadadder:addSub|B[18]~8                                                                                                                      ; 4       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|carrylookaheadlogic:b2v_inst6|Gp~1  ; 4       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst4|SYNTHESIZED_WIRE_6~1         ; 4       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst6|Gp~1   ; 4       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|BCell:b2v_inst|P                    ; 4       ;
; ALU:alu|lookaheadadder:addSub|B[15]~4                                                                                                                      ; 4       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst|BCell:b2v_inst|P                    ; 4       ;
; ALU:alu|ShiftLeft0~25                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft0~6                                                                                                                                       ; 4       ;
; ALU:alu|ShiftLeft1~12                                                                                                                                      ; 4       ;
; ALU:alu|ShiftLeft1~3                                                                                                                                       ; 4       ;
; ALU:alu|ShiftLeft1~1                                                                                                                                       ; 4       ;
; ALU:alu|ShiftLeft1~0                                                                                                                                       ; 4       ;
; SE:SelectAndEncode|decode[2]~1                                                                                                                             ; 4       ;
; ControlUnit:CU|WideOr47~0                                                                                                                                  ; 4       ;
; ControlUnit:CU|present_state.ALU3                                                                                                                          ; 4       ;
; ControlUnit:CU|present_state.ALUi3                                                                                                                         ; 4       ;
; ControlUnit:CU|present_state.notneg3                                                                                                                       ; 4       ;
; ControlUnit:CU|WideOr36~0                                                                                                                                  ; 4       ;
; ControlUnit:CU|present_state.br3                                                                                                                           ; 4       ;
; ControlUnit:CU|present_state.jal4                                                                                                                          ; 4       ;
; ControlUnit:CU|present_state.ld7                                                                                                                           ; 4       ;
; ALU:alu|Add1~5                                                                                                                                             ; 4       ;
; ControlUnit:CU|RAMenable                                                                                                                                   ; 3       ;
; ControlUnit:CU|Rout                                                                                                                                        ; 3       ;
; ControlUnit:CU|BAout                                                                                                                                       ; 3       ;
; ALU:alu|ShiftRight1~134                                                                                                                                    ; 3       ;
; ALU:alu|C~54                                                                                                                                               ; 3       ;
; ALU:alu|ShiftLeft0~99                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft0~98                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft1~113                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft1~109                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft1~103                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft1~102                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft1~100                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight1~100                                                                                                                                    ; 3       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst1|G~0                 ; 3       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst2|G~0                 ; 3       ;
; ALU:alu|ShiftRight0~38                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft1~76                                                                                                                                      ; 3       ;
; ALU:alu|ShiftRight2~44                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft1~73                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft1~68                                                                                                                                      ; 3       ;
; ALU:alu|ShiftRight1~52                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight2~37                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight2~36                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft0~72                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft0~70                                                                                                                                      ; 3       ;
; ALU:alu|ShiftRight2~26                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight1~39                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight1~33                                                                                                                                     ; 3       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~14                                                                                                                        ; 3       ;
; ALU:alu|ShiftRight2~18                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight2~17                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight0~18                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight1~23                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight1~18                                                                                                                                     ; 3       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~10                                                                                                                        ; 3       ;
; ALU:alu|Mux62~0                                                                                                                                            ; 3       ;
; ALU:alu|ShiftRight2~13                                                                                                                                     ; 3       ;
; ALU:alu|ShiftRight2~7                                                                                                                                      ; 3       ;
; ALU:alu|ShiftRight0~15                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft0~61                                                                                                                                      ; 3       ;
; ALU:alu|ShiftRight0~14                                                                                                                                     ; 3       ;
; ControlUnit:CU|Selector110~1                                                                                                                               ; 3       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~9                                                                                                                         ; 3       ;
; ALU:alu|ShiftLeft1~41                                                                                                                                      ; 3       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~8                                                                                                                         ; 3       ;
; ALU:alu|ShiftLeft0~54                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft0~48                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft0~41                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft0~39                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft0~29                                                                                                                                      ; 3       ;
; ALU:alu|ShiftRight0~11                                                                                                                                     ; 3       ;
; ALU:alu|ShiftLeft1~29                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft1~28                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft1~23                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft1~22                                                                                                                                      ; 3       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst4|c3~1                        ; 3       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst6|carrylookaheadlogic:b2v_inst6|c3~0 ; 3       ;
; ALU:alu|lookaheadadder:addSub|B[19]~7                                                                                                                      ; 3       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst6|Pp~1  ; 3       ;
; ALU:alu|lookaheadadder:addSub|B[2]~6                                                                                                                       ; 3       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|BCell:b2v_inst2|G~0                ; 3       ;
; ALU:alu|ShiftLeft0~10                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft0~9                                                                                                                                       ; 3       ;
; ALU:alu|ShiftLeft0~7                                                                                                                                       ; 3       ;
; ALU:alu|ShiftLeft1~13                                                                                                                                      ; 3       ;
; ALU:alu|ShiftRight0~3                                                                                                                                      ; 3       ;
; ALU:alu|ShiftLeft1~5                                                                                                                                       ; 3       ;
; ALU:alu|ShiftLeft1~2                                                                                                                                       ; 3       ;
; ControlUnit:CU|WideNor0~0                                                                                                                                  ; 3       ;
; ControlUnit:CU|WideOr14~1                                                                                                                                  ; 3       ;
; ControlUnit:CU|present_state.ldi4                                                                                                                          ; 3       ;
; ControlUnit:CU|present_state.ld4                                                                                                                           ; 3       ;
; ControlUnit:CU|present_state.st4                                                                                                                           ; 3       ;
; ControlUnit:CU|present_state.ldi3                                                                                                                          ; 3       ;
; ControlUnit:CU|present_state.ld3                                                                                                                           ; 3       ;
; ControlUnit:CU|present_state.st3                                                                                                                           ; 3       ;
; ControlUnit:CU|present_state.st7                                                                                                                           ; 3       ;
; ALU:alu|NonRestoringDivision:div|Add61~5                                                                                                                   ; 3       ;
; ALU:alu|Add1~1                                                                                                                                             ; 3       ;
; ControlUnit:CU|MARin                                                                                                                                       ; 2       ;
; ControlUnit:CU|Yin                                                                                                                                         ; 2       ;
; ControlUnit:CU|next_state.muldiv4_763                                                                                                                      ; 2       ;
; ControlUnit:CU|next_state.ALU4_795                                                                                                                         ; 2       ;
; ControlUnit:CU|next_state.st6_827                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.ld6_875                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.muldiv5_755                                                                                                                      ; 2       ;
; ControlUnit:CU|next_state.br4_739                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.st5_835                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.ld5_883                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.ldi4_859                                                                                                                         ; 2       ;
; ControlUnit:CU|next_state.ld4_891                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.st4_843                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.notneg4_779                                                                                                                      ; 2       ;
; ControlUnit:CU|next_state.ALUi4_811                                                                                                                        ; 2       ;
; ControlUnit:CU|next_state.br5_731                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.halt3_707                                                                                                                        ; 2       ;
; ControlUnit:CU|Zin                                                                                                                                         ; 2       ;
; ControlUnit:CU|IncPC                                                                                                                                       ; 2       ;
; ControlUnit:CU|R15inC                                                                                                                                      ; 2       ;
; ControlUnit:CU|Grc                                                                                                                                         ; 2       ;
; ControlUnit:CU|next_state.br6_723                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.muldiv6_747                                                                                                                      ; 2       ;
; ControlUnit:CU|next_state.ALU5_787                                                                                                                         ; 2       ;
; ControlUnit:CU|next_state.st7_819                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.jal4_715                                                                                                                         ; 2       ;
; ControlUnit:CU|next_state.ld7_867                                                                                                                          ; 2       ;
; ControlUnit:CU|next_state.ALUi5_803                                                                                                                        ; 2       ;
; ControlUnit:CU|next_state.ldi5_851                                                                                                                         ; 2       ;
; ControlUnit:CU|next_state.notneg5_771                                                                                                                      ; 2       ;
; SE:SelectAndEncode|decode[1]                                                                                                                               ; 2       ;
; SE:SelectAndEncode|decode[2]                                                                                                                               ; 2       ;
; SE:SelectAndEncode|decode[0]                                                                                                                               ; 2       ;
; SE:SelectAndEncode|decode[3]                                                                                                                               ; 2       ;
; ControlUnit:CU|IRin                                                                                                                                        ; 2       ;
; ControlUnit:CU|next_state.T0_899                                                                                                                           ; 2       ;
; ALU:alu|ShiftLeft1~147                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~133                                                                                                                                    ; 2       ;
; ALU:alu|ShiftRight1~132                                                                                                                                    ; 2       ;
; ALU:alu|ShiftRight1~129                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft1~141                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~124                                                                                                                                    ; 2       ;
; ALU:alu|ShiftRight2~65                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~140                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~119                                                                                                                                    ; 2       ;
; ALU:alu|ShiftRight1~117                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft1~138                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~116                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft0~109                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~115                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft1~134                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~130                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~59                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~114                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft1~129                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~113                                                                                                                                    ; 2       ;
; ALU:alu|ShiftRight2~58                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~112                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft1~128                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~111                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft0~106                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~110                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft1~127                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~126                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~124                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~56                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~117                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~109                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft1~115                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~55                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~104                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~103                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~102                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~101                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~100                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~108                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft1~114                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~112                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~111                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~110                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~108                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|BCell:b2v_inst3|P                  ; 2       ;
; ALU:alu|ShiftRight1~107                                                                                                                                    ; 2       ;
; ALU:alu|ShiftRight1~106                                                                                                                                    ; 2       ;
; ALU:alu|ShiftLeft0~97                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~96                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~94                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~101                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst6|c3~0  ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|BCell:b2v_inst2|P                   ; 2       ;
; ALU:alu|ShiftLeft1~99                                                                                                                                      ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst6|c2~0  ; 2       ;
; ALU:alu|lookaheadadder:addSub|B[5]~12                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~97                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~98                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~94                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|carrylookaheadlogic:b2v_inst6|c3~0  ; 2       ;
; ALU:alu|ShiftRight1~89                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~97                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~85                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|carrylookaheadlogic:b2v_inst6|c2~0  ; 2       ;
; ALU:alu|ShiftLeft1~96                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~80                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|carrylookaheadlogic:b2v_inst6|c3~0  ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst4|c2~1                         ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|BCell:b2v_inst2|P                   ; 2       ;
; ALU:alu|ShiftRight2~52                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~51                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~79                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~95                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~78                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|BCell:b2v_inst|G~0                  ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|BCell:b2v_inst3|P                   ; 2       ;
; ALU:alu|lookaheadadder:addSub|B[9]~11                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight2~49                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~94                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~73                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~72                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~69                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst7|BCell:b2v_inst|P                    ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|BCell:b2v_inst2|G~0                 ; 2       ;
; ALU:alu|lookaheadadder:addSub|B[12]~10                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~68                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~86                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~93                                                                                                                                      ; 2       ;
; ALU:alu|lookaheadadder:addSub|B[26]~9                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~88                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~67                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~83                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight2~47                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~66                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~80                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight2~46                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~78                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~65                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~64                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~83                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight0~37                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|BCell:b2v_inst1|P                  ; 2       ;
; ALU:alu|ShiftRight2~45                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~74                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~63                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~62                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~79                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~78                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight0~36                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~69                                                                                                                                      ; 2       ;
; register:ZLO|q~34                                                                                                                                          ; 2       ;
; ALU:alu|ShiftRight1~57                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~43                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~42                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~55                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~66                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~65                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight0~34                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~50                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~40                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~39                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~35                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~33                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~62                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight0~28                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~45                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~44                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~43                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight0~27                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|BCell:b2v_inst3|P                    ; 2       ;
; ALU:alu|ShiftRight2~31                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~71                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight2~30                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~69                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~41                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~40                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight0~25                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~61                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight0~24                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~36                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~35                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight0~23                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~34                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst6|c3~0   ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|BCell:b2v_inst2|P                    ; 2       ;
; ALU:alu|ShiftRight2~23                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~67                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight2~22                                                                                                                                     ; 2       ;
; ALU:alu|C~19                                                                                                                                               ; 2       ;
; ALU:alu|ShiftRight1~32                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~60                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~30                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~29                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight0~20                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~28                                                                                                                                     ; 2       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~13                                                                                                                        ; 2       ;
; ALU:alu|ShiftLeft0~66                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight2~20                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft0~64                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~62                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight2~19                                                                                                                                     ; 2       ;
; ALU:alu|C~15                                                                                                                                               ; 2       ;
; ALU:alu|ShiftLeft1~59                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~58                                                                                                                                      ; 2       ;
; register:ZLO|q~24                                                                                                                                          ; 2       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~12                                                                                                                        ; 2       ;
; ALU:alu|ShiftRight0~17                                                                                                                                     ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|BCell:b2v_inst1|P                    ; 2       ;
; ALU:alu|ShiftRight1~25                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~19                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~17                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight0~16                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~16                                                                                                                                     ; 2       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~11                                                                                                                        ; 2       ;
; ALU:alu|Mux62~1                                                                                                                                            ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst6|c3~0  ; 2       ;
; ALU:alu|ShiftRight2~14                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~10                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight2~8                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~55                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~14                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~13                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight1~12                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight0~13                                                                                                                                     ; 2       ;
; ALU:alu|ShiftLeft1~53                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~51                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~49                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~48                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~46                                                                                                                                      ; 2       ;
; ControlUnit:CU|Selector99~0                                                                                                                                ; 2       ;
; ControlUnit:CU|Selector113~0                                                                                                                               ; 2       ;
; ControlUnit:CU|RAMenable~0                                                                                                                                 ; 2       ;
; ControlUnit:CU|WideOr27~0                                                                                                                                  ; 2       ;
; ALU:alu|ShiftLeft1~42                                                                                                                                      ; 2       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~7                                                                                                                         ; 2       ;
; ALU:alu|ShiftLeft1~40                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~36                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~59                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~58                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~57                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~56                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~55                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~53                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~45                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~38                                                                                                                                      ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst7|BCell:b2v_inst3|S                  ; 2       ;
; ALU:alu|ShiftRight1~6                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~37                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~35                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~34                                                                                                                                      ; 2       ;
; ALU:alu|C~4                                                                                                                                                ; 2       ;
; ALU:alu|ShiftLeft1~31                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~30                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~27                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~26                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~24                                                                                                                                      ; 2       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~4                                                                                                                         ; 2       ;
; ALU:alu|ShiftLeft1~21                                                                                                                                      ; 2       ;
; ControlUnit:CU|WideOr4~0                                                                                                                                   ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst7|carrylookaheadlogic:b2v_inst6|c3~0 ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst4|c3~0                        ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst6|c3~0 ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst|BCell:b2v_inst1|P                   ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|carrylookaheadlogic:b2v_inst4|c1~2                                                  ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|carrylookaheadlogic:b2v_inst4|c1~1                                                  ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst6|carrylookaheadlogic:b2v_inst6|Gp~0  ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst6|Gp~1  ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst5|carrylookaheadlogic:b2v_inst6|Gp~0  ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst|FourBitAdder:b2v_inst|carrylookaheadlogic:b2v_inst6|Gp~0   ; 2       ;
; ALU:alu|lookaheadadder:addSub|B[3]~5                                                                                                                       ; 2       ;
; ALU:alu|lookaheadadder:addSub|B[21]~2                                                                                                                      ; 2       ;
; ALU:alu|lookaheadadder:addSub|ThirtyTwoBitAdder:ThirtyTwoBitAdder_inst|SixteenBitAdder:b2v_inst5|FourBitAdder:b2v_inst5|BCell:b2v_inst2|P                  ; 2       ;
; ALU:alu|ShiftLeft1~18                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~15                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight1~4                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~22                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~21                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~19                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~17                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~16                                                                                                                                      ; 2       ;
; ALU:alu|C~0                                                                                                                                                ; 2       ;
; ALU:alu|ShiftLeft0~14                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~12                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft0~1                                                                                                                                       ; 2       ;
; ALU:alu|ShiftRight1~1                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~10                                                                                                                                      ; 2       ;
; ALU:alu|ShiftLeft1~9                                                                                                                                       ; 2       ;
; ALU:alu|ShiftRight0~5                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight0~4                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight0~2                                                                                                                                      ; 2       ;
; ALU:alu|ShiftRight0~1                                                                                                                                      ; 2       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~2                                                                                                                         ; 2       ;
; ALU:alu|BoothAlgorithm:mul|Mux98~0                                                                                                                         ; 2       ;
; ControlUnit:CU|WideOr36~1                                                                                                                                  ; 2       ;
; ControlUnit:CU|WideOr48~0                                                                                                                                  ; 2       ;
; ControlUnit:CU|WideOr12~1                                                                                                                                  ; 2       ;
; ControlUnit:CU|present_state.halt3                                                                                                                         ; 2       ;
; ControlUnit:CU|WideOr12~0                                                                                                                                  ; 2       ;
; ControlUnit:CU|present_state.br6                                                                                                                           ; 2       ;
; ControlUnit:CU|present_state.muldiv6                                                                                                                       ; 2       ;
; ControlUnit:CU|present_state.nop3                                                                                                                          ; 2       ;
; ControlUnit:CU|present_state.out3                                                                                                                          ; 2       ;
; ControlUnit:CU|present_state.jr3                                                                                                                           ; 2       ;
; ControlUnit:CU|WideOr59~0                                                                                                                                  ; 2       ;
; ControlUnit:CU|present_state.mfhi3                                                                                                                         ; 2       ;
; ControlUnit:CU|present_state.in3                                                                                                                           ; 2       ;
; ControlUnit:CU|present_state.mflo3                                                                                                                         ; 2       ;
; ALU:alu|ShiftRight2~86                                                                                                                                     ; 2       ;
; ALU:alu|C~105                                                                                                                                              ; 2       ;
; ALU:alu|ShiftRight0~74                                                                                                                                     ; 2       ;
; ALU:alu|ShiftRight0~66                                                                                                                                     ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~129                                                                                                                 ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~125                                                                                                                 ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~121                                                                                                                 ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~117                                                                                                                 ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~113                                                                                                                 ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~109                                                                                                                 ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~105                                                                                                                 ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~101                                                                                                                 ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~97                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~93                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~89                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~85                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~81                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~77                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~73                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~69                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~65                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~61                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~57                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~53                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~49                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~45                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~41                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~37                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~33                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~29                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~25                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~21                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~17                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~13                                                                                                                  ; 2       ;
; ALU:alu|NonRestoringDivision:div|Add61~9                                                                                                                   ; 2       ;
; pc:PC|q[16]                                                                                                                                                ; 2       ;
; pc:PC|q[15]                                                                                                                                                ; 2       ;
; pc:PC|q[12]                                                                                                                                                ; 2       ;
; pc:PC|q[11]                                                                                                                                                ; 2       ;
; pc:PC|q[20]                                                                                                                                                ; 2       ;
; pc:PC|q[19]                                                                                                                                                ; 2       ;
; pc:PC|q[8]                                                                                                                                                 ; 2       ;
; pc:PC|q[7]                                                                                                                                                 ; 2       ;
; pc:PC|q[28]                                                                                                                                                ; 2       ;
; pc:PC|q[27]                                                                                                                                                ; 2       ;
; pc:PC|q[24]                                                                                                                                                ; 2       ;
; pc:PC|q[23]                                                                                                                                                ; 2       ;
; pc:PC|q[6]                                                                                                                                                 ; 2       ;
; pc:PC|q[5]                                                                                                                                                 ; 2       ;
; pc:PC|q[14]                                                                                                                                                ; 2       ;
; pc:PC|q[13]                                                                                                                                                ; 2       ;
; pc:PC|q[10]                                                                                                                                                ; 2       ;
; pc:PC|q[9]                                                                                                                                                 ; 2       ;
; pc:PC|q[17]                                                                                                                                                ; 2       ;
; pc:PC|q[26]                                                                                                                                                ; 2       ;
; pc:PC|q[25]                                                                                                                                                ; 2       ;
; pc:PC|q[22]                                                                                                                                                ; 2       ;
; pc:PC|q[21]                                                                                                                                                ; 2       ;
; pc:PC|q[4]                                                                                                                                                 ; 2       ;
; pc:PC|q[0]                                                                                                                                                 ; 2       ;
; pc:PC|q[3]                                                                                                                                                 ; 2       ;
; pc:PC|q[2]                                                                                                                                                 ; 2       ;
; pc:PC|q[1]                                                                                                                                                 ; 2       ;
; register:MAR|q[8]                                                                                                                                          ; 2       ;
; register:MAR|q[7]                                                                                                                                          ; 2       ;
; register:MAR|q[6]                                                                                                                                          ; 2       ;
; register:MAR|q[5]                                                                                                                                          ; 2       ;
; register:MAR|q[4]                                                                                                                                          ; 2       ;
; register:MAR|q[3]                                                                                                                                          ; 2       ;
; register:MAR|q[2]                                                                                                                                          ; 2       ;
; register:MAR|q[1]                                                                                                                                          ; 2       ;
; register:MAR|q[0]                                                                                                                                          ; 2       ;
; pc:PC|q[18]                                                                                                                                                ; 2       ;
; ALU:alu|Add1~9                                                                                                                                             ; 2       ;
; ALU:alu|Add0~121                                                                                                                                           ; 2       ;
; ALU:alu|Add0~117                                                                                                                                           ; 2       ;
; ALU:alu|Add0~113                                                                                                                                           ; 2       ;
; ALU:alu|Add0~109                                                                                                                                           ; 2       ;
; ALU:alu|Add0~105                                                                                                                                           ; 2       ;
; ALU:alu|Add0~101                                                                                                                                           ; 2       ;
; ALU:alu|Add0~97                                                                                                                                            ; 2       ;
; ALU:alu|Add0~93                                                                                                                                            ; 2       ;
; ALU:alu|Add0~89                                                                                                                                            ; 2       ;
; ALU:alu|Add0~85                                                                                                                                            ; 2       ;
; ALU:alu|Add0~81                                                                                                                                            ; 2       ;
; ALU:alu|Add0~77                                                                                                                                            ; 2       ;
; ALU:alu|Add0~73                                                                                                                                            ; 2       ;
; ALU:alu|Add0~69                                                                                                                                            ; 2       ;
; ALU:alu|Add0~29                                                                                                                                            ; 2       ;
; ALU:alu|Add0~25                                                                                                                                            ; 2       ;
; ALU:alu|Add0~21                                                                                                                                            ; 2       ;
; ALU:alu|Add0~17                                                                                                                                            ; 2       ;
; register:IR|q[16]                                                                                                                                          ; 2       ;
; register:IR|q[17]                                                                                                                                          ; 2       ;
; register:IR|q[15]                                                                                                                                          ; 2       ;
; pc:PC|q[31]                                                                                                                                                ; 2       ;
; pc:PC|q[29]                                                                                                                                                ; 2       ;
; pc:PC|q[30]                                                                                                                                                ; 2       ;
; ControlUnit:CU|present_state.000000~feeder                                                                                                                 ; 1       ;
; ControlUnit:CU|WideOr45~0                                                                                                                                  ; 1       ;
; register:ZLO|q~145                                                                                                                                         ; 1       ;
; register:ZLO|q~144                                                                                                                                         ; 1       ;
; register:ZLO|q~143                                                                                                                                         ; 1       ;
; register:ZLO|q~142                                                                                                                                         ; 1       ;
; register:ZLO|q~141                                                                                                                                         ; 1       ;
; register:ZLO|q~140                                                                                                                                         ; 1       ;
; register:ZLO|q~139                                                                                                                                         ; 1       ;
; register:ZLO|q~138                                                                                                                                         ; 1       ;
; register:ZLO|q~137                                                                                                                                         ; 1       ;
; register:ZLO|q~136                                                                                                                                         ; 1       ;
; register:ZLO|q~135                                                                                                                                         ; 1       ;
; register:ZLO|q~134                                                                                                                                         ; 1       ;
; register:ZLO|q~133                                                                                                                                         ; 1       ;
; register:ZLO|q~132                                                                                                                                         ; 1       ;
; register:ZLO|q~131                                                                                                                                         ; 1       ;
; register:ZLO|q~130                                                                                                                                         ; 1       ;
; register:ZLO|q~129                                                                                                                                         ; 1       ;
; register:ZLO|q~128                                                                                                                                         ; 1       ;
; register:ZLO|q~127                                                                                                                                         ; 1       ;
; register:ZLO|q~126                                                                                                                                         ; 1       ;
; register:ZLO|q~125                                                                                                                                         ; 1       ;
; register:ZLO|q~124                                                                                                                                         ; 1       ;
; register:ZLO|q~123                                                                                                                                         ; 1       ;
; register:ZLO|q~122                                                                                                                                         ; 1       ;
; register:ZLO|q~121                                                                                                                                         ; 1       ;
; register:ZLO|q~120                                                                                                                                         ; 1       ;
; register:ZLO|q~119                                                                                                                                         ; 1       ;
; register:ZLO|q~118                                                                                                                                         ; 1       ;
; ALU:alu|Mux63~6                                                                                                                                            ; 1       ;
; ALU:alu|Mux63~5                                                                                                                                            ; 1       ;
; Bus:bus|q[26]~65                                                                                                                                           ; 1       ;
; Bus:bus|q[25]~64                                                                                                                                           ; 1       ;
; Bus:bus|q[22]~63                                                                                                                                           ; 1       ;
; Bus:bus|q[21]~62                                                                                                                                           ; 1       ;
; Bus:bus|q[17]~61                                                                                                                                           ; 1       ;
; Bus:bus|q[14]~60                                                                                                                                           ; 1       ;
; Bus:bus|q[13]~59                                                                                                                                           ; 1       ;
; Bus:bus|q[10]~58                                                                                                                                           ; 1       ;
; Bus:bus|q[9]~57                                                                                                                                            ; 1       ;
; Bus:bus|q[6]~56                                                                                                                                            ; 1       ;
; Bus:bus|q[5]~55                                                                                                                                            ; 1       ;
; Bus:bus|q[24]~54                                                                                                                                           ; 1       ;
; Bus:bus|q[23]~53                                                                                                                                           ; 1       ;
; Bus:bus|q[20]~52                                                                                                                                           ; 1       ;
; Bus:bus|q[19]~51                                                                                                                                           ; 1       ;
; Bus:bus|q[16]~50                                                                                                                                           ; 1       ;
; Bus:bus|q[15]~49                                                                                                                                           ; 1       ;
; Bus:bus|q[12]~48                                                                                                                                           ; 1       ;
; Bus:bus|q[11]~47                                                                                                                                           ; 1       ;
; Bus:bus|q[8]~46                                                                                                                                            ; 1       ;
; Bus:bus|q[7]~45                                                                                                                                            ; 1       ;
; Bus:bus|q[4]~44                                                                                                                                            ; 1       ;
; Bus:bus|q[0]~43                                                                                                                                            ; 1       ;
; Bus:bus|q[3]~42                                                                                                                                            ; 1       ;
; Bus:bus|q[2]~41                                                                                                                                            ; 1       ;
; Bus:bus|q[1]~40                                                                                                                                            ; 1       ;
; Bus:bus|q[18]~39                                                                                                                                           ; 1       ;
; Bus:bus|q[27]~38                                                                                                                                           ; 1       ;
; Bus:bus|q[28]~37                                                                                                                                           ; 1       ;
; Bus:bus|q[31]~36                                                                                                                                           ; 1       ;
; Bus:bus|q[29]~35                                                                                                                                           ; 1       ;
; Bus:bus|q[30]~34                                                                                                                                           ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux261~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux261~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux226~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux226~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux191~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux191~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux156~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux156~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux121~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux121~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux86~1                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux86~0                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux262~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux262~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux227~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux227~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux192~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux192~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux157~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux157~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux122~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux122~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux87~1                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux87~0                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux195~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux195~0                                                                                                                        ; 1       ;
; ALU:alu|NonRestoringDivision:div|M[30]~2                                                                                                                   ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux160~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux160~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux125~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux125~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux90~1                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux90~0                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux161~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux161~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux126~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux126~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux91~1                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux91~0                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux362~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux327~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux327~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux292~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux292~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux257~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux257~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux222~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux222~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux187~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux187~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux152~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux152~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux117~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux117~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux82~3                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux82~2                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux328~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux328~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux293~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux293~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux258~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux258~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux223~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux223~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux188~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux188~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux153~3                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux153~2                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux118~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux118~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux83~1                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux83~0                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux390~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux390~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux320~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux320~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux285~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux285~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux250~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux250~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux215~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux215~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux180~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux180~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux145~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux145~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux110~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux110~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux75~1                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux75~0                                                                                                                         ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux393~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux393~0                                                                                                                        ; 1       ;
; ALU:alu|NonRestoringDivision:div|M[30]~1                                                                                                                   ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux323~1                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux323~0                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux288~4                                                                                                                        ; 1       ;
; ALU:alu|BoothAlgorithm:mul|Mux288~3                                                                                                                        ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------------------+----------------------------------+----------------------+-----------------+-----------------+
; Name                                                                      ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                   ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------------------+----------------------------------+----------------------+-----------------+-----------------+
; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_2ed1:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 2           ; 0          ; db/elec374-lab.ram0_RAM_15119.hdl.mif ; M10K_X46_Y17_N0, M10K_X46_Y16_N0 ; Don't care           ; New data        ; New data        ;
+---------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------------------+----------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 8,091 / 140,056 ( 6 % ) ;
; C12 interconnects          ; 123 / 6,048 ( 2 % )     ;
; C2 interconnects           ; 2,345 / 54,648 ( 4 % )  ;
; C4 interconnects           ; 1,255 / 25,920 ( 5 % )  ;
; Local interconnects        ; 747 / 36,960 ( 2 % )    ;
; R14 interconnects          ; 311 / 5,984 ( 5 % )     ;
; R3 interconnects           ; 3,540 / 60,192 ( 6 % )  ;
; R6 interconnects           ; 5,244 / 127,072 ( 4 % ) ;
+----------------------------+-------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 570 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 365 / 9,504 ( 4 % )     ;
; Spine clocks                 ; 3 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 32           ; 0            ; 32           ; 0            ; 0            ; 74        ; 32           ; 0            ; 74        ; 74        ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 42           ; 74           ; 42           ; 74           ; 74           ; 0         ; 42           ; 74           ; 0         ; 0         ; 74           ; 34           ; 74           ; 74           ; 74           ; 74           ; 34           ; 74           ; 74           ; 74           ; 74           ; 34           ; 74           ; 74           ; 74           ; 74           ; 74           ; 74           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Inport[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Inport[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[10]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[11]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[12]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[13]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[14]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OutportData[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                          ;
+--------------------------------------------------------------+-------------------------------------+-------------------+
; Source Clock(s)                                              ; Destination Clock(s)                ; Delay Added in ns ;
+--------------------------------------------------------------+-------------------------------------+-------------------+
; ControlUnit:CU|BAout                                         ; clk                                 ; 556.7             ;
; ControlUnit:CU|present_state.000000                          ; clk                                 ; 435.7             ;
; clk,ControlUnit:CU|present_state.000000,ControlUnit:CU|BAout ; clk                                 ; 111.6             ;
; clk,ControlUnit:CU|BAout                                     ; clk                                 ; 100.4             ;
; clk                                                          ; clk                                 ; 60.4              ;
; clk                                                          ; ControlUnit:CU|present_state.000000 ; 49.2              ;
; clk,ControlUnit:CU|present_state.000000,ControlUnit:CU|Gra   ; ControlUnit:CU|BAout                ; 24.9              ;
+--------------------------------------------------------------+-------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+--------------------------------------+--------------------------------------+-------------------+
; Source Register                      ; Destination Register                 ; Delay Added in ns ;
+--------------------------------------+--------------------------------------+-------------------+
; Bus:bus|q[8]                         ; register:ZLO|q[24]                   ; 11.364            ;
; Bus:bus|q[3]                         ; register:ZLO|q[24]                   ; 11.052            ;
; Bus:bus|q[7]                         ; register:ZLO|q[24]                   ; 10.850            ;
; Bus:bus|q[30]                        ; register:ZLO|q[24]                   ; 10.032            ;
; Bus:bus|q[29]                        ; register:ZLO|q[24]                   ; 10.032            ;
; Bus:bus|q[31]                        ; register:ZLO|q[24]                   ; 10.032            ;
; Bus:bus|q[4]                         ; register:ZLO|q[24]                   ; 9.937             ;
; register:Y|q[19]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[24]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[21]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[22]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[27]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[26]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[18]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[30]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[29]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[25]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[28]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[23]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[20]                     ; register:ZLO|q[18]                   ; 8.208             ;
; register:Y|q[31]                     ; register:ZLO|q[18]                   ; 8.208             ;
; Bus:bus|q[2]                         ; register:ZLO|q[18]                   ; 8.208             ;
; Bus:bus|q[1]                         ; register:ZLO|q[18]                   ; 8.208             ;
; Bus:bus|q[0]                         ; register:ZLO|q[18]                   ; 8.208             ;
; Bus:bus|q[19]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[24]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[22]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[27]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[26]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[18]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[25]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[21]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[23]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[20]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[17]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[15]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[14]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[13]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[12]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[11]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[10]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[9]                         ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[6]                         ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[5]                         ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[16]                        ; register:ZLO|q[24]                   ; 7.891             ;
; Bus:bus|q[28]                        ; register:ZLO|q[24]                   ; 7.891             ;
; register:Y|q[17]                     ; register:ZLO|q[15]                   ; 3.995             ;
; register:Y|q[15]                     ; register:ZLO|q[15]                   ; 3.995             ;
; register:Y|q[16]                     ; register:ZLO|q[15]                   ; 3.995             ;
; register:Y|q[14]                     ; register:ZLO|q[27]                   ; 3.679             ;
; register:Y|q[12]                     ; register:ZLO|q[27]                   ; 3.679             ;
; register:Y|q[13]                     ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[2]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[6]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[7]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[5]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[4]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[11]                     ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[9]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[10]                     ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[3]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[1]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[0]                      ; register:ZLO|q[25]                   ; 3.673             ;
; register:Y|q[8]                      ; register:ZLO|q[25]                   ; 3.673             ;
; ControlUnit:CU|aluControl[2]         ; register:ZLO|q[31]                   ; 3.082             ;
; ControlUnit:CU|present_state.000000  ; ControlUnit:CU|present_state.muldiv4 ; 2.790             ;
; ControlUnit:CU|read                  ; MDR:MDR|Q[22]                        ; 2.786             ;
; ControlUnit:CU|aluControl[0]         ; register:ZLO|q[27]                   ; 2.600             ;
; ControlUnit:CU|aluControl[1]         ; register:ZLO|q[27]                   ; 2.468             ;
; ControlUnit:CU|present_state.T1      ; ControlUnit:CU|IncPC                 ; 2.272             ;
; ControlUnit:CU|present_state.T0      ; ControlUnit:CU|IncPC                 ; 2.272             ;
; ControlUnit:CU|present_state.ALUi3   ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.ALUi4   ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.notneg3 ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.notneg4 ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.st3     ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.st4     ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.ld3     ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.ld4     ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.ldi3    ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.ldi4    ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.muldiv3 ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.muldiv4 ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.ALU3    ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.ALU4    ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.br4     ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|present_state.br5     ; ControlUnit:CU|Yin                   ; 2.106             ;
; ControlUnit:CU|aluControl[3]         ; register:ZLO|q[17]                   ; 1.995             ;
; ControlUnit:CU|aluControl[4]         ; register:ZLO|q[17]                   ; 1.989             ;
; ControlUnit:CU|present_state.jal4    ; ControlUnit:CU|R15inC                ; 1.774             ;
; ControlUnit:CU|present_state.jal3    ; ControlUnit:CU|R15inC                ; 1.774             ;
; ControlUnit:CU|BAout                 ; Bus:bus|q[15]                        ; 1.767             ;
; SE:SelectAndEncode|decode[3]         ; Bus:bus|q[15]                        ; 1.767             ;
; SE:SelectAndEncode|decode[0]         ; Bus:bus|q[15]                        ; 1.767             ;
; SE:SelectAndEncode|decode[2]         ; Bus:bus|q[15]                        ; 1.767             ;
; SE:SelectAndEncode|decode[1]         ; Bus:bus|q[15]                        ; 1.767             ;
; ControlUnit:CU|Rout                  ; Bus:bus|q[15]                        ; 1.767             ;
; ControlUnit:CU|clear                 ; register:IR|q[27]                    ; 1.739             ;
; ControlUnit:CU|present_state.ld5     ; ControlUnit:CU|MARin                 ; 1.722             ;
; ControlUnit:CU|present_state.ld6     ; ControlUnit:CU|MARin                 ; 1.722             ;
+--------------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "elec374-lab"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 42 pins of 74 total pins
    Info (169086): Pin Inport[8] not assigned to an exact location on the device
    Info (169086): Pin Inport[9] not assigned to an exact location on the device
    Info (169086): Pin Inport[10] not assigned to an exact location on the device
    Info (169086): Pin Inport[11] not assigned to an exact location on the device
    Info (169086): Pin Inport[12] not assigned to an exact location on the device
    Info (169086): Pin Inport[13] not assigned to an exact location on the device
    Info (169086): Pin Inport[14] not assigned to an exact location on the device
    Info (169086): Pin Inport[15] not assigned to an exact location on the device
    Info (169086): Pin Inport[16] not assigned to an exact location on the device
    Info (169086): Pin Inport[17] not assigned to an exact location on the device
    Info (169086): Pin Inport[18] not assigned to an exact location on the device
    Info (169086): Pin Inport[19] not assigned to an exact location on the device
    Info (169086): Pin Inport[20] not assigned to an exact location on the device
    Info (169086): Pin Inport[21] not assigned to an exact location on the device
    Info (169086): Pin Inport[22] not assigned to an exact location on the device
    Info (169086): Pin Inport[23] not assigned to an exact location on the device
    Info (169086): Pin Inport[24] not assigned to an exact location on the device
    Info (169086): Pin Inport[25] not assigned to an exact location on the device
    Info (169086): Pin Inport[26] not assigned to an exact location on the device
    Info (169086): Pin Inport[27] not assigned to an exact location on the device
    Info (169086): Pin Inport[28] not assigned to an exact location on the device
    Info (169086): Pin Inport[29] not assigned to an exact location on the device
    Info (169086): Pin Inport[30] not assigned to an exact location on the device
    Info (169086): Pin Inport[31] not assigned to an exact location on the device
    Info (169086): Pin OutportData[7] not assigned to an exact location on the device
    Info (169086): Pin OutportData[15] not assigned to an exact location on the device
    Info (169086): Pin OutportData[16] not assigned to an exact location on the device
    Info (169086): Pin OutportData[17] not assigned to an exact location on the device
    Info (169086): Pin OutportData[18] not assigned to an exact location on the device
    Info (169086): Pin OutportData[19] not assigned to an exact location on the device
    Info (169086): Pin OutportData[20] not assigned to an exact location on the device
    Info (169086): Pin OutportData[21] not assigned to an exact location on the device
    Info (169086): Pin OutportData[22] not assigned to an exact location on the device
    Info (169086): Pin OutportData[23] not assigned to an exact location on the device
    Info (169086): Pin OutportData[24] not assigned to an exact location on the device
    Info (169086): Pin OutportData[25] not assigned to an exact location on the device
    Info (169086): Pin OutportData[26] not assigned to an exact location on the device
    Info (169086): Pin OutportData[27] not assigned to an exact location on the device
    Info (169086): Pin OutportData[28] not assigned to an exact location on the device
    Info (169086): Pin OutportData[29] not assigned to an exact location on the device
    Info (169086): Pin OutportData[30] not assigned to an exact location on the device
    Info (169086): Pin OutportData[31] not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 246 fanout uses global clock CLKCTRL_G14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 85 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'elec374-lab.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 1.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X33_Y11 to location X43_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.63 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 2A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 9 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location L1 (pad PAD_21): Pin OutportData[28] of type output uses 2.5 V I/O standard
        Info (169220): Location N1 (pad PAD_24): Pin led[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U1 (pad PAD_25): Pin led[7] of type output uses 2.5 V I/O standard
        Info (169220): Location N2 (pad PAD_26): Pin led[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U2 (pad PAD_27): Pin led[6] of type output uses 2.5 V I/O standard
        Info (169220): Location W2 (pad PAD_28): Pin led[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA1 (pad PAD_29): Pin led[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y3 (pad PAD_30): Pin led[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA2 (pad PAD_31): Pin led[0] of type output uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/elec374-Lab/output_files/elec374-lab.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5692 megabytes
    Info: Processing ended: Thu Mar 30 13:47:06 2023
    Info: Elapsed time: 00:01:01
    Info: Total CPU time (on all processors): 00:01:00


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/elec374-Lab/output_files/elec374-lab.fit.smsg.


