41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 88 10 0 \NUL
Sanli, John
22 12 54 52 34 0 \NUL
jsanli
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
19 9 311 68 292 0
wadr_1
19 11 246 70 227 0
wadr_0
19 11 201 70 182 0
update
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 88 10 0 \NUL
Sanli, John
22 12 54 52 34 0 \NUL
jsanli
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 335 196 394 177 0
kpad_1
19 328 284 387 265 0
kpad_2
19 334 377 393 358 0
kpad_3
19 347 87 406 68 0
kpad_0
24 424 127 473 55 1 1 1
24 430 238 479 166 1 1 1
24 433 326 482 254 1 1 1
24 423 417 472 345 1 1 1
5 82 264 131 215 0
5 85 336 134 287 0
3 140 291 189 242 0 0
19 311 229 370 210 0
clear
15 266 72 315 23
5 385 253 434 204 0
15 331 374 380 325
15 319 279 368 230
15 335 186 384 137
19 306 410 365 391 0
clear
5 383 439 432 390 0
19 311 319 370 300 0
clear
5 390 341 439 292 0
19 318 126 377 107 0
clear
5 381 141 430 92 0
3 186 243 235 194 0 0
31 629 133 678 48 0 2
19 514 126 573 107 0
sel
20 708 100 767 81 0
reg0_0
19 523 80 582 61 0
alu_0
14 525 165 574 116
31 647 228 696 143 0 2
19 532 221 591 202 0
sel
20 726 195 785 176 0
reg0_1
19 554 181 613 162 0
alu_1
14 543 260 592 211
31 639 343 688 258 0 2
19 524 336 583 317 0
sel
20 718 310 777 291 0
reg0_2
19 533 290 592 271 0
alu_2
14 535 375 584 326
31 632 464 681 379 0 2
19 517 457 576 438 0
sel
20 711 431 770 412 0
reg0_3
19 553 410 612 391 0
alu_3
14 528 496 577 447
22 330 38 606 18 0 \NUL
Register 0 Update Clear and Select Circuit
22 34 369 196 349 0 \NUL
Register Selection Logic
22 145 461 493 441 0 \NUL
Flip Flops Execute Based On Previous Logic or Clear
22 273 538 786 518 0 \NUL
Muxes Determine State of Sel Bit to Output Proper Bits to all 4 Register Values
1 425 75 403 77
1 431 186 391 186
1 83 239 67 236
1 65 301 86 311
1 141 252 128 239
1 131 311 141 280
1 384 274 434 274
1 424 365 390 367
1 386 228 367 219
1 438 57 312 47
1 381 161 444 168
1 447 256 365 254
1 437 347 377 349
1 384 414 362 400
1 391 316 367 309
1 382 116 374 116
1 431 228 444 234
1 436 316 447 322
1 437 413 429 414
1 427 116 438 123
1 187 232 186 266
1 431 204 232 218
1 232 218 425 93
1 434 292 232 218
1 424 383 232 218
1 67 191 187 204
1 675 87 709 90
1 470 75 630 93
1 570 116 630 117
1 630 87 579 70
1 571 140 630 129
1 693 182 727 185
1 588 211 648 212
1 648 182 610 171
1 589 235 648 224
1 476 186 648 188
1 685 297 719 300
1 580 326 640 327
1 640 297 589 280
1 581 350 640 339
1 479 274 640 303
1 678 418 712 421
1 573 447 633 448
1 633 418 609 400
1 574 471 633 460
1 633 424 469 365
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 88 10 0 \NUL
Sanli, John
22 12 54 52 34 0 \NUL
jsanli
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 9 311 68 292 0
wadr_1
19 11 246 70 227 0
wadr_0
19 335 196 394 177 0
kpad_1
19 328 284 387 265 0
kpad_2
19 334 377 393 358 0
kpad_3
24 430 238 479 166 1 1 1
24 433 326 482 254 1 1 1
24 423 417 472 345 1 1 1
5 85 336 134 287 0
3 140 291 189 242 0 0
19 311 229 370 210 0
clear
5 385 253 434 204 0
3 186 243 235 194 0 0
15 331 374 380 325
15 319 279 368 230
15 335 186 384 137
19 306 410 365 391 0
clear
5 383 439 432 390 0
19 311 319 370 300 0
clear
5 390 341 439 292 0
15 266 72 315 23
19 347 87 406 68 0
kpad_0
24 424 127 473 55 1 1 1
19 318 126 377 107 0
clear
5 381 141 430 92 0
19 11 201 70 182 0
update
31 629 133 678 48 0 2
19 514 126 573 107 0
sel
20 708 100 767 81 0
reg1_0
19 523 80 582 61 0
alu_0
14 525 165 574 116
31 647 228 696 143 0 2
19 532 221 591 202 0
sel
20 726 195 785 176 0
reg1_1
19 554 181 613 162 0
alu_1
14 543 260 592 211
31 639 343 688 258 0 2
19 524 336 583 317 0
sel
20 718 310 777 291 0
reg1_2
19 533 290 592 271 0
alu_2
14 535 375 584 326
31 632 464 681 379 0 2
19 517 457 576 438 0
sel
20 711 431 770 412 0
reg1_3
19 553 410 612 391 0
alu_3
14 528 496 577 447
22 342 31 618 11 0 \NUL
Register 1 Update Clear and Select Circuit
1 431 186 391 186
1 65 301 86 311
1 131 311 141 280
1 384 274 434 274
1 424 365 390 367
1 386 228 367 219
1 187 232 186 266
1 431 204 232 218
1 232 218 425 93
1 434 292 232 218
1 424 383 232 218
1 381 161 444 168
1 447 256 365 254
1 437 347 377 349
1 384 414 362 400
1 391 316 367 309
1 431 228 444 234
1 436 316 447 322
1 437 413 429 414
1 425 75 403 77
1 312 47 438 57
1 67 236 141 252
1 382 116 374 116
1 438 123 427 116
1 675 87 709 90
1 470 75 630 93
1 570 116 630 117
1 630 87 579 70
1 571 140 630 129
1 693 182 727 185
1 588 211 648 212
1 648 182 610 171
1 589 235 648 224
1 476 186 648 188
1 685 297 719 300
1 580 326 640 327
1 640 297 589 280
1 581 350 640 339
1 479 274 640 303
1 678 418 712 421
1 573 447 633 448
1 633 418 609 400
1 574 471 633 460
1 633 424 469 365
1 187 204 67 191
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 88 10 0 \NUL
Sanli, John
22 12 54 52 34 0 \NUL
jsanli
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 9 311 68 292 0
wadr_1
19 11 246 70 227 0
wadr_0
19 335 196 394 177 0
kpad_1
19 328 284 387 265 0
kpad_2
19 334 377 393 358 0
kpad_3
24 430 238 479 166 1 1 1
24 433 326 482 254 1 1 1
24 423 417 472 345 1 1 1
5 80 272 129 223 0
3 140 291 189 242 0 0
19 311 229 370 210 0
clear
5 385 253 434 204 0
3 186 243 235 194 0 0
15 331 374 380 325
15 319 279 368 230
15 335 186 384 137
19 306 410 365 391 0
clear
5 383 439 432 390 0
19 311 319 370 300 0
clear
5 390 341 439 292 0
15 266 72 315 23
19 347 87 406 68 0
kpad_0
24 424 127 473 55 1 1 1
19 318 126 377 107 0
clear
5 381 141 430 92 0
19 19 207 78 188 0
update
31 629 133 678 48 0 2
19 514 126 573 107 0
sel
20 708 100 767 81 0
reg2_0
19 523 80 582 61 0
alu_0
14 525 165 574 116
31 647 228 696 143 0 2
19 532 221 591 202 0
sel
20 726 195 785 176 0
reg2_1
19 554 181 613 162 0
alu_1
14 543 260 592 211
31 639 343 688 258 0 2
19 524 336 583 317 0
sel
20 718 310 777 291 0
reg2_2
19 533 290 592 271 0
alu_2
14 535 375 584 326
31 632 464 681 379 0 2
19 517 457 576 438 0
sel
20 711 431 770 412 0
reg2_3
19 553 410 612 391 0
alu_3
14 528 496 577 447
22 348 43 624 23 0 \NUL
Register 2 Update Clear and Select Circuit
1 431 186 391 186
1 384 274 434 274
1 424 365 390 367
1 386 228 367 219
1 187 232 186 266
1 431 204 232 218
1 232 218 425 93
1 434 292 232 218
1 424 383 232 218
1 381 161 444 168
1 447 256 365 254
1 437 347 377 349
1 384 414 362 400
1 391 316 367 309
1 431 228 444 234
1 436 316 447 322
1 437 413 429 414
1 425 75 403 77
1 312 47 438 57
1 382 116 374 116
1 438 123 427 116
1 141 252 126 247
1 67 236 81 247
1 141 280 65 301
1 187 204 75 197
1 675 87 709 90
1 470 75 630 93
1 570 116 630 117
1 630 87 579 70
1 571 140 630 129
1 693 182 727 185
1 588 211 648 212
1 648 182 610 171
1 589 235 648 224
1 476 186 648 188
1 685 297 719 300
1 580 326 640 327
1 640 297 589 280
1 581 350 640 339
1 479 274 640 303
1 678 418 712 421
1 573 447 633 448
1 633 418 609 400
1 574 471 633 460
1 633 424 469 365
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 88 10 0 \NUL
Sanli, John
22 12 54 52 34 0 \NUL
jsanli
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 9 311 68 292 0
wadr_1
19 11 246 70 227 0
wadr_0
19 335 196 394 177 0
kpad_1
19 328 284 387 265 0
kpad_2
19 334 377 393 358 0
kpad_3
24 430 238 479 166 1 1 1
24 433 326 482 254 1 1 1
24 423 417 472 345 1 1 1
3 140 291 189 242 0 0
19 311 229 370 210 0
clear
5 385 253 434 204 0
3 186 243 235 194 0 0
15 331 374 380 325
15 319 279 368 230
15 335 186 384 137
19 306 410 365 391 0
clear
5 383 439 432 390 0
19 311 319 370 300 0
clear
5 390 341 439 292 0
15 266 72 315 23
19 347 87 406 68 0
kpad_0
24 424 127 473 55 1 1 1
19 318 126 377 107 0
clear
5 381 141 430 92 0
19 11 201 70 182 0
update
31 629 133 678 48 0 2
19 514 126 573 107 0
sel
20 708 100 767 81 0
reg3_0
19 523 80 582 61 0
alu_0
14 525 165 574 116
31 647 228 696 143 0 2
19 532 221 591 202 0
sel
20 726 195 785 176 0
reg3_1
19 554 181 613 162 0
alu_1
14 543 260 592 211
31 639 343 688 258 0 2
19 524 336 583 317 0
sel
20 718 310 777 291 0
reg3_2
19 533 290 592 271 0
alu_2
14 535 375 584 326
31 632 464 681 379 0 2
19 517 457 576 438 0
sel
20 711 431 770 412 0
reg3_3
19 553 410 612 391 0
alu_3
14 528 496 577 447
22 343 38 619 18 0 \NUL
Register 3 Update Clear and Select Circuit
1 431 186 391 186
1 384 274 434 274
1 424 365 390 367
1 386 228 367 219
1 187 232 186 266
1 431 204 232 218
1 232 218 425 93
1 434 292 232 218
1 424 383 232 218
1 381 161 444 168
1 447 256 365 254
1 437 347 377 349
1 384 414 362 400
1 391 316 367 309
1 431 228 444 234
1 436 316 447 322
1 437 413 429 414
1 425 75 403 77
1 312 47 438 57
1 67 236 141 252
1 382 116 374 116
1 438 123 427 116
1 65 301 141 280
1 675 87 709 90
1 470 75 630 93
1 570 116 630 117
1 630 87 579 70
1 571 140 630 129
1 693 182 727 185
1 588 211 648 212
1 648 182 610 171
1 589 235 648 224
1 476 186 648 188
1 685 297 719 300
1 580 326 640 327
1 640 297 589 280
1 581 350 640 339
1 479 274 640 303
1 678 418 712 421
1 573 447 633 448
1 633 418 609 400
1 574 471 633 460
1 633 424 469 365
1 187 204 67 191
38 6
19 40 399 99 380 0
adr1_1
19 40 365 99 346 0
adr1_0
31 453 303 502 218 0 1
19 39 265 98 246 0
reg1_0
19 39 321 98 302 0
reg0_0
19 29 295 88 276 0
reg2_0
19 50 209 109 190 0
reg3_0
20 597 268 656 249 0
in1_0
19 20 587 79 568 0
adr1_1
19 21 560 80 541 0
adr1_0
31 462 497 511 412 0 1
19 25 462 84 443 0
reg1_1
19 30 520 89 501 0
reg0_1
19 15 492 74 473 0
reg2_1
19 45 435 104 416 0
reg3_1
20 602 460 661 441 0
in1_1
19 34 775 93 756 0
adr1_1
19 28 745 87 726 0
adr1_0
31 466 706 515 621 0 1
19 34 658 93 639 0
reg1_2
19 39 712 98 693 0
reg0_2
19 24 688 83 669 0
reg2_2
19 49 628 108 609 0
reg3_2
20 603 671 662 652 0
in1_2
19 58 971 117 952 0
adr1_1
19 79 931 138 912 0
adr1_0
31 470 876 519 791 0 1
19 31 841 90 822 0
reg1_3
19 28 902 87 883 0
reg0_3
19 21 871 80 852 0
reg2_3
19 34 809 93 790 0
reg3_3
20 611 841 670 822 0
in1_3
14 380 552 429 503
14 371 358 420 309
14 387 757 436 708
14 420 998 469 949
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 88 10 0 \NUL
Sanli, John
22 12 54 52 34 0 \NUL
jsanli
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 314 123 455 103 0 \NUL
Read Register 1 Mux
22 259 392 698 372 0 \NUL
4:1 Mux Determines What Register is Selected to Be the First Input
1 454 251 95 255
1 454 257 85 285
1 499 257 598 258
1 463 445 81 452
1 463 451 71 482
1 508 451 603 450
1 467 654 90 648
1 467 660 80 678
1 512 660 604 661
1 471 824 87 831
1 471 830 77 861
1 516 830 612 831
1 463 493 426 527
1 417 333 454 299
1 433 732 467 702
1 466 973 471 872
1 96 355 454 281
1 454 287 96 389
1 77 550 463 475
1 463 481 76 577
1 84 735 467 684
1 467 690 90 765
1 135 921 471 854
1 114 961 471 860
1 106 199 454 245
1 454 263 95 311
1 101 425 463 439
1 463 457 86 510
1 105 618 467 648
1 95 702 467 666
1 90 799 471 818
1 471 836 84 892
38 7
19 38 380 97 361 0
adr2_1
19 38 346 97 327 0
adr2_0
31 475 281 524 196 0 1
19 37 246 96 227 0
reg1_0
19 37 302 96 283 0
reg0_0
19 27 276 86 257 0
reg2_0
19 48 190 107 171 0
reg3_0
20 609 245 668 226 0
in2_0
19 18 568 77 549 0
adr2_1
19 19 541 78 522 0
adr2_0
31 490 485 539 400 0 1
19 23 443 82 424 0
reg1_1
19 28 501 87 482 0
reg0_1
19 13 473 72 454 0
reg2_1
19 43 416 102 397 0
reg3_1
20 636 450 695 431 0
in2_1
19 32 756 91 737 0
adr2_1
19 26 726 85 707 0
adr2_0
31 318 675 367 590 0 1
19 32 639 91 620 0
reg1_2
19 37 693 96 674 0
reg0_2
19 22 669 81 650 0
reg2_2
19 47 609 106 590 0
reg3_2
20 532 664 591 645 0
in2_2
19 56 952 115 933 0
adr2_1
19 77 912 136 893 0
adr2_0
31 468 857 517 772 0 1
19 29 822 88 803 0
reg1_3
19 26 883 85 864 0
reg0_3
19 19 852 78 833 0
reg2_3
19 32 790 91 771 0
reg3_3
20 730 821 789 802 0
in2_3
14 420 521 469 472
14 419 328 468 279
14 262 727 311 678
14 423 977 472 928
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 88 10 0 \NUL
Sanli, John
22 12 54 52 34 0 \NUL
jsanli
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 342 137 483 117 0 \NUL
Read Register 2 Mux
1 476 229 93 236
1 476 235 83 266
1 521 235 610 235
1 491 433 79 433
1 491 439 69 463
1 536 439 637 440
1 319 623 88 629
1 319 629 78 659
1 364 629 533 654
1 469 805 85 812
1 469 811 75 842
1 514 811 731 811
1 491 481 466 496
1 465 303 476 277
1 308 702 319 671
1 469 952 469 853
1 94 336 476 259
1 476 265 94 370
1 75 531 491 463
1 491 469 74 558
1 82 716 319 653
1 319 659 88 746
1 133 902 469 835
1 112 942 469 841
1 104 180 476 223
1 476 241 93 292
1 99 406 491 427
1 491 445 84 491
1 103 599 319 617
1 93 683 319 635
1 88 780 469 799
1 469 817 82 873
38 8
19 28 186 87 167 0
in2_0
19 24 278 83 259 0
in2_1
19 20 374 79 355 0
in2_2
19 24 496 83 477 0
in2_3
3 228 163 277 114 0 0
3 228 215 277 166 0 0
3 226 261 275 212 0 0
3 222 309 271 260 0 0
3 226 357 275 308 0 0
3 223 409 272 360 0 0
3 221 465 270 416 0 0
3 222 529 271 480 0 0
4 325 493 374 444 0 0
4 326 386 375 337 0 0
4 320 300 369 251 0 0
4 333 194 382 145 0 0
5 125 421 174 372 0
5 109 311 158 262 0
5 133 219 182 170 0
14 37 134 86 85
19 30 159 89 140 0
in1_0
19 28 211 87 192 0
in1_0
19 27 234 86 215 0
in2_0
19 25 254 84 235 0
in1_0
5 122 552 171 503 0
19 22 301 81 282 0
in1_0
19 21 324 80 305 0
in2_1
19 19 347 78 328 0
in1_0
19 23 402 82 383 0
in1_0
19 21 433 80 414 0
in2_2
19 24 461 83 442 0
in1_0
19 21 532 80 513 0
in1_0
3 586 152 635 103 0 0
14 389 120 438 71
19 382 145 441 126 0
in1_1
19 416 199 475 180 0
in1_1
5 498 214 547 165 0
3 583 205 632 156 0 0
19 419 252 478 233 0
in1_1
3 587 255 636 206 0 0
19 436 293 495 274 0
in1_1
5 512 310 561 261 0
3 579 299 628 250 0 0
19 430 342 489 323 0
in1_1
3 583 349 632 300 0 0
19 451 391 510 372 0
in1_1
5 514 403 563 354 0
3 587 393 636 344 0 0
19 402 436 461 417 0
in1_1
3 591 443 640 394 0 0
19 468 488 527 469 0
in1_1
5 526 503 575 454 0
3 585 492 634 443 0 0
4 745 174 794 125 0 0
4 710 286 759 237 0 0
4 737 368 786 319 0 0
4 735 464 784 415 0 0
3 1063 181 1112 132 0 0
14 866 149 915 100
19 859 174 918 155 0
in1_2
19 893 228 952 209 0
in1_2
5 975 243 1024 194 0
3 1060 234 1109 185 0 0
19 886 277 945 258 0
in1_2
3 1064 284 1113 235 0 0
19 913 322 972 303 0
in1_2
5 989 339 1038 290 0
3 1056 328 1105 279 0 0
19 893 372 952 353 0
in1_2
3 1060 378 1109 329 0 0
19 928 420 987 401 0
in1_2
5 991 432 1040 383 0
3 1064 422 1113 373 0 0
19 924 466 983 447 0
in1_2
3 1068 472 1117 423 0 0
19 945 517 1004 498 0
in1_2
5 1003 532 1052 483 0
3 1062 521 1111 472 0 0
4 1222 203 1271 154 0 0
4 1224 305 1273 256 0 0
4 1223 396 1272 347 0 0
4 1212 493 1261 444 0 0
14 848 259 897 210
14 874 349 923 300
14 441 232 490 183
3 1537 198 1586 149 0 0
14 1340 166 1389 117
19 1333 191 1392 172 0
in1_2
19 1367 245 1426 226 0
in1_2
5 1449 260 1498 211 0
3 1534 251 1583 202 0 0
19 1349 294 1408 275 0
in1_2
3 1538 301 1587 252 0 0
19 1387 339 1446 320 0
in1_2
5 1463 356 1512 307 0
3 1530 345 1579 296 0 0
19 1374 389 1433 370 0
in1_2
3 1534 395 1583 346 0 0
19 1402 437 1461 418 0
in1_2
5 1465 449 1514 400 0
3 1538 439 1587 390 0 0
19 1399 487 1458 468 0
in1_2
3 1542 489 1591 440 0 0
19 1419 534 1478 515 0
in1_2
5 1477 549 1526 500 0
3 1536 538 1585 489 0 0
4 1696 220 1745 171 0 0
4 1698 322 1747 273 0 0
4 1697 413 1746 364 0 0
4 1686 510 1735 461 0 0
14 1322 276 1371 227
14 1348 366 1397 317
14 1464 470 1513 421
20 1834 203 1893 184 0
alu_0
20 1836 275 1895 256 0
alu_1
20 1823 373 1882 354 0
alu_2
20 1842 448 1901 429 0
alu_3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 88 10 0 \NUL
Sanli, John
22 12 54 52 34 0 \NUL
jsanli
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 358 52 521 32 0 \NUL
Left Ariithmetic Shift ALU
22 19 599 1755 579 0 \NUL
Single Left Arithmetic Shift Connected to Double Left Arithmetic Shift Connected to Triple Aritmetic Shift Connected to Quadruple Arithmetic Shift. Each Bit in the First Input Apllies to each Respective Shift Circuit Based On Signifcance. The Shifts Apply to the Second Input
1 83 109 229 124
1 86 149 229 152
1 84 176 229 176
1 134 194 84 201
1 229 204 179 194
1 227 222 83 224
1 227 250 81 244
1 223 270 80 268
1 110 286 78 291
1 223 298 155 286
1 227 318 77 314
1 75 337 227 346
1 224 370 76 364
1 126 396 79 392
1 224 398 171 396
1 77 423 222 426
1 80 451 222 454
1 80 486 223 490
1 77 522 123 527
1 223 518 168 527
1 334 155 274 138
1 274 190 334 183
1 272 236 321 261
1 268 284 321 289
1 272 332 327 347
1 269 384 327 375
1 267 440 326 454
1 268 504 326 482
1 435 95 587 113
1 438 135 587 141
1 584 166 379 169
1 499 189 472 189
1 584 194 544 189
1 475 242 588 244
1 513 285 492 283
1 580 288 558 285
1 486 332 584 338
1 515 378 507 381
1 588 382 560 378
1 458 426 592 432
1 527 478 524 478
1 586 481 572 478
1 580 260 366 275
1 371 468 586 453
1 746 135 632 127
1 629 180 746 163
1 711 247 633 230
1 625 274 711 275
1 629 324 738 329
1 738 357 633 368
1 637 418 736 425
1 736 453 631 467
1 912 124 1064 142
1 915 164 1064 170
1 976 218 949 218
1 1061 223 1021 218
1 942 267 1065 273
1 990 314 969 312
1 1057 317 1035 314
1 949 362 1061 367
1 992 407 984 410
1 1065 411 1037 407
1 980 456 1069 461
1 1004 507 1001 507
1 1063 510 1049 507
1 1223 164 1109 156
1 1106 209 1223 192
1 1225 266 1110 259
1 1102 303 1225 294
1 1106 353 1224 357
1 1224 385 1110 397
1 1114 447 1213 454
1 1213 482 1108 496
1 894 234 1065 245
1 920 324 1061 339
1 1061 195 791 149
1 1069 433 791 149
1 1057 289 756 261
1 1065 383 783 343
1 1063 482 781 439
1 588 216 487 207
1 584 310 379 169
1 372 361 588 354
1 592 404 366 275
1 1386 141 1538 159
1 1389 181 1538 187
1 1450 235 1423 235
1 1535 240 1495 235
1 1405 284 1539 290
1 1464 331 1443 329
1 1531 334 1509 331
1 1430 379 1535 384
1 1466 424 1458 427
1 1539 428 1511 424
1 1455 477 1543 478
1 1478 524 1475 524
1 1537 527 1523 524
1 1697 181 1583 173
1 1580 226 1697 209
1 1699 283 1584 276
1 1576 320 1699 311
1 1580 370 1698 374
1 1698 402 1584 414
1 1588 464 1687 471
1 1687 499 1582 513
1 1368 251 1539 262
1 1394 341 1535 356
1 1510 445 1543 450
1 1535 212 1268 178
1 1531 306 1270 280
1 1269 371 1539 400
1 1537 499 1258 468
1 1835 193 1742 195
1 1743 388 1824 363
1 1843 438 1732 485
1 1744 297 1837 265
39 16777215
47 0
40 1 6 6
50 2000 1000
51 0 100
30
System
16
700
0
0
0
0
0
34
