<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:57.4257</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7009118</applicationNumber><claimCount>39</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>더 높은 연결 밀도를 지원하기 위한 멀티-다이 집적 회로 패키지들 및 관련 제조 방법들</inventionTitle><inventionTitleEng>MULTI-DIE INTEGRATED CIRCUIT PACKAGES FOR SUPPORTING HIGHER CONNECTION DENSITY, AND RELATED FABRICATION METHODS</inventionTitleEng><openDate>2024.05.20</openDate><openNumber>10-2024-0069727</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.30</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.03.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 더 높은 연결 밀도를 지원하기 위한 다중(멀티-) 다이 IC(integrated circuit) 패키지들 및 관련 제조 방법들. 다중-다이 IC 패키지에는 패키지 면적을 절약하기 위해 개개의 다이 패키지들에 제공되는 분할 다이들이 서로 적층되어 있다. 다이 패키지를 통해 확장되는 패키지 관통 신호 라우팅을 포함한 신호 라우팅을 지원하기 위해, 각각의 다이 패키지에는, 개개의 다이들에 인접하여 배치되고 패키지 기판의 개개의 패키지 기판(및 제공되는 경우, 인터포저 기판)에 커플링된 수직 상호연결부들이 포함된다. 이러한 방식으로, 일 예로서, 개개의 다이 패키지들 사이에 신호 라우팅을 제공하기 위해, 다이들 자체를 통해 연장되는 TSV(through-silicon-via)들이 멀티-다이 IC 패키지에 제조될 필요가 없다. 다른 예로, 적층된 다이 패키지들의 인접한 인터포저 기판들 사이에 생성된 공간은 상호연결부 범프들을 통해 서로 이격되어 있어 열 방출을 위한 영역을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.30</internationOpenDate><internationOpenNumber>WO2023049589</internationOpenNumber><internationalApplicationDate>2022.08.24</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/075390</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다중(멀티-) 다이 IC(integrated circuit) 패키지로서,제1 다이 패키지 및 수직 방향으로 상기 제1 다이 패키지에 인접한 제2 다이 패키지를 포함하며,상기 제1 다이 패키지는, 제1 패키지 기판; 상기 제1 패키지 기판에 커플링된 제1 다이; 및 수평 방향으로 상기 제1 다이에 인접하여 배치된 복수의 제1 수직 상호연결부들 — 상기 복수의 제1 수직 상호연결부들 각각은 상기 제1 패키지 기판에 커플링됨 — 을 포함하고,상기 제2 다이 패키지는, 제2 패키지 기판; 상기 제2 패키지 기판에 커플링된 제2 다이; 및 상기 수평 방향으로 상기 제2 다이에 인접하여 배치된 복수의 제2 수직 상호연결부들 — 상기 복수의 제2 수직 상호연결부들 각각은 상기 제2 패키지 기판에 커플링됨 — 을 포함하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 다이를 관통하여 배치되고 상기 제2 다이를 관통하여 배치된 TSV(through-silicon via(vertical interconnect access))를 더 포함하지 않는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제1 다이가 상기 수직 방향으로 상기 제1 패키지 기판에 인접하고; 그리고상기 제2 다이가 상기 수직 방향으로 상기 제2 패키지 기판에 인접한, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제1 패키지 기판은 하나 이상의 제1 기판 금속 상호연결부들을 포함하는 제1 기판 금속화 층을 포함하고, 상기 하나 이상의 제1 기판 금속 상호연결부들은, 상기 복수의 제1 수직 상호연결부들 중 제1 수직 상호연결부에 각각 커플링되고;상기 제1 다이는 하나 이상의 제1 다이 상호연결부들을 포함하고, 상기 하나 이상의 제1 다이 상호연결부들은, 상기 하나 이상의 제1 다이 상호연결부들을 상기 복수의 제1 수직 상호연결부들 중 하나 이상의 제1 수직 상호연결부들에 커플링하기 위해, 상기 하나 이상의 제1 기판 금속 상호연결부들 중 제1 기판 금속 상호연결부에 각각 커플링되고;상기 제2 패키지 기판은 하나 이상의 제2 기판 금속 상호연결부들을 포함하는 제2 기판 금속화 층을 포함하고, 상기 하나 이상의 제2 기판 금속 상호연결부들은 상기 복수의 제2 수직 상호연결부들 중 제2 수직 상호연결부에 각각 커플링되고; 그리고상기 제2 다이는 하나 이상의 제2 다이 상호연결부들을 포함하고, 상기 하나 이상의 제2 다이 상호연결부들은, 상기 하나 이상의 제2 다이 상호연결부들을 상기 복수의 제2 수직 상호연결부들 중 하나 이상의 제2 수직 상호연결부들에 커플링하기 위해, 상기 하나 이상의 제2 기판 금속 상호연결부들 중 제2 기판 금속 상호연결부에 각각 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 기판 금속화 층은, 하나 이상의 제1 RDL(redistributed layer) 상호연결부들을 포함하는 상기 하나 이상의 제1 기판 금속 상호연결부들을 포함하는 제1 기판 RDL을 포함하고; 그리고상기 제2 기판 금속화 층은, 하나 이상의 제2 RDL 상호연결부들을 포함하는 상기 하나 이상의 제2 기판 금속 상호연결부들을 포함하는 제2 기판 RDL을 포함하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 제1 다이 패키지는 상기 제1 다이에 인접하여 배치된 제1 인터포저 기판을 더 포함하고, 상기 제1 다이는 상기 수직 방향으로 상기 제1 인터포저 기판과 상기 제1 패키지 기판 사이에 배치되며; 그리고상기 복수의 제1 수직 상호연결부들 각각은 상기 제1 인터포저 기판에 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제1 다이는 추가로 상기 제1 인터포저 기판에 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 제2 다이 패키지는 상기 제2 다이에 인접하여 배치된 제2 인터포저 기판을 더 포함하고, 상기 제2 다이는 상기 수직 방향으로 상기 제2 인터포저 기판과 상기 제2 패키지 기판 사이에 배치되며; 그리고상기 복수의 제2 수직 상호연결부들 각각은 상기 제2 인터포저 기판에 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제2 다이는 추가로 상기 제2 인터포저 기판에 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제6 항에 있어서,상기 제1 패키지 기판은 하나 이상의 제1 기판 금속 상호연결부들을 포함하는 제1 기판 금속화 층을 포함하고, 상기 하나 이상의 제1 기판 금속 상호연결부들은 상기 복수의 제1 수직 상호연결부들 중 제1 수직 상호연결부에 각각 커플링되고; 그리고상기 제1 인터포저 기판은 하나 이상의 제1 인터포저 금속 상호연결부들을 포함하는 제1 인터포저 금속화 층을 포함하고, 상기 하나 이상의 제1 인터포저 금속 상호연결부들은, 상기 하나 이상의 제1 인터포저 금속 상호연결부들 중 각각의 제1 인터포저 금속 상호연결부를 상기 하나 이상의 제1 기판 금속 상호연결부들 중 각각의 제1 기판 금속 상호연결부에 커플링하기 위해, 상기 복수의 제1 수직 상호연결부들 중 상기 제1 수직 상호연결부에 각각 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제8 항에 있어서,상기 제1 패키지 기판은 하나 이상의 제1 기판 금속 상호연결부들을 포함하는 제1 기판 금속화 층을 포함하고, 상기 하나 이상의 제1 기판 금속 상호연결부들은, 상기 복수의 제1 수직 상호연결부들 중 제1 수직 상호연결부에 각각 커플링되고;상기 제1 인터포저 기판은 하나 이상의 제1 인터포저 금속 상호연결부들을 포함하는 제1 인터포저 금속화 층을 포함하고, 상기 하나 이상의 제1 인터포저 금속 상호연결부들은, 상기 하나 이상의 제1 인터포저 금속 상호연결부들 중 각각의 제1 인터포저 금속 상호연결부를 상기 하나 이상의 제1 기판 금속 상호연결부들 중 각각의 제1 기판 금속 상호연결부에 커플링하기 위해, 상기 복수의 제1 수직 상호연결부들 중 상기 제1 수직 상호연결부에 각각 커플링되고;상기 제2 패키지 기판은 하나 이상의 제2 기판 금속 상호연결부들을 포함하는 제2 기판 금속화 층을 포함하고, 상기 하나 이상의 제2 기판 금속 상호연결부들은, 상기 복수의 제2 수직 상호연결부들 중 제2 수직 상호연결부에 각각 커플링되고; 그리고상기 제2 인터포저 기판은 하나 이상의 제2 인터포저 금속 상호연결부들을 포함하는 제2 인터포저 금속화 층을 포함하고, 상기 하나 이상의 제2 인터포저 금속 상호연결부들은, 상기 하나 이상의 제2 인터포저 금속 상호연결부들 중 각각의 제2 인터포저 금속 상호연결부를 상기 하나 이상의 제2 기판 금속 상호연결부들 중 각각의 제2 기판 금속 상호연결부에 커플링하기 위해, 상기 복수의 제2 수직 상호연결부들 중 제2 수직 상호연결부에 각각 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 제1 다이 패키지 및 상기 제2 다이 패키지에 커플링된 복수의 상호연결부 범프들을 더 포함하고;상기 복수의 상호연결부 범프들 각각은 상기 제1 다이 패키지 내의 상기 복수의 제1 수직 상호연결부들 중 제1 수직 상호연결부를 상기 제2 다이 패키지 내의 상기 복수의 제1 수직 상호연결부들 중 제2 수직 상호연결부에 커플링하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 다이 패키지와 상기 제2 다이 패키지 사이에 형성된 캐비티를 더 포함하고,상기 복수의 상호연결부 범프들이 상기 캐비티에 배치되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 캐비티에 배치되는 열 전도성 물질을 더 포함하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서,상기 제1 다이는 상기 제1 패키지 기판에 인접한 제1 활성측을 포함하고;상기 제2 다이는 상기 제2 패키지 기판에 인접한 제2 활성측을 포함하고;상기 제1 다이는 제1 비활성측을 더 포함하며; 그리고상기 제2 다이는 상기 제1 비활성측에 인접한 제2 비활성측을 더 포함하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 제1 다이는 상기 제1 패키지 기판에 인접한 제1 활성측을 포함하고;상기 제2 다이는 상기 제2 패키지 기판에 인접한 제2 비활성측을 포함하고;상기 제1 다이는 제1 비활성측을 더 포함하며; 그리고상기 제2 다이는 상기 제1 비활성측에 인접한 제2 활성측을 더 포함하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>17. 제1 항에 있어서,상기 제1 다이는 상기 제1 패키지 기판에 인접한 제1 비활성측을 포함하고;상기 제2 다이는 상기 제2 패키지 기판에 인접한 제2 활성측을 포함하고;상기 제2 다이는 제2 비활성측을 더 포함하며; 그리고상기 제1 다이는 상기 제2 비활성측에 인접한 제2 활성측을 더 포함하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>18. 제1 항에 있어서,상기 수직 방향으로 상기 제2 다이 패키지에 인접한 제3 다이 패키지를 더 포함하며,상기 제3 다이 패키지는, 상기 제2 다이 패키지에 커플링된 제3 패키지 기판; 및 상기 수직 방향으로 상기 제3 패키지 기판에 인접한 제3 다이를 포함하고, 상기 제3 다이는 상기 제3 패키지 기판에 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 제2 패키지 기판은 하나 이상의 제2 기판 금속 상호연결부들을 포함하는 제2 기판 금속화 층을 포함하고, 상기 하나 이상의 제2 기판 금속 상호연결부들은 상기 복수의 제2 수직 상호연결부들 중 제2 수직 상호연결부에 각각 커플링되고; 그리고상기 제3 패키지 기판은 하나 이상의 제3 기판 금속 상호연결부들을 포함하는 제3 기판 금속화 층을 포함하고, 상기 하나 이상의 제3 기판 금속 상호연결부들은, 상기 하나 이상의 제3 기판 금속 상호연결부들을 상기 복수의 제2 수직 상호연결부들 중 하나 이상에 커플링하기 위해, 상기 하나 이상의 제2 기판 금속 상호연결부들 중 제2 기판 금속 상호연결부에 각각 커플링되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>20. 제1 항에 있어서,상기 복수의 제1 수직 상호연결부들은 복수의 제1 금속 필러들을 포함하며; 그리고상기 복수의 제2 수직 상호연결부들은 복수의 제2 금속 필러들을 포함하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>21. 제1 항에 있어서,상기 제1 다이 패키지는 제1 몰딩 물질을 포함하고 — 상기 제1 다이는 상기 제1 몰딩 물질에 배치되고, 그리고 상기 복수의 제1 수직 상호연결부들은 상기 제1 몰딩 물질에 배치된 복수의 제1 TMV(through-mold via(vertical interconnect access))들을 포함함 —; 그리고상기 제2 다이 패키지는 제2 몰딩 물질을 포함하며, 상기 제2 다이는 상기 제2 몰딩 물질에 배치되고, 그리고 상기 복수의 제2 수직 상호연결부들은 상기 제2 몰딩 물질에 배치된 복수의 제2 TMV들을 포함하는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>22. 제1 항에 있어서,셋톱박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 이동 위치 데이터 유닛; GPS(global positioning system) 디바이스; 이동 전화; 휴대 전화; 스마트폰; SIP(session initiation protocol) 전화; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 구성요소; 항공 전자 시스템들; 드론; 및 멀티콥터로 구성된 그룹으로부터 선택된 디바이스에 통합되는, 멀티-다이 IC 패키지.</claim></claimInfo><claimInfo><claim>23. 다중(멀티-) 다이 IC(integrated circuit) 패키지의 제조 방법으로서,제1 다이 패키지를 형성하는 단계; 제2 다이 패키지를 형성하는 단계; 및 상기 제2 다이 패키지를 상기 제1 다이 패키지에 수직 방향으로 커플링하는 단계를 포함하며,상기 제1 다이 패키지를 형성하는 단계는, 제1 패키지 기판을 제공하는 단계; 제1 다이를 제공하는 단계; 상기 제1 다이를 상기 제1 패키지 기판에 상기 수직 방향으로 커플링하는 단계; 및 상기 제1 패키지 기판에 커플링되고 수평 방향으로 상기 제1 다이에 인접하여 배치된 복수의 제1 수직 상호연결부들을 형성하는 단계를 포함하고,상기 제2 다이 패키지를 형성하는 단계는, 제2 패키지 기판을 제공하는 단계; 제2 다이를 제공하는 단계; 상기 제2 다이를 상기 제2 패키지 기판에 상기 수직 방향으로 커플링하는 단계; 및 상기 제2 패키지 기판에 커플링되고 상기 수평 방향으로 상기 제2 다이에 인접하여 배치된 복수의 제2 수직 상호연결부들을 형성하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 제1 다이를 관통하여 TSV(through-silicon via(vertical interconnect access))를 형성하지 않는 단계; 및상기 제2 다이를 관통하여 TSV를 형성하지 않는 단계를 더 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>25. 제23 항에 있어서,상기 제1 다이 패키지를 형성하는 단계는,제1 인터포저 기판을 제공하는 단계;상기 제1 다이를 제1 인터포저에 커플링하는 단계 — 상기 제1 다이는 상기 수직 방향으로 상기 제1 인터포저 기판과 상기 제1 패키지 기판 사이에 커플링됨 —; 및상기 복수의 제1 수직 상호연결부들 각각을 상기 제1 인터포저 기판에 커플링하는 단계를 더 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>26. 제25 항에 있어서,제2 다이 패키지를 형성하는 단계는,제2 인터포저 기판을 제공하는 단계;상기 제2 인터포저 기판을 상기 제2 다이에 커플링하는 단계 — 상기 제2 다이는 상기 수직 방향으로 상기 제2 인터포저 기판과 상기 제2 패키지 기판 사이에 배치됨 —; 및상기 복수의 제2 수직 상호연결부들 각각을 상기 제2 인터포저 기판에 커플링하는 단계를 더 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>27. 제23 항에 있어서,상기 제2 다이 패키지를 상기 제1 다이 패키지에 수직 방향으로 커플링하는 단계는,상기 제1 다이 패키지를 복수의 상호연결부 범프들에 커플링하는 단계; 및상기 복수의 상호연결부 범프들이 상기 수직 방향으로 상기 제1 다이 패키지와 상기 제2 다이 패키지 사이에 배치되도록, 상기 제2 다이 패키지를 상기 복수의 상호연결부 범프들에 커플링하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서,상기 제1 다이 패키지 및 상기 제2 다이 패키지를 상기 복수의 상호연결부 범프들에 커플링하는 단계는 상기 제1 다이 패키지와 상기 제2 다이 패키지 사이에 캐비티를 형성하고, 상기 복수의 상호연결부 범프들이 상기 캐비티에 배치되는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>29. 제28 항에 있어서,상기 캐비티에 배치되는 열 전도성 물질을 배치하는 단계를 더 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>30. 제23 항에 있어서,제3 다이 패키지를 형성하는 단계 — 상기 제3 다이 패키지를 형성하는 단계는, 제3 패키지 기판을 제공하는 단계; 제3 다이를 제공하는 단계; 및 상기 제3 다이를 상기 제3 패키지 기판에 상기 수직 방향으로 커플링하는 단계를 포함함 — ; 및상기 제3 패키지 기판을 상기 제2 다이 패키지 내의 상기 복수의 제2 수직 상호연결부들 중 하나 이상의 제2 수직 상호연결부들에 커플링하는 단계를 더 포함하는,멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>31. 제23 항에 있어서,상기 제1 다이 패키지를 형성하는 단계는, 상기 제1 다이를 상기 제1 패키지 기판에 커플링하는 단계 전에, 상기 제1 패키지 기판에 커플링되는 상기 복수의 제1 수직 상호연결부들을 형성하는 단계를 포함하고; 그리고상기 제2 다이 패키지를 형성하는 단계는, 상기 제2 다이를 상기 제2 패키지 기판에 커플링하는 단계 전에, 상기 제2 패키지 기판에 커플링되는 상기 복수의 제2 수직 상호연결부들을 형성하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>32. 제23 항에 있어서,상기 제1 다이 패키지를 형성하는 단계는, 상기 제1 패키지 기판에 커플링되는 상기 복수의 제1 수직 상호연결부들을 형성하는 단계 전에, 상기 제1 다이를 상기 제1 패키지 기판에 커플링하는 단계를 포함하고; 그리고상기 제2 다이 패키지를 형성하는 단계는, 상기 제2 패키지 기판에 커플링되는 상기 복수의 제2 수직 상호연결부들을 형성하는 단계 전에, 상기 제2 다이를 상기 제2 패키지 기판에 커플링하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>33. 제32 항에 있어서,상기 제1 패키지 기판에 커플링되는 상기 복수의 제1 수직 상호연결부들을 형성하는 단계는, 상기 제1 패키지 기판 및 상기 제1 다이 상에 제1 패키지 몰드를 형성하는 단계; 상기 제1 다이에 인접한 상기 제1 패키지 몰드 내에 제1 복수의 개구부들을 형성하기 위해 상기 제1 패키지 몰드를 패터닝하는 단계; 상기 제1 복수의 개구부들 내에 상기 복수의 제1 수직 상호연결부들을 형성하는 단계; 및 상기 제1 복수의 개구부들 내의 상기 복수의 제1 수직 상호연결부들을 상기 제1 패키지 기판에 커플링하는 단계를 포함하고, 그리고상기 제2 패키지 기판에 커플링되는 상기 복수의 제2 수직 상호연결부들을 형성하는 단계는, 상기 제2 패키지 기판 및 상기 제2 다이 상에 제2 패키지 몰드를 형성하는 단계; 상기 제2 다이에 인접한 상기 제2 패키지 몰드 내에 제2 복수의 개구부들을 형성하기 위해 상기 제2 패키지 몰드를 패터닝하는 단계; 상기 제2 복수의 개구부들 내에 상기 복수의 제2 수직 상호연결부들을 형성하는 단계; 및 상기 제2 복수의 개구부들 내의 상기 복수의 제2 수직 상호연결부들을 상기 제2 패키지 기판에 커플링하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>34. 제23 항에 있어서,상기 제1 패키지 기판에 인접한 복수의 제1 금속 상호연결부들을 포함하는 제1 후면 금속화 층을 형성하는 단계; 및상기 제2 패키지 기판에 인접한 복수의 제2 금속 상호연결부들을 포함하는 제2 후면 금속화 층을 형성하는 단계를 더 포함하며,상기 복수의 제1 수직 상호연결부들을 형성하는 단계는, 상기 제1 후면 금속화 층 내의 상기 복수의 제1 금속 상호연결부들 중 제1 금속 상호연결부에 각각 커플링되는 상기 복수의 제1 수직 상호연결부들을 형성하는 단계를 포함하고, 그리고상기 복수의 제2 수직 상호연결부들을 형성하는 단계는, 상기 제2 후면 금속화 층 내의 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부에 각각 커플링되는 상기 복수의 제2 수직 상호연결부들을 형성하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>35. 제34 항에 있어서,상기 제1 다이를 커플링하는 단계는, 상기 제1 다이의 제1 비활성측을 상기 제1 후면 금속화 층에 상기 수직 방향으로 커플링하는 단계를 포함하고; 그리고상기 제2 다이를 커플링하는 단계는, 상기 제2 다이의 제2 비활성측을 상기 제2 후면 금속화 층에 상기 수직 방향으로 커플링하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>36. 제34 항에 있어서,상기 제1 패키지 기판을 제공하는 단계는, 상기 제1 다이의 제1 활성측에 인접한 복수의 제3 금속 상호연결부들을 포함하는 제1 전면 금속화 층을 형성하는 단계를 더 포함하고;상기 제1 다이를 상기 제1 패키지 기판에 커플링하는 단계는, 상기 제1 다이를 상기 복수의 제3 금속 상호연결부들 중 하나 이상의 제3 금속 상호연결부들에 상기 수직 방향으로 커플링하는 단계를 포함하고;상기 제2 패키지 기판을 제공하는 단계는, 상기 제2 다이의 제2 활성측에 인접한 복수의 제4 금속 상호연결부들을 포함하는 제2 전면 금속화 층을 형성하는 단계를 더 포함하고, 그리고상기 제2 다이를 상기 제2 패키지 기판에 커플링하는 단계는, 상기 제2 다이를 상기 복수의 제4 금속 상호연결부들 중 하나 이상의 제4 금속 상호연결부들에 상기 수직 방향으로 커플링하는 단계를 포함하며,상기 복수의 제1 수직 상호연결부들을 상기 복수의 제3 금속 상호연결부들 중 하나 이상의 다른 제3 금속 상호연결부들에 커플링하는 단계; 및상기 복수의 제2 수직 상호연결부들을 상기 복수의 제4 금속 상호연결부들 중 하나 이상의 다른 제4 금속 상호연결부들에 커플링하는 단계를 더 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>37. 제23 항에 있어서,상기 제1 패키지 기판을 제공하는 단계는, 복수의 제1 금속 상호연결부들을 포함하는 제1 전면 금속화 층을 형성하는 단계를 더 포함하고;상기 복수의 제1 수직 상호연결부들을 형성하는 단계는, 각각 상기 제1 전면 금속화 층 내의 상기 복수의 제1 금속 상호연결부들 중 제1 금속 상호연결부에 커플링되는 복수의 제1 수직 상호연결부들을 형성하는 단계를 포함하고;상기 제2 패키지 기판을 제공하는 단계는, 복수의 제2 금속 상호연결부들을 포함하는 제2 전면 금속화 층을 형성하는 단계를 더 포함하고;상기 복수의 제2 수직 상호연결부들을 형성하는 단계는, 각각 상기 제2 전면 금속화 층 내의 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부에 커플링되는 복수의 제2 수직 상호연결부들을 형성하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>38. 제37 항에 있어서,상기 제1 다이를 커플링하는 단계는, 상기 제1 다이의 제1 활성측을 상기 제1 전면 금속화 층에 상기 수직 방향으로 커플링하는 단계를 포함하며; 그리고상기 제2 다이를 커플링하는 단계는, 상기 제2 다이의 제2 활성측을 상기 제2 전면 금속화 층에 상기 수직 방향으로 커플링하는 단계를 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo><claimInfo><claim>39. 제37 항에 있어서,상기 제1 다이의 제1 비활성측에 인접한 복수의 제3 금속 상호연결부들을 포함하는 제1 후면 금속화 층을 형성하는 단계;상기 제1 다이를 상기 복수의 제3 금속 상호연결부들 중 하나 이상의 제3 금속 상호연결부들에 상기 수직 방향으로 커플링하는 단계; 상기 제2 다이의 제2 비활성측에 인접한 복수의 제4 금속 상호연결부들을 포함하는 제2 후면 금속화 층을 형성하는 단계;상기 제2 다이를 상기 복수의 제4 금속 상호연결부들 중 하나 이상의 제4 금속 상호연결부들에 상기 수직 방향으로 커플링하는 단계를 더 포함하고,상기 복수의 제1 수직 상호연결부들을 상기 복수의 제3 금속 상호연결부들 중 하나 이상의 다른 제3 금속 상호연결부들에 커플링하는 단계; 및상기 복수의 제2 수직 상호연결부들을 상기 복수의 제4 금속 상호연결부들 중 하나 이상의 다른 제4 금속 상호연결부들에 커플링하는 단계를 더 포함하는, 멀티-다이 IC 패키지의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>POPOVIC, Darko</engName><name>포포비치, 다르코</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>LISK, Durodami</engName><name>리스크, 듀로다미</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>LI, Yue</engName><name>리, 위에</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 서소문로**(서소문동, 정안빌딩*층)</address><code>920121001826</code><country>대한민국</country><engName>NAM &amp; NAM</engName><name>특허법인 남앤남</name></agentInfo><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.24</priorityApplicationDate><priorityApplicationNumber>17/484,475</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.03.19</receiptDate><receiptNumber>1-1-2024-0304211-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0326839-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.04.29</receiptDate><receiptNumber>1-5-2024-0071026-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.30</receiptDate><receiptNumber>1-1-2025-0866055-34</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247009118.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e4e98e765ab196361f3d81d3376fbf3cc67345f717a60c1b8049bced7b18af833d31c8845fccf4907dae7b8eb80e3a173886a176607b718de</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9edf02130a384c5e7c8517d8ee820e75f7efebd418b82803e814ee9566502ef55961da2deeb49bb01ea3ec6c82bccc6e06889a4170ecba7e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>