"use strict";(globalThis.webpackChunkcomputer_architecture=globalThis.webpackChunkcomputer_architecture||[]).push([[8013],{430:(e,i,a)=>{a.d(i,{A:()=>r});const r=a.p+"assets/images/Boolean_Network-a58c8d74b1de73991fde13d56c061b3a.png"},5680:(e,i,a)=>{a.d(i,{xA:()=>p,yg:()=>g});var r=a(6540);function t(e,i,a){return i in e?Object.defineProperty(e,i,{value:a,enumerable:!0,configurable:!0,writable:!0}):e[i]=a,e}function n(e,i){var a=Object.keys(e);if(Object.getOwnPropertySymbols){var r=Object.getOwnPropertySymbols(e);i&&(r=r.filter(function(i){return Object.getOwnPropertyDescriptor(e,i).enumerable})),a.push.apply(a,r)}return a}function l(e){for(var i=1;i<arguments.length;i++){var a=null!=arguments[i]?arguments[i]:{};i%2?n(Object(a),!0).forEach(function(i){t(e,i,a[i])}):Object.getOwnPropertyDescriptors?Object.defineProperties(e,Object.getOwnPropertyDescriptors(a)):n(Object(a)).forEach(function(i){Object.defineProperty(e,i,Object.getOwnPropertyDescriptor(a,i))})}return e}function u(e,i){if(null==e)return{};var a,r,t=function(e,i){if(null==e)return{};var a,r,t={},n=Object.keys(e);for(r=0;r<n.length;r++)a=n[r],i.indexOf(a)>=0||(t[a]=e[a]);return t}(e,i);if(Object.getOwnPropertySymbols){var n=Object.getOwnPropertySymbols(e);for(r=0;r<n.length;r++)a=n[r],i.indexOf(a)>=0||Object.prototype.propertyIsEnumerable.call(e,a)&&(t[a]=e[a])}return t}var c=r.createContext({}),o=function(e){var i=r.useContext(c),a=i;return e&&(a="function"==typeof e?e(i):l(l({},i),e)),a},p=function(e){var i=o(e.components);return r.createElement(c.Provider,{value:i},e.children)},s="mdxType",m={inlineCode:"code",wrapper:function(e){var i=e.children;return r.createElement(r.Fragment,{},i)}},d=r.forwardRef(function(e,i){var a=e.components,t=e.mdxType,n=e.originalType,c=e.parentName,p=u(e,["components","mdxType","originalType","parentName"]),s=o(a),d=t,g=s["".concat(c,".").concat(d)]||s[d]||m[d]||n;return a?r.createElement(g,l(l({ref:i},p),{},{components:a})):r.createElement(g,l({ref:i},p))});function g(e,i){var a=arguments,t=i&&i.mdxType;if("string"==typeof e||t){var n=a.length,l=new Array(n);l[0]=d;var u={};for(var c in i)hasOwnProperty.call(i,c)&&(u[c]=i[c]);u.originalType=e,u[s]="string"==typeof e?e:t,l[1]=u;for(var o=2;o<n;o++)l[o]=a[o];return r.createElement.apply(null,l)}return r.createElement.apply(null,a)}d.displayName="MDXCreateElement"},6549:(e,i,a)=>{a.d(i,{A:()=>r});const r=a.p+"assets/images/FPGA_Architecture-2e12bf96a32ec1fe0b1c2e71e719987f.png"},6674:(e,i,a)=>{a.d(i,{A:()=>r});const r=a.p+"assets/images/BLE-91479a21a9925304e2ebcb187a8acbc6.png"},6753:(e,i,a)=>{a.r(i),a.d(i,{assets:()=>c,contentTitle:()=>l,default:()=>m,frontMatter:()=>n,metadata:()=>u,toc:()=>o});var r=a(8168),t=(a(6540),a(5680));const n={},l="Sinteza circuitelor digitale",u={unversionedId:"Laboratoare AB/5 Sinteza/Sintetizare/README",id:"Laboratoare AB/5 Sinteza/Sintetizare/README",title:"Sinteza circuitelor digitale",description:"Ce este un FPGA?",source:"@site/docs/Laboratoare AB/5 Sinteza/Sintetizare/README.md",sourceDirName:"Laboratoare AB/5 Sinteza/Sintetizare",slug:"/Laboratoare AB/5 Sinteza/Sintetizare/",permalink:"/computer-architecture/Laboratoare AB/5 Sinteza/Sintetizare/",draft:!1,tags:[],version:"current",frontMatter:{},sidebar:"sidebar",previous:{title:"5 Sinteza",permalink:"/computer-architecture/Laboratoare AB/5 Sinteza/"},next:{title:"Folosirea RHDL in Vivado",permalink:"/computer-architecture/Laboratoare AB/5 Sinteza/Vivado RHDL/"}},c={},o=[{value:"Ce este un FPGA?",id:"ce-este-un-fpga",level:2},{value:"Pinii I/O",id:"pinii-io",level:3},{value:"Arhitectura FPGA-ului",id:"arhitectura-fpga-ului",level:2},{value:"Blocuri logice configurabile",id:"blocuri-logice-configurabile",level:3},{value:"Blocuri de memorie",id:"blocuri-de-memorie",level:3},{value:"Procesoare digitale de semnal",id:"procesoare-digitale-de-semnal",level:3},{value:"Celule de intrare/ie\u0219ire",id:"celule-de-intrareie\u0219ire",level:3},{value:"Fire de interconectare \u0219i matrici de comuta\u021bie",id:"fire-de-interconectare-\u0219i-matrici-de-comuta\u021bie",level:3},{value:"Cum se configureaz\u0103 FPGA-ul?",id:"cum-se-configureaz\u0103-fpga-ul",level:2},{value:"Sintez\u0103 logic\u0103",id:"sintez\u0103-logic\u0103",level:3},{value:"Mapare tehnologic\u0103",id:"mapare-tehnologic\u0103",level:3},{value:"Clustering",id:"clustering",level:3},{value:"Plasare fizic\u0103",id:"plasare-fizic\u0103",level:3},{value:"Rutare",id:"rutare",level:3}],p={toc:o},s="wrapper";function m({components:e,...i}){return(0,t.yg)(s,(0,r.A)({},p,i,{components:e,mdxType:"MDXLayout"}),(0,t.yg)("h1",{id:"sinteza-circuitelor-digitale"},"Sinteza circuitelor digitale"),(0,t.yg)("h2",{id:"ce-este-un-fpga"},"Ce este un FPGA?"),(0,t.yg)("p",null,"FPGA (Field Programmable Gate Array) reprezint\u0103 un tip de circuit integrat care poate fi ",(0,t.yg)("inlineCode",{parentName:"p"},"reprogramat de c\u0103tre utilizator dup\u0103 etapa de fabrica\u021bie")," pentru a \xeendeplini func\u021bii specifice. Spre deosebire de circuitele logice tradi\u021bionale, precum ASIC-urile (Application-Specific Integrated Circuits), unde odat\u0103 imprimat circuitul pe pastila de siliciu, nu se mai pot realiza modific\u0103ri, FPGA-urile sunt proiectate ca toate componentele \u0219i rutele de care dispun sa poata fi reconfigurate prin HDL-uri precum Verilog."),(0,t.yg)("admonition",{type:"info"},(0,t.yg)("p",{parentName:"admonition"},"Desi noi facem ",(0,t.yg)("inlineCode",{parentName:"p"},"RHDL"),", e necesar sa cunoastem si faptul ca acesta va fi compilat intr-un fisier Verilog care o sa fie sintetizat mai departe de toolchainuri standard")),(0,t.yg)("p",null,"Procesul de configurare exploateaz\u0103 conceptul de ",(0,t.yg)("inlineCode",{parentName:"p"},"programare spa\u021bial\u0103"),", tipic de limbajelor de descriere hardware."),(0,t.yg)("admonition",{type:"info"},(0,t.yg)("p",{parentName:"admonition"},(0,t.yg)("strong",{parentName:"p"},"Programarea spa\u021bial\u0103")," reprezint\u0103 paradigma de proiectare \xeen care comportamentul unui sistem este definit prin dispunerea \u0219i interconectarea componentelor logice \xeen spa\u021biul hardware-ului, nu prin succesiunea temporal\u0103 a instruc\u021biunilor, precum \xeen programarea software obi\u0219nuit\u0103. ",(0,t.yg)("br",null)," Aceasta presupune alocarea explicit\u0103 a resurselor fizice \u0219i execu\u021bia paralel\u0103 a opera\u021biilor.")),(0,t.yg)("p",null,"Spa\u021biul \xeen care se poate mapa circuitul este specific fiec\u0103rui model de FPGA, motiv pentru care alegerea unei arhitecturi adecvate sistemului vizat este esen\u021bial\u0103. Arhitectura FPGA-ului ",(0,t.yg)("strong",{parentName:"p"},"Artix-7")," (xc7a100t-1csg324), pe care vom \xeenc\u0103rca circuitele \xeen cadrul acestui laborator, poate fi consultat\u0103 \xeen cadrul acestui ",(0,t.yg)("a",{parentName:"p",href:"https://www.xilinxsemi.com/datasheet/xilinxsemi/XC7A100T-1CSG324C.pdf"},"datasheet"),". Cipul este integrat pe placa ",(0,t.yg)("strong",{parentName:"p"},"Nexys A7"),", a c\u0103rei structur\u0103 este prezentat\u0103 mai jos."),(0,t.yg)("div",{align:"center"},(0,t.yg)("p",null,(0,t.yg)("img",{alt:"Placa Nexys A7",src:a(9245).A,width:"1695",height:"841"}),"\n",(0,t.yg)("em",{parentName:"p"},"Figure: Placa Nexys A7"))),(0,t.yg)("h3",{id:"pinii-io"},"Pinii I/O"),(0,t.yg)("p",null,"Modalitatea de packaging a chipului FPGA folosit este de tipul ",(0,t.yg)("a",{parentName:"p",href:"https://en.wikipedia.org/wiki/Ball_grid_array"},"BGA (Ball grid array)"),". Acesta este indexat pe linii (cu litere) si coloane (cu cifre) "),(0,t.yg)("h2",{id:"arhitectura-fpga-ului"},"Arhitectura FPGA-ului"),(0,t.yg)("p",null,"Arhitectura generic\u0103 a unui FPGA este alc\u0103tuit\u0103 din celule de intrare/ie\u0219ire (I/O), conectate printr-o re\u021bea de comuta\u021bie la elemente de tipul blocuri logice configurabile, blocuri de memorie \u0219i procesoare digitale de semnal."),(0,t.yg)("div",{align:"center"},(0,t.yg)("p",null,(0,t.yg)("img",{alt:"Arhitectura unui FPGA",src:a(6549).A,width:"1882",height:"1052"}),"\n",(0,t.yg)("em",{parentName:"p"},"Figure: Arhitectura unui FPGA"))),(0,t.yg)("h3",{id:"blocuri-logice-configurabile"},"Blocuri logice configurabile"),(0,t.yg)("p",null,"Recunoscute \u0219i sub denumirea de ",(0,t.yg)("strong",{parentName:"p"},"Configurable Logic Blocks")," (CLB), reprezint\u0103 elementele fundamentale ale unui FPGA, fiind responsabile de implementarea logicii combina\u021bionale \u0219i secven\u021biale. "),(0,t.yg)("p",null,"CLB-urile mai sunt numite \u0219i ",(0,t.yg)("inlineCode",{parentName:"p"},"clustere")," \u0219i sunt compuse dintr-o serie de ",(0,t.yg)("strong",{parentName:"p"},"Basic Logic Elements")," (BLE-uri) \u0219i multiplexoare pentru rutarea semnalelor. "),(0,t.yg)("p",null,"BLE-urile sunt cele mai mici  elemente de pe FPGA \u0219i sunt formate din:"),(0,t.yg)("ul",null,(0,t.yg)("li",{parentName:"ul"},(0,t.yg)("strong",{parentName:"li"},"tabele de adev\u0103r"),", utilizate pentru implementarea logicii combina\u021bionale;"),(0,t.yg)("li",{parentName:"ul"},(0,t.yg)("strong",{parentName:"li"},"multiplexoare"),", utilizate pentru rutarea flexibil\u0103 a semnalelor;"),(0,t.yg)("li",{parentName:"ul"},(0,t.yg)("strong",{parentName:"li"},"bistabili"),", utiliza\u021bi pentru memorarea elementelor de stare \u0219i implementarea logicii secven\u021biale;")),(0,t.yg)("div",{align:"center"},(0,t.yg)("p",null,(0,t.yg)("img",{alt:"Structura unui BLE",src:a(6674).A,width:"1887",height:"1064"}),"\n",(0,t.yg)("em",{parentName:"p"},"Figure: Structura unui BLE"))),(0,t.yg)("p",null,"\xcen figura de mai sus se poate observa un Basic Logic Element a carui logic\u0103 combina\u021bional\u0103 este modelat\u0103 prin intermediul tabelului de adevar cu 4 intr\u0103ri. C\u0103su\u021bele colorate reprezint\u0103 blocuri de memorie SRAM 16x1 pe care le putem configura, astfel, fiecare intrare posibil\u0103 are o ie\u0219ire predefinit\u0103."),(0,t.yg)("p",null,"Spre exemplu, pentru o memorie configurat\u0103 cu valoarea 0000000000000001, circuitul va fi echivalent cu out = i3 & i2 & i1 & i0."),(0,t.yg)("p",null,(0,t.yg)("a",{parentName:"p",href:"https://docs.amd.com/r/en-US/ug474_7Series_CLB/CLB-Overview"},"Ghid CLB A7")),(0,t.yg)("h3",{id:"blocuri-de-memorie"},"Blocuri de memorie"),(0,t.yg)("p",null,"FPGA-urile con\u021bin zone de memorie ce pot fi configurate ca memorie distribuit\u0103 sau memorie block-RAM (BRAM)."),(0,t.yg)("p",null,(0,t.yg)("a",{parentName:"p",href:"https://docs.amd.com/v/u/en-US/ug473_7Series_Memory_Resources"},"Ghid resurse memorie")),(0,t.yg)("h3",{id:"procesoare-digitale-de-semnal"},"Procesoare digitale de semnal"),(0,t.yg)("p",null,"Opera\u021biile de \xeenmul\u021bire pot deveni costisitoare atunci c\xe2nd sunt implementate exclusiv prin tabele de adev\u0103r. Din acest motiv, arhitectura FPGA-urilor include blocuri dedicate capabile s\u0103 efectueze opera\u021bii aritmetice \u0219i logice complexe \xeentr-un mod mult mai rapid \u0219i eficient. "),(0,t.yg)("p",null,"De\u0219i tehnologia de fabrica\u021bie nu permite modificarea arhitecturii acestor blocuri, reduc\xe2nd astfel spa\u021biul reconfigurabil, aceastea contribuie semnificativ la sc\u0103derea laten\u021bei circuitului. Acest ",(0,t.yg)("inlineCode",{parentName:"p"},"trade-off")," trebuie evaluat atent atunci c\xe2nd se alege baza hardware pentru sistemul proiectat."),(0,t.yg)("p",null,(0,t.yg)("a",{parentName:"p",href:"https://docs.amd.com/v/u/en-US/ug479_7Series_DSP48E1"},"DSP A7")),(0,t.yg)("h3",{id:"celule-de-intrareie\u0219ire"},"Celule de intrare/ie\u0219ire"),(0,t.yg)("p",null,"Acestea sunt elemente responsabile de interfa\u021barea circuitului intern cu mediul extern; "),(0,t.yg)("h3",{id:"fire-de-interconectare-\u0219i-matrici-de-comuta\u021bie"},"Fire de interconectare \u0219i matrici de comuta\u021bie"),(0,t.yg)("p",null,"Reprezint\u0103 o re\u021bea care asigur\u0103 leg\u0103turile at\xe2t \xeentre blocurile logice, c\xe2t \u0219i \xeentre acestea \u0219i cele de intrare/ie\u0219ire."),(0,t.yg)("h2",{id:"cum-se-configureaz\u0103-fpga-ul"},"Cum se configureaz\u0103 FPGA-ul?"),(0,t.yg)("p",null,"Toate elementele hardware descrise anterior, pot fi configurate s\u0103 execute logica dorit\u0103 de noi prin intermediul unui fi\u0219ier de tipul ",(0,t.yg)("inlineCode",{parentName:"p"},".bit"),", cunoscut sub denumirea de ",(0,t.yg)("inlineCode",{parentName:"p"},"bitstream"),". "),(0,t.yg)("admonition",{type:"info"},(0,t.yg)("p",{parentName:"admonition"},(0,t.yg)("strong",{parentName:"p"},"Bitstream"),"-ul con\u021bine configura\u021bia intern\u0103 complet\u0103 a unui FPGA, incluz\xe2nd conexiunile, resursele logice \u0219i set\u0103rile de intrare/ie\u0219ire. ")),(0,t.yg)("p",null,"Majoritatea FPGA-urilor moderne, precum seriile Xilinx Artix, Spartan \u0219i Virtex, sunt bazate pe memorie SRAM. La pornire sau \xeen timpul unei reconfigur\u0103ri ulterioare, bitstream-ul este citit dintr-un mediu de stocare nevolatil, precum memoria flash, \u0219i este \xeenc\u0103rcat \xeen memoria intern\u0103 SRAM de configurare prin intermediul controlerului de configurare al FPGA-ului."),(0,t.yg)("admonition",{type:"note"},(0,t.yg)("p",{parentName:"admonition"},"\xcentruc\xe2t memoria SRAM este volatil\u0103, con\u021binutul bitsream-ului va r\u0103m\xe2ne valid p\xe2n\u0103 la \xeentreruperea sursei de alimentare a circuitului, ap\u0103sarea butonului de reset sau suprascrierea configura\u021biei prin port-ul USB.")),(0,t.yg)("p",null,"\xcen contiuare, vom urm\u0103ri pa\u0219ii necesari gener\u0103rii bitstream-ului \u0219i modul \xeen care design-ul nostru va fi prelucrat \xeen acest proces."),(0,t.yg)("h3",{id:"sintez\u0103-logic\u0103"},"Sintez\u0103 logic\u0103"),(0,t.yg)("p",null,"Primul pas const\u0103 \xeen transformarea descrierii HDL \xeentr-un set de por\u021bi logice si bistabili."),(0,t.yg)("p",null,"Astfel, aceast\u0103 etap\u0103 va rezulta \xeentr-un graf dirijat f\u0103r\u0103 cicluri, cunoscut \u0219i sub denumirea de ",(0,t.yg)("inlineCode",{parentName:"p"},"Directed Acyclic Graph")," (DAG), practic, o re\u021bea boolean\u0103 format\u0103 din por\u021bi logice, bistabili \u0219i intr\u0103ri/ie\u0219iri, a\u0219ezate pe baza preceden\u021bei acestora. Fi\u0219ierul asociat se nume\u0219te ",(0,t.yg)("inlineCode",{parentName:"p"},"unrouted netlist")," \u0219i con\u021bine o descriere clar\u0103 a primitivelor \u0219i modul \xeen care acestea sunt conectate, \xeens\u0103 f\u0103r\u0103 informa\u021bii despre plasarea efectiv\u0103 pe hardware."),(0,t.yg)("div",{align:"center"},(0,t.yg)("p",null,(0,t.yg)("img",{alt:"Re\u021bea boolean\u0103",src:a(430).A,width:"1900",height:"469"}),"\n",(0,t.yg)("em",{parentName:"p"},"Figure: Re\u021bea boolean\u0103"))),(0,t.yg)("h3",{id:"mapare-tehnologic\u0103"},"Mapare tehnologic\u0103"),(0,t.yg)("p",null,"\xcen continuare, se vor identifica subgrafurile pe care celulele de baz\u0103 ale FPGA-ului le pot implementa, urm\xe2nd s\u0103 se selecteze un set specific de astfel de subgrafuri care acopera \xeentregul circuit \u0219i minimizeaz\u0103 o anumit\u0103 metric\u0103 de interes, cum ar fi num\u0103rul de celule logice utilizate."),(0,t.yg)("div",{align:"center"},(0,t.yg)("p",null,(0,t.yg)("img",{alt:"Mapare tehnologic\u0103",src:a(7332).A,width:"1910",height:"855"}),"\n",(0,t.yg)("em",{parentName:"p"},"Figure: Mapare tehnologic\u0103"))),(0,t.yg)("h3",{id:"clustering"},"Clustering"),(0,t.yg)("p",null,"\xcen urma etapei de mapare, va rezulta o serie de Basic Logic Elements, pe care dorim ca, prin faza de \xeencapsulare, s\u0103 le grup\u0103m \xeen clustere pentru a minimiza conexiunile externe \u0219i spori performan\u021ba intern\u0103.\nGruparea \xeen clustere reprezint\u0103 a doua itera\u021bie de optimizare."),(0,t.yg)("h3",{id:"plasare-fizic\u0103"},"Plasare fizic\u0103"),(0,t.yg)("p",null,"Aceasta decide unde vor fi plasate efectiv blocurile logice. \xcen func\u021bie de obiectivul de optimizare, plasarea poate fi:"),(0,t.yg)("ul",null,(0,t.yg)("li",{parentName:"ul"},"wire length-driven;"),(0,t.yg)("li",{parentName:"ul"},"routability-driven;"),(0,t.yg)("li",{parentName:"ul"},"timing-driven;")),(0,t.yg)("h3",{id:"rutare"},"Rutare"),(0,t.yg)("p",null,"Dup\u0103 ce componentele au fost mapate, se \xeencepe procesul de trasare a rutelor dintre acestea. Scopul este de a minimiza aria totala ocupata de resursele de rutare \u0219i de a minimiza \xeent\xe2rzierea pe calea critic\u0103."),(0,t.yg)("p",null,"\xcen final, dup\u0103 ce toate etapele au fost realizate cu succes, ",(0,t.yg)("inlineCode",{parentName:"p"},"bitstream loader"),"-ul va putea programa bi\u021bii SRAM ai tabelelor de adev\u0103r \u0219i ai conexiunilor dintre acestea, FPGA-ul adopt\xe2nd noul comportament."))}m.isMDXComponent=!0},7332:(e,i,a)=>{a.d(i,{A:()=>r});const r=a.p+"assets/images/Technology_Mapping-c9eb3a6a142d939b3be1bccb310a78b9.png"},9245:(e,i,a)=>{a.d(i,{A:()=>r});const r=a.p+"assets/images/Nexys_A7-e18cc67c786406b1de7447e05e6e8c41.png"}}]);