Flow report for MC68K
Fri Apr 12 16:55:35 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Fri Apr 12 16:55:03 2024       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; MC68K                                       ;
; Top-level Entity Name           ; MC68K                                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,173 / 32,070 ( 10 % )                     ;
; Total registers                 ; 3315                                        ;
; Total pins                      ; 224 / 457 ( 49 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,996,444 / 4,065,280 ( 74 % )              ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 04/12/2024 16:48:03 ;
; Main task         ; Compilation         ;
; Revision Name     ; MC68K               ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                ;
+------------------------------------------------------+-------------------------------------------------------------------------+--------------------+-------------+-------------------------------------------------------------+
; Assignment Name                                      ; Value                                                                   ; Default Value      ; Entity Name ; Section Id                                                  ;
+------------------------------------------------------+-------------------------------------------------------------------------+--------------------+-------------+-------------------------------------------------------------+
; ALLOW_POWER_UP_DONT_CARE                             ; Off                                                                     ; On                 ; --          ; --                                                          ;
; AUTO_PARALLEL_SYNTHESIS                              ; On                                                                      ; Off                ; --          ; --                                                          ;
; COMPILER_SIGNATURE_ID                                ; 10995770589204.171296568322508                                          ; --                 ; --          ; --                                                          ;
; DO_COMBINED_ANALYSIS                                 ; -- (Not supported for targeted family)                                  ; Off                ; --          ; --                                                          ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                      ; Off                                                                     ; --                 ; --          ; eda_simulation                                              ;
; EDA_GENERATE_GATE_LEVEL_SIMULATION_COMMAND_SCRIPT    ; Off                                                                     ; --                 ; --          ; eda_simulation                                              ;
; EDA_GENERATE_RTL_SIMULATION_COMMAND_SCRIPT           ; Off                                                                     ; --                 ; --          ; eda_simulation                                              ;
; EDA_OUTPUT_DATA_FORMAT                               ; None                                                                    ; --                 ; --          ; eda_simulation                                              ;
; EDA_TIME_SCALE                                       ; 1 ps                                                                    ; --                 ; --          ; eda_simulation                                              ;
; ENABLE_SIGNALTAP                                     ; On                                                                      ; --                 ; --          ; --                                                          ;
; EXTRACT_VERILOG_STATE_MACHINES                       ; Off                                                                     ; On                 ; --          ; --                                                          ;
; EXTRACT_VHDL_STATE_MACHINES                          ; Off                                                                     ; On                 ; --          ; --                                                          ;
; FITTER_EFFORT                                        ; Standard Fit                                                            ; Auto Fit           ; --          ; --                                                          ;
; FMAX_REQUIREMENT                                     ; 25 MHz                                                                  ; --                 ; --          ; --                                                          ;
; IGNORE_CLOCK_SETTINGS                                ; On                                                                      ; Off                ; --          ; --                                                          ;
; IGNORE_LCELL_BUFFERS                                 ; On                                                                      ; Off                ; --          ; --                                                          ;
; MAX_CORE_JUNCTION_TEMP                               ; 85                                                                      ; --                 ; --          ; --                                                          ;
; MIN_CORE_JUNCTION_TEMP                               ; 0                                                                       ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; lpm_bustri0.bsf                                                         ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; lpm_bustri0.cmp                                                         ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; lpm_bustri2.bsf                                                         ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; lpm_bustri2.cmp                                                         ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; SingleBitTriState.bsf                                                   ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; SingleBitTriState.cmp                                                   ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; ClockGen.cmp                                                            ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; ClockGen_sim/ClockGen.vho                                               ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; Ram32kByte.bsf                                                          ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; Ram32kByte.cmp                                                          ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; mem_text_bb.v                                                           ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; mem_font_inst.v                                                         ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; mem_font_bb.v                                                           ; --                 ; --          ; --                                                          ;
; MISC_FILE                                            ; mem_init_bb.v                                                           ; --                 ; --          ; --                                                          ;
; OPTIMIZATION_MODE                                    ; Aggressive Performance                                                  ; Balanced           ; --          ; --                                                          ;
; OPTIMIZATION_TECHNIQUE                               ; Speed                                                                   ; Balanced           ; --          ; --                                                          ;
; OPTIMIZE_POWER_DURING_SYNTHESIS                      ; Off                                                                     ; Normal compilation ; --          ; --                                                          ;
; PARALLEL_SYNTHESIS                                   ; On                                                                      ; Off                ; --          ; --                                                          ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; to_slow_clk_interface:interface_flash_audio_data_left       ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope              ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; scope_capture:LCD_scope_channelA                            ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; speed_reg_control:speed_reg_control_for_oscilloscope        ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; var_clk_div32:Div_Clk                                       ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; async_trap_and_reset:make_song_restart_signal               ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; Top                                                         ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0 ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; audio_controller:audio_control                              ;
; PARTITION_COLOR                                      ; -- (Not supported for targeted family)                                  ; --                 ; --          ; async_trap_and_reset_gen_1_pulse:make_speedown_pulse        ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; to_slow_clk_interface:interface_flash_audio_data_left       ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope              ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; scope_capture:LCD_scope_channelA                            ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; speed_reg_control:speed_reg_control_for_oscilloscope        ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; var_clk_div32:Div_Clk                                       ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; async_trap_and_reset:make_song_restart_signal               ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; Top                                                         ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0 ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; audio_controller:audio_control                              ;
; PARTITION_FITTER_PRESERVATION_LEVEL                  ; -- (Not supported for targeted family)                                  ; --                 ; --          ; async_trap_and_reset_gen_1_pulse:make_speedown_pulse        ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; to_slow_clk_interface:interface_flash_audio_data_left       ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope              ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; scope_capture:LCD_scope_channelA                            ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; speed_reg_control:speed_reg_control_for_oscilloscope        ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; var_clk_div32:Div_Clk                                       ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; async_trap_and_reset:make_song_restart_signal               ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; Top                                                         ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0 ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; audio_controller:audio_control                              ;
; PARTITION_NETLIST_TYPE                               ; -- (Not supported for targeted family)                                  ; --                 ; --          ; async_trap_and_reset_gen_1_pulse:make_speedown_pulse        ;
; PERIPHERY_TO_CORE_PLACEMENT_AND_ROUTING_OPTIMIZATION ; On                                                                      ; Off                ; --          ; --                                                          ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC                       ; On                                                                      ; Off                ; --          ; --                                                          ;
; PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION              ; On                                                                      ; Off                ; --          ; --                                                          ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING                 ; On                                                                      ; Off                ; --          ; --                                                          ;
; PLACEMENT_EFFORT_MULTIPLIER                          ; 4.0                                                                     ; 1.0                ; --          ; --                                                          ;
; POWER_BOARD_THERMAL_MODEL                            ; None (CONSERVATIVE)                                                     ; --                 ; --          ; --                                                          ;
; POWER_PRESET_COOLING_SOLUTION                        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                   ; --                 ; --          ; --                                                          ;
; PRE_MAPPING_RESYNTHESIS                              ; On                                                                      ; Off                ; --          ; --                                                          ;
; QII_AUTO_PACKED_REGISTERS                            ; Normal                                                                  ; Auto               ; --          ; --                                                          ;
; REMOVE_REDUNDANT_LOGIC_CELLS                         ; On                                                                      ; Off                ; --          ; --                                                          ;
; ROUTER_CLOCKING_TOPOLOGY_ANALYSIS                    ; On                                                                      ; Off                ; --          ; --                                                          ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL                     ; MAXIMUM                                                                 ; Normal             ; --          ; --                                                          ;
; SAVE_DISK_SPACE                                      ; Off                                                                     ; On                 ; --          ; --                                                          ;
; SEARCH_PATH                                          ; vga80x40                                                                ; --                 ; --          ; --                                                          ;
; SEARCH_PATH                                          ; .                                                                       ; --                 ; --          ; --                                                          ;
; SEARCH_PATH                                          ; ./pacoblaze                                                             ; --                 ; --          ; --                                                          ;
; SEARCH_PATH                                          ; tsbs/common_rtl_library/tsb/ip/rtl                                      ; --                 ; --          ; --                                                          ;
; SLD_FILE                                             ; db/stp1_auto_stripped.stp                                               ; --                 ; --          ; --                                                          ;
; SLD_NODE_CREATOR_ID                                  ; 110                                                                     ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_ENTITY_NAME                                 ; sld_signaltap                                                           ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_RAM_BLOCK_TYPE=AUTO                                                 ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_NODE_INFO=805334528                                                 ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_POWER_UP_TRIGGER=0                                                  ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                           ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_SEGMENT_SIZE=128                                                    ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                              ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_STATE_FLOW_USE_GENERATED=0                                          ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_STATE_BITS=11                                                       ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_BUFFER_FULL_STOP=1                                                  ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_CURRENT_RESOURCE_WIDTH=1                                            ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_INCREMENTAL_ROUTING=1                                               ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_TRIGGER_LEVEL=1                                                     ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_SAMPLE_DEPTH=128                                                    ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_TRIGGER_IN_ENABLED=0                                                ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_TRIGGER_PIPELINE=0                                                  ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_RAM_PIPELINE=0                                                      ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_COUNTER_PIPELINE=0                                                  ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                            ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_INVERSION_MASK=000000000000000000000                                ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_INVERSION_MASK_LENGTH=21                                            ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_ENABLE_ADVANCED_TRIGGER=1                                           ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_DATA_BITS=105                                                       ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_TRIGGER_BITS=105                                                    ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_STORAGE_QUALIFIER_BITS=105                                          ; --                 ; --          ; auto_signaltap_0                                            ;
; SLD_NODE_PARAMETER_ASSIGNMENT                        ; SLD_ADVANCED_TRIGGER_ENTITY=sld_reserved_MC68K_auto_signaltap_0_1_2153, ; --                 ; --          ; auto_signaltap_0                                            ;
; SPD_FILE                                             ; ClockGen.spd                                                            ; --                 ; --          ; --                                                          ;
; STATE_MACHINE_PROCESSING                             ; User-Encoded                                                            ; Auto               ; --          ; --                                                          ;
; SYNCHRONIZER_IDENTIFICATION                          ; Auto                                                                    ; Off                ; --          ; --                                                          ;
; SYNTHESIS_ONLY_QIP                                   ; On                                                                      ; --                 ; --          ; --                                                          ;
; SYNTH_PROTECT_SDC_CONSTRAINT                         ; On                                                                      ; Off                ; --          ; --                                                          ;
; TIMING_ANALYZER_DO_CCPP_REMOVAL                      ; Off                                                                     ; On                 ; --          ; --                                                          ;
; USE_GENERATED_PHYSICAL_CONSTRAINTS                   ; Off                                                                     ; --                 ; --          ; eda_blast_fpga                                              ;
; USE_SIGNALTAP_FILE                                   ; ../../stp1.stp                                                          ; --                 ; --          ; --                                                          ;
; VERILOG_INPUT_VERSION                                ; SystemVerilog_2005                                                      ; Verilog_2001       ; --          ; --                                                          ;
; VERILOG_NON_CONSTANT_LOOP_LIMIT                      ; 5000                                                                    ; 250                ; --          ; --                                                          ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES                    ; Off                                                                     ; --                 ; --          ; --                                                          ;
+------------------------------------------------------+-------------------------------------------------------------------------+--------------------+-------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:01:49     ; 1.0                     ; 5089 MB             ; 00:01:31                           ;
; Fitter               ; 00:04:49     ; 1.4                     ; 8242 MB             ; 00:13:58                           ;
; Assembler            ; 00:00:14     ; 1.0                     ; 4939 MB             ; 00:00:12                           ;
; Timing Analyzer      ; 00:00:31     ; 2.5                     ; 5603 MB             ; 00:01:01                           ;
; Total                ; 00:07:23     ; --                      ; --                  ; 00:16:42                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; LAPTOP-HDIKDMKL  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; LAPTOP-HDIKDMKL  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; LAPTOP-HDIKDMKL  ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; LAPTOP-HDIKDMKL  ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off MC68K -c MC68K
quartus_fit --read_settings_files=off --write_settings_files=off MC68K -c MC68K
quartus_asm --read_settings_files=off --write_settings_files=off MC68K -c MC68K
quartus_sta MC68K -c MC68K



