
Ampelsteuerung.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000018  00800100  00000a26  00000aba  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000a26  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000e  00800118  00800118  00000ad2  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000ad2  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000b04  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000220  00000000  00000000  00000b44  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001310  00000000  00000000  00000d64  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000602  00000000  00000000  00002074  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000d0b  00000000  00000000  00002676  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000005a0  00000000  00000000  00003384  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005be  00000000  00000000  00003924  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000f98  00000000  00000000  00003ee2  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000210  00000000  00000000  00004e7a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 85 00 	jmp	0x10a	; 0x10a <__vector_1>
   8:	0c 94 b1 00 	jmp	0x162	; 0x162 <__vector_2>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 da 00 	jmp	0x1b4	; 0x1b4 <__vector_14>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 ca 01 	jmp	0x394	; 0x394 <__vector_18>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e6 e2       	ldi	r30, 0x26	; 38
  7c:	fa e0       	ldi	r31, 0x0A	; 10
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a8 31       	cpi	r26, 0x18	; 24
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a8 e1       	ldi	r26, 0x18	; 24
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a6 32       	cpi	r26, 0x26	; 38
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 f7 02 	call	0x5ee	; 0x5ee <main>
  9e:	0c 94 11 05 	jmp	0xa22	; 0xa22 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <delay_100us>:

void delay_100us( uint16_t mikrosekunden)
{
	uint16_t n = 0;

	while(n < mikrosekunden)
  a6:	00 97       	sbiw	r24, 0x00	; 0
  a8:	61 f0       	breq	.+24     	; 0xc2 <delay_100us+0x1c>
  aa:	20 e0       	ldi	r18, 0x00	; 0
  ac:	30 e0       	ldi	r19, 0x00	; 0
    milliseconds can be achieved.
 */
void
_delay_loop_2(uint16_t __count)
{
	__asm__ volatile (
  ae:	40 e9       	ldi	r20, 0x90	; 144
  b0:	51 e0       	ldi	r21, 0x01	; 1
  b2:	fa 01       	movw	r30, r20
  b4:	31 97       	sbiw	r30, 0x01	; 1
  b6:	f1 f7       	brne	.-4      	; 0xb4 <delay_100us+0xe>
	{
		_delay_us(100);
		n++;
  b8:	2f 5f       	subi	r18, 0xFF	; 255
  ba:	3f 4f       	sbci	r19, 0xFF	; 255

void delay_100us( uint16_t mikrosekunden)
{
	uint16_t n = 0;

	while(n < mikrosekunden)
  bc:	82 17       	cp	r24, r18
  be:	93 07       	cpc	r25, r19
  c0:	c1 f7       	brne	.-16     	; 0xb2 <delay_100us+0xc>
  c2:	08 95       	ret

000000c4 <delay_ms>:
		n++;
	}
}

void delay_ms( uint16_t millisekunden)
{
  c4:	0f 93       	push	r16
  c6:	1f 93       	push	r17
  c8:	cf 93       	push	r28
  ca:	df 93       	push	r29
	uint16_t n = 0;
	
	while(n < millisekunden)
  cc:	00 97       	sbiw	r24, 0x00	; 0
  ce:	59 f0       	breq	.+22     	; 0xe6 <delay_ms+0x22>
  d0:	8c 01       	movw	r16, r24
  d2:	c0 e0       	ldi	r28, 0x00	; 0
  d4:	d0 e0       	ldi	r29, 0x00	; 0
	{
		delay_100us(10);
  d6:	8a e0       	ldi	r24, 0x0A	; 10
  d8:	90 e0       	ldi	r25, 0x00	; 0
  da:	0e 94 53 00 	call	0xa6	; 0xa6 <delay_100us>
		n++;
  de:	21 96       	adiw	r28, 0x01	; 1

void delay_ms( uint16_t millisekunden)
{
	uint16_t n = 0;
	
	while(n < millisekunden)
  e0:	0c 17       	cp	r16, r28
  e2:	1d 07       	cpc	r17, r29
  e4:	c1 f7       	brne	.-16     	; 0xd6 <delay_ms+0x12>
	{
		delay_100us(10);
		n++;
	}
}
  e6:	df 91       	pop	r29
  e8:	cf 91       	pop	r28
  ea:	1f 91       	pop	r17
  ec:	0f 91       	pop	r16
  ee:	08 95       	ret

000000f0 <ext_interrupt_init>:

void serial_interrupt_init( void (*sr) (void))
{ 
	rs232_init();  // Serielle Schnittstelle initialisieren
	my_datareceived = sr;
}
  f0:	90 93 20 01 	sts	0x0120, r25	; 0x800120 <my_interrupt0+0x1>
  f4:	80 93 1f 01 	sts	0x011F, r24	; 0x80011f <my_interrupt0>
  f8:	e9 e6       	ldi	r30, 0x69	; 105
  fa:	f0 e0       	ldi	r31, 0x00	; 0
  fc:	80 81       	ld	r24, Z
  fe:	82 60       	ori	r24, 0x02	; 2
 100:	80 83       	st	Z, r24
 102:	80 81       	ld	r24, Z
 104:	8e 7f       	andi	r24, 0xFE	; 254
 106:	80 83       	st	Z, r24
 108:	08 95       	ret

0000010a <__vector_1>:
 10a:	1f 92       	push	r1
 10c:	0f 92       	push	r0
 10e:	0f b6       	in	r0, 0x3f	; 63
 110:	0f 92       	push	r0
 112:	11 24       	eor	r1, r1
 114:	2f 93       	push	r18
 116:	3f 93       	push	r19
 118:	4f 93       	push	r20
 11a:	5f 93       	push	r21
 11c:	6f 93       	push	r22
 11e:	7f 93       	push	r23
 120:	8f 93       	push	r24
 122:	9f 93       	push	r25
 124:	af 93       	push	r26
 126:	bf 93       	push	r27
 128:	ef 93       	push	r30
 12a:	ff 93       	push	r31
 12c:	e8 98       	cbi	0x1d, 0	; 29
 12e:	e0 91 1f 01 	lds	r30, 0x011F	; 0x80011f <my_interrupt0>
 132:	f0 91 20 01 	lds	r31, 0x0120	; 0x800120 <my_interrupt0+0x1>
 136:	09 95       	icall
 138:	e8 9a       	sbi	0x1d, 0	; 29
 13a:	ff 91       	pop	r31
 13c:	ef 91       	pop	r30
 13e:	bf 91       	pop	r27
 140:	af 91       	pop	r26
 142:	9f 91       	pop	r25
 144:	8f 91       	pop	r24
 146:	7f 91       	pop	r23
 148:	6f 91       	pop	r22
 14a:	5f 91       	pop	r21
 14c:	4f 91       	pop	r20
 14e:	3f 91       	pop	r19
 150:	2f 91       	pop	r18
 152:	0f 90       	pop	r0
 154:	0f be       	out	0x3f, r0	; 63
 156:	0f 90       	pop	r0
 158:	1f 90       	pop	r1
 15a:	18 95       	reti

0000015c <ext_interrupt_enable>:
 15c:	e8 9a       	sbi	0x1d, 0	; 29
 15e:	78 94       	sei
 160:	08 95       	ret

00000162 <__vector_2>:
 162:	1f 92       	push	r1
 164:	0f 92       	push	r0
 166:	0f b6       	in	r0, 0x3f	; 63
 168:	0f 92       	push	r0
 16a:	11 24       	eor	r1, r1
 16c:	2f 93       	push	r18
 16e:	3f 93       	push	r19
 170:	4f 93       	push	r20
 172:	5f 93       	push	r21
 174:	6f 93       	push	r22
 176:	7f 93       	push	r23
 178:	8f 93       	push	r24
 17a:	9f 93       	push	r25
 17c:	af 93       	push	r26
 17e:	bf 93       	push	r27
 180:	ef 93       	push	r30
 182:	ff 93       	push	r31
 184:	e9 98       	cbi	0x1d, 1	; 29
 186:	e0 91 23 01 	lds	r30, 0x0123	; 0x800123 <my_interrupt1>
 18a:	f0 91 24 01 	lds	r31, 0x0124	; 0x800124 <my_interrupt1+0x1>
 18e:	09 95       	icall
 190:	e9 9a       	sbi	0x1d, 1	; 29
 192:	ff 91       	pop	r31
 194:	ef 91       	pop	r30
 196:	bf 91       	pop	r27
 198:	af 91       	pop	r26
 19a:	9f 91       	pop	r25
 19c:	8f 91       	pop	r24
 19e:	7f 91       	pop	r23
 1a0:	6f 91       	pop	r22
 1a2:	5f 91       	pop	r21
 1a4:	4f 91       	pop	r20
 1a6:	3f 91       	pop	r19
 1a8:	2f 91       	pop	r18
 1aa:	0f 90       	pop	r0
 1ac:	0f be       	out	0x3f, r0	; 63
 1ae:	0f 90       	pop	r0
 1b0:	1f 90       	pop	r1
 1b2:	18 95       	reti

000001b4 <__vector_14>:
 1b4:	1f 92       	push	r1
 1b6:	0f 92       	push	r0
 1b8:	0f b6       	in	r0, 0x3f	; 63
 1ba:	0f 92       	push	r0
 1bc:	11 24       	eor	r1, r1
 1be:	2f 93       	push	r18
 1c0:	3f 93       	push	r19
 1c2:	4f 93       	push	r20
 1c4:	5f 93       	push	r21
 1c6:	6f 93       	push	r22
 1c8:	7f 93       	push	r23
 1ca:	8f 93       	push	r24
 1cc:	9f 93       	push	r25
 1ce:	af 93       	push	r26
 1d0:	bf 93       	push	r27
 1d2:	cf 93       	push	r28
 1d4:	df 93       	push	r29
 1d6:	ef 93       	push	r30
 1d8:	ff 93       	push	r31
 1da:	ce e6       	ldi	r28, 0x6E	; 110
 1dc:	d0 e0       	ldi	r29, 0x00	; 0
 1de:	88 81       	ld	r24, Y
 1e0:	8d 7f       	andi	r24, 0xFD	; 253
 1e2:	88 83       	st	Y, r24
 1e4:	e0 91 1d 01 	lds	r30, 0x011D	; 0x80011d <my_timer>
 1e8:	f0 91 1e 01 	lds	r31, 0x011E	; 0x80011e <my_timer+0x1>
 1ec:	09 95       	icall
 1ee:	88 81       	ld	r24, Y
 1f0:	82 60       	ori	r24, 0x02	; 2
 1f2:	88 83       	st	Y, r24
 1f4:	ff 91       	pop	r31
 1f6:	ef 91       	pop	r30
 1f8:	df 91       	pop	r29
 1fa:	cf 91       	pop	r28
 1fc:	bf 91       	pop	r27
 1fe:	af 91       	pop	r26
 200:	9f 91       	pop	r25
 202:	8f 91       	pop	r24
 204:	7f 91       	pop	r23
 206:	6f 91       	pop	r22
 208:	5f 91       	pop	r21
 20a:	4f 91       	pop	r20
 20c:	3f 91       	pop	r19
 20e:	2f 91       	pop	r18
 210:	0f 90       	pop	r0
 212:	0f be       	out	0x3f, r0	; 63
 214:	0f 90       	pop	r0
 216:	1f 90       	pop	r1
 218:	18 95       	reti

0000021a <preload_calc>:
 21a:	cf 92       	push	r12
 21c:	df 92       	push	r13
 21e:	ef 92       	push	r14
 220:	ff 92       	push	r15
 222:	6b 01       	movw	r12, r22
 224:	7c 01       	movw	r14, r24
 226:	20 e5       	ldi	r18, 0x50	; 80
 228:	3e e8       	ldi	r19, 0x8E	; 142
 22a:	42 e8       	ldi	r20, 0x82	; 130
 22c:	5c e3       	ldi	r21, 0x3C	; 60
 22e:	0e 94 aa 03 	call	0x754	; 0x754 <__cmpsf2>
 232:	88 23       	and	r24, r24
 234:	3c f4       	brge	.+14     	; 0x244 <preload_calc+0x2a>
 236:	81 e0       	ldi	r24, 0x01	; 1
 238:	90 e0       	ldi	r25, 0x00	; 0
 23a:	90 93 19 01 	sts	0x0119, r25	; 0x800119 <__data_end+0x1>
 23e:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 242:	39 c0       	rjmp	.+114    	; 0x2b6 <preload_calc+0x9c>
 244:	2c e5       	ldi	r18, 0x5C	; 92
 246:	3f e8       	ldi	r19, 0x8F	; 143
 248:	42 e0       	ldi	r20, 0x02	; 2
 24a:	5e e3       	ldi	r21, 0x3E	; 62
 24c:	c7 01       	movw	r24, r14
 24e:	b6 01       	movw	r22, r12
 250:	0e 94 aa 03 	call	0x754	; 0x754 <__cmpsf2>
 254:	88 23       	and	r24, r24
 256:	3c f4       	brge	.+14     	; 0x266 <preload_calc+0x4c>
 258:	88 e0       	ldi	r24, 0x08	; 8
 25a:	90 e0       	ldi	r25, 0x00	; 0
 25c:	90 93 19 01 	sts	0x0119, r25	; 0x800119 <__data_end+0x1>
 260:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 264:	28 c0       	rjmp	.+80     	; 0x2b6 <preload_calc+0x9c>
 266:	2c e5       	ldi	r18, 0x5C	; 92
 268:	3f e8       	ldi	r19, 0x8F	; 143
 26a:	42 e8       	ldi	r20, 0x82	; 130
 26c:	5f e3       	ldi	r21, 0x3F	; 63
 26e:	c7 01       	movw	r24, r14
 270:	b6 01       	movw	r22, r12
 272:	0e 94 aa 03 	call	0x754	; 0x754 <__cmpsf2>
 276:	88 23       	and	r24, r24
 278:	3c f4       	brge	.+14     	; 0x288 <preload_calc+0x6e>
 27a:	80 e4       	ldi	r24, 0x40	; 64
 27c:	90 e0       	ldi	r25, 0x00	; 0
 27e:	90 93 19 01 	sts	0x0119, r25	; 0x800119 <__data_end+0x1>
 282:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 286:	17 c0       	rjmp	.+46     	; 0x2b6 <preload_calc+0x9c>
 288:	2c e5       	ldi	r18, 0x5C	; 92
 28a:	3f e8       	ldi	r19, 0x8F	; 143
 28c:	42 e8       	ldi	r20, 0x82	; 130
 28e:	50 e4       	ldi	r21, 0x40	; 64
 290:	c7 01       	movw	r24, r14
 292:	b6 01       	movw	r22, r12
 294:	0e 94 aa 03 	call	0x754	; 0x754 <__cmpsf2>
 298:	88 23       	and	r24, r24
 29a:	3c f4       	brge	.+14     	; 0x2aa <preload_calc+0x90>
 29c:	80 e0       	ldi	r24, 0x00	; 0
 29e:	91 e0       	ldi	r25, 0x01	; 1
 2a0:	90 93 19 01 	sts	0x0119, r25	; 0x800119 <__data_end+0x1>
 2a4:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 2a8:	06 c0       	rjmp	.+12     	; 0x2b6 <preload_calc+0x9c>
 2aa:	80 e0       	ldi	r24, 0x00	; 0
 2ac:	94 e0       	ldi	r25, 0x04	; 4
 2ae:	90 93 19 01 	sts	0x0119, r25	; 0x800119 <__data_end+0x1>
 2b2:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 2b6:	60 91 18 01 	lds	r22, 0x0118	; 0x800118 <__data_end>
 2ba:	70 91 19 01 	lds	r23, 0x0119	; 0x800119 <__data_end+0x1>
 2be:	80 e8       	ldi	r24, 0x80	; 128
 2c0:	9e e3       	ldi	r25, 0x3E	; 62
 2c2:	0e 94 fd 04 	call	0x9fa	; 0x9fa <__udivmodhi4>
 2c6:	80 e0       	ldi	r24, 0x00	; 0
 2c8:	90 e0       	ldi	r25, 0x00	; 0
 2ca:	0e 94 de 03 	call	0x7bc	; 0x7bc <__floatunsisf>
 2ce:	a7 01       	movw	r20, r14
 2d0:	96 01       	movw	r18, r12
 2d2:	0e 94 90 04 	call	0x920	; 0x920 <__mulsf3>
 2d6:	20 e0       	ldi	r18, 0x00	; 0
 2d8:	30 e0       	ldi	r19, 0x00	; 0
 2da:	40 e8       	ldi	r20, 0x80	; 128
 2dc:	5f e3       	ldi	r21, 0x3F	; 63
 2de:	0e 94 3d 03 	call	0x67a	; 0x67a <__subsf3>
 2e2:	0e 94 af 03 	call	0x75e	; 0x75e <__fixunssfsi>
 2e6:	86 2f       	mov	r24, r22
 2e8:	ff 90       	pop	r15
 2ea:	ef 90       	pop	r14
 2ec:	df 90       	pop	r13
 2ee:	cf 90       	pop	r12
 2f0:	08 95       	ret

000002f2 <timer_ms_init>:
 2f2:	90 93 1e 01 	sts	0x011E, r25	; 0x80011e <my_timer+0x1>
 2f6:	80 93 1d 01 	sts	0x011D, r24	; 0x80011d <my_timer>
 2fa:	84 b5       	in	r24, 0x24	; 36
 2fc:	82 60       	ori	r24, 0x02	; 2
 2fe:	84 bd       	out	0x24, r24	; 36
 300:	cb 01       	movw	r24, r22
 302:	ba 01       	movw	r22, r20
 304:	0e 94 0d 01 	call	0x21a	; 0x21a <preload_calc>
 308:	87 bd       	out	0x27, r24	; 39
 30a:	08 95       	ret

0000030c <timer1ms_init>:
 30c:	40 e0       	ldi	r20, 0x00	; 0
 30e:	50 e0       	ldi	r21, 0x00	; 0
 310:	60 e8       	ldi	r22, 0x80	; 128
 312:	7f e3       	ldi	r23, 0x3F	; 63
 314:	0e 94 79 01 	call	0x2f2	; 0x2f2 <timer_ms_init>
 318:	08 95       	ret

0000031a <timer_ms_enable>:
 31a:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <__data_end>
 31e:	90 91 19 01 	lds	r25, 0x0119	; 0x800119 <__data_end+0x1>
 322:	80 34       	cpi	r24, 0x40	; 64
 324:	91 05       	cpc	r25, r1
 326:	b9 f0       	breq	.+46     	; 0x356 <timer_ms_enable+0x3c>
 328:	30 f4       	brcc	.+12     	; 0x336 <timer_ms_enable+0x1c>
 32a:	81 30       	cpi	r24, 0x01	; 1
 32c:	91 05       	cpc	r25, r1
 32e:	59 f0       	breq	.+22     	; 0x346 <timer_ms_enable+0x2c>
 330:	08 97       	sbiw	r24, 0x08	; 8
 332:	69 f0       	breq	.+26     	; 0x34e <timer_ms_enable+0x34>
 334:	1b c0       	rjmp	.+54     	; 0x36c <timer_ms_enable+0x52>
 336:	81 15       	cp	r24, r1
 338:	21 e0       	ldi	r18, 0x01	; 1
 33a:	92 07       	cpc	r25, r18
 33c:	81 f0       	breq	.+32     	; 0x35e <timer_ms_enable+0x44>
 33e:	81 15       	cp	r24, r1
 340:	94 40       	sbci	r25, 0x04	; 4
 342:	89 f0       	breq	.+34     	; 0x366 <timer_ms_enable+0x4c>
 344:	13 c0       	rjmp	.+38     	; 0x36c <timer_ms_enable+0x52>
 346:	85 b5       	in	r24, 0x25	; 37
 348:	81 60       	ori	r24, 0x01	; 1
 34a:	85 bd       	out	0x25, r24	; 37
 34c:	0f c0       	rjmp	.+30     	; 0x36c <timer_ms_enable+0x52>
 34e:	85 b5       	in	r24, 0x25	; 37
 350:	82 60       	ori	r24, 0x02	; 2
 352:	85 bd       	out	0x25, r24	; 37
 354:	0b c0       	rjmp	.+22     	; 0x36c <timer_ms_enable+0x52>
 356:	85 b5       	in	r24, 0x25	; 37
 358:	83 60       	ori	r24, 0x03	; 3
 35a:	85 bd       	out	0x25, r24	; 37
 35c:	07 c0       	rjmp	.+14     	; 0x36c <timer_ms_enable+0x52>
 35e:	85 b5       	in	r24, 0x25	; 37
 360:	84 60       	ori	r24, 0x04	; 4
 362:	85 bd       	out	0x25, r24	; 37
 364:	03 c0       	rjmp	.+6      	; 0x36c <timer_ms_enable+0x52>
 366:	85 b5       	in	r24, 0x25	; 37
 368:	85 60       	ori	r24, 0x05	; 5
 36a:	85 bd       	out	0x25, r24	; 37
 36c:	ee e6       	ldi	r30, 0x6E	; 110
 36e:	f0 e0       	ldi	r31, 0x00	; 0
 370:	80 81       	ld	r24, Z
 372:	82 60       	ori	r24, 0x02	; 2
 374:	80 83       	st	Z, r24
 376:	78 94       	sei
 378:	08 95       	ret

0000037a <timer1ms_enable>:
 37a:	0e 94 8d 01 	call	0x31a	; 0x31a <timer_ms_enable>
 37e:	08 95       	ret

00000380 <timer_ms_disable>:
 380:	15 bc       	out	0x25, r1	; 37
 382:	ee e6       	ldi	r30, 0x6E	; 110
 384:	f0 e0       	ldi	r31, 0x00	; 0
 386:	80 81       	ld	r24, Z
 388:	8d 7f       	andi	r24, 0xFD	; 253
 38a:	80 83       	st	Z, r24
 38c:	08 95       	ret

0000038e <timer1ms_disable>:
 38e:	0e 94 c0 01 	call	0x380	; 0x380 <timer_ms_disable>
 392:	08 95       	ret

00000394 <__vector_18>:

ISR(USART_RX_vect)                  // Interrupt-Vektor
{
 394:	1f 92       	push	r1
 396:	0f 92       	push	r0
 398:	0f b6       	in	r0, 0x3f	; 63
 39a:	0f 92       	push	r0
 39c:	11 24       	eor	r1, r1
 39e:	2f 93       	push	r18
 3a0:	3f 93       	push	r19
 3a2:	4f 93       	push	r20
 3a4:	5f 93       	push	r21
 3a6:	6f 93       	push	r22
 3a8:	7f 93       	push	r23
 3aa:	8f 93       	push	r24
 3ac:	9f 93       	push	r25
 3ae:	af 93       	push	r26
 3b0:	bf 93       	push	r27
 3b2:	ef 93       	push	r30
 3b4:	ff 93       	push	r31
	//UCSR0B &= ~(1<<RXCIE0);         // Empfangsinterrupt ausschalten
	my_datareceived();                // Aufruf der Benutzer-ISR
 3b6:	e0 91 21 01 	lds	r30, 0x0121	; 0x800121 <my_datareceived>
 3ba:	f0 91 22 01 	lds	r31, 0x0122	; 0x800122 <my_datareceived+0x1>
 3be:	09 95       	icall
  //UCSR0B |= (1<<RXCIE0);          // Empfangsinterrupt einschalten
}
 3c0:	ff 91       	pop	r31
 3c2:	ef 91       	pop	r30
 3c4:	bf 91       	pop	r27
 3c6:	af 91       	pop	r26
 3c8:	9f 91       	pop	r25
 3ca:	8f 91       	pop	r24
 3cc:	7f 91       	pop	r23
 3ce:	6f 91       	pop	r22
 3d0:	5f 91       	pop	r21
 3d2:	4f 91       	pop	r20
 3d4:	3f 91       	pop	r19
 3d6:	2f 91       	pop	r18
 3d8:	0f 90       	pop	r0
 3da:	0f be       	out	0x3f, r0	; 63
 3dc:	0f 90       	pop	r0
 3de:	1f 90       	pop	r1
 3e0:	18 95       	reti

000003e2 <bit_init>:
{
  if      (byte_adr == &PORTD)   return PIND;
  else if (byte_adr == &PORTB)   return PINB;
  else if (byte_adr == &PORTC)   return PINC;
  else return 0;
}
 3e2:	41 30       	cpi	r20, 0x01	; 1
 3e4:	51 f5       	brne	.+84     	; 0x43a <__FUSE_REGION_LENGTH__+0x3a>
 3e6:	8b 32       	cpi	r24, 0x2B	; 43
 3e8:	91 05       	cpc	r25, r1
 3ea:	59 f4       	brne	.+22     	; 0x402 <__FUSE_REGION_LENGTH__+0x2>
 3ec:	2a b1       	in	r18, 0x0a	; 10
 3ee:	81 e0       	ldi	r24, 0x01	; 1
 3f0:	90 e0       	ldi	r25, 0x00	; 0
 3f2:	02 c0       	rjmp	.+4      	; 0x3f8 <bit_init+0x16>
 3f4:	88 0f       	add	r24, r24
 3f6:	99 1f       	adc	r25, r25
 3f8:	6a 95       	dec	r22
 3fa:	e2 f7       	brpl	.-8      	; 0x3f4 <bit_init+0x12>
 3fc:	82 2b       	or	r24, r18
 3fe:	8a b9       	out	0x0a, r24	; 10
 400:	08 95       	ret
 402:	85 32       	cpi	r24, 0x25	; 37
 404:	91 05       	cpc	r25, r1
 406:	59 f4       	brne	.+22     	; 0x41e <__FUSE_REGION_LENGTH__+0x1e>
 408:	24 b1       	in	r18, 0x04	; 4
 40a:	81 e0       	ldi	r24, 0x01	; 1
 40c:	90 e0       	ldi	r25, 0x00	; 0
 40e:	02 c0       	rjmp	.+4      	; 0x414 <__FUSE_REGION_LENGTH__+0x14>
 410:	88 0f       	add	r24, r24
 412:	99 1f       	adc	r25, r25
 414:	6a 95       	dec	r22
 416:	e2 f7       	brpl	.-8      	; 0x410 <__FUSE_REGION_LENGTH__+0x10>
 418:	82 2b       	or	r24, r18
 41a:	84 b9       	out	0x04, r24	; 4
 41c:	08 95       	ret
 41e:	88 97       	sbiw	r24, 0x28	; 40
 420:	09 f0       	breq	.+2      	; 0x424 <__FUSE_REGION_LENGTH__+0x24>
 422:	47 c0       	rjmp	.+142    	; 0x4b2 <__FUSE_REGION_LENGTH__+0xb2>
 424:	27 b1       	in	r18, 0x07	; 7
 426:	81 e0       	ldi	r24, 0x01	; 1
 428:	90 e0       	ldi	r25, 0x00	; 0
 42a:	02 c0       	rjmp	.+4      	; 0x430 <__FUSE_REGION_LENGTH__+0x30>
 42c:	88 0f       	add	r24, r24
 42e:	99 1f       	adc	r25, r25
 430:	6a 95       	dec	r22
 432:	e2 f7       	brpl	.-8      	; 0x42c <__FUSE_REGION_LENGTH__+0x2c>
 434:	82 2b       	or	r24, r18
 436:	87 b9       	out	0x07, r24	; 7
 438:	08 95       	ret
 43a:	8b 32       	cpi	r24, 0x2B	; 43
 43c:	91 05       	cpc	r25, r1
 43e:	69 f4       	brne	.+26     	; 0x45a <__FUSE_REGION_LENGTH__+0x5a>
 440:	5a b1       	in	r21, 0x0a	; 10
 442:	21 e0       	ldi	r18, 0x01	; 1
 444:	30 e0       	ldi	r19, 0x00	; 0
 446:	06 2e       	mov	r0, r22
 448:	02 c0       	rjmp	.+4      	; 0x44e <__FUSE_REGION_LENGTH__+0x4e>
 44a:	22 0f       	add	r18, r18
 44c:	33 1f       	adc	r19, r19
 44e:	0a 94       	dec	r0
 450:	e2 f7       	brpl	.-8      	; 0x44a <__FUSE_REGION_LENGTH__+0x4a>
 452:	20 95       	com	r18
 454:	25 23       	and	r18, r21
 456:	2a b9       	out	0x0a, r18	; 10
 458:	1f c0       	rjmp	.+62     	; 0x498 <__FUSE_REGION_LENGTH__+0x98>
 45a:	85 32       	cpi	r24, 0x25	; 37
 45c:	91 05       	cpc	r25, r1
 45e:	69 f4       	brne	.+26     	; 0x47a <__FUSE_REGION_LENGTH__+0x7a>
 460:	54 b1       	in	r21, 0x04	; 4
 462:	21 e0       	ldi	r18, 0x01	; 1
 464:	30 e0       	ldi	r19, 0x00	; 0
 466:	06 2e       	mov	r0, r22
 468:	02 c0       	rjmp	.+4      	; 0x46e <__FUSE_REGION_LENGTH__+0x6e>
 46a:	22 0f       	add	r18, r18
 46c:	33 1f       	adc	r19, r19
 46e:	0a 94       	dec	r0
 470:	e2 f7       	brpl	.-8      	; 0x46a <__FUSE_REGION_LENGTH__+0x6a>
 472:	20 95       	com	r18
 474:	25 23       	and	r18, r21
 476:	24 b9       	out	0x04, r18	; 4
 478:	0f c0       	rjmp	.+30     	; 0x498 <__FUSE_REGION_LENGTH__+0x98>
 47a:	88 32       	cpi	r24, 0x28	; 40
 47c:	91 05       	cpc	r25, r1
 47e:	61 f4       	brne	.+24     	; 0x498 <__FUSE_REGION_LENGTH__+0x98>
 480:	57 b1       	in	r21, 0x07	; 7
 482:	21 e0       	ldi	r18, 0x01	; 1
 484:	30 e0       	ldi	r19, 0x00	; 0
 486:	06 2e       	mov	r0, r22
 488:	02 c0       	rjmp	.+4      	; 0x48e <__FUSE_REGION_LENGTH__+0x8e>
 48a:	22 0f       	add	r18, r18
 48c:	33 1f       	adc	r19, r19
 48e:	0a 94       	dec	r0
 490:	e2 f7       	brpl	.-8      	; 0x48a <__FUSE_REGION_LENGTH__+0x8a>
 492:	20 95       	com	r18
 494:	25 23       	and	r18, r21
 496:	27 b9       	out	0x07, r18	; 7
 498:	41 11       	cpse	r20, r1
 49a:	0b c0       	rjmp	.+22     	; 0x4b2 <__FUSE_REGION_LENGTH__+0xb2>
 49c:	fc 01       	movw	r30, r24
 49e:	40 81       	ld	r20, Z
 4a0:	21 e0       	ldi	r18, 0x01	; 1
 4a2:	30 e0       	ldi	r19, 0x00	; 0
 4a4:	02 c0       	rjmp	.+4      	; 0x4aa <__FUSE_REGION_LENGTH__+0xaa>
 4a6:	22 0f       	add	r18, r18
 4a8:	33 1f       	adc	r19, r19
 4aa:	6a 95       	dec	r22
 4ac:	e2 f7       	brpl	.-8      	; 0x4a6 <__FUSE_REGION_LENGTH__+0xa6>
 4ae:	24 2b       	or	r18, r20
 4b0:	20 83       	st	Z, r18
 4b2:	08 95       	ret

000004b4 <byte_init>:
 4b4:	21 e0       	ldi	r18, 0x01	; 1
 4b6:	61 30       	cpi	r22, 0x01	; 1
 4b8:	09 f0       	breq	.+2      	; 0x4bc <byte_init+0x8>
 4ba:	20 e0       	ldi	r18, 0x00	; 0
 4bc:	21 95       	neg	r18
 4be:	8b 32       	cpi	r24, 0x2B	; 43
 4c0:	91 05       	cpc	r25, r1
 4c2:	11 f4       	brne	.+4      	; 0x4c8 <byte_init+0x14>
 4c4:	2a b9       	out	0x0a, r18	; 10
 4c6:	09 c0       	rjmp	.+18     	; 0x4da <byte_init+0x26>
 4c8:	85 32       	cpi	r24, 0x25	; 37
 4ca:	91 05       	cpc	r25, r1
 4cc:	11 f4       	brne	.+4      	; 0x4d2 <byte_init+0x1e>
 4ce:	24 b9       	out	0x04, r18	; 4
 4d0:	04 c0       	rjmp	.+8      	; 0x4da <byte_init+0x26>
 4d2:	88 32       	cpi	r24, 0x28	; 40
 4d4:	91 05       	cpc	r25, r1
 4d6:	09 f4       	brne	.+2      	; 0x4da <byte_init+0x26>
 4d8:	27 b9       	out	0x07, r18	; 7
 4da:	61 11       	cpse	r22, r1
 4dc:	03 c0       	rjmp	.+6      	; 0x4e4 <byte_init+0x30>
 4de:	2f ef       	ldi	r18, 0xFF	; 255
 4e0:	fc 01       	movw	r30, r24
 4e2:	20 83       	st	Z, r18
 4e4:	08 95       	ret

000004e6 <bit_write>:
 4e6:	fc 01       	movw	r30, r24
 4e8:	40 ff       	sbrs	r20, 0
 4ea:	0b c0       	rjmp	.+22     	; 0x502 <bit_write+0x1c>
 4ec:	20 81       	ld	r18, Z
 4ee:	81 e0       	ldi	r24, 0x01	; 1
 4f0:	90 e0       	ldi	r25, 0x00	; 0
 4f2:	02 c0       	rjmp	.+4      	; 0x4f8 <bit_write+0x12>
 4f4:	88 0f       	add	r24, r24
 4f6:	99 1f       	adc	r25, r25
 4f8:	6a 95       	dec	r22
 4fa:	e2 f7       	brpl	.-8      	; 0x4f4 <bit_write+0xe>
 4fc:	82 2b       	or	r24, r18
 4fe:	80 83       	st	Z, r24
 500:	08 95       	ret
 502:	90 81       	ld	r25, Z
 504:	21 e0       	ldi	r18, 0x01	; 1
 506:	30 e0       	ldi	r19, 0x00	; 0
 508:	02 c0       	rjmp	.+4      	; 0x50e <bit_write+0x28>
 50a:	22 0f       	add	r18, r18
 50c:	33 1f       	adc	r19, r19
 50e:	6a 95       	dec	r22
 510:	e2 f7       	brpl	.-8      	; 0x50a <bit_write+0x24>
 512:	20 95       	com	r18
 514:	29 23       	and	r18, r25
 516:	20 83       	st	Z, r18
 518:	08 95       	ret

0000051a <byte_write>:

//PORT als Ausgabe
void byte_write(volatile uint8_t *byte_adr, uint8_t byte_wert)
{
  *byte_adr = byte_wert;
 51a:	fc 01       	movw	r30, r24
 51c:	60 83       	st	Z, r22
 51e:	08 95       	ret

00000520 <ext_interrupt_isr>:
}
 
 //******* Interrupt-Service-Routine (ISR) **************************
void ext_interrupt_isr(void)    
{                            
  int_status = 1;     // Merker für Interrupt
 520:	81 e0       	ldi	r24, 0x01	; 1
 522:	80 93 25 01 	sts	0x0125, r24	; 0x800125 <int_status>
 526:	08 95       	ret

00000528 <timer1ms_isr>:
}
 
//***********************************************************************
void timer1ms_isr(void)
{   
   count++;            // Diese Variable wird jedesmal um 1 erhöht ->jede msec
 528:	80 91 1a 01 	lds	r24, 0x011A	; 0x80011a <count>
 52c:	90 91 1b 01 	lds	r25, 0x011B	; 0x80011b <count+0x1>
 530:	01 96       	adiw	r24, 0x01	; 1
 532:	90 93 1b 01 	sts	0x011B, r25	; 0x80011b <count+0x1>
 536:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <count>
   byte_write(Ampel,Ampelwerte[phase]);
 53a:	e0 91 1c 01 	lds	r30, 0x011C	; 0x80011c <phase>
 53e:	f0 e0       	ldi	r31, 0x00	; 0
 540:	e0 5f       	subi	r30, 0xF0	; 240
 542:	fe 4f       	sbci	r31, 0xFE	; 254
 544:	60 81       	ld	r22, Z
 546:	88 e2       	ldi	r24, 0x28	; 40
 548:	90 e0       	ldi	r25, 0x00	; 0
 54a:	0e 94 8d 02 	call	0x51a	; 0x51a <byte_write>

   if(count>=zeit[phase])  // Dieser Programmteil wird ausgeführt: 1msec x arraywert von zeit
 54e:	e0 91 1c 01 	lds	r30, 0x011C	; 0x80011c <phase>
 552:	f0 e0       	ldi	r31, 0x00	; 0
 554:	ee 0f       	add	r30, r30
 556:	ff 1f       	adc	r31, r31
 558:	e0 50       	subi	r30, 0x00	; 0
 55a:	ff 4f       	sbci	r31, 0xFF	; 255
 55c:	20 81       	ld	r18, Z
 55e:	31 81       	ldd	r19, Z+1	; 0x01
 560:	80 91 1a 01 	lds	r24, 0x011A	; 0x80011a <count>
 564:	90 91 1b 01 	lds	r25, 0x011B	; 0x80011b <count+0x1>
 568:	82 17       	cp	r24, r18
 56a:	93 07       	cpc	r25, r19
 56c:	78 f0       	brcs	.+30     	; 0x58c <timer1ms_isr+0x64>
   {
     count=0;
 56e:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <count+0x1>
 572:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <count>
     phase=phase+1;
 576:	80 91 1c 01 	lds	r24, 0x011C	; 0x80011c <phase>
 57a:	8f 5f       	subi	r24, 0xFF	; 255
 57c:	80 93 1c 01 	sts	0x011C, r24	; 0x80011c <phase>
     if( phase==8 )   phase=0;
 580:	80 91 1c 01 	lds	r24, 0x011C	; 0x80011c <phase>
 584:	88 30       	cpi	r24, 0x08	; 8
 586:	11 f4       	brne	.+4      	; 0x58c <timer1ms_isr+0x64>
 588:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <phase>
 58c:	08 95       	ret

0000058e <setup>:
volatile uint8_t phase=0, int_status;       //volatile, sonst werden die Variablen rausoptimiert???
uint16_t count=0;

void setup(void)
{
  byte_init(Ampel,OUT);
 58e:	61 e0       	ldi	r22, 0x01	; 1
 590:	88 e2       	ldi	r24, 0x28	; 40
 592:	90 e0       	ldi	r25, 0x00	; 0
 594:	0e 94 5a 02 	call	0x4b4	; 0x4b4 <byte_init>
  bit_init(Fuss,gruen,OUT);
 598:	41 e0       	ldi	r20, 0x01	; 1
 59a:	62 e0       	ldi	r22, 0x02	; 2
 59c:	85 e2       	ldi	r24, 0x25	; 37
 59e:	90 e0       	ldi	r25, 0x00	; 0
 5a0:	0e 94 f1 01 	call	0x3e2	; 0x3e2 <bit_init>
  bit_init(Fuss,rot,OUT);         //   
 5a4:	41 e0       	ldi	r20, 0x01	; 1
 5a6:	63 e0       	ldi	r22, 0x03	; 3
 5a8:	85 e2       	ldi	r24, 0x25	; 37
 5aa:	90 e0       	ldi	r25, 0x00	; 0
 5ac:	0e 94 f1 01 	call	0x3e2	; 0x3e2 <bit_init>
  bit_init(_PORTD_,2,IN);		  // Pull-Up für Interrupteingang aktivieren!
 5b0:	40 e0       	ldi	r20, 0x00	; 0
 5b2:	62 e0       	ldi	r22, 0x02	; 2
 5b4:	8b e2       	ldi	r24, 0x2B	; 43
 5b6:	90 e0       	ldi	r25, 0x00	; 0
 5b8:	0e 94 f1 01 	call	0x3e2	; 0x3e2 <bit_init>
								
  bit_write(Fuss,gruen,Off);
 5bc:	40 e0       	ldi	r20, 0x00	; 0
 5be:	62 e0       	ldi	r22, 0x02	; 2
 5c0:	85 e2       	ldi	r24, 0x25	; 37
 5c2:	90 e0       	ldi	r25, 0x00	; 0
 5c4:	0e 94 73 02 	call	0x4e6	; 0x4e6 <bit_write>
  bit_write(Fuss,rot,On);         // Fussgängerampel rot
 5c8:	41 e0       	ldi	r20, 0x01	; 1
 5ca:	63 e0       	ldi	r22, 0x03	; 3
 5cc:	85 e2       	ldi	r24, 0x25	; 37
 5ce:	90 e0       	ldi	r25, 0x00	; 0
 5d0:	0e 94 73 02 	call	0x4e6	; 0x4e6 <bit_write>

  timer1ms_init( timer1ms_isr );
 5d4:	84 e9       	ldi	r24, 0x94	; 148
 5d6:	92 e0       	ldi	r25, 0x02	; 2
 5d8:	0e 94 86 01 	call	0x30c	; 0x30c <timer1ms_init>
  timer1ms_enable(); 
 5dc:	0e 94 bd 01 	call	0x37a	; 0x37a <timer1ms_enable>
  ext_interrupt_init( ext_interrupt_isr );
 5e0:	80 e9       	ldi	r24, 0x90	; 144
 5e2:	92 e0       	ldi	r25, 0x02	; 2
 5e4:	0e 94 78 00 	call	0xf0	; 0xf0 <ext_interrupt_init>
  ext_interrupt_enable();
 5e8:	0e 94 ae 00 	call	0x15c	; 0x15c <ext_interrupt_enable>
 5ec:	08 95       	ret

000005ee <main>:
}

//********************************************************************
void main (void)        //Beginn Hauptprogramm
{
  setup();
 5ee:	0e 94 c7 02 	call	0x58e	; 0x58e <setup>
  while (1)                          //endlos
  {                        
    if( int_status & !phase )        //Wenn Interrupt aufgetreten und Zyklus durchgelaufen!
 5f2:	d1 e0       	ldi	r29, 0x01	; 1
 5f4:	c0 e0       	ldi	r28, 0x00	; 0
 5f6:	00 e0       	ldi	r16, 0x00	; 0
 5f8:	10 e0       	ldi	r17, 0x00	; 0
 5fa:	90 91 25 01 	lds	r25, 0x0125	; 0x800125 <int_status>
 5fe:	80 91 1c 01 	lds	r24, 0x011C	; 0x80011c <phase>
 602:	2d 2f       	mov	r18, r29
 604:	3c 2f       	mov	r19, r28
 606:	88 23       	and	r24, r24
 608:	11 f0       	breq	.+4      	; 0x60e <main+0x20>
 60a:	20 2f       	mov	r18, r16
 60c:	31 2f       	mov	r19, r17
 60e:	89 2f       	mov	r24, r25
 610:	90 e0       	ldi	r25, 0x00	; 0
 612:	82 23       	and	r24, r18
 614:	93 23       	and	r25, r19
 616:	89 2b       	or	r24, r25
 618:	81 f3       	breq	.-32     	; 0x5fa <main+0xc>
    {
      timer1ms_disable();            //Timer sperren sonst läuft Ampel normal weiter
 61a:	0e 94 c7 01 	call	0x38e	; 0x38e <timer1ms_disable>
      int_status = 0;
 61e:	10 92 25 01 	sts	0x0125, r1	; 0x800125 <int_status>
      byte_write(Ampel,0x09);        //Ampel auf rot
 622:	69 e0       	ldi	r22, 0x09	; 9
 624:	88 e2       	ldi	r24, 0x28	; 40
 626:	90 e0       	ldi	r25, 0x00	; 0
 628:	0e 94 8d 02 	call	0x51a	; 0x51a <byte_write>
      delay_ms(2000);
 62c:	80 ed       	ldi	r24, 0xD0	; 208
 62e:	97 e0       	ldi	r25, 0x07	; 7
 630:	0e 94 62 00 	call	0xc4	; 0xc4 <delay_ms>
      bit_write(Fuss,gruen,On);
 634:	41 e0       	ldi	r20, 0x01	; 1
 636:	62 e0       	ldi	r22, 0x02	; 2
 638:	85 e2       	ldi	r24, 0x25	; 37
 63a:	90 e0       	ldi	r25, 0x00	; 0
 63c:	0e 94 73 02 	call	0x4e6	; 0x4e6 <bit_write>
      bit_write(Fuss,rot,Off);       // Fussgängerampel grün
 640:	40 e0       	ldi	r20, 0x00	; 0
 642:	63 e0       	ldi	r22, 0x03	; 3
 644:	85 e2       	ldi	r24, 0x25	; 37
 646:	90 e0       	ldi	r25, 0x00	; 0
 648:	0e 94 73 02 	call	0x4e6	; 0x4e6 <bit_write>
      delay_ms(6000);
 64c:	80 e7       	ldi	r24, 0x70	; 112
 64e:	97 e1       	ldi	r25, 0x17	; 23
 650:	0e 94 62 00 	call	0xc4	; 0xc4 <delay_ms>
      bit_write(Fuss,gruen,Off);
 654:	40 e0       	ldi	r20, 0x00	; 0
 656:	62 e0       	ldi	r22, 0x02	; 2
 658:	85 e2       	ldi	r24, 0x25	; 37
 65a:	90 e0       	ldi	r25, 0x00	; 0
 65c:	0e 94 73 02 	call	0x4e6	; 0x4e6 <bit_write>
      bit_write(Fuss,rot,On);        // Fussgängerampel rot
 660:	41 e0       	ldi	r20, 0x01	; 1
 662:	63 e0       	ldi	r22, 0x03	; 3
 664:	85 e2       	ldi	r24, 0x25	; 37
 666:	90 e0       	ldi	r25, 0x00	; 0
 668:	0e 94 73 02 	call	0x4e6	; 0x4e6 <bit_write>
      delay_ms(2000);
 66c:	80 ed       	ldi	r24, 0xD0	; 208
 66e:	97 e0       	ldi	r25, 0x07	; 7
 670:	0e 94 62 00 	call	0xc4	; 0xc4 <delay_ms>
      timer1ms_enable();
 674:	0e 94 bd 01 	call	0x37a	; 0x37a <timer1ms_enable>
 678:	c0 cf       	rjmp	.-128    	; 0x5fa <main+0xc>

0000067a <__subsf3>:
 67a:	50 58       	subi	r21, 0x80	; 128

0000067c <__addsf3>:
 67c:	bb 27       	eor	r27, r27
 67e:	aa 27       	eor	r26, r26
 680:	0e 94 55 03 	call	0x6aa	; 0x6aa <__addsf3x>
 684:	0c 94 56 04 	jmp	0x8ac	; 0x8ac <__fp_round>
 688:	0e 94 48 04 	call	0x890	; 0x890 <__fp_pscA>
 68c:	38 f0       	brcs	.+14     	; 0x69c <__addsf3+0x20>
 68e:	0e 94 4f 04 	call	0x89e	; 0x89e <__fp_pscB>
 692:	20 f0       	brcs	.+8      	; 0x69c <__addsf3+0x20>
 694:	39 f4       	brne	.+14     	; 0x6a4 <__addsf3+0x28>
 696:	9f 3f       	cpi	r25, 0xFF	; 255
 698:	19 f4       	brne	.+6      	; 0x6a0 <__addsf3+0x24>
 69a:	26 f4       	brtc	.+8      	; 0x6a4 <__addsf3+0x28>
 69c:	0c 94 45 04 	jmp	0x88a	; 0x88a <__fp_nan>
 6a0:	0e f4       	brtc	.+2      	; 0x6a4 <__addsf3+0x28>
 6a2:	e0 95       	com	r30
 6a4:	e7 fb       	bst	r30, 7
 6a6:	0c 94 3f 04 	jmp	0x87e	; 0x87e <__fp_inf>

000006aa <__addsf3x>:
 6aa:	e9 2f       	mov	r30, r25
 6ac:	0e 94 67 04 	call	0x8ce	; 0x8ce <__fp_split3>
 6b0:	58 f3       	brcs	.-42     	; 0x688 <__addsf3+0xc>
 6b2:	ba 17       	cp	r27, r26
 6b4:	62 07       	cpc	r22, r18
 6b6:	73 07       	cpc	r23, r19
 6b8:	84 07       	cpc	r24, r20
 6ba:	95 07       	cpc	r25, r21
 6bc:	20 f0       	brcs	.+8      	; 0x6c6 <__addsf3x+0x1c>
 6be:	79 f4       	brne	.+30     	; 0x6de <__addsf3x+0x34>
 6c0:	a6 f5       	brtc	.+104    	; 0x72a <__addsf3x+0x80>
 6c2:	0c 94 89 04 	jmp	0x912	; 0x912 <__fp_zero>
 6c6:	0e f4       	brtc	.+2      	; 0x6ca <__addsf3x+0x20>
 6c8:	e0 95       	com	r30
 6ca:	0b 2e       	mov	r0, r27
 6cc:	ba 2f       	mov	r27, r26
 6ce:	a0 2d       	mov	r26, r0
 6d0:	0b 01       	movw	r0, r22
 6d2:	b9 01       	movw	r22, r18
 6d4:	90 01       	movw	r18, r0
 6d6:	0c 01       	movw	r0, r24
 6d8:	ca 01       	movw	r24, r20
 6da:	a0 01       	movw	r20, r0
 6dc:	11 24       	eor	r1, r1
 6de:	ff 27       	eor	r31, r31
 6e0:	59 1b       	sub	r21, r25
 6e2:	99 f0       	breq	.+38     	; 0x70a <__addsf3x+0x60>
 6e4:	59 3f       	cpi	r21, 0xF9	; 249
 6e6:	50 f4       	brcc	.+20     	; 0x6fc <__addsf3x+0x52>
 6e8:	50 3e       	cpi	r21, 0xE0	; 224
 6ea:	68 f1       	brcs	.+90     	; 0x746 <__addsf3x+0x9c>
 6ec:	1a 16       	cp	r1, r26
 6ee:	f0 40       	sbci	r31, 0x00	; 0
 6f0:	a2 2f       	mov	r26, r18
 6f2:	23 2f       	mov	r18, r19
 6f4:	34 2f       	mov	r19, r20
 6f6:	44 27       	eor	r20, r20
 6f8:	58 5f       	subi	r21, 0xF8	; 248
 6fa:	f3 cf       	rjmp	.-26     	; 0x6e2 <__addsf3x+0x38>
 6fc:	46 95       	lsr	r20
 6fe:	37 95       	ror	r19
 700:	27 95       	ror	r18
 702:	a7 95       	ror	r26
 704:	f0 40       	sbci	r31, 0x00	; 0
 706:	53 95       	inc	r21
 708:	c9 f7       	brne	.-14     	; 0x6fc <__addsf3x+0x52>
 70a:	7e f4       	brtc	.+30     	; 0x72a <__addsf3x+0x80>
 70c:	1f 16       	cp	r1, r31
 70e:	ba 0b       	sbc	r27, r26
 710:	62 0b       	sbc	r22, r18
 712:	73 0b       	sbc	r23, r19
 714:	84 0b       	sbc	r24, r20
 716:	ba f0       	brmi	.+46     	; 0x746 <__addsf3x+0x9c>
 718:	91 50       	subi	r25, 0x01	; 1
 71a:	a1 f0       	breq	.+40     	; 0x744 <__addsf3x+0x9a>
 71c:	ff 0f       	add	r31, r31
 71e:	bb 1f       	adc	r27, r27
 720:	66 1f       	adc	r22, r22
 722:	77 1f       	adc	r23, r23
 724:	88 1f       	adc	r24, r24
 726:	c2 f7       	brpl	.-16     	; 0x718 <__addsf3x+0x6e>
 728:	0e c0       	rjmp	.+28     	; 0x746 <__addsf3x+0x9c>
 72a:	ba 0f       	add	r27, r26
 72c:	62 1f       	adc	r22, r18
 72e:	73 1f       	adc	r23, r19
 730:	84 1f       	adc	r24, r20
 732:	48 f4       	brcc	.+18     	; 0x746 <__addsf3x+0x9c>
 734:	87 95       	ror	r24
 736:	77 95       	ror	r23
 738:	67 95       	ror	r22
 73a:	b7 95       	ror	r27
 73c:	f7 95       	ror	r31
 73e:	9e 3f       	cpi	r25, 0xFE	; 254
 740:	08 f0       	brcs	.+2      	; 0x744 <__addsf3x+0x9a>
 742:	b0 cf       	rjmp	.-160    	; 0x6a4 <__addsf3+0x28>
 744:	93 95       	inc	r25
 746:	88 0f       	add	r24, r24
 748:	08 f0       	brcs	.+2      	; 0x74c <__addsf3x+0xa2>
 74a:	99 27       	eor	r25, r25
 74c:	ee 0f       	add	r30, r30
 74e:	97 95       	ror	r25
 750:	87 95       	ror	r24
 752:	08 95       	ret

00000754 <__cmpsf2>:
 754:	0e 94 1b 04 	call	0x836	; 0x836 <__fp_cmp>
 758:	08 f4       	brcc	.+2      	; 0x75c <__cmpsf2+0x8>
 75a:	81 e0       	ldi	r24, 0x01	; 1
 75c:	08 95       	ret

0000075e <__fixunssfsi>:
 75e:	0e 94 6f 04 	call	0x8de	; 0x8de <__fp_splitA>
 762:	88 f0       	brcs	.+34     	; 0x786 <__fixunssfsi+0x28>
 764:	9f 57       	subi	r25, 0x7F	; 127
 766:	98 f0       	brcs	.+38     	; 0x78e <__fixunssfsi+0x30>
 768:	b9 2f       	mov	r27, r25
 76a:	99 27       	eor	r25, r25
 76c:	b7 51       	subi	r27, 0x17	; 23
 76e:	b0 f0       	brcs	.+44     	; 0x79c <__fixunssfsi+0x3e>
 770:	e1 f0       	breq	.+56     	; 0x7aa <__fixunssfsi+0x4c>
 772:	66 0f       	add	r22, r22
 774:	77 1f       	adc	r23, r23
 776:	88 1f       	adc	r24, r24
 778:	99 1f       	adc	r25, r25
 77a:	1a f0       	brmi	.+6      	; 0x782 <__fixunssfsi+0x24>
 77c:	ba 95       	dec	r27
 77e:	c9 f7       	brne	.-14     	; 0x772 <__fixunssfsi+0x14>
 780:	14 c0       	rjmp	.+40     	; 0x7aa <__fixunssfsi+0x4c>
 782:	b1 30       	cpi	r27, 0x01	; 1
 784:	91 f0       	breq	.+36     	; 0x7aa <__fixunssfsi+0x4c>
 786:	0e 94 89 04 	call	0x912	; 0x912 <__fp_zero>
 78a:	b1 e0       	ldi	r27, 0x01	; 1
 78c:	08 95       	ret
 78e:	0c 94 89 04 	jmp	0x912	; 0x912 <__fp_zero>
 792:	67 2f       	mov	r22, r23
 794:	78 2f       	mov	r23, r24
 796:	88 27       	eor	r24, r24
 798:	b8 5f       	subi	r27, 0xF8	; 248
 79a:	39 f0       	breq	.+14     	; 0x7aa <__fixunssfsi+0x4c>
 79c:	b9 3f       	cpi	r27, 0xF9	; 249
 79e:	cc f3       	brlt	.-14     	; 0x792 <__fixunssfsi+0x34>
 7a0:	86 95       	lsr	r24
 7a2:	77 95       	ror	r23
 7a4:	67 95       	ror	r22
 7a6:	b3 95       	inc	r27
 7a8:	d9 f7       	brne	.-10     	; 0x7a0 <__fixunssfsi+0x42>
 7aa:	3e f4       	brtc	.+14     	; 0x7ba <__fixunssfsi+0x5c>
 7ac:	90 95       	com	r25
 7ae:	80 95       	com	r24
 7b0:	70 95       	com	r23
 7b2:	61 95       	neg	r22
 7b4:	7f 4f       	sbci	r23, 0xFF	; 255
 7b6:	8f 4f       	sbci	r24, 0xFF	; 255
 7b8:	9f 4f       	sbci	r25, 0xFF	; 255
 7ba:	08 95       	ret

000007bc <__floatunsisf>:
 7bc:	e8 94       	clt
 7be:	09 c0       	rjmp	.+18     	; 0x7d2 <__floatsisf+0x12>

000007c0 <__floatsisf>:
 7c0:	97 fb       	bst	r25, 7
 7c2:	3e f4       	brtc	.+14     	; 0x7d2 <__floatsisf+0x12>
 7c4:	90 95       	com	r25
 7c6:	80 95       	com	r24
 7c8:	70 95       	com	r23
 7ca:	61 95       	neg	r22
 7cc:	7f 4f       	sbci	r23, 0xFF	; 255
 7ce:	8f 4f       	sbci	r24, 0xFF	; 255
 7d0:	9f 4f       	sbci	r25, 0xFF	; 255
 7d2:	99 23       	and	r25, r25
 7d4:	a9 f0       	breq	.+42     	; 0x800 <__floatsisf+0x40>
 7d6:	f9 2f       	mov	r31, r25
 7d8:	96 e9       	ldi	r25, 0x96	; 150
 7da:	bb 27       	eor	r27, r27
 7dc:	93 95       	inc	r25
 7de:	f6 95       	lsr	r31
 7e0:	87 95       	ror	r24
 7e2:	77 95       	ror	r23
 7e4:	67 95       	ror	r22
 7e6:	b7 95       	ror	r27
 7e8:	f1 11       	cpse	r31, r1
 7ea:	f8 cf       	rjmp	.-16     	; 0x7dc <__floatsisf+0x1c>
 7ec:	fa f4       	brpl	.+62     	; 0x82c <__floatsisf+0x6c>
 7ee:	bb 0f       	add	r27, r27
 7f0:	11 f4       	brne	.+4      	; 0x7f6 <__floatsisf+0x36>
 7f2:	60 ff       	sbrs	r22, 0
 7f4:	1b c0       	rjmp	.+54     	; 0x82c <__floatsisf+0x6c>
 7f6:	6f 5f       	subi	r22, 0xFF	; 255
 7f8:	7f 4f       	sbci	r23, 0xFF	; 255
 7fa:	8f 4f       	sbci	r24, 0xFF	; 255
 7fc:	9f 4f       	sbci	r25, 0xFF	; 255
 7fe:	16 c0       	rjmp	.+44     	; 0x82c <__floatsisf+0x6c>
 800:	88 23       	and	r24, r24
 802:	11 f0       	breq	.+4      	; 0x808 <__floatsisf+0x48>
 804:	96 e9       	ldi	r25, 0x96	; 150
 806:	11 c0       	rjmp	.+34     	; 0x82a <__floatsisf+0x6a>
 808:	77 23       	and	r23, r23
 80a:	21 f0       	breq	.+8      	; 0x814 <__floatsisf+0x54>
 80c:	9e e8       	ldi	r25, 0x8E	; 142
 80e:	87 2f       	mov	r24, r23
 810:	76 2f       	mov	r23, r22
 812:	05 c0       	rjmp	.+10     	; 0x81e <__floatsisf+0x5e>
 814:	66 23       	and	r22, r22
 816:	71 f0       	breq	.+28     	; 0x834 <__floatsisf+0x74>
 818:	96 e8       	ldi	r25, 0x86	; 134
 81a:	86 2f       	mov	r24, r22
 81c:	70 e0       	ldi	r23, 0x00	; 0
 81e:	60 e0       	ldi	r22, 0x00	; 0
 820:	2a f0       	brmi	.+10     	; 0x82c <__floatsisf+0x6c>
 822:	9a 95       	dec	r25
 824:	66 0f       	add	r22, r22
 826:	77 1f       	adc	r23, r23
 828:	88 1f       	adc	r24, r24
 82a:	da f7       	brpl	.-10     	; 0x822 <__floatsisf+0x62>
 82c:	88 0f       	add	r24, r24
 82e:	96 95       	lsr	r25
 830:	87 95       	ror	r24
 832:	97 f9       	bld	r25, 7
 834:	08 95       	ret

00000836 <__fp_cmp>:
 836:	99 0f       	add	r25, r25
 838:	00 08       	sbc	r0, r0
 83a:	55 0f       	add	r21, r21
 83c:	aa 0b       	sbc	r26, r26
 83e:	e0 e8       	ldi	r30, 0x80	; 128
 840:	fe ef       	ldi	r31, 0xFE	; 254
 842:	16 16       	cp	r1, r22
 844:	17 06       	cpc	r1, r23
 846:	e8 07       	cpc	r30, r24
 848:	f9 07       	cpc	r31, r25
 84a:	c0 f0       	brcs	.+48     	; 0x87c <__fp_cmp+0x46>
 84c:	12 16       	cp	r1, r18
 84e:	13 06       	cpc	r1, r19
 850:	e4 07       	cpc	r30, r20
 852:	f5 07       	cpc	r31, r21
 854:	98 f0       	brcs	.+38     	; 0x87c <__fp_cmp+0x46>
 856:	62 1b       	sub	r22, r18
 858:	73 0b       	sbc	r23, r19
 85a:	84 0b       	sbc	r24, r20
 85c:	95 0b       	sbc	r25, r21
 85e:	39 f4       	brne	.+14     	; 0x86e <__fp_cmp+0x38>
 860:	0a 26       	eor	r0, r26
 862:	61 f0       	breq	.+24     	; 0x87c <__fp_cmp+0x46>
 864:	23 2b       	or	r18, r19
 866:	24 2b       	or	r18, r20
 868:	25 2b       	or	r18, r21
 86a:	21 f4       	brne	.+8      	; 0x874 <__fp_cmp+0x3e>
 86c:	08 95       	ret
 86e:	0a 26       	eor	r0, r26
 870:	09 f4       	brne	.+2      	; 0x874 <__fp_cmp+0x3e>
 872:	a1 40       	sbci	r26, 0x01	; 1
 874:	a6 95       	lsr	r26
 876:	8f ef       	ldi	r24, 0xFF	; 255
 878:	81 1d       	adc	r24, r1
 87a:	81 1d       	adc	r24, r1
 87c:	08 95       	ret

0000087e <__fp_inf>:
 87e:	97 f9       	bld	r25, 7
 880:	9f 67       	ori	r25, 0x7F	; 127
 882:	80 e8       	ldi	r24, 0x80	; 128
 884:	70 e0       	ldi	r23, 0x00	; 0
 886:	60 e0       	ldi	r22, 0x00	; 0
 888:	08 95       	ret

0000088a <__fp_nan>:
 88a:	9f ef       	ldi	r25, 0xFF	; 255
 88c:	80 ec       	ldi	r24, 0xC0	; 192
 88e:	08 95       	ret

00000890 <__fp_pscA>:
 890:	00 24       	eor	r0, r0
 892:	0a 94       	dec	r0
 894:	16 16       	cp	r1, r22
 896:	17 06       	cpc	r1, r23
 898:	18 06       	cpc	r1, r24
 89a:	09 06       	cpc	r0, r25
 89c:	08 95       	ret

0000089e <__fp_pscB>:
 89e:	00 24       	eor	r0, r0
 8a0:	0a 94       	dec	r0
 8a2:	12 16       	cp	r1, r18
 8a4:	13 06       	cpc	r1, r19
 8a6:	14 06       	cpc	r1, r20
 8a8:	05 06       	cpc	r0, r21
 8aa:	08 95       	ret

000008ac <__fp_round>:
 8ac:	09 2e       	mov	r0, r25
 8ae:	03 94       	inc	r0
 8b0:	00 0c       	add	r0, r0
 8b2:	11 f4       	brne	.+4      	; 0x8b8 <__fp_round+0xc>
 8b4:	88 23       	and	r24, r24
 8b6:	52 f0       	brmi	.+20     	; 0x8cc <__fp_round+0x20>
 8b8:	bb 0f       	add	r27, r27
 8ba:	40 f4       	brcc	.+16     	; 0x8cc <__fp_round+0x20>
 8bc:	bf 2b       	or	r27, r31
 8be:	11 f4       	brne	.+4      	; 0x8c4 <__fp_round+0x18>
 8c0:	60 ff       	sbrs	r22, 0
 8c2:	04 c0       	rjmp	.+8      	; 0x8cc <__fp_round+0x20>
 8c4:	6f 5f       	subi	r22, 0xFF	; 255
 8c6:	7f 4f       	sbci	r23, 0xFF	; 255
 8c8:	8f 4f       	sbci	r24, 0xFF	; 255
 8ca:	9f 4f       	sbci	r25, 0xFF	; 255
 8cc:	08 95       	ret

000008ce <__fp_split3>:
 8ce:	57 fd       	sbrc	r21, 7
 8d0:	90 58       	subi	r25, 0x80	; 128
 8d2:	44 0f       	add	r20, r20
 8d4:	55 1f       	adc	r21, r21
 8d6:	59 f0       	breq	.+22     	; 0x8ee <__fp_splitA+0x10>
 8d8:	5f 3f       	cpi	r21, 0xFF	; 255
 8da:	71 f0       	breq	.+28     	; 0x8f8 <__fp_splitA+0x1a>
 8dc:	47 95       	ror	r20

000008de <__fp_splitA>:
 8de:	88 0f       	add	r24, r24
 8e0:	97 fb       	bst	r25, 7
 8e2:	99 1f       	adc	r25, r25
 8e4:	61 f0       	breq	.+24     	; 0x8fe <__fp_splitA+0x20>
 8e6:	9f 3f       	cpi	r25, 0xFF	; 255
 8e8:	79 f0       	breq	.+30     	; 0x908 <__stack+0x9>
 8ea:	87 95       	ror	r24
 8ec:	08 95       	ret
 8ee:	12 16       	cp	r1, r18
 8f0:	13 06       	cpc	r1, r19
 8f2:	14 06       	cpc	r1, r20
 8f4:	55 1f       	adc	r21, r21
 8f6:	f2 cf       	rjmp	.-28     	; 0x8dc <__fp_split3+0xe>
 8f8:	46 95       	lsr	r20
 8fa:	f1 df       	rcall	.-30     	; 0x8de <__fp_splitA>
 8fc:	08 c0       	rjmp	.+16     	; 0x90e <__stack+0xf>
 8fe:	16 16       	cp	r1, r22
 900:	17 06       	cpc	r1, r23
 902:	18 06       	cpc	r1, r24
 904:	99 1f       	adc	r25, r25
 906:	f1 cf       	rjmp	.-30     	; 0x8ea <__fp_splitA+0xc>
 908:	86 95       	lsr	r24
 90a:	71 05       	cpc	r23, r1
 90c:	61 05       	cpc	r22, r1
 90e:	08 94       	sec
 910:	08 95       	ret

00000912 <__fp_zero>:
 912:	e8 94       	clt

00000914 <__fp_szero>:
 914:	bb 27       	eor	r27, r27
 916:	66 27       	eor	r22, r22
 918:	77 27       	eor	r23, r23
 91a:	cb 01       	movw	r24, r22
 91c:	97 f9       	bld	r25, 7
 91e:	08 95       	ret

00000920 <__mulsf3>:
 920:	0e 94 a3 04 	call	0x946	; 0x946 <__mulsf3x>
 924:	0c 94 56 04 	jmp	0x8ac	; 0x8ac <__fp_round>
 928:	0e 94 48 04 	call	0x890	; 0x890 <__fp_pscA>
 92c:	38 f0       	brcs	.+14     	; 0x93c <__mulsf3+0x1c>
 92e:	0e 94 4f 04 	call	0x89e	; 0x89e <__fp_pscB>
 932:	20 f0       	brcs	.+8      	; 0x93c <__mulsf3+0x1c>
 934:	95 23       	and	r25, r21
 936:	11 f0       	breq	.+4      	; 0x93c <__mulsf3+0x1c>
 938:	0c 94 3f 04 	jmp	0x87e	; 0x87e <__fp_inf>
 93c:	0c 94 45 04 	jmp	0x88a	; 0x88a <__fp_nan>
 940:	11 24       	eor	r1, r1
 942:	0c 94 8a 04 	jmp	0x914	; 0x914 <__fp_szero>

00000946 <__mulsf3x>:
 946:	0e 94 67 04 	call	0x8ce	; 0x8ce <__fp_split3>
 94a:	70 f3       	brcs	.-36     	; 0x928 <__mulsf3+0x8>

0000094c <__mulsf3_pse>:
 94c:	95 9f       	mul	r25, r21
 94e:	c1 f3       	breq	.-16     	; 0x940 <__mulsf3+0x20>
 950:	95 0f       	add	r25, r21
 952:	50 e0       	ldi	r21, 0x00	; 0
 954:	55 1f       	adc	r21, r21
 956:	62 9f       	mul	r22, r18
 958:	f0 01       	movw	r30, r0
 95a:	72 9f       	mul	r23, r18
 95c:	bb 27       	eor	r27, r27
 95e:	f0 0d       	add	r31, r0
 960:	b1 1d       	adc	r27, r1
 962:	63 9f       	mul	r22, r19
 964:	aa 27       	eor	r26, r26
 966:	f0 0d       	add	r31, r0
 968:	b1 1d       	adc	r27, r1
 96a:	aa 1f       	adc	r26, r26
 96c:	64 9f       	mul	r22, r20
 96e:	66 27       	eor	r22, r22
 970:	b0 0d       	add	r27, r0
 972:	a1 1d       	adc	r26, r1
 974:	66 1f       	adc	r22, r22
 976:	82 9f       	mul	r24, r18
 978:	22 27       	eor	r18, r18
 97a:	b0 0d       	add	r27, r0
 97c:	a1 1d       	adc	r26, r1
 97e:	62 1f       	adc	r22, r18
 980:	73 9f       	mul	r23, r19
 982:	b0 0d       	add	r27, r0
 984:	a1 1d       	adc	r26, r1
 986:	62 1f       	adc	r22, r18
 988:	83 9f       	mul	r24, r19
 98a:	a0 0d       	add	r26, r0
 98c:	61 1d       	adc	r22, r1
 98e:	22 1f       	adc	r18, r18
 990:	74 9f       	mul	r23, r20
 992:	33 27       	eor	r19, r19
 994:	a0 0d       	add	r26, r0
 996:	61 1d       	adc	r22, r1
 998:	23 1f       	adc	r18, r19
 99a:	84 9f       	mul	r24, r20
 99c:	60 0d       	add	r22, r0
 99e:	21 1d       	adc	r18, r1
 9a0:	82 2f       	mov	r24, r18
 9a2:	76 2f       	mov	r23, r22
 9a4:	6a 2f       	mov	r22, r26
 9a6:	11 24       	eor	r1, r1
 9a8:	9f 57       	subi	r25, 0x7F	; 127
 9aa:	50 40       	sbci	r21, 0x00	; 0
 9ac:	9a f0       	brmi	.+38     	; 0x9d4 <__mulsf3_pse+0x88>
 9ae:	f1 f0       	breq	.+60     	; 0x9ec <__mulsf3_pse+0xa0>
 9b0:	88 23       	and	r24, r24
 9b2:	4a f0       	brmi	.+18     	; 0x9c6 <__mulsf3_pse+0x7a>
 9b4:	ee 0f       	add	r30, r30
 9b6:	ff 1f       	adc	r31, r31
 9b8:	bb 1f       	adc	r27, r27
 9ba:	66 1f       	adc	r22, r22
 9bc:	77 1f       	adc	r23, r23
 9be:	88 1f       	adc	r24, r24
 9c0:	91 50       	subi	r25, 0x01	; 1
 9c2:	50 40       	sbci	r21, 0x00	; 0
 9c4:	a9 f7       	brne	.-22     	; 0x9b0 <__mulsf3_pse+0x64>
 9c6:	9e 3f       	cpi	r25, 0xFE	; 254
 9c8:	51 05       	cpc	r21, r1
 9ca:	80 f0       	brcs	.+32     	; 0x9ec <__mulsf3_pse+0xa0>
 9cc:	0c 94 3f 04 	jmp	0x87e	; 0x87e <__fp_inf>
 9d0:	0c 94 8a 04 	jmp	0x914	; 0x914 <__fp_szero>
 9d4:	5f 3f       	cpi	r21, 0xFF	; 255
 9d6:	e4 f3       	brlt	.-8      	; 0x9d0 <__mulsf3_pse+0x84>
 9d8:	98 3e       	cpi	r25, 0xE8	; 232
 9da:	d4 f3       	brlt	.-12     	; 0x9d0 <__mulsf3_pse+0x84>
 9dc:	86 95       	lsr	r24
 9de:	77 95       	ror	r23
 9e0:	67 95       	ror	r22
 9e2:	b7 95       	ror	r27
 9e4:	f7 95       	ror	r31
 9e6:	e7 95       	ror	r30
 9e8:	9f 5f       	subi	r25, 0xFF	; 255
 9ea:	c1 f7       	brne	.-16     	; 0x9dc <__mulsf3_pse+0x90>
 9ec:	fe 2b       	or	r31, r30
 9ee:	88 0f       	add	r24, r24
 9f0:	91 1d       	adc	r25, r1
 9f2:	96 95       	lsr	r25
 9f4:	87 95       	ror	r24
 9f6:	97 f9       	bld	r25, 7
 9f8:	08 95       	ret

000009fa <__udivmodhi4>:
 9fa:	aa 1b       	sub	r26, r26
 9fc:	bb 1b       	sub	r27, r27
 9fe:	51 e1       	ldi	r21, 0x11	; 17
 a00:	07 c0       	rjmp	.+14     	; 0xa10 <__udivmodhi4_ep>

00000a02 <__udivmodhi4_loop>:
 a02:	aa 1f       	adc	r26, r26
 a04:	bb 1f       	adc	r27, r27
 a06:	a6 17       	cp	r26, r22
 a08:	b7 07       	cpc	r27, r23
 a0a:	10 f0       	brcs	.+4      	; 0xa10 <__udivmodhi4_ep>
 a0c:	a6 1b       	sub	r26, r22
 a0e:	b7 0b       	sbc	r27, r23

00000a10 <__udivmodhi4_ep>:
 a10:	88 1f       	adc	r24, r24
 a12:	99 1f       	adc	r25, r25
 a14:	5a 95       	dec	r21
 a16:	a9 f7       	brne	.-22     	; 0xa02 <__udivmodhi4_loop>
 a18:	80 95       	com	r24
 a1a:	90 95       	com	r25
 a1c:	bc 01       	movw	r22, r24
 a1e:	cd 01       	movw	r24, r26
 a20:	08 95       	ret

00000a22 <_exit>:
 a22:	f8 94       	cli

00000a24 <__stop_program>:
 a24:	ff cf       	rjmp	.-2      	; 0xa24 <__stop_program>
