<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2018.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="38" Path="E:/NLMFINAL/NLM1024Final-master/NLM_16/NLM_16.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="b0c66881341243a88c75577a5efa4947"/>
    <Option Name="Part" Val="xczu9eg-ffvb1156-2-i"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="TargetLanguage" Val="VHDL"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPRepoPath" Val="$PSRCDIR"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSAVendor" Val="xilinx"/>
    <Option Name="DSABoardId" Val="zed"/>
    <Option Name="DSANumComputeUnits" Val="60"/>
    <Option Name="WTXSimLaunchSim" Val="62"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="2"/>
    <Option Name="WTModelSimExportSim" Val="2"/>
    <Option Name="WTQuestaExportSim" Val="2"/>
    <Option Name="WTIesExportSim" Val="2"/>
    <Option Name="WTVcsExportSim" Val="2"/>
    <Option Name="WTRivieraExportSim" Val="2"/>
    <Option Name="WTActivehdlExportSim" Val="2"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="1024"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
    <Option Name="SimTypes" Val="bfm"/>
    <Option Name="SimTypes" Val="tlm"/>
    <Option Name="SimTypes" Val="tlm_dpi"/>
    <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/new/skidbuffer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../ImageBlurIP1/ImageBlurIP1.srcs/sources_1/new/skidbuffer.v"/>
          <Attr Name="ImportTime" Val="1602137816"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Bit_Delay.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Bit_Delay.vhd"/>
          <Attr Name="ImportTime" Val="1582612722"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Block_MoM.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Block_MoM.vhd"/>
          <Attr Name="ImportTime" Val="1584683922"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Block_MoM_StageIV.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../IP_Repo/NLM_16/NLM_16.srcs/sources_1/new/Block_MoM_StageIV.vhd"/>
          <Attr Name="ImportTime" Val="1623924961"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Block_MoM_StageV.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Block_MoM_StageV.vhd"/>
          <Attr Name="ImportTime" Val="1583750802"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Block_MoM_StageVI.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Block_MoM_StageVI.vhd"/>
          <Attr Name="ImportTime" Val="1583819303"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Block_MoM_StageVII.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Block_MoM_StageVII.vhd"/>
          <Attr Name="ImportTime" Val="1583818902"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Counter.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Counter.vhd"/>
          <Attr Name="ImportTime" Val="1582691810"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Find_Threshold.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Find_Threshold.vhd"/>
          <Attr Name="ImportTime" Val="1584684076"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Median_2.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Median_2.vhd"/>
          <Attr Name="ImportTime" Val="1583470182"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Median_4.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Median_4.vhd"/>
          <Attr Name="ImportTime" Val="1583400312"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Median_4_StageVIII.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Median_4_StageVIII.vhd"/>
          <Attr Name="ImportTime" Val="1583484830"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Median_5.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Median_5.vhd"/>
          <Attr Name="ImportTime" Val="1583404266"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/SPI.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/SPI.vhd"/>
          <Attr Name="ImportTime" Val="1582691626"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Sorter_4.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Sorter_4.vhd"/>
          <Attr Name="ImportTime" Val="1583299640"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Sorter_5.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Sorter_5.vhd"/>
          <Attr Name="ImportTime" Val="1583224386"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Sorter_Group_Signed.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Sorter_Group_Signed.vhd"/>
          <Attr Name="ImportTime" Val="1583143854"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Two_Input_Sorter_Signed.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Two_Input_Sorter_Signed.vhd"/>
          <Attr Name="ImportTime" Val="1583232778"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/Two_Input_Sorter_Signed_2.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/Two_Input_Sorter_Signed_2.vhd"/>
          <Attr Name="ImportTime" Val="1583137604"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/nlmspackage.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/nlmspackage.vhd"/>
          <Attr Name="ImportTime" Val="1596609810"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/base.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/base.vhd"/>
          <Attr Name="ImportTime" Val="1596174118"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/dflipflop.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/dflipflop.vhd"/>
          <Attr Name="ImportTime" Val="1583911365"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/exp_map.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/exp_map.vhd"/>
          <Attr Name="ImportTime" Val="1586347702"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/one_pixel_final.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/one_pixel_final.vhd"/>
          <Attr Name="ImportTime" Val="1598441121"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/weight.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sources_1/new/weight.vhd"/>
          <Attr Name="ImportTime" Val="1591597414"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/AXI_wrap.vhd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/component.xml">
        <FileInfo SFType="IPXACT"/>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="AXI_wrap"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/new/top_tb.vhd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/new/tb_base.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="G:/IISc/NLMS_16_bit_block/NLMS_16_bit.srcs/sim_1/new/tb_base.vhd"/>
          <Attr Name="ImportTime" Val="1598530155"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="top_tb"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xczu9eg-ffvb1156-2-i" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" State="current" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
        <Step Id="synth_design"/>
      </Strategy>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xczu9eg-ffvb1156-2-i" ConstrsSet="constrs_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" State="current" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
  </Runs>
  <Board/>
</Project>
