//==============================================================================
//
// The code is generated by Intel Compiler for SystemC, version 1.3.7
// see more information at https://github.com/intel/systemc-compiler
//
//==============================================================================

//==============================================================================
//
// Module: module_with_memory ()
//
module module_with_memory // "mod"
(
    input logic clk
);


//------------------------------------------------------------------------------

external_name stubInst1
(
  .clk(clk)
);

memory_stub stubInst2
(
  .clk(clk)
);

intrinsic_name stubInst3
(
  .clk(clk)
);

flat_name stubInst4
(
  .clk(clk)
);

flat_name stubInst5
(
  .clk(clk)
);

flat_name0 stubInst6
(
  .clk(clk)
);

endmodule



//==============================================================================
//
// Verilog intrinsic for module: intrinsic_name (test_vendor_memory.cpp:90:5)
//
module intrinsic_name(input clk);
endmodule
    

//==============================================================================
//
// Module: flat_name (test_vendor_memory.cpp:91:5)
//
module flat_name // "mod.stubInst4"
(
    input logic clk
);

endmodule



//==============================================================================
//
// Module: flat_name0 (test_vendor_memory.cpp:93:5)
//
module flat_name0 // "mod.stubInst6"
(
    input logic clk
);

endmodule


