Fitter report for IFE_Display_2017
Mon Dec 11 20:26:17 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 11 20:26:17 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; IFE_Display_2017                                ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,296 / 4,608 ( 28 % )                          ;
;     Total combinational functions  ; 1,292 / 4,608 ( 28 % )                          ;
;     Dedicated logic registers      ; 27 / 4,608 ( < 1 % )                            ;
; Total registers                    ; 27                                              ;
; Total pins                         ; 43 / 89 ( 48 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Perform Logic to Memory Mapping for Fitting                                ; On                             ; Off                            ;
; Physical Synthesis Effort Level                                            ; Extra                          ; Normal                         ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1368 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1368 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1366    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/IFE_2017/Software/SYSTEM_VERILOG_DISPLAY/output_files/IFE_Display_2017.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,296 / 4,608 ( 28 % ) ;
;     -- Combinational with no register       ; 1269                   ;
;     -- Register only                        ; 4                      ;
;     -- Combinational with a register        ; 23                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1050                   ;
;     -- 3 input functions                    ; 148                    ;
;     -- <=2 input functions                  ; 94                     ;
;     -- Register only                        ; 4                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1274                   ;
;     -- arithmetic mode                      ; 18                     ;
;                                             ;                        ;
; Total registers*                            ; 27 / 4,851 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 27 / 4,608 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 91 / 288 ( 32 % )      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 43 / 89 ( 48 % )       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 3 / 8 ( 38 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 8%           ;
; Maximum fan-out                             ; 347                    ;
; Highest non-global fan-out                  ; 347                    ;
; Total fan-out                               ; 4945                   ;
; Average fan-out                             ; 3.61                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1296 / 4608 ( 28 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1269                 ; 0                              ;
;     -- Register only                        ; 4                    ; 0                              ;
;     -- Combinational with a register        ; 23                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1050                 ; 0                              ;
;     -- 3 input functions                    ; 148                  ; 0                              ;
;     -- <=2 input functions                  ; 94                   ; 0                              ;
;     -- Register only                        ; 4                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1274                 ; 0                              ;
;     -- arithmetic mode                      ; 18                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 27                   ; 0                              ;
;     -- Dedicated logic registers            ; 27 / 4608 ( < 1 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 91 / 288 ( 32 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 43                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 10 ( 30 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4945                 ; 0                              ;
;     -- Registered Connections               ; 2707                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 12                   ; 0                              ;
;     -- Output Ports                         ; 31                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clk             ; 17    ; 1        ; 0            ; 6            ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Reset           ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; fpga_port_in[0] ; 75    ; 3        ; 28           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[1] ; 76    ; 3        ; 28           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[2] ; 79    ; 3        ; 28           ; 5            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[3] ; 80    ; 3        ; 28           ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[4] ; 81    ; 3        ; 28           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[5] ; 86    ; 3        ; 28           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[6] ; 87    ; 3        ; 28           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[7] ; 92    ; 3        ; 28           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_rsel       ; 73    ; 3        ; 28           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_write      ; 74    ; 3        ; 28           ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; B[0]     ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[1]     ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[2]     ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[3]     ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[4]     ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[5]     ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[6]     ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[7]     ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEN      ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DISP_CLK ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DISP_EN  ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[0]     ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[1]     ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[2]     ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[3]     ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[4]     ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[5]     ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[6]     ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[7]     ; 51    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HSYNC    ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[0]     ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[1]     ; 26    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[2]     ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[3]     ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[4]     ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[5]     ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[6]     ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[7]     ; 40    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VSYNC    ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_1    ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_2    ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 19 ( 84 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 23 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 10 / 23 ( 43 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 24 ( 71 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; DISP_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; DISP_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; HSYNC                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; VSYNC                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; DEN                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; Clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; R[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; R[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; R[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; R[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; R[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; R[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; R[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; R[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; G[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; G[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; G[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; G[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; G[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; G[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; G[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; G[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; B[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; B[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; B[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; B[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; B[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; B[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; B[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; B[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; fpga_rsel                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; fpga_write                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; fpga_port_in[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; fpga_port_in[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; fpga_port_in[2]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; fpga_port_in[3]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; fpga_port_in[4]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; fpga_port_in[5]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; fpga_port_in[6]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; fpga_port_in[7]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; led_1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; led_2                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                       ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; |top                            ; 1296 (0)    ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 43   ; 0            ; 1269 (0)     ; 4 (0)             ; 23 (0)           ; |top                                      ; work         ;
;    |display_controller:display| ; 51 (51)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 4 (4)             ; 23 (23)          ; |top|display_controller:display           ; work         ;
;    |sprite_controller:sc|       ; 1245 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1245 (0)     ; 0 (0)             ; 0 (0)            ; |top|sprite_controller:sc                 ; work         ;
;       |color_mapper:cm|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|sprite_controller:sc|color_mapper:cm ; work         ;
;       |disp_main:bg|            ; 1242 (1242) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1242 (1242)  ; 0 (0)             ; 0 (0)            ; |top|sprite_controller:sc|disp_main:bg    ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; fpga_port_in[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[3] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[4] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[5] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[6] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[7] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_rsel       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_write      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; led_1           ; Output   ; --            ; --            ; --                    ; --  ;
; led_2           ; Output   ; --            ; --            ; --                    ; --  ;
; R[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; DEN             ; Output   ; --            ; --            ; --                    ; --  ;
; VSYNC           ; Output   ; --            ; --            ; --                    ; --  ;
; HSYNC           ; Output   ; --            ; --            ; --                    ; --  ;
; DISP_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; DISP_EN         ; Output   ; --            ; --            ; --                    ; --  ;
; Reset           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Clk             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; fpga_port_in[0]     ;                   ;         ;
; fpga_port_in[1]     ;                   ;         ;
; fpga_port_in[2]     ;                   ;         ;
; fpga_port_in[3]     ;                   ;         ;
; fpga_port_in[4]     ;                   ;         ;
; fpga_port_in[5]     ;                   ;         ;
; fpga_port_in[6]     ;                   ;         ;
; fpga_port_in[7]     ;                   ;         ;
; fpga_rsel           ;                   ;         ;
; fpga_write          ;                   ;         ;
; Reset               ;                   ;         ;
; Clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+--------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location         ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Clk                                  ; PIN_17           ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Clk                                  ; PIN_17           ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Reset                                ; PIN_18           ; 20      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; display_controller:display|Equal0~6  ; LCCOMB_X8_Y3_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; display_controller:display|pixel_clk ; LCCOMB_X1_Y6_N12 ; 20      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                 ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Clk                                  ; PIN_17           ; 4       ; Global Clock         ; GCLK2            ; --                        ;
; Reset                                ; PIN_18           ; 20      ; Global Clock         ; GCLK1            ; --                        ;
; display_controller:display|pixel_clk ; LCCOMB_X1_Y6_N12 ; 20      ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; display_controller:display|hc[4]                ; 347     ;
; display_controller:display|hc[5]                ; 347     ;
; display_controller:display|hc[7]                ; 311     ;
; display_controller:display|hc[6]                ; 278     ;
; display_controller:display|hc[8]                ; 273     ;
; display_controller:display|hc[3]                ; 245     ;
; display_controller:display|hc[2]                ; 214     ;
; display_controller:display|hc[1]                ; 192     ;
; display_controller:display|hc[0]                ; 150     ;
; display_controller:display|vc[1]                ; 73      ;
; display_controller:display|vc[0]                ; 66      ;
; display_controller:display|vc[3]                ; 47      ;
; display_controller:display|vc[2]                ; 43      ;
; display_controller:display|vc[5]                ; 43      ;
; display_controller:display|vc[4]                ; 43      ;
; sprite_controller:sc|disp_main:bg|Mux93~2       ; 36      ;
; sprite_controller:sc|disp_main:bg|Mux89~0       ; 32      ;
; sprite_controller:sc|disp_main:bg|Mux215~2      ; 31      ;
; sprite_controller:sc|disp_main:bg|Mux214~2      ; 29      ;
; sprite_controller:sc|disp_main:bg|Mux222~2      ; 29      ;
; sprite_controller:sc|disp_main:bg|Mux217~3      ; 28      ;
; sprite_controller:sc|disp_main:bg|Mux221~0      ; 28      ;
; sprite_controller:sc|disp_main:bg|Mux219~2      ; 27      ;
; display_controller:display|Equal0~3             ; 26      ;
; sprite_controller:sc|disp_main:bg|Mux231~0      ; 24      ;
; sprite_controller:sc|disp_main:bg|Mux137~0      ; 24      ;
; display_controller:display|Equal0~2             ; 22      ;
; sprite_controller:sc|disp_main:bg|Mux207~4      ; 19      ;
; sprite_controller:sc|disp_main:bg|Mux108~2      ; 18      ;
; sprite_controller:sc|disp_main:bg|Mux224~2      ; 15      ;
; sprite_controller:sc|disp_main:bg|Mux104~0      ; 15      ;
; sprite_controller:sc|disp_main:bg|Mux81~2       ; 14      ;
; sprite_controller:sc|disp_main:bg|Mux178~4      ; 14      ;
; sprite_controller:sc|disp_main:bg|Mux207~2      ; 14      ;
; display_controller:display|Equal0~4             ; 12      ;
; sprite_controller:sc|disp_main:bg|Mux138~6      ; 12      ;
; sprite_controller:sc|disp_main:bg|Mux239~84     ; 12      ;
; sprite_controller:sc|disp_main:bg|Mux208~0      ; 12      ;
; sprite_controller:sc|disp_main:bg|Mux0~0        ; 11      ;
; sprite_controller:sc|disp_main:bg|Mux127~4      ; 11      ;
; display_controller:display|Equal0~1             ; 11      ;
; display_controller:display|Equal0~6             ; 10      ;
; sprite_controller:sc|disp_main:bg|Mux80~2       ; 10      ;
; sprite_controller:sc|disp_main:bg|Mux210~1      ; 10      ;
; sprite_controller:sc|disp_main:bg|Mux201~0      ; 10      ;
; sprite_controller:sc|color_mapper:cm|R~0        ; 9       ;
; sprite_controller:sc|disp_main:bg|Mux79~0       ; 9       ;
; sprite_controller:sc|disp_main:bg|Mux9~0        ; 9       ;
; sprite_controller:sc|disp_main:bg|Mux222~3      ; 9       ;
; sprite_controller:sc|disp_main:bg|Mux214~3      ; 9       ;
; sprite_controller:sc|color_mapper:cm|Decoder0~1 ; 8       ;
; sprite_controller:sc|disp_main:bg|Mux229~5      ; 8       ;
; sprite_controller:sc|disp_main:bg|Mux207~3      ; 8       ;
; sprite_controller:sc|disp_main:bg|Mux157~1      ; 8       ;
; sprite_controller:sc|disp_main:bg|Mux183~2      ; 8       ;
; sprite_controller:sc|disp_main:bg|Mux210~0      ; 8       ;
; sprite_controller:sc|disp_main:bg|Mux193~0      ; 8       ;
; display_controller:display|Equal0~0             ; 8       ;
; display_controller:display|Equal1~2             ; 7       ;
; display_controller:display|Equal1~1             ; 7       ;
; display_controller:display|Equal1~0             ; 7       ;
; sprite_controller:sc|disp_main:bg|Mux161~0      ; 7       ;
; display_controller:display|vc[8]                ; 7       ;
; sprite_controller:sc|disp_main:bg|Mux137~1      ; 6       ;
; display_controller:display|vc[7]                ; 6       ;
; sprite_controller:sc|disp_main:bg|Mux74~3       ; 6       ;
; display_controller:display|vc[6]                ; 6       ;
; display_controller:display|Equal0~5             ; 5       ;
; sprite_controller:sc|disp_main:bg|Mux37~0       ; 5       ;
; sprite_controller:sc|disp_main:bg|Mux233~5      ; 5       ;
; sprite_controller:sc|disp_main:bg|Mux145~0      ; 5       ;
; sprite_controller:sc|disp_main:bg|Mux96~0       ; 5       ;
; sprite_controller:sc|disp_main:bg|Mux233~4      ; 5       ;
; sprite_controller:sc|disp_main:bg|Mux59~2       ; 5       ;
; sprite_controller:sc|disp_main:bg|Mux114~0      ; 5       ;
; sprite_controller:sc|disp_main:bg|Mux239~225    ; 4       ;
; sprite_controller:sc|disp_main:bg|Mux239~224    ; 4       ;
; sprite_controller:sc|disp_main:bg|Mux81~3       ; 4       ;
; sprite_controller:sc|disp_main:bg|Mux175~3      ; 4       ;
; sprite_controller:sc|disp_main:bg|Mux239~112    ; 4       ;
; sprite_controller:sc|disp_main:bg|Mux159~0      ; 4       ;
; sprite_controller:sc|disp_main:bg|Mux238~20     ; 4       ;
; Clk                                             ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux204~8      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux224~3      ; 3       ;
; display_controller:display|vc[9]                ; 3       ;
; display_controller:display|hc[9]                ; 3       ;
; sprite_controller:sc|color_mapper:cm|Decoder0~0 ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux238~104    ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux225~8      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux178~6      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux229~10     ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux143~0      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux85~3       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux9~1        ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux205~3      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux65~2       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux64~2       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux89~3       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux89~2       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux56~2       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux88~2       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux205~2      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux75~10      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux59~3       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux203~0      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux217~4      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux199~0      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux106~0      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux193~1      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux211~3      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux159~1      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux85~2       ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux239~87     ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux231~1      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux175~0      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux186~0      ; 3       ;
; sprite_controller:sc|disp_main:bg|Mux178~7      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux7~4        ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux65~6       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux206~4      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux204~7      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux92~14      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux82~10      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux222~7      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux121~4      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux105~5      ; 2       ;
; display_controller:display|state_clk.s_0        ; 2       ;
; display_controller:display|state_clk.s_2        ; 2       ;
; display_controller:display|state_clk.s_1        ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux228~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux225~9      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux114~3      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux235~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux229~11     ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux229~4      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux229~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux216~4      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux238~58     ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux178~5      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux89~6       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux229~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux114~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux81~8       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux238~23     ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux85~6       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux168~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux238~22     ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux89~4       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux37~1       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux231~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux46~0       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux48~0       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux9~2        ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux93~5       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux50~0       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux93~4       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux29~0       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux238~21     ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux221~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux214~6      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux204~5      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux215~5      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux69~2       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux69~1       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux90~4       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux104~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux73~0       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux68~1       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux68~0       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux145~1      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux88~6       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux110~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux70~0       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux66~5       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux58~6       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux80~3       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux96~1       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux115~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux71~7       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux72~3       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux72~2       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux204~4      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux67~0       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux125~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux106~3      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux122~4      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux79~5       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux217~5      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux75~6       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux98~3       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux98~2       ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux208~1      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux129~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux215~3      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux221~1      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux213~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux142~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux197~1      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux211~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux169~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux171~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux150~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux165~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux217~2      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux140~1      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux140~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux212~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux138~0      ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux239~73     ; 2       ;
; sprite_controller:sc|disp_main:bg|Mux179~1      ; 2       ;
; display_controller:display|state_clk.s_0~0      ; 1       ;
; display_controller:display|state_clk.s_1~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~239    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~238    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~237    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~236    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux98~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux98~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux88~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux88~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~235    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~234    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~233    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~232    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~19      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~18      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~112    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~111    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~11     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~10     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~15     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~57     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~50     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~231    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~53     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~32     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~230    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~16     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~13     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~229    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~16     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux228~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~15     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~110    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~109    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~18     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~17     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~108    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~17     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~16     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux216~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~107    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~106    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~105    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~14      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~17      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~14      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux45~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux52~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux43~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux42~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux47~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux15~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~228    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux8~2        ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux10~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux35~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~227    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux219~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux213~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux205~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux217~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux214~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux215~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux211~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux207~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux108~10     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux90~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux123~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux56~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux72~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux126~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux88~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux64~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux122~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux103~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux80~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux60~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux54~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~13      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux66~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~19      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~18      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~17      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux101~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~12      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux58~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux116~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux74~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux111~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux71~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux94~15      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux94~14      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux59~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux98~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~226    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux149~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux141~9      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux141~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux144~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux195~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux195~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux183~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux181~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux131~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux131~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux134~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux187~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux154~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux152~4      ; 1       ;
; display_controller:display|state_clk.s_3        ; 1       ;
; display_controller:display|state_clk.s_4        ; 1       ;
; display_controller:display|state_clk.s_5        ; 1       ;
; display_controller:display|state_clk.s_6        ; 1       ;
; display_controller:display|pixel_clk            ; 1       ;
; display_controller:display|hc~3                 ; 1       ;
; display_controller:display|vc~6                 ; 1       ;
; display_controller:display|vc~5                 ; 1       ;
; display_controller:display|vc~4                 ; 1       ;
; display_controller:display|vc~3                 ; 1       ;
; display_controller:display|vc~2                 ; 1       ;
; display_controller:display|hc~2                 ; 1       ;
; display_controller:display|vc~1                 ; 1       ;
; display_controller:display|hc~1                 ; 1       ;
; display_controller:display|hc~0                 ; 1       ;
; display_controller:display|vc~0                 ; 1       ;
; display_controller:display|always6~2            ; 1       ;
; display_controller:display|always6~1            ; 1       ;
; display_controller:display|always6~0            ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux174~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~103    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~102    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~101    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~100    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~99     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~98     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~97     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~96     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~95     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~94     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~14     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux229~13     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux229~12     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~13     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~12     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~11     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~10     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~93     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~92     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux228~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux228~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux228~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux231~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux228~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux228~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~9      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux227~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~91     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~90     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~89     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux223~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux225~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~88     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~87     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~86     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~85     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~84     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~83     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~82     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~16     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~15     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~14     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~13     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~12     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~11     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~11     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~10     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~9      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux237~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~81     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~80     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~79     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~78     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~10     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~9      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~77     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~76     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~75     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~74     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~73     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~72     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~71     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~70     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~69     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~68     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux236~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~67     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux236~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~66     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux231~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~65     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~14     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~13     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~12     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~11     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~10     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~9      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux234~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux232~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux232~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux232~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux232~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux232~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux232~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux232~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~15     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~14     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~13     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~12     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~11     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~10     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~9      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~64     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux229~9      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux229~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux229~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux229~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux229~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux229~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~63     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux230~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~62     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~61     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux216~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux216~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~60     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~59     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~57     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux202~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~56     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~55     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~54     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~53     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~52     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux139~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~51     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~50     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~49     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~48     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~47     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~46     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~45     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~44     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~43     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux166~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~42     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~41     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~40     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~39     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~38     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux145~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~37     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~36     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux91~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~35     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~13      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~12      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux93~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~34     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux89~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux89~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux89~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux89~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~33     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~32     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~31     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~30     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux114~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~29     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~28     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~27     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~26     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~25     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~16      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~15      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~14      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~13      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~12      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux81~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux238~24     ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux87~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux87~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux87~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux87~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux87~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux87~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux87~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux87~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~13      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~12      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux85~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux83~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~223    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~222    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~221    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux2~0        ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~220    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux5~0        ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux6~0        ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux0~1        ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~219    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~218    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~217    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux36~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux36~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~216    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux49~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux49~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux49~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux49~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux40~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux40~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux40~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux45~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux45~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux45~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~215    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~214    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux39~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux39~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux39~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~213    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux52~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux52~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux52~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux48~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux48~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux48~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux43~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux43~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux43~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~212    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux38~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux235~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux38~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux38~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux38~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~211    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux51~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux51~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux51~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux233~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux42~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux42~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux42~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux42~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux47~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux47~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~210    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux37~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux37~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~209    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux50~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux50~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux50~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux46~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux46~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux46~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux41~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux41~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux41~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux41~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~208    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~207    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~206    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~205    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~204    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~203    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~202    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~201    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~200    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux67~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~199    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~198    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~197    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~196    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~195    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~194    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~193    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~192    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux22~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~191    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~190    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux32~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux32~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~189    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux35~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux35~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux34~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux34~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux34~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux34~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux33~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux33~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~188    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~187    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~186    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~185    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~184    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux28~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~183    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux31~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux31~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux29~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux30~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux30~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~182    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~181    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~180    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~179    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~178    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~177    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~176    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~175    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux218~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux75~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux218~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux218~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~174    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux222~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux222~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux222~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux221~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~173    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~172    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux199~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux198~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~171    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux213~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux209~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux209~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux205~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux205~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~170    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~169    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux204~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~168    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux212~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux212~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux208~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux208~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~167    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux201~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux201~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux201~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~166    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux214~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux210~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux210~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux206~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux206~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~165    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux203~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~164    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux211~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux207~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux207~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~163    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~162    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~161    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux53~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux53~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux53~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux53~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~160    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux108~9      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux108~8      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux108~7      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux108~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux108~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux108~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux108~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux69~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux69~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux69~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux69~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux90~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux90~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux90~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux90~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux90~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux90~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~159    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~158    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux65~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux65~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux65~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~157    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux123~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux123~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux104~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux104~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux104~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux104~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux82~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux82~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux82~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux82~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux82~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux82~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux82~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux82~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~156    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux57~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux57~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~155    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux115~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux115~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux115~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux73~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux96~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux96~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux96~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux96~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux96~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux96~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux96~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~154    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux61~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux61~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux61~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux61~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux61~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux61~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux61~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~153    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux119~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux119~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux119~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux100~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux100~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux100~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux77~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~152    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~151    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~150    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux56~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux56~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~149    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux113~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux113~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux113~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux113~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux113~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux72~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux72~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux72~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux72~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux72~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux72~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux72~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux95~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~148    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~147    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux68~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux68~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux68~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux68~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~146    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux126~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux126~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux107~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux107~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux107~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux107~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux107~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux88~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux88~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux88~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux88~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~145    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux64~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux64~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux64~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux64~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~144    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux122~6      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux122~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux103~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux103~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux103~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux80~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux80~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux80~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux80~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux80~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux80~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux80~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~143    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux60~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux60~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux60~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux60~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux60~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux60~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~142    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux118~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux118~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux118~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux76~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux99~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux99~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux99~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux99~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux99~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux99~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux99~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~141    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~140    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux54~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux54~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux54~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~139    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~138    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~137    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux110~5      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux110~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux110~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux110~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux110~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux70~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux70~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux70~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux70~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux70~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux70~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~12      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux92~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~136    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~135    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux66~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux66~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux66~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux66~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux66~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~134    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux124~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux124~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux124~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux124~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux105~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux105~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux105~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~16      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~15      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~14      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~13      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~12      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~11      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux84~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~133    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux62~3       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux215~4      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux62~2       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux62~1       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux62~0       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~132    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux120~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux120~1      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux120~0      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux101~3      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux101~2      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~10      ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~7       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~6       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~5       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux78~4       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux239~131    ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux58~9       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux58~8       ; 1       ;
; sprite_controller:sc|disp_main:bg|Mux58~7       ; 1       ;
+-------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 1,679 / 15,666 ( 11 % ) ;
; C16 interconnects           ; 1 / 812 ( < 1 % )       ;
; C4 interconnects            ; 743 / 11,424 ( 7 % )    ;
; Direct links                ; 93 / 15,666 ( < 1 % )   ;
; Global clocks               ; 3 / 8 ( 38 % )          ;
; Local interconnects         ; 881 / 4,608 ( 19 % )    ;
; R24 interconnects           ; 7 / 652 ( 1 % )         ;
; R4 interconnects            ; 826 / 13,328 ( 6 % )    ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.24) ; Number of LABs  (Total = 91) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 4                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 3                            ;
; 15                                          ; 13                           ;
; 16                                          ; 64                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.10) ; Number of LABs  (Total = 91) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 3                            ;
; 1 Clock enable                     ; 2                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.54) ; Number of LABs  (Total = 91) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 4                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 4                            ;
; 15                                           ; 13                           ;
; 16                                           ; 61                           ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.14) ; Number of LABs  (Total = 91) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 8                            ;
; 3                                               ; 8                            ;
; 4                                               ; 18                           ;
; 5                                               ; 21                           ;
; 6                                               ; 9                            ;
; 7                                               ; 6                            ;
; 8                                               ; 6                            ;
; 9                                               ; 4                            ;
; 10                                              ; 2                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.51) ; Number of LABs  (Total = 91) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 4                            ;
; 10                                           ; 3                            ;
; 11                                           ; 4                            ;
; 12                                           ; 5                            ;
; 13                                           ; 2                            ;
; 14                                           ; 5                            ;
; 15                                           ; 4                            ;
; 16                                           ; 3                            ;
; 17                                           ; 8                            ;
; 18                                           ; 7                            ;
; 19                                           ; 7                            ;
; 20                                           ; 4                            ;
; 21                                           ; 6                            ;
; 22                                           ; 2                            ;
; 23                                           ; 5                            ;
; 24                                           ; 4                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "IFE_Display_2017"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 43 total pins
    Info (169086): Pin Reset not assigned to an exact location on the device
Info (332104): Reading SDC File: 'IFE_Display_2017.out.sdc'
Warning (332060): Node: display_controller:display|state_clk.s_0 was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          Clk
Info (176353): Automatically promoted node Clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node display_controller:display|state_clk.s_0
        Info (176357): Destination node display_controller:display|state_clk.s_1
        Info (176357): Destination node display_controller:display|state_clk.s_2
Info (176353): Automatically promoted node display_controller:display|pixel_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DISP_CLK
Info (176353): Automatically promoted node Reset (placed in PIN 18 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.41 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 31 output pins without output pin load capacitance assignment
    Info (306007): Pin "led_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VSYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HSYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DISP_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DISP_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/IFE_2017/Software/SYSTEM_VERILOG_DISPLAY/output_files/IFE_Display_2017.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 702 megabytes
    Info: Processing ended: Mon Dec 11 20:26:18 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/IFE_2017/Software/SYSTEM_VERILOG_DISPLAY/output_files/IFE_Display_2017.fit.smsg.


