<!DOCTYPE html>
<html lang="" xml:lang="">
<head>

  <meta charset="utf-8" />
  <meta http-equiv="X-UA-Compatible" content="IE=edge" />
  <title>5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</title>
  <meta name="description" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta name="generator" content="bookdown 0.44 and GitBook 2.6.7" />

  <meta property="og:title" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta property="og:type" content="book" />
  
  
  <meta name="github-repo" content="ruiz-jose/Sim-x86-Tesis" />

  <meta name="twitter:card" content="summary" />
  <meta name="twitter:title" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  
  
  

<meta name="author" content="Ruiz Jose Maria" />


<meta name="date" content="2025-01-01" />

  <meta name="viewport" content="width=device-width, initial-scale=1" />
  <meta name="apple-mobile-web-app-capable" content="yes" />
  <meta name="apple-mobile-web-app-status-bar-style" content="black" />
  
  
<link rel="prev" href="requisitos-de-la-herramienta-y-su-justificación.html"/>
<link rel="next" href="ciclo-de-la-instrucción.html"/>
<script src="libs/jquery-3.6.0/jquery-3.6.0.min.js"></script>
<script src="https://cdn.jsdelivr.net/npm/fuse.js@6.4.6/dist/fuse.min.js"></script>
<link href="libs/gitbook-2.6.7/css/style.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-table.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-bookdown.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-highlight.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-search.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-fontsettings.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-clipboard.css" rel="stylesheet" />








<link href="libs/anchor-sections-1.1.0/anchor-sections.css" rel="stylesheet" />
<link href="libs/anchor-sections-1.1.0/anchor-sections-hash.css" rel="stylesheet" />
<script src="libs/anchor-sections-1.1.0/anchor-sections.js"></script>
<script src="libs/kePrint-0.0.1/kePrint.js"></script>
<link href="libs/lightable-0.0.1/lightable.css" rel="stylesheet" />
<link href="libs/bsTable-3.3.7/bootstrapTable.min.css" rel="stylesheet" />
<script src="libs/bsTable-3.3.7/bootstrapTable.js"></script>


<style type="text/css">
pre > code.sourceCode { white-space: pre; position: relative; }
pre > code.sourceCode > span { display: inline-block; line-height: 1.25; }
pre > code.sourceCode > span:empty { height: 1.2em; }
.sourceCode { overflow: visible; }
code.sourceCode > span { color: inherit; text-decoration: inherit; }
pre.sourceCode { margin: 0; }
@media screen {
div.sourceCode { overflow: auto; }
}
@media print {
pre > code.sourceCode { white-space: pre-wrap; }
pre > code.sourceCode > span { text-indent: -5em; padding-left: 5em; }
}
pre.numberSource code
  { counter-reset: source-line 0; }
pre.numberSource code > span
  { position: relative; left: -4em; counter-increment: source-line; }
pre.numberSource code > span > a:first-child::before
  { content: counter(source-line);
    position: relative; left: -1em; text-align: right; vertical-align: baseline;
    border: none; display: inline-block;
    -webkit-touch-callout: none; -webkit-user-select: none;
    -khtml-user-select: none; -moz-user-select: none;
    -ms-user-select: none; user-select: none;
    padding: 0 4px; width: 4em;
    color: #aaaaaa;
  }
pre.numberSource { margin-left: 3em; border-left: 1px solid #aaaaaa;  padding-left: 4px; }
div.sourceCode
  {   }
@media screen {
pre > code.sourceCode > span > a:first-child::before { text-decoration: underline; }
}
code span.al { color: #ff0000; font-weight: bold; } /* Alert */
code span.an { color: #60a0b0; font-weight: bold; font-style: italic; } /* Annotation */
code span.at { color: #7d9029; } /* Attribute */
code span.bn { color: #40a070; } /* BaseN */
code span.bu { color: #008000; } /* BuiltIn */
code span.cf { color: #007020; font-weight: bold; } /* ControlFlow */
code span.ch { color: #4070a0; } /* Char */
code span.cn { color: #880000; } /* Constant */
code span.co { color: #60a0b0; font-style: italic; } /* Comment */
code span.cv { color: #60a0b0; font-weight: bold; font-style: italic; } /* CommentVar */
code span.do { color: #ba2121; font-style: italic; } /* Documentation */
code span.dt { color: #902000; } /* DataType */
code span.dv { color: #40a070; } /* DecVal */
code span.er { color: #ff0000; font-weight: bold; } /* Error */
code span.ex { } /* Extension */
code span.fl { color: #40a070; } /* Float */
code span.fu { color: #06287e; } /* Function */
code span.im { color: #008000; font-weight: bold; } /* Import */
code span.in { color: #60a0b0; font-weight: bold; font-style: italic; } /* Information */
code span.kw { color: #007020; font-weight: bold; } /* Keyword */
code span.op { color: #666666; } /* Operator */
code span.ot { color: #007020; } /* Other */
code span.pp { color: #bc7a00; } /* Preprocessor */
code span.sc { color: #4070a0; } /* SpecialChar */
code span.ss { color: #bb6688; } /* SpecialString */
code span.st { color: #4070a0; } /* String */
code span.va { color: #19177c; } /* Variable */
code span.vs { color: #4070a0; } /* VerbatimString */
code span.wa { color: #60a0b0; font-weight: bold; font-style: italic; } /* Warning */
</style>

<style type="text/css">
  
  div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
</style>
<style type="text/css">
/* Used with Pandoc 2.11+ new --citeproc when CSL is used */
div.csl-bib-body { }
div.csl-entry {
  clear: both;
}
.hanging div.csl-entry {
  margin-left:2em;
  text-indent:-2em;
}
div.csl-left-margin {
  min-width:2em;
  float:left;
}
div.csl-right-inline {
  margin-left:2em;
  padding-left:1em;
}
div.csl-indent {
  margin-left: 2em;
}
</style>

<link rel="stylesheet" href="style.css" type="text/css" />
</head>

<body>



  <div class="book without-animation with-summary font-size-2 font-family-1" data-basepath=".">

    <div class="book-summary">
      <nav role="navigation">

<ul class="summary">
<li><a href="./">Sim-x86</a></li>

<li class="divider"></li>
<li class="chapter" data-level="" data-path="index.html"><a href="index.html"><i class="fa fa-check"></i>Resumen</a></li>
<li class="chapter" data-level="" data-path="agradecimientos.html"><a href="agradecimientos.html"><i class="fa fa-check"></i>Agradecimientos</a></li>
<li class="chapter" data-level="1" data-path="intro.html"><a href="intro.html"><i class="fa fa-check"></i><b>1</b> Introducción</a>
<ul>
<li class="chapter" data-level="1.1" data-path="justificación.html"><a href="justificación.html"><i class="fa fa-check"></i><b>1.1</b> Justificación</a></li>
<li class="chapter" data-level="1.2" data-path="objetivos.html"><a href="objetivos.html"><i class="fa fa-check"></i><b>1.2</b> Objetivos</a></li>
<li class="chapter" data-level="1.3" data-path="metodología-de-desarrollo.html"><a href="metodología-de-desarrollo.html"><i class="fa fa-check"></i><b>1.3</b> Metodología de desarrollo</a></li>
<li class="chapter" data-level="1.4" data-path="organización-del-documento.html"><a href="organización-del-documento.html"><i class="fa fa-check"></i><b>1.4</b> Organización del documento</a></li>
</ul></li>
<li class="chapter" data-level="2" data-path="arquitectura.html"><a href="arquitectura.html"><i class="fa fa-check"></i><b>2</b> Arquitectura de computadoras</a>
<ul>
<li class="chapter" data-level="2.1" data-path="introducción-a-la-arquitectura-de-computadoras.html"><a href="introducción-a-la-arquitectura-de-computadoras.html"><i class="fa fa-check"></i><b>2.1</b> Introducción a la arquitectura de computadoras</a></li>
<li class="chapter" data-level="2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html"><i class="fa fa-check"></i><b>2.2</b> Arquitecturas Von Neumann y Harvard</a>
<ul>
<li class="chapter" data-level="2.2.1" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-von-neumann"><i class="fa fa-check"></i><b>2.2.1</b> Arquitectura Von Neumann</a></li>
<li class="chapter" data-level="2.2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-harvard"><i class="fa fa-check"></i><b>2.2.2</b> Arquitectura Harvard</a></li>
<li class="chapter" data-level="2.2.3" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#comparativa-entre-von-neumann-y-harvard"><i class="fa fa-check"></i><b>2.2.3</b> Comparativa entre Von Neumann y Harvard</a></li>
<li class="chapter" data-level="2.2.4" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitecturas-híbridas"><i class="fa fa-check"></i><b>2.2.4</b> Arquitecturas híbridas</a></li>
</ul></li>
<li class="chapter" data-level="2.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html"><i class="fa fa-check"></i><b>2.3</b> Tipos de arquitecturas</a>
<ul>
<li class="chapter" data-level="2.3.1" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-x86"><i class="fa fa-check"></i><b>2.3.1</b> Arquitectura x86</a></li>
<li class="chapter" data-level="2.3.2" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-arm"><i class="fa fa-check"></i><b>2.3.2</b> Arquitectura ARM</a></li>
<li class="chapter" data-level="2.3.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-risc-v"><i class="fa fa-check"></i><b>2.3.3</b> Arquitectura RISC-V</a></li>
<li class="chapter" data-level="2.3.4" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#comparativa-entre-arquitecturas"><i class="fa fa-check"></i><b>2.3.4</b> Comparativa entre arquitecturas</a></li>
</ul></li>
<li class="chapter" data-level="2.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html"><i class="fa fa-check"></i><b>2.4</b> Repertorio de instrucciones</a>
<ul>
<li class="chapter" data-level="2.4.1" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#características-clave-del-isa"><i class="fa fa-check"></i><b>2.4.1</b> Características clave del ISA</a></li>
<li class="chapter" data-level="2.4.2" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#modos-de-direccionamiento"><i class="fa fa-check"></i><b>2.4.2</b> Modos de direccionamiento</a></li>
<li class="chapter" data-level="2.4.3" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#formato-de-las-instrucciones"><i class="fa fa-check"></i><b>2.4.3</b> Formato de las instrucciones</a></li>
<li class="chapter" data-level="2.4.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#comparativa-de-repertorios-de-instrucciones"><i class="fa fa-check"></i><b>2.4.4</b> Comparativa de repertorios de instrucciones</a></li>
</ul></li>
<li class="chapter" data-level="2.5" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html"><i class="fa fa-check"></i><b>2.5</b> Filosofías CISC y RISC</a>
<ul>
<li class="chapter" data-level="2.5.1" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#cisc"><i class="fa fa-check"></i><b>2.5.1</b> CISC</a></li>
<li class="chapter" data-level="2.5.2" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#RISC"><i class="fa fa-check"></i><b>2.5.2</b> RISC</a></li>
<li class="chapter" data-level="2.5.3" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#comparativa-entre-cisc-y-risc"><i class="fa fa-check"></i><b>2.5.3</b> Comparativa entre CISC y RISC</a></li>
</ul></li>
<li class="chapter" data-level="2.6" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html"><i class="fa fa-check"></i><b>2.6</b> Arquitectura x86</a>
<ul>
<li class="chapter" data-level="2.6.1" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#evolución-de-la-arquitectura-x86"><i class="fa fa-check"></i><b>2.6.1</b> Evolución de la arquitectura x86</a></li>
<li class="chapter" data-level="2.6.2" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#repertorio-de-instrucciones-x86"><i class="fa fa-check"></i><b>2.6.2</b> Repertorio de instrucciones x86</a></li>
</ul></li>
<li class="chapter" data-level="2.7" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html"><i class="fa fa-check"></i><b>2.7</b> Lenguaje máquina y lenguaje ensamblador</a>
<ul>
<li class="chapter" data-level="2.7.1" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensamblador"><i class="fa fa-check"></i><b>2.7.1</b> Ensamblador</a></li>
<li class="chapter" data-level="2.7.2" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensambladores-x86"><i class="fa fa-check"></i><b>2.7.2</b> Ensambladores x86</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="3" data-path="simulacion.html"><a href="simulacion.html"><i class="fa fa-check"></i><b>3</b> Simulación</a>
<ul>
<li class="chapter" data-level="3.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html"><i class="fa fa-check"></i><b>3.1</b> Introducción a la simulación</a>
<ul>
<li class="chapter" data-level="3.1.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html#aplicaciones-de-la-simulación-en-la-industria"><i class="fa fa-check"></i><b>3.1.1</b> Aplicaciones de la simulación en la industria</a></li>
</ul></li>
<li class="chapter" data-level="3.2" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html"><i class="fa fa-check"></i><b>3.2</b> Simulación en la educación</a>
<ul>
<li class="chapter" data-level="3.2.1" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html#el-rol-de-la-simulación-en-la-enseñanza-de-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.2.1</b> El rol de la simulación en la enseñanza de Arquitectura de Computadoras</a></li>
</ul></li>
<li class="chapter" data-level="3.3" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html"><i class="fa fa-check"></i><b>3.3</b> El Formalismo DEVS (Discrete Event System Specification)</a>
<ul>
<li class="chapter" data-level="3.3.1" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#estructura-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.1</b> Estructura del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.2" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#aplicaciones-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.2</b> Aplicaciones del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.3" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#devs-en-la-enseñanza-de-la-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.3.3</b> DEVS en la enseñanza de la Arquitectura de Computadoras</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="4" data-path="comparativa.html"><a href="comparativa.html"><i class="fa fa-check"></i><b>4</b> Comparativa de simuladores</a>
<ul>
<li class="chapter" data-level="4.1" data-path="estudios-similares.html"><a href="estudios-similares.html"><i class="fa fa-check"></i><b>4.1</b> Estudios similares</a></li>
<li class="chapter" data-level="4.2" data-path="simuladores-bajo-análisis.html"><a href="simuladores-bajo-análisis.html"><i class="fa fa-check"></i><b>4.2</b> Simuladores bajo análisis</a></li>
<li class="chapter" data-level="4.3" data-path="criterios-de-evaluación.html"><a href="criterios-de-evaluación.html"><i class="fa fa-check"></i><b>4.3</b> Criterios de evaluación</a></li>
<li class="chapter" data-level="4.4" data-path="selección-de-simuladores.html"><a href="selección-de-simuladores.html"><i class="fa fa-check"></i><b>4.4</b> Selección de simuladores</a></li>
<li class="chapter" data-level="4.5" data-path="participantes-en-la-evaluación.html"><a href="participantes-en-la-evaluación.html"><i class="fa fa-check"></i><b>4.5</b> Participantes en la evaluación</a></li>
<li class="chapter" data-level="4.6" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html"><i class="fa fa-check"></i><b>4.6</b> Análisis comparativo</a>
<ul>
<li class="chapter" data-level="4.6.1" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#simple-8-bit-assembler-simulator"><i class="fa fa-check"></i><b>4.6.1</b> Simple 8-bit Assembler Simulator</a></li>
<li class="chapter" data-level="4.6.2" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#vonsim"><i class="fa fa-check"></i><b>4.6.2</b> VonSim</a></li>
<li class="chapter" data-level="4.6.3" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#emu8086"><i class="fa fa-check"></i><b>4.6.3</b> Emu8086</a></li>
</ul></li>
<li class="chapter" data-level="4.7" data-path="resultados.html"><a href="resultados.html"><i class="fa fa-check"></i><b>4.7</b> Resultados</a>
<ul>
<li class="chapter" data-level="4.7.1" data-path="resultados.html"><a href="resultados.html#publicación"><i class="fa fa-check"></i><b>4.7.1</b> Publicación</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="5" data-path="desarrollo.html"><a href="desarrollo.html"><i class="fa fa-check"></i><b>5</b> Diseño y Construcción del Simulador</a>
<ul>
<li class="chapter" data-level="5.1" data-path="requisitos-de-la-herramienta-y-su-justificación.html"><a href="requisitos-de-la-herramienta-y-su-justificación.html"><i class="fa fa-check"></i><b>5.1</b> Requisitos de la herramienta y su justificación</a>
<ul>
<li class="chapter" data-level="5.1.1" data-path="requisitos-de-la-herramienta-y-su-justificación.html"><a href="requisitos-de-la-herramienta-y-su-justificación.html#justificación-del-uso-de-una-arquitectura-simplificada-en-el-simulador"><i class="fa fa-check"></i><b>5.1.1</b> Justificación del uso de una arquitectura simplificada en el simulador</a></li>
</ul></li>
<li class="chapter" data-level="5.2" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html"><i class="fa fa-check"></i><b>5.2</b> Diseño del Simulador</a>
<ul>
<li class="chapter" data-level="5.2.1" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#vonsim-1"><i class="fa fa-check"></i><b>5.2.1</b> VonSim</a></li>
<li class="chapter" data-level="5.2.2" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#las-modificaciones-principales-de-vonsim"><i class="fa fa-check"></i><b>5.2.2</b> Las modificaciones principales de VonSim</a></li>
<li class="chapter" data-level="5.2.3" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#requisitos-funcionales-del-simulador-vonsim8"><i class="fa fa-check"></i><b>5.2.3</b> Requisitos funcionales del simulador VonSim8</a></li>
<li class="chapter" data-level="5.2.4" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#estructura-del-vonsim8"><i class="fa fa-check"></i><b>5.2.4</b> Estructura del VonSim8</a></li>
<li class="chapter" data-level="5.2.5" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#unidad-de-control"><i class="fa fa-check"></i><b>5.2.5</b> Unidad de Control</a></li>
<li class="chapter" data-level="5.2.6" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#alu"><i class="fa fa-check"></i><b>5.2.6</b> ALU</a></li>
<li class="chapter" data-level="5.2.7" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#memoria"><i class="fa fa-check"></i><b>5.2.7</b> Memoria</a></li>
<li class="chapter" data-level="5.2.8" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#buses-y-multiplexores"><i class="fa fa-check"></i><b>5.2.8</b> Buses y multiplexores</a></li>
<li class="chapter" data-level="5.2.9" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#periféricos-teclado-y-pantalla"><i class="fa fa-check"></i><b>5.2.9</b> Periféricos: teclado y pantalla</a></li>
<li class="chapter" data-level="5.2.10" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#repertorio-de-instrucciones-1"><i class="fa fa-check"></i><b>5.2.10</b> Repertorio de instrucciones</a></li>
<li class="chapter" data-level="5.2.11" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#formato-de-instrucciones"><i class="fa fa-check"></i><b>5.2.11</b> Formato de instrucciones</a></li>
<li class="chapter" data-level="5.2.12" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#modos-de-direccionamiento-1"><i class="fa fa-check"></i><b>5.2.12</b> Modos de direccionamiento</a></li>
<li class="chapter" data-level="5.2.13" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#codificación-de-instrucciones"><i class="fa fa-check"></i><b>5.2.13</b> Codificación de instrucciones</a></li>
</ul></li>
<li class="chapter" data-level="5.3" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html"><i class="fa fa-check"></i><b>5.3</b> Ciclo de la instrucción</a>
<ul>
<li class="chapter" data-level="5.3.1" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html#etapa-1-captación"><i class="fa fa-check"></i><b>5.3.1</b> Etapa 1: Captación</a></li>
<li class="chapter" data-level="5.3.2" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html#etapa-2-ejecución"><i class="fa fa-check"></i><b>5.3.2</b> Etapa 2: Ejecución:</a></li>
</ul></li>
<li class="chapter" data-level="5.4" data-path="modulo-de-entradasalida-e-interrupciones.html"><a href="modulo-de-entradasalida-e-interrupciones.html"><i class="fa fa-check"></i><b>5.4</b> Modulo de Entrada/Salida e interrupciones</a></li>
<li class="chapter" data-level="5.5" data-path="pila.html"><a href="pila.html"><i class="fa fa-check"></i><b>5.5</b> Pila</a></li>
<li class="chapter" data-level="5.6" data-path="subrutinas.html"><a href="subrutinas.html"><i class="fa fa-check"></i><b>5.6</b> Subrutinas</a></li>
<li class="chapter" data-level="5.7" data-path="interrupciones.html"><a href="interrupciones.html"><i class="fa fa-check"></i><b>5.7</b> Interrupciones</a>
<ul>
<li class="chapter" data-level="5.7.1" data-path="interrupciones.html"><a href="interrupciones.html#llamadas-al-sistema"><i class="fa fa-check"></i><b>5.7.1</b> Llamadas al sistema</a></li>
<li class="chapter" data-level="5.7.2" data-path="interrupciones.html"><a href="interrupciones.html#etapa-de-ejecución-de-instrucciones-de-pila-e-interrupciones"><i class="fa fa-check"></i><b>5.7.2</b> Etapa de ejecución de instrucciones de pila e interrupciones</a></li>
</ul></li>
<li class="chapter" data-level="5.8" data-path="aspectos-tecnológicos-de-implementación.html"><a href="aspectos-tecnológicos-de-implementación.html"><i class="fa fa-check"></i><b>5.8</b> Aspectos tecnológicos de implementación</a></li>
<li class="chapter" data-level="5.9" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html"><i class="fa fa-check"></i><b>5.9</b> Simulación visual e interactiva</a>
<ul>
<li class="chapter" data-level="5.9.1" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html#representación-gráfica-de-componentes"><i class="fa fa-check"></i><b>5.9.1</b> Representación gráfica de componentes</a></li>
<li class="chapter" data-level="5.9.2" data-path="simulación-visual-e-interactiva.html"><a href="simulación-visual-e-interactiva.html#ejecución-paso-a-paso"><i class="fa fa-check"></i><b>5.9.2</b> Ejecución paso a paso</a></li>
</ul></li>
<li class="chapter" data-level="5.10" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html"><i class="fa fa-check"></i><b>5.10</b> Gestión de interrupciones y periféricos</a>
<ul>
<li class="chapter" data-level="5.10.1" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#manejo-del-vector-de-interrupciones"><i class="fa fa-check"></i><b>5.10.1</b> Manejo del vector de interrupciones</a></li>
<li class="chapter" data-level="5.10.2" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#instrucciones-in-y-out"><i class="fa fa-check"></i><b>5.10.2</b> Instrucciones IN y OUT</a></li>
<li class="chapter" data-level="5.10.3" data-path="gestión-de-interrupciones-y-periféricos.html"><a href="gestión-de-interrupciones-y-periféricos.html#segunda-etapa"><i class="fa fa-check"></i><b>5.10.3</b> Segunda etapa</a></li>
</ul></li>
<li class="chapter" data-level="5.11" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html"><i class="fa fa-check"></i><b>5.11</b> Integración de métricas de rendimiento</a>
<ul>
<li class="chapter" data-level="5.11.1" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html#métricas-calculadas"><i class="fa fa-check"></i><b>5.11.1</b> Métricas calculadas</a></li>
<li class="chapter" data-level="5.11.2" data-path="integración-de-métricas-de-rendimiento.html"><a href="integración-de-métricas-de-rendimiento.html#análisis-de-casos-de-estudio"><i class="fa fa-check"></i><b>5.11.2</b> Análisis de casos de estudio</a></li>
</ul></li>
<li class="chapter" data-level="5.12" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html"><i class="fa fa-check"></i><b>5.12</b> Proceso de validación</a>
<ul>
<li class="chapter" data-level="5.12.1" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html#validación-funcional"><i class="fa fa-check"></i><b>5.12.1</b> Validación funcional</a></li>
<li class="chapter" data-level="5.12.2" data-path="proceso-de-validación.html"><a href="proceso-de-validación.html#evaluación-pedagógica"><i class="fa fa-check"></i><b>5.12.2</b> Evaluación pedagógica</a></li>
</ul></li>
<li class="chapter" data-level="5.13" data-path="portabilidad-y-mantenibilidad.html"><a href="portabilidad-y-mantenibilidad.html"><i class="fa fa-check"></i><b>5.13</b> Portabilidad y Mantenibilidad</a></li>
</ul></li>
<li class="chapter" data-level="" data-path="apéndices.html"><a href="apéndices.html"><i class="fa fa-check"></i>Apéndices</a>
<ul>
<li class="chapter" data-level="5.14" data-path="anexoA.html"><a href="anexoA.html"><i class="fa fa-check"></i><b>5.14</b> Anexo A: Protocolo de Entrevista Semiestructurada</a>
<ul>
<li class="chapter" data-level="5.14.1" data-path="anexoA.html"><a href="anexoA.html#introducción-a-cargo-del-entrevistador"><i class="fa fa-check"></i><b>5.14.1</b> Introducción (a cargo del entrevistador)</a></li>
<li class="chapter" data-level="5.14.2" data-path="anexoA.html"><a href="anexoA.html#datos-generales-del-entrevistado"><i class="fa fa-check"></i><b>5.14.2</b> Datos generales del entrevistado</a></li>
<li class="chapter" data-level="5.14.3" data-path="anexoA.html"><a href="anexoA.html#preguntas-principales"><i class="fa fa-check"></i><b>5.14.3</b> Preguntas principales</a></li>
<li class="chapter" data-level="5.14.4" data-path="anexoA.html"><a href="anexoA.html#cierre"><i class="fa fa-check"></i><b>5.14.4</b> Cierre</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="6" data-path="Biblio.html"><a href="Biblio.html"><i class="fa fa-check"></i><b>6</b> Bibliografía</a></li>
<li class="divider"></li>
<li><a href="https://github.com/ruiz-jose/Sim-x86-Tesis" target="blank">Publicado con bookdown</a></li>

</ul>

      </nav>
    </div>

    <div class="book-body">
      <div class="body-inner">
        <div class="book-header" role="navigation">
          <h1>
            <i class="fa fa-circle-o-notch fa-spin"></i><a href="./">Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</a>
          </h1>
        </div>

        <div class="page-wrapper" tabindex="-1" role="main">
          <div class="page-inner">

            <section class="normal" id="section-">
<div id="diseño-del-simulador" class="section level2 hasAnchor" number="5.2">
<h2><span class="header-section-number">5.2</span> Diseño del Simulador<a href="diseño-del-simulador.html#diseño-del-simulador" class="anchor-section" aria-label="Anchor link to header"></a></h2>
<p>El simulador implementado adopta la arquitectura de Von Neumann, reconocida por su simplicidad conceptual y operativa. En este modelo, los datos y las instrucciones comparten una única memoria, lo que permite tratar las instrucciones como datos <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>.</p>
<div id="vonsim-1" class="section level3 hasAnchor" number="5.2.1">
<h3><span class="header-section-number">5.2.1</span> VonSim<a href="diseño-del-simulador.html#vonsim-1" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>VonSim<a href="#fn2" class="footnote-ref" id="fnref2"><sup>2</sup></a> sirvió como referencia por su enfoque educativo e interfaz intuitiva. Sobre esta base se desarrolló VonSim8<a href="#fn3" class="footnote-ref" id="fnref3"><sup>3</sup></a>, adaptado para operar con registros y memoria de 8 bits y diseñado para el aprendizaje progresivo <span class="citation">(<a href="#ref-vonsim">Facundo Quiroga 2020</a>)</span>.</p>
<p>La arquitectura detallada de VonSim, con su amplio repertorio de instrucciones y componentes, ofrece una visión integral del sistema. Sin embargo, dicha riqueza funcional puede abrumar a estudiantes en etapas iniciales. Por esta razón, VonSim8 implementa una simplificación estratégica orientada a la reducción de la carga cognitiva en los primeros niveles de aprendizaje, promoviendo una asimilación progresiva de los conceptos fundamentales de la arquitectura de computadoras. A partir de esta base, se introdujeron diversas modificaciones en los componentes, instrucciones y funcionalidades del simulador, priorizando aquellos aspectos conceptuales que se abordan en el programa de la asignatura.</p>
<p>VonSim <span class="citation">(<a href="#ref-vonsim">Facundo Quiroga 2020</a>)</span> es una herramienta diseñada específicamente para la enseñanza y el aprendizaje de la arquitectura y organización de computadoras. Sus principales características la posicionan como una solución educativa integral:</p>
<p>Características técnicas y pedagógicas de VonSim:</p>
<ol style="list-style-type: decimal">
<li><p><strong>Entorno integrado de desarrollo y simulación:</strong> Proporciona un entorno completo que incluye editor de código ensamblador con resaltado de sintaxis y un simulador para la ejecución de programas, facilitando el proceso de aprendizaje práctico <span class="citation">(<a href="#ref-vonsim">Facundo Quiroga 2020</a>)</span>.</p></li>
<li><p><strong>Fundamento en arquitectura real:</strong> Se basa en el procesador Intel 8088, proporcionando una referencia histórica y técnicamente relevante para el estudio de la evolución de las arquitecturas de computadoras <span class="citation">(<a href="#ref-intel8086manual">Intel Corporation 1979</a>)</span>.</p></li>
<li><p><strong>Componentes esenciales para el estudio:</strong> Incluye cuatro registros multipropósito de 16 bits, memoria principal de 32 kB, bus de direcciones de 16 bits y bus de datos de 8 bits, abarcando los elementos fundamentales para la comprensión de la arquitectura von Neumann <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>.</p></li>
<li><p><strong>Gestión completa de interrupciones:</strong> Implementa tanto interrupciones por software (entrada/salida de datos) como interrupciones por hardware mediante un controlador de interrupciones programable (PIC), cubriendo aspectos fundamentales de la operación del sistema <span class="citation">(<a href="#ref-hennessy2017computer">John L. Hennessy and Patterson 2017a</a>)</span>.</p></li>
<li><p><strong>Simulación de periféricos:</strong> Incorpora dispositivos como reloj, llaves, LEDs e impresora Centronics, inspirados en los especificados por la familia iAPX 88 de Intel, permitiendo simular interacciones complejas con el sistema.</p></li>
<li><p><strong>Enfoque pedagógico mediante simplificaciones estratégicas:</strong> No pretende ser un emulador fiel del 8088, sino una herramienta educativa que implementa simplificaciones deliberadas (repertorio de instrucciones reducido y codificación simplificada) para facilitar la comprensión en contextos educativos <span class="citation">(<a href="#ref-patt2019introduction">Patt and Patel 2019</a>)</span>.</p></li>
<li><p><strong>Desarrollo académico especializado:</strong> Creado por Facundo Quiroga, Manuel Bustos Berrondo y Juan Martín Seery, con colaboración de Andoni Zubimendi y César Estrebou, específicamente para las cátedras de Organización de Computadoras y Arquitectura de Computadoras de la Facultad de Informática de la Universidad Nacional de La Plata, garantizando su alineación con objetivos curriculares específicos.</p></li>
<li><p><strong>Fundamento en experiencia previa:</strong> Se apoya en el simulador MSX88, desarrollado en 1988 por Rubén de Diego Martínez para la Universidad Politécnica de Madrid, aprovechando décadas de experiencia acumulada en simuladores educativos.</p></li>
<li><p><strong>Accesibilidad y sostenibilidad:</strong> Distribuido bajo licencia GNU Affero General Public License v3.0 con código fuente disponible en GitHub, y documentación bajo licencia CC BY-SA 4.0, facilitando su estudio, modificación y mejora continua <span class="citation">(<a href="#ref-opensource_licensing_2024">Open Source Initiative 2024</a>)</span>.</p></li>
</ol>
<p>En síntesis, VonSim constituye una herramienta robusta y accesible que simplifica y facilita el aprendizaje de conceptos complejos de arquitectura de computadoras mediante simulación práctica y una interfaz pedagógicamente orientada.</p>
</div>
<div id="las-modificaciones-principales-de-vonsim" class="section level3 hasAnchor" number="5.2.2">
<h3><span class="header-section-number">5.2.2</span> Las modificaciones principales de VonSim<a href="diseño-del-simulador.html#las-modificaciones-principales-de-vonsim" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>En el registro FLAGS de VonSim se ocultaron inicialmente las banderas O (overflow) y S (signo), dado que en los primeros ejercicios de ensamblador solo se emplean números enteros positivos. No obstante, estas banderas pueden habilitarse posteriormente desde el menú de configuración del simulador, conforme se abordan ejercicios de mayor complejidad.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:banderas"></span>
<img src="images/flags.png" alt="Registro FLAGS" width="85%" />
<p class="caption">
Figura 5.7: Registro FLAGS
</p>
</div>
<p>El flag de interrupcion I solo se muestra cuando el programa lo requiere, por ejemplo, al ejecutar una instrucción de interrupción como <code>INT</code> o <code>IRET</code>. Esto permite a los estudiantes observar cómo se activa y desactiva este flag en función de las operaciones realizadas.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:banderaI"></span>
<img src="images/flagi.png" alt="Registro de estado I" width="85%" />
<p class="caption">
Figura 5.8: Registro de estado I
</p>
</div>
Se modifico el menu de los controles del simulador.
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:controles"></span>
<img src="images/controles.png" alt="Controles del simulador" width="85%" />
<p class="caption">
Figura 5.9: Controles del simulador
</p>
</div>
<p>Se eliminaron los registros de 16 bits y se redujo el tamaño de los registros a 8 bits, lo que simplifica la representación y manipulación de datos. Esta decisión se fundamenta en la necesidad de reducir la complejidad del modelo para facilitar la comprensión de los conceptos fundamentales de la arquitectura de computadoras. Asimismo, se unificó el criterio de diseño de los registros: todos ellos disponen ahora de una entrada y una salida independientes, lo que permite una visualización más clara de la transferencia de datos entre los registros y la Unidad Aritmético-Lógica (ALU). Esta modificación es esencial para comprender el flujo de datos en el ciclo de instrucción y la interacción entre los componentes del procesador. Tambien se ocultaron los registros registro SP y (<code>ri</code> e <code>id</code>) que se habilitan automaticamente al ejecutar una instrucción que requiera su uso.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:registros"></span>
<img src="images/registros.png" alt="Registro de 8 bits" width="85%" />
<p class="caption">
Figura 5.10: Registro de 8 bits
</p>
</div>
<p>Se elimino el uso de los registros temporales de la ALU (<code>left</code> y <code>rigth</code>).
Por una cuestion de diseño del simulador algunos registros tienen la entrada y salida de manera horizontal y otros vertical, pero su funcionamiento es el mismo.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:leftrigth"></span>
<img src="images/leftrigth.png" alt="Eliminación registro temporales left y rigth" width="85%" />
<p class="caption">
Figura 5.11: Eliminación registro temporales left y rigth
</p>
</div>
<p>La memoria principal se modela como una matriz de 16×16 expresada en hexadecimal, lo que permite almacenar hasta 256 bytes de datos.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:memoriacomp"></span>
<img src="images/memoriacomp.png" alt="Memoria principal" width="85%" />
<p class="caption">
Figura 5.12: Memoria principal
</p>
</div>
<p>Resaldo de la direccion de memoria apuntada por el registro IP.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:resaltadoip"></span>
<img src="images/resaltadoip.png" alt="Resaltado registro IP" width="85%" />
<p class="caption">
Figura 5.13: Resaltado registro IP
</p>
</div>
<p>Cuando el programa tiene instrucciones INT o de manejo de pila se resalta en memoria el el vector de interrucciones, 8 posiciones de memoria desde <code>0x00</code> a <code>0x07</code> y la dirección apuntada por el registro SP:</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:resaltadointsp"></span>
<img src="images/resaltadointsp.png" alt="Resaltado vector de interrupciones y registro SP" width="85%" />
<p class="caption">
Figura 5.14: Resaltado vector de interrupciones y registro SP
</p>
</div>
<p>Visor de instrucciones y datos del programa en memoria, pudiendo ver la instruccion y su tamaño en bytes que ocupa en memoria, ademas la etiqueta asociada a los datos.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:visorprog"></span>
<img src="images/visorprog.png" alt="Resaltado vector de interrupciones y registro SP" width="85%" />
<p class="caption">
Figura 5.15: Resaltado vector de interrupciones y registro SP
</p>
</div>
<p>En el VonSim cuando se escribe un programa en el editor del simulador es obligatorio que la sección de codigo inicie con la directiva <code>org 0x2000h</code>, porque el simulador comienza a ejecutar la primer instrucción del programa a partir de la dirección de memoria <code>0x2000h</code>, esto se indica al comienzo del programa mediante la directiva <code>org 0x2000h</code> y los datos del programa generalmente se cargan a partir de la dirección de memoria <code>0x1000h</code> mediante la directiva <code>org 0x1000h</code>.</p>
<p>En VonSim8 el uso de la directiva org para definir la dirección inicial del programa es opcional. De manera predeterminada, si el programa no incluye esta directiva, la primera instrucción se carga en la dirección 0x00h. En caso de contener instrucciones de interrupción (INT), el simulador asigna automáticamente la dirección 0x08h al inicio, reservando espacio para el vector de interrupciones.
VonSim8 tambien permite cargar el programa de manera similar como VonSim pero en utilizar la directiva <code>org 0x2000h</code> utiliza org <code>0x20h</code> y el simulador comienza a ejecutar la instrucción que se encuentra en la dirección <code>0x20h</code> de la memoria vez de cargar en la posición ya que el simulador asigna automáticamente la dirección 0x00 al primer byte del programa. Esto simplifica la escritura de programas y evita errores comunes relacionados con la asignación manual de direcciones.</p>
<p>Pero si el programa requiere una dirección de inicio específica, se puede utilizar la directiva <code>org</code> para establecerla. Por ejemplo, <code>org 0x20h</code> indicaría que el programa debe comenzar en la dirección 0x20 de la memoria. Por compatibilidad con el simulador VonSim, se mantiene la directiva <code>org</code> para aquellos usuarios que deseen especificar una dirección de inicio diferente a la predeterminada. Sino se especifica la directiva <code>org</code> en el programa el simulador comienza a ejecutar el programa desde la dirección <code>0x00h</code>, en caso de que el programa tenga instrucciones de interrupción <code>INT</code>, el simulador asigna automáticamente la dirección <code>0x08h</code> al primer byte del programa, dejando espacio para el vector de interrupciones.</p>
<p>VonSim8 solamente implementa las interrupciones por software:</p>
<ul>
<li><code>INT 0</code>: termina la ejecución del programa, equivalente a la instrucción <code>HLT</code>;</li>
<li><code>INT 6</code>: lee un carácter del teclado;</li>
<li><code>INT 7</code>: escribe una cadena de caracteres en pantalla.</li>
</ul>
<p>A fin de sintetizar las diferencias más relevantes entre VonSim y VonSim8, se presenta la siguiente tabla comparativa. Esta permite visualizar de manera inmediata los cambios introducidos en el diseño y su impacto en la enseñanza de los conceptos fundamentales de arquitectura de computadoras.</p>
<p>Con el fin de facilitar el aprendizaje del simulador VonSim8 se implementó un tour de aprendizaje que guía a los usuarios a través de las características y funcionalidades del simulador. Tambien en centro de aprendizaje con explicación de ejemplos basicos.</p>
<table>
<colgroup>
<col width="16%" />
<col width="37%" />
<col width="46%" />
</colgroup>
<thead>
<tr class="header">
<th>Característica</th>
<th>VonSim</th>
<th>VonSim8</th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><strong>Registros</strong></td>
<td>Registros de 16 bits (AX, BX, CX, DX)</td>
<td>Registros de 8 bits, con entrada y salida independientes. Registros SP, RI e ID se ocultan y habilitan automáticamente.</td>
</tr>
<tr class="even">
<td><strong>Registro FLAGS</strong></td>
<td>Incluye todas las banderas del 8088 (O, S, Z, C, etc.)</td>
<td>Se ocultan inicialmente las banderas O (overflow) y S (signo). El flag I (interrupción) se muestra dinámicamente.</td>
</tr>
<tr class="odd">
<td><strong>Directiva <code>org</code></strong></td>
<td>Obligatoria. El código comienza en <code>0x2000h</code> y los datos en <code>0x1000h</code>.</td>
<td>Opcional. Por defecto, el código inicia en <code>0x00h</code>. Si hay interrupciones, comienza en <code>0x08h</code>. Compatible con <code>org 0x20h</code>.</td>
</tr>
<tr class="even">
<td><strong>Memoria principal</strong></td>
<td>32 KB, organizada en páginas del 8088.</td>
<td>Matriz de 16×16 bytes (256 bytes), expresada en hexadecimal, con resaltado dinámico de IP y SP.</td>
</tr>
<tr class="odd">
<td><strong>Interrupciones implementadas</strong></td>
<td>Completo soporte de interrupciones por hardware y software, con PIC.</td>
<td>Solo interrupciones por software: <code>INT 0</code> (fin), <code>INT 6</code> (entrada de teclado), <code>INT 7</code> (salida de cadena).</td>
</tr>
<tr class="even">
<td><strong>Temporales de la ALU</strong></td>
<td>Registros temporales <code>left</code> y <code>rigth</code> visibles.</td>
<td>Eliminados, para simplificar la representación del ciclo de instrucción.</td>
</tr>
<tr class="odd">
<td><strong>Enfoque pedagógico</strong></td>
<td>Mayor fidelidad al procesador Intel 8088, con repertorio más amplio.</td>
<td>Simplificación estratégica para reducir carga cognitiva y favorecer aprendizaje progresivo.</td>
</tr>
</tbody>
</table>
</div>
<div id="requisitos-funcionales-del-simulador-vonsim8" class="section level3 hasAnchor" number="5.2.3">
<h3><span class="header-section-number">5.2.3</span> Requisitos funcionales del simulador VonSim8<a href="diseño-del-simulador.html#requisitos-funcionales-del-simulador-vonsim8" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<ol style="list-style-type: decimal">
<li><p>Simplificación del repertorio instruccional para una introducción gradual;</p></li>
<li><p>Reducción a registros y memoria de 8 bits, coherente con la escala de enseñanza;</p></li>
<li><p>Interfaz gráfica esquemática que muestra el flujo de ejecución;</p></li>
<li><p>Funciones interactivas para observar explícitamente el ciclo de instrucción y la interacción de componentes.</p></li>
</ol>
<p>Las modificaciones implementadas se alinean con los contenidos curriculares de la asignatura y están fundamentadas en los principios del aprendizaje activo <span class="citation">(<a href="#ref-bonwell1991active">Bonwell and Eison 1991</a>)</span>.</p>
</div>
<div id="estructura-del-vonsim8" class="section level3 hasAnchor" number="5.2.4">
<h3><span class="header-section-number">5.2.4</span> Estructura del VonSim8<a href="diseño-del-simulador.html#estructura-del-vonsim8" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>En esta sección se describe la estructura del simulador VonSim8. El diseño de los registros se concibió con un propósito pedagógico: facilitar la comprensión de los modos de direccionamiento y del ciclo de instrucción, elementos fundamentales en el estudio de la Arquitectura de Computadoras <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>. Se describe en la siguiente tabla <a href="diseño-del-simulador.html#tab:estructuravonsim8">5.3</a> los componentes principales del simulador, junto con sus características y funcionalidades específicas. Esta tabla proporciona una visión general de la arquitectura del simulador, destacando los elementos clave que componen su estructura y su propósito pedagógico:</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:estructuravonsim8">Tabla 5.3: </span>Estructura VonSim8: componentes principales y características
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Componente
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Características
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Arquitectura
</td>
<td style="text-align:left;width: 60em; ">
Von Neumann: memoria compartida para datos e instrucciones.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Registros generales
</td>
<td style="text-align:left;width: 60em; ">
4 registros de propósito general de 8 bits (<code>AL</code>, <code>BL</code>, <code>CL</code>, <code>DL</code>).
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Registros específicos
</td>
<td style="text-align:left;width: 60em; ">
6 registros de propósito específico:
<ul>
<li>
<code>IP</code> (Instruction Pointer)
</li>
<li>
<code>IR</code> (Instruction Register)
</li>
<li>
<code>SP</code> (Stack Pointer)
</li>
<li>
<code>Flags</code> (registro de estado)
</li>
<li>
<code>MAR</code> (Memory Address Register)
</li>
<li>
<code>MBR</code> (Memory Buffer Register)
</li>
</ul>
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Acceso a registros
</td>
<td style="text-align:left;width: 60em; ">
Los registros de propósito general pueden ser accedidos y modificados por el programador. Los específicos son gestionados por la CPU.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Memoria
</td>
<td style="text-align:left;width: 60em; ">
Memoria principal de 256 bytes, direccionada por un bus de direcciones de 8 bits. Cada posición almacena un byte. La memoria se organiza en celdas de 16 bytes, con dirección inicial <code>0x00</code> y final <code>0xFF</code>.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Puertos
</td>
<td style="text-align:left;width: 60em; ">
Puertos de la CPU:
<ul>
<li>
Bus de direcciones de 8 bits, gestionado por el buffer <code>MAR</code>.
</li>
<li>
Bus de datos de 8 bits, gestionado por el buffer <code>MBR</code>.
</li>
<li>
Señal de lectura (<code>rd</code>) y escritura (<code>wr</code>), cada una de 1 bit.
</li>
<li>
Señal <code>IO/M</code> (1 bit) para distinguir acceso a memoria o E/S.
</li>
<li>
Señal de petición de interrupción (<code>INTR</code>, 1 bit).
</li>
<li>
Señal de reconocimiento de interrupción (<code>INTA</code>, 1 bit).
</li>
</ul>
</td>
</tr>
</tbody>
</table>
<p>Dentro de los registros específicos que no pueden ser accedidos por el usuario, se encuentra el registro <code>SP</code> (<em>stack pointer</em>) para el funcionamiento de la pila, el registro <code>FLAGS</code> (<em>flags register</em>), el <code>IP</code> (<em>instruction pointer</em>) que almacena la dirección de la próxima instrucción a ejecutar, el <code>IR</code> (<em>instruction register</em>) que almacena el byte de la instrucción que se está analizando/decodificando en un instante dado. También hay 2 registros dedicados a la transferencia de información entre la CPU y la memoria principal: el <code>MAR</code> (<em>memory address register</em>) encargado de almacenar direcciones de memoria, y el <code>MBR</code> (<em>memory buffer register</em>) que almacena el byte que se quiere propagar o se ha recibido por el bus de datos.</p>
<p>Adicionalmente, se incluyen dos registros auxiliares: <code>ri</code>, destinado al almacenamiento temporal de direcciones, e <code>id</code>, orientado al almacenamiento temporal de datos. Estos registros cumplen una función de apoyo en la ejecución de instrucciones.</p>
</div>
<div id="unidad-de-control" class="section level3 hasAnchor" number="5.2.5">
<h3><span class="header-section-number">5.2.5</span> Unidad de Control<a href="diseño-del-simulador.html#unidad-de-control" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>La unidad de control es responsable de coordinar todas las operaciones de la CPU. Se encarga de:</p>
<ul>
<li><strong>Decodificación de instrucciones</strong>: Interpreta el código de operación de cada instrucción</li>
<li><strong>Generación de señales de control</strong>: Activa las señales necesarias para ejecutar microoperaciones</li>
<li><strong>Secuenciación</strong>: Controla el orden de ejecución de las operaciones</li>
</ul>
<div id="memoria-de-control" class="section level4 hasAnchor" number="5.2.5.1">
<h4><span class="header-section-number">5.2.5.1</span> Memoria de Control<a href="diseño-del-simulador.html#memoria-de-control" class="anchor-section" aria-label="Anchor link to header"></a></h4>
<p>La memoria de control almacena microinstrucciones que guían la ejecución de cada instrucción en el simulador. Una representación visual de esta memoria, organizada en filas (microinstrucciones) y columnas (microoperaciones y señales de control), facilita la comprensión del papel que desempeña en la coordinación de la unidad de control <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>.</p>
</div>
<div id="secuenciador" class="section level4 hasAnchor" number="5.2.5.2">
<h4><span class="header-section-number">5.2.5.2</span> Secuenciador<a href="diseño-del-simulador.html#secuenciador" class="anchor-section" aria-label="Anchor link to header"></a></h4>
<p>El secuenciador complementa la memoria de control mostrando cómo se controla la secuencia de microoperaciones y las señales de control generadas en cada fase del ciclo de instrucción.</p>
</div>
</div>
<div id="alu" class="section level3 hasAnchor" number="5.2.6">
<h3><span class="header-section-number">5.2.6</span> ALU<a href="diseño-del-simulador.html#alu" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>La ALU (<em>Arithmetic Logic Unit</em>) permite realizar operaciones aritméticas y lógicas de 8 bits. Las operaciones disponibles son: <code>ADD</code>, <code>INC</code>, <code>SUB</code>, <code>DEC</code>, <code>NEG</code>, <code>NOT</code>, <code>AND</code> y <code>OR</code>. Todas estas operaciones modifican el registro <code>FLAGS</code>.</p>
<div id="flags" class="section level4 hasAnchor" number="5.2.6.1">
<h4><span class="header-section-number">5.2.6.1</span> Flags<a href="diseño-del-simulador.html#flags" class="anchor-section" aria-label="Anchor link to header"></a></h4>
<p>El registro <code>FLAGS</code> es un registro de 8 bits que contiene las <em>flags</em> mostradas en la siguiente tabla. Este registro no es directamente accesible por el usuario, pero puede ser modificado por las operaciones de la ALU y pueden realizarse saltos condicionales en base a sus valores.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:tflags">Tabla 5.4: </span>Registro FLAGS: descripción de las banderas
</caption>
<thead>
<tr>
<th style="text-align:right;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Bit N°
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Abreviatura
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Descripción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:right;width: 10em; font-weight: bold;border-right:1px solid;">
0
</td>
<td style="text-align:left;width: 32em; ">
Z
</td>
<td style="text-align:left;width: 32em; ">
Flag de cero (Zero)
</td>
</tr>
<tr>
<td style="text-align:right;width: 10em; font-weight: bold;border-right:1px solid;">
1
</td>
<td style="text-align:left;width: 32em; ">
C
</td>
<td style="text-align:left;width: 32em; ">
Flag de acarreo (Carry)
</td>
</tr>
<tr>
<td style="text-align:right;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 32em; ">
O
</td>
<td style="text-align:left;width: 32em; ">
Flag de desbordamiento (Overflow)
</td>
</tr>
<tr>
<td style="text-align:right;width: 10em; font-weight: bold;border-right:1px solid;">
3
</td>
<td style="text-align:left;width: 32em; ">
S
</td>
<td style="text-align:left;width: 32em; ">
Flag de signo (Sign)
</td>
</tr>
<tr>
<td style="text-align:right;width: 10em; font-weight: bold;border-right:1px solid;">
4
</td>
<td style="text-align:left;width: 32em; ">
I
</td>
<td style="text-align:left;width: 32em; ">
Flag de interrupción (Interrupt)
</td>
</tr>
</tbody>
</table>
<p>Los bits restantes del registro FLAGS se encuentran reservados para futuras extensiones del simulador y no son utilizados en la versión actual.</p>
</div>
</div>
<div id="memoria" class="section level3 hasAnchor" number="5.2.7">
<h3><span class="header-section-number">5.2.7</span> Memoria<a href="diseño-del-simulador.html#memoria" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>La memoria principal se modela como una matriz de 16×16 expresada en hexadecimal, lo que permite almacenar hasta 256 bytes de datos. Esta capacidad es suficiente para la mayoría de los programas de ejemplo utilizados en el curso, y su diseño simplificado facilita la comprensión de los conceptos fundamentales de la memoria en una computadora.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:memoria"></span>
<img src="images/memoria.png" alt="Memoria principal" width="85%" />
<p class="caption">
Figura 5.16: Memoria principal
</p>
</div>
</div>
<div id="buses-y-multiplexores" class="section level3 hasAnchor" number="5.2.8">
<h3><span class="header-section-number">5.2.8</span> Buses y multiplexores<a href="diseño-del-simulador.html#buses-y-multiplexores" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El bus de datos, direcciones y control se implementa como un conjunto de líneas que permiten la comunicación entre los distintos componentes del sistema. Este bus es esencial para el intercambio de información entre la CPU, la memoria y los dispositivos de entrada/salida, y su diseño modular permite una fácil expansión en futuras versiones del simulador.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:buses"></span>
<img src="images/buses.png" alt="Buses" width="85%" />
<p class="caption">
Figura 5.17: Buses
</p>
</div>
<p>Dentro de los buses internos de la CPU se incluyen representaciones gráficas de multiplexores, componentes digitales esenciales que permiten seleccionar entre múltiples fuentes de datos o direcciones durante el ciclo de instrucción. Estos multiplexores permiten dirigir las señales adecuadas a los registros y a la ALU (Unidad Aritmético Lógica), facilitando así el flujo de datos dentro del procesador. Un multiplexor (MUX) es un conmutador digital que conecta datos de una de n fuentes a la salida. Están dotados de entradas de control capaces de seleccionar una, y solo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha salida <span class="citation">(<a href="#ref-mano2017digital">Mano and Ciletti 2017</a>)</span>.</p>
</div>
<div id="periféricos-teclado-y-pantalla" class="section level3 hasAnchor" number="5.2.9">
<h3><span class="header-section-number">5.2.9</span> Periféricos: teclado y pantalla<a href="diseño-del-simulador.html#periféricos-teclado-y-pantalla" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El simulador incluye la representación de un teclado y una pantalla con el objetivo de emular la interacción básica entre el usuario y el sistema. El teclado se modela como un vector de 16 posiciones, cada una capaz de almacenar un carácter ASCII. La pantalla, por su parte, se representa como una matriz de 16×16 que permite visualizar caracteres, facilitando así la comprensión del manejo de entrada y salida de datos en una arquitectura computacional simplificada.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:tecladopantalla"></span>
<img src="images/tecladopantalla.png" alt="Teclado y pantalla" width="85%" />
<p class="caption">
Figura 5.18: Teclado y pantalla
</p>
</div>
<p>La selección de estos bloques funcionales se fundamenta en dos criterios principales: por un lado, la necesidad de modelar los componentes esenciales de una computadora real; y por otro, la búsqueda de modularidad y claridad conceptual con fines pedagógicos. La Tabla <a href="diseño-del-simulador.html#tab:bloquesfuncionales">5.5</a> resume los principales bloques que conforman la arquitectura simulada, junto con una breve descripción de su funcionalidad.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:bloquesfuncionales">Tabla 5.5: </span>Bloques funcionales principales
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Bloque Funcional
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Descripción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Unidad Central de Procesamiento (CPU)
</td>
<td style="text-align:left;width: 40em; ">
Simulación de registros, unidad de control (UC) y unidad aritmético-lógica (ALU).
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Memoria
</td>
<td style="text-align:left;width: 40em; ">
Estructura de memoria y simulación de operaciones de lectura y escritura.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Sistema de Entrada/Salida (E/S)
</td>
<td style="text-align:left;width: 40em; ">
Interacción con periféricos y manejo de interrupciones.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Bus de datos, direcciones y control
</td>
<td style="text-align:left;width: 40em; ">
Modelado de la comunicación entre componentes.
</td>
</tr>
</tbody>
</table>
<p>La Figura <a href="diseño-del-simulador.html#fig:esquemavonsim8">5.19</a> presenta una visión esquemática de la arquitectura general del simulador. En ella se distinguen los flujos de datos y de control, representando gráficamente la interacción entre los distintos módulos funcionales durante la ejecución de programas. Dicha representación facilita la comprensión estructural del sistema y su analogía con una arquitectura computacional real, simplificada para fines educativos.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:esquemavonsim8"></span>
<img src="images/esquemavonsim8.png" alt="Arquitectura general del simulador" width="85%" />
<p class="caption">
Figura 5.19: Arquitectura general del simulador
</p>
</div>
</div>
<div id="repertorio-de-instrucciones-1" class="section level3 hasAnchor" number="5.2.10">
<h3><span class="header-section-number">5.2.10</span> Repertorio de instrucciones<a href="diseño-del-simulador.html#repertorio-de-instrucciones-1" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El simulador VonSim8 implementa un repertorio reducido de instrucciones, diseñado para facilitar la comprensión de los conceptos fundamentales de la arquitectura de computadoras. Este repertorio incluye instrucciones aritméticas, lógicas, de transferencia de datos y control de flujo, permitiendo a los estudiantes familiarizarse con las operaciones básicas sin abrumarse con la complejidad del conjunto completo de instrucciones x86.</p>
<p>El repertorio de instrucciones se diseñó como una abstracción deliberada inspirada en la arquitectura x86, con el objetivo de optimizar los procesos de enseñanza y aprendizaje en entornos educativos. En una etapa inicial del proceso de enseñanza, se incluyen únicamente aquellas instrucciones esenciales que permiten introducir progresivamente los contenidos básicos de la asignatura Arquitectura de Computadoras. Este enfoque progresivo permite introducir los conceptos fundamentales de manera accesible, minimizando la complejidad innecesaria que podría obstaculizar la comprensión en las etapas iniciales del aprendizaje <span class="citation">(<a href="#ref-hennessy2017computer">John L. Hennessy and Patterson 2017a</a>; <a href="#ref-tanenbaum_structured_2016">Tanenbaum 2016</a>)</span>. La Tabla <a href="diseño-del-simulador.html#tab:setreducido">5.6</a> muestra un conjunto reducido de instrucciones que abarca las operaciones más frecuentes y pertinentes para una etapa introductoria de aprendizaje. El repertorio se centra en instrucciones de transferencia y procesamiento de datos, junto con aquellas de control de flujo. Esta selección permite introducir los conceptos básicos de la arquitectura x86 de manera accesible, evitando la complejidad del repertorio completo y alineándose con los objetivos pedagógicos del curso.</p>
<p>Las instrucciones del simulador VonSim8 se dividen en dos categorías principales: las instrucciones de transferencia y procesamiento de datos, y las instrucciones de control de flujo. Las primeras permiten mover datos entre registros y memoria, realizar operaciones aritméticas y lógicas, y manipular el contenido de los registros. Las segundas permiten alterar el flujo de ejecución del programa mediante saltos condicionales e incondicionales, así como la detención del procesador.</p>
<p>Para facilitar el aprendizaje de la programación en ensamblador e introducir el ciclo de instruccion se propone el siguente repertorio de instrucciones, luego cuando se avance sobre los modulos de entrada y salida de acuerdo al programa de estudio de la asignatura Arquitectura de Computadoras <span class="citation">(<a href="#ref-cd023_25_programa2025">Facultad de Ciencias de la Administración, UNER 2025</a>)</span>.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:setreducido">Tabla 5.6: </span>Tabla de instrucciones de VonSim8
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucciones
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
nemónico
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Acción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Transferencia de datos
</td>
<td style="text-align:left;width: 15em; ">
MOV
</td>
<td style="text-align:left;width: 25em; ">
Copiar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Procesamiento de datos
</td>
<td style="text-align:left;width: 15em; ">
ADD
</td>
<td style="text-align:left;width: 25em; ">
Sumar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
SUB
</td>
<td style="text-align:left;width: 25em; ">
Restar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
CMP
</td>
<td style="text-align:left;width: 25em; ">
Comparar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Control de flujo
</td>
<td style="text-align:left;width: 15em; ">
JMP
</td>
<td style="text-align:left;width: 25em; ">
Salto incondicional
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
Jxx
</td>
<td style="text-align:left;width: 25em; ">
Salto condicional si xx=1
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
HLT
</td>
<td style="text-align:left;width: 25em; ">
Detiene CPU
</td>
</tr>
</tbody>
</table>
<p>El parámetro <code>xx</code> en las instrucciones <code>Jxx</code> hace referencia a diferentes combinaciones de banderas de estado (flags), tales como cero (Z), acarreo (C), signo (S) y desbordamiento (O). La negación de un flag se indica con la letra N, lo que amplía la flexibilidad de control del flujo de ejecución en programas condicionales.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:jxx">Tabla 5.7: </span>Tabla de instrucciones de VonSim8
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucciones
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
nemónico
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Acción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Transferencia de datos
</td>
<td style="text-align:left;width: 25em; ">
MOV
</td>
<td style="text-align:left;">
Copiar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Procesamiento de datos
</td>
<td style="text-align:left;width: 25em; ">
ADD
</td>
<td style="text-align:left;">
Sumar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 25em; ">
SUB
</td>
<td style="text-align:left;">
Restar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 25em; ">
CMP
</td>
<td style="text-align:left;">
Comparar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Control de flujo
</td>
<td style="text-align:left;width: 25em; ">
JMP
</td>
<td style="text-align:left;">
Salto incondicional
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 25em; ">
Jxx
</td>
<td style="text-align:left;">
Salto condicional si xx=1
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 25em; ">
HLT
</td>
<td style="text-align:left;">
Detiene CPU
</td>
</tr>
</tbody>
</table>
<p>En base a las entrevistas con los docentes y el análisis de los contenidos del curso, a continuación se establece para cada categorías de instrucciones su uso pedagógico esperado:</p>
<ul>
<li><strong>Transferencia y procesamiento de datos</strong>: Instrucciones que permiten mover datos entre registros y memoria y realizar operaciones aritméticas. Estas instrucciones son fundamentales para la comprensión del flujo de datos en una arquitectura computacional mostrando como se llevan a cabo operaciones aritméticas como de lenguaje de alto nivel como Python:</li>
</ul>
<div class="sourceCode" id="cb5"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb5-1"><a href="diseño-del-simulador.html#cb5-1" tabindex="-1"></a>x<span class="op">=</span><span class="dv">2</span></span>
<span id="cb5-2"><a href="diseño-del-simulador.html#cb5-2" tabindex="-1"></a>y<span class="op">=</span><span class="dv">3</span></span>
<span id="cb5-3"><a href="diseño-del-simulador.html#cb5-3" tabindex="-1"></a>z<span class="op">=</span><span class="dv">0</span></span>
<span id="cb5-4"><a href="diseño-del-simulador.html#cb5-4" tabindex="-1"></a>z <span class="op">=</span> x <span class="op">+</span> y</span></code></pre></div>
<p>La traducción equivalente al lenguaje ensamblador sería:</p>
<pre><code>```assembly
x db 2
y db 3
z db 0
mov AL, x   ;Se carga el valor de x (2) en AL
add AL, y   ;Se suma el valor de y (3) a AL (2) = 5
mov z, AL   ;Se guarda el valor del registro AL (5) en z 
hlt
```</code></pre>
<ul>
<li><strong>Control de flujo</strong>: Instrucciones que permiten alterar el flujo de ejecución del programa mediante saltos condicionales e incondicionales, así como la detención del procesador. Estas instrucciones son esenciales para comprender cómo se controlan las decisiones y el flujo de ejecución en un programa. Por ejemplo, permiten implementar estructuras condicionales similares a las de lenguajes de alto nivel como Python:</li>
</ul>
<div class="sourceCode" id="cb7"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb7-1"><a href="diseño-del-simulador.html#cb7-1" tabindex="-1"></a>x<span class="op">=</span><span class="dv">2</span></span>
<span id="cb7-2"><a href="diseño-del-simulador.html#cb7-2" tabindex="-1"></a>y<span class="op">=</span><span class="dv">3</span></span>
<span id="cb7-3"><a href="diseño-del-simulador.html#cb7-3" tabindex="-1"></a>z<span class="op">=</span><span class="dv">0</span></span>
<span id="cb7-4"><a href="diseño-del-simulador.html#cb7-4" tabindex="-1"></a><span class="cf">if</span> x <span class="op">==</span> y:</span>
<span id="cb7-5"><a href="diseño-del-simulador.html#cb7-5" tabindex="-1"></a>  z <span class="op">=</span> y  <span class="op">+</span> x</span></code></pre></div>
<p>Su traduccion a ensamblador sería:</p>
<pre><code>```assembly</code></pre>
<p>x db 2
y db 3
z db 0
mov AL, x
cmp AL, y
jz EsIgual
jmp Fin
EsIgual: add AL, y
mov z, AL
Fin: hlt ```</p>
<div class="sourceCode" id="cb9"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb9-1"><a href="diseño-del-simulador.html#cb9-1" tabindex="-1"></a>x<span class="op">=</span><span class="dv">2</span></span>
<span id="cb9-2"><a href="diseño-del-simulador.html#cb9-2" tabindex="-1"></a>y<span class="op">=</span><span class="dv">3</span></span>
<span id="cb9-3"><a href="diseño-del-simulador.html#cb9-3" tabindex="-1"></a>z<span class="op">=</span><span class="dv">0</span></span>
<span id="cb9-4"><a href="diseño-del-simulador.html#cb9-4" tabindex="-1"></a><span class="cf">if</span> x <span class="op">&lt;</span> y:</span>
<span id="cb9-5"><a href="diseño-del-simulador.html#cb9-5" tabindex="-1"></a>  z <span class="op">=</span> y  <span class="op">+</span> x</span></code></pre></div>
<p>Su traduccion a ensamblador sería:</p>
<pre><code>```assembly</code></pre>
<p>x db 2
y db 3
z db 0
mov AL, x
cmp AL, y
jc EsMenor
jmp Fin
EsMenor: add AL, y
mov z, AL
Fin: hlt ```</p>
<p>Por ejemplo, la estructura iterativa <code>while</code> en Python:</p>
<div class="sourceCode" id="cb11"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb11-1"><a href="diseño-del-simulador.html#cb11-1" tabindex="-1"></a>x <span class="op">=</span> <span class="dv">0</span></span>
<span id="cb11-2"><a href="diseño-del-simulador.html#cb11-2" tabindex="-1"></a>suma <span class="op">=</span> <span class="dv">0</span></span>
<span id="cb11-3"><a href="diseño-del-simulador.html#cb11-3" tabindex="-1"></a></span>
<span id="cb11-4"><a href="diseño-del-simulador.html#cb11-4" tabindex="-1"></a><span class="cf">while</span> x <span class="op">&lt;</span> <span class="dv">10</span>:</span>
<span id="cb11-5"><a href="diseño-del-simulador.html#cb11-5" tabindex="-1"></a>    suma <span class="op">=</span> suma <span class="op">+</span> x</span>
<span id="cb11-6"><a href="diseño-del-simulador.html#cb11-6" tabindex="-1"></a>    x <span class="op">=</span> x <span class="op">+</span> <span class="dv">1</span></span></code></pre></div>
<p>Su traduccion a ensamblador sería:</p>
<pre><code>```assembly</code></pre>
<p>x db 1<br />
suma db 0<br />
Condicion: cmp x, 10
jc Bucle ; si x &lt; 10 salta a etiqueta Bucle:
jmp FinBucle ; si no salta a la etiqueta FinBucle:
Bucle: mov BL, x
add suma, BL
add x, 1
jmp Condicion ; salta a Condicion:
FinBucle: hlt ```</p>
<p>Tratamiento de vectores: El simulador permite trabajar con vectores y matrices, lo que facilita la comprensión de cómo se manejan estructuras de datos más complejas en una arquitectura computacional. Por ejemplo, el siguiente código en Python busca el máximo de un vector:</p>
<div class="sourceCode" id="cb13"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb13-1"><a href="diseño-del-simulador.html#cb13-1" tabindex="-1"></a><span class="co"># Búsqueda del máximo en un vector</span></span>
<span id="cb13-2"><a href="diseño-del-simulador.html#cb13-2" tabindex="-1"></a>vector <span class="op">=</span> [<span class="dv">5</span>, <span class="dv">2</span>, <span class="dv">10</span>, <span class="dv">4</span>, <span class="dv">5</span>, <span class="dv">0</span>, <span class="dv">4</span>, <span class="dv">8</span>, <span class="dv">1</span>, <span class="dv">9</span>]</span>
<span id="cb13-3"><a href="diseño-del-simulador.html#cb13-3" tabindex="-1"></a>maximo <span class="op">=</span> <span class="dv">0</span></span>
<span id="cb13-4"><a href="diseño-del-simulador.html#cb13-4" tabindex="-1"></a></span>
<span id="cb13-5"><a href="diseño-del-simulador.html#cb13-5" tabindex="-1"></a><span class="cf">for</span> i <span class="kw">in</span> <span class="bu">range</span>(<span class="bu">len</span>(vector)):</span>
<span id="cb13-6"><a href="diseño-del-simulador.html#cb13-6" tabindex="-1"></a>    <span class="cf">if</span> vector[i] <span class="op">&gt;</span> maximo:</span>
<span id="cb13-7"><a href="diseño-del-simulador.html#cb13-7" tabindex="-1"></a>        maximo <span class="op">=</span> vector[i]</span></code></pre></div>
<p>Su traduccion a ensamblador sería:</p>
<pre><code>```assembly</code></pre>
<p>max db 0
vector db 5, 2, 10, 4, 5, 0, 4, 8, 1, 9
mov CL, 0 ; contador
mov BL, offset vector ; obtiene la dirección del primer elemento del vector
Condicion: cmp CL, 10
jc Bucle ; si x &lt; 10 salta a etiqueta Bucle
jmp FinBucle ; si no salta a la etiqueta FinBucle
Bucle: mov AL, [BL] ; AL = vector[indice]
cmp AL, max
jc Proximo ; si AL &lt; max, salta a Proximo
mov max, AL ; si no, actualiza max
Proximo: add BL, 1 ; BL = BL + 1
add CL, 1 ; CL = CL + 1<br />
jmp Condicion
FinBucle: hlt```</p>
<p>La selección de instrucciones busca facilitar la comprensión de los procesos fundamentales de la arquitectura de computadoras: la ejecución de operaciones aritméticas, la transferencia de datos entre registros y memoria, y el control del flujo de ejecución. Al tratarse de un repertorio reducido e inspirado en la arquitectura x86, se garantiza un equilibrio entre rigor conceptual y simplicidad pedagógica.</p>
<p>La implementación de estas instrucciones en el simulador VonSim8 está orientada a proporcionar una experiencia de aprendizaje que apoye la comprensión de los principios fundamentales de la arquitectura de computadoras, reduciendo la carga cognitiva en las fases iniciales de la formación y fortaleciendo la transición hacia repertorios más complejos. El simulador facilita que el estudiante comprenda cómo se ejecutan las operaciones aritméticas en la computadora, cómo se transfieren los datos entre registros y memoria, y cómo se controla el flujo de ejecución de un programa.</p>
</div>
<div id="formato-de-instrucciones" class="section level3 hasAnchor" number="5.2.11">
<h3><span class="header-section-number">5.2.11</span> Formato de instrucciones<a href="diseño-del-simulador.html#formato-de-instrucciones" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>Las instrucciones del simulador VonSim8 poseen una longitud variable (1, 2 o 3 bytes), donde el primer byte contiene el código de operación (opcode) y los siguientes bytes pueden contener operandos adicionales según el modo de direccionamiento utilizado. El opcode determina la operación a realizar, mientras que los operandos especifican los datos o registros involucrados en la operación.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:formatoinst">Tabla 5.8: </span>Tabla de formato de instrucciones
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Tipo
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Operandos
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Ejemplo
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
Transferencia y procesamiento
</td>
<td style="text-align:center;width: 32em; ">
2
</td>
<td style="text-align:center;width: 32em; ">
MOV operando-destino, operando-fuente
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
Control
</td>
<td style="text-align:center;width: 32em; ">
1 / cero
</td>
<td style="text-align:center;width: 32em; ">
JMP operando / HLT
</td>
</tr>
</tbody>
</table>
</div>
<div id="modos-de-direccionamiento-1" class="section level3 hasAnchor" number="5.2.12">
<h3><span class="header-section-number">5.2.12</span> Modos de direccionamiento<a href="diseño-del-simulador.html#modos-de-direccionamiento-1" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>Los modos de direccionamiento definidos son:</p>
<ul>
<li><p>Registro a registro (<code>Rx</code>,<code>Ry</code>): operandos son registros del procesador y <code>Rx</code> indica registro destino y <code>Ry</code> indica registro fuente.</p></li>
<li><p>Directo (<code>[M]</code>): un operando es un registro y el otro operando es el contenido de una dirección de memoria <code>[M]</code>.</p></li>
<li><p>Indirecto (<code>[BL]</code>): la dirección del operando se encuentra en el registro <code>[BL]</code>.</p></li>
<li><p>Inmediato (<code>d</code>): un operando es un valor contenido en la instrucción.</p></li>
</ul>
<p>Estos modos de direccionamiento permiten al simulador representar una variedad de operaciones que abarcan desde la manipulación directa de registros hasta el acceso a memoria, proporcionando una base sólida para la comprensión del flujo de datos en una arquitectura computacional. La Tabla <a href="diseño-del-simulador.html#tab:modosdireccionamiento">5.9</a> resume los modos de direccionamiento implementados en el simulador para instrucciones de dos operandos, junto con ejemplos de uso:</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;border-bottom: 0;">
<caption>
<span id="tab:modosdireccionamiento">Tabla 5.9: </span>Tabla de modos de direccionamiento
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Destino
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Fuente
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Ejemplo
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 15em; font-weight: bold;border-top: 2px solid #000;">
Registro Rx
</td>
<td style="text-align:left;width: 25em; border-top: 2px solid #000;">
Puede ser:
<ul>
<li>
registro <code>Ry</code>
</li>
<li>
dirección <code>[M]</code>
</li>
<li>
dirección registro <code>[BL]</code>
</li>
<li>
valor inmediato <code>d</code>
</li>
</ul>
</td>
<td style="text-align:left;width: 35em; border-top: 2px solid #000;">
<ul>
<li>
Entre registro: MOV <code>Rx</code>,<code>Ry</code>
</li>
<li>
Directo: MOV <code>Rx</code>,<code>[M]</code>
</li>
<li>
Indirecto: MOV <code>Rx</code>,<code>[BL]</code>
</li>
<li>
Inmediato: MOV <code>Rx</code>,<code>d</code>
</li>
</ul>
</td>
</tr>
<tr>
<td style="text-align:left;width: 15em; font-weight: bold;border-top: 2px solid #000;">
Memoria puede ser:
<ul>
<li>
dirección <code>[M]</code>
</li>
<li>
dirección registro <code>[BL]</code>
</li>
</ul>
</td>
<td style="text-align:left;width: 25em; border-top: 2px solid #000;">
Puede ser:
<ul>
<li>
Registro: <code>Ry</code>
</li>
<li>
valor en la instrucción <code>d</code>
</li>
</ul>
</td>
<td style="text-align:left;width: 35em; border-top: 2px solid #000;">
<ul>
<li>
Directo: MOV <code>[M]</code>,<code>Ry</code>
</li>
<li>
Indirecto: MOV <code>[BL]</code>,<code>Ry</code>
</li>
<li>
Directo-Inmediato: MOV <code>[M]</code>,<code>d</code>
</li>
<li>
Indirecto-Inmediato: MOV <code>[BL]</code>,<code>d</code>
</li>
</ul>
</td>
</tr>
</tbody>
<tfoot>
<tr>
<td style="padding: 0; " colspan="100%">
<span style="font-style: italic;">Nota: </span>
</td>
</tr>
<tr>
<td style="padding: 0; " colspan="100%">
<sup></sup> Las instrucciones de dos operando, tanto de transferencia y procesamiento tienen los mismos modos de direccionamiento.
</td>
</tr>
</tfoot>
</table>
<p>Ejemplo de los modos de direccionamiento:</p>
<pre class="assembly"><code>x db 2 
y db 3

; ejemplo modos direccionamiento
;----------------------
; carga en registro
;----------------------
; Directo
mov al, x

; Por registro
mov dl, al

; Inmediato
mov bl, 16

; Indirecto
mov cl, [bl] ; celda 16 = BL

;----------------------
; Almacenar en memoria
;----------------------
; Diecto
mov x, cl

; Indirecto
mov [bl], al

; Directo-Inmediato
mov x, 5

; Indirecto-Inmediato
mov [bl], 4

hlt</code></pre>
</div>
<div id="codificación-de-instrucciones" class="section level3 hasAnchor" number="5.2.13">
<h3><span class="header-section-number">5.2.13</span> Codificación de instrucciones<a href="diseño-del-simulador.html#codificación-de-instrucciones" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El formato de las instrucciones se basa en la codificación binaria, donde cada instrucción se representa mediante un código de operación (opcode) seguido de los operandos. Las instrucciones del simulador VonSim8 se dividen en dos categorías principales: las instrucciones de transferencia y procesamiento de datos, y las instrucciones de control de flujo. Cada instrucción se codifica en un formato binario específico, que incluye un código de operación (opcode) y, en algunos casos, operandos adicionales. La Tabla <a href="diseño-del-simulador.html#tab:instcodif">5.10</a> presenta una lista de las instrucciones implementadas en el simulador, junto con su acción correspondiente y su codificación binaria.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:instcodif">Tabla 5.10: </span>Tabla de codificación de instrucciones
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
CodOp
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucción
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Byte
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Codificación
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
0
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV Rx, Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>0000 RxRy</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
1
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV Rx, [M]</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0001 Rx00 MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
1
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV Rx, [BL]</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>0001 Rx01</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
1
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV Rx, D</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0001 Rx10 MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV [M], Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0010 00Ry MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV [BL], Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0010 01Ry</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV [M], D</code>
</td>
<td style="text-align:left;width: 35em; ">
3
</td>
<td style="text-align:left;width: 35em; ">
<code>0010 1100 MMMMMMMM dddddddd</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV [BL], D</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0010 1101 MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
3
</td>
<td style="text-align:left;width: 25em; ">
<code>ADD Rx, Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>0011 RxRy</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
4
</td>
<td style="text-align:left;width: 25em; ">
<code>ADD Rx, --</code>
</td>
<td style="text-align:left;width: 35em; ">
Modos direccionamiento: destino registro
</td>
<td style="text-align:left;width: 35em; ">
<code>0100 ---- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
5
</td>
<td style="text-align:left;width: 25em; ">
<code>ADD [M], --</code>
</td>
<td style="text-align:left;width: 35em; ">
Modos direccionamiento: destino memoria
</td>
<td style="text-align:left;width: 35em; ">
<code>0101 ---- -------- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
6
</td>
<td style="text-align:left;width: 25em; ">
<code>SUB Rx, Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>0110 RxRy</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
7
</td>
<td style="text-align:left;width: 25em; ">
<code>SUB Rx, --</code>
</td>
<td style="text-align:left;width: 35em; ">
Modos direccionamiento: destino registro
</td>
<td style="text-align:left;width: 35em; ">
<code>0111 ---- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
8
</td>
<td style="text-align:left;width: 25em; ">
<code>SUB [M], --</code>
</td>
<td style="text-align:left;width: 35em; ">
Modos direccionamiento: destino memoria
</td>
<td style="text-align:left;width: 35em; ">
<code>1000 ---- -------- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
9
</td>
<td style="text-align:left;width: 25em; ">
<code>CMP Rx, Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>1001 RxRy</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
A
</td>
<td style="text-align:left;width: 25em; ">
<code>CMP Rx, --</code>
</td>
<td style="text-align:left;width: 35em; ">
Modos direccionamiento: destino registro
</td>
<td style="text-align:left;width: 35em; ">
<code>1010 ---- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
B
</td>
<td style="text-align:left;width: 25em; ">
<code>CMP [M], --</code>
</td>
<td style="text-align:left;width: 35em; ">
Modos direccionamiento: destino memoria
</td>
<td style="text-align:left;width: 35em; ">
<code>1011 ---- -------- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
C
</td>
<td style="text-align:left;width: 25em; ">
<code>JMP M</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>1100 0000 MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
C
</td>
<td style="text-align:left;width: 25em; ">
<code>Jxx M</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>1100 ffff MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
D
</td>
<td style="text-align:left;width: 25em; ">
<code>HLT</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>1101 0000</code>
</td>
</tr>
</tbody>
</table>
<p>Considerando:</p>
<ul>
<li><p><code>____</code>: Código de operación de la instrucción, número de 4 bits.</p></li>
<li><p><code>Rx</code> o <code>Ry</code>: Índices de registros, número entre <code>0</code> y <code>3</code>, cada índice es de 2 bits.</p></li>
<li><p><code>00</code>: Junto con el código de operación indica si la operación es tipo B o C.</p></li>
<li><p><code>M</code>: Dirección de memoria, número de 8 bits.</p></li>
<li><p><code>ffff</code>: representan el comportamiento de la instrucción, número de 4 bits.</p></li>
<li><p><code>d</code>: Dato inmediato, número de 8 bits.</p></li>
<li><p><code>MMMMMMMM</code>: Dirección de memoria, número de 8 bits.</p></li>
<li><p><code>dddddddd</code>: Dato inmediato, número de 8 bits.</p></li>
</ul>
<table class="table table-striped table" style="width: auto !important; margin-left: auto; margin-right: auto;border-bottom: 0;">
<caption>
<span id="tab:tablaregistros">Tabla 5.11: </span>Tabla de registros del simulador
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Registros R
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Binario
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Decimal
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 7em; ">
AL
</td>
<td style="text-align:center;width: 7em; ">
00
</td>
<td style="text-align:center;width: 7em; ">
0
</td>
</tr>
<tr>
<td style="text-align:center;width: 7em; ">
BL
</td>
<td style="text-align:center;width: 7em; ">
01
</td>
<td style="text-align:center;width: 7em; ">
1
</td>
</tr>
<tr>
<td style="text-align:center;width: 7em; ">
CL
</td>
<td style="text-align:center;width: 7em; ">
10
</td>
<td style="text-align:center;width: 7em; ">
2
</td>
</tr>
<tr>
<td style="text-align:center;width: 7em; ">
DL
</td>
<td style="text-align:center;width: 7em; ">
11
</td>
<td style="text-align:center;width: 7em; ">
3
</td>
</tr>
</tbody>
<tfoot>
<tr>
<td style="padding: 0; " colspan="100%">
<span style="font-style: italic;">Nota: </span>
</td>
</tr>
<tr>
<td style="padding: 0; " colspan="100%">
<sup></sup> Los registros AL, BL, CL y DL corresponden a registros de propósito general de 8 bits.
</td>
</tr>
</tfoot>
</table>
</div>
</div>
<h3> Bibliografía<a href="Biblio.html#Biblio" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<div id="refs" class="references csl-bib-body hanging-indent">
<div id="ref-bonwell1991active" class="csl-entry">
Bonwell, Charles C., and James A. Eison. 1991. <span>“Active Learning: Creating Excitement in the Classroom.”</span> <em>ASHE-ERIC Higher Education Report</em> 1.
</div>
<div id="ref-cd023_25_programa2025" class="csl-entry">
Facultad de Ciencias de la Administración, UNER. 2025. <span>“<span class="nocase">Programa de la asignatura Arquitectura de Computadoras</span>.”</span> Consejo Directivo, Facultad de Ciencias de la Administración, UNER; <a href="https://digesto.uner.edu.ar/documento.frame.php?cod=170316" class="uri">https://digesto.uner.edu.ar/documento.frame.php?cod=170316</a>.
</div>
<div id="ref-vonsim" class="csl-entry">
Facundo Quiroga, Juan Martín Seery, Manuel Bustos Berrondo. 2020. <span>“VonSim - Simulador de Arquitectura de von Neumann.”</span> <a href="https://vonsim.github.io/" class="uri">https://vonsim.github.io/</a>.
</div>
<div id="ref-hennessy2017computer" class="csl-entry">
Hennessy, John L., and David A. Patterson. 2017a. <em>Computer Architecture: A Quantitative Approach</em>. 6th ed. Boston: Morgan Kaufmann.
</div>
<div id="ref-intel8086manual" class="csl-entry">
Intel Corporation. 1979. <em>Intel 8086 Family User’s Manual</em>. Intel Corporation. <a href="https://bitsavers.org/components/intel/8086/9800722-03_The_8086_Family_Users_Manual_Oct79.pdf">https://bitsavers.org/components/intel/8086/9800722-03_The_8086_Family_Users_Manual_Oct79.pdf</a>.
</div>
<div id="ref-mano2017digital" class="csl-entry">
Mano, M. Morris, and Michael D. Ciletti. 2017. <em>Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog</em>. Pearson.
</div>
<div id="ref-opensource_licensing_2024" class="csl-entry">
Open Source Initiative. 2024. <span>“Open Source Licenses: Understanding <span>GPL</span>, <span>MIT</span>, and <span>Apache</span> Licenses.”</span> <a href="https://opensource.org/licenses/">https://opensource.org/licenses/</a>.
</div>
<div id="ref-patt2019introduction" class="csl-entry">
Patt, Yale N., and Sanjay J. Patel. 2019. <em>Introduction to Computing Systems: From Bits and Gates to c and Beyond</em>. 3rd ed. New York: McGraw-Hill Education.
</div>
<div id="ref-stallings_computer_2021" class="csl-entry">
Stallings, William. 2021. <em>Computer Organization and Architecture: Designing for Performance</em>. 11th ed. Boston, MA: Pearson.
</div>
<div id="ref-tanenbaum_structured_2016" class="csl-entry">
Tanenbaum, Andrew S. 2016. <em>Structured Computer Organization</em>. Pearson Education India.
</div>
</div>
<div class="footnotes">
<hr />
<ol start="2">
<li id="fn2"><p>VonSim: <a href="https://vonsim.github.io/" class="uri">https://vonsim.github.io/</a><a href="diseño-del-simulador.html#fnref2" class="footnote-back">↩︎</a></p></li>
<li id="fn3"><p>VonSim8: <a href="https://ruiz-jose.github.io/VonSim8/" class="uri">https://ruiz-jose.github.io/VonSim8/</a><a href="diseño-del-simulador.html#fnref3" class="footnote-back">↩︎</a></p></li>
</ol>
</div>
            </section>

          </div>
        </div>
      </div>
<a href="requisitos-de-la-herramienta-y-su-justificación.html" class="navigation navigation-prev " aria-label="Previous page"><i class="fa fa-angle-left"></i></a>
<a href="ciclo-de-la-instrucción.html" class="navigation navigation-next " aria-label="Next page"><i class="fa fa-angle-right"></i></a>
    </div>
  </div>
<script src="libs/gitbook-2.6.7/js/app.min.js"></script>
<script src="libs/gitbook-2.6.7/js/clipboard.min.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-search.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-sharing.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-fontsettings.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-bookdown.js"></script>
<script src="libs/gitbook-2.6.7/js/jquery.highlight.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-clipboard.js"></script>
<script>
gitbook.require(["gitbook"], function(gitbook) {
gitbook.start({
  "sharing": {
    "github": "https://github.com/ruiz-jose/Sim-x86-Tesis",
    "facebook": false,
    "twitter": false,
    "linkedin": false,
    "weibo": false,
    "instapaper": false,
    "vk": false,
    "whatsapp": false,
    "all": ["facebook", "twitter", "linkedin", "weibo", "instapaper"]
  },
  "fontsettings": {
    "theme": "white",
    "family": "sans",
    "size": 2
  },
  "edit": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/edit/main/05-desarrollo.Rmd",
    "text": "Edit"
  },
  "history": {
    "link": null,
    "text": null
  },
  "view": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/blob/main/05-desarrollo.Rmd",
    "text": null
  },
  "download": ["tesis.pdf"],
  "search": {
    "engine": "fuse",
    "options": null
  },
  "toc": {
    "collapse": "subsection"
  }
});
});
</script>

<!-- dynamically load mathjax for compatibility with self-contained -->
<script>
  (function () {
    var script = document.createElement("script");
    script.type = "text/javascript";
    var src = "true";
    if (src === "" || src === "true") src = "https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.9/latest.js?config=TeX-MML-AM_CHTML";
    if (location.protocol !== "file:")
      if (/^https?:/.test(src))
        src = src.replace(/^https?:/, '');
    script.src = src;
    document.getElementsByTagName("head")[0].appendChild(script);
  })();
</script>
</body>

</html>
