<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:11:23.1123</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.03.10</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0030637</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>클럭 정렬 및 중단없는 위상 변화 시스템들 및 방법들</inventionTitle><inventionTitleEng>CLOCK ALIGNMENT AND UNINTERRUPTED PHASE CHANGE SYSTEMS AND  METHODS</inventionTitleEng><openDate>2025.03.17</openDate><openNumber>10-2025-0037453</openNumber><originalApplicationDate>2022.08.30</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-0109180</originalApplicationNumber><originalExaminationRequestDate>2025.03.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/74</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 5/135</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03L 7/081</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020220109180</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 클럭 정렬 회로부는 데이터 신호를 클럭 신호의 특정 상태와 정렬시키는 것을 용이하게 하기 위해 위상 검출 회로부 및 프로그래밍가능 지연 회로부를 포함할 수 있다. 예를 들어, 위상 검출 회로부는 클럭 신호와 데이터 신호의 상대 타이밍을 모니터링하기 위해 관심 위치에 배치될 수 있다. 모니터링된 상태들에 기초하여, 프로그래밍가능 지연 회로부는 데이터 신호가 나중에 적합한 시간에 관심 위치에 도달하도록 (예컨대, 논리 연산들 및 송신을 통해 관심 위치로 전파하기에 앞서) 데이터 신호에 적용될 지연을 결정할 수 있다. 효과적으로는, 프로세싱 및 관심 위치로의 송신 동안 데이터 신호가 겪는 지연에 프로그래밍가능 지연이 추가되어, 전체 지연의 결과로서, 클럭 신호가 원하는 상태에 있는 동안 데이터 신호가 관심 위치에 도달하게 된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 전자 디바이스로서,클럭 신호에 대한 변화의 수신된 표시에 적어도 부분적으로 기초하여 블랭킹(blanking) 신호를 생성하고, 상기 블랭킹 신호를 변화된 클럭 신호와 조합하여 수정된 클럭 신호를 생성하고, 상기 수정된 클럭 신호를 출력하도록 구성된 클럭 변화 회로부 - 상기 변화된 클럭 신호는 상기 변화가 적용된 상기 클럭 신호를 포함하고, 상기 클럭 변화 회로부는 직렬의 복수의 래치들 및 배타적 OR(XOR) 게이트를 포함하고, 상기 복수의 래치들의 각각의 래치는 각자의 중간 블랭킹 신호를 출력하도록 구성되고, 상기 XOR 게이트는 상기 복수의 래치들의 각각의 래치의 상기 각자의 중간 블랭킹 신호를 결합하여 상기 블랭킹 신호를 생성하도록 구성됨 -; 및상기 수정된 클럭 신호에 적어도 부분적으로 기초하여 동작하도록 구성된 디지털 회로부를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 직렬의 복수의 래치들은 직렬의 복수의 플립플롭들을 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 복수의 플립플롭들은 상기 변화된 클럭 신호의 하강 에지에 의해 트리거되도록 구성되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 변화를 상기 클럭 신호에 적용하도록 구성된 지연 회로부를 포함하며, 상기 클럭 신호에 대한 상기 변화는 상기 클럭 신호의 위상 변화를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 지연 회로부는, 버퍼들의 스트링 및 복수의 스위치들을 포함하고, 상기 지연 회로부는, 상기 복수의 스위치들 중의 스위치를 통해, 상기 버퍼들의 스트링의 일부를 상기 클럭 신호에 적용하여 상기 클럭 신호를 지연시키고 상기 변화된 클럭 신호를 생성하도록 구성되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 클럭 신호의 제1 위상과 연관된 제1 클럭 구성을 수신하고, 상기 변화된 클럭 신호의 제2 위상과 연관된 제2 클럭 구성을 수신하고, 상기 제2 클럭 구성에 적어도 부분적으로 기초하여 상기 지연 회로부의 상기 스위치를 선택하도록 구성된 위상 제어기를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서, 상기 지연 회로부는, 정렬 신호를 수신하고, 상기 정렬 신호에 적어도 부분적으로 기초하여 상기 클럭 신호에 상기 위상 변화를 적용하고, 상기 수정된 클럭 신호에 의해 디지털 신호를 게이팅하여, 상기 클럭 신호와 상기 수정된 클럭 신호 사이의 위상 차이만큼 상기 디지털 신호를 지연시키는 프로그래밍가능 지연 회로부를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 정렬 신호는 상기 디지털 회로부의 출력에서의 상기 수정된 클럭 신호와 상기 게이팅된 디지털 신호 사이의 상대 타이밍과 연관되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 변화는 상기 클럭 신호의 리셋을 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>10. 방법으로서,프로세싱 회로부에서, 클럭 신호에 대한 변화의 표시에 적어도 부분적으로 기초하여 블랭킹 신호를 생성하는 단계;프로그래밍가능 지연 회로부를 통해, 정렬 신호에 적어도 부분적으로 기초하여 상기 클럭 신호를 제1 위상으로부터 제2 위상으로 전이시키는 단계;상기 프로세싱 회로부를 통해, 상기 클럭 신호의 상기 제1 위상으로부터 상기 제2 위상으로의 상기 전이 동안 상기 블랭킹 신호를 상기 클럭 신호와 조합하여 상기 프로세싱 회로부로부터 출력된 상기 클럭 신호가 상기 전이 동안 단일 논리 상태로 유지되게 하는 단계;상기 프로세싱 회로부를 통해, 상기 제2 위상에서 상기 클럭 신호를 출력하는 단계; 및상기 제2 위상에서 상기 클럭 신호에 의해 디지털 신호를 게이팅하여 상기 제1 위상과 상기 제2 위상 사이의 위상 차이만큼 상기 디지털 신호를 지연시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 블랭킹 신호는 상기 클럭 신호에 의해 트리거되는, 방법.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 프로세싱 회로부에서, 상기 제1 위상과 연관된 제1 클럭 구성 및 상기 제2 위상과 연관된 제2 클럭 구성을 수신하는 단계를 포함하며, 상기 프로세싱 회로부는, 상기 클럭 신호에 대한 상기 변화의 상기 표시에 적어도 부분적으로 기초하여 상기 클럭 신호를 상기 제1 위상으로부터 상기 제2 위상으로 전이하도록 트리거되는, 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 프로세싱 회로부는 상기 블랭킹 신호와 연관된 중간 신호에 의해 트리거되는, 방법.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서, 상기 프로세싱 회로부는 상기 제2 위상에서 상기 클럭 신호를 출력하도록 구성된 OR 게이트 또는 NOR 게이트를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서, 상기 프로세싱 회로부는 디지털-아날로그 변환기(DAC)의 클럭 정렬 회로부를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 전자 디바이스로서,클럭 신호를 수신하고, 상기 클럭 신호에 위상 변화를 적용하고, 상기 위상 변화가 적용된 후에 상기 클럭 신호를 출력하도록 구성된 클럭 변화 회로부 - 상기 클럭 변화 회로부는, 상기 위상 변화를 상기 클럭 신호에 적용하도록 구성된 위상 제어기, 및 적어도 하나의 플립플롭을 포함하고, 상기 적어도 하나의 플립플롭은  상기 위상 변화가 적용되기 전에 상기 클럭 신호와 연관된 제1  클럭 사이클의 제1 에지에 적어도 부분적으로 기초하여 블랭킹 명령을  생성하고,  상기 위상 변화가 적용된 후에 상기 클럭 신호와 연관된 제2 클 럭 사이클의 제2 에지에 적어도 부분적으로 기초하여 상기 블랭킹 명 령을 종료함으로써 상기 위상 변화동안 상기 클럭 신호를 논리 상태로  유지하도록 구성되고, 상기 제2 클럭 사이클은 글리치된(glitched) 클 럭 사이클을 포함함 -; 및상기 클럭 변화 회로부로부터 출력되는 상기 클럭 신호에 적어도 부분적으로 기초하여 동작하도록 구성된 디지털-아날로그 변환기(DAC)를 포함하는 무선 통신 회로부를 포함하는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 위상 제어기는 클럭 구성 신호 또는 클럭 정렬 신호에 적어도 부분적으로 기초하여 상기 위상 변화를 적용하도록 구성되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 위상 제어기는 제1 클럭 구성 및 제2 클럭 구성을 수신하도록 구성되고, 상기 위상 제어기는 상기 클럭 구성 신호 또는 상기 클럭 정렬 신호에 적어도 부분적으로 기초하여 상기 제1 클럭 구성으로부터 상기 제2 클럭 구성으로 스위칭함으로써 상기 위상 변화를 적용하도록 구성되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서, 상기 위상 제어기는 버퍼들의 스트링 및 복수의 스위치들을 포함하고, 상기 위상 제어기는 상기 복수의 스위치들 중 스위치를 선택하여 상기 스위치에 대응하는 상기 버퍼들의 스트링의 일부가 상기 클럭 신호를 지연시키도록 함으로써 상기 위상 변화를 적용하도록 구성되는, 전자 디바이스.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서, 상기 적어도 하나의 플립플롭은 하강 에지 트리거되는, 전자 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>이탈리아</country><engName>PASSAMANI, Antonio</engName><name>파사마니, 안토니오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 세종대로**길 ** (북창동) *층 ***호(김성욱특허법률사무소)</address><code>920080006819</code><country>대한민국</country><engName>KIM, SUNG WOOK</engName><name>김성욱</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.23</priorityApplicationDate><priorityApplicationNumber>17/483,563</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.23</priorityApplicationDate><priorityApplicationNumber>17/483,598</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.03.10</receiptDate><receiptNumber>1-1-2025-0268941-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.10</receiptDate><receiptNumber>1-1-2025-0269743-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.27</receiptDate><receiptNumber>9-5-2025-0502514-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.21</receiptDate><receiptNumber>1-1-2025-0821868-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.21</receiptDate><receiptNumber>1-1-2025-0821869-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.11.15</receiptDate><receiptNumber>9-5-2025-1108344-26</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250030637.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930b050ef8c0efa352633b99d1f2baa3fefbb3135dabb75013c4c8b4533f4478cc2e10112cb9d5351349a7c21a936b56c4f2981a7bbd6b097b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1109d49fde13e180501ce9cc62db2b2de0b1755e69fa79eacf4f15a7ea3faa84a39dc1b8b3f1cbde2a1d695128f45ff6a08c66678194426b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>