TimeQuest Timing Analyzer report for RV32I
Sun Oct 12 22:19:53 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RV32I                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 7.03 MHz ; 7.03 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clk   ; -141.335 ; -47670.722    ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.527 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -1704.900             ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                          ;
+----------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                       ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -141.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 142.373    ;
; -141.324 ; ex_mem_registers:ex_mem|RD_M[3] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.081      ; 142.370    ;
; -141.266 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.005      ; 142.307    ;
; -141.255 ; id_ex_registers:id_ex|RS2_E[2]  ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.084      ; 142.304    ;
; -141.232 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 142.270    ;
; -141.221 ; mem_wb_registers:mem_wb|RD_W[1] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.081      ; 142.267    ;
; -141.199 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 142.237    ;
; -141.188 ; id_ex_registers:id_ex|RS2_E[3]  ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.081      ; 142.234    ;
; -141.180 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.198    ;
; -141.180 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.198    ;
; -141.180 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.018     ; 142.198    ;
; -141.180 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.198    ;
; -141.180 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.018     ; 142.198    ;
; -141.180 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.018     ; 142.198    ;
; -141.180 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.018     ; 142.198    ;
; -141.148 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 142.186    ;
; -141.137 ; ex_mem_registers:ex_mem|RD_M[2] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.081      ; 142.183    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[2]                                                                                               ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[4]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[7]                                                                                               ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[13]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[14]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[17]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[25]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.128 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[31]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.160    ;
; -141.111 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.015     ; 142.132    ;
; -141.111 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.015     ; 142.132    ;
; -141.111 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.015     ; 142.132    ;
; -141.111 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.015     ; 142.132    ;
; -141.111 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.015     ; 142.132    ;
; -141.111 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.015     ; 142.132    ;
; -141.111 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.015     ; 142.132    ;
; -141.105 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[30]                                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 142.137    ;
; -141.105 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[7]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.004     ; 142.137    ;
; -141.105 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[10]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.137    ;
; -141.105 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[11]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.137    ;
; -141.105 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[1]                                                                                               ; clk          ; clk         ; 1.000        ; -0.004     ; 142.137    ;
; -141.105 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[21]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.137    ;
; -141.105 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[26]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.137    ;
; -141.105 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[27]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.137    ;
; -141.104 ; ex_mem_registers:ex_mem|RD_M[3] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.086      ; 142.155    ;
; -141.101 ; ex_mem_registers:ex_mem|RD_M[3] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.086      ; 142.152    ;
; -141.101 ; ex_mem_registers:ex_mem|RD_M[3] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.086      ; 142.152    ;
; -141.085 ; id_ex_registers:id_ex|RS2_E[1]  ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 142.123    ;
; -141.082 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[1]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.032     ; 142.086    ;
; -141.082 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[2]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.032     ; 142.086    ;
; -141.082 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[18]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.032     ; 142.086    ;
; -141.082 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[19]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.032     ; 142.086    ;
; -141.077 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.095    ;
; -141.077 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.095    ;
; -141.077 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.018     ; 142.095    ;
; -141.077 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.095    ;
; -141.077 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.018     ; 142.095    ;
; -141.077 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.018     ; 142.095    ;
; -141.077 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.018     ; 142.095    ;
; -141.074 ; id_ex_registers:id_ex|RS2_E[1]  ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.081      ; 142.120    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[2]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[4]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[7]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[13]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[14]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[17]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[25]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.059 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[31]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.094    ;
; -141.057 ; ex_mem_registers:ex_mem|RD_M[0] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 142.095    ;
; -141.046 ; ex_mem_registers:ex_mem|RD_M[0] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.081      ; 142.092    ;
; -141.044 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.062    ;
; -141.044 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.062    ;
; -141.044 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.018     ; 142.062    ;
; -141.044 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.018     ; 142.062    ;
; -141.044 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.018     ; 142.062    ;
; -141.044 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.018     ; 142.062    ;
; -141.044 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.018     ; 142.062    ;
; -141.036 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[30]                                                                                              ; clk          ; clk         ; 1.000        ; -0.001     ; 142.071    ;
; -141.036 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[7]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.001     ; 142.071    ;
; -141.036 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[10]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.071    ;
; -141.036 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[11]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.071    ;
; -141.036 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[1]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 142.071    ;
; -141.036 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[21]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.071    ;
; -141.036 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[26]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.071    ;
; -141.036 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[27]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 142.071    ;
; -141.035 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[20]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 142.068    ;
; -141.035 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[30]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 142.068    ;
; -141.035 ; id_ex_registers:id_ex|RS2_E[2]  ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.089      ; 142.089    ;
; -141.032 ; id_ex_registers:id_ex|RS2_E[2]  ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.089      ; 142.086    ;
; -141.032 ; id_ex_registers:id_ex|RS2_E[2]  ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.089      ; 142.086    ;
; -141.029 ; id_ex_registers:id_ex|RS2_E[0]  ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 142.067    ;
; -141.028 ; ex_mem_registers:ex_mem|RD_M[1] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 142.066    ;
; -141.025 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[2]                                                                                               ; clk          ; clk         ; 1.000        ; -0.004     ; 142.057    ;
; -141.025 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.004     ; 142.057    ;
; -141.025 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 142.057    ;
; -141.025 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[4]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.004     ; 142.057    ;
; -141.025 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[7]                                                                                               ; clk          ; clk         ; 1.000        ; -0.004     ; 142.057    ;
; -141.025 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[13]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.057    ;
; -141.025 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[14]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.057    ;
; -141.025 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[17]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.004     ; 142.057    ;
+----------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.527 ; ex_mem_registers:ex_mem|WriteDataM[27]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[75]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; fetch_stage:fetch|PC_module:Program_Counter|PC[31]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[31]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; ex_mem_registers:ex_mem|WriteDataM[28]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[77]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.645 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[67]      ; mem_wb_registers:mem_wb|ReadDataW[23]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.648 ; ex_mem_registers:ex_mem|WriteDataM[14]                         ; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ram_block1a12~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.941      ;
; 0.650 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[37]      ; mem_wb_registers:mem_wb|ReadDataW[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.650 ; if_id_registers:if_id|PCD[26]                                  ; id_ex_registers:id_ex|PCE[26]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.652 ; ex_mem_registers:ex_mem|WriteDataM[13]                         ; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ram_block1a12~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.945      ;
; 0.655 ; if_id_registers:if_id|PCD[1]                                   ; id_ex_registers:id_ex|PCE[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.655 ; if_id_registers:if_id|PCD[18]                                  ; id_ex_registers:id_ex|PCE[18]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.660 ; ex_mem_registers:ex_mem|ResultSrcM                             ; mem_wb_registers:mem_wb|ResultSrcW                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.666 ; ex_mem_registers:ex_mem|WriteDataM[9]                          ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[39]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.670 ; ex_mem_registers:ex_mem|WriteDataM[24]                         ; memory_stage:memory|Data_Memory:dmem|mem~25                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.671 ; ex_mem_registers:ex_mem|ALU_ResultM[28]                        ; mem_wb_registers:mem_wb|ALU_ResultW[28]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; ex_mem_registers:ex_mem|WriteDataM[24]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[69]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.673 ; ex_mem_registers:ex_mem|WriteDataM[11]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[43]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.674 ; ex_mem_registers:ex_mem|WriteDataM[0]                          ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[21]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.674 ; ex_mem_registers:ex_mem|WriteDataM[0]                          ; memory_stage:memory|Data_Memory:dmem|mem~1                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.677 ; ex_mem_registers:ex_mem|ALU_ResultM[5]                         ; mem_wb_registers:mem_wb|ALU_ResultW[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.684 ; ex_mem_registers:ex_mem|ALU_ResultM[25]                        ; mem_wb_registers:mem_wb|ALU_ResultW[25]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.686 ; ex_mem_registers:ex_mem|ALU_ResultM[9]                         ; mem_wb_registers:mem_wb|ALU_ResultW[9]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.952      ;
; 0.708 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[59]      ; mem_wb_registers:mem_wb|ReadDataW[19]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.974      ;
; 0.712 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[65]      ; mem_wb_registers:mem_wb|ReadDataW[22]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.978      ;
; 0.791 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[55]      ; mem_wb_registers:mem_wb|ReadDataW[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.791 ; if_id_registers:if_id|PCD[27]                                  ; id_ex_registers:id_ex|PCE[27]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.792 ; mem_wb_registers:mem_wb|ALU_ResultW[3]                         ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[17]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.792 ; if_id_registers:if_id|PCD[23]                                  ; id_ex_registers:id_ex|PCE[23]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.792 ; if_id_registers:if_id|PCD[29]                                  ; id_ex_registers:id_ex|PCE[29]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.793 ; if_id_registers:if_id|PCD[9]                                   ; id_ex_registers:id_ex|PCE[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.793 ; if_id_registers:if_id|PCD[17]                                  ; id_ex_registers:id_ex|PCE[17]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; fetch_stage:fetch|PC_module:Program_Counter|PC[17]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[17]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; mem_wb_registers:mem_wb|ALU_ResultW[25]                        ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[61]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; if_id_registers:if_id|PCD[30]                                  ; id_ex_registers:id_ex|PCE[30]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; mem_wb_registers:mem_wb|ALU_ResultW[31]                        ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[73]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[71]      ; mem_wb_registers:mem_wb|ReadDataW[25]                                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.071      ;
; 0.804 ; ex_mem_registers:ex_mem|ALU_ResultM[31]                        ; ex_mem_registers:ex_mem|WriteDataM[31]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; if_id_registers:if_id|InstrD[9]                                ; id_ex_registers:id_ex|RD_E[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; fetch_stage:fetch|PC_module:Program_Counter|PC[18]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; fetch_stage:fetch|PC_module:Program_Counter|PC[14]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[14]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fetch|PC_module:Program_Counter|PC[15]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fetch|PC_module:Program_Counter|PC[16]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[16]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fetch|PC_module:Program_Counter|PC[21]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fetch|PC_module:Program_Counter|PC[24]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fetch|PC_module:Program_Counter|PC[26]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[26]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fetch|PC_module:Program_Counter|PC[28]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[28]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; mem_wb_registers:mem_wb|ALU_ResultW[5]                         ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[21]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; fetch_stage:fetch|PC_module:Program_Counter|PC[2]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; fetch_stage:fetch|PC_module:Program_Counter|PC[12]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; fetch_stage:fetch|PC_module:Program_Counter|PC[5]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; fetch_stage:fetch|PC_module:Program_Counter|PC[3]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; fetch_stage:fetch|PC_module:Program_Counter|PC[30]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[30]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; fetch_stage:fetch|PC_module:Program_Counter|PC[10]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[10]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; fetch_stage:fetch|PC_module:Program_Counter|PC[8]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[8]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; fetch_stage:fetch|PC_module:Program_Counter|PC[19]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[19]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.825 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[41]      ; mem_wb_registers:mem_wb|ReadDataW[10]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.826 ; if_id_registers:if_id|PCD[21]                                  ; id_ex_registers:id_ex|PCE[21]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.826 ; if_id_registers:if_id|PCD[28]                                  ; id_ex_registers:id_ex|PCE[28]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.831 ; if_id_registers:if_id|PCD[2]                                   ; id_ex_registers:id_ex|PCE[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; if_id_registers:if_id|PCD[19]                                  ; id_ex_registers:id_ex|PCE[19]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.835 ; if_id_registers:if_id|PCD[20]                                  ; id_ex_registers:id_ex|PCE[20]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; fetch_stage:fetch|PC_module:Program_Counter|PC[4]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; fetch_stage:fetch|PC_module:Program_Counter|PC[20]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[20]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; fetch_stage:fetch|PC_module:Program_Counter|PC[25]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[25]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; fetch_stage:fetch|PC_module:Program_Counter|PC[27]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[27]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; fetch_stage:fetch|PC_module:Program_Counter|PC[29]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[29]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; fetch_stage:fetch|PC_module:Program_Counter|PC[7]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; fetch_stage:fetch|PC_module:Program_Counter|PC[6]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; fetch_stage:fetch|PC_module:Program_Counter|PC[22]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; fetch_stage:fetch|PC_module:Program_Counter|PC[23]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[23]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; fetch_stage:fetch|PC_module:Program_Counter|PC[13]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[13]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; fetch_stage:fetch|PC_module:Program_Counter|PC[9]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[9]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; fetch_stage:fetch|PC_module:Program_Counter|PC[11]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[11]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.860 ; ex_mem_registers:ex_mem|WriteDataM[2]                          ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[25]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; ex_mem_registers:ex_mem|WriteDataM[13]                         ; memory_stage:memory|Data_Memory:dmem|mem~14                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.127      ;
; 0.862 ; ex_mem_registers:ex_mem|WriteDataM[2]                          ; memory_stage:memory|Data_Memory:dmem|mem~3                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.128      ;
; 0.863 ; ex_mem_registers:ex_mem|ALU_ResultM[15]                        ; mem_wb_registers:mem_wb|ALU_ResultW[15]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.129      ;
; 0.864 ; ex_mem_registers:ex_mem|WriteDataM[13]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[47]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.130      ;
; 0.867 ; ex_mem_registers:ex_mem|WriteDataM[14]                         ; memory_stage:memory|Data_Memory:dmem|mem~15                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.868 ; ex_mem_registers:ex_mem|WriteDataM[14]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[49]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.886 ; ex_mem_registers:ex_mem|ALU_ResultM[12]                        ; mem_wb_registers:mem_wb|ALU_ResultW[12]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.152      ;
; 0.917 ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[33] ; id_ex_registers:id_ex|RD1_E[11]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.183      ;
; 0.927 ; if_id_registers:if_id|PCD[14]                                  ; id_ex_registers:id_ex|PCE[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.193      ;
; 0.931 ; mem_wb_registers:mem_wb|ALU_ResultW[27]                        ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[65]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.938 ; ex_mem_registers:ex_mem|ALU_ResultM[12]                        ; ex_mem_registers:ex_mem|WriteDataM[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.948 ; mem_wb_registers:mem_wb|ALU_ResultW[13]                        ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[37]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.970 ; memory_stage:memory|Data_Memory:dmem|mem~4                     ; mem_wb_registers:mem_wb|ReadDataW[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.237      ;
; 0.971 ; if_id_registers:if_id|PCD[31]                                  ; id_ex_registers:id_ex|PCE[31]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.237      ;
; 0.981 ; ex_mem_registers:ex_mem|ALU_ResultM[8]                         ; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.271      ;
; 0.983 ; if_id_registers:if_id|PCD[13]                                  ; id_ex_registers:id_ex|PCE[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.988 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[27]      ; mem_wb_registers:mem_wb|ReadDataW[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.255      ;
; 1.004 ; if_id_registers:if_id|PCD[4]                                   ; id_ex_registers:id_ex|PCE[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 1.011 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[81]      ; mem_wb_registers:mem_wb|ReadDataW[30]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.013 ; ex_mem_registers:ex_mem|WriteDataM[8]                          ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[37]                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 1.275      ;
; 1.014 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[39]      ; mem_wb_registers:mem_wb|ReadDataW[9]                                                                                      ; clk          ; clk         ; 0.000        ; -0.005     ; 1.275      ;
; 1.016 ; if_id_registers:if_id|PCD[6]                                   ; id_ex_registers:id_ex|PCE[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.282      ;
; 1.016 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[23]      ; mem_wb_registers:mem_wb|ReadDataW[1]                                                                                      ; clk          ; clk         ; 0.000        ; -0.029     ; 1.253      ;
; 1.019 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[63]      ; mem_wb_registers:mem_wb|ReadDataW[21]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.023 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[25]      ; mem_wb_registers:mem_wb|ReadDataW[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.023 ; ex_mem_registers:ex_mem|ALU_ResultM[2]                         ; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ram_block1a20~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.313      ;
; 1.027 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[43]      ; mem_wb_registers:mem_wb|ReadDataW[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.294      ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; rst       ; clk        ; 141.932 ; 141.932 ; Rise       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.006 ; -0.006 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+---------------+------------+---------+---------+------------+-----------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+---------------+------------+---------+---------+------------+-----------------+
; ForwardAE[*]  ; clk        ; 10.915  ; 10.915  ; Rise       ; clk             ;
;  ForwardAE[0] ; clk        ; 10.915  ; 10.915  ; Rise       ; clk             ;
;  ForwardAE[1] ; clk        ; 9.578   ; 9.578   ; Rise       ; clk             ;
; ForwardBE[*]  ; clk        ; 11.226  ; 11.226  ; Rise       ; clk             ;
;  ForwardBE[0] ; clk        ; 9.968   ; 9.968   ; Rise       ; clk             ;
;  ForwardBE[1] ; clk        ; 11.226  ; 11.226  ; Rise       ; clk             ;
; InstrF[*]     ; clk        ; 13.251  ; 13.251  ; Rise       ; clk             ;
;  InstrF[0]    ; clk        ; 9.624   ; 9.624   ; Rise       ; clk             ;
;  InstrF[1]    ; clk        ; 9.624   ; 9.624   ; Rise       ; clk             ;
;  InstrF[2]    ; clk        ; 11.374  ; 11.374  ; Rise       ; clk             ;
;  InstrF[3]    ; clk        ; 9.675   ; 9.675   ; Rise       ; clk             ;
;  InstrF[4]    ; clk        ; 10.686  ; 10.686  ; Rise       ; clk             ;
;  InstrF[5]    ; clk        ; 11.365  ; 11.365  ; Rise       ; clk             ;
;  InstrF[6]    ; clk        ; 9.830   ; 9.830   ; Rise       ; clk             ;
;  InstrF[7]    ; clk        ; 13.086  ; 13.086  ; Rise       ; clk             ;
;  InstrF[8]    ; clk        ; 13.251  ; 13.251  ; Rise       ; clk             ;
;  InstrF[9]    ; clk        ; 10.530  ; 10.530  ; Rise       ; clk             ;
;  InstrF[10]   ; clk        ; 10.501  ; 10.501  ; Rise       ; clk             ;
;  InstrF[12]   ; clk        ; 11.883  ; 11.883  ; Rise       ; clk             ;
;  InstrF[13]   ; clk        ; 12.184  ; 12.184  ; Rise       ; clk             ;
;  InstrF[14]   ; clk        ; 11.359  ; 11.359  ; Rise       ; clk             ;
;  InstrF[15]   ; clk        ; 11.260  ; 11.260  ; Rise       ; clk             ;
;  InstrF[16]   ; clk        ; 10.999  ; 10.999  ; Rise       ; clk             ;
;  InstrF[17]   ; clk        ; 10.082  ; 10.082  ; Rise       ; clk             ;
;  InstrF[20]   ; clk        ; 11.361  ; 11.361  ; Rise       ; clk             ;
;  InstrF[21]   ; clk        ; 12.112  ; 12.112  ; Rise       ; clk             ;
;  InstrF[22]   ; clk        ; 12.878  ; 12.878  ; Rise       ; clk             ;
;  InstrF[23]   ; clk        ; 11.534  ; 11.534  ; Rise       ; clk             ;
;  InstrF[24]   ; clk        ; 10.079  ; 10.079  ; Rise       ; clk             ;
;  InstrF[25]   ; clk        ; 10.102  ; 10.102  ; Rise       ; clk             ;
;  InstrF[30]   ; clk        ; 10.056  ; 10.056  ; Rise       ; clk             ;
; PCF[*]        ; clk        ; 8.419   ; 8.419   ; Rise       ; clk             ;
;  PCF[0]       ; clk        ; 8.405   ; 8.405   ; Rise       ; clk             ;
;  PCF[1]       ; clk        ; 8.091   ; 8.091   ; Rise       ; clk             ;
;  PCF[2]       ; clk        ; 7.553   ; 7.553   ; Rise       ; clk             ;
;  PCF[3]       ; clk        ; 7.796   ; 7.796   ; Rise       ; clk             ;
;  PCF[4]       ; clk        ; 7.289   ; 7.289   ; Rise       ; clk             ;
;  PCF[5]       ; clk        ; 7.922   ; 7.922   ; Rise       ; clk             ;
;  PCF[6]       ; clk        ; 8.346   ; 8.346   ; Rise       ; clk             ;
;  PCF[7]       ; clk        ; 8.264   ; 8.264   ; Rise       ; clk             ;
;  PCF[8]       ; clk        ; 7.643   ; 7.643   ; Rise       ; clk             ;
;  PCF[9]       ; clk        ; 7.680   ; 7.680   ; Rise       ; clk             ;
;  PCF[10]      ; clk        ; 7.771   ; 7.771   ; Rise       ; clk             ;
;  PCF[11]      ; clk        ; 7.897   ; 7.897   ; Rise       ; clk             ;
;  PCF[12]      ; clk        ; 7.411   ; 7.411   ; Rise       ; clk             ;
;  PCF[13]      ; clk        ; 8.032   ; 8.032   ; Rise       ; clk             ;
;  PCF[14]      ; clk        ; 7.817   ; 7.817   ; Rise       ; clk             ;
;  PCF[15]      ; clk        ; 7.579   ; 7.579   ; Rise       ; clk             ;
;  PCF[16]      ; clk        ; 8.186   ; 8.186   ; Rise       ; clk             ;
;  PCF[17]      ; clk        ; 7.840   ; 7.840   ; Rise       ; clk             ;
;  PCF[18]      ; clk        ; 8.128   ; 8.128   ; Rise       ; clk             ;
;  PCF[19]      ; clk        ; 7.391   ; 7.391   ; Rise       ; clk             ;
;  PCF[20]      ; clk        ; 7.433   ; 7.433   ; Rise       ; clk             ;
;  PCF[21]      ; clk        ; 7.445   ; 7.445   ; Rise       ; clk             ;
;  PCF[22]      ; clk        ; 7.806   ; 7.806   ; Rise       ; clk             ;
;  PCF[23]      ; clk        ; 8.160   ; 8.160   ; Rise       ; clk             ;
;  PCF[24]      ; clk        ; 7.841   ; 7.841   ; Rise       ; clk             ;
;  PCF[25]      ; clk        ; 7.422   ; 7.422   ; Rise       ; clk             ;
;  PCF[26]      ; clk        ; 8.419   ; 8.419   ; Rise       ; clk             ;
;  PCF[27]      ; clk        ; 7.660   ; 7.660   ; Rise       ; clk             ;
;  PCF[28]      ; clk        ; 8.288   ; 8.288   ; Rise       ; clk             ;
;  PCF[29]      ; clk        ; 7.630   ; 7.630   ; Rise       ; clk             ;
;  PCF[30]      ; clk        ; 7.437   ; 7.437   ; Rise       ; clk             ;
;  PCF[31]      ; clk        ; 7.467   ; 7.467   ; Rise       ; clk             ;
; RD_W[*]       ; clk        ; 8.683   ; 8.683   ; Rise       ; clk             ;
;  RD_W[0]      ; clk        ; 8.536   ; 8.536   ; Rise       ; clk             ;
;  RD_W[1]      ; clk        ; 8.683   ; 8.683   ; Rise       ; clk             ;
;  RD_W[2]      ; clk        ; 8.285   ; 8.285   ; Rise       ; clk             ;
;  RD_W[3]      ; clk        ; 8.086   ; 8.086   ; Rise       ; clk             ;
; ResultW[*]    ; clk        ; 11.230  ; 11.230  ; Rise       ; clk             ;
;  ResultW[0]   ; clk        ; 10.350  ; 10.350  ; Rise       ; clk             ;
;  ResultW[1]   ; clk        ; 9.411   ; 9.411   ; Rise       ; clk             ;
;  ResultW[2]   ; clk        ; 10.370  ; 10.370  ; Rise       ; clk             ;
;  ResultW[3]   ; clk        ; 8.928   ; 8.928   ; Rise       ; clk             ;
;  ResultW[4]   ; clk        ; 9.154   ; 9.154   ; Rise       ; clk             ;
;  ResultW[5]   ; clk        ; 8.745   ; 8.745   ; Rise       ; clk             ;
;  ResultW[6]   ; clk        ; 9.276   ; 9.276   ; Rise       ; clk             ;
;  ResultW[7]   ; clk        ; 8.885   ; 8.885   ; Rise       ; clk             ;
;  ResultW[8]   ; clk        ; 9.693   ; 9.693   ; Rise       ; clk             ;
;  ResultW[9]   ; clk        ; 9.909   ; 9.909   ; Rise       ; clk             ;
;  ResultW[10]  ; clk        ; 9.235   ; 9.235   ; Rise       ; clk             ;
;  ResultW[11]  ; clk        ; 9.269   ; 9.269   ; Rise       ; clk             ;
;  ResultW[12]  ; clk        ; 10.193  ; 10.193  ; Rise       ; clk             ;
;  ResultW[13]  ; clk        ; 8.875   ; 8.875   ; Rise       ; clk             ;
;  ResultW[14]  ; clk        ; 9.086   ; 9.086   ; Rise       ; clk             ;
;  ResultW[15]  ; clk        ; 9.141   ; 9.141   ; Rise       ; clk             ;
;  ResultW[16]  ; clk        ; 10.832  ; 10.832  ; Rise       ; clk             ;
;  ResultW[17]  ; clk        ; 9.070   ; 9.070   ; Rise       ; clk             ;
;  ResultW[18]  ; clk        ; 10.121  ; 10.121  ; Rise       ; clk             ;
;  ResultW[19]  ; clk        ; 9.565   ; 9.565   ; Rise       ; clk             ;
;  ResultW[20]  ; clk        ; 10.445  ; 10.445  ; Rise       ; clk             ;
;  ResultW[21]  ; clk        ; 11.146  ; 11.146  ; Rise       ; clk             ;
;  ResultW[22]  ; clk        ; 9.155   ; 9.155   ; Rise       ; clk             ;
;  ResultW[23]  ; clk        ; 8.633   ; 8.633   ; Rise       ; clk             ;
;  ResultW[24]  ; clk        ; 9.620   ; 9.620   ; Rise       ; clk             ;
;  ResultW[25]  ; clk        ; 9.263   ; 9.263   ; Rise       ; clk             ;
;  ResultW[26]  ; clk        ; 10.390  ; 10.390  ; Rise       ; clk             ;
;  ResultW[27]  ; clk        ; 10.630  ; 10.630  ; Rise       ; clk             ;
;  ResultW[28]  ; clk        ; 11.230  ; 11.230  ; Rise       ; clk             ;
;  ResultW[29]  ; clk        ; 8.907   ; 8.907   ; Rise       ; clk             ;
;  ResultW[30]  ; clk        ; 9.390   ; 9.390   ; Rise       ; clk             ;
;  ResultW[31]  ; clk        ; 8.818   ; 8.818   ; Rise       ; clk             ;
; branchStall   ; clk        ; 148.265 ; 148.265 ; Rise       ; clk             ;
; flush_D       ; clk        ; 148.255 ; 148.255 ; Rise       ; clk             ;
; flush_E       ; clk        ; 148.275 ; 148.275 ; Rise       ; clk             ;
; lwStall       ; clk        ; 13.579  ; 13.579  ; Rise       ; clk             ;
; stall_D       ; clk        ; 13.579  ; 13.579  ; Rise       ; clk             ;
; stall_F       ; clk        ; 13.599  ; 13.599  ; Rise       ; clk             ;
+---------------+------------+---------+---------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ForwardAE[*]  ; clk        ; 8.754  ; 8.754  ; Rise       ; clk             ;
;  ForwardAE[0] ; clk        ; 9.675  ; 9.675  ; Rise       ; clk             ;
;  ForwardAE[1] ; clk        ; 8.754  ; 8.754  ; Rise       ; clk             ;
; ForwardBE[*]  ; clk        ; 8.409  ; 8.409  ; Rise       ; clk             ;
;  ForwardBE[0] ; clk        ; 8.409  ; 8.409  ; Rise       ; clk             ;
;  ForwardBE[1] ; clk        ; 9.730  ; 9.730  ; Rise       ; clk             ;
; InstrF[*]     ; clk        ; 8.624  ; 8.624  ; Rise       ; clk             ;
;  InstrF[0]    ; clk        ; 8.705  ; 8.705  ; Rise       ; clk             ;
;  InstrF[1]    ; clk        ; 8.705  ; 8.705  ; Rise       ; clk             ;
;  InstrF[2]    ; clk        ; 9.904  ; 9.904  ; Rise       ; clk             ;
;  InstrF[3]    ; clk        ; 9.015  ; 9.015  ; Rise       ; clk             ;
;  InstrF[4]    ; clk        ; 9.906  ; 9.906  ; Rise       ; clk             ;
;  InstrF[5]    ; clk        ; 9.167  ; 9.167  ; Rise       ; clk             ;
;  InstrF[6]    ; clk        ; 9.093  ; 9.093  ; Rise       ; clk             ;
;  InstrF[7]    ; clk        ; 9.753  ; 9.753  ; Rise       ; clk             ;
;  InstrF[8]    ; clk        ; 10.834 ; 10.834 ; Rise       ; clk             ;
;  InstrF[9]    ; clk        ; 9.379  ; 9.379  ; Rise       ; clk             ;
;  InstrF[10]   ; clk        ; 8.871  ; 8.871  ; Rise       ; clk             ;
;  InstrF[12]   ; clk        ; 9.881  ; 9.881  ; Rise       ; clk             ;
;  InstrF[13]   ; clk        ; 9.826  ; 9.826  ; Rise       ; clk             ;
;  InstrF[14]   ; clk        ; 9.482  ; 9.482  ; Rise       ; clk             ;
;  InstrF[15]   ; clk        ; 9.502  ; 9.502  ; Rise       ; clk             ;
;  InstrF[16]   ; clk        ; 10.200 ; 10.200 ; Rise       ; clk             ;
;  InstrF[17]   ; clk        ; 9.706  ; 9.706  ; Rise       ; clk             ;
;  InstrF[20]   ; clk        ; 9.124  ; 9.124  ; Rise       ; clk             ;
;  InstrF[21]   ; clk        ; 10.071 ; 10.071 ; Rise       ; clk             ;
;  InstrF[22]   ; clk        ; 9.559  ; 9.559  ; Rise       ; clk             ;
;  InstrF[23]   ; clk        ; 9.324  ; 9.324  ; Rise       ; clk             ;
;  InstrF[24]   ; clk        ; 8.624  ; 8.624  ; Rise       ; clk             ;
;  InstrF[25]   ; clk        ; 9.726  ; 9.726  ; Rise       ; clk             ;
;  InstrF[30]   ; clk        ; 9.057  ; 9.057  ; Rise       ; clk             ;
; PCF[*]        ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
;  PCF[0]       ; clk        ; 8.405  ; 8.405  ; Rise       ; clk             ;
;  PCF[1]       ; clk        ; 8.091  ; 8.091  ; Rise       ; clk             ;
;  PCF[2]       ; clk        ; 7.553  ; 7.553  ; Rise       ; clk             ;
;  PCF[3]       ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  PCF[4]       ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
;  PCF[5]       ; clk        ; 7.922  ; 7.922  ; Rise       ; clk             ;
;  PCF[6]       ; clk        ; 8.346  ; 8.346  ; Rise       ; clk             ;
;  PCF[7]       ; clk        ; 8.264  ; 8.264  ; Rise       ; clk             ;
;  PCF[8]       ; clk        ; 7.643  ; 7.643  ; Rise       ; clk             ;
;  PCF[9]       ; clk        ; 7.680  ; 7.680  ; Rise       ; clk             ;
;  PCF[10]      ; clk        ; 7.771  ; 7.771  ; Rise       ; clk             ;
;  PCF[11]      ; clk        ; 7.897  ; 7.897  ; Rise       ; clk             ;
;  PCF[12]      ; clk        ; 7.411  ; 7.411  ; Rise       ; clk             ;
;  PCF[13]      ; clk        ; 8.032  ; 8.032  ; Rise       ; clk             ;
;  PCF[14]      ; clk        ; 7.817  ; 7.817  ; Rise       ; clk             ;
;  PCF[15]      ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
;  PCF[16]      ; clk        ; 8.186  ; 8.186  ; Rise       ; clk             ;
;  PCF[17]      ; clk        ; 7.840  ; 7.840  ; Rise       ; clk             ;
;  PCF[18]      ; clk        ; 8.128  ; 8.128  ; Rise       ; clk             ;
;  PCF[19]      ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  PCF[20]      ; clk        ; 7.433  ; 7.433  ; Rise       ; clk             ;
;  PCF[21]      ; clk        ; 7.445  ; 7.445  ; Rise       ; clk             ;
;  PCF[22]      ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  PCF[23]      ; clk        ; 8.160  ; 8.160  ; Rise       ; clk             ;
;  PCF[24]      ; clk        ; 7.841  ; 7.841  ; Rise       ; clk             ;
;  PCF[25]      ; clk        ; 7.422  ; 7.422  ; Rise       ; clk             ;
;  PCF[26]      ; clk        ; 8.419  ; 8.419  ; Rise       ; clk             ;
;  PCF[27]      ; clk        ; 7.660  ; 7.660  ; Rise       ; clk             ;
;  PCF[28]      ; clk        ; 8.288  ; 8.288  ; Rise       ; clk             ;
;  PCF[29]      ; clk        ; 7.630  ; 7.630  ; Rise       ; clk             ;
;  PCF[30]      ; clk        ; 7.437  ; 7.437  ; Rise       ; clk             ;
;  PCF[31]      ; clk        ; 7.467  ; 7.467  ; Rise       ; clk             ;
; RD_W[*]       ; clk        ; 8.086  ; 8.086  ; Rise       ; clk             ;
;  RD_W[0]      ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
;  RD_W[1]      ; clk        ; 8.683  ; 8.683  ; Rise       ; clk             ;
;  RD_W[2]      ; clk        ; 8.285  ; 8.285  ; Rise       ; clk             ;
;  RD_W[3]      ; clk        ; 8.086  ; 8.086  ; Rise       ; clk             ;
; ResultW[*]    ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  ResultW[0]   ; clk        ; 9.152  ; 9.152  ; Rise       ; clk             ;
;  ResultW[1]   ; clk        ; 8.481  ; 8.481  ; Rise       ; clk             ;
;  ResultW[2]   ; clk        ; 9.212  ; 9.212  ; Rise       ; clk             ;
;  ResultW[3]   ; clk        ; 8.315  ; 8.315  ; Rise       ; clk             ;
;  ResultW[4]   ; clk        ; 8.526  ; 8.526  ; Rise       ; clk             ;
;  ResultW[5]   ; clk        ; 7.820  ; 7.820  ; Rise       ; clk             ;
;  ResultW[6]   ; clk        ; 8.669  ; 8.669  ; Rise       ; clk             ;
;  ResultW[7]   ; clk        ; 8.233  ; 8.233  ; Rise       ; clk             ;
;  ResultW[8]   ; clk        ; 8.524  ; 8.524  ; Rise       ; clk             ;
;  ResultW[9]   ; clk        ; 8.698  ; 8.698  ; Rise       ; clk             ;
;  ResultW[10]  ; clk        ; 8.005  ; 8.005  ; Rise       ; clk             ;
;  ResultW[11]  ; clk        ; 7.846  ; 7.846  ; Rise       ; clk             ;
;  ResultW[12]  ; clk        ; 8.753  ; 8.753  ; Rise       ; clk             ;
;  ResultW[13]  ; clk        ; 7.926  ; 7.926  ; Rise       ; clk             ;
;  ResultW[14]  ; clk        ; 8.496  ; 8.496  ; Rise       ; clk             ;
;  ResultW[15]  ; clk        ; 7.990  ; 7.990  ; Rise       ; clk             ;
;  ResultW[16]  ; clk        ; 9.682  ; 9.682  ; Rise       ; clk             ;
;  ResultW[17]  ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  ResultW[18]  ; clk        ; 8.160  ; 8.160  ; Rise       ; clk             ;
;  ResultW[19]  ; clk        ; 8.348  ; 8.348  ; Rise       ; clk             ;
;  ResultW[20]  ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
;  ResultW[21]  ; clk        ; 9.985  ; 9.985  ; Rise       ; clk             ;
;  ResultW[22]  ; clk        ; 7.938  ; 7.938  ; Rise       ; clk             ;
;  ResultW[23]  ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  ResultW[24]  ; clk        ; 8.234  ; 8.234  ; Rise       ; clk             ;
;  ResultW[25]  ; clk        ; 8.665  ; 8.665  ; Rise       ; clk             ;
;  ResultW[26]  ; clk        ; 9.770  ; 9.770  ; Rise       ; clk             ;
;  ResultW[27]  ; clk        ; 8.709  ; 8.709  ; Rise       ; clk             ;
;  ResultW[28]  ; clk        ; 9.743  ; 9.743  ; Rise       ; clk             ;
;  ResultW[29]  ; clk        ; 8.002  ; 8.002  ; Rise       ; clk             ;
;  ResultW[30]  ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  ResultW[31]  ; clk        ; 8.205  ; 8.205  ; Rise       ; clk             ;
; branchStall   ; clk        ; 9.506  ; 9.506  ; Rise       ; clk             ;
; flush_D       ; clk        ; 9.496  ; 9.496  ; Rise       ; clk             ;
; flush_E       ; clk        ; 9.516  ; 9.516  ; Rise       ; clk             ;
; lwStall       ; clk        ; 10.346 ; 10.346 ; Rise       ; clk             ;
; stall_D       ; clk        ; 10.346 ; 10.346 ; Rise       ; clk             ;
; stall_F       ; clk        ; 10.366 ; 10.366 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------+--------------+---------+---------+---------+---------+
; Input Port ; Output Port  ; RR      ; RF      ; FR      ; FF      ;
+------------+--------------+---------+---------+---------+---------+
; rst        ; ForwardAE[0] ; 10.254  ;         ;         ; 10.254  ;
; rst        ; ForwardAE[1] ; 7.654   ;         ;         ; 7.654   ;
; rst        ; ForwardBE[0] ; 9.668   ;         ;         ; 9.668   ;
; rst        ; ForwardBE[1] ; 8.805   ;         ;         ; 8.805   ;
; rst        ; InstrF[0]    ; 6.700   ;         ;         ; 6.700   ;
; rst        ; InstrF[1]    ; 6.700   ;         ;         ; 6.700   ;
; rst        ; InstrF[2]    ; 7.221   ;         ;         ; 7.221   ;
; rst        ; InstrF[3]    ; 6.386   ;         ;         ; 6.386   ;
; rst        ; InstrF[4]    ; 7.155   ;         ;         ; 7.155   ;
; rst        ; InstrF[5]    ; 8.373   ;         ;         ; 8.373   ;
; rst        ; InstrF[6]    ; 6.825   ;         ;         ; 6.825   ;
; rst        ; InstrF[7]    ; 7.068   ;         ;         ; 7.068   ;
; rst        ; InstrF[8]    ; 9.807   ;         ;         ; 9.807   ;
; rst        ; InstrF[9]    ; 6.448   ;         ;         ; 6.448   ;
; rst        ; InstrF[10]   ; 6.721   ;         ;         ; 6.721   ;
; rst        ; InstrF[12]   ; 7.166   ;         ;         ; 7.166   ;
; rst        ; InstrF[13]   ; 8.070   ;         ;         ; 8.070   ;
; rst        ; InstrF[14]   ; 7.192   ;         ;         ; 7.192   ;
; rst        ; InstrF[15]   ; 8.268   ;         ;         ; 8.268   ;
; rst        ; InstrF[16]   ; 7.485   ;         ;         ; 7.485   ;
; rst        ; InstrF[17]   ; 7.281   ;         ;         ; 7.281   ;
; rst        ; InstrF[20]   ; 6.557   ;         ;         ; 6.557   ;
; rst        ; InstrF[21]   ; 7.491   ;         ;         ; 7.491   ;
; rst        ; InstrF[22]   ; 8.458   ;         ;         ; 8.458   ;
; rst        ; InstrF[23]   ; 8.542   ;         ;         ; 8.542   ;
; rst        ; InstrF[24]   ; 6.966   ;         ;         ; 6.966   ;
; rst        ; InstrF[25]   ; 7.301   ;         ;         ; 7.301   ;
; rst        ; InstrF[30]   ; 6.300   ;         ;         ; 6.300   ;
; rst        ; branchStall  ; 147.862 ; 147.862 ; 147.862 ; 147.862 ;
; rst        ; flush_D      ; 147.852 ; 147.852 ; 147.852 ; 147.852 ;
; rst        ; flush_E      ; 147.872 ; 147.872 ; 147.872 ; 147.872 ;
; rst        ; lwStall      ; 7.429   ;         ;         ; 7.429   ;
; rst        ; stall_D      ; 7.429   ;         ;         ; 7.429   ;
; rst        ; stall_F      ; 7.449   ;         ;         ; 7.449   ;
+------------+--------------+---------+---------+---------+---------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rst        ; ForwardAE[0] ; 10.254 ;        ;        ; 10.254 ;
; rst        ; ForwardAE[1] ; 7.654  ;        ;        ; 7.654  ;
; rst        ; ForwardBE[0] ; 9.668  ;        ;        ; 9.668  ;
; rst        ; ForwardBE[1] ; 8.805  ;        ;        ; 8.805  ;
; rst        ; InstrF[0]    ; 6.700  ;        ;        ; 6.700  ;
; rst        ; InstrF[1]    ; 6.700  ;        ;        ; 6.700  ;
; rst        ; InstrF[2]    ; 7.221  ;        ;        ; 7.221  ;
; rst        ; InstrF[3]    ; 6.386  ;        ;        ; 6.386  ;
; rst        ; InstrF[4]    ; 7.155  ;        ;        ; 7.155  ;
; rst        ; InstrF[5]    ; 8.373  ;        ;        ; 8.373  ;
; rst        ; InstrF[6]    ; 6.825  ;        ;        ; 6.825  ;
; rst        ; InstrF[7]    ; 7.068  ;        ;        ; 7.068  ;
; rst        ; InstrF[8]    ; 9.807  ;        ;        ; 9.807  ;
; rst        ; InstrF[9]    ; 6.448  ;        ;        ; 6.448  ;
; rst        ; InstrF[10]   ; 6.721  ;        ;        ; 6.721  ;
; rst        ; InstrF[12]   ; 7.166  ;        ;        ; 7.166  ;
; rst        ; InstrF[13]   ; 8.070  ;        ;        ; 8.070  ;
; rst        ; InstrF[14]   ; 7.192  ;        ;        ; 7.192  ;
; rst        ; InstrF[15]   ; 8.268  ;        ;        ; 8.268  ;
; rst        ; InstrF[16]   ; 7.485  ;        ;        ; 7.485  ;
; rst        ; InstrF[17]   ; 7.281  ;        ;        ; 7.281  ;
; rst        ; InstrF[20]   ; 6.557  ;        ;        ; 6.557  ;
; rst        ; InstrF[21]   ; 7.491  ;        ;        ; 7.491  ;
; rst        ; InstrF[22]   ; 8.458  ;        ;        ; 8.458  ;
; rst        ; InstrF[23]   ; 8.542  ;        ;        ; 8.542  ;
; rst        ; InstrF[24]   ; 6.966  ;        ;        ; 6.966  ;
; rst        ; InstrF[25]   ; 7.301  ;        ;        ; 7.301  ;
; rst        ; InstrF[30]   ; 6.300  ;        ;        ; 6.300  ;
; rst        ; branchStall  ; 9.293  ; 12.138 ; 12.138 ; 9.293  ;
; rst        ; flush_D      ; 9.283  ; 12.128 ; 12.128 ; 9.283  ;
; rst        ; flush_E      ; 9.303  ; 12.148 ; 12.148 ; 9.303  ;
; rst        ; lwStall      ; 7.429  ;        ;        ; 7.429  ;
; rst        ; stall_D      ; 7.429  ;        ;        ; 7.429  ;
; rst        ; stall_F      ; 7.449  ;        ;        ; 7.449  ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -63.431 ; -21268.086    ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.241 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -1704.900             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                         ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -63.431 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 64.465     ;
; -63.396 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.004      ; 64.432     ;
; -63.390 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 64.424     ;
; -63.386 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.401     ;
; -63.386 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.401     ;
; -63.386 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.017     ; 64.401     ;
; -63.386 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.401     ;
; -63.386 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.017     ; 64.401     ;
; -63.386 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.017     ; 64.401     ;
; -63.386 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.017     ; 64.401     ;
; -63.363 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 64.397     ;
; -63.359 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 64.393     ;
; -63.351 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.015     ; 64.368     ;
; -63.351 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.015     ; 64.368     ;
; -63.351 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.015     ; 64.368     ;
; -63.351 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.015     ; 64.368     ;
; -63.351 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.015     ; 64.368     ;
; -63.351 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.015     ; 64.368     ;
; -63.351 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.015     ; 64.368     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[2]                                                                                               ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[4]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[7]                                                                                               ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[13]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[14]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[17]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[25]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.349 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[31]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.378     ;
; -63.345 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.360     ;
; -63.345 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.360     ;
; -63.345 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.017     ; 64.360     ;
; -63.345 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.360     ;
; -63.345 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.017     ; 64.360     ;
; -63.345 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.017     ; 64.360     ;
; -63.345 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.017     ; 64.360     ;
; -63.339 ; ex_mem_registers:ex_mem|RD_M[3] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.063      ; 64.401     ;
; -63.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[30]                                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 64.364     ;
; -63.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[7]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.003     ; 64.364     ;
; -63.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[10]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.364     ;
; -63.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[11]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.364     ;
; -63.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|InstrD[1]                                                                                               ; clk          ; clk         ; 1.000        ; -0.003     ; 64.364     ;
; -63.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[21]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.364     ;
; -63.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[26]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.364     ;
; -63.335 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[27]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.364     ;
; -63.329 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[1]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.026     ; 64.335     ;
; -63.329 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[2]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.026     ; 64.335     ;
; -63.329 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[18]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.026     ; 64.335     ;
; -63.329 ; ex_mem_registers:ex_mem|RD_M[3] ; if_id_registers:if_id|PCD[19]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.026     ; 64.335     ;
; -63.318 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.333     ;
; -63.318 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.333     ;
; -63.318 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.017     ; 64.333     ;
; -63.318 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.333     ;
; -63.318 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.017     ; 64.333     ;
; -63.318 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.017     ; 64.333     ;
; -63.318 ; id_ex_registers:id_ex|RS2_E[3]  ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.017     ; 64.333     ;
; -63.314 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|InstrD[6]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.329     ;
; -63.314 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|InstrD[5]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.329     ;
; -63.314 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|InstrD[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.017     ; 64.329     ;
; -63.314 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|InstrD[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.017     ; 64.329     ;
; -63.314 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|PCD[9]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.017     ; 64.329     ;
; -63.314 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|PCD[12]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.017     ; 64.329     ;
; -63.314 ; ex_mem_registers:ex_mem|RD_M[2] ; if_id_registers:if_id|PCD[23]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.017     ; 64.329     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[2]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[4]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[7]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[13]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[14]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[17]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[25]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.314 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[31]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.345     ;
; -63.313 ; ex_mem_registers:ex_mem|RD_M[0] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 64.347     ;
; -63.312 ; id_ex_registers:id_ex|RS2_E[0]  ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 64.346     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[2]                                                                                               ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[4]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[7]                                                                                               ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[13]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[14]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[17]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[25]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[31]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.337     ;
; -63.308 ; id_ex_registers:id_ex|RS2_E[1]  ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 64.342     ;
; -63.304 ; id_ex_registers:id_ex|RS2_E[2]  ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.065      ; 64.368     ;
; -63.300 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[30]                                                                                              ; clk          ; clk         ; 1.000        ; -0.001     ; 64.331     ;
; -63.300 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[7]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.001     ; 64.331     ;
; -63.300 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[10]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.331     ;
; -63.300 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[11]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.331     ;
; -63.300 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|InstrD[1]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 64.331     ;
; -63.300 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[21]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.331     ;
; -63.300 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[26]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.331     ;
; -63.300 ; id_ex_registers:id_ex|RS2_E[2]  ; if_id_registers:if_id|PCD[27]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.001     ; 64.331     ;
; -63.298 ; mem_wb_registers:mem_wb|RD_W[1] ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.063      ; 64.360     ;
; -63.295 ; ex_mem_registers:ex_mem|RD_M[1] ; if_id_registers:if_id|InstrD[13]                                                                                              ; clk          ; clk         ; 1.000        ; 0.002      ; 64.329     ;
; -63.294 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|InstrD[30]                                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 64.323     ;
; -63.294 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[7]                                                                                                  ; clk          ; clk         ; 1.000        ; -0.003     ; 64.323     ;
; -63.294 ; mem_wb_registers:mem_wb|RD_W[1] ; if_id_registers:if_id|PCD[10]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.003     ; 64.323     ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.241 ; fetch_stage:fetch|PC_module:Program_Counter|PC[31]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[31]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; ex_mem_registers:ex_mem|WriteDataM[27]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[75]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; ex_mem_registers:ex_mem|WriteDataM[28]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[77]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.256 ; ex_mem_registers:ex_mem|WriteDataM[14]                         ; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ram_block1a12~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.459      ;
; 0.258 ; ex_mem_registers:ex_mem|WriteDataM[13]                         ; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ram_block1a12~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.461      ;
; 0.286 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[67]      ; mem_wb_registers:mem_wb|ReadDataW[23]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.288 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[37]      ; mem_wb_registers:mem_wb|ReadDataW[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.314 ; if_id_registers:if_id|PCD[26]                                  ; id_ex_registers:id_ex|PCE[26]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.317 ; if_id_registers:if_id|PCD[1]                                   ; id_ex_registers:id_ex|PCE[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; if_id_registers:if_id|PCD[18]                                  ; id_ex_registers:id_ex|PCE[18]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.323 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[59]      ; mem_wb_registers:mem_wb|ReadDataW[19]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; ex_mem_registers:ex_mem|ResultSrcM                             ; mem_wb_registers:mem_wb|ResultSrcW                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[65]      ; mem_wb_registers:mem_wb|ReadDataW[22]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ex_mem_registers:ex_mem|WriteDataM[9]                          ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[39]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.329 ; ex_mem_registers:ex_mem|WriteDataM[24]                         ; memory_stage:memory|Data_Memory:dmem|mem~25                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; ex_mem_registers:ex_mem|ALU_ResultM[28]                        ; mem_wb_registers:mem_wb|ALU_ResultW[28]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; ex_mem_registers:ex_mem|WriteDataM[24]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[69]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; ex_mem_registers:ex_mem|WriteDataM[11]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[43]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; ex_mem_registers:ex_mem|WriteDataM[0]                          ; memory_stage:memory|Data_Memory:dmem|mem~1                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; ex_mem_registers:ex_mem|ALU_ResultM[5]                         ; mem_wb_registers:mem_wb|ALU_ResultW[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; ex_mem_registers:ex_mem|WriteDataM[0]                          ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[21]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; ex_mem_registers:ex_mem|ALU_ResultM[9]                         ; mem_wb_registers:mem_wb|ALU_ResultW[9]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; ex_mem_registers:ex_mem|ALU_ResultM[25]                        ; mem_wb_registers:mem_wb|ALU_ResultW[25]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.355 ; fetch_stage:fetch|PC_module:Program_Counter|PC[17]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[17]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[55]      ; mem_wb_registers:mem_wb|ReadDataW[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; fetch_stage:fetch|PC_module:Program_Counter|PC[18]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; fetch_stage:fetch|PC_module:Program_Counter|PC[26]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[26]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; if_id_registers:if_id|PCD[27]                                  ; id_ex_registers:id_ex|PCE[27]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fetch|PC_module:Program_Counter|PC[28]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[28]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ex_mem_registers:ex_mem|ALU_ResultM[31]                        ; ex_mem_registers:ex_mem|WriteDataM[31]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; if_id_registers:if_id|PCD[9]                                   ; id_ex_registers:id_ex|PCE[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fetch|PC_module:Program_Counter|PC[14]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[14]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fetch|PC_module:Program_Counter|PC[15]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fetch|PC_module:Program_Counter|PC[16]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[16]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; if_id_registers:if_id|PCD[17]                                  ; id_ex_registers:id_ex|PCE[17]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fetch|PC_module:Program_Counter|PC[21]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; if_id_registers:if_id|PCD[23]                                  ; id_ex_registers:id_ex|PCE[23]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fetch|PC_module:Program_Counter|PC[24]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; if_id_registers:if_id|PCD[29]                                  ; id_ex_registers:id_ex|PCE[29]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fetch|PC_module:Program_Counter|PC[30]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[30]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; fetch_stage:fetch|PC_module:Program_Counter|PC[2]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; fetch_stage:fetch|PC_module:Program_Counter|PC[12]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; fetch_stage:fetch|PC_module:Program_Counter|PC[5]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; fetch_stage:fetch|PC_module:Program_Counter|PC[3]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; fetch_stage:fetch|PC_module:Program_Counter|PC[19]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[19]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; fetch_stage:fetch|PC_module:Program_Counter|PC[10]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[10]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; fetch_stage:fetch|PC_module:Program_Counter|PC[8]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[8]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; if_id_registers:if_id|PCD[30]                                  ; id_ex_registers:id_ex|PCE[30]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; if_id_registers:if_id|InstrD[9]                                ; id_ex_registers:id_ex|RD_E[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[71]      ; mem_wb_registers:mem_wb|ReadDataW[25]                                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.524      ;
; 0.371 ; fetch_stage:fetch|PC_module:Program_Counter|PC[4]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; fetch_stage:fetch|PC_module:Program_Counter|PC[20]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[20]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; fetch_stage:fetch|PC_module:Program_Counter|PC[25]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[25]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; fetch_stage:fetch|PC_module:Program_Counter|PC[27]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[27]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[41]      ; mem_wb_registers:mem_wb|ReadDataW[10]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; fetch_stage:fetch|PC_module:Program_Counter|PC[7]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; fetch_stage:fetch|PC_module:Program_Counter|PC[6]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; fetch_stage:fetch|PC_module:Program_Counter|PC[22]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; fetch_stage:fetch|PC_module:Program_Counter|PC[23]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[23]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; fetch_stage:fetch|PC_module:Program_Counter|PC[29]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[29]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; if_id_registers:if_id|PCD[28]                                  ; id_ex_registers:id_ex|PCE[28]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; if_id_registers:if_id|PCD[21]                                  ; id_ex_registers:id_ex|PCE[21]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; fetch_stage:fetch|PC_module:Program_Counter|PC[13]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[13]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; fetch_stage:fetch|PC_module:Program_Counter|PC[9]              ; fetch_stage:fetch|PC_module:Program_Counter|PC[9]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; fetch_stage:fetch|PC_module:Program_Counter|PC[11]             ; fetch_stage:fetch|PC_module:Program_Counter|PC[11]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; if_id_registers:if_id|PCD[2]                                   ; id_ex_registers:id_ex|PCE[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; if_id_registers:if_id|PCD[19]                                  ; id_ex_registers:id_ex|PCE[19]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; if_id_registers:if_id|PCD[20]                                  ; id_ex_registers:id_ex|PCE[20]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; mem_wb_registers:mem_wb|ALU_ResultW[3]                         ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[17]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.387 ; mem_wb_registers:mem_wb|ALU_ResultW[5]                         ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[21]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; mem_wb_registers:mem_wb|ALU_ResultW[25]                        ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[61]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; mem_wb_registers:mem_wb|ALU_ResultW[31]                        ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[73]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.411 ; ex_mem_registers:ex_mem|ALU_ResultM[12]                        ; ex_mem_registers:ex_mem|WriteDataM[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.417 ; ex_mem_registers:ex_mem|ALU_ResultM[15]                        ; mem_wb_registers:mem_wb|ALU_ResultW[15]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.417 ; ex_mem_registers:ex_mem|WriteDataM[13]                         ; memory_stage:memory|Data_Memory:dmem|mem~14                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.420 ; ex_mem_registers:ex_mem|WriteDataM[2]                          ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[25]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; ex_mem_registers:ex_mem|WriteDataM[14]                         ; memory_stage:memory|Data_Memory:dmem|mem~15                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; ex_mem_registers:ex_mem|WriteDataM[13]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[47]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.421 ; ex_mem_registers:ex_mem|WriteDataM[2]                          ; memory_stage:memory|Data_Memory:dmem|mem~3                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.573      ;
; 0.421 ; ex_mem_registers:ex_mem|WriteDataM[14]                         ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[49]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.573      ;
; 0.431 ; ex_mem_registers:ex_mem|ALU_ResultM[12]                        ; mem_wb_registers:mem_wb|ALU_ResultW[12]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.583      ;
; 0.434 ; ex_mem_registers:ex_mem|ALU_ResultM[8]                         ; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ram_block1a0~porta_address_reg8  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.633      ;
; 0.439 ; if_id_registers:if_id|PCD[31]                                  ; id_ex_registers:id_ex|PCE[31]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.445 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[27]      ; mem_wb_registers:mem_wb|ReadDataW[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.598      ;
; 0.450 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[81]      ; mem_wb_registers:mem_wb|ReadDataW[30]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; if_id_registers:if_id|PCD[14]                                  ; id_ex_registers:id_ex|PCE[14]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.453 ; if_id_registers:if_id|PCD[4]                                   ; id_ex_registers:id_ex|PCE[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[63]      ; mem_wb_registers:mem_wb|ReadDataW[21]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; if_id_registers:if_id|PCD[13]                                  ; id_ex_registers:id_ex|PCE[13]                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.456 ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[33] ; id_ex_registers:id_ex|RD1_E[11]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; memory_stage:memory|Data_Memory:dmem|mem~4                     ; mem_wb_registers:mem_wb|ReadDataW[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.610      ;
; 0.459 ; if_id_registers:if_id|PCD[6]                                   ; id_ex_registers:id_ex|PCE[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; ex_mem_registers:ex_mem|ALU_ResultM[2]                         ; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ram_block1a20~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.659      ;
; 0.460 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[43]      ; mem_wb_registers:mem_wb|ReadDataW[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.464 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[25]      ; mem_wb_registers:mem_wb|ReadDataW[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.465 ; mem_wb_registers:mem_wb|ALU_ResultW[27]                        ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[65]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.468 ; ex_mem_registers:ex_mem|WriteDataM[8]                          ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[37]                                                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.617      ;
; 0.468 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[39]      ; mem_wb_registers:mem_wb|ReadDataW[9]                                                                                      ; clk          ; clk         ; 0.000        ; -0.004     ; 0.616      ;
; 0.477 ; mem_wb_registers:mem_wb|ALU_ResultW[13]                        ; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[37]                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.629      ;
; 0.481 ; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[23]      ; mem_wb_registers:mem_wb|ReadDataW[1]                                                                                      ; clk          ; clk         ; 0.000        ; -0.024     ; 0.609      ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 64.033 ; 64.033 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.288 ; 0.288 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ForwardAE[*]  ; clk        ; 5.728  ; 5.728  ; Rise       ; clk             ;
;  ForwardAE[0] ; clk        ; 5.728  ; 5.728  ; Rise       ; clk             ;
;  ForwardAE[1] ; clk        ; 5.101  ; 5.101  ; Rise       ; clk             ;
; ForwardBE[*]  ; clk        ; 5.993  ; 5.993  ; Rise       ; clk             ;
;  ForwardBE[0] ; clk        ; 5.320  ; 5.320  ; Rise       ; clk             ;
;  ForwardBE[1] ; clk        ; 5.993  ; 5.993  ; Rise       ; clk             ;
; InstrF[*]     ; clk        ; 6.946  ; 6.946  ; Rise       ; clk             ;
;  InstrF[0]    ; clk        ; 5.084  ; 5.084  ; Rise       ; clk             ;
;  InstrF[1]    ; clk        ; 5.084  ; 5.084  ; Rise       ; clk             ;
;  InstrF[2]    ; clk        ; 5.911  ; 5.911  ; Rise       ; clk             ;
;  InstrF[3]    ; clk        ; 5.221  ; 5.221  ; Rise       ; clk             ;
;  InstrF[4]    ; clk        ; 5.556  ; 5.556  ; Rise       ; clk             ;
;  InstrF[5]    ; clk        ; 5.931  ; 5.931  ; Rise       ; clk             ;
;  InstrF[6]    ; clk        ; 5.209  ; 5.209  ; Rise       ; clk             ;
;  InstrF[7]    ; clk        ; 6.686  ; 6.686  ; Rise       ; clk             ;
;  InstrF[8]    ; clk        ; 6.946  ; 6.946  ; Rise       ; clk             ;
;  InstrF[9]    ; clk        ; 5.445  ; 5.445  ; Rise       ; clk             ;
;  InstrF[10]   ; clk        ; 5.413  ; 5.413  ; Rise       ; clk             ;
;  InstrF[12]   ; clk        ; 6.048  ; 6.048  ; Rise       ; clk             ;
;  InstrF[13]   ; clk        ; 6.253  ; 6.253  ; Rise       ; clk             ;
;  InstrF[14]   ; clk        ; 5.912  ; 5.912  ; Rise       ; clk             ;
;  InstrF[15]   ; clk        ; 5.789  ; 5.789  ; Rise       ; clk             ;
;  InstrF[16]   ; clk        ; 5.745  ; 5.745  ; Rise       ; clk             ;
;  InstrF[17]   ; clk        ; 5.310  ; 5.310  ; Rise       ; clk             ;
;  InstrF[20]   ; clk        ; 5.807  ; 5.807  ; Rise       ; clk             ;
;  InstrF[21]   ; clk        ; 6.276  ; 6.276  ; Rise       ; clk             ;
;  InstrF[22]   ; clk        ; 6.619  ; 6.619  ; Rise       ; clk             ;
;  InstrF[23]   ; clk        ; 5.901  ; 5.901  ; Rise       ; clk             ;
;  InstrF[24]   ; clk        ; 5.367  ; 5.367  ; Rise       ; clk             ;
;  InstrF[25]   ; clk        ; 5.330  ; 5.330  ; Rise       ; clk             ;
;  InstrF[30]   ; clk        ; 5.293  ; 5.293  ; Rise       ; clk             ;
; PCF[*]        ; clk        ; 4.634  ; 4.634  ; Rise       ; clk             ;
;  PCF[0]       ; clk        ; 4.634  ; 4.634  ; Rise       ; clk             ;
;  PCF[1]       ; clk        ; 4.473  ; 4.473  ; Rise       ; clk             ;
;  PCF[2]       ; clk        ; 4.175  ; 4.175  ; Rise       ; clk             ;
;  PCF[3]       ; clk        ; 4.258  ; 4.258  ; Rise       ; clk             ;
;  PCF[4]       ; clk        ; 4.053  ; 4.053  ; Rise       ; clk             ;
;  PCF[5]       ; clk        ; 4.362  ; 4.362  ; Rise       ; clk             ;
;  PCF[6]       ; clk        ; 4.586  ; 4.586  ; Rise       ; clk             ;
;  PCF[7]       ; clk        ; 4.566  ; 4.566  ; Rise       ; clk             ;
;  PCF[8]       ; clk        ; 4.286  ; 4.286  ; Rise       ; clk             ;
;  PCF[9]       ; clk        ; 4.286  ; 4.286  ; Rise       ; clk             ;
;  PCF[10]      ; clk        ; 4.330  ; 4.330  ; Rise       ; clk             ;
;  PCF[11]      ; clk        ; 4.400  ; 4.400  ; Rise       ; clk             ;
;  PCF[12]      ; clk        ; 4.182  ; 4.182  ; Rise       ; clk             ;
;  PCF[13]      ; clk        ; 4.424  ; 4.424  ; Rise       ; clk             ;
;  PCF[14]      ; clk        ; 4.343  ; 4.343  ; Rise       ; clk             ;
;  PCF[15]      ; clk        ; 4.248  ; 4.248  ; Rise       ; clk             ;
;  PCF[16]      ; clk        ; 4.505  ; 4.505  ; Rise       ; clk             ;
;  PCF[17]      ; clk        ; 4.359  ; 4.359  ; Rise       ; clk             ;
;  PCF[18]      ; clk        ; 4.507  ; 4.507  ; Rise       ; clk             ;
;  PCF[19]      ; clk        ; 4.069  ; 4.069  ; Rise       ; clk             ;
;  PCF[20]      ; clk        ; 4.148  ; 4.148  ; Rise       ; clk             ;
;  PCF[21]      ; clk        ; 4.158  ; 4.158  ; Rise       ; clk             ;
;  PCF[22]      ; clk        ; 4.321  ; 4.321  ; Rise       ; clk             ;
;  PCF[23]      ; clk        ; 4.506  ; 4.506  ; Rise       ; clk             ;
;  PCF[24]      ; clk        ; 4.303  ; 4.303  ; Rise       ; clk             ;
;  PCF[25]      ; clk        ; 4.188  ; 4.188  ; Rise       ; clk             ;
;  PCF[26]      ; clk        ; 4.619  ; 4.619  ; Rise       ; clk             ;
;  PCF[27]      ; clk        ; 4.282  ; 4.282  ; Rise       ; clk             ;
;  PCF[28]      ; clk        ; 4.564  ; 4.564  ; Rise       ; clk             ;
;  PCF[29]      ; clk        ; 4.155  ; 4.155  ; Rise       ; clk             ;
;  PCF[30]      ; clk        ; 4.154  ; 4.154  ; Rise       ; clk             ;
;  PCF[31]      ; clk        ; 4.133  ; 4.133  ; Rise       ; clk             ;
; RD_W[*]       ; clk        ; 4.839  ; 4.839  ; Rise       ; clk             ;
;  RD_W[0]      ; clk        ; 4.689  ; 4.689  ; Rise       ; clk             ;
;  RD_W[1]      ; clk        ; 4.839  ; 4.839  ; Rise       ; clk             ;
;  RD_W[2]      ; clk        ; 4.566  ; 4.566  ; Rise       ; clk             ;
;  RD_W[3]      ; clk        ; 4.466  ; 4.466  ; Rise       ; clk             ;
; ResultW[*]    ; clk        ; 6.020  ; 6.020  ; Rise       ; clk             ;
;  ResultW[0]   ; clk        ; 5.538  ; 5.538  ; Rise       ; clk             ;
;  ResultW[1]   ; clk        ; 5.082  ; 5.082  ; Rise       ; clk             ;
;  ResultW[2]   ; clk        ; 5.585  ; 5.585  ; Rise       ; clk             ;
;  ResultW[3]   ; clk        ; 4.811  ; 4.811  ; Rise       ; clk             ;
;  ResultW[4]   ; clk        ; 4.969  ; 4.969  ; Rise       ; clk             ;
;  ResultW[5]   ; clk        ; 4.736  ; 4.736  ; Rise       ; clk             ;
;  ResultW[6]   ; clk        ; 4.988  ; 4.988  ; Rise       ; clk             ;
;  ResultW[7]   ; clk        ; 4.818  ; 4.818  ; Rise       ; clk             ;
;  ResultW[8]   ; clk        ; 5.208  ; 5.208  ; Rise       ; clk             ;
;  ResultW[9]   ; clk        ; 5.291  ; 5.291  ; Rise       ; clk             ;
;  ResultW[10]  ; clk        ; 4.989  ; 4.989  ; Rise       ; clk             ;
;  ResultW[11]  ; clk        ; 4.999  ; 4.999  ; Rise       ; clk             ;
;  ResultW[12]  ; clk        ; 5.472  ; 5.472  ; Rise       ; clk             ;
;  ResultW[13]  ; clk        ; 4.829  ; 4.829  ; Rise       ; clk             ;
;  ResultW[14]  ; clk        ; 4.908  ; 4.908  ; Rise       ; clk             ;
;  ResultW[15]  ; clk        ; 4.990  ; 4.990  ; Rise       ; clk             ;
;  ResultW[16]  ; clk        ; 5.917  ; 5.917  ; Rise       ; clk             ;
;  ResultW[17]  ; clk        ; 4.914  ; 4.914  ; Rise       ; clk             ;
;  ResultW[18]  ; clk        ; 5.359  ; 5.359  ; Rise       ; clk             ;
;  ResultW[19]  ; clk        ; 5.192  ; 5.192  ; Rise       ; clk             ;
;  ResultW[20]  ; clk        ; 5.631  ; 5.631  ; Rise       ; clk             ;
;  ResultW[21]  ; clk        ; 5.979  ; 5.979  ; Rise       ; clk             ;
;  ResultW[22]  ; clk        ; 4.936  ; 4.936  ; Rise       ; clk             ;
;  ResultW[23]  ; clk        ; 4.659  ; 4.659  ; Rise       ; clk             ;
;  ResultW[24]  ; clk        ; 5.188  ; 5.188  ; Rise       ; clk             ;
;  ResultW[25]  ; clk        ; 4.998  ; 4.998  ; Rise       ; clk             ;
;  ResultW[26]  ; clk        ; 5.656  ; 5.656  ; Rise       ; clk             ;
;  ResultW[27]  ; clk        ; 5.615  ; 5.615  ; Rise       ; clk             ;
;  ResultW[28]  ; clk        ; 6.020  ; 6.020  ; Rise       ; clk             ;
;  ResultW[29]  ; clk        ; 4.862  ; 4.862  ; Rise       ; clk             ;
;  ResultW[30]  ; clk        ; 5.079  ; 5.079  ; Rise       ; clk             ;
;  ResultW[31]  ; clk        ; 4.798  ; 4.798  ; Rise       ; clk             ;
; branchStall   ; clk        ; 67.816 ; 67.816 ; Rise       ; clk             ;
; flush_D       ; clk        ; 67.806 ; 67.806 ; Rise       ; clk             ;
; flush_E       ; clk        ; 67.826 ; 67.826 ; Rise       ; clk             ;
; lwStall       ; clk        ; 6.893  ; 6.893  ; Rise       ; clk             ;
; stall_D       ; clk        ; 6.893  ; 6.893  ; Rise       ; clk             ;
; stall_F       ; clk        ; 6.913  ; 6.913  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ForwardAE[*]  ; clk        ; 4.743 ; 4.743 ; Rise       ; clk             ;
;  ForwardAE[0] ; clk        ; 5.165 ; 5.165 ; Rise       ; clk             ;
;  ForwardAE[1] ; clk        ; 4.743 ; 4.743 ; Rise       ; clk             ;
; ForwardBE[*]  ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  ForwardBE[0] ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  ForwardBE[1] ; clk        ; 5.330 ; 5.330 ; Rise       ; clk             ;
; InstrF[*]     ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  InstrF[0]    ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  InstrF[1]    ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  InstrF[2]    ; clk        ; 5.239 ; 5.239 ; Rise       ; clk             ;
;  InstrF[3]    ; clk        ; 4.877 ; 4.877 ; Rise       ; clk             ;
;  InstrF[4]    ; clk        ; 5.220 ; 5.220 ; Rise       ; clk             ;
;  InstrF[5]    ; clk        ; 4.964 ; 4.964 ; Rise       ; clk             ;
;  InstrF[6]    ; clk        ; 4.821 ; 4.821 ; Rise       ; clk             ;
;  InstrF[7]    ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  InstrF[8]    ; clk        ; 5.848 ; 5.848 ; Rise       ; clk             ;
;  InstrF[9]    ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  InstrF[10]   ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  InstrF[12]   ; clk        ; 5.183 ; 5.183 ; Rise       ; clk             ;
;  InstrF[13]   ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
;  InstrF[14]   ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
;  InstrF[15]   ; clk        ; 4.995 ; 4.995 ; Rise       ; clk             ;
;  InstrF[16]   ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
;  InstrF[17]   ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  InstrF[20]   ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  InstrF[21]   ; clk        ; 5.367 ; 5.367 ; Rise       ; clk             ;
;  InstrF[22]   ; clk        ; 5.094 ; 5.094 ; Rise       ; clk             ;
;  InstrF[23]   ; clk        ; 4.921 ; 4.921 ; Rise       ; clk             ;
;  InstrF[24]   ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  InstrF[25]   ; clk        ; 5.176 ; 5.176 ; Rise       ; clk             ;
;  InstrF[30]   ; clk        ; 4.890 ; 4.890 ; Rise       ; clk             ;
; PCF[*]        ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  PCF[0]       ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  PCF[1]       ; clk        ; 4.473 ; 4.473 ; Rise       ; clk             ;
;  PCF[2]       ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  PCF[3]       ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  PCF[4]       ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  PCF[5]       ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  PCF[6]       ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  PCF[7]       ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  PCF[8]       ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  PCF[9]       ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  PCF[10]      ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  PCF[11]      ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  PCF[12]      ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  PCF[13]      ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  PCF[14]      ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  PCF[15]      ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  PCF[16]      ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  PCF[17]      ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  PCF[18]      ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  PCF[19]      ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  PCF[20]      ; clk        ; 4.148 ; 4.148 ; Rise       ; clk             ;
;  PCF[21]      ; clk        ; 4.158 ; 4.158 ; Rise       ; clk             ;
;  PCF[22]      ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  PCF[23]      ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  PCF[24]      ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  PCF[25]      ; clk        ; 4.188 ; 4.188 ; Rise       ; clk             ;
;  PCF[26]      ; clk        ; 4.619 ; 4.619 ; Rise       ; clk             ;
;  PCF[27]      ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  PCF[28]      ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  PCF[29]      ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  PCF[30]      ; clk        ; 4.154 ; 4.154 ; Rise       ; clk             ;
;  PCF[31]      ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
; RD_W[*]       ; clk        ; 4.466 ; 4.466 ; Rise       ; clk             ;
;  RD_W[0]      ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  RD_W[1]      ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  RD_W[2]      ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  RD_W[3]      ; clk        ; 4.466 ; 4.466 ; Rise       ; clk             ;
; ResultW[*]    ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  ResultW[0]   ; clk        ; 5.022 ; 5.022 ; Rise       ; clk             ;
;  ResultW[1]   ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  ResultW[2]   ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  ResultW[3]   ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  ResultW[4]   ; clk        ; 4.713 ; 4.713 ; Rise       ; clk             ;
;  ResultW[5]   ; clk        ; 4.341 ; 4.341 ; Rise       ; clk             ;
;  ResultW[6]   ; clk        ; 4.748 ; 4.748 ; Rise       ; clk             ;
;  ResultW[7]   ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  ResultW[8]   ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  ResultW[9]   ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  ResultW[10]  ; clk        ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  ResultW[11]  ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  ResultW[12]  ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  ResultW[13]  ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  ResultW[14]  ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  ResultW[15]  ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
;  ResultW[16]  ; clk        ; 5.425 ; 5.425 ; Rise       ; clk             ;
;  ResultW[17]  ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  ResultW[18]  ; clk        ; 4.496 ; 4.496 ; Rise       ; clk             ;
;  ResultW[19]  ; clk        ; 4.654 ; 4.654 ; Rise       ; clk             ;
;  ResultW[20]  ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  ResultW[21]  ; clk        ; 5.478 ; 5.478 ; Rise       ; clk             ;
;  ResultW[22]  ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
;  ResultW[23]  ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  ResultW[24]  ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  ResultW[25]  ; clk        ; 4.760 ; 4.760 ; Rise       ; clk             ;
;  ResultW[26]  ; clk        ; 5.406 ; 5.406 ; Rise       ; clk             ;
;  ResultW[27]  ; clk        ; 4.765 ; 4.765 ; Rise       ; clk             ;
;  ResultW[28]  ; clk        ; 5.367 ; 5.367 ; Rise       ; clk             ;
;  ResultW[29]  ; clk        ; 4.485 ; 4.485 ; Rise       ; clk             ;
;  ResultW[30]  ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  ResultW[31]  ; clk        ; 4.551 ; 4.551 ; Rise       ; clk             ;
; branchStall   ; clk        ; 5.105 ; 5.105 ; Rise       ; clk             ;
; flush_D       ; clk        ; 5.095 ; 5.095 ; Rise       ; clk             ;
; flush_E       ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
; lwStall       ; clk        ; 5.408 ; 5.408 ; Rise       ; clk             ;
; stall_D       ; clk        ; 5.408 ; 5.408 ; Rise       ; clk             ;
; stall_F       ; clk        ; 5.428 ; 5.428 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rst        ; ForwardAE[0] ; 5.200  ;        ;        ; 5.200  ;
; rst        ; ForwardAE[1] ; 3.980  ;        ;        ; 3.980  ;
; rst        ; ForwardBE[0] ; 4.963  ;        ;        ; 4.963  ;
; rst        ; ForwardBE[1] ; 4.624  ;        ;        ; 4.624  ;
; rst        ; InstrF[0]    ; 3.444  ;        ;        ; 3.444  ;
; rst        ; InstrF[1]    ; 3.444  ;        ;        ; 3.444  ;
; rst        ; InstrF[2]    ; 3.737  ;        ;        ; 3.737  ;
; rst        ; InstrF[3]    ; 3.362  ;        ;        ; 3.362  ;
; rst        ; InstrF[4]    ; 3.675  ;        ;        ; 3.675  ;
; rst        ; InstrF[5]    ; 4.311  ;        ;        ; 4.311  ;
; rst        ; InstrF[6]    ; 3.493  ;        ;        ; 3.493  ;
; rst        ; InstrF[7]    ; 3.713  ;        ;        ; 3.713  ;
; rst        ; InstrF[8]    ; 5.096  ;        ;        ; 5.096  ;
; rst        ; InstrF[9]    ; 3.307  ;        ;        ; 3.307  ;
; rst        ; InstrF[10]   ; 3.429  ;        ;        ; 3.429  ;
; rst        ; InstrF[12]   ; 3.650  ;        ;        ; 3.650  ;
; rst        ; InstrF[13]   ; 4.157  ;        ;        ; 4.157  ;
; rst        ; InstrF[14]   ; 3.799  ;        ;        ; 3.799  ;
; rst        ; InstrF[15]   ; 4.169  ;        ;        ; 4.169  ;
; rst        ; InstrF[16]   ; 3.873  ;        ;        ; 3.873  ;
; rst        ; InstrF[17]   ; 3.756  ;        ;        ; 3.756  ;
; rst        ; InstrF[20]   ; 3.372  ;        ;        ; 3.372  ;
; rst        ; InstrF[21]   ; 3.933  ;        ;        ; 3.933  ;
; rst        ; InstrF[22]   ; 4.347  ;        ;        ; 4.347  ;
; rst        ; InstrF[23]   ; 4.281  ;        ;        ; 4.281  ;
; rst        ; InstrF[24]   ; 3.630  ;        ;        ; 3.630  ;
; rst        ; InstrF[25]   ; 3.776  ;        ;        ; 3.776  ;
; rst        ; InstrF[30]   ; 3.278  ;        ;        ; 3.278  ;
; rst        ; branchStall  ; 67.418 ; 67.418 ; 67.418 ; 67.418 ;
; rst        ; flush_D      ; 67.408 ; 67.408 ; 67.408 ; 67.408 ;
; rst        ; flush_E      ; 67.428 ; 67.428 ; 67.428 ; 67.428 ;
; rst        ; lwStall      ; 3.764  ;        ;        ; 3.764  ;
; rst        ; stall_D      ; 3.764  ;        ;        ; 3.764  ;
; rst        ; stall_F      ; 3.784  ;        ;        ; 3.784  ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; rst        ; ForwardAE[0] ; 5.200 ;       ;       ; 5.200 ;
; rst        ; ForwardAE[1] ; 3.980 ;       ;       ; 3.980 ;
; rst        ; ForwardBE[0] ; 4.963 ;       ;       ; 4.963 ;
; rst        ; ForwardBE[1] ; 4.624 ;       ;       ; 4.624 ;
; rst        ; InstrF[0]    ; 3.444 ;       ;       ; 3.444 ;
; rst        ; InstrF[1]    ; 3.444 ;       ;       ; 3.444 ;
; rst        ; InstrF[2]    ; 3.737 ;       ;       ; 3.737 ;
; rst        ; InstrF[3]    ; 3.362 ;       ;       ; 3.362 ;
; rst        ; InstrF[4]    ; 3.675 ;       ;       ; 3.675 ;
; rst        ; InstrF[5]    ; 4.311 ;       ;       ; 4.311 ;
; rst        ; InstrF[6]    ; 3.493 ;       ;       ; 3.493 ;
; rst        ; InstrF[7]    ; 3.713 ;       ;       ; 3.713 ;
; rst        ; InstrF[8]    ; 5.096 ;       ;       ; 5.096 ;
; rst        ; InstrF[9]    ; 3.307 ;       ;       ; 3.307 ;
; rst        ; InstrF[10]   ; 3.429 ;       ;       ; 3.429 ;
; rst        ; InstrF[12]   ; 3.650 ;       ;       ; 3.650 ;
; rst        ; InstrF[13]   ; 4.157 ;       ;       ; 4.157 ;
; rst        ; InstrF[14]   ; 3.799 ;       ;       ; 3.799 ;
; rst        ; InstrF[15]   ; 4.169 ;       ;       ; 4.169 ;
; rst        ; InstrF[16]   ; 3.873 ;       ;       ; 3.873 ;
; rst        ; InstrF[17]   ; 3.756 ;       ;       ; 3.756 ;
; rst        ; InstrF[20]   ; 3.372 ;       ;       ; 3.372 ;
; rst        ; InstrF[21]   ; 3.933 ;       ;       ; 3.933 ;
; rst        ; InstrF[22]   ; 4.347 ;       ;       ; 4.347 ;
; rst        ; InstrF[23]   ; 4.281 ;       ;       ; 4.281 ;
; rst        ; InstrF[24]   ; 3.630 ;       ;       ; 3.630 ;
; rst        ; InstrF[25]   ; 3.776 ;       ;       ; 3.776 ;
; rst        ; InstrF[30]   ; 3.278 ;       ;       ; 3.278 ;
; rst        ; branchStall  ; 4.714 ; 5.922 ; 5.922 ; 4.714 ;
; rst        ; flush_D      ; 4.704 ; 5.912 ; 5.912 ; 4.704 ;
; rst        ; flush_E      ; 4.724 ; 5.932 ; 5.932 ; 4.724 ;
; rst        ; lwStall      ; 3.764 ;       ;       ; 3.764 ;
; rst        ; stall_D      ; 3.764 ;       ;       ; 3.764 ;
; rst        ; stall_F      ; 3.784 ;       ;       ; 3.784 ;
+------------+--------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -141.335   ; 0.241 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -141.335   ; 0.241 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -47670.722 ; 0.0   ; 0.0      ; 0.0     ; -1704.9             ;
;  clk             ; -47670.722 ; 0.000 ; N/A      ; N/A     ; -1704.900           ;
+------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; rst       ; clk        ; 141.932 ; 141.932 ; Rise       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.288 ; 0.288 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+---------------+------------+---------+---------+------------+-----------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+---------------+------------+---------+---------+------------+-----------------+
; ForwardAE[*]  ; clk        ; 10.915  ; 10.915  ; Rise       ; clk             ;
;  ForwardAE[0] ; clk        ; 10.915  ; 10.915  ; Rise       ; clk             ;
;  ForwardAE[1] ; clk        ; 9.578   ; 9.578   ; Rise       ; clk             ;
; ForwardBE[*]  ; clk        ; 11.226  ; 11.226  ; Rise       ; clk             ;
;  ForwardBE[0] ; clk        ; 9.968   ; 9.968   ; Rise       ; clk             ;
;  ForwardBE[1] ; clk        ; 11.226  ; 11.226  ; Rise       ; clk             ;
; InstrF[*]     ; clk        ; 13.251  ; 13.251  ; Rise       ; clk             ;
;  InstrF[0]    ; clk        ; 9.624   ; 9.624   ; Rise       ; clk             ;
;  InstrF[1]    ; clk        ; 9.624   ; 9.624   ; Rise       ; clk             ;
;  InstrF[2]    ; clk        ; 11.374  ; 11.374  ; Rise       ; clk             ;
;  InstrF[3]    ; clk        ; 9.675   ; 9.675   ; Rise       ; clk             ;
;  InstrF[4]    ; clk        ; 10.686  ; 10.686  ; Rise       ; clk             ;
;  InstrF[5]    ; clk        ; 11.365  ; 11.365  ; Rise       ; clk             ;
;  InstrF[6]    ; clk        ; 9.830   ; 9.830   ; Rise       ; clk             ;
;  InstrF[7]    ; clk        ; 13.086  ; 13.086  ; Rise       ; clk             ;
;  InstrF[8]    ; clk        ; 13.251  ; 13.251  ; Rise       ; clk             ;
;  InstrF[9]    ; clk        ; 10.530  ; 10.530  ; Rise       ; clk             ;
;  InstrF[10]   ; clk        ; 10.501  ; 10.501  ; Rise       ; clk             ;
;  InstrF[12]   ; clk        ; 11.883  ; 11.883  ; Rise       ; clk             ;
;  InstrF[13]   ; clk        ; 12.184  ; 12.184  ; Rise       ; clk             ;
;  InstrF[14]   ; clk        ; 11.359  ; 11.359  ; Rise       ; clk             ;
;  InstrF[15]   ; clk        ; 11.260  ; 11.260  ; Rise       ; clk             ;
;  InstrF[16]   ; clk        ; 10.999  ; 10.999  ; Rise       ; clk             ;
;  InstrF[17]   ; clk        ; 10.082  ; 10.082  ; Rise       ; clk             ;
;  InstrF[20]   ; clk        ; 11.361  ; 11.361  ; Rise       ; clk             ;
;  InstrF[21]   ; clk        ; 12.112  ; 12.112  ; Rise       ; clk             ;
;  InstrF[22]   ; clk        ; 12.878  ; 12.878  ; Rise       ; clk             ;
;  InstrF[23]   ; clk        ; 11.534  ; 11.534  ; Rise       ; clk             ;
;  InstrF[24]   ; clk        ; 10.079  ; 10.079  ; Rise       ; clk             ;
;  InstrF[25]   ; clk        ; 10.102  ; 10.102  ; Rise       ; clk             ;
;  InstrF[30]   ; clk        ; 10.056  ; 10.056  ; Rise       ; clk             ;
; PCF[*]        ; clk        ; 8.419   ; 8.419   ; Rise       ; clk             ;
;  PCF[0]       ; clk        ; 8.405   ; 8.405   ; Rise       ; clk             ;
;  PCF[1]       ; clk        ; 8.091   ; 8.091   ; Rise       ; clk             ;
;  PCF[2]       ; clk        ; 7.553   ; 7.553   ; Rise       ; clk             ;
;  PCF[3]       ; clk        ; 7.796   ; 7.796   ; Rise       ; clk             ;
;  PCF[4]       ; clk        ; 7.289   ; 7.289   ; Rise       ; clk             ;
;  PCF[5]       ; clk        ; 7.922   ; 7.922   ; Rise       ; clk             ;
;  PCF[6]       ; clk        ; 8.346   ; 8.346   ; Rise       ; clk             ;
;  PCF[7]       ; clk        ; 8.264   ; 8.264   ; Rise       ; clk             ;
;  PCF[8]       ; clk        ; 7.643   ; 7.643   ; Rise       ; clk             ;
;  PCF[9]       ; clk        ; 7.680   ; 7.680   ; Rise       ; clk             ;
;  PCF[10]      ; clk        ; 7.771   ; 7.771   ; Rise       ; clk             ;
;  PCF[11]      ; clk        ; 7.897   ; 7.897   ; Rise       ; clk             ;
;  PCF[12]      ; clk        ; 7.411   ; 7.411   ; Rise       ; clk             ;
;  PCF[13]      ; clk        ; 8.032   ; 8.032   ; Rise       ; clk             ;
;  PCF[14]      ; clk        ; 7.817   ; 7.817   ; Rise       ; clk             ;
;  PCF[15]      ; clk        ; 7.579   ; 7.579   ; Rise       ; clk             ;
;  PCF[16]      ; clk        ; 8.186   ; 8.186   ; Rise       ; clk             ;
;  PCF[17]      ; clk        ; 7.840   ; 7.840   ; Rise       ; clk             ;
;  PCF[18]      ; clk        ; 8.128   ; 8.128   ; Rise       ; clk             ;
;  PCF[19]      ; clk        ; 7.391   ; 7.391   ; Rise       ; clk             ;
;  PCF[20]      ; clk        ; 7.433   ; 7.433   ; Rise       ; clk             ;
;  PCF[21]      ; clk        ; 7.445   ; 7.445   ; Rise       ; clk             ;
;  PCF[22]      ; clk        ; 7.806   ; 7.806   ; Rise       ; clk             ;
;  PCF[23]      ; clk        ; 8.160   ; 8.160   ; Rise       ; clk             ;
;  PCF[24]      ; clk        ; 7.841   ; 7.841   ; Rise       ; clk             ;
;  PCF[25]      ; clk        ; 7.422   ; 7.422   ; Rise       ; clk             ;
;  PCF[26]      ; clk        ; 8.419   ; 8.419   ; Rise       ; clk             ;
;  PCF[27]      ; clk        ; 7.660   ; 7.660   ; Rise       ; clk             ;
;  PCF[28]      ; clk        ; 8.288   ; 8.288   ; Rise       ; clk             ;
;  PCF[29]      ; clk        ; 7.630   ; 7.630   ; Rise       ; clk             ;
;  PCF[30]      ; clk        ; 7.437   ; 7.437   ; Rise       ; clk             ;
;  PCF[31]      ; clk        ; 7.467   ; 7.467   ; Rise       ; clk             ;
; RD_W[*]       ; clk        ; 8.683   ; 8.683   ; Rise       ; clk             ;
;  RD_W[0]      ; clk        ; 8.536   ; 8.536   ; Rise       ; clk             ;
;  RD_W[1]      ; clk        ; 8.683   ; 8.683   ; Rise       ; clk             ;
;  RD_W[2]      ; clk        ; 8.285   ; 8.285   ; Rise       ; clk             ;
;  RD_W[3]      ; clk        ; 8.086   ; 8.086   ; Rise       ; clk             ;
; ResultW[*]    ; clk        ; 11.230  ; 11.230  ; Rise       ; clk             ;
;  ResultW[0]   ; clk        ; 10.350  ; 10.350  ; Rise       ; clk             ;
;  ResultW[1]   ; clk        ; 9.411   ; 9.411   ; Rise       ; clk             ;
;  ResultW[2]   ; clk        ; 10.370  ; 10.370  ; Rise       ; clk             ;
;  ResultW[3]   ; clk        ; 8.928   ; 8.928   ; Rise       ; clk             ;
;  ResultW[4]   ; clk        ; 9.154   ; 9.154   ; Rise       ; clk             ;
;  ResultW[5]   ; clk        ; 8.745   ; 8.745   ; Rise       ; clk             ;
;  ResultW[6]   ; clk        ; 9.276   ; 9.276   ; Rise       ; clk             ;
;  ResultW[7]   ; clk        ; 8.885   ; 8.885   ; Rise       ; clk             ;
;  ResultW[8]   ; clk        ; 9.693   ; 9.693   ; Rise       ; clk             ;
;  ResultW[9]   ; clk        ; 9.909   ; 9.909   ; Rise       ; clk             ;
;  ResultW[10]  ; clk        ; 9.235   ; 9.235   ; Rise       ; clk             ;
;  ResultW[11]  ; clk        ; 9.269   ; 9.269   ; Rise       ; clk             ;
;  ResultW[12]  ; clk        ; 10.193  ; 10.193  ; Rise       ; clk             ;
;  ResultW[13]  ; clk        ; 8.875   ; 8.875   ; Rise       ; clk             ;
;  ResultW[14]  ; clk        ; 9.086   ; 9.086   ; Rise       ; clk             ;
;  ResultW[15]  ; clk        ; 9.141   ; 9.141   ; Rise       ; clk             ;
;  ResultW[16]  ; clk        ; 10.832  ; 10.832  ; Rise       ; clk             ;
;  ResultW[17]  ; clk        ; 9.070   ; 9.070   ; Rise       ; clk             ;
;  ResultW[18]  ; clk        ; 10.121  ; 10.121  ; Rise       ; clk             ;
;  ResultW[19]  ; clk        ; 9.565   ; 9.565   ; Rise       ; clk             ;
;  ResultW[20]  ; clk        ; 10.445  ; 10.445  ; Rise       ; clk             ;
;  ResultW[21]  ; clk        ; 11.146  ; 11.146  ; Rise       ; clk             ;
;  ResultW[22]  ; clk        ; 9.155   ; 9.155   ; Rise       ; clk             ;
;  ResultW[23]  ; clk        ; 8.633   ; 8.633   ; Rise       ; clk             ;
;  ResultW[24]  ; clk        ; 9.620   ; 9.620   ; Rise       ; clk             ;
;  ResultW[25]  ; clk        ; 9.263   ; 9.263   ; Rise       ; clk             ;
;  ResultW[26]  ; clk        ; 10.390  ; 10.390  ; Rise       ; clk             ;
;  ResultW[27]  ; clk        ; 10.630  ; 10.630  ; Rise       ; clk             ;
;  ResultW[28]  ; clk        ; 11.230  ; 11.230  ; Rise       ; clk             ;
;  ResultW[29]  ; clk        ; 8.907   ; 8.907   ; Rise       ; clk             ;
;  ResultW[30]  ; clk        ; 9.390   ; 9.390   ; Rise       ; clk             ;
;  ResultW[31]  ; clk        ; 8.818   ; 8.818   ; Rise       ; clk             ;
; branchStall   ; clk        ; 148.265 ; 148.265 ; Rise       ; clk             ;
; flush_D       ; clk        ; 148.255 ; 148.255 ; Rise       ; clk             ;
; flush_E       ; clk        ; 148.275 ; 148.275 ; Rise       ; clk             ;
; lwStall       ; clk        ; 13.579  ; 13.579  ; Rise       ; clk             ;
; stall_D       ; clk        ; 13.579  ; 13.579  ; Rise       ; clk             ;
; stall_F       ; clk        ; 13.599  ; 13.599  ; Rise       ; clk             ;
+---------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ForwardAE[*]  ; clk        ; 4.743 ; 4.743 ; Rise       ; clk             ;
;  ForwardAE[0] ; clk        ; 5.165 ; 5.165 ; Rise       ; clk             ;
;  ForwardAE[1] ; clk        ; 4.743 ; 4.743 ; Rise       ; clk             ;
; ForwardBE[*]  ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  ForwardBE[0] ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  ForwardBE[1] ; clk        ; 5.330 ; 5.330 ; Rise       ; clk             ;
; InstrF[*]     ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  InstrF[0]    ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  InstrF[1]    ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  InstrF[2]    ; clk        ; 5.239 ; 5.239 ; Rise       ; clk             ;
;  InstrF[3]    ; clk        ; 4.877 ; 4.877 ; Rise       ; clk             ;
;  InstrF[4]    ; clk        ; 5.220 ; 5.220 ; Rise       ; clk             ;
;  InstrF[5]    ; clk        ; 4.964 ; 4.964 ; Rise       ; clk             ;
;  InstrF[6]    ; clk        ; 4.821 ; 4.821 ; Rise       ; clk             ;
;  InstrF[7]    ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  InstrF[8]    ; clk        ; 5.848 ; 5.848 ; Rise       ; clk             ;
;  InstrF[9]    ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  InstrF[10]   ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  InstrF[12]   ; clk        ; 5.183 ; 5.183 ; Rise       ; clk             ;
;  InstrF[13]   ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
;  InstrF[14]   ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
;  InstrF[15]   ; clk        ; 4.995 ; 4.995 ; Rise       ; clk             ;
;  InstrF[16]   ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
;  InstrF[17]   ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  InstrF[20]   ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  InstrF[21]   ; clk        ; 5.367 ; 5.367 ; Rise       ; clk             ;
;  InstrF[22]   ; clk        ; 5.094 ; 5.094 ; Rise       ; clk             ;
;  InstrF[23]   ; clk        ; 4.921 ; 4.921 ; Rise       ; clk             ;
;  InstrF[24]   ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  InstrF[25]   ; clk        ; 5.176 ; 5.176 ; Rise       ; clk             ;
;  InstrF[30]   ; clk        ; 4.890 ; 4.890 ; Rise       ; clk             ;
; PCF[*]        ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  PCF[0]       ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  PCF[1]       ; clk        ; 4.473 ; 4.473 ; Rise       ; clk             ;
;  PCF[2]       ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  PCF[3]       ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  PCF[4]       ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  PCF[5]       ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  PCF[6]       ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  PCF[7]       ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  PCF[8]       ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  PCF[9]       ; clk        ; 4.286 ; 4.286 ; Rise       ; clk             ;
;  PCF[10]      ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  PCF[11]      ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  PCF[12]      ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  PCF[13]      ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  PCF[14]      ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  PCF[15]      ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  PCF[16]      ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  PCF[17]      ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  PCF[18]      ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  PCF[19]      ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  PCF[20]      ; clk        ; 4.148 ; 4.148 ; Rise       ; clk             ;
;  PCF[21]      ; clk        ; 4.158 ; 4.158 ; Rise       ; clk             ;
;  PCF[22]      ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  PCF[23]      ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  PCF[24]      ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  PCF[25]      ; clk        ; 4.188 ; 4.188 ; Rise       ; clk             ;
;  PCF[26]      ; clk        ; 4.619 ; 4.619 ; Rise       ; clk             ;
;  PCF[27]      ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  PCF[28]      ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  PCF[29]      ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  PCF[30]      ; clk        ; 4.154 ; 4.154 ; Rise       ; clk             ;
;  PCF[31]      ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
; RD_W[*]       ; clk        ; 4.466 ; 4.466 ; Rise       ; clk             ;
;  RD_W[0]      ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  RD_W[1]      ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  RD_W[2]      ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  RD_W[3]      ; clk        ; 4.466 ; 4.466 ; Rise       ; clk             ;
; ResultW[*]    ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  ResultW[0]   ; clk        ; 5.022 ; 5.022 ; Rise       ; clk             ;
;  ResultW[1]   ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  ResultW[2]   ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  ResultW[3]   ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  ResultW[4]   ; clk        ; 4.713 ; 4.713 ; Rise       ; clk             ;
;  ResultW[5]   ; clk        ; 4.341 ; 4.341 ; Rise       ; clk             ;
;  ResultW[6]   ; clk        ; 4.748 ; 4.748 ; Rise       ; clk             ;
;  ResultW[7]   ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  ResultW[8]   ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  ResultW[9]   ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  ResultW[10]  ; clk        ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  ResultW[11]  ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  ResultW[12]  ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  ResultW[13]  ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  ResultW[14]  ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  ResultW[15]  ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
;  ResultW[16]  ; clk        ; 5.425 ; 5.425 ; Rise       ; clk             ;
;  ResultW[17]  ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  ResultW[18]  ; clk        ; 4.496 ; 4.496 ; Rise       ; clk             ;
;  ResultW[19]  ; clk        ; 4.654 ; 4.654 ; Rise       ; clk             ;
;  ResultW[20]  ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  ResultW[21]  ; clk        ; 5.478 ; 5.478 ; Rise       ; clk             ;
;  ResultW[22]  ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
;  ResultW[23]  ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  ResultW[24]  ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  ResultW[25]  ; clk        ; 4.760 ; 4.760 ; Rise       ; clk             ;
;  ResultW[26]  ; clk        ; 5.406 ; 5.406 ; Rise       ; clk             ;
;  ResultW[27]  ; clk        ; 4.765 ; 4.765 ; Rise       ; clk             ;
;  ResultW[28]  ; clk        ; 5.367 ; 5.367 ; Rise       ; clk             ;
;  ResultW[29]  ; clk        ; 4.485 ; 4.485 ; Rise       ; clk             ;
;  ResultW[30]  ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  ResultW[31]  ; clk        ; 4.551 ; 4.551 ; Rise       ; clk             ;
; branchStall   ; clk        ; 5.105 ; 5.105 ; Rise       ; clk             ;
; flush_D       ; clk        ; 5.095 ; 5.095 ; Rise       ; clk             ;
; flush_E       ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
; lwStall       ; clk        ; 5.408 ; 5.408 ; Rise       ; clk             ;
; stall_D       ; clk        ; 5.408 ; 5.408 ; Rise       ; clk             ;
; stall_F       ; clk        ; 5.428 ; 5.428 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Progagation Delay                                                 ;
+------------+--------------+---------+---------+---------+---------+
; Input Port ; Output Port  ; RR      ; RF      ; FR      ; FF      ;
+------------+--------------+---------+---------+---------+---------+
; rst        ; ForwardAE[0] ; 10.254  ;         ;         ; 10.254  ;
; rst        ; ForwardAE[1] ; 7.654   ;         ;         ; 7.654   ;
; rst        ; ForwardBE[0] ; 9.668   ;         ;         ; 9.668   ;
; rst        ; ForwardBE[1] ; 8.805   ;         ;         ; 8.805   ;
; rst        ; InstrF[0]    ; 6.700   ;         ;         ; 6.700   ;
; rst        ; InstrF[1]    ; 6.700   ;         ;         ; 6.700   ;
; rst        ; InstrF[2]    ; 7.221   ;         ;         ; 7.221   ;
; rst        ; InstrF[3]    ; 6.386   ;         ;         ; 6.386   ;
; rst        ; InstrF[4]    ; 7.155   ;         ;         ; 7.155   ;
; rst        ; InstrF[5]    ; 8.373   ;         ;         ; 8.373   ;
; rst        ; InstrF[6]    ; 6.825   ;         ;         ; 6.825   ;
; rst        ; InstrF[7]    ; 7.068   ;         ;         ; 7.068   ;
; rst        ; InstrF[8]    ; 9.807   ;         ;         ; 9.807   ;
; rst        ; InstrF[9]    ; 6.448   ;         ;         ; 6.448   ;
; rst        ; InstrF[10]   ; 6.721   ;         ;         ; 6.721   ;
; rst        ; InstrF[12]   ; 7.166   ;         ;         ; 7.166   ;
; rst        ; InstrF[13]   ; 8.070   ;         ;         ; 8.070   ;
; rst        ; InstrF[14]   ; 7.192   ;         ;         ; 7.192   ;
; rst        ; InstrF[15]   ; 8.268   ;         ;         ; 8.268   ;
; rst        ; InstrF[16]   ; 7.485   ;         ;         ; 7.485   ;
; rst        ; InstrF[17]   ; 7.281   ;         ;         ; 7.281   ;
; rst        ; InstrF[20]   ; 6.557   ;         ;         ; 6.557   ;
; rst        ; InstrF[21]   ; 7.491   ;         ;         ; 7.491   ;
; rst        ; InstrF[22]   ; 8.458   ;         ;         ; 8.458   ;
; rst        ; InstrF[23]   ; 8.542   ;         ;         ; 8.542   ;
; rst        ; InstrF[24]   ; 6.966   ;         ;         ; 6.966   ;
; rst        ; InstrF[25]   ; 7.301   ;         ;         ; 7.301   ;
; rst        ; InstrF[30]   ; 6.300   ;         ;         ; 6.300   ;
; rst        ; branchStall  ; 147.862 ; 147.862 ; 147.862 ; 147.862 ;
; rst        ; flush_D      ; 147.852 ; 147.852 ; 147.852 ; 147.852 ;
; rst        ; flush_E      ; 147.872 ; 147.872 ; 147.872 ; 147.872 ;
; rst        ; lwStall      ; 7.429   ;         ;         ; 7.429   ;
; rst        ; stall_D      ; 7.429   ;         ;         ; 7.429   ;
; rst        ; stall_F      ; 7.449   ;         ;         ; 7.449   ;
+------------+--------------+---------+---------+---------+---------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; rst        ; ForwardAE[0] ; 5.200 ;       ;       ; 5.200 ;
; rst        ; ForwardAE[1] ; 3.980 ;       ;       ; 3.980 ;
; rst        ; ForwardBE[0] ; 4.963 ;       ;       ; 4.963 ;
; rst        ; ForwardBE[1] ; 4.624 ;       ;       ; 4.624 ;
; rst        ; InstrF[0]    ; 3.444 ;       ;       ; 3.444 ;
; rst        ; InstrF[1]    ; 3.444 ;       ;       ; 3.444 ;
; rst        ; InstrF[2]    ; 3.737 ;       ;       ; 3.737 ;
; rst        ; InstrF[3]    ; 3.362 ;       ;       ; 3.362 ;
; rst        ; InstrF[4]    ; 3.675 ;       ;       ; 3.675 ;
; rst        ; InstrF[5]    ; 4.311 ;       ;       ; 4.311 ;
; rst        ; InstrF[6]    ; 3.493 ;       ;       ; 3.493 ;
; rst        ; InstrF[7]    ; 3.713 ;       ;       ; 3.713 ;
; rst        ; InstrF[8]    ; 5.096 ;       ;       ; 5.096 ;
; rst        ; InstrF[9]    ; 3.307 ;       ;       ; 3.307 ;
; rst        ; InstrF[10]   ; 3.429 ;       ;       ; 3.429 ;
; rst        ; InstrF[12]   ; 3.650 ;       ;       ; 3.650 ;
; rst        ; InstrF[13]   ; 4.157 ;       ;       ; 4.157 ;
; rst        ; InstrF[14]   ; 3.799 ;       ;       ; 3.799 ;
; rst        ; InstrF[15]   ; 4.169 ;       ;       ; 4.169 ;
; rst        ; InstrF[16]   ; 3.873 ;       ;       ; 3.873 ;
; rst        ; InstrF[17]   ; 3.756 ;       ;       ; 3.756 ;
; rst        ; InstrF[20]   ; 3.372 ;       ;       ; 3.372 ;
; rst        ; InstrF[21]   ; 3.933 ;       ;       ; 3.933 ;
; rst        ; InstrF[22]   ; 4.347 ;       ;       ; 4.347 ;
; rst        ; InstrF[23]   ; 4.281 ;       ;       ; 4.281 ;
; rst        ; InstrF[24]   ; 3.630 ;       ;       ; 3.630 ;
; rst        ; InstrF[25]   ; 3.776 ;       ;       ; 3.776 ;
; rst        ; InstrF[30]   ; 3.278 ;       ;       ; 3.278 ;
; rst        ; branchStall  ; 4.714 ; 5.922 ; 5.922 ; 4.714 ;
; rst        ; flush_D      ; 4.704 ; 5.912 ; 5.912 ; 4.704 ;
; rst        ; flush_E      ; 4.724 ; 5.932 ; 5.932 ; 4.724 ;
; rst        ; lwStall      ; 3.764 ;       ;       ; 3.764 ;
; rst        ; stall_D      ; 3.764 ;       ;       ; 3.764 ;
; rst        ; stall_F      ; 3.784 ;       ;       ; 3.784 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 476   ; 476  ;
; Unconstrained Output Ports      ; 102   ; 102  ;
; Unconstrained Output Port Paths ; 1065  ; 1065 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 12 22:19:49 2025
Info: Command: quartus_sta RV32I -c RV32I
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RV32I.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -141.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -141.335    -47670.722 clk 
Info (332146): Worst-case hold slack is 0.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.527         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1704.900 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -63.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -63.431    -21268.086 clk 
Info (332146): Worst-case hold slack is 0.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.241         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1704.900 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4790 megabytes
    Info: Processing ended: Sun Oct 12 22:19:53 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


