Classic Timing Analyzer report for projekt
Thu May 28 19:01:00 2015
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. tco
  7. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                ;
+------------------------------+-------+---------------+----------------------------------+-----------+-----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From      ; To        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------+-----------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 17.010 ns                        ; srd7[5]   ; radek[5]  ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 209.78 MHz ( period = 4.767 ns ) ; prepin[0] ; prepin[4] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;           ;           ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------+-----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From       ; To          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 209.78 MHz ( period = 4.767 ns )                    ; prepin[0]  ; prepin[4]   ; clk        ; clk      ; None                        ; None                      ; 4.503 ns                ;
; N/A                                     ; 219.20 MHz ( period = 4.562 ns )                    ; prepin[0]  ; prepin[6]   ; clk        ; clk      ; None                        ; None                      ; 4.298 ns                ;
; N/A                                     ; 222.77 MHz ( period = 4.489 ns )                    ; prepin[0]  ; prepin[5]   ; clk        ; clk      ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 222.87 MHz ( period = 4.487 ns )                    ; prepin[0]  ; prepin[7]   ; clk        ; clk      ; None                        ; None                      ; 4.223 ns                ;
; N/A                                     ; 223.46 MHz ( period = 4.475 ns )                    ; prepin[0]  ; prepin[3]   ; clk        ; clk      ; None                        ; None                      ; 4.211 ns                ;
; N/A                                     ; 227.58 MHz ( period = 4.394 ns )                    ; prepin[1]  ; prepin[4]   ; clk        ; clk      ; None                        ; None                      ; 4.130 ns                ;
; N/A                                     ; 233.48 MHz ( period = 4.283 ns )                    ; prepin[3]  ; prepin[4]   ; clk        ; clk      ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 233.54 MHz ( period = 4.282 ns )                    ; prepin[2]  ; prepin[4]   ; clk        ; clk      ; None                        ; None                      ; 4.018 ns                ;
; N/A                                     ; 234.14 MHz ( period = 4.271 ns )                    ; prepin[3]  ; prepin[7]   ; clk        ; clk      ; None                        ; None                      ; 4.007 ns                ;
; N/A                                     ; 236.91 MHz ( period = 4.221 ns )                    ; prepin[4]  ; prepin[7]   ; clk        ; clk      ; None                        ; None                      ; 3.957 ns                ;
; N/A                                     ; 238.72 MHz ( period = 4.189 ns )                    ; prepin[1]  ; prepin[6]   ; clk        ; clk      ; None                        ; None                      ; 3.925 ns                ;
; N/A                                     ; 238.95 MHz ( period = 4.185 ns )                    ; prepin[3]  ; prepin[6]   ; clk        ; clk      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.84 MHz ( period = 4.135 ns )                    ; prepin[4]  ; prepin[6]   ; clk        ; clk      ; None                        ; None                      ; 3.871 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; prepin[1]  ; prepin[5]   ; clk        ; clk      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 243.07 MHz ( period = 4.114 ns )                    ; prepin[1]  ; prepin[7]   ; clk        ; clk      ; None                        ; None                      ; 3.850 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; prepin[1]  ; prepin[3]   ; clk        ; clk      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 243.96 MHz ( period = 4.099 ns )                    ; prepin[3]  ; prepin[5]   ; clk        ; clk      ; None                        ; None                      ; 3.835 ns                ;
; N/A                                     ; 245.28 MHz ( period = 4.077 ns )                    ; prepin[2]  ; prepin[6]   ; clk        ; clk      ; None                        ; None                      ; 3.813 ns                ;
; N/A                                     ; 246.97 MHz ( period = 4.049 ns )                    ; prepin[4]  ; prepin[5]   ; clk        ; clk      ; None                        ; None                      ; 3.785 ns                ;
; N/A                                     ; 247.10 MHz ( period = 4.047 ns )                    ; prepin[7]  ; prepin[4]   ; clk        ; clk      ; None                        ; None                      ; 3.783 ns                ;
; N/A                                     ; 249.19 MHz ( period = 4.013 ns )                    ; prepin[0]  ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 3.571 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; prepin[2]  ; prepin[5]   ; clk        ; clk      ; None                        ; None                      ; 3.740 ns                ;
; N/A                                     ; 249.88 MHz ( period = 4.002 ns )                    ; prepin[2]  ; prepin[7]   ; clk        ; clk      ; None                        ; None                      ; 3.738 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; prepin[6]  ; prepin[4]   ; clk        ; clk      ; None                        ; None                      ; 3.729 ns                ;
; N/A                                     ; 250.63 MHz ( period = 3.990 ns )                    ; prepin[2]  ; prepin[3]   ; clk        ; clk      ; None                        ; None                      ; 3.726 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; prepin[6]  ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 3.704 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; prepin[6]  ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 3.704 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; prepin[5]  ; prepin[7]   ; clk        ; clk      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 252.33 MHz ( period = 3.963 ns )                    ; prepin[4]  ; prepin[4]   ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 256.28 MHz ( period = 3.902 ns )                    ; prepin[5]  ; prepin[6]   ; clk        ; clk      ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; cislo[3]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.630 ns                ;
; N/A                                     ; 257.40 MHz ( period = 3.885 ns )                    ; prepin[6]  ; prepin[3]   ; clk        ; clk      ; None                        ; None                      ; 3.621 ns                ;
; N/A                                     ; 258.53 MHz ( period = 3.868 ns )                    ; prepin[5]  ; prepin[4]   ; clk        ; clk      ; None                        ; None                      ; 3.604 ns                ;
; N/A                                     ; 259.13 MHz ( period = 3.859 ns )                    ; reg[0]     ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 3.594 ns                ;
; N/A                                     ; 260.08 MHz ( period = 3.845 ns )                    ; prepin[7]  ; prepin[7]   ; clk        ; clk      ; None                        ; None                      ; 3.581 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; prepin[5]  ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; prepin[5]  ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 262.40 MHz ( period = 3.811 ns )                    ; prepin[4]  ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 3.547 ns                ;
; N/A                                     ; 262.40 MHz ( period = 3.811 ns )                    ; prepin[4]  ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 3.547 ns                ;
; N/A                                     ; 262.47 MHz ( period = 3.810 ns )                    ; cislo[3]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.544 ns                ;
; N/A                                     ; 263.02 MHz ( period = 3.802 ns )                    ; registr[0] ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.536 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; prepin[5]  ; prepin[5]   ; clk        ; clk      ; None                        ; None                      ; 3.529 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; prepin[3]  ; stat        ; clk        ; clk      ; None                        ; None                      ; 3.527 ns                ;
; N/A                                     ; 264.13 MHz ( period = 3.786 ns )                    ; prepin[6]  ; prepin[7]   ; clk        ; clk      ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 265.96 MHz ( period = 3.760 ns )                    ; prepin[5]  ; prepin[3]   ; clk        ; clk      ; None                        ; None                      ; 3.496 ns                ;
; N/A                                     ; 266.03 MHz ( period = 3.759 ns )                    ; prepin[7]  ; prepin[6]   ; clk        ; clk      ; None                        ; None                      ; 3.495 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; cislo[3]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 267.31 MHz ( period = 3.741 ns )                    ; prepin[4]  ; stat        ; clk        ; clk      ; None                        ; None                      ; 3.477 ns                ;
; N/A                                     ; 268.24 MHz ( period = 3.728 ns )                    ; prepin[4]  ; prepin[3]   ; clk        ; clk      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; cislo[3]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 3.458 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; registr[0] ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.450 ns                ;
; N/A                                     ; 269.83 MHz ( period = 3.706 ns )                    ; cislo[2]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.440 ns                ;
; N/A                                     ; 270.27 MHz ( period = 3.700 ns )                    ; prepin[6]  ; prepin[6]   ; clk        ; clk      ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 271.74 MHz ( period = 3.680 ns )                    ; cislo[1]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 271.74 MHz ( period = 3.680 ns )                    ; prepin[7]  ; prepin[5]   ; clk        ; clk      ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 272.85 MHz ( period = 3.665 ns )                    ; cislo[6]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; registr[0] ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.622 ns                ;
; N/A                                     ; 274.50 MHz ( period = 3.643 ns )                    ; prepin[7]  ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 3.379 ns                ;
; N/A                                     ; 274.50 MHz ( period = 3.643 ns )                    ; prepin[7]  ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 3.379 ns                ;
; N/A                                     ; 274.88 MHz ( period = 3.638 ns )                    ; cislo[3]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 3.372 ns                ;
; N/A                                     ; 275.25 MHz ( period = 3.633 ns )                    ; prepin[6]  ; prepin[5]   ; clk        ; clk      ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; 275.48 MHz ( period = 3.630 ns )                    ; registr[0] ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 3.364 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; cislo[2]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.354 ns                ;
; N/A                                     ; 276.47 MHz ( period = 3.617 ns )                    ; prepin[1]  ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 3.175 ns                ;
; N/A                                     ; 278.24 MHz ( period = 3.594 ns )                    ; cislo[1]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.328 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; cislo[6]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.313 ns                ;
; N/A                                     ; 279.64 MHz ( period = 3.576 ns )                    ; cislo[7]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A                                     ; 280.35 MHz ( period = 3.567 ns )                    ; reg[3]     ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 3.303 ns                ;
; N/A                                     ; 280.50 MHz ( period = 3.565 ns )                    ; prepin[3]  ; prepin[3]   ; clk        ; clk      ; None                        ; None                      ; 3.301 ns                ;
; N/A                                     ; 280.90 MHz ( period = 3.560 ns )                    ; prepin[6]  ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 3.118 ns                ;
; N/A                                     ; 281.53 MHz ( period = 3.552 ns )                    ; cislo[2]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.526 ns                ;
; N/A                                     ; 281.53 MHz ( period = 3.552 ns )                    ; cislo[3]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 3.286 ns                ;
; N/A                                     ; 282.17 MHz ( period = 3.544 ns )                    ; registr[0] ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 3.278 ns                ;
; N/A                                     ; 282.89 MHz ( period = 3.535 ns )                    ; cislo[4]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.269 ns                ;
; N/A                                     ; 282.97 MHz ( period = 3.534 ns )                    ; cislo[2]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 283.29 MHz ( period = 3.530 ns )                    ; prepin[2]  ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 3.088 ns                ;
; N/A                                     ; 283.61 MHz ( period = 3.526 ns )                    ; cislo[1]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; 284.82 MHz ( period = 3.511 ns )                    ; cislo[6]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.485 ns                ;
; N/A                                     ; 285.06 MHz ( period = 3.508 ns )                    ; cislo[1]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 3.242 ns                ;
; N/A                                     ; 286.29 MHz ( period = 3.493 ns )                    ; cislo[6]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 286.53 MHz ( period = 3.490 ns )                    ; cislo[7]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 286.94 MHz ( period = 3.485 ns )                    ; cislo[8]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.219 ns                ;
; N/A                                     ; 286.94 MHz ( period = 3.485 ns )                    ; prepin[5]  ; stat        ; clk        ; clk      ; None                        ; None                      ; 3.221 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; prepin[2]  ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; prepin[2]  ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 288.35 MHz ( period = 3.468 ns )                    ; prepin[3]  ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 3.204 ns                ;
; N/A                                     ; 288.35 MHz ( period = 3.468 ns )                    ; prepin[3]  ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 3.204 ns                ;
; N/A                                     ; 289.18 MHz ( period = 3.458 ns )                    ; registr[0] ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 3.192 ns                ;
; N/A                                     ; 289.35 MHz ( period = 3.456 ns )                    ; prepin[3]  ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 3.014 ns                ;
; N/A                                     ; 289.94 MHz ( period = 3.449 ns )                    ; cislo[4]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.183 ns                ;
; N/A                                     ; 290.02 MHz ( period = 3.448 ns )                    ; cislo[2]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 292.23 MHz ( period = 3.422 ns )                    ; cislo[7]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.396 ns                ;
; N/A                                     ; 292.23 MHz ( period = 3.422 ns )                    ; cislo[1]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 3.156 ns                ;
; N/A                                     ; 293.51 MHz ( period = 3.407 ns )                    ; cislo[6]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 293.77 MHz ( period = 3.404 ns )                    ; cislo[7]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 294.03 MHz ( period = 3.401 ns )                    ; cislo[5]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 3.135 ns                ;
; N/A                                     ; 294.20 MHz ( period = 3.399 ns )                    ; cislo[8]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.133 ns                ;
; N/A                                     ; 294.64 MHz ( period = 3.394 ns )                    ; cislo[1]   ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 3.130 ns                ;
; N/A                                     ; 295.60 MHz ( period = 3.383 ns )                    ; reg[1]     ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 295.77 MHz ( period = 3.381 ns )                    ; cislo[4]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A                                     ; 297.18 MHz ( period = 3.365 ns )                    ; prepin[7]  ; stat        ; clk        ; clk      ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 297.35 MHz ( period = 3.363 ns )                    ; cislo[4]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 297.44 MHz ( period = 3.362 ns )                    ; cislo[2]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 298.15 MHz ( period = 3.354 ns )                    ; prepin[0]  ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 298.15 MHz ( period = 3.354 ns )                    ; prepin[0]  ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 299.76 MHz ( period = 3.336 ns )                    ; cislo[1]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 3.070 ns                ;
; N/A                                     ; 300.21 MHz ( period = 3.331 ns )                    ; cislo[8]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 301.02 MHz ( period = 3.322 ns )                    ; prepin[4]  ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 301.11 MHz ( period = 3.321 ns )                    ; cislo[6]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 301.11 MHz ( period = 3.321 ns )                    ; prepin[1]  ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 3.057 ns                ;
; N/A                                     ; 301.11 MHz ( period = 3.321 ns )                    ; prepin[1]  ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 3.057 ns                ;
; N/A                                     ; 301.39 MHz ( period = 3.318 ns )                    ; cislo[7]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; prepin[1]  ; stat        ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 301.66 MHz ( period = 3.315 ns )                    ; cislo[5]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 3.049 ns                ;
; N/A                                     ; 301.84 MHz ( period = 3.313 ns )                    ; cislo[8]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 3.047 ns                ;
; N/A                                     ; 302.30 MHz ( period = 3.308 ns )                    ; cislo[1]   ; cislo[13]   ; clk        ; clk      ; None                        ; None                      ; 3.044 ns                ;
; N/A                                     ; 302.48 MHz ( period = 3.306 ns )                    ; prepin[6]  ; stat        ; clk        ; clk      ; None                        ; None                      ; 3.042 ns                ;
; N/A                                     ; 302.48 MHz ( period = 3.306 ns )                    ; prepin[7]  ; prepin[3]   ; clk        ; clk      ; None                        ; None                      ; 3.042 ns                ;
; N/A                                     ; 305.16 MHz ( period = 3.277 ns )                    ; cislo[4]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 3.011 ns                ;
; N/A                                     ; 307.98 MHz ( period = 3.247 ns )                    ; cislo[5]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 3.221 ns                ;
; N/A                                     ; 309.31 MHz ( period = 3.233 ns )                    ; prepin[5]  ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 309.41 MHz ( period = 3.232 ns )                    ; cislo[7]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 309.69 MHz ( period = 3.229 ns )                    ; cislo[5]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 2.963 ns                ;
; N/A                                     ; 309.89 MHz ( period = 3.227 ns )                    ; cislo[8]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; cislo[1]   ; cislo[12]   ; clk        ; clk      ; None                        ; None                      ; 2.958 ns                ;
; N/A                                     ; 313.38 MHz ( period = 3.191 ns )                    ; cislo[4]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 315.36 MHz ( period = 3.171 ns )                    ; reg[4]     ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 315.76 MHz ( period = 3.167 ns )                    ; prepin[0]  ; stat        ; clk        ; clk      ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 316.46 MHz ( period = 3.160 ns )                    ; prepin[6]  ; prepin[0]   ; clk        ; clk      ; None                        ; None                      ; 2.896 ns                ;
; N/A                                     ; 316.96 MHz ( period = 3.155 ns )                    ; cislo[1]   ; cislo[15]   ; clk        ; clk      ; None                        ; None                      ; 3.216 ns                ;
; N/A                                     ; 318.17 MHz ( period = 3.143 ns )                    ; cislo[5]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 318.37 MHz ( period = 3.141 ns )                    ; cislo[8]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 2.875 ns                ;
; N/A                                     ; 318.88 MHz ( period = 3.136 ns )                    ; cislo[1]   ; cislo[11]   ; clk        ; clk      ; None                        ; None                      ; 2.872 ns                ;
; N/A                                     ; 326.80 MHz ( period = 3.060 ns )                    ; registr[0] ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; cislo[5]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 328.41 MHz ( period = 3.045 ns )                    ; reg[0]     ; reg[7]      ; clk        ; clk      ; None                        ; None                      ; 2.780 ns                ;
; N/A                                     ; 329.49 MHz ( period = 3.035 ns )                    ; prepin[5]  ; prepin[0]   ; clk        ; clk      ; None                        ; None                      ; 2.771 ns                ;
; N/A                                     ; 333.00 MHz ( period = 3.003 ns )                    ; prepin[4]  ; prepin[0]   ; clk        ; clk      ; None                        ; None                      ; 2.739 ns                ;
; N/A                                     ; 333.56 MHz ( period = 2.998 ns )                    ; reg[2]     ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 335.23 MHz ( period = 2.983 ns )                    ; prepin[2]  ; stat        ; clk        ; clk      ; None                        ; None                      ; 2.719 ns                ;
; N/A                                     ; 336.25 MHz ( period = 2.974 ns )                    ; registr[0] ; cislo[13]   ; clk        ; clk      ; None                        ; None                      ; 2.710 ns                ;
; N/A                                     ; 336.70 MHz ( period = 2.970 ns )                    ; cislo[2]   ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 2.706 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; cislo[1]   ; cislo[9]    ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.95 MHz ( period = 2.959 ns )                    ; reg[0]     ; reg[6]      ; clk        ; clk      ; None                        ; None                      ; 2.694 ns                ;
; N/A                                     ; 339.33 MHz ( period = 2.947 ns )                    ; cislo[9]   ; registr[14] ; clk        ; clk      ; None                        ; None                      ; 2.681 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; registr[0] ; cislo[12]   ; clk        ; clk      ; None                        ; None                      ; 2.624 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[3]   ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 2.621 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[2]   ; cislo[13]   ; clk        ; clk      ; None                        ; None                      ; 2.620 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[0]     ; reg[5]      ; clk        ; clk      ; None                        ; None                      ; 2.608 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[9]   ; registr[13] ; clk        ; clk      ; None                        ; None                      ; 2.595 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[4]   ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 2.585 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; registr[0] ; cislo[15]   ; clk        ; clk      ; None                        ; None                      ; 2.882 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; stat       ; prepin[2]   ; clk        ; clk      ; None                        ; None                      ; 2.541 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; stat       ; prepin[1]   ; clk        ; clk      ; None                        ; None                      ; 2.541 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; registr[0] ; cislo[11]   ; clk        ; clk      ; None                        ; None                      ; 2.538 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[3]   ; cislo[13]   ; clk        ; clk      ; None                        ; None                      ; 2.535 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[2]   ; cislo[12]   ; clk        ; clk      ; None                        ; None                      ; 2.534 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[9]   ; registr[15] ; clk        ; clk      ; None                        ; None                      ; 2.767 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[5]     ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 2.524 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[0]     ; reg[4]      ; clk        ; clk      ; None                        ; None                      ; 2.522 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[9]   ; registr[12] ; clk        ; clk      ; None                        ; None                      ; 2.509 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[1]   ; cislo[8]    ; clk        ; clk      ; None                        ; None                      ; 2.510 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[4]   ; cislo[13]   ; clk        ; clk      ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[2]   ; cislo[15]   ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[1]   ; cislo[10]   ; clk        ; clk      ; None                        ; None                      ; 2.786 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[5]   ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[3]   ; cislo[12]   ; clk        ; clk      ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[2]   ; cislo[11]   ; clk        ; clk      ; None                        ; None                      ; 2.448 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[0]     ; reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; prepin[7]  ; prepin[0]   ; clk        ; clk      ; None                        ; None                      ; 2.431 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[9]   ; registr[11] ; clk        ; clk      ; None                        ; None                      ; 2.423 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[1]   ; cislo[7]    ; clk        ; clk      ; None                        ; None                      ; 2.424 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[6]   ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[4]   ; cislo[12]   ; clk        ; clk      ; None                        ; None                      ; 2.413 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; prepin[3]  ; prepin[0]   ; clk        ; clk      ; None                        ; None                      ; 2.396 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[6]     ; srd7[5]     ; clk        ; clk      ; None                        ; None                      ; 2.393 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[3]   ; cislo[15]   ; clk        ; clk      ; None                        ; None                      ; 2.707 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[1]     ; reg[7]      ; clk        ; clk      ; None                        ; None                      ; 2.381 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; registr[0] ; cislo[9]    ; clk        ; clk      ; None                        ; None                      ; 2.366 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[5]   ; cislo[13]   ; clk        ; clk      ; None                        ; None                      ; 2.364 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[3]   ; cislo[11]   ; clk        ; clk      ; None                        ; None                      ; 2.363 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[0]     ; reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.350 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[4]   ; cislo[15]   ; clk        ; clk      ; None                        ; None                      ; 2.671 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[9]   ; registr[10] ; clk        ; clk      ; None                        ; None                      ; 2.337 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[1]   ; cislo[6]    ; clk        ; clk      ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[7]   ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 2.328 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[6]   ; cislo[13]   ; clk        ; clk      ; None                        ; None                      ; 2.328 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[4]   ; cislo[11]   ; clk        ; clk      ; None                        ; None                      ; 2.327 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[1]     ; reg[6]      ; clk        ; clk      ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[5]   ; cislo[12]   ; clk        ; clk      ; None                        ; None                      ; 2.278 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[2]   ; cislo[9]    ; clk        ; clk      ; None                        ; None                      ; 2.276 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; prepin[2]  ; prepin[0]   ; clk        ; clk      ; None                        ; None                      ; 2.270 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[1]   ; cislo[5]    ; clk        ; clk      ; None                        ; None                      ; 2.252 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[7]   ; cislo[13]   ; clk        ; clk      ; None                        ; None                      ; 2.242 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[6]   ; cislo[12]   ; clk        ; clk      ; None                        ; None                      ; 2.242 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[10]  ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 1.915 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[5]   ; cislo[15]   ; clk        ; clk      ; None                        ; None                      ; 2.536 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; reg[1]     ; reg[5]      ; clk        ; clk      ; None                        ; None                      ; 2.209 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[8]   ; cislo[14]   ; clk        ; clk      ; None                        ; None                      ; 2.198 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; cislo[5]   ; cislo[11]   ; clk        ; clk      ; None                        ; None                      ; 2.192 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;             ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------+
; tco                                                                   ;
+-------+--------------+------------+-----------+----------+------------+
; Slack ; Required tco ; Actual tco ; From      ; To       ; From Clock ;
+-------+--------------+------------+-----------+----------+------------+
; N/A   ; None         ; 17.010 ns  ; srd7[5]   ; radek[5] ; clk        ;
; N/A   ; None         ; 16.005 ns  ; srd7[5]   ; radek[3] ; clk        ;
; N/A   ; None         ; 15.808 ns  ; srd7[5]   ; radek[6] ; clk        ;
; N/A   ; None         ; 15.398 ns  ; srd7[5]   ; radek[2] ; clk        ;
; N/A   ; None         ; 15.371 ns  ; srd7[5]   ; radek[1] ; clk        ;
; N/A   ; None         ; 15.303 ns  ; helper[3] ; radek[5] ; clk        ;
; N/A   ; None         ; 15.235 ns  ; helper[7] ; radek[5] ; clk        ;
; N/A   ; None         ; 15.071 ns  ; srd7[5]   ; radek[4] ; clk        ;
; N/A   ; None         ; 15.028 ns  ; helper[1] ; radek[5] ; clk        ;
; N/A   ; None         ; 15.001 ns  ; helper[4] ; radek[4] ; clk        ;
; N/A   ; None         ; 14.969 ns  ; srd7[5]   ; radek[0] ; clk        ;
; N/A   ; None         ; 14.856 ns  ; helper[5] ; radek[5] ; clk        ;
; N/A   ; None         ; 14.766 ns  ; helper[7] ; radek[4] ; clk        ;
; N/A   ; None         ; 14.681 ns  ; helper[4] ; radek[5] ; clk        ;
; N/A   ; None         ; 14.501 ns  ; helper[0] ; radek[5] ; clk        ;
; N/A   ; None         ; 14.352 ns  ; helper[1] ; radek[0] ; clk        ;
; N/A   ; None         ; 14.298 ns  ; helper[3] ; radek[3] ; clk        ;
; N/A   ; None         ; 14.243 ns  ; helper[2] ; radek[1] ; clk        ;
; N/A   ; None         ; 14.193 ns  ; helper[2] ; radek[5] ; clk        ;
; N/A   ; None         ; 14.186 ns  ; helper[3] ; radek[4] ; clk        ;
; N/A   ; None         ; 14.153 ns  ; helper[7] ; radek[6] ; clk        ;
; N/A   ; None         ; 14.101 ns  ; helper[3] ; radek[6] ; clk        ;
; N/A   ; None         ; 14.029 ns  ; helper[0] ; radek[4] ; clk        ;
; N/A   ; None         ; 13.926 ns  ; helper[2] ; radek[0] ; clk        ;
; N/A   ; None         ; 13.918 ns  ; helper[4] ; radek[0] ; clk        ;
; N/A   ; None         ; 13.905 ns  ; helper[0] ; radek[6] ; clk        ;
; N/A   ; None         ; 13.904 ns  ; helper[7] ; radek[1] ; clk        ;
; N/A   ; None         ; 13.881 ns  ; helper[2] ; radek[4] ; clk        ;
; N/A   ; None         ; 13.757 ns  ; helper[6] ; radek[5] ; clk        ;
; N/A   ; None         ; 13.743 ns  ; helper[7] ; radek[2] ; clk        ;
; N/A   ; None         ; 13.740 ns  ; helper[1] ; radek[6] ; clk        ;
; N/A   ; None         ; 13.691 ns  ; helper[3] ; radek[2] ; clk        ;
; N/A   ; None         ; 13.676 ns  ; helper[4] ; radek[3] ; clk        ;
; N/A   ; None         ; 13.664 ns  ; helper[3] ; radek[1] ; clk        ;
; N/A   ; None         ; 13.655 ns  ; helper[6] ; radek[6] ; clk        ;
; N/A   ; None         ; 13.655 ns  ; helper[2] ; radek[3] ; clk        ;
; N/A   ; None         ; 13.562 ns  ; helper[7] ; radek[3] ; clk        ;
; N/A   ; None         ; 13.495 ns  ; helper[0] ; radek[2] ; clk        ;
; N/A   ; None         ; 13.479 ns  ; helper[4] ; radek[6] ; clk        ;
; N/A   ; None         ; 13.330 ns  ; helper[1] ; radek[2] ; clk        ;
; N/A   ; None         ; 13.329 ns  ; helper[2] ; radek[6] ; clk        ;
; N/A   ; None         ; 13.282 ns  ; helper[1] ; radek[4] ; clk        ;
; N/A   ; None         ; 13.275 ns  ; helper[0] ; radek[1] ; clk        ;
; N/A   ; None         ; 13.245 ns  ; helper[6] ; radek[2] ; clk        ;
; N/A   ; None         ; 13.182 ns  ; helper[1] ; radek[3] ; clk        ;
; N/A   ; None         ; 13.141 ns  ; helper[5] ; radek[3] ; clk        ;
; N/A   ; None         ; 13.081 ns  ; helper[6] ; radek[0] ; clk        ;
; N/A   ; None         ; 13.069 ns  ; helper[4] ; radek[2] ; clk        ;
; N/A   ; None         ; 13.042 ns  ; helper[4] ; radek[1] ; clk        ;
; N/A   ; None         ; 12.982 ns  ; helper[1] ; radek[1] ; clk        ;
; N/A   ; None         ; 12.968 ns  ; helper[5] ; radek[1] ; clk        ;
; N/A   ; None         ; 12.967 ns  ; helper[0] ; radek[0] ; clk        ;
; N/A   ; None         ; 12.919 ns  ; helper[2] ; radek[2] ; clk        ;
; N/A   ; None         ; 12.827 ns  ; helper[0] ; radek[3] ; clk        ;
; N/A   ; None         ; 12.797 ns  ; helper[6] ; radek[4] ; clk        ;
; N/A   ; None         ; 12.774 ns  ; helper[5] ; radek[6] ; clk        ;
; N/A   ; None         ; 12.757 ns  ; helper[5] ; radek[4] ; clk        ;
; N/A   ; None         ; 12.660 ns  ; helper[7] ; radek[0] ; clk        ;
; N/A   ; None         ; 12.638 ns  ; helper[3] ; radek[0] ; clk        ;
; N/A   ; None         ; 12.518 ns  ; helper[5] ; radek[0] ; clk        ;
; N/A   ; None         ; 12.432 ns  ; helper[6] ; radek[3] ; clk        ;
; N/A   ; None         ; 12.364 ns  ; helper[5] ; radek[2] ; clk        ;
; N/A   ; None         ; 12.232 ns  ; helper[6] ; radek[1] ; clk        ;
; N/A   ; None         ; 11.471 ns  ; helper[0] ; sloup[0] ; clk        ;
; N/A   ; None         ; 11.470 ns  ; helper[1] ; sloup[1] ; clk        ;
; N/A   ; None         ; 11.469 ns  ; helper[2] ; sloup[2] ; clk        ;
; N/A   ; None         ; 11.161 ns  ; helper[3] ; sloup[3] ; clk        ;
; N/A   ; None         ; 11.096 ns  ; helper[6] ; sloup[6] ; clk        ;
; N/A   ; None         ; 10.770 ns  ; helper[5] ; sloup[5] ; clk        ;
; N/A   ; None         ; 10.759 ns  ; helper[7] ; sloup[7] ; clk        ;
; N/A   ; None         ; 10.750 ns  ; helper[4] ; sloup[4] ; clk        ;
+-------+--------------+------------+-----------+----------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu May 28 19:01:00 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off projekt -c projekt --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 3 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "cislo[15]" as buffer
    Info: Detected ripple clock "cislo[10]" as buffer
    Info: Detected ripple clock "registr[15]" as buffer
Info: Clock "clk" has Internal fmax of 209.78 MHz between source register "prepin[0]" and destination register "prepin[4]" (period= 4.767 ns)
    Info: + Longest register to register delay is 4.503 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y13_N25; Fanout = 5; REG Node = 'prepin[0]'
        Info: 2: + IC(0.768 ns) + CELL(0.596 ns) = 1.364 ns; Loc. = LCCOMB_X25_Y13_N0; Fanout = 2; COMB Node = 'Add3~1'
        Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 1.450 ns; Loc. = LCCOMB_X25_Y13_N2; Fanout = 2; COMB Node = 'Add3~3'
        Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 1.536 ns; Loc. = LCCOMB_X25_Y13_N4; Fanout = 2; COMB Node = 'Add3~5'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 1.622 ns; Loc. = LCCOMB_X25_Y13_N6; Fanout = 2; COMB Node = 'Add3~7'
        Info: 6: + IC(0.000 ns) + CELL(0.506 ns) = 2.128 ns; Loc. = LCCOMB_X25_Y13_N8; Fanout = 1; COMB Node = 'Add3~8'
        Info: 7: + IC(0.672 ns) + CELL(0.206 ns) = 3.006 ns; Loc. = LCCOMB_X26_Y13_N6; Fanout = 1; COMB Node = 'prepin[4]~18'
        Info: 8: + IC(1.037 ns) + CELL(0.460 ns) = 4.503 ns; Loc. = LCFF_X25_Y13_N19; Fanout = 7; REG Node = 'prepin[4]'
        Info: Total cell delay = 2.026 ns ( 44.99 % )
        Info: Total interconnect delay = 2.477 ns ( 55.01 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 7.837 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 4; CLK Node = 'clk'
            Info: 2: + IC(1.294 ns) + CELL(0.970 ns) = 3.364 ns; Loc. = LCFF_X3_Y4_N29; Fanout = 2; REG Node = 'cislo[15]'
            Info: 3: + IC(2.942 ns) + CELL(0.000 ns) = 6.306 ns; Loc. = CLKCTRL_G7; Fanout = 9; COMB Node = 'cislo[15]~clkctrl'
            Info: 4: + IC(0.865 ns) + CELL(0.666 ns) = 7.837 ns; Loc. = LCFF_X25_Y13_N19; Fanout = 7; REG Node = 'prepin[4]'
            Info: Total cell delay = 2.736 ns ( 34.91 % )
            Info: Total interconnect delay = 5.101 ns ( 65.09 % )
        Info: - Longest clock path from clock "clk" to source register is 7.837 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 4; CLK Node = 'clk'
            Info: 2: + IC(1.294 ns) + CELL(0.970 ns) = 3.364 ns; Loc. = LCFF_X3_Y4_N29; Fanout = 2; REG Node = 'cislo[15]'
            Info: 3: + IC(2.942 ns) + CELL(0.000 ns) = 6.306 ns; Loc. = CLKCTRL_G7; Fanout = 9; COMB Node = 'cislo[15]~clkctrl'
            Info: 4: + IC(0.865 ns) + CELL(0.666 ns) = 7.837 ns; Loc. = LCFF_X26_Y13_N25; Fanout = 5; REG Node = 'prepin[0]'
            Info: Total cell delay = 2.736 ns ( 34.91 % )
            Info: Total interconnect delay = 5.101 ns ( 65.09 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tco from clock "clk" to destination pin "radek[5]" through register "srd7[5]" is 17.010 ns
    Info: + Longest clock path from clock "clk" to source register is 7.659 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 4; CLK Node = 'clk'
        Info: 2: + IC(1.294 ns) + CELL(0.970 ns) = 3.364 ns; Loc. = LCFF_X3_Y4_N19; Fanout = 3; REG Node = 'cislo[10]'
        Info: 3: + IC(2.769 ns) + CELL(0.000 ns) = 6.133 ns; Loc. = CLKCTRL_G1; Fanout = 9; COMB Node = 'cislo[10]~clkctrl'
        Info: 4: + IC(0.860 ns) + CELL(0.666 ns) = 7.659 ns; Loc. = LCFF_X24_Y13_N31; Fanout = 3; REG Node = 'srd7[5]'
        Info: Total cell delay = 2.736 ns ( 35.72 % )
        Info: Total interconnect delay = 4.923 ns ( 64.28 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 9.047 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y13_N31; Fanout = 3; REG Node = 'srd7[5]'
        Info: 2: + IC(1.152 ns) + CELL(0.206 ns) = 1.358 ns; Loc. = LCCOMB_X21_Y13_N4; Fanout = 4; COMB Node = 'Mux5~1'
        Info: 3: + IC(1.795 ns) + CELL(0.370 ns) = 3.523 ns; Loc. = LCCOMB_X22_Y13_N18; Fanout = 1; COMB Node = 'Mux2~1'
        Info: 4: + IC(2.288 ns) + CELL(3.236 ns) = 9.047 ns; Loc. = PIN_133; Fanout = 0; PIN Node = 'radek[5]'
        Info: Total cell delay = 3.812 ns ( 42.14 % )
        Info: Total interconnect delay = 5.235 ns ( 57.86 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 128 megabytes
    Info: Processing ended: Thu May 28 19:01:00 2015
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


