<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:54:18.5418</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7013310</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>어드레스 선형화를 사용하여 저장 복원 레이턴시를 감소시키는 디바이스 및 방법</inventionTitle><inventionTitleEng>DEVICE AND METHOD FOR REDUCING SAVE-RESTORE LATENCY USING ADDRESS LINEARIZATION</inventionTitleEng><openDate>2024.05.10</openDate><openNumber>10-2024-0063991</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.04.22</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3234</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 11/14</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디바이스의 전력 상태들 사이의 전이를 위한 디바이스들 및 방법들이 제공된다. 프로그램은 디바이스의 컴포넌트에 할당된 구성 레지스터들에 저장된 데이터를 사용하여 실행된다. 제1 감소된 전력 상태에 대해, 구성 레지스터들의 제1 부분의 데이터는 선형 어드레스 공간의 제1 세트를 사용하여 메모리에 저장된다. 제2 감소된 전력 상태에 대해, 구성 레지스터들의 제2 부분의 데이터는 선형 어드레스 공간의 제2 세트를 사용하여 메모리에 저장되고 구성 레지스터들의 제3 부분의 데이터는 선형 어드레스 공간의 제3 세트를 사용하여 메모리에 저장된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.30</internationOpenDate><internationOpenNumber>WO2023048799</internationOpenNumber><internationalApplicationDate>2022.07.18</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/037502</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 프로세싱 디바이스로서,메모리;할당된 구성 레지스터들을 가지며, 상기 구성 레지스터들에 저장된 데이터를 사용하여 프로그램을 실행하도록 구성된 컴포넌트; 및전력 관리 제어기를 포함하고, 상기 전력 관리 제어기는,제1 감소된 전력 상태에 대해, 선형 어드레스 공간의 제1 세트를 사용하여 상기 구성 레지스터들의 제1 부분의 데이터를 상기 메모리에 저장하고; 및제2 감소된 전력 상태에 대해:선형 어드레스 공간의 제2 세트를 사용하여 상기 구성 레지스터들의 제2 부분의 데이터를 상기 메모리에 저장하고; 및선형 어드레스 공간의 제3 세트를 사용하여 상기 구성 레지스터들의 제3 부분의 데이터를 상기 메모리에 저장하도록 구성되는, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 메모리는 동적 랜덤 액세스 메모리(DRAM) 및 정적 랜덤 액세스 메모리(SRAM)를 포함하고,선형 어드레스 공간의 상기 제1 세트에 매핑된 상기 구성 레지스터들의 상기 제1 부분의 상기 데이터는 DRAM에 저장되고 DRAM으로부터 상기 구성 레지스터들의 상기 제1 부분으로 복원되고,선형 어드레스 공간의 상기 제2 세트에 매핑된 상기 구성 레지스터들의 상기 제2 부분의 상기 데이터는 DRAM에 저장되고 DRAM으로부터 상기 구성 레지스터들의 상기 제2 부분들로 복원되고, 및선형 어드레스 공간의 상기 제3 세트에 매핑된, 상기 구성 레지스터들의 상기 제3 부분의 상기 데이터는 상기 제1 및 제2 감소된 전력 상태들 동안 전력이 계속 공급되는 상기 SRAM의 부분에 저장되는, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,선형 어드레스 공간의 상기 제3 세트에 매핑되고 상기 SRAM의 상기 부분에 저장되는, 상기 구성 레지스터들의 상기 제3 부분의 상기 데이터는 상기 제1 및 제2 부분들의 상기 데이터를 상기 DRAM에 저장하고 상기 제1 및 제2 부분들의 상기 데이터를 상기 DRAM으로부터 상기 구성 레지스터들의 상기 제1 및 제2 부분들로 복원하는 데 사용되는, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 할당된 구성 레지스터들의 상기 제3 부분의 상기 데이터는 라우팅 테이블들, 흐름 제어, RAS(reliability accessibility serviceability) 구성 및 어드레스 맵들 중 적어도 하나와 관련된 데이터를 포함하는, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 구성 레지스터들의 상기 제1 부분의 상기 데이터는, 컴파일링시, 선형 어드레스 공간의 상기 제1 세트에 매핑되고, 상기 구성 레지스터들의 상기 제2 부분은, 컴파일링시, 선형 어드레스 공간의 상기 제2 세트에 매핑되고, 상기 구성 레지스터들의 상기 제3 부분은, 컴파일링시, 선형 어드레스 공간의 상기 제3 세트에 매핑되는, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 프로세싱 디바이스는 디스플레이를 포함하고, 및상기 제1 감소된 전력 상태는 다음 중 하나에 해당하는 더 얕은 감소된 전력 상태이고, 여기서:상기 할당된 구성 레지스터들에는, 상기 디스플레이를 제어하는 디스플레이 제어기를 제외하고, 전력이 공급되고; 및상기 할당된 구성 레지스터들에 공급되는 상기 전력의 양은 상기 더 얕은 감소된 전력 상태에서 상기 할당된 구성 레지스터들에 공급되는 상기 전력의 양보다 작고; 및상기 제2 감소된 전력 상태는 전력이 상기 할당된 구성 레지스터들에 공급되지 않는 더 깊은 감소된 전력 상태인, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 전력 관리 제어기는,상기 프로세싱 디바이스의 복수의 컴포넌트들과 인터페이싱하고, 상기 프로세싱 디바이스의 하나 이상의 컴포넌트들이 유휴 상태인지 여부의 표시들을 수신하는 로직 회로부를 포함하는, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 전력 관리 제어기는,구성 레지스터들의 상기 제1, 제2 및 제3 부분들의 상기 데이터를 상기 전력 관리 제어기에 로컬인 메모리의 부분에 저장하도록 구성되는, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 제1 및 제2 감소된 전력 상태들에 진입하는 프로세스에 대해, 상기 전력 관리 제어기는:선형 어드레스 공간의 상기 제1 세트를 사용하여 상기 구성 레지스터들의 상기 제1 부분의 상기 데이터를 상기 메모리에 저장함으로써 상기 제1 감소된 전력 상태에 진입하고;상기 제1 감소된 전력 상태에 진입한 후, 선형 어드레스 공간의 상기 제2 세트를 사용하여 상기 구성 레지스터들의 상기 제2 부분의 상기 데이터를 상기 메모리에 저장하고; 및상기 구성 레지스터들의 상기 제2 부분의 상기 데이터를 상기 메모리에 저장한 후에 선형 어드레스 공간의 상기 제3 세트를 사용하여 상기 구성 레지스터들의 상기 제3 부분의 상기 데이터를 저장함으로써 상기 제2 감소된 전력 상태에 진입하도록 구성되는, 프로세싱 디바이스.</claim></claimInfo><claimInfo><claim>10. 디바이스의 전력 상태들 사이에서 전이하는 방법으로서,구성 레지스터들에 저장된 데이터를 사용하여 프로그램을 실행하는 단계;제1 감소된 전력 상태에 대해, 선형 어드레스 공간의 제1 세트를 사용하여 구성 레지스터들의 제1 부분의 데이터를 메모리에 저장하는 단계; 및제2 감소된 전력 상태에 대해:선형 어드레스 공간의 제2 세트를 사용하여 상기 구성 레지스터들의 제2 부분의 데이터를 상기 메모리에 저장하는 단계; 및선형 어드레스 공간의 제3 세트를 사용하여 상기 구성 레지스터들의 제3 부분의 데이터를 상기 메모리에 저장하는 단계를 포함하고,상기 구성 레지스터들은 상기 디바이스의 컴포넌트에 할당되는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,선형 어드레스 공간의 상기 제2 세트에 매핑된 상기 구성 레지스터들의 상기 제1 부분의 상기 데이터는 상기 메모리의 동적 랜덤 액세스 메모리(DRAM)에 저장되고, DRAM으로부터 상기 구성 레지스터들의 상기 제1 부분으로 복원되고,선형 어드레스 공간의 상기 제2 세트에 매핑된 구성 레지스터들의 상기 제2 부분의 상기 데이터는 DRAM에 저장되고 DRAM으로부터 구성 레지스터들의 상기 제2 부분으로 복원되고, 및상기 구성 레지스터들의 상기 제3 부분의 상기 데이터는 상기 제1 및 제2 감소된 전력 상태들 동안 전력이 계속 공급되는 정적 랜덤 액세스 메모리(SRAM)의 부분에 저장되는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,선형 어드레스 공간의 상기 제3 세트에 매핑되고 상기 SRAM의 상기 부분에 저장되는, 상기 구성 레지스터들의 상기 제3 부분의 상기 데이터는 상기 제1 및 제2 부분들의 상기 데이터를 상기 DRAM에 저장하고 상기 제1 및 제2 부분들의 상기 데이터를 상기 DRAM으로부터 상기 구성 레지스터들의 상기 제1 및 제2 부분들로 복원하는 데 사용되는, 방법.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 상기 구성 레지스터들의 상기 제3 부분의 상기 데이터는 라우팅 테이블들, 흐름 제어, RAS(reliability accessibility serviceability) 구성 및 어드레스 맵들 중 적어도 하나와 관련된 데이터를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,컴파일링 시:상기 구성 레지스터들의 상기 제1 부분은 선형 어드레스 공간의 상기 제1 세트에;상기 구성 레지스터들의 상기 제2 부분은 선형 어드레스 공간의 상기 제2 세트에; 및상기 구성 레지스터들의 상기 제3 부분은 선형 어드레스 공간의 상기 제3 세트에 매핑하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서,상기 제1 감소된 전력 상태는 다음 중 하나에 해당하는 더 얕은 감소된 전력 상태이고, 여기서:상기 구성 레지스터들에는, 상기 디스플레이를 제어하는 디스플레이 제어기를 제외하고, 전력이 공급되고; 및상기 구성 레지스터들에 공급되는 상기 전력의 양은 상기 더 얕은 감소된 전력 상태에서 상기 구성 레지스터들에 공급되는 상기 전력의 양보다 작고; 및상기 제2 감소된 전력 상태는 전력이 상기 구성 레지스터들에 공급되지 않는 더 깊은 감소된 전력 상태인, 방법.</claim></claimInfo><claimInfo><claim>16. 제10항에 있어서,상기 컴포넌트가 유휴 상태라는 표시를 수신할 때 상기 제1 감소된 전력 상태 및 상기 제2 감소된 전력 상태 중 하나로 진입하는 단계; 및전력 관리 제어기에 의해, 상기 구성 레지스터들의 상기 데이터를 선형 어드레스 공간의 상기 제1 세트, 선형 어드레스 공간의 상기 제2 세트 및 선형 어드레스 공간의 상기 제3 세트에 저장하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제10항에 있어서, 상기 제1 및 제2 감소된 전력 상태들을 종료하는 프로세스를 위해,상기 제2 감소된 전력 상태를 종료하는 단계 - 상기 단계는:선형 어드레스 공간의 상기 제3 세트를 사용하여 상기 구성 레지스터들의 상기 제3 부분의 상기 데이터를 복원하고;상기 구성 레지스터들의 상기 제3 부분에 상기 데이터를 복원한 후 선형 어드레스 공간의 상기 제2 세트를 사용하여 상기 구성 레지스터들의 상기 제2 부분의 상기 데이터를 복원함으로써, 상기 제2 감소된 전력 상태를 종료하는 단계임 -; 및상기 구성 레지스터들의 상기 제2 부분에 상기 데이터를 복원한 후 선형 어드레스 공간의 상기 제1 세트를 사용하여 상기 구성 레지스터들의 상기 제1 부분에 상기 데이터를 복원함으로써 상기 제1 감소된 전력 상태를 종료하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제10항에 있어서, 상기 제1 및 제2 감소된 전력 상태에 진입하는 프로세스를 위해,선형 어드레스 공간의 상기 제1 세트를 사용하여 상기 구성 레지스터들의 상기 제1 부분의 상기 데이터를 상기 메모리에 저장함으로써 상기 제1 감소된 전력 상태에 진입하는 단계;상기 제1 감소된 전력 상태에 진입한 후, 선형 어드레스 공간의 상기 제2 세트를 사용하여 상기 구성 레지스터들의 상기 제2 부분의 상기 데이터를 상기 메모리에 저장하는 단계; 및구성 레지스터들의 상기 제2 부분의 상기 데이터를 상기 메모리에 저장한 후에 선형 어드레스 공간의 상기 제3 세트를 사용하여 상기 구성 레지스터들의 상기 제3 부분의 상기 데이터를 저장함으로써 상기 제2 감소된 전력 상태에 진입하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 컴퓨터로 하여금 디바이스의 전력 상태들 사이에서 전이하는 방법을 실행하게 하기 위한 명령어들을 포함하는 비일시적 컴퓨터 판독가능 매체로서, 상기 명령어들은:구성 레지스터들에 저장된 데이터를 사용하여 프로그램을 실행하는 것;제1 감소된 전력 상태에 대해, 선형 어드레스 공간의 제1 세트를 사용하여 구성 레지스터들의 제1 부분의 데이터를 메모리에 저장하는 것; 및제2 감소된 전력 상태에 대해:선형 어드레스 공간의 제2 세트를 사용하여 상기 구성 레지스터들의 제2 부분의 데이터를 상기 메모리에 저장하는 것; 및선형 어드레스 공간의 제3 세트를 사용하여 상기 구성 레지스터들의 제3 부분의 데이터를 상기 메모리에 저장하는 것을 포함하고,상기 구성 레지스터들은 상기 디바이스의 컴포넌트에 할당되는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,선형 어드레스 공간의 상기 제1 세트에 매핑된 상기 구성 레지스터들의 상기 제1 부분의 상기 데이터는 동적 랜덤 액세스 메모리(DRAM)에 저장되고 DRAM으로부터 상기 구성 레지스터들의 상기 제1 부분으로 복원되고,선형 어드레스 공간의 상기 제2 세트에 매핑된 상기 구성 레지스터들의 상기 제2 부분의 상기 데이터는 상기 DRAM에 저장되고 상기 DRAM으로부터 상기 구성 레지스터들의 상기 제2 부분으로 복원되고, 및선형 어드레스 공간의 상기 제3 세트에 매핑된, 구성 레지스터들의 상기 제3 부분의 상기 데이터는 상기 제1 및 제2 감소된 전력 상태들 동안 전력이 계속 공급되는 정적 랜덤 액세스 메모리(SRAM)의 부분에 저장되는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴 드라이브 ****</address><code>519990237329</code><country>미국</country><engName>ADVANCED MICRO DEVICES, INC.</engName><name>어드밴스드 마이크로 디바이시즈, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴...</address><code> </code><country> </country><engName>TSIEN, Benjamin</engName><name>치엔 벤자민</name></inventorInfo><inventorInfo><address>미국 매사추세츠 ***** 박스버로우 플로어즈 *, *...</address><code> </code><country> </country><engName>BRANOVER, Alexander J.</engName><name>브라노버 알렉산더 제이.</name></inventorInfo><inventorInfo><address>미국 매사추세츠 ***...</address><code> </code><country> </country><engName>WEAVER, Christopher T.</engName><name>위버 크리스토퍼 티.</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** 오스틴 사우쓰웨스트 파...</address><code> </code><country> </country><engName>PAUL, Indrani</engName><name>폴 인드라니</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴...</address><code> </code><country> </country><engName>DOCTOR, Mihir Shaileshbhai</engName><name>닥터 미히르 샤일레스바이</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country> </country><engName>PETRY, John P.</engName><name>페트리 존 피.</name></inventorInfo><inventorInfo><address>미국 콜로라도 ***** 포트 콜린스 스위트 *** 이...</address><code> </code><country> </country><engName>KOSONOCKY, Stephen V.</engName><name>코소노키 스테펜 브이.</name></inventorInfo><inventorInfo><address>미국 매사추세츠 ***...</address><code> </code><country> </country><engName>GIBNEY, Thomas J.</engName><name>기브니 토마스 제이.</name></inventorInfo><inventorInfo><address>미국 매사추세츠 ***** 박스버로우 플로어즈 *, *...</address><code> </code><country> </country><engName>CRUZ, Jose G.</engName><name>쿠르즈 조세 쥐.</name></inventorInfo><inventorInfo><address>인도 방갈로르 ****** 화이트필드 엑스포트 프...</address><code> </code><country> </country><engName>GUPTA, Pravesh</engName><name>구프타 프라베쉬</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** 오스틴 사우쓰웨스트 파...</address><code> </code><country> </country><engName>PATEL, Chintan S.</engName><name>파텔 친탄 에스.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.23</priorityApplicationDate><priorityApplicationNumber>17/483,694</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.04.22</receiptDate><receiptNumber>1-1-2024-0438595-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.04.24</receiptDate><receiptNumber>1-5-2024-0068951-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.17</receiptDate><receiptNumber>1-1-2025-0811388-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247013310.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f6f528066bec197cab4c669a3623a1c3cf3747919ad7c8cada45e5724fb26ef9487140d1097f4211ebf520def4f40854cb812087c897d25b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4e5e1b0533d94eef205488fe961fe8c24d68f3c9ba651f4e0cc1ce1d251fa8fa9c235f3673116ddedf1452537ed8f4defc4e882a26b83184</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>