# RISCV-pipeline
Verilog HDL description for a single-cycle RISC-V processor with pipeline and hazard detection  

Feito para a disciplina PCS3612 - Organização e Arquitetura de Computadores I da Escola Politécnica da Universidade de São Paulo  

## Grupo 2 - Atividade 12 - 2025  
- Arthur Macedo de Alencar  
- Enzo Akio Goro Siqueira  
- Enzo Koichi Jojima  
- Pedro Biagioni Matusita
- Roberto Jun Hiraoka