GPIO_BIT	,	F_3
unmasked	,	V_37
irq_set_chip_and_handler	,	F_56
irq_set_chained_handler	,	F_58
tegra_gpio_irq_set_type	,	F_21
spin_lock_init	,	F_60
local_irq_save	,	F_39
bit	,	V_3
irq_set_chip_data	,	F_55
tegra_gpio_irq_handler	,	F_28
inode	,	V_65
bank	,	V_1
enable	,	V_49
irq_desc	,	V_34
tegra_gpio_disable	,	F_7
GPIO_IN	,	F_12
val	,	V_7
INT_GPIO_BASE	,	V_14
ARRAY_SIZE	,	F_40
tegra_gpio_irq_chip	,	V_56
sta	,	V_39
lvl	,	V_40
single_open	,	F_65
irq_set_irq_wake	,	F_47
IRQ_TYPE_LEVEL_LOW	,	V_27
GPIO_INT_ENB	,	F_33
tegra_gpio_chip	,	V_52
IRQ_TYPE_LEVEL_HIGH	,	V_25
of_node	,	V_53
unused	,	V_64
GPIO_INT_LVL_EDGE_BOTH	,	V_24
int_enb	,	V_48
chained_irq_enter	,	F_30
irq_data	,	V_11
CONFIG_OF_GPIO	,	F_49
tegra_gpio_bank	,	V_15
flags	,	V_17
debugfs_create_file	,	F_67
handle_level_irq	,	V_32
irq_get_handler_data	,	F_31
out	,	V_46
i_private	,	V_67
seq_printf	,	F_63
GPIO_INT_LVL_EDGE_FALLING	,	V_22
IRQ_TYPE_EDGE_BOTH	,	V_23
irq_to_gpio	,	F_53
tegra_gpio_mask_write	,	F_2
__irq_set_handler_locked	,	F_27
for_each_set_bit	,	F_34
local_irq_restore	,	F_44
file	,	V_66
__raw_writel	,	F_4
tegra_gpio_direction_input	,	F_13
irq_data_get_irq_chip_data	,	F_22
cnf	,	V_45
IRQF_VALID	,	V_58
__raw_readl	,	F_11
table	,	V_60
int_lvl	,	V_47
chip	,	V_9
b	,	V_41
d	,	V_12
seq_file	,	V_62
GPIO_INT_LVL_EDGE_RISING	,	V_20
irq	,	V_13
i	,	V_50
j	,	V_51
dbg_gpio_open	,	F_64
tegra_gpio_direction_output	,	F_15
IRQ_TYPE_EDGE_RISING	,	V_19
GPIO_MSK_OUT	,	F_9
EINVAL	,	V_29
p	,	V_42
tegra_gpio_wake_enable	,	F_46
irq_set_lockdep_class	,	F_54
s	,	V_63
tegra_gpio_enable	,	F_5
__init	,	T_2
GPIO_MSK_CNF	,	F_6
tegra_gpio_init	,	F_48
gpio_lock_class	,	V_55
GPIO_INT_LVL_MASK	,	V_31
GPIO_BANK	,	F_52
num	,	V_61
tegra_gpio_debuginit	,	F_66
GPIO_MSK_OE	,	F_14
IRQ_TYPE_EDGE_FALLING	,	V_21
gpiochip_add	,	F_51
"nvidia,tegra20-gpio"	,	L_1
tegra_gpio_irq_ack	,	F_16
gpio_to_irq	,	F_37
tegra_gpio_config	,	F_61
pin	,	V_36
u32	,	T_1
reg	,	V_4
tegra_gpio_resume	,	F_38
GPIO_MSK_INT_ENB	,	F_19
dbg_gpio_show	,	F_62
tegra_gpio_get	,	F_10
offset	,	V_10
S_IRUGO	,	V_68
tegra_gpio_set	,	F_8
GPIO_INT_LVL_LEVEL_HIGH	,	V_26
tegra_gpio_suspend	,	F_45
TEGRA_NR_GPIOS	,	V_54
spin_unlock_irqrestore	,	F_26
debug_fops	,	V_69
irq_desc_get_chip	,	F_29
port	,	V_2
spin_lock_irqsave	,	F_24
GPIO_CNF	,	F_41
IRQ_TYPE_SENSE_MASK	,	V_18
generic_handle_irq	,	F_36
desc	,	V_35
GPIO_INT_CLR	,	F_17
tegra_gpio_irq_unmask	,	F_20
chained_irq_exit	,	F_35
GPIO_OUT	,	F_42
tegra_gpio_banks	,	V_43
tegra_gpio_irq_mask	,	F_18
GPIO_INT_STA	,	F_32
GPIO_INT_LVL	,	F_25
GPIO_OE	,	F_43
handle_simple_irq	,	V_57
oe	,	V_44
of_find_compatible_node	,	F_50
value	,	V_6
irq_chip	,	V_38
tegra_gpio_table	,	V_59
GPIO_PORT	,	F_23
GPIO_INT_LVL_LEVEL_LOW	,	V_28
handle_edge_irq	,	V_33
"%d:%d %02x %02x %02x %02x %02x %02x %06x\n"	,	L_2
tegra_gpio_compose	,	F_1
set_irq_flags	,	F_57
lvl_type	,	V_16
"tegra_gpio"	,	L_3
gpio_chip	,	V_8
irq_set_handler_data	,	F_59
gpio	,	V_5
lvl_lock	,	V_30
