<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(100,120)" to="(100,140)"/>
    <wire from="(110,250)" to="(110,280)"/>
    <wire from="(210,380)" to="(210,400)"/>
    <wire from="(170,230)" to="(220,230)"/>
    <wire from="(110,230)" to="(170,230)"/>
    <wire from="(90,40)" to="(90,80)"/>
    <wire from="(150,270)" to="(150,330)"/>
    <wire from="(30,60)" to="(110,60)"/>
    <wire from="(40,270)" to="(150,270)"/>
    <wire from="(100,140)" to="(120,140)"/>
    <wire from="(170,40)" to="(170,60)"/>
    <wire from="(110,60)" to="(110,80)"/>
    <wire from="(140,170)" to="(140,180)"/>
    <wire from="(40,240)" to="(200,240)"/>
    <wire from="(170,250)" to="(170,330)"/>
    <wire from="(110,60)" to="(140,60)"/>
    <wire from="(50,40)" to="(50,160)"/>
    <wire from="(140,60)" to="(170,60)"/>
    <wire from="(140,60)" to="(140,130)"/>
    <wire from="(160,150)" to="(170,150)"/>
    <wire from="(50,180)" to="(140,180)"/>
    <wire from="(160,370)" to="(160,400)"/>
    <wire from="(50,160)" to="(120,160)"/>
    <wire from="(220,230)" to="(220,330)"/>
    <wire from="(50,180)" to="(50,200)"/>
    <wire from="(170,150)" to="(170,230)"/>
    <wire from="(40,270)" to="(40,280)"/>
    <wire from="(200,240)" to="(200,330)"/>
    <wire from="(110,250)" to="(170,250)"/>
    <wire from="(40,240)" to="(40,270)"/>
    <wire from="(110,230)" to="(110,250)"/>
    <wire from="(30,60)" to="(30,200)"/>
    <comp lib="1" loc="(100,120)" name="XOR Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(210,380)" name="XNOR Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(160,400)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(210,400)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,40)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="6" loc="(212,435)" name="Text">
      <a name="text" val="= 0"/>
    </comp>
    <comp lib="6" loc="(226,23)" name="Text">
      <a name="text" val="0 - soma"/>
    </comp>
    <comp lib="0" loc="(110,280)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(50,40)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(40,240)" name="XOR Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(40,280)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="6" loc="(239,40)" name="Text">
      <a name="text" val="1 - subtração"/>
    </comp>
    <comp lib="0" loc="(170,40)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="op"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(160,370)" name="XOR Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(159,436)" name="Text">
      <a name="text" val="!= 0"/>
    </comp>
    <comp lib="3" loc="(160,150)" name="Adder">
      <a name="width" val="1"/>
    </comp>
  </circuit>
</project>
