; ModuleID = 'tests/compiler/exprs/shortcircuit_if.c4'
source_filename = "tests/compiler/exprs/shortcircuit_if.c4"

define i32 @main() {
entry:
  %0 = alloca i32, align 4
  %1 = alloca i32, align 4
  %2 = alloca i32, align 4
  store i32 0, ptr %2, align 4
  store i32 1, ptr %1, align 4
  store i32 0, ptr %0, align 4
  br label %if-header

if-header:                                        ; preds = %entry
  %3 = load i32, ptr %2, align 4
  %4 = icmp ne i32 0, %3
  br i1 %4, label %and-rhs, label %and-end

and-rhs:                                          ; preds = %if-header
  %5 = load i32, ptr %0, align 4
  %6 = add i32 %5, 1
  store i32 %6, ptr %0, align 4
  %7 = icmp ne i32 0, %6
  br label %and-end

and-end:                                          ; preds = %and-rhs, %if-header
  %8 = phi i1 [ %4, %if-header ], [ %7, %and-rhs ]
  %9 = zext i1 %8 to i32
  %if-condition = icmp ne i32 %9, 0
  br i1 %if-condition, label %if-then, label %if-end

if-then:                                          ; preds = %and-end
  %10 = load i32, ptr %0, align 4
  %11 = add i32 %10, 2
  store i32 %11, ptr %0, align 4
  br label %if-end

if-end:                                           ; preds = %if-then, %and-end
  br label %if-header1

if-header1:                                       ; preds = %if-end
  %12 = load i32, ptr %1, align 4
  %13 = icmp ne i32 0, %12
  br i1 %13, label %or-end, label %or-rhs

or-rhs:                                           ; preds = %if-header1
  %14 = load i32, ptr %0, align 4
  %15 = add i32 %14, 4
  store i32 %15, ptr %0, align 4
  %16 = icmp ne i32 0, %15
  br label %or-end

or-end:                                           ; preds = %or-rhs, %if-header1
  %17 = phi i1 [ %13, %if-header1 ], [ %16, %or-rhs ]
  %18 = zext i1 %17 to i32
  %if-condition2 = icmp ne i32 %18, 0
  br i1 %if-condition2, label %if-then3, label %if-end4

if-then3:                                         ; preds = %or-end
  br label %if-end4

if-end4:                                          ; preds = %if-then3, %or-end
  br label %if-header5

if-header5:                                       ; preds = %if-end4
  %19 = load i32, ptr %2, align 4
  %20 = icmp ne i32 0, %19
  br i1 %20, label %ternary-lhs, label %ternary-rhs

ternary-lhs:                                      ; preds = %if-header5
  %21 = load i32, ptr %0, align 4
  %22 = add i32 %21, 5
  store i32 %22, ptr %0, align 4
  br label %ternary-end

ternary-rhs:                                      ; preds = %if-header5
  br label %ternary-end

ternary-end:                                      ; preds = %ternary-rhs, %ternary-lhs
  %23 = phi i32 [ %22, %ternary-lhs ], [ 0, %ternary-rhs ]
  %if-condition6 = icmp ne i32 %23, 0
  br i1 %if-condition6, label %if-then7, label %if-end8

if-then7:                                         ; preds = %ternary-end
  %24 = load i32, ptr %0, align 4
  %25 = add i32 %24, 16
  store i32 %25, ptr %0, align 4
  br label %if-end8

if-end8:                                          ; preds = %if-then7, %ternary-end
  br label %if-header9

if-header9:                                       ; preds = %if-end8
  %26 = load i32, ptr %1, align 4
  %27 = icmp ne i32 0, %26
  br i1 %27, label %ternary-lhs10, label %ternary-rhs11

ternary-lhs10:                                    ; preds = %if-header9
  br label %ternary-end12

ternary-rhs11:                                    ; preds = %if-header9
  %28 = load i32, ptr %0, align 4
  %29 = add i32 %28, 32
  store i32 %29, ptr %0, align 4
  br label %ternary-end12

ternary-end12:                                    ; preds = %ternary-rhs11, %ternary-lhs10
  %30 = phi i32 [ 1, %ternary-lhs10 ], [ %29, %ternary-rhs11 ]
  %if-condition13 = icmp ne i32 %30, 0
  br i1 %if-condition13, label %if-then14, label %if-end15

if-then14:                                        ; preds = %ternary-end12
  br label %if-end15

if-end15:                                         ; preds = %if-then14, %ternary-end12
  %31 = load i32, ptr %0, align 4
  ret i32 %31

dead-after-return:                                ; No predecessors!
  ret i32 0
}
