# üü¶ Sesi√≥n 2 ‚Äì Programaci√≥n Avanzada IEC 61131-3  

**Duraci√≥n:** 4.5 horas (7:30 a.m. ‚Äì 12:00 m)  
**Objetivo:** desarrollar l√≥gica combinada en **LD**, **ST** y **FBD** con multitareas y buenas pr√°cticas de programaci√≥n estructurada.  

---

## üß≠ Contenido t√©cnico

Esta sesi√≥n est√° enfocada en **pasar de la configuraci√≥n base a la programaci√≥n avanzada**, utilizando los lenguajes IEC 61131-3 dentro de EcoStruxure Control Expert:

- Dise√±o de rutinas principales y secundarias en **LD (Ladder Diagram)**.  
- Implementaci√≥n de bloques anal√≥gicos y digitales en **FBD (Function Block Diagram)**.  
- Uso de **ST (Structured Text)** para c√°lculos y control avanzado.  
- Creaci√≥n de **multitareas** y segmentaci√≥n l√≥gica determin√≠stica.  
- Documentaci√≥n clara de bloques y variables.  

üí° *Los participantes trabajar√°n en pares con los PLC M580, rotando entre grupos (1-2 / 3-4) en cada bloque.*

---

## ‚öôÔ∏è Agenda y actividades

| Horario | Grupo | Tema / Actividad | Objetivo de aprendizaje |
|---------|--------|------------------|-------------------------|
| 7:30 ‚Äì 9:45 (2h15) | Grupo 1-2 (PLC #1) / Grupo 3-4 (PLC #2) | **Rutina principal y m√≥dulos de entrada digital** | L√≥gica determin√≠stica implementada y comentada |
| 10:00 ‚Äì 12:00 (2h) | Grupo 3-4 (PLC #1) / Grupo 1-2 (PLC #2) | **Programaci√≥n en ST y bloques an√°logos en FBD** | Rutinas combinadas + test unitario en PLC f√≠sico |

---

## üìò Recursos para la sesi√≥n

- Proyecto base de la Sesi√≥n 1 (`/recursos/plantilla_proyecto_base.zrx`).  
- Librer√≠a inicial de bloques (`/recursos/libreria_inicial.stu`).  
- Manual r√°pido IEC 61131-3 (handout en `/materiales/`).  
- Carpeta `/imagenes/` para diagramas y ejemplos.  

---

## üìù Pasos recomendados

### üîπ Parte A (7:30 ‚Äì 9:45)
1. Abrir proyecto base de Sesi√≥n 1.  
2. Crear **tarea MAIN_DIGITAL** con ciclo de 50 ms.  
3. Programar entradas digitales en **LD** (ej: %I0.0 ‚Üí %Q0.0).  
4. Documentar bloques y variables seg√∫n est√°ndar.  
5. Compilar y descargar al PLC.  

### üîπ Parte B (10:00 ‚Äì 12:00)
1. Crear **tarea ANALOG** con ciclo de 100 ms.  
2. Programar bloques de lectura anal√≥gica en **FBD**.  
3. Implementar c√°lculos en **ST** (por ejemplo, conversi√≥n de mA a unidades de ingenier√≠a).  
4. Realizar test unitario en PLC f√≠sico y capturar evidencias.  
5. Subir cambios al repositorio GitHub en carpeta `Sesion_02`.

---

## üß© Reto 2 ‚Äì L√≥gica sincronizada multitarea funcional

**Meta:** tener la l√≥gica digital y anal√≥gica funcionando de forma sincronizada en dos tareas separadas.

**Entregables:**
- Proyecto `.zrx` con:
  - Tareas MAIN_DIGITAL y ANALOG creadas.
  - Bloques LD/FBD/ST funcionales.
- Lista de variables actualizada en `.csv`.
- Evidencias de pruebas en PLC f√≠sico (capturas en `/imagenes/`).
- README en carpeta `Sesion_02` con breve descripci√≥n del avance.

**Validaci√≥n del instructor:**
- L√≥gica determin√≠stica sin errores de compilaci√≥n.
- Rutinas comentadas y estandarizadas.
- Test unitario documentado en GitHub.

---

> üí° **Consejo:**  
> Para c√°lculos anal√≥gicos usar **Structured Text (ST)** con funciones propias. Esto les permitir√° aplicar l√≥gica compleja de forma m√°s eficiente y reutilizable.

