<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:48.1848</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0135438</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>스테이지 회로 및 이를 구비하는 표시 장치</inventionTitle><inventionTitleEng>STAGE CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME</inventionTitleEng><openDate>2025.04.21</openDate><openNumber>10-2025-0052562</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예들에 의한 스테이지 회로는 제 1전원이 입력되는 제 1전원 입력 단자, 제 2전원이 입력되는 제 2전원 입력 단자에 접속되며, 제 1노드 및 제 2노드의 전압에 대응하여 제 1출력 단자로 인에이블 출력 신호, 제 2출력 단자로 인에이블 케리 신호를 출력하는 출력부와; 상기 제 1전원 입력 단자, 상기 제 2전원 입력 단자, 클럭 신호가 입력되는 클럭 입력 단자 및 이전단 인에이블 출력 신호가 입력되는 제 2입력 단자에 접속되며, 상기 제 1노드 및 상기 제 2노드의 전압을 제어하는 제 1구동부와; 이전단 인에이블 케리 신호가 입력되는 제 1입력 단자, 상기 제 2입력 단자, 상기 제 1전원 입력 단자 및 상기 클럭 입력 단자에 접속되며, 상기 제 1노드의 전압을 제어하는 제 2구동부를 구비하며; 상기 제 2구동부는 상기 제 1노드와 상기 클럭 입력 단자 사이에 접속되며, 게이트 전극이 제어 노드에 접속되는 제 1트랜지스터와; 상기 제어 노드와 상기 클럭 입력 단자 사이에 직렬로 접속되는 제어 트랜지스터 및 제 1커패시터를 구비하며, 상기 제어 트랜지스터의 게이트 전극은 상기 제 1입력 단자에 접속된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1전원이 입력되는 제 1전원 입력 단자, 제 2전원이 입력되는 제 2전원 입력 단자에 접속되며, 제 1노드 및 제 2노드의 전압에 대응하여 제 1출력 단자로 인에이블 출력 신호, 제 2출력 단자로 인에이블 케리 신호를 출력하는 출력부와;상기 제 1전원 입력 단자, 상기 제 2전원 입력 단자, 클럭 신호가 입력되는 클럭 입력 단자 및 이전단 인에이블 출력 신호가 입력되는 제 2입력 단자에 접속되며, 상기 제 1노드 및 상기 제 2노드의 전압을 제어하는 제 1구동부와;이전단 인에이블 케리 신호가 입력되는 제 1입력 단자, 상기 제 2입력 단자, 상기 제 1전원 입력 단자 및 상기 클럭 입력 단자에 접속되며, 상기 제 1노드의 전압을 제어하는 제 2구동부를 구비하며;상기 제 2구동부는 상기 제 1노드와 상기 클럭 입력 단자 사이에 접속되며, 게이트 전극이 제어 노드에 접속되는 제 1트랜지스터와;상기 제어 노드와 상기 클럭 입력 단자 사이에 직렬로 접속되는 제어 트랜지스터 및 제 1커패시터를 구비하며, 상기 제어 트랜지스터의 게이트 전극은 상기 제 1입력 단자에 접속되는 스테이지 회로. </claim></claimInfo><claimInfo><claim>2. 제 1항에 있어서,상기 인에이블 출력 신호는 하이 레벨로 설정되고, 상기 인에이블 케리 신호는 로우 레벨로 설정되는 스테이지 회로. </claim></claimInfo><claimInfo><claim>3. 제 2항에 있어서,상기 제어 트랜지스터는 상기 제어 노드와 상기 제 1커패시터 사이에 접속되는 스테이지 회로.</claim></claimInfo><claimInfo><claim>4. 제 3항에 있어서,상기 제어 트랜지스터는 상기 제 1입력 단자로 하이 레벨 전압인 디스에이블 케리 신호가 입력될 때 턴-오프 상태로 설정되는 스테이지 회로. </claim></claimInfo><claimInfo><claim>5. 제 2항에 있어서,상기 제어 트랜지스터는 상기 제 1커패시터와 상기 클럭 입력 단자 사이에 접속되는 스테이지 회로. </claim></claimInfo><claimInfo><claim>6. 제 5항에 있어서,상기 제어 트랜지스터는 상기 제 1입력 단자로 하이 레벨 전압인 디스에이블 케리 신호가 입력될 때 턴-오프 상태로 설정되는 스테이지 회로.</claim></claimInfo><claimInfo><claim>7. 제 1항에 있어서,상기 제 2구동부는 상기 제 1전원 입력 단자와 상기 제 1노드 사이에 접속되는 제 2커패시터와;상기 제 1전원 입력 단자와 상기 제어 노드 사이에 접속되며, 게이트 전극이 상기 제 2입력 단자에 접속되는 제 2트랜지스터를 더 구비하는 스테이지 회로. </claim></claimInfo><claimInfo><claim>8. 제 1항에 있어서,상기 출력부는상기 제 1전원 입력 단자와 상기 제 1출력 단자 사이에 접속되며, 게이트 전극이 상기 제 1노드에 접속되는 제 1출력 트랜지스터와;상기 제 1출력 단자와 상기 제 2전원 입력 단자 사이에 접속되며, 게이트 전극이 상기 제 2노드에 접속되는 제 2출력 트랜지스터와;상기 제 1출력 단자와 상기 제 2노드 사이에 접속되는 커패시터를 구비하며;상기 제 2출력 단자는 상기 제 1노드에 접속되는 스테이지 회로. </claim></claimInfo><claimInfo><claim>9. 제 1항에 있어서,상기 제 1구동부는상기 제 1전원 입력 단자와 상기 제 1노드 사이에 접속되며, 게이트 전극이 제 3노드에 접속되는 제 3트랜지스터와;상기 제 3노드와 상기 제 2노드 사이에 접속되며, 게이트 전극이 상기 제 2전원 입력 단자에 접속되는 제 4트랜지스터와;상기 제 2입력 단자와 상기 제 3노드 사이에 접속되며, 게이트 전극이 상기 클럭 입력 단자에 접속되는 제 5트랜지스터를 구비하는 스테이지 회로.</claim></claimInfo><claimInfo><claim>10. 제 1항에 있어서,상기 제 1전원은 하이 레벨 전압으로 설정되고, 상기 제 2전원은 로우 레벨 전압으로 설정되는 스테이지 회로. </claim></claimInfo><claimInfo><claim>11. 제 1노드 및 제 2노드의 전압에 대응하여 제 1출력 단자로 출력 신호, 제 2출력 단자로 케리 신호를 공급하기 위한 출력부와;이전단 출력 신호 및 클럭 신호에 대응하여 상기 제 1노드 및 상기 제 2노드의 전압을 제어하기 위한 제 1구동부와;상기 이전단 출력 신호, 상기 클럭 신호 및 이전단 케리 신호에 대응하여 상기 제 1노드의 전압을 제어하는 제 2구동부를 구비하며;상기 제 2구동부는상기 제 1노드와 상기 클럭 신호가 입력되는 클럭 입력 단자 사이에 접속되며, 게이트 전극이 제어 노드에 접속되는 제어 트랜지스터와;상기 제어 노드와 상기 클럭 입력 단자 사이에 직렬로 접속되는 제 1커패시터 및 제어 트랜지스터를 구비하며;상기 제어 트랜지스터는 상기 이전단 케리 신호가 입력될 때 턴-온되어 상기 제 1커패시터의 제 1전극을 상기 클럭 입력 단자, 제 2전극을 상기 제어 노드에 접속시키고, 상기 이전단 케리 신호가 입력되지 않을 때 턴-오프되어 상기 제 1커패시터를 플로팅 상태로 설정하는 스테이지 회로. </claim></claimInfo><claimInfo><claim>12. 제 11항에 있어서,상기 제어 트랜지스터는 상기 제 1커패시터와 상기 제어 노드 사이에 접속되는 스테이지 회로. </claim></claimInfo><claimInfo><claim>13. 제 11항에 있어서,상기 제어 트랜지스터는 상기 제 1커패시터와 상기 클럭 입력 단자 사이에 접속되는 스테이지 회로. </claim></claimInfo><claimInfo><claim>14. 하이 레벨의 주사 신호 또는 하이 레벨의 발광 제어 신호를 공급하기 위하여 복수의 스테이지 회로들을 포함한 게이트 구동부를 구비하며;상기 스테이지 회로들 중 적어도 하나는, 제 1전원이 입력되는 제 1전원 입력 단자, 제 2전원이 입력되는 제 2전원 입력 단자에 접속되며, 제 1노드 및 제 2노드의 전압에 대응하여 제 1출력 단자로 인에이블 출력 신호, 제 2출력 단자로 인에이블 케리 신호를 출력하는 출력부와;상기 제 1전원 입력 단자, 상기 제 2전원 입력 단자, 클럭 신호가 입력되는 클럭 입력 단자 및 이전단 인에이블 출력 신호가 입력되는 제 2입력 단자에 접속되며, 상기 제 1노드 및 상기 제 2노드의 전압을 제어하는 제 1구동부와;이전단 인에이블 케리 신호가 입력되는 제 1입력 단자, 상기 제 2입력 단자, 상기 제 1전원 입력 단자 및 상기 클럭 입력 단자에 접속되며, 상기 제 1노드의 전압을 제어하는 제 2구동부를 구비하며;상기 제 2구동부는 상기 제 1노드와 상기 클럭 입력 단자 사이에 접속되며, 게이트 전극이 제어 노드에 접속되는 제 1트랜지스터와;상기 제어 노드와 상기 클럭 입력 단자 사이에 직렬로 접속되는 제어 트랜지스터 및 제 1커패시터를 구비하며, 상기 제어 트랜지스터의 게이트 전극은 상기 제 1입력 단자에 접속되는 표시 장치. </claim></claimInfo><claimInfo><claim>15. 제 14항에 있어서,상기 인에이블 출력 신호는 상기 하이 레벨로 설정되고, 상기 인에이블 케리 신호는 로우 레벨로 설정되며,상기 인에이블 출력 신호가 상기 주사 신호 또는 상기 발광 제어 신호인 표시 장치. </claim></claimInfo><claimInfo><claim>16. 제 15항에 있어서,상기 제어 트랜지스터는 상기 제어 노드와 상기 제 1커패시터 사이에 접속되며, 상기 제어 트랜지스터는 상기 제 1입력 단자로 하이 레벨 전압인 디스에이블 케리 신호가 입력될 때 턴-오프 상태로 설정되는 표시 장치. </claim></claimInfo><claimInfo><claim>17. 제 15항에 있어서,상기 제어 트랜지스터는 상기 제 1커패시터와 상기 클럭 입력 단자 사이에 접속되며, 상기 제어 트랜지스터는 상기 제 1입력 단자로 하이 레벨 전압인 디스에이블 케리 신호가 입력될 때 턴-오프 상태로 설정되는 표시 장치. </claim></claimInfo><claimInfo><claim>18. 제 14항에 있어서,상기 제 2구동부는 상기 제 1전원 입력 단자와 상기 제 1노드 사이에 접속되는 제 2커패시터와; 상기 제 1전원 입력 단자와 상기 제어 노드 사이에 접속되며, 게이트 전극이 상기 제 2입력 단자에 접속되는 제 2트랜지스터를 더 구비하는 표시 장치. </claim></claimInfo><claimInfo><claim>19. 제 14항에 있어서,상기 출력부는상기 제 1전원 입력 단자와 상기 제 1출력 단자 사이에 접속되며, 게이트 전극이 상기 제 1노드에 접속되는 제 1출력 트랜지스터와;상기 제 1출력 단자와 상기 제 2전원 입력 단자 사이에 접속되며, 게이트 전극이 상기 제 2노드에 접속되는 제 2출력 트랜지스터와;상기 제 1출력 단자와 상기 제 2노드 사이에 접속되는 커패시터를 구비하며;상기 제 2출력 단자는 상기 제 1노드에 접속되는 표시 장치. </claim></claimInfo><claimInfo><claim>20. 제 14항에 있어서,상기 제 1구동부는상기 제 1전원 입력 단자와 상기 제 1노드 사이에 접속되며, 게이트 전극이 제 3노드에 접속되는 제 3트랜지스터와;상기 제 3노드와 상기 제 2노드 사이에 접속되며, 게이트 전극이 상기 제 2전원 입력 단자에 접속되는 제 4트랜지스터와;상기 제 2입력 단자와 상기 제 3노드 사이에 접속되며, 게이트 전극이 상기 클럭 입력 단자에 접속되는 제 5트랜지스터를 구비하는 표시 장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Kyung Ho</engName><name>김경호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>NO, Sang Yong</engName><name>노상용</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 종로*길 ** 디타워 D* **층(법무법인세종)</address><code>920070008833</code><country>대한민국</country><engName>Yongho Moon</engName><name>문용호</name></agentInfo><agentInfo><address>서울시 종로구 종로*길 ** 디타워 D* **층(법무법인유한세종)</address><code>919990004361</code><country>대한민국</country><engName>Jong-Han Oh</engName><name>오종한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.11</receiptDate><receiptNumber>1-1-2023-1114247-76</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230135438.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9382abcbb6a0139de8296da3cbe18de21f3c20070f2b19bbdf13a33efe54ab674b5b377ea45b65bdcc654a657ad36531eade077e001f76db10</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0e37828f436ef6378cc215b24832cb2daf9afd00459a4e0d88e5dcbff177cf31b751c0177e9a7e317bb6895f7f07afa9909d918c87a986e3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>