<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_2" LaunchPart="xc7a100tcsg324-1" LaunchTime="1699865086">
  <File Type="PA-TCL" Name="top_module_fpga.tcl"/>
  <File Type="REPORTS-TCL" Name="top_module_fpga_reports.tcl"/>
  <File Type="RDS-RDS" Name="top_module_fpga.vds"/>
  <File Type="RDS-DCP" Name="top_module_fpga.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/AUTOMATED_RTL.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../nexyddr4_working_ca_v1/nexyddr4_working_ca_v1.srcs/sources_1/new/AUTOMATED_RTL.v"/>
        <Attr Name="ImportTime" Val="1699850469"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/COM.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../nexyddr4_working_ca_v1/nexyddr4_working_ca_v1.srcs/sources_1/new/COM.v"/>
        <Attr Name="ImportTime" Val="1699850461"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top_module.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../nexy4_ddr_template/nexy4_ddr_template.srcs/sources_1/new/top_module.v"/>
        <Attr Name="ImportTime" Val="1698556018"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../Users/Turog/Downloads/ip.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/blk_mem_gen_0/ip.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_2/project_2.srcs/sources_1/ip/blk_mem_gen_0/ip.coe"/>
        <Attr Name="ImportTime" Val="1699864685"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_module_fpga"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Downloads/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Users/Turog/Downloads/Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1698555223"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/Downloads/Nexys4DDR_Master.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PPRDIR/../../nexy4_ddr_template/nexy4_ddr_template.srcs/utils_1/imports/synth_1/top_module.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
</GenRun>
