{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "tb_mul_32bits": [
        "tb_mul_32bits",
        "QHDAD",
        "module",
        4
    ],
    "bits_mul": [
        "bits_mul",
        "BzZS6",
        "module",
        5
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}