TimeQuest Timing Analyzer report for SPI_Master_Device
Tue Mar 24 04:02:56 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 12. Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 15. Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'iCLK_50'
 17. Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 28. Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 29. Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 31. Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'
 32. Fast Model Minimum Pulse Width: 'iCLK_50'
 33. Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[1]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SPI_Master_Device                                                  ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                       ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+
; Clock Name                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                     ; Targets                                      ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; iCLK_50 ; CLK_PLL_inst|altpll_component|pll|inclk[0] ; { CLK_PLL_inst|altpll_component|pll|clk[0] } ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; Generated ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 5         ; 2           ;       ;        ;           ;            ; false    ; iCLK_50 ; CLK_PLL_inst|altpll_component|pll|inclk[0] ; { CLK_PLL_inst|altpll_component|pll|clk[1] } ;
; iCLK_50                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                            ; { iCLK_50 }                                  ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 200.56 MHz ; 200.56 MHz      ; CLK_PLL_inst|altpll_component|pll|clk[1] ;      ;
; 325.31 MHz ; 325.31 MHz      ; CLK_PLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 9.063  ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 16.926 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.519 ; 0.000         ;
+------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; iCLK_50                                  ; 10.000 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 24.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                          ;
+--------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 9.063  ; cnt[19]                               ; master:SPI_MASTER_INSTANT|CSbar       ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.973      ;
; 45.014 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 5.029      ;
; 45.014 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 5.029      ;
; 45.014 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 5.029      ;
; 45.014 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 5.029      ;
; 45.014 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 5.029      ;
; 45.014 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 5.029      ;
; 45.014 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 5.029      ;
; 45.014 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 5.029      ;
; 45.080 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 4.963      ;
; 45.080 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 4.963      ;
; 45.080 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 4.963      ;
; 45.080 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 4.963      ;
; 45.080 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 4.963      ;
; 45.080 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 4.963      ;
; 45.080 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 4.963      ;
; 45.080 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.007      ; 4.963      ;
; 45.270 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.793      ;
; 45.270 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.793      ;
; 45.270 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.793      ;
; 45.270 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.793      ;
; 45.270 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.793      ;
; 45.270 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.793      ;
; 45.270 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.793      ;
; 45.270 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.793      ;
; 45.336 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.727      ;
; 45.336 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.727      ;
; 45.336 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.727      ;
; 45.336 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.727      ;
; 45.336 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.727      ;
; 45.336 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.727      ;
; 45.336 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.727      ;
; 45.336 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.027      ; 4.727      ;
; 48.085 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.951      ;
; 48.135 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.901      ;
; 48.148 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.888      ;
; 48.148 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.888      ;
; 48.148 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.888      ;
; 48.148 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.888      ;
; 48.148 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.888      ;
; 48.155 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.881      ;
; 48.166 ; master:SPI_MASTER_INSTANT|data_in[7]  ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.020      ; 1.890      ;
; 48.219 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.817      ;
; 48.230 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.806      ;
; 48.230 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.806      ;
; 48.230 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.806      ;
; 48.230 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.806      ;
; 48.230 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.806      ;
; 48.317 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.719      ;
; 48.334 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.702      ;
; 48.405 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.631      ;
; 48.447 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.589      ;
; 48.475 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.561      ;
; 48.476 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.560      ;
; 48.518 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.518      ;
; 48.546 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.490      ;
; 48.547 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.489      ;
; 48.582 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.454      ;
; 48.589 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.447      ;
; 48.932 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.104      ;
; 48.933 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.103      ;
; 48.935 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.101      ;
; 48.965 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.071      ;
; 48.972 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 1.064      ;
; 49.086 ; master:SPI_MASTER_INSTANT|data_in[0]  ; master:SPI_MASTER_INSTANT|DATA[0]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.950      ;
; 49.086 ; master:SPI_MASTER_INSTANT|data_in[0]  ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.950      ;
; 49.087 ; master:SPI_MASTER_INSTANT|data_in[6]  ; master:SPI_MASTER_INSTANT|DATA[6]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.949      ;
; 49.089 ; master:SPI_MASTER_INSTANT|data_in[4]  ; master:SPI_MASTER_INSTANT|DATA[4]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.947      ;
; 49.089 ; master:SPI_MASTER_INSTANT|data_in[4]  ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.947      ;
; 49.094 ; master:SPI_MASTER_INSTANT|data_in[6]  ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.942      ;
; 49.097 ; master:SPI_MASTER_INSTANT|data_in[8]  ; master:SPI_MASTER_INSTANT|DATA[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.939      ;
; 49.097 ; master:SPI_MASTER_INSTANT|data_in[8]  ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.939      ;
; 49.098 ; master:SPI_MASTER_INSTANT|data_in[11] ; master:SPI_MASTER_INSTANT|DATA[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.938      ;
; 49.099 ; master:SPI_MASTER_INSTANT|data_in[11] ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.937      ;
; 49.104 ; master:SPI_MASTER_INSTANT|data_in[14] ; master:SPI_MASTER_INSTANT|DATA[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.932      ;
; 49.105 ; master:SPI_MASTER_INSTANT|data_in[14] ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.931      ;
; 49.235 ; master:SPI_MASTER_INSTANT|data_in[9]  ; master:SPI_MASTER_INSTANT|DATA[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.801      ;
; 49.236 ; master:SPI_MASTER_INSTANT|data_in[10] ; master:SPI_MASTER_INSTANT|DATA[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.800      ;
; 49.236 ; master:SPI_MASTER_INSTANT|data_in[10] ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.800      ;
; 49.238 ; master:SPI_MASTER_INSTANT|data_in[9]  ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.798      ;
; 49.238 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|FIN         ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.798      ;
; 49.239 ; master:SPI_MASTER_INSTANT|data_in[7]  ; master:SPI_MASTER_INSTANT|DATA[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.797      ;
; 49.239 ; master:SPI_MASTER_INSTANT|data_in[15] ; master:SPI_MASTER_INSTANT|DATA[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.797      ;
; 49.240 ; master:SPI_MASTER_INSTANT|data_in[2]  ; master:SPI_MASTER_INSTANT|DATA[2]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.796      ;
; 49.240 ; master:SPI_MASTER_INSTANT|data_in[3]  ; master:SPI_MASTER_INSTANT|DATA[3]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.796      ;
; 49.240 ; master:SPI_MASTER_INSTANT|data_in[3]  ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.796      ;
; 49.241 ; master:SPI_MASTER_INSTANT|data_in[1]  ; master:SPI_MASTER_INSTANT|DATA[1]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.795      ;
; 49.241 ; master:SPI_MASTER_INSTANT|data_in[2]  ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.795      ;
; 49.242 ; master:SPI_MASTER_INSTANT|data_in[1]  ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.794      ;
; 49.242 ; master:SPI_MASTER_INSTANT|counter[4]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.794      ;
; 49.244 ; master:SPI_MASTER_INSTANT|counter[4]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.792      ;
; 49.245 ; master:SPI_MASTER_INSTANT|data_in[12] ; master:SPI_MASTER_INSTANT|DATA[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.791      ;
; 49.245 ; master:SPI_MASTER_INSTANT|data_in[13] ; master:SPI_MASTER_INSTANT|DATA[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.791      ;
; 49.245 ; master:SPI_MASTER_INSTANT|data_in[13] ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.791      ;
; 49.246 ; master:SPI_MASTER_INSTANT|data_in[5]  ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.790      ;
; 49.247 ; master:SPI_MASTER_INSTANT|data_in[5]  ; master:SPI_MASTER_INSTANT|DATA[5]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.789      ;
; 49.251 ; master:SPI_MASTER_INSTANT|data_in[12] ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.785      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 16.926 ; cnt[0]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 3.119      ;
; 16.997 ; cnt[0]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 3.048      ;
; 17.146 ; cnt[1]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.899      ;
; 17.156 ; cnt[0]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.889      ;
; 17.217 ; cnt[1]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.828      ;
; 17.227 ; cnt[0]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.818      ;
; 17.263 ; cnt[2]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.782      ;
; 17.298 ; cnt[0]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.747      ;
; 17.334 ; cnt[2]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.711      ;
; 17.369 ; cnt[0]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.676      ;
; 17.374 ; cnt[3]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.671      ;
; 17.376 ; cnt[1]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.669      ;
; 17.405 ; cnt[4]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.640      ;
; 17.440 ; cnt[0]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.605      ;
; 17.445 ; cnt[3]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.600      ;
; 17.447 ; cnt[1]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.598      ;
; 17.476 ; cnt[4]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.569      ;
; 17.493 ; cnt[2]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.552      ;
; 17.511 ; cnt[0]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.534      ;
; 17.515 ; cnt[5]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.530      ;
; 17.518 ; cnt[1]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.527      ;
; 17.547 ; cnt[6]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.498      ;
; 17.564 ; cnt[2]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.481      ;
; 17.582 ; cnt[0]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.463      ;
; 17.586 ; cnt[5]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.459      ;
; 17.589 ; cnt[1]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.456      ;
; 17.604 ; cnt[3]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.441      ;
; 17.618 ; cnt[6]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.427      ;
; 17.635 ; cnt[4]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.410      ;
; 17.635 ; cnt[2]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.410      ;
; 17.653 ; cnt[0]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.392      ;
; 17.653 ; cnt[7]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.392      ;
; 17.660 ; cnt[1]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.385      ;
; 17.675 ; cnt[3]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.370      ;
; 17.706 ; cnt[4]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.339      ;
; 17.706 ; cnt[2]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.339      ;
; 17.724 ; cnt[8]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.321      ;
; 17.724 ; cnt[7]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.321      ;
; 17.731 ; cnt[1]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.314      ;
; 17.745 ; cnt[5]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.300      ;
; 17.746 ; cnt[3]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.299      ;
; 17.777 ; cnt[6]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.268      ;
; 17.777 ; cnt[4]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.268      ;
; 17.777 ; cnt[2]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.268      ;
; 17.778 ; cnt[9]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.267      ;
; 17.790 ; cnt[0]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.246      ;
; 17.795 ; cnt[8]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.250      ;
; 17.802 ; cnt[1]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.243      ;
; 17.816 ; cnt[5]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.229      ;
; 17.817 ; cnt[3]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.228      ;
; 17.848 ; cnt[6]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.197      ;
; 17.848 ; cnt[4]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.197      ;
; 17.848 ; cnt[2]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.197      ;
; 17.849 ; cnt[9]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.196      ;
; 17.861 ; cnt[0]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.175      ;
; 17.873 ; cnt[1]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.172      ;
; 17.883 ; cnt[7]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.162      ;
; 17.887 ; cnt[5]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.158      ;
; 17.888 ; cnt[3]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.157      ;
; 17.919 ; cnt[6]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.126      ;
; 17.919 ; cnt[4]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.126      ;
; 17.919 ; cnt[2]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.126      ;
; 17.932 ; cnt[0]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.104      ;
; 17.943 ; cnt[10]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.093      ;
; 17.954 ; cnt[8]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.091      ;
; 17.954 ; cnt[7]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.091      ;
; 17.958 ; cnt[5]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.087      ;
; 17.959 ; cnt[3]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.086      ;
; 17.990 ; cnt[6]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.055      ;
; 17.990 ; cnt[4]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.055      ;
; 17.990 ; cnt[2]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.055      ;
; 18.003 ; cnt[0]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.033      ;
; 18.008 ; cnt[9]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.037      ;
; 18.010 ; cnt[11]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.026      ;
; 18.010 ; cnt[1]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.026      ;
; 18.014 ; cnt[10]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.022      ;
; 18.025 ; cnt[8]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.020      ;
; 18.025 ; cnt[7]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.020      ;
; 18.029 ; cnt[5]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.016      ;
; 18.030 ; cnt[3]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 2.015      ;
; 18.061 ; cnt[6]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.984      ;
; 18.061 ; cnt[4]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.984      ;
; 18.074 ; cnt[0]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.962      ;
; 18.074 ; cnt[12]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.962      ;
; 18.079 ; cnt[9]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.966      ;
; 18.081 ; cnt[11]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.955      ;
; 18.081 ; cnt[1]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.955      ;
; 18.096 ; cnt[8]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.949      ;
; 18.096 ; cnt[7]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.949      ;
; 18.100 ; cnt[5]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.945      ;
; 18.101 ; cnt[3]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.944      ;
; 18.110 ; cnt[13]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.926      ;
; 18.127 ; cnt[2]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.909      ;
; 18.132 ; cnt[6]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.913      ;
; 18.132 ; cnt[4]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.913      ;
; 18.145 ; cnt[0]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.891      ;
; 18.145 ; cnt[12]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.891      ;
; 18.150 ; cnt[9]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.895      ;
; 18.152 ; cnt[1]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.884      ;
; 18.167 ; cnt[8]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.009      ; 1.878      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.391 ; cnt[0]    ; cnt[0]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; cnt[19]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.788 ; cnt[1]    ; cnt[1]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; cnt[10]   ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.792 ; cnt[11]   ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.058      ;
; 0.794 ; cnt[3]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; cnt[5]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; cnt[7]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[8]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[9]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[12]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[14]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; cnt[17]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.820 ; cnt[18]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.831 ; cnt[2]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; cnt[4]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; cnt[6]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; cnt[13]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; cnt[15]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; cnt[16]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 1.006 ; cnt[0]    ; cnt[1]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 1.171 ; cnt[10]   ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.437      ;
; 1.175 ; cnt[11]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.441      ;
; 1.177 ; cnt[3]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.178 ; cnt[5]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.182 ; cnt[7]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; cnt[8]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; cnt[12]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; cnt[14]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.448      ;
; 1.206 ; cnt[18]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.217 ; cnt[2]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; cnt[4]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; cnt[6]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; cnt[13]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; cnt[16]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; cnt[15]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.242 ; cnt[10]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.246 ; cnt[11]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.512      ;
; 1.248 ; cnt[3]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; cnt[5]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.253 ; cnt[7]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; cnt[12]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; cnt[14]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.263 ; cnt[1]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.265 ; cnt[9]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.540      ;
; 1.274 ; cnt[17]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.288 ; cnt[2]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; cnt[4]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; cnt[6]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; cnt[13]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.289 ; cnt[15]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.555      ;
; 1.313 ; cnt[10]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.579      ;
; 1.317 ; cnt[11]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.583      ;
; 1.319 ; cnt[8]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.594      ;
; 1.319 ; cnt[3]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.585      ;
; 1.320 ; cnt[5]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.324 ; cnt[12]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; cnt[14]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.334 ; cnt[1]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.336 ; cnt[9]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.611      ;
; 1.345 ; cnt[17]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
; 1.359 ; cnt[2]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; cnt[4]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; cnt[6]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; cnt[13]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.377 ; cnt[16]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.643      ;
; 1.384 ; cnt[10]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.650      ;
; 1.388 ; cnt[11]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.654      ;
; 1.390 ; cnt[7]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.665      ;
; 1.390 ; cnt[8]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.665      ;
; 1.390 ; cnt[3]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.656      ;
; 1.391 ; cnt[5]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.657      ;
; 1.395 ; cnt[12]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.661      ;
; 1.405 ; cnt[1]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.671      ;
; 1.407 ; cnt[9]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.682      ;
; 1.430 ; cnt[2]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; cnt[4]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.430 ; cnt[13]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.448 ; cnt[16]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.714      ;
; 1.448 ; cnt[15]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.714      ;
; 1.455 ; cnt[10]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.721      ;
; 1.459 ; cnt[11]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.725      ;
; 1.461 ; cnt[7]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.736      ;
; 1.461 ; cnt[8]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.736      ;
; 1.461 ; cnt[3]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.466 ; cnt[12]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.732      ;
; 1.476 ; cnt[1]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.478 ; cnt[9]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.753      ;
; 1.483 ; cnt[0]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; cnt[14]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.496 ; cnt[6]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.771      ;
; 1.501 ; cnt[2]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.501 ; cnt[4]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.519 ; cnt[15]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.526 ; cnt[10]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.792      ;
; 1.528 ; cnt[5]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.803      ;
; 1.530 ; cnt[11]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.532 ; cnt[7]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.807      ;
; 1.532 ; cnt[8]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.807      ;
; 1.532 ; cnt[3]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.798      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                          ;
+-------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.519 ; master:SPI_MASTER_INSTANT|data_in[12] ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.785      ;
; 0.523 ; master:SPI_MASTER_INSTANT|data_in[5]  ; master:SPI_MASTER_INSTANT|DATA[5]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; master:SPI_MASTER_INSTANT|data_in[5]  ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; master:SPI_MASTER_INSTANT|data_in[12] ; master:SPI_MASTER_INSTANT|DATA[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; master:SPI_MASTER_INSTANT|data_in[13] ; master:SPI_MASTER_INSTANT|DATA[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; master:SPI_MASTER_INSTANT|data_in[13] ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; master:SPI_MASTER_INSTANT|counter[4]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; master:SPI_MASTER_INSTANT|counter[4]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; master:SPI_MASTER_INSTANT|data_in[1]  ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; master:SPI_MASTER_INSTANT|data_in[1]  ; master:SPI_MASTER_INSTANT|DATA[1]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; master:SPI_MASTER_INSTANT|data_in[2]  ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; master:SPI_MASTER_INSTANT|data_in[2]  ; master:SPI_MASTER_INSTANT|DATA[2]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; master:SPI_MASTER_INSTANT|data_in[3]  ; master:SPI_MASTER_INSTANT|DATA[3]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; master:SPI_MASTER_INSTANT|data_in[3]  ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; master:SPI_MASTER_INSTANT|data_in[7]  ; master:SPI_MASTER_INSTANT|DATA[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; master:SPI_MASTER_INSTANT|data_in[15] ; master:SPI_MASTER_INSTANT|DATA[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; master:SPI_MASTER_INSTANT|data_in[9]  ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|FIN         ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; master:SPI_MASTER_INSTANT|data_in[10] ; master:SPI_MASTER_INSTANT|DATA[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; master:SPI_MASTER_INSTANT|data_in[10] ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; master:SPI_MASTER_INSTANT|data_in[9]  ; master:SPI_MASTER_INSTANT|DATA[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.801      ;
; 0.665 ; master:SPI_MASTER_INSTANT|data_in[14] ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; master:SPI_MASTER_INSTANT|data_in[14] ; master:SPI_MASTER_INSTANT|DATA[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.932      ;
; 0.671 ; master:SPI_MASTER_INSTANT|data_in[11] ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; master:SPI_MASTER_INSTANT|data_in[11] ; master:SPI_MASTER_INSTANT|DATA[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.673 ; master:SPI_MASTER_INSTANT|data_in[8]  ; master:SPI_MASTER_INSTANT|DATA[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.939      ;
; 0.673 ; master:SPI_MASTER_INSTANT|data_in[8]  ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.939      ;
; 0.676 ; master:SPI_MASTER_INSTANT|data_in[6]  ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.942      ;
; 0.681 ; master:SPI_MASTER_INSTANT|data_in[4]  ; master:SPI_MASTER_INSTANT|DATA[4]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.947      ;
; 0.681 ; master:SPI_MASTER_INSTANT|data_in[4]  ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.947      ;
; 0.683 ; master:SPI_MASTER_INSTANT|data_in[6]  ; master:SPI_MASTER_INSTANT|DATA[6]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.949      ;
; 0.684 ; master:SPI_MASTER_INSTANT|data_in[0]  ; master:SPI_MASTER_INSTANT|DATA[0]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.950      ;
; 0.684 ; master:SPI_MASTER_INSTANT|data_in[0]  ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.950      ;
; 0.707 ; cnt[19]                               ; master:SPI_MASTER_INSTANT|CSbar       ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.973      ;
; 0.784 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.050      ;
; 0.784 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.050      ;
; 0.784 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.050      ;
; 0.784 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.050      ;
; 0.784 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.050      ;
; 0.798 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.064      ;
; 0.805 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.071      ;
; 0.835 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 1.181 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.447      ;
; 1.188 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.454      ;
; 1.223 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.490      ;
; 1.252 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.518      ;
; 1.294 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.560      ;
; 1.295 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.561      ;
; 1.323 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.589      ;
; 1.365 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.631      ;
; 1.371 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.637      ;
; 1.436 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.702      ;
; 1.453 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.719      ;
; 1.551 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.817      ;
; 1.604 ; master:SPI_MASTER_INSTANT|data_in[7]  ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 1.890      ;
; 1.622 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.888      ;
; 1.622 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.888      ;
; 1.622 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.888      ;
; 1.622 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.888      ;
; 1.622 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.888      ;
; 1.635 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.901      ;
; 1.685 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.951      ;
; 4.434 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.727      ;
; 4.434 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.727      ;
; 4.434 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.727      ;
; 4.434 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.727      ;
; 4.434 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.727      ;
; 4.434 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.727      ;
; 4.434 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.727      ;
; 4.434 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.727      ;
; 4.500 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.793      ;
; 4.500 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.793      ;
; 4.500 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.793      ;
; 4.500 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.793      ;
; 4.500 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.793      ;
; 4.500 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.793      ;
; 4.500 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.793      ;
; 4.500 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.793      ;
; 4.690 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.963      ;
; 4.690 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.963      ;
; 4.690 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.963      ;
; 4.690 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.963      ;
; 4.690 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.963      ;
; 4.690 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.963      ;
; 4.690 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.963      ;
; 4.690 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.963      ;
; 4.756 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.029      ;
; 4.756 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.029      ;
; 4.756 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.029      ;
; 4.756 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.029      ;
; 4.756 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.029      ;
; 4.756 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.029      ;
; 4.756 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.029      ;
; 4.756 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 5.029      ;
+-------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]                                               ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]|clk                                           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|CSbar                      ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|CSbar                      ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[10]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[10]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[11]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[11]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[12]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[12]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[13]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[13]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[14]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[14]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[15]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[15]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[2]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[2]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[3]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[3]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[4]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[4]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[5]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[5]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[6]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[6]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[7]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[7]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[8]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[8]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[9]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[9]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|FIN                        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|FIN                        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[0]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[0]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[1]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[1]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[2]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[2]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[3]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[3]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[4]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[4]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[0]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[0]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[10]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[10]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[11]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[11]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[12]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[12]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[13]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[13]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[14]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[14]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[15]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[15]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[1]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[1]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[2]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[2]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[3]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[3]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[4]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[4]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[5]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[5]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[6]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[6]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[7]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[7]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[8]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[8]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[9]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[9]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|finished                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|finished                   ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; CLK_PLL_inst|altpll_component|_clk1~clkctrl|inclk[0] ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; CLK_PLL_inst|altpll_component|_clk1~clkctrl|inclk[0] ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; CLK_PLL_inst|altpll_component|_clk1~clkctrl|outclk   ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; CLK_PLL_inst|altpll_component|_clk1~clkctrl|outclk   ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|CSbar|clk                         ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|CSbar|clk                         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[0]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[0]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[10]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[10]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[11]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[11]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[12]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[12]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[13]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[13]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[14]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[14]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[15]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[15]|clk                      ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 9.058 ; 9.058 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; 9.058 ; 9.058 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+------------+--------+--------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+------------+------------+--------+--------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; -8.828 ; -8.828 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; -8.828 ; -8.828 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+--------+--------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 6.694 ; 6.694 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 6.694 ; 6.694 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 2.649 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 3.562 ; 3.562 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 3.562 ; 3.562 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 5.057 ; 5.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 4.350 ; 4.350 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 3.892 ; 3.892 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 3.894 ; 3.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 3.895 ; 3.895 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 4.123 ; 4.123 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 3.893 ; 3.893 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 4.109 ; 4.109 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 4.398 ; 4.398 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 5.057 ; 5.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 4.794 ; 4.794 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 4.547 ; 4.547 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 4.540 ; 4.540 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[12] ; iCLK_50    ; 4.068 ; 4.068 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[13] ; iCLK_50    ; 4.319 ; 4.319 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[14] ; iCLK_50    ; 4.333 ; 4.333 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[15] ; iCLK_50    ; 4.336 ; 4.336 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 2.649 ; 6.694 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 6.694 ; 6.694 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 2.649 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 3.562 ; 3.562 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 3.562 ; 3.562 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 3.892 ; 3.892 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 4.350 ; 4.350 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 3.892 ; 3.892 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 3.894 ; 3.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 3.895 ; 3.895 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 4.123 ; 4.123 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 3.893 ; 3.893 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 4.109 ; 4.109 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 4.398 ; 4.398 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 5.057 ; 5.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 4.794 ; 4.794 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 4.547 ; 4.547 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 4.540 ; 4.540 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[12] ; iCLK_50    ; 4.068 ; 4.068 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[13] ; iCLK_50    ; 4.319 ; 4.319 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[14] ; iCLK_50    ; 4.333 ; 4.333 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[15] ; iCLK_50    ; 4.336 ; 4.336 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 9.539  ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 18.543 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.239 ; 0.000         ;
+------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; iCLK_50                                  ; 10.000 ; 0.000         ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; 24.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                          ;
+--------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 9.539  ; cnt[19]                               ; master:SPI_MASTER_INSTANT|CSbar       ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.493      ;
; 47.501 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.537      ;
; 47.501 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.537      ;
; 47.501 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.537      ;
; 47.501 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.537      ;
; 47.501 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.537      ;
; 47.501 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.537      ;
; 47.501 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.537      ;
; 47.501 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.537      ;
; 47.545 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.493      ;
; 47.545 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.493      ;
; 47.545 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.493      ;
; 47.545 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.493      ;
; 47.545 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.493      ;
; 47.545 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.493      ;
; 47.545 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.493      ;
; 47.545 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.006      ; 2.493      ;
; 47.629 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.428      ;
; 47.629 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.428      ;
; 47.629 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.428      ;
; 47.629 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.428      ;
; 47.629 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.428      ;
; 47.629 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.428      ;
; 47.629 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.428      ;
; 47.629 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.428      ;
; 47.673 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.384      ;
; 47.673 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.384      ;
; 47.673 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.384      ;
; 47.673 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.384      ;
; 47.673 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.384      ;
; 47.673 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.384      ;
; 47.673 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.384      ;
; 47.673 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.025      ; 2.384      ;
; 49.070 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.962      ;
; 49.070 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.962      ;
; 49.070 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.962      ;
; 49.070 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.962      ;
; 49.070 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.962      ;
; 49.108 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.924      ;
; 49.108 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.924      ;
; 49.108 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.924      ;
; 49.108 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.924      ;
; 49.108 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.924      ;
; 49.123 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.909      ;
; 49.142 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.890      ;
; 49.166 ; master:SPI_MASTER_INSTANT|data_in[7]  ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.019      ; 0.885      ;
; 49.172 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.860      ;
; 49.205 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.827      ;
; 49.223 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.809      ;
; 49.262 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.770      ;
; 49.297 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.735      ;
; 49.315 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.717      ;
; 49.332 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.700      ;
; 49.332 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.700      ;
; 49.350 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.682      ;
; 49.367 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.665      ;
; 49.367 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.665      ;
; 49.382 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.650      ;
; 49.385 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.647      ;
; 49.507 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.525      ;
; 49.507 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.525      ;
; 49.510 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.522      ;
; 49.520 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.512      ;
; 49.523 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.509      ;
; 49.537 ; master:SPI_MASTER_INSTANT|data_in[0]  ; master:SPI_MASTER_INSTANT|DATA[0]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.495      ;
; 49.537 ; master:SPI_MASTER_INSTANT|data_in[0]  ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.495      ;
; 49.538 ; master:SPI_MASTER_INSTANT|data_in[6]  ; master:SPI_MASTER_INSTANT|DATA[6]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.494      ;
; 49.539 ; master:SPI_MASTER_INSTANT|data_in[4]  ; master:SPI_MASTER_INSTANT|DATA[4]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.493      ;
; 49.539 ; master:SPI_MASTER_INSTANT|data_in[4]  ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.493      ;
; 49.545 ; master:SPI_MASTER_INSTANT|data_in[6]  ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.487      ;
; 49.545 ; master:SPI_MASTER_INSTANT|data_in[8]  ; master:SPI_MASTER_INSTANT|DATA[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.487      ;
; 49.546 ; master:SPI_MASTER_INSTANT|data_in[8]  ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.486      ;
; 49.546 ; master:SPI_MASTER_INSTANT|data_in[11] ; master:SPI_MASTER_INSTANT|DATA[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.486      ;
; 49.548 ; master:SPI_MASTER_INSTANT|data_in[11] ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.484      ;
; 49.548 ; master:SPI_MASTER_INSTANT|data_in[14] ; master:SPI_MASTER_INSTANT|DATA[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.484      ;
; 49.552 ; master:SPI_MASTER_INSTANT|data_in[14] ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.480      ;
; 49.630 ; master:SPI_MASTER_INSTANT|data_in[9]  ; master:SPI_MASTER_INSTANT|DATA[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.402      ;
; 49.631 ; master:SPI_MASTER_INSTANT|data_in[10] ; master:SPI_MASTER_INSTANT|DATA[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.401      ;
; 49.631 ; master:SPI_MASTER_INSTANT|data_in[10] ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.401      ;
; 49.632 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|FIN         ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.400      ;
; 49.633 ; master:SPI_MASTER_INSTANT|data_in[1]  ; master:SPI_MASTER_INSTANT|DATA[1]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.399      ;
; 49.633 ; master:SPI_MASTER_INSTANT|data_in[1]  ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.399      ;
; 49.633 ; master:SPI_MASTER_INSTANT|data_in[2]  ; master:SPI_MASTER_INSTANT|DATA[2]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.399      ;
; 49.633 ; master:SPI_MASTER_INSTANT|data_in[3]  ; master:SPI_MASTER_INSTANT|DATA[3]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.399      ;
; 49.633 ; master:SPI_MASTER_INSTANT|data_in[9]  ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.399      ;
; 49.633 ; master:SPI_MASTER_INSTANT|data_in[15] ; master:SPI_MASTER_INSTANT|DATA[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.399      ;
; 49.634 ; master:SPI_MASTER_INSTANT|data_in[2]  ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.398      ;
; 49.634 ; master:SPI_MASTER_INSTANT|data_in[3]  ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.398      ;
; 49.635 ; master:SPI_MASTER_INSTANT|data_in[7]  ; master:SPI_MASTER_INSTANT|DATA[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.397      ;
; 49.635 ; master:SPI_MASTER_INSTANT|data_in[12] ; master:SPI_MASTER_INSTANT|DATA[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.397      ;
; 49.635 ; master:SPI_MASTER_INSTANT|data_in[13] ; master:SPI_MASTER_INSTANT|DATA[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.397      ;
; 49.635 ; master:SPI_MASTER_INSTANT|data_in[13] ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.397      ;
; 49.635 ; master:SPI_MASTER_INSTANT|counter[4]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.397      ;
; 49.637 ; master:SPI_MASTER_INSTANT|data_in[5]  ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.395      ;
; 49.637 ; master:SPI_MASTER_INSTANT|counter[4]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.395      ;
; 49.638 ; master:SPI_MASTER_INSTANT|data_in[5]  ; master:SPI_MASTER_INSTANT|DATA[5]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.394      ;
; 49.641 ; master:SPI_MASTER_INSTANT|data_in[12] ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 50.000       ; 0.000      ; 0.391      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 18.543 ; cnt[0]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.499      ;
; 18.578 ; cnt[0]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.464      ;
; 18.637 ; cnt[1]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.405      ;
; 18.672 ; cnt[0]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.370      ;
; 18.672 ; cnt[1]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.370      ;
; 18.707 ; cnt[0]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.335      ;
; 18.710 ; cnt[2]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.332      ;
; 18.742 ; cnt[0]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.300      ;
; 18.745 ; cnt[2]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.297      ;
; 18.760 ; cnt[3]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.282      ;
; 18.766 ; cnt[1]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.276      ;
; 18.777 ; cnt[0]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.265      ;
; 18.780 ; cnt[4]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.262      ;
; 18.795 ; cnt[3]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.247      ;
; 18.801 ; cnt[1]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.241      ;
; 18.812 ; cnt[0]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.230      ;
; 18.815 ; cnt[4]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.227      ;
; 18.830 ; cnt[5]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.212      ;
; 18.836 ; cnt[1]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.206      ;
; 18.839 ; cnt[2]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.203      ;
; 18.847 ; cnt[0]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.195      ;
; 18.849 ; cnt[6]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.193      ;
; 18.865 ; cnt[5]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.177      ;
; 18.871 ; cnt[1]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.171      ;
; 18.874 ; cnt[2]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.168      ;
; 18.882 ; cnt[0]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.160      ;
; 18.884 ; cnt[6]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.158      ;
; 18.889 ; cnt[3]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.153      ;
; 18.897 ; cnt[7]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.145      ;
; 18.906 ; cnt[1]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.136      ;
; 18.909 ; cnt[4]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.133      ;
; 18.909 ; cnt[2]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.133      ;
; 18.917 ; cnt[0]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.125      ;
; 18.924 ; cnt[3]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.118      ;
; 18.932 ; cnt[8]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.110      ;
; 18.932 ; cnt[7]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.110      ;
; 18.941 ; cnt[1]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.101      ;
; 18.944 ; cnt[4]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.098      ;
; 18.944 ; cnt[2]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.098      ;
; 18.959 ; cnt[5]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.083      ;
; 18.959 ; cnt[3]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.083      ;
; 18.967 ; cnt[8]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.075      ;
; 18.972 ; cnt[9]    ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.070      ;
; 18.976 ; cnt[1]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.066      ;
; 18.978 ; cnt[6]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.064      ;
; 18.979 ; cnt[4]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.063      ;
; 18.979 ; cnt[2]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.063      ;
; 18.994 ; cnt[0]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.038      ;
; 18.994 ; cnt[5]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.048      ;
; 18.994 ; cnt[3]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.048      ;
; 19.007 ; cnt[9]    ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.035      ;
; 19.011 ; cnt[1]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.031      ;
; 19.013 ; cnt[6]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.029      ;
; 19.014 ; cnt[4]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.028      ;
; 19.014 ; cnt[2]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.028      ;
; 19.026 ; cnt[7]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.016      ;
; 19.029 ; cnt[0]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.003      ;
; 19.029 ; cnt[5]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.013      ;
; 19.029 ; cnt[3]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 1.013      ;
; 19.048 ; cnt[6]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.994      ;
; 19.049 ; cnt[4]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.993      ;
; 19.049 ; cnt[2]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.993      ;
; 19.050 ; cnt[10]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.982      ;
; 19.061 ; cnt[8]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.981      ;
; 19.061 ; cnt[7]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.981      ;
; 19.064 ; cnt[0]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.968      ;
; 19.064 ; cnt[5]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.978      ;
; 19.064 ; cnt[3]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.978      ;
; 19.083 ; cnt[11]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.949      ;
; 19.083 ; cnt[6]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.959      ;
; 19.084 ; cnt[4]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.958      ;
; 19.084 ; cnt[2]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.958      ;
; 19.085 ; cnt[10]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.947      ;
; 19.088 ; cnt[1]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.944      ;
; 19.096 ; cnt[8]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.946      ;
; 19.096 ; cnt[7]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.946      ;
; 19.099 ; cnt[0]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; cnt[5]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.943      ;
; 19.099 ; cnt[3]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.943      ;
; 19.101 ; cnt[9]    ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.941      ;
; 19.115 ; cnt[12]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.917      ;
; 19.118 ; cnt[11]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.914      ;
; 19.118 ; cnt[6]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.924      ;
; 19.119 ; cnt[4]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.923      ;
; 19.123 ; cnt[1]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.909      ;
; 19.131 ; cnt[8]    ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.911      ;
; 19.131 ; cnt[7]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.911      ;
; 19.134 ; cnt[0]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.898      ;
; 19.134 ; cnt[5]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.908      ;
; 19.134 ; cnt[3]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.908      ;
; 19.136 ; cnt[9]    ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.906      ;
; 19.137 ; cnt[13]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.895      ;
; 19.150 ; cnt[12]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.882      ;
; 19.153 ; cnt[6]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.889      ;
; 19.154 ; cnt[4]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.888      ;
; 19.158 ; cnt[1]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.874      ;
; 19.161 ; cnt[2]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.871      ;
; 19.166 ; cnt[8]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.876      ;
; 19.166 ; cnt[7]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 0.876      ;
; 19.169 ; cnt[0]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.863      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.215 ; cnt[0]    ; cnt[0]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; cnt[19]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.353 ; cnt[10]   ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; cnt[11]   ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; cnt[3]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; cnt[5]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; cnt[1]    ; cnt[1]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; cnt[12]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; cnt[7]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cnt[8]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cnt[9]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cnt[14]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; cnt[17]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.364 ; cnt[18]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; cnt[2]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; cnt[4]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; cnt[13]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; cnt[6]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; cnt[15]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; cnt[16]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.447 ; cnt[0]    ; cnt[1]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.599      ;
; 0.491 ; cnt[10]   ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; cnt[11]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; cnt[3]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; cnt[5]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; cnt[12]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; cnt[7]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; cnt[8]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; cnt[14]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.504 ; cnt[18]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.509 ; cnt[2]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; cnt[4]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; cnt[13]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; cnt[6]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; cnt[16]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; cnt[15]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.526 ; cnt[10]   ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; cnt[11]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; cnt[3]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; cnt[5]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; cnt[12]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; cnt[7]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; cnt[14]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; cnt[9]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.696      ;
; 0.544 ; cnt[2]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; cnt[4]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; cnt[13]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; cnt[6]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; cnt[15]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; cnt[1]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; cnt[17]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561 ; cnt[10]   ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; cnt[11]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; cnt[3]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; cnt[5]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; cnt[12]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; cnt[14]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; cnt[9]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.731      ;
; 0.574 ; cnt[8]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.736      ;
; 0.579 ; cnt[2]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; cnt[4]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; cnt[13]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; cnt[6]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; cnt[1]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; cnt[17]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.596 ; cnt[10]   ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; cnt[11]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; cnt[3]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; cnt[5]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; cnt[12]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; cnt[9]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.766      ;
; 0.604 ; cnt[16]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.609 ; cnt[8]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.771      ;
; 0.609 ; cnt[7]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.771      ;
; 0.614 ; cnt[2]    ; cnt[6]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; cnt[4]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; cnt[13]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.617 ; cnt[1]    ; cnt[4]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.631 ; cnt[10]   ; cnt[15] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.633 ; cnt[11]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; cnt[3]    ; cnt[8]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; cnt[12]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.639 ; cnt[9]    ; cnt[13] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.801      ;
; 0.639 ; cnt[16]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.639 ; cnt[15]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.641 ; cnt[0]    ; cnt[2]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.644 ; cnt[8]    ; cnt[12] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.806      ;
; 0.644 ; cnt[7]    ; cnt[11] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.806      ;
; 0.649 ; cnt[2]    ; cnt[7]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; cnt[4]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.652 ; cnt[1]    ; cnt[5]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.657 ; cnt[6]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.819      ;
; 0.661 ; cnt[14]   ; cnt[18] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.813      ;
; 0.666 ; cnt[10]   ; cnt[16] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; cnt[11]   ; cnt[17] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; cnt[3]    ; cnt[9]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.674 ; cnt[9]    ; cnt[14] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.836      ;
; 0.674 ; cnt[15]   ; cnt[19] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; cnt[0]    ; cnt[3]  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; cnt[5]    ; cnt[10] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 0.838      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                          ;
+-------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.239 ; master:SPI_MASTER_INSTANT|data_in[12] ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.242 ; master:SPI_MASTER_INSTANT|data_in[5]  ; master:SPI_MASTER_INSTANT|DATA[5]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; master:SPI_MASTER_INSTANT|counter[4]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; master:SPI_MASTER_INSTANT|data_in[5]  ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; master:SPI_MASTER_INSTANT|counter[4]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; master:SPI_MASTER_INSTANT|data_in[7]  ; master:SPI_MASTER_INSTANT|DATA[7]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; master:SPI_MASTER_INSTANT|data_in[12] ; master:SPI_MASTER_INSTANT|DATA[12]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; master:SPI_MASTER_INSTANT|data_in[13] ; master:SPI_MASTER_INSTANT|DATA[13]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; master:SPI_MASTER_INSTANT|data_in[13] ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; master:SPI_MASTER_INSTANT|data_in[2]  ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; master:SPI_MASTER_INSTANT|data_in[3]  ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; master:SPI_MASTER_INSTANT|data_in[1]  ; master:SPI_MASTER_INSTANT|DATA[1]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; master:SPI_MASTER_INSTANT|data_in[1]  ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; master:SPI_MASTER_INSTANT|data_in[2]  ; master:SPI_MASTER_INSTANT|DATA[2]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; master:SPI_MASTER_INSTANT|data_in[3]  ; master:SPI_MASTER_INSTANT|DATA[3]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; master:SPI_MASTER_INSTANT|data_in[9]  ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; master:SPI_MASTER_INSTANT|data_in[15] ; master:SPI_MASTER_INSTANT|DATA[15]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|FIN         ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; master:SPI_MASTER_INSTANT|data_in[10] ; master:SPI_MASTER_INSTANT|DATA[10]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; master:SPI_MASTER_INSTANT|data_in[10] ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; master:SPI_MASTER_INSTANT|data_in[9]  ; master:SPI_MASTER_INSTANT|DATA[9]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.328 ; master:SPI_MASTER_INSTANT|data_in[14] ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; master:SPI_MASTER_INSTANT|data_in[11] ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; master:SPI_MASTER_INSTANT|data_in[14] ; master:SPI_MASTER_INSTANT|DATA[14]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; master:SPI_MASTER_INSTANT|data_in[8]  ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.486      ;
; 0.334 ; master:SPI_MASTER_INSTANT|data_in[11] ; master:SPI_MASTER_INSTANT|DATA[11]    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; master:SPI_MASTER_INSTANT|data_in[6]  ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; master:SPI_MASTER_INSTANT|data_in[8]  ; master:SPI_MASTER_INSTANT|DATA[8]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.487      ;
; 0.341 ; cnt[19]                               ; master:SPI_MASTER_INSTANT|CSbar       ; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.493      ;
; 0.341 ; master:SPI_MASTER_INSTANT|data_in[4]  ; master:SPI_MASTER_INSTANT|DATA[4]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.493      ;
; 0.341 ; master:SPI_MASTER_INSTANT|data_in[4]  ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.493      ;
; 0.342 ; master:SPI_MASTER_INSTANT|data_in[6]  ; master:SPI_MASTER_INSTANT|DATA[6]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.494      ;
; 0.343 ; master:SPI_MASTER_INSTANT|data_in[0]  ; master:SPI_MASTER_INSTANT|DATA[0]     ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.495      ;
; 0.343 ; master:SPI_MASTER_INSTANT|data_in[0]  ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.495      ;
; 0.357 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.370 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.423 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.575      ;
; 0.423 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.575      ;
; 0.423 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.575      ;
; 0.423 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.575      ;
; 0.423 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.575      ;
; 0.495 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; master:SPI_MASTER_INSTANT|counter[3]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.513 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.530 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.682      ;
; 0.548 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.565 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.583 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.735      ;
; 0.618 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.771      ;
; 0.657 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.675 ; master:SPI_MASTER_INSTANT|counter[0]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.827      ;
; 0.714 ; master:SPI_MASTER_INSTANT|data_in[7]  ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 0.885      ;
; 0.738 ; master:SPI_MASTER_INSTANT|counter[1]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.890      ;
; 0.757 ; master:SPI_MASTER_INSTANT|counter[2]  ; master:SPI_MASTER_INSTANT|finished    ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.909      ;
; 0.810 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|counter[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.962      ;
; 2.207 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.384      ;
; 2.207 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.384      ;
; 2.207 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.384      ;
; 2.207 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.384      ;
; 2.207 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.384      ;
; 2.207 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.384      ;
; 2.207 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.384      ;
; 2.207 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.384      ;
; 2.251 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[8]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.428      ;
; 2.251 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[9]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.428      ;
; 2.251 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[10] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.428      ;
; 2.251 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[11] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.428      ;
; 2.251 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[12] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.428      ;
; 2.251 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[13] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.428      ;
; 2.251 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[14] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.428      ;
; 2.251 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[15] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.428      ;
; 2.335 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.493      ;
; 2.335 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.493      ;
; 2.335 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.493      ;
; 2.335 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.493      ;
; 2.335 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.493      ;
; 2.335 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.493      ;
; 2.335 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.493      ;
; 2.335 ; master:SPI_MASTER_INSTANT|CSbar       ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.493      ;
; 2.379 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[0]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.537      ;
; 2.379 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[1]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.537      ;
; 2.379 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[2]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.537      ;
; 2.379 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[3]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.537      ;
; 2.379 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[4]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.537      ;
; 2.379 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[5]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.537      ;
; 2.379 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[6]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.537      ;
; 2.379 ; master:SPI_MASTER_INSTANT|finished    ; master:SPI_MASTER_INSTANT|data_in[7]  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.537      ;
+-------+---------------------------------------+---------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[0]'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]                                              ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]                                              ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]                                               ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]                                               ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]                                               ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLK_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[0]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[10]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[11]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[12]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[13]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[14]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[15]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[16]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[17]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[18]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[19]|clk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[1]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[2]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[3]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[4]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[5]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[6]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[7]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[8]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]|clk                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; cnt[9]|clk                                           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLK_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                            ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_PLL_inst|altpll_component|pll|clk[1]'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|CSbar                      ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|CSbar                      ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[10]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[10]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[11]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[11]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[12]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[12]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[13]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[13]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[14]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[14]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[15]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[15]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[2]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[2]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[3]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[3]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[4]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[4]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[5]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[5]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[6]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[6]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[7]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[7]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[8]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[8]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[9]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|DATA[9]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|FIN                        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|FIN                        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[0]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[0]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[1]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[1]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[2]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[2]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[3]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[3]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[4]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|counter[4]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[0]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[0]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[10]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[10]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[11]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[11]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[12]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[12]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[13]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[13]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[14]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[14]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[15]                ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[15]                ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[1]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[1]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[2]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[2]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[3]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[3]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[4]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[4]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[5]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[5]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[6]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[6]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[7]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[7]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[8]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[8]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[9]                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|data_in[9]                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|finished                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; master:SPI_MASTER_INSTANT|finished                   ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; CLK_PLL_inst|altpll_component|_clk1~clkctrl|inclk[0] ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; CLK_PLL_inst|altpll_component|_clk1~clkctrl|inclk[0] ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; CLK_PLL_inst|altpll_component|_clk1~clkctrl|outclk   ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; CLK_PLL_inst|altpll_component|_clk1~clkctrl|outclk   ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|CSbar|clk                         ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|CSbar|clk                         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[0]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[0]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[10]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[10]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[11]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[11]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[12]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[12]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[13]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[13]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[14]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[14]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[15]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLK_PLL_inst|altpll_component|pll|clk[1] ; Rise       ; SPI_MASTER_INSTANT|DATA[15]|clk                      ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 5.185 ; 5.185 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; 5.185 ; 5.185 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+------------+--------+--------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+------------+------------+--------+--------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; -5.065 ; -5.065 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; -5.065 ; -5.065 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+--------+--------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 3.399 ; 3.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 3.399 ; 3.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 1.381 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 1.894 ; 1.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 1.894 ; 1.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 2.652 ; 2.652 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 2.322 ; 2.322 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 2.224 ; 2.224 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 2.214 ; 2.214 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 2.355 ; 2.355 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 2.652 ; 2.652 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 2.506 ; 2.506 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 2.393 ; 2.393 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 2.413 ; 2.413 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[12] ; iCLK_50    ; 2.173 ; 2.173 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[13] ; iCLK_50    ; 2.292 ; 2.292 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[14] ; iCLK_50    ; 2.303 ; 2.303 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[15] ; iCLK_50    ; 2.303 ; 2.303 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 1.381 ; 3.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 3.399 ; 3.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 1.381 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 1.894 ; 1.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 1.894 ; 1.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 2.322 ; 2.322 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 2.224 ; 2.224 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 2.214 ; 2.214 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 2.355 ; 2.355 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 2.652 ; 2.652 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 2.506 ; 2.506 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 2.393 ; 2.393 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 2.413 ; 2.413 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[12] ; iCLK_50    ; 2.173 ; 2.173 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[13] ; iCLK_50    ; 2.292 ; 2.292 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[14] ; iCLK_50    ; 2.303 ; 2.303 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[15] ; iCLK_50    ; 2.303 ; 2.303 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 9.063  ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  CLK_PLL_inst|altpll_component|pll|clk[0] ; 16.926 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  CLK_PLL_inst|altpll_component|pll|clk[1] ; 9.063  ; 0.239 ; N/A      ; N/A     ; 24.000              ;
;  iCLK_50                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  CLK_PLL_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  iCLK_50                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 9.058 ; 9.058 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; 9.058 ; 9.058 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+------------+------------+--------+--------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+------------+------------+--------+--------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; -5.065 ; -5.065 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[1] ; iCLK_50    ; -5.065 ; -5.065 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+--------+--------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 6.694 ; 6.694 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 6.694 ; 6.694 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 2.649 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 3.562 ; 3.562 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 3.562 ; 3.562 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 5.057 ; 5.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 4.350 ; 4.350 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 3.892 ; 3.892 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 3.894 ; 3.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 3.895 ; 3.895 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 4.123 ; 4.123 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 3.893 ; 3.893 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 4.109 ; 4.109 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 4.398 ; 4.398 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 5.057 ; 5.057 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 4.794 ; 4.794 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 4.547 ; 4.547 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 4.540 ; 4.540 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[12] ; iCLK_50    ; 4.068 ; 4.068 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[13] ; iCLK_50    ; 4.319 ; 4.319 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[14] ; iCLK_50    ; 4.333 ; 4.333 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[15] ; iCLK_50    ; 4.336 ; 4.336 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 2.649 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+------------+-------+-------+------------+------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+------------+------------+-------+-------+------------+------------------------------------------+
; GPIO_0[*]  ; iCLK_50    ; 1.381 ; 3.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[3] ; iCLK_50    ; 3.399 ; 3.399 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ; 1.381 ;       ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDG[*]   ; iCLK_50    ; 1.894 ; 1.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDG[7]  ; iCLK_50    ; 1.894 ; 1.894 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; oLEDR[*]   ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[0]  ; iCLK_50    ; 2.322 ; 2.322 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[1]  ; iCLK_50    ; 2.117 ; 2.117 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[2]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[3]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[4]  ; iCLK_50    ; 2.224 ; 2.224 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[5]  ; iCLK_50    ; 2.118 ; 2.118 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[6]  ; iCLK_50    ; 2.214 ; 2.214 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[7]  ; iCLK_50    ; 2.355 ; 2.355 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[8]  ; iCLK_50    ; 2.652 ; 2.652 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[9]  ; iCLK_50    ; 2.506 ; 2.506 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[10] ; iCLK_50    ; 2.393 ; 2.393 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[11] ; iCLK_50    ; 2.413 ; 2.413 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[12] ; iCLK_50    ; 2.173 ; 2.173 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[13] ; iCLK_50    ; 2.292 ; 2.292 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[14] ; iCLK_50    ; 2.303 ; 2.303 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  oLEDR[15] ; iCLK_50    ; 2.303 ; 2.303 ; Rise       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]  ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[5] ; iCLK_50    ;       ; 1.381 ; Fall       ; CLK_PLL_inst|altpll_component|pll|clk[1] ;
+------------+------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 210      ; 0        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 102      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[0] ; 210      ; 0        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[0] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; CLK_PLL_inst|altpll_component|pll|clk[1] ; CLK_PLL_inst|altpll_component|pll|clk[1] ; 102      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Mar 24 04:02:53 2015
Info: Command: quartus_sta SPI_Master_Device -c SPI_Master_Device
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_Master_Device.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {CLK_PLL_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {CLK_PLL_inst|altpll_component|pll|clk[0]} {CLK_PLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {CLK_PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {CLK_PLL_inst|altpll_component|pll|clk[1]} {CLK_PLL_inst|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 9.063
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.063         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    16.926         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.519         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    24.000         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 9.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.539         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    18.543         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.239         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 CLK_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    24.000         0.000 CLK_PLL_inst|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Tue Mar 24 04:02:56 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


