{
  "module_name": "tpc3_qm_regs.h",
  "hash_id": "2cc0e39234fa45eb7f9064eefdc47bdf4002f9a83b3debb25b6f530441c1c2fc",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/tpc3_qm_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_TPC3_QM_REGS_H_\n#define ASIC_REG_TPC3_QM_REGS_H_\n\n \n\n#define mmTPC3_QM_GLBL_CFG0                                          0xEC8000\n\n#define mmTPC3_QM_GLBL_CFG1                                          0xEC8004\n\n#define mmTPC3_QM_GLBL_PROT                                          0xEC8008\n\n#define mmTPC3_QM_GLBL_ERR_CFG                                       0xEC800C\n\n#define mmTPC3_QM_GLBL_ERR_ADDR_LO                                   0xEC8010\n\n#define mmTPC3_QM_GLBL_ERR_ADDR_HI                                   0xEC8014\n\n#define mmTPC3_QM_GLBL_ERR_WDATA                                     0xEC8018\n\n#define mmTPC3_QM_GLBL_SECURE_PROPS                                  0xEC801C\n\n#define mmTPC3_QM_GLBL_NON_SECURE_PROPS                              0xEC8020\n\n#define mmTPC3_QM_GLBL_STS0                                          0xEC8024\n\n#define mmTPC3_QM_GLBL_STS1                                          0xEC8028\n\n#define mmTPC3_QM_PQ_BASE_LO                                         0xEC8060\n\n#define mmTPC3_QM_PQ_BASE_HI                                         0xEC8064\n\n#define mmTPC3_QM_PQ_SIZE                                            0xEC8068\n\n#define mmTPC3_QM_PQ_PI                                              0xEC806C\n\n#define mmTPC3_QM_PQ_CI                                              0xEC8070\n\n#define mmTPC3_QM_PQ_CFG0                                            0xEC8074\n\n#define mmTPC3_QM_PQ_CFG1                                            0xEC8078\n\n#define mmTPC3_QM_PQ_ARUSER                                          0xEC807C\n\n#define mmTPC3_QM_PQ_PUSH0                                           0xEC8080\n\n#define mmTPC3_QM_PQ_PUSH1                                           0xEC8084\n\n#define mmTPC3_QM_PQ_PUSH2                                           0xEC8088\n\n#define mmTPC3_QM_PQ_PUSH3                                           0xEC808C\n\n#define mmTPC3_QM_PQ_STS0                                            0xEC8090\n\n#define mmTPC3_QM_PQ_STS1                                            0xEC8094\n\n#define mmTPC3_QM_PQ_RD_RATE_LIM_EN                                  0xEC80A0\n\n#define mmTPC3_QM_PQ_RD_RATE_LIM_RST_TOKEN                           0xEC80A4\n\n#define mmTPC3_QM_PQ_RD_RATE_LIM_SAT                                 0xEC80A8\n\n#define mmTPC3_QM_PQ_RD_RATE_LIM_TOUT                                0xEC80AC\n\n#define mmTPC3_QM_CQ_CFG0                                            0xEC80B0\n\n#define mmTPC3_QM_CQ_CFG1                                            0xEC80B4\n\n#define mmTPC3_QM_CQ_ARUSER                                          0xEC80B8\n\n#define mmTPC3_QM_CQ_PTR_LO                                          0xEC80C0\n\n#define mmTPC3_QM_CQ_PTR_HI                                          0xEC80C4\n\n#define mmTPC3_QM_CQ_TSIZE                                           0xEC80C8\n\n#define mmTPC3_QM_CQ_CTL                                             0xEC80CC\n\n#define mmTPC3_QM_CQ_PTR_LO_STS                                      0xEC80D4\n\n#define mmTPC3_QM_CQ_PTR_HI_STS                                      0xEC80D8\n\n#define mmTPC3_QM_CQ_TSIZE_STS                                       0xEC80DC\n\n#define mmTPC3_QM_CQ_CTL_STS                                         0xEC80E0\n\n#define mmTPC3_QM_CQ_STS0                                            0xEC80E4\n\n#define mmTPC3_QM_CQ_STS1                                            0xEC80E8\n\n#define mmTPC3_QM_CQ_RD_RATE_LIM_EN                                  0xEC80F0\n\n#define mmTPC3_QM_CQ_RD_RATE_LIM_RST_TOKEN                           0xEC80F4\n\n#define mmTPC3_QM_CQ_RD_RATE_LIM_SAT                                 0xEC80F8\n\n#define mmTPC3_QM_CQ_RD_RATE_LIM_TOUT                                0xEC80FC\n\n#define mmTPC3_QM_CQ_IFIFO_CNT                                       0xEC8108\n\n#define mmTPC3_QM_CP_MSG_BASE0_ADDR_LO                               0xEC8120\n\n#define mmTPC3_QM_CP_MSG_BASE0_ADDR_HI                               0xEC8124\n\n#define mmTPC3_QM_CP_MSG_BASE1_ADDR_LO                               0xEC8128\n\n#define mmTPC3_QM_CP_MSG_BASE1_ADDR_HI                               0xEC812C\n\n#define mmTPC3_QM_CP_MSG_BASE2_ADDR_LO                               0xEC8130\n\n#define mmTPC3_QM_CP_MSG_BASE2_ADDR_HI                               0xEC8134\n\n#define mmTPC3_QM_CP_MSG_BASE3_ADDR_LO                               0xEC8138\n\n#define mmTPC3_QM_CP_MSG_BASE3_ADDR_HI                               0xEC813C\n\n#define mmTPC3_QM_CP_LDMA_TSIZE_OFFSET                               0xEC8140\n\n#define mmTPC3_QM_CP_LDMA_SRC_BASE_LO_OFFSET                         0xEC8144\n\n#define mmTPC3_QM_CP_LDMA_SRC_BASE_HI_OFFSET                         0xEC8148\n\n#define mmTPC3_QM_CP_LDMA_DST_BASE_LO_OFFSET                         0xEC814C\n\n#define mmTPC3_QM_CP_LDMA_DST_BASE_HI_OFFSET                         0xEC8150\n\n#define mmTPC3_QM_CP_LDMA_COMMIT_OFFSET                              0xEC8154\n\n#define mmTPC3_QM_CP_FENCE0_RDATA                                    0xEC8158\n\n#define mmTPC3_QM_CP_FENCE1_RDATA                                    0xEC815C\n\n#define mmTPC3_QM_CP_FENCE2_RDATA                                    0xEC8160\n\n#define mmTPC3_QM_CP_FENCE3_RDATA                                    0xEC8164\n\n#define mmTPC3_QM_CP_FENCE0_CNT                                      0xEC8168\n\n#define mmTPC3_QM_CP_FENCE1_CNT                                      0xEC816C\n\n#define mmTPC3_QM_CP_FENCE2_CNT                                      0xEC8170\n\n#define mmTPC3_QM_CP_FENCE3_CNT                                      0xEC8174\n\n#define mmTPC3_QM_CP_STS                                             0xEC8178\n\n#define mmTPC3_QM_CP_CURRENT_INST_LO                                 0xEC817C\n\n#define mmTPC3_QM_CP_CURRENT_INST_HI                                 0xEC8180\n\n#define mmTPC3_QM_CP_BARRIER_CFG                                     0xEC8184\n\n#define mmTPC3_QM_CP_DBG_0                                           0xEC8188\n\n#define mmTPC3_QM_PQ_BUF_ADDR                                        0xEC8300\n\n#define mmTPC3_QM_PQ_BUF_RDATA                                       0xEC8304\n\n#define mmTPC3_QM_CQ_BUF_ADDR                                        0xEC8308\n\n#define mmTPC3_QM_CQ_BUF_RDATA                                       0xEC830C\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}