Fitter report for NASCOM4
Sat Dec  3 11:55:51 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Dec  3 11:55:51 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; NASCOM4                                         ;
; Top-level Entity Name              ; NASCOM4                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,305 / 4,608 ( 93 % )                          ;
;     Total combinational functions  ; 4,119 / 4,608 ( 89 % )                          ;
;     Dedicated logic registers      ; 1,239 / 4,608 ( 27 % )                          ;
; Total registers                    ; 1242                                            ;
; Total pins                         ; 81 / 89 ( 91 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 106,496 / 119,808 ( 89 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                            ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+
; Node                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                      ; Destination Port ; Destination Port Name ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+
; T80s:cpu1|T80:u0|Halt_FF     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; n_LED9Halt                            ; DATAIN           ;                       ;
; T80s:cpu1|T80:u0|Halt_FF     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; T80s:cpu1|T80:u0|Halt_FF~_Duplicate_1 ; REGOUT           ;                       ;
; T80s:cpu1|T80:u0|Halt_FF     ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                       ;                  ;                       ;
; iopwr00NasDrive              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; n_LED7Drive                           ; DATAIN           ;                       ;
; iopwr00NasDrive              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                       ;                  ;                       ;
; sd_controller:sd1|driveLED   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; n_LED3SdActive                        ; DATAIN           ;                       ;
; sd_controller:sd1|driveLED~0 ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                       ;                  ;                       ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5505 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5505 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5502    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/crook/retro/multicomp6809/multicomp/NASCOM4/output_files/NASCOM4.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 4,305 / 4,608 ( 93 % )      ;
;     -- Combinational with no register       ; 3066                        ;
;     -- Register only                        ; 186                         ;
;     -- Combinational with a register        ; 1053                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2615                        ;
;     -- 3 input functions                    ; 764                         ;
;     -- <=2 input functions                  ; 740                         ;
;     -- Register only                        ; 186                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 3642                        ;
;     -- arithmetic mode                      ; 477                         ;
;                                             ;                             ;
; Total registers*                            ; 1,242 / 4,851 ( 26 % )      ;
;     -- Dedicated logic registers            ; 1,239 / 4,608 ( 27 % )      ;
;     -- I/O registers                        ; 3 / 243 ( 1 % )             ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 287 / 288 ( 100 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 81 / 89 ( 91 % )            ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )             ;
;                                             ;                             ;
; Global signals                              ; 6                           ;
; M4Ks                                        ; 26 / 26 ( 100 % )           ;
; Total block memory bits                     ; 106,496 / 119,808 ( 89 % )  ;
; Total block memory implementation bits      ; 119,808 / 119,808 ( 100 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )              ;
; PLLs                                        ; 0 / 2 ( 0 % )               ;
; Global clocks                               ; 6 / 8 ( 75 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 30% / 30% / 29%             ;
; Peak interconnect usage (total/H/V)         ; 38% / 38% / 38%             ;
; Maximum fan-out                             ; 1190                        ;
; Highest non-global fan-out                  ; 220                         ;
; Total fan-out                               ; 18947                       ;
; Average fan-out                             ; 3.39                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4305 / 4608 ( 93 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 3066                 ; 0                              ;
;     -- Register only                        ; 186                  ; 0                              ;
;     -- Combinational with a register        ; 1053                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2615                 ; 0                              ;
;     -- 3 input functions                    ; 764                  ; 0                              ;
;     -- <=2 input functions                  ; 740                  ; 0                              ;
;     -- Register only                        ; 186                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3642                 ; 0                              ;
;     -- arithmetic mode                      ; 477                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1242                 ; 0                              ;
;     -- Dedicated logic registers            ; 1239 / 4608 ( 27 % ) ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 3                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 287 / 288 ( 100 % )  ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 81                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 106496               ; 0                              ;
; Total RAM block bits                        ; 119808               ; 0                              ;
; M4K                                         ; 26 / 26 ( 100 % )    ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 6 / 10 ( 60 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 18957                ; 0                              ;
;     -- Registered Connections               ; 7087                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 14                   ; 0                              ;
;     -- Output Ports                         ; 57                   ; 0                              ;
;     -- Bidir Ports                          ; 10                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; FdcDrq      ; 91    ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FdcIntr     ; 88    ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FdcRdy_n    ; 22    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SerRxBdClk  ; 93    ; 3        ; 28           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; SerRxToNas  ; 101   ; 3        ; 28           ; 11           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; SerTxBdClk  ; 94    ; 3        ; 28           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; SpareIn89   ; 89    ; 3        ; 28           ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SpareIn90   ; 90    ; 3        ; 28           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk         ; 17    ; 1        ; 0            ; 6            ; 0           ; 12                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n_INT       ; 97    ; 3        ; 28           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; n_SwNMI     ; 21    ; 1        ; 0            ; 6            ; 2           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n_SwRst     ; 144   ; 2        ; 1            ; 14           ; 3           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; n_SwWarmRst ; 18    ; 1        ; 0            ; 6            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sdMISO      ; 42    ; 4        ; 1            ; 0            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; BrBufOE_n       ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BrBufWr         ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BrIORQ_n        ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BrM1_n          ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BrRD_n          ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BrReset_n       ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BrWR_n          ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; NasKbdClk       ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; NasKbdRst       ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PriHSync        ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PriVSync        ; 51    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PriVideo        ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SecHSync        ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SecVSync        ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SecVideo        ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SerTxFrNas      ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Spare65         ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Spare74         ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Spare75         ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Spare86         ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Spare92         ; 92    ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clk1            ; 67    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clk4            ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ctc_cs_n        ; 71    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; fdc_cs_n        ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_LED3SdActive  ; 3     ; 1        ; 0            ; 13           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_LED7Drive     ; 7     ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_LED9Halt      ; 9     ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamCS1       ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamCS2       ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamOE        ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamWE        ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pio_cs_n        ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; port00_rd_n     ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; porte4_wr       ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[0]  ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[10] ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[11] ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[12] ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[13] ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[14] ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[15] ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[16] ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[17] ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[18] ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[1]  ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[2]  ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[3]  ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[4]  ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[5]  ; 137   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[6]  ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[7]  ; 143   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[8]  ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sRamAddress[9]  ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdCS            ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdMOSI          ; 40    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdSCLK          ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source     ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------+---------------------+
; ps2Clk      ; 44    ; 4        ; 3            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nasKBDPS2:io3|ps2ClkOut  ; -                   ;
; ps2Data     ; 45    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nasKBDPS2:io3|ps2DataOut ; -                   ;
; sRamData[0] ; 119   ; 2        ; 21           ; 14           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:cpu1|WR_n           ; -                   ;
; sRamData[1] ; 115   ; 2        ; 24           ; 14           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:cpu1|WR_n           ; -                   ;
; sRamData[2] ; 113   ; 2        ; 26           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:cpu1|WR_n           ; -                   ;
; sRamData[3] ; 112   ; 2        ; 26           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:cpu1|WR_n           ; -                   ;
; sRamData[4] ; 114   ; 2        ; 26           ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:cpu1|WR_n           ; -                   ;
; sRamData[5] ; 118   ; 2        ; 21           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:cpu1|WR_n           ; -                   ;
; sRamData[6] ; 120   ; 2        ; 19           ; 14           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:cpu1|WR_n           ; -                   ;
; sRamData[7] ; 122   ; 2        ; 19           ; 14           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T80s:cpu1|WR_n           ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 17 / 19 ( 89 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 20 / 23 ( 87 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; n_LED3SdActive                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; n_sRamWE                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; n_LED7Drive                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; sRamAddress[15]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; n_LED9Halt                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; n_SwWarmRst                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; n_SwNMI                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 24         ; 1        ; FdcRdy_n                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; sRamAddress[13]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; sRamAddress[16]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 28       ; 32         ; 1        ; sRamAddress[12]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; sRamAddress[14]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; sRamAddress[17]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; sRamAddress[18]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; sdMOSI                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; sdCS                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; sdMISO                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 43       ; 46         ; 4        ; sdSCLK                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; ps2Clk                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; ps2Data                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; SecHSync                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; SecVSync                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; PriVSync                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; SecVideo                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; PriVideo                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; PriHSync                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; BrM1_n                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; pio_cs_n                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; BrRD_n                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; BrWR_n                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; BrIORQ_n                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; fdc_cs_n                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; Spare65                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; clk1                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; clk4                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; porte4_wr                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; ctc_cs_n                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; BrReset_n                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 85         ; 3        ; Spare74                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; Spare75                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; n_sRamCS2                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 82       ; 99         ; 3        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; Spare86                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; port00_rd_n                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; FdcIntr                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; SpareIn89                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 107        ; 3        ; SpareIn90                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 108        ; 3        ; FdcDrq                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; Spare92                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; SerRxBdClk                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 94       ; 111        ; 3        ; SerTxBdClk                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 95       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; BrBufWr                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; n_INT                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 98       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; NasKbdRst                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; NasKbdClk                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; SerRxToNas                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 102      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; SerTxFrNas                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; BrBufOE_n                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; sRamData[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; sRamData[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; sRamData[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; sRamData[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; sRamData[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; sRamData[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; sRamData[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; sRamAddress[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; sRamData[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; sRamAddress[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; n_sRamCS1                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; sRamAddress[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; sRamAddress[10]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; sRamAddress[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; n_sRamOE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; sRamAddress[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; sRamAddress[11]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; sRamAddress[5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; sRamAddress[9]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; sRamAddress[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; sRamAddress[8]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; sRamAddress[7]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; n_SwRst                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                           ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |NASCOM4                                        ; 4305 (293)  ; 1239 (109)                ; 3 (3)         ; 106496      ; 26   ; 0            ; 0       ; 0         ; 81   ; 0            ; 3066 (183)   ; 186 (26)          ; 1053 (83)        ; |NASCOM4                                                                                                                                      ; work         ;
;    |InternalRam1K:WSRam|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|InternalRam1K:WSRam                                                                                                                  ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|InternalRam1K:WSRam|altsyncram:altsyncram_component                                                                                  ; work         ;
;          |altsyncram_3ua1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated                                                   ; work         ;
;    |T80s:cpu1|                                  ; 2405 (14)   ; 356 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2049 (5)     ; 54 (0)            ; 302 (9)          ; |NASCOM4|T80s:cpu1                                                                                                                            ; work         ;
;       |T80:u0|                                  ; 2391 (1088) ; 344 (216)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2044 (884)   ; 54 (6)            ; 293 (202)        ; |NASCOM4|T80s:cpu1|T80:u0                                                                                                                     ; work         ;
;          |T80_ALU:alu|                          ; 454 (454)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 450 (450)    ; 0 (0)             ; 4 (4)            ; |NASCOM4|T80s:cpu1|T80:u0|T80_ALU:alu                                                                                                         ; work         ;
;          |T80_MCode:mcode|                      ; 528 (528)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 521 (521)    ; 0 (0)             ; 7 (7)            ; |NASCOM4|T80s:cpu1|T80:u0|T80_MCode:mcode                                                                                                     ; work         ;
;          |T80_Reg:Regs|                         ; 333 (333)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (189)    ; 48 (48)           ; 96 (96)          ; |NASCOM4|T80s:cpu1|T80:u0|T80_Reg:Regs                                                                                                        ; work         ;
;    |Z80_MAP80VFC_ROM:rom2|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_MAP80VFC_ROM:rom2                                                                                                                ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_MAP80VFC_ROM:rom2|altsyncram:altsyncram_component                                                                                ; work         ;
;          |altsyncram_ek91:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_MAP80VFC_ROM:rom2|altsyncram:altsyncram_component|altsyncram_ek91:auto_generated                                                 ; work         ;
;    |Z80_NASSYS3_ROM:rom1|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_NASSYS3_ROM:rom1                                                                                                                 ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_NASSYS3_ROM:rom1|altsyncram:altsyncram_component                                                                                 ; work         ;
;          |altsyncram_tj91:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_NASSYS3_ROM:rom1|altsyncram:altsyncram_component|altsyncram_tj91:auto_generated                                                  ; work         ;
;    |Z80_SBOOT_ROM:rom3|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_SBOOT_ROM:rom3                                                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_SBOOT_ROM:rom3|altsyncram:altsyncram_component                                                                                   ; work         ;
;          |altsyncram_8e91:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|Z80_SBOOT_ROM:rom3|altsyncram:altsyncram_component|altsyncram_8e91:auto_generated                                                    ; work         ;
;    |bufferedUART6402:\OPT_NOSIM:io2|            ; 287 (287)   ; 208 (208)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 67 (67)           ; 143 (143)        ; |NASCOM4|bufferedUART6402:\OPT_NOSIM:io2                                                                                                      ; work         ;
;    |nasBridge:br1|                              ; 147 (147)   ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 1 (1)             ; 60 (60)          ; |NASCOM4|nasBridge:br1                                                                                                                        ; work         ;
;    |nasKBDPS2:io3|                              ; 461 (461)   ; 176 (176)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (285)    ; 7 (7)             ; 169 (169)        ; |NASCOM4|nasKBDPS2:io3                                                                                                                        ; work         ;
;    |nasVDU:io1|                                 ; 305 (32)    ; 113 (0)                   ; 0 (0)         ; 57344       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (32)     ; 3 (0)             ; 110 (0)          ; |NASCOM4|nasVDU:io1                                                                                                                           ; work         ;
;       |nasCharGenRam4K:fontRom|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasCharGenRam4K:fontRom                                                                                                   ; work         ;
;          |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component                                                                   ; work         ;
;             |altsyncram_hsd1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated                                    ; work         ;
;       |nasVDU_render:nas_render|                ; 99 (99)     ; 55 (55)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 1 (1)             ; 54 (54)          ; |NASCOM4|nasVDU:io1|nasVDU_render:nas_render                                                                                                  ; work         ;
;          |DisplayRam1K:\GEN_RAM1K:dispRam1K|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:nas_render|DisplayRam1K:\GEN_RAM1K:dispRam1K                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:nas_render|DisplayRam1K:\GEN_RAM1K:dispRam1K|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_f272:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:nas_render|DisplayRam1K:\GEN_RAM1K:dispRam1K|altsyncram:altsyncram_component|altsyncram_f272:auto_generated ; work         ;
;       |nasVDU_render:vfc_render|                ; 174 (113)   ; 58 (58)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (55)     ; 2 (2)             ; 56 (56)          ; |NASCOM4|nasVDU:io1|nasVDU_render:vfc_render                                                                                                  ; work         ;
;          |DisplayRam2K:\GEN_RAM2K:dispRam2K|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:vfc_render|DisplayRam2K:\GEN_RAM2K:dispRam2K                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:vfc_render|DisplayRam2K:\GEN_RAM2K:dispRam2K|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_v272:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:vfc_render|DisplayRam2K:\GEN_RAM2K:dispRam2K|altsyncram:altsyncram_component|altsyncram_v272:auto_generated ; work         ;
;          |lpm_divide:Mod0|                      ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0                                                                                  ; work         ;
;             |lpm_divide_48m:auto_generated|     ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated                                                    ; work         ;
;                |sign_div_unsign_bnh:divider|    ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider                        ; work         ;
;                   |alt_u_div_o5f:divider|       ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 0 (0)            ; |NASCOM4|nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider  ; work         ;
;    |sd_controller:sd1|                          ; 418 (418)   ; 223 (223)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (194)    ; 28 (28)           ; 196 (196)        ; |NASCOM4|sd_controller:sd1                                                                                                                    ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+-----------------+----------+---------------+---------------+-----------------------+-----------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+-----------------+----------+---------------+---------------+-----------------------+-----------+
; sRamData[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; sRamData[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; sRamData[2]     ; Bidir    ; (5) 2137 ps   ; (0) 170 ps    ; --                    ; --        ;
; sRamData[3]     ; Bidir    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --        ;
; sRamData[4]     ; Bidir    ; (0) 170 ps    ; (6) 2514 ps   ; --                    ; --        ;
; sRamData[5]     ; Bidir    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --        ;
; sRamData[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; sRamData[7]     ; Bidir    ; (0) 170 ps    ; (2) 1018 ps   ; --                    ; --        ;
; ps2Clk          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; ps2Data         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; n_LED7Drive     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; n_LED9Halt      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; n_LED3SdActive  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; sRamAddress[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[10] ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[11] ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[12] ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[13] ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[14] ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[15] ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[16] ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[17] ; Output   ; --            ; --            ; --                    ; --        ;
; sRamAddress[18] ; Output   ; --            ; --            ; --                    ; --        ;
; n_sRamWE        ; Output   ; --            ; --            ; --                    ; --        ;
; n_sRamCS1       ; Output   ; --            ; --            ; --                    ; --        ;
; n_sRamCS2       ; Output   ; --            ; --            ; --                    ; --        ;
; n_sRamOE        ; Output   ; --            ; --            ; --                    ; --        ;
; clk4            ; Output   ; --            ; --            ; --                    ; --        ;
; clk1            ; Output   ; --            ; --            ; --                    ; --        ;
; pio_cs_n        ; Output   ; --            ; --            ; --                    ; --        ;
; ctc_cs_n        ; Output   ; --            ; --            ; --                    ; --        ;
; fdc_cs_n        ; Output   ; --            ; --            ; --                    ; --        ;
; porte4_wr       ; Output   ; --            ; --            ; --                    ; --        ;
; port00_rd_n     ; Output   ; --            ; --            ; --                    ; --        ;
; BrReset_n       ; Output   ; --            ; --            ; --                    ; --        ;
; BrM1_n          ; Output   ; --            ; --            ; --                    ; --        ;
; BrIORQ_n        ; Output   ; --            ; --            ; --                    ; --        ;
; BrRD_n          ; Output   ; --            ; --            ; --                    ; --        ;
; BrWR_n          ; Output   ; --            ; --            ; --                    ; --        ;
; BrBufOE_n       ; Output   ; --            ; --            ; --                    ; --        ;
; BrBufWr         ; Output   ; --            ; --            ; --                    ; --        ;
; NasKbdClk       ; Output   ; --            ; --            ; --                    ; --        ;
; NasKbdRst       ; Output   ; --            ; --            ; --                    ; --        ;
; SerTxFrNas      ; Output   ; --            ; --            ; --                    ; --        ;
; sdCS            ; Output   ; --            ; --            ; --                    ; --        ;
; sdMOSI          ; Output   ; --            ; --            ; --                    ; --        ;
; sdSCLK          ; Output   ; --            ; --            ; --                    ; --        ;
; PriVSync        ; Output   ; --            ; --            ; --                    ; --        ;
; PriHSync        ; Output   ; --            ; --            ; --                    ; --        ;
; PriVideo        ; Output   ; --            ; --            ; --                    ; --        ;
; SecVSync        ; Output   ; --            ; --            ; --                    ; --        ;
; SecHSync        ; Output   ; --            ; --            ; --                    ; --        ;
; SecVideo        ; Output   ; --            ; --            ; --                    ; --        ;
; Spare65         ; Output   ; --            ; --            ; --                    ; --        ;
; SpareIn89       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; Spare86         ; Output   ; --            ; --            ; --                    ; --        ;
; Spare74         ; Output   ; --            ; --            ; --                    ; --        ;
; Spare75         ; Output   ; --            ; --            ; --                    ; --        ;
; Spare92         ; Output   ; --            ; --            ; --                    ; --        ;
; SpareIn90       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; n_SwRst         ; Input    ; (0) 170 ps    ; (2) 1018 ps   ; --                    ; --        ;
; n_SwWarmRst     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; clk             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; n_SwNMI         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FdcRdy_n        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FdcDrq          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FdcIntr         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; n_INT           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; sdMISO          ; Input    ; (6) 2514 ps   ; (3) 1392 ps   ; --                    ; --        ;
; SerTxBdClk      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SerRxToNas      ; Input    ; (6) 2523 ps   ; (5) 2152 ps   ; --                    ; --        ;
; SerRxBdClk      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
+-----------------+----------+---------------+---------------+-----------------------+-----------+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; sRamData[0]                                           ;                   ;         ;
;      - proc_iord~1                                    ; 1                 ; 0       ;
;      - nasLocalIODataOut[0]~17                        ; 1                 ; 0       ;
;      - nasLocalIODataOut[0]~19                        ; 1                 ; 0       ;
;      - cpuDataIn~57                                   ; 1                 ; 0       ;
; sRamData[1]                                           ;                   ;         ;
;      - proc_iord~1                                    ; 0                 ; 0       ;
;      - nasLocalIODataOut[1]~1                         ; 0                 ; 0       ;
;      - nasLocalIODataOut[1]~4                         ; 0                 ; 0       ;
;      - cpuDataIn~10                                   ; 0                 ; 0       ;
; sRamData[2]                                           ;                   ;         ;
;      - proc_iord~1                                    ; 1                 ; 0       ;
;      - cpuDataIn[2]~43                                ; 0                 ; 5       ;
; sRamData[3]                                           ;                   ;         ;
;      - proc_iord~0                                    ; 1                 ; 0       ;
;      - cpuDataIn[3]~85                                ; 0                 ; 6       ;
; sRamData[4]                                           ;                   ;         ;
;      - T80s:cpu1|T80:u0|IR[4]~3                       ; 1                 ; 6       ;
;      - proc_iord~0                                    ; 0                 ; 0       ;
; sRamData[5]                                           ;                   ;         ;
;      - T80s:cpu1|T80:u0|IR[5]~2                       ; 0                 ; 6       ;
;      - proc_iord~0                                    ; 1                 ; 0       ;
; sRamData[6]                                           ;                   ;         ;
;      - proc_iord~0                                    ; 1                 ; 0       ;
;      - nasLocalIODataOut[6]~26                        ; 1                 ; 0       ;
;      - nasLocalIODataOut~29                           ; 1                 ; 0       ;
;      - cpuDataIn~63                                   ; 1                 ; 0       ;
; sRamData[7]                                           ;                   ;         ;
;      - proc_iord~2                                    ; 1                 ; 2       ;
;      - nasLocalIODataOut~9                            ; 1                 ; 2       ;
;      - cpuDataIn~19                                   ; 1                 ; 2       ;
;      - cpuDataIn[2]~29                                ; 1                 ; 2       ;
; ps2Clk                                                ;                   ;         ;
;      - nasKBDPS2:io3|ps2ClkFiltered~0                 ; 1                 ; 6       ;
;      - nasKBDPS2:io3|ps2ClkFiltered~1                 ; 0                 ; 6       ;
;      - nasKBDPS2:io3|ps2ClkFilter[1]~8                ; 0                 ; 6       ;
;      - nasKBDPS2:io3|kbd_filter~3                     ; 1                 ; 6       ;
; ps2Data                                               ;                   ;         ;
;      - nasKBDPS2:io3|ps2Byte~7                        ; 0                 ; 6       ;
; SpareIn89                                             ;                   ;         ;
; SpareIn90                                             ;                   ;         ;
; n_SwRst                                               ;                   ;         ;
;      - n_reset_s2                                     ; 1                 ; 2       ;
;      - n_reset_clean~0                                ; 0                 ; 0       ;
;      - Cold                                           ; 1                 ; 2       ;
;      - NeverBooted                                    ; 1                 ; 2       ;
;      - bufferedUART6402:\OPT_NOSIM:io2|txdX~2         ; 0                 ; 0       ;
;      - n_reset_s1                                     ; 1                 ; 2       ;
;      - reset_jump                                     ; 1                 ; 2       ;
;      - post_reset_rd_cnt[1]                           ; 1                 ; 2       ;
;      - post_reset_rd_cnt[0]                           ; 1                 ; 2       ;
;      - serialClkCount[15]~2                           ; 0                 ; 0       ;
; n_SwWarmRst                                           ;                   ;         ;
; clk                                                   ;                   ;         ;
; n_SwNMI                                               ;                   ;         ;
; FdcRdy_n                                              ;                   ;         ;
; FdcDrq                                                ;                   ;         ;
; FdcIntr                                               ;                   ;         ;
; n_INT                                                 ;                   ;         ;
;      - T80s:cpu1|T80:u0|process_6~7                   ; 1                 ; 6       ;
; sdMISO                                                ;                   ;         ;
;      - sd_controller:sd1|fsm~0                        ; 1                 ; 3       ;
;      - sd_controller:sd1|state.cardsel~9              ; 1                 ; 3       ;
;      - sd_controller:sd1|state.cardsel~11             ; 1                 ; 3       ;
;      - sd_controller:sd1|\fsm:bit_counter[7]~2        ; 1                 ; 3       ;
;      - sd_controller:sd1|\fsm:bit_counter[1]~1        ; 1                 ; 3       ;
;      - sd_controller:sd1|\fsm:bit_counter[0]~5        ; 1                 ; 3       ;
;      - sd_controller:sd1|Selector89~3                 ; 0                 ; 6       ;
;      - sd_controller:sd1|state.receive_byte~7         ; 1                 ; 3       ;
;      - sd_controller:sd1|Selector176~0                ; 0                 ; 6       ;
; SerTxBdClk                                            ;                   ;         ;
;      - TxBdClkHist[0]~feeder                          ; 0                 ; 6       ;
; SerRxToNas                                            ;                   ;         ;
;      - bufferedUART6402:\OPT_NOSIM:io2|rxdX           ; 1                 ; 5       ;
;      - bufferedUART6402:\OPT_NOSIM:io2|rxFilter[0]~20 ; 0                 ; 6       ;
; SerRxBdClk                                            ;                   ;         ;
;      - RxBdClkHist[0]~feeder                          ; 0                 ; 6       ;
+-------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                    ;
+----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                     ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Equal6~3                                                 ; LCCOMB_X8_Y10_N6   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SerRxClkEn                                               ; LCFF_X7_Y9_N3      ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ACC[1]~13                               ; LCCOMB_X24_Y4_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[0]                                    ; LCFF_X9_Y10_N17    ; 74      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[6]~17                                 ; LCCOMB_X13_Y8_N4   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|DO[1]~16                                ; LCCOMB_X24_Y12_N14 ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Equal5~1                                ; LCCOMB_X21_Y6_N12  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|F[5]~99                                 ; LCCOMB_X24_Y4_N26  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|F~18                                    ; LCCOMB_X24_Y8_N22  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Halt_FF~0                               ; LCCOMB_X14_Y6_N12  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|IR[3]~7                                 ; LCCOMB_X15_Y6_N4   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|IR[3]~8                                 ; LCCOMB_X17_Y8_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ISet[1]                                 ; LCFF_X18_Y8_N5     ; 83      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ISet[1]~4                               ; LCCOMB_X17_Y8_N12  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|I[0]~1                                  ; LCCOMB_X24_Y5_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|M1_n~0                                  ; LCCOMB_X12_Y6_N20  ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|NMICycle~0                              ; LCCOMB_X14_Y6_N20  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|PC[7]~44                                ; LCCOMB_X14_Y9_N6   ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[2]~0                         ; LCCOMB_X14_Y6_N16  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|R[2]~11                                 ; LCCOMB_X25_Y6_N30  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|R[2]~9                                  ; LCCOMB_X24_Y4_N8   ; 9       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|SP[14]~27                               ; LCCOMB_X25_Y3_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|SP[3]~7                                 ; LCCOMB_X25_Y3_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0]~6              ; LCCOMB_X25_Y10_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0]~5              ; LCCOMB_X24_Y11_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]~4              ; LCCOMB_X25_Y9_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0]~7              ; LCCOMB_X25_Y12_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]~2              ; LCCOMB_X25_Y10_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0]~0              ; LCCOMB_X24_Y11_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0]~1              ; LCCOMB_X24_Y12_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]~3              ; LCCOMB_X25_Y9_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]~7              ; LCCOMB_X19_Y13_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]~6              ; LCCOMB_X19_Y12_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~5              ; LCCOMB_X19_Y13_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]~8              ; LCCOMB_X21_Y12_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]~3              ; LCCOMB_X20_Y12_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]~0              ; LCCOMB_X20_Y12_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]~2              ; LCCOMB_X20_Y12_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]~4              ; LCCOMB_X19_Y12_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|WZ[10]~91                               ; LCCOMB_X18_Y10_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|WZ[7]~31                                ; LCCOMB_X17_Y10_N10 ; 10      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|WZ[7]~32                                ; LCCOMB_X15_Y11_N14 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|WZ[7]~40                                ; LCCOMB_X17_Y10_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|XY_State[1]~1                           ; LCCOMB_X13_Y6_N30  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|WR_n                                           ; LCFF_X9_Y6_N25     ; 22      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|LessThan0~1              ; LCCOMB_X7_Y6_N18   ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|LessThan1~1              ; LCCOMB_X8_Y4_N26   ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[0]~1          ; LCCOMB_X1_Y4_N14   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~222             ; LCCOMB_X1_Y6_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~224             ; LCCOMB_X2_Y5_N26   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~226             ; LCCOMB_X4_Y5_N4    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~228             ; LCCOMB_X4_Y5_N22   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~230             ; LCCOMB_X2_Y5_N22   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~232             ; LCCOMB_X1_Y5_N26   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~234             ; LCCOMB_X5_Y5_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~236             ; LCCOMB_X2_Y5_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~238             ; LCCOMB_X5_Y4_N20   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~240             ; LCCOMB_X4_Y4_N4    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~242             ; LCCOMB_X4_Y4_N2    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~244             ; LCCOMB_X5_Y4_N26   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~246             ; LCCOMB_X3_Y5_N16   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~248             ; LCCOMB_X2_Y5_N28   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~250             ; LCCOMB_X2_Y5_N14   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~252             ; LCCOMB_X2_Y5_N30   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxClockCount[0]~15       ; LCCOMB_X2_Y4_N26   ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[0]~0 ; LCCOMB_X2_Y4_N0    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxFilter[0]~20           ; LCCOMB_X8_Y8_N24   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxInPointer[5]~6         ; LCCOMB_X1_Y4_N10   ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxReadPointer[5]~10      ; LCCOMB_X7_Y6_N28   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|rxState.dataBit~3        ; LCCOMB_X1_Y4_N24   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|txBuffer[0]~1            ; LCCOMB_X8_Y7_N20   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|txClockCount[0]~16       ; LCCOMB_X8_Y7_N14   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|txState.idle~2           ; LCCOMB_X8_Y7_N28   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; bufferedUART6402:\OPT_NOSIM:io2|txdX~3                   ; LCCOMB_X8_Y7_N4    ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clk                                                      ; PIN_17             ; 12      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk                                                      ; PIN_17             ; 1190    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; n_NMI~1                                                  ; LCCOMB_X10_Y9_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; n_RD_sd                                                  ; LCCOMB_X9_Y10_N20  ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; n_RD_uart                                                ; LCCOMB_X9_Y6_N30   ; 14      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; n_SwNMI                                                  ; PIN_21             ; 18      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; n_SwRst                                                  ; PIN_144            ; 10      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; n_WR_sd                                                  ; LCCOMB_X9_Y10_N0   ; 43      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; n_WR_uart                                                ; LCCOMB_X9_Y10_N2   ; 9       ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; n_reset_clean~0                                          ; LCCOMB_X1_Y6_N22   ; 363     ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; n_reset_clean~0                                          ; LCCOMB_X1_Y6_N22   ; 29      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasBridge:br1|Selector34~7                               ; LCCOMB_X14_Y2_N10  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasBridge:br1|mstall_a                                   ; LCCOMB_X12_Y6_N30  ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasBridge:br1|pio_cs_n~2                                 ; LCCOMB_X13_Y3_N6   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasBridge:br1|state.idle                                 ; LCFF_X13_Y2_N15    ; 22      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasBridge:br1|stateCount[2]~0                            ; LCCOMB_X13_Y2_N12  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|drv[2]~1                                   ; LCCOMB_X9_Y4_N20   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kbWatchdogTimer~81                         ; LCCOMB_X2_Y3_N0    ; 26      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kmap~111                                   ; LCCOMB_X8_Y3_N24   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kmap~112                                   ; LCCOMB_X9_Y3_N8    ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kmap~113                                   ; LCCOMB_X9_Y3_N30   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kmap~114                                   ; LCCOMB_X8_Y3_N18   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kmap~115                                   ; LCCOMB_X9_Y3_N16   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kmap~116                                   ; LCCOMB_X9_Y3_N6    ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kmap~117                                   ; LCCOMB_X9_Y3_N4    ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|kmap~118                                   ; LCCOMB_X9_Y3_N26   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2ByteD1[0]~2                             ; LCCOMB_X6_Y2_N14   ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2Byte[0]~1                               ; LCCOMB_X4_Y2_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2ClkCount[3]~1                           ; LCCOMB_X5_Y3_N12   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2ClkFilter[1]~8                          ; LCCOMB_X7_Y4_N24   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2ConvertedDS[0]~24                       ; LCCOMB_X5_Y3_N0    ; 30      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2ConvertedDS[0]~4                        ; LCCOMB_X4_Y2_N12   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2WriteByte[0]~5                          ; LCCOMB_X2_Y3_N4    ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2WriteClkCount[3]~10                     ; LCCOMB_X1_Y1_N22   ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasKBDPS2:io3|ps2WriteClkCount[3]~14                     ; LCCOMB_X1_Y1_N8    ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|LessThan0~1          ; LCCOMB_X10_Y1_N14  ; 27      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|LessThan3~2          ; LCCOMB_X9_Y5_N10   ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|charDataR[6]~10      ; LCCOMB_X10_Y4_N8   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|charHoriz[4]~10      ; LCCOMB_X10_Y6_N14  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|charHoriz[4]~9       ; LCCOMB_X10_Y4_N0   ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|charScanLine[1]~10   ; LCCOMB_X10_Y5_N0   ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|charVert[0]~10       ; LCCOMB_X10_Y5_N22  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|charVert[0]~6        ; LCCOMB_X10_Y5_N20  ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|pixelCount[2]~5      ; LCCOMB_X10_Y4_N26  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:nas_render|wren~2               ; LCCOMB_X10_Y7_N16  ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|LessThan0~1          ; LCCOMB_X13_Y1_N8   ; 27      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|LessThan3~0          ; LCCOMB_X21_Y1_N26  ; 11      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|charDataR[3]~20      ; LCCOMB_X12_Y1_N20  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|charHoriz[4]~10      ; LCCOMB_X13_Y1_N0   ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|charHoriz[4]~11      ; LCCOMB_X22_Y1_N0   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|charScanLine[0]~12   ; LCCOMB_X22_Y1_N18  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|charScanLine~21      ; LCCOMB_X22_Y1_N14  ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|charVert[0]~15       ; LCCOMB_X26_Y1_N20  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|pixelClockCount[0]   ; LCFF_X13_Y1_N29    ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[0]~5      ; LCCOMB_X13_Y1_N2   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|screen_render~1      ; LCCOMB_X13_Y1_N6   ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|screen_render~5      ; LCCOMB_X22_Y1_N12  ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|nasVDU_render:vfc_render|wren~2               ; LCCOMB_X10_Y7_N24  ; 4       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; nasVDU:io1|wren_charGen~1                                ; LCCOMB_X10_Y7_N18  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; proc_iowr_rst~11                                         ; LCCOMB_X10_Y9_N4   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; proc_iowr_rst~13                                         ; LCCOMB_X10_Y9_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; proc_iowr_rst~14                                         ; LCCOMB_X8_Y10_N0   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; proc_iowr_rst~15                                         ; LCCOMB_X10_Y9_N26  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; proc_iowr~0                                              ; LCCOMB_X10_Y9_N14  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; proc_iowr~1                                              ; LCCOMB_X10_Y9_N18  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; proc_iowr~2                                              ; LCCOMB_X8_Y9_N2    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; proc_sboot~0                                             ; LCCOMB_X9_Y10_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal0~1                               ; LCCOMB_X2_Y11_N28  ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|LessThan0~0                            ; LCCOMB_X1_Y12_N10  ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|LessThan2~2                            ; LCCOMB_X1_Y13_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Selector104~0                          ; LCCOMB_X2_Y13_N16  ; 39      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|\fsm:bit_counter[0]~6                  ; LCCOMB_X2_Y11_N20  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|\fsm:bit_counter[1]~2                  ; LCCOMB_X2_Y11_N14  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|\fsm:byte_counter[0]~2                 ; LCCOMB_X2_Y12_N22  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|address[12]~14                         ; LCCOMB_X10_Y11_N2  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|address[1]~16                          ; LCCOMB_X8_Y11_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|address[21]~4                          ; LCCOMB_X9_Y12_N6   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|address[31]~0                          ; LCCOMB_X8_Y12_N2   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|cmd_out[55]~35                         ; LCCOMB_X6_Y11_N18  ; 42      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|ctl_led~0                              ; LCCOMB_X2_Y13_N10  ; 9       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|data_sig[7]~3                          ; LCCOMB_X6_Y11_N26  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|recv_data[0]~0                         ; LCCOMB_X4_Y11_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|return_state.write_block_wait~2        ; LCCOMB_X2_Y11_N10  ; 44      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|return_state.write_block_wait~3        ; LCCOMB_X3_Y12_N28  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.cardsel~13                       ; LCCOMB_X4_Y13_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.receive_byte                     ; LCFF_X4_Y11_N11    ; 60      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.write_block_byte                 ; LCFF_X6_Y13_N29    ; 15      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.write_block_data                 ; LCFF_X4_Y13_N11    ; 29      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|wr_cmd_reg~3                           ; LCCOMB_X2_Y13_N4   ; 2       ; Async. clear              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sd_controller:sd1|wr_dat_reg~4                           ; LCCOMB_X7_Y11_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; serialClkCount[15]~2                                     ; LCCOMB_X1_Y6_N4    ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wren_nasWSRam~2                                          ; LCCOMB_X10_Y7_N26  ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                       ;
+--------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                           ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; clk                            ; PIN_17           ; 1190    ; Global Clock         ; GCLK2            ; --                        ;
; n_RD_uart                      ; LCCOMB_X9_Y6_N30 ; 14      ; Global Clock         ; GCLK3            ; --                        ;
; n_WR_sd                        ; LCCOMB_X9_Y10_N0 ; 43      ; Global Clock         ; GCLK4            ; --                        ;
; n_WR_uart                      ; LCCOMB_X9_Y10_N2 ; 9       ; Global Clock         ; GCLK7            ; --                        ;
; n_reset_clean~0                ; LCCOMB_X1_Y6_N22 ; 363     ; Global Clock         ; GCLK0            ; --                        ;
; sd_controller:sd1|wr_cmd_reg~3 ; LCCOMB_X2_Y13_N4 ; 2       ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                             ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; T80s:cpu1|T80:u0|IR[1]                                                                                                                                           ; 220     ;
; T80s:cpu1|T80:u0|IR[0]                                                                                                                                           ; 191     ;
; T80s:cpu1|T80:u0|IR[2]                                                                                                                                           ; 186     ;
; T80s:cpu1|T80:u0|IR[3]                                                                                                                                           ; 163     ;
; T80s:cpu1|T80:u0|IR[6]                                                                                                                                           ; 150     ;
; T80s:cpu1|T80:u0|IR[4]                                                                                                                                           ; 138     ;
; T80s:cpu1|T80:u0|IR[5]                                                                                                                                           ; 120     ;
; T80s:cpu1|T80:u0|IR[7]                                                                                                                                           ; 113     ;
; T80s:cpu1|T80:u0|MCycle[1]                                                                                                                                       ; 90      ;
; T80s:cpu1|T80:u0|MCycle[2]                                                                                                                                       ; 85      ;
; T80s:cpu1|T80:u0|ISet[1]                                                                                                                                         ; 83      ;
; T80s:cpu1|T80:u0|MCycle[0]                                                                                                                                       ; 83      ;
; T80s:cpu1|T80:u0|A[0]                                                                                                                                            ; 74      ;
; sd_controller:sd1|state.receive_byte                                                                                                                             ; 60      ;
; T80s:cpu1|T80:u0|RegAddrA[1]~11                                                                                                                                  ; 58      ;
; T80s:cpu1|T80:u0|RegAddrA[0]~9                                                                                                                                   ; 55      ;
; T80s:cpu1|T80:u0|A[1]                                                                                                                                            ; 53      ;
; T80s:cpu1|T80:u0|Equal46~1                                                                                                                                       ; 51      ;
; T80s:cpu1|T80:u0|A[2]                                                                                                                                            ; 50      ;
; T80s:cpu1|T80:u0|RegAddrB[1]~1                                                                                                                                   ; 48      ;
; T80s:cpu1|T80:u0|RegAddrB[0]~0                                                                                                                                   ; 48      ;
; T80s:cpu1|T80:u0|RegAddrC[1]                                                                                                                                     ; 48      ;
; T80s:cpu1|T80:u0|RegAddrC[0]                                                                                                                                     ; 48      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux152~0                                                                                                                        ; 48      ;
; T80s:cpu1|T80:u0|ISet[0]                                                                                                                                         ; 48      ;
; T80s:cpu1|T80:u0|ALU_Op_r[0]                                                                                                                                     ; 46      ;
; nasKBDPS2:io3|ps2Byte[3]                                                                                                                                         ; 45      ;
; nasKBDPS2:io3|ps2Byte[0]                                                                                                                                         ; 45      ;
; sd_controller:sd1|return_state.write_block_wait~2                                                                                                                ; 44      ;
; T80s:cpu1|T80:u0|ALU_Op_r[1]                                                                                                                                     ; 42      ;
; sd_controller:sd1|cmd_out[55]~35                                                                                                                                 ; 42      ;
; nasKBDPS2:io3|ps2Byte[1]                                                                                                                                         ; 41      ;
; nasKBDPS2:io3|ps2Byte[2]                                                                                                                                         ; 40      ;
; nasKBDPS2:io3|ps2Byte[4]                                                                                                                                         ; 39      ;
; sd_controller:sd1|Selector104~0                                                                                                                                  ; 39      ;
; T80s:cpu1|T80:u0|process_0~5                                                                                                                                     ; 39      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux242~2                                                                                                                        ; 39      ;
; nasKBDPS2:io3|ps2Byte[6]                                                                                                                                         ; 36      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~66                                                                                                                              ; 33      ;
; T80s:cpu1|T80:u0|A[3]                                                                                                                                            ; 33      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxReadPointer[3]                                                                                                                 ; 33      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxReadPointer[2]                                                                                                                 ; 33      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxReadPointer[0]                                                                                                                 ; 33      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxReadPointer[1]                                                                                                                 ; 33      ;
; sd_controller:sd1|recv_data[0]~0                                                                                                                                 ; 32      ;
; T80s:cpu1|T80:u0|RegAddrA[2]~13                                                                                                                                  ; 32      ;
; T80s:cpu1|DI_Reg[7]                                                                                                                                              ; 32      ;
; nasKBDPS2:io3|ps2Byte[5]                                                                                                                                         ; 31      ;
; T80s:cpu1|T80:u0|RegDIH[1]~0                                                                                                                                     ; 31      ;
; T80s:cpu1|T80:u0|A[4]                                                                                                                                            ; 31      ;
; nasKBDPS2:io3|ps2ConvertedDS[0]~24                                                                                                                               ; 30      ;
; T80s:cpu1|T80:u0|ALU_Op_r[2]                                                                                                                                     ; 30      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~28                                                                                                               ; 30      ;
; nasKBDPS2:io3|n_kbWR                                                                                                                                             ; 29      ;
; nasKBDPS2:io3|kmap.raddr_b[1]~4                                                                                                                                  ; 29      ;
; nasKBDPS2:io3|kmap.raddr_b[0]~2                                                                                                                                  ; 29      ;
; sd_controller:sd1|state.write_block_data                                                                                                                         ; 29      ;
; T80s:cpu1|T80:u0|A[6]~2                                                                                                                                          ; 29      ;
; T80s:cpu1|T80:u0|Equal46~2                                                                                                                                       ; 28      ;
; n_reset_clean~0                                                                                                                                                  ; 28      ;
; nasKBDPS2:io3|kbWriteTimer[18]~4                                                                                                                                 ; 27      ;
; nasVDU:io1|nasVDU_render:nas_render|LessThan0~1                                                                                                                  ; 27      ;
; nasVDU:io1|nasVDU_render:vfc_render|LessThan0~1                                                                                                                  ; 27      ;
; T80s:cpu1|T80:u0|M1_n~0                                                                                                                                          ; 27      ;
; sd_controller:sd1|cmd_out[8]~38                                                                                                                                  ; 26      ;
; nasKBDPS2:io3|kbWatchdogTimer~81                                                                                                                                 ; 26      ;
; sd_controller:sd1|WideOr18                                                                                                                                       ; 26      ;
; nasKBDPS2:io3|kbWriteTimer[2]~5                                                                                                                                  ; 26      ;
; sd_controller:sd1|state.idle                                                                                                                                     ; 26      ;
; nasBridge:br1|Equal12~0                                                                                                                                          ; 26      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux131~0                                                                                                                        ; 26      ;
; T80s:cpu1|T80:u0|Equal0~2                                                                                                                                        ; 26      ;
; sd_controller:sd1|sclk_sig                                                                                                                                       ; 25      ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[14]~20 ; 25      ;
; nasKBDPS2:io3|drv[0]                                                                                                                                             ; 24      ;
; nasKBDPS2:io3|drv[1]                                                                                                                                             ; 23      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux236~4                                                                                                                        ; 23      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux167~0                                                                                                                        ; 23      ;
; T80s:cpu1|T80:u0|DO[0]                                                                                                                                           ; 23      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxInPointer[5]~6                                                                                                                 ; 22      ;
; nasBridge:br1|state.idle                                                                                                                                         ; 22      ;
; T80s:cpu1|WR_n                                                                                                                                                   ; 22      ;
; T80s:cpu1|T80:u0|A[7]                                                                                                                                            ; 22      ;
; T80s:cpu1|T80:u0|A[6]                                                                                                                                            ; 22      ;
; T80s:cpu1|T80:u0|A[5]                                                                                                                                            ; 22      ;
; nasKBDPS2:io3|Equal32~0                                                                                                                                          ; 21      ;
; T80s:cpu1|T80:u0|F[1]                                                                                                                                            ; 21      ;
; T80s:cpu1|T80:u0|Equal63~2                                                                                                                                       ; 21      ;
; T80s:cpu1|T80:u0|DO[2]                                                                                                                                           ; 21      ;
; T80s:cpu1|T80:u0|DO[6]                                                                                                                                           ; 21      ;
; T80s:cpu1|T80:u0|DO[4]                                                                                                                                           ; 21      ;
; T80s:cpu1|T80:u0|PC[12]~64                                                                                                                                       ; 20      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|process_1~0                                                                                                                         ; 20      ;
; T80s:cpu1|T80:u0|A[9]                                                                                                                                            ; 20      ;
; T80s:cpu1|T80:u0|A[8]                                                                                                                                            ; 20      ;
; T80s:cpu1|T80:u0|DO[3]                                                                                                                                           ; 20      ;
; T80s:cpu1|T80:u0|DO[1]                                                                                                                                           ; 20      ;
; T80s:cpu1|T80:u0|Equal46~0                                                                                                                                       ; 19      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxInPointer[2]                                                                                                                   ; 19      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxInPointer[3]                                                                                                                   ; 19      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxInPointer[1]                                                                                                                   ; 19      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxInPointer[0]                                                                                                                   ; 19      ;
; T80s:cpu1|T80:u0|DO[7]                                                                                                                                           ; 19      ;
; n_SwNMI                                                                                                                                                          ; 18      ;
; nasKBDPS2:io3|ps2ByteD1[0]~2                                                                                                                                     ; 18      ;
; T80s:cpu1|T80:u0|F~18                                                                                                                                            ; 18      ;
; T80s:cpu1|T80:u0|ACC[1]~6                                                                                                                                        ; 18      ;
; sd_controller:sd1|state.rst                                                                                                                                      ; 18      ;
; T80s:cpu1|IORQ_n                                                                                                                                                 ; 18      ;
; T80s:cpu1|T80:u0|A[10]                                                                                                                                           ; 18      ;
; T80s:cpu1|T80:u0|DO[5]                                                                                                                                           ; 18      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[3]                                                                                                           ; 17      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[4]                                                                                                           ; 17      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[6]                                                                                                           ; 17      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[5]                                                                                                           ; 17      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[2]                                                                                                           ; 17      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[7]                                                                                                           ; 17      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[1]                                                                                                           ; 17      ;
; nasKBDPS2:io3|ps2Byte[7]                                                                                                                                         ; 17      ;
; T80s:cpu1|T80:u0|BusA[7]~0                                                                                                                                       ; 17      ;
; T80s:cpu1|T80:u0|RegDIH[1]~1                                                                                                                                     ; 17      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux270~9                                                                                                                        ; 17      ;
; T80s:cpu1|T80:u0|BusA[7]                                                                                                                                         ; 17      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux246~1                                                                                                                        ; 17      ;
; T80s:cpu1|T80:u0|ALU_Op_r[3]                                                                                                                                     ; 17      ;
; n_NMI~1                                                                                                                                                          ; 17      ;
; sd_controller:sd1|state.read_block_wait                                                                                                                          ; 17      ;
; bufferedUART6402:\OPT_NOSIM:io2|txState.dataBit                                                                                                                  ; 17      ;
; T80s:cpu1|T80:u0|PC[12]~20                                                                                                                                       ; 17      ;
; T80s:cpu1|T80:u0|RegAddrC[2]                                                                                                                                     ; 17      ;
; T80s:cpu1|T80:u0|IntCycle                                                                                                                                        ; 17      ;
; ~GND                                                                                                                                                             ; 16      ;
; serialClkCount[15]~2                                                                                                                                             ; 16      ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[0]                                                                                                           ; 16      ;
; nasKBDPS2:io3|kmap.raddr_b[2]~5                                                                                                                                  ; 16      ;
; T80s:cpu1|T80:u0|PC[7]~39                                                                                                                                        ; 16      ;
; T80s:cpu1|T80:u0|RegAddrB[2]~2                                                                                                                                   ; 16      ;
; T80s:cpu1|T80:u0|process_0~14                                                                                                                                    ; 16      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux13~1                                                                                                                             ; 16      ;
; T80s:cpu1|T80:u0|BusA[5]                                                                                                                                         ; 16      ;
; sd_controller:sd1|WideOr28~3                                                                                                                                     ; 16      ;
; sd_controller:sd1|Equal12~0                                                                                                                                      ; 16      ;
; T80s:cpu1|T80:u0|A[6]~17                                                                                                                                         ; 16      ;
; sd_controller:sd1|sdhc                                                                                                                                           ; 15      ;
; nasKBDPS2:io3|ps2ClkCount[0]                                                                                                                                     ; 15      ;
; nasKBDPS2:io3|ps2ClkCount[3]                                                                                                                                     ; 15      ;
; T80s:cpu1|T80:u0|WZ[10]~84                                                                                                                                       ; 15      ;
; T80s:cpu1|T80:u0|PC[7]~44                                                                                                                                        ; 15      ;
; T80s:cpu1|T80:u0|BusA[3]                                                                                                                                         ; 15      ;
; sd_controller:sd1|WideOr29~2                                                                                                                                     ; 15      ;
; sd_controller:sd1|state.write_block_byte                                                                                                                         ; 15      ;
; sd_controller:sd1|data_sig[5]~0                                                                                                                                  ; 15      ;
; sd_controller:sd1|Equal0~1                                                                                                                                       ; 15      ;
; T80s:cpu1|DI_Reg[5]                                                                                                                                              ; 15      ;
; T80s:cpu1|DI_Reg[3]                                                                                                                                              ; 15      ;
; T80s:cpu1|T80:u0|F[0]                                                                                                                                            ; 15      ;
; sd_controller:sd1|WideOr29~3                                                                                                                                     ; 14      ;
; nasKBDPS2:io3|ps2ClkFiltered                                                                                                                                     ; 14      ;
; nasVDU:io1|nasVDU_render:nas_render|charAccess                                                                                                                   ; 14      ;
; T80s:cpu1|T80:u0|WZ[10]~85                                                                                                                                       ; 14      ;
; T80s:cpu1|T80:u0|WZ[10]~80                                                                                                                                       ; 14      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux13~0                                                                                                                             ; 14      ;
; nasVDU:io1|nasVDU_render:nas_render|pixelClockCount[0]                                                                                                           ; 14      ;
; sd_controller:sd1|data_sig[5]~4                                                                                                                                  ; 14      ;
; sd_controller:sd1|state.cmd55                                                                                                                                    ; 14      ;
; T80s:cpu1|T80:u0|A[9]~55                                                                                                                                         ; 14      ;
; T80s:cpu1|DI_Reg[6]                                                                                                                                              ; 14      ;
; T80s:cpu1|DI_Reg[4]                                                                                                                                              ; 14      ;
; T80s:cpu1|DI_Reg[2]                                                                                                                                              ; 14      ;
; T80s:cpu1|DI_Reg[1]                                                                                                                                              ; 14      ;
; T80s:cpu1|DI_Reg[0]                                                                                                                                              ; 14      ;
; T80s:cpu1|T80:u0|XY_State[1]                                                                                                                                     ; 14      ;
; Equal6~1                                                                                                                                                         ; 14      ;
; n_charGenRamCS~0                                                                                                                                                 ; 14      ;
; nasKBDPS2:io3|kbd_ctl~5                                                                                                                                          ; 13      ;
; T80s:cpu1|T80:u0|BusB[0]~6                                                                                                                                       ; 13      ;
; T80s:cpu1|T80:u0|F~29                                                                                                                                            ; 13      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux7~4                                                                                                                              ; 13      ;
; T80s:cpu1|T80:u0|DO[1]~10                                                                                                                                        ; 13      ;
; T80s:cpu1|T80:u0|BusA[2]                                                                                                                                         ; 13      ;
; T80s:cpu1|T80:u0|BusA[1]                                                                                                                                         ; 13      ;
; nasVDU:io1|nasVDU_render:vfc_render|pixelClockCount[0]                                                                                                           ; 13      ;
; sd_controller:sd1|cmd_out[16]~36                                                                                                                                 ; 13      ;
; sd_controller:sd1|WideOr28~2                                                                                                                                     ; 13      ;
; nasBridge:br1|state.reset                                                                                                                                        ; 13      ;
; T80s:cpu1|T80:u0|A[9]~52                                                                                                                                         ; 13      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux69~8                                                                                                                         ; 13      ;
; T80s:cpu1|T80:u0|TState[0]                                                                                                                                       ; 13      ;
; T80s:cpu1|T80:u0|TState[2]                                                                                                                                       ; 13      ;
; T80s:cpu1|RD_n                                                                                                                                                   ; 13      ;
; nasVDU:io1|wren_charGen~0                                                                                                                                        ; 13      ;
; nasKBDPS2:io3|Equal11~0                                                                                                                                          ; 12      ;
; nasKBDPS2:io3|ps2PrevClk                                                                                                                                         ; 12      ;
; T80s:cpu1|T80:u0|BusB[0]~0                                                                                                                                       ; 12      ;
; nasVDU:io1|nasVDU_render:nas_render|LessThan3~2                                                                                                                  ; 12      ;
; iopwr1DBaud[3]                                                                                                                                                   ; 12      ;
; iopwr1DBaud[1]                                                                                                                                                   ; 12      ;
; T80s:cpu1|T80:u0|PC[12]~65                                                                                                                                       ; 12      ;
; T80s:cpu1|T80:u0|PC[12]~63                                                                                                                                       ; 12      ;
; T80s:cpu1|T80:u0|SP[14]~24                                                                                                                                       ; 12      ;
; T80s:cpu1|T80:u0|SP[14]~23                                                                                                                                       ; 12      ;
; T80s:cpu1|T80:u0|WZ[10]~81                                                                                                                                       ; 12      ;
; T80s:cpu1|T80:u0|WZ[7]~21                                                                                                                                        ; 12      ;
; T80s:cpu1|T80:u0|WZ[7]~20                                                                                                                                        ; 12      ;
; T80s:cpu1|T80:u0|SP[3]~2                                                                                                                                         ; 12      ;
; T80s:cpu1|T80:u0|SP[3]~1                                                                                                                                         ; 12      ;
; T80s:cpu1|T80:u0|BusB[7]                                                                                                                                         ; 12      ;
; T80s:cpu1|T80:u0|BusA[6]                                                                                                                                         ; 12      ;
; Equal26~0                                                                                                                                                        ; 12      ;
; T80s:cpu1|T80:u0|DO[1]~12                                                                                                                                        ; 12      ;
; sd_controller:sd1|Equal10~1                                                                                                                                      ; 12      ;
; sd_controller:sd1|Equal10~0                                                                                                                                      ; 12      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux64~4                                                                                                                         ; 12      ;
; T80s:cpu1|T80:u0|process_0~6                                                                                                                                     ; 12      ;
; T80s:cpu1|T80:u0|process_0~4                                                                                                                                     ; 12      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux109~2                                                                                                                        ; 12      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[2]~16                                                                                                               ; 12      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux126~2                                                                                                                        ; 12      ;
; T80s:cpu1|T80:u0|NMICycle                                                                                                                                        ; 12      ;
; T80s:cpu1|T80:u0|TState[1]                                                                                                                                       ; 12      ;
; clk                                                                                                                                                              ; 11      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux300~4                                                                                                                        ; 11      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~175                                                                                                                             ; 11      ;
; nasVDU:io1|nasVDU_render:vfc_render|LessThan3~0                                                                                                                  ; 11      ;
; sd_controller:sd1|state.read_block_data                                                                                                                          ; 11      ;
; iopwr1DBaud[2]                                                                                                                                                   ; 11      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux273~15                                                                                                                       ; 11      ;
; T80s:cpu1|T80:u0|Save_ALU_r                                                                                                                                      ; 11      ;
; T80s:cpu1|T80:u0|BusA[0]                                                                                                                                         ; 11      ;
; T80s:cpu1|T80:u0|BusA[4]                                                                                                                                         ; 11      ;
; sd_controller:sd1|state.acmd41                                                                                                                                   ; 11      ;
; sd_controller:sd1|state.init                                                                                                                                     ; 11      ;
; nasBridge:br1|state.rett3                                                                                                                                        ; 11      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~92                                                                                                                              ; 11      ;
; T80s:cpu1|T80:u0|ACC[5]                                                                                                                                          ; 11      ;
; T80s:cpu1|T80:u0|ACC[3]                                                                                                                                          ; 11      ;
; T80s:cpu1|T80:u0|Equal3~2                                                                                                                                        ; 11      ;
; T80s:cpu1|T80:u0|Equal63~0                                                                                                                                       ; 11      ;
; T80s:cpu1|T80:u0|Equal4~1                                                                                                                                        ; 11      ;
; T80s:cpu1|T80:u0|F[6]                                                                                                                                            ; 11      ;
; T80s:cpu1|T80:u0|Equal4~0                                                                                                                                        ; 11      ;
; T80s:cpu1|MREQ_n                                                                                                                                                 ; 11      ;
; n_nasWSRamCS~0                                                                                                                                                   ; 11      ;
; T80s:cpu1|T80:u0|A[11]                                                                                                                                           ; 11      ;
; n_SwRst                                                                                                                                                          ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[0]~29                                                                                                               ; 10      ;
; Equal7~3                                                                                                                                                         ; 10      ;
; SerRxClkEn                                                                                                                                                       ; 10      ;
; nasKBDPS2:io3|Equal25~1                                                                                                                                          ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~4                                                                                                                ; 10      ;
; sd_controller:sd1|\fsm:byte_counter[0]~2                                                                                                                         ; 10      ;
; iopwr1DBaud[0]                                                                                                                                                   ; 10      ;
; T80s:cpu1|T80:u0|WZ[7]~31                                                                                                                                        ; 10      ;
; T80s:cpu1|T80:u0|WZ[7]~25                                                                                                                                        ; 10      ;
; T80s:cpu1|T80:u0|RegAddrA~8                                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~5                                                                                                                        ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux299~1                                                                                                                        ; 10      ;
; T80s:cpu1|T80:u0|process_0~9                                                                                                                                     ; 10      ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[0]                                                                                                                                ; 10      ;
; T80s:cpu1|T80:u0|BusB[3]                                                                                                                                         ; 10      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux38~0                                                                                                                             ; 10      ;
; T80s:cpu1|T80:u0|BusB[4]                                                                                                                                         ; 10      ;
; sd_controller:sd1|state.write_block_wait                                                                                                                         ; 10      ;
; sd_controller:sd1|state.cmd58                                                                                                                                    ; 10      ;
; bufferedUART6402:\OPT_NOSIM:io2|txState.idle                                                                                                                     ; 10      ;
; nasBridge:br1|mstall_a                                                                                                                                           ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux293~0                                                                                                                        ; 10      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~68                                                                                                                              ; 10      ;
; T80s:cpu1|T80:u0|RegAddrA~0                                                                                                                                      ; 10      ;
; T80s:cpu1|T80:u0|XY_State[0]                                                                                                                                     ; 10      ;
; nasBridge:br1|i_n_WAIT~1                                                                                                                                         ; 10      ;
; T80s:cpu1|T80:u0|F[2]                                                                                                                                            ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux91~0                                                                                                                         ; 10      ;
; T80s:cpu1|T80:u0|A[15]                                                                                                                                           ; 10      ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_14_result_int[15]~24 ; 10      ;
; sdMISO                                                                                                                                                           ; 9       ;
; T80s:cpu1|T80:u0|process_0~20                                                                                                                                    ; 9       ;
; nasKBDPS2:io3|kbd_ctl~10                                                                                                                                         ; 9       ;
; sd_controller:sd1|Selector0~2                                                                                                                                    ; 9       ;
; T80s:cpu1|T80:u0|BusA[7]~6                                                                                                                                       ; 9       ;
; T80s:cpu1|T80:u0|BusA[7]~1                                                                                                                                       ; 9       ;
; T80s:cpu1|T80:u0|BusB[0]~12                                                                                                                                      ; 9       ;
; T80s:cpu1|T80:u0|BusB[0]~3                                                                                                                                       ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~5                                                                                                                ; 9       ;
; sd_controller:sd1|state.cardsel~13                                                                                                                               ; 9       ;
; T80s:cpu1|T80:u0|R[2]~9                                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|Equal13~0                                                                                                                                       ; 9       ;
; T80s:cpu1|T80:u0|RegAddrA~3                                                                                                                                      ; 9       ;
; T80s:cpu1|T80:u0|ACC[1]~5                                                                                                                                        ; 9       ;
; T80s:cpu1|T80:u0|BusB[5]                                                                                                                                         ; 9       ;
; T80s:cpu1|T80:u0|BusB[6]                                                                                                                                         ; 9       ;
; T80s:cpu1|T80:u0|process_0~10                                                                                                                                    ; 9       ;
; cpuDataIn[2]~8                                                                                                                                                   ; 9       ;
; T80s:cpu1|T80:u0|BusB[0]                                                                                                                                         ; 9       ;
; T80s:cpu1|T80:u0|BusB[2]                                                                                                                                         ; 9       ;
; nasVDU:io1|nasVDU_render:vfc_render|screen_render~1                                                                                                              ; 9       ;
; iopwrECInvVideo                                                                                                                                                  ; 9       ;
; sd_controller:sd1|state.receive_byte_wait                                                                                                                        ; 9       ;
; sd_controller:sd1|\fsm:byte_counter[9]                                                                                                                           ; 9       ;
; nasBridge:br1|state.iot1                                                                                                                                         ; 9       ;
; nasBridge:br1|stateCount[0]                                                                                                                                      ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux246~0                                                                                                                        ; 9       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~109                                                                                                                             ; 9       ;
; T80s:cpu1|T80:u0|Equal3~3                                                                                                                                        ; 9       ;
; T80s:cpu1|T80:u0|Equal63~1                                                                                                                                       ; 9       ;
; Equal6~2                                                                                                                                                         ; 9       ;
; T80s:cpu1|T80:u0|ACC[7]                                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|ACC[6]                                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|ACC[4]                                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|ACC[2]                                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|ACC[1]                                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|ACC[0]                                                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|A[9]~49                                                                                                                                         ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux112~0                                                                                                                        ; 9       ;
; T80s:cpu1|T80:u0|PC[0]                                                                                                                                           ; 9       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~81                                                                                                                              ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux41~0                                                                                                                         ; 9       ;
; sd_controller:sd1|ctl_led~0                                                                                                                                      ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux42~2                                                                                                                         ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux101~0                                                                                                                        ; 9       ;
; proc_iowr_rst~8                                                                                                                                                  ; 9       ;
; Equal7~2                                                                                                                                                         ; 9       ;
; n_vfcVidRamCS~1                                                                                                                                                  ; 9       ;
; nasKBDPS2:io3|ps2WriteClkCount[4]                                                                                                                                ; 9       ;
; nasVDU:io1|nasVDU_render:vfc_render|DisplayRam2K:\GEN_RAM2K:dispRam2K|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[7]                      ; 9       ;
; sd_controller:sd1|return_state.write_block_wait~4                                                                                                                ; 8       ;
; sd_controller:sd1|wr_dat_reg~4                                                                                                                                   ; 8       ;
; T80s:cpu1|T80:u0|ACC[1]~34                                                                                                                                       ; 8       ;
; cpuDataIn[2]~86                                                                                                                                                  ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux236~6                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux286~3                                                                                                                        ; 8       ;
; sd_controller:sd1|address[1]~16                                                                                                                                  ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxCurrentByteBuffer[0]~0                                                                                                         ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxState.dataBit                                                                                                                  ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~252                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~250                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~248                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~246                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~244                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~242                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~240                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~238                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~236                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~234                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~232                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~230                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~228                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~226                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~224                                                                                                                     ; 8       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBuffer~222                                                                                                                     ; 8       ;
; nasKBDPS2:io3|kbWatchdogTimer~28                                                                                                                                 ; 8       ;
; nasKBDPS2:io3|ps2Byte[0]~1                                                                                                                                       ; 8       ;
; nasVDU:io1|nasVDU_render:vfc_render|charHoriz[4]~10                                                                                                              ; 8       ;
; nasKBDPS2:io3|kmap~161                                                                                                                                           ; 8       ;
; nasKBDPS2:io3|kmap~155                                                                                                                                           ; 8       ;
; nasKBDPS2:io3|kmap~149                                                                                                                                           ; 8       ;
; nasKBDPS2:io3|kmap~138                                                                                                                                           ; 8       ;
; nasKBDPS2:io3|kmap~131                                                                                                                                           ; 8       ;
; nasKBDPS2:io3|kmap~125                                                                                                                                           ; 8       ;
; nasVDU:io1|nasVDU_render:nas_render|charVert[0]                                                                                                                  ; 8       ;
; proc_iowr~2                                                                                                                                                      ; 8       ;
; nasKBDPS2:io3|kmap~110                                                                                                                                           ; 8       ;
; nasKBDPS2:io3|ps2WriteByte2~6                                                                                                                                    ; 8       ;
; nasKBDPS2:io3|kmap~105                                                                                                                                           ; 8       ;
; nasKBDPS2:io3|ps2ConvertedDS[2]                                                                                                                                  ; 8       ;
; T80s:cpu1|T80:u0|BusA~7                                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|BusA[7]~4                                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux249~13                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|BusB~13                                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|BusB[0]~10                                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|BusB[0]~2                                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|BusB[0]~1                                                                                                                                       ; 8       ;
; nasVDU:io1|nasVDU_render:vfc_render|screen_render~5                                                                                                              ; 8       ;
; nasVDU:io1|charAddr[11]~23                                                                                                                                       ; 8       ;
; nasVDU:io1|charAddr[10]~21                                                                                                                                       ; 8       ;
; nasVDU:io1|charAddr[9]~19                                                                                                                                        ; 8       ;
; nasVDU:io1|charAddr[8]~17                                                                                                                                        ; 8       ;
; nasVDU:io1|charAddr[7]~15                                                                                                                                        ; 8       ;
; nasVDU:io1|charAddr[6]~13                                                                                                                                        ; 8       ;
; nasVDU:io1|charAddr[5]~11                                                                                                                                        ; 8       ;
; nasVDU:io1|charAddr[4]~9                                                                                                                                         ; 8       ;
; nasVDU:io1|charAddr[3]~7                                                                                                                                         ; 8       ;
; nasVDU:io1|charAddr[2]~5                                                                                                                                         ; 8       ;
; nasVDU:io1|charAddr[1]~3                                                                                                                                         ; 8       ;
; nasVDU:io1|charAddr[0]~1                                                                                                                                         ; 8       ;
; nasVDU:io1|wren_charGen~1                                                                                                                                        ; 8       ;
; sd_controller:sd1|\fsm:byte_counter[2]~0                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[7]~17                                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[6]~15                                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[5]~13                                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[4]~11                                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[3]~9                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[2]~7                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[1]~5                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|PC[12]~70                                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|ACC[1]~13                                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|ACC[1]~8                                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|SP[14]~27                                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegWEH~1                                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[0]~3                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|WZ[10]~91                                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|WZ~89                                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|I[0]~1                                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[7]~15                                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[6]~13                                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[5]~11                                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[4]~9                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[3]~7                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[2]~5                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[1]~3                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|PC[7]~35                                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|PC[7]~34                                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]~8                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]~7                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]~6                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~5                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]~4                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]~3                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]~2                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[0]~1                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|WZ[7]~40                                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|WZ[7]~26                                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|SP[3]~7                                                                                                                                         ; 8       ;
; proc_iowr_rst~13                                                                                                                                                 ; 8       ;
; T80s:cpu1|T80:u0|process_0~12                                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|IR[3]~8                                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|IR[3]~7                                                                                                                                         ; 8       ;
; n_nasRomCS~0                                                                                                                                                     ; 8       ;
; nasKBDPS2:io3|drv[2]                                                                                                                                             ; 8       ;
; T80s:cpu1|T80:u0|DO[1]~16                                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|No_BTR~0                                                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|BusB[1]                                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux38~1                                                                                                                             ; 8       ;
; T80s:cpu1|T80:u0|M1_n                                                                                                                                            ; 8       ;
; nasVDU:io1|nasVDU_render:nas_render|screen_render~0                                                                                                              ; 8       ;
; nasVDU:io1|nasVDU_render:nas_render|hActive                                                                                                                      ; 8       ;
; nasVDU:io1|nasVDU_render:nas_render|vActive                                                                                                                      ; 8       ;
; nasVDU:io1|nasVDU_render:vfc_render|screen_render~0                                                                                                              ; 8       ;
; sd_controller:sd1|state.receive_ocr_wait                                                                                                                         ; 8       ;
; sd_controller:sd1|state.send_regreq                                                                                                                              ; 8       ;
; sd_controller:sd1|state.send_cmd                                                                                                                                 ; 8       ;
; sd_controller:sd1|\fsm:byte_counter[1]                                                                                                                           ; 8       ;
; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                            ; 8       ;
; nasBridge:br1|state.iat1                                                                                                                                         ; 8       ;
; nasBridge:br1|clkCount[3]                                                                                                                                        ; 8       ;
; proc_sboot~0                                                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|A~60                                                                                                                                            ; 8       ;
; T80s:cpu1|T80:u0|A[6]~14                                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|A[6]~13                                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|A[6]~12                                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|XY_Ind                                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|Equal46~4                                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux126~3                                                                                                                        ; 8       ;
; sd_controller:sd1|LessThan2~2                                                                                                                                    ; 8       ;
; nasBridge:br1|bridgeDone                                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux91~1                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|A[13]                                                                                                                                           ; 8       ;
; nasBridge:br1|stateCount[1]                                                                                                                                      ; 8       ;
; nasVDU:io1|nasVDU_render:nas_render|charDataR[6]~10                                                                                                              ; 7       ;
; nasVDU:io1|nasVDU_render:vfc_render|charDataR[3]~20                                                                                                              ; 7       ;
; T80s:cpu1|T80:u0|ACC[1]~33                                                                                                                                       ; 7       ;
; T80s:cpu1|T80:u0|process_6~8                                                                                                                                     ; 7       ;
; proc_iowr_rst~15                                                                                                                                                 ; 7       ;
; sd_controller:sd1|address[12]~14                                                                                                                                 ; 7       ;
; sd_controller:sd1|address[21]~4                                                                                                                                  ; 7       ;
; sd_controller:sd1|address[31]~0                                                                                                                                  ; 7       ;
; nasVDU:io1|nasVDU_render:nas_render|charHoriz[4]~9                                                                                                               ; 7       ;
; nasKBDPS2:io3|kbWriteTimer[13]                                                                                                                                   ; 7       ;
; nasKBDPS2:io3|kbWriteTimer[8]                                                                                                                                    ; 7       ;
; nasKBDPS2:io3|kbWriteTimer[12]                                                                                                                                   ; 7       ;
; nasKBDPS2:io3|kbWriteTimer[11]                                                                                                                                   ; 7       ;
; nasKBDPS2:io3|kbWriteTimer[10]                                                                                                                                   ; 7       ;
; nasKBDPS2:io3|kbWriteTimer[9]                                                                                                                                    ; 7       ;
; nasKBDPS2:io3|kbWriteTimer[16]                                                                                                                                   ; 7       ;
; nasVDU:io1|nasVDU_render:vfc_render|charHoriz[4]~11                                                                                                              ; 7       ;
; nasKBDPS2:io3|kmap~118                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|kmap~117                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|kmap~116                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|kmap~115                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|kmap~114                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|kmap~113                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|kmap~112                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|kmap~111                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|Equal28~1                                                                                                                                          ; 7       ;
; nasKBDPS2:io3|Equal27~0                                                                                                                                          ; 7       ;
; nasKBDPS2:io3|Equal26~1                                                                                                                                          ; 7       ;
; nasKBDPS2:io3|ps2ConvertedDS[0]                                                                                                                                  ; 7       ;
; nasKBDPS2:io3|kmap.raddr_b[0]~1                                                                                                                                  ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux248~6                                                                                                                        ; 7       ;
; nasVDU:io1|nasVDU_render:nas_render|screen_render~1                                                                                                              ; 7       ;
; bufferedUART6402:\OPT_NOSIM:io2|txBuffer[0]~1                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|WZ[10]~79                                                                                                                                       ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[5]~15                                                                                                                                  ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[3]~13                                                                                                                                  ; 7       ;
; T80s:cpu1|T80:u0|PC[7]~36                                                                                                                                        ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[1]~11                                                                                                                                  ; 7       ;
; T80s:cpu1|T80:u0|R[2]~11                                                                                                                                         ; 7       ;
; T80s:cpu1|T80:u0|WZ[10]~24                                                                                                                                       ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[0]~9                                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[6]~7                                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[7]~5                                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|RegAddrA[1]~10                                                                                                                                  ; 7       ;
; T80s:cpu1|T80:u0|RegAddrA[0]~6                                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|Save_Mux[2]~3                                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|ISet~1                                                                                                                                          ; 7       ;
; proc_iord~3                                                                                                                                                      ; 7       ;
; Equal17~1                                                                                                                                                        ; 7       ;
; Equal6~3                                                                                                                                                         ; 7       ;
; T80s:cpu1|T80:u0|F[4]                                                                                                                                            ; 7       ;
; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[0]                                                                                                                ; 7       ;
; sd_controller:sd1|Selector78~0                                                                                                                                   ; 7       ;
; sd_controller:sd1|state.write_block_init                                                                                                                         ; 7       ;
; sd_controller:sd1|state.cmd0                                                                                                                                     ; 7       ;
; sd_controller:sd1|data_sig[7]~3                                                                                                                                  ; 7       ;
; sd_controller:sd1|status[7]                                                                                                                                      ; 7       ;
; sd_controller:sd1|Equal13~1                                                                                                                                      ; 7       ;
; bufferedUART6402:\OPT_NOSIM:io2|txdX~3                                                                                                                           ; 7       ;
; proc_iowr~1                                                                                                                                                      ; 7       ;
; nasBridge:br1|state.iot2                                                                                                                                         ; 7       ;
; nasBridge:br1|Equal2~1                                                                                                                                           ; 7       ;
; nasBridge:br1|clkCount[0]                                                                                                                                        ; 7       ;
; proc_iowr_rst~11                                                                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|process_0~2                                                                                                                                     ; 7       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~83                                                                                                                              ; 7       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~77                                                                                                                              ; 7       ;
; T80s:cpu1|T80:u0|Equal46~3                                                                                                                                       ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To~6                                                                                                                   ; 7       ;
; nasBridge:br1|bridgeIOCycle~5                                                                                                                                    ; 7       ;
; T80s:cpu1|T80:u0|F[7]                                                                                                                                            ; 7       ;
; n_reset_s2                                                                                                                                                       ; 7       ;
; video_map80vfc                                                                                                                                                   ; 7       ;
; T80s:cpu1|T80:u0|A[14]                                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|A[12]                                                                                                                                           ; 7       ;
; nasKBDPS2:io3|ps2WriteClkCount[0]                                                                                                                                ; 7       ;
; nasKBDPS2:io3|ps2WriteClkCount[1]                                                                                                                                ; 7       ;
; nasBridge:br1|stateCount[2]                                                                                                                                      ; 7       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxFilter[0]~20                                                                                                                   ; 6       ;
; T80s:cpu1|T80:u0|WZ[3]~130                                                                                                                                       ; 6       ;
; Equal18~3                                                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux109~4                                                                                                                        ; 6       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxClockCount[0]~15                                                                                                               ; 6       ;
; nasKBDPS2:io3|ps2ClkFilter[1]~8                                                                                                                                  ; 6       ;
; bufferedUART6402:\OPT_NOSIM:io2|LessThan1~1                                                                                                                      ; 6       ;
; nasVDU:io1|nasVDU_render:nas_render|charHoriz[4]~10                                                                                                              ; 6       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxReadPointer[5]~10                                                                                                              ; 6       ;
; bufferedUART6402:\OPT_NOSIM:io2|LessThan0~1                                                                                                                      ; 6       ;
; nasKBDPS2:io3|ps2Caps~0                                                                                                                                          ; 6       ;
; nasKBDPS2:io3|ps2ConvertedDS[0]~4                                                                                                                                ; 6       ;
; nasKBDPS2:io3|LessThan2~2                                                                                                                                        ; 6       ;
; nasKBDPS2:io3|LessThan1~4                                                                                                                                        ; 6       ;
; nasKBDPS2:io3|kbWriteTimer[25]                                                                                                                                   ; 6       ;
; nasVDU:io1|nasVDU_render:nas_render|charVert[0]~6                                                                                                                ; 6       ;
; nasBridge:br1|rstate.active                                                                                                                                      ; 6       ;
; nasVDU:io1|nasVDU_render:nas_render|charVert[1]                                                                                                                  ; 6       ;
; nasKBDPS2:io3|kbd_ctl~6                                                                                                                                          ; 6       ;
; nasKBDPS2:io3|ps2ClkCount[1]                                                                                                                                     ; 6       ;
; nasKBDPS2:io3|ps2ConvertedDS[1]                                                                                                                                  ; 6       ;
; nasVDU:io1|nasVDU_render:nas_render|pixelCount[0]                                                                                                                ; 6       ;
; sd_controller:sd1|LessThan0~0                                                                                                                                    ; 6       ;
; sd_controller:sd1|fsm~0                                                                                                                                          ; 6       ;
; bufferedUART6402:\OPT_NOSIM:io2|txClockCount[0]~16                                                                                                               ; 6       ;
; T80s:cpu1|T80:u0|ACC[7]~20                                                                                                                                       ; 6       ;
; T80s:cpu1|T80:u0|BTR_r                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~147                                                                                                                             ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux33~0                                                                                                                             ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Special_LD[0]~0                                                                                                                 ; 6       ;
; T80s:cpu1|T80:u0|Alternate                                                                                                                                       ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux274~0                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux88~4                                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~0                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|ACC[1]~4                                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|NMICycle~0                                                                                                                                      ; 6       ;
; sd_controller:sd1|status~0                                                                                                                                       ; 6       ;
; cpuDataIn[2]~23                                                                                                                                                  ; 6       ;
; T80s:cpu1|T80:u0|Save_Mux[4]~1                                                                                                                                   ; 6       ;
; Equal30~0                                                                                                                                                        ; 6       ;
; nasVDU:io1|nasVDU_render:vfc_render|hActive                                                                                                                      ; 6       ;
; nasVDU:io1|nasVDU_render:vfc_render|vActive                                                                                                                      ; 6       ;
; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[1]                                                                                                                ; 6       ;
; sd_controller:sd1|state.cmd8                                                                                                                                     ; 6       ;
; sd_controller:sd1|\fsm:byte_counter[0]                                                                                                                           ; 6       ;
; sd_controller:sd1|Equal10~2                                                                                                                                      ; 6       ;
; nasBridge:br1|Equal1~1                                                                                                                                           ; 6       ;
; nasBridge:br1|clkCount[1]                                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~102                                                                                                                             ; 6       ;
; proc_iowr~0                                                                                                                                                      ; 6       ;
; proc_iowr_rst~10                                                                                                                                                 ; 6       ;
; T80s:cpu1|T80:u0|PC[15]                                                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|PC[14]                                                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|PC[13]                                                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|PC[12]                                                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|PC[11]                                                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|PC[10]                                                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|PC[9]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|PC[8]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux40~4                                                                                                                            ; 6       ;
; T80s:cpu1|T80:u0|PC[7]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux41~4                                                                                                                            ; 6       ;
; T80s:cpu1|T80:u0|PC[6]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux42~4                                                                                                                            ; 6       ;
; T80s:cpu1|T80:u0|PC[5]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux43~4                                                                                                                            ; 6       ;
; T80s:cpu1|T80:u0|PC[4]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux44~4                                                                                                                            ; 6       ;
; T80s:cpu1|T80:u0|PC[3]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux45~4                                                                                                                            ; 6       ;
; T80s:cpu1|T80:u0|PC[2]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux46~4                                                                                                                            ; 6       ;
; T80s:cpu1|T80:u0|PC[1]                                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux132~0                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux72~11                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|Equal59~0                                                                                                                                       ; 6       ;
; T80s:cpu1|T80:u0|Halt_FF~0                                                                                                                                       ; 6       ;
; nasBridge:br1|IntAckCycle                                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~64                                                                                                                              ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~62                                                                                                                              ; 6       ;
; iopwr00NasKbdClk                                                                                                                                                 ; 6       ;
; n_sbootRomCS~0                                                                                                                                                   ; 6       ;
; nasKBDPS2:io3|ps2WriteClkCount[2]                                                                                                                                ; 6       ;
; nasKBDPS2:io3|ps2WriteClkCount[3]                                                                                                                                ; 6       ;
; nasVDU:io1|nasVDU_render:vfc_render|charScanLine~21                                                                                                              ; 5       ;
; T80s:cpu1|T80:u0|WZ[10]~133                                                                                                                                      ; 5       ;
; nasBridge:br1|CycleGen~7                                                                                                                                         ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux130~4                                                                                                                        ; 5       ;
; sd_controller:sd1|cmd_out[16]~37                                                                                                                                 ; 5       ;
; sd_controller:sd1|WideOr17                                                                                                                                       ; 5       ;
; bufferedUART6402:\OPT_NOSIM:io2|RXDeglitch~4                                                                                                                     ; 5       ;
; nasKBDPS2:io3|ps2Scroll                                                                                                                                          ; 5       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxdFiltered                                                                                                                      ; 5       ;
; nasKBDPS2:io3|kbd_filter~3                                                                                                                                       ; 5       ;
; nasKBDPS2:io3|ps2WriteByte[0]~5                                                                                                                                  ; 5       ;
; nasKBDPS2:io3|ps2WriteClkCount[3]~14                                                                                                                             ; 5       ;
; nasKBDPS2:io3|ps2WriteClkCount[3]~10                                                                                                                             ; 5       ;
; bufferedUART6402:\OPT_NOSIM:io2|Equal4~0                                                                                                                         ; 5       ;
; nasKBDPS2:io3|LessThan5~1                                                                                                                                        ; 5       ;
; nasKBDPS2:io3|kbWriteTimer[14]                                                                                                                                   ; 5       ;
; nasKBDPS2:io3|kbWriteTimer[7]                                                                                                                                    ; 5       ;
; nasKBDPS2:io3|kbWriteTimer[6]                                                                                                                                    ; 5       ;
; nasKBDPS2:io3|kbWriteTimer[5]                                                                                                                                    ; 5       ;
; nasKBDPS2:io3|kbWriteTimer[4]                                                                                                                                    ; 5       ;
; nasKBDPS2:io3|kbWriteTimer[15]                                                                                                                                   ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|charVert[0]~15                                                                                                               ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|charScanLine[0]~12                                                                                                           ; 5       ;
; nasVDU:io1|nasVDU_render:nas_render|charScanLine[1]~10                                                                                                           ; 5       ;
; nasKBDPS2:io3|kmap~107                                                                                                                                           ; 5       ;
; nasKBDPS2:io3|ps2ClkCount[2]                                                                                                                                     ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux260~5                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux247~7                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~13                                                                                                               ; 5       ;
; rst_gen~0                                                                                                                                                        ; 5       ;
; nasVDU:io1|nasVDU_render:nas_render|pixelCount[1]                                                                                                                ; 5       ;
; sd_controller:sd1|block_read                                                                                                                                     ; 5       ;
; sd_controller:sd1|\fsm:bit_counter[1]~2                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|WZ[3]~51                                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|WZ[7]~32                                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|WZ[10]~30                                                                                                                                       ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux261~6                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux263~5                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux262~6                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux269~0                                                                                                                        ; 5       ;
; nasBridge:br1|CycleGen~6                                                                                                                                         ; 5       ;
; nasBridge:br1|iastate.active                                                                                                                                     ; 5       ;
; T80s:cpu1|T80:u0|ALU_Op_r~0                                                                                                                                      ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux271~4                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|F~19                                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|process_0~13                                                                                                                                    ; 5       ;
; cpuDataIn[2]~26                                                                                                                                                  ; 5       ;
; n_vfcRomCS~3                                                                                                                                                     ; 5       ;
; SBootRomState[1]                                                                                                                                                 ; 5       ;
; cpuDataIn[2]~6                                                                                                                                                   ; 5       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[1]                                                                                                                                ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[2]                                                                                                                ; 5       ;
; sd_controller:sd1|state.receive_byte~2                                                                                                                           ; 5       ;
; sd_controller:sd1|state.write_block_cmd                                                                                                                          ; 5       ;
; SerTxClkEn                                                                                                                                                       ; 5       ;
; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[0]                                                                                                                    ; 5       ;
; bufferedUART6402:\OPT_NOSIM:io2|txByteSent                                                                                                                       ; 5       ;
; nasBridge:br1|CycleGen~5                                                                                                                                         ; 5       ;
; nasBridge:br1|Selector30~2                                                                                                                                       ; 5       ;
; nasBridge:br1|state.rett2                                                                                                                                        ; 5       ;
; nasBridge:br1|state.m1t2                                                                                                                                         ; 5       ;
; nasBridge:br1|clkCount[2]                                                                                                                                        ; 5       ;
; nasBridge:br1|clkCount[4]                                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|Equal46~5                                                                                                                                       ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux7~0                                                                                                                              ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~87                                                                                                                              ; 5       ;
; T80s:cpu1|T80:u0|SP[15]                                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[14]                                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux33~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[13]                                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux34~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[12]                                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux35~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[11]                                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux36~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[10]                                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux37~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[9]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux38~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[8]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux39~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[7]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|SP[6]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|SP[5]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|SP[4]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|SP[3]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|SP[2]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|SP[1]                                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux243~2                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux47~4                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux238~0                                                                                                                        ; 5       ;
; T80s:cpu1|T80:u0|SP[0]                                                                                                                                           ; 5       ;
; nasBridge:br1|bridgeIOCycle~2                                                                                                                                    ; 5       ;
; n_nasVidRamCS~1                                                                                                                                                  ; 5       ;
; iopwrFE32kPages                                                                                                                                                  ; 5       ;
; iopwrFEUpper32k                                                                                                                                                  ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|charHoriz[0]                                                                                                                 ; 5       ;
; nasVDU:io1|nasVDU_render:nas_render|horizCount[9]                                                                                                                ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|horizCount[10]                                                                                                               ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|horizCount[9]                                                                                                                ; 5       ;
; nasVDU:io1|nasVDU_render:nas_render|vertLineCount[6]                                                                                                             ; 5       ;
; nasVDU:io1|nasVDU_render:nas_render|vertLineCount[2]                                                                                                             ; 5       ;
; nasVDU:io1|nasVDU_render:nas_render|vertLineCount[1]                                                                                                             ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|vertLineCount[9]                                                                                                             ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|vertLineCount[7]                                                                                                             ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|vertLineCount[6]                                                                                                             ; 5       ;
; nasVDU:io1|nasVDU_render:vfc_render|vertLineCount[5]                                                                                                             ; 5       ;
; n_SwWarmRst                                                                                                                                                      ; 4       ;
; ps2Clk~0                                                                                                                                                         ; 4       ;
; sRamData[7]~7                                                                                                                                                    ; 4       ;
; sRamData[6]~6                                                                                                                                                    ; 4       ;
; sRamData[1]~1                                                                                                                                                    ; 4       ;
; sRamData[0]~0                                                                                                                                                    ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux10~1                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux12~1                                                                                                                             ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|charVert[0]~10                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~303                                                                                                                             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|wren~2                                                                                                                       ; 4       ;
; sd_controller:sd1|state.cardsel~16                                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux108~4                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux99~5                                                                                                                         ; 4       ;
; nasBridge:br1|CycleGen~8                                                                                                                                         ; 4       ;
; proc_iowr_rst~14                                                                                                                                                 ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[0]~1                                                                                                                  ; 4       ;
; nasKBDPS2:io3|ps2Caps                                                                                                                                            ; 4       ;
; nasKBDPS2:io3|ps2Num                                                                                                                                             ; 4       ;
; nasKBDPS2:io3|ps2WriteByte2~7                                                                                                                                    ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxState.idle                                                                                                                     ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[0]                                                                                                                    ; 4       ;
; nasKBDPS2:io3|ps2WriteByte2[3]                                                                                                                                   ; 4       ;
; nasBridge:br1|rstate.reti                                                                                                                                        ; 4       ;
; nasKBDPS2:io3|ps2ClkCount[3]~1                                                                                                                                   ; 4       ;
; nasKBDPS2:io3|ps2ConvertedDS[0]~23                                                                                                                               ; 4       ;
; nasKBDPS2:io3|Mux2~0                                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|F[5]~90                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|F[5]~89                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|F[5]~80                                                                                                                                         ; 4       ;
; nasKBDPS2:io3|LessThan3~3                                                                                                                                        ; 4       ;
; nasKBDPS2:io3|Equal38~0                                                                                                                                          ; 4       ;
; nasKBDPS2:io3|Equal10~8                                                                                                                                          ; 4       ;
; nasKBDPS2:io3|Equal10~2                                                                                                                                          ; 4       ;
; nasKBDPS2:io3|LessThan0~4                                                                                                                                        ; 4       ;
; nasKBDPS2:io3|kbWriteTimer[3]                                                                                                                                    ; 4       ;
; sd_controller:sd1|return_state.write_block_wait~3                                                                                                                ; 4       ;
; nasBridge:br1|rstate.prefix                                                                                                                                      ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|charVert[2]                                                                                                                  ; 4       ;
; nasKBDPS2:io3|ps2ByteD1[4]                                                                                                                                       ; 4       ;
; nasKBDPS2:io3|kbdclk_d1                                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|F[5]~58                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux250~12                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux249~9                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux11~0                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~212                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~171                                                                                                                             ; 4       ;
; nasKBDPS2:io3|ps2DataOut                                                                                                                                         ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|pixelCount[2]                                                                                                                ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[220]~34             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[219]~33             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[218]~32             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[217]~31             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[216]~30             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[215]~29             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[214]~28             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[213]~27             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[212]~24             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|lpm_divide:Mod0|lpm_divide_48m:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[211]~21             ; 4       ;
; sd_controller:sd1|Selector100~2                                                                                                                                  ; 4       ;
; sd_controller:sd1|recv_data[0]                                                                                                                                   ; 4       ;
; sd_controller:sd1|block_write                                                                                                                                    ; 4       ;
; sd_controller:sd1|state.cardsel                                                                                                                                  ; 4       ;
; sd_controller:sd1|\fsm:bit_counter[7]~0                                                                                                                          ; 4       ;
; sd_controller:sd1|state.write_block_byte~0                                                                                                                       ; 4       ;
; Equal57~0                                                                                                                                                        ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[0]~0                                                                                                                  ; 4       ;
; nasBridge:br1|state.m1t3                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux264~6                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|WZ[3]~52                                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux35~5                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux37~3                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|I[0]~0                                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~1                                                                                                                      ; 4       ;
; T80s:cpu1|T80:u0|RegWEL~2                                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Inc_PC~3                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux296~0                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux271~13                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|Equal63~3                                                                                                                                       ; 4       ;
; nasBridge:br1|state.iat3                                                                                                                                         ; 4       ;
; nasBridge:br1|iastate.done                                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|RegAddrA[0]~4                                                                                                                                   ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux210~4                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux273~16                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~135                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~128                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|No_BTR~1                                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux91~3                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux91~2                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[7]~7                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~124                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~123                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux21~2                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~118                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux28~4                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|Arith16_r                                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux8~4                                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux230~0                                                                                                                        ; 4       ;
; cpuDataIn[2]~38                                                                                                                                                  ; 4       ;
; cpuDataIn[2]~37                                                                                                                                                  ; 4       ;
; cpuDataIn[2]~35                                                                                                                                                  ; 4       ;
; cpuDataIn[2]~30                                                                                                                                                  ; 4       ;
; cpuDataIn[2]~27                                                                                                                                                  ; 4       ;
; n_nasVidRamCS~3                                                                                                                                                  ; 4       ;
; Equal18~2                                                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|process_6~4                                                                                                                                     ; 4       ;
; T80s:cpu1|T80:u0|DO[1]~15                                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|Auto_Wait_t1                                                                                                                                    ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux236~5                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux237~0                                                                                                                        ; 4       ;
; iopwr00NasNMI                                                                                                                                                    ; 4       ;
; nmi_state[0]                                                                                                                                                     ; 4       ;
; sd_controller:sd1|WideOr18~0                                                                                                                                     ; 4       ;
; sd_controller:sd1|state.read_block_cmd                                                                                                                           ; 4       ;
; sd_controller:sd1|sd_write_flag                                                                                                                                  ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[2]                                                                                                                    ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|txBitCount[1]                                                                                                                    ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|Equal6~1                                                                                                                         ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|txByteWritten                                                                                                                    ; 4       ;
; nasBridge:br1|Selector28~0                                                                                                                                       ; 4       ;
; nasBridge:br1|state.m1t1                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux291~0                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|process_0~7                                                                                                                                     ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux259~5                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux61~2                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux86~1                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|I[7]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|I[6]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|WZ[13]                                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|I[5]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|I[4]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|WZ[11]                                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|I[3]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|I[2]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|I[1]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|I[0]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|R[7]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|WZ[5]                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|WZ[4]                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|WZ[3]                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][2]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][2]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][2]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][2]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][1]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][1]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][1]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][1]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux286~2                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|NextIs_XY_Fetch~4                                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~84                                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~67                                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|Equal3~1                                                                                                                                        ; 4       ;
; sd_controller:sd1|init_busy                                                                                                                                      ; 4       ;
; nasBridge:br1|mstall_a~0                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|Equal3~0                                                                                                                                        ; 4       ;
; nasBridge:br1|BrRD_n                                                                                                                                             ; 4       ;
; n_nasVidRamCS~2                                                                                                                                                  ; 4       ;
; n_vfcRomCS~1                                                                                                                                                     ; 4       ;
; n_vfcRomCS~0                                                                                                                                                     ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxFilter[5]                                                                                                                      ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxFilter[4]                                                                                                                      ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxClockCount[5]                                                                                                                  ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxClockCount[3]                                                                                                                  ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|charHoriz[1]                                                                                                                 ; 4       ;
; T80s:cpu1|T80:u0|Add16~14                                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|Add16~12                                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|Add16~10                                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|Add16~8                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|Add16~6                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|Add16~4                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|Add16~2                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|Add16~0                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|IR[5]~2                                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|IR[7]~0                                                                                                                                         ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|horizCount[8]                                                                                                                ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|horizCount[7]                                                                                                                ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|horizCount[10]                                                                                                               ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|horizCount[6]                                                                                                                ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|horizCount[5]                                                                                                                ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|horizCount[8]                                                                                                                ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|horizCount[7]                                                                                                                ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|horizCount[6]                                                                                                                ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|vertLineCount[0]                                                                                                             ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|vertLineCount[9]                                                                                                             ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|vertLineCount[8]                                                                                                             ; 4       ;
; nasVDU:io1|nasVDU_render:nas_render|vertLineCount[7]                                                                                                             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|vertLineCount[8]                                                                                                             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|vertLineCount[4]                                                                                                             ; 4       ;
; nasVDU:io1|nasVDU_render:vfc_render|vertLineCount[1]                                                                                                             ; 4       ;
; sd_controller:sd1|clkCount[5]                                                                                                                                    ; 4       ;
; sd_controller:sd1|clkCount[4]                                                                                                                                    ; 4       ;
; bufferedUART6402:\OPT_NOSIM:io2|txClockCount[0]                                                                                                                  ; 4       ;
; T80s:cpu1|T80:u0|WZ[7]                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|R[6]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|WZ[6]                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|R[5]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|R[4]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|R[3]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|R[2]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|WZ[2]                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|R[1]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|WZ[1]                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|R[0]                                                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|WZ[0]                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux11~1                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux13~3                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux14~1                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux15~1                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux9~1                                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~317                                                                                                                             ; 3       ;
; nasVDU:io1|nasVDU_render:nas_render|pixelCount[2]~5                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~313                                                                                                                             ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux210~5                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux242~8                                                                                                                        ; 3       ;
; nasVDU:io1|nasVDU_render:vfc_render|pixelCount[0]~5                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|WZ[10]~132                                                                                                                                      ; 3       ;
; T80s:cpu1|T80:u0|PC[7]~100                                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|process_1~9                                                                                                                                     ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux226~6                                                                                                                        ; 3       ;
; cpuDataIn[2]~87                                                                                                                                                  ; 3       ;
; Equal31~3                                                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|NextIs_XY_Fetch~6                                                                                                                               ; 3       ;
; nasBridge:br1|pio_cs_n~2                                                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux290~7                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux297~6                                                                                                                        ; 3       ;
; sd_controller:sd1|cmd_out[1]                                                                                                                                     ; 3       ;
; sd_controller:sd1|cmd_out[2]                                                                                                                                     ; 3       ;
; sd_controller:sd1|cmd_out[3]                                                                                                                                     ; 3       ;
; sd_controller:sd1|cmd_out[4]                                                                                                                                     ; 3       ;
; sd_controller:sd1|Selector52~0                                                                                                                                   ; 3       ;
; sd_controller:sd1|cmd_out[7]                                                                                                                                     ; 3       ;
; sd_controller:sd1|cmd_out[38]                                                                                                                                    ; 3       ;
; sd_controller:sd1|cmd_out[40]                                                                                                                                    ; 3       ;
; sd_controller:sd1|cmd_out[41]                                                                                                                                    ; 3       ;
; sd_controller:sd1|cmd_out[42]                                                                                                                                    ; 3       ;
; sd_controller:sd1|cmd_out[43]                                                                                                                                    ; 3       ;
; sd_controller:sd1|cmd_out[44]                                                                                                                                    ; 3       ;
; sd_controller:sd1|cmd_out[45]                                                                                                                                    ; 3       ;
; sd_controller:sd1|cmd_out[47]                                                                                                                                    ; 3       ;
; sd_controller:sd1|data_sig[0]                                                                                                                                    ; 3       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxdX                                                                                                                             ; 3       ;
; nasKBDPS2:io3|kmap~162                                                                                                                                           ; 3       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxState.dataBit~3                                                                                                                ; 3       ;
; bufferedUART6402:\OPT_NOSIM:io2|rxBitCount[1]                                                                                                                    ; 3       ;
; nasKBDPS2:io3|ps2WriteByte2[0]                                                                                                                                   ; 3       ;
; nasKBDPS2:io3|ps2WriteByte2[2]                                                                                                                                   ; 3       ;
; nasKBDPS2:io3|ps2WriteByte2[1]                                                                                                                                   ; 3       ;
; nasBridge:br1|RetiDetect~0                                                                                                                                       ; 3       ;
; bufferedUART6402:\OPT_NOSIM:io2|Equal3~0                                                                                                                         ; 3       ;
; nasKBDPS2:io3|kbd_filter~2                                                                                                                                       ; 3       ;
; nasKBDPS2:io3|kbd_filter~0                                                                                                                                       ; 3       ;
; nasKBDPS2:io3|ps2DataOut~7                                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|F[5]~88                                                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|F[5]~83                                                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|F[5]~79                                                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|F[5]~77                                                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|process_0~19                                                                                                                                    ; 3       ;
; T80s:cpu1|T80:u0|F[5]~76                                                                                                                                         ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                            ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                              ; Location                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; InternalRam1K:WSRam|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Single Port    ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 2    ; None                             ; M4K_X11_Y7, M4K_X11_Y10                                                                              ; Don't care           ; Don't care      ; Don't care      ;
; Z80_MAP80VFC_ROM:rom2|altsyncram:altsyncram_component|altsyncram_ek91:auto_generated|ALTSYNCRAM                                                 ; AUTO ; ROM            ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 8    ; ../ROMS/Z80/Z80_MAP80VFC_ROM.hex ; M4K_X23_Y11, M4K_X23_Y13, M4K_X11_Y2, M4K_X11_Y1, M4K_X11_Y11, M4K_X23_Y10, M4K_X23_Y12, M4K_X11_Y13 ; Don't care           ; Don't care      ; Don't care      ;
; Z80_NASSYS3_ROM:rom1|altsyncram:altsyncram_component|altsyncram_tj91:auto_generated|ALTSYNCRAM                                                  ; AUTO ; ROM            ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 8    ; ../ROMS/Z80/Z80_NASSYS3_ROM.hex  ; M4K_X23_Y11, M4K_X23_Y13, M4K_X11_Y2, M4K_X11_Y1, M4K_X11_Y11, M4K_X23_Y10, M4K_X23_Y12, M4K_X11_Y13 ; Don't care           ; Don't care      ; Don't care      ;
; Z80_SBOOT_ROM:rom3|altsyncram:altsyncram_component|altsyncram_8e91:auto_generated|ALTSYNCRAM                                                    ; AUTO ; ROM            ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 2    ; ../ROMS/Z80/Z80_SBOOT_ROM.hex    ; M4K_X11_Y12, M4K_X11_Y8                                                                              ; Don't care           ; Don't care      ; Don't care      ;
; nasVDU:io1|nasCharGenRam4K:fontRom|altsyncram:altsyncram_component|altsyncram_hsd1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Single Port    ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 8    ; nasCharGenRam4K.HEX              ; M4K_X23_Y5, M4K_X23_Y8, M4K_X11_Y9, M4K_X23_Y6, M4K_X23_Y9, M4K_X23_Y7, M4K_X11_Y6, M4K_X11_Y5       ; Don't care           ; Don't care      ; Don't care      ;
; nasVDU:io1|nasVDU_render:nas_render|DisplayRam1K:\GEN_RAM1K:dispRam1K|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None                             ; M4K_X11_Y4, M4K_X11_Y3                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; nasVDU:io1|nasVDU_render:vfc_render|DisplayRam2K:\GEN_RAM2K:dispRam2K|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 4    ; None                             ; M4K_X23_Y4, M4K_X23_Y1, M4K_X23_Y3, M4K_X23_Y2                                                       ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,751 / 15,666 ( 43 % ) ;
; C16 interconnects           ; 38 / 812 ( 5 % )        ;
; C4 interconnects            ; 3,336 / 11,424 ( 29 % ) ;
; Direct links                ; 1,022 / 15,666 ( 7 % )  ;
; Global clocks               ; 6 / 8 ( 75 % )          ;
; Local interconnects         ; 2,528 / 4,608 ( 55 % )  ;
; R24 interconnects           ; 96 / 652 ( 15 % )       ;
; R4 interconnects            ; 3,998 / 13,328 ( 30 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.01) ; Number of LABs  (Total = 287) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 7                             ;
; 11                                          ; 4                             ;
; 12                                          ; 12                            ;
; 13                                          ; 15                            ;
; 14                                          ; 14                            ;
; 15                                          ; 29                            ;
; 16                                          ; 198                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.55) ; Number of LABs  (Total = 287) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 88                            ;
; 1 Clock                            ; 192                           ;
; 1 Clock enable                     ; 79                            ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 49                            ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.01) ; Number of LABs  (Total = 287) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 8                             ;
; 13                                           ; 5                             ;
; 14                                           ; 9                             ;
; 15                                           ; 20                            ;
; 16                                           ; 68                            ;
; 17                                           ; 16                            ;
; 18                                           ; 24                            ;
; 19                                           ; 20                            ;
; 20                                           ; 21                            ;
; 21                                           ; 20                            ;
; 22                                           ; 11                            ;
; 23                                           ; 14                            ;
; 24                                           ; 6                             ;
; 25                                           ; 11                            ;
; 26                                           ; 5                             ;
; 27                                           ; 4                             ;
; 28                                           ; 6                             ;
; 29                                           ; 4                             ;
; 30                                           ; 4                             ;
; 31                                           ; 2                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.23) ; Number of LABs  (Total = 287) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 3                             ;
; 2                                               ; 8                             ;
; 3                                               ; 11                            ;
; 4                                               ; 10                            ;
; 5                                               ; 19                            ;
; 6                                               ; 23                            ;
; 7                                               ; 27                            ;
; 8                                               ; 31                            ;
; 9                                               ; 23                            ;
; 10                                              ; 21                            ;
; 11                                              ; 29                            ;
; 12                                              ; 22                            ;
; 13                                              ; 15                            ;
; 14                                              ; 17                            ;
; 15                                              ; 8                             ;
; 16                                              ; 13                            ;
; 17                                              ; 4                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.09) ; Number of LABs  (Total = 287) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 7                             ;
; 7                                            ; 7                             ;
; 8                                            ; 6                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 8                             ;
; 15                                           ; 11                            ;
; 16                                           ; 13                            ;
; 17                                           ; 7                             ;
; 18                                           ; 12                            ;
; 19                                           ; 16                            ;
; 20                                           ; 8                             ;
; 21                                           ; 9                             ;
; 22                                           ; 12                            ;
; 23                                           ; 10                            ;
; 24                                           ; 14                            ;
; 25                                           ; 11                            ;
; 26                                           ; 5                             ;
; 27                                           ; 19                            ;
; 28                                           ; 10                            ;
; 29                                           ; 20                            ;
; 30                                           ; 23                            ;
; 31                                           ; 19                            ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "NASCOM4"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'NASCOM4.out.sdc'
Warning (332060): Node: T80s:cpu1|IORQ_n was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node T80s:cpu1|WR_n
        Info (176357): Destination node T80s:cpu1|RD_n
        Info (176357): Destination node T80s:cpu1|T80:u0|A[0]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[1]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[2]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[3]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[4]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[5]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[6]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[7]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node n_WR_sd 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node n_RD_uart 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node n_WR_uart 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node n_reset_clean~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bufferedUART6402:\OPT_NOSIM:io2|dataOut[2]
        Info (176357): Destination node bufferedUART6402:\OPT_NOSIM:io2|dataOut[1]
        Info (176357): Destination node bufferedUART6402:\OPT_NOSIM:io2|dataOut[5]
        Info (176357): Destination node bufferedUART6402:\OPT_NOSIM:io2|dataOut[0]
        Info (176357): Destination node bufferedUART6402:\OPT_NOSIM:io2|dataOut[4]
        Info (176357): Destination node bufferedUART6402:\OPT_NOSIM:io2|dataOut[3]
        Info (176357): Destination node sd_controller:sd1|return_state.write_block_wait~2
        Info (176357): Destination node bufferedUART6402:\OPT_NOSIM:io2|dataOut[7]
        Info (176357): Destination node bufferedUART6402:\OPT_NOSIM:io2|dataOut[6]
        Info (176357): Destination node T80s:cpu1|T80:u0|OldNMI_n
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sd_controller:sd1|wr_cmd_reg~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 3 registers into blocks of type I/O
    Extra Info (176220): Created 1 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 25% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (11888): Total time spent on timing analysis during the Fitter is 6.42 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 67 output pins without output pin load capacitance assignment
    Info (306007): Pin "sRamData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2Clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_LED7Drive" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_LED9Halt" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_LED3SdActive" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sRamAddress[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamCS1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamCS2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "clk4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "clk1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pio_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ctc_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "fdc_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "porte4_wr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "port00_rd_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BrReset_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BrM1_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BrIORQ_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BrRD_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BrWR_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BrBufOE_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BrBufWr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "NasKbdClk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "NasKbdRst" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SerTxFrNas" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdMOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PriVSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PriHSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PriVideo" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SecVSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SecHSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SecVideo" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Spare65" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Spare86" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Spare74" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Spare75" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Spare92" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file /home/crook/retro/multicomp6809/multicomp/NASCOM4/output_files/NASCOM4.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 702 megabytes
    Info: Processing ended: Sat Dec  3 11:55:52 2022
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/crook/retro/multicomp6809/multicomp/NASCOM4/output_files/NASCOM4.fit.smsg.


