Analysis & Synthesis report for IITB_Proc
Sun May 23 20:48:31 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. State Machine - |IITB_Proc|FSM:FSM_main|state
 10. Registers Removed During Synthesis
 11. General Register Statistics
 12. Registers Packed Into Inferred Megafunctions
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Source assignments for Memory:memory_main|altsyncram:mem_reg_rtl_0|altsyncram_38s1:auto_generated
 15. Parameter Settings for Inferred Entity Instance: Memory:memory_main|altsyncram:mem_reg_rtl_0
 16. altsyncram Parameter Settings by Entity Instance
 17. Port Connectivity Checks: "Datapath:datapath_main|Mux16_4_1:m11"
 18. Port Connectivity Checks: "Datapath:datapath_main|Mux16_4_1:m5"
 19. Port Connectivity Checks: "Datapath:datapath_main|Mux16_4_1:m4"
 20. Port Connectivity Checks: "Datapath:datapath_main|sext_9bit:se7|Mux16_2_1:mux"
 21. Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|Mux1_2_1:mux2"
 22. Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Mux1_2_1:tbo0"
 23. Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Half_Adder:onha0|Mux1_2_1:mux4"
 24. Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Half_Adder:onha0|Mux1_2_1:mux3"
 25. Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Half_Adder:onha0|Mux1_2_1:mux1"
 26. Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1"
 27. Post-Synthesis Netlist Statistics for Top Partition
 28. Elapsed Time Per Partition
 29. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Sun May 23 20:48:31 2021       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; IITB_Proc                                   ;
; Top-level Entity Name           ; IITB_Proc                                   ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 223                                         ;
; Total pins                      ; 51                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,048,576                                   ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CGXFC7C7F23C8     ;                    ;
; Top-level entity name                                                           ; IITB_Proc          ; IITB_Proc          ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation                ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                                   ; Enable             ; Enable             ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                        ; Auto               ; Auto               ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; Power Optimization During Synthesis                                             ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
;     Processor 5            ;   0.0%      ;
;     Processor 6            ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                              ;
+-------------------------------------------+-----------------+-------------------------------------------------------+-------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path          ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                        ; Library ;
+-------------------------------------------+-----------------+-------------------------------------------------------+-------------------------------------------------------------------------------------+---------+
; IITB_Proc.vhd                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/IITB_Proc.vhd                             ;         ;
; testbench.vhd                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/testbench.vhd                             ;         ;
; sext_9bit.vhd                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/sext_9bit.vhd                             ;         ;
; sext_6bit.vhd                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/sext_6bit.vhd                             ;         ;
; RegisterFile.vhd                          ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/RegisterFile.vhd                          ;         ;
; nand.vhd                                  ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/nand.vhd                                  ;         ;
; Mux3_4_1.vhdl                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux3_4_1.vhdl                             ;         ;
; Mux3_2_1.vhdl                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux3_2_1.vhdl                             ;         ;
; Mux1_4_1.vhdl                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux1_4_1.vhdl                             ;         ;
; Mux1_2_1.vhdl                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux1_2_1.vhdl                             ;         ;
; Mux16_4_1.vhdl                            ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux16_4_1.vhdl                            ;         ;
; Mux16_2_1.vhdl                            ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux16_2_1.vhdl                            ;         ;
; memory.vhd                                ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/memory.vhd                                ;         ;
; Half-Adder.vhd                            ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Half-Adder.vhd                            ;         ;
; Full-Adder.vhd                            ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Full-Adder.vhd                            ;         ;
; FSM.vhd                                   ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/FSM.vhd                                   ;         ;
; ff_register.vhd                           ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ff_register.vhd                           ;         ;
; DFlipFlop.vhd                             ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/DFlipFlop.vhd                             ;         ;
; Datapath.vhd                              ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd                              ;         ;
; ALU.vhd                                   ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ALU.vhd                                   ;         ;
; adder_16bit.vhd                           ; yes             ; User VHDL File                                        ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/adder_16bit.vhd                           ;         ;
; altsyncram.tdf                            ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf               ;         ;
; stratix_ram_block.inc                     ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratix_ram_block.inc        ;         ;
; lpm_mux.inc                               ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mux.inc                  ;         ;
; lpm_decode.inc                            ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_decode.inc               ;         ;
; aglobal201.inc                            ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/aglobal201.inc               ;         ;
; a_rdenreg.inc                             ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/a_rdenreg.inc                ;         ;
; altrom.inc                                ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altrom.inc                   ;         ;
; altram.inc                                ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altram.inc                   ;         ;
; altdpram.inc                              ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altdpram.inc                 ;         ;
; db/altsyncram_38s1.tdf                    ; yes             ; Auto-Generated Megafunction                           ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/db/altsyncram_38s1.tdf                    ;         ;
; db/iitb_proc.ram0_memory_a0c6519c.hdl.mif ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/db/iitb_proc.ram0_memory_a0c6519c.hdl.mif ;         ;
; db/decode_dla.tdf                         ; yes             ; Auto-Generated Megafunction                           ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/db/decode_dla.tdf                         ;         ;
; db/mux_chb.tdf                            ; yes             ; Auto-Generated Megafunction                           ; D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/db/mux_chb.tdf                            ;         ;
+-------------------------------------------+-----------------+-------------------------------------------------------+-------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimate of Logic utilization (ALMs needed) ; 333       ;
;                                             ;           ;
; Combinational ALUT usage for logic          ; 453       ;
;     -- 7 input functions                    ; 8         ;
;     -- 6 input functions                    ; 175       ;
;     -- 5 input functions                    ; 145       ;
;     -- 4 input functions                    ; 37        ;
;     -- <=3 input functions                  ; 88        ;
;                                             ;           ;
; Dedicated logic registers                   ; 223       ;
;                                             ;           ;
; I/O pins                                    ; 51        ;
; Total MLAB memory bits                      ; 0         ;
; Total block memory bits                     ; 1048576   ;
;                                             ;           ;
; Total DSP Blocks                            ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 351       ;
; Total fan-out                               ; 5237      ;
; Average fan-out                             ; 5.78      ;
+---------------------------------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                 ;
+-------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                           ; Entity Name     ; Library Name ;
+-------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |IITB_Proc                                ; 453 (0)             ; 223 (0)                   ; 1048576           ; 0          ; 51   ; 0            ; |IITB_Proc                                                                                                    ; IITB_Proc       ; work         ;
;    |Datapath:datapath_main|               ; 303 (0)             ; 210 (0)                   ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main                                                                             ; Datapath        ; work         ;
;       |ALU:alu_main|                      ; 52 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main                                                                ; ALU             ; work         ;
;          |Mux16_2_1:mux1|                 ; 22 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1                                                 ; Mux16_2_1       ; work         ;
;             |Mux1_2_1:\muxg:0:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:0:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:10:mx|        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:10:mx                            ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:11:mx|        ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:11:mx                            ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:12:mx|        ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:12:mx                            ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:13:mx|        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:13:mx                            ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:14:mx|        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:14:mx                            ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:15:mx|        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:15:mx                            ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:1:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:1:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:2:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:2:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:3:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:3:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:4:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:4:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:5:mx|         ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:5:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:6:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:6:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:7:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:7:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:8:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:8:mx                             ; Mux1_2_1        ; work         ;
;             |Mux1_2_1:\muxg:9:mx|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1|Mux1_2_1:\muxg:9:mx                             ; Mux1_2_1        ; work         ;
;          |adder_16bit:p_1|                ; 30 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1                                                ; adder_16bit     ; work         ;
;             |Full_Adder:fa10|             ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa10                                ; Full_Adder      ; work         ;
;                |Half_Adder:onha0|         ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa10|Half_Adder:onha0               ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa10|Half_Adder:onha0|Mux1_2_1:mux5 ; Mux1_2_1        ; work         ;
;                |Half_Adder:onha1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa10|Half_Adder:onha1               ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa10|Half_Adder:onha1|Mux1_2_1:mux5 ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa11|             ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa11                                ; Full_Adder      ; work         ;
;                |Half_Adder:onha0|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa11|Half_Adder:onha0               ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa11|Half_Adder:onha0|Mux1_2_1:mux5 ; Mux1_2_1        ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa11|Mux1_2_1:tbo0                  ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa12|             ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa12                                ; Full_Adder      ; work         ;
;                |Half_Adder:onha0|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa12|Half_Adder:onha0               ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa12|Half_Adder:onha0|Mux1_2_1:mux5 ; Mux1_2_1        ; work         ;
;                |Half_Adder:onha1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa12|Half_Adder:onha1               ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa12|Half_Adder:onha1|Mux1_2_1:mux5 ; Mux1_2_1        ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa12|Mux1_2_1:tbo0                  ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa13|             ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa13                                ; Full_Adder      ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa13|Mux1_2_1:tbo0                  ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa14|             ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa14                                ; Full_Adder      ; work         ;
;                |Half_Adder:onha0|         ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa14|Half_Adder:onha0               ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa14|Half_Adder:onha0|Mux1_2_1:mux5 ; Mux1_2_1        ; work         ;
;                |Half_Adder:onha1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa14|Half_Adder:onha1               ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa14|Half_Adder:onha1|Mux1_2_1:mux5 ; Mux1_2_1        ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa14|Mux1_2_1:tbo0                  ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa15|             ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa15                                ; Full_Adder      ; work         ;
;                |Half_Adder:onha0|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa15|Half_Adder:onha0               ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa15|Half_Adder:onha0|Mux1_2_1:mux5 ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa1|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa1                                 ; Full_Adder      ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa1|Mux1_2_1:tbo0                   ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa2|              ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa2                                 ; Full_Adder      ; work         ;
;                |Half_Adder:onha1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa2|Half_Adder:onha1                ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa2|Half_Adder:onha1|Mux1_2_1:mux5  ; Mux1_2_1        ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa2|Mux1_2_1:tbo0                   ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa4|              ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa4                                 ; Full_Adder      ; work         ;
;                |Half_Adder:onha0|         ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa4|Half_Adder:onha0                ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa4|Half_Adder:onha0|Mux1_2_1:mux5  ; Mux1_2_1        ; work         ;
;                |Half_Adder:onha1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa4|Half_Adder:onha1                ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa4|Half_Adder:onha1|Mux1_2_1:mux5  ; Mux1_2_1        ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa4|Mux1_2_1:tbo0                   ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa5|              ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa5                                 ; Full_Adder      ; work         ;
;                |Half_Adder:onha0|         ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa5|Half_Adder:onha0                ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa5|Half_Adder:onha0|Mux1_2_1:mux5  ; Mux1_2_1        ; work         ;
;                |Half_Adder:onha1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa5|Half_Adder:onha1                ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa5|Half_Adder:onha1|Mux1_2_1:mux5  ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa6|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa6                                 ; Full_Adder      ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa6|Mux1_2_1:tbo0                   ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa7|              ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa7                                 ; Full_Adder      ; work         ;
;                |Half_Adder:onha1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa7|Half_Adder:onha1                ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa7|Half_Adder:onha1|Mux1_2_1:mux5  ; Mux1_2_1        ; work         ;
;                |Mux1_2_1:tbo0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa7|Mux1_2_1:tbo0                   ; Mux1_2_1        ; work         ;
;             |Full_Adder:fa9|              ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa9                                 ; Full_Adder      ; work         ;
;                |Half_Adder:onha0|         ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa9|Half_Adder:onha0                ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa9|Half_Adder:onha0|Mux1_2_1:mux5  ; Mux1_2_1        ; work         ;
;                |Half_Adder:onha1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa9|Half_Adder:onha1                ; Half_Adder      ; work         ;
;                   |Mux1_2_1:mux5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa9|Half_Adder:onha1|Mux1_2_1:mux5  ; Mux1_2_1        ; work         ;
;       |DFlipFlop:C|                       ; 2 (2)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|DFlipFlop:C                                                                 ; DFlipFlop       ; work         ;
;       |DFlipFlop:Z|                       ; 2 (2)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|DFlipFlop:Z                                                                 ; DFlipFlop       ; work         ;
;       |Mux16_4_1:m11|                     ; 21 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11                                                               ; Mux16_4_1       ; work         ;
;          |Mux1_4_1:\muxg4:0:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:0:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:10:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:10:mx                                         ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:11:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:11:mx                                         ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:12:mx|          ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:12:mx                                         ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:13:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:13:mx                                         ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:14:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:14:mx                                         ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:15:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:15:mx                                         ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:1:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:1:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:2:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:2:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:3:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:3:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:4:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:4:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:5:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:5:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:6:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:6:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:7:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:7:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:8:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:8:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:9:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m11|Mux1_4_1:\muxg4:9:mx                                          ; Mux1_4_1        ; work         ;
;       |Mux16_4_1:m4|                      ; 16 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4                                                                ; Mux16_4_1       ; work         ;
;          |Mux1_4_1:\muxg4:0:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:0:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:10:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:10:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:11:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:11:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:12:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:12:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:13:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:13:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:14:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:14:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:15:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:15:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:1:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:1:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:2:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:2:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:3:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:3:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:4:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:4:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:5:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:5:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:6:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:6:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:7:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:7:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:8:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:8:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:9:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:9:mx                                           ; Mux1_4_1        ; work         ;
;       |Mux16_4_1:m5|                      ; 19 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5                                                                ; Mux16_4_1       ; work         ;
;          |Mux1_4_1:\muxg4:0:mx|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:0:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:10:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:10:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:11:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:11:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:12:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:12:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:13:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:13:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:14:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:14:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:15:mx|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:15:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:1:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:1:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:2:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:2:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:3:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:3:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:4:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:4:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:5:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:5:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:6:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:6:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:7:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:7:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:8:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:8:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:9:mx|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m5|Mux1_4_1:\muxg4:9:mx                                           ; Mux1_4_1        ; work         ;
;       |Mux16_4_1:m9|                      ; 32 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9                                                                ; Mux16_4_1       ; work         ;
;          |Mux1_4_1:\muxg4:0:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:0:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:10:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:10:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:11:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:11:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:12:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:12:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:13:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:13:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:14:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:14:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:15:mx|          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:15:mx                                          ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:1:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:1:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:2:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:2:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:3:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:3:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:4:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:4:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:5:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:5:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:6:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:6:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:7:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:7:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:8:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:8:mx                                           ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg4:9:mx|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux16_4_1:m9|Mux1_4_1:\muxg4:9:mx                                           ; Mux1_4_1        ; work         ;
;       |Mux1_2_1:m13|                      ; 19 (19)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux1_2_1:m13                                                                ; Mux1_2_1        ; work         ;
;       |Mux3_2_1:m2|                       ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux3_2_1:m2                                                                 ; Mux3_2_1        ; work         ;
;          |Mux1_2_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux3_2_1:m2|Mux1_2_1:\muxg:0:mx                                             ; Mux1_2_1        ; work         ;
;          |Mux1_2_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux3_2_1:m2|Mux1_2_1:\muxg:1:mx                                             ; Mux1_2_1        ; work         ;
;          |Mux1_2_1:\muxg:2:mx|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux3_2_1:m2|Mux1_2_1:\muxg:2:mx                                             ; Mux1_2_1        ; work         ;
;       |Mux3_4_1:m7|                       ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux3_4_1:m7                                                                 ; Mux3_4_1        ; work         ;
;          |Mux1_4_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux3_4_1:m7|Mux1_4_1:\muxg:0:mx                                             ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux3_4_1:m7|Mux1_4_1:\muxg:1:mx                                             ; Mux1_4_1        ; work         ;
;          |Mux1_4_1:\muxg:2:mx|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|Mux3_4_1:m7|Mux1_4_1:\muxg:2:mx                                             ; Mux1_4_1        ; work         ;
;       |RegisterFile:RF|                   ; 57 (57)             ; 128 (128)                 ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF                                                             ; RegisterFile    ; work         ;
;       |dff_register:IR|                   ; 1 (0)               ; 16 (0)                    ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR                                                             ; dff_register    ; work         ;
;          |DFlipFlop:\ff16:0:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:0:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:10:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:10:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:11:ff|          ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:11:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:12:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:12:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:13:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:13:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:14:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:14:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:15:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:15:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:1:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:1:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:2:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:2:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:3:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:3:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:4:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:4:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:5:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:5:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:6:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:6:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:7:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:7:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:8:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:8:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:9:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:9:ff                                        ; DFlipFlop       ; work         ;
;       |dff_register:PC|                   ; 1 (0)               ; 16 (0)                    ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC                                                             ; dff_register    ; work         ;
;          |DFlipFlop:\ff16:0:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:0:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:10:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:10:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:11:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:11:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:12:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:12:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:13:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:13:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:14:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:14:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:15:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:15:ff                                       ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:1:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:1:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:2:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:2:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:3:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:3:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:4:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:4:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:5:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:5:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:6:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:6:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:7:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:7:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:8:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:8:ff                                        ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:9:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:9:ff                                        ; DFlipFlop       ; work         ;
;       |dff_register:temp1|                ; 49 (0)              ; 16 (0)                    ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1                                                          ; dff_register    ; work         ;
;          |DFlipFlop:\ff16:0:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:0:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:10:ff|          ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:10:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:11:ff|          ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:11:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:12:ff|          ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:12:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:13:ff|          ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:13:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:14:ff|          ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:14:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:15:ff|          ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:15:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:1:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:1:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:2:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:2:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:3:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:3:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:4:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:4:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:5:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:5:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:6:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:6:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:7:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:7:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:8:ff|           ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:8:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:9:ff|           ; 4 (4)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:9:ff                                     ; DFlipFlop       ; work         ;
;       |dff_register:temp2|                ; 2 (0)               ; 16 (0)                    ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2                                                          ; dff_register    ; work         ;
;          |DFlipFlop:\ff16:0:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:0:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:10:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:10:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:11:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:11:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:12:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:12:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:13:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:13:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:14:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:14:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:15:ff|          ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:15:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:1:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:1:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:2:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:2:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:3:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:3:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:4:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:4:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:5:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:5:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:6:ff|           ; 2 (2)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:6:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:7:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:7:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:8:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:8:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:9:ff|           ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:9:ff                                     ; DFlipFlop       ; work         ;
;       |dff_register:temp3|                ; 24 (0)              ; 16 (0)                    ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3                                                          ; dff_register    ; work         ;
;          |DFlipFlop:\ff16:0:ff|           ; 2 (2)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:0:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:10:ff|          ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:10:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:11:ff|          ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:11:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:12:ff|          ; 2 (2)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:12:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:13:ff|          ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:13:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:14:ff|          ; 2 (2)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:14:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:15:ff|          ; 3 (3)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:15:ff                                    ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:1:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:1:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:2:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:2:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:3:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:3:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:4:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:4:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:5:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:5:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:6:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:6:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:7:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:7:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:8:ff|           ; 1 (1)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:8:ff                                     ; DFlipFlop       ; work         ;
;          |DFlipFlop:\ff16:9:ff|           ; 2 (2)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:9:ff                                     ; DFlipFlop       ; work         ;
;    |FSM:FSM_main|                         ; 55 (55)             ; 10 (10)                   ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|FSM:FSM_main                                                                                       ; FSM             ; work         ;
;    |Memory:memory_main|                   ; 59 (0)              ; 3 (0)                     ; 1048576           ; 0          ; 0    ; 0            ; |IITB_Proc|Memory:memory_main                                                                                 ; Memory          ; work         ;
;       |altsyncram:mem_reg_rtl_0|          ; 59 (0)              ; 3 (0)                     ; 1048576           ; 0          ; 0    ; 0            ; |IITB_Proc|Memory:memory_main|altsyncram:mem_reg_rtl_0                                                        ; altsyncram      ; work         ;
;          |altsyncram_38s1:auto_generated| ; 59 (0)              ; 3 (3)                     ; 1048576           ; 0          ; 0    ; 0            ; |IITB_Proc|Memory:memory_main|altsyncram:mem_reg_rtl_0|altsyncram_38s1:auto_generated                         ; altsyncram_38s1 ; work         ;
;             |decode_dla:decode2|          ; 11 (11)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Memory:memory_main|altsyncram:mem_reg_rtl_0|altsyncram_38s1:auto_generated|decode_dla:decode2      ; decode_dla      ; work         ;
;             |mux_chb:mux3|                ; 48 (48)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Memory:memory_main|altsyncram:mem_reg_rtl_0|altsyncram_38s1:auto_generated|mux_chb:mux3            ; mux_chb         ; work         ;
;    |Mux16_2_1:mux1|                       ; 20 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1                                                                                     ; Mux16_2_1       ; work         ;
;       |Mux1_2_1:\muxg:0:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:0:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:10:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:10:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:11:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:11:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:12:mx|              ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:12:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:13:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:13:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:14:mx|              ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:14:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:15:mx|              ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:15:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:1:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:1:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:2:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:2:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:3:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:3:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:4:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:4:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:5:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:5:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:6:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:6:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:7:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:7:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:8:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:8:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:9:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:9:mx                                                                 ; Mux1_2_1        ; work         ;
;    |Mux16_2_1:mux2|                       ; 16 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2                                                                                     ; Mux16_2_1       ; work         ;
;       |Mux1_2_1:\muxg:0:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:0:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:10:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:10:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:11:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:11:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:12:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:12:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:13:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:13:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:14:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:14:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:15:mx|              ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:15:mx                                                                ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:1:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:1:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:2:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:2:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:3:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:3:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:4:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:4:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:5:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:5:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:6:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:6:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:7:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:7:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:8:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:8:mx                                                                 ; Mux1_2_1        ; work         ;
;       |Mux1_2_1:\muxg:9:mx|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:9:mx                                                                 ; Mux1_2_1        ; work         ;
+-------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-------------------------------------------+
; Name                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                                       ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-------------------------------------------+
; Memory:memory_main|altsyncram:mem_reg_rtl_0|altsyncram_38s1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 65536        ; 16           ; 65536        ; 16           ; 1048576 ; db/IITB_Proc.ram0_Memory_a0c6519c.hdl.mif ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+-------------------------------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |IITB_Proc|FSM:FSM_main|state                                                                                                                           ;
+-----------+-----------+-----------+-----------+-----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+
; Name      ; state.S13 ; state.S12 ; state.S11 ; state.S10 ; state.S9 ; state.S8 ; state.S7 ; state.S6 ; state.S5 ; state.S4 ; state.S3 ; state.S2 ; state.S1 ; state.S0 ;
+-----------+-----------+-----------+-----------+-----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+
; state.S0  ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ;
; state.S1  ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ; 1        ;
; state.S2  ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ; 0        ; 1        ;
; state.S3  ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ; 0        ; 0        ; 1        ;
; state.S4  ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ; 0        ; 0        ; 0        ; 1        ;
; state.S5  ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 1        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S6  ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 1        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S7  ; 0         ; 0         ; 0         ; 0         ; 0        ; 0        ; 1        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S8  ; 0         ; 0         ; 0         ; 0         ; 0        ; 1        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S9  ; 0         ; 0         ; 0         ; 0         ; 1        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S10 ; 0         ; 0         ; 0         ; 1         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S11 ; 0         ; 0         ; 1         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S12 ; 0         ; 1         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
; state.S13 ; 1         ; 0         ; 0         ; 0         ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 0        ; 1        ;
+-----------+-----------+-----------+-----------+-----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+----------+


+------------------------------------------------------------+
; Registers Removed During Synthesis                         ;
+---------------------------------------+--------------------+
; Register name                         ; Reason for Removal ;
+---------------------------------------+--------------------+
; FSM:FSM_main|state.S7                 ; Lost fanout        ;
; FSM:FSM_main|state.S11                ; Lost fanout        ;
; FSM:FSM_main|state.S12                ; Lost fanout        ;
; FSM:FSM_main|state.S13                ; Lost fanout        ;
; Total Number of Removed Registers = 4 ;                    ;
+---------------------------------------+--------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 223   ;
; Number of registers using Synchronous Clear  ; 215   ;
; Number of registers using Synchronous Load   ; 16    ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 207   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                              ;
+---------------------------------+----------------------------------+------+
; Register Name                   ; Megafunction                     ; Type ;
+---------------------------------+----------------------------------+------+
; Memory:memory_main|D_out[0..15] ; Memory:memory_main|mem_reg_rtl_0 ; RAM  ;
+---------------------------------+----------------------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------+
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|dff_register:IR|DFlipFlop:\ff16:11:ff|o    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|dff_register:temp2|DFlipFlop:\ff16:6:ff|o  ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|registers[0][12]           ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|registers[1][12]           ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|registers[2][9]            ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|registers[3][4]            ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|registers[4][4]            ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|registers[5][0]            ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|registers[6][12]           ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|registers[7][0]            ;
; 4:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|dff_register:PC|DFlipFlop:\ff16:5:ff|o     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:15:ff|o ;
; 10:1               ; 16 bits   ; 96 LEs        ; 80 LEs               ; 16 LEs                 ; Yes        ; |IITB_Proc|Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:9:ff|o  ;
; 6:1                ; 7 bits    ; 28 LEs        ; 21 LEs               ; 7 LEs                  ; Yes        ; |IITB_Proc|Datapath:datapath_main|dff_register:temp3|DFlipFlop:\ff16:9:ff|o  ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |IITB_Proc|Mux16_2_1:mux2|Mux1_2_1:\muxg:6:mx|y                              ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |IITB_Proc|Mux16_2_1:mux1|Mux1_2_1:\muxg:6:mx|y                              ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |IITB_Proc|FSM:FSM_main|state                                                ;
; 8:1                ; 16 bits   ; 80 LEs        ; 80 LEs               ; 0 LEs                  ; No         ; |IITB_Proc|Datapath:datapath_main|RegisterFile:RF|Mux18                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Source assignments for Memory:memory_main|altsyncram:mem_reg_rtl_0|altsyncram_38s1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------+
; Assignment                      ; Value              ; From ; To                                  ;
+---------------------------------+--------------------+------+-------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                   ;
+---------------------------------+--------------------+------+-------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: Memory:memory_main|altsyncram:mem_reg_rtl_0    ;
+------------------------------------+-------------------------------------------+----------------+
; Parameter Name                     ; Value                                     ; Type           ;
+------------------------------------+-------------------------------------------+----------------+
; BYTE_SIZE_BLOCK                    ; 8                                         ; Untyped        ;
; AUTO_CARRY_CHAINS                  ; ON                                        ; AUTO_CARRY     ;
; IGNORE_CARRY_BUFFERS               ; OFF                                       ; IGNORE_CARRY   ;
; AUTO_CASCADE_CHAINS                ; ON                                        ; AUTO_CASCADE   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                       ; IGNORE_CASCADE ;
; WIDTH_BYTEENA                      ; 1                                         ; Untyped        ;
; OPERATION_MODE                     ; DUAL_PORT                                 ; Untyped        ;
; WIDTH_A                            ; 16                                        ; Untyped        ;
; WIDTHAD_A                          ; 16                                        ; Untyped        ;
; NUMWORDS_A                         ; 65536                                     ; Untyped        ;
; OUTDATA_REG_A                      ; UNREGISTERED                              ; Untyped        ;
; ADDRESS_ACLR_A                     ; NONE                                      ; Untyped        ;
; OUTDATA_ACLR_A                     ; NONE                                      ; Untyped        ;
; WRCONTROL_ACLR_A                   ; NONE                                      ; Untyped        ;
; INDATA_ACLR_A                      ; NONE                                      ; Untyped        ;
; BYTEENA_ACLR_A                     ; NONE                                      ; Untyped        ;
; WIDTH_B                            ; 16                                        ; Untyped        ;
; WIDTHAD_B                          ; 16                                        ; Untyped        ;
; NUMWORDS_B                         ; 65536                                     ; Untyped        ;
; INDATA_REG_B                       ; CLOCK1                                    ; Untyped        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                    ; Untyped        ;
; RDCONTROL_REG_B                    ; CLOCK1                                    ; Untyped        ;
; ADDRESS_REG_B                      ; CLOCK0                                    ; Untyped        ;
; OUTDATA_REG_B                      ; UNREGISTERED                              ; Untyped        ;
; BYTEENA_REG_B                      ; CLOCK1                                    ; Untyped        ;
; INDATA_ACLR_B                      ; NONE                                      ; Untyped        ;
; WRCONTROL_ACLR_B                   ; NONE                                      ; Untyped        ;
; ADDRESS_ACLR_B                     ; NONE                                      ; Untyped        ;
; OUTDATA_ACLR_B                     ; NONE                                      ; Untyped        ;
; RDCONTROL_ACLR_B                   ; NONE                                      ; Untyped        ;
; BYTEENA_ACLR_B                     ; NONE                                      ; Untyped        ;
; WIDTH_BYTEENA_A                    ; 1                                         ; Untyped        ;
; WIDTH_BYTEENA_B                    ; 1                                         ; Untyped        ;
; RAM_BLOCK_TYPE                     ; AUTO                                      ; Untyped        ;
; BYTE_SIZE                          ; 8                                         ; Untyped        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                  ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                      ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                      ; Untyped        ;
; INIT_FILE                          ; db/IITB_Proc.ram0_Memory_a0c6519c.hdl.mif ; Untyped        ;
; INIT_FILE_LAYOUT                   ; PORT_A                                    ; Untyped        ;
; MAXIMUM_DEPTH                      ; 0                                         ; Untyped        ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                    ; Untyped        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                    ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                    ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                    ; Untyped        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                           ; Untyped        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                           ; Untyped        ;
; ENABLE_ECC                         ; FALSE                                     ; Untyped        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                     ; Untyped        ;
; WIDTH_ECCSTATUS                    ; 3                                         ; Untyped        ;
; DEVICE_FAMILY                      ; Cyclone V                                 ; Untyped        ;
; CBXI_PARAMETER                     ; altsyncram_38s1                           ; Untyped        ;
+------------------------------------+-------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                        ;
+-------------------------------------------+---------------------------------------------+
; Name                                      ; Value                                       ;
+-------------------------------------------+---------------------------------------------+
; Number of entity instances                ; 1                                           ;
; Entity Instance                           ; Memory:memory_main|altsyncram:mem_reg_rtl_0 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                   ;
;     -- WIDTH_A                            ; 16                                          ;
;     -- NUMWORDS_A                         ; 65536                                       ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                ;
;     -- WIDTH_B                            ; 16                                          ;
;     -- NUMWORDS_B                         ; 65536                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                    ;
+-------------------------------------------+---------------------------------------------+


+------------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|Mux16_4_1:m11" ;
+------+-------+----------+----------------------------------------+
; Port ; Type  ; Severity ; Details                                ;
+------+-------+----------+----------------------------------------+
; d    ; Input ; Info     ; Stuck at GND                           ;
+------+-------+----------+----------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|Mux16_4_1:m5" ;
+----------+-------+----------+-----------------------------------+
; Port     ; Type  ; Severity ; Details                           ;
+----------+-------+----------+-----------------------------------+
; c[15..1] ; Input ; Info     ; Stuck at GND                      ;
; c[0]     ; Input ; Info     ; Stuck at VCC                      ;
; d        ; Input ; Info     ; Stuck at GND                      ;
+----------+-------+----------+-----------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|Mux16_4_1:m4" ;
+------+-------+----------+---------------------------------------+
; Port ; Type  ; Severity ; Details                               ;
+------+-------+----------+---------------------------------------+
; d    ; Input ; Info     ; Stuck at GND                          ;
+------+-------+----------+---------------------------------------+


+--------------------------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|sext_9bit:se7|Mux16_2_1:mux" ;
+---------+-------+----------+---------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                           ;
+---------+-------+----------+---------------------------------------------------+
; a[6..0] ; Input ; Info     ; Stuck at GND                                      ;
+---------+-------+----------+---------------------------------------------------+


+-------------------------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|Mux1_2_1:mux2" ;
+------+-------+----------+-----------------------------------------------------+
; Port ; Type  ; Severity ; Details                                             ;
+------+-------+----------+-----------------------------------------------------+
; b    ; Input ; Info     ; Stuck at GND                                        ;
+------+-------+----------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Mux1_2_1:tbo0" ;
+------+-------+----------+------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                            ;
+------+-------+----------+------------------------------------------------------------------------------------+
; b    ; Input ; Info     ; Stuck at VCC                                                                       ;
+------+-------+----------+------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Half_Adder:onha0|Mux1_2_1:mux4" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at VCC                                                                                        ;
; b    ; Input ; Info     ; Stuck at GND                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Half_Adder:onha0|Mux1_2_1:mux3" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                                                        ;
; b    ; Input ; Info     ; Stuck at VCC                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Half_Adder:onha0|Mux1_2_1:mux1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1" ;
+--------+-------+----------+-----------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                             ;
+--------+-------+----------+-----------------------------------------------------+
; car_in ; Input ; Info     ; Stuck at GND                                        ;
+--------+-------+----------+-----------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_ff             ; 223                         ;
;     ENA SCLR          ; 191                         ;
;     ENA SCLR SLD      ; 16                          ;
;     SCLR              ; 8                           ;
;     plain             ; 8                           ;
; arriav_lcell_comb     ; 453                         ;
;     extend            ; 8                           ;
;         7 data inputs ; 8                           ;
;     normal            ; 445                         ;
;         2 data inputs ; 21                          ;
;         3 data inputs ; 67                          ;
;         4 data inputs ; 37                          ;
;         5 data inputs ; 145                         ;
;         6 data inputs ; 175                         ;
; boundary_port         ; 51                          ;
; stratixv_ram_block    ; 128                         ;
;                       ;                             ;
; Max LUT depth         ; 11.00                       ;
; Average LUT depth     ; 4.99                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:02     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sun May 23 20:48:15 2021
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off IITB_Proc -c IITB_Proc
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file iitb_proc.vhd
    Info (12022): Found design unit 1: IITB_Proc-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/IITB_Proc.vhd Line: 17
    Info (12023): Found entity 1: IITB_Proc File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/IITB_Proc.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file testbench.vhd
    Info (12022): Found design unit 1: testbench-tb File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/testbench.vhd Line: 13
    Info (12023): Found entity 1: testbench File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/testbench.vhd Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file sext_9bit.vhd
    Info (12022): Found design unit 1: sext_9bit-Easy File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/sext_9bit.vhd Line: 13
    Info (12023): Found entity 1: sext_9bit File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/sext_9bit.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file sext_6bit.vhd
    Info (12022): Found design unit 1: sext_6bit-Easy File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/sext_6bit.vhd Line: 12
    Info (12023): Found entity 1: sext_6bit File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/sext_6bit.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file registerfile.vhd
    Info (12022): Found design unit 1: RegisterFile-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/RegisterFile.vhd Line: 17
    Info (12023): Found entity 1: RegisterFile File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/RegisterFile.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file nand.vhd
    Info (12022): Found design unit 1: nand_op-comp_nand File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/nand.vhd Line: 11
    Info (12023): Found entity 1: nand_op File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/nand.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux3_4_1.vhdl
    Info (12022): Found design unit 1: Mux3_4_1-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux3_4_1.vhdl Line: 15
    Info (12023): Found entity 1: Mux3_4_1 File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux3_4_1.vhdl Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file mux3_2_1.vhdl
    Info (12022): Found design unit 1: Mux3_2_1-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux3_2_1.vhdl Line: 15
    Info (12023): Found entity 1: Mux3_2_1 File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux3_2_1.vhdl Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file mux1_4_1.vhdl
    Info (12022): Found design unit 1: Mux1_4_1-struct File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux1_4_1.vhdl Line: 11
    Info (12023): Found entity 1: Mux1_4_1 File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux1_4_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux1_2_1.vhdl
    Info (12022): Found design unit 1: Mux1_2_1-struct File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux1_2_1.vhdl Line: 11
    Info (12023): Found entity 1: Mux1_2_1 File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux1_2_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux16_4_1.vhdl
    Info (12022): Found design unit 1: Mux16_4_1-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux16_4_1.vhdl Line: 15
    Info (12023): Found entity 1: Mux16_4_1 File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux16_4_1.vhdl Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file mux16_2_1.vhdl
    Info (12022): Found design unit 1: Mux16_2_1-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux16_2_1.vhdl Line: 15
    Info (12023): Found entity 1: Mux16_2_1 File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux16_2_1.vhdl Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file memory.vhd
    Info (12022): Found design unit 1: Memory-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/memory.vhd Line: 16
    Info (12023): Found entity 1: Memory File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/memory.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file half-adder.vhd
    Info (12022): Found design unit 1: Half_Adder-arch File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Half-Adder.vhd Line: 12
    Info (12023): Found entity 1: Half_Adder File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Half-Adder.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file full-adder.vhd
    Info (12022): Found design unit 1: Full_Adder-arch File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Full-Adder.vhd Line: 14
    Info (12023): Found entity 1: Full_Adder File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Full-Adder.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file fsm.vhd
    Info (12022): Found design unit 1: FSM-struc File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/FSM.vhd Line: 26
    Info (12023): Found entity 1: FSM File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/FSM.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file ff_register.vhd
    Info (12022): Found design unit 1: dff_register-struc File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ff_register.vhd Line: 12
    Info (12023): Found entity 1: dff_register File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ff_register.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file dflipflop.vhd
    Info (12022): Found design unit 1: DFlipFlop-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/DFlipFlop.vhd Line: 8
    Info (12023): Found entity 1: DFlipFlop File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/DFlipFlop.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file datapath.vhd
    Info (12022): Found design unit 1: Datapath-struc File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 33
    Info (12023): Found entity 1: Datapath File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file alu.vhd
    Info (12022): Found design unit 1: ALU-behave File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ALU.vhd Line: 14
    Info (12023): Found entity 1: ALU File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ALU.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file adder_16bit.vhd
    Info (12022): Found design unit 1: adder_16bit-Struct File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/adder_16bit.vhd Line: 10
    Info (12023): Found entity 1: adder_16bit File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/adder_16bit.vhd Line: 6
Info (12127): Elaborating entity "IITB_Proc" for the top level hierarchy
Info (12128): Elaborating entity "Datapath" for hierarchy "Datapath:datapath_main" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/IITB_Proc.vhd Line: 99
Info (12128): Elaborating entity "dff_register" for hierarchy "Datapath:datapath_main|dff_register:temp1" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 146
Info (12128): Elaborating entity "DFlipFlop" for hierarchy "Datapath:datapath_main|dff_register:temp1|DFlipFlop:\ff16:15:ff" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ff_register.vhd Line: 23
Info (12128): Elaborating entity "RegisterFile" for hierarchy "Datapath:datapath_main|RegisterFile:RF" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 159
Info (12128): Elaborating entity "ALU" for hierarchy "Datapath:datapath_main|ALU:alu_main" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 168
Info (12128): Elaborating entity "adder_16bit" for hierarchy "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ALU.vhd Line: 43
Info (12128): Elaborating entity "Full_Adder" for hierarchy "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/adder_16bit.vhd Line: 20
Info (12128): Elaborating entity "Half_Adder" for hierarchy "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Half_Adder:onha0" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Full-Adder.vhd Line: 35
Info (12128): Elaborating entity "Mux1_2_1" for hierarchy "Datapath:datapath_main|ALU:alu_main|adder_16bit:p_1|Full_Adder:fa0|Half_Adder:onha0|Mux1_2_1:mux1" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Half-Adder.vhd Line: 24
Info (12128): Elaborating entity "nand_op" for hierarchy "Datapath:datapath_main|ALU:alu_main|nand_op:p_2" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ALU.vhd Line: 44
Info (12128): Elaborating entity "Mux16_2_1" for hierarchy "Datapath:datapath_main|ALU:alu_main|Mux16_2_1:mux1" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/ALU.vhd Line: 45
Info (12128): Elaborating entity "sext_9bit" for hierarchy "Datapath:datapath_main|sext_9bit:se7" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 175
Info (12128): Elaborating entity "sext_6bit" for hierarchy "Datapath:datapath_main|sext_6bit:se10" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 179
Info (12128): Elaborating entity "Mux3_2_1" for hierarchy "Datapath:datapath_main|Mux3_2_1:m2" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 191
Info (12128): Elaborating entity "Mux16_4_1" for hierarchy "Datapath:datapath_main|Mux16_4_1:m4" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 200
Info (12128): Elaborating entity "Mux1_4_1" for hierarchy "Datapath:datapath_main|Mux16_4_1:m4|Mux1_4_1:\muxg4:15:mx" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Mux16_4_1.vhdl Line: 23
Info (12128): Elaborating entity "Mux3_4_1" for hierarchy "Datapath:datapath_main|Mux3_4_1:m7" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/Datapath.vhd Line: 225
Info (12128): Elaborating entity "FSM" for hierarchy "FSM:FSM_main" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/IITB_Proc.vhd Line: 119
Info (12128): Elaborating entity "Memory" for hierarchy "Memory:memory_main" File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/IITB_Proc.vhd Line: 139
Info (19000): Inferred 1 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "Memory:memory_main|mem_reg_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 16
        Info (286033): Parameter WIDTHAD_A set to 16
        Info (286033): Parameter NUMWORDS_A set to 65536
        Info (286033): Parameter WIDTH_B set to 16
        Info (286033): Parameter WIDTHAD_B set to 16
        Info (286033): Parameter NUMWORDS_B set to 65536
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to db/IITB_Proc.ram0_Memory_a0c6519c.hdl.mif
        Info (286033): Parameter READ_DURING_WRITE_MODE_MIXED_PORTS set to OLD_DATA
Info (12130): Elaborated megafunction instantiation "Memory:memory_main|altsyncram:mem_reg_rtl_0"
Info (12133): Instantiated megafunction "Memory:memory_main|altsyncram:mem_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "16"
    Info (12134): Parameter "WIDTHAD_A" = "16"
    Info (12134): Parameter "NUMWORDS_A" = "65536"
    Info (12134): Parameter "WIDTH_B" = "16"
    Info (12134): Parameter "WIDTHAD_B" = "16"
    Info (12134): Parameter "NUMWORDS_B" = "65536"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "db/IITB_Proc.ram0_Memory_a0c6519c.hdl.mif"
    Info (12134): Parameter "READ_DURING_WRITE_MODE_MIXED_PORTS" = "OLD_DATA"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_38s1.tdf
    Info (12023): Found entity 1: altsyncram_38s1 File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/db/altsyncram_38s1.tdf Line: 32
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_dla.tdf
    Info (12023): Found entity 1: decode_dla File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/db/decode_dla.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_chb.tdf
    Info (12023): Found entity 1: mux_chb File: D:/IITB CSE/sem4/CS 226/Project/IITB_PROC/db/mux_chb.tdf Line: 23
Info (286030): Timing-Driven Synthesis is running
Info (17049): 4 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 793 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 35 input pins
    Info (21059): Implemented 16 output pins
    Info (21061): Implemented 614 logic cells
    Info (21064): Implemented 128 RAM segments
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4886 megabytes
    Info: Processing ended: Sun May 23 20:48:31 2021
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:28


