TimeQuest Timing Analyzer report for Data_Extraction_System
Mon Feb 11 23:13:42 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 13. Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'
 14. Slow 1200mV 85C Model Setup: 'FIFObuffer:inst16|NS[0]'
 15. Slow 1200mV 85C Model Setup: 'CLK_50MHz'
 16. Slow 1200mV 85C Model Hold: 'FIFObuffer:inst16|NS[0]'
 17. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 18. Slow 1200mV 85C Model Hold: 'CLK_50MHz'
 19. Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 28. Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 29. Slow 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'
 30. Slow 1200mV 0C Model Setup: 'CLK_50MHz'
 31. Slow 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'
 32. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 33. Slow 1200mV 0C Model Hold: 'CLK_50MHz'
 34. Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 42. Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 43. Fast 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'
 44. Fast 1200mV 0C Model Setup: 'CLK_50MHz'
 45. Fast 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'
 46. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 47. Fast 1200mV 0C Model Hold: 'CLK_50MHz'
 48. Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Data_Extraction_System                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.0%      ;
;     Processor 3            ;   7.9%      ;
;     Processor 4            ;   5.8%      ;
;     Processors 5-12        ;   1.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; accessControl:inst5|idx[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { accessControl:inst5|idx[0] } ;
; CLK_50MHz                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }                  ;
; CLK_DIVIDER:inst20|CLK_OUT ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst20|CLK_OUT } ;
; FIFObuffer:inst16|NS[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FIFObuffer:inst16|NS[0] }    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 157.23 MHz ; 157.23 MHz      ; CLK_DIVIDER:inst20|CLK_OUT ;                                                               ;
; 476.87 MHz ; 250.0 MHz       ; CLK_50MHz                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 587.54 MHz ; 587.54 MHz      ; FIFObuffer:inst16|NS[0]    ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -5.360 ; -1424.715     ;
; accessControl:inst5|idx[0] ; -2.641 ; -2.641        ;
; FIFObuffer:inst16|NS[0]    ; -2.085 ; -2.085        ;
; CLK_50MHz                  ; -1.097 ; -3.422        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; FIFObuffer:inst16|NS[0]    ; -0.211 ; -0.211        ;
; CLK_DIVIDER:inst20|CLK_OUT ; 0.317  ; 0.000         ;
; CLK_50MHz                  ; 0.341  ; 0.000         ;
; accessControl:inst5|idx[0] ; 2.504  ; 0.000         ;
+----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -1.000 ; -629.000      ;
; FIFObuffer:inst16|NS[0]    ; 0.365  ; 0.000         ;
; accessControl:inst5|idx[0] ; 0.385  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                       ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.360 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.640      ;
; -5.288 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.568      ;
; -5.286 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.566      ;
; -5.285 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.565      ;
; -5.250 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.530      ;
; -5.248 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.528      ;
; -5.214 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.494      ;
; -5.211 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.491      ;
; -5.180 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.460      ;
; -5.176 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.456      ;
; -5.176 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.456      ;
; -5.173 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.453      ;
; -5.166 ; accessControl:inst5|idx[13]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.485      ;
; -5.166 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.446      ;
; -5.164 ; accessControl:inst5|idx[13]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.483      ;
; -5.138 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.418      ;
; -5.134 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.414      ;
; -5.117 ; accessControl:inst5|idx[18]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.436      ;
; -5.115 ; accessControl:inst5|idx[18]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.434      ;
; -5.108 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.388      ;
; -5.105 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.385      ;
; -5.103 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 6.017      ;
; -5.100 ; accessControl:inst5|idx[15]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.419      ;
; -5.100 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 6.014      ;
; -5.098 ; accessControl:inst5|idx[15]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.417      ;
; -5.094 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.374      ;
; -5.091 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.371      ;
; -5.072 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.352      ;
; -5.070 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.350      ;
; -5.062 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.342      ;
; -5.059 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.339      ;
; -5.059 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.973      ;
; -5.056 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.336      ;
; -5.056 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.970      ;
; -5.030 ; spi_master1:inst4|delay_counter[7] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.944      ;
; -5.027 ; spi_master1:inst4|delay_counter[7] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.941      ;
; -5.024 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.304      ;
; -5.017 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.297      ;
; -4.998 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.278      ;
; -4.992 ; spi_master1:inst4|delay_counter[5] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.906      ;
; -4.992 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.906      ;
; -4.989 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.908      ;
; -4.989 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.908      ;
; -4.989 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.908      ;
; -4.989 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.908      ;
; -4.989 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.908      ;
; -4.989 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.908      ;
; -4.989 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.908      ;
; -4.989 ; spi_master1:inst4|delay_counter[5] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.903      ;
; -4.989 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.903      ;
; -4.975 ; accessControl:inst5|idx[9]         ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.294      ;
; -4.973 ; accessControl:inst5|idx[9]         ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.292      ;
; -4.960 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.240      ;
; -4.958 ; accessControl:inst5|idx[17]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.277      ;
; -4.956 ; accessControl:inst5|idx[17]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.275      ;
; -4.945 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.225      ;
; -4.942 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.222      ;
; -4.937 ; accessControl:inst5|idx[11]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.256      ;
; -4.935 ; accessControl:inst5|idx[11]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.254      ;
; -4.933 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.213      ;
; -4.907 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.187      ;
; -4.902 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.182      ;
; -4.894 ; accessControl:inst5|idx[14]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.213      ;
; -4.892 ; accessControl:inst5|idx[14]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.211      ;
; -4.892 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.172      ;
; -4.879 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 6.124      ;
; -4.879 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 6.124      ;
; -4.879 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 6.124      ;
; -4.879 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 6.124      ;
; -4.879 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 6.124      ;
; -4.879 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 6.124      ;
; -4.879 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 6.124      ;
; -4.879 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 6.124      ;
; -4.878 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.158      ;
; -4.877 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.791      ;
; -4.874 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.788      ;
; -4.870 ; accessControl:inst5|idx[29]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.189      ;
; -4.867 ; accessControl:inst5|idx[29]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.676     ; 4.186      ;
; -4.861 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.141      ;
; -4.858 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.138      ;
; -4.846 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.126      ;
; -4.830 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.110      ;
; -4.827 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.107      ;
; -4.827 ; spi_master1:inst4|delay_counter[6] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.741      ;
; -4.824 ; spi_master1:inst4|delay_counter[6] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.738      ;
; -4.823 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.103      ;
; -4.818 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.285      ; 6.098      ;
; -4.815 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.720      ;
; -4.815 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.720      ;
; -4.815 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.720      ;
; -4.815 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.720      ;
; -4.815 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.720      ;
; -4.815 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.720      ;
; -4.815 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.720      ;
; -4.812 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.717      ;
; -4.812 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.717      ;
; -4.812 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.717      ;
; -4.812 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.717      ;
; -4.812 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.717      ;
; -4.812 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.717      ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.641 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -2.174     ; 0.614      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                     ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -2.085 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.167      ; 1.845      ;
; -2.062 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.167      ; 1.822      ;
; -1.973 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.167      ; 1.733      ;
; -0.351 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 1.382      ; 1.535      ;
; 0.087  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 1.382      ; 1.597      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50MHz'                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.097 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 2.029      ;
; -0.957 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.889      ;
; -0.844 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.776      ;
; -0.785 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.717      ;
; -0.767 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 1.324      ;
; -0.703 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 1.260      ;
; -0.512 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.444      ;
; -0.425 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.717      ;
; -0.417 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.709      ;
; -0.414 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 0.971      ;
; -0.392 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.324      ;
; -0.374 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 0.931      ;
; -0.360 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.292      ;
; -0.300 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.592      ;
; -0.285 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.577      ;
; -0.255 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.187      ;
; -0.245 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.177      ;
; -0.234 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.166      ;
; -0.183 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.475      ;
; -0.172 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.104      ;
; -0.172 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.464      ;
; -0.157 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.089      ;
; -0.148 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.440      ;
; -0.115 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.407      ;
; -0.095 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 1.012      ;
; 0.190  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.742      ;
; 0.258  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 0.659      ;
; 0.258  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -0.211 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 1.492      ; 1.480      ;
; 0.227  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 1.492      ; 1.418      ;
; 1.668  ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.343      ; 1.521      ;
; 1.764  ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.343      ; 1.617      ;
; 1.799  ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.343      ; 1.652      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.317 ; FIFObuffer:inst16|NS[0]           ; FIFObuffer:inst16|NS[0]           ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.335      ; 4.018      ;
; 0.320 ; FIFObuffer:inst16|OS[2]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.206      ; 2.683      ;
; 0.320 ; FIFObuffer:inst16|OS[2]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.206      ; 2.683      ;
; 0.332 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.676      ; 2.165      ;
; 0.342 ; spi_master1:inst4|state_clk       ; spi_master1:inst4|state_clk       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; spi_master1:inst6|rtl             ; spi_master1:inst6|rtl             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst4|rtl             ; spi_master1:inst4|rtl             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; spi_master1:inst6|state_csl       ; spi_master1:inst6|state_csl       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; spi_master1:inst6|dwReg[5]        ; spi_master1:inst6|dwReg[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst6|dwReg[4]        ; spi_master1:inst6|dwReg[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst6|dwReg[1]        ; spi_master1:inst6|dwReg[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst6|dwReg[0]        ; spi_master1:inst6|dwReg[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst4|dwReg[6]        ; spi_master1:inst4|dwReg[6]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst4|dwReg[4]        ; spi_master1:inst4|dwReg[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst4|dwReg[5]        ; spi_master1:inst4|dwReg[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst4|dwReg[7]        ; spi_master1:inst4|dwReg[7]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst4|dwReg[3]        ; spi_master1:inst4|dwReg[3]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst4|dwReg[2]        ; spi_master1:inst4|dwReg[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst4|dwReg[1]        ; spi_master1:inst4|dwReg[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; spi_master1:inst4|dwReg[0]        ; spi_master1:inst4|dwReg[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.356 ; spi_master1:inst4|state_csl       ; spi_master1:inst4|state_csl       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; DEStx:inst15|state.IDLE           ; DEStx:inst15|state.IDLE           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DEStx:inst15|state.W4BFFRtx       ; DEStx:inst15|state.W4BFFRtx       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DEStx:inst15|state.WAITINGtx      ; DEStx:inst15|state.WAITINGtx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst4|wt              ; spi_master1:inst4|wt              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst4|StartTx         ; spi_master1:inst4|StartTx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|wt              ; spi_master1:inst6|wt              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|StartTx         ; spi_master1:inst6|StartTx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; accessControl:inst5|state.SEARCH  ; accessControl:inst5|state.SEARCH  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; accessControl:inst5|state.WAITING ; accessControl:inst5|state.WAITING ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; FIFObuffer:inst16|FS[1]           ; FIFObuffer:inst16|FS[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; FIFObuffer:inst16|FS[2]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; FIFObuffer:inst16|FS[3]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|state_csh       ; spi_master1:inst6|state_csh       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[27]      ; addressBlock:inst2|addNo[27]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[29]      ; addressBlock:inst2|addNo[29]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[31]      ; addressBlock:inst2|addNo[31]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[30]      ; addressBlock:inst2|addNo[30]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[22]      ; addressBlock:inst2|addNo[22]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[21]      ; addressBlock:inst2|addNo[21]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[19]      ; addressBlock:inst2|addNo[19]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DESrx:inst|state.W4BFFRrx         ; DESrx:inst|state.W4BFFRrx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DESrx:inst|state.WAITINGrx        ; DESrx:inst|state.WAITINGrx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst4|state_csh       ; spi_master1:inst4|state_csh       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DESrx:inst|state.IDLE             ; DESrx:inst|state.IDLE             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; spi_master1:inst6|dwReg[7]        ; spi_master1:inst6|dwReg[7]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master1:inst6|dwReg[6]        ; spi_master1:inst6|dwReg[6]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master1:inst6|dwReg[3]        ; spi_master1:inst6|dwReg[3]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master1:inst6|dwReg[2]        ; spi_master1:inst6|dwReg[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_master1:inst6|state_clk       ; spi_master1:inst6|state_clk       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; FIFObuffer:inst16|state.IDLE      ; FIFObuffer:inst16|state.IDLE      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; FIFObuffer:inst16|FS[0]           ; FIFObuffer:inst16|FS[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.580      ;
; 0.371 ; spi_master1:inst6|pstate          ; spi_master1:inst6|fPulse          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.590      ;
; 0.375 ; spi_master1:inst6|dwReg[3]        ; spi_master1:inst6|rx_data[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; spi_master1:inst6|dwReg[2]        ; spi_master1:inst6|rx_data[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; spi_master1:inst6|dwReg[7]        ; spi_master1:inst6|rx_data[7]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; spi_master1:inst6|dwReg[6]        ; spi_master1:inst6|rx_data[6]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.595      ;
; 0.382 ; FIFObuffer:inst16|OS[1]           ; FIFObuffer:inst16|OS[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; FIFObuffer:inst16|OS[0]           ; FIFObuffer:inst16|OS[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; accessControl:inst5|idx[1]        ; accessControl:inst5|idx[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; FIFObuffer:inst16|OS[3]           ; FIFObuffer:inst16|OS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; FIFObuffer:inst16|OS[2]           ; FIFObuffer:inst16|OS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.393 ; spi_master1:inst4|rx_data[1]      ; FIFObuffer:inst16|datArray[1][1]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; spi_master1:inst4|rx_data[4]      ; FIFObuffer:inst16|datArray[1][4]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; spi_master1:inst4|rx_data[2]      ; FIFObuffer:inst16|datArray[1][2]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[7]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.234      ;
; 0.395 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[5]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.234      ;
; 0.395 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[4]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.234      ;
; 0.395 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[6]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.234      ;
; 0.395 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[3]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.234      ;
; 0.395 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.234      ;
; 0.395 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[1]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.234      ;
; 0.395 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[2]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.234      ;
; 0.396 ; spi_master1:inst4|rx_data[5]      ; FIFObuffer:inst16|datArray[1][5]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.615      ;
; 0.397 ; FIFObuffer:inst16|state.IDLE      ; FIFObuffer:inst16|state.SEND      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.616      ;
; 0.398 ; FIFObuffer:inst16|state.IDLE      ; FIFObuffer:inst16|state.STORE     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.617      ;
; 0.400 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[7]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.239      ;
; 0.400 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[5]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.239      ;
; 0.400 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[4]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.239      ;
; 0.400 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[6]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.239      ;
; 0.400 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[3]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.239      ;
; 0.400 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.239      ;
; 0.400 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[1]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.239      ;
; 0.400 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[2]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.682      ; 2.239      ;
; 0.404 ; DEStx:inst15|state.W4BFFRtx       ; DEStx:inst15|state.RDY2SND        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.624      ;
; 0.405 ; DEStx:inst15|state.W4BFFRtx       ; DEStx:inst15|state.IDLE           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.625      ;
; 0.433 ; accessControl:inst5|idx[1]        ; accessControl:inst5|idx[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.676      ; 2.266      ;
; 0.434 ; accessControl:inst5|idx[0]        ; accessControl:inst5|idx[1]        ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.749      ; 2.549      ;
; 0.437 ; accessControl:inst5|idx[0]        ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.749      ; 2.552      ;
; 0.440 ; spi_master1:inst6|BP[5]           ; spi_master1:inst6|BP[6]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.445      ; 1.042      ;
; 0.442 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.676      ; 2.275      ;
; 0.442 ; spi_master1:inst6|BP[7]           ; spi_master1:inst6|BP[8]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.445      ; 1.044      ;
; 0.444 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[6]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.676      ; 2.277      ;
; 0.448 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[8]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.670      ; 2.275      ;
; 0.448 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.670      ; 2.275      ;
; 0.448 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.670      ; 2.275      ;
; 0.448 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[11]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.670      ; 2.275      ;
; 0.448 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[12]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.670      ; 2.275      ;
; 0.448 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.670      ; 2.275      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50MHz'                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 0.936      ;
; 0.342 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.078      ; 0.577      ;
; 0.348 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 0.943      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.580      ;
; 0.415 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.010      ;
; 0.416 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.636      ;
; 0.417 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.012      ;
; 0.513 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.108      ;
; 0.540 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.135      ;
; 0.551 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.078      ; 0.786      ;
; 0.572 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.167      ;
; 0.594 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.189      ;
; 0.714 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.934      ;
; 0.725 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.945      ;
; 0.735 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.955      ;
; 0.771 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.991      ;
; 0.828 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.048      ;
; 0.838 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.058      ;
; 0.923 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.143      ;
; 0.944 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.164      ;
; 0.952 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 0.812      ;
; 1.011 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 0.871      ;
; 1.013 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.233      ;
; 1.087 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.307      ;
; 1.185 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.405      ;
; 1.214 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.434      ;
; 1.220 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 1.080      ;
; 1.270 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 1.130      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 2.504 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.962     ; 0.552      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 176.9 MHz  ; 176.9 MHz       ; CLK_DIVIDER:inst20|CLK_OUT ;                                                               ;
; 534.76 MHz ; 250.0 MHz       ; CLK_50MHz                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 637.76 MHz ; 637.76 MHz      ; FIFObuffer:inst16|NS[0]    ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -4.653 ; -1202.801     ;
; accessControl:inst5|idx[0] ; -2.278 ; -2.278        ;
; FIFObuffer:inst16|NS[0]    ; -1.854 ; -1.854        ;
; CLK_50MHz                  ; -0.870 ; -2.298        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; FIFObuffer:inst16|NS[0]    ; -0.196 ; -0.196        ;
; CLK_DIVIDER:inst20|CLK_OUT ; 0.297  ; 0.000         ;
; CLK_50MHz                  ; 0.299  ; 0.000         ;
; accessControl:inst5|idx[0] ; 2.259  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -1.000 ; -629.000      ;
; FIFObuffer:inst16|NS[0]    ; 0.396  ; 0.000         ;
; accessControl:inst5|idx[0] ; 0.424  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                        ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.653 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.904      ;
; -4.595 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.846      ;
; -4.595 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.846      ;
; -4.593 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.844      ;
; -4.569 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.820      ;
; -4.558 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.809      ;
; -4.537 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.788      ;
; -4.535 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.786      ;
; -4.527 ; accessControl:inst5|idx[13]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 4.029      ;
; -4.525 ; accessControl:inst5|idx[13]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 4.027      ;
; -4.511 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.762      ;
; -4.507 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.758      ;
; -4.500 ; accessControl:inst5|idx[18]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.494     ; 4.001      ;
; -4.500 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.751      ;
; -4.498 ; accessControl:inst5|idx[18]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.494     ; 3.999      ;
; -4.498 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.749      ;
; -4.490 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.741      ;
; -4.481 ; accessControl:inst5|idx[15]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 3.983      ;
; -4.479 ; accessControl:inst5|idx[15]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 3.981      ;
; -4.474 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.725      ;
; -4.459 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.710      ;
; -4.449 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.700      ;
; -4.447 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.698      ;
; -4.445 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.696      ;
; -4.432 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.683      ;
; -4.430 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.681      ;
; -4.423 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.674      ;
; -4.409 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.335      ;
; -4.408 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.334      ;
; -4.406 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.657      ;
; -4.401 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.652      ;
; -4.399 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.650      ;
; -4.387 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.638      ;
; -4.375 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.626      ;
; -4.374 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.300      ;
; -4.373 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.299      ;
; -4.358 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.609      ;
; -4.356 ; accessControl:inst5|idx[9]         ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 3.858      ;
; -4.356 ; accessControl:inst5|idx[17]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.494     ; 3.857      ;
; -4.354 ; accessControl:inst5|idx[9]         ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 3.856      ;
; -4.354 ; accessControl:inst5|idx[17]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.494     ; 3.855      ;
; -4.350 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.601      ;
; -4.350 ; spi_master1:inst4|delay_counter[7] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.276      ;
; -4.349 ; spi_master1:inst4|delay_counter[7] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.275      ;
; -4.340 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.067     ; 5.268      ;
; -4.340 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.067     ; 5.268      ;
; -4.340 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.067     ; 5.268      ;
; -4.340 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.067     ; 5.268      ;
; -4.340 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.067     ; 5.268      ;
; -4.340 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.067     ; 5.268      ;
; -4.340 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.067     ; 5.268      ;
; -4.320 ; accessControl:inst5|idx[11]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 3.822      ;
; -4.318 ; accessControl:inst5|idx[11]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 3.820      ;
; -4.314 ; spi_master1:inst4|delay_counter[5] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.240      ;
; -4.313 ; spi_master1:inst4|delay_counter[5] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.239      ;
; -4.307 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.233      ;
; -4.306 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.232      ;
; -4.300 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.551      ;
; -4.299 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.550      ;
; -4.298 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.549      ;
; -4.288 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.539      ;
; -4.282 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.533      ;
; -4.275 ; accessControl:inst5|idx[14]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 3.777      ;
; -4.274 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.525      ;
; -4.273 ; accessControl:inst5|idx[14]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.493     ; 3.775      ;
; -4.268 ; accessControl:inst5|idx[29]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.494     ; 3.769      ;
; -4.265 ; accessControl:inst5|idx[29]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.494     ; 3.766      ;
; -4.259 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.510      ;
; -4.251 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.502      ;
; -4.248 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.221      ; 5.464      ;
; -4.248 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.221      ; 5.464      ;
; -4.248 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.221      ; 5.464      ;
; -4.248 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.221      ; 5.464      ;
; -4.248 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.221      ; 5.464      ;
; -4.248 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.221      ; 5.464      ;
; -4.248 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.221      ; 5.464      ;
; -4.248 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.221      ; 5.464      ;
; -4.230 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.481      ;
; -4.228 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.479      ;
; -4.208 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.134      ;
; -4.207 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.133      ;
; -4.204 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.455      ;
; -4.201 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.452      ;
; -4.199 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.450      ;
; -4.191 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.103      ;
; -4.191 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.103      ;
; -4.191 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.103      ;
; -4.191 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.103      ;
; -4.191 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.103      ;
; -4.191 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.103      ;
; -4.191 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.103      ;
; -4.188 ; addressBlock:inst2|addNo[8]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.256      ; 5.439      ;
; -4.185 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.097      ;
; -4.185 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.097      ;
; -4.185 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.097      ;
; -4.185 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.097      ;
; -4.185 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.097      ;
; -4.185 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.097      ;
; -4.185 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.097      ;
; -4.185 ; spi_master1:inst4|delay_counter[6] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.069     ; 5.111      ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.278 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.960     ; 0.547      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -1.854 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.124      ; 1.666      ;
; -1.805 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.124      ; 1.617      ;
; -1.731 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.124      ; 1.543      ;
; -0.284 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 1.236      ; 1.398      ;
; 0.196  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 1.236      ; 1.418      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.870 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.810      ;
; -0.749 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.689      ;
; -0.640 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.580      ;
; -0.597 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.537      ;
; -0.567 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 1.176      ;
; -0.541 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 1.150      ;
; -0.349 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.289      ;
; -0.274 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.532      ;
; -0.257 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.515      ;
; -0.252 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 0.861      ;
; -0.236 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.176      ;
; -0.222 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 0.831      ;
; -0.215 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.155      ;
; -0.155 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.413      ;
; -0.153 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.411      ;
; -0.133 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.073      ;
; -0.130 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.070      ;
; -0.093 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.033      ;
; -0.055 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.313      ;
; -0.044 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.302      ;
; -0.041 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.981      ;
; -0.024 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.282      ;
; -0.022 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.962      ;
; 0.001  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.257      ;
; 0.029  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.068     ; 0.898      ;
; 0.274  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.666      ;
; 0.344  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.068     ; 0.583      ;
; 0.344  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.068     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                       ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -0.196 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 1.331      ; 1.315      ;
; 0.283  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 1.331      ; 1.294      ;
; 1.596  ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.279      ; 1.385      ;
; 1.682  ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.279      ; 1.471      ;
; 1.684  ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.279      ; 1.473      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.297 ; spi_master1:inst4|state_clk       ; spi_master1:inst4|state_clk       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; spi_master1:inst6|rtl             ; spi_master1:inst6|rtl             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst4|rtl             ; spi_master1:inst4|rtl             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; spi_master1:inst6|dwReg[5]        ; spi_master1:inst6|dwReg[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst6|dwReg[4]        ; spi_master1:inst6|dwReg[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst6|dwReg[1]        ; spi_master1:inst6|dwReg[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst6|dwReg[0]        ; spi_master1:inst6|dwReg[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[6]        ; spi_master1:inst4|dwReg[6]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[4]        ; spi_master1:inst4|dwReg[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[5]        ; spi_master1:inst4|dwReg[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[7]        ; spi_master1:inst4|dwReg[7]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[3]        ; spi_master1:inst4|dwReg[3]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[2]        ; spi_master1:inst4|dwReg[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[1]        ; spi_master1:inst4|dwReg[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[0]        ; spi_master1:inst4|dwReg[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.301 ; spi_master1:inst6|state_csl       ; spi_master1:inst6|state_csl       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.066      ; 0.511      ;
; 0.302 ; FIFObuffer:inst16|NS[0]           ; FIFObuffer:inst16|NS[0]           ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.018      ; 3.654      ;
; 0.310 ; accessControl:inst5|state.SEARCH  ; accessControl:inst5|state.SEARCH  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; accessControl:inst5|state.WAITING ; accessControl:inst5|state.WAITING ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|state_csh       ; spi_master1:inst6|state_csh       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[27]      ; addressBlock:inst2|addNo[27]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[22]      ; addressBlock:inst2|addNo[22]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[21]      ; addressBlock:inst2|addNo[21]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[19]      ; addressBlock:inst2|addNo[19]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; spi_master1:inst6|dwReg[7]        ; spi_master1:inst6|dwReg[7]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_master1:inst6|dwReg[6]        ; spi_master1:inst6|dwReg[6]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_master1:inst6|dwReg[3]        ; spi_master1:inst6|dwReg[3]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_master1:inst6|dwReg[2]        ; spi_master1:inst6|dwReg[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DEStx:inst15|state.IDLE           ; DEStx:inst15|state.IDLE           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DEStx:inst15|state.W4BFFRtx       ; DEStx:inst15|state.W4BFFRtx       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DEStx:inst15|state.WAITINGtx      ; DEStx:inst15|state.WAITINGtx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FIFObuffer:inst16|FS[1]           ; FIFObuffer:inst16|FS[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FIFObuffer:inst16|FS[2]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FIFObuffer:inst16|FS[3]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; addressBlock:inst2|addNo[29]      ; addressBlock:inst2|addNo[29]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; addressBlock:inst2|addNo[31]      ; addressBlock:inst2|addNo[31]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; addressBlock:inst2|addNo[30]      ; addressBlock:inst2|addNo[30]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DESrx:inst|state.W4BFFRrx         ; DESrx:inst|state.W4BFFRrx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DESrx:inst|state.WAITINGrx        ; DESrx:inst|state.WAITINGrx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_master1:inst4|state_csh       ; spi_master1:inst4|state_csh       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DESrx:inst|state.IDLE             ; DESrx:inst|state.IDLE             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_master1:inst4|state_csl       ; spi_master1:inst4|state_csl       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; spi_master1:inst6|state_clk       ; spi_master1:inst6|state_clk       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|wt              ; spi_master1:inst4|wt              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|StartTx         ; spi_master1:inst4|StartTx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst6|wt              ; spi_master1:inst6|wt              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst6|StartTx         ; spi_master1:inst6|StartTx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.317 ; FIFObuffer:inst16|OS[2]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.973      ; 2.434      ;
; 0.317 ; FIFObuffer:inst16|OS[2]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.973      ; 2.434      ;
; 0.318 ; FIFObuffer:inst16|state.IDLE      ; FIFObuffer:inst16|state.IDLE      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.519      ;
; 0.319 ; FIFObuffer:inst16|FS[0]           ; FIFObuffer:inst16|FS[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.519      ;
; 0.330 ; spi_master1:inst6|pstate          ; spi_master1:inst6|fPulse          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.530      ;
; 0.333 ; FIFObuffer:inst16|OS[1]           ; FIFObuffer:inst16|OS[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; FIFObuffer:inst16|OS[0]           ; FIFObuffer:inst16|OS[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; accessControl:inst5|idx[1]        ; accessControl:inst5|idx[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; FIFObuffer:inst16|OS[3]           ; FIFObuffer:inst16|OS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; FIFObuffer:inst16|OS[2]           ; FIFObuffer:inst16|OS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.338 ; spi_master1:inst6|dwReg[2]        ; spi_master1:inst6|rx_data[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; spi_master1:inst6|dwReg[7]        ; spi_master1:inst6|rx_data[7]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; spi_master1:inst6|dwReg[3]        ; spi_master1:inst6|rx_data[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; spi_master1:inst6|dwReg[6]        ; spi_master1:inst6|rx_data[6]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.540      ;
; 0.352 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.493      ; 1.989      ;
; 0.352 ; FIFObuffer:inst16|state.IDLE      ; FIFObuffer:inst16|state.SEND      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.553      ;
; 0.352 ; FIFObuffer:inst16|state.IDLE      ; FIFObuffer:inst16|state.STORE     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.553      ;
; 0.356 ; spi_master1:inst4|rx_data[4]      ; FIFObuffer:inst16|datArray[1][4]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; spi_master1:inst4|rx_data[2]      ; FIFObuffer:inst16|datArray[1][2]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; spi_master1:inst4|rx_data[1]      ; FIFObuffer:inst16|datArray[1][1]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.556      ;
; 0.358 ; spi_master1:inst4|rx_data[5]      ; FIFObuffer:inst16|datArray[1][5]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.558      ;
; 0.360 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[7]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.003      ;
; 0.360 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[5]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.003      ;
; 0.360 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[4]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.003      ;
; 0.360 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[6]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.003      ;
; 0.360 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[3]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.003      ;
; 0.360 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.003      ;
; 0.360 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[1]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.003      ;
; 0.360 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[2]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.003      ;
; 0.360 ; DEStx:inst15|state.W4BFFRtx       ; DEStx:inst15|state.RDY2SND        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.560      ;
; 0.362 ; DEStx:inst15|state.W4BFFRtx       ; DEStx:inst15|state.IDLE           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.562      ;
; 0.364 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[7]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.007      ;
; 0.364 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[5]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.007      ;
; 0.364 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[4]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.007      ;
; 0.364 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[6]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.007      ;
; 0.364 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[3]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.007      ;
; 0.364 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.007      ;
; 0.364 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[1]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.007      ;
; 0.364 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[2]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.499      ; 2.007      ;
; 0.370 ; accessControl:inst5|idx[0]        ; accessControl:inst5|idx[1]        ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.605      ; 2.309      ;
; 0.372 ; accessControl:inst5|idx[0]        ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.605      ; 2.311      ;
; 0.398 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.493      ; 2.035      ;
; 0.401 ; spi_master1:inst6|BP[5]           ; spi_master1:inst6|BP[6]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.391      ; 0.936      ;
; 0.402 ; FIFObuffer:inst16|OS[3]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.973      ; 2.519      ;
; 0.402 ; FIFObuffer:inst16|OS[3]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.973      ; 2.519      ;
; 0.405 ; spi_master1:inst6|BP[7]           ; spi_master1:inst6|BP[8]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.391      ; 0.940      ;
; 0.407 ; spi_master1:inst4|BP[2]           ; spi_master1:inst4|BP[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.393      ; 0.944      ;
; 0.409 ; spi_master1:inst4|pstate          ; spi_master1:inst4|fPulse          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.621      ;
; 0.412 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[8]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.490      ; 2.046      ;
; 0.412 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.490      ; 2.046      ;
; 0.412 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.490      ; 2.046      ;
; 0.412 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[11]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.490      ; 2.046      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.316 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.846      ;
; 0.320 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.850      ;
; 0.372 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.571      ;
; 0.378 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.908      ;
; 0.379 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.909      ;
; 0.465 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.995      ;
; 0.484 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 1.014      ;
; 0.495 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.068      ; 0.707      ;
; 0.525 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 1.055      ;
; 0.538 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 1.068      ;
; 0.649 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.848      ;
; 0.661 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.860      ;
; 0.671 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.870      ;
; 0.703 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.902      ;
; 0.738 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.937      ;
; 0.751 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.950      ;
; 0.838 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.037      ;
; 0.847 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 0.728      ;
; 0.869 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.068      ;
; 0.898 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 0.779      ;
; 0.915 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.114      ;
; 0.978 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.177      ;
; 1.064 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.263      ;
; 1.083 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.282      ;
; 1.095 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 0.976      ;
; 1.129 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 1.010      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 2.259 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.767     ; 0.502      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -2.531 ; -582.451      ;
; accessControl:inst5|idx[0] ; -1.128 ; -1.128        ;
; FIFObuffer:inst16|NS[0]    ; -0.945 ; -0.945        ;
; CLK_50MHz                  ; -0.172 ; -0.172        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; FIFObuffer:inst16|NS[0]    ; -0.106 ; -0.106        ;
; CLK_DIVIDER:inst20|CLK_OUT ; 0.068  ; 0.000         ;
; CLK_50MHz                  ; 0.156  ; 0.000         ;
; accessControl:inst5|idx[0] ; 1.478  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.732       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -1.000 ; -629.000      ;
; FIFObuffer:inst16|NS[0]    ; 0.402  ; 0.000         ;
; accessControl:inst5|idx[0] ; 0.419  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                        ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.531 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.669      ;
; -2.509 ; accessControl:inst5|idx[13]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.478      ;
; -2.506 ; accessControl:inst5|idx[13]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.475      ;
; -2.491 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.629      ;
; -2.488 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.626      ;
; -2.488 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.626      ;
; -2.472 ; accessControl:inst5|idx[18]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.441      ;
; -2.469 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.607      ;
; -2.468 ; accessControl:inst5|idx[18]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.437      ;
; -2.467 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.406      ;
; -2.466 ; spi_master1:inst4|delay_counter[3] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.405      ;
; -2.460 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.598      ;
; -2.452 ; accessControl:inst5|idx[15]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.421      ;
; -2.448 ; accessControl:inst5|idx[15]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.417      ;
; -2.448 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.586      ;
; -2.448 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.586      ;
; -2.439 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.378      ;
; -2.438 ; spi_master1:inst4|delay_counter[1] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.377      ;
; -2.429 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.567      ;
; -2.426 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.564      ;
; -2.426 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.564      ;
; -2.424 ; spi_master1:inst4|delay_counter[7] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.363      ;
; -2.423 ; spi_master1:inst4|delay_counter[7] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.362      ;
; -2.420 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.558      ;
; -2.420 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.359      ;
; -2.419 ; spi_master1:inst4|delay_counter[0] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.358      ;
; -2.418 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.556      ;
; -2.400 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.538      ;
; -2.400 ; spi_master1:inst4|delay_counter[5] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.339      ;
; -2.399 ; spi_master1:inst4|delay_counter[5] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.338      ;
; -2.398 ; accessControl:inst5|idx[9]         ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.367      ;
; -2.398 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.536      ;
; -2.395 ; accessControl:inst5|idx[9]         ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.364      ;
; -2.394 ; accessControl:inst5|idx[11]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.363      ;
; -2.393 ; accessControl:inst5|idx[17]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.362      ;
; -2.391 ; accessControl:inst5|idx[11]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.360      ;
; -2.389 ; accessControl:inst5|idx[17]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.358      ;
; -2.386 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.524      ;
; -2.386 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.524      ;
; -2.375 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.513      ;
; -2.375 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.513      ;
; -2.375 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.046     ; 3.316      ;
; -2.375 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.046     ; 3.316      ;
; -2.375 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.046     ; 3.316      ;
; -2.375 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.046     ; 3.316      ;
; -2.375 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.046     ; 3.316      ;
; -2.375 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.046     ; 3.316      ;
; -2.375 ; spi_master1:inst4|BP[4]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.046     ; 3.316      ;
; -2.374 ; accessControl:inst5|idx[14]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.343      ;
; -2.371 ; accessControl:inst5|idx[14]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.340      ;
; -2.370 ; addressBlock:inst2|addNo[1]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.508      ;
; -2.358 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.496      ;
; -2.357 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.495      ;
; -2.357 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.495      ;
; -2.353 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.292      ;
; -2.352 ; spi_master1:inst4|delay_counter[2] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.291      ;
; -2.347 ; addressBlock:inst2|addNo[2]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.485      ;
; -2.345 ; accessControl:inst5|idx[29]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.314      ;
; -2.342 ; accessControl:inst5|idx[29]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.311      ;
; -2.333 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.471      ;
; -2.330 ; addressBlock:inst2|addNo[0]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.468      ;
; -2.329 ; addressBlock:inst2|addNo[5]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.467      ;
; -2.308 ; addressBlock:inst2|addNo[3]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.446      ;
; -2.305 ; spi_master1:inst4|delay_counter[6] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.244      ;
; -2.304 ; spi_master1:inst4|delay_counter[6] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.243      ;
; -2.293 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.426      ;
; -2.293 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.426      ;
; -2.293 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.426      ;
; -2.293 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.426      ;
; -2.293 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.426      ;
; -2.293 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.426      ;
; -2.293 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.426      ;
; -2.293 ; spi_master1:inst6|BP[4]            ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.426      ;
; -2.290 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.428      ;
; -2.290 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.428      ;
; -2.286 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst4|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.225      ;
; -2.285 ; spi_master1:inst4|delay_counter[4] ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 3.224      ;
; -2.284 ; addressBlock:inst2|addNo[6]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.422      ;
; -2.275 ; accessControl:inst5|idx[5]         ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.244      ;
; -2.271 ; accessControl:inst5|idx[5]         ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.240      ;
; -2.271 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.204      ;
; -2.271 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.204      ;
; -2.271 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.204      ;
; -2.271 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.204      ;
; -2.271 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.204      ;
; -2.271 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.204      ;
; -2.271 ; spi_master1:inst4|BP[1]            ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.204      ;
; -2.270 ; accessControl:inst5|idx[28]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.239      ;
; -2.268 ; addressBlock:inst2|addNo[4]        ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.406      ;
; -2.267 ; accessControl:inst5|idx[28]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.236      ;
; -2.266 ; accessControl:inst5|idx[10]        ; accessControl:inst5|idx[2]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.235      ;
; -2.264 ; addressBlock:inst2|addNo[9]        ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.402      ;
; -2.263 ; accessControl:inst5|idx[10]        ; accessControl:inst5|idx[1]     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.018     ; 2.232      ;
; -2.262 ; addressBlock:inst2|addNo[7]        ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.151      ; 3.400      ;
; -2.259 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.192      ;
; -2.259 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.192      ;
; -2.259 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.192      ;
; -2.259 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.192      ;
; -2.259 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.192      ;
; -2.259 ; spi_master1:inst4|BP[0]            ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.054     ; 3.192      ;
+--------+------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.128 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.315     ; 0.334      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -0.945 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.084      ; 1.024      ;
; -0.918 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.084      ; 0.997      ;
; -0.890 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.084      ; 0.969      ;
; 0.063  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.766      ; 0.813      ;
; 0.477  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 0.766      ; 0.899      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.172 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.121      ;
; -0.089 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.038      ;
; -0.028 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.977      ;
; -0.009 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.958      ;
; -0.002 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.259     ; 0.730      ;
; 0.055  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.259     ; 0.673      ;
; 0.145  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.804      ;
; 0.195  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.259     ; 0.533      ;
; 0.205  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.744      ;
; 0.210  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.952      ;
; 0.215  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.947      ;
; 0.217  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.259     ; 0.511      ;
; 0.242  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.707      ;
; 0.276  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.886      ;
; 0.298  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.864      ;
; 0.301  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.648      ;
; 0.303  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.646      ;
; 0.315  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.634      ;
; 0.337  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.612      ;
; 0.344  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.605      ;
; 0.352  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.810      ;
; 0.359  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.803      ;
; 0.366  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.796      ;
; 0.378  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.784      ;
; 0.385  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.046     ; 0.556      ;
; 0.547  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.402      ;
; 0.582  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.046     ; 0.359      ;
; 0.582  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.046     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                       ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -0.106 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 0.828      ; 0.827      ;
; 0.316  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.828      ; 0.749      ;
; 1.112  ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.184      ; 0.806      ;
; 1.167  ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.184      ; 0.861      ;
; 1.222  ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.184      ; 0.916      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.068 ; FIFObuffer:inst16|OS[2]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.314      ; 1.466      ;
; 0.068 ; FIFObuffer:inst16|OS[2]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.314      ; 1.466      ;
; 0.084 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.018      ; 1.186      ;
; 0.097 ; FIFObuffer:inst16|NS[0]           ; FIFObuffer:inst16|NS[0]           ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.951      ; 2.247      ;
; 0.099 ; FIFObuffer:inst16|OS[3]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.314      ; 1.497      ;
; 0.099 ; FIFObuffer:inst16|OS[3]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.314      ; 1.497      ;
; 0.145 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[7]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.252      ;
; 0.145 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[5]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.252      ;
; 0.145 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[4]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.252      ;
; 0.145 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[6]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.252      ;
; 0.145 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[3]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.252      ;
; 0.145 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.252      ;
; 0.145 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[1]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.252      ;
; 0.145 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[2]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.252      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[7]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.254      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[5]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.254      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[4]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.254      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[6]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.254      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[3]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.254      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.254      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[1]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.254      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[2]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.023      ; 1.254      ;
; 0.147 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.018      ; 1.249      ;
; 0.150 ; accessControl:inst5|idx[2]        ; accessControl:inst5|idx[6]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.018      ; 1.252      ;
; 0.161 ; accessControl:inst5|idx[1]        ; accessControl:inst5|idx[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.018      ; 1.263      ;
; 0.172 ; FIFObuffer:inst16|OS[1]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.314      ; 1.570      ;
; 0.172 ; FIFObuffer:inst16|OS[1]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.314      ; 1.570      ;
; 0.174 ; FIFObuffer:inst16|OS[0]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.314      ; 1.572      ;
; 0.174 ; FIFObuffer:inst16|OS[0]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.314      ; 1.572      ;
; 0.177 ; spi_master1:inst6|state_csl       ; spi_master1:inst6|state_csl       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; spi_master1:inst4|rtl             ; spi_master1:inst4|rtl             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst4|state_clk       ; spi_master1:inst4|state_clk       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; spi_master1:inst6|rtl             ; spi_master1:inst6|rtl             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[6]        ; spi_master1:inst4|dwReg[6]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[4]        ; spi_master1:inst4|dwReg[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[5]        ; spi_master1:inst4|dwReg[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[7]        ; spi_master1:inst4|dwReg[7]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[3]        ; spi_master1:inst4|dwReg[3]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[2]        ; spi_master1:inst4|dwReg[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[1]        ; spi_master1:inst4|dwReg[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[0]        ; spi_master1:inst4|dwReg[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; spi_master1:inst6|dwReg[5]        ; spi_master1:inst6|dwReg[5]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; spi_master1:inst6|dwReg[4]        ; spi_master1:inst6|dwReg[4]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; spi_master1:inst6|dwReg[1]        ; spi_master1:inst6|dwReg[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; spi_master1:inst6|dwReg[0]        ; spi_master1:inst6|dwReg[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.185 ; spi_master1:inst4|wt              ; spi_master1:inst4|wt              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst4|StartTx         ; spi_master1:inst4|StartTx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst6|wt              ; spi_master1:inst6|wt              ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst6|StartTx         ; spi_master1:inst6|StartTx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst4|state_csl       ; spi_master1:inst4|state_csl       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; spi_master1:inst6|dwReg[7]        ; spi_master1:inst6|dwReg[7]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst6|dwReg[6]        ; spi_master1:inst6|dwReg[6]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst6|dwReg[3]        ; spi_master1:inst6|dwReg[3]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst6|dwReg[2]        ; spi_master1:inst6|dwReg[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; accessControl:inst5|state.SEARCH  ; accessControl:inst5|state.SEARCH  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; accessControl:inst5|state.WAITING ; accessControl:inst5|state.WAITING ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DEStx:inst15|state.IDLE           ; DEStx:inst15|state.IDLE           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DEStx:inst15|state.W4BFFRtx       ; DEStx:inst15|state.W4BFFRtx       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DEStx:inst15|state.WAITINGtx      ; DEStx:inst15|state.WAITINGtx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst6|state_csh       ; spi_master1:inst6|state_csh       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[27]      ; addressBlock:inst2|addNo[27]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[29]      ; addressBlock:inst2|addNo[29]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[31]      ; addressBlock:inst2|addNo[31]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[30]      ; addressBlock:inst2|addNo[30]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[22]      ; addressBlock:inst2|addNo[22]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[21]      ; addressBlock:inst2|addNo[21]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[19]      ; addressBlock:inst2|addNo[19]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DESrx:inst|state.WAITINGrx        ; DESrx:inst|state.WAITINGrx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst4|state_csh       ; spi_master1:inst4|state_csh       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_master1:inst6|state_clk       ; spi_master1:inst6|state_clk       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; FIFObuffer:inst16|FS[1]           ; FIFObuffer:inst16|FS[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; FIFObuffer:inst16|FS[2]           ; FIFObuffer:inst16|FS[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; FIFObuffer:inst16|FS[3]           ; FIFObuffer:inst16|FS[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DESrx:inst|state.W4BFFRrx         ; DESrx:inst|state.W4BFFRrx         ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DESrx:inst|state.IDLE             ; DESrx:inst|state.IDLE             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[8]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.293      ;
; 0.193 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.293      ;
; 0.193 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.293      ;
; 0.193 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[11]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.293      ;
; 0.193 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[12]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.293      ;
; 0.193 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.293      ;
; 0.193 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.293      ;
; 0.193 ; accessControl:inst5|idx[1]        ; accessControl:inst5|dataOut[13]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.293      ;
; 0.193 ; spi_master1:inst6|dwReg[2]        ; spi_master1:inst6|rx_data[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; FIFObuffer:inst16|state.IDLE      ; FIFObuffer:inst16|state.IDLE      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; spi_master1:inst6|dwReg[3]        ; spi_master1:inst6|rx_data[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; FIFObuffer:inst16|FS[0]           ; FIFObuffer:inst16|FS[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[8]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.295      ;
; 0.195 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.295      ;
; 0.195 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.295      ;
; 0.195 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[11]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.295      ;
; 0.195 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[12]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.295      ;
; 0.195 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.295      ;
; 0.195 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.295      ;
; 0.195 ; accessControl:inst5|idx[2]        ; accessControl:inst5|dataOut[13]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.016      ; 1.295      ;
; 0.195 ; spi_master1:inst6|dwReg[7]        ; spi_master1:inst6|rx_data[7]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; spi_master1:inst6|dwReg[6]        ; spi_master1:inst6|rx_data[6]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; spi_master1:inst6|pstate          ; spi_master1:inst6|fPulse          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.318      ;
; 0.201 ; FIFObuffer:inst16|OS[1]           ; FIFObuffer:inst16|OS[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; FIFObuffer:inst16|OS[0]           ; FIFObuffer:inst16|OS[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.022      ; 0.307      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.156 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.259      ; 0.499      ;
; 0.169 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.259      ; 0.512      ;
; 0.177 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.046      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.314      ;
; 0.198 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.259      ; 0.541      ;
; 0.200 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.259      ; 0.543      ;
; 0.219 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.341      ;
; 0.254 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.259      ; 0.597      ;
; 0.278 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.259      ; 0.621      ;
; 0.286 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.259      ; 0.629      ;
; 0.295 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.046      ; 0.425      ;
; 0.300 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.259      ; 0.643      ;
; 0.376 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.498      ;
; 0.381 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.503      ;
; 0.388 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.510      ;
; 0.410 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.532      ;
; 0.430 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.552      ;
; 0.458 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.580      ;
; 0.486 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.608      ;
; 0.503 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.625      ;
; 0.529 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.438      ;
; 0.531 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.653      ;
; 0.552 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.461      ;
; 0.573 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.695      ;
; 0.629 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.751      ;
; 0.658 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.780      ;
; 0.670 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.579      ;
; 0.713 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.622      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.478 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.194     ; 0.294      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+-----------+--------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -5.360    ; -0.211 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50MHz                  ; -1.097    ; 0.156  ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIVIDER:inst20|CLK_OUT ; -5.360    ; 0.068  ; N/A      ; N/A     ; -1.000              ;
;  FIFObuffer:inst16|NS[0]    ; -2.085    ; -0.211 ; N/A      ; N/A     ; 0.365               ;
;  accessControl:inst5|idx[0] ; -2.641    ; 1.478  ; N/A      ; N/A     ; 0.385               ;
; Design-wide TNS             ; -1432.863 ; -0.211 ; 0.0      ; 0.0     ; -639.732            ;
;  CLK_50MHz                  ; -3.422    ; 0.000  ; N/A      ; N/A     ; -10.732             ;
;  CLK_DIVIDER:inst20|CLK_OUT ; -1424.715 ; 0.000  ; N/A      ; N/A     ; -629.000            ;
;  FIFObuffer:inst16|NS[0]    ; -2.085    ; -0.211 ; N/A      ; N/A     ; 0.000               ;
;  accessControl:inst5|idx[0] ; -2.641    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTR_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_CS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MOSI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO_MPU                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1        ; 0        ; 0        ; 0        ;
; CLK_50MHz                  ; CLK_50MHz                  ; 0        ; 0        ; 0        ; 45       ;
; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 74       ; 70       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 37885    ; 440      ; 116      ; 25748    ;
; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 16       ; 24       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 3        ; 0        ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1        ; 0        ; 0        ; 0        ;
; CLK_50MHz                  ; CLK_50MHz                  ; 0        ; 0        ; 0        ; 45       ;
; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 74       ; 70       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 37885    ; 440      ; 116      ; 25748    ;
; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 16       ; 24       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 3        ; 0        ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLK_50MHz                  ; CLK_50MHz                  ; Base ; Constrained ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; Base ; Constrained ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; Base ; Constrained ;
; accessControl:inst5|idx[0] ; accessControl:inst5|idx[0] ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; CS           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; CS           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Mon Feb 11 23:13:39 2019
Info: Command: quartus_sta Data_Extraction_System -c Data_Extraction_System
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Data_Extraction_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst20|CLK_OUT CLK_DIVIDER:inst20|CLK_OUT
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
    Info (332105): create_clock -period 1.000 -name FIFObuffer:inst16|NS[0] FIFObuffer:inst16|NS[0]
    Info (332105): create_clock -period 1.000 -name accessControl:inst5|idx[0] accessControl:inst5|idx[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.360           -1424.715 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -2.641              -2.641 accessControl:inst5|idx[0] 
    Info (332119):    -2.085              -2.085 FIFObuffer:inst16|NS[0] 
    Info (332119):    -1.097              -3.422 CLK_50MHz 
Info (332146): Worst-case hold slack is -0.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.211              -0.211 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.317               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.341               0.000 CLK_50MHz 
    Info (332119):     2.504               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -1.000            -629.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.365               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.385               0.000 accessControl:inst5|idx[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.653
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.653           -1202.801 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -2.278              -2.278 accessControl:inst5|idx[0] 
    Info (332119):    -1.854              -1.854 FIFObuffer:inst16|NS[0] 
    Info (332119):    -0.870              -2.298 CLK_50MHz 
Info (332146): Worst-case hold slack is -0.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.196              -0.196 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.297               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.299               0.000 CLK_50MHz 
    Info (332119):     2.259               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -1.000            -629.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.396               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.424               0.000 accessControl:inst5|idx[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.531            -582.451 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -1.128              -1.128 accessControl:inst5|idx[0] 
    Info (332119):    -0.945              -0.945 FIFObuffer:inst16|NS[0] 
    Info (332119):    -0.172              -0.172 CLK_50MHz 
Info (332146): Worst-case hold slack is -0.106
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.106              -0.106 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.068               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.156               0.000 CLK_50MHz 
    Info (332119):     1.478               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.732 CLK_50MHz 
    Info (332119):    -1.000            -629.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.402               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.419               0.000 accessControl:inst5|idx[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4905 megabytes
    Info: Processing ended: Mon Feb 11 23:13:42 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


