Partition Merge report for eecs301_lab2
Tue Jun 28 17:59:45 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Tue Jun 28 17:59:45 2016           ;
; Quartus Prime Version           ; 15.1.0 Build 185 10/21/2015 SJ Standard Edition ;
; Revision Name                   ; eecs301_lab2                                    ;
; Top-level Entity Name           ; eecs301_lab2                                    ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 369                                             ;
; Total pins                      ; 175                                             ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 128                                             ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                       ;
+-----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                  ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details                                                                                                ;
+-----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+--------------------------------------------------------------------------------------------------------+
; CLOCK_50~inputCLKENA0 ; post-fitting ; connected ; Top                            ; post-synthesis    ; CLOCK_50                            ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|gnd  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; auto_signaltap_0|vcc  ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                                    ;
; flipflops:comb_76|en  ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; flipflops:comb_76|en  ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
+-----------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+--------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                   ;
+---------------------------------------------+-----+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1   ; 58               ; 165                            ; 0                              ;
;                                             ;     ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 1   ; 90               ; 196                            ; 0                              ;
;     -- 7 input functions                    ; 0   ; 1                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 0   ; 10               ; 56                             ; 0                              ;
;     -- 5 input functions                    ; 0   ; 24               ; 22                             ; 0                              ;
;     -- 4 input functions                    ; 0   ; 16               ; 20                             ; 0                              ;
;     -- <=3 input functions                  ; 1   ; 39               ; 98                             ; 0                              ;
; Memory ALUT usage                           ; 0   ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0   ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0   ; 0                ; 0                              ; 0                              ;
;                                             ;     ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 0   ; 90               ; 279                            ; 0                              ;
;                                             ;     ;                  ;                                ;                                ;
;                                             ;     ;                  ;                                ;                                ;
; I/O pins                                    ; 175 ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0   ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 0   ; 0                ; 128                            ; 0                              ;
; Total block memory implementation bits      ; 0   ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0   ; 0                ; 0                              ; 1                              ;
;                                             ;     ;                  ;                                ;                                ;
; Connections                                 ;     ;                  ;                                ;                                ;
;     -- Input Connections                    ; 72  ; 133              ; 522                            ; 1                              ;
;     -- Registered Input Connections         ; 0   ; 109              ; 300                            ; 0                              ;
;     -- Output Connections                   ; 183 ; 212              ; 34                             ; 299                            ;
;     -- Registered Output Connections        ; 0   ; 211              ; 0                              ; 0                              ;
;                                             ;     ;                  ;                                ;                                ;
; Internal Connections                        ;     ;                  ;                                ;                                ;
;     -- Total Connections                    ; 359 ; 845              ; 1867                           ; 308                            ;
;     -- Registered Connections               ; 0   ; 669              ; 968                            ; 0                              ;
;                                             ;     ;                  ;                                ;                                ;
; External Connections                        ;     ;                  ;                                ;                                ;
;     -- Top                                  ; 144 ; 0                ; 111                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 0   ; 20               ; 203                            ; 122                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 111 ; 203              ; 64                             ; 178                            ;
;     -- hard_block:auto_generated_inst       ; 0   ; 122              ; 178                            ; 0                              ;
;                                             ;     ;                  ;                                ;                                ;
; Partition Interface                         ;     ;                  ;                                ;                                ;
;     -- Input Ports                          ; 22  ; 44               ; 71                             ; 4                              ;
;     -- Output Ports                         ; 85  ; 62               ; 17                             ; 9                              ;
;     -- Bidir Ports                          ; 72  ; 0                ; 0                              ; 0                              ;
;                                             ;     ;                  ;                                ;                                ;
; Registered Ports                            ;     ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0   ; 13               ; 7                              ; 0                              ;
;     -- Registered Output Ports              ; 0   ; 28               ; 3                              ; 0                              ;
;                                             ;     ;                  ;                                ;                                ;
; Port Connectivity                           ;     ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0   ; 0                ; 20                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0   ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0   ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0   ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0   ; 24               ; 4                              ; 0                              ;
;     -- Output Ports with no Source          ; 0   ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0   ; 29               ; 18                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0   ; 29               ; 5                              ; 0                              ;
+---------------------------------------------+-----+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                               ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; Name                                          ; Partition                      ; Type          ; Location ; Status                                     ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; ADC_CONVST                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CONVST                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CONVST~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; ADC_DIN                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- ADC_DIN                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_DIN~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; ADC_DOUT                                      ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- ADC_DOUT                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_DOUT~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; ADC_SCLK                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; CLOCK2_50                                     ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK2_50                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK2_50~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; CLOCK3_50                                     ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK3_50                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK3_50~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; CLOCK4_50                                     ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK4_50                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK4_50~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; CLOCK_50                                      ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;                                            ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[0]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[0]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[0]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[10]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[10]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[10]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[11]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[11]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[11]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[12]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[12]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[12]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[13]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[13]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[13]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[14]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[14]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[14]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[15]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[15]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[15]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[16]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[16]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[16]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[17]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[17]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[17]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[18]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[18]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[18]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[19]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[19]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[19]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[1]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[1]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[1]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[20]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[20]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[20]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[21]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[21]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[21]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[22]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[22]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[22]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[23]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[23]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[23]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[24]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[24]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[24]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[25]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[25]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[25]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[26]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[26]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[26]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[27]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[27]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[27]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[28]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[28]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[28]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[29]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[29]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[29]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[2]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[2]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[2]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[30]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[30]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[30]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[31]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[31]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[31]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[32]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[32]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[32]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[33]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[33]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[33]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[34]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[34]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[34]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[35]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[35]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[35]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[3]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[3]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[3]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[4]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[4]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[4]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[5]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[5]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[5]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[6]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[6]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[6]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[7]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[7]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[7]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[8]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[8]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[8]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_0[9]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[9]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[9]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[0]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[0]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[0]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[10]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[10]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[10]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[11]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[11]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[11]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[12]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[12]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[12]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[13]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[13]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[13]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[14]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[14]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[14]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[15]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[15]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[15]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[16]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[16]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[16]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[17]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[17]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[17]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[18]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[18]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[18]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[19]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[19]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[19]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[1]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[1]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[1]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[20]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[20]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[20]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[21]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[21]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[21]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[22]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[22]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[22]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[23]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[23]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[23]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[24]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[24]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[24]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[25]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[25]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[25]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[26]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[26]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[26]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[27]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[27]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[27]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[28]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[28]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[28]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[29]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[29]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[29]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[2]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[2]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[2]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[30]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[30]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[30]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[31]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[31]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[31]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[32]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[32]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[32]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[33]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[33]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[33]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[34]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[34]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[34]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[35]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[35]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[35]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[3]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[3]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[3]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[4]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[4]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[4]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[5]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[5]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[5]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[6]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[6]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[6]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[7]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[7]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[7]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[8]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[8]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[8]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; GPIO_1[9]                                     ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[9]                              ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[9]~output                       ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[0]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[1]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[2]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[3]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[7]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[8]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[9]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[0]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[1]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[2]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[3]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[4]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[5]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[6]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[7]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[8]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[9]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_BLANK_N                                   ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[0]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[1]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[2]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[3]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[4]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[5]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[6]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_B[7]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_CLK                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[0]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[1]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[2]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[3]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[4]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[5]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[6]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_G[7]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_HS                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[0]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[1]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[2]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[3]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[4]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[5]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[6]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_R[7]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_SYNC_N                                    ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; VGA_VS                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tck                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tdi                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tdo                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tms                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+


+------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                 ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Estimate of Logic utilization (ALMs needed) ; 224                      ;
;                                             ;                          ;
; Combinational ALUT usage for logic          ; 287                      ;
;     -- 7 input functions                    ; 1                        ;
;     -- 6 input functions                    ; 66                       ;
;     -- 5 input functions                    ; 46                       ;
;     -- 4 input functions                    ; 36                       ;
;     -- <=3 input functions                  ; 138                      ;
;                                             ;                          ;
; Dedicated logic registers                   ; 369                      ;
;                                             ;                          ;
; I/O pins                                    ; 175                      ;
; Total MLAB memory bits                      ; 0                        ;
; Total block memory bits                     ; 128                      ;
;                                             ;                          ;
; Total DSP Blocks                            ; 0                        ;
;                                             ;                          ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO ;
; Maximum fan-out                             ; 288                      ;
; Total fan-out                               ; 2736                     ;
; Average fan-out                             ; 2.51                     ;
+---------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i184:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 1            ; 128          ; 1            ; 128  ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 15.1.0 Build 185 10/21/2015 SJ Standard Edition
    Info: Processing started: Tue Jun 28 17:59:14 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off eecs301_lab2 -c eecs301_lab2 --merge=on
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus Prime software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 33 of its 35 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 2 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 17 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "ADC_DOUT" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 10
    Warning (15610): No output dependent on input pin "CLOCK2_50" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 15
    Warning (15610): No output dependent on input pin "CLOCK3_50" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 16
    Warning (15610): No output dependent on input pin "CLOCK4_50" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 17
    Warning (15610): No output dependent on input pin "KEY[0]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 28
    Warning (15610): No output dependent on input pin "KEY[1]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 28
    Warning (15610): No output dependent on input pin "KEY[2]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 28
    Warning (15610): No output dependent on input pin "KEY[3]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 28
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/Jonathan/Desktop/Dropbox/EECS301/Lab 2/Lab 2 Code/eecs301_lab2.v Line: 34
Info (21057): Implemented 681 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 22 input pins
    Info (21059): Implemented 85 output pins
    Info (21060): Implemented 72 bidirectional pins
    Info (21061): Implemented 500 logic cells
    Info (21064): Implemented 1 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 803 megabytes
    Info: Processing ended: Tue Jun 28 17:59:45 2016
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:01


