`timescale 1ns / 1ps
//*************************************************************************
//   > æ–‡ä»¶å?: IF.v
//   > æè¿°  :äº”çº§æµæ°´CPUçš„å–æŒ‡æ¨¡å?
//   > ä½œè??  : TernenceCao
//   > æ—¥æœŸ  : 2021-06-12
//*************************************************************************
`define STARTADDR 32'H00000034   // ç¨‹åºèµ·å§‹åœ°å€ä¸?34H
module fetch(                    // å–æŒ‡çº?
    input             clk,       // æ—¶é’Ÿ
    input             resetn,    // å¤ä½ä¿¡å·ï¼Œä½ç”µå¹³æœ‰æ•ˆ
    input             IF_valid,  // å–æŒ‡çº§æœ‰æ•ˆä¿¡å?
    input             next_fetch,// å–ä¸‹ä¸?æ¡æŒ‡ä»¤ï¼Œç”¨æ¥é”å­˜PCå€?
    input      [31:0] inst,      // inst_romå–å‡ºçš„æŒ‡ä»?
    input      [32:0] jbr_bus,   // è·³è½¬æ€»çº¿
    output     [31:0] inst_addr, // å‘å¾€inst_romçš„å–æŒ‡åœ°å?
    output reg        IF_over,   // IFæ¨¡å—æ‰§è¡Œå®Œæˆ
    output     [63:0] IF_ID_bus, // IF->IDæ€»çº¿
    
    //5çº§æµæ°´æ–°å¢æ¥å?
    input      [32:0] exc_bus,   // Exception pcæ€»çº¿
        
    //å±•ç¤ºPCå’Œå–å‡ºçš„æŒ‡ä»¤
    output     [31:0] IF_pc,
    output     [31:0] IF_inst
);

//-----{ç¨‹åºè®¡æ•°å™¨PC}begin
    wire [31:0] next_pc;
    wire [31:0] seq_pc;
    reg  [31:0] pc;
    
    //è·³è½¬pc
    wire        jbr_taken;
    wire [31:0] jbr_target;
    assign {jbr_taken, jbr_target} = jbr_bus;  // è·³è½¬æ€»çº¿ä¼ æ˜¯å¦è·³è½¬å’Œç›®æ ‡åœ°å€
    
    //Exception PC
    wire        exc_valid;
    wire [31:0] exc_pc;
    assign {exc_valid,exc_pc} = exc_bus;
    
    //pc+4
    assign seq_pc[31:2]    = pc[31:2] + 1'b1;  // ä¸‹ä¸€æŒ‡ä»¤åœ°å€ï¼šPC=PC+4
    assign seq_pc[1:0]     = pc[1:0];

    // æ–°æŒ‡ä»¤ï¼šè‹¥æœ‰Exception,åˆ™PCä¸ºExceptioå…¥å£åœ°å€
    //         è‹¥æŒ‡ä»¤è·³è½¬ï¼Œåˆ™PCä¸ºè·³è½¬åœ°å?ï¼›å¦åˆ™ä¸ºpc+4
    assign next_pc = exc_valid ? exc_pc : 
                     jbr_taken ? jbr_target : seq_pc;
    always @(posedge clk)    // PCç¨‹åºè®¡æ•°å™?
    begin
        if (!resetn)
        begin
            pc <= `STARTADDR; // å¤ä½ï¼Œå–ç¨‹åºèµ·å§‹åœ°å€
        end
        else if (next_fetch)
        begin
            pc <= next_pc;    // ä¸å¤ä½ï¼Œå–æ–°æŒ‡ä»¤
        end
    end
//-----{ç¨‹åºè®¡æ•°å™¨PC}end

//-----{å‘å¾€inst_romçš„å–æŒ‡åœ°å?}begin
    assign inst_addr = pc;
//-----{å‘å¾€inst_romçš„å–æŒ‡åœ°å?}end

//-----{IFæ‰§è¡Œå®Œæˆ}begin
    //ç”±äºæŒ‡ä»¤romä¸ºåŒæ­¥è¯»å†™çš„,
    //å–æ•°æ®æ—¶ï¼Œæœ‰ä¸?æ‹å»¶æ—?
    //å³å‘åœ°å€çš„ä¸‹ä¸?æ‹æ—¶é’Ÿæ‰èƒ½å¾—åˆ°å¯¹åº”çš„æŒ‡ä»¤
    //æ•…å–æŒ‡æ¨¡å—éœ€è¦ä¸¤æ‹æ—¶é—?
    //æ•…æ¯æ¬¡PCåˆ·æ–°ï¼ŒIF_overéƒ½è¦ç½?0
    //ç„¶åå°†IF_validé”å­˜ä¸?æ‹å³æ˜¯IF_overä¿¡å·
    reg tmp;
    always @(posedge clk)
    begin
        if (!resetn || next_fetch)
        begin
            IF_over <= 1'b0;
            tmp<=1'b0;
        end
        else if(!tmp)
        begin
            tmp<=1'b1;
        end
        else
        begin
            IF_over <= IF_valid;
        end
    end
//    always @(posedge clk)
//    begin
//        if (!resetn || next_fetch)
//        begin
//            IF_over <= 1'b0;
//        end
//        else
//        begin
//            IF_over <= IF_valid;
//        end
//    end
    //å¦‚æœæŒ‡ä»¤romä¸ºå¼‚æ­¥è¯»çš„ï¼Œåˆ™IF_validå³æ˜¯IF_overä¿¡å·ï¼?
    //å³å–æŒ‡ä¸€æ‹å®Œæˆ?
//-----{IFæ‰§è¡Œå®Œæˆ}end

//-----{IF->IDæ€»çº¿}begin
    assign IF_ID_bus = {pc, inst};  // å–æŒ‡çº§æœ‰æ•ˆæ—¶ï¼Œé”å­˜PCå’ŒæŒ‡ä»?
//-----{IF->IDæ€»çº¿}end

//-----{å±•ç¤ºIFæ¨¡å—çš„PCå€¼å’ŒæŒ‡ä»¤}begin
    assign IF_pc   = pc;
    assign IF_inst = inst;
//-----{å±•ç¤ºIFæ¨¡å—çš„PCå€¼å’ŒæŒ‡ä»¤}end
endmodule