TimeQuest Timing Analyzer report for NoES
<<<<<<< HEAD
Sun Oct 15 13:08:44 2017
=======
Mon Oct 16 19:46:10 2017
>>>>>>> refs/remotes/origin/Cody
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'clock'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'CLOCK_50'
 25. Fast Model Setup: 'clock'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Hold: 'clock'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Fast Model Minimum Pulse Width: 'clock'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; NoES                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }    ;
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
<<<<<<< HEAD
; 205.89 MHz ; 205.89 MHz      ; CLOCK_50   ;      ;
=======
; 198.33 MHz ; 198.33 MHz      ; clock      ;      ;
; 258.0 MHz  ; 258.0 MHz       ; CLOCK_50   ;      ;
>>>>>>> refs/remotes/origin/Cody
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
<<<<<<< HEAD
; CLOCK_50 ; -3.857 ; -201.382      ;
=======
; CLOCK_50 ; -2.876 ; -44.983       ;
; clock    ; -2.021 ; -17.233       ;
>>>>>>> refs/remotes/origin/Cody
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
; clock    ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
<<<<<<< HEAD
; CLOCK_50 ; -1.631 ; -77.395            ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.688 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.727      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.663 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.702      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.627 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.666      ;
; -3.561 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 4.609      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; newData                          ; newData                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; UartTransmit:uart|transmitReg[9] ; UartTransmit:uart|transmitReg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; UartTransmit:uart|transmitReg[0] ; UartTransmit:uart|transmitReg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; UartTransmit:uart|tx             ; UartTransmit:uart|tx             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; UartTransmit:uart|divider[26]    ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.637 ; address[14]                      ; address[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; UartTransmit:uart|transmitReg[4] ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.787 ; UartTransmit:uart|transmitReg[1] ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.789 ; UartTransmit:uart|transmitReg[6] ; UartTransmit:uart|transmitReg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.791 ; UartTransmit:uart|transmitReg[3] ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.966 ; UartTransmit:uart|divider[13]    ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.252      ;
; 0.968 ; data[3]                          ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; UartTransmit:uart|transmitReg[2] ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.257      ;
; 0.975 ; UartTransmit:uart|divider[14]    ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; address[0]                       ; address[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; UartTransmit:uart|divider[1]     ; UartTransmit:uart|divider[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; UartTransmit:uart|divider[4]     ; UartTransmit:uart|divider[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; address[1]                       ; address[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; address[8]                       ; address[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; UartTransmit:uart|transmitReg[0] ; UartTransmit:uart|tx             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; UartTransmit:uart|divider[11]    ; UartTransmit:uart|divider[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; UartTransmit:uart|divider[12]    ; UartTransmit:uart|divider[12]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; UartTransmit:uart|divider[10]    ; UartTransmit:uart|divider[10]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; address[3]                       ; address[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; address[6]                       ; address[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; address[10]                      ; address[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; UartTransmit:uart|divider[6]     ; UartTransmit:uart|divider[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; UartTransmit:uart|divider[8]     ; UartTransmit:uart|divider[8]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; UartTransmit:uart|divider[22]    ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; UartTransmit:uart|divider[24]    ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; address[12]                      ; address[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; address[13]                      ; address[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; UartTransmit:uart|divider[15]    ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; UartTransmit:uart|divider[17]    ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; UartTransmit:uart|divider[20]    ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.994 ; UartTransmit:uart|transmitReg[3] ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 1.007 ; UartTransmit:uart|transmitReg[5] ; UartTransmit:uart|transmitReg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; UartTransmit:uart|transmitReg[8] ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.015 ; UartTransmit:uart|divider[21]    ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; address[7]                       ; address[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; UartTransmit:uart|divider[23]    ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; UartTransmit:uart|divider[25]    ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[2]                       ; address[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[4]                       ; address[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[5]                       ; address[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[9]                       ; address[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[11]                      ; address[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; UartTransmit:uart|transmitReg[7] ; UartTransmit:uart|transmitReg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.303      ;
; 1.019 ; UartTransmit:uart|divider[3]     ; UartTransmit:uart|divider[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; UartTransmit:uart|divider[18]    ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; UartTransmit:uart|divider[19]    ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; UartTransmit:uart|divider[5]     ; UartTransmit:uart|divider[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; UartTransmit:uart|divider[0]     ; UartTransmit:uart|divider[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; UartTransmit:uart|divider[7]     ; UartTransmit:uart|divider[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; UartTransmit:uart|divider[9]     ; UartTransmit:uart|divider[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.024 ; UartTransmit:uart|divider[2]     ; UartTransmit:uart|divider[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; UartTransmit:uart|transmitReg[8] ; UartTransmit:uart|transmitReg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.193 ; UartTransmit:uart|divider[16]    ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.479      ;
; 1.204 ; data[0]                          ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.216 ; UartTransmit:uart|transmitReg[2] ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.502      ;
; 1.218 ; UartTransmit:uart|transmitReg[6] ; UartTransmit:uart|transmitReg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.504      ;
; 1.220 ; UartTransmit:uart|transmitReg[4] ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.506      ;
; 1.221 ; UartTransmit:uart|transmitReg[9] ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.507      ;
; 1.226 ; newData                          ; UartTransmit:uart|transmitReg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.512      ;
; 1.236 ; data[2]                          ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.236 ; data[7]                          ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.240 ; data[1]                          ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; UartTransmit:uart|transmitReg[7] ; UartTransmit:uart|transmitReg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.548      ;
; 1.367 ; newData                          ; data[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[5]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[7]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.398 ; UartTransmit:uart|divider[13]    ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.684      ;
; 1.407 ; address[0]                       ; address[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; UartTransmit:uart|divider[14]    ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; address[1]                       ; address[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; address[8]                       ; address[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; UartTransmit:uart|divider[1]     ; UartTransmit:uart|divider[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; UartTransmit:uart|divider[10]    ; UartTransmit:uart|divider[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; UartTransmit:uart|divider[11]    ; UartTransmit:uart|divider[12]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; address[3]                       ; address[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; address[10]                      ; address[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.411 ; UartTransmit:uart|divider[6]     ; UartTransmit:uart|divider[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.697      ;
; 1.412 ; UartTransmit:uart|divider[22]    ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; UartTransmit:uart|divider[8]     ; UartTransmit:uart|divider[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; address[13]                      ; address[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; address[12]                      ; address[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; UartTransmit:uart|divider[24]    ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.416 ; UartTransmit:uart|divider[15]    ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.702      ;
; 1.417 ; UartTransmit:uart|divider[17]    ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.419 ; address[14]                      ; newData                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.704      ;
; 1.448 ; address[7]                       ; address[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; UartTransmit:uart|divider[21]    ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; UartTransmit:uart|divider[25]    ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; address[2]                       ; address[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; address[5]                       ; address[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[10]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[10]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[11]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[11]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[12]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[12]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[13]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[13]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[14]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[14]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[15]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[15]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[16]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[16]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[17]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[17]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[18]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[18]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[19]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[19]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[20]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[20]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[21]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[21]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[22]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[22]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[23]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[23]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[24]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[24]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[25]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[25]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[26]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[26]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[9]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[9]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|tx             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|tx             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[10]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[10]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[11]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[11]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[12]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[12]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[13]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[13]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[14]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[14]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[1]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[1]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[2]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[2]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[3]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[3]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[4]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[4]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[5]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[5]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[6]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; 5.083 ; 5.083 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; 3.932 ; 3.932 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; 3.969 ; 3.969 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; 5.083 ; 5.083 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; 4.552 ; 4.552 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; 4.179 ; 4.179 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; 4.689 ; 4.689 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; 3.889 ; 3.889 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.166 ; 1.166 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.166 ; 1.166 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; -3.641 ; -3.641 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; -3.684 ; -3.684 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; -3.721 ; -3.721 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; -4.835 ; -4.835 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; -4.119 ; -4.119 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; -4.304 ; -4.304 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; -3.931 ; -3.931 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; -4.441 ; -4.441 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; -3.641 ; -3.641 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.032  ; 0.032  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.032  ; 0.032  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 7.527 ; 7.527 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 6.885 ; 6.885 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 6.911 ; 6.911 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 7.030 ; 7.030 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 6.882 ; 6.882 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 6.883 ; 6.883 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 6.915 ; 6.915 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 6.860 ; 6.860 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 6.913 ; 6.913 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 7.083 ; 7.083 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 6.896 ; 6.896 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 7.527 ; 7.527 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 6.885 ; 6.885 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 6.911 ; 6.911 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 7.030 ; 7.030 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 6.882 ; 6.882 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 6.883 ; 6.883 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 6.915 ; 6.915 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 6.860 ; 6.860 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 6.913 ; 6.913 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 7.083 ; 7.083 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 6.896 ; 6.896 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; PPU_D[0]   ; LEDG[0]     ; 9.502  ;    ;    ; 9.502  ;
; PPU_D[1]   ; LEDG[1]     ; 10.017 ;    ;    ; 10.017 ;
; PPU_D[2]   ; LEDG[2]     ; 10.326 ;    ;    ; 10.326 ;
; PPU_D[3]   ; LEDG[3]     ; 10.324 ;    ;    ; 10.324 ;
; PPU_D[4]   ; LEDG[4]     ; 10.358 ;    ;    ; 10.358 ;
; PPU_D[5]   ; LEDG[5]     ; 10.290 ;    ;    ; 10.290 ;
; PPU_D[6]   ; LEDG[6]     ; 10.236 ;    ;    ; 10.236 ;
; PPU_D[7]   ; LEDG[7]     ; 9.968  ;    ;    ; 9.968  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; PPU_D[0]   ; LEDG[0]     ; 9.502  ;    ;    ; 9.502  ;
; PPU_D[1]   ; LEDG[1]     ; 10.017 ;    ;    ; 10.017 ;
; PPU_D[2]   ; LEDG[2]     ; 10.326 ;    ;    ; 10.326 ;
; PPU_D[3]   ; LEDG[3]     ; 10.324 ;    ;    ; 10.324 ;
; PPU_D[4]   ; LEDG[4]     ; 10.358 ;    ;    ; 10.358 ;
; PPU_D[5]   ; LEDG[5]     ; 10.290 ;    ;    ; 10.290 ;
; PPU_D[6]   ; LEDG[6]     ; 10.236 ;    ;    ; 10.236 ;
; PPU_D[7]   ; LEDG[7]     ; 9.968  ;    ;    ; 9.968  ;
+------------+-------------+--------+----+----+--------+


=======
; CLOCK_50 ; -1.631 ; -35.847            ;
; clock    ; -0.611 ; -17.108            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                       ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -2.876 ; clockDivider[1]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.916      ;
; -2.835 ; clockDivider[0]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.875      ;
; -2.796 ; clockDivider[1]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.836      ;
; -2.756 ; clockDivider[2]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.796      ;
; -2.755 ; clockDivider[0]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.795      ;
; -2.716 ; clockDivider[1]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.756      ;
; -2.716 ; clockDivider[3]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.756      ;
; -2.676 ; clockDivider[2]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.716      ;
; -2.675 ; clockDivider[0]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.715      ;
; -2.636 ; clockDivider[1]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.676      ;
; -2.636 ; clockDivider[4]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.676      ;
; -2.636 ; clockDivider[3]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.676      ;
; -2.596 ; clockDivider[2]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.636      ;
; -2.595 ; clockDivider[0]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.635      ;
; -2.556 ; clockDivider[1]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.596      ;
; -2.556 ; clockDivider[4]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.596      ;
; -2.556 ; clockDivider[3]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.596      ;
; -2.523 ; clockDivider[5]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.563      ;
; -2.516 ; clockDivider[2]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.556      ;
; -2.515 ; clockDivider[0]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.555      ;
; -2.476 ; clockDivider[4]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.516      ;
; -2.476 ; clockDivider[3]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.516      ;
; -2.443 ; clockDivider[5]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.483      ;
; -2.436 ; clockDivider[2]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.476      ;
; -2.396 ; clockDivider[4]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.436      ;
; -2.396 ; clockDivider[3]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.436      ;
; -2.382 ; clockDivider[1]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.422      ;
; -2.381 ; clockDivider[6]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.421      ;
; -2.363 ; clockDivider[5]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.403      ;
; -2.341 ; clockDivider[0]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.381      ;
; -2.316 ; clockDivider[4]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.356      ;
; -2.302 ; clockDivider[1]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.342      ;
; -2.301 ; clockDivider[6]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.341      ;
; -2.283 ; clockDivider[5]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.323      ;
; -2.262 ; clockDivider[2]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.302      ;
; -2.261 ; clockDivider[0]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.301      ;
; -2.257 ; clockDivider[7]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.297      ;
; -2.222 ; clockDivider[1]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.262      ;
; -2.222 ; clockDivider[8]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.262      ;
; -2.222 ; clockDivider[3]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.262      ;
; -2.221 ; clockDivider[6]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.261      ;
; -2.203 ; clockDivider[5]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.243      ;
; -2.182 ; clockDivider[2]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.222      ;
; -2.181 ; clockDivider[0]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.221      ;
; -2.177 ; clockDivider[7]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.217      ;
; -2.142 ; clockDivider[1]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.182      ;
; -2.142 ; clockDivider[8]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.182      ;
; -2.142 ; clockDivider[4]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.182      ;
; -2.142 ; clockDivider[3]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.182      ;
; -2.141 ; clockDivider[6]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.181      ;
; -2.102 ; clockDivider[2]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.142      ;
; -2.101 ; clockDivider[0]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.141      ;
; -2.097 ; clockDivider[9]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.137      ;
; -2.097 ; clockDivider[7]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.137      ;
; -2.062 ; clockDivider[1]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.102      ;
; -2.062 ; clockDivider[10] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.102      ;
; -2.062 ; clockDivider[8]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.102      ;
; -2.062 ; clockDivider[4]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.102      ;
; -2.062 ; clockDivider[3]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.102      ;
; -2.061 ; clockDivider[6]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.101      ;
; -2.029 ; clockDivider[5]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.069      ;
; -2.022 ; clockDivider[2]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.062      ;
; -2.021 ; clockDivider[0]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.061      ;
; -2.017 ; clockDivider[9]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.057      ;
; -2.017 ; clockDivider[7]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.057      ;
; -1.982 ; clockDivider[1]  ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.022      ;
; -1.982 ; clockDivider[10] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.022      ;
; -1.982 ; clockDivider[8]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.022      ;
; -1.982 ; clockDivider[4]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.022      ;
; -1.982 ; clockDivider[3]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.022      ;
; -1.949 ; clockDivider[5]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.989      ;
; -1.942 ; clockDivider[11] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.982      ;
; -1.942 ; clockDivider[2]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.982      ;
; -1.941 ; clockDivider[0]  ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.981      ;
; -1.937 ; clockDivider[9]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.977      ;
; -1.937 ; clockDivider[7]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.977      ;
; -1.902 ; clockDivider[1]  ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.942      ;
; -1.902 ; clockDivider[10] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.942      ;
; -1.902 ; clockDivider[8]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.942      ;
; -1.902 ; clockDivider[4]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.942      ;
; -1.902 ; clockDivider[3]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.942      ;
; -1.887 ; clockDivider[6]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.927      ;
; -1.869 ; clockDivider[5]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.909      ;
; -1.862 ; clockDivider[12] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.902      ;
; -1.862 ; clockDivider[11] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.902      ;
; -1.862 ; clockDivider[2]  ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.902      ;
; -1.861 ; clockDivider[0]  ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.901      ;
; -1.857 ; clockDivider[9]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.897      ;
; -1.822 ; clockDivider[1]  ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.862      ;
; -1.822 ; clockDivider[10] ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.862      ;
; -1.822 ; clockDivider[4]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.862      ;
; -1.822 ; clockDivider[3]  ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.862      ;
; -1.807 ; clockDivider[6]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.847      ;
; -1.801 ; clockDivider[13] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.841      ;
; -1.789 ; clockDivider[5]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.829      ;
; -1.782 ; clockDivider[12] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.822      ;
; -1.782 ; clockDivider[11] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.822      ;
; -1.782 ; clockDivider[2]  ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.822      ;
; -1.781 ; clockDivider[0]  ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.821      ;
; -1.777 ; clockDivider[9]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.817      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.021 ; data[2]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.559      ;
; -2.021 ; data[2]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.559      ;
; -2.021 ; data[2]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.559      ;
; -1.946 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.984      ;
; -1.946 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.984      ;
; -1.946 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.984      ;
; -1.909 ; data[0]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.447      ;
; -1.909 ; data[0]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.447      ;
; -1.909 ; data[0]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.447      ;
; -1.909 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.947      ;
; -1.909 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.947      ;
; -1.909 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.947      ;
; -1.878 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.916      ;
; -1.878 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.916      ;
; -1.878 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.916      ;
; -1.773 ; data[4]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.311      ;
; -1.773 ; data[4]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.311      ;
; -1.773 ; data[4]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.500        ; 0.000      ; 2.311      ;
; -1.744 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.782      ;
; -1.744 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.782      ;
; -1.744 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.782      ;
; -1.574 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.612      ;
; -1.571 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.609      ;
; -1.571 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.609      ;
; -1.563 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.601      ;
; -1.541 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.579      ;
; -1.368 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.406      ;
; -1.335 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.373      ;
; -1.278 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.316      ;
; -1.275 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.313      ;
; -1.275 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.313      ;
; -1.241 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.279      ;
; -1.238 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.276      ;
; -1.238 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.276      ;
; -1.228 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.266      ;
; -1.210 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.248      ;
; -1.207 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.245      ;
; -1.207 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.245      ;
; -1.195 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 2.233      ;
; -1.116 ; data[2]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.654      ;
; -1.116 ; data[2]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.654      ;
; -1.031 ; data[0]                           ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.500        ; 0.000      ; 1.569      ;
; -1.004 ; data[0]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.542      ;
; -1.004 ; data[0]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.542      ;
; -0.942 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 1.980      ;
; -0.868 ; data[4]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.406      ;
; -0.868 ; data[4]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.406      ;
; -0.839 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 1.877      ;
; -0.839 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 1.877      ;
; -0.804 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.842      ;
; -0.804 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.842      ;
; -0.799 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.837      ;
; -0.791 ; NesCpu:comb_21|PC[0]              ; data[0]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.329      ;
; -0.764 ; data[2]                           ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.500        ; 0.000      ; 1.302      ;
; -0.763 ; data[2]                           ; NesCpu:comb_21|instruction[2]     ; clock        ; clock       ; 0.500        ; 0.000      ; 1.301      ;
; -0.758 ; NesCpu:comb_21|PC[0]              ; data[4]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.296      ;
; -0.751 ; data[4]                           ; NesCpu:comb_21|instruction[4]     ; clock        ; clock       ; 0.500        ; 0.000      ; 1.289      ;
; -0.724 ; NesCpu:comb_21|PC[1]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.762      ;
; -0.719 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.757      ;
; -0.618 ; data[0]                           ; NesCpu:comb_21|instruction[0]     ; clock        ; clock       ; 0.500        ; 0.000      ; 1.156      ;
; -0.547 ; NesCpu:comb_21|PC[2]              ; data[0]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.085      ;
; -0.546 ; NesCpu:comb_21|PC[2]              ; data[2]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.084      ;
; -0.545 ; NesCpu:comb_21|PC[2]              ; data[4]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 1.083      ;
; -0.544 ; NesCpu:comb_21|instructionData[0] ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.582      ;
; -0.544 ; NesCpu:comb_21|instructionData[0] ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.582      ;
; -0.536 ; NesCpu:comb_21|instructionData[2] ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.574      ;
; -0.531 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.569      ;
; -0.531 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[0]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.569      ;
; -0.531 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.569      ;
; -0.410 ; NesCpu:comb_21|PC[1]              ; data[0]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.948      ;
; -0.408 ; NesCpu:comb_21|PC[1]              ; data[4]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.946      ;
; -0.408 ; NesCpu:comb_21|PC[1]              ; data[2]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.946      ;
; -0.291 ; NesCpu:comb_21|PC[1]              ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.329      ;
; -0.289 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.327      ;
; -0.243 ; NesCpu:comb_21|PC[2]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.281      ;
; -0.222 ; NesCpu:comb_21|stage.01           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 1.260      ;
; 0.307  ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; NesCpu:comb_21|stage.01           ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.731      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                       ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; clockDivider[0]  ; clockDivider[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.781 ; clockDivider[26] ; clock            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.960 ; clockDivider[14] ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.964 ; clockDivider[7]  ; clockDivider[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; clockDivider[9]  ; clockDivider[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.967 ; clockDivider[15] ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; clockDivider[0]  ; clockDivider[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; clockDivider[16] ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; clockDivider[23] ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; clockDivider[2]  ; clockDivider[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; clockDivider[5]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; clockDivider[11] ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; clockDivider[12] ; clockDivider[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; clockDivider[13] ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; clockDivider[18] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; clockDivider[21] ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; clockDivider[25] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 1.007 ; clockDivider[6]  ; clockDivider[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; clockDivider[3]  ; clockDivider[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; clockDivider[4]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; clockDivider[8]  ; clockDivider[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; clockDivider[10] ; clockDivider[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; clockDivider[17] ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; clockDivider[19] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; clockDivider[20] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.010 ; clockDivider[1]  ; clockDivider[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.011 ; clockDivider[22] ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; clockDivider[24] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; clockDivider[26] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.392 ; clockDivider[14] ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.396 ; clockDivider[7]  ; clockDivider[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; clockDivider[9]  ; clockDivider[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.399 ; clockDivider[15] ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.685      ;
; 1.400 ; clockDivider[0]  ; clockDivider[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; clockDivider[16] ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; clockDivider[23] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.401 ; clockDivider[11] ; clockDivider[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401 ; clockDivider[12] ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401 ; clockDivider[2]  ; clockDivider[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401 ; clockDivider[18] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401 ; clockDivider[25] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.440 ; clockDivider[6]  ; clockDivider[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.726      ;
; 1.441 ; clockDivider[8]  ; clockDivider[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; clockDivider[4]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; clockDivider[10] ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; clockDivider[17] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; clockDivider[20] ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; clockDivider[3]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; clockDivider[19] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; clockDivider[1]  ; clockDivider[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.444 ; clockDivider[22] ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; clockDivider[24] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.731      ;
; 1.472 ; clockDivider[14] ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.476 ; clockDivider[7]  ; clockDivider[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.476 ; clockDivider[9]  ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.479 ; clockDivider[15] ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.765      ;
; 1.480 ; clockDivider[0]  ; clockDivider[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.766      ;
; 1.480 ; clockDivider[16] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.766      ;
; 1.480 ; clockDivider[23] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.766      ;
; 1.481 ; clockDivider[11] ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.481 ; clockDivider[2]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.481 ; clockDivider[18] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.499 ; clockDivider[13] ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.787      ;
; 1.502 ; clockDivider[5]  ; clockDivider[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.788      ;
; 1.502 ; clockDivider[21] ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.788      ;
; 1.520 ; clockDivider[6]  ; clockDivider[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.806      ;
; 1.521 ; clockDivider[8]  ; clockDivider[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; clockDivider[10] ; clockDivider[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; clockDivider[17] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; clockDivider[3]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; clockDivider[19] ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; clockDivider[1]  ; clockDivider[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.524 ; clockDivider[22] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.810      ;
; 1.525 ; clockDivider[24] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.811      ;
; 1.552 ; clockDivider[14] ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.838      ;
; 1.556 ; clockDivider[7]  ; clockDivider[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.842      ;
; 1.556 ; clockDivider[9]  ; clockDivider[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.842      ;
; 1.559 ; clockDivider[15] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.845      ;
; 1.560 ; clockDivider[0]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; clockDivider[12] ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.848      ;
; 1.560 ; clockDivider[16] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; clockDivider[23] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.846      ;
; 1.561 ; clockDivider[2]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.847      ;
; 1.561 ; clockDivider[18] ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.847      ;
; 1.579 ; clockDivider[13] ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.867      ;
; 1.582 ; clockDivider[5]  ; clockDivider[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.868      ;
; 1.582 ; clockDivider[21] ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.868      ;
; 1.600 ; clockDivider[6]  ; clockDivider[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.886      ;
; 1.601 ; clockDivider[8]  ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.887      ;
; 1.601 ; clockDivider[10] ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.887      ;
; 1.601 ; clockDivider[17] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.887      ;
; 1.601 ; clockDivider[1]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.887      ;
; 1.604 ; clockDivider[22] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.890      ;
; 1.615 ; clockDivider[4]  ; clockDivider[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.901      ;
; 1.615 ; clockDivider[20] ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.901      ;
; 1.632 ; clockDivider[14] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.636 ; clockDivider[7]  ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.922      ;
; 1.636 ; clockDivider[9]  ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.922      ;
; 1.639 ; clockDivider[15] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.925      ;
; 1.640 ; clockDivider[11] ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.928      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; NesCpu:comb_21|stage.01           ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.974 ; NesCpu:comb_21|stage.01           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.260      ;
; 0.995 ; NesCpu:comb_21|PC[2]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.281      ;
; 1.041 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.327      ;
; 1.043 ; NesCpu:comb_21|PC[1]              ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.329      ;
; 1.160 ; NesCpu:comb_21|PC[1]              ; data[2]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.946      ;
; 1.160 ; NesCpu:comb_21|PC[1]              ; data[4]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.946      ;
; 1.162 ; NesCpu:comb_21|PC[1]              ; data[0]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.948      ;
; 1.283 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.283 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.283 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.288 ; NesCpu:comb_21|instructionData[2] ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.574      ;
; 1.296 ; NesCpu:comb_21|instructionData[0] ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.582      ;
; 1.296 ; NesCpu:comb_21|instructionData[0] ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.582      ;
; 1.297 ; NesCpu:comb_21|PC[2]              ; data[4]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.083      ;
; 1.298 ; NesCpu:comb_21|PC[2]              ; data[2]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.084      ;
; 1.299 ; NesCpu:comb_21|PC[2]              ; data[0]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.085      ;
; 1.348 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.634      ;
; 1.370 ; data[0]                           ; NesCpu:comb_21|instruction[0]     ; clock        ; clock       ; -0.500       ; 0.000      ; 1.156      ;
; 1.459 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.745      ;
; 1.471 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.757      ;
; 1.476 ; NesCpu:comb_21|PC[1]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.762      ;
; 1.488 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.774      ;
; 1.503 ; data[4]                           ; NesCpu:comb_21|instruction[4]     ; clock        ; clock       ; -0.500       ; 0.000      ; 1.289      ;
; 1.510 ; NesCpu:comb_21|PC[0]              ; data[4]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.296      ;
; 1.515 ; data[2]                           ; NesCpu:comb_21|instruction[2]     ; clock        ; clock       ; -0.500       ; 0.000      ; 1.301      ;
; 1.516 ; data[2]                           ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; -0.500       ; 0.000      ; 1.302      ;
; 1.543 ; NesCpu:comb_21|PC[0]              ; data[0]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.329      ;
; 1.551 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.837      ;
; 1.556 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.842      ;
; 1.556 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.842      ;
; 1.559 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.845      ;
; 1.620 ; data[4]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.406      ;
; 1.620 ; data[4]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.406      ;
; 1.756 ; data[0]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.542      ;
; 1.756 ; data[0]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.542      ;
; 1.783 ; data[0]                           ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; -0.500       ; 0.000      ; 1.569      ;
; 1.868 ; data[2]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.654      ;
; 1.868 ; data[2]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.654      ;
; 1.947 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.233      ;
; 1.959 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.245      ;
; 1.959 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.245      ;
; 1.962 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.248      ;
; 1.969 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.255      ;
; 1.977 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.263      ;
; 1.977 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.263      ;
; 1.980 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.266      ;
; 1.987 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.273      ;
; 1.990 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.276      ;
; 1.990 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.276      ;
; 2.025 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.311      ;
; 2.025 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.311      ;
; 2.027 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.313      ;
; 2.027 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.313      ;
; 2.087 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.373      ;
; 2.109 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.395      ;
; 2.117 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.403      ;
; 2.117 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.403      ;
; 2.120 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.406      ;
; 2.227 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.513      ;
; 2.227 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.513      ;
; 2.227 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.513      ;
; 2.293 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.579      ;
; 2.326 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.612      ;
; 2.525 ; data[4]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.311      ;
; 2.525 ; data[4]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.311      ;
; 2.525 ; data[4]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.311      ;
; 2.630 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.916      ;
; 2.630 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.916      ;
; 2.630 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.916      ;
; 2.661 ; data[0]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.447      ;
; 2.661 ; data[0]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.447      ;
; 2.661 ; data[0]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.447      ;
; 2.773 ; data[2]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.559      ;
; 2.773 ; data[2]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.559      ;
; 2.773 ; data[2]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; -0.500       ; 0.000      ; 2.559      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[10]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[10]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[11]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[11]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[12]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[12]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[13]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[13]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[14]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[14]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[15]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[15]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[16]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[16]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[17]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[17]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[18]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[18]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[19]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[19]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[20]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[20]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[21]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[21]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[22]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[22]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[23]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[23]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[24]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[24]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[25]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[25]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[26]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[26]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[8]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[8]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[9]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[9]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[20]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[20]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[21]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[21]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[22]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[22]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[23]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[23]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[24]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[24]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[25]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[25]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[26]|clk      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|PC[0]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|PC[0]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|PC[1]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|PC[1]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|PC[2]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|PC[2]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instructionData[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instructionData[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instructionData[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instructionData[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instruction[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instruction[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instruction[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instruction[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instruction[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instruction[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|stage.00           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|stage.00           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|stage.01           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|stage.01           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|stage.10           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|stage.10           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; data[0]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; data[0]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; data[2]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; data[2]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; data[4]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; data[4]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|PC[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|PC[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|PC[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|PC[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|PC[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|PC[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instructionData[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instructionData[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instructionData[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instructionData[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instruction[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instruction[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instruction[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instruction[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instruction[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instruction[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|stage.00|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|stage.00|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|stage.01|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|stage.01|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|stage.10|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|stage.10|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; data[4]|clk                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  LEDG[2]  ; clock      ; 6.332 ; 6.332 ; Rise       ; clock           ;
;  LEDG[3]  ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  LEDG[4]  ; clock      ; 6.303 ; 6.303 ; Rise       ; clock           ;
;  LEDG[5]  ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  LEDG[6]  ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ;       ; 4.425 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ;       ; 4.425 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 6.313 ; 6.313 ; Fall       ; clock           ;
;  LEDR[0]  ; clock      ; 6.292 ; 6.292 ; Fall       ; clock           ;
;  LEDR[1]  ; clock      ; 6.313 ; 6.313 ; Fall       ; clock           ;
;  LEDR[2]  ; clock      ; 6.281 ; 6.281 ; Fall       ; clock           ;
;  LEDR[9]  ; clock      ; 4.425 ;       ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  LEDG[2]  ; clock      ; 6.332 ; 6.332 ; Rise       ; clock           ;
;  LEDG[3]  ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  LEDG[4]  ; clock      ; 6.303 ; 6.303 ; Rise       ; clock           ;
;  LEDG[5]  ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  LEDG[6]  ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ;       ; 4.425 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ;       ; 4.425 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 4.425 ; 6.281 ; Fall       ; clock           ;
;  LEDR[0]  ; clock      ; 6.292 ; 6.292 ; Fall       ; clock           ;
;  LEDR[1]  ; clock      ; 6.313 ; 6.313 ; Fall       ; clock           ;
;  LEDR[2]  ; clock      ; 6.281 ; 6.281 ; Fall       ; clock           ;
;  LEDR[9]  ; clock      ; 4.425 ;       ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


>>>>>>> refs/remotes/origin/Cody
+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
<<<<<<< HEAD
; CLOCK_50 ; -0.882 ; -40.424       ;
=======
; CLOCK_50 ; -0.638 ; -5.206        ;
; clock    ; -0.557 ; -2.236        ;
>>>>>>> refs/remotes/origin/Cody
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
; clock    ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
<<<<<<< HEAD
; CLOCK_50 ; -1.380 ; -63.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.803 ; UartTransmit:uart|divider[18] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.835      ;
; -0.803 ; UartTransmit:uart|divider[18] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.835      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; newData                          ; newData                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UartTransmit:uart|transmitReg[9] ; UartTransmit:uart|transmitReg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UartTransmit:uart|transmitReg[0] ; UartTransmit:uart|transmitReg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UartTransmit:uart|tx             ; UartTransmit:uart|tx             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; UartTransmit:uart|divider[26]    ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.247 ; address[14]                      ; address[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.326 ; UartTransmit:uart|transmitReg[4] ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.335 ; UartTransmit:uart|transmitReg[1] ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; UartTransmit:uart|transmitReg[6] ; UartTransmit:uart|transmitReg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; UartTransmit:uart|transmitReg[3] ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.492      ;
; 0.357 ; UartTransmit:uart|divider[13]    ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; address[0]                       ; address[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; address[1]                       ; address[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; address[8]                       ; address[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; address[10]                      ; address[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; UartTransmit:uart|divider[11]    ; UartTransmit:uart|divider[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UartTransmit:uart|divider[12]    ; UartTransmit:uart|divider[12]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UartTransmit:uart|divider[14]    ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UartTransmit:uart|divider[10]    ; UartTransmit:uart|divider[10]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; address[3]                       ; address[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; address[6]                       ; address[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; UartTransmit:uart|divider[22]    ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; UartTransmit:uart|divider[1]     ; UartTransmit:uart|divider[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UartTransmit:uart|divider[6]     ; UartTransmit:uart|divider[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UartTransmit:uart|divider[24]    ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; address[12]                      ; address[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; address[13]                      ; address[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; data[3]                          ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; UartTransmit:uart|divider[4]     ; UartTransmit:uart|divider[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; UartTransmit:uart|divider[8]     ; UartTransmit:uart|divider[8]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; UartTransmit:uart|transmitReg[0] ; UartTransmit:uart|tx             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; UartTransmit:uart|divider[15]    ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; UartTransmit:uart|divider[17]    ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; UartTransmit:uart|divider[20]    ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; UartTransmit:uart|divider[21]    ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; UartTransmit:uart|divider[23]    ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; address[2]                       ; address[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; address[7]                       ; address[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; address[9]                       ; address[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; UartTransmit:uart|divider[25]    ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; address[4]                       ; address[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; address[5]                       ; address[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; address[11]                      ; address[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; UartTransmit:uart|transmitReg[8] ; UartTransmit:uart|transmitReg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; UartTransmit:uart|divider[0]     ; UartTransmit:uart|divider[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[2]     ; UartTransmit:uart|divider[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[3]     ; UartTransmit:uart|divider[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[5]     ; UartTransmit:uart|divider[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[18]    ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[19]    ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; UartTransmit:uart|divider[7]     ; UartTransmit:uart|divider[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; UartTransmit:uart|divider[9]     ; UartTransmit:uart|divider[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; UartTransmit:uart|transmitReg[3] ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.411 ; UartTransmit:uart|transmitReg[5] ; UartTransmit:uart|transmitReg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.413 ; UartTransmit:uart|transmitReg[8] ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; UartTransmit:uart|transmitReg[2] ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.566      ;
; 0.420 ; UartTransmit:uart|transmitReg[7] ; UartTransmit:uart|transmitReg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.572      ;
; 0.437 ; UartTransmit:uart|divider[16]    ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.449 ; UartTransmit:uart|transmitReg[6] ; UartTransmit:uart|transmitReg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; data[0]                          ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.602      ;
; 0.453 ; UartTransmit:uart|transmitReg[9] ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.455 ; UartTransmit:uart|transmitReg[4] ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; data[7]                          ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; data[2]                          ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; newData                          ; UartTransmit:uart|transmitReg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; data[1]                          ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; UartTransmit:uart|transmitReg[2] ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.611      ;
; 0.463 ; UartTransmit:uart|transmitReg[7] ; UartTransmit:uart|transmitReg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.615      ;
; 0.495 ; UartTransmit:uart|divider[13]    ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; address[0]                       ; address[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; address[1]                       ; address[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; address[8]                       ; address[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; address[10]                      ; address[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; UartTransmit:uart|divider[10]    ; UartTransmit:uart|divider[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; UartTransmit:uart|divider[11]    ; UartTransmit:uart|divider[12]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; UartTransmit:uart|divider[14]    ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; address[3]                       ; address[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; UartTransmit:uart|divider[22]    ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; address[13]                      ; address[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; address[12]                      ; address[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; UartTransmit:uart|divider[24]    ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; UartTransmit:uart|divider[1]     ; UartTransmit:uart|divider[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; UartTransmit:uart|divider[6]     ; UartTransmit:uart|divider[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; UartTransmit:uart|divider[8]     ; UartTransmit:uart|divider[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; UartTransmit:uart|divider[15]    ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; UartTransmit:uart|divider[17]    ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; address[7]                       ; address[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; address[9]                       ; address[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; address[2]                       ; address[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; UartTransmit:uart|divider[21]    ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; UartTransmit:uart|divider[23]    ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; UartTransmit:uart|divider[25]    ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; address[5]                       ; address[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; address[11]                      ; address[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; address[4]                       ; address[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; UartTransmit:uart|divider[0]     ; UartTransmit:uart|divider[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UartTransmit:uart|divider[5]     ; UartTransmit:uart|divider[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UartTransmit:uart|divider[3]     ; UartTransmit:uart|divider[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UartTransmit:uart|divider[19]    ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UartTransmit:uart|divider[2]     ; UartTransmit:uart|divider[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[23]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[23]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[24]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[24]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[25]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[25]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[26]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[26]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|tx             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|tx             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[11]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[11]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[12]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[12]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[13]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[13]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[14]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[14]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[6]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; 2.330  ; 2.330  ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; 1.789  ; 1.789  ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; 1.803  ; 1.803  ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; 2.330  ; 2.330  ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; 1.958  ; 1.958  ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; 1.867  ; 1.867  ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; 2.092  ; 2.092  ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; 1.756  ; 1.756  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; -0.027 ; -0.027 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.027 ; -0.027 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; -1.636 ; -1.636 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; -1.669 ; -1.669 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; -1.683 ; -1.683 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; -2.210 ; -2.210 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; -1.838 ; -1.838 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; -1.971 ; -1.971 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; -1.747 ; -1.747 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; -1.972 ; -1.972 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; -1.636 ; -1.636 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.589  ; 0.589  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.589  ; 0.589  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 4.017 ; 4.017 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 3.861 ; 3.861 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 3.725 ; 3.725 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 3.824 ; 3.824 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 3.707 ; 3.707 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 3.682 ; 3.682 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 3.702 ; 3.702 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 3.861 ; 3.861 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 3.734 ; 3.734 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 4.017 ; 4.017 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 3.725 ; 3.725 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 3.824 ; 3.824 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 3.707 ; 3.707 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 3.682 ; 3.682 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 3.702 ; 3.702 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 3.861 ; 3.861 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 3.734 ; 3.734 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; PPU_D[0]   ; LEDG[0]     ; 5.029 ;    ;    ; 5.029 ;
; PPU_D[1]   ; LEDG[1]     ; 5.206 ;    ;    ; 5.206 ;
; PPU_D[2]   ; LEDG[2]     ; 5.366 ;    ;    ; 5.366 ;
; PPU_D[3]   ; LEDG[3]     ; 5.364 ;    ;    ; 5.364 ;
; PPU_D[4]   ; LEDG[4]     ; 5.394 ;    ;    ; 5.394 ;
; PPU_D[5]   ; LEDG[5]     ; 5.352 ;    ;    ; 5.352 ;
; PPU_D[6]   ; LEDG[6]     ; 5.319 ;    ;    ; 5.319 ;
; PPU_D[7]   ; LEDG[7]     ; 5.235 ;    ;    ; 5.235 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; PPU_D[0]   ; LEDG[0]     ; 5.029 ;    ;    ; 5.029 ;
; PPU_D[1]   ; LEDG[1]     ; 5.206 ;    ;    ; 5.206 ;
; PPU_D[2]   ; LEDG[2]     ; 5.366 ;    ;    ; 5.366 ;
; PPU_D[3]   ; LEDG[3]     ; 5.364 ;    ;    ; 5.364 ;
; PPU_D[4]   ; LEDG[4]     ; 5.394 ;    ;    ; 5.394 ;
; PPU_D[5]   ; LEDG[5]     ; 5.352 ;    ;    ; 5.352 ;
; PPU_D[6]   ; LEDG[6]     ; 5.319 ;    ;    ; 5.319 ;
; PPU_D[7]   ; LEDG[7]     ; 5.235 ;    ;    ; 5.235 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.857   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -3.857   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -201.382 ; 0.0   ; 0.0      ; 0.0     ; -77.395             ;
;  CLOCK_50        ; -201.382 ; 0.000 ; N/A      ; N/A     ; -77.395             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; 5.083 ; 5.083 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; 3.932 ; 3.932 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; 3.969 ; 3.969 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; 5.083 ; 5.083 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; 4.552 ; 4.552 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; 4.179 ; 4.179 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; 4.689 ; 4.689 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; 3.889 ; 3.889 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.166 ; 1.166 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.166 ; 1.166 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; -1.636 ; -1.636 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; -1.669 ; -1.669 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; -1.683 ; -1.683 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; -2.210 ; -2.210 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; -1.838 ; -1.838 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; -1.971 ; -1.971 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; -1.747 ; -1.747 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; -1.972 ; -1.972 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; -1.636 ; -1.636 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.589  ; 0.589  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.589  ; 0.589  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 7.527 ; 7.527 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 6.885 ; 6.885 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 6.911 ; 6.911 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 7.030 ; 7.030 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 6.882 ; 6.882 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 6.883 ; 6.883 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 6.915 ; 6.915 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 6.860 ; 6.860 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 6.913 ; 6.913 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 7.083 ; 7.083 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 6.896 ; 6.896 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 4.017 ; 4.017 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 3.725 ; 3.725 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 3.824 ; 3.824 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 3.707 ; 3.707 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 3.682 ; 3.682 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 3.702 ; 3.702 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 3.861 ; 3.861 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 3.734 ; 3.734 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; PPU_D[0]   ; LEDG[0]     ; 9.502  ;    ;    ; 9.502  ;
; PPU_D[1]   ; LEDG[1]     ; 10.017 ;    ;    ; 10.017 ;
; PPU_D[2]   ; LEDG[2]     ; 10.326 ;    ;    ; 10.326 ;
; PPU_D[3]   ; LEDG[3]     ; 10.324 ;    ;    ; 10.324 ;
; PPU_D[4]   ; LEDG[4]     ; 10.358 ;    ;    ; 10.358 ;
; PPU_D[5]   ; LEDG[5]     ; 10.290 ;    ;    ; 10.290 ;
; PPU_D[6]   ; LEDG[6]     ; 10.236 ;    ;    ; 10.236 ;
; PPU_D[7]   ; LEDG[7]     ; 9.968  ;    ;    ; 9.968  ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; PPU_D[0]   ; LEDG[0]     ; 5.029 ;    ;    ; 5.029 ;
; PPU_D[1]   ; LEDG[1]     ; 5.206 ;    ;    ; 5.206 ;
; PPU_D[2]   ; LEDG[2]     ; 5.366 ;    ;    ; 5.366 ;
; PPU_D[3]   ; LEDG[3]     ; 5.364 ;    ;    ; 5.364 ;
; PPU_D[4]   ; LEDG[4]     ; 5.394 ;    ;    ; 5.394 ;
; PPU_D[5]   ; LEDG[5]     ; 5.352 ;    ;    ; 5.352 ;
; PPU_D[6]   ; LEDG[6]     ; 5.319 ;    ;    ; 5.319 ;
; PPU_D[7]   ; LEDG[7]     ; 5.235 ;    ;    ; 5.235 ;
+------------+-------------+-------+----+----+-------+


=======
; CLOCK_50 ; -1.380 ; -29.380            ;
; clock    ; -0.500 ; -14.000            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                       ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.638 ; clockDivider[1]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.671      ;
; -0.625 ; clockDivider[0]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.658      ;
; -0.603 ; clockDivider[1]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.636      ;
; -0.591 ; clockDivider[2]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.624      ;
; -0.590 ; clockDivider[0]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.623      ;
; -0.569 ; clockDivider[3]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.602      ;
; -0.568 ; clockDivider[1]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.601      ;
; -0.556 ; clockDivider[2]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.589      ;
; -0.555 ; clockDivider[0]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.588      ;
; -0.534 ; clockDivider[4]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.567      ;
; -0.534 ; clockDivider[3]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.567      ;
; -0.533 ; clockDivider[1]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.566      ;
; -0.521 ; clockDivider[2]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.554      ;
; -0.520 ; clockDivider[0]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.553      ;
; -0.499 ; clockDivider[4]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.532      ;
; -0.499 ; clockDivider[3]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.532      ;
; -0.498 ; clockDivider[1]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.531      ;
; -0.486 ; clockDivider[2]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.519      ;
; -0.485 ; clockDivider[0]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.518      ;
; -0.482 ; clockDivider[5]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.515      ;
; -0.464 ; clockDivider[4]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; clockDivider[3]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.497      ;
; -0.451 ; clockDivider[2]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.484      ;
; -0.447 ; clockDivider[5]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.480      ;
; -0.429 ; clockDivider[4]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.462      ;
; -0.429 ; clockDivider[3]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.462      ;
; -0.412 ; clockDivider[5]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.445      ;
; -0.404 ; clockDivider[1]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.437      ;
; -0.404 ; clockDivider[6]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.437      ;
; -0.394 ; clockDivider[4]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.427      ;
; -0.391 ; clockDivider[0]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.424      ;
; -0.377 ; clockDivider[5]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.410      ;
; -0.369 ; clockDivider[1]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.402      ;
; -0.369 ; clockDivider[6]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.402      ;
; -0.357 ; clockDivider[2]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.390      ;
; -0.356 ; clockDivider[0]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.389      ;
; -0.354 ; clockDivider[7]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.387      ;
; -0.342 ; clockDivider[5]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.375      ;
; -0.335 ; clockDivider[3]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.368      ;
; -0.334 ; clockDivider[1]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.367      ;
; -0.334 ; clockDivider[8]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.367      ;
; -0.334 ; clockDivider[6]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.367      ;
; -0.322 ; clockDivider[2]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.355      ;
; -0.321 ; clockDivider[0]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.354      ;
; -0.319 ; clockDivider[7]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.352      ;
; -0.300 ; clockDivider[4]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.333      ;
; -0.300 ; clockDivider[3]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.333      ;
; -0.299 ; clockDivider[1]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.332      ;
; -0.299 ; clockDivider[8]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.332      ;
; -0.299 ; clockDivider[6]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.332      ;
; -0.287 ; clockDivider[2]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.320      ;
; -0.286 ; clockDivider[0]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.319      ;
; -0.284 ; clockDivider[9]  ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.317      ;
; -0.284 ; clockDivider[7]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.317      ;
; -0.265 ; clockDivider[10] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.298      ;
; -0.265 ; clockDivider[4]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.298      ;
; -0.265 ; clockDivider[3]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.298      ;
; -0.264 ; clockDivider[1]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.297      ;
; -0.264 ; clockDivider[8]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.297      ;
; -0.264 ; clockDivider[6]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.297      ;
; -0.252 ; clockDivider[2]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.285      ;
; -0.251 ; clockDivider[0]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.284      ;
; -0.249 ; clockDivider[9]  ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.282      ;
; -0.249 ; clockDivider[7]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.282      ;
; -0.248 ; clockDivider[5]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.281      ;
; -0.230 ; clockDivider[10] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.263      ;
; -0.230 ; clockDivider[4]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.263      ;
; -0.230 ; clockDivider[3]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.263      ;
; -0.229 ; clockDivider[1]  ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.262      ;
; -0.229 ; clockDivider[8]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.262      ;
; -0.217 ; clockDivider[11] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.250      ;
; -0.217 ; clockDivider[2]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.250      ;
; -0.216 ; clockDivider[0]  ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.249      ;
; -0.214 ; clockDivider[9]  ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.247      ;
; -0.214 ; clockDivider[7]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.247      ;
; -0.213 ; clockDivider[5]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.246      ;
; -0.195 ; clockDivider[10] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.228      ;
; -0.195 ; clockDivider[4]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.228      ;
; -0.195 ; clockDivider[3]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.228      ;
; -0.194 ; clockDivider[1]  ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.227      ;
; -0.194 ; clockDivider[8]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.227      ;
; -0.182 ; clockDivider[12] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.215      ;
; -0.182 ; clockDivider[11] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.215      ;
; -0.182 ; clockDivider[2]  ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.215      ;
; -0.181 ; clockDivider[0]  ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.214      ;
; -0.179 ; clockDivider[9]  ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.212      ;
; -0.178 ; clockDivider[5]  ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.211      ;
; -0.170 ; clockDivider[6]  ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.203      ;
; -0.160 ; clockDivider[10] ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.193      ;
; -0.160 ; clockDivider[4]  ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.193      ;
; -0.160 ; clockDivider[3]  ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.193      ;
; -0.159 ; clockDivider[1]  ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.192      ;
; -0.147 ; clockDivider[12] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.180      ;
; -0.147 ; clockDivider[11] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.180      ;
; -0.147 ; clockDivider[2]  ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.180      ;
; -0.146 ; clockDivider[0]  ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.179      ;
; -0.144 ; clockDivider[9]  ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.177      ;
; -0.143 ; clockDivider[5]  ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.176      ;
; -0.142 ; clockDivider[13] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.175      ;
; -0.135 ; clockDivider[6]  ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.168      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.557 ; data[2]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.500        ; 0.000      ; 1.089      ;
; -0.557 ; data[2]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.500        ; 0.000      ; 1.089      ;
; -0.557 ; data[2]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.500        ; 0.000      ; 1.089      ;
; -0.480 ; data[0]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.500        ; 0.000      ; 1.012      ;
; -0.480 ; data[0]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.500        ; 0.000      ; 1.012      ;
; -0.480 ; data[0]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.500        ; 0.000      ; 1.012      ;
; -0.437 ; data[4]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.500        ; 0.000      ; 0.969      ;
; -0.437 ; data[4]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.500        ; 0.000      ; 0.969      ;
; -0.437 ; data[4]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.500        ; 0.000      ; 0.969      ;
; -0.200 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.232      ;
; -0.200 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.232      ;
; -0.200 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.232      ;
; -0.195 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.227      ;
; -0.158 ; data[2]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.690      ;
; -0.158 ; data[2]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.690      ;
; -0.150 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.182      ;
; -0.143 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.175      ;
; -0.133 ; data[0]                           ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.500        ; 0.000      ; 0.665      ;
; -0.081 ; data[0]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.613      ;
; -0.081 ; data[0]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.613      ;
; -0.044 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.076      ;
; -0.044 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 1.076      ;
; -0.038 ; data[4]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.570      ;
; -0.038 ; data[4]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.570      ;
; -0.037 ; data[2]                           ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.500        ; 0.000      ; 0.569      ;
; -0.036 ; data[2]                           ; NesCpu:comb_21|instruction[2]     ; clock        ; clock       ; 0.500        ; 0.000      ; 0.568      ;
; -0.029 ; data[4]                           ; NesCpu:comb_21|instruction[4]     ; clock        ; clock       ; 0.500        ; 0.000      ; 0.561      ;
; -0.009 ; NesCpu:comb_21|PC[0]              ; data[0]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.541      ;
; -0.005 ; NesCpu:comb_21|PC[0]              ; data[4]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.537      ;
; 0.001  ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.031      ;
; 0.001  ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.031      ;
; 0.006  ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.026      ;
; 0.006  ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.026      ;
; 0.045  ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.987      ;
; 0.048  ; NesCpu:comb_21|PC[2]              ; data[2]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.484      ;
; 0.050  ; data[0]                           ; NesCpu:comb_21|instruction[0]     ; clock        ; clock       ; 0.500        ; 0.000      ; 0.482      ;
; 0.051  ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.981      ;
; 0.070  ; NesCpu:comb_21|PC[2]              ; data[0]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.462      ;
; 0.075  ; NesCpu:comb_21|PC[2]              ; data[4]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.457      ;
; 0.116  ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.916      ;
; 0.119  ; NesCpu:comb_21|PC[1]              ; data[0]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.413      ;
; 0.120  ; NesCpu:comb_21|PC[1]              ; data[2]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.412      ;
; 0.120  ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.912      ;
; 0.121  ; NesCpu:comb_21|PC[1]              ; data[4]                           ; clock        ; clock       ; 0.500        ; 0.000      ; 0.411      ;
; 0.121  ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.911      ;
; 0.157  ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.875      ;
; 0.157  ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.875      ;
; 0.166  ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.866      ;
; 0.167  ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.865      ;
; 0.167  ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.865      ;
; 0.256  ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.776      ;
; 0.256  ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.776      ;
; 0.260  ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.772      ;
; 0.283  ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.749      ;
; 0.283  ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[0]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.749      ;
; 0.283  ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.749      ;
; 0.321  ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.711      ;
; 0.329  ; NesCpu:comb_21|instructionData[0] ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.703      ;
; 0.329  ; NesCpu:comb_21|instructionData[0] ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.703      ;
; 0.334  ; NesCpu:comb_21|instructionData[2] ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.698      ;
; 0.354  ; NesCpu:comb_21|PC[1]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.678      ;
; 0.356  ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.676      ;
; 0.494  ; NesCpu:comb_21|PC[1]              ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.538      ;
; 0.496  ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.536      ;
; 0.507  ; NesCpu:comb_21|PC[2]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 1.000        ; 0.000      ; 0.525      ;
; 0.515  ; NesCpu:comb_21|stage.01           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.517      ;
; 0.665  ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; NesCpu:comb_21|stage.01           ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 1.000        ; 0.000      ; 0.367      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                       ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; clockDivider[0]  ; clockDivider[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.296 ; clockDivider[26] ; clock            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.448      ;
; 0.353 ; clockDivider[14] ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; clockDivider[7]  ; clockDivider[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; clockDivider[9]  ; clockDivider[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; clockDivider[15] ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; clockDivider[16] ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clockDivider[23] ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clockDivider[25] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clockDivider[2]  ; clockDivider[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clockDivider[5]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clockDivider[11] ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clockDivider[12] ; clockDivider[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clockDivider[13] ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clockDivider[18] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clockDivider[21] ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; clockDivider[0]  ; clockDivider[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; clockDivider[6]  ; clockDivider[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clockDivider[8]  ; clockDivider[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clockDivider[17] ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clockDivider[1]  ; clockDivider[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clockDivider[3]  ; clockDivider[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clockDivider[4]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clockDivider[10] ; clockDivider[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clockDivider[19] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clockDivider[20] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clockDivider[22] ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clockDivider[24] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clockDivider[26] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.491 ; clockDivider[14] ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.494 ; clockDivider[7]  ; clockDivider[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; clockDivider[9]  ; clockDivider[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; clockDivider[15] ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; clockDivider[0]  ; clockDivider[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; clockDivider[16] ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; clockDivider[23] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; clockDivider[25] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; clockDivider[11] ; clockDivider[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; clockDivider[12] ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; clockDivider[2]  ; clockDivider[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; clockDivider[18] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.509 ; clockDivider[6]  ; clockDivider[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; clockDivider[8]  ; clockDivider[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; clockDivider[17] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; clockDivider[1]  ; clockDivider[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; clockDivider[4]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; clockDivider[10] ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; clockDivider[20] ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; clockDivider[3]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; clockDivider[19] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; clockDivider[22] ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; clockDivider[24] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.526 ; clockDivider[14] ; clockDivider[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; clockDivider[7]  ; clockDivider[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; clockDivider[9]  ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; clockDivider[15] ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; clockDivider[0]  ; clockDivider[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; clockDivider[16] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; clockDivider[23] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; clockDivider[11] ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; clockDivider[2]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; clockDivider[18] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.543 ; clockDivider[13] ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.696      ;
; 0.544 ; clockDivider[6]  ; clockDivider[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; clockDivider[8]  ; clockDivider[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; clockDivider[17] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; clockDivider[1]  ; clockDivider[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; clockDivider[10] ; clockDivider[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; clockDivider[3]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; clockDivider[19] ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; clockDivider[22] ; clockDivider[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; clockDivider[24] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; clockDivider[5]  ; clockDivider[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; clockDivider[21] ; clockDivider[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.561 ; clockDivider[14] ; clockDivider[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; clockDivider[7]  ; clockDivider[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; clockDivider[9]  ; clockDivider[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; clockDivider[15] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; clockDivider[0]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; clockDivider[16] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; clockDivider[23] ; clockDivider[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; clockDivider[2]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; clockDivider[18] ; clockDivider[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.578 ; clockDivider[13] ; clockDivider[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.731      ;
; 0.579 ; clockDivider[6]  ; clockDivider[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; clockDivider[8]  ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; clockDivider[17] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; clockDivider[1]  ; clockDivider[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; clockDivider[10] ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; clockDivider[22] ; clockDivider[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; clockDivider[12] ; clockDivider[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.736      ;
; 0.587 ; clockDivider[5]  ; clockDivider[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; clockDivider[21] ; clockDivider[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.596 ; clockDivider[14] ; clockDivider[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.599 ; clockDivider[7]  ; clockDivider[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; clockDivider[9]  ; clockDivider[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; clockDivider[15] ; clockDivider[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; clockDivider[0]  ; clockDivider[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; clockDivider[16] ; clockDivider[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; clockDivider[4]  ; clockDivider[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NesCpu:comb_21|stage.01           ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.365 ; NesCpu:comb_21|stage.01           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.373 ; NesCpu:comb_21|PC[2]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.384 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; NesCpu:comb_21|PC[1]              ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.538      ;
; 0.498 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.524 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.676      ;
; 0.526 ; NesCpu:comb_21|PC[1]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.678      ;
; 0.539 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.691      ;
; 0.545 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; NesCpu:comb_21|instructionData[2] ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.551 ; NesCpu:comb_21|instructionData[0] ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; NesCpu:comb_21|instructionData[0] ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.559 ; NesCpu:comb_21|PC[0]              ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.711      ;
; 0.597 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|instruction[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.608 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.760      ;
; 0.713 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.865      ;
; 0.713 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|stage.01           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.866      ;
; 0.723 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.875      ;
; 0.755 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.759 ; NesCpu:comb_21|PC[1]              ; data[4]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.411      ;
; 0.760 ; NesCpu:comb_21|PC[1]              ; data[2]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.412      ;
; 0.760 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.760 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.760 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.760 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; NesCpu:comb_21|PC[1]              ; data[0]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.413      ;
; 0.785 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.937      ;
; 0.790 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.942      ;
; 0.790 ; NesCpu:comb_21|stage.00           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.942      ;
; 0.802 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.805 ; NesCpu:comb_21|PC[2]              ; data[4]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.457      ;
; 0.807 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.959      ;
; 0.807 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.959      ;
; 0.810 ; NesCpu:comb_21|PC[2]              ; data[0]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.462      ;
; 0.829 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.981      ;
; 0.830 ; data[0]                           ; NesCpu:comb_21|instruction[0]     ; clock        ; clock       ; -0.500       ; 0.000      ; 0.482      ;
; 0.832 ; NesCpu:comb_21|PC[2]              ; data[2]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.484      ;
; 0.835 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.987      ;
; 0.835 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.987      ;
; 0.874 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.026      ;
; 0.874 ; NesCpu:comb_21|instruction[2]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.026      ;
; 0.877 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.029      ;
; 0.879 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; NesCpu:comb_21|instruction[0]     ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.031      ;
; 0.882 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.034      ;
; 0.882 ; NesCpu:comb_21|instruction[4]     ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.034      ;
; 0.885 ; NesCpu:comb_21|PC[0]              ; data[4]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.537      ;
; 0.889 ; NesCpu:comb_21|PC[0]              ; data[0]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.541      ;
; 0.909 ; data[4]                           ; NesCpu:comb_21|instruction[4]     ; clock        ; clock       ; -0.500       ; 0.000      ; 0.561      ;
; 0.916 ; data[2]                           ; NesCpu:comb_21|instruction[2]     ; clock        ; clock       ; -0.500       ; 0.000      ; 0.568      ;
; 0.917 ; data[2]                           ; NesCpu:comb_21|instructionData[2] ; clock        ; clock       ; -0.500       ; 0.000      ; 0.569      ;
; 0.918 ; data[4]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.570      ;
; 0.918 ; data[4]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.570      ;
; 0.961 ; data[0]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.613      ;
; 0.961 ; data[0]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.613      ;
; 1.013 ; data[0]                           ; NesCpu:comb_21|instructionData[0] ; clock        ; clock       ; -0.500       ; 0.000      ; 0.665      ;
; 1.030 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.182      ;
; 1.030 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.182      ;
; 1.030 ; NesCpu:comb_21|stage.10           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.182      ;
; 1.038 ; data[2]                           ; NesCpu:comb_21|stage.10           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.690      ;
; 1.038 ; data[2]                           ; NesCpu:comb_21|stage.00           ; clock        ; clock       ; -0.500       ; 0.000      ; 0.690      ;
; 1.317 ; data[4]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; -0.500       ; 0.000      ; 0.969      ;
; 1.317 ; data[4]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; -0.500       ; 0.000      ; 0.969      ;
; 1.317 ; data[4]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; -0.500       ; 0.000      ; 0.969      ;
; 1.360 ; data[0]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; -0.500       ; 0.000      ; 1.012      ;
; 1.360 ; data[0]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; -0.500       ; 0.000      ; 1.012      ;
; 1.360 ; data[0]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; -0.500       ; 0.000      ; 1.012      ;
; 1.437 ; data[2]                           ; NesCpu:comb_21|PC[2]              ; clock        ; clock       ; -0.500       ; 0.000      ; 1.089      ;
; 1.437 ; data[2]                           ; NesCpu:comb_21|PC[1]              ; clock        ; clock       ; -0.500       ; 0.000      ; 1.089      ;
; 1.437 ; data[2]                           ; NesCpu:comb_21|PC[0]              ; clock        ; clock       ; -0.500       ; 0.000      ; 1.089      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[9]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[20]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[20]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[21]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[21]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[22]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[22]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[23]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[23]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[24]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[24]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[25]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clockDivider[25]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clockDivider[26]|clk      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|PC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|PC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|PC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|PC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|PC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|PC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instructionData[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instructionData[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instructionData[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instructionData[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instruction[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instruction[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instruction[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instruction[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|instruction[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|instruction[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|stage.00           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|stage.00           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|stage.01           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|stage.01           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; NesCpu:comb_21|stage.10           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; NesCpu:comb_21|stage.10           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; data[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; data[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; data[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; data[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; data[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; data[4]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|PC[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|PC[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|PC[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|PC[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|PC[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|PC[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instructionData[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instructionData[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instructionData[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instructionData[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instruction[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instruction[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instruction[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instruction[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|instruction[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|instruction[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|stage.00|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|stage.00|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|stage.01|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|stage.01|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; comb_21|stage.10|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; comb_21|stage.10|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; data[4]|clk                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  LEDG[2]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  LEDG[3]  ; clock      ; 3.285 ; 3.285 ; Rise       ; clock           ;
;  LEDG[4]  ; clock      ; 3.397 ; 3.397 ; Rise       ; clock           ;
;  LEDG[5]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  LEDG[6]  ; clock      ; 3.304 ; 3.304 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 3.304 ; 3.304 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ;       ; 2.048 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ;       ; 2.048 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 3.398 ; 3.398 ; Fall       ; clock           ;
;  LEDR[0]  ; clock      ; 3.393 ; 3.393 ; Fall       ; clock           ;
;  LEDR[1]  ; clock      ; 3.398 ; 3.398 ; Fall       ; clock           ;
;  LEDR[2]  ; clock      ; 3.383 ; 3.383 ; Fall       ; clock           ;
;  LEDR[9]  ; clock      ; 2.048 ;       ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clock      ; 3.285 ; 3.285 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  LEDG[2]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  LEDG[3]  ; clock      ; 3.285 ; 3.285 ; Rise       ; clock           ;
;  LEDG[4]  ; clock      ; 3.397 ; 3.397 ; Rise       ; clock           ;
;  LEDG[5]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  LEDG[6]  ; clock      ; 3.304 ; 3.304 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 3.304 ; 3.304 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ;       ; 2.048 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ;       ; 2.048 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 2.048 ; 3.383 ; Fall       ; clock           ;
;  LEDR[0]  ; clock      ; 3.393 ; 3.393 ; Fall       ; clock           ;
;  LEDR[1]  ; clock      ; 3.398 ; 3.398 ; Fall       ; clock           ;
;  LEDR[2]  ; clock      ; 3.383 ; 3.383 ; Fall       ; clock           ;
;  LEDR[9]  ; clock      ; 2.048 ;       ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.876  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -2.876  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clock           ; -2.021  ; 0.215 ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS  ; -62.216 ; 0.0   ; 0.0      ; 0.0     ; -52.955             ;
;  CLOCK_50        ; -44.983 ; 0.000 ; N/A      ; N/A     ; -35.847             ;
;  clock           ; -17.233 ; 0.000 ; N/A      ; N/A     ; -17.108             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 6.522 ; 6.522 ; Rise       ; clock           ;
;  LEDG[2]  ; clock      ; 6.332 ; 6.332 ; Rise       ; clock           ;
;  LEDG[3]  ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  LEDG[4]  ; clock      ; 6.303 ; 6.303 ; Rise       ; clock           ;
;  LEDG[5]  ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  LEDG[6]  ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ;       ; 4.425 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ;       ; 4.425 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 6.313 ; 6.313 ; Fall       ; clock           ;
;  LEDR[0]  ; clock      ; 6.292 ; 6.292 ; Fall       ; clock           ;
;  LEDR[1]  ; clock      ; 6.313 ; 6.313 ; Fall       ; clock           ;
;  LEDR[2]  ; clock      ; 6.281 ; 6.281 ; Fall       ; clock           ;
;  LEDR[9]  ; clock      ; 4.425 ;       ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clock      ; 3.285 ; 3.285 ; Rise       ; clock           ;
;  LEDG[0]  ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  LEDG[1]  ; clock      ; 3.464 ; 3.464 ; Rise       ; clock           ;
;  LEDG[2]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  LEDG[3]  ; clock      ; 3.285 ; 3.285 ; Rise       ; clock           ;
;  LEDG[4]  ; clock      ; 3.397 ; 3.397 ; Rise       ; clock           ;
;  LEDG[5]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  LEDG[6]  ; clock      ; 3.304 ; 3.304 ; Rise       ; clock           ;
;  LEDG[7]  ; clock      ; 3.304 ; 3.304 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ;       ; 2.048 ; Rise       ; clock           ;
;  LEDR[9]  ; clock      ;       ; 2.048 ; Rise       ; clock           ;
; LEDR[*]   ; clock      ; 2.048 ; 3.383 ; Fall       ; clock           ;
;  LEDR[0]  ; clock      ; 3.393 ; 3.393 ; Fall       ; clock           ;
;  LEDR[1]  ; clock      ; 3.398 ; 3.398 ; Fall       ; clock           ;
;  LEDR[2]  ; clock      ; 3.383 ; 3.383 ; Fall       ; clock           ;
;  LEDR[9]  ; clock      ; 2.048 ;       ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


>>>>>>> refs/remotes/origin/Cody
+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
<<<<<<< HEAD
; CLOCK_50   ; CLOCK_50 ; 2716     ; 0        ; 0        ; 0        ;
=======
; clock      ; clock    ; 0        ; 8        ; 20       ; 70       ;
; CLOCK_50   ; CLOCK_50 ; 379      ; 0        ; 0        ; 0        ;
>>>>>>> refs/remotes/origin/Cody
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
<<<<<<< HEAD
; CLOCK_50   ; CLOCK_50 ; 2716     ; 0        ; 0        ; 0        ;
=======
; clock      ; clock    ; 0        ; 8        ; 20       ; 70       ;
; CLOCK_50   ; CLOCK_50 ; 379      ; 0        ; 0        ; 0        ;
>>>>>>> refs/remotes/origin/Cody
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
<<<<<<< HEAD
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
=======
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
>>>>>>> refs/remotes/origin/Cody
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
<<<<<<< HEAD
    Info: Processing started: Sun Oct 15 13:08:43 2017
=======
    Info: Processing started: Mon Oct 16 19:46:09 2017
>>>>>>> refs/remotes/origin/Cody
Info: Command: quartus_sta NoES -c NoES
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'NoES.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332122): write_sdc -pt
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
<<<<<<< HEAD
Info (332146): Worst-case setup slack is -3.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.857      -201.382 CLOCK_50 
=======
Info (332146): Worst-case setup slack is -2.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.876       -44.983 CLOCK_50 
    Info (332119):    -2.021       -17.233 clock 
>>>>>>> refs/remotes/origin/Cody
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
    Info (332119):     0.445         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
<<<<<<< HEAD
    Info (332119):    -1.631       -77.395 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.882
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.882       -40.424 CLOCK_50 
=======
    Info (332119):    -1.631       -35.847 CLOCK_50 
    Info (332119):    -0.611       -17.108 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.638
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.638        -5.206 CLOCK_50 
    Info (332119):    -0.557        -2.236 clock 
>>>>>>> refs/remotes/origin/Cody
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
<<<<<<< HEAD
    Info (332119):    -1.380       -63.380 CLOCK_50 
=======
    Info (332119):    -1.380       -29.380 CLOCK_50 
    Info (332119):    -0.500       -14.000 clock 
>>>>>>> refs/remotes/origin/Cody
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
<<<<<<< HEAD
    Info: Peak virtual memory: 388 megabytes
    Info: Processing ended: Sun Oct 15 13:08:44 2017
=======
    Info: Peak virtual memory: 428 megabytes
    Info: Processing ended: Mon Oct 16 19:46:10 2017
>>>>>>> refs/remotes/origin/Cody
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


