 壹、中文摘要 
 
關鍵詞: 系統晶片、可規劃系統晶片、數位訊號處理晶片、平行架構核心、可重組式平行架構
核心設計平台 
 
多媒體家電隨著 3G網路的出現以及頻寬的增加，創造了更多的多媒體應用，諸如Portable 
Media Player、Handset、Smart Phone以及PDA等行動多媒體裝置。一般多媒體應用處理器之實
作方法有使用Hardwire Silicon (ASIC)、Pure Software Implement或是採用平行架構核心 (Parallel 
Architecture Core, PAC)雙核心(MPU+DSP)架構等三種。其中PAC雙核心架構是多媒體處理器的
核心技術，將即時與非即時程式碼分開，然後分給DSP與MPU處理，讓他們各司其職大幅提升
工作效能。然而，縱使一個完整的行動多媒體處理器發展平台，包括實體晶片(SOC)與發展系
統(Assembler/Compiler/Linker/Debugger、Evaluation Board、Reference Design)，爲多媒體產品開
發提供一個完整解決方案。但在日愈競爭激烈的產品開發市場裡，可重組式平行架構核心
(Re-configurable Parallel Architecture Core, RPAC)設計平台，將更能提升PAC效能與多媒體產
品之開發時效。本計畫為期三年，先以Altera Stratix與一顆國產DSP晶片設計一個RPAC 
Evaluation Board，再搭配Altera Quartus II所提供的EDA Flow構成RPAC系統設計平台，並且
利用它實現一個H.261 PAC系統參考設計以評估該DSP晶片效能，以及完成一顆新的強力
DSP晶片設計。這個平台將提供日後各大專院校，在RPAC系統設計教學與研究上使用。 
 
貳、英文摘要 
Abstract 
 
Keyword: SOC、SOPC、DSP Chip、PAC、RPAC Platform 
  
In General, hardwire silicon (ASIC), pure software implement and PAC (Parallel Architecture 
Core) dual core (MPU+DSP) architecture are the three methods that can be used to implement the 
media processor for multi-media application. PAC dual core architecture is the mainstream 
technology of the media processor, which can split real-time code and non real-time code for 
DSP and MPU processing respectively. The portable media platform, however, can be carried 
out with a media SOC chip and development system (includes 
Assembler/Compiler/Linker/Debugger, Evaluation Board and Reference Design), which provides 
total solution for media product development. But a RPAC (Re-configurable Parallel 
Architecture Core) platform was proposed in the three-year project to get more deeply exploring 
PAC design and to short the time-to-market. First, Altera Stratix chip and a design-in-Taiwan 
DSP chip are constituted of the RPAC Evaluation Board. The board collocated with EDA flow 
provided by Altera Quartus II becomes the RPAC platform. Base on the platform, we will 
realize a H.261 PAC reference design for the performance evaluating of the DSP chip, and then 
a new powerful DSP chip design will be completed. The completed RPAC platform will be 
provided for college teaching and research on RPAC system design. 
 
I 
 
二、研究方法與成果 
研究方法 
1. 對於 Stratix 晶片與 I/O 功能與規格，先詳加瞭解。 
2. 進行 Stratix SOPC RPAC 平台電路及電路板設計。 
3. 進行 Stratix SOPC RPAC 平台 sample 板製作與測試 
4. 進行 IP 設計範例測試 
成果 
1.完成 Stratix SOPC RPAC 平台電路(如圖 1)及電路板設計(如圖 2)。 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 1. Stratix SOPC RPAC 平台電路方塊圖 
 
 
 
 
 
 
 
 
 
 
 
圖 2. Stratix SOPC RPAC 平台 
此平台共有 SOPC 晶片、SRAM 記憶體、SDRAM 記憶體、Flash 記憶體、簡單 I/O 元件、
LCD 模組、Touch Panel、CF 卡槽、ＡＤ轉換器、串列連接埠、組成控制器、JTAG 下載界
面電路、擴充連接器、時脈電路與電源等十五個部分。 
 2
  可插上 CF 記憶卡當成硬碟使用。 
 AD 轉換器 
  U14(AD9203) 10 位元與 U15(AD9226) 12 位元。 
 串列連接埠（Serial Port） 
  CON_B 與 CON_C 都是一個標準的 DB9 串列連接器。這個連接器接上 9-pin 串列纜線，
就可接至桌上型電腦的 COM 埠與之通訊。TXD、RXD、CTS 與 RTS 等訊號線使用標準
RS-232 高電壓邏輯準位。U12 與 U13 是準位轉換緩衝器（level-shifting buffer），他負責
STRATIX 的 3.3V 邏輯準位與 DB9 串列連接器的高電壓邏輯準位之間的準位轉換。 
 JTAG 連接埠 
  JP4 是一個 10pin 的 JTAG 連接器，它跟 Altera 的 Byteblaster 及 MasterBlaster 規劃排線
共容。經由 JTAG 連接埠可完成如下二種目的之一： 
(1) Quartus II（或 Max+plus II）可經由 Byteblaster 或 MasterBlaster 規劃排線，送出位元串
流檔案（例如：.sof 檔）來組成 STRATIX 晶片。 
(2) Quartus II（或 Max+plus II）可經由 Byteblaster 或 MasterBlaster 規劃排線，送出.pof 檔
案來重新規劃 EPM3064 晶片。 
 I/O 元件部分 
  I/O 元件部分共有：8 個 LED、6 個共陰極七段顯示器、 1 組 8 位元資料開關與 6 按
鍵。幾乎完全囊括所有數位邏輯電路中常用的 I/O 元件。足以提供完整的學習環境。 
 擴充連接器 
  可供擴接外部電路板。 
 時脈電路 
  RPAC 平台上有一個 50MHz 震盪器，它同時驅動 STRATIX1S20 與 EPM3064ATC44-10
兩晶片。 
 電源部份 
  AC 90V~260V，50Hz/60Hz，DC 5V 3.3V 2.5V，2A 輸入，提供全部電路使用的電源。 
 
2. 完成 CORDIC、DCT/IDCT、RRC Filter 等 IP 設計範例。圖 3a、3b 及表 1 所示是 CORDIC 
Processor 設計，圖 4a、4b 及表 2 所示是 2D DCT IP 模組設計，圖 5a、5b 及表 3 所示是
2D IDCT IP 模組設計。 
 
     
 
 
 
圖 3a. CORDIC Processor 架構方塊圖     圖 3b. 在 Quartus II 上實現的 CORDIC Processor 
 
 
 
4
   
圖 5a. 2D IDCT 的 IP 模組架構圖       圖 5b. 在 Quartus II 上實現的 2D IDCT 的 IP 模組 
 
表 3：2D DCT IP 外部接腳定義 
cs wr Rd addr 1 addr 0 Function 
0 X X X X CHIP DISABLE 
1 0 0 0 0 CHIP ENABLE 
1 0 1 0 0 f(1,0) -> Data_Bus 
1 0 1 0 1 f(3,2) -> Data_Bus 
1 0 1 1 0 f(5,4) -> Data_Bus 
1 0 1 1 1 f(7,6) -> Data_Bus 
1 1 0 0 0 F(1,0) <- Data_Bus 
1 1 0 0 1 F(3,2) <- Data_Bus 
1 1 0 1 0 F(5,4) <- Data_Bus 
1 1 0 1 1 F(7,6) <- Data_Bus 
1 1 1 X X Error 
 
3. 以 RPAC 平台完成影像處理的參考設計，如附圖 6a、6b 與 6c 所示。 
 
TFT-LCD 
M d l
Command 
Control 
 
 
 
Nios  
Processor 
VGA CMOS 
Sensor 
CORDIC 
DCT/IDCT
Image 
Converter RAM 
圖 6a. 影像處理核心架構圖 
                     
圖 6b. 原始輸入影像                圖 6c. RPAC 平台完成影像處理結果 
 
 
 
 
6
