verilog

assign 用于连续赋值，即组合逻辑，用于描述电路的输入输出关系，其左边的变量必须是 wire 类型，右边可以是任意表达式。
<= 表示非阻塞赋值，各个赋值语句同步执行；= 表示阻塞赋值，阻塞赋值会在当前时间点立即执行。