-sverilog               // Support SystemVerilog 
-timescale=1ns/1ps      // 

//+define+POWER_EST
//+define+SAED32

// ===================================================
// RTL 
// ===================================================
../src/fp16_mul_booth.v
../src/r4_mb11.v

// ===================================================
// SRAM 
// ===================================================
