# verilog_projects
Projetos de verilog e FPGA para a disciplina do professor Josias Parente
