TimeQuest Timing Analyzer report for one_counter
Sat Mar 26 00:21:21 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; one_counter                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 389.86 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -1.565 ; -18.712            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -18.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                          ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.565 ; A[2]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.496      ;
; -1.565 ; A[2]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.496      ;
; -1.565 ; A[2]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.496      ;
; -1.565 ; A[2]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.496      ;
; -1.565 ; A[2]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.496      ;
; -1.565 ; A[2]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.496      ;
; -1.565 ; A[2]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.496      ;
; -1.557 ; A[1]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.488      ;
; -1.557 ; A[1]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.488      ;
; -1.557 ; A[1]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.488      ;
; -1.557 ; A[1]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.488      ;
; -1.557 ; A[1]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.488      ;
; -1.557 ; A[1]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.488      ;
; -1.557 ; A[1]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.488      ;
; -1.493 ; A[5]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.424      ;
; -1.479 ; A[6]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.410      ;
; -1.450 ; A[5]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; A[5]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; A[5]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; A[5]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; A[5]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; A[5]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; A[5]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.381      ;
; -1.436 ; A[6]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.367      ;
; -1.436 ; A[6]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.367      ;
; -1.436 ; A[6]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.367      ;
; -1.436 ; A[6]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.367      ;
; -1.436 ; A[6]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.367      ;
; -1.436 ; A[6]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.367      ;
; -1.436 ; A[6]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.367      ;
; -1.426 ; A[2]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.357      ;
; -1.418 ; A[1]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.349      ;
; -1.407 ; A[3]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.338      ;
; -1.407 ; A[3]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.338      ;
; -1.407 ; A[3]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.338      ;
; -1.407 ; A[3]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.338      ;
; -1.407 ; A[3]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.338      ;
; -1.407 ; A[3]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.338      ;
; -1.407 ; A[3]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.338      ;
; -1.309 ; A[4]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.240      ;
; -1.297 ; A[0]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.228      ;
; -1.297 ; A[0]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.228      ;
; -1.297 ; A[0]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.228      ;
; -1.297 ; A[0]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.228      ;
; -1.297 ; A[0]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.228      ;
; -1.297 ; A[0]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.228      ;
; -1.297 ; A[0]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.228      ;
; -1.268 ; A[3]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.199      ;
; -1.266 ; A[4]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.197      ;
; -1.266 ; A[4]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.197      ;
; -1.266 ; A[4]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.197      ;
; -1.266 ; A[4]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.197      ;
; -1.266 ; A[4]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.197      ;
; -1.266 ; A[4]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.197      ;
; -1.266 ; A[4]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.197      ;
; -1.230 ; A[7]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.161      ;
; -1.187 ; A[7]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.118      ;
; -1.187 ; A[7]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.118      ;
; -1.187 ; A[7]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.118      ;
; -1.187 ; A[7]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.118      ;
; -1.187 ; A[7]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.118      ;
; -1.187 ; A[7]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.118      ;
; -1.187 ; A[7]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.118      ;
; -1.184 ; state[1]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.115      ;
; -1.158 ; A[0]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.089      ;
; -1.154 ; done~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.085      ;
; -1.154 ; done~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.085      ;
; -1.154 ; done~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.085      ;
; -1.154 ; done~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.085      ;
; -1.154 ; done~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.085      ;
; -1.154 ; done~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.085      ;
; -1.154 ; done~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 2.085      ;
; -1.141 ; A[2]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.064     ; 2.072      ;
; -1.133 ; A[1]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.064     ; 2.064      ;
; -1.101 ; A[5]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.382      ;
; -1.101 ; A[5]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.382      ;
; -1.101 ; A[5]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.382      ;
; -1.101 ; done~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.032      ;
; -1.087 ; A[6]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.368      ;
; -1.087 ; A[6]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.368      ;
; -1.087 ; A[6]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.368      ;
; -1.045 ; state[0]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 1.976      ;
; -1.034 ; A[2]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.315      ;
; -1.034 ; A[2]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.315      ;
; -1.034 ; A[2]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.315      ;
; -1.026 ; A[5]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.957      ;
; -1.026 ; A[1]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.307      ;
; -1.026 ; A[1]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.307      ;
; -1.026 ; A[1]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.307      ;
; -1.012 ; A[6]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.943      ;
; -0.998 ; state[1]~reg0 ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 1.929      ;
; -0.998 ; state[1]~reg0 ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 1.929      ;
; -0.998 ; state[1]~reg0 ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 1.929      ;
; -0.998 ; state[1]~reg0 ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 1.929      ;
; -0.998 ; state[1]~reg0 ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 1.929      ;
; -0.998 ; state[1]~reg0 ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 1.929      ;
; -0.998 ; state[1]~reg0 ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.064     ; 1.929      ;
; -0.983 ; A[3]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.914      ;
; -0.917 ; A[4]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.198      ;
; -0.917 ; A[4]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.286      ; 2.198      ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                           ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; state[0]~reg0  ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; state[1]~reg0  ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; A[7]~reg0      ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; done~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.454 ; state[1]~reg0  ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.675      ;
; 0.496 ; output[0]~reg0 ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.080      ;
; 0.498 ; output[0]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.082      ;
; 0.506 ; A[3]~reg0      ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.727      ;
; 0.555 ; output[1]~reg0 ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 0.789      ;
; 0.556 ; output[2]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 0.790      ;
; 0.559 ; output[3]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 0.793      ;
; 0.582 ; output[0]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.802      ;
; 0.589 ; done~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.810      ;
; 0.591 ; done~reg0      ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.812      ;
; 0.606 ; state[0]~reg0  ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.827      ;
; 0.608 ; output[0]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.192      ;
; 0.640 ; A[1]~reg0      ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.861      ;
; 0.640 ; A[0]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.224      ;
; 0.642 ; A[0]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.226      ;
; 0.654 ; state[1]~reg0  ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.875      ;
; 0.657 ; state[1]~reg0  ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.878      ;
; 0.658 ; state[1]~reg0  ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.879      ;
; 0.660 ; state[1]~reg0  ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.881      ;
; 0.661 ; state[1]~reg0  ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.882      ;
; 0.661 ; state[1]~reg0  ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.882      ;
; 0.729 ; A[5]~reg0      ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.950      ;
; 0.730 ; A[0]~reg0      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.950      ;
; 0.752 ; A[0]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.336      ;
; 0.760 ; state[1]~reg0  ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.981      ;
; 0.766 ; A[7]~reg0      ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.987      ;
; 0.775 ; A[2]~reg0      ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.996      ;
; 0.808 ; A[6]~reg0      ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.029      ;
; 0.815 ; A[4]~reg0      ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.036      ;
; 0.830 ; output[1]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 1.064      ;
; 0.844 ; output[2]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 1.078      ;
; 0.940 ; output[1]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 1.174      ;
; 1.014 ; state[0]~reg0  ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.235      ;
; 1.033 ; state[0]~reg0  ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.254      ;
; 1.038 ; state[1]~reg0  ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.259      ;
; 1.091 ; A[7]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.312      ;
; 1.156 ; state[1]~reg0  ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.377      ;
; 1.175 ; A[4]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.396      ;
; 1.247 ; A[0]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.468      ;
; 1.328 ; A[7]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.549      ;
; 1.332 ; state[0]~reg0  ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.916      ;
; 1.332 ; state[0]~reg0  ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.916      ;
; 1.332 ; state[0]~reg0  ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.916      ;
; 1.337 ; A[6]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.558      ;
; 1.356 ; A[5]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.577      ;
; 1.357 ; A[3]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.578      ;
; 1.360 ; state[0]~reg0  ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.581      ;
; 1.360 ; state[0]~reg0  ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.581      ;
; 1.360 ; state[0]~reg0  ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.581      ;
; 1.360 ; state[0]~reg0  ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.581      ;
; 1.360 ; state[0]~reg0  ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.581      ;
; 1.360 ; state[0]~reg0  ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.581      ;
; 1.360 ; state[0]~reg0  ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.581      ;
; 1.362 ; done~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.946      ;
; 1.362 ; done~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.946      ;
; 1.362 ; done~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 1.946      ;
; 1.381 ; done~reg0      ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.602      ;
; 1.412 ; A[4]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.633      ;
; 1.423 ; A[0]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.644      ;
; 1.460 ; state[1]~reg0  ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.044      ;
; 1.460 ; state[1]~reg0  ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.044      ;
; 1.460 ; state[1]~reg0  ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.044      ;
; 1.511 ; A[1]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.732      ;
; 1.512 ; A[2]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.733      ;
; 1.533 ; A[3]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.754      ;
; 1.540 ; A[7]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.124      ;
; 1.540 ; A[7]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.124      ;
; 1.540 ; A[7]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.124      ;
; 1.551 ; A[3]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.135      ;
; 1.551 ; A[3]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.135      ;
; 1.551 ; A[3]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.135      ;
; 1.574 ; A[6]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.795      ;
; 1.593 ; A[5]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.814      ;
; 1.624 ; A[4]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.208      ;
; 1.624 ; A[4]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.208      ;
; 1.624 ; A[4]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.208      ;
; 1.687 ; A[1]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.908      ;
; 1.688 ; A[2]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.909      ;
; 1.705 ; A[1]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.289      ;
; 1.705 ; A[1]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.289      ;
; 1.705 ; A[1]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.289      ;
; 1.706 ; A[2]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.290      ;
; 1.706 ; A[2]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.290      ;
; 1.706 ; A[2]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.290      ;
; 1.736 ; state[0]~reg0  ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.956      ;
; 1.755 ; done~reg0      ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.976      ;
; 1.755 ; done~reg0      ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.976      ;
; 1.755 ; done~reg0      ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.976      ;
; 1.755 ; done~reg0      ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.976      ;
; 1.755 ; done~reg0      ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.976      ;
; 1.755 ; done~reg0      ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.976      ;
; 1.755 ; done~reg0      ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.064      ; 1.976      ;
; 1.766 ; done~reg0      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.986      ;
; 1.786 ; A[6]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.370      ;
; 1.786 ; A[6]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.370      ;
; 1.786 ; A[6]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.427      ; 2.370      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[1]~reg0               ;
; 0.143  ; 0.327        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; 0.143  ; 0.327        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; 0.143  ; 0.327        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; done~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0               ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0               ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; done~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; done~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0               ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0               ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; done~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; input[*]  ; clock      ; 2.187 ; 2.674 ; Rise       ; clock           ;
;  input[0] ; clock      ; 2.187 ; 2.674 ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.777 ; 2.231 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.576 ; 2.011 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.562 ; 2.004 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.586 ; 2.032 ; Rise       ; clock           ;
;  input[5] ; clock      ; 2.104 ; 2.544 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.741 ; 2.197 ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.070 ; 2.532 ; Rise       ; clock           ;
; load      ; clock      ; 2.912 ; 3.424 ; Rise       ; clock           ;
; start     ; clock      ; 1.860 ; 2.280 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; input[*]  ; clock      ; -1.209 ; -1.628 ; Rise       ; clock           ;
;  input[0] ; clock      ; -1.808 ; -2.271 ; Rise       ; clock           ;
;  input[1] ; clock      ; -1.412 ; -1.844 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.222 ; -1.635 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.209 ; -1.628 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.232 ; -1.655 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.728 ; -2.147 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.380 ; -1.813 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.695 ; -2.130 ; Rise       ; clock           ;
; load      ; clock      ; -2.026 ; -2.518 ; Rise       ; clock           ;
; start     ; clock      ; -1.203 ; -1.615 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; clock      ; 7.362 ; 7.435 ; Rise       ; clock           ;
;  A[0]      ; clock      ; 6.253 ; 6.321 ; Rise       ; clock           ;
;  A[1]      ; clock      ; 5.681 ; 5.704 ; Rise       ; clock           ;
;  A[2]      ; clock      ; 7.178 ; 7.302 ; Rise       ; clock           ;
;  A[3]      ; clock      ; 6.010 ; 6.087 ; Rise       ; clock           ;
;  A[4]      ; clock      ; 5.998 ; 6.080 ; Rise       ; clock           ;
;  A[5]      ; clock      ; 7.362 ; 7.435 ; Rise       ; clock           ;
;  A[6]      ; clock      ; 5.430 ; 5.479 ; Rise       ; clock           ;
;  A[7]      ; clock      ; 5.468 ; 5.525 ; Rise       ; clock           ;
; done       ; clock      ; 6.203 ; 6.206 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.574 ; 6.637 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.219 ; 6.279 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.546 ; 6.576 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.337 ; 6.374 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.574 ; 6.637 ; Rise       ; clock           ;
; state[*]   ; clock      ; 5.782 ; 5.813 ; Rise       ; clock           ;
;  state[0]  ; clock      ; 5.782 ; 5.813 ; Rise       ; clock           ;
;  state[1]  ; clock      ; 5.745 ; 5.783 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; clock      ; 5.256 ; 5.302 ; Rise       ; clock           ;
;  A[0]      ; clock      ; 6.048 ; 6.113 ; Rise       ; clock           ;
;  A[1]      ; clock      ; 5.501 ; 5.522 ; Rise       ; clock           ;
;  A[2]      ; clock      ; 6.986 ; 7.107 ; Rise       ; clock           ;
;  A[3]      ; clock      ; 5.813 ; 5.887 ; Rise       ; clock           ;
;  A[4]      ; clock      ; 5.801 ; 5.879 ; Rise       ; clock           ;
;  A[5]      ; clock      ; 7.162 ; 7.235 ; Rise       ; clock           ;
;  A[6]      ; clock      ; 5.256 ; 5.302 ; Rise       ; clock           ;
;  A[7]      ; clock      ; 5.293 ; 5.346 ; Rise       ; clock           ;
; done       ; clock      ; 6.000 ; 6.002 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.016 ; 6.073 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.016 ; 6.073 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.329 ; 6.357 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.130 ; 6.165 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.358 ; 6.418 ; Rise       ; clock           ;
; state[*]   ; clock      ; 5.558 ; 5.594 ; Rise       ; clock           ;
;  state[0]  ; clock      ; 5.598 ; 5.626 ; Rise       ; clock           ;
;  state[1]  ; clock      ; 5.558 ; 5.594 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 433.84 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.305 ; -15.387           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -18.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                           ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.305 ; A[2]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.243      ;
; -1.305 ; A[2]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.243      ;
; -1.305 ; A[2]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.243      ;
; -1.305 ; A[2]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.243      ;
; -1.305 ; A[2]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.243      ;
; -1.305 ; A[2]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.243      ;
; -1.305 ; A[2]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.243      ;
; -1.299 ; A[1]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.237      ;
; -1.299 ; A[1]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.237      ;
; -1.299 ; A[1]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.237      ;
; -1.299 ; A[1]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.237      ;
; -1.299 ; A[1]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.237      ;
; -1.299 ; A[1]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.237      ;
; -1.299 ; A[1]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.237      ;
; -1.260 ; A[5]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 2.198      ;
; -1.247 ; A[6]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 2.185      ;
; -1.204 ; A[5]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.142      ;
; -1.204 ; A[5]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.142      ;
; -1.204 ; A[5]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.142      ;
; -1.204 ; A[5]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.142      ;
; -1.204 ; A[5]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.142      ;
; -1.204 ; A[5]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.142      ;
; -1.204 ; A[5]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.142      ;
; -1.195 ; A[2]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 2.133      ;
; -1.191 ; A[6]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; A[6]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; A[6]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; A[6]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; A[6]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; A[6]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.129      ;
; -1.191 ; A[6]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.129      ;
; -1.189 ; A[1]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 2.127      ;
; -1.172 ; A[3]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.110      ;
; -1.172 ; A[3]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.110      ;
; -1.172 ; A[3]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.110      ;
; -1.172 ; A[3]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.110      ;
; -1.172 ; A[3]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.110      ;
; -1.172 ; A[3]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.110      ;
; -1.172 ; A[3]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.110      ;
; -1.104 ; A[4]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 2.042      ;
; -1.070 ; A[0]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.008      ;
; -1.070 ; A[0]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.008      ;
; -1.070 ; A[0]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.008      ;
; -1.070 ; A[0]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.008      ;
; -1.070 ; A[0]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.008      ;
; -1.070 ; A[0]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.008      ;
; -1.070 ; A[0]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 2.008      ;
; -1.062 ; A[3]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 2.000      ;
; -1.048 ; A[4]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.986      ;
; -1.048 ; A[4]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.986      ;
; -1.048 ; A[4]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.986      ;
; -1.048 ; A[4]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.986      ;
; -1.048 ; A[4]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.986      ;
; -1.048 ; A[4]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.986      ;
; -1.048 ; A[4]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.986      ;
; -1.030 ; A[7]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 1.968      ;
; -0.974 ; A[7]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.912      ;
; -0.974 ; A[7]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.912      ;
; -0.974 ; A[7]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.912      ;
; -0.974 ; A[7]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.912      ;
; -0.974 ; A[7]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.912      ;
; -0.974 ; A[7]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.912      ;
; -0.974 ; A[7]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.912      ;
; -0.962 ; state[1]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 1.900      ;
; -0.960 ; A[0]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 1.898      ;
; -0.943 ; done~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.881      ;
; -0.943 ; done~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.881      ;
; -0.943 ; done~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.881      ;
; -0.943 ; done~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.881      ;
; -0.943 ; done~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.881      ;
; -0.943 ; done~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.881      ;
; -0.943 ; done~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.881      ;
; -0.918 ; A[2]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.057     ; 1.856      ;
; -0.912 ; A[1]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.057     ; 1.850      ;
; -0.900 ; A[5]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.162      ;
; -0.900 ; A[5]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.162      ;
; -0.900 ; A[5]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.162      ;
; -0.888 ; done~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 1.826      ;
; -0.887 ; A[6]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.149      ;
; -0.887 ; A[6]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.149      ;
; -0.887 ; A[6]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.149      ;
; -0.845 ; state[0]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 1.783      ;
; -0.835 ; A[2]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.097      ;
; -0.835 ; A[2]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.097      ;
; -0.835 ; A[2]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.097      ;
; -0.829 ; A[1]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.091      ;
; -0.829 ; A[1]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.091      ;
; -0.829 ; A[1]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.091      ;
; -0.817 ; A[5]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.057     ; 1.755      ;
; -0.804 ; A[6]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.057     ; 1.742      ;
; -0.796 ; state[1]~reg0 ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.734      ;
; -0.796 ; state[1]~reg0 ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.734      ;
; -0.796 ; state[1]~reg0 ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.734      ;
; -0.796 ; state[1]~reg0 ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.734      ;
; -0.796 ; state[1]~reg0 ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.734      ;
; -0.796 ; state[1]~reg0 ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.734      ;
; -0.796 ; state[1]~reg0 ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.057     ; 1.734      ;
; -0.785 ; A[3]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.057     ; 1.723      ;
; -0.744 ; A[4]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.006      ;
; -0.744 ; A[4]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.267      ; 2.006      ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                            ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; state[0]~reg0  ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; state[1]~reg0  ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; A[7]~reg0      ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; done~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.407 ; state[1]~reg0  ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.608      ;
; 0.427 ; output[0]~reg0 ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 0.965      ;
; 0.434 ; output[0]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 0.972      ;
; 0.455 ; A[3]~reg0      ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.656      ;
; 0.497 ; output[1]~reg0 ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.070      ; 0.711      ;
; 0.498 ; output[2]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.070      ; 0.712      ;
; 0.501 ; output[3]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.070      ; 0.715      ;
; 0.523 ; output[0]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.061      ;
; 0.526 ; output[0]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.726      ;
; 0.527 ; done~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.728      ;
; 0.529 ; done~reg0      ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.730      ;
; 0.542 ; state[0]~reg0  ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.743      ;
; 0.565 ; A[0]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.103      ;
; 0.572 ; A[0]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.110      ;
; 0.586 ; A[1]~reg0      ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.787      ;
; 0.587 ; state[1]~reg0  ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.788      ;
; 0.588 ; state[1]~reg0  ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.789      ;
; 0.590 ; state[1]~reg0  ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.791      ;
; 0.591 ; state[1]~reg0  ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.792      ;
; 0.593 ; state[1]~reg0  ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.794      ;
; 0.593 ; state[1]~reg0  ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.794      ;
; 0.660 ; A[5]~reg0      ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.861      ;
; 0.661 ; A[0]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.199      ;
; 0.668 ; A[0]~reg0      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.868      ;
; 0.695 ; state[1]~reg0  ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.896      ;
; 0.697 ; A[7]~reg0      ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.898      ;
; 0.715 ; A[2]~reg0      ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.916      ;
; 0.741 ; output[1]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.070      ; 0.955      ;
; 0.747 ; output[2]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.070      ; 0.961      ;
; 0.751 ; A[6]~reg0      ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.952      ;
; 0.755 ; A[4]~reg0      ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.956      ;
; 0.830 ; output[1]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.070      ; 1.044      ;
; 0.918 ; state[0]~reg0  ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.119      ;
; 0.936 ; state[0]~reg0  ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.137      ;
; 0.941 ; state[1]~reg0  ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.142      ;
; 0.966 ; A[7]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.167      ;
; 1.040 ; A[4]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.241      ;
; 1.064 ; state[1]~reg0  ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.265      ;
; 1.107 ; A[0]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.308      ;
; 1.187 ; A[6]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.388      ;
; 1.191 ; A[7]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.392      ;
; 1.202 ; A[3]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.403      ;
; 1.205 ; state[0]~reg0  ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.743      ;
; 1.205 ; state[0]~reg0  ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.743      ;
; 1.205 ; state[0]~reg0  ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.743      ;
; 1.205 ; A[5]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.406      ;
; 1.227 ; state[0]~reg0  ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.428      ;
; 1.227 ; state[0]~reg0  ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.428      ;
; 1.227 ; state[0]~reg0  ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.428      ;
; 1.227 ; state[0]~reg0  ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.428      ;
; 1.227 ; state[0]~reg0  ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.428      ;
; 1.227 ; state[0]~reg0  ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.428      ;
; 1.227 ; state[0]~reg0  ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.428      ;
; 1.242 ; done~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.780      ;
; 1.242 ; done~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.780      ;
; 1.242 ; done~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.780      ;
; 1.265 ; A[4]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.466      ;
; 1.266 ; done~reg0      ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.467      ;
; 1.282 ; A[0]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.483      ;
; 1.323 ; state[1]~reg0  ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.861      ;
; 1.323 ; state[1]~reg0  ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.861      ;
; 1.323 ; state[1]~reg0  ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.861      ;
; 1.344 ; A[2]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.545      ;
; 1.344 ; A[1]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.545      ;
; 1.366 ; A[7]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.904      ;
; 1.366 ; A[7]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.904      ;
; 1.366 ; A[7]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.904      ;
; 1.377 ; A[3]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.578      ;
; 1.381 ; A[3]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.919      ;
; 1.381 ; A[3]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.919      ;
; 1.381 ; A[3]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.919      ;
; 1.412 ; A[6]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.613      ;
; 1.430 ; A[5]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.631      ;
; 1.440 ; A[4]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.978      ;
; 1.440 ; A[4]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.978      ;
; 1.440 ; A[4]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 1.978      ;
; 1.519 ; A[2]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.720      ;
; 1.519 ; A[1]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.720      ;
; 1.523 ; A[2]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.061      ;
; 1.523 ; A[1]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.061      ;
; 1.523 ; A[2]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.061      ;
; 1.523 ; A[1]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.061      ;
; 1.523 ; A[2]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.061      ;
; 1.523 ; A[1]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.061      ;
; 1.578 ; state[0]~reg0  ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.778      ;
; 1.580 ; done~reg0      ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.781      ;
; 1.580 ; done~reg0      ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.781      ;
; 1.580 ; done~reg0      ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.781      ;
; 1.580 ; done~reg0      ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.781      ;
; 1.580 ; done~reg0      ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.781      ;
; 1.580 ; done~reg0      ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.781      ;
; 1.580 ; done~reg0      ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.057      ; 1.781      ;
; 1.587 ; A[6]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.125      ;
; 1.587 ; A[6]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.125      ;
; 1.587 ; A[6]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.125      ;
; 1.605 ; A[5]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.394      ; 2.143      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[1]~reg0               ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; done~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0               ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0               ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; done~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; done~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0               ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0               ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; done~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; input[*]  ; clock      ; 1.893 ; 2.246 ; Rise       ; clock           ;
;  input[0] ; clock      ; 1.893 ; 2.246 ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.515 ; 1.867 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.335 ; 1.660 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.325 ; 1.658 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.346 ; 1.682 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.818 ; 2.134 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.480 ; 1.837 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.785 ; 2.139 ; Rise       ; clock           ;
; load      ; clock      ; 2.543 ; 2.965 ; Rise       ; clock           ;
; start     ; clock      ; 1.576 ; 1.911 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; input[*]  ; clock      ; -1.013 ; -1.330 ; Rise       ; clock           ;
;  input[0] ; clock      ; -1.558 ; -1.895 ; Rise       ; clock           ;
;  input[1] ; clock      ; -1.192 ; -1.531 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.023 ; -1.332 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.013 ; -1.330 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.033 ; -1.354 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.486 ; -1.788 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.162 ; -1.501 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.453 ; -1.787 ; Rise       ; clock           ;
; load      ; clock      ; -1.744 ; -2.144 ; Rise       ; clock           ;
; start     ; clock      ; -1.007 ; -1.314 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; clock      ; 6.620 ; 6.614 ; Rise       ; clock           ;
;  A[0]      ; clock      ; 5.625 ; 5.631 ; Rise       ; clock           ;
;  A[1]      ; clock      ; 5.119 ; 5.099 ; Rise       ; clock           ;
;  A[2]      ; clock      ; 6.443 ; 6.476 ; Rise       ; clock           ;
;  A[3]      ; clock      ; 5.398 ; 5.437 ; Rise       ; clock           ;
;  A[4]      ; clock      ; 5.389 ; 5.424 ; Rise       ; clock           ;
;  A[5]      ; clock      ; 6.620 ; 6.614 ; Rise       ; clock           ;
;  A[6]      ; clock      ; 4.866 ; 4.896 ; Rise       ; clock           ;
;  A[7]      ; clock      ; 4.901 ; 4.939 ; Rise       ; clock           ;
; done       ; clock      ; 5.588 ; 5.604 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.923 ; 5.933 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.592 ; 5.596 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.898 ; 5.923 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.701 ; 5.712 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.923 ; 5.933 ; Rise       ; clock           ;
; state[*]   ; clock      ; 5.208 ; 5.203 ; Rise       ; clock           ;
;  state[0]  ; clock      ; 5.208 ; 5.203 ; Rise       ; clock           ;
;  state[1]  ; clock      ; 5.158 ; 5.179 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; clock      ; 4.699 ; 4.728 ; Rise       ; clock           ;
;  A[0]      ; clock      ; 5.430 ; 5.435 ; Rise       ; clock           ;
;  A[1]      ; clock      ; 4.946 ; 4.926 ; Rise       ; clock           ;
;  A[2]      ; clock      ; 6.259 ; 6.292 ; Rise       ; clock           ;
;  A[3]      ; clock      ; 5.210 ; 5.247 ; Rise       ; clock           ;
;  A[4]      ; clock      ; 5.201 ; 5.235 ; Rise       ; clock           ;
;  A[5]      ; clock      ; 6.429 ; 6.424 ; Rise       ; clock           ;
;  A[6]      ; clock      ; 4.699 ; 4.728 ; Rise       ; clock           ;
;  A[7]      ; clock      ; 4.733 ; 4.769 ; Rise       ; clock           ;
; done       ; clock      ; 5.394 ; 5.409 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.399 ; 5.403 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.399 ; 5.403 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.690 ; 5.714 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.503 ; 5.514 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.717 ; 5.725 ; Rise       ; clock           ;
; state[*]   ; clock      ; 4.980 ; 5.000 ; Rise       ; clock           ;
;  state[0]  ; clock      ; 5.032 ; 5.025 ; Rise       ; clock           ;
;  state[1]  ; clock      ; 4.980 ; 5.000 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.423 ; -4.106            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -19.062                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                           ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.423 ; A[2]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.373      ;
; -0.423 ; A[2]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.373      ;
; -0.423 ; A[2]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.373      ;
; -0.423 ; A[2]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.373      ;
; -0.423 ; A[2]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.373      ;
; -0.423 ; A[2]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.373      ;
; -0.423 ; A[2]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.373      ;
; -0.415 ; A[1]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; A[1]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; A[1]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; A[1]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; A[1]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; A[1]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; A[1]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.365      ;
; -0.375 ; A[5]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.325      ;
; -0.370 ; A[6]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.320      ;
; -0.358 ; A[5]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; A[5]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; A[5]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; A[5]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; A[5]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; A[5]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; A[5]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.308      ;
; -0.353 ; A[6]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; A[6]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; A[6]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; A[6]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; A[6]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; A[6]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; A[6]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.303      ;
; -0.338 ; A[2]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.288      ;
; -0.330 ; A[1]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.280      ;
; -0.324 ; A[3]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.324 ; A[3]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.324 ; A[3]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.324 ; A[3]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.324 ; A[3]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.324 ; A[3]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.324 ; A[3]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.267 ; A[0]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; A[0]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; A[0]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; A[0]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; A[0]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; A[0]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; A[0]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.217      ;
; -0.266 ; A[4]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.216      ;
; -0.247 ; A[4]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.197      ;
; -0.247 ; A[4]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.197      ;
; -0.247 ; A[4]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.197      ;
; -0.247 ; A[4]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.197      ;
; -0.247 ; A[4]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.197      ;
; -0.247 ; A[4]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.197      ;
; -0.247 ; A[4]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.197      ;
; -0.239 ; A[3]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.189      ;
; -0.225 ; state[1]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.175      ;
; -0.224 ; A[7]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.174      ;
; -0.207 ; A[7]~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; A[7]~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; A[7]~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; A[7]~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; A[7]~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; A[7]~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; A[7]~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.185 ; A[2]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.135      ;
; -0.185 ; done~reg0     ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.135      ;
; -0.185 ; done~reg0     ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.135      ;
; -0.185 ; done~reg0     ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.135      ;
; -0.185 ; done~reg0     ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.135      ;
; -0.185 ; done~reg0     ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.135      ;
; -0.185 ; done~reg0     ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.135      ;
; -0.185 ; done~reg0     ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.135      ;
; -0.183 ; done~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.133      ;
; -0.182 ; A[0]~reg0     ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.132      ;
; -0.177 ; A[1]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.127      ;
; -0.159 ; A[5]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.301      ;
; -0.159 ; A[5]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.301      ;
; -0.159 ; A[5]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.301      ;
; -0.152 ; A[6]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.294      ;
; -0.152 ; A[6]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.294      ;
; -0.152 ; A[6]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.294      ;
; -0.127 ; state[0]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.077      ;
; -0.120 ; A[5]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.070      ;
; -0.120 ; A[2]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.262      ;
; -0.120 ; A[2]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.262      ;
; -0.120 ; A[2]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.262      ;
; -0.117 ; state[1]~reg0 ; A[0]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.067      ;
; -0.117 ; state[1]~reg0 ; A[1]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.067      ;
; -0.117 ; state[1]~reg0 ; A[2]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.067      ;
; -0.117 ; state[1]~reg0 ; A[3]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.067      ;
; -0.117 ; state[1]~reg0 ; A[4]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.067      ;
; -0.117 ; state[1]~reg0 ; A[5]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.067      ;
; -0.117 ; state[1]~reg0 ; A[6]~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.067      ;
; -0.115 ; A[6]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.065      ;
; -0.112 ; A[1]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.254      ;
; -0.112 ; A[1]~reg0     ; output[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.254      ;
; -0.112 ; A[1]~reg0     ; output[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.254      ;
; -0.086 ; A[3]~reg0     ; state[0]~reg0  ; clock        ; clock       ; 1.000        ; -0.037     ; 1.036      ;
; -0.058 ; A[2]~reg0     ; done~reg0      ; clock        ; clock       ; 1.000        ; -0.037     ; 1.008      ;
; -0.058 ; A[4]~reg0     ; output[3]~reg0 ; clock        ; clock       ; 1.000        ; 0.155      ; 1.200      ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                            ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; state[0]~reg0  ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state[1]~reg0  ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A[7]~reg0      ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; done~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.248 ; state[1]~reg0  ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.369      ;
; 0.266 ; output[0]~reg0 ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.586      ;
; 0.269 ; output[0]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.589      ;
; 0.270 ; A[3]~reg0      ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.297 ; output[1]~reg0 ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; output[3]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; output[2]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.312 ; output[0]~reg0 ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.433      ;
; 0.316 ; done~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; done~reg0      ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.438      ;
; 0.327 ; state[0]~reg0  ; state[1]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.448      ;
; 0.332 ; output[0]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.652      ;
; 0.335 ; A[1]~reg0      ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.456      ;
; 0.338 ; A[0]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.658      ;
; 0.341 ; A[0]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.661      ;
; 0.356 ; state[1]~reg0  ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.477      ;
; 0.358 ; state[1]~reg0  ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; state[1]~reg0  ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; state[1]~reg0  ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.479      ;
; 0.361 ; state[1]~reg0  ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; state[1]~reg0  ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.482      ;
; 0.385 ; A[0]~reg0      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.506      ;
; 0.387 ; A[5]~reg0      ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.508      ;
; 0.403 ; A[2]~reg0      ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.524      ;
; 0.404 ; state[1]~reg0  ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.525      ;
; 0.404 ; A[7]~reg0      ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.525      ;
; 0.404 ; A[0]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 0.724      ;
; 0.423 ; A[6]~reg0      ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.544      ;
; 0.427 ; A[4]~reg0      ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.548      ;
; 0.446 ; output[1]~reg0 ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.574      ;
; 0.456 ; output[2]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.584      ;
; 0.509 ; output[1]~reg0 ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.637      ;
; 0.527 ; state[0]~reg0  ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.648      ;
; 0.552 ; state[1]~reg0  ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.673      ;
; 0.565 ; state[0]~reg0  ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.686      ;
; 0.595 ; A[7]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.716      ;
; 0.602 ; state[1]~reg0  ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.723      ;
; 0.633 ; A[4]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.754      ;
; 0.681 ; A[0]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.802      ;
; 0.723 ; A[7]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.844      ;
; 0.724 ; state[0]~reg0  ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.044      ;
; 0.724 ; state[0]~reg0  ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.044      ;
; 0.724 ; state[0]~reg0  ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.044      ;
; 0.725 ; done~reg0      ; A[7]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.846      ;
; 0.729 ; done~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.049      ;
; 0.729 ; done~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.049      ;
; 0.729 ; done~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.049      ;
; 0.736 ; A[6]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.857      ;
; 0.736 ; A[3]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.857      ;
; 0.741 ; state[0]~reg0  ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.741 ; state[0]~reg0  ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.741 ; state[0]~reg0  ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.741 ; state[0]~reg0  ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.741 ; state[0]~reg0  ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.741 ; state[0]~reg0  ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.741 ; state[0]~reg0  ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.741 ; A[5]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.862      ;
; 0.767 ; A[4]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.888      ;
; 0.772 ; A[0]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.893      ;
; 0.774 ; state[1]~reg0  ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.094      ;
; 0.774 ; state[1]~reg0  ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.094      ;
; 0.774 ; state[1]~reg0  ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.094      ;
; 0.824 ; A[1]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.945      ;
; 0.830 ; A[3]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.951      ;
; 0.832 ; A[2]~reg0      ; done~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.953      ;
; 0.845 ; A[7]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.165      ;
; 0.845 ; A[7]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.165      ;
; 0.845 ; A[7]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.165      ;
; 0.845 ; A[3]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.165      ;
; 0.845 ; A[3]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.165      ;
; 0.845 ; A[3]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.165      ;
; 0.853 ; A[6]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.974      ;
; 0.864 ; A[5]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.985      ;
; 0.883 ; A[4]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.203      ;
; 0.883 ; A[4]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.203      ;
; 0.883 ; A[4]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.203      ;
; 0.911 ; A[1]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.032      ;
; 0.912 ; A[2]~reg0      ; state[0]~reg0  ; clock        ; clock       ; 0.000        ; 0.037      ; 1.033      ;
; 0.926 ; A[1]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.246      ;
; 0.926 ; A[1]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.246      ;
; 0.926 ; A[1]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.246      ;
; 0.927 ; A[2]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.247      ;
; 0.927 ; A[2]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.247      ;
; 0.927 ; A[2]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.247      ;
; 0.948 ; state[0]~reg0  ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.069      ;
; 0.953 ; done~reg0      ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.074      ;
; 0.957 ; done~reg0      ; A[0]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 1.078      ;
; 0.957 ; done~reg0      ; A[1]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 1.078      ;
; 0.957 ; done~reg0      ; A[2]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 1.078      ;
; 0.957 ; done~reg0      ; A[3]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 1.078      ;
; 0.957 ; done~reg0      ; A[4]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 1.078      ;
; 0.957 ; done~reg0      ; A[5]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 1.078      ;
; 0.957 ; done~reg0      ; A[6]~reg0      ; clock        ; clock       ; 0.000        ; 0.037      ; 1.078      ;
; 0.981 ; A[6]~reg0      ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.301      ;
; 0.981 ; A[6]~reg0      ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.301      ;
; 0.981 ; A[6]~reg0      ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.236      ; 1.301      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[1]~reg0               ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; done~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0               ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0               ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; done~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; done~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0               ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0               ;
; 0.690  ; 0.906        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.690  ; 0.906        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.690  ; 0.906        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; done~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; input[*]  ; clock      ; 1.265 ; 1.891 ; Rise       ; clock           ;
;  input[0] ; clock      ; 1.265 ; 1.891 ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.004 ; 1.606 ; Rise       ; clock           ;
;  input[2] ; clock      ; 0.897 ; 1.473 ; Rise       ; clock           ;
;  input[3] ; clock      ; 0.899 ; 1.473 ; Rise       ; clock           ;
;  input[4] ; clock      ; 0.908 ; 1.488 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.203 ; 1.817 ; Rise       ; clock           ;
;  input[6] ; clock      ; 0.986 ; 1.582 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.181 ; 1.792 ; Rise       ; clock           ;
; load      ; clock      ; 1.662 ; 2.319 ; Rise       ; clock           ;
; start     ; clock      ; 1.055 ; 1.627 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; input[*]  ; clock      ; -0.696 ; -1.259 ; Rise       ; clock           ;
;  input[0] ; clock      ; -1.050 ; -1.661 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.801 ; -1.386 ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.696 ; -1.259 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.698 ; -1.260 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.707 ; -1.273 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.990 ; -1.590 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.782 ; -1.363 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.969 ; -1.563 ; Rise       ; clock           ;
; load      ; clock      ; -1.169 ; -1.815 ; Rise       ; clock           ;
; start     ; clock      ; -0.687 ; -1.247 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; clock      ; 4.485 ; 4.629 ; Rise       ; clock           ;
;  A[0]      ; clock      ; 3.692 ; 3.799 ; Rise       ; clock           ;
;  A[1]      ; clock      ; 3.344 ; 3.427 ; Rise       ; clock           ;
;  A[2]      ; clock      ; 4.397 ; 4.548 ; Rise       ; clock           ;
;  A[3]      ; clock      ; 3.551 ; 3.662 ; Rise       ; clock           ;
;  A[4]      ; clock      ; 3.552 ; 3.651 ; Rise       ; clock           ;
;  A[5]      ; clock      ; 4.485 ; 4.629 ; Rise       ; clock           ;
;  A[6]      ; clock      ; 3.208 ; 3.273 ; Rise       ; clock           ;
;  A[7]      ; clock      ; 3.233 ; 3.302 ; Rise       ; clock           ;
; done       ; clock      ; 3.655 ; 3.755 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.869 ; 3.971 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.675 ; 3.776 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.831 ; 3.945 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.729 ; 3.818 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.869 ; 3.971 ; Rise       ; clock           ;
; state[*]   ; clock      ; 3.406 ; 3.505 ; Rise       ; clock           ;
;  state[0]  ; clock      ; 3.406 ; 3.505 ; Rise       ; clock           ;
;  state[1]  ; clock      ; 3.392 ; 3.471 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; clock      ; 3.106 ; 3.169 ; Rise       ; clock           ;
;  A[0]      ; clock      ; 3.570 ; 3.673 ; Rise       ; clock           ;
;  A[1]      ; clock      ; 3.240 ; 3.320 ; Rise       ; clock           ;
;  A[2]      ; clock      ; 4.285 ; 4.433 ; Rise       ; clock           ;
;  A[3]      ; clock      ; 3.436 ; 3.543 ; Rise       ; clock           ;
;  A[4]      ; clock      ; 3.437 ; 3.532 ; Rise       ; clock           ;
;  A[5]      ; clock      ; 4.369 ; 4.511 ; Rise       ; clock           ;
;  A[6]      ; clock      ; 3.106 ; 3.169 ; Rise       ; clock           ;
;  A[7]      ; clock      ; 3.131 ; 3.197 ; Rise       ; clock           ;
; done       ; clock      ; 3.535 ; 3.631 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.554 ; 3.651 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.554 ; 3.651 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.705 ; 3.816 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.606 ; 3.692 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.741 ; 3.839 ; Rise       ; clock           ;
; state[*]   ; clock      ; 3.283 ; 3.359 ; Rise       ; clock           ;
;  state[0]  ; clock      ; 3.299 ; 3.395 ; Rise       ; clock           ;
;  state[1]  ; clock      ; 3.283 ; 3.359 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.565  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.565  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -18.712 ; 0.0   ; 0.0      ; 0.0     ; -19.062             ;
;  clock           ; -18.712 ; 0.000 ; N/A      ; N/A     ; -19.062             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; input[*]  ; clock      ; 2.187 ; 2.674 ; Rise       ; clock           ;
;  input[0] ; clock      ; 2.187 ; 2.674 ; Rise       ; clock           ;
;  input[1] ; clock      ; 1.777 ; 2.231 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.576 ; 2.011 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.562 ; 2.004 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.586 ; 2.032 ; Rise       ; clock           ;
;  input[5] ; clock      ; 2.104 ; 2.544 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.741 ; 2.197 ; Rise       ; clock           ;
;  input[7] ; clock      ; 2.070 ; 2.532 ; Rise       ; clock           ;
; load      ; clock      ; 2.912 ; 3.424 ; Rise       ; clock           ;
; start     ; clock      ; 1.860 ; 2.280 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; input[*]  ; clock      ; -0.696 ; -1.259 ; Rise       ; clock           ;
;  input[0] ; clock      ; -1.050 ; -1.661 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.801 ; -1.386 ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.696 ; -1.259 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.698 ; -1.260 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.707 ; -1.273 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.990 ; -1.590 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.782 ; -1.363 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.969 ; -1.563 ; Rise       ; clock           ;
; load      ; clock      ; -1.169 ; -1.815 ; Rise       ; clock           ;
; start     ; clock      ; -0.687 ; -1.247 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; clock      ; 7.362 ; 7.435 ; Rise       ; clock           ;
;  A[0]      ; clock      ; 6.253 ; 6.321 ; Rise       ; clock           ;
;  A[1]      ; clock      ; 5.681 ; 5.704 ; Rise       ; clock           ;
;  A[2]      ; clock      ; 7.178 ; 7.302 ; Rise       ; clock           ;
;  A[3]      ; clock      ; 6.010 ; 6.087 ; Rise       ; clock           ;
;  A[4]      ; clock      ; 5.998 ; 6.080 ; Rise       ; clock           ;
;  A[5]      ; clock      ; 7.362 ; 7.435 ; Rise       ; clock           ;
;  A[6]      ; clock      ; 5.430 ; 5.479 ; Rise       ; clock           ;
;  A[7]      ; clock      ; 5.468 ; 5.525 ; Rise       ; clock           ;
; done       ; clock      ; 6.203 ; 6.206 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.574 ; 6.637 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.219 ; 6.279 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.546 ; 6.576 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.337 ; 6.374 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.574 ; 6.637 ; Rise       ; clock           ;
; state[*]   ; clock      ; 5.782 ; 5.813 ; Rise       ; clock           ;
;  state[0]  ; clock      ; 5.782 ; 5.813 ; Rise       ; clock           ;
;  state[1]  ; clock      ; 5.745 ; 5.783 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A[*]       ; clock      ; 3.106 ; 3.169 ; Rise       ; clock           ;
;  A[0]      ; clock      ; 3.570 ; 3.673 ; Rise       ; clock           ;
;  A[1]      ; clock      ; 3.240 ; 3.320 ; Rise       ; clock           ;
;  A[2]      ; clock      ; 4.285 ; 4.433 ; Rise       ; clock           ;
;  A[3]      ; clock      ; 3.436 ; 3.543 ; Rise       ; clock           ;
;  A[4]      ; clock      ; 3.437 ; 3.532 ; Rise       ; clock           ;
;  A[5]      ; clock      ; 4.369 ; 4.511 ; Rise       ; clock           ;
;  A[6]      ; clock      ; 3.106 ; 3.169 ; Rise       ; clock           ;
;  A[7]      ; clock      ; 3.131 ; 3.197 ; Rise       ; clock           ;
; done       ; clock      ; 3.535 ; 3.631 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.554 ; 3.651 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.554 ; 3.651 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.705 ; 3.816 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.606 ; 3.692 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.741 ; 3.839 ; Rise       ; clock           ;
; state[*]   ; clock      ; 3.283 ; 3.359 ; Rise       ; clock           ;
;  state[0]  ; clock      ; 3.299 ; 3.395 ; Rise       ; clock           ;
;  state[1]  ; clock      ; 3.283 ; 3.359 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; load                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; A[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; A[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; A[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; A[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; A[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; A[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; A[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; A[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; A[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 181      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 181      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Mar 26 00:21:19 2022
Info: Command: quartus_sta one_counter -c one_counter
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'one_counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.565
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.565             -18.712 clock 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.305             -15.387 clock 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.423              -4.106 clock 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.062 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4810 megabytes
    Info: Processing ended: Sat Mar 26 00:21:21 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


