Fitter report for gsensor
Tue Mar 15 22:02:13 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 15 22:02:13 2022       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; gsensor                                     ;
; Top-level Entity Name              ; DE10_LITE_GSensor                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 14,084 / 49,760 ( 28 % )                    ;
;     Total combinational functions  ; 13,078 / 49,760 ( 26 % )                    ;
;     Dedicated logic registers      ; 3,998 / 49,760 ( 8 % )                      ;
; Total registers                    ; 3998                                        ;
; Total pins                         ; 137 / 360 ( 38 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES    ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device Migration List                                              ; 10M50DAF484C6GES    ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.10        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.7%      ;
;     Processor 3            ;   7.6%      ;
;     Processor 4            ;   7.6%      ;
;     Processor 5            ;   7.5%      ;
;     Processor 6            ;   7.5%      ;
;     Processor 7            ;   7.4%      ;
;     Processor 8            ;   7.4%      ;
;     Processors 9-16        ;   7.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17411 ) ; 0.00 % ( 0 / 17411 )       ; 0.00 % ( 0 / 17411 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17411 ) ; 0.00 % ( 0 / 17411 )       ; 0.00 % ( 0 / 17411 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17392 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/iandu/Documents/vhdlequipo4/evidencia/output_files/gsensor.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 14,084 / 49,760 ( 28 % ) ;
;     -- Combinational with no register       ; 10086                    ;
;     -- Register only                        ; 1006                     ;
;     -- Combinational with a register        ; 2992                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 4688                     ;
;     -- 3 input functions                    ; 5840                     ;
;     -- <=2 input functions                  ; 2550                     ;
;     -- Register only                        ; 1006                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 6416                     ;
;     -- arithmetic mode                      ; 6662                     ;
;                                             ;                          ;
; Total registers*                            ; 3,998 / 51,509 ( 8 % )   ;
;     -- Dedicated logic registers            ; 3,998 / 49,760 ( 8 % )   ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,165 / 3,110 ( 37 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 137 / 360 ( 38 % )       ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )           ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )          ;
;                                             ;                          ;
; M9Ks                                        ; 0 / 182 ( 0 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )            ;
; ADC blocks                                  ; 0 / 2 ( 0 % )            ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global signals                              ; 7                        ;
;     -- Global clocks                        ; 7 / 20 ( 35 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Remote update blocks                        ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 11.6% / 11.1% / 12.4%    ;
; Peak interconnect usage (total/H/V)         ; 53.6% / 51.9% / 56.2%    ;
; Maximum fan-out                             ; 2376                     ;
; Highest non-global fan-out                  ; 1940                     ;
; Total fan-out                               ; 54112                    ;
; Average fan-out                             ; 2.94                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 14084 / 49760 ( 28 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 10086                  ; 0                              ;
;     -- Register only                        ; 1006                   ; 0                              ;
;     -- Combinational with a register        ; 2992                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 4688                   ; 0                              ;
;     -- 3 input functions                    ; 5840                   ; 0                              ;
;     -- <=2 input functions                  ; 2550                   ; 0                              ;
;     -- Register only                        ; 1006                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 6416                   ; 0                              ;
;     -- arithmetic mode                      ; 6662                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 3998                   ; 0                              ;
;     -- Dedicated logic registers            ; 3998 / 49760 ( 8 % )   ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1165 / 3110 ( 37 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 137                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 5 / 24 ( 20 % )        ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 103                    ; 2                              ;
;     -- Registered Input Connections         ; 67                     ; 0                              ;
;     -- Output Connections                   ; 37                     ; 68                             ;
;     -- Registered Output Connections        ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 54115                  ; 81                             ;
;     -- Registered Connections               ; 17019                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 70                     ; 70                             ;
;     -- hard_block:auto_generated_inst       ; 70                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 17                     ; 2                              ;
;     -- Output Ports                         ; 85                     ; 2                              ;
;     -- Bidir Ports                          ; 35                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_CLK_10     ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; GSENSOR_INT[1] ; Y14   ; 4        ; 51           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; GSENSOR_INT[2] ; Y13   ; 4        ; 51           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; KEY[0]         ; B8    ; 7        ; 46           ; 54           ; 28           ; 118                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; KEY[1]         ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50  ; P11   ; 3        ; 34           ; 0            ; 28           ; 2379                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50  ; N14   ; 6        ; 78           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[0]          ; C10   ; 7        ; 51           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[1]          ; C11   ; 7        ; 51           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[2]          ; D12   ; 7        ; 51           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[3]          ; C12   ; 7        ; 54           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[4]          ; A12   ; 7        ; 54           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[5]          ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[6]          ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[7]          ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[8]          ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SW[9]          ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DATA_MOVEMENT[0] ; E13   ; 7        ; 56           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATA_MOVEMENT[1] ; J13   ; 7        ; 60           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATA_MOVEMENT[2] ; E12   ; 7        ; 56           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATA_MOVEMENT[3] ; J12   ; 7        ; 54           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATA_MOVEMENT[4] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATA_MOVEMENT[5] ; H13   ; 7        ; 54           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATA_MOVEMENT[6] ; H14   ; 7        ; 60           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DATA_MOVEMENT[7] ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DEAD_ALIENS[0]   ; V15   ; 4        ; 58           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DEAD_ALIENS[1]   ; R14   ; 5        ; 78           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DEAD_ALIENS[2]   ; V16   ; 4        ; 56           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DEAD_ALIENS[3]   ; L22   ; 5        ; 78           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DEAD_ALIENS[4]   ; P15   ; 5        ; 78           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DEAD_ALIENS[5]   ; M22   ; 5        ; 78           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DEAD_ALIENS[6]   ; P14   ; 5        ; 78           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DEAD_ALIENS[7]   ; R15   ; 5        ; 78           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_ADDR[0]     ; U17   ; 5        ; 78           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]    ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]    ; P20   ; 5        ; 78           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]    ; R20   ; 5        ; 78           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]     ; W19   ; 5        ; 78           ; 16           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]     ; V18   ; 5        ; 78           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]     ; U18   ; 5        ; 78           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]     ; U19   ; 5        ; 78           ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]     ; T18   ; 5        ; 78           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]     ; T19   ; 5        ; 78           ; 20           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]     ; R18   ; 5        ; 78           ; 24           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]     ; P18   ; 5        ; 78           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]     ; P19   ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]       ; T21   ; 5        ; 78           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]       ; T22   ; 5        ; 78           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N       ; U21   ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE         ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK         ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N        ; U20   ; 5        ; 78           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM        ; V22   ; 5        ; 78           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N       ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM        ; J21   ; 6        ; 78           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N        ; V20   ; 5        ; 78           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_CS_N     ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_SCLK     ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]          ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]          ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]          ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]          ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]          ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]          ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]          ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7]          ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]          ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]          ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]          ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]          ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]          ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]          ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]          ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7]          ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]          ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]          ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]          ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]          ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]          ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]          ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]          ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]          ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]          ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]          ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEFT_SIGNAL      ; H12   ; 7        ; 49           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RIGHT_SIGNAL     ; C9    ; 7        ; 46           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SHOOT_SIGNAL     ; A15   ; 7        ; 58           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SHOOT_SIGNAL_OUT ; B15   ; 7        ; 58           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[0]         ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]         ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]         ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]         ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]         ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]         ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]         ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]         ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS           ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]         ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]         ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]         ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]         ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS           ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------+
; ARDUINO_IO[0]   ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[10]  ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[11]  ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[12]  ; Y19   ; 4        ; 62           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[13]  ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[14]  ; AB21  ; 4        ; 62           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[15]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[1]   ; AB6   ; 3        ; 29           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[2]   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[3]   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[4]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[5]   ; Y10   ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[6]   ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[7]   ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[8]   ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_IO[9]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[0]      ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[10]     ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[11]     ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[12]     ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[13]     ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[14]     ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[15]     ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[1]      ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[2]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[4]      ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[5]      ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[6]      ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[7]      ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[8]      ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; DRAM_DQ[9]      ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
; GSENSOR_SDI     ; V11   ; 4        ; 38           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|SPI_SDIO~1 (inverted) ;
; GSENSOR_SDO     ; V12   ; 4        ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 12 / 36 ( 33 % ) ; 3.3V          ; --           ;
; 3        ; 10 / 48 ( 21 % ) ; 3.3V          ; --           ;
; 4        ; 18 / 48 ( 38 % ) ; 3.3V          ; --           ;
; 5        ; 36 / 40 ( 90 % ) ; 3.3V          ; --           ;
; 6        ; 12 / 60 ( 20 % ) ; 3.3V          ; --           ;
; 7        ; 48 / 52 ( 92 % ) ; 3.3V          ; --           ;
; 8        ; 5 / 36 ( 14 % )  ; 3.0V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 483        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 475        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 473        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 471        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 445        ; 7        ; KEY[1]                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; SHOOT_SIGNAL                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 419        ; 7        ; HEX1[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 401        ; 7        ; DATA_MOVEMENT[4]                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 371        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 203        ; 4        ; GSENSOR_SCLK                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; GSENSOR_CS_N                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B2       ; 493        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 484        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 486        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 451        ; 7        ; KEY[0]                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; SHOOT_SIGNAL_OUT                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 417        ; 7        ; HEX1[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 369        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; B21      ; 367        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 365        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C3       ; 497        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 487        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 489        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 467        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 465        ; 8        ; DATA_MOVEMENT[7]                               ; output ; 3.0-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RIGHT_SIGNAL                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 442        ; 7        ; SW[0]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 357        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 343        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 496        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 479        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 474        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 476        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 478        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 466        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 429        ; 7        ; DATA_MOVEMENT[2]                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 430        ; 7        ; DATA_MOVEMENT[0]                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 406        ; 7        ; LEDR[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 355        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 335        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 333        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.0-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.0V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.0V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                                ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ; 354        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F19      ; 353        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 342        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 340        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.0-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.0V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.0V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.0-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.0-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 444        ; 7        ; LEFT_SIGNAL                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 432        ; 7        ; DATA_MOVEMENT[5]                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 420        ; 7        ; DATA_MOVEMENT[6]                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 374        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 372        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 434        ; 7        ; DATA_MOVEMENT[3]                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 422        ; 7        ; DATA_MOVEMENT[1]                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 368        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 370        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 327        ; 6        ; DRAM_UDQM                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 358        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 361        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 363        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 324        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; DEAD_ALIENS[3]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 77         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 332        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 315        ; 5        ; DEAD_ALIENS[5]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 87         ; 2        ; VGA_VS                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 58         ; 2        ; ADC_CLK_10                                     ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 86         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                                  ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 338        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 339        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 307        ; 5        ; DRAM_CKE                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; VGA_B[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; VGA_B[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                                  ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 198        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 306        ; 5        ; DEAD_ALIENS[6]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 304        ; 5        ; DEAD_ALIENS[4]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 80         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 82         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 164        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 196        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 294        ; 5        ; DEAD_ALIENS[1]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; R15      ; 292        ; 5        ; DEAD_ALIENS[7]                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; DRAM_ADDR[12]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 81         ; 2        ; VGA_B[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 122        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 90         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 93         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 92         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 94         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 130        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; VGA_R[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 127        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 138        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 172        ; 4        ; GSENSOR_SDI                                    ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 174        ; 4        ; GSENSOR_SDO                                    ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 216        ; 4        ; DEAD_ALIENS[0]                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 210        ; 4        ; DEAD_ALIENS[2]                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; VGA_G[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 132        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W5       ; 124        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ; 126        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 148        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 150        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 144        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 146        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 193        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 195        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 206        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 218        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 226        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; VGA_R[3]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; GSENSOR_INT[2]                                 ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 202        ; 4        ; GSENSOR_INT[1]                                 ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; u_spi_pll|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                     ;
; Nominal VCO frequency         ; 450.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 277 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 33.34 MHz                                                                    ;
; Freq max lock                 ; 72.24 MHz                                                                    ;
; M VCO Tap                     ; 0                                                                            ;
; M Initial                     ; 1                                                                            ;
; M value                       ; 9                                                                            ;
; N value                       ; 1                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 27                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                         ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                        ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low  ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------------+
; spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 200 (277778 ps) ; 0.20 (277 ps)    ; 50/50      ; C0      ; 225           ; 113/112 Odd ; --            ; 126     ; 0       ; u_spi_pll|altpll_component|auto_generated|pll1|clk[0] ;
; spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 120 (166667 ps) ; 0.20 (277 ps)    ; 50/50      ; C1      ; 225           ; 113/112 Odd ; --            ; 76      ; 0       ; u_spi_pll|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; HEX0[0]          ; Missing drive strength               ;
; HEX0[1]          ; Missing drive strength               ;
; HEX0[2]          ; Missing drive strength               ;
; HEX0[3]          ; Missing drive strength               ;
; HEX0[4]          ; Missing drive strength               ;
; HEX0[5]          ; Missing drive strength               ;
; HEX0[6]          ; Missing drive strength               ;
; HEX0[7]          ; Missing drive strength               ;
; HEX1[0]          ; Missing drive strength               ;
; HEX1[1]          ; Missing drive strength               ;
; HEX1[2]          ; Missing drive strength               ;
; HEX1[3]          ; Missing drive strength               ;
; HEX1[4]          ; Missing drive strength               ;
; HEX1[5]          ; Missing drive strength               ;
; HEX1[6]          ; Missing drive strength               ;
; HEX1[7]          ; Missing drive strength               ;
; DRAM_ADDR[0]     ; Missing drive strength               ;
; DRAM_ADDR[1]     ; Missing drive strength               ;
; DRAM_ADDR[2]     ; Missing drive strength               ;
; DRAM_ADDR[3]     ; Missing drive strength               ;
; DRAM_ADDR[4]     ; Missing drive strength               ;
; DRAM_ADDR[5]     ; Missing drive strength               ;
; DRAM_ADDR[6]     ; Missing drive strength               ;
; DRAM_ADDR[7]     ; Missing drive strength               ;
; DRAM_ADDR[8]     ; Missing drive strength               ;
; DRAM_ADDR[9]     ; Missing drive strength               ;
; DRAM_ADDR[10]    ; Missing drive strength               ;
; DRAM_ADDR[11]    ; Missing drive strength               ;
; DRAM_ADDR[12]    ; Missing drive strength               ;
; DRAM_BA[0]       ; Missing drive strength               ;
; DRAM_BA[1]       ; Missing drive strength               ;
; DRAM_CAS_N       ; Missing drive strength               ;
; DRAM_CKE         ; Missing drive strength               ;
; DRAM_CLK         ; Missing drive strength               ;
; DRAM_CS_N        ; Missing drive strength               ;
; DRAM_LDQM        ; Missing drive strength               ;
; DRAM_RAS_N       ; Missing drive strength               ;
; DRAM_UDQM        ; Missing drive strength               ;
; DRAM_WE_N        ; Missing drive strength               ;
; LEDR[0]          ; Missing drive strength               ;
; LEDR[1]          ; Missing drive strength               ;
; LEDR[2]          ; Missing drive strength               ;
; LEDR[3]          ; Missing drive strength               ;
; LEDR[4]          ; Missing drive strength               ;
; LEDR[5]          ; Missing drive strength               ;
; LEDR[6]          ; Missing drive strength               ;
; LEDR[7]          ; Missing drive strength               ;
; LEDR[8]          ; Missing drive strength               ;
; LEDR[9]          ; Missing drive strength               ;
; VGA_B[0]         ; Missing drive strength               ;
; VGA_B[1]         ; Missing drive strength               ;
; VGA_B[2]         ; Missing drive strength               ;
; VGA_B[3]         ; Missing drive strength               ;
; VGA_G[0]         ; Missing drive strength               ;
; VGA_G[1]         ; Missing drive strength               ;
; VGA_G[2]         ; Missing drive strength               ;
; VGA_G[3]         ; Missing drive strength               ;
; VGA_HS           ; Missing drive strength               ;
; VGA_R[0]         ; Missing drive strength               ;
; VGA_R[1]         ; Missing drive strength               ;
; VGA_R[2]         ; Missing drive strength               ;
; VGA_R[3]         ; Missing drive strength               ;
; VGA_VS           ; Missing drive strength               ;
; GSENSOR_CS_N     ; Missing drive strength               ;
; GSENSOR_SCLK     ; Missing drive strength               ;
; LEFT_SIGNAL      ; Missing drive strength               ;
; RIGHT_SIGNAL     ; Missing drive strength               ;
; SHOOT_SIGNAL     ; Missing drive strength               ;
; DATA_MOVEMENT[0] ; Missing drive strength               ;
; DATA_MOVEMENT[1] ; Missing drive strength               ;
; DATA_MOVEMENT[2] ; Missing drive strength               ;
; DATA_MOVEMENT[3] ; Missing drive strength               ;
; DATA_MOVEMENT[4] ; Missing drive strength               ;
; DATA_MOVEMENT[5] ; Missing drive strength               ;
; DATA_MOVEMENT[6] ; Missing drive strength               ;
; DATA_MOVEMENT[7] ; Missing drive strength and slew rate ;
; SHOOT_SIGNAL_OUT ; Missing drive strength               ;
; DEAD_ALIENS[0]   ; Missing drive strength               ;
; DEAD_ALIENS[1]   ; Missing drive strength               ;
; DEAD_ALIENS[2]   ; Missing drive strength               ;
; DEAD_ALIENS[3]   ; Missing drive strength               ;
; DEAD_ALIENS[4]   ; Missing drive strength               ;
; DEAD_ALIENS[5]   ; Missing drive strength               ;
; DEAD_ALIENS[6]   ; Missing drive strength               ;
; DEAD_ALIENS[7]   ; Missing drive strength               ;
; DRAM_DQ[0]       ; Missing drive strength               ;
; DRAM_DQ[1]       ; Missing drive strength               ;
; DRAM_DQ[2]       ; Missing drive strength               ;
; DRAM_DQ[3]       ; Missing drive strength               ;
; DRAM_DQ[4]       ; Missing drive strength               ;
; DRAM_DQ[5]       ; Missing drive strength               ;
; DRAM_DQ[6]       ; Missing drive strength               ;
; DRAM_DQ[7]       ; Missing drive strength               ;
; DRAM_DQ[8]       ; Missing drive strength               ;
; DRAM_DQ[9]       ; Missing drive strength               ;
; DRAM_DQ[10]      ; Missing drive strength               ;
; DRAM_DQ[11]      ; Missing drive strength               ;
; DRAM_DQ[12]      ; Missing drive strength               ;
; DRAM_DQ[13]      ; Missing drive strength               ;
; DRAM_DQ[14]      ; Missing drive strength               ;
; DRAM_DQ[15]      ; Missing drive strength               ;
; GSENSOR_SDO      ; Missing drive strength               ;
; ARDUINO_IO[0]    ; Missing drive strength               ;
; ARDUINO_IO[1]    ; Missing drive strength               ;
; ARDUINO_IO[2]    ; Missing drive strength               ;
; ARDUINO_IO[3]    ; Missing drive strength               ;
; ARDUINO_IO[4]    ; Missing drive strength               ;
; ARDUINO_IO[5]    ; Missing drive strength               ;
; ARDUINO_IO[6]    ; Missing drive strength               ;
; ARDUINO_IO[7]    ; Missing drive strength               ;
; ARDUINO_IO[8]    ; Missing drive strength               ;
; ARDUINO_IO[9]    ; Missing drive strength               ;
; ARDUINO_IO[10]   ; Missing drive strength               ;
; ARDUINO_IO[11]   ; Missing drive strength               ;
; ARDUINO_IO[12]   ; Missing drive strength               ;
; ARDUINO_IO[13]   ; Missing drive strength               ;
; ARDUINO_IO[14]   ; Missing drive strength               ;
; ARDUINO_IO[15]   ; Missing drive strength               ;
; ARDUINO_RESET_N  ; Missing drive strength               ;
; GSENSOR_SDI      ; Missing drive strength               ;
; LEFT_SIGNAL      ; Missing location assignment          ;
; RIGHT_SIGNAL     ; Missing location assignment          ;
; SHOOT_SIGNAL     ; Missing location assignment          ;
; DATA_MOVEMENT[0] ; Missing location assignment          ;
; DATA_MOVEMENT[1] ; Missing location assignment          ;
; DATA_MOVEMENT[2] ; Missing location assignment          ;
; DATA_MOVEMENT[3] ; Missing location assignment          ;
; DATA_MOVEMENT[4] ; Missing location assignment          ;
; DATA_MOVEMENT[5] ; Missing location assignment          ;
; DATA_MOVEMENT[6] ; Missing location assignment          ;
; DATA_MOVEMENT[7] ; Missing location assignment          ;
; SHOOT_SIGNAL_OUT ; Missing location assignment          ;
; DEAD_ALIENS[0]   ; Missing location assignment          ;
; DEAD_ALIENS[1]   ; Missing location assignment          ;
; DEAD_ALIENS[2]   ; Missing location assignment          ;
; DEAD_ALIENS[3]   ; Missing location assignment          ;
; DEAD_ALIENS[4]   ; Missing location assignment          ;
; DEAD_ALIENS[5]   ; Missing location assignment          ;
; DEAD_ALIENS[6]   ; Missing location assignment          ;
; DEAD_ALIENS[7]   ; Missing location assignment          ;
+------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                      ; Entity Name         ; Library Name ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |DE10_LITE_GSensor                           ; 14084 (9)     ; 3998 (0)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 137  ; 0            ; 10086 (9)    ; 1006 (0)          ; 2992 (0)         ; 0          ; |DE10_LITE_GSensor                                                                                                                                                       ; DE10_LITE_GSensor   ; work         ;
;    |gumnut_controller:u_gumnut_controller|   ; 3529 (45)     ; 2312 (34)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1217 (11)    ; 887 (30)          ; 1425 (11)        ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller                                                                                                                 ; gumnut_controller   ; work         ;
;       |decoder:display|                      ; 459 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 458 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display                                                                                                 ; decoder             ; work         ;
;          |hex_to_7seg:dec|                   ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|hex_to_7seg:dec                                                                                 ; hex_to_7seg         ; work         ;
;          |hex_to_7seg:uni|                   ; 17 (17)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|hex_to_7seg:uni                                                                                 ; hex_to_7seg         ; work         ;
;          |lpm_divide:Div0|                   ; 69 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;             |lpm_divide_fbo:auto_generated|  ; 69 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|lpm_divide:Div0|lpm_divide_fbo:auto_generated                                                   ; lpm_divide_fbo      ; work         ;
;                |abs_divider_kbg:divider|     ; 69 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|lpm_divide:Div0|lpm_divide_fbo:auto_generated|abs_divider_kbg:divider                           ; abs_divider_kbg     ; work         ;
;                   |alt_u_div_she:divider|    ; 69 (69)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|lpm_divide:Div0|lpm_divide_fbo:auto_generated|abs_divider_kbg:divider|alt_u_div_she:divider     ; alt_u_div_she       ; work         ;
;          |lpm_divide:Mod0|                   ; 359 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;             |lpm_divide_bnl:auto_generated|  ; 359 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|lpm_divide:Mod0|lpm_divide_bnl:auto_generated                                                   ; lpm_divide_bnl      ; work         ;
;                |sign_div_unsign_anh:divider| ; 359 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|lpm_divide:Mod0|lpm_divide_bnl:auto_generated|sign_div_unsign_anh:divider                       ; sign_div_unsign_anh ; work         ;
;                   |alt_u_div_uke:divider|    ; 359 (359)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (359)    ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|decoder:display|lpm_divide:Mod0|lpm_divide_bnl:auto_generated|sign_div_unsign_anh:divider|alt_u_div_uke:divider ; alt_u_div_uke       ; work         ;
;       |gumnut_with_mem:gumnut|               ; 3026 (0)      ; 2278 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 748 (0)      ; 857 (0)           ; 1421 (0)         ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut                                                                                          ; gumnut_with_mem     ; work         ;
;          |data_mem:core_data_mem|            ; 2507 (2507)   ; 2057 (2057)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 855 (855)         ; 1203 (1203)      ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem                                                                   ; data_mem            ; work         ;
;          |gumnut:core|                       ; 503 (503)     ; 221 (221)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 280 (280)    ; 2 (2)             ; 221 (221)        ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core                                                                              ; gumnut              ; work         ;
;          |inst_mem:core_inst_mem|            ; 31 (31)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 12 (12)          ; 0          ; |DE10_LITE_GSensor|gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|inst_mem:core_inst_mem                                                                   ; inst_mem            ; work         ;
;    |player_controller:u_player_controller|   ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|player_controller:u_player_controller                                                                                                                 ; player_controller   ; work         ;
;    |reset_delay:u_reset_delay|               ; 23 (23)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 21 (21)          ; 0          ; |DE10_LITE_GSensor|reset_delay:u_reset_delay                                                                                                                             ; reset_delay         ; work         ;
;    |spi_ee_config:u_spi_ee_config|           ; 92 (67)       ; 67 (54)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (12)      ; 20 (14)           ; 47 (41)          ; 0          ; |DE10_LITE_GSensor|spi_ee_config:u_spi_ee_config                                                                                                                         ; spi_ee_config       ; work         ;
;       |spi_controller:u_spi_controller|      ; 27 (27)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 6 (6)             ; 8 (8)            ; 0          ; |DE10_LITE_GSensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller                                                                                         ; spi_controller      ; work         ;
;    |spi_pll:u_spi_pll|                       ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|spi_pll:u_spi_pll                                                                                                                                     ; spi_pll             ; work         ;
;       |altpll:altpll_component|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|spi_pll:u_spi_pll|altpll:altpll_component                                                                                                             ; altpll              ; work         ;
;          |spi_pll_altpll:auto_generated|     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_GSensor|spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated                                                                               ; spi_pll_altpll      ; work         ;
;    |vga_interface:VGA|                       ; 10428 (10428) ; 1597 (1597)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8831 (8831)  ; 98 (98)           ; 1499 (1499)      ; 0          ; |DE10_LITE_GSensor|vga_interface:VGA                                                                                                                                     ; vga_interface       ; work         ;
+----------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; ADC_CLK_10       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MAX10_CLK2_50    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_LDQM        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_UDQM        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_INT[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SCLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEFT_SIGNAL      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIGHT_SIGNAL     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHOOT_SIGNAL     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_MOVEMENT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_MOVEMENT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_MOVEMENT[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_MOVEMENT[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_MOVEMENT[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_MOVEMENT[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_MOVEMENT[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_MOVEMENT[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHOOT_SIGNAL_OUT ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEAD_ALIENS[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEAD_ALIENS[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEAD_ALIENS[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEAD_ALIENS[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEAD_ALIENS[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEAD_ALIENS[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEAD_ALIENS[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEAD_ALIENS[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDO      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[0]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[1]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[2]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[3]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[4]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[5]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[6]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[7]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[8]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[9]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[10]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[11]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[12]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[13]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[14]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_RESET_N  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDI      ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; MAX10_CLK1_50    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; GSENSOR_INT[1]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; KEY[0]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; KEY[1]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                         ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                                                               ;                   ;         ;
; MAX10_CLK2_50                                                                                            ;                   ;         ;
; SW[0]                                                                                                    ;                   ;         ;
; SW[1]                                                                                                    ;                   ;         ;
; SW[2]                                                                                                    ;                   ;         ;
; SW[3]                                                                                                    ;                   ;         ;
; SW[4]                                                                                                    ;                   ;         ;
; SW[5]                                                                                                    ;                   ;         ;
; SW[6]                                                                                                    ;                   ;         ;
; SW[7]                                                                                                    ;                   ;         ;
; SW[8]                                                                                                    ;                   ;         ;
; SW[9]                                                                                                    ;                   ;         ;
; GSENSOR_INT[2]                                                                                           ;                   ;         ;
; DRAM_DQ[0]                                                                                               ;                   ;         ;
; DRAM_DQ[1]                                                                                               ;                   ;         ;
; DRAM_DQ[2]                                                                                               ;                   ;         ;
; DRAM_DQ[3]                                                                                               ;                   ;         ;
; DRAM_DQ[4]                                                                                               ;                   ;         ;
; DRAM_DQ[5]                                                                                               ;                   ;         ;
; DRAM_DQ[6]                                                                                               ;                   ;         ;
; DRAM_DQ[7]                                                                                               ;                   ;         ;
; DRAM_DQ[8]                                                                                               ;                   ;         ;
; DRAM_DQ[9]                                                                                               ;                   ;         ;
; DRAM_DQ[10]                                                                                              ;                   ;         ;
; DRAM_DQ[11]                                                                                              ;                   ;         ;
; DRAM_DQ[12]                                                                                              ;                   ;         ;
; DRAM_DQ[13]                                                                                              ;                   ;         ;
; DRAM_DQ[14]                                                                                              ;                   ;         ;
; DRAM_DQ[15]                                                                                              ;                   ;         ;
; GSENSOR_SDO                                                                                              ;                   ;         ;
; ARDUINO_IO[0]                                                                                            ;                   ;         ;
; ARDUINO_IO[1]                                                                                            ;                   ;         ;
; ARDUINO_IO[2]                                                                                            ;                   ;         ;
; ARDUINO_IO[3]                                                                                            ;                   ;         ;
; ARDUINO_IO[4]                                                                                            ;                   ;         ;
; ARDUINO_IO[5]                                                                                            ;                   ;         ;
; ARDUINO_IO[6]                                                                                            ;                   ;         ;
; ARDUINO_IO[7]                                                                                            ;                   ;         ;
; ARDUINO_IO[8]                                                                                            ;                   ;         ;
; ARDUINO_IO[9]                                                                                            ;                   ;         ;
; ARDUINO_IO[10]                                                                                           ;                   ;         ;
; ARDUINO_IO[11]                                                                                           ;                   ;         ;
; ARDUINO_IO[12]                                                                                           ;                   ;         ;
; ARDUINO_IO[13]                                                                                           ;                   ;         ;
; ARDUINO_IO[14]                                                                                           ;                   ;         ;
; ARDUINO_IO[15]                                                                                           ;                   ;         ;
; ARDUINO_RESET_N                                                                                          ;                   ;         ;
; GSENSOR_SDI                                                                                              ;                   ;         ;
;      - spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[0]~feeder                 ; 1                 ; 6       ;
; MAX10_CLK1_50                                                                                            ;                   ;         ;
;      - vga_interface:VGA|Game_st.Playing_st                                                              ; 1                 ; 0       ;
;      - vga_interface:VGA|clk_vga                                                                         ; 0                 ; 0       ;
; GSENSOR_INT[1]                                                                                           ;                   ;         ;
;      - spi_ee_config:u_spi_ee_config|clear_status~0                                                      ; 0                 ; 6       ;
; KEY[0]                                                                                                   ;                   ;         ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|cc_C                     ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][0]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][0]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][0]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][0]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][0]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][0]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][0]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|state.execute_state      ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|state.mem_state          ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|state.write_back_state   ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|oRST                                                                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|state.decode_state       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|GPR_r2[7]~2              ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[11]                   ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[10]                   ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[9]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[8]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[7]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[6]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[4]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[5]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[1]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[2]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[3]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[0]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|state.fetch_state        ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][2]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][2]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][2]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][2]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][2]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][2]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][2]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][1]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][1]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][1]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][1]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][1]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][1]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][1]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][3]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][3]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][3]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][3]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][3]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][3]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][3]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][7]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][7]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][7]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][7]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][7]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][7]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][7]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][4]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][4]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][4]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][4]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][4]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][4]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][4]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][5]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][5]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][5]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][5]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][5]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][5]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][5]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[2][6]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[6][6]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[5][6]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[4][6]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[7][6]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[1][6]       ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:GPR[3][6]       ; 0                 ; 6       ;
;      - vga_interface:VGA|process_6~0                                                                     ; 0                 ; 6       ;
;      - vga_interface:VGA|Game_st~16                                                                      ; 0                 ; 6       ;
;      - vga_interface:VGA|Game_st~17                                                                      ; 0                 ; 6       ;
;      - vga_interface:VGA|Game_st~18                                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[20]                                                                ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:write_data[7]~0 ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|cc_Z                     ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[11]            ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[10]            ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[9]             ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[8]             ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[5]             ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[1]             ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[2]             ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[3]             ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|stack_top[0]             ; 0                 ; 6       ;
;      - vga_interface:VGA|count[31]~0                                                                     ; 0                 ; 6       ;
;      - vga_interface:VGA|Game_st~19                                                                      ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[19]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[18]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[17]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[16]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[15]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[14]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[13]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[12]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[11]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[10]                                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[9]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[8]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[7]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[6]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[5]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[4]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[3]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[2]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[0]                                                                 ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[1]                                                                 ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|SP[2]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|SP[1]                    ; 0                 ; 6       ;
;      - gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|SP[0]                    ; 0                 ; 6       ;
;      - vga_interface:VGA|nx_Game_st~15                                                                   ; 0                 ; 6       ;
; KEY[1]                                                                                                   ;                   ;         ;
;      - gumnut_controller:u_gumnut_controller|btn_temp[0]~0                                               ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                            ; PIN_B8             ; 118     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                     ; PIN_P11            ; 2376    ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; MAX10_CLK1_50                                                                                     ; PIN_P11            ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|accel_in~0                                                  ; LCCOMB_X51_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|accel_out~0                                                 ; LCCOMB_X51_Y35_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3411     ; LCCOMB_X56_Y43_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3413     ; LCCOMB_X64_Y42_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3415     ; LCCOMB_X55_Y43_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3417     ; LCCOMB_X63_Y37_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3419     ; LCCOMB_X56_Y36_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3420     ; LCCOMB_X52_Y40_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3421     ; LCCOMB_X52_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3422     ; LCCOMB_X57_Y31_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3424     ; LCCOMB_X50_Y39_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3425     ; LCCOMB_X57_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3426     ; LCCOMB_X52_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3427     ; LCCOMB_X69_Y35_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3429     ; LCCOMB_X61_Y37_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3430     ; LCCOMB_X54_Y40_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3431     ; LCCOMB_X52_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3432     ; LCCOMB_X62_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3434     ; LCCOMB_X57_Y37_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3435     ; LCCOMB_X62_Y40_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3436     ; LCCOMB_X58_Y41_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3437     ; LCCOMB_X62_Y38_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3439     ; LCCOMB_X55_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3440     ; LCCOMB_X62_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3441     ; LCCOMB_X56_Y42_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3442     ; LCCOMB_X58_Y34_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3444     ; LCCOMB_X61_Y36_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3445     ; LCCOMB_X51_Y31_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3446     ; LCCOMB_X61_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3447     ; LCCOMB_X59_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3449     ; LCCOMB_X71_Y35_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3450     ; LCCOMB_X57_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3451     ; LCCOMB_X57_Y41_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3452     ; LCCOMB_X58_Y34_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3454     ; LCCOMB_X54_Y32_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3455     ; LCCOMB_X54_Y39_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3456     ; LCCOMB_X56_Y42_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3457     ; LCCOMB_X52_Y32_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3459     ; LCCOMB_X58_Y32_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3460     ; LCCOMB_X64_Y42_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3461     ; LCCOMB_X63_Y39_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3462     ; LCCOMB_X61_Y37_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3464     ; LCCOMB_X54_Y32_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3465     ; LCCOMB_X54_Y39_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3466     ; LCCOMB_X56_Y39_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3467     ; LCCOMB_X56_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3469     ; LCCOMB_X64_Y34_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3470     ; LCCOMB_X58_Y38_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3471     ; LCCOMB_X58_Y38_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3472     ; LCCOMB_X62_Y37_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3474     ; LCCOMB_X52_Y40_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3475     ; LCCOMB_X51_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3476     ; LCCOMB_X50_Y39_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3477     ; LCCOMB_X55_Y41_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3479     ; LCCOMB_X65_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3480     ; LCCOMB_X67_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3481     ; LCCOMB_X63_Y39_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3482     ; LCCOMB_X65_Y38_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3484     ; LCCOMB_X51_Y31_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3485     ; LCCOMB_X56_Y43_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3486     ; LCCOMB_X57_Y42_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3487     ; LCCOMB_X57_Y38_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3489     ; LCCOMB_X63_Y37_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3490     ; LCCOMB_X65_Y31_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3491     ; LCCOMB_X63_Y37_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3492     ; LCCOMB_X63_Y37_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3494     ; LCCOMB_X69_Y39_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3496     ; LCCOMB_X65_Y30_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3497     ; LCCOMB_X70_Y38_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3498     ; LCCOMB_X64_Y35_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3500     ; LCCOMB_X58_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3502     ; LCCOMB_X67_Y38_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3503     ; LCCOMB_X70_Y40_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3504     ; LCCOMB_X65_Y33_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3505     ; LCCOMB_X66_Y41_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3506     ; LCCOMB_X65_Y37_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3507     ; LCCOMB_X70_Y40_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3508     ; LCCOMB_X63_Y31_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3509     ; LCCOMB_X67_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3510     ; LCCOMB_X69_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3511     ; LCCOMB_X69_Y41_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3512     ; LCCOMB_X65_Y34_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3513     ; LCCOMB_X62_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3514     ; LCCOMB_X66_Y36_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3515     ; LCCOMB_X66_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3516     ; LCCOMB_X60_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3517     ; LCCOMB_X69_Y39_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3518     ; LCCOMB_X70_Y39_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3519     ; LCCOMB_X54_Y42_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3520     ; LCCOMB_X69_Y42_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3521     ; LCCOMB_X60_Y41_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3522     ; LCCOMB_X54_Y41_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3523     ; LCCOMB_X65_Y42_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3524     ; LCCOMB_X62_Y42_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3525     ; LCCOMB_X63_Y35_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3526     ; LCCOMB_X67_Y35_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3527     ; LCCOMB_X67_Y32_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3528     ; LCCOMB_X67_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3529     ; LCCOMB_X59_Y41_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3530     ; LCCOMB_X64_Y31_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3531     ; LCCOMB_X66_Y41_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3532     ; LCCOMB_X69_Y40_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3533     ; LCCOMB_X65_Y30_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3534     ; LCCOMB_X67_Y38_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3535     ; LCCOMB_X69_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3536     ; LCCOMB_X67_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3537     ; LCCOMB_X67_Y36_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3538     ; LCCOMB_X58_Y43_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3539     ; LCCOMB_X59_Y41_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3540     ; LCCOMB_X69_Y40_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3541     ; LCCOMB_X69_Y38_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3542     ; LCCOMB_X63_Y35_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3543     ; LCCOMB_X67_Y43_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3544     ; LCCOMB_X67_Y38_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3545     ; LCCOMB_X62_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3546     ; LCCOMB_X60_Y40_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3547     ; LCCOMB_X57_Y34_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3548     ; LCCOMB_X62_Y35_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3549     ; LCCOMB_X69_Y41_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3550     ; LCCOMB_X54_Y33_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3551     ; LCCOMB_X54_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3552     ; LCCOMB_X69_Y35_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3553     ; LCCOMB_X54_Y41_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3554     ; LCCOMB_X59_Y33_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3555     ; LCCOMB_X54_Y36_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3556     ; LCCOMB_X65_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3557     ; LCCOMB_X65_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3558     ; LCCOMB_X71_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3559     ; LCCOMB_X70_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3560     ; LCCOMB_X65_Y34_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3562     ; LCCOMB_X60_Y42_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3564     ; LCCOMB_X60_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3566     ; LCCOMB_X57_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3568     ; LCCOMB_X62_Y34_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3569     ; LCCOMB_X60_Y39_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3570     ; LCCOMB_X63_Y32_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3571     ; LCCOMB_X60_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3572     ; LCCOMB_X63_Y34_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3573     ; LCCOMB_X60_Y39_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3574     ; LCCOMB_X59_Y34_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3575     ; LCCOMB_X59_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3576     ; LCCOMB_X63_Y30_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3577     ; LCCOMB_X59_Y35_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3578     ; LCCOMB_X63_Y32_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3579     ; LCCOMB_X55_Y37_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3580     ; LCCOMB_X62_Y33_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3581     ; LCCOMB_X63_Y32_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3582     ; LCCOMB_X63_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3583     ; LCCOMB_X63_Y32_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3584     ; LCCOMB_X65_Y36_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3585     ; LCCOMB_X65_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3586     ; LCCOMB_X54_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3587     ; LCCOMB_X55_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3588     ; LCCOMB_X66_Y35_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3589     ; LCCOMB_X59_Y37_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3590     ; LCCOMB_X50_Y35_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3591     ; LCCOMB_X55_Y35_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3592     ; LCCOMB_X66_Y35_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3593     ; LCCOMB_X71_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3594     ; LCCOMB_X61_Y32_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3595     ; LCCOMB_X55_Y36_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3596     ; LCCOMB_X69_Y35_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3597     ; LCCOMB_X57_Y39_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3598     ; LCCOMB_X67_Y32_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3599     ; LCCOMB_X58_Y40_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3600     ; LCCOMB_X58_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3601     ; LCCOMB_X64_Y37_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3602     ; LCCOMB_X63_Y37_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3603     ; LCCOMB_X64_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3604     ; LCCOMB_X64_Y30_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3605     ; LCCOMB_X60_Y41_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3606     ; LCCOMB_X63_Y33_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3607     ; LCCOMB_X61_Y37_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3608     ; LCCOMB_X64_Y30_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3609     ; LCCOMB_X57_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3610     ; LCCOMB_X59_Y33_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3611     ; LCCOMB_X59_Y35_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3612     ; LCCOMB_X62_Y33_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3613     ; LCCOMB_X65_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3614     ; LCCOMB_X66_Y34_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3615     ; LCCOMB_X64_Y38_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3616     ; LCCOMB_X70_Y34_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3617     ; LCCOMB_X64_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3618     ; LCCOMB_X62_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3619     ; LCCOMB_X62_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3620     ; LCCOMB_X63_Y36_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3621     ; LCCOMB_X66_Y31_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3622     ; LCCOMB_X60_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3623     ; LCCOMB_X55_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3624     ; LCCOMB_X67_Y30_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3625     ; LCCOMB_X70_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3626     ; LCCOMB_X65_Y33_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3627     ; LCCOMB_X64_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3628     ; LCCOMB_X70_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3630     ; LCCOMB_X64_Y38_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3631     ; LCCOMB_X67_Y41_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3632     ; LCCOMB_X64_Y41_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3633     ; LCCOMB_X64_Y41_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3635     ; LCCOMB_X58_Y32_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3636     ; LCCOMB_X55_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3637     ; LCCOMB_X62_Y30_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3638     ; LCCOMB_X61_Y33_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3640     ; LCCOMB_X59_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3641     ; LCCOMB_X54_Y42_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3642     ; LCCOMB_X60_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3643     ; LCCOMB_X60_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3645     ; LCCOMB_X71_Y34_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3646     ; LCCOMB_X60_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3647     ; LCCOMB_X64_Y34_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3648     ; LCCOMB_X70_Y37_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3649     ; LCCOMB_X55_Y33_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3650     ; LCCOMB_X63_Y31_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3651     ; LCCOMB_X57_Y33_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3652     ; LCCOMB_X57_Y32_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3653     ; LCCOMB_X55_Y34_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3654     ; LCCOMB_X56_Y38_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3655     ; LCCOMB_X51_Y36_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3656     ; LCCOMB_X51_Y36_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3657     ; LCCOMB_X60_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3658     ; LCCOMB_X56_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3659     ; LCCOMB_X52_Y37_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3660     ; LCCOMB_X57_Y32_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3661     ; LCCOMB_X50_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3662     ; LCCOMB_X56_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3663     ; LCCOMB_X56_Y33_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3664     ; LCCOMB_X54_Y37_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3665     ; LCCOMB_X56_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3666     ; LCCOMB_X60_Y32_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3667     ; LCCOMB_X59_Y32_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3668     ; LCCOMB_X60_Y33_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3669     ; LCCOMB_X58_Y42_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3670     ; LCCOMB_X67_Y38_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3671     ; LCCOMB_X57_Y40_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3672     ; LCCOMB_X56_Y40_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3673     ; LCCOMB_X59_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3674     ; LCCOMB_X52_Y38_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3675     ; LCCOMB_X51_Y38_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3676     ; LCCOMB_X51_Y38_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3677     ; LCCOMB_X71_Y40_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3678     ; LCCOMB_X64_Y31_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3679     ; LCCOMB_X64_Y34_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3680     ; LCCOMB_X60_Y33_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3681     ; LCCOMB_X60_Y40_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3682     ; LCCOMB_X58_Y39_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3683     ; LCCOMB_X55_Y37_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3684     ; LCCOMB_X60_Y35_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3685     ; LCCOMB_X60_Y31_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3686     ; LCCOMB_X59_Y31_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3687     ; LCCOMB_X57_Y33_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3688     ; LCCOMB_X65_Y31_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3689     ; LCCOMB_X52_Y39_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3690     ; LCCOMB_X56_Y31_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3691     ; LCCOMB_X51_Y37_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3692     ; LCCOMB_X61_Y34_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3693     ; LCCOMB_X55_Y37_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3694     ; LCCOMB_X63_Y37_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3695     ; LCCOMB_X60_Y37_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|data_mem:core_data_mem|DMem~3696     ; LCCOMB_X63_Y37_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|GPR_r2[7]~2              ; LCCOMB_X66_Y44_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|PC[2]~5                  ; LCCOMB_X60_Y47_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|SP[0]~0                  ; LCCOMB_X59_Y47_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|\GPR_mem:write_data[7]~1 ; LCCOMB_X62_Y45_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|cc_Z~0                   ; LCCOMB_X63_Y42_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|data_cyc_o~0             ; LCCOMB_X51_Y35_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|data_reg~1               ; LCCOMB_X60_Y43_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|data_we_o                ; LCCOMB_X51_Y35_N16 ; 264     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|port_reg~0               ; LCCOMB_X51_Y35_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|state.execute_state      ; FF_X62_Y45_N1      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|gumnut_with_mem:gumnut|gumnut:core|state.fetch_state        ; FF_X60_Y43_N15     ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|score_disp~5                                                ; LCCOMB_X58_Y41_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gumnut_controller:u_gumnut_controller|score_in~2                                                  ; LCCOMB_X49_Y34_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_delay:u_reset_delay|cont[20]                                                                ; FF_X46_Y36_N23     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_delay:u_reset_delay|oRST                                                                    ; FF_X46_Y36_N29     ; 39      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|low_byte_data[7]~0                                                  ; LCCOMB_X49_Y29_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|oDATA_H[4]~0                                                        ; LCCOMB_X49_Y29_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|p2s_data[12]~13                                                     ; LCCOMB_X49_Y29_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|p2s_data[6]~16                                                      ; LCCOMB_X50_Y29_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                              ; LCCOMB_X49_Y28_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|SPI_SDIO~1                          ; LCCOMB_X50_Y28_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[6]~0                      ; LCCOMB_X50_Y29_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_go                                                              ; FF_X51_Y28_N25     ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0]          ; PLL_1              ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; vga_interface:VGA|Game_st~17                                                                      ; LCCOMB_X18_Y24_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|Hactive                                                                         ; FF_X16_Y20_N9      ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|Hsync                                                                           ; FF_X34_Y17_N11     ; 12      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|Hsync                                                                           ; FF_X34_Y17_N11     ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; vga_interface:VGA|Selector0~0                                                                     ; LCCOMB_X26_Y16_N10 ; 3       ; Latch enable               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; vga_interface:VGA|Vactive                                                                         ; FF_X17_Y13_N3      ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|\update_shapes:bala.y[13]~0                                                     ; LCCOMB_X41_Y18_N4  ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|\update_shapes:player_sombrerito.x[8]~1                                         ; LCCOMB_X45_Y12_N28 ; 62      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|aliens_killed_var~5                                                             ; LCCOMB_X61_Y16_N16 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|bala~52                                                                         ; LCCOMB_X41_Y18_N30 ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|clk_vga                                                                         ; FF_X34_Y17_N9      ; 14      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|clk_vga                                                                         ; FF_X34_Y17_N9      ; 43      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; vga_interface:VGA|count[31]~0                                                                     ; LCCOMB_X18_Y25_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|draw_clk                                                                        ; FF_X36_Y21_N21     ; 1410    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|draw_clk                                                                        ; FF_X36_Y21_N21     ; 69      ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; vga_interface:VGA|nx_Game_st~15                                                                   ; LCCOMB_X18_Y24_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|playing                                                                         ; FF_X43_Y24_N31     ; 954     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|process_6~0                                                                     ; LCCOMB_X18_Y24_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1244                                                            ; LCCOMB_X51_Y11_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1279                                                            ; LCCOMB_X35_Y7_N14  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1313                                                            ; LCCOMB_X27_Y12_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1346                                                            ; LCCOMB_X25_Y22_N2  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1381                                                            ; LCCOMB_X22_Y19_N24 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1413                                                            ; LCCOMB_X41_Y23_N8  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1415                                                            ; LCCOMB_X47_Y26_N30 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1416                                                            ; LCCOMB_X46_Y25_N16 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1418                                                            ; LCCOMB_X20_Y15_N8  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1420                                                            ; LCCOMB_X34_Y6_N18  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1422                                                            ; LCCOMB_X30_Y17_N8  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1423                                                            ; LCCOMB_X27_Y18_N30 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1425                                                            ; LCCOMB_X26_Y12_N18 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1427                                                            ; LCCOMB_X23_Y18_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1428                                                            ; LCCOMB_X36_Y21_N16 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1429                                                            ; LCCOMB_X27_Y8_N24  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1431                                                            ; LCCOMB_X44_Y28_N16 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1433                                                            ; LCCOMB_X49_Y8_N18  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1436                                                            ; LCCOMB_X38_Y28_N4  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1437                                                            ; LCCOMB_X39_Y32_N22 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1438                                                            ; LCCOMB_X44_Y22_N4  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1439                                                            ; LCCOMB_X50_Y14_N26 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1440                                                            ; LCCOMB_X54_Y26_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1441                                                            ; LCCOMB_X40_Y8_N18  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1443                                                            ; LCCOMB_X58_Y18_N26 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1444                                                            ; LCCOMB_X25_Y27_N18 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1446                                                            ; LCCOMB_X22_Y16_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1448                                                            ; LCCOMB_X31_Y14_N18 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1450                                                            ; LCCOMB_X44_Y21_N30 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1451                                                            ; LCCOMB_X32_Y19_N10 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1452                                                            ; LCCOMB_X20_Y24_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1454                                                            ; LCCOMB_X37_Y20_N6  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~1456                                                            ; LCCOMB_X50_Y16_N6  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~255                                                             ; LCCOMB_X51_Y19_N18 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~455                                                             ; LCCOMB_X40_Y18_N2  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~585                                                             ; LCCOMB_X30_Y30_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~620                                                             ; LCCOMB_X40_Y18_N14 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~654                                                             ; LCCOMB_X35_Y20_N6  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~689                                                             ; LCCOMB_X44_Y23_N30 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_interface:VGA|shape_array_var~724                                                             ; LCCOMB_X42_Y16_N26 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                            ; PIN_P11            ; 2376    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 67      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; vga_interface:VGA|Hsync                                                                  ; FF_X34_Y17_N11     ; 12      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; vga_interface:VGA|Selector0~0                                                            ; LCCOMB_X26_Y16_N10 ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; vga_interface:VGA|clk_vga                                                                ; FF_X34_Y17_N9      ; 43      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; vga_interface:VGA|draw_clk                                                               ; FF_X36_Y21_N21     ; 69      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------+
; Non-Global High Fan-Out Signals               ;
+-------------------------------------+---------+
; Name                                ; Fan-Out ;
+-------------------------------------+---------+
; vga_interface:VGA|reset             ; 1940    ;
; vga_interface:VGA|draw_clk          ; 1409    ;
; vga_interface:VGA|playing           ; 954     ;
; vga_interface:VGA|update_shapes~593 ; 917     ;
+-------------------------------------+---------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 23,341 / 148,641 ( 16 % ) ;
; C16 interconnects     ; 334 / 5,382 ( 6 % )       ;
; C4 interconnects      ; 13,375 / 106,704 ( 13 % ) ;
; Direct links          ; 3,951 / 148,641 ( 3 % )   ;
; Global clocks         ; 7 / 20 ( 35 % )           ;
; Local interconnects   ; 3,974 / 49,760 ( 8 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 413 / 5,406 ( 8 % )       ;
; R4 interconnects      ; 16,111 / 147,764 ( 11 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.09) ; Number of LABs  (Total = 1165) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 77                             ;
; 2                                           ; 39                             ;
; 3                                           ; 46                             ;
; 4                                           ; 22                             ;
; 5                                           ; 37                             ;
; 6                                           ; 14                             ;
; 7                                           ; 23                             ;
; 8                                           ; 11                             ;
; 9                                           ; 35                             ;
; 10                                          ; 26                             ;
; 11                                          ; 36                             ;
; 12                                          ; 39                             ;
; 13                                          ; 50                             ;
; 14                                          ; 83                             ;
; 15                                          ; 98                             ;
; 16                                          ; 529                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.81) ; Number of LABs  (Total = 1165) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 20                             ;
; 1 Clock                            ; 534                            ;
; 1 Clock enable                     ; 304                            ;
; 1 Sync. clear                      ; 4                              ;
; 1 Sync. load                       ; 13                             ;
; 2 Clock enables                    ; 69                             ;
; 2 Clocks                           ; 4                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 14.85) ; Number of LABs  (Total = 1165) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 68                             ;
; 2                                            ; 46                             ;
; 3                                            ; 39                             ;
; 4                                            ; 45                             ;
; 5                                            ; 43                             ;
; 6                                            ; 29                             ;
; 7                                            ; 35                             ;
; 8                                            ; 31                             ;
; 9                                            ; 22                             ;
; 10                                           ; 13                             ;
; 11                                           ; 11                             ;
; 12                                           ; 16                             ;
; 13                                           ; 17                             ;
; 14                                           ; 23                             ;
; 15                                           ; 88                             ;
; 16                                           ; 273                            ;
; 17                                           ; 24                             ;
; 18                                           ; 23                             ;
; 19                                           ; 13                             ;
; 20                                           ; 19                             ;
; 21                                           ; 17                             ;
; 22                                           ; 24                             ;
; 23                                           ; 12                             ;
; 24                                           ; 16                             ;
; 25                                           ; 13                             ;
; 26                                           ; 29                             ;
; 27                                           ; 50                             ;
; 28                                           ; 35                             ;
; 29                                           ; 52                             ;
; 30                                           ; 17                             ;
; 31                                           ; 7                              ;
; 32                                           ; 14                             ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.37) ; Number of LABs  (Total = 1165) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 2                              ;
; 1                                                ; 168                            ;
; 2                                                ; 67                             ;
; 3                                                ; 71                             ;
; 4                                                ; 57                             ;
; 5                                                ; 25                             ;
; 6                                                ; 21                             ;
; 7                                                ; 35                             ;
; 8                                                ; 29                             ;
; 9                                                ; 40                             ;
; 10                                               ; 34                             ;
; 11                                               ; 39                             ;
; 12                                               ; 53                             ;
; 13                                               ; 74                             ;
; 14                                               ; 34                             ;
; 15                                               ; 91                             ;
; 16                                               ; 231                            ;
; 17                                               ; 7                              ;
; 18                                               ; 4                              ;
; 19                                               ; 0                              ;
; 20                                               ; 0                              ;
; 21                                               ; 1                              ;
; 22                                               ; 0                              ;
; 23                                               ; 0                              ;
; 24                                               ; 2                              ;
; 25                                               ; 39                             ;
; 26                                               ; 1                              ;
; 27                                               ; 37                             ;
; 28                                               ; 2                              ;
; 29                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 19.45) ; Number of LABs  (Total = 1165) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 15                             ;
; 3                                            ; 18                             ;
; 4                                            ; 46                             ;
; 5                                            ; 12                             ;
; 6                                            ; 18                             ;
; 7                                            ; 22                             ;
; 8                                            ; 23                             ;
; 9                                            ; 17                             ;
; 10                                           ; 23                             ;
; 11                                           ; 15                             ;
; 12                                           ; 20                             ;
; 13                                           ; 17                             ;
; 14                                           ; 25                             ;
; 15                                           ; 27                             ;
; 16                                           ; 70                             ;
; 17                                           ; 124                            ;
; 18                                           ; 159                            ;
; 19                                           ; 26                             ;
; 20                                           ; 35                             ;
; 21                                           ; 22                             ;
; 22                                           ; 22                             ;
; 23                                           ; 24                             ;
; 24                                           ; 25                             ;
; 25                                           ; 31                             ;
; 26                                           ; 22                             ;
; 27                                           ; 30                             ;
; 28                                           ; 37                             ;
; 29                                           ; 22                             ;
; 30                                           ; 24                             ;
; 31                                           ; 102                            ;
; 32                                           ; 23                             ;
; 33                                           ; 28                             ;
; 34                                           ; 20                             ;
; 35                                           ; 9                              ;
; 36                                           ; 5                              ;
; 37                                           ; 5                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 117          ; 0            ; 117          ; 0            ; 0            ; 137       ; 117          ; 0            ; 137       ; 137       ; 0            ; 1            ; 0            ; 0            ; 52           ; 0            ; 1            ; 52           ; 0            ; 0            ; 34           ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 137       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 20           ; 137          ; 20           ; 137          ; 137          ; 0         ; 20           ; 137          ; 0         ; 0         ; 137          ; 136          ; 137          ; 137          ; 85           ; 137          ; 136          ; 85           ; 137          ; 137          ; 103          ; 136          ; 137          ; 137          ; 137          ; 137          ; 137          ; 0         ; 137          ; 137          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_CLK_10         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_CS_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEFT_SIGNAL        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIGHT_SIGNAL       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SHOOT_SIGNAL       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_MOVEMENT[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_MOVEMENT[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_MOVEMENT[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_MOVEMENT[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_MOVEMENT[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_MOVEMENT[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_MOVEMENT[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_MOVEMENT[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SHOOT_SIGNAL_OUT   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEAD_ALIENS[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEAD_ALIENS[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEAD_ALIENS[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEAD_ALIENS[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEAD_ALIENS[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEAD_ALIENS[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEAD_ALIENS[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEAD_ALIENS[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDO        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDI        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                              ;
+-----------------+--------------------------------------+-------------------+
; Source Register ; Destination Register                 ; Delay Added in ns ;
+-----------------+--------------------------------------+-------------------+
; MAX10_CLK1_50   ; vga_interface:VGA|Game_st.Playing_st ; 0.277             ;
+-----------------+--------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "gsensor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/db/spi_pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 200 degrees (277778 ps) for spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/db/spi_pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 120 degrees (166667 ps) for spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/db/spi_pll_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 20 pins of 137 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 3 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'DE10_LITE_GSensor.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_spi_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -phase 200.00 -duty_cycle 50.00 -name {u_spi_pll|altpll_component|auto_generated|pll1|clk[0]} {u_spi_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u_spi_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -phase 120.00 -duty_cycle 50.00 -name {u_spi_pll|altpll_component|auto_generated|pll1|clk[1]} {u_spi_pll|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: vga_interface:VGA|draw_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_interface:VGA|\update_shapes:aliens_killed_var[0] is being clocked by vga_interface:VGA|draw_clk
Warning (332060): Node: vga_interface:VGA|clk_vga was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_interface:VGA|draw_clk is being clocked by vga_interface:VGA|clk_vga
Warning (332060): Node: vga_interface:VGA|Hsync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_interface:VGA|Vactive is being clocked by vga_interface:VGA|Hsync
Warning (332060): Node: vga_interface:VGA|Game_st.Playing_st was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch vga_interface:VGA|G_var[0] is being clocked by vga_interface:VGA|Game_st.Playing_st
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111):  500.000 u_spi_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  500.000 u_spi_pll|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 38
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_interface:VGA|Game_st.Playing_st File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 95
        Info (176357): Destination node vga_interface:VGA|clk_vga File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 31
Info (176353): Automatically promoted node spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/db/spi_pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node spi_pll:u_spi_pll|altpll:altpll_component|spi_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/db/spi_pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node vga_interface:VGA|draw_clk  File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_interface:VGA|shape_array[42].draw_shape File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[0] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[1] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[2] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[3] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[4] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[5] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[6] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[7] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176357): Destination node vga_interface:VGA|shape_array[42].y[8] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 91
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vga_interface:VGA|clk_vga  File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 31
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_interface:VGA|Hsync File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 118
        Info (176357): Destination node vga_interface:VGA|h_line_count[0] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176357): Destination node vga_interface:VGA|h_line_count[1] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176357): Destination node vga_interface:VGA|h_line_count[2] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176357): Destination node vga_interface:VGA|h_line_count[3] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176357): Destination node vga_interface:VGA|h_line_count[4] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176357): Destination node vga_interface:VGA|h_line_count[5] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176357): Destination node vga_interface:VGA|h_line_count[6] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176357): Destination node vga_interface:VGA|h_line_count[7] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176357): Destination node vga_interface:VGA|h_line_count[8] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 327
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vga_interface:VGA|Hsync  File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 118
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_interface:VGA|v_line_count[3] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|v_line_count[2] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|v_line_count[1] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|v_line_count[0] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|v_line_count[4] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|v_line_count[5] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|v_line_count[6] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|v_line_count[7] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|v_line_count[8] File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 320
        Info (176357): Destination node vga_interface:VGA|Hsync~2 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 118
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vga_interface:VGA|Selector0~0  File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/vga_interface.vhd Line: 336
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.0V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.0-V LVTTL.
    Info (176211): Number of I/O pins in group: 19 (unused VREF, 3.3V VCCIO, 0 input, 19 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 30 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 48% of the available device resources in the region that extends from location X56_Y33 to location X66_Y43
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 4.55 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (169177): 52 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADC_CLK_10 uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 37
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at N14 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 39
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 64
    Info (169178): Pin GSENSOR_INT[2] uses I/O standard 3.3-V LVTTL at Y13 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 75
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at Y21 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at Y20 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AA22 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AA21 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at Y22 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at W22 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at W20 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at V21 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at P21 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at J22 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at H21 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at H22 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at G22 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at G20 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at G19 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F22 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169178): Pin GSENSOR_SDO uses I/O standard 3.3-V LVTTL at V12 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 78
    Info (169178): Pin ARDUINO_IO[0] uses I/O standard 3.3-V LVTTL at AB5 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[1] uses I/O standard 3.3-V LVTTL at AB6 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[2] uses I/O standard 3.3-V LVTTL at AB7 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[3] uses I/O standard 3.3-V LVTTL at AB8 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[4] uses I/O standard 3.3-V LVTTL at AB9 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[5] uses I/O standard 3.3-V LVTTL at Y10 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[6] uses I/O standard 3.3-V LVTTL at AA11 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[7] uses I/O standard 3.3-V LVTTL at AA12 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[8] uses I/O standard 3.3-V LVTTL at AB17 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[9] uses I/O standard 3.3-V LVTTL at AA17 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[10] uses I/O standard 3.3-V LVTTL at AB19 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[11] uses I/O standard 3.3-V LVTTL at AA19 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[12] uses I/O standard 3.3-V LVTTL at Y19 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[13] uses I/O standard 3.3-V LVTTL at AB20 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[14] uses I/O standard 3.3-V LVTTL at AB21 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_IO[15] uses I/O standard 3.3-V LVTTL at AA20 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169178): Pin ARDUINO_RESET_N uses I/O standard 3.3-V LVTTL at F16 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 82
    Info (169178): Pin GSENSOR_SDI uses I/O standard 3.3-V LVTTL at V11 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 77
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 38
    Info (169178): Pin GSENSOR_INT[1] uses I/O standard 3.3-V LVTTL at Y14 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 75
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at B8 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 58
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at A7 File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 58
Warning (169064): Following 34 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 51
    Info (169065): Pin GSENSOR_SDO has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 78
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[2] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[3] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[6] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[7] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[10] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[11] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[13] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[14] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_IO[15] has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 81
    Info (169065): Pin ARDUINO_RESET_N has a permanently disabled output enable File: C:/Users/iandu/Documents/vhdlequipo4/evidencia/DE10_LITE_GSensor.v Line: 82
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/Users/iandu/Documents/vhdlequipo4/evidencia/output_files/gsensor.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 6757 megabytes
    Info: Processing ended: Tue Mar 15 22:02:16 2022
    Info: Elapsed time: 00:01:01
    Info: Total CPU time (on all processors): 00:02:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/iandu/Documents/vhdlequipo4/evidencia/output_files/gsensor.fit.smsg.


