---
layout:     post
title:      UART介绍与通信例程
subtitle:   
date:       2019-06-20
author:     yzmb2411
header-img: 
catalog: 	 true
tags:
    - FPGA
    - 无线通信 
---

通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，通常称作UART，是一种异步收发传输器，是电脑硬件的一部分。它将要传输的资料在串行通信与并行通信之间加以转换。作为把并行输入信号转成串行输出信号的芯片，UART通常被集成于其他通讯接口的连结上。

UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用于主机与辅助设备通信，如汽车音响与外接AP之间的通信，与PC机通信包括与监控调试器和其它器件，如EEPROM通信。

计算机内部采用并行数据，不能直接把数据发到Modem(调制解调器)，必须经过UART整理才能进行异步传输，其过程为：CPU先把准备写入串行设备的数据放到UART的寄存器（临时内存块）中，再通过FIFO（First Input First Output，先入先出队列）传送到串行设备，若是没有FIFO，信息将变得杂乱无章，不可能传送到Modem。

UART工作原理是将传输数据的每个字符一位接一位地传输。

其中各位的意义如下：

 - 起始位：先发出一个逻辑”0”的信号，表示传输字符的开始。
 
 - 资料位：紧接着起始位之后。资料位的个数可以是4、5、6、7、8等，构成一个字符。通常采用ASCII码。从最低位开始传送，靠时钟定位。
 
 - 奇偶校验位：资料位加上这一位后，使得“1”的位数应为偶数(偶校验)或奇数(奇校验)，以此来校验资料传送的正确性。
 
 - 停止位：它是一个字符数据的结束标志。可以是1位、1.5位、2位的高电平。 由于数据是在传输线上定时的，并且每一个设备有其自己的时钟，很可能在通信中两台设备间出现了小小的不同步。因此停止位不仅仅是表示传输的结束，并且提供计算机校正时钟同步的机会。适用于停止位的位数越多，不同时钟同步的容忍程度越大，但是数据传输率同时也越慢。
 
 - 空闲位：处于逻辑“1”状态，表示当前线路上没有资料传送。
 
 - 波特率：是衡量资料传送速率的指标。表示每秒钟传送的符号数（symbol）。一个符号代表的信息量（比特数）与符号的阶数有关。例如资料传送速率为120字符/秒，传输使用256阶符号，每个符号代表8bit，则波特率就是120baud，比特率是120*8=960bit/s。这两者的概念很容易搞错。

在接收过程中，UART 从消息帧中去掉起始位和结束位，对进来的字节进行奇偶校验，并将数据字节从串行转换成并行。

UART传输时序如下图所示：

![image](https://wx2.sinaimg.cn/mw1024/ab20a024gy1g47mfer7pvj210m080diu.jpg)


## UART基本结构

 - (1)输出缓冲寄存器，它接收CPU从数据总线上送来的并行数据，并加以保存。
 
 - (2)输出移位寄存器，它接收从输出缓冲器送来的并行数据，以发送时钟的速率把数据逐位移出，即将并行数据转换为串行数据输出。
 
 - (3)输入移位寄存器，它以接收时钟的速率把出现在串行数据输入线上的数据逐位移入，当数据装满后，并行送往输入缓冲寄存器，即将串行数据转换成并行数据。
 
 - (4)输入缓冲寄存器，它从输入移位寄存器中接收并行数据，然后由CPU取走。
 
 - (5)控制寄存器，它接收CPU送来的控制字，由控制字的内容，决定通信时的传输方式以及数据格式等。例如采用异步方式还是同步方式，数据字符的位数，有无奇偶校验，是奇校验还是偶校验，停止位的位数等参数。
 
 - (6)状态寄存器。状态寄存器中存放着接口的各种状态信息，例如输出缓冲区是否空，输入字符是否准备好等。在通信过程中，当符合某种状态时，接口中的状态检测逻辑将状态寄存器的相应位置“1”，以便让CPU查询。
 
## 设计思想

 - 数据发送的思想是，当启动字节发送时，通过TxD先发起始位，然后发数据位和奇偶数校验位，最后再发停止位，发送过程由发送状态机控制，每次中断只发送1个位，经过若干个定时中断完成1个字节帧的发送。
 
 - 数据接收的思想是，当不在字节帧接收过程时，每次定时中断以3倍的波特率监视RxD的状态，当其连续3次采样电平依次为1、0、0时，就认为检测到了起始位，则开始启动一次字节帧接收，字节帧接收过程由接收状态机控制，每次中断只接收1个位，经过若干个定时中断完成1个字节帧的接收。
 
 - 为了提高串口的性能，在发送和接收上都实现了FIFO功能，提高通信的实时性。FIFO的长度可以进行自由定义，适应用户的不同需要。
 
 - 波特率的计算按照计算公式进行，在设置最高波特率时一定要考虑模拟串口程序代码的执行时间，该定时时间必须大于模拟串口的程序的规定时间。单片机的执行速度越快，则可以实现更高的串口通讯速度。

## 工作原理

 - 发送数据过程：空闲状态，线路处于高电平；当收到发送指令后，拉低线路的一个数据位的时间T，接着数据按低位到高位依次发送，数据发送完毕后，接着发送奇偶校验位和停止位，一帧数据发送完成。
 
 - 数据接收过程：空闲状态，线路处于高电平；当检测到线路的下降沿（高电平变为低电平）时说明线路有数据传输，按照约定的波特率从低位到高位接收数据，数据接收完毕后，接着接收并比较奇偶校验位是否正确，如果正确则通知后续设备接收数据或存入缓冲。
 
由于UART是异步传输，没有传输同步时钟，为了保证数据的正确性，UART采用16倍数据波特率的时钟进行采样。每个数据有16个时钟采样，取中间的采样值，以保证采样不会滑码或误码。一般UART一帧的数据位数为8，这样即使每个数据有一个时钟的误差，接收端也能正确地采样到数据。

UART的接收数据时序为：当检测到数据的下降沿时，表明线路上有数据进行传输，这时计数器CNT开始计数，当计数器为0时，产生起始位，当计数器为16时，采样的值为第0位数据；当计数器的值为32时，采样的值为第1位数据，依次类推，进行后面6个数据的采样。如果需要进行奇偶校验，则当计数器的值为144时，采样的值即为奇偶位；当计数器的值为160时，发送停止位，当计数器的值为168时，采样的值为“1”表示停止位，数据接收完成。

## 数据收发

发送时，数据被写入发送FIFO。如果UART 被使能，则会按照预先设置好的参数（波特率、数据位、停止位、校验位等）开始发送数据，一直到发送FIFO 中没有数据。一旦向发送FIFO 写数据（如果FIFO 未空），UART 的忙标志位BUSY 就有效，并且在发送数据期间一直保持有效。BUSY 位仅在发送FIFO 为空，且已从移位寄存器发送最后一个字符，包括停止位时才变无效。即 UART 不再使能，它也可以指示忙状态。BUSY 位的相关库函数是UARTBusy( )在UART 接收器空闲时，如果数据输入变成“低电平”，即接收到了起始位，则接收计数器开始运行，并且数据在Baud16 的第8 个周期被采样。如果Rx 在Baud16 的第8 周期仍然为低电平，则起始位有效，否则会被认为是错误的起始位并将其忽略。如果起始位有效，则根据数据字符被编程的长度，在 Baud16 的每第 16 个周期（即一个位周期之后）对连续的数据位进行采样。如果奇偶校验模式使能，则还会检测奇偶校验位。最后，如果Rx 为高电平，则有效的停止位被确认，否则发生帧错误。当接收到一个完整的字符时，将数据存放在接收FIFO 中。

## FIFO 操作

FIFO 是“First-In First-Out”的缩写，意为“先进先出”，是一种常见的队列操作。 Stellaris 系列ARM 的UART 模块包含有2 个16 字节的FIFO：一个用于发送，另一个用于接收。可以将两个FIFO 分别配置为以不同深度触发中断。可供选择的配置包括：1/8、 1/4、1/2、3/4 和7/8 深度。例如，如果接收FIFO 选择1/4，则在UART 接收到4 个数据时产生接收中断。
  
发送FIFO的基本工作过程： 只要有数据填充到发送FIFO 里，就会立即启动发送过程。由于发送本身是个相对缓慢的过程，因此在发送的同时其它需要发送的数据还可以继续填充到发送 FIFO 里。当发送 FIFO 被填满时就不能再继续填充了，否则会造成数据丢失，此时只能等待。这个等待并不会很久，以9600 的波特率为例，等待出现一个空位的时间在1ms 上下。发送 FIFO 会按照填入数据的先后顺序把数据一个个发送出去，直到发送 FIFO 全空时为止。已发送完毕的数据会被自动清除，在发送FIFO 里同时会多出一个空位。

接收FIFO的基本工作过程： 当硬件逻辑接收到数据时，就会往接收FIFO 里填充接收到的数据。程序应当及时取走这些数据，数据被取走也是在接收FIFO 里被自动删除的过程，因此在接收 FIFO 里同时会多出一个空位。如果在接收 FIFO 里的数据未被及时取走而造成接收FIFO 已满，则以后再接收到数据时因无空位可以填充而造成数据丢失。

收发FIFO 主要是为了解决UART 收发中断过于频繁而导致CPU 效率不高的问题而引入的。在进行 UART 通信时，中断方式比轮询方式要简便且效率高。但是，如果没有收发 FIFO，则每收发一个数据都要中断处理一次，效率仍然不够高。如果有了收发FIFO，则可以在连续收发若干个数据（可多至14 个）后才产生一次中断然后一并处理，这就大大提高了收发效率。

完全不必要担心FIFO 机制可能带来的数据丢失或得不到及时处理的问题，因为它已经帮你想到了收发过程中存在的任何问题，只要在初始化配置UART 后，就可以放心收发了， FIFO 和中断例程会自动搞定一切。

UART发送器的功能是按照基本UART帧格式把需要输出的并行数据先转化为TXD信号后再串行输出；UART接收器用于将接收到的RXD串行信号转化为并行数据；波特率发生器功能是为能对输入RXD不断采样，并且确保接收器和发送器保持同步，就需要波特率发生器专门产生一个远高于波特率的本地时钟信号来实现。

本串口通信例程的功能主要演示 AX516 开发板的 uart 接收和发送的功能，在程序没有接收到 PC 机发来信息的时候,串口会不断的通过串口向 PC 机发送” Hello ALINXAX516” 的信息。当用户从 PC 机发送数据给 AX516/AX545 开发板，程序接收到数据后会把数据从串口发回给 PC,从而实现 Loopback 的功能。串口通信例程包含一个 TOP 程序 uart_test.v 和四个子程序，四个子程序分别为串口发送程序 uarttx.v，串口接收程序 uartrx.v,时钟产生程序 clkdiv.v 和串口发送控制程序 uartctrl.v

子程序和TOP如下：

## 1、时钟产生程序 clkdiv.v

产生 uart 接收和发送波特率为 9600bps 的时钟信号。

```verilog
// 产生一个波特率9600的16倍频的时钟，9600*16= 153600

// 相当于50MHz的326分频，50000000/153600=326

module clkdiv(clk50, clkout);
input clk50;              //系统时钟

output clkout;          //采样时钟输出

reg clkout;
reg [15:0] cnt;

//分频进程,对50Mhz的时钟326分频

always @(posedge clk50)   
begin
  if(cnt == 16'd162)
  begin
    clkout <= 1'b1;
    cnt <= cnt + 16'd1;
  end
  else if(cnt == 16'd325)
  begin
    clkout <= 1'b0;
    cnt <= 16'd0;
  end
  else
  begin
    cnt <= cnt + 16'd1;
  end
end
endmodule
```

程序对 50Mhz 的系统时钟进行分频，分频参数 326 计算如下：

这里产生的时钟 clkout 为波特率的 16 倍，假设数据的波特率为 p，则这里的时钟 clkout的频率为 16*p。以波特率 p 为 9600 为例，系统时钟为 50MHz，则分频系数为50000000/(16*9600) = 325.52，取整为 326。

clkout 时钟取 16 倍波特率的目的为了在 uart 接收的时候对每比特接收的数据有 16 个时钟采样，取中间的采样值，以保证采样不会滑码或误码

## 2、串口发送程序 uarttx.v

```verilog 
// 说明：16个clock发送一个bit,

module uarttx(clk, datain, wrsig, idle, tx);
input clk;                //UART时钟

input [7:0] datain;       //需要发送的数据

input wrsig;              //发送命令，上升沿有效

output idle;              //线路状态指示，高为线路忙，低为线路空闲

output tx;                //发送数据信号

reg idle, tx;
reg send;
reg wrsigbuf, wrsigrise;
reg presult;
reg[7:0] cnt;             //计数器

parameter paritymode = 1'b0;

//检测发送命令是否有效，判断wrsig的上升沿

always @(posedge clk)
begin
   wrsigbuf <= wrsig;
   wrsigrise <= (~wrsigbuf) & wrsig;
end

always @(posedge clk)
begin
  if (wrsigrise &&  (~idle))  //当发送命令有效且线路为空闲时，启动新的数据发送进程
  
  begin
     send <= 1'b1;
  end
  else if(cnt == 8'd168)      //一帧资料发送结束
  
  begin
     send <= 1'b0;
  end
end


//使用168个时钟发送一个数据（起始位、8位数据、奇偶校验位、停止位），每位占用16个时钟//


always @(posedge clk)
begin
  if(send == 1'b1)  begin
    case(cnt)                 //tx变低电平产生起始位，0~15个时钟为发送起始位
	
    8'd0: begin
         tx <= 1'b0;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd16: begin
         tx <= datain[0];    //发送数据位的低位bit0,占用第16~31个时钟
		 
         presult <= datain[0]^paritymode;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd32: begin
         tx <= datain[1];    //发送数据位的第2位bit1,占用第47~32个时钟
		 
         presult <= datain[1]^presult;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd48: begin
         tx <= datain[2];    //发送数据位的第3位bit2,占用第63~48个时钟
		 
         presult <= datain[2]^presult;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd64: begin
         tx <= datain[3];    //发送数据位的第4位bit3,占用第79~64个时钟
		 
         presult <= datain[3]^presult;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd80: begin 
         tx <= datain[4];   //发送数据位的第5位bit4,占用第95~80个时钟
		 
         presult <= datain[4]^presult;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd96: begin
         tx <= datain[5];    //发送数据位的第6位bit5,占用第111~96个时钟
		 
         presult <= datain[5]^presult;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd112: begin
         tx <= datain[6];    //发送数据位的第7位bit6,占用第127~112个时钟
		 
         presult <= datain[6]^presult;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd128: begin 
         tx <= datain[7];    //发送数据位的第8位bit7,占用第143~128个时钟
		 
         presult <= datain[7]^presult;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd144: begin
         tx <= presult;      //发送奇偶校验位，占用第159~144个时钟
		 
         presult <= datain[0]^paritymode;
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd160: begin
         tx <= 1'b1;         //发送停止位，占用第160~167个时钟 
		 
         idle <= 1'b1;
         cnt <= cnt + 8'd1;
    end
    8'd168: begin
         tx <= 1'b1;             
         idle <= 1'b0;       //一帧资料发送结束
		 
         cnt <= cnt + 8'd1;
    end
    default: begin
          cnt <= cnt + 8'd1;
    end
   endcase
  end
  else  begin
    tx <= 1'b1;
    cnt <= 8'd0;
    idle <= 1'b0;
  end
end
endmodule
```


发送数据过程：空闲状态，线路处于高电位；当收到发送数据指令后，拉低线路一个数据位的时间 T，接着数据按低位到高位依次发送，数据发送完毕后，接着发送奇偶校验位和停止位（停止位为高电位），一帧资料发送结束。

## 3、串口接收程序 uartrx.v

```verilog 
// 说明：          16个clock接收一个bit，16个时钟采样，取中间的采样值

module uartrx(clk, rx, dataout, rdsig, dataerror, frameerror);
input clk;             //采样时钟

input rx;              //UART数据输入

output dataout;        //接收数据输出

output rdsig;          //接收数据有效，高说明接收到一个字节

output dataerror;      //数据出错指示

output frameerror;     //帧出错指示


reg[7:0] dataout;
reg rdsig, dataerror;
reg frameerror;
reg [7:0] cnt;
reg rxbuf, rxfall, receive;
parameter paritymode = 1'b0;
reg presult, idle;

always @(posedge clk)   //检测线路rx的下降沿, 线路空闲的时候rx为高电平

begin
  rxbuf <= rx;
  rxfall <= rxbuf & (~rx);
end

always @(posedge clk)
begin
  if (rxfall && (~idle))  //检测到线路的下降沿并且原先线路为空闲，启动接收数据进程
  
  begin
    receive <= 1'b1;      //开始接收数据
	
  end
  else if(cnt == 8'd168)  //接收数据完成
  
  begin
   receive <= 1'b0;
  end
end


//使用176个时钟接收一个数据（起始位、8位数据、奇偶校验位、停止位），每位占用16个时钟//

always @(posedge clk)
begin
  if(receive == 1'b1)
  begin
   case (cnt)
   8'd0:                   //0~15个时钟为接收第一个比特，起始位
   
     begin
      idle <= 1'b1;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b0;
     end
   8'd24:                  //16~31个时钟为第1个bit数据，取中间第24个时钟的采样值
   
	begin
      idle <= 1'b1;
      dataout[0] <= rx;
      presult <= paritymode^rx;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b0;
     end
   8'd40:                 //47~32个时钟为第2个bit数据，取中间第40个时钟的采样值 
   
	begin
      idle <= 1'b1;
      dataout[1] <= rx;
      presult <= presult^rx;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b0;
     end
   8'd56:                 //63~48个时钟为第3个bit数据，取中间第56个时钟的采样值  
   
	begin
      idle <= 1'b1;
      dataout[2] <= rx;
      presult <= presult^rx;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b0;
     end
   8'd72:                //79~64个时钟为第4个bit数据，取中间第72个时钟的采样值  
   
	begin
      idle <= 1'b1;
      dataout[3] <= rx;
      presult <= presult^rx;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b0;
     end
   8'd88:               //95~80个时钟为第5个bit数据，取中间第88个时钟的采样值  
   
	begin
      idle <= 1'b1;
      dataout[4] <= rx;
      presult <= presult^rx;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b0;
     end
   8'd104:             //111~96个时钟为第6个bit数据，取中间第104个时钟的采样值 
   
	begin
      idle <= 1'b1;
      dataout[5] <= rx;
      presult <= presult^rx;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b0;
     end
   8'd120:             //127~112个时钟为第7个bit数据，取中间第120个时钟的采样值  
   
	begin
      idle <= 1'b1;
      dataout[6] <= rx;
      presult <= presult^rx;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b0;
     end
   8'd136:            //143~128个时钟为第8个bit数据，取中间第136个时钟的采样值 
   
	begin
      idle <= 1'b1;
      dataout[7] <= rx;
      presult <= presult^rx;
      cnt <= cnt + 8'd1;
      rdsig <= 1'b1;      //接收数据有效
	  
     end
   8'd152:            //159~144个时钟为接收奇偶校验位，取中间第152个时钟的采样值 
   
	begin
      idle <= 1'b1;
      if(presult == rx)
        dataerror <= 1'b0;
      else
        dataerror <= 1'b1;       //如果奇偶校验位不对，表示数据出错
		
      cnt <= cnt + 8'd1;
      rdsig <= 1'b1;             
      end
   8'd168:            //160~175个时钟为接收停止位，取中间第168个时钟的采样值 
   
     begin
     idle <= 1'b1;
     if(1'b1 == rx)
       frameerror <= 1'b0;
     else
       frameerror <= 1'b1;      //如果没有接收到停止位，表示帧出错
	   
     cnt <= cnt + 8'd1;
     rdsig <= 1'b1;
     end
   default:
     begin
      cnt <= cnt + 8'd1;
     end
   endcase
  end
  else
  begin
    cnt <= 8'd0;
    idle <= 1'b0;
    rdsig <= 1'b0;
  end
 end
endmodule
```


接收数据过程：空闲状态，线路处于高电位；当检测到线路的下降沿（线路电位由高电位变为低电位）时说明线路有数据传输，按照约定的波特率从低位到高位接收数据，数据接收完毕后，接着接收并比较奇偶校验位是否正确，如果正确则通知后续设备准备接收数据或存入缓存。

由于 UART 是异步传输，没有传输同步时钟。为了能保证数据传输的正确性，UART 采用16 倍数据波特率的时钟进行采样。每个数据有 16 个时钟采样，取中间的采样值，以保证采样不会滑码或误码。一般 UART 一帧的数据位数为 8，这样即使每个数据有一个时钟的误差，接收端也能正确地采样到数据

## 4、串口发送控制程序 uartctrl.v 

```verilog 
// 说明：          如果串口接收到数据，发送接收到的数据到串口，如果没有接收到数据，默认不断的发送

//                存储的字符串

module uartctrl(
      input                   clk,
		input                   rdsig,                //串口接收数据有效信号
		
		input      [7:0]        rxdata,               //串口接收数据
		
	   output                  wrsig,                //串口发送指示信号
	   
		output     [7:0]        dataout               //串口发送数据
		

);

reg [17:0] uart_wait;
reg [15:0] uart_cnt;
reg rx_data_valid;
reg [7:0] store [19:0];                        //存储发送字符

reg [2:0] uart_stat;                           //uart状态机

reg [8:0] k;                                   //用于指示发送的第几个数据

reg [7:0] dataout_reg;
reg data_sel;
reg wrsig_reg;

  
assign dataout = data_sel ?  dataout_reg : rxdata ; //发送数据选择：data_sel高，选择存储的字符串，data_sel：低，选择接收的数据

assign wrsig = data_sel ?  wrsig_reg : rdsig;       //发送请求选择：data_sel高，发送存储的字符串，data_sel：低，发送接收的数据



//存储串口要发送的字符串

always @(*)
begin     //定义发送的字符
	 store[0]<=72;                           //存储字符H
	 
	 store[1]<=101;                          //存储字符e
	 
	 store[2]<=108;                          //存储字符l
	 
	 store[3]<=108;                          //存储字符l
	 
	 store[4]<=111;                          //存储字符o 
	 
	 store[5]<=32;                           //存储字符空格
	 
	 store[6]<=65;                           //存储字符A
	 
	 store[7]<=76;                           //存储字符L
	 
	 store[8]<=73;                           //存储字符I
	 
	 store[9]<=78;                           //存储字符N
	 
	 store[10]<=88;                          //存储字符X
	 
	 store[11]<=32;                          //存储字符空格
	 
	 store[12]<=65;                          //存储字符A
	 
	 store[13]<=88;                          //存储字符X
	 
	 store[14]<=53;                          //存储字符5
	 
	 store[15]<=49;                          //存储字符1
	 
	 store[16]<=54;                          //存储字符6
	 
	 store[17]<=32;                          //存储字符空格
	 
	 store[18]<=10;                          //换行符
	 
	 store[19]<=13;                          //回车符
	 
  end 
  
//串口发送控制，每隔一段时间产生一个发送字符串的命令  

always @(negedge clk)
begin
  if(rdsig == 1'b1) begin   //如果串口有接收到数据，停止发送字符串   
  
		uart_wait <= 0;
		rx_data_valid <=1'b0;
  end
  else begin
    if (uart_wait ==18'h3ffff) begin                //等待一段时间(每隔一段时间发送字符串）,调整这参数可以改变发送字符串之间的时间间隔。
	
		uart_wait <= 0;
		rx_data_valid <=1'b1;	                      //等待时间结束，产生一个发送字符串有效信号脉冲
		
    end		
	 else begin
		uart_wait <= uart_wait+1'b1;
		rx_data_valid <=1'b0;
	 end
  end
end 
 

//串口发送字符串控制程序，依次发送存储的字符串//
	
always @(posedge clk)
begin
  if(rdsig == 1'b1) begin   
		uart_cnt <= 0;
		uart_stat <= 3'b000; 
		data_sel<=1'b0;
		k<=0;
  end
  else begin
  	 case(uart_stat)
	 3'b000: begin               
       if (rx_data_valid == 1'b1) begin  //发送字符串有效信号为高，开始发送字符串
	   
		    uart_stat <= 3'b001; 
			 data_sel<=1'b1; 
		 end
	 end	
	 3'b001: begin                      //发送19个字符  
	 
         if (k == 18 ) begin           //发送第19个字符   
   		 
				 if(uart_cnt ==0) begin
					dataout_reg <= store[18]; 
					uart_cnt <= uart_cnt + 1'b1;
					wrsig_reg <= 1'b1;      //发送字符使能脉冲  
           			
				 end	
				 else if(uart_cnt ==254) begin    //等待一个字符发送完成，发送一个字符的时间为168个时钟，所以这里等待的时间需要大于168
				 
					uart_cnt <= 0;
					wrsig_reg <= 1'b0; 				
					uart_stat <= 3'b010; 
					k <= 0;
				 end
				 else	begin			
					 uart_cnt <= uart_cnt + 1'b1;
					 wrsig_reg <= 1'b0;  
				 end
		  end
	     else begin                      //发送前18个字符  
		 
				 if(uart_cnt ==0) begin      
					dataout_reg <= store[k]; 
					uart_cnt <= uart_cnt + 1'b1;
					wrsig_reg <= 1'b1;           //发送使能 
          			
				 end	
				 else if(uart_cnt ==254) begin    //等待一个数据发送完成，发送一个字符的时间为168个时钟，所以这里等待的时间需要大于168
				 
					uart_cnt <= 0;
					wrsig_reg <= 1'b0; 
					k <= k + 1'b1;	               //k加1，发送下一个字符  
					
				 end
				 else	begin			
					 uart_cnt <= uart_cnt + 1'b1;
					 wrsig_reg <= 1'b0;  
				 end
		 end	 
	 end
	 3'b010: begin       //发送finish	
	 
		 	uart_stat <= 3'b000;
			data_sel<=1'b0;	
	 end
	 default:uart_stat <= 3'b000;
    endcase 
  end
end

 
endmodule
```
上电后程序不断的向串口发送″Hello ALINX AX516″, 如果串口有接收到 PC 机发来的数据优先把接收到的数据发回给PC。

## 5、顶层设计文件 uart_test.v 

```verilog 

module uart_test(clk50, rx, tx, reset);
input clk50;
input reset;
input rx;
output tx;

wire clk;       //clock for 9600 uart port

wire [7:0] txdata,rxdata;     //串口发送数据和串口接收数据




//产生时钟的频率为16*9600

clkdiv u0 (
		.clk50                   (clk50),               //50Mhz的晶振输入  
		
		.clkout                  (clk)                  //16倍波特率的时钟 
		
 );

//串口接收程序

uartrx u1 (
		.clk                     (clk),                 //16倍波特率的时钟
		
      .rx	                   (rx),  	               //串口接收
	  
		.dataout                 (rxdata),              //uart 接收到的数据,一个字节   
		
      .rdsig                   (rdsig),               //uart 接收到数据有效 
	  
		.dataerror               (),
		.frameerror              ()
);

//串口发送程序

uarttx u2 (
		.clk                     (clk),                  //16倍波特率的时钟  
		
	   .tx                      (tx),			          //串口发送
	   
		.datain                  (txdata),               //uart 发送的数据 
		
      .wrsig                   (wrsig),                //uart 发送的数据有效  
	  
      .idle                    () 	
	
 );

//串口数据发送控制程序

uartctrl u3 (
		.clk                     (clk),                           
		.rdsig                   (rdsig),                //uart 接收到数据有效 
		
      .rxdata                  (rxdata), 		          //uart 接收到的数据 
	  
      .wrsig                   (wrsig),                //uart 发送的数据有效 
	  
      .dataout                 (txdata)	             //uart 发送的数据，一个字节 
	  
	
 );
 

endmodule
```

TOP程序uart_test.v主要是对四个子模块的实例化, 就像c语言里调用子函数一样。 每个子模块是并行运行的, 各个模块连接完成整个系统需要一个顶层文件(top-module) 。 顶层文件通过调用、连接低层模块的实例来实现复杂的功能。

UCF管脚约束

```verilog 
NET "clk50" LOC = V10 | TNM_NET = sys_clk_pin;
TIMESPEC TS_sys_clk_pin = PERIOD sys_clk_pin 50000 kHz;
##
NET reset LOC = N4 | IOSTANDARD = "LVCMOS15"; ##
##
########USB Uart Serial Pin define#####################
NET rx LOC = B2 | IOSTANDARD = "LVCMOS33"; ## Uart RXD:U8_TXD
NET tx LOC = C4 | IOSTANDARD = "LVCMOS33"; ## Uart TXD:U8_RXD
#NET UART_CTS LOC = D6 | IOSTANDARD = "LVCMOS33"; ## Uart CTS:U8_CTS
#NET UART_RTS LOC = A2 | IOSTANDARD = "LVCMOS33"; ## Uart RTS:U8_RTS
```

## 下载和实验

首先还是先编译生成uart_test.bit文件，再下载bit文件到FPGA。用USB线连接PC和开发板的J2，打开TOOL目录下的串口调试助手（当然您有更好的串口工具的话也可以用，大家随意么）。

在串口调试助手里把端口号设置为我们前面在设备管理器中看到的端口号，设置波特率为9600, 校验位设置为奇校验或偶校验，停止位为 1。具体配置如下：

打开串口后我们可以从显示窗口看到从 FPGA 不断发来的“Hello ALINX AX516” 信息。