[33mcommit 36785c9fabad8896951e025e8f511bb608231aac[m[33m ([m[1;36mHEAD -> [m[1;32mmaster[m[33m, [m[1;31morigin/dev[m[33m)[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Mon Feb 21 11:20:51 2022 +0800

    译码阶段ID及其Carrier
    
    已解决指令存储器上电读数据错误的问题
    
    已解决指令存储器使能信号与读数据时序错误问题
    
    已验证修改后的指令存储器能够被自动推断成BRAM

[33mcommit 310cee857fe17a7e53e2b0e21d12f4ea956d51de[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sun Feb 20 19:24:43 2022 +0800

    译码阶段ID及其Carrier

[33mcommit a765f62d29dc8d875b246cc4394c0383a9abccaa[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sun Feb 20 18:39:48 2022 +0800

    译码阶段ID

[33mcommit 45321f9814626b4f1d60439462bc916fbc159ad4[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 23:06:40 2022 +0800

    寄存器堆RegFile
    
    将测试文件与模块分开保存
    
    已完成逻辑实现；
    已完成仿真测试；

[33mcommit cc3f5ca6a01815a24fd2a91669a733d990e65cce[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 22:40:48 2022 +0800

    寄存器堆RegFile
    
    已完成逻辑实现；
    已完成仿真测试；

[33mcommit 6f4c9a8e7380866bfc6d8381b890cc6eb337caca[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 19:51:18 2022 +0800

    取指阶段IF
    
    在IF模块中实现了IF/ID总线阻塞同步器的功能
    
    已完成PC与InstROM的连接；
    已完成IF的仿真测试与波形分析；

[33mcommit ad94c8a199a1a40ae5c910ada7910beb811333e2[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 19:44:12 2022 +0800

    取指阶段IF
    
    在IF模块中实现了IF/ID总线阻塞同步器的功能
    
    已完成PC与InstROM的连接；
    已完成IF的仿真测试与波形分析；

[33mcommit 6cea0e5bc99dce56c74303ef832385d2b1e9aed8[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 19:27:59 2022 +0800

    取指阶段IF
    
    修改生成文件的路径结构
    
    已完成PC与InstROM的连接；
    已完成IF的仿真测试与波形分析；

[33mcommit 9f1ad065b7de4b201769072eae0f426520ff2d80[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 19:24:01 2022 +0800

    取指阶段IF
    
    IF模块由PC模块和InstROM模块组成
    
    为InstROM模块增加使能信号ena
    为InstROM模块增加从本地读取数据的功能
    
    已完成PC与InstROM的连接；
    已完成IF的仿真测试与波形分析；

[33mcommit 5fbe54e298d77fa3826b9eeee7b9abcf6423f810[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 17:14:26 2022 +0800

    指令存储器InstROM
    
    已完成逻辑实现；
    已完成Vivado自动推断验证；
    已完成仿真测试；
    
    未完成与PC联调；

[33mcommit 9ca9afe3c0da4cd8ddd0e3838625729b486c4632[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 16:10:20 2022 +0800

    指令存储器InstROM
    
    其Verilog文件生成部分稍作修改
    
    已完成逻辑实现；
    已完成Vivado自动推断验证；
    
    未完成与PC联调；
    未完成仿真测试；

[33mcommit ff8386a8927bc069e33b63f89039f79a84187046[m
Merge: 9c649af cefd890
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 16:01:18 2022 +0800

    Merge remote-tracking branch 'origin/dev'

[33mcommit 9c649afd9ea73996348c9b04817ec8c714e992ee[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 16:01:00 2022 +0800

    指令存储器InstROM
    
    已完成逻辑实现；
    已完成Vivado自动推断验证；
    
    未完成与PC联调；
    未完成仿真测试；

[33mcommit cefd890e486c87f7b669c1a45039c2ba7256c7de[m
Author: Leo <46965046+JacobLeeo@users.noreply.github.com>
Date:   Sat Feb 19 15:33:11 2022 +0800

    项目概览、参考资料更新

[33mcommit e178a6803b3a2cd15d256e612c6114bd962e93a0[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 15:28:14 2022 +0800

    程序计数器PC
    
    逻辑功能实现；Verilog代码生成；功能仿真并生成vcd波形文件

[33mcommit b89f5ee8a6ec99c45c19d8072162c94647c77726[m
Author: 1119407473@qq.com <277100yYY00410>
Date:   Sat Feb 19 15:15:07 2022 +0800

    第一次提交
