// Esto es un comentario
VLDR V1,R1
VSET V1,#12
VADD V1,V2,V3
VSUB V3,V4,V5

LDR R2,R1
ADD R3,R2,R5

VSTR V1,R3,#4
VLDR V2,#6,R2

// Esto es otro comentario
#pragma_for_begin(4)

VADD V1,V2,V3

#pragma_for_begin(5)

VXOR V1,V2,#60

#pragma_for_begin(2)
VLDR V2,R4
#pragma_for_end

STR R1,R2

#pragma_for_end

VSUB V2,V3,V4

#pragma_for_end

VXOR V3,V2,#200
LDR R4,#1000
