2022 - Atual
Preditor de Configuração de Aproximação de um Acelerador de Hardware da Soma das Diferenças Transformadas Absolutas para Codificadores de Vídeo
Descrição: Este projeto de pesquisa tem como objetivo o projeto e implementação de um preditor, usando algoritmo de aprendizado de máquina, para controle e configuração dinâmica de diferentes perfis de qualidade e eficiência energética para um acelerador de hardware do cálculo da soma das diferenças transformadas absolutas, com aproximação configurável, quando empregado em um codificador de vídeo do novo padrão Versatile Video Coding. O projeto de aceleradores de hardware empregando técnicas de computação aproximada tem sido usado para lidar com a complexidade dos codificadores de vídeo atuais e o projeto de circuitos integrados limitados em potência e energia nas novas tecnologias de fabricação de semicondutores. A codificação de vídeo, por ser inerentemente imprecisa, se presta para o emprego de técnicas de computação aproximada em aceleradores de hardware para este fim. Técnicas avançadas de aprendizado de máquina foram propostas para o processo de decisão do modo em codificadores de vídeo. No entanto, não são encontrados trabalhos que apresentam o uso destas técnicas para controle de configurações de aceleradores de hardware aproximados neste contexto. O presente projeto pretende contribuir cientificamente com o tema, bem como formar recursos humanos qualificados na área, e ampliando o contingente de profissionais com formação em inteligência artificial. Projeto aprovado na Chamada CNPq/MCTI/SEMPI Nº14/2021, contempla uma bolsa de Iniciação Tecnológica em TICs - ITC - A com duração de 10 meses para estudante realizar trabalho de conclusão de curso no tema do projeto.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Claudio Machado Diniz - Coordenador / Sergio Bampi - Integrante / Leonardo Bandeira Soares - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2022 - Atual
Aceleradores de Hardware Precisos e Aproximados  para Codificação de Vídeo
Descrição: Este projeto de pesquisa tem como objetivo a investigação, projeto e implementação de aceleradores de hardware para codificação de vídeo, com foco no novo padrão Versatile Video Coding (VVC). O projeto de aceleradores de hardware dedicados, associado a conceitos de computação aproximada, tem sido empregado atualmente como forma de lidar com o projeto de circuitos integrados limitados em potência e energia nas novas tecnologias de fabricação de semicondutores. A codificação de vídeo, por ser inerentemente imprecisa, se presta para o emprego de técnicas de computação aproximada em aceleradores de hardware para este fim, em etapas onde não ocasione a incompatibilidade do codificador de vídeo com o padrão. Embora haja trabalhos recentes voltados para aceleradores de hardware aproximados, o novo padrão VVC introduz uma série de melhorias que ainda não foram tratadas nestes trabalhos. Deste modo, existe uma grande oportunidade em utilizar o conhecimento da aplicação de codificação de vídeo para desenvolver aceleradores de hardware aproximados que possam, inclusive, ser dotados de vários níveis de aproximação, podendo ser configurados em tempo de execução. Este projeto de pesquisa pretende contribuir cientificamente neste tema da Microeletrônica, através da publicação de artigos científicos, bem como através da formação de recursos humanos em nível de Mestrado e Doutorado na área. Projeto aprovado na Chamada CNPq Nº 04/2021 - Bolsas de Produtividade em Pesquisa com a concessão de uma bolsa de produtividade em pesquisa PQ-2.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Doutorado: (3) . Integrantes: Claudio Machado Diniz - Coordenador.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2021 - Atual
Aceleradores de Hardware Aproximados para Codificadores de Vídeo do Padrão Versatile Video Coding
Descrição: Este projeto de pesquisa tem como objetivo a investigação, projeto e implementação de aceleradores de hardware aproximados para codificação de vídeo no padrão Versatile Video Coding (VVC). O aumento de resolução dos vídeos e a demanda por maior diversificação de aplicações motivou o desenvolvimento deste novo padrão, publicado em 2020, que supera a taxa de compressão produzida do padrão mais eficiente até aquele momento, o High Efficiency Video Coding, ao custo de um aumento na complexidade computacional. Aceleradores de hardware dedicados, associados a técnicas de computação aproximada, tem sido empregado atualmente como forma de lidar com os elevados requisitos de desempenho e os limitados níveis de potência e energia de sistemas de codificação de vídeo atuais. A codificação de vídeo, por ser inerentemente imprecisa, se presta para o emprego de técnicas de computação aproximada em aceleradores de hardware para este fim. Existe uma grande oportunidade de pesquisa para o desenvolvimento de aceleradores de hardware para o padrão VVC, principalmente se aplicados os conceitos de computação aproximada para atingir os objetivos de desempenho e consumo de energia. Este projeto de pesquisa pretende contribuir cientificamente neste tema, através da publicação de artigos científicos, bem como através da formação de recursos humanos em nível de Mestrado e Doutorado na área. Projeto aprovado no EDITAL FAPERGS 10/2020 -AUXÍLIO RECÉM-DOUTOR (ARD).. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Doutorado: (2) . Integrantes: Claudio Machado Diniz - Coordenador / Luciano Volcan Agostini - Integrante / Sergio Bampi - Integrante / Bruno Zatt - Integrante / Daniel Munari Palomino - Integrante / Bianca Silveira - Integrante / Rafael dos Santos Ferreira - Integrante / Leonardo Bandeira Soares - Integrante / Mateus Grellert da Silva - Integrante / Guilherme Ribeiro Corrêa - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2019 - 2022
Aceleradores de Hardware Aproximados para Codificação de Vídeo
Descrição: Este projeto de pesquisa tem como objetivo a investigação, projeto e implementação de aceleradores de hardware aproximados para codificação de vídeo. O projeto de aceleradores de hardware dedicados, associado a conceitos de computação aproximada, tem sido empregado atualmente como forma de lidar com o projeto de chips limitados em potência e energia nas novas tecnologias de fabricação de semicondutores. A codificação de vídeo, por ser inerentemente imprecisa, se presta para o emprego de técnicas de computação aproximada em aceleradores de hardware para este fim. Embora haja trabalhos recentes voltados para aceleradores de hardware aproximados, a maioria foca em desenvolver operadores aritméticos aproximados e aplicá-los em tais aceleradores. Existe uma grande oportunidade em utilizar o conhecimento da aplicação de codificação de vídeo para desenvolver aceleradores de hardware aproximados que possam, inclusive, ser dotados de vários níveis de aproximação, podendo ser configurados em tempo de execução. Este projeto de pesquisa pretende contribuir cientificamente neste tema da Microeletrônica, através da publicação de artigos científicos, bem como através da formação de recursos humanos em nível de Mestrado e Doutorado na área. Projeto aprovado na Chamada CNPq Nº 09/2018 com a concessão de uma Bolsas de Produtividade em Pesquisa PQ-2.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (2)  / Doutorado: (1) . Integrantes: Claudio Machado Diniz - Coordenador.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2019 - Atual
ReACT: Reliability and Approximate Computing Techniques for Neural Networks and Image/Video Coding
Descrição: Este projeto propõe desenvolver técnicas aproximadas de computação e projeto para reduzir o impacto de erros de timing devido ao aumento do atraso causado pelos efeitos de envelhecimento dos semicondutores, aumentando a eficiência energética dos circuitos considerando as aplicações de codificação de vídeo e redes neurais.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1)  / Doutorado: (2) . Integrantes: Claudio Machado Diniz - Integrante / Sergio Bampi - Coordenador / Jörg Henkel - Integrante / Eduardo Antonio César da Costa - Integrante / Leonardo Bandeira Soares - Integrante / GRELLERT, MATEUS - Integrante / HUSSAM AMROUCH - Integrante.
2018 - 2020
Sistemas Embarcados para Processamento de Imagens Biológicas
Descrição: O objetivo deste projeto de pesquisa é o desenvolvimento de sistemas embarcados para aquisição e processamento de imagens biológicas, com foco principal e contagem de células e criação de um banco de dados de imagens para auxiliar pesquisadores que trabalham com estas células, compreendendo duas etapas: 1) Sistema embarcado para aquisição e processamento de imagens biológicas: esta etapa compreende o desenvolvimento de sistemas computacionais embarcados para aquisição de imagens digitais de microscópios óticos e para contagem automática de células através de processamento digital de imagens. Nesta etapa, são pesquisados algoritmos eficientes de contagem automática de células por processamento de imagens quando comparado aos existentes na literatura; 2) Banco de dados de imagens e software: as imagens provenientes do sistema embarcado serão enviadas para um servidor computacional que armazenará um banco de dados de imagens. Um software será desenvolvido para consulta a este banco de dados e que poderá ser consultado pelos pesquisadores do laboratório de pesquisa.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (1) . Integrantes: Claudio Machado Diniz - Coordenador / Fernanda Nedel - Integrante / Augusto da Rosa Muniz - Integrante.
2017 - 2020
Arquiteturas de Hardware de Baixa Potência para Codificação de Vídeo no Padrão HEVC - High Efficiency Video Coding
Descrição: Este projeto de pesquisa tem como objetivo a investigação, projeto e implementação de arquiteturas de
hardware para codificação e decodificação de vídeo no padrão HEVC (High Efficiency Video Coding), bem como a investigação e desenvolvimento de técnicas para redução de potência destas arquiteturas. O padrão HEVC foi desenvolvido a partir da necessidade de maior taxa de compressão de vídeo que os padrões existentes, especialmente para vídeos de resoluções ultra altas (como 4K e 8K). Publicado em 2013 como Recomendação ITU-T H.265, atinge aproximadamente o dobro da taxa de compressão do padrão H.264/AVC (Advanced Video Coding), o padrão mais eficiente até aquele momento. Porém, o HEVC introduziu um aumento no esforço computacional do codificador de vídeo quando comparado ao codificador H.264/AVC, que pode chegar a 3 vezes. Isto resulta em um aumento da dissipação de potência e consumo de energia de sistemas de codificação de vídeo. Para lidar com este problema, este projeto realizará a investigação, projeto e implementação de hardware específico para módulos de codificação de vídeo do padrão HEVC, visto que o hardware específico é muito mais eficiente em consumo de energia quando comparado a processadores de propósito geral realizando a mesma função. Primeiramente, será realizada uma análise em software da aplicação de codificação de vídeo para identificar os módulos mais intensivos em computação. A seguir, serão projetadas arquiteturas de hardware para estes módulos, e mapeadas para ASIC (ApplicationSpecific Integrated Circuits) e FPGA (Field-Programmable Gate Array). Posteriormente, serão investigadas e desenvolvidas técnicas para redução de potência voltadas a implementações em ASIC e FPGA, que serão aplicadas aos módulos do codec HEVC desenvolvidos. Projeto aprovado no Edital Universal 01/2016.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (2) . Integrantes: Claudio Machado Diniz - Coordenador / Sergio Bampi - Integrante / Bianca Silveira - Integrante / Eduardo Antonio César da Costa - Integrante / Rafael dos Santos Ferreira - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.
2015 - 2020
Algoritmos e Arquiteturas de Hardware para o Novo Padrão de Codificação de Vídeo HEVC (High Efficiency Video Coding)
Descrição: Este projeto de pesquisa tem como objetivo o desenvolvimento de novos algoritmos e arquiteturas de hardware com alto desempenho e baixa potência/energia para codificação de vídeo considerando o novo padrão HEVC. O desenvolvimento de sistemas de codificação de vídeo para o HEVC, aliando alto desempenho, baixa dissipação de potência e baixo consumo de energia, deve compreender estratégias eficientes tanto no nível algorítmico (software) quanto no nível arquitetural (hardware). No nível algorítmico, o desenvolvimento de novas estratégias de paralelização das etapas de codificação é alvo de pesquisa, dado que existe hoje a capacidade de integração de múltiplos processadores (cores) em um único chip (multi-cores e many-cores). Serão exploradas as duas técnicas de paralelização padronizadas no HEVC: 1) Tiles e 2) Wavefront Parallel Processing (WPP). Estas técnicas aumentam o desempenho pela utilização de diversos processadores (cores) e threads para o processamento das etapas de codificação. As técnicas de paralelização, em geral, aumentam o desempenho, ao custo de uma redução na qualidade do vídeo após a codificação. O desafio, neste caso, consiste em desenvolver técnicas que aumentem o desempenho ao custo de uma menor perda de qualidade no vídeo resultante.
No nível arquitetural, o desenvolvimento de arquiteturas de aceleradores de hardware especializados para módulos do codificador/decodificador de vídeo é tratado também neste projeto, dado a elevada eficiência destes aceleradores quando comparado à execução dos mesmos módulos em processadores de propósito geral. Os aceleradores de hardware podem ser implementados na forma de aceleradores dedicados em ASIC (Application Specific Integrated Circuits) ou mapeados para plataformas programáveis como FPGAs (Field Programmable Gate Arrays). É previsto que plataformas com múltiplos processadores associados a diversos aceleradores de hardware dedicados e reconfiguráveis surgirão para lidar com a demanda de complexidade de aplicações que demandam alto poder de processamento e baixa potência, como é o caso da codificação de vídeo. A pesquisa de
arquiteturas com múltiplos processadores e aceleradores de hardware também será explorado neste projeto de pesquisa.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (2) . Integrantes: Claudio Machado Diniz - Coordenador / Eduardo Antonio César da Costa - Integrante.
2012 - 2013
VideoArch3D Técnicas Eficientes em Potência para Sistemas Multimídia 3-dimensional
Projeto certificado pelo(a) coordenador(a) Sergio Bampi em 07/12/2013.
Descrição: Este projeto pretende explorar a experiência conjunta das equipes de pesquisa da UFRGS e KIT (Kalrsruhe, Alemanha) para propor técnicas eficientes em potência inovadoras (nos níveis algorítmico e arquitetural) para processamento multimídia 3D em dispositivos móveis. O foco será em conjuntamente considerar o conhecimento da aplicação de codificação de vídeo, particionamento hardware/software, e o projeto de técnicas de gerenciamento de potência. Neste projeto, um estudo detalhado dos atuais e novos padrões de codificação de vídeo monovista e multivistas é considerado como base para propor algoritmos inteligentes e altamente eficientes para reduzir a complexidade a um reduzido custo de eficiência de codificação. Considerando os padrões de codificação de vídeos 2D/3D, o desafio é pesquisar arquiteturas de hardware e software inovadoras que irão possibilitar a realização eficiente em potência destas aplicações padrões em dispositivos móveis e fixos. É necessário explorar como as arquiteturas de processamento multimídia podem ser otimizadas para os novos padrões de codificação de vídeo para prover eficiência em potência/energia em dispositivos alvo (como TVs 3D ou camcoders 3D alimentados por bateria, etc.).. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Doutorado: (4) . Integrantes: Claudio Machado Diniz - Integrante / Bruno Zatt - Integrante / Daniel Palomino - Integrante / Felipe Sampaio - Integrante / Bampi, Sergio - Coordenador / Luciano Agostini - Integrante / Altamiro Susin - Integrante / Muhammad Shafique - Integrante / Jörg Henkel - Integrante / Muhammad Usman Karim Khan - Integrante.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação / Deutscher Akademischer Austauschdienst - Cooperação.