### 1)
#### A) Que entiende por segmentacion de cauce de instrucciones? como implementa la misma?
La segmentacion de cauce de instrucciones (pipeline) es una forma efectiva de organizar el hardware, de manera que dividimos las instrucciones en varios segmentos, los cuales pueden ser procesados de manera independiente y en paralelo. Idealmente se plantea que cada instruccion consuma un ciclo. Esta es invisible al programador. 
La misma se implementa con 5 etapas:
- Fetch: la CPU lee la proxima instruccion a ejecutar desde memoria
- Decode: la CPU decodifica la instruccion para determinar que operacion debe realizar
- Execution: aqui se realiza la operacion definida por la instruccion 
- Memory Acces: si se requiere algun dato de memoria, esto se hace aqui
- WriteBack: en caso de tener que actualizar algun registro interno, se hace aqui
#### B) que rendimiento teorico proporciona su utilizacion?
El rendimiento teorico que proporciona su utilizacion es que si todas las etapas de un cauce se pueden ejecutar en paralelo el rendimiento puede ser hasta N veces mayor que el de un procesador sin segmentacion de cauce, donde N es el numero de etapas en el cauce.
* Vseg = K x Vsec

Vseg = Velocidad del procesador segmentado
K = cantidad de ciclos en el cauce 
Vsec = Velocidad del procesador secuencial

### 2)
#### A) Que riesgos tenemos y cuanto afecta la ejecucion segmentada de instrucciones?
Cuando se plantea la segmentacion de cauce de forma teorica se asumen ciertas cosas:
- Todas las instrucciones duran lo mismo
- Todas las instrucciones usan todas las fases
- todas las etapas del cause pueden ser manejadas en paralelo
Pero sin embargo a la hora de llevarlo a la practica nos damos cuenta que estas suposiciones no son ciertas y es por eso que surgen los siguientes riesgos.
- ***Por dependencia de datos:*** existen 3 tipos RAW(se necesitas leer un dato pero todavia no fue escrito por la instruccion anterior, es el mas comun), WAW(se necesita escribir un dato que toddavia no fue escrito/actualizado por la instruccion anterior), WAR(se necesita escribir un dato que todavia esta siendo leido por la siguiente instruccion)
- ***Por dependencia de control:*** ocurren cuando tenemos un salto en la ejecucion del programa, pueden ser incondicionales(los nas faciles de razonar dado que siempre se pierde un cilo, ocupado por obtener la direccion del destino al salto y actualizar el PC en la etapa de decodificacion), o condicionales(son mas complejos dado que no sabemos si tendremos que saltar o no hasta no ejecutar la instruccion)
- ***Estructural:*** provocado por conflicaton con recursos, es cuando por ejemplo dos instrucciones intentan acceder al mimo recurso
#### B) Escriba como y cuanto podemos mejorar ante los riesgos.
- ***Soluciones a riesgos estructurales:*** se puede duplicar o aumentar el hardware, separar la memoria de instrucciones y datos, o turnar el acceso a los registros dando la primera mitad del ciclo para lectura y la otra para escritura o viceversa
- ***Soluciones a riesgos por dependencia de datos:*** una opcion es usar forwarding que seria agregar buffers a la salida de determinadas etapas del cause asi las instrucciones no deben esperar a la parte de escritura para acceder a algun dato y acceden a este mediante el buffer. Otra opcion es por software que seria reordenando las instrucciones de manera que no se produzcan atascos o con la utilizacion de los NOP
- ***Solucion a riesgos por dependencia de control:*** una solucion es adelantar la resolucion de los saltos a la etapada D (calculo la direccion de salto y evaluo la condicion si la hay), otra es usando tecnicas de prediccion de salto por hardware que puede ser estatica (se asume que el salto se toma o que no se toma) o dinamica (usando una tabla de historia de saltos BTB que teniendo un historial de prediciones erradas y acertadas decide que hacer). Tambien hay otra opcion llamada delay slot que aprovechando el retardo del salto comienza a ejecutar la siguiente instruccion.

### 3)
#### A) cuales son las caracteristicas distintivas de un procesador RISC?
- Un procesador RISC esta compuesto por un set reducido de instrucciones (Reduced instruction set computer) lo que significa que las instrucciones son elementales y no pueden ser replicadas por otra u otras instrucciones del mismo set.
- Tienen pocos modos de direccionamiento y sencillos.
- Tienen mas registros que un CISC.
- Sera mas complicado programar dado que los codigos quedaran mas largos y menos legibles.
- Suelen usar segmentacion de cauce
- Sola las instrucciones de carga y almacenamiento pueden acceder a memoria
#### B) como se realiza el pasaje de parametros en el winMIPS?
El pasaje de parametros en el WinMips se realiza mediante los registros $a0-$a4 llamados "argument", dado que por convencion se deben usar con este proposito, y puede ser por valor o por referencia (se puede pasar una copia del dato o su direccion de memoria). Tambien puede ser por pila, la cual simularemos nosotros usando el registro $sp. Para hacer un push agregamos un dato en la direccion apuntada por el registro y luego desplazandonos, y para hacer un pop cargamos el dato de la direccion apuntada por el registro y nos desplazamos en el sentido inverso que lo hicimos en el push (esto se debe a que depdende de la implementacion que hagamos de la pila)