// Generated by CIRCT firtool-1.128.0
module Queue2_ExecutePacket(
  input         clock,
                reset,
  output        io_enq_ready,
  input         io_enq_valid,
  input  [31:0] io_enq_bits_aluResult,
                io_enq_bits_memWData,
                io_enq_bits_pcTarget,
  input  [4:0]  io_enq_bits_rdAddr,
  input  [3:0]  io_enq_bits_ctrl_aluOp,
  input  [1:0]  io_enq_bits_ctrl_csrOp,
  input         io_enq_bits_ctrl_regWen,
                io_enq_bits_ctrl_memEn,
                io_enq_bits_ctrl_memWen,
  input  [2:0]  io_enq_bits_ctrl_memFunct3,
  input         io_enq_bits_ctrl_op1Sel,
                io_enq_bits_ctrl_op2Sel,
                io_enq_bits_ctrl_isJump,
                io_enq_bits_ctrl_isBranch,
                io_enq_bits_ctrl_isEcall,
                io_enq_bits_ctrl_isMret,
                io_enq_bits_ctrl_isEbreak,
                io_enq_bits_redirect,
                io_deq_ready,
  output        io_deq_valid,
  output [31:0] io_deq_bits_aluResult,
                io_deq_bits_memWData,
  output [4:0]  io_deq_bits_rdAddr,
  output        io_deq_bits_ctrl_regWen,
                io_deq_bits_ctrl_memEn,
                io_deq_bits_ctrl_memWen,
  output [2:0]  io_deq_bits_ctrl_memFunct3
);

  wire [74:0] _ram_ext_R0_data;
  reg         enq_ptr_value;
  reg         deq_ptr_value;
  reg         maybe_full;
  wire        ptr_match = enq_ptr_value == deq_ptr_value;
  wire        empty = ptr_match & ~maybe_full;
  wire        full = ptr_match & maybe_full;
  wire        do_enq = ~full & io_enq_valid;
  always @(posedge clock) begin
    if (reset) begin
      enq_ptr_value <= 1'h0;
      deq_ptr_value <= 1'h0;
      maybe_full <= 1'h0;
    end
    else begin
      automatic logic do_deq = io_deq_ready & ~empty;
      if (do_enq)
        enq_ptr_value <= enq_ptr_value - 1'h1;
      if (do_deq)
        deq_ptr_value <= deq_ptr_value - 1'h1;
      if (do_enq != do_deq)
        maybe_full <= do_enq;
    end
  end // always @(posedge)
  ram_2x75 ram_ext (
    .R0_addr (deq_ptr_value),
    .R0_en   (1'h1),
    .R0_clk  (clock),
    .R0_data (_ram_ext_R0_data),
    .W0_addr (enq_ptr_value),
    .W0_en   (do_enq),
    .W0_clk  (clock),
    .W0_data
      ({io_enq_bits_aluResult,
        io_enq_bits_memWData,
        io_enq_bits_rdAddr,
        io_enq_bits_ctrl_regWen,
        io_enq_bits_ctrl_memEn,
        io_enq_bits_ctrl_memWen,
        io_enq_bits_ctrl_memFunct3})
  );
  assign io_enq_ready = ~full;
  assign io_deq_valid = ~empty;
  assign io_deq_bits_aluResult = _ram_ext_R0_data[74:43];
  assign io_deq_bits_memWData = _ram_ext_R0_data[42:11];
  assign io_deq_bits_rdAddr = _ram_ext_R0_data[10:6];
  assign io_deq_bits_ctrl_regWen = _ram_ext_R0_data[5];
  assign io_deq_bits_ctrl_memEn = _ram_ext_R0_data[4];
  assign io_deq_bits_ctrl_memWen = _ram_ext_R0_data[3];
  assign io_deq_bits_ctrl_memFunct3 = _ram_ext_R0_data[2:0];
endmodule

