TimeQuest Timing Analyzer report for nios_DE2_demo
Wed Nov 28 15:55:58 2012
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; nios_DE2_demo                                    ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C35F672C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 245.46 MHz ; 245.46 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -3.074 ; -123.010      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.531 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -52.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                              ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.074 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 4.119      ;
; -3.027 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[17] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 4.071      ;
; -3.027 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[18] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 4.071      ;
; -3.027 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 4.071      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.992 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.028      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.980 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.016      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.957 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.993      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.947 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.992      ;
; -2.945 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.980      ;
; -2.945 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.980      ;
; -2.945 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.980      ;
; -2.933 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.968      ;
; -2.933 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.968      ;
; -2.933 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.968      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.912 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.957      ;
; -2.910 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.945      ;
; -2.910 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.945      ;
; -2.910 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.945      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.908 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.944      ;
; -2.901 ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.946      ;
; -2.901 ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.946      ;
; -2.901 ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.946      ;
; -2.901 ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.946      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                              ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.531 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.654 ; LEDS[7]                   ; LEDS[8]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.659 ; LEDS[5]                   ; LEDS[6]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.925      ;
; 0.661 ; LEDS[12]                  ; LEDS[13]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; LEDS[2]                   ; LEDS[3]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; LEDS[14]                  ; LEDS[15]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; LEDS[0]                   ; LEDS[1]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; LEDS[16]                  ; LEDS[17]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.929      ;
; 0.772 ; LEDS[4]                   ; LEDS[5]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.038      ;
; 0.774 ; clk_div:divider1|cntr[25] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.775 ; clk_div:divider1|cntr[23] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.041      ;
; 0.775 ; clk_div:divider1|cntr[27] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.041      ;
; 0.778 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.044      ;
; 0.779 ; clk_div:divider1|cntr[7]  ; clk_div:divider1|cntr[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; clk_div:divider1|cntr[11] ; clk_div:divider1|cntr[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; clk_div:divider1|cntr[13] ; clk_div:divider1|cntr[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; clk_div:divider1|cntr[15] ; clk_div:divider1|cntr[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; LEDS[15]                  ; LEDS[16]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.780 ; LEDS[1]                   ; LEDS[2]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.046      ;
; 0.781 ; LEDS[10]                  ; LEDS[11]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.781 ; LEDS[13]                  ; LEDS[14]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.783 ; LEDS[3]                   ; LEDS[4]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.049      ;
; 0.795 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; LEDS[17]                  ; LEDS[0]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.802 ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; LEDS[9]                   ; LEDS[10]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_div:divider1|cntr[4]  ; clk_div:divider1|cntr[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_div:divider1|cntr[14] ; clk_div:divider1|cntr[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_div:divider1|cntr[30] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; LEDS[11]                  ; LEDS[12]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.080      ;
; 0.835 ; clk_div:divider1|cntr[22] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_div:divider1|cntr[12] ; clk_div:divider1|cntr[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_div:divider1|cntr[28] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.986 ; LEDS[6]                   ; LEDS[7]                   ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.255      ;
; 1.178 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; clk_div:divider1|cntr[25] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_div:divider1|cntr[27] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; clk_div:divider1|cntr[30] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_div:divider1|cntr[14] ; clk_div:divider1|cntr[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_div:divider1|cntr[13] ; clk_div:divider1|cntr[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_div:divider1|cntr[4]  ; clk_div:divider1|cntr[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_div:divider1|cntr[11] ; clk_div:divider1|cntr[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.221 ; clk_div:divider1|cntr[22] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_div:divider1|cntr[12] ; clk_div:divider1|cntr[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_div:divider1|cntr[28] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.239 ; LEDS[8]                   ; LEDS[9]                   ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.502      ;
; 1.249 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.515      ;
; 1.255 ; clk_div:divider1|cntr[25] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clk_div:divider1|cntr[27] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_div:divider1|cntr[13] ; clk_div:divider1|cntr[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_div:divider1|cntr[11] ; clk_div:divider1|cntr[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_div:divider1|cntr[4]  ; clk_div:divider1|cntr[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; clk_div:divider1|cntr[23] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.543      ;
; 1.281 ; clk_div:divider1|cntr[7]  ; clk_div:divider1|cntr[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.547      ;
; 1.292 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_div:divider1|cntr[12] ; clk_div:divider1|cntr[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_div:divider1|cntr[28] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.562      ;
; 1.320 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.586      ;
; 1.326 ; clk_div:divider1|cntr[25] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clk_div:divider1|cntr[27] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; clk_div:divider1|cntr[11] ; clk_div:divider1|cntr[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.597      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|CLK_DIV  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|CLK_DIV  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[8]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLK        ; 7.541 ; 7.541 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; 7.541 ; 7.541 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLK        ; -4.889 ; -4.889 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; -4.889 ; -4.889 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLK        ; 8.196 ; 8.196 ; Rise       ; CLK             ;
;  LEDR[0]  ; CLK        ; 8.196 ; 8.196 ; Rise       ; CLK             ;
;  LEDR[1]  ; CLK        ; 7.713 ; 7.713 ; Rise       ; CLK             ;
;  LEDR[2]  ; CLK        ; 8.010 ; 8.010 ; Rise       ; CLK             ;
;  LEDR[3]  ; CLK        ; 7.964 ; 7.964 ; Rise       ; CLK             ;
;  LEDR[4]  ; CLK        ; 7.969 ; 7.969 ; Rise       ; CLK             ;
;  LEDR[5]  ; CLK        ; 7.720 ; 7.720 ; Rise       ; CLK             ;
;  LEDR[6]  ; CLK        ; 7.970 ; 7.970 ; Rise       ; CLK             ;
;  LEDR[7]  ; CLK        ; 7.883 ; 7.883 ; Rise       ; CLK             ;
;  LEDR[8]  ; CLK        ; 6.338 ; 6.338 ; Rise       ; CLK             ;
;  LEDR[9]  ; CLK        ; 6.589 ; 6.589 ; Rise       ; CLK             ;
;  LEDR[10] ; CLK        ; 6.346 ; 6.346 ; Rise       ; CLK             ;
;  LEDR[11] ; CLK        ; 6.349 ; 6.349 ; Rise       ; CLK             ;
;  LEDR[12] ; CLK        ; 6.356 ; 6.356 ; Rise       ; CLK             ;
;  LEDR[13] ; CLK        ; 6.355 ; 6.355 ; Rise       ; CLK             ;
;  LEDR[14] ; CLK        ; 6.707 ; 6.707 ; Rise       ; CLK             ;
;  LEDR[15] ; CLK        ; 6.706 ; 6.706 ; Rise       ; CLK             ;
;  LEDR[16] ; CLK        ; 6.604 ; 6.604 ; Rise       ; CLK             ;
;  LEDR[17] ; CLK        ; 6.604 ; 6.604 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLK        ; 6.338 ; 6.338 ; Rise       ; CLK             ;
;  LEDR[0]  ; CLK        ; 8.196 ; 8.196 ; Rise       ; CLK             ;
;  LEDR[1]  ; CLK        ; 7.713 ; 7.713 ; Rise       ; CLK             ;
;  LEDR[2]  ; CLK        ; 8.010 ; 8.010 ; Rise       ; CLK             ;
;  LEDR[3]  ; CLK        ; 7.964 ; 7.964 ; Rise       ; CLK             ;
;  LEDR[4]  ; CLK        ; 7.969 ; 7.969 ; Rise       ; CLK             ;
;  LEDR[5]  ; CLK        ; 7.720 ; 7.720 ; Rise       ; CLK             ;
;  LEDR[6]  ; CLK        ; 7.970 ; 7.970 ; Rise       ; CLK             ;
;  LEDR[7]  ; CLK        ; 7.883 ; 7.883 ; Rise       ; CLK             ;
;  LEDR[8]  ; CLK        ; 6.338 ; 6.338 ; Rise       ; CLK             ;
;  LEDR[9]  ; CLK        ; 6.589 ; 6.589 ; Rise       ; CLK             ;
;  LEDR[10] ; CLK        ; 6.346 ; 6.346 ; Rise       ; CLK             ;
;  LEDR[11] ; CLK        ; 6.349 ; 6.349 ; Rise       ; CLK             ;
;  LEDR[12] ; CLK        ; 6.356 ; 6.356 ; Rise       ; CLK             ;
;  LEDR[13] ; CLK        ; 6.355 ; 6.355 ; Rise       ; CLK             ;
;  LEDR[14] ; CLK        ; 6.707 ; 6.707 ; Rise       ; CLK             ;
;  LEDR[15] ; CLK        ; 6.706 ; 6.706 ; Rise       ; CLK             ;
;  LEDR[16] ; CLK        ; 6.604 ; 6.604 ; Rise       ; CLK             ;
;  LEDR[17] ; CLK        ; 6.604 ; 6.604 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.886 ; -30.666       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.243 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -52.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                              ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.886 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.927      ;
; -0.858 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[17] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.898      ;
; -0.858 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[18] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.898      ;
; -0.858 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.898      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.857 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.889      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.834 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.866      ;
; -0.829 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.860      ;
; -0.829 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.860      ;
; -0.829 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.860      ;
; -0.824 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.865      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.862      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.821 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.853      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.851      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
; -0.806 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.847      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                              ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; clk_div:divider1|cntr[31] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.317 ; LEDS[7]                   ; LEDS[8]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; LEDS[5]                   ; LEDS[6]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; LEDS[12]                  ; LEDS[13]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.472      ;
; 0.322 ; LEDS[0]                   ; LEDS[1]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; LEDS[2]                   ; LEDS[3]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; LEDS[14]                  ; LEDS[15]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; LEDS[16]                  ; LEDS[17]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.355 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_div:divider1|cntr[23] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_div:divider1|cntr[25] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_div:divider1|cntr[27] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_div:divider1|cntr[11] ; clk_div:divider1|cntr[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_div:divider1|cntr[4]  ; clk_div:divider1|cntr[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:divider1|cntr[7]  ; clk_div:divider1|cntr[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:divider1|cntr[13] ; clk_div:divider1|cntr[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:divider1|cntr[14] ; clk_div:divider1|cntr[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:divider1|cntr[15] ; clk_div:divider1|cntr[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:divider1|cntr[30] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; LEDS[4]                   ; LEDS[5]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; LEDS[15]                  ; LEDS[16]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; LEDS[1]                   ; LEDS[2]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; LEDS[10]                  ; LEDS[11]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; LEDS[13]                  ; LEDS[14]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_div:divider1|cntr[22] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; LEDS[3]                   ; LEDS[4]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:divider1|cntr[12] ; clk_div:divider1|cntr[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:divider1|cntr[28] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; LEDS[17]                  ; LEDS[0]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; LEDS[11]                  ; LEDS[12]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.391 ; LEDS[9]                   ; LEDS[10]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.543      ;
; 0.458 ; LEDS[6]                   ; LEDS[7]                   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.611      ;
; 0.493 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; clk_div:divider1|cntr[25] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; clk_div:divider1|cntr[27] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clk_div:divider1|cntr[11] ; clk_div:divider1|cntr[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_div:divider1|cntr[30] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_div:divider1|cntr[13] ; clk_div:divider1|cntr[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_div:divider1|cntr[14] ; clk_div:divider1|cntr[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_div:divider1|cntr[4]  ; clk_div:divider1|cntr[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; clk_div:divider1|cntr[22] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_div:divider1|cntr[12] ; clk_div:divider1|cntr[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_div:divider1|cntr[28] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; clk_div:divider1|cntr[25] ; clk_div:divider1|cntr[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; clk_div:divider1|cntr[27] ; clk_div:divider1|cntr[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_div:divider1|cntr[11] ; clk_div:divider1|cntr[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clk_div:divider1|cntr[29] ; clk_div:divider1|cntr[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; clk_div:divider1|cntr[13] ; clk_div:divider1|cntr[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; clk_div:divider1|cntr[4]  ; clk_div:divider1|cntr[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.544 ; clk_div:divider1|cntr[21] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[26] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; clk_div:divider1|cntr[26] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; clk_div:divider1|cntr[12] ; clk_div:divider1|cntr[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; clk_div:divider1|cntr[28] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; clk_div:divider1|cntr[23] ; clk_div:divider1|cntr[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_div:divider1|cntr[7]  ; clk_div:divider1|cntr[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; clk_div:divider1|cntr[0]  ; clk_div:divider1|cntr[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; clk_div:divider1|cntr[25] ; clk_div:divider1|cntr[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; clk_div:divider1|cntr[27] ; clk_div:divider1|cntr[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; LEDS[8]                   ; LEDS[9]                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.719      ;
; 0.568 ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clk_div:divider1|cntr[11] ; clk_div:divider1|cntr[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|CLK_DIV  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|CLK_DIV  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_div:divider1|cntr[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_div:divider1|cntr[8]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLK        ; 3.934 ; 3.934 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; 3.934 ; 3.934 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLK        ; -2.689 ; -2.689 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; -2.689 ; -2.689 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLK        ; 4.481 ; 4.481 ; Rise       ; CLK             ;
;  LEDR[0]  ; CLK        ; 4.481 ; 4.481 ; Rise       ; CLK             ;
;  LEDR[1]  ; CLK        ; 4.288 ; 4.288 ; Rise       ; CLK             ;
;  LEDR[2]  ; CLK        ; 4.393 ; 4.393 ; Rise       ; CLK             ;
;  LEDR[3]  ; CLK        ; 4.362 ; 4.362 ; Rise       ; CLK             ;
;  LEDR[4]  ; CLK        ; 4.371 ; 4.371 ; Rise       ; CLK             ;
;  LEDR[5]  ; CLK        ; 4.287 ; 4.287 ; Rise       ; CLK             ;
;  LEDR[6]  ; CLK        ; 4.370 ; 4.370 ; Rise       ; CLK             ;
;  LEDR[7]  ; CLK        ; 4.345 ; 4.345 ; Rise       ; CLK             ;
;  LEDR[8]  ; CLK        ; 3.620 ; 3.620 ; Rise       ; CLK             ;
;  LEDR[9]  ; CLK        ; 3.742 ; 3.742 ; Rise       ; CLK             ;
;  LEDR[10] ; CLK        ; 3.629 ; 3.629 ; Rise       ; CLK             ;
;  LEDR[11] ; CLK        ; 3.632 ; 3.632 ; Rise       ; CLK             ;
;  LEDR[12] ; CLK        ; 3.639 ; 3.639 ; Rise       ; CLK             ;
;  LEDR[13] ; CLK        ; 3.638 ; 3.638 ; Rise       ; CLK             ;
;  LEDR[14] ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  LEDR[15] ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  LEDR[16] ; CLK        ; 3.759 ; 3.759 ; Rise       ; CLK             ;
;  LEDR[17] ; CLK        ; 3.760 ; 3.760 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLK        ; 3.620 ; 3.620 ; Rise       ; CLK             ;
;  LEDR[0]  ; CLK        ; 4.481 ; 4.481 ; Rise       ; CLK             ;
;  LEDR[1]  ; CLK        ; 4.288 ; 4.288 ; Rise       ; CLK             ;
;  LEDR[2]  ; CLK        ; 4.393 ; 4.393 ; Rise       ; CLK             ;
;  LEDR[3]  ; CLK        ; 4.362 ; 4.362 ; Rise       ; CLK             ;
;  LEDR[4]  ; CLK        ; 4.371 ; 4.371 ; Rise       ; CLK             ;
;  LEDR[5]  ; CLK        ; 4.287 ; 4.287 ; Rise       ; CLK             ;
;  LEDR[6]  ; CLK        ; 4.370 ; 4.370 ; Rise       ; CLK             ;
;  LEDR[7]  ; CLK        ; 4.345 ; 4.345 ; Rise       ; CLK             ;
;  LEDR[8]  ; CLK        ; 3.620 ; 3.620 ; Rise       ; CLK             ;
;  LEDR[9]  ; CLK        ; 3.742 ; 3.742 ; Rise       ; CLK             ;
;  LEDR[10] ; CLK        ; 3.629 ; 3.629 ; Rise       ; CLK             ;
;  LEDR[11] ; CLK        ; 3.632 ; 3.632 ; Rise       ; CLK             ;
;  LEDR[12] ; CLK        ; 3.639 ; 3.639 ; Rise       ; CLK             ;
;  LEDR[13] ; CLK        ; 3.638 ; 3.638 ; Rise       ; CLK             ;
;  LEDR[14] ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  LEDR[15] ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  LEDR[16] ; CLK        ; 3.759 ; 3.759 ; Rise       ; CLK             ;
;  LEDR[17] ; CLK        ; 3.760 ; 3.760 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.074   ; 0.243 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -3.074   ; 0.243 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -123.01  ; 0.0   ; 0.0      ; 0.0     ; -52.38              ;
;  CLK             ; -123.010 ; 0.000 ; N/A      ; N/A     ; -52.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLK        ; 7.541 ; 7.541 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; 7.541 ; 7.541 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLK        ; -2.689 ; -2.689 ; Rise       ; CLK             ;
;  KEY[0]   ; CLK        ; -2.689 ; -2.689 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLK        ; 8.196 ; 8.196 ; Rise       ; CLK             ;
;  LEDR[0]  ; CLK        ; 8.196 ; 8.196 ; Rise       ; CLK             ;
;  LEDR[1]  ; CLK        ; 7.713 ; 7.713 ; Rise       ; CLK             ;
;  LEDR[2]  ; CLK        ; 8.010 ; 8.010 ; Rise       ; CLK             ;
;  LEDR[3]  ; CLK        ; 7.964 ; 7.964 ; Rise       ; CLK             ;
;  LEDR[4]  ; CLK        ; 7.969 ; 7.969 ; Rise       ; CLK             ;
;  LEDR[5]  ; CLK        ; 7.720 ; 7.720 ; Rise       ; CLK             ;
;  LEDR[6]  ; CLK        ; 7.970 ; 7.970 ; Rise       ; CLK             ;
;  LEDR[7]  ; CLK        ; 7.883 ; 7.883 ; Rise       ; CLK             ;
;  LEDR[8]  ; CLK        ; 6.338 ; 6.338 ; Rise       ; CLK             ;
;  LEDR[9]  ; CLK        ; 6.589 ; 6.589 ; Rise       ; CLK             ;
;  LEDR[10] ; CLK        ; 6.346 ; 6.346 ; Rise       ; CLK             ;
;  LEDR[11] ; CLK        ; 6.349 ; 6.349 ; Rise       ; CLK             ;
;  LEDR[12] ; CLK        ; 6.356 ; 6.356 ; Rise       ; CLK             ;
;  LEDR[13] ; CLK        ; 6.355 ; 6.355 ; Rise       ; CLK             ;
;  LEDR[14] ; CLK        ; 6.707 ; 6.707 ; Rise       ; CLK             ;
;  LEDR[15] ; CLK        ; 6.706 ; 6.706 ; Rise       ; CLK             ;
;  LEDR[16] ; CLK        ; 6.604 ; 6.604 ; Rise       ; CLK             ;
;  LEDR[17] ; CLK        ; 6.604 ; 6.604 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLK        ; 3.620 ; 3.620 ; Rise       ; CLK             ;
;  LEDR[0]  ; CLK        ; 4.481 ; 4.481 ; Rise       ; CLK             ;
;  LEDR[1]  ; CLK        ; 4.288 ; 4.288 ; Rise       ; CLK             ;
;  LEDR[2]  ; CLK        ; 4.393 ; 4.393 ; Rise       ; CLK             ;
;  LEDR[3]  ; CLK        ; 4.362 ; 4.362 ; Rise       ; CLK             ;
;  LEDR[4]  ; CLK        ; 4.371 ; 4.371 ; Rise       ; CLK             ;
;  LEDR[5]  ; CLK        ; 4.287 ; 4.287 ; Rise       ; CLK             ;
;  LEDR[6]  ; CLK        ; 4.370 ; 4.370 ; Rise       ; CLK             ;
;  LEDR[7]  ; CLK        ; 4.345 ; 4.345 ; Rise       ; CLK             ;
;  LEDR[8]  ; CLK        ; 3.620 ; 3.620 ; Rise       ; CLK             ;
;  LEDR[9]  ; CLK        ; 3.742 ; 3.742 ; Rise       ; CLK             ;
;  LEDR[10] ; CLK        ; 3.629 ; 3.629 ; Rise       ; CLK             ;
;  LEDR[11] ; CLK        ; 3.632 ; 3.632 ; Rise       ; CLK             ;
;  LEDR[12] ; CLK        ; 3.639 ; 3.639 ; Rise       ; CLK             ;
;  LEDR[13] ; CLK        ; 3.638 ; 3.638 ; Rise       ; CLK             ;
;  LEDR[14] ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  LEDR[15] ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  LEDR[16] ; CLK        ; 3.759 ; 3.759 ; Rise       ; CLK             ;
;  LEDR[17] ; CLK        ; 3.760 ; 3.760 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1620     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1620     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Nov 28 15:55:56 2012
Info: Command: quartus_sta nios_DE2_demo -c nios_DE2_demo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'nios_DE2_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.074      -123.010 CLK 
Info (332146): Worst-case hold slack is 0.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.531         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -52.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.886       -30.666 CLK 
Info (332146): Worst-case hold slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -52.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 311 megabytes
    Info: Processing ended: Wed Nov 28 15:55:58 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


