TimeQuest Timing Analyzer report for schematic
Wed Feb 09 14:59:48 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'rst_on'
 12. Slow Model Setup: 'reset'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'reset'
 16. Slow Model Hold: 'rst_on'
 17. Slow Model Recovery: 'clk'
 18. Slow Model Removal: 'clk'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Slow Model Minimum Pulse Width: 'reset'
 21. Slow Model Minimum Pulse Width: 'rst_on'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'rst_on'
 34. Fast Model Setup: 'reset'
 35. Fast Model Setup: 'clk'
 36. Fast Model Hold: 'clk'
 37. Fast Model Hold: 'reset'
 38. Fast Model Hold: 'rst_on'
 39. Fast Model Recovery: 'clk'
 40. Fast Model Removal: 'clk'
 41. Fast Model Minimum Pulse Width: 'clk'
 42. Fast Model Minimum Pulse Width: 'reset'
 43. Fast Model Minimum Pulse Width: 'rst_on'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; schematic                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }  ;
; rst_on     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst_on } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.83 MHz ; 174.83 MHz      ; rst_on     ;      ;
; 201.86 MHz ; 201.86 MHz      ; reset      ;      ;
; 328.41 MHz ; 328.41 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; rst_on ; -4.283 ; -15.093       ;
; reset  ; -4.101 ; -14.643       ;
; clk    ; -2.520 ; -17.064       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk    ; 0.112 ; 0.000         ;
; reset  ; 0.287 ; 0.000         ;
; rst_on ; 0.734 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.196 ; -1.511        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.407 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk    ; -1.941 ; -13.813              ;
; reset  ; -1.941 ; -1.941               ;
; rst_on ; -1.941 ; -1.941               ;
+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rst_on'                                                                                                                        ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.283 ; dsf_datareg:b2v_int0|q[0]~_emulated ; dsf_datareg:b2v_int0|q[0]~13 ; clk          ; rst_on      ; 0.500        ; 0.208      ; 3.621      ;
; -4.093 ; dsf_datareg:b2v_int0|q[0]~13        ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 3.723      ;
; -3.935 ; dsf_datareg:b2v_int0|q[3]~_emulated ; dsf_datareg:b2v_int0|q[3]~1  ; clk          ; rst_on      ; 0.500        ; 0.206      ; 3.268      ;
; -3.569 ; dsf_datareg:b2v_int0|q[2]~_emulated ; dsf_datareg:b2v_int0|q[2]~5  ; clk          ; rst_on      ; 0.500        ; 0.205      ; 2.899      ;
; -3.306 ; dsf_datareg:b2v_int0|q[1]~_emulated ; dsf_datareg:b2v_int0|q[1]~9  ; clk          ; rst_on      ; 0.500        ; 0.179      ; 2.570      ;
; -3.108 ; dsf_datareg:b2v_int0|q[2]~5         ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 2.733      ;
; -2.868 ; dsf_datareg:b2v_int0|q[3]~1         ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 2.495      ;
; -2.798 ; dsf_datareg:b2v_int0|q[1]~9         ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 2.383      ;
; -2.360 ; rst_on                              ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 0.500        ; 3.538      ; 5.028      ;
; -1.953 ; rst_on                              ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 0.500        ; 3.542      ; 4.620      ;
; -1.860 ; rst_on                              ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 3.538      ; 5.028      ;
; -1.679 ; rst_on                              ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 0.500        ; 3.516      ; 4.280      ;
; -1.607 ; rst_on                              ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 0.500        ; 3.536      ; 4.270      ;
; -1.453 ; rst_on                              ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 3.542      ; 4.620      ;
; -1.179 ; rst_on                              ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 3.516      ; 4.280      ;
; -1.107 ; rst_on                              ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 3.536      ; 4.270      ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'reset'                                                                                                                             ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.101 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~13 ; clk          ; reset       ; 0.500        ; 0.192      ; 3.367      ;
; -3.799 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~1  ; clk          ; reset       ; 0.500        ; 0.214      ; 3.132      ;
; -3.774 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~5  ; clk          ; reset       ; 0.500        ; 0.214      ; 3.108      ;
; -3.384 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 1.000        ; 0.000      ; 3.004      ;
; -3.275 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 1.000        ; 0.000      ; 2.849      ;
; -2.969 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~9  ; clk          ; reset       ; 0.500        ; 0.215      ; 2.308      ;
; -2.910 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 1.000        ; 0.000      ; 2.529      ;
; -2.153 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 1.000        ; 0.000      ; 1.777      ;
; -1.977 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.500        ; 3.522      ; 4.573      ;
; -1.556 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.500        ; 3.548      ; 4.224      ;
; -1.477 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 1.000        ; 3.522      ; 4.573      ;
; -1.333 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.500        ; 3.548      ; 4.000      ;
; -1.163 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.500        ; 3.549      ; 3.836      ;
; -1.056 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 1.000        ; 3.548      ; 4.224      ;
; -0.833 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 1.000        ; 3.548      ; 4.000      ;
; -0.663 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 1.000        ; 3.549      ; 3.836      ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.520 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.846      ;
; -2.450 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; 0.500        ; -0.211     ; 2.779      ;
; -2.382 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.708      ;
; -2.206 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.532      ;
; -2.187 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.215     ; 2.512      ;
; -2.184 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.215     ; 2.509      ;
; -2.156 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.482      ;
; -2.097 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.214     ; 2.423      ;
; -2.066 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; 0.500        ; -0.212     ; 2.394      ;
; -2.056 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.188     ; 2.408      ;
; -2.045 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 3.085      ;
; -2.003 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 3.043      ;
; -2.000 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.188     ; 2.352      ;
; -2.000 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 3.040      ;
; -1.986 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 3.026      ;
; -1.978 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; 0.500        ; -0.218     ; 2.300      ;
; -1.946 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.215     ; 2.271      ;
; -1.910 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.950      ;
; -1.882 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_datareg:b2v_int0|q[1]~_emulated   ; clk          ; clk         ; 1.000        ; 0.003      ; 2.925      ;
; -1.882 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.004      ; 2.926      ;
; -1.867 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_datareg:b2v_int0|q[3]~_emulated   ; clk          ; clk         ; 1.000        ; -0.004     ; 2.903      ;
; -1.840 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_datareg:b2v_int0|q[2]~_emulated   ; clk          ; clk         ; 1.000        ; 0.003      ; 2.883      ;
; -1.837 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.188     ; 2.189      ;
; -1.826 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.004      ; 2.870      ;
; -1.772 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.812      ;
; -1.762 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.802      ;
; -1.733 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; 0.500        ; -0.192     ; 2.081      ;
; -1.729 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.192     ; 2.077      ;
; -1.663 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.004      ; 2.707      ;
; -1.596 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.636      ;
; -1.559 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_datareg:b2v_int0|q[0]~_emulated   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.599      ;
; -1.555 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 2.595      ;
; -0.697 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.571      ;
; -0.694 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.568      ;
; -0.576 ; reset                                 ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; 0.500        ; 3.337      ; 4.453      ;
; -0.537 ; dsf_datareg:b2v_int0|q[2]~5           ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; 0.500        ; -0.205     ; 0.872      ;
; -0.499 ; dsf_datareg:b2v_int0|q[1]~9           ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; 0.500        ; -0.179     ; 0.860      ;
; -0.456 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.330      ;
; -0.360 ; dsf_datareg:b2v_int0|q[0]~13          ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; 0.500        ; -0.208     ; 0.692      ;
; -0.358 ; dsf_datareg:b2v_int0|q[3]~1           ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; 0.500        ; -0.206     ; 0.692      ;
; -0.197 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.571      ;
; -0.194 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.568      ;
; -0.122 ; reset                                 ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; 0.500        ; 3.337      ; 3.999      ;
; -0.076 ; reset                                 ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; 1.000        ; 3.337      ; 4.453      ;
; 0.044  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.330      ;
; 0.065  ; reset                                 ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; 0.500        ; 3.330      ; 3.805      ;
; 0.069  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 3.330      ; 3.801      ;
; 0.099  ; reset                                 ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; 0.500        ; 3.330      ; 3.771      ;
; 0.378  ; reset                                 ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; 1.000        ; 3.337      ; 3.999      ;
; 0.565  ; reset                                 ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; 1.000        ; 3.330      ; 3.805      ;
; 0.569  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 3.330      ; 3.801      ;
; 0.599  ; reset                                 ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; 1.000        ; 3.330      ; 3.771      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.112 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 3.752      ;
; 0.135 ; reset                                 ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; 0.000        ; 3.330      ; 3.771      ;
; 0.165 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 3.330      ; 3.801      ;
; 0.169 ; reset                                 ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; 0.000        ; 3.330      ; 3.805      ;
; 0.252 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 3.892      ;
; 0.254 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 3.894      ;
; 0.356 ; reset                                 ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; 0.000        ; 3.337      ; 3.999      ;
; 0.612 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 3.752      ;
; 0.635 ; reset                                 ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; -0.500       ; 3.330      ; 3.771      ;
; 0.665 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 3.330      ; 3.801      ;
; 0.669 ; reset                                 ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; -0.500       ; 3.330      ; 3.805      ;
; 0.752 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 3.892      ;
; 0.754 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 3.894      ;
; 0.810 ; reset                                 ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; 0.000        ; 3.337      ; 4.453      ;
; 0.856 ; reset                                 ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; -0.500       ; 3.337      ; 3.999      ;
; 1.083 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; -0.192     ; 0.697      ;
; 1.092 ; dsf_datareg:b2v_int0|q[3]~1           ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; -0.500       ; -0.206     ; 0.692      ;
; 1.094 ; dsf_datareg:b2v_int0|q[0]~13          ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; -0.500       ; -0.208     ; 0.692      ;
; 1.233 ; dsf_datareg:b2v_int0|q[1]~9           ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; -0.500       ; -0.179     ; 0.860      ;
; 1.271 ; dsf_datareg:b2v_int0|q[2]~5           ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; -0.500       ; -0.205     ; 0.872      ;
; 1.310 ; reset                                 ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; -0.500       ; 3.337      ; 4.453      ;
; 1.529 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.215     ; 1.120      ;
; 1.866 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 1.458      ;
; 1.867 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 1.459      ;
; 2.289 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.595      ;
; 2.293 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_datareg:b2v_int0|q[0]~_emulated   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.599      ;
; 2.313 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.619      ;
; 2.330 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.636      ;
; 2.397 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 2.707      ;
; 2.401 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 2.711      ;
; 2.403 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 2.713      ;
; 2.467 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; -0.500       ; -0.192     ; 2.081      ;
; 2.496 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.802      ;
; 2.504 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.810      ;
; 2.506 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 2.812      ;
; 2.571 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.188     ; 2.189      ;
; 2.574 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_datareg:b2v_int0|q[2]~_emulated   ; clk          ; clk         ; 0.000        ; 0.003      ; 2.883      ;
; 2.575 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.188     ; 2.193      ;
; 2.577 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.188     ; 2.195      ;
; 2.601 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_datareg:b2v_int0|q[3]~_emulated   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.903      ;
; 2.616 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_datareg:b2v_int0|q[1]~_emulated   ; clk          ; clk         ; 0.000        ; 0.003      ; 2.925      ;
; 2.680 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; -0.215     ; 2.271      ;
; 2.712 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; -0.500       ; -0.218     ; 2.300      ;
; 2.718 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 3.024      ;
; 2.720 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 3.026      ;
; 2.732 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 3.038      ;
; 2.800 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; -0.500       ; -0.212     ; 2.394      ;
; 2.831 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 2.423      ;
; 2.916 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.215     ; 2.507      ;
; 3.114 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 2.706      ;
; 3.116 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; -0.214     ; 2.708      ;
; 3.184 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; -0.500       ; -0.211     ; 2.779      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'reset'                                                                                                                             ;
+-------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.287 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.000        ; 3.549      ; 3.836      ;
; 0.452 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.000        ; 3.548      ; 4.000      ;
; 0.676 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.000        ; 3.548      ; 4.224      ;
; 0.787 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; -0.500       ; 3.549      ; 3.836      ;
; 0.952 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; -0.500       ; 3.548      ; 4.000      ;
; 1.051 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.000        ; 3.522      ; 4.573      ;
; 1.176 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; -0.500       ; 3.548      ; 4.224      ;
; 1.551 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; -0.500       ; 3.522      ; 4.573      ;
; 1.777 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.000        ; 0.000      ; 1.777      ;
; 2.529 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.000        ; 0.000      ; 2.529      ;
; 2.593 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~9  ; clk          ; reset       ; -0.500       ; 0.215      ; 2.308      ;
; 2.849 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.000        ; 0.000      ; 2.849      ;
; 3.004 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.000        ; 0.000      ; 3.004      ;
; 3.394 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~5  ; clk          ; reset       ; -0.500       ; 0.214      ; 3.108      ;
; 3.418 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~1  ; clk          ; reset       ; -0.500       ; 0.214      ; 3.132      ;
; 3.675 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~13 ; clk          ; reset       ; -0.500       ; 0.192      ; 3.367      ;
+-------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rst_on'                                                                                                                        ;
+-------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.734 ; rst_on                              ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 3.536      ; 4.270      ;
; 0.764 ; rst_on                              ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 3.516      ; 4.280      ;
; 1.078 ; rst_on                              ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 3.542      ; 4.620      ;
; 1.234 ; rst_on                              ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; -0.500       ; 3.536      ; 4.270      ;
; 1.264 ; rst_on                              ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; -0.500       ; 3.516      ; 4.280      ;
; 1.490 ; rst_on                              ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 3.538      ; 5.028      ;
; 1.578 ; rst_on                              ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; -0.500       ; 3.542      ; 4.620      ;
; 1.990 ; rst_on                              ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; -0.500       ; 3.538      ; 5.028      ;
; 2.383 ; dsf_datareg:b2v_int0|q[1]~9         ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 2.383      ;
; 2.495 ; dsf_datareg:b2v_int0|q[3]~1         ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 2.495      ;
; 2.733 ; dsf_datareg:b2v_int0|q[2]~5         ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 2.733      ;
; 2.891 ; dsf_datareg:b2v_int0|q[1]~_emulated ; dsf_datareg:b2v_int0|q[1]~9  ; clk          ; rst_on      ; -0.500       ; 0.179      ; 2.570      ;
; 3.194 ; dsf_datareg:b2v_int0|q[2]~_emulated ; dsf_datareg:b2v_int0|q[2]~5  ; clk          ; rst_on      ; -0.500       ; 0.205      ; 2.899      ;
; 3.562 ; dsf_datareg:b2v_int0|q[3]~_emulated ; dsf_datareg:b2v_int0|q[3]~1  ; clk          ; rst_on      ; -0.500       ; 0.206      ; 3.268      ;
; 3.723 ; dsf_datareg:b2v_int0|q[0]~13        ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 3.723      ;
; 3.913 ; dsf_datareg:b2v_int0|q[0]~_emulated ; dsf_datareg:b2v_int0|q[0]~13 ; clk          ; rst_on      ; -0.500       ; 0.208      ; 3.621      ;
+-------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                       ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.196 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.070      ;
; -0.196 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.070      ;
; -0.196 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 3.334      ; 4.070      ;
; -0.188 ; rst_on    ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; 0.500        ; 3.330      ; 4.058      ;
; -0.188 ; rst_on    ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; 0.500        ; 3.330      ; 4.058      ;
; -0.187 ; rst_on    ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; 0.500        ; 3.337      ; 4.064      ;
; -0.187 ; rst_on    ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; 0.500        ; 3.337      ; 4.064      ;
; -0.173 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 3.330      ; 4.043      ;
; 0.304  ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.070      ;
; 0.304  ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.070      ;
; 0.304  ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 3.334      ; 4.070      ;
; 0.312  ; rst_on    ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; 1.000        ; 3.330      ; 4.058      ;
; 0.312  ; rst_on    ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; 1.000        ; 3.330      ; 4.058      ;
; 0.313  ; rst_on    ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; 1.000        ; 3.337      ; 4.064      ;
; 0.313  ; rst_on    ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; 1.000        ; 3.337      ; 4.064      ;
; 0.327  ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 3.330      ; 4.043      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                       ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 3.330      ; 4.043      ;
; 0.421 ; rst_on    ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; 0.000        ; 3.337      ; 4.064      ;
; 0.421 ; rst_on    ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; 0.000        ; 3.337      ; 4.064      ;
; 0.422 ; rst_on    ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; 0.000        ; 3.330      ; 4.058      ;
; 0.422 ; rst_on    ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; 0.000        ; 3.330      ; 4.058      ;
; 0.430 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.070      ;
; 0.430 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.070      ;
; 0.430 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 3.334      ; 4.070      ;
; 0.907 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 3.330      ; 4.043      ;
; 0.921 ; rst_on    ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; -0.500       ; 3.337      ; 4.064      ;
; 0.921 ; rst_on    ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; -0.500       ; 3.337      ; 4.064      ;
; 0.922 ; rst_on    ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; -0.500       ; 3.330      ; 4.058      ;
; 0.922 ; rst_on    ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; -0.500       ; 3.330      ; 4.058      ;
; 0.930 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.070      ;
; 0.930 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.070      ;
; 0.930 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 3.334      ; 4.070      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[0]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[0]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[1]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[1]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[2]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[2]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[3]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[3]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[3]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_int0|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_int0|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_int0|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_int0|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_int0|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_int0|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_int0|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_int0|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; reset ; Rise       ; reset                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[0]~13|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[0]~13|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rst_on'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; rst_on ; Rise       ; rst_on                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_int0|q[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_int0|q[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_int0|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_int0|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_int0|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_int0|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_int0|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_int0|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enable    ; clk        ; 4.882 ; 4.882 ; Rise       ; clk             ;
; reset     ; clk        ; 1.197 ; 1.197 ; Rise       ; clk             ;
; store     ; clk        ; 3.685 ; 3.685 ; Rise       ; clk             ;
; windows   ; clk        ; 6.151 ; 6.151 ; Rise       ; clk             ;
; enable    ; reset      ; 3.552 ; 3.552 ; Fall       ; reset           ;
; reset     ; reset      ; 2.477 ; 2.477 ; Fall       ; reset           ;
; enable    ; rst_on     ; 3.230 ; 3.230 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 2.860 ; 2.860 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -2.564 ; -2.564 ; Rise       ; clk             ;
; reset     ; clk        ; -0.112 ; -0.112 ; Rise       ; clk             ;
; store     ; clk        ; -3.094 ; -3.094 ; Rise       ; clk             ;
; windows   ; clk        ; -4.948 ; -4.948 ; Rise       ; clk             ;
; enable    ; reset      ; -1.766 ; -1.766 ; Fall       ; reset           ;
; reset     ; reset      ; -0.287 ; -0.287 ; Fall       ; reset           ;
; enable    ; rst_on     ; -1.787 ; -1.787 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; -0.734 ; -0.734 ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_blue    ; clk        ; 11.232 ; 11.232 ; Rise       ; clk             ;
; led_green   ; clk        ; 11.340 ; 11.340 ; Rise       ; clk             ;
; led_red     ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
; out_reg[*]  ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
;  out_reg[0] ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  out_reg[1] ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  out_reg[2] ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  out_reg[3] ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
; led_blue    ; rst_on     ; 9.616  ; 9.616  ; Rise       ; rst_on          ;
; led_green   ; rst_on     ; 9.724  ; 9.724  ; Rise       ; rst_on          ;
; led_red     ; rst_on     ; 7.757  ; 7.757  ; Rise       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 7.104  ; 7.104  ; Rise       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 6.443  ; 6.443  ; Rise       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 7.104  ; 7.104  ; Rise       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 6.628  ; 6.628  ; Rise       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 6.439  ; 6.439  ; Rise       ; rst_on          ;
; led_blue    ; rst_on     ; 11.305 ; 11.305 ; Fall       ; rst_on          ;
; led_green   ; rst_on     ; 11.413 ; 11.413 ; Fall       ; rst_on          ;
; led_red     ; rst_on     ; 9.518  ; 9.518  ; Fall       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 8.723  ; 8.723  ; Fall       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 8.676  ; 8.676  ; Fall       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 8.723  ; 8.723  ; Fall       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 8.283  ; 8.283  ; Fall       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 8.200  ; 8.200  ; Fall       ; rst_on          ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_blue    ; clk        ; 10.514 ; 10.514 ; Rise       ; clk             ;
; led_green   ; clk        ; 10.497 ; 10.497 ; Rise       ; clk             ;
; led_red     ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
; out_reg[*]  ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  out_reg[0] ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  out_reg[1] ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  out_reg[2] ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  out_reg[3] ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
; led_blue    ; rst_on     ; 8.186  ; 8.186  ; Rise       ; rst_on          ;
; led_green   ; rst_on     ; 8.169  ; 8.169  ; Rise       ; rst_on          ;
; led_red     ; rst_on     ; 7.757  ; 7.757  ; Rise       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 6.439  ; 6.439  ; Rise       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 6.443  ; 6.443  ; Rise       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 7.104  ; 7.104  ; Rise       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 6.628  ; 6.628  ; Rise       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 6.439  ; 6.439  ; Rise       ; rst_on          ;
; led_blue    ; rst_on     ; 8.186  ; 8.186  ; Fall       ; rst_on          ;
; led_green   ; rst_on     ; 8.169  ; 8.169  ; Fall       ; rst_on          ;
; led_red     ; rst_on     ; 7.757  ; 7.757  ; Fall       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 6.439  ; 6.439  ; Fall       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 6.443  ; 6.443  ; Fall       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 7.104  ; 7.104  ; Fall       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 6.628  ; 6.628  ; Fall       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 6.439  ; 6.439  ; Fall       ; rst_on          ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 11.668 ; 12.786 ; 12.786 ; 11.668 ;
; enable     ; led_green   ; 12.894 ;        ;        ; 12.894 ;
; enable     ; led_red     ; 8.890  ; 11.239 ; 11.239 ; 8.890  ;
; enable     ; out_reg[0]  ;        ; 10.157 ; 10.157 ;        ;
; enable     ; out_reg[1]  ;        ; 10.564 ; 10.564 ;        ;
; enable     ; out_reg[2]  ;        ; 9.786  ; 9.786  ;        ;
; enable     ; out_reg[3]  ;        ; 9.921  ; 9.921  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 9.180  ; 10.071 ; 10.071 ; 9.180  ;
; enable     ; led_green   ; 10.179 ;        ;        ; 10.179 ;
; enable     ; led_red     ; 8.890  ; 11.239 ; 11.239 ; 8.890  ;
; enable     ; out_reg[0]  ;        ; 10.157 ; 10.157 ;        ;
; enable     ; out_reg[1]  ;        ; 10.564 ; 10.564 ;        ;
; enable     ; out_reg[2]  ;        ; 9.786  ; 9.786  ;        ;
; enable     ; out_reg[3]  ;        ; 9.921  ; 9.921  ;        ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; rst_on ; -1.023 ; -3.515        ;
; reset  ; -0.970 ; -3.380        ;
; clk    ; -0.230 ; -0.888        ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk    ; -0.582 ; -4.290        ;
; reset  ; -0.367 ; -1.048        ;
; rst_on ; -0.249 ; -0.617        ;
+--------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.261 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.111 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk    ; -1.380 ; -9.380               ;
; reset  ; -1.380 ; -1.380               ;
; rst_on ; -1.380 ; -1.380               ;
+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rst_on'                                                                                                                        ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.023 ; dsf_datareg:b2v_int0|q[0]~_emulated ; dsf_datareg:b2v_int0|q[0]~13 ; clk          ; rst_on      ; 0.500        ; -0.051     ; 1.098      ;
; -0.902 ; dsf_datareg:b2v_int0|q[3]~_emulated ; dsf_datareg:b2v_int0|q[3]~1  ; clk          ; rst_on      ; 0.500        ; -0.053     ; 0.972      ;
; -0.830 ; dsf_datareg:b2v_int0|q[2]~_emulated ; dsf_datareg:b2v_int0|q[2]~5  ; clk          ; rst_on      ; 0.500        ; -0.055     ; 0.896      ;
; -0.760 ; dsf_datareg:b2v_int0|q[1]~_emulated ; dsf_datareg:b2v_int0|q[1]~9  ; clk          ; rst_on      ; 0.500        ; -0.069     ; 0.805      ;
; -0.418 ; dsf_datareg:b2v_int0|q[0]~13        ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 1.044      ;
; -0.160 ; dsf_datareg:b2v_int0|q[2]~5         ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.781      ;
; -0.069 ; dsf_datareg:b2v_int0|q[3]~1         ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.692      ;
; -0.067 ; dsf_datareg:b2v_int0|q[1]~9         ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 0.000      ; 0.681      ;
; 0.146  ; rst_on                              ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 0.500        ; 1.654      ; 1.634      ;
; 0.253  ; rst_on                              ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 0.500        ; 1.655      ; 1.523      ;
; 0.330  ; rst_on                              ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 0.500        ; 1.641      ; 1.425      ;
; 0.372  ; rst_on                              ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 0.500        ; 1.652      ; 1.403      ;
; 0.646  ; rst_on                              ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 1.000        ; 1.654      ; 1.634      ;
; 0.753  ; rst_on                              ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 1.000        ; 1.655      ; 1.523      ;
; 0.830  ; rst_on                              ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 1.000        ; 1.641      ; 1.425      ;
; 0.872  ; rst_on                              ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 1.000        ; 1.652      ; 1.403      ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'reset'                                                                                                                             ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.970 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~13 ; clk          ; reset       ; 0.500        ; -0.060     ; 1.021      ;
; -0.883 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~5  ; clk          ; reset       ; 0.500        ; -0.048     ; 0.956      ;
; -0.880 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~1  ; clk          ; reset       ; 0.500        ; -0.049     ; 0.951      ;
; -0.647 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~9  ; clk          ; reset       ; 0.500        ; -0.048     ; 0.720      ;
; -0.234 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.855      ;
; -0.196 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 1.000        ; 0.000      ; 0.807      ;
; -0.094 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.714      ;
; 0.118  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 1.000        ; 0.000      ; 0.503      ;
; 0.249  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.500        ; 1.645      ; 1.507      ;
; 0.357  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.500        ; 1.659      ; 1.423      ;
; 0.427  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.500        ; 1.658      ; 1.351      ;
; 0.488  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.500        ; 1.659      ; 1.292      ;
; 0.749  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 1.000        ; 1.645      ; 1.507      ;
; 0.857  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 1.000        ; 1.659      ; 1.423      ;
; 0.927  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 1.000        ; 1.658      ; 1.351      ;
; 0.988  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 1.000        ; 1.659      ; 1.292      ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.230 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.808      ;
; -0.199 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.777      ;
; -0.186 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; 0.500        ; 0.051      ; 0.767      ;
; -0.166 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.744      ;
; -0.164 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.742      ;
; -0.127 ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.705      ;
; -0.125 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.049      ; 0.704      ;
; -0.125 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.049      ; 0.704      ;
; -0.081 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.048      ; 0.659      ;
; -0.077 ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; 0.500        ; 0.051      ; 0.658      ;
; -0.072 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.062      ; 0.664      ;
; -0.072 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.062      ; 0.664      ;
; -0.069 ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; 0.500        ; 0.047      ; 0.646      ;
; -0.031 ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.062      ; 0.623      ;
; 0.005  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.060      ; 0.585      ;
; 0.007  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; 0.500        ; 0.060      ; 0.583      ;
; 0.069  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.959      ;
; 0.089  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.941      ;
; 0.089  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.941      ;
; 0.121  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.909      ;
; 0.145  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_datareg:b2v_int0|q[3]~_emulated   ; clk          ; clk         ; 1.000        ; -0.002     ; 0.883      ;
; 0.152  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.878      ;
; 0.154  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.876      ;
; 0.154  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 0.878      ;
; 0.154  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 0.878      ;
; 0.158  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_datareg:b2v_int0|q[1]~_emulated   ; clk          ; clk         ; 1.000        ; 0.003      ; 0.875      ;
; 0.165  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_datareg:b2v_int0|q[2]~_emulated   ; clk          ; clk         ; 1.000        ; 0.003      ; 0.868      ;
; 0.195  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 0.837      ;
; 0.224  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.806      ;
; 0.231  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 0.799      ;
; 0.233  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_datareg:b2v_int0|q[0]~_emulated   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.797      ;
; 0.329  ; dsf_datareg:b2v_int0|q[2]~5           ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; 0.500        ; 0.055      ; 0.256      ;
; 0.350  ; dsf_datareg:b2v_int0|q[1]~9           ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; 0.500        ; 0.069      ; 0.249      ;
; 0.377  ; dsf_datareg:b2v_int0|q[0]~13          ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; 0.500        ; 0.051      ; 0.204      ;
; 0.379  ; dsf_datareg:b2v_int0|q[3]~1           ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; 0.500        ; 0.053      ; 0.204      ;
; 0.704  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.533      ;
; 0.706  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.531      ;
; 0.789  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.448      ;
; 0.793  ; reset                                 ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; 0.500        ; 1.710      ; 1.447      ;
; 0.905  ; reset                                 ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; 0.500        ; 1.710      ; 1.335      ;
; 0.950  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 1.705      ; 1.285      ;
; 0.952  ; reset                                 ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; 0.500        ; 1.705      ; 1.283      ;
; 0.952  ; reset                                 ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; 0.500        ; 1.705      ; 1.283      ;
; 1.204  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.533      ;
; 1.206  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.531      ;
; 1.289  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.448      ;
; 1.293  ; reset                                 ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; 1.000        ; 1.710      ; 1.447      ;
; 1.405  ; reset                                 ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; 1.000        ; 1.710      ; 1.335      ;
; 1.450  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 1.705      ; 1.285      ;
; 1.452  ; reset                                 ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; 1.000        ; 1.705      ; 1.283      ;
; 1.452  ; reset                                 ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; 1.000        ; 1.705      ; 1.283      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.582 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.273      ;
; -0.570 ; reset                                 ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; 0.000        ; 1.705      ; 1.283      ;
; -0.570 ; reset                                 ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; 0.000        ; 1.705      ; 1.283      ;
; -0.568 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 1.705      ; 1.285      ;
; -0.534 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.321      ;
; -0.532 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.323      ;
; -0.523 ; reset                                 ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; 0.000        ; 1.710      ; 1.335      ;
; -0.411 ; reset                                 ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; 0.000        ; 1.710      ; 1.447      ;
; -0.082 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.273      ;
; -0.070 ; reset                                 ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; -0.500       ; 1.705      ; 1.283      ;
; -0.070 ; reset                                 ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; -0.500       ; 1.705      ; 1.283      ;
; -0.068 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 1.705      ; 1.285      ;
; -0.034 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.321      ;
; -0.032 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.323      ;
; -0.023 ; reset                                 ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; -0.500       ; 1.710      ; 1.335      ;
; 0.089  ; reset                                 ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; -0.500       ; 1.710      ; 1.447      ;
; 0.499  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 0.060      ; 0.207      ;
; 0.503  ; dsf_datareg:b2v_int0|q[3]~1           ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; -0.500       ; 0.053      ; 0.204      ;
; 0.505  ; dsf_datareg:b2v_int0|q[0]~13          ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; -0.500       ; 0.051      ; 0.204      ;
; 0.532  ; dsf_datareg:b2v_int0|q[1]~9           ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; -0.500       ; 0.069      ; 0.249      ;
; 0.553  ; dsf_datareg:b2v_int0|q[2]~5           ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; -0.500       ; 0.055      ; 0.256      ;
; 0.621  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.317      ;
; 0.647  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.649  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_datareg:b2v_int0|q[0]~_emulated   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.651  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.658  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.685  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 0.835      ;
; 0.687  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 0.837      ;
; 0.687  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 0.837      ;
; 0.702  ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.049      ; 0.399      ;
; 0.704  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.400      ;
; 0.717  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_datareg:b2v_int0|q[2]~_emulated   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.868      ;
; 0.724  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_datareg:b2v_int0|q[1]~_emulated   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.875      ;
; 0.728  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.876      ;
; 0.728  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.876      ;
; 0.730  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.878      ;
; 0.737  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_datareg:b2v_int0|q[3]~_emulated   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.883      ;
; 0.791  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.793  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.796  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.875  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_datareg:b2v_int0|q[0]~_emulated   ; reset        ; clk         ; -0.500       ; 0.060      ; 0.583      ;
; 0.911  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.062      ; 0.621      ;
; 0.913  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.062      ; 0.623      ;
; 0.913  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 0.062      ; 0.623      ;
; 0.951  ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_datareg:b2v_int0|q[3]~_emulated   ; reset        ; clk         ; -0.500       ; 0.047      ; 0.646      ;
; 0.959  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_datareg:b2v_int0|q[1]~_emulated   ; reset        ; clk         ; -0.500       ; 0.051      ; 0.658      ;
; 0.963  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.659      ;
; 1.007  ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.049      ; 0.704      ;
; 1.031  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.727      ;
; 1.068  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_datareg:b2v_int0|q[2]~_emulated   ; reset        ; clk         ; -0.500       ; 0.051      ; 0.767      ;
; 1.079  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.775      ;
; 1.081  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 0.048      ; 0.777      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'reset'                                                                                                                              ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.367 ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.000        ; 1.659      ; 1.292      ;
; -0.307 ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.000        ; 1.658      ; 1.351      ;
; -0.236 ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.000        ; 1.659      ; 1.423      ;
; -0.138 ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.000        ; 1.645      ; 1.507      ;
; 0.133  ; reset                                 ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; -0.500       ; 1.659      ; 1.292      ;
; 0.193  ; reset                                 ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; -0.500       ; 1.658      ; 1.351      ;
; 0.264  ; reset                                 ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; -0.500       ; 1.659      ; 1.423      ;
; 0.362  ; reset                                 ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; -0.500       ; 1.645      ; 1.507      ;
; 0.503  ; dsf_upcounter:b2v_inst|q[1]~9         ; dsf_upcounter:b2v_inst|q[1]~9  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.503      ;
; 0.714  ; dsf_upcounter:b2v_inst|q[3]~1         ; dsf_upcounter:b2v_inst|q[3]~1  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.714      ;
; 0.807  ; dsf_upcounter:b2v_inst|q[0]~13        ; dsf_upcounter:b2v_inst|q[0]~13 ; reset        ; reset       ; 0.000        ; 0.000      ; 0.807      ;
; 0.855  ; dsf_upcounter:b2v_inst|q[2]~5         ; dsf_upcounter:b2v_inst|q[2]~5  ; reset        ; reset       ; 0.000        ; 0.000      ; 0.855      ;
; 1.268  ; dsf_upcounter:b2v_inst|q[1]~_emulated ; dsf_upcounter:b2v_inst|q[1]~9  ; clk          ; reset       ; -0.500       ; -0.048     ; 0.720      ;
; 1.500  ; dsf_upcounter:b2v_inst|q[3]~_emulated ; dsf_upcounter:b2v_inst|q[3]~1  ; clk          ; reset       ; -0.500       ; -0.049     ; 0.951      ;
; 1.504  ; dsf_upcounter:b2v_inst|q[2]~_emulated ; dsf_upcounter:b2v_inst|q[2]~5  ; clk          ; reset       ; -0.500       ; -0.048     ; 0.956      ;
; 1.581  ; dsf_upcounter:b2v_inst|q[0]~_emulated ; dsf_upcounter:b2v_inst|q[0]~13 ; clk          ; reset       ; -0.500       ; -0.060     ; 1.021      ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rst_on'                                                                                                                         ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.249 ; rst_on                              ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 1.652      ; 1.403      ;
; -0.216 ; rst_on                              ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 1.641      ; 1.425      ;
; -0.132 ; rst_on                              ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 1.655      ; 1.523      ;
; -0.020 ; rst_on                              ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 1.654      ; 1.634      ;
; 0.251  ; rst_on                              ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; -0.500       ; 1.652      ; 1.403      ;
; 0.284  ; rst_on                              ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; -0.500       ; 1.641      ; 1.425      ;
; 0.368  ; rst_on                              ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; -0.500       ; 1.655      ; 1.523      ;
; 0.480  ; rst_on                              ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; -0.500       ; 1.654      ; 1.634      ;
; 0.681  ; dsf_datareg:b2v_int0|q[1]~9         ; dsf_datareg:b2v_int0|q[1]~9  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.681      ;
; 0.692  ; dsf_datareg:b2v_int0|q[3]~1         ; dsf_datareg:b2v_int0|q[3]~1  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.692      ;
; 0.781  ; dsf_datareg:b2v_int0|q[2]~5         ; dsf_datareg:b2v_int0|q[2]~5  ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 0.781      ;
; 1.044  ; dsf_datareg:b2v_int0|q[0]~13        ; dsf_datareg:b2v_int0|q[0]~13 ; rst_on       ; rst_on      ; 0.000        ; 0.000      ; 1.044      ;
; 1.374  ; dsf_datareg:b2v_int0|q[1]~_emulated ; dsf_datareg:b2v_int0|q[1]~9  ; clk          ; rst_on      ; -0.500       ; -0.069     ; 0.805      ;
; 1.451  ; dsf_datareg:b2v_int0|q[2]~_emulated ; dsf_datareg:b2v_int0|q[2]~5  ; clk          ; rst_on      ; -0.500       ; -0.055     ; 0.896      ;
; 1.525  ; dsf_datareg:b2v_int0|q[3]~_emulated ; dsf_datareg:b2v_int0|q[3]~1  ; clk          ; rst_on      ; -0.500       ; -0.053     ; 0.972      ;
; 1.649  ; dsf_datareg:b2v_int0|q[0]~_emulated ; dsf_datareg:b2v_int0|q[0]~13 ; clk          ; rst_on      ; -0.500       ; -0.051     ; 1.098      ;
+--------+-------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.261 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.976      ;
; 0.261 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.976      ;
; 0.261 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.500        ; 1.707      ; 1.976      ;
; 0.265 ; rst_on    ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; 0.500        ; 1.705      ; 1.970      ;
; 0.265 ; rst_on    ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; 0.500        ; 1.705      ; 1.970      ;
; 0.268 ; rst_on    ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; 0.500        ; 1.710      ; 1.972      ;
; 0.268 ; rst_on    ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; 0.500        ; 1.710      ; 1.972      ;
; 0.271 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.500        ; 1.705      ; 1.964      ;
; 0.761 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.976      ;
; 0.761 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.976      ;
; 0.761 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 1.000        ; 1.707      ; 1.976      ;
; 0.765 ; rst_on    ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; 1.000        ; 1.705      ; 1.970      ;
; 0.765 ; rst_on    ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; 1.000        ; 1.705      ; 1.970      ;
; 0.768 ; rst_on    ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; 1.000        ; 1.710      ; 1.972      ;
; 0.768 ; rst_on    ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; 1.000        ; 1.710      ; 1.972      ;
; 0.771 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 1.000        ; 1.705      ; 1.964      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                       ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.111 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; 0.000        ; 1.705      ; 1.964      ;
; 0.114 ; rst_on    ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; 0.000        ; 1.710      ; 1.972      ;
; 0.114 ; rst_on    ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; 0.000        ; 1.710      ; 1.972      ;
; 0.117 ; rst_on    ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; 0.000        ; 1.705      ; 1.970      ;
; 0.117 ; rst_on    ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; 0.000        ; 1.705      ; 1.970      ;
; 0.121 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.976      ;
; 0.121 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.976      ;
; 0.121 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; 0.000        ; 1.707      ; 1.976      ;
; 0.611 ; reset     ; dsf_upcounter:b2v_inst|q[0]~_emulated ; reset        ; clk         ; -0.500       ; 1.705      ; 1.964      ;
; 0.614 ; rst_on    ; dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_on       ; clk         ; -0.500       ; 1.710      ; 1.972      ;
; 0.614 ; rst_on    ; dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_on       ; clk         ; -0.500       ; 1.710      ; 1.972      ;
; 0.617 ; rst_on    ; dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_on       ; clk         ; -0.500       ; 1.705      ; 1.970      ;
; 0.617 ; rst_on    ; dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_on       ; clk         ; -0.500       ; 1.705      ; 1.970      ;
; 0.621 ; reset     ; dsf_upcounter:b2v_inst|q[1]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.976      ;
; 0.621 ; reset     ; dsf_upcounter:b2v_inst|q[2]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.976      ;
; 0.621 ; reset     ; dsf_upcounter:b2v_inst|q[3]~_emulated ; reset        ; clk         ; -0.500       ; 1.707      ; 1.976      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[0]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[0]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[1]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[1]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[2]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[2]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[3]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_datareg:b2v_int0|q[3]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_upcounter:b2v_inst|q[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_inst|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_inst|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_int0|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_int0|q[0]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_int0|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_int0|q[1]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_int0|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_int0|q[2]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b2v_int0|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b2v_int0|q[3]~_emulated|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; reset ; Rise       ; reset                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[0]~13|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[0]~13|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[1]~9|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[2]~5|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b2v_inst|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst|q[3]~1|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rst_on'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; rst_on ; Rise       ; rst_on                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_int0|q[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_int0|q[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_int0|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_int0|q[1]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_int0|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_int0|q[2]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; b2v_int0|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; b2v_int0|q[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Fall       ; dsf_datareg:b2v_int0|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_on ; Rise       ; rst_on~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_on ; Rise       ; rst_on~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; 1.006  ; 1.006  ; Rise       ; clk             ;
; reset     ; clk        ; -0.204 ; -0.204 ; Rise       ; clk             ;
; store     ; clk        ; 0.860  ; 0.860  ; Rise       ; clk             ;
; windows   ; clk        ; 2.384  ; 2.384  ; Rise       ; clk             ;
; enable    ; reset      ; 0.760  ; 0.760  ; Fall       ; reset           ;
; reset     ; reset      ; 0.251  ; 0.251  ; Fall       ; reset           ;
; enable    ; rst_on     ; 0.673  ; 0.673  ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.354  ; 0.354  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -0.318 ; -0.318 ; Rise       ; clk             ;
; reset     ; clk        ; 0.582  ; 0.582  ; Rise       ; clk             ;
; store     ; clk        ; -0.661 ; -0.661 ; Rise       ; clk             ;
; windows   ; clk        ; -1.839 ; -1.839 ; Rise       ; clk             ;
; enable    ; reset      ; -0.263 ; -0.263 ; Fall       ; reset           ;
; reset     ; reset      ; 0.367  ; 0.367  ; Fall       ; reset           ;
; enable    ; rst_on     ; -0.276 ; -0.276 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.249  ; 0.249  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_blue    ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
; led_green   ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
; led_red     ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
; out_reg[*]  ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  out_reg[0] ; clk        ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  out_reg[1] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  out_reg[2] ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  out_reg[3] ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
; led_blue    ; rst_on     ; 3.454 ; 3.454 ; Rise       ; rst_on          ;
; led_green   ; rst_on     ; 3.442 ; 3.442 ; Rise       ; rst_on          ;
; led_red     ; rst_on     ; 2.927 ; 2.927 ; Rise       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 2.738 ; 2.738 ; Rise       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 2.537 ; 2.537 ; Rise       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 2.738 ; 2.738 ; Rise       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 2.557 ; 2.557 ; Rise       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 2.523 ; 2.523 ; Rise       ; rst_on          ;
; led_blue    ; rst_on     ; 4.367 ; 4.367 ; Fall       ; rst_on          ;
; led_green   ; rst_on     ; 4.355 ; 4.355 ; Fall       ; rst_on          ;
; led_red     ; rst_on     ; 3.868 ; 3.868 ; Fall       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 3.635 ; 3.635 ; Fall       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 3.601 ; 3.601 ; Fall       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 3.635 ; 3.635 ; Fall       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 3.470 ; 3.470 ; Fall       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 3.464 ; 3.464 ; Fall       ; rst_on          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_blue    ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
; led_green   ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
; led_red     ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
; out_reg[*]  ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  out_reg[0] ; clk        ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  out_reg[1] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  out_reg[2] ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  out_reg[3] ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
; led_blue    ; rst_on     ; 3.015 ; 3.015 ; Rise       ; rst_on          ;
; led_green   ; rst_on     ; 2.998 ; 2.998 ; Rise       ; rst_on          ;
; led_red     ; rst_on     ; 2.927 ; 2.927 ; Rise       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 2.523 ; 2.523 ; Rise       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 2.537 ; 2.537 ; Rise       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 2.738 ; 2.738 ; Rise       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 2.557 ; 2.557 ; Rise       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 2.523 ; 2.523 ; Rise       ; rst_on          ;
; led_blue    ; rst_on     ; 3.015 ; 3.015 ; Fall       ; rst_on          ;
; led_green   ; rst_on     ; 2.998 ; 2.998 ; Fall       ; rst_on          ;
; led_red     ; rst_on     ; 2.927 ; 2.927 ; Fall       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 2.523 ; 2.523 ; Fall       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 2.537 ; 2.537 ; Fall       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 2.738 ; 2.738 ; Fall       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 2.557 ; 2.557 ; Fall       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 2.523 ; 2.523 ; Fall       ; rst_on          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 4.211 ; 4.552 ; 4.552 ; 4.211 ;
; enable     ; led_green   ; 4.540 ;       ;       ; 4.540 ;
; enable     ; led_red     ; 3.469 ; 4.123 ; 4.123 ; 3.469 ;
; enable     ; out_reg[0]  ;       ; 3.788 ; 3.788 ;       ;
; enable     ; out_reg[1]  ;       ; 3.913 ; 3.913 ;       ;
; enable     ; out_reg[2]  ;       ; 3.655 ; 3.655 ;       ;
; enable     ; out_reg[3]  ;       ; 3.719 ; 3.719 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 3.527 ; 3.813 ; 3.813 ; 3.527 ;
; enable     ; led_green   ; 3.801 ;       ;       ; 3.801 ;
; enable     ; led_red     ; 3.469 ; 4.123 ; 4.123 ; 3.469 ;
; enable     ; out_reg[0]  ;       ; 3.788 ; 3.788 ;       ;
; enable     ; out_reg[1]  ;       ; 3.913 ; 3.913 ;       ;
; enable     ; out_reg[2]  ;       ; 3.655 ; 3.655 ;       ;
; enable     ; out_reg[3]  ;       ; 3.719 ; 3.719 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.283  ; -0.582 ; -0.196   ; 0.111   ; -1.941              ;
;  clk             ; -2.520  ; -0.582 ; -0.196   ; 0.111   ; -1.941              ;
;  reset           ; -4.101  ; -0.367 ; N/A      ; N/A     ; -1.941              ;
;  rst_on          ; -4.283  ; -0.249 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -46.8   ; -5.955 ; -1.511   ; 0.0     ; -17.695             ;
;  clk             ; -17.064 ; -4.290 ; -1.511   ; 0.000   ; -13.813             ;
;  reset           ; -14.643 ; -1.048 ; N/A      ; N/A     ; -1.941              ;
;  rst_on          ; -15.093 ; -0.617 ; N/A      ; N/A     ; -1.941              ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; enable    ; clk        ; 4.882 ; 4.882 ; Rise       ; clk             ;
; reset     ; clk        ; 1.197 ; 1.197 ; Rise       ; clk             ;
; store     ; clk        ; 3.685 ; 3.685 ; Rise       ; clk             ;
; windows   ; clk        ; 6.151 ; 6.151 ; Rise       ; clk             ;
; enable    ; reset      ; 3.552 ; 3.552 ; Fall       ; reset           ;
; reset     ; reset      ; 2.477 ; 2.477 ; Fall       ; reset           ;
; enable    ; rst_on     ; 3.230 ; 3.230 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 2.860 ; 2.860 ; Fall       ; rst_on          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enable    ; clk        ; -0.318 ; -0.318 ; Rise       ; clk             ;
; reset     ; clk        ; 0.582  ; 0.582  ; Rise       ; clk             ;
; store     ; clk        ; -0.661 ; -0.661 ; Rise       ; clk             ;
; windows   ; clk        ; -1.839 ; -1.839 ; Rise       ; clk             ;
; enable    ; reset      ; -0.263 ; -0.263 ; Fall       ; reset           ;
; reset     ; reset      ; 0.367  ; 0.367  ; Fall       ; reset           ;
; enable    ; rst_on     ; -0.276 ; -0.276 ; Fall       ; rst_on          ;
; rst_on    ; rst_on     ; 0.249  ; 0.249  ; Fall       ; rst_on          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_blue    ; clk        ; 11.232 ; 11.232 ; Rise       ; clk             ;
; led_green   ; clk        ; 11.340 ; 11.340 ; Rise       ; clk             ;
; led_red     ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
; out_reg[*]  ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
;  out_reg[0] ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  out_reg[1] ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  out_reg[2] ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  out_reg[3] ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
; led_blue    ; rst_on     ; 9.616  ; 9.616  ; Rise       ; rst_on          ;
; led_green   ; rst_on     ; 9.724  ; 9.724  ; Rise       ; rst_on          ;
; led_red     ; rst_on     ; 7.757  ; 7.757  ; Rise       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 7.104  ; 7.104  ; Rise       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 6.443  ; 6.443  ; Rise       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 7.104  ; 7.104  ; Rise       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 6.628  ; 6.628  ; Rise       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 6.439  ; 6.439  ; Rise       ; rst_on          ;
; led_blue    ; rst_on     ; 11.305 ; 11.305 ; Fall       ; rst_on          ;
; led_green   ; rst_on     ; 11.413 ; 11.413 ; Fall       ; rst_on          ;
; led_red     ; rst_on     ; 9.518  ; 9.518  ; Fall       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 8.723  ; 8.723  ; Fall       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 8.676  ; 8.676  ; Fall       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 8.723  ; 8.723  ; Fall       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 8.283  ; 8.283  ; Fall       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 8.200  ; 8.200  ; Fall       ; rst_on          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_blue    ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
; led_green   ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
; led_red     ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
; out_reg[*]  ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  out_reg[0] ; clk        ; 3.706 ; 3.706 ; Rise       ; clk             ;
;  out_reg[1] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  out_reg[2] ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  out_reg[3] ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
; led_blue    ; rst_on     ; 3.015 ; 3.015 ; Rise       ; rst_on          ;
; led_green   ; rst_on     ; 2.998 ; 2.998 ; Rise       ; rst_on          ;
; led_red     ; rst_on     ; 2.927 ; 2.927 ; Rise       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 2.523 ; 2.523 ; Rise       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 2.537 ; 2.537 ; Rise       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 2.738 ; 2.738 ; Rise       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 2.557 ; 2.557 ; Rise       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 2.523 ; 2.523 ; Rise       ; rst_on          ;
; led_blue    ; rst_on     ; 3.015 ; 3.015 ; Fall       ; rst_on          ;
; led_green   ; rst_on     ; 2.998 ; 2.998 ; Fall       ; rst_on          ;
; led_red     ; rst_on     ; 2.927 ; 2.927 ; Fall       ; rst_on          ;
; out_reg[*]  ; rst_on     ; 2.523 ; 2.523 ; Fall       ; rst_on          ;
;  out_reg[0] ; rst_on     ; 2.537 ; 2.537 ; Fall       ; rst_on          ;
;  out_reg[1] ; rst_on     ; 2.738 ; 2.738 ; Fall       ; rst_on          ;
;  out_reg[2] ; rst_on     ; 2.557 ; 2.557 ; Fall       ; rst_on          ;
;  out_reg[3] ; rst_on     ; 2.523 ; 2.523 ; Fall       ; rst_on          ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; enable     ; led_blue    ; 11.668 ; 12.786 ; 12.786 ; 11.668 ;
; enable     ; led_green   ; 12.894 ;        ;        ; 12.894 ;
; enable     ; led_red     ; 8.890  ; 11.239 ; 11.239 ; 8.890  ;
; enable     ; out_reg[0]  ;        ; 10.157 ; 10.157 ;        ;
; enable     ; out_reg[1]  ;        ; 10.564 ; 10.564 ;        ;
; enable     ; out_reg[2]  ;        ; 9.786  ; 9.786  ;        ;
; enable     ; out_reg[3]  ;        ; 9.921  ; 9.921  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; led_blue    ; 3.527 ; 3.813 ; 3.813 ; 3.527 ;
; enable     ; led_green   ; 3.801 ;       ;       ; 3.801 ;
; enable     ; led_red     ; 3.469 ; 4.123 ; 4.123 ; 3.469 ;
; enable     ; out_reg[0]  ;       ; 3.788 ; 3.788 ;       ;
; enable     ; out_reg[1]  ;       ; 3.913 ; 3.913 ;       ;
; enable     ; out_reg[2]  ;       ; 3.655 ; 3.655 ;       ;
; enable     ; out_reg[3]  ;       ; 3.719 ; 3.719 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22       ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 22       ; 48       ; 0        ; 0        ;
; rst_on     ; clk      ; 0        ; 4        ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 4        ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 4        ; 8        ;
; clk        ; rst_on   ; 0        ; 0        ; 4        ; 0        ;
; rst_on     ; rst_on   ; 0        ; 0        ; 4        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22       ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 22       ; 48       ; 0        ; 0        ;
; rst_on     ; clk      ; 0        ; 4        ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 4        ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 4        ; 8        ;
; clk        ; rst_on   ; 0        ; 0        ; 4        ; 0        ;
; rst_on     ; rst_on   ; 0        ; 0        ; 4        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rst_on     ; clk      ; 4        ; 4        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rst_on     ; clk      ; 4        ; 4        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 09 14:59:47 2022
Info: Command: quartus_sta schematic -c schematic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'schematic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst_on rst_on
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_int0|reg~3|combout"
    Warning (332126): Node "b2v_int0|q[2]~6|dataa"
    Warning (332126): Node "b2v_int0|q[2]~6|combout"
    Warning (332126): Node "b2v_int0|reg~3|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_int0|reg~1|combout"
    Warning (332126): Node "b2v_int0|q[1]~10|dataa"
    Warning (332126): Node "b2v_int0|q[1]~10|combout"
    Warning (332126): Node "b2v_int0|reg~1|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_int0|reg~2|combout"
    Warning (332126): Node "b2v_int0|q[0]~14|datab"
    Warning (332126): Node "b2v_int0|q[0]~14|combout"
    Warning (332126): Node "b2v_int0|reg~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst|cnt~3|combout"
    Warning (332126): Node "b2v_inst|q[2]~6|dataa"
    Warning (332126): Node "b2v_inst|q[2]~6|combout"
    Warning (332126): Node "b2v_inst|cnt~3|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst|cnt~1|combout"
    Warning (332126): Node "b2v_inst|q[1]~10|dataa"
    Warning (332126): Node "b2v_inst|q[1]~10|combout"
    Warning (332126): Node "b2v_inst|cnt~1|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst|cnt~2|combout"
    Warning (332126): Node "b2v_inst|q[0]~14|dataa"
    Warning (332126): Node "b2v_inst|q[0]~14|combout"
    Warning (332126): Node "b2v_inst|cnt~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst|cnt~0|combout"
    Warning (332126): Node "b2v_inst|q[3]~2|dataa"
    Warning (332126): Node "b2v_inst|q[3]~2|combout"
    Warning (332126): Node "b2v_inst|cnt~0|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_int0|q[3]~2|combout"
    Warning (332126): Node "b2v_int0|reg~0|datab"
    Warning (332126): Node "b2v_int0|reg~0|combout"
    Warning (332126): Node "b2v_int0|q[3]~2|datac"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.283       -15.093 rst_on 
    Info (332119):    -4.101       -14.643 reset 
    Info (332119):    -2.520       -17.064 clk 
Info (332146): Worst-case hold slack is 0.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.112         0.000 clk 
    Info (332119):     0.287         0.000 reset 
    Info (332119):     0.734         0.000 rst_on 
Info (332146): Worst-case recovery slack is -0.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.196        -1.511 clk 
Info (332146): Worst-case removal slack is 0.407
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.407         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -13.813 clk 
    Info (332119):    -1.941        -1.941 reset 
    Info (332119):    -1.941        -1.941 rst_on 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.023
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.023        -3.515 rst_on 
    Info (332119):    -0.970        -3.380 reset 
    Info (332119):    -0.230        -0.888 clk 
Info (332146): Worst-case hold slack is -0.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.582        -4.290 clk 
    Info (332119):    -0.367        -1.048 reset 
    Info (332119):    -0.249        -0.617 rst_on 
Info (332146): Worst-case recovery slack is 0.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.261         0.000 clk 
Info (332146): Worst-case removal slack is 0.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.111         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clk 
    Info (332119):    -1.380        -1.380 reset 
    Info (332119):    -1.380        -1.380 rst_on 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 45 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Wed Feb 09 14:59:48 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


