`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2016/01/29 18:29:33
// Design Name:
// Module Name: andgate
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////

module andgate
       #(parameter WIDTH=8)           //指定数据宽度参数，缺省值是8
       (
           input [(WIDTH-1):0] a,     // 出具位数由参数WIDTH决定
           input [(WIDTH-1):0] b,
           output [(WIDTH-1):0] c
       );

assign c = a & b;       //  2输入与门
endmodule
