anadir_pregunta("En un flux de disseny VHDL estàndard, quina és la conseqüència directa de realitzar una instanciació directa de l'entitat A dins de l'arxiu de l'entitat B?", "L'entitat A ha d'haver estat analitzada i compilada prèviament a la biblioteca de treball.", "L'arquitectura de l'entitat B ha de definir-se necessàriament com una configuració de bloc externa.", "El simulador realitzarà una elaboració recursiva automàtica independentment de l'ordre de compilació dels fitxers.", "Es requereix l'ús obligatori de la clàusula 'component' abans de la sentència 'begin' de l'arquitectura B.");

anadir_pregunta("Respecte a la naturalesa d'un 'Testbench' en VHDL, quina definició descriu amb precisió la seva estructura a nivell de port?", "És una entitat que manca totalment de ports en la seva declaració d'interfície.", "És un mòdul funcional que només admet ports de tipus 'in' per rebre els senyals del rellotge del sistema.", "És una arquitectura que defineix exclusivament ports direccionals per connectar amb el generador de de l'estímul.", "És una unitat de disseny que només permet ports de tipus 'buffer' per visualitzar els senyals al wave viewer.");

anadir_pregunta("Dins d'un procés de 'Stimuli', quina és la funció exacta de les assignacions de senyal seqüencials acompanyades de sentències 'wait'?", "Programar nous valors en una llista d'esdeveniments futurs i suspendre l'execució del procés.", "Actualitzar immediatament el valor del senyal al delta-cycle actual per evitar retards de propagació.", "Forçar una re-elaboració de la unitat sota prova (DUT) cada vegada que el procés detecta un canvi de flanc.", "Aturar el rellotge global del sistema fins que tots els ports de sortida hagin estabilitzat el seu valor lògic.");

anadir_pregunta("En l'anàlisi de temporització per a síntesi síncrona, quina condició ha de complir el retard combinacional (delay) per garantir l'estabilitat del sistema?", "delay < període - setup - arrival", "delay < període + hold time - propagation delay", "delay > setup time + hold time / 2", "delay = període - (setup * factor d'escala de la tecnologia)");

anadir_pregunta("Quina unitat de disseny és referenciada automàticament pel simulador sota el nom lògic 'work'?", "La biblioteca de treball on es guarden les unitats de disseny actualment compilades.", "El paquet estàndard IEEE 1164 que conté la definició del tipus std_logic.", "El directori d'instal·lació on resideixen les eines de síntesi i l'elaborador de netlists.", "L'entitat de nivell superior (top-entity) que defineix els pins físics de la FPGA.");

anadir_pregunta("Quin és l'ordre correcte de les etapes en el flux de simulació funcional abans de veure les ones?", "Crear biblioteca, compilar RTL, compilar testbench, inicialitzar simulador i executar.", "Compilar testbench, definir constraints, realitzar el Map i inicialitzar el wave viewer.", "Analitzar el netlist, generar el fitxer de programació, compilar RTL i executar.", "Seleccionar família FPGA, compilar codi VHDL, optimitzar disseny i executar simulació.");

anadir_pregunta("Segons l'estil de disseny recomanat per a síntesi, quin element s'ha d'evitar estrictament per garantir la fiabilitat del hardware?", "Llaços de retroalimentació combinacionals.", "L'ús de processos amb sentències 'wait for' dins del codi RTL.", "Instanciar més de dues entitats de nivell inferior dins d'una arquitectura.", "L'ús de biblioteques de la norma IEEE Std_logic_1164.");

anadir_pregunta("En el context de la implementació en FPGA (Pas 3), quina és la funció de l'etapa de 'Place & Route'?", "Assignar components lògics a cel·les específiques i interconnectar-les físicament.", "Convertir el codi RTL en una netlist genèrica basada en portes lògiques bàsiques.", "Verificar que el codi VHDL no conté errors sintàctics abans de la simulació gate-level.", "Optimitzar l'ús de recursos compartits com ALUs i FPUs en el disseny jeràrquic.");

anadir_pregunta("Quan és estrictament necessari realitzar una 'Gate level simulation' (Step 4) segons el flux de descàrrega?", "Si el disseny inclou múltiples rellotges o circuiteria asíncrona.", "Sempre que s'utilitzi el llenguatge de script Tcl per automatitzar el procés.", "Només quan el disseny jeràrquic supera el nivell de complexitat d'un microcontrolador.", "Quan el dissenyador no ha revisat els 'warnings' durant la fase de síntesi RTL.");

anadir_pregunta("Quina característica defineix la fase d'Elaboració en el procés de compilació?", "La creació d'un model del disseny unint les entitats amb les seves arquitectures.", "La traducció del codi font a un llenguatge de descripció de hardware a nivell d'EDIF.", "L'assignació física de cada bit als registres de desplaçament de la FPGA.", "La comprovació de les restriccions de temps (timing constraints) del fabricant.");

anadir_pregunta("En un testbench, què representen els 'Signals' definits abans del 'begin' de l'arquitectura?", "Les connexions físiques o 'cables' entre el generador d'estímuls i el DUT.", "Les constants globals que defineixen el retard de propagació dels ports 'out'.", "Variables temporals que només poden ser utilitzades dins d'un procés seqüencial.", "Controladors de dispositiu que permeten la comunicació amb el wave viewer.");

anadir_pregunta("Quin format de fitxer es genera típicament després de la fase de síntesi per descriure la xarxa de portes?", "EDIF", "VCD", "Tcl", "SDF");

anadir_pregunta("Quina és la funció del llenguatge Tcl en el flux de disseny VHDL?", "Automatitzar operacions repetitives i millorar la productivitat mitjançant scripting.", "Substituir la sintaxi de l'arquitectura VHDL en dissenys d'alta velocitat.", "Definir els nivells lògics de tensió per als pins d'entrada/sortida de la FPGA.", "Realitzar la síntesi directa de l'entitat sense passar per la fase de compilació.");

anadir_pregunta("En la jerarquia de disseny, quin element es troba generalment en el nivell més baix de complexitat segons els exemples mostrats?", "Portes lògiques", "Registres", "ALUs", "Counters");

anadir_pregunta("Quina és la responsabilitat principal de la fase de 'Map' dins del flux d'implementació?", "Assignar la lògica del netlist als recursos específics interns de la FPGA.", "Generar el fitxer binari de programació per ser descarregat via JTAG.", "Verificar que el fan-out de cada senyal no superi el límit establert pel fabricant.", "Traduir les equacions booleanes a codi VHDL d'alt nivell per a re-simulació.");

anadir_pregunta("Dins de la declaració d'una entitat, com es defineixen les connexions externes del mòdul?", "Mitjançant la clàusula 'port'.", "Mitjançant la clàusula 'generic'.", "Mitjançant la sentència 'signal' dins de l'arquitectura.", "Mitjançant la instanciació d'un component de biblioteca IEEE.");

anadir_pregunta("Quina afirmació sobre la síntesi és correcta segons les recomanacions de la presentació?", "S'ha de comprovar sempre els 'warnings' generats per l'eina de síntesi.", "La síntesi no pot ser scriptada de la mateixa manera que la simulació.", "Les eines de síntesi sempre formen part integral d'un entorn IDE tancat.", "L'optimització d'estats de FSM és una tasca exclusiva del dissenyador i no de l'eina.");

anadir_pregunta("En un diagrama jeràrquic, què representa el fet que 'Design Entity II' contingui 'Design Entity I'?", "Que l'Entity I és un component instanciat dins de l'arquitectura de l'Entity II.", "Que l'Entity I i l'Entity II comparteixen el mateix fitxer de text de biblioteca.", "Que l'Entity II ha estat heretada per polimorfisme a partir de la definició de l'Entity I.", "Que els ports de l'Entity I són idèntics en tipus i direcció als ports de l'Entity II.");

anadir_pregunta("Què passa si s'omet una sentència 'wait' final en un procés de testbench que no té llista de sensibilitat?", "El procés s'executarà en un bucle infinit bloquejant el temps de simulació.", "El simulador finalitzarà automàticament la sessió en detectar un procés estàtic.", "Tots els senyals assignats dins del procés tornaran al seu valor inicial per defecte.", "Es generarà un error de síntesi ja que els testbenches han de ser síncrons.");

anadir_pregunta("Quina utilitat té guardar el gate-level netlist després de la síntesi?", "Permetre la realització de simulacions de temporització precises i la implementació física.", "Facilitar la lectura del codi per part d'altres dissenyadors que no coneixen VHDL.", "Reduir el consum de potència de la FPGA mitjançant la compressió de nodes lògics.", "Substituir la necessitat de definir 'timing constraints' en la fase de Place & Route.");

anadir_pregunta("Dins d'una arquitectura VHDL, quina és la diferència fonamental entre l'ús de sentències concurrents i seqüencials respecte a l'ordre d'escriptura?", "En les sentències concurrents l'ordre és irrellevant per al resultat final, mentre que en les seqüencials l'ordre defineix la precedència d'execució.", "Les sentències concurrents s'executen obligatòriament abans que qualsevol procés seqüencial independentment de la seva posició al fitxer.", "L'ordre en les sentències concurrents només afecta el temps de simulació inicial (delta-cycle), però no el comportament del hardware sintetitzat.", "Les sentències seqüencials ignoren completament l'ordre d'execució si es troben dins d'un bloc definit per la clàusula 'generate' de l'arquitectura.");

anadir_pregunta("Segons l'estàndard IEEE 1076, quina d'aquestes combinacions d'elements constitueix una 'Design Unit' completa i pot ser analitzada de forma independent?", "Entity i Configuration.", "Process i Architecture.", "Package body i Component declaration.", "Port map i Signal assignment.");

anadir_pregunta("Quina restricció s'aplica estrictament a l'identificador (nom) d'una entitat segons les regles de sintaxi VHDL?", "No pot contenir dos guions baixos (__) consecutius.", "Ha de tenir una longitud màxima de 32 caràcters per ser compatible amb biblioteques de treball 'work'.", "No pot coincidir amb cap nom de senyal definit prèviament a la biblioteca IEEE Std_logic_1164.", "Ha de començar obligatòriament amb una lletra majúscula si es vol realitzar una instanciació directa.");

anadir_pregunta("Respecte a la secció de declaracions d'una arquitectura, quins elements s'hi poden incloure abans de la paraula clau 'begin'?", "Signals, constants, types i components.", "Ports, generics i biblioteques de tercers.", "Assignacions de senyal condicionals i llistes de sensibilitat.", "Instanciacions de mòduls i definicions de processos seqüencials.");

anadir_pregunta("En la declaració d'un port d'una entitat, quin és el mode (direcció) que permet la lectura del valor del senyal dins de l'arquitectura però impedeix la seva escriptura?", "in", "out", "inout", "buffer");

anadir_pregunta("Quina és la funció de la clàusula 'generic' dins d'una declaració d'entitat?", "Permetre la parametrització del disseny per definir valors constants abans de la simulació o síntesi.", "Establir el temps de retard de propagació fix per a tots els pins de sortida en una simulació post-layout.", "Declarar senyals globals que poden ser compartits entre diferents arquitectures sense usar ports.", "Indicar al sintetitzador quina família de FPGAs s'ha d'utilitzar per implementar l'arquitectura associada.");

anadir_pregunta("Si una arquitectura utilitza el tipus 'std_logic_vector', quina acció és obligatòria realitzar a l'inici del fitxer VHDL?", "Incloure la clàusula 'use IEEE.std_logic_1164.all;'.", "Definir manualment el rang de bus dins de la secció 'generic' de l'entitat.", "Declarar un paquet personalitzat (package) que contingui la definició binària del bus.", "Inicialitzar tots els bits del vector a 'Z' dins de l'arquitectura per evitar col·lisions.");

anadir_pregunta("En una sentència 'conditional signal assignment' (when-else), què succeeix si cap de les condicions es compleix?", "S'assigna el valor definit en la clàusula final 'else'.", "El senyal manté el seu valor previ creant un latch involuntari en la síntesi.", "El simulador atura l'execució i genera un error de 'runtime exception'.", "El valor del senyal passa automàticament a l'estat d'alta impedància 'Z'.");

anadir_pregunta("Què defineix una 'Configuration' en el context de les unitats de disseny VHDL?", "L'associació d'una arquitectura específica amb una entitat determinada.", "La configuració dels pins físics (pinout) sobre el silici de la FPGA.", "El conjunt de restriccions de temps (timing constraints) per al sintetitzador.", "L'ordre en què els fitxers .vhd han de ser enviats al compilador de la biblioteca.");

anadir_pregunta("Dins d'un procés (process), quina és la funció de la llista de sensibilitat?", "Indicar al simulador que ha d'executar el procés quan qualsevol senyal de la llista canviï de valor.", "Llistar els ports d'entrada que han de ser ignorats durant la fase d'optimització de síntesi.", "Definir quins senyals tenen prioritat en cas d'assignacions simultànies dins del mateix delta-cycle.", "Establir els senyals que seran visibles en el wave viewer durant la simulació funcional.");

anadir_pregunta("Quina diferència hi ha entre un tipus 'bit' i un tipus 'std_logic'?", "El 'std_logic' és un tipus resolt amb 9 estats possibles, mentre que el 'bit' només en té 2 ('0' i '1').", "El tipus 'bit' permet assignar valors d'alta impedància per a busos compartits en síntesi.", "El tipus 'std_logic' consumeix més memòria de la FPGA ja que s'implementa amb més flip-flops.", "No hi ha cap diferència; el 'std_logic' és simplement un àlies del tipus 'bit' creat per l'IEEE.");

anadir_pregunta("En una instanciació de component, quina és la diferència entre 'named association' i 'positional association'?", "La 'named association' és més segura perquè associa explícitament els noms dels ports independentment de l'ordre.", "La 'positional association' és l'única que permet mapar senyals de diferents amples de bus.", "La 'named association' augmenta dràsticament el temps de compilació en dissenys jeràrquics complexos.", "La 'positional association' és obligatòria quan s'utilitzen generics en entitats parametritzades.");

anadir_pregunta("Quina sentència és exclusivament seqüencial i només es pot utilitzar dins d'un procés?", "if-then-else", "with-select", "when-else", "component instantiation");

anadir_pregunta("En el context de síntesi, què representa habitualment una sentència 'case' que cobreix totes les possibilitats d'un senyal de rellotge?", "Un multiplexor o una xarxa de lògica combinacional.", "Un banc de registres de desplaçament amb retroalimentació síncrona.", "Una memòria ROM inicialitzada amb els valors de les constants de l'arquitectura.", "Un error de síntesi, ja que el 'case' només es pot utilitzar per a simulació de comportament.");

anadir_pregunta("Quina és la funció del 'Package Body'?", "Contenir la implementació de subprogrames i funcions definits en el Package corresponent.", "Específicar les restriccions de potència per a les unitats de disseny de la biblioteca 'work'.", "Declarar els components que seran utilitzats en totes les entitats del projecte.", "Substituir l'arquitectura d'una entitat quan es treballa amb dissenys d'alt nivell.");

anadir_pregunta("Com es defineix un comentari en VHDL?", "Amb dos guions consecutius (--).", "Amb una barra i un asterisc (/*).", "Amb el símbol de coixinet (#).", "Amb la paraula clau 'comment' seguida de text entre cometes.");

anadir_pregunta("Quin és l'objectiu primordial d'utilitzar la biblioteca 'work'?", "Actuar com el repositori per defecte on s'emmagatzemen les unitats de disseny un cop analitzades.", "Contenir els models de simulació dels fabricants de FPGAs (com Xilinx o Altera).", "Emmagatzemar exclusivament els fitxers de testbench per separar-los del codi RTL síncron.", "Gestionar les llicències de programari de les eines de síntesi i Place & Route.");

anadir_pregunta("Dins de la jerarquia d'un projecte, què passa si es modifica el codi d'una 'Entity' que ja havia estat compilada?", "Totes les arquitectures associades i els mòduls que la instancien han de ser tornats a compilar.", "El compilador actualitza només el netlist però manté la simulació funcional intacta.", "Es genera un conflicte de memòria a la biblioteca 'work' que requereix esborrar el projecte.", "Només cal compilar l'arquitectura, ja que l'entitat és només una interfície i no afecta el comportament.");

anadir_pregunta("Quin mode de port (mode) permet que un senyal sigui tant entrada com sortida (bidireccional)?", "inout", "buffer", "linkage", "dual");

anadir_pregunta("Quina d'aquestes paraules clau s'utilitza per finalitzar la definició d'una arquitectura anomenada 'RTL' de l'entitat 'Mux'?", "end architecture RTL;", "finish RTL;", "stop Mux;", "exit architecture;");

anadir_pregunta("Quin és el comportament inicial de tots els processos en una arquitectura quan comença la simulació (temps T=0)?", "Tots els processos s'executen simultàniament fins que troben una sentència de suspensió.", "Els processos s'executen seqüencialment segons el seu ordre d'aparició en el fitxer de text fins a arribar al 'wait'.", "Només s'activen aquells processos que tenen senyals definits amb valors inicials diferents de 'U' o 'X'.", "Els processos romanen en estat latent fins que el primer Delta Cycle genera un esdeveniment en la seva llista de sensibilitat.");

anadir_pregunta("En el context de la comunicació inter-processos, què succeeix si dos processos diferents intenten assignar valors a un mateix senyal simultàniament?", "Es requereix una funció de resolució (com la de std_logic) per determinar el valor final del senyal.", "El simulador atura l'execució immediatament per evitar una condició de carrera (race condition) no resolta.", "El darrer procés declarat en l'arquitectura té prioritat i sobreescriu el valor del primer procés.", "El senyal pren automàticament el valor 'X' (desconegut) independentment del tipus de dades utilitzat.");

anadir_pregunta("Què és exactament un 'Delta Delay' ($\delta$) en una simulació VHDL?", "Un retard infinitesimal que separa l'avaluació de les expressions de l'actualització efectiva dels senyals sense avançar el temps físic.", "El temps mínim de propagació (tpd) associat a una porta lògica genèrica dins de la biblioteca 'work'.", "Un mecanisme per retardar l'execució d'un procés una quantitat de picosegons igual a la unitat mínima de temps del simulador.", "L'interval de temps necessari perquè un senyal de tipus 'bit' s'estabilitzi després d'un flanc de rellotge.");

anadir_pregunta("Dins d'un procés amb llista de sensibilitat, on s'han de declarar les variables locals?", "Entre la paraula clau 'process' i el 'is/begin'.", "Dins de la secció declarativa de l'arquitectura, abans del 'begin' global.", "Immediatament després de la paraula clau 'begin' del procés, usant la clàusula 'variable'.", "Dins d'un paquet (package) extern per permetre que altres processos hi tinguin accés de lectura.");

anadir_pregunta("Quina és la diferència fonamental entre una 'Variable' i un 'Signal' dins d'un procés?", "L'assignació a una variable és immediata, mentre que l'assignació a un senyal es programa per al futur (propers Delta Cycles).", "Les variables només poden ser de tipus 'integer', mentre que els senyals poden ser de qualsevol tipus definit per l'usuari.", "Els senyals mantenen el seu valor entre diferents execucions del procés, mentre que les variables es reinicialitzen a cada activació.", "Les variables generen hardware real (flip-flops) en la síntesi, mentre que els senyals només serveixen per a simulació.");

anadir_pregunta("Si un procés té una llista de sensibilitat, quina d'aquestes accions és il·legal segons l'estàndard VHDL?", "Incloure qualsevol tipus de sentència 'wait'.", "Utilitzar sentències 'if-then-else' per modelar lògica combinacional.", "Assignar valors a senyals que no apareixen en la llista de sensibilitat del mateix procés.", "Declarar una variable de tipus 'boolean' per fer càlculs intermedis.");

anadir_pregunta("En un procés que modela un multiplexor, què succeeix si s'assigna un valor per defecte al principi del procés i després es modifica dins d'un 'if'?", "L'esdeveniment final (l'últim valor assignat) és el que preval i s'actualitza al final del delta cycle.", "Es genera un error de síntesi perquè un senyal no pot rebre dues assignacions dins del mateix bloc de control.", "El simulador genera un pols de curta durada (glitch) entre el valor per defecte i el valor final assignat.", "L'eina de síntesi interpreta que s'ha creat un bucle de retroalimentació asíncron.");

anadir_pregunta("Com s'atura indefinidament l'execució d'un procés de 'Stimuli' en un testbench un cop han finalitzat les proves?", "Mitjançant una sentència 'wait;' sense cap condició ni clàusula de temps al final del procés.", "Utilitzant la comanda 'stop simulation' de la biblioteca IEEE.std_logic_textio.", "Assignant el valor 'null' a tots els senyals de control de l'entitat sota prova (DUT).", "Tancant el bucle 'loop' principal amb una sentència 'exit' quan es detecta un flag de finalització.");

anadir_pregunta("Què representa un retard 'Inertial Delay' per defecte en VHDL (ex: `S <= A after 10 ns;`)?", "Els polsos en 'A' amb una durada inferior a 10 ns seran ignorats i no es reflectiran en 'S'.", "El senyal 'S' canviarà exactament 10 ns després d'A, independentment de la freqüència dels canvis en A.", "S'afegeix un retard de 10 ns només si el canvi en el senyal 'A' coincideix amb un flanc de pujada del rellotge.", "És un retard pur que trasllada tota la forma d'ona d'A cap al futur sense cap tipus de filtratge de polsos.");

anadir_pregunta("En un procés de generació de rellotge (Clock Generator), quina és la funció de la sentència `while not Stop loop`?", "Mantenir l'oscil·lació del senyal de rellotge fins que una condició externa (Stop) esdevingui vertadera.", "Sincronitzar el rellotge amb el senyal 'Reset' per garantir que la simulació comença en un estat conegut.", "Evitar que el simulador entri en un bucle infinit en cas que el període de rellotge sigui zero picosegons.", "Permetre que el rellotge s'executi en un thread separat del processador per accelerar la simulació.");

anadir_pregunta("Per què és crític incloure tots els senyals llegits en un procés combinacional dins de la seva llista de sensibilitat?", "Per evitar que el comportament en el simulador (que és per esdeveniments) difereixi del hardware real sintetitzat.", "Perquè el sintetitzador pugui determinar el fan-out de cada senyal d'entrada de forma automàtica.", "Per permetre que el compilador optimitzi el consum de potència deshabilitant el procés quan no hi ha canvis.", "Per garantir que les variables definides dins del procés s'actualitzin abans que els senyals de sortida.");

anadir_pregunta("En l'assignació `reset <= '0', '1' after 10 ns, '0' after 20 ns;`, què representa el valor '20 ns'?", "Un temps absolut des de l'inici de l'execució de la sentència.", "Un retard incremental de 20 ns respecte al moment en què el reset ha passat a '1'.", "El temps total que el senyal 'reset' romandrà en estat d'alta impedància.", "La durada del pols de reset mesurada des del primer flanc de pujada del rellotge del sistema.");

anadir_pregunta("En la comunicació entre el procés A i el procés B, què determina que el procés B s'activi?", "Un canvi de valor (event) en un senyal de sortida del procés A que estigui a la llista de sensibilitat del procés B.", "La finalització de l'execució de l'última línia de codi del procés A (mecanisme de tipus token-passing).", "L'existència d'una variable compartida global que ambdós processos consulten al mateix Delta Cycle.", "L'ordre físic en el fitxer; el procés B sempre s'executa immediatament després del procés A.");

anadir_pregunta("Dins d'un procés, quina paraula clau s'utilitza per esperar fins que es produeixi un canvi específic en un senyal, com un flanc de pujada?", "wait until", "wait on", "wait for", "wait when");

anadir_pregunta("Quina sentència és equivalent a un procés amb una llista de sensibilitat que conté els senyals A i B?", "Un procés sense llista de sensibilitat que acaba amb la sentència 'wait on A, B;'.", "Un procés que comença amb la clàusula 'when A or B changes'.", "Una sentència 'block' concurrent que inclou una guarda (guard) basada en A i B.", "Una arquitectura que utilitza exclusivament assignacions de senyal directes (concurrents).");

anadir_pregunta("Quin és el perill de modelar lògica combinacional en un procés si s'oblida incloure un senyal en la llista de sensibilitat?", "La creació de latches no desitjats o un comportament funcional incorrecte en la simulació.", "Que el sintetitzador ignori completament el procés i no generi cap netlist per a aquest bloc.", "Un augment dràstic del temps de propagació en el camí crític del disseny.", "La generació de múltiples controladors (drivers) per a un mateix senyal de sortida.");

anadir_pregunta("Quina és la funció d'un 'Driver' en VHDL?", "Una estructura de dades que emmagatzema el valor projectat d'un senyal per a un procés determinat.", "Un component físic de la FPGA que amplifica el corrent d'un pin de sortida.", "Un script Tcl que gestiona la càrrega de les biblioteques durant l'elaboració.", "Un tipus especial de variable que pot ser llegida des de múltiples arquitectures simultàniament.");

anadir_pregunta("En la simulació d'un testbench, què succeeix en el temps T=0 respecte als senyals?", "S'avaluen tots els processos i es programen les primeres actualitzacions per al primer Delta Cycle.", "Tots els senyals prenen el valor de la constant 'std_logic_vector' definida al paquet estàndard.", "Els senyals es mantenen en estat 'U' fins que el primer procés de 'Stimuli' realitza una assignació.", "El simulador realitza una anàlisi estàtica i salta directament al primer esdeveniment programat (ex: 50 ns).");

anadir_pregunta("Dins d'un procés síncron, quina és la condició típica per detectar el flanc de pujada del rellotge 'clk'?", "if (clk'event and clk='1') then", "if (clk = 'rising') then", "wait for clk = '1';", "when clk transitions to '1' do");

anadir_pregunta("Per què s'utilitzen senyals i no variables per connectar diferents processos en un disseny jeràrquic?", "Perquè les variables són locals al procés i no tenen visibilitat fora d'ell.", "Perquè els senyals són més ràpids de processar pel simulador en no tenir Delta Cycles.", "Perquè les variables no poden representar estats lògics com 'Z' o 'H'.", "Perquè el compilador VHDL prohibeix l'ús de variables en qualsevol arquitectura que contingui components instanciats.");

anadir_pregunta("Quin és el motiu principal pel qual es genera un 'Transparent Latch' no desitjat durant la síntesi d'un procés combinacional?", "Perquè no s'han definit els valors de sortida per a totes les combinacions possibles de les entrades (falta d'exhaustivitat).", "Perquè s'han utilitzat massa sentències 'if' niuades que superen la profunditat lògica permesa per la tecnologia FPGA.", "Perquè la llista de sensibilitat conté senyals que no s'utilitzen dins del cos del procés, creant una ambigüitat en el rellotge.", "Perquè s'ha intentat assignar un valor 'X' (unknown) en la clàusula 'when others' d'una sentència 'case'.");

anadir_pregunta("En una sentència 'if-then-else' que modela un multiplexor, quina part del codi defineix el senyal que actua com a entrada de control (select)?", "L'expressió booleana que acompanya la clàusula 'if'.", "El senyal que rep l'assignació dins de la branca 'then'.", "Tots els senyals que apareixen en la llista de sensibilitat del procés associat.", "La variable local definida abans del 'begin' que emmagatzema l'estat intermedi.");

anadir_pregunta("Com interpreta una eina de síntesi una sèrie de sentències 'if' i 'elsif' niuades?", "Com una estructura de prioritat on la primera condició té precedència sobre les següents.", "Com una xarxa de portes AND-OR en paral·lel on totes les branques s'avaluen en el mateix delta cycle.", "Com un banc de registres on cada 'elsif' representa un flanc de pujada d'un rellotge secundari.", "Com una taula de veritat (ROM) on l'ordre de les línies no influeix en la implementació física final.");

anadir_pregunta("Quina és la funció de la clàusula 'when others => null;' dins d'una sentència 'case' en un procés on ja s'han definit valors per defecte?", "Indicar al sintetitzador que no s'ha de realitzar cap acció ni canviar el valor dels senyals per a la resta de casos.", "Forçar la creació d'un buffer d'alta impedància per a totes les combinacions no especificades de l'adreça.", "Evitar que el simulador generi un error de tipus 'out of range' en treballar amb enters (integers).", "Reiniciar tots els senyals a '0' per garantir que el circuit torna a un estat segur en cas de fallada.");

anadir_pregunta("En la síntesi de lògica combinacional, quina diferència hi ha entre la 'RTL view' i la 'Technology view'?", "La 'RTL view' mostra blocs funcionals genèrics (com MUXs), mentre que la 'Technology view' mostra els elements reals de la FPGA (com LUTs).", "La 'RTL view' representa el disseny després del Place & Route, i la 'Technology view' abans de la síntesi.", "La 'RTL view' només és visible en el simulador, mentre que la 'Technology view' és un esquema elèctric de consum de potència.", "No hi ha diferència; són dos noms per al mateix esquema de portes lògiques bàsiques.");

anadir_pregunta("En el context d'un procés combinacional, què permet l'ús de valors per defecte (default assignments) al principi del procés?", "Garantir que tots els senyals rebin un valor en cada execució, evitant així la creació de latches.", "Reduir el nombre de senyals que han d'aparèixer obligatòriament en la llista de sensibilitat.", "Definir els retards de propagació per defecte per a totes les portes lògiques sintetitzades.", "Permetre que les variables locals es converteixin en senyals de sortida globals sense usar un 'port map'.");

anadir_pregunta("Quina sentència concurrent és funcionalment equivalent a un procés combinacional que conté una estructura 'if-then-else'?", "Conditional signal assignment (when-else).", "Selected signal assignment (with-select).", "Component instantiation (port map).", "Generate statement (for-generate).");

anadir_pregunta("Si sintetitzem una sentència 'case' on s'assigna el mateix valor a diferents opcions (ex: `when 16 | 20 | 24 => A <= '1';`), com ho optimitza el sintetitzador?", "Crea una única funció booleana que cobreix la unió de tots aquests valors (minterms).", "Instancia un multiplexor independent per a cada valor de la llista per evitar interferències.", "Genera una memòria RAM de lectura on aquestes adreces apunten a la mateixa cel·la física.", "Assigna una prioritat seqüencial on el valor 24 té preferència sobre el 16 en cas de conflicte.");

anadir_pregunta("Per què s'utilitza la paraula clau 'null' en VHDL dins d'una sentència 'case'?", "Per especificar explícitament que no s'ha de fer res en una branca determinada del control.", "Per assignar el valor lògic '0' a tots els vectors de sortida de l'entitat de forma simultània.", "Per alliberar la memòria utilitzada per les variables del procés en finalitzar la simulació.", "Per indicar que el senyal de sortida ha d'entrar en estat d'alta impedància (tri-state).");

anadir_pregunta("En un disseny on es vol implementar un descodificador d'adreces, quina estructura és generalment més clara i eficient per a la síntesi?", "Case statement.", "If-then-elsif-else niuats.", "Múltiples processos independents per a cada bit de sortida.", "Una sola assignació concurrent amb operadors 'and' i 'not'.");

anadir_pregunta("Quin element de hardware s'utilitza típicament en les FPGAs modernes per implementar la lògica combinacional complexa definida en un procés?", "Look-Up Tables (LUTs).", "Flip-Flops de tipus D (DFF).", "Tri-state buffers (OBUFT).", "Cadenes de decalatge (Shift Registers).");

anadir_pregunta("Què passa si en un procés que defineix les sortides A i B, en una de les branques de l' 'if' només s'assigna valor a A?", "B mantindrà el seu valor anterior, provocant la síntesi d'un latch per al senyal B.", "A i B passaran a valdre 'X' en el simulador fins que es produeixi un nou esdeveniment.", "El sintetitzador assumirà que B val '0' per defecte per estalviar recursos de hardware.", "S'invalidarà tot el procés i el sintetitzador donarà un error de 'missing assignment'.");

anadir_pregunta("Quina és la funció de l'etiqueta (label) en un procés (ex: `P1: process...`)?", "Facilitar la identificació del bloc en els esquemàtics de síntesi (RTL view) i en la depuració.", "Indicar al compilador la prioritat d'execució del procés respecte a altres processos de l'arquitectura.", "Definir el nom del fitxer de sortida on es guardarà el netlist de les portes lògiques generades.", "És obligatòria per poder utilitzar variables globals dins de l'àmbit del procés.");

anadir_pregunta("En una sentència 'with-select', quina restricció existeix respecte a les condicions de selecció?", "Totes les opcions han de ser mútuament excloents i s'han de cobrir tots els valors possibles del selector.", "Les opcions s'avaluen per ordre de posició, igual que en una estructura 'if-elsif'.", "Només es poden utilitzar valors de tipus 'std_logic', prohibint l'ús de rangs d'enters.", "El senyal de sortida ha d'estar declarat com a 'buffer' en l'entitat per poder ser seleccionat.");

anadir_pregunta("Què representa el símbol d'un 'romb' en un esquema RTL generat per una eina de síntesi a partir d'un 'if'?", "Un comparador o una condició lògica que controla el pas del senyal.", "Un registre síncron sensible al flanc de pujada del rellotge.", "Una porta NOT que inverteix la polaritat del senyal de control.", "Un punt de connexió on es realitza una suma de corrents (wired-OR).");

anadir_pregunta("En síntesi, quin és el resultat de niuar un 'if' dins d'un altre 'if'?", "Una cascada de multiplexors o portes lògiques que implementen una funció AND de les condicions.", "L'activació d'un protocol de 'handshake' automàtic entre dos mòduls de hardware.", "La generació d'un rellotge derivat que divideix la freqüència del sistema original.", "Un error de sintaxi, ja que VHDL només permet un nivell de decisió per procés combinacional.");

anadir_pregunta("Com es pot implementar una funció 'others' en una assignació de senyal condicionat concurrent?", "Mitjançant la clàusula final 'else' en una sentència 'when-else'.", "Usant el mot clau 'default' al final de la llista d'assignacions.", "No es pot; les assignacions concurrents obliguen a llistar totes les possibilitats explícitament.", "Utilitzant una sentència 'with-select' sense la clàusula 'when others'.");

anadir_pregunta("Dins d'un procés, quina diferència hi ha entre `F <= '1';` i `F <= X;` (on X és un senyal)?", "En el primer cas s'assigna un valor constant i en el segon es crea una connexió (fil) amb el senyal X.", "La primera es tradueix en una LUT de 0 entrades i la segona en una memòria de tipus FIFO.", "L'assignació de constant és seqüencial, mentre que l'assignació de senyal és concurrent dins del procés.", "Cap; el sintetitzador les tracta igual un cop s'ha realitzat l'optimització de constants.");

anadir_pregunta("Quin és l'impacte d'utilitzar 'others => 'X'' en un testbench en comparació amb un codi per a síntesi?", "En simulació ajuda a detectar estats no vàlids, però en síntesi es pot utilitzar per donar llibertat d'optimització (don't care).", "En el testbench genera un error de compilació, mentre que en síntesi és obligatori per a FSMs.", "No té cap impacte; el caràcter 'X' s'ignora completament per part de totes les eines de software.", "Força al simulador a posar el senyal a '0' i al sintetitzador a posar-lo a alta impedància.");

anadir_pregunta("En un procés combinacional que descriu una ALU, què succeeix si s'oblida incloure el senyal d'operació (OP_CODE) en la llista de sensibilitat?", "La sortida de l'ALU només s'actualitzarà quan canviïn les dades, però no quan canviï l'operació, creant un error funcional.", "El sintetitzador afegirà automàticament un circuit de correcció d'errors (ECC) per compensar l'omissió.", "La simulació fallarà immediatament amb un error de 'Circular dependency detected'.", "L'eina de síntesi mapejarà l'operació a una unitat DSP externa en lloc d'utilitzar LUTs lògiques.");

anadir_pregunta("Quina és la diferència de rang entre els subtipus 'NATURAL' i 'POSITIVE' definits al paquet STANDARD?", "NATURAL inclou el zero (0 fins a 2^31-1), mentre que POSITIVE comença a partir d'u (1 fins a 2^31-1).", "NATURAL admet valors negatius fins a -2^31, mentre que POSITIVE només admet valors superiors a zero.", "POSITIVE és un tipus de 64 bits per a síntesi d'alta precisió, mentre que NATURAL és el tipus estàndard de 32 bits.", "No hi ha diferència de rang; la diferència és que NATURAL és sintetitzable i POSITIVE s'utilitza només per a simulació.");

anadir_pregunta("Dins del tipus 'std_logic', quins estats es consideren valors 'forçats' (forced) en comparació amb els valors 'dèbils' (weak)?", "'0' i '1' són valors forçats; 'L' i 'H' són valors dèbils.", "'1' i 'H' són valors forçats (high); '0' i 'L' són valors dèbils (low).", "'X' i 'W' són els únics valors forçats perquè indiquen un conflicte de bus immediat.", "'Z' és un valor forçat d'alta impedància, mentre que la resta són estats de conducció dèbil.");

anadir_pregunta("Quina operació s'està realitzant en la següent sentència: `REG <= REG(6 downto 0) & REG(7);`?", "Una rotació lògica cap a l'esquerra del vector REG.", "Un desplaçament aritmètic cap a la dreta mantenint el bit de signe.", "Una duplicació del bit més significatiu a totes les posicions del vector.", "Una concatenació que inverteix totalment l'ordre dels bits (bit-reversal).");

anadir_pregunta("Com s'ha de declarar un rang d'un sencer (integer) per optimitzar els recursos de hardware en la síntesi?", "signal COMPTE: integer range 0 to 15;", "signal COMPTE: integer(3 downto 0);", "signal COMPTE: std_logic_vector(0 to 15);", "signal COMPTE: natural bit_width 4;");

anadir_pregunta("Quin és el resultat de la comparació `“000” > “01”` en VHDL utilitzant el paquet std_logic_1164?", "Fals, perquè la comparació es fa bit a bit segons l'ordre de definició del tipus, no pel valor numèric.", "Cert, perquè el primer vector té més bits (més pes) que el segon vector.", "Error de compilació, ja que no es poden comparar vectors de longituds diferents directament.", "Cert, perquè el caràcter '0' té un valor ASCII superior al caràcter '1'.");

anadir_pregunta("Quina d'aquestes formes d'expressar un valor sencer basat (based integer) és correcta per representar el número 15 en hexadecimal?", "16#0F#", "H”0F”", "15#HEX#", "base16#15#");

anadir_pregunta("Què permet fer un 'Slice' d'un vector en VHDL?", "Seleccionar un rang contigu de bits d'un vector (ex: BUS(7 downto 4)).", "Dividir la freqüència d'un senyal de rellotge mitjançant una màscara de bits.", "Convertir automàticament un tipus 'std_logic_vector' a un tipus 'integer'.", "Eliminar els bits redundants d'un bus per estalviar àrea en la FPGA.");

anadir_pregunta("Per a què serveix l'agregat '(others => '0')' en una assignació de vector?", "Per posar tots els bits del vector a '0' independentment de la seva longitud.", "Per omplir només els bits que no han estat assignats prèviament en un procés síncron.", "Per indicar al sintetitzador que els bits restants són 'don't care' (X).", "Per inicialitzar la memòria RAM de la FPGA durant el procés de 'Power-on-Reset'.");

anadir_pregunta("Quin és el valor per defecte d'un senyal de tipus 'std_logic' al començament de la simulació?", "'U' (Uninitialized)", "'X' (Unknown)", "'0' (Lògic zero)", "'Z' (High Impedance)");

anadir_pregunta("Quina és la restricció principal de l'operador de concatenació (&) en VHDL?", "El resultat ha de tenir una amplada igual a la suma de les amplades dels operands.", "Només es pot utilitzar amb tipus 'bit_vector', no amb 'std_logic_vector'.", "No es pot utilitzar dins de la llista de sensibilitat d'un procés.", "Requereix que els dos operands siguin exactament del mateix subtipus enter.");

anadir_pregunta("Quina és la utilitat del tipus 'boolean' en comparació amb 'std_logic'?", "S'utilitza principalment per a condicions lògiques (true/false) i no té una representació directa de bits en hardware.", "És el tipus obligatori per a tots els ports de sortida de les entitats de nivell superior.", "Permet emmagatzemar fins a 4 estats lògics diferents per a síntesi de lògica quaternària.", "És més ràpid de sintetitzar perquè no requereix l'ús de Look-Up Tables (LUTs).");

anadir_pregunta("En l'expressió `A <= B(3);`, si A és 'std_logic' i B és 'std_logic_vector(7 downto 0)', què estem fent?", "Assignant el quart bit (començant per la dreta) del vector B al senyal A.", "Realitzant un desplaçament de 3 posicions del vector B abans de l'assignació.", "Creant un alias per a la part alta del bus B anomenat A.", "Error de tipus, cal fer un 'cast' de vector a element individual.");

anadir_pregunta("Quin paquet de l'IEEE defineix el tipus 'std_logic'?", "ieee.std_logic_1164", "ieee.numeric_std", "std.standard", "ieee.math_real");

anadir_pregunta("Com es defineix un valor de temps de 10 microsegons en VHDL?", "10 us", "10 uS", "10.000 ns", "time'10u'");

anadir_pregunta("Quina d'aquestes afirmacions sobre els 'integers' en VHDL és certa segons els estàndards?", "Són valors de 32 bits per defecte, però el seu rang es pot restringir per estalviar hardware.", "Sempre es tradueixen en busos de 64 bits independentment del rang declarat.", "No es poden utilitzar en operacions aritmètiques si no es carrega el paquet numeric_std.", "S'han d'utilitzar exclusivament en testbenches i mai en codi sintetitzable.");

anadir_pregunta("Quin operador s'utilitza per indicar 'diferent de' en una comparació VHDL?", "/=", "!=", "<>", "not =");

anadir_pregunta("Quina és la representació correcta d'un vector de 8 bits tot a uns en hexadecimal?", "X”FF”", "16#FF#", "B”11111111”", "Totes les respostes són representacions vàlides del mateix valor.");

anadir_pregunta("Què passa si intentes assignar un 'std_logic_vector' de 4 bits a un de 8 bits directament?", "El compilador donarà un error per discordança de mida (size mismatch).", "Els 4 bits s'assignaran a la part baixa i la part alta s'omplirà amb zeros.", "El vector s'estendrà automàticament repetint el bit de signe.", "El simulador truncarà el vector de destí per ajustar-se a la mida de la font.");

anadir_pregunta("En un tipus enumerat com `type ESTAT is (IDLE, READ, WRITE);`, quin valor té internament la posició IDLE?", "0", "'0'", "U", "IDLE no té valor numèric, és un símbol abstracte no sintetitzable.");

anadir_pregunta("Quin caràcter s'utilitza per fer més llegibles els números llargs en VHDL, com `1_000_000`?", "El guió baix (_), que és ignorat pel compilador.", "El punt (.), sempre que no sigui un número real.", "L'apòstrof ('), similar a la sintaxi de Verilog.", "L'espai en blanc, sempre que estigui dins de cometes.");

anadir_pregunta("Per què el codi `SUM <= A + B;` genera un error de compilació si A i B són 'std_logic_vector' i només s'ha importat la biblioteca 'std_logic_1164'?", "Perquè l'operador '+' no està definit per al tipus 'std_logic_vector'; cal una biblioteca d'aritmètica com 'numeric_std'.", "Perquè el tipus 'std_logic_vector' és exclusivament per a operacions lògiques bit a bit (AND, OR) i no admet operadors binaris.", "Perquè falta definir el senyal de 'carry-in' obligatori per a qualsevol operació de suma en arquitectures síncrones.", "Perquè els vectors han de ser convertits prèviament a tipus 'bit_vector' per poder utilitzar la unitat aritmètica de la FPGA.");

anadir_pregunta("Quina és la diferència fonamental entre els tipus 'SIGNED' i 'UNSIGNED' definits a la biblioteca 'numeric_std'?", "El tipus 'SIGNED' interpreta el bit més significatiu (MSB) com a signe (complement a 2), mentre que 'UNSIGNED' el tracta com a valor posicional.", "El tipus 'SIGNED' només permet nombres negatius i 'UNSIGNED' només nombres positius de 32 bits.", "El tipus 'UNSIGNED' és sintetitzable directament en LUTs, mentre que el 'SIGNED' requereix l'ús obligatori de blocs DSP externs.", "No hi ha diferència funcional; 'SIGNED' s'utilitza per a simulació i 'UNSIGNED' per a síntesi de netlists.");

anadir_pregunta("Si vols sumar un 'std_logic_vector' (A) amb un 'integer' (B), quina és la seqüència correcta de conversions utilitzant 'numeric_std'?", "Convertir A a 'unsigned' o 'signed', realitzar la suma amb B, i després convertir el resultat de nou a 'std_logic_vector'.", "Convertir B a 'string' per concatenar-lo amb A abans de passar-lo pel sumador de 8 bits.", "No cal cap conversió; 'numeric_std' sobrecarrega l'operador '+' per permetre sumes directes entre vectors i enters.", "Usar la funció 'to_integer' per passar A a sencer, sumar B, i després aplicar la funció 'to_std_logic_vector'.");

anadir_pregunta("Quin és el resultat de l'operació `resize(A, 8)` si A és un vector 'signed' de 4 bits amb valor \"1011\" (-5)?", "\"11111011\"", "\"00001011\"", "\"10110000\"", "\"11110000\"");

anadir_pregunta("Respecte a la síntesi de la multiplicació (*), quina afirmació és certa segons el document?", "El resultat de multiplicar dos vectors de N bits és un vector de 2N bits.", "L'operador '*' només es pot utilitzar si ambdós operands són potències de 2 (2, 4, 8...).", "La multiplicació sempre es sintetitza com una xarxa de portes combinacionals sense usar recursos dedicats de la FPGA.", "VHDL prohibeix l'ús de l'operador '*' en processos síncrons per evitar problemes de 'timing setup'.");

anadir_pregunta("Què s'entén per 'Operator Overloading' en el context de 'numeric_std'?", "La capacitat de l'operador '+' per treballar amb diferents tipus de dades com 'signed', 'unsigned' o 'integer'.", "L'ús excessiu d'operadors aritmètics en un sol procés que provoca un desbordament de l'àrea de la FPGA.", "Una tècnica de simulació que permet assignar dos valors diferents al mateix senyal en el mateix Delta Cycle.", "La redefinició dels operadors lògics (AND, OR) per fer que es comportin com operadors aritmètics.");

anadir_pregunta("Quina restricció té l'operador de divisió (/) per a la síntesi segons l'estàndard?", "Normalment només és sintetitzable si el divisor és una potència de 2 (es tradueix com un desplaçament).", "Està totalment prohibit en VHDL-93 i només es permet en les versions més modernes de VHDL-2008.", "Requereix la instanciació manual d'un component IP-Core del fabricant de la FPGA.", "Només funciona amb tipus 'real' i mai amb tipus 'integer' o 'signed'.");

anadir_pregunta("En una suma de dos vectors `F <= A + B;`, quina és la regla d'amplada (width) del resultat?", "L'amplada del resultat ha de ser igual a l'amplada de l'operand més gran.", "El resultat ha de tenir automàticament un bit més que els operands per evitar el 'overflow'.", "VHDL permet que el resultat tingui qualsevol mida i realitza un truncament automàtic si cal.", "L'amplada del resultat ha de ser la suma de les amplades de A i B.");

anadir_pregunta("Com es realitza una extensió de signe manual per passar un senyal 'signed' A de 4 bits a un de 5 bits?", "F <= A(3) & A;", "F <= '0' & A;", "F <= A & A(0);", "F <= A(0) & A(3 downto 0);");

anadir_pregunta("Quin operador s'utilitza per obtenir el residu d'una divisió?", "rem", "mod", "res", "div");

anadir_pregunta("Què succeeix si intentes sumar un vector 'signed' amb un 'unsigned'?", "És una operació il·legal; cal convertir un dels dos tipus perquè ambdós siguin iguals.", "El sintetitzador converteix automàticament l'unsigned a signed afegint un bit de zero al MSB.", "El resultat serà un tipus 'std_logic_vector' per defecte per evitar conflictes de signe.", "Es realitza una suma absoluta ignorant el signe de l'operand 'signed'.");

anadir_pregunta("Per a què serveix la funció 'to_integer' de la biblioteca 'numeric_std'?", "Per convertir un vector de tipus 'signed' o 'unsigned' en un valor de tipus 'integer'.", "Per transformar un caràcter de text en el seu codi ASCII corresponent dins d'un procés.", "Per calcular el nombre de bits necessaris per representar un valor decimal determinat.", "Per forçar que una variable de simulació es comporti com un senyal de síntesi.");

anadir_pregunta("Quin és l'avantatge d'utilitzar 'Resource Sharing' en la síntesi d'aritmètica?", "Reduir l'àrea del circuit utilitzant un mateix sumador per a diferents operacions en temps diferents.", "Augmentar la freqüència de rellotge màxima (fmax) duplicant els multiplicadors en paral·lel.", "Permetre que dos processos diferents accedeixin a la mateixa variable local sense conflictes.", "Eliminar la necessitat de fer 'resize' quan es sumen vectors de diferents mides.");

anadir_pregunta("En l'operació `F <= resize(unsigned(A), 8);`, si A era \"1111\", quin serà el valor de F?", "\"00001111\"", "\"11111111\"", "\"11110000\"", "\"00000000\"");

anadir_pregunta("Quina clàusula és necessària per utilitzar les funcions de conversió i tipus aritmètics moderns?", "use IEEE.numeric_std.all;", "use IEEE.std_logic_arith.all;", "use IEEE.std_logic_unsigned.all;", "use WORK.arithmetic_pkg.all;");

anadir_pregunta("Com es representa una multiplicació per 4 de forma eficient en VHDL sense usar l'operador '*'?", "Mitjançant un desplaçament de dos bits a l'esquerra usant concatenació o l'operador 'sll'.", "Sumant el mateix vector quatre vegades dins d'un bucle 'for-loop'.", "Utilitzant l'operador d'exponenciació `A ** 2`.", "No hi ha forma eficient; el sintetitzador sempre prefereix utilitzar el bloc multiplicador dedicat.");

anadir_pregunta("Què indica el 'Technology view' quan sintetitzem una suma en una FPGA moderna?", "L'ús de cadenes d'arrossegament ràpid (Carry Chains) associades a les LUTs.", "Una matriu de portes NAND que implementen un sumador 'Look-ahead'.", "La instanciació d'una memòria ROM que conté la taula de sumes precalculades.", "Un microcodi que executa la suma en un processador 'soft-core' intern.");

anadir_pregunta("Quin és el rang màxim d'un 'integer' que pot ser convertit a un vector de 4 bits?", "De -8 a 7 (si és signed) o de 0 a 15 (si és unsigned).", "De 0 a 16 en qualsevol cas, ja que s'ignora el bit de signe en vectors curts.", "De -15 a 15, perquè el bit de signe és opcional en la funció 'to_unsigned'.", "Només del 0 al 4, ja que el rang ha de coincidir amb el nombre de bits.");

anadir_pregunta("Quin operador aritmètic és considerat 'Technology dependent' segons el document?", "L'operador de divisió (/).", "L'operador de resta (-).", "L'operador de valor absolut (abs).", "L'operador de comparació major que (>).");

anadir_pregunta("A quina biblioteca pertany el tipus 'signed'?", "IEEE.numeric_std", "STD.standard", "IEEE.std_logic_1164", "IEEE.math_complex");


anadir_pregunta("Quina és la diferència fonamental entre utilitzar `rising_edge(Clock)` i `Clock'event and Clock='1'` segons les recomanacions modernes?", "rising_edge() és més robust perquè només detecta canvis de '0' o 'L' cap a '1' o 'H', evitant falsos dispars des d'estats desconeguts.", "Clock'event és l'única forma que permet al sintetitzador inferir l'ús de registres físics en FPGAs d'última generació.", "rising_edge() només funciona amb tipus 'bit', mentre que l'atribut 'event' és obligatori per a 'std_logic'.", "Cap de les anteriors; ambdues expressions es tradueixen exactament al mateix netlist de portes sense cap variació funcional.");

anadir_pregunta("En un procés que modela un flip-flop amb reset asíncron, quina és la configuració correcta de la llista de sensibilitat?", "process (Reset, Clock) is", "process (Clock) is", "process (Reset) is", "process (all) is");

anadir_pregunta("Si un senyal s'assigna dins d'un bloc `if rising_edge(Clock) then`, quina estructura de hardware inferirà l'eina de síntesi?", "Un registre (Flip-Flop) que s'actualitza a cada flanc de pujada del rellotge.", "Una Look-Up Table (LUT) que emmagatzema el valor del senyal de forma permanent.", "Un buffer tri-state que s'activa només quan el rellotge està a nivell alt ('1').", "Un latch transparent que és sensible al nivell del rellotge i no al seu flanc.");

anadir_pregunta("Com es diferencia un reset síncron d'un asíncron en el codi VHDL?", "El reset síncron es consulta dins del bloc `if rising_edge(Clock)`, mentre que l'asíncron es consulta abans.", "El reset síncron requereix l'ús de la paraula clau `wait until`, mentre que l'asíncron usa `if-then`.", "L'asíncron només pot posar el senyal a '0' i el síncron només pot posar-lo a '1'.", "El reset síncron no apareix mai a la llista de sensibilitat del procés, i l'asíncron sí.");

anadir_pregunta("En el context de l'optimització de registres, què succeeix si assignem `Q <= Data;` i `QB <= not Data;` dins del mateix flanc de rellotge?", "El sintetitzador podria inferir dos flip-flops separats a menys que s'optimitzi manualment usant QB <= not Q.", "Es genera un error de 'Multiple Drivers' perquè 'Data' està sent utilitzat per dues branques diferents.", "El sistema crearà automàticament un latch per a QB per compensar el retard de la porta NOT.", "L'eina de síntesi mourà la porta NOT abans del registre per estalviar àrea de silici.");

anadir_pregunta("Quin és el comportament de la funció `falling_edge(Clock)`?", "Retorna 'true' quan el senyal passa d'un nivell alt ('1' o 'H') a un nivell baix ('0' o 'L').", "Inverteix la fase del rellotge global per permetre dissenys de doble taxa de dades (DDR).", "Esborra el contingut de tots els registres associats al procés en detectar un flanc de baixada.", "És una funció obsoleta que ha estat substituïda per l'ús de 'not rising_edge(Clock)'.");

anadir_pregunta("Què s'entén per 'Clock Enable' en un procés seqüencial?", "Una condició addicional dins del bloc de rellotge que determina si el registre s'ha d'actualitzar o mantenir el seu valor.", "Un senyal que connecta directament al pin d'alimentació (VCC) dels flip-flops per reduir el consum.", "Un script Tcl que activa el rellotge del simulador un cop s'ha completat la fase de reset.", "La capacitat de la FPGA per augmentar la freqüència del rellotge mitjançant multiplicadors interns.");

anadir_pregunta("En un disseny RTL, quina és la conseqüència d'assignar un senyal fora de l'abast del `rising_edge(Clock)` però dins del mateix procés?", "Es crearà lògica combinacional que alimentarà l'entrada D del flip-flop o, potencialment, un latch.", "El simulador ignorarà l'assignació perquè els processos seqüencials només permeten lògica síncrona.", "Es produirà un error de 'Timing Violation' ja que no es pot barrejar lògica dins d'un procés de rellotge.", "El senyal es convertirà en una constant 'don't care' per a l'eina de síntesi.");

anadir_pregunta("Què representa la fase de 'Mapping' en el flux de síntesi seqüencial?", "L'assignació de la lògica genèrica inferida a les primitives específiques de la FPGA (com flip-flops D amb reset).", "La creació d'un mapa de memòria per emmagatzemar els valors de les variables del procés.", "La traducció de les sentències 'rising_edge' a equacions booleanes basades en productes de sumes.", "L'assignació física de cada bit de sortida a un pin específic del paquet de la FPGA.");

anadir_pregunta("Segons el document, què succeeix si un procés seqüencial no té un Reset implementat?", "Els registres tindran un valor desconegut ('U') al simulador i un valor impredictible al hardware real en engegar-se.", "El sintetitzador triarà automàticament el valor '0' com a estat inicial per a tots els senyals del procés.", "La FPGA fallarà durant la configuració i no es podrà descarregar el fitxer de programació.", "El compilador VHDL obligarà a definir un valor inicial en la declaració del senyal (`signal Q : std_logic := '0'`).");

anadir_pregunta("Dins d'un procés amb rellotge, què indica que un senyal 'implica un registre'?", "Que el senyal rep una assignació de valor dins de l'abast d'una condició de flanc de rellotge.", "Que el senyal ha estat declarat com a 'buffer' en l'entitat per permetre la retroalimentació.", "Que el senyal s'utilitza com a índex en una taula de veritat implementada amb un 'case'.", "Que el senyal està connectat a un pin de sortida de la FPGA.");

anadir_pregunta("En l'estructura `if Reset = '1' then Q <= '0'; elsif rising_edge(Clock) then Q <= D; end if;`, quina prioritat té el Reset?", "Prioritat absoluta sobre el rellotge (Reset Asíncron).", "Prioritat secundària; només s'avalua si el rellotge no ha canviat d'estat.", "Prioritat compartida; ambdós senyals s'avaluen en paral·lel mitjançant una porta XOR.", "No hi ha prioritat; el comportament depèn de quina variable s'ha declarat primer al procés.");

anadir_pregunta("Quin és l'objectiu de la síntesi RTL bàsica respecte als registres?", "No afegir, eliminar ni moure registres respecte al que el dissenyador ha descrit al codi.", "Maximitzar el nombre de registres per augmentar el 'pipelining' de forma automàtica.", "Substituir tots els flip-flops per latches per reduir el consum de potència estàtica.", "Moure els registres cap a les sortides per minimitzar el retard de propagació extern.");

anadir_pregunta("Com es modela un 'Synchronous Preset' (posar a '1' amb el rellotge)?", "Posant la condició de Set dins del bloc `if rising_edge(Clock)` després de la comprovació del rellotge.", "Afegint el senyal 'Set' a la llista de sensibilitat i comprovant-lo abans del rellotge.", "Utilitzant l'atribut `Q'set` que està disponible en la biblioteca IEEE.std_logic_1164.", "Això no és possible en VHDL; els registres només poden tenir reset a '0' síncron.");

anadir_pregunta("Què indica el 'Technology View' després de sintetitzar un procés seqüencial?", "Com s'han connectat les entrades de control (CE, R, S) del Flip-Flop físic de la FPGA.", "El consum estimat en miliwatts de cada registre del disseny.", "La llista completa de fitxers VHDL que s'han utilitzat per generar el netlist.", "Una representació abstracta en llenguatge C del comportament del rellotge.");

anadir_pregunta("En un procés seqüencial, quina és la conseqüència d'utilitzar una variable local en lloc d'un senyal per passar dades entre flancs de rellotge?", "La variable no implica un registre per ella mateixa i el seu valor podria no persistir com s'espera si no s'usa correctament.", "La variable forçarà la creació d'un banc de memòria RAM en lloc de flip-flops individuals.", "El simulador donarà un error de 'delta cycle' en intentar llegir la variable en el següent flanc.", "La variable és més lenta que el senyal i reduirà la freqüència màxima del circuit.");

anadir_pregunta("Si tenim `if rising_edge(Clock) then V1 <= A; V2 <= V1; B <= V2; end if;`, quants cicles de rellotge triga el valor d'A a arribar a B?", "3 cicles de rellotge (es creen 3 registres en sèrie).", "1 cicle de rellotge, ja que les assignacions dins d'un procés són seqüencials.", "0 cicles, és una connexió combinacional directa dins del procés síncron.", "Depèn de si V1 i V2 s'han declarat com a variables o com a senyals.");

anadir_pregunta("Quina clàusula defineix que un procés és sensible exclusivament als canvis de l'estat del rellotge?", "La llista de sensibilitat `(Clock)`.", "L'etiqueta `P1: clocked process`.", "L'ús de la paraula clau `wait on Clock` al final de l'arquitectura.", "La inclusió de la biblioteca `IEEE.std_logic_arith` al principi del fitxer.");

anadir_pregunta("Respecte a les FSM (Màquines d'Estats Finits), on s'acostuma a implementar el registre d'estat?", "En un procés seqüencial sensible al rellotge.", "En un procés combinacional amb una sentència 'case'.", "Dins d'un paquet (package) compartit per tota l'arquitectura.", "En la llista de ports de l'entitat com a tipus 'inout'.");

anadir_pregunta("Què significa que un sintetitzador realitza 'Retiming'?", "Moure els registres a través de la lògica combinacional per equilibrar els retards i millorar el rendiment.", "Canviar la freqüència del rellotge d'entrada per ajustar-se a les restriccions de temps.", "Eliminar els retards 'wait for' del testbench per accelerar la síntesi del hardware.", "Substituir els flip-flops D per flip-flops JK per optimitzar el consum.");


anadir_pregunta("Quina és la diferència fonamental entre una màquina d'estats de Moore i una de Mealy segons el document?", "En la màquina de Moore les sortides depenen exclusivament de l'estat actual, mentre que en la de Mealy depenen de l'estat i de les entrades.", "La màquina de Mealy és sempre síncrona, mentre que la de Moore permet sortides asíncrones sense dependència del rellotge global.", "Les màquines de Moore requereixen el doble de flip-flops per implementar la lògica del proper estat en comparació amb les de Mealy.", "La màquina de Moore és més ràpida perquè les seves sortides no passen per cap bloc de lògica combinacional després del registre d'estat.");

anadir_pregunta("Quin és l'avantatge principal d'utilitzar tipus enumerats (type StateType is...) per definir els estats d'una FSM?", "Permet al sintetitzador escollir l'assignació de bits (codificació) més eficient, com One-Hot o Gray, de forma automàtica.", "Obliga al simulador a utilitzar valors enters de 64 bits per evitar col·lisions entre estats durant la fase de 'timing simulation'.", "Garanteix que tots els estats de la màquina seran accessibles fins i tot si hi ha fallades en el senyal de reset asíncron.", "Elimina la necessitat d'utilitzar una clàusula 'when others' en les sentències 'case' de l'arquitectura.");

anadir_pregunta("En una implementació de FSM amb dos processos, quina és la funció de cadascun?", "Un procés síncron gestiona el registre d'estat i un procés combinacional calcula el proper estat i les sortides.", "Un procés gestiona les entrades de dades i l'altre gestiona exclusivament les interrupcions del sistema i el reset.", "Ambdós processos han de ser síncrons per evitar la creació de 'input hazards' en les transicions entre estats crítics.", "Un procés s'encarrega de la codificació One-Hot i l'altre de la descodificació binària per a la visualització en el wave viewer.");

anadir_pregunta("Què és un 'estat inaccessible' (unreachable state) en una FSM?", "Un valor binari del registre d'estat que no ha estat definit en el tipus enumerat però que existeix físicament en el hardware.", "Un estat al qual la màquina no pot arribar mai a causa d'una condició de 'wait' infinita en el procés de 'Stimuli'.", "L'estat inicial (Idle) quan el senyal de reset no està connectat correctament al pin corresponent de la FPGA.", "Qualsevol estat que requereixi més de tres transicions consecutives per tornar a l'estat de repòs del sistema.");

anadir_pregunta("Per què es considera que el camí crític (critical path) sol ser més llarg en una màquina de Mealy?", "Perquè les sortides es calculen a partir de la combinació de les entrades i l'estat, afegint més nivells de lògica combinacional.", "Perquè requereix l'ús de funcions matemàtiques complexes de la biblioteca 'numeric_std' per calcular les transicions.", "Perquè el sintetitzador ha de duplicar els registres d'estat per evitar que les entrades asíncrones corrompin la sortida.", "Perquè les màquines de Mealy només poden ser implementades en LUTs de 2 entrades, augmentant el nombre d'etapes del circuit.");

anadir_pregunta("Quina és la millor pràctica per gestionar estats no definits i garantir que la FSM no es bloquegi?", "Utilitzar sempre la clàusula 'when others => State <= Idle;' dins de la sentència 'case' que controla les transicions.", "Definir un senyal de 'timeout' que forci el reset de la FPGA si la màquina no canvia d'estat en 100 cicles de rellotge.", "Assignar manualment codis Gray a cada estat per minimitzar el nombre de bits que canvien simultàniament.", "Evitar l'ús de tipus enumerats i treballar exclusivament amb constants de tipus 'std_logic_vector'.");

anadir_pregunta("En una FSM d'un sol procés síncron, quan s'actualitzen les sortides registrades?", "En el següent flanc de pujada del rellotge després de complir-se la condició de transició.", "Immediatament en el mateix cicle en què canvien les entrades, sense esperar al rellotge (comportament de Mealy).", "Al final del Delta Cycle en què l'estat actual ha estat llegit pel procés combinacional de sortida.", "Només si el senyal de 'Clock Enable' està actiu i el reset es troba en nivell lògic baix.");

anadir_pregunta("Què passa si una entrada asíncrona s'utilitza directament en la lògica del proper estat d'una FSM?", "Es poden produir 'input hazards' o estats transitoris erronis si l'entrada canvia molt a prop del flanc del rellotge.", "El sintetitzador ignorarà l'entrada i la substituirà per una constant per mantenir l'estabilitat del sistema.", "La màquina d'estats es convertirà automàticament en una màquina de Moore registradora d'entrades.", "Es requerirà l'ús obligatori d'una sentència 'wait until' per sincronitzar manualment el senyal amb el bus de dades.");

anadir_pregunta("Quants flip-flops es necessiten per implementar una FSM amb 3 estats si el sintetitzador utilitza codificació binària?", "2 flip-flops (ja que $2^2 = 4$, que és suficient per cobrir 3 estats).", "3 flip-flops (un per cada estat, seguint l'esquema de codificació One-Hot).", "1 flip-flop, utilitzant una tècnica de modulació per amplada de pols (PWM) per diferenciar els estats.", "6 flip-flops, per garantir la redundància i la detecció d'errors en la transició de l'estat S2.");

anadir_pregunta("Dins d'un diagrama de transició d'estats, què representen les fletxes que tornen al mateix estat?", "La condició de manteniment d'estat quan no es compleix cap de les condicions de transició de sortida.", "Un bucle infinit que indica un error de disseny que ha de ser corregit abans de la síntesi RTL.", "L'activació del senyal de reset síncron per part del controlador de memòria de la FPGA.", "La càrrega del valor per defecte dels senyals de sortida definits al principi del procés combinacional.");

anadir_pregunta("Com es defineix un tipus de dades per modelar una memòria RAM de 256 paraules de 8 bits cada una?", "type t_ram is array (0 to 255) of std_logic_vector(7 downto 0);", "type t_ram is record data: std_logic_vector(7 downto 0); addr: integer range 0 to 255; end record;", "type t_ram is array (7 downto 0) of std_logic_vector(0 to 255);", "var ram_block: array(0 to 255) of byte;");

anadir_pregunta("Quina clàusula s'utilitza per inicialitzar el contingut d'una ROM de forma permanent en el codi?", "L'ús de la paraula clau 'constant' seguida de l'assignació de valors a l'array.", "La sentència 'load_file' dins de l'arquitectura per carregar un fitxer .hex extern.", "L'assignació de senyals dins d'un procés amb una llista de sensibilitat buida.", "La definició d'un 'attribute' anomenat 'init_value' a la secció de ports de l'entitat.");

anadir_pregunta("En el modelatge d'una RAM síncrona, què succeeix si l'assignació `RAM(to_integer(unsigned(addr))) <= din;` es posa fora del bloc `if rising_edge(clk)`?", "Es sintetitza lògica combinacional que pot crear bucles de retroalimentació inestables i latches.", "El sintetitzador ignora l'ordre perquè les memòries RAM en FPGAs són sempre estructures físiques síncrones.", "El sistema genera automàticament un registre d'estat addicional per sincronitzar les dades de l'adreça amb el bus de dades.", "S'activa un protocol de handshake asíncron que permet la comunicació amb perifèrics lents sense usar el rellotge.");

anadir_pregunta("Per què és necessari usar `to_integer(unsigned(addr))` en indexar un array de memòria?", "Perquè els arrays en VHDL només accepten tipus enters com a índex i les adreces solen ser vectors de bits.", "Perquè la biblioteca IEEE.std_logic_1164 no permet l'ús de vectors de més de 4 bits per a adreçament directe.", "Per garantir que el sintetitzador sap si l'adreça s'ha d'interpretar en complement a 2 o en binari pur per estalviar LUTs.", "És una mesura de seguretat per evitar que el simulador accedeixi a posicions de memòria que estiguin fora del rang físic definit.");

anadir_pregunta("Quina és la funció d'un 'IP Generator' en relació amb les memòries en VHDL?", "Generar components optimitzats per a l'arquitectura específica de la FPGA que inclouen plantilles i models de simulació.", "Traduir automàticament el codi VHDL de tipus array a codi C++ per a l'execució en processadors incrustats.", "Verificar que el consum de potència de la memòria no superi el límit tèrmic establert en les restriccions del projecte.", "Substituir totes les instàncies de RAM per registres distribuïts si l'adreçament és seqüencial.");

anadir_pregunta("En una instanciació d'un component de memòria generat (IP), quina és la funció del fitxer '.vho' o '.vhi'?", "Proporcionar una plantilla o template per facilitar la declaració i el 'port map' del component en el disseny principal.", "Contenir la descripció del layout físic dels transistors que formen les cel·les de memòria sota el silici.", "Guardar les claus de llicència necessàries per poder sintetitzar el bloc de memòria en eines de tercers.", "Actuar com un fitxer de configuració de temporització per ajustar els retards de propagació entre adreça i dada.");

anadir_pregunta("Com es pot omplir tota una memòria amb el mateix valor de forma ràpida en el codi?", "RAM <= (others => (others => '0'));", "RAM <= fill_with_zeros(255);", "RAM.all <= 0;", "for i in RAM'range loop RAM(i) <= '0'; end loop;");

anadir_pregunta("Quina diferència hi ha entre una RAM implementada amb 'Block RAM' (BRAM) i 'Distributed RAM'?", "La BRAM utilitza blocs de memòria dedicats de la FPGA, mentre que la distribuïda utilitza les LUTs de la lògica general.", "La BRAM només permet operacions de lectura asíncrona, mentre que la distribuïda és obligatòriament síncrona.", "La distribuïda és molt més gran en capacitat però més lenta que els blocs de memòria dedicats BRAM.", "La BRAM requereix el paquet numeric_bit i la distribuïda funciona amb el paquet numeric_std.");

anadir_pregunta("Quina sentència s'utilitza per llegir una dada d'una ROM anomenada 'MEM' usant una adreça 'ADR'?", "DATA <= MEM(to_integer(unsigned(ADR)));", "DATA <= READ(MEM, ADR);", "DATA <= MEM.val(ADR);", "DATA <= fetch_from_array(MEM, to_bit(ADR));");

anadir_pregunta("Respecte a les memòries Dual-Port, quina característica les defineix?", "Disposen de dos busos d'adreces i de dades independents per permetre dos accessos simultanis.", "Només poden funcionar si un port és de lectura i l'altre és exclusivament d'escriptura a la mateixa adreça.", "Són memòries que dupliquen les dades automàticament en una zona de seguretat (RAID-1 de hardware).", "Són memòries que només poden ser llegides per dos processos diferents si aquests comparteixen el mateix flanc de rellotge.");

anadir_pregunta("Dins d'una declaració de ROM, què representa l'assignació `1 => \"0100\"`?", "Que a l'adreça número 1 de la memòria s'hi emmagatzema el valor binari 0100.", "Que el primer bit de cada posició de memòria s'ha d'inicialitzar amb el valor lògic '1'.", "Que el sistema ha d'esperar 1 cicle de rellotge abans de lliurar la dada '0100' al bus de sortida.", "És una constant de configuració que indica que la memòria té una latència de tipus 1.");

anadir_pregunta("En el modelatge d'una memòria, què és el senyal 'WE' (Write Enable)?", "Un senyal de control que permet l'escriptura a la memòria quan està actiu.", "Un indicador que la memòria està buida (Write Empty) i preparada per rebre dades des del bus.", "L'entrada d'adreça de l'estat d'espera (Wait Element) per a sincronització amb el processador.", "Un paràmetre de configuració que defineix l'amplada de paraula (Word Extension) del bloc.");

anadir_pregunta("Quin és l'avantatge d'utilitzar una ROM en lloc d'una xarxa de portes lògiques per implementar una funció complexa?", "Facilita la modificació de la funció canviant només els valors de la taula sense alterar l'estructura del circuit.", "Redueix dràsticament el nombre de flip-flops utilitzats perquè les ROMs no requereixen rellotge per funcionar.", "Augmenta la velocitat del disseny ja que el temps d'accés a una ROM és sempre zero en el simulador.", "Permet que el sintetitzador mogui la lògica a les capes superiors del silici per evitar el sobreescalfament.");

anadir_pregunta("En una RAM síncrona, si 'addr' canvia al mateix temps que el flanc de pujada del rellotge, quina adreça s'utilitzarà?", "S'utilitzarà el valor que l'adreça tenia just abans del flanc de rellotge (temps delta anterior).", "El sistema es bloquejarà i la sortida de la memòria passarà a ser 'X' per temps indefinit.", "Es realitzarà una operació de lectura de totes les adreces que hagin canviat durant el darrer nanosegon.", "S'utilitzarà el valor nou, ja que les memòries tenen un circuit intern d'anticipació d'adreça (look-ahead).");

anadir_pregunta("Com es declara una constant que representa el contingut d'una memòria de tipus 't_rom'?", "constant MY_ROM : t_rom := (0 => \"0001\", 1 => \"0010\", others => \"0000\");", "constant MY_ROM : array of t_rom is {\"0001\", \"0010\"};", "constant MY_ROM : t_rom(0 to 1) := (\"0001\", \"0010\");", "attribute init of MY_ROM : signal is \"00010010\";");

anadir_pregunta("Quin és el propòsit d'un 'VHDL behavioral model' proporcionat per un generador d'IP?", "Permetre la simulació del comportament de la memòria sense necessitat de conèixer els detalls interns del hardware físic.", "Optimitzar l'àrea del xip mitjançant la reescriptura del codi segons els algoritmes de síntesi més moderns.", "Garantir que la memòria és compatible amb el protocol JTAG per a proves de laboratori post-fabricació.", "Substituir el netlist de portes lògiques per estalviar espai en el disc dur durant la compilació.");

anadir_pregunta("En l'accés a un array, què és el 'range' d'un tipus?", "La definició dels valors mínim i màxim que poden prendre els índexs de la memòria.", "La distància física entre les cel·les de memòria dins del nucli de la FPGA.", "El temps màxim que una dada pot romandre vàlida en el bus de sortida sense ser refrescada.", "El nombre total de bits que formen una paraula de dades (data width).");

anadir_pregunta("Es pot crear una memòria tridimensional en VHDL?", "Sí, definint un array d'arrays o un array amb múltiples dimensions (multidimensional array).", "No, VHDL només admet estructures de dades lineals per garantir que són sintetitzables en hardware.", "Sí, però només si s'utilitzen tipus 'access' (punters) que no són sintetitzables en FPGAs.", "Només si es carrega una biblioteca especial de l'IEEE dedicada a la computació volumètrica.");

anadir_pregunta("Què passa si s'intenta accedir a una adreça com la 1024 en una RAM definida de 0 a 1023?", "Es produeix un error de 'out of range' durant la simulació que atura l'execució.", "El sistema accedeix automàticament a l'adreça 0 gràcies a l'efecte de 'wrapping' binari.", "El sintetitzador afegeix una adreça extra de seguretat per evitar la pèrdua de dades.", "La sortida de la memòria es posa a alta impedància ('Z') per protegir el bus.");

anadir_pregunta("Per què s'utilitzen components (component) en lloc d'entitats (entity) en instanciar memòries generades per IP?", "Perquè el component actua com una declaració d'una caixa negra de la qual no tenim el codi font de l'arquitectura.", "Perquè les entitats no permeten la connexió de ports que tinguin mides de bus variables segons paràmetres.", "És una restricció de les eines de simulació que no poden llegir fitxers d'arquitectura síncrona directament.", "Perquè l'ús de components permet al sintetitzador canviar la memòria per registres de desplaçament si és més eficient.");


anadir_pregunta("Quina és la funció principal del paquet 'Std.textio' en un entorn de disseny VHDL?", "Permetre la lectura i escriptura de fitxers de text per carregar estímuls o guardar resultats durant la simulació.", "Proporcionar una interfície de comunicació sèrie (UART) per enviar missatges de text des de la FPGA cap a un terminal PC.", "Optimitzar l'emmagatzematge de cadenes de caràcters (strings) dins dels blocs de memòria BRAM de la FPGA.", "Traduir automàticament els comentaris del codi VHDL a documentació tècnica en format PDF o HTML.");

anadir_pregunta("On s'han de declarar sempre les variables utilitzades per a TextIO (com les de tipus 'line')?", "Dins de l'àmbit d'un procés, entre la paraula clau 'process' i el 'begin'.", "En la llista de ports de l'entitat (entity) per permetre l'accés extern als fitxers.", "Dins d'un paquet (package) global per tal que tots els processos hi puguin escriure simultàniament.", "En la secció declarativa de l'arquitectura, abans del primer 'begin' del disseny.");

anadir_pregunta("Quin tipus de dades especial de TextIO s'utilitza com a buffer intermedi per emmagatzemar una línia de text abans de ser llegida o escrita?", "line", "text_buffer", "string_ptr", "file_pointer");

anadir_pregunta("Quina és la diferència fonamental entre 'read' i 'readline' en VHDL?", "'readline' llegeix una línia sencera del fitxer cap a una variable de tipus 'line', mentre que 'read' treu valors individuals d'aquella línia.", "'read' s'utilitza per a fitxers binaris d'alt rendiment i 'readline' s'utilitza exclusivament per a fitxers de text ASCII.", "'readline' és una funció que retorna un booleà i 'read' és un procediment que no retorna cap valor de control.", "No hi ha diferència funcional; 'readline' és simplement la nomenclatura utilitzada en l'estàndard VHDL-2008.");

anadir_pregunta("Per què el codi `read(L, A)` on A és un 'std_logic_vector' donaria un error si només s'usa 'Std.textio'?", "Perquè 'Std.textio' només reconeix tipus bàsics com bit o integer; per a 'std_logic' cal el paquet 'std_logic_textio'.", "Perquè el procediment 'read' requereix que el vector A estigui prèviament inicialitzat amb valors 'Z' per evitar conflictes.", "Perquè les operacions de lectura de vectors de bits estan reservades per a la biblioteca 'numeric_std' en mode de simulació.", "Perquè el tipus 'std_logic_vector' no es pot representar en format de text ASCII a causa de la seva naturalesa multi-valor.");

anadir_pregunta("Quina sentència s'utilitza per obrir un fitxer anomenat 'dades.txt' en mode de lectura dins d'un procés?", "file F: text open read_mode is \"dades.txt\";", "file F: text := \"dades.txt\" for reading;", "open_file(\"dades.txt\", F, read);", "variable F: file is opening(\"dades.txt\");");

anadir_pregunta("Quin és el comportament de la funció 'endfile(F)'?", "Retorna 'true' quan s'ha arribat al final del fitxer F, permetent finalitzar un bucle de lectura.", "Tanca automàticament el fitxer i allibera la memòria cau del simulador en acabar la prova.", "Reinicia el punter del fitxer a la primera línia per permetre una segona lectura dels estímuls.", "Esborra el contingut del fitxer de text per preparar-lo per a una nova sessió d'escriptura.");

anadir_pregunta("En un testbench, quin és l'avantatge d'usar TextIO per als estímuls en lloc d'assignar-los directament al codi?", "Permet canviar els vectors de prova sense haver de tornar a compilar el disseny VHDL cada vegada.", "Redueix el temps de simulació ja que el simulador no ha de processar esdeveniments en el bus de dades.", "Garanteix que el disseny serà sintetitzable en qualsevol model de FPGA independentment del fabricant.", "Permet que el hardware real llegeixi dades directament des de la targeta SD durant l'execució del circuit.");

anadir_pregunta("Quina diferència hi ha entre un procediment (procedure) i una funció (function) en VHDL?", "Les funcions retornen un únic valor com a part d'una expressió, mentre que els procediments poden retornar diversos valors mitjançant arguments.", "Els procediments són exclusius per a síntesi i les funcions s'utilitzen només en testbenches per a TextIO.", "Les funcions poden contenir sentències 'wait' per aturar la simulació, mentre que els procediments han de ser purament combinacionals.", "Un procediment s'executa en un cicle de rellotge i una funció s'executa de forma instantània en el temps delta.");

anadir_pregunta("Per a què serveixen els procediments 'hread' i 'hwrite' del paquet 'std_logic_textio'?", "Per llegir i escriure valors en format hexadecimal, facilitant la visualització de vectors llargs.", "Per realitzar operacions de lectura d'alta velocitat (High-speed) en servidors de simulació distribuïda.", "Per xifrar els fitxers de resultats i evitar que tercers puguin llegir la telemetria del disseny.", "Per llegir les capçaleres (headers) dels fitxers de text abans de processar les dades binàries.");

anadir_pregunta("Què passa si s'intenta usar TextIO en un procés destinat a la síntesi de hardware?", "L'eina de síntesi ignorarà el codi o donarà un error, ja que no existeixen 'fitxers de text' dins d'una FPGA física.", "El sintetitzador crearà una memòria ROM interna per simular el contingut del fitxer de text original.", "Es generarà un bus de comunicació virtual per connectar la FPGA amb el disc dur del PC de l'usuari.", "El circuit funcionarà correctament però només en el mode de depuració (Debug Mode) de la placa de desenvolupament.");

anadir_pregunta("Quin caràcter s'utilitza habitualment en els fitxers de text per separar diferents valors que han de ser llegits seqüencialment en una mateixa línia?", "L'espai en blanc o el tabulador, que el procediment 'read' utilitza com a delimitador natural.", "El punt i coma (;), ja que segueix la mateixa sintaxi que les sentències de VHDL.", "La coma (,), ja que la majoria de fitxers de dades segueixen l'estàndard CSV (Comma Separated Values).", "No es poden separar; cada línia de text només pot contenir un únic valor per a un sol senyal.");

anadir_pregunta("En el context de TextIO, què és un 'overloaded subprogram' (subprograma sobrecarregat)?", "Un procediment (com 'read') que té múltiples definicions per poder treballar amb diferents tipus de dades (integer, bit, etc.).", "Un procés que consumeix massa recursos de CPU del simulador a causa d'un bucle infinit de lectura.", "Una funció que intenta escriure en un fitxer que ha estat obert prèviament en mode de només lectura.", "Un script que executa simultàniament deu simulacions diferents per accelerar el procés de verificació.");

anadir_pregunta("Per a què serveix la sentència 'writeline(output, L)' on 'output' és el fitxer estàndard?", "Per mostrar el contingut de la variable 'L' directament a la consola del simulador (transcript).", "Per guardar una línia de text en la memòria cau abans de transferir-la al buffer de sortida del component.", "Per forçar un salt de línia en el fitxer de resultats sense haver d'escriure cap dada addicional.", "Per enviar la línia de dades cap al port de sortida de l'entitat de nivell superior.");

anadir_pregunta("Quin és el risc de no incloure un 'wait' o una llista de sensibilitat en un procés que usa TextIO per escriure resultats?", "Que el procés entri en un bucle infinit en el temps 0, escrivint milions de línies i bloquejant el simulador.", "Que el fitxer de text es corrompi perquè el simulador no té temps de tancar-lo abans del següent esdeveniment.", "Que els resultats s'escriguin en ordre invers a causa dels retards delta de les assignacions de senyals.", "Cap; el simulador gestiona automàticament la velocitat d'escriptura per evitar el desbordament del disc.");

anadir_pregunta("Com es declara un fitxer de sortida per guardar la traça de la simulació?", "file F_OUT: text open write_mode is \"resultats.txt\";", "file F_OUT: text is out \"resultats.txt\";", "variable F_OUT: file of text := \"resultats.txt\";", "constant F_OUT: string := \"resultats.txt\";");

anadir_pregunta("Quina utilitat té el paràmetre 'field' en el procediment 'write'?", "Defineix l'amplada mínima en caràcters de la dada escrita per tal d'alinear les columnes en el fitxer de text.", "Especifica el nombre de bits que s'han de llegir del vector abans de passar a la següent variable.", "Indica al simulador si la dada s'ha d'escriure en format binari, octal o hexadecimal.", "Determina el nivell de prioritat de l'escriptura en cas que dos processos intentin accedir al mateix fitxer.");

anadir_pregunta("Es poden llegir valors de tipus 'time' d'un fitxer de text usant TextIO?", "Sí, el paquet 'Std.textio' inclou procediments de lectura per al tipus 'time'.", "No, el temps és una magnitud interna del simulador i no es pot expressar com a text en un fitxer.", "Només si el temps s'escriu com un enter representant el nombre de nanosegons transcorreguts.", "Sí, però cal convertir primer la cadena de text a tipus 'real' i després aplicar el cast a 'time'.");

anadir_pregunta("En un procediment de TextIO, què indica el mode 'append_mode'?", "Que les noves dades s'afegiran al final del fitxer existent sense esborrar el contingut previ.", "Que el simulador ha de crear un fitxer nou cada vegada que el procés s'executi des del principi.", "Que la línia de text s'ha de copiar a tots els fitxers oberts en el projecte simultàniament.", "Que el punter de lectura ha de saltar les línies de comentaris que comencen per '--'.");

anadir_pregunta("Què succeeix si 'read' intenta extreure un valor d'una línia buida o que no conté el format esperat?", "Es produeix un error de simulació i normalment s'atura l'execució del testbench.", "El procediment retorna automàticament el valor '0' o 'U' per evitar el bloqueig del sistema.", "El simulador ignora la línia i passa a la següent fins a trobar una dada vàlida.", "S'activa un flag d'error que s'ha de consultar manualment mitjançant l'atribut 'last_value'.");


anadir_pregunta("Quina és la principal diferència en el comportament d'una assignació a una variable respecte a un senyal?", "L'assignació a la variable és immediata dins del procés, mentre que el senyal s'actualitza en acabar el procés (temps delta).", "Les variables només poden emmagatzemar valors de tipus booleà o sencer, mentre que els senyals admeten qualsevol tipus físic complex.", "L'assignació de variables utilitza l'operador '<=' per indicar que el valor es transfereix a través d'un bus de dades global de la FPGA.", "Les variables es conserven entre diferents execucions del procés en el hardware real, actuant sempre com a registres síncrons de 32 bits.");

anadir_pregunta("Quin és l'àmbit (scope) de declaració d'una variable en VHDL?", "Dins d'un procés o d'un subprograma (funció/procediment).", "Dins de la secció declarativa de l'arquitectura per ser compartida per tots els components instanciats.", "En el 'package body' per permetre que la variable sigui visible des de diferents entitats del mateix projecte.", "Únicament dins de les llistes de sensibilitat per actuar com a comptadors dinàmics durant la fase de simulació.");

anadir_pregunta("Què succeeix si s'intenta assignar un valor a un senyal des de dos processos diferents simultàniament?", "Es produeix un conflicte que requereix una funció de resolució, com les definides per al tipus 'std_logic'.", "El sintetitzador tria el procés que s'ha declarat primer en el fitxer VHDL per determinar el valor final del senyal.", "El simulador atura l'execució immediatament perquè VHDL prohibeix estrictament tenir més d'un 'driver' per a qualsevol senyal.", "El valor del senyal es converteix automàticament en una porta AND lògica que combina les sortides dels dos processos.");

anadir_pregunta("Com es defineix un array multidimensional (matriu) en VHDL per a síntesi?", "type t_matriu is array (0 to 3, 0 to 7) of std_logic;", "type t_matriu is array (0 to 3) of array (0 to 7) of std_logic;", "type t_matriu is matrix (0 to 3) columns (0 to 7) of bits;", "type t_matriu is collection (4, 8) of std_logic_vector;");

anadir_pregunta("Quin és el propòsit de definir un 'Unconstrained Array Type' com `type t_vector is array (natural range <>) of integer;`?", "Permetre que la mida de l'array es defineixi en el moment de declarar l'objecte (constant, senyal o variable).", "Obligar el sintetitzador a utilitzar memòria dinàmica (heap) per gestionar la mida de l'objecte durant l'execució del hardware.", "Indicar que l'índex de l'array pot créixer indefinidament fins a exhaurir tots els recursos de la FPGA si no es posa un límit.", "Permetre que l'array contingui diferents tipus de dades barrejats, com enters i caràcters, en una mateixa estructura.");

anadir_pregunta("Quina clàusula s'utilitza per definir una part específica d'un array o record mitjançant noms o índexs?", "Aggregate", "Fragment", "Slice", "Partial");

anadir_pregunta("Dins d'un bucle `for i in 0 to 7 loop`, quina és la naturalesa de la variable de control 'i'?", "Es declara implícitament pel bucle, és local a aquest i no es pot modificar manualment dins del cos del loop.", "Ha de ser declarada prèviament a la secció de variables del procés com un tipus 'integer' per poder ser utilitzada.", "És un senyal global que pot ser llegit des de fora del procés per monitoritzar l'estat de l'iteració en temps real.", "Es comporta com una variable estàtica que manté el seu darrer valor un cop el bucle ha finalitzat la seva execució.");

anadir_pregunta("Què indica l'ús de `others => 'Z'` en un agrupat (aggregate) d'un vector?", "Assigna el valor d'alta impedància a tots els bits del vector que no han estat especificats explícitament.", "Força el sintetitzador a ignorar completament el vector per tal d'estalviar espai de rutes en el xip.", "Indica que el vector ha de comportar-se com un bus bidireccional amb resistències de 'pull-up' integrades.", "És una sentència de seguretat que evita que el vector prengui valors 'X' durant els primers nanosegons de la simulació.");

anadir_pregunta("En la síntesi de variables, quan es genera realment un registre (flip-flop)?", "Quan el valor de la variable es llegeix en un cicle de rellotge posterior a aquell en què es va escriure.", "Sempre que es declara una variable, ja que per definició les variables requereixen memòria física per emmagatzemar dades.", "Només si la variable es declara com a 'shared variable' a nivell d'arquitectura per ser usada per diversos processos.", "Quan la variable s'utilitza com a argument de sortida en un procediment que és cridat des d'un procés seqüencial.");

anadir_pregunta("Quina utilitat té el tipus 'std_ulogic' respecte a 'std_logic'?", "'std_ulogic' no té funció de resolució i permet detectar errors si hi ha múltiples assignacions al mateix senyal.", "'std_ulogic' és una versió optimitzada per a la síntesi que consumeix la meitat d'energia que el tipus 'std_logic' estàndard.", "'std_ulogic' permet treballar amb lògica de 128 estats per a simulacions de nivell de transistor molt més precises.", "És el tipus obligatori per a totes les senyals de rellotge i reset per evitar interferències electromagnètiques simulades.");

anadir_pregunta("Què és un 'Subtype' en VHDL?", "Una restricció d'un tipus base que manté la compatibilitat en operacions amb el tipus original.", "Una còpia exacta d'un tipus existent que s'utilitza per evitar col·lisions de noms en projectes de gran envergadura.", "Un tipus de dades que només pot ser utilitzat dins de funcions i procediments, però mai en ports d'una entitat.", "Una estructura que permet combinar un 'integer' i un 'std_logic' en una sola paraula de 32 bits per estalviar memòria.");

anadir_pregunta("Quina és la sintaxi correcta per a un bucle 'while' que espera que un senyal 'ready' sigui '1'?", "while ready /= '1' loop wait on clk; end loop;", "while loop (ready = '0') do wait for 10 ns; end while;", "while not ready loop clk'event; end loop;", "repeat while ready = '0' until rising_edge(clk);");

anadir_pregunta("Quin operador s'usa per assignar un valor a una variable?", ":=", "<=", "=>", "==");

anadir_pregunta("Quina és la funció de l'atribut `'range` en un array?", "Retorna el rang d'índexs definit per a aquell objecte, útil per fer codi genèric en bucles.", "Calcula el valor mitjà dels elements emmagatzemats en un array de tipus sencer o real.", "Determina la distància màxima en mil·límetres que un senyal pot recórrer en el silici abans de degradar-se.", "Indica el nombre de bits necessaris per representar el valor més gran contingut en l'array.");

anadir_pregunta("Què permet fer un 'Record' en VHDL?", "Agrupar diferents tipus de dades sota un mateix nom d'objecte, similar a una 'struct' en C.", "Gravar automàticament tots els canvis de valor d'un senyal en un fitxer de text extern per a post-processament.", "Mantenir un historial dels darrers 10 valors que ha pres un senyal per facilitar la depuració d'errors.", "Definir un conjunt de regles de síntesi que el compilador ha de seguir per optimitzar l'àrea del circuit.");

anadir_pregunta("Com es pot forçar que un bucle 'for' s'aturi immediatament abans d'arribar al seu límit final?", "Mitjançant la sentència 'exit' seguida de la condició opcional.", "Usant la paraula clau 'break', similar als llenguatges de programació d'alt nivell com Java o Python.", "Posant el comptador del bucle al seu valor màxim de forma manual dins del cos del loop.", "No es pot aturar un bucle 'for' en VHDL; ha de completar totes les iteracions per ser sintetitzable.");

anadir_pregunta("Quina afirmació és correcta sobre l'ús de bucles en lògica sintetitzable?", "S'utilitzen principalment per replicar estructures de hardware de forma repetitiva (com un banc de 32 XORs).", "Només es permeten si el nombre d'iteracions depèn d'un valor que canvia dinàmicament durant l'execució.", "Són la forma més eficient de crear retards de temps controlats dins de la FPGA sense usar comptadors.", "Tots els bucles es converteixen automàticament en màquines d'estats finits (FSM) per part de l'eina de síntesi.");

anadir_pregunta("En un agrupat (aggregate) com `(3 => '1', others => '0')`, què s'està definint?", "Un vector on només el bit de la posició 3 és '1' i la resta són '0'.", "Un array on les tres primeres posicions són '1' i totes les altres es posen a un valor desconegut.", "Una operació de desplaçament a l'esquerra de 3 posicions sobre un valor inicial de zero.", "Una constant que indica que el sistema ha d'utilitzar 3 estats d'espera per defecte en totes les lectures.");

anadir_pregunta("Per a què serveix la sentència 'next' dins d'un bucle?", "Per saltar a la següent iteració del bucle sense executar la resta del codi de la iteració actual.", "Per indicar al sintetitzador que passi a la següent etapa del pipeline de dades de forma immediata.", "Per cridar a l'execució del següent procés que estigui esperant en la cua d'esdeveniments del simulador.", "Per canviar el valor de la variable de control del bucle al següent número de la sèrie de Fibonacci.");

anadir_pregunta("Què és una 'Resolved Function'?", "Una funció que determina el valor final d'un senyal quan aquest rep múltiples valors de diferents orígens.", "Una eina de depuració que corregeix automàticament els errors de sintaxi més comuns durant la compilació.", "Un algoritme que redueix la complexitat de les equacions booleanes per minimitzar el nombre de LUTs utilitzades.", "Una funció matemàtica que resol sistemes d'equacions lineals per a aplicacions de processament de senyal.");

anadir_pregunta("Quin és l'objectiu principal de la fase d'elaboració en el flux de disseny jeràrquic?", "Crear una jerarquia plana de processos connectats mitjançant senyals a partir dels components instanciats.", "Generar el fitxer bitstream final per a la programació directa de la FPGA mitjançant el cable JTAG del fabricant.", "Analitzar la sintaxi de cada fitxer VHDL de forma individual per detectar errors de puntuació o paraules clau mal escrites.", "Optimitzar el consum de potència del circuit mitjançant la reducció de la taxa de commutació dels senyals globals del sistema.");

anadir_pregunta("A quina llibreria lògica es compilen per defecte les unitats de disseny si no s'especifica el contrari?", "WORK", "STD", "IEEE", "PROJECT");

anadir_pregunta("Quina és la funció de la sentència 'component' dins d'una arquitectura?", "Declarar la interfície d'un mòdul que serà utilitzat dins d'aquella arquitectura.", "Indicar al sintetitzador que ha de reservar un bloc de memòria RAM específic per emmagatzemar les variables de l'entitat.", "Definir una nova llibreria física en el disc dur per guardar els resultats intermediaris de la compilació i l'enllaçat.", "Establir una connexió directa amb un fitxer de text extern que conté els vectors de prova per a la simulació funcional.");

anadir_pregunta("Què permet fer una 'Configuration' en VHDL?", "Vincular instàncies de components amb entitats i arquitectures específiques sense canviar el codi font.", "Ajustar la freqüència del rellotge global i les restriccions de temps (timing constraints) per a l'etapa de 'Place & Route'.", "Definir els paràmetres de voltatge i corrent de sortida per a cada pin de la FPGA segons l'estàndard IO establert.", "Seleccionar el mètode de codificació d'estats per a totes les màquines d'estats finits (FSM) que formen part del disseny jeràrquic.");

anadir_pregunta("En el mapatge de llibreries, què representa un 'Logical Library Name'?", "Un identificador en el codi VHDL que apunta a una ruta física en el sistema de fitxers gestionada per l'eina.", "Un protocol de xifrat que protegeix la propietat intel·lectual dels fitxers font quan s'envien a fabricar a una foneria externa.", "Un sistema de noms que permet utilitzar paraules reservades del llenguatge com si fossin identificadors de senyals o variables.", "L'ordre seqüencial en què el compilador ha de processar els fitxers per resoldre totes les dependències de dades del projecte.");

anadir_pregunta("Quina clàusula s'ha d'utilitzar per fer visibles les unitats d'una llibreria anomenada 'MY_LIB'?", "library MY_LIB; use MY_LIB.all;", "import MY_LIB.*;", "include MY_LIB.package;", "context MY_LIB.library;");

anadir_pregunta("Quin és l'ordre de compilació correcte en un disseny jeràrquic?", "Primer les unitats de nivell inferior i finalment les de nivell superior (bottom-up).", "Sempre s'ha de compilar primer el testbench i després la Unit Under Test (UUT) per garantir que els estímuls són vàlids.", "L'ordre és totalment indiferent ja que l'elaborador (elaborator) resol les referències circulars de forma automàtica.", "Primer les arquitectures, després les entitats i finalment els paquets de funcions per evitar errors de tipus.");

anadir_pregunta("Què indica l'expressió 'for all: Block1 use entity work.Block1(RTL);' en una configuració?", "Que totes les instàncies del component Block1 utilitzaran l'entitat i arquitectura especificades.", "Que el sintetitzador ha d'implementar el bloc Block1 utilitzant exclusivament recursos de lògica combinacional (RTL).", "Que el sistema ha de comprovar si totes les entrades i sortides del component Block1 estan connectades a pins físics de la FPGA.", "Que s'ha de realitzar una cerca exhaustiva en totes les llibreries del sistema per trobar una entitat que es digui Block1.");

anadir_pregunta("Què és la instanciació directa (Direct Instantiation)?", "Instanciar una entitat directament sense necessitat de declarar un component previ.", "Connectar un component directament a la font d'alimentació per fixar el seu valor lògic durant tota la simulació del sistema.", "Utilitzar una eina gràfica per arrossegar i deixar anar blocs funcionals que es converteixen automàticament en codi VHDL síncron.", "L'assignació immediata de valors a un senyal de sortida sense passar per cap etapa de retard delta o inertial delay.");

anadir_pregunta("Dins d'una configuració, per a què serveix la sentència 'for others'?", "Per aplicar una vinculació per defecte a totes les instàncies que no s'han especificat individualment.", "Per definir el comportament de la màquina d'estats en cas que s'arribi a un estat no codificat en el tipus enumerat.", "Per indicar que el disseny ha de ser compatible amb altres llenguatges de descripció de hardware com Verilog o SystemC.", "Per permetre que el sintetitzador utilitzi components d'altres fabricants si els originals no estan disponibles a la llibreria.");

anadir_pregunta("Què és una configuració niada (Nested Configuration)?", "Una configuració que en fa referència a una altra per resoldre la jerarquia de blocs interns.", "Un mètode d'optimització que permet posar una màquina d'estats dins d'una altra per reduir el nombre de transicions.", "Una estructura de dades que permet emmagatzemar múltiples fitxers de configuració dins d'una sola memòria ROM de la FPGA.", "Una tècnica de programació que consisteix a declarar múltiples entitats amb el mateix nom però en arquitectures diferents.");

anadir_pregunta("En un flux ASIC, què és el 'Design for Testability' (DFT)?", "La inclusió de hardware addicional per facilitar la verificació del xip després de la fabricació.", "L'ús de simuladors d'alta velocitat que permeten executar el codi VHDL milers de vegades per trobar errors aleatoris de temporització.", "Un conjunt de regles de codificació que prohibeixen l'ús de senyals asíncrons per garantir que el circuit és 100% determinista.", "La fase on es genera la documentació tècnica i els diagrames de temps necessaris per a la validació final per part del client.");

anadir_pregunta("Quina utilitat tenen les llibreries en projectes grans?", "Permeten organitzar el disseny en unitats independents i reutilitzar components prèviament verificats.", "Redueixen la mida del fitxer executable final de la simulació mitjançant l'ús d'algoritmes de compressió de dades sense pèrdua.", "Són obligatòries per poder utilitzar el tipus de dades 'std_logic_vector' en operacions aritmètiques amb signes.", "Permeten que diferents dissenyadors treballin en el mateix fitxer VHDL de forma simultània sense produir conflictes de fusió.");

anadir_pregunta("Què passa si una configuració intenta utilitzar una arquitectura que no ha estat compilada?", "Es produirà un error durant la fase d'elaboració o simulació.", "El simulador utilitzarà automàticament una arquitectura buida (null) per poder continuar amb l'execució del testbench.", "L'eina de síntesi intentarà deduir el funcionament del bloc a partir de les connexions dels seus ports d'entrada i sortida.", "Es generarà un avís (warning) i el sistema demanarà a l'usuari que introdueixi el codi de l'arquitectura manualment.");

anadir_pregunta("Com es vincula una instància concreta 'U1' en una configuració?", "for U1: Block_Name use entity work.Entity_Name(Arch_Name);", "bind U1 to Entity_Name(Arch_Name);", "config instance U1 is Entity_Name version Arch_Name;", "use architecture Arch_Name for instance U1 of Entity_Name;");

anadir_pregunta("Què és la 'Unit Under Test' (UUT) en un disseny jeràrquic?", "L'entitat de nivell superior que s'està verificant dins d'un testbench.", "Un component especial que genera errors de forma controlada per comprovar la robustesa del sistema de correcció d'errors.", "La part de la FPGA que es reserva exclusivament per a funcions d'autotest durant l'arrencada del circuit.", "Una eina de programari que analitza el codi VHDL per trobar colls d'ampolla en el rendiment del processador incrustat.");

anadir_pregunta("Quin fitxer defineix normalment el mapatge entre noms lògics de llibreries i rutes físiques?", "Un fitxer de configuració de l'eina (com el library.cfg o modelsim.ini).", "L'encapçalament (header) de l'arquitectura principal del disseny, just abans de la paraula clau 'begin'.", "El fitxer de restriccions d'usuari (UCF o XDC) que s'utilitza durant la fase de 'Place & Route'.", "No cal cap fitxer; VHDL utilitza un protocol de xarxa per trobar les llibreries en servidors remots de forma dinàmica.");

anadir_pregunta("Es poden barrejar arquitectures 'Behavioral' i 'RTL' en un mateix disseny jeràrquic?", "Sí, les configuracions permeten escollir l'arquitectura més adequada per a cada instància del component.", "No, totes les unitats de disseny han de seguir exactament el mateix estil de codificació per poder ser sintetitzades correctament.", "Només si s'utilitza una eina de síntesi de tercers que permeti la traducció de comportament a transferència de registres.", "Sí, però només en el cas que el disseny no contingui cap component de tercers (IP blocks) que estigui protegit per contrasenya.");

anadir_pregunta("En la instanciació directa, quina és la sintaxi per cridar l'entitat 'Porta' de la llibreria 'Work'?", "U1: entity work.Porta(Comportament) port map (...);", "U1: component Porta use work.entity port map (...);", "U1: call work.Porta(Comportament) with ports (...);", "U1: entity Porta from library work mapping (...);");

anadir_pregunta("Quina és la funció del 'Chip level Testbench'?", "Verificar que la interacció entre tots els blocs del sistema és correcta i compleix l'especificació global.", "Mesurar la temperatura física del xip durant l'execució de l'algoritme de processament de dades més complex.", "Simular el comportament dels pins d'entrada/sortida davant de descàrregues electrostàtiques i interferències externes.", "Comprovar que el fitxer de programació s'ha gravat correctament en la memòria no volàtil de la placa de desenvolupament.");

anadir_pregunta("Quin és el principal avantatge d'utilitzar l'atribut 'range en un bucle 'for' en lloc de valors fixos?", "Permet que el codi s'adapti automàticament a qualsevol mida de vector definida en l'entitat sense haver de modificar el procés.", "Augmenta la velocitat de simulació en permetre al compilador desplegar el bucle en paral·lel utilitzant múltiples nuclis de la CPU del sistema.", "Garanteix que el sintetitzador no crearà lògica combinacional redundant i que el consum d'energia serà sempre el mínim possible per a la FPGA.", "Permet utilitzar tipus de dades no síncrons dins d'arquitectures que requereixen un control estricte del retard de propagació.");

anadir_pregunta("Què retorna l'atribut A'length si A és un std_logic_vector(7 downto 0)?", "8", "7", "0", "9 (incloent el bit de signe implícit)");

anadir_pregunta("Quina és la funció de la clàusula 'generic' en una entitat VHDL?", "Permet passar paràmetres de disseny, com mides de bus o constants, abans de la fase de síntesi.", "Defineix les propietats elèctriques dels pins, com la capacitància de càrrega i el voltatge d'operació per a cada estàndard de sortida.", "Serveix per declarar variables globals que poden ser modificades en temps real per l'usuari durant l'execució del hardware.", "Indica al compilador que l'entitat pot ser utilitzada per qualsevol fabricant de FPGAs sense necessitat d'ajustar les llibreries.");

anadir_pregunta("Quin atribut s'ha d'utilitzar per obtenir el valor de l'índex més alt d'un vector, independentment de si s'ha declarat com 'to' o 'downto'?", "A'high", "A'left", "A'right", "A'top");

anadir_pregunta("Quina és la diferència entre A'left i A'low en un vector declarat com (7 downto 0)?", "En aquest cas ambdós retornen 7 i 0 respectivament, coincidint amb l'índex esquerre i el més baix.", "A'left retorna la posició de memòria física mentre que A'low retorna el valor lògic més petit emmagatzemat en el vector.", "A'left s'utilitza només per a la síntesi d'ASICs i A'low és l'estàndard utilitzat exclusivament per a les arquitectures de tipus FPGA.", "No hi ha cap diferència; són sinònims introduïts en la revisió del llenguatge VHDL de l'any 2008 per compatibilitat amb Verilog.");

anadir_pregunta("On s'ubica la sentència 'generic map' en un disseny jeràrquic?", "En la instanciació del component, just abans del 'port map'.", "Dins de la secció declarativa de l'entitat, després de la llista de senyals d'entrada i sortida.", "A l'interior de l'arquitectura, normalment entre les paraules clau 'begin' i 'end' per configurar els registres.", "Dins del fitxer de configuració de la llibreria per enllaçar els paràmetres amb els valors físics del simulador.");

anadir_pregunta("Es pot modificar el valor d'un 'generic' durant l'execució (run-time) del circuit?", "No, els valors dels generics són constants que es fixen durant l'elaboració del disseny.", "Sí, mitjançant una assignació especial usant l'operador ':=' des d'un procés síncron de control.", "Només si el generic s'ha declarat dins d'un 'package' amb l'atribut de visibilitat compartida (shared).", "Sí, però requereix que la FPGA tingui una unitat de reconfiguració parcial activa i el bus de control JTAG connectat.");

anadir_pregunta("Per a què serveix la sentència 'for...generate'?", "Per replicar instàncies de components o processos de forma repetitiva i estructurada.", "Per crear un bucle de simulació que s'executi un nombre finit de vegades abans d'aturar el testbench.", "Per generar automàticament la documentació tècnica del circuit a partir dels comentaris inserits en el codi font.", "Per indicar al sintetitzador que ha d'optimitzar la lògica combinacional per assolir la màxima freqüència possible.");

anadir_pregunta("Quina restricció important tenen les sentències 'generate'?", "No poden aparèixer dins d'un procés; han d'anar directament en el cos de l'arquitectura.", "Només poden utilitzar-se amb senyals de tipus sencer (integer) per evitar ambigüitats en la generació de hardware.", "Requereixen que totes les instàncies generades estiguin connectades al mateix senyal de reset asíncron per seguretat.", "Obliguen a utilitzar una clàusula 'wait for' per permetre que el sintetitzador calculi els retards entre cada bloc.");

anadir_pregunta("Què és un 'if...generate'?", "Una estructura que permet incloure o excloure hardware del disseny final segons una condició constant.", "Una sentència que permet triar entre Moore i Mealy durant la simulació segons el valor d'un senyal d'entrada.", "Un mecanisme per gestionar les interrupcions de hardware en processadors incrustats dins de la FPGA.", "Una eina per verificar que els valors dels ports es troben dins del rang permès abans d'iniciar la síntesi.");

anadir_pregunta("Què passa si s'omet el 'generic map' en una instanciació?", "S'utilitza el valor per defecte definit en la declaració del component o l'entitat, si existeix.", "El compilador genera un error crític d'elaboració i atura el procés perquè tots els paràmetres han de ser explícits.", "El valor del generic es posa a '0' o 'false' per defecte per evitar el consum excessiu de recursos en el xip.", "El sintetitzador demana a l'usuari que introdueixi el valor manualment mitjançant una finestra emergent o un script.");

anadir_pregunta("Quina utilitat té l'atribut 'reverse_range?", "Retorna el rang de l'array en l'ordre invers al declarat (per exemple, de '0 to 7' a '7 downto 0').", "Inverteix tots els valors lògics del vector (els '0' passen a '1' i viceversa) durant l'assignació.", "Canvia l'ordre de prioritat dels senyals dins de la llista de sensibilitat d'un procés combinacional.", "Permet accedir a les posicions de memòria d'una RAM començant des de l'última adreça cap a la primera.");

anadir_pregunta("En una sentència 'generate', què és l'etiqueta (label) que precedeix la paraula clau?", "És obligatòria i serveix per identificar les instàncies creades, especialment útil per a la depuració.", "És opcional i només s'utilitza si volem comentar el codi per a altres dissenyadors que llegeixin el fitxer.", "Serveix per definir el nom del fitxer de sortida on es guardarà la llista de connexions (netlist) d'aquell bloc.", "Indica al simulador que ha de prioritzar l'execució d'aquell bloc sobre la resta de components del sistema.");

anadir_pregunta("Quin d'aquests atributs retorna un booleà i s'utilitza sovint en dissenys asíncrons (tot i no ser recomanat per a síntesi)?", "A'event", "A'range", "A'length", "A'ascending");

anadir_pregunta("Què retorna A'ascending si A es defineix com (0 to 15)?", "true", "15", "false", "1");

anadir_pregunta("Dins d'un 'generate', es pot utilitzar una sentència 'if' convencional (no generate)?", "No, dins de l'arquitectura i fora d'un procés, només es poden usar sentències concurrents com 'if...generate'.", "Sí, però només si el senyal de la condició és un 'std_logic' connectat a un pin físic de la placa.", "Sempre, ja que les noves versions de VHDL (2008 en endavant) no distingeixen entre codi seqüencial i concurrent.", "Només si l'estructura es troba dins d'un bloc 'block' protegit per una clàusula de guarda (guard expression).");

anadir_pregunta("Com s'accedeix a una instanciació específica 'C1' creada dins d'un generate 'G1' amb l'índex 3 en un simulador?", "G1(3).C1", "G1.C1(3)", "C1.G1[3]", "G1_3_C1");

anadir_pregunta("Què permet l'ús de generics en els 'testbenches'?", "Executar el mateix testbench amb diferents paràmetres de temporització o mides de dades sense modificar el codi.", "Garantir que el testbench és sintetitzable i que pot ser gravat en una FPGA per fer proves de hardware in-situ.", "Reduir el nombre de fitxers en el projecte en permetre que l'entitat del testbench tingui ports d'entrada i sortida.", "Substituir la necessitat d'utilitzar fitxers externs amb TextIO per a la càrrega de vectors de prova complexos.");

anadir_pregunta("Per a què serveix l'atribut 'high en un tipus escalar com 'integer'?", "Retorna el valor màxim permès per a aquell tipus (per exemple, $2^{31}-1$).", "Indica que el senyal associat té una prioritat alta en el bus de dades global del sistema.", "Converteix el valor enter a una representació de coma flotant de doble precisió per a càlculs complexos.", "Retorna el nombre de bits necessaris per representar el valor més gran que pot prendre la variable.");

anadir_pregunta("Quina és la sintaxi correcta per passar un valor a un generic 'N' durant la instanciació?", "generic map (N => 8)", "generic (N := 8)", "port map (N => 8)", "map generic N = 8");

anadir_pregunta("Quin és el comportament d'una sentència 'assert' quan la condició és falsa?", "El simulador mostra un missatge amb el nivell de severitat indicat i el temps de simulació actual.", "El sistema reinicia automàticament el procés des del temps zero per intentar corregir l'error de dades detectat.", "S'atura l'execució del hardware real en la FPGA per evitar danys permanents en els ports de sortida de la placa.", "S'actualitza el valor del senyal amb el contingut del missatge definit en la clàusula 'report' per facilitar la depuració.");

anadir_pregunta("Quina és la sintaxi correcta per forçar l'aturada immediata de la simulació mitjançant una asseveració?", "assert false report \"Final\" severity failure;", "assert true report \"Stop\" severity error;", "stop simulation if condition is met;", "assert finish severity high_priority;");

anadir_pregunta("Quin nivell de severitat s'utilitza per defecte si no s'especifica un en la sentència 'assert'?", "error", "warning", "note", "failure");

anadir_pregunta("Quina és la funció del procediment 'file_open' en VHDL-93 i posteriors?", "Obrir un fitxer específic indicant el seu nom, el mode d'accés (lectura/escriptura) i l'objecte fitxer associat.", "Crear una connexió de xarxa bidireccional entre el simulador i un servidor de base de dades SQL extern per guardar traces.", "Comprovar si el fitxer de text existeix en el directori de treball i retornar un booleà amb el resultat de la cerca física.", "Reservar un bloc de memòria cau en el disc dur per accelerar l'accés a les dades dels vectors de prova durant la simulació.");

anadir_pregunta("Per a què serveix habitualment una funció que utilitza TextIO dins d'una declaració de constant?", "Per inicialitzar el contingut d'una memòria ROM a partir d'un fitxer extern en el moment de l'elaboració.", "Per permetre que el circuit canviï la seva configuració lògica internament mentre està funcionant en el hardware real.", "Per calcular el retard de propagació teòric de cada porta lògica abans d'iniciar la simulació de temps (timing simulation).", "Per registrar el nom de l'usuari que ha executat la simulació dins del fitxer de log per a finalitats d'auditoria de disseny.");

anadir_pregunta("En un entorn de verificació reactiu, què significa 'Checking results automatically'?", "Que el testbench compara les sortides de la UUT amb valors esperats i informa dels errors sense intervenció humana.", "Que el sintetitzador corregeix automàticament els camins crítics que no compleixen les restriccions de temps del projecte.", "Que el simulador ajusta la freqüència del rellotge de forma dinàmica per trobar el punt on el circuit comença a fallar.", "Que s'utilitza un script de Python extern per llegir la pantalla del simulador i detectar canvis en les formes d'ona.");

anadir_pregunta("Quina sentència s'utilitza per tancar un fitxer de forma explícita?", "file_close(F);", "close file F;", "F.close();", "terminate_access(F);");

anadir_pregunta("Quin és l'avantatge d'utilitzar procediments com 'GetVector' en un testbench?", "Millora la llegibilitat del codi encapsulant la lògica de lectura de dades i gestió del fitxer en una unitat reutilitzable.", "Permet que el testbench sigui sintetitzable i pugui ser utilitzat com a sistema d'autotest dins d'un xip de producció.", "Redueix el nombre de variables de tipus 'line' necessàries, estalviant així memòria RAM durant l'execució del simulador.", "Garanteix que la lectura del fitxer es realitza de forma síncrona amb el rellotge global del sistema sense necessitat de clàusules 'wait'.");

anadir_pregunta("Què passa si s'arriba al final d'un fitxer i s'intenta executar un 'readline'?", "Es produeix un error de temps d'execució (run-time error) que normalment atura la simulació.", "El simulador torna a llegir la primera línia del fitxer de forma circular per evitar el bloqueig de dades.", "La variable de tipus 'line' rep el valor 'EOF' i el procés continua la seva execució sense interrupcions.", "S'activa automàticament el senyal de reset de la UUT per protegir el sistema d'estímuls nuls o invàlids.");

anadir_pregunta("Quina diferència hi ha entre una asseveració concurrent i una seqüencial?", "La concurrent està fora dels processos i es comprova sempre; la seqüencial està dins d'un procés i s'executa quan arriba el flux.", "La concurrent només funciona per al nivell de severitat 'note' i la seqüencial és obligatòria per al nivell 'failure'.", "L'asseveració concurrent genera un registre físic en el hardware i la seqüencial és purament una eina de simulació.", "No hi ha cap diferència; VHDL les tracta exactament igual independentment de la seva ubicació en el codi font.");

anadir_pregunta("Quin atribut del simulador ens indica el temps actual per incloure'l en els logs?", "now", "time'current", "simulation_clock", "ticks");

anadir_pregunta("Per a què s'utilitza el mode 'WRITE_MODE' en obrir un fitxer?", "Per crear un fitxer nou o sobreescriure'n un d'existent per guardar resultats o traces de la simulació.", "Per permetre que el procés modifiqui les línies intermèdies d'un fitxer de configuració sense alterar la resta de les dades.", "Per habilitar el mode de depuració avançada que permet escriure comentaris en el codi VHDL durant l'execució.", "Per enviar dades directament a la impressora del sistema o a un terminal de consola mitjançant el protocol RS-232.");

anadir_pregunta("Dins d'un testbench, quin és el paper de la variable 'Actual'?", "Emmagatzemar els valors reals que surten del disseny (UUT) per comparar-los amb els valors ideals o esperats.", "Comptar el nombre total de cicles de rellotge que s'han executat des de l'inici del test de verificació.", "Guardar la ruta física del fitxer de text en el disc dur per permetre accessos ràpids des de diferents processos.", "Definir l'estat actual de la màquina d'estats que controla el flux de dades entre el fitxer i la unitat sota prova.");

anadir_pregunta("Què permet fer la combinació de 'assert' i 'now'?", "Documentar exactament en quin moment temporal s'ha produït una fallada o un esdeveniment específic en el disseny.", "Sincronitzar l'escriptura en el fitxer de text amb el front de pujada del rellotge de forma automàtica.", "Forçar el simulador a saltar endavant en el temps fins que es compleixi una condició lògica determinada.", "Mesurar el consum d'energia instantani del circuit en el moment precís en què s'executa l'asseveració.");

anadir_pregunta("Com s'inicialitza una constant de tipus array (com una ROM) usant una funció?", "constant AROM : ROM := InitROM;", "constant AROM : ROM := call InitROM(file => \"dades.txt\");", "constant AROM : ROM is function InitROM return values;", "constant AROM : ROM internal map InitROM;");

anadir_pregunta("Quin és el propòsit d'usar 'wait for StrobePeriod' en un procés de verificació?", "Assegurar que la comparació es fa en un moment estable, normalment després que els senyals s'hagin estabilitzat.", "Introduir un retard necessari perquè el sistema operatiu tingui temps d'escriure les dades en el disc dur físic.", "Sincronitzar l'esdeveniment amb el següent canvi d'estat de la senyal d'alta impedància en el bus de dades.", "Evitar que el simulador consumeixi el 100% de la CPU durant els períodes on no hi ha canvis en les entrades.");

anadir_pregunta("Per què és important la clàusula 'report' en un disseny gran?", "Perquè permet identificar ràpidament quin tipus d'error ha passat entre milers de possibles fallades de simulació.", "Perquè és l'única manera de fer que el sintetitzador inclogui cadenes de text dins dels blocs de memòria de la FPGA.", "Perquè genera un informe detallat en format Excel amb totes les transicions de tots els senyals del disseny.", "Perquè permet als dissenyadors enviar-se missatges de text entre ells a través del codi font del projecte.");

anadir_pregunta("Quin tipus de dades s'utilitza per a la variable que rep la lectura d'un fitxer abans de processar-la?", "line", "text", "string", "buffer");

anadir_pregunta("Què retorna la funció 'endfile' quan encara queden línies per llegir?", "false", "0", "not_ready", "true");

anadir_pregunta("En un testbench basat en text, on es defineixen normalment els noms dels fitxers d'entrada i sortida?", "Com a paràmetres en la crida a 'file_open' o en la declaració de l'objecte 'file'.", "En el fitxer de restriccions (XDC) per indicar al hardware on trobar les dades en la memòria externa.", "Dins de la secció de configuració del simulador, fora del codi VHDL, per mantenir la portabilitat del disseny.", "En una etiqueta especial anomenada 'file_link' que s'ubica al principi de l'entitat del testbench.");

anadir_pregunta("Quina és la definició de 'Fan-out' d'una porta lògica?", "El nombre màxim d'entrades de la mateixa família que una sortida pot governar sense sortir-se dels nivells de tensió garantits.", "La capacitat d'una porta per dissipar la calor generada per la commutació d'alta freqüència en entorns industrials.", "El corrent de fuga que apareix quan totes les entrades d'una porta es connecten a la tensió d'alimentació (Vcc).", "El temps total que triga un senyal a propagar-se des de l'entrada d'un bloc fins a la sortida de l'última etapa del xip.");

anadir_pregunta("Com es calcula el Marge de Soroll a nivell baix ($NM_L$)?", "$NM_L = V_{ILmax} - V_{OLmax}$", "$NM_L = V_{CC} - V_{ILmin}$", "$NM_L = V_{OHmin} - V_{IHmin}$", "$NM_L = (V_{OHmin} + V_{OLmax}) / 2$");

anadir_pregunta("Quin és el principal inconvenient d'una sortida en configuració de Drenador Obert (Open-Drain)?", "La transició de LOW a HIGH és més lenta perquè depèn de la resistència de pull-up i la capacitància del bus.", "L'entrada del següent circuit es pot cremar si no es connecta una resistència de limitació en sèrie de valor molt elevat.", "No permet realitzar la funció lògica 'Wired-AND' connectant diverses sortides al mateix punt del circuit.", "Consumeix molta més energia en estat estàtic quan la sortida es troba en nivell lògic '1' (HIGH).");

anadir_pregunta("Quina característica defineix la dissipació de potència en la tecnologia CMOS?", "La major part del consum es produeix durant les transicions (dinàmic), sent pràcticament nul en estat estàtic.", "El consum és constant independentment de la freqüència de funcionament, a causa de la resistència interna dels pMOS.", "Augmenta de forma logarítmica amb la temperatura de la unió però disminueix quan s'augmenta la tensió d'alimentació.", "Depèn exclusivament de la resistència de pull-up interna que porten tots els transistors nMOS de l'etapa de sortida.");

anadir_pregunta("Què succeeix si connectem directament dues sortides Totem-Pole (estàndard) entre si amb valors lògics oposats?", "Es produeix un curtcircuit que pot danyar els dispositius a causa d'un corrent excessiu.", "Les sortides entren en un estat d'alta impedància automàticament per protegir els transistors de l'etapa de sortida.", "Es realitza una operació lògica OR que prioritza el nivell alt ('1') sobre el nivell baix ('0').", "La tensió resultant es fixa exactament a la meitat de Vcc (2.5V) i es manté estable per a la següent etapa.");

anadir_pregunta("Quin atribut físic és el principal responsable del retard (delay) en les transicions de les portes CMOS?", "La capacitància de càrrega de les entrades connectades i de les línies de transmissió.", "La inductància paràsita dels cables de coure que connecten el silici amb els pins externs de la càpsula.", "L'efecte de la gravetat sobre els electrons quan el circuit es munta en posició vertical dins d'un rack.", "La velocitat de saturació dels buits (holes) en el substrat tipus P del transistor de control.");

anadir_pregunta("Què indica el paràmetre $V_{IHmin}$?", "La tensió mínima que una entrada reconeixerà amb total seguretat com un nivell alt ('1').", "El voltatge màxim que pot suportar una porta abans que es produeixi una ruptura dielèctrica en l'òxid de la porta.", "La tensió de sortida més baixa que pot proporcionar una porta quan està alimentada amb el corrent nominal de càrrega.", "El punt exacte on el corrent de sortida iguala al corrent d'entrada en una configuració de seguidor de tensió.");

anadir_pregunta("En una transició de HIGH a LOW en CMOS, com es comporta el temps de caiguda?", "Segueix una corba exponencial determinada per la constant de temps RC de la xarxa de descàrrega.", "És instantani gràcies a l'absència de portadors minoritaris en el canal del transistor nMOS.", "Augmenta linealment amb el nombre de portes que estan connectades en paral·lel a la mateixa entrada.", "Es manté fix en 2 ns per garantir la compatibilitat amb els estàndards de comunicació sèrie de la FPGA.");

anadir_pregunta("Per a què serveix una sortida de Tres Estats (Tri-state)?", "Permet desconnectar elèctricament la sortida del bus, facilitant que diversos circuits comparteixin la mateixa línia.", "Proporciona tres nivells de tensió diferents (0V, 2.5V i 5V) per implementar lògica ternària de base 3.", "Augmenta la velocitat de commutació en permetre que el corrent flueixi en tres direccions simultànies cap a la càrrega.", "S'utilitza per indicar que el xip ha entrat en mode de baix consum i que totes les variables s'han esborrat.");

anadir_pregunta("Què és la 'Tensió Llindar' (Threshold Voltage) d'un transistor MOS?", "La tensió mínima entre porta i font necessària per crear un canal conductor entre drenador i font.", "El voltatge a partir del qual el dispositiu comença a emetre radiació tèrmica per sobre dels 85 graus centígrads.", "La diferència de potencial màxima que pot existir entre dues entrades d'una mateixa porta NAND.", "El valor de tensió que divideix exactament el marge de soroll alt del marge de soroll baix en una porta TTL.");

anadir_pregunta("Quina és la conseqüència de tenir temps de transició massa lents?", "Un augment significatiu del consum d'energia perquè els transistors de sortida condueixen simultàniament.", "Una reducció del soroll electromagnètic que permet utilitzar cables sense blindatge per a la transmissió de dades.", "L'aparició de fenòmens de reflexió en les línies de transmissió que poden duplicar la tensió en el receptor.", "Que el circuit es torni immune a les variacions de la tensió d'alimentació i de la temperatura ambient.");

anadir_pregunta("Com es defineix el temps de propagació $t_{pHL}$?", "Temps que triga la sortida a passar del 50% del valor HIGH al 50% del valor LOW després d'un canvi a l'entrada.", "Interval de temps necessari perquè el corrent de drenador arribi al seu valor màxim de saturació de 10 mA.", "Temps que transcorre des que s'activa el senyal de reset fins que totes les sortides es posen a zero lògic.", "Retard acumulat pel senyal en travessar una resistència de pull-up de valor superior als 10 kOhms.");

anadir_pregunta("Quina és la principal diferència entre la tecnologia TTL i la CMOS?", "TTL es basa en transistors bipolars (BJT) i CMOS en transistors d'efecte de camp (MOSFET).", "TTL només pot funcionar a 5V mentre que CMOS requereix tensions negatives per poder tancar el canal del transistor.", "CMOS és molt més ràpid que TTL però consumeix molta més potència en repòs a causa de les corrents de fuga.", "TTL permet una densitat d'integració molt més alta, essent la base dels microprocessadors moderns de 3 nanòmetres.");

anadir_pregunta("Què és el 'Wired-AND'?", "Una connexió de diverses sortides de drenador obert que realitza una funció AND sense necessitar una porta física extra.", "Un tipus de cablejat especial amb resistència zero que s'utilitza en els backplanes dels supercomputadors.", "Una tècnica de disseny que consisteix a posar totes les entrades d'una porta AND a nivell alt mitjançant jumpers.", "Un error de muntatge on dues sortides de tipus push-pull es connecten per accident provocant una fallada lògica.");

anadir_pregunta("En una família lògica, què vol dir que hi ha 'Immunitat al soroll'?", "És la capacitat del circuit per tolerar fluctuacions en el senyal d'entrada sense canviar erròniament de valor de sortida.", "La propietat dels materials semiconductors per bloquejar les ones de ràdio i les interferències de telefonia mòbil.", "Un filtre actiu que s'integra en totes les entrades per eliminar els rebots mecànics dels polsadors i interruptors.", "L'ús de tensions molt altes (superiors a 12V) per evitar que les descàrregues electrostàtiques afectin el sistema.");

anadir_pregunta("Quina d'aquestes afirmacions sobre els transistors pMOS és certa?", "Es comporten com un interruptor tancat (condueixen) quan la tensió a la porta és baixa (0V).", "Són molt més ràpids que els transistors nMOS perquè els buits tenen una mobilitat superior a la dels electrons.", "S'utilitzen exclusivament en les etapes de protecció contra sobretensions a les entrades dels circuits integrats.", "Sempre s'han de connectar entre la càrrega i la referència de terra (GND) per evitar el 'latch-up'.");

anadir_pregunta("Què representa el producte 'Potència-Retard' (Power-Delay Product)?", "Una mesura de l'eficiència de la família lògica; com més baix sigui, millor és la tecnologia.", "El cost total de fabricació d'una porta lògica multiplicat pel temps que triga a arribar al mercat.", "La quantitat màxima d'energia que una porta pot absorbir abans de fondre's per un pic de tensió.", "La relació entre el nombre de transistors d'un xip i la superfície total que ocupen en el silici.");

anadir_pregunta("Què passa amb el consum d'un circuit CMOS si dupliquem la freqüència de rellotge?", "El consum dinàmic es duplica, ja que la potència és proporcional a la freqüència ($P = C \cdot V^2 \cdot f$).", "El consum es manté constant perquè la capacitància interna no varia amb la velocitat de commutació.", "El consum es redueix a la meitat perquè els transistors passen menys temps en la zona activa de conducció.", "Augmenta de forma quadràtica ($f^2$) a causa de l'efecte Joule en les interconnexions metàl·liques del xip.");

anadir_pregunta("Quin és el nivell lògic d'una entrada CMOS que es deixa 'a l'aire' (floating)?", "Indeterminat i molt sensible al soroll; pot oscil·lar o quedar-se en un estat intermedi que consumeix molta energia.", "Es fixa automàticament a '0' lògic gràcies a les resistències de pull-down internes que porten tots els xips.", "Es manté en l'últim valor vàlid que va rebre abans de quedar desconnectada gràcies a la capacitància de porta.", "S'estabilitza sempre a la tensió de llindar ($V_{th}$) per minimitzar l'estrès elèctric del transistor d'entrada.");

anadir_pregunta("Què indica un valor de $V_{OHmin}$ de 2.4V en una família alimentada a 5V?", "Que la porta garanteix que, en nivell alt, la tensió de sortida serà com a mínim de 2.4V.", "Que el circuit es cremarà si la tensió de sortida baixa per sota d'aquest llindar de seguretat de 2.4V.", "Que la porta només pot funcionar correctament si la temperatura ambient no supera els 24 graus centígrads.", "Que es necessiten almenys 2.4 mil·liamperis de corrent per mantenir el nivell lògic '1' estable.");

anadir_pregunta("Quin és el rang mínim garantit per al tipus INTEGER en l'estàndard VHDL?", "-2.147.483.647 a 2.147.483.647", "-32.768 a 32.767 per garantir la compatibilitat amb els sistemes antics de 16 bits de la indústria.", "-1.024 a 1.023 per estalviar recursos de memòria en els registres interns de la unitat de control.", "De 0 a 4.294.967.295, ja que VHDL no permet l'ús de nombres enters amb signe per defecte.");

anadir_pregunta("Què diferencia el tipus 'std_ulogic' del tipus 'std_logic'?", "L'std_ulogic no té funció de resolució, per tant, no permet connectar diverses sortides al mateix senyal.", "L'std_ulogic és una versió optimitzada per a la síntesi que consumeix la meitat d'àrea de silici en la FPGA final.", "L'std_ulogic permet valors analògics de tensió intermèdia mentre que l'std_logic és purament digital.", "No hi ha cap diferència; són noms intercanviables introduïts en la revisió del 1993 per facilitar la lectura.");

anadir_pregunta("Què retorna l'expressió 'A & B' si ambdós són std_logic?", "Un std_logic_vector de 2 bits format per la unió de A i B.", "Una operació lògica AND de bit a bit que retorna un sol bit de valor '1' si ambdós són '1'.", "Un valor booleà (true/false) que indica si ambdós senyals han canviat d'estat simultàniament.", "Un senyal d'alta impedància si algun dels dos operands no està correctament inicialitzat.");

anadir_pregunta("Com s'expressa el valor hexadecimal '0F' per a un std_logic_vector?", "X\"0F\"", "16#0F#", "H'0F'", "B\"00001111\" (només s'accepta binari)");

anadir_pregunta("Quin és el resultat d'extraure el 'slice' A(3 downto 2) d'un vector A := \"1011\"?", "\"10\"", "\"11\"", "\"01\"", "\"00\"");

anadir_pregunta("Quin valor de l'estàndard IEEE 1164 representa una 'Alta Impedància'?", "'Z'", "'H'", "'X'", "'W'");

anadir_pregunta("Per a què serveix l'agregat '(others => '0')'?", "Per assignar el valor '0' a tots els elements d'un vector independentment de la seva mida.", "Per indicar al sintetitzador que la resta de ports no utilitzats s'han de connectar directament a terra (GND).", "Per omplir els espais buits de la memòria ROM amb zeros per evitar errors de paritat durant el processament.", "Per definir que un senyal és de tipus 'don't care' i que el seu valor no afectarà la taula de veritat.");

anadir_pregunta("Quina clàusula defineix un subtipus que només accepta valors positius incloent el zero?", "subtype NATURAL is INTEGER range 0 to INTEGER'high;", "type POSITIVE is range 1 to 2147483647;", "subtype BYTE is STD_LOGIC_VECTOR(7 downto 0);", "type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;");

anadir_pregunta("Es poden realitzar comparacions d'igualtat (=) directament entre dos std_logic_vector?", "Sí, el resultat és un booleà (true/false).", "No, cal convertir-los primer a tipus 'unsigned' o 'signed' mitjançant la llibreria Numeric_Std.", "Només si els vectors tenen una mida exactament de 8, 16, 32 o 64 bits per coincidir amb l'arquitectura de la CPU.", "Sí, però només si el primer bit de cada vector és un '0' lògic per evitar problemes amb el bit de signe.");

anadir_pregunta("Com es representa un nombre enter en base 8 (octal) en el codi font?", "8#17#", "O\"17\"", "octal(15)", "17o");

anadir_pregunta("Què és el tipus 'BOOLEAN' en VHDL?", "Un tipus escalar que només pot prendre els valors FALSE o TRUE.", "Un tipus compost que permet emmagatzemar fins a 8 estats lògics diferents per a cada bit del sistema.", "Un valor especial que s'utilitza exclusivament per definir les condicions de reset en els processos síncrons.", "Una llibreria externa que cal importar per poder fer servir operadors com 'and', 'or' i 'not'.");

anadir_pregunta("Quin d'aquests tipus NO és sintetitzable per a hardware?", "REAL", "INTEGER", "STD_LOGIC", "BIT");

anadir_pregunta("Què és una rotació lògica a l'esquerra del vector REG de 4 bits?", "REG <= REG(2 downto 0) & REG(3);", "REG <= '0' & REG(3 downto 1);", "REG <= REG(3) & REG(3 downto 1);", "REG <= not REG;");

anadir_pregunta("Quin valor representa una 'Indeterminació' o 'Conflicte de resolució'?", "'X'", "'U'", "'L'", "'-'");

anadir_pregunta("A quina llibreria pertanyen els tipus 'std_logic' i 'std_logic_vector'?", "IEEE", "STD", "WORK", "CORE");

anadir_pregunta("Quina característica té el tipus 'BIT' respecte a l'std_logic'?", "El tipus BIT només admet els valors '0' i '1', sense estats d'impedància o desconeguts.", "El tipus BIT és més modern i permet una simulació deu vegades més ràpida en circuits complexos.", "El tipus BIT inclou automàticament un bit de paritat per a la detecció d'errors en les comunicacions sèrie.", "El tipus BIT permet la connexió directa de múltiples sortides sense necessitat d'una funció de resolució.");

anadir_pregunta("Què succeeix en una assignació de vector si les mides no coincideixen?", "Es produeix un error de compilació per discrepància de mida (mismatch).", "El simulador omple automàticament els bits que falten amb '0' per la part esquerra del vector.", "El sintetitzador trunca els bits sobrants del costat dret per ajustar-se a la mida del senyal de destí.", "Es genera un avís (warning) i el sistema assumeix que el valor és 'X' per a tots els bits del vector.");

anadir_pregunta("Què retorna l'expressió A'left si A és un vector (0 to 7)?", "0", "7", "8", "1");

anadir_pregunta("Quin és l'ús principal del caràcter subratllat (_) en els nombres enters?", "Millorar la llegibilitat (ex: 1_000_000), ja que el compilador l'ignora completament.", "Indicar que el nombre és una constant de hardware que no pot ser modificada pel programari.", "Separar la part entera de la part decimal en els sistemes que no suporten el punt decimal.", "Definir un rang de valors per als bucles 'for' que s'han d'executar en paral·lel.");

anadir_pregunta("Dins de quin paquet es defineixen els tipus BOOLEAN i INTEGER?", "STANDARD (dins de la llibreria STD)", "STD_LOGIC_1164 (dins de la llibreria IEEE)", "NUMERIC_STD (dins de la llibreria IEEE)", "TEXTIO (dins de la llibreria STD)");

