{"hier": {
  "type": "module",
  "name": "serv_rf_top",
  "submodname": "serv_rf_top",
  "hier": "serv_rf_top",
  "scopes": [
    {"type": "module", "name": "rf_ram_if", "submodname": "serv_rf_ram_if__W2", "hier": "serv_rf_top.rf_ram_if"},
    {"type": "module", "name": "rf_ram", "submodname": "serv_rf_ram__W2", "hier": "serv_rf_top.rf_ram"},
    {
      "type": "module",
      "name": "cpu",
      "submodname": "serv_top",
      "hier": "serv_rf_top.cpu",
      "scopes": [
        {"type": "module", "name": "state", "submodname": "serv_state", "hier": "serv_rf_top.cpu.state"},
        {"type": "module", "name": "decode", "submodname": "serv_decode", "hier": "serv_rf_top.cpu.decode"},
        {"type": "module", "name": "immdec", "submodname": "serv_immdec", "hier": "serv_rf_top.cpu.immdec"},
        {"type": "module", "name": "bufreg", "submodname": "serv_bufreg", "hier": "serv_rf_top.cpu.bufreg"},
        {"type": "module", "name": "ctrl", "submodname": "serv_ctrl", "hier": "serv_rf_top.cpu.ctrl"},
        {"type": "module", "name": "alu", "submodname": "serv_alu", "hier": "serv_rf_top.cpu.alu"},
        {"type": "module", "name": "rf_if", "submodname": "serv_rf_if", "hier": "serv_rf_top.cpu.rf_if"},
        {"type": "module", "name": "mem_if", "submodname": "serv_mem_if", "hier": "serv_rf_top.cpu.mem_if"},
        {"type": "module", "name": "csr", "submodname": "serv_csr", "hier": "serv_rf_top.cpu.csr"}
      ]
    }
  ]
}, "modules": [
  {"name": "serv_rf_top", "origName": "serv_rf_top", "vars": [
    {"type": "logic", "name": "RESET_PC"},
    {"type": "logic", "name": "RESET_STRATEGY"},
    {"type": "logic", "name": "WITH_CSR"},
    {"type": "logic", "name": "RF_WIDTH"},
    {"type": "logic", "name": "RF_L2D"},
    {"type": "logic", "name": "clk", "dir": "input"},
    {"type": "logic", "name": "i_rst", "dir": "input"},
    {"type": "logic", "name": "i_timer_irq", "dir": "input"},
    {"type": "logic", "name": "o_ibus_adr", "dir": "output"},
    {"type": "logic", "name": "o_ibus_cyc", "dir": "output"},
    {"type": "logic", "name": "i_ibus_rdt", "dir": "input"},
    {"type": "logic", "name": "i_ibus_ack", "dir": "input"},
    {"type": "logic", "name": "o_dbus_adr", "dir": "output"},
    {"type": "logic", "name": "o_dbus_dat", "dir": "output"},
    {"type": "logic", "name": "o_dbus_sel", "dir": "output"},
    {"type": "logic", "name": "o_dbus_we", "dir": "output"},
    {"type": "logic", "name": "o_dbus_cyc", "dir": "output"},
    {"type": "logic", "name": "i_dbus_rdt", "dir": "input"},
    {"type": "logic", "name": "i_dbus_ack", "dir": "input"},
    {"type": "logic", "name": "CSR_REGS"},
    {"type": "logic", "name": "rf_wreq"},
    {"type": "logic", "name": "rf_rreq"},
    {"type": "logic", "name": "wreg0"},
    {"type": "logic", "name": "wreg1"},
    {"type": "logic", "name": "wen0"},
    {"type": "logic", "name": "wen1"},
    {"type": "logic", "name": "wdata0"},
    {"type": "logic", "name": "wdata1"},
    {"type": "logic", "name": "rreg0"},
    {"type": "logic", "name": "rreg1"},
    {"type": "logic", "name": "rf_ready"},
    {"type": "logic", "name": "rdata0"},
    {"type": "logic", "name": "rdata1"},
    {"type": "logic", "name": "waddr"},
    {"type": "logic", "name": "wdata"},
    {"type": "logic", "name": "wen"},
    {"type": "logic", "name": "raddr"},
    {"type": "logic", "name": "rdata"}
  ], "instances": [
    {"name": "rf_ram_if", "defName": "serv_rf_ram_if__W2", "origName": "rf_ram_if"},
    {"name": "rf_ram", "defName": "serv_rf_ram__W2", "origName": "rf_ram"},
    {"name": "cpu", "defName": "serv_top", "origName": "cpu"}
  ]},
  {"name": "serv_rf_ram_if__W2", "origName": "serv_rf_ram_if", "vars": [
    {"type": "logic", "name": "width"},
    {"type": "logic", "name": "reset_strategy"},
    {"type": "logic", "name": "csr_regs"},
    {"type": "logic", "name": "depth"},
    {"type": "logic", "name": "l2w"},
    {"type": "logic", "name": "i_clk", "dir": "input"},
    {"type": "logic", "name": "i_rst", "dir": "input"},
    {"type": "logic", "name": "i_wreq", "dir": "input"},
    {"type": "logic", "name": "i_rreq", "dir": "input"},
    {"type": "logic", "name": "o_ready", "dir": "output"},
    {"type": "logic", "name": "i_wreg0", "dir": "input"},
    {"type": "logic", "name": "i_wreg1", "dir": "input"},
    {"type": "logic", "name": "i_wen0", "dir": "input"},
    {"type": "logic", "name": "i_wen1", "dir": "input"},
    {"type": "logic", "name": "i_wdata0", "dir": "input"},
    {"type": "logic", "name": "i_wdata1", "dir": "input"},
    {"type": "logic", "name": "i_rreg0", "dir": "input"},
    {"type": "logic", "name": "i_rreg1", "dir": "input"},
    {"type": "logic", "name": "o_rdata0", "dir": "output"},
    {"type": "logic", "name": "o_rdata1", "dir": "output"},
    {"type": "logic", "name": "o_waddr", "dir": "output"},
    {"type": "logic", "name": "o_wdata", "dir": "output"},
    {"type": "logic", "name": "o_wen", "dir": "output"},
    {"type": "logic", "name": "o_raddr", "dir": "output"},
    {"type": "logic", "name": "i_rdata", "dir": "input"},
    {"type": "logic", "name": "rgnt"},
    {"type": "logic", "name": "rcnt"},
    {"type": "logic", "name": "wcnt"},
    {"type": "logic", "name": "wdata0_r"},
    {"type": "logic", "name": "wdata1_r"},
    {"type": "logic", "name": "wen0_r"},
    {"type": "logic", "name": "wen1_r"},
    {"type": "logic", "name": "wtrig0"},
    {"type": "logic", "name": "wtrig1"},
    {"type": "logic", "name": "wreg"},
    {"type": "logic", "name": "rtrig0"},
    {"type": "logic", "name": "rtrig1"},
    {"type": "logic", "name": "rreg"},
    {"type": "logic", "name": "rdata0"},
    {"type": "logic", "name": "rdata1"},
    {"type": "logic", "name": "rreq_r"}
  ], "instances": []},
  {"name": "serv_rf_ram__W2", "origName": "serv_rf_ram", "vars": [
    {"type": "logic", "name": "width"},
    {"type": "logic", "name": "csr_regs"},
    {"type": "logic", "name": "depth"},
    {"type": "logic", "name": "i_clk", "dir": "input"},
    {"type": "logic", "name": "i_waddr", "dir": "input"},
    {"type": "logic", "name": "i_wdata", "dir": "input"},
    {"type": "logic", "name": "i_wen", "dir": "input"},
    {"type": "logic", "name": "i_raddr", "dir": "input"},
    {"type": "logic", "name": "o_rdata", "dir": "output"},
    {"type": "", "name": "memory"}
  ], "instances": []},
  {"name": "serv_top", "origName": "serv_top", "vars": [
    {"type": "logic", "name": "WITH_CSR"},
    {"type": "logic", "name": "RESET_STRATEGY"},
    {"type": "logic", "name": "RESET_PC"},
    {"type": "logic", "name": "clk", "dir": "input"},
    {"type": "logic", "name": "i_rst", "dir": "input"},
    {"type": "logic", "name": "i_timer_irq", "dir": "input"},
    {"type": "logic", "name": "o_rf_rreq", "dir": "output"},
    {"type": "logic", "name": "o_rf_wreq", "dir": "output"},
    {"type": "logic", "name": "i_rf_ready", "dir": "input"},
    {"type": "logic", "name": "o_wreg0", "dir": "output"},
    {"type": "logic", "name": "o_wreg1", "dir": "output"},
    {"type": "logic", "name": "o_wen0", "dir": "output"},
    {"type": "logic", "name": "o_wen1", "dir": "output"},
    {"type": "logic", "name": "o_wdata0", "dir": "output"},
    {"type": "logic", "name": "o_wdata1", "dir": "output"},
    {"type": "logic", "name": "o_rreg0", "dir": "output"},
    {"type": "logic", "name": "o_rreg1", "dir": "output"},
    {"type": "logic", "name": "i_rdata0", "dir": "input"},
    {"type": "logic", "name": "i_rdata1", "dir": "input"},
    {"type": "logic", "name": "o_ibus_adr", "dir": "output"},
    {"type": "logic", "name": "o_ibus_cyc", "dir": "output"},
    {"type": "logic", "name": "i_ibus_rdt", "dir": "input"},
    {"type": "logic", "name": "i_ibus_ack", "dir": "input"},
    {"type": "logic", "name": "o_dbus_adr", "dir": "output"},
    {"type": "logic", "name": "o_dbus_dat", "dir": "output"},
    {"type": "logic", "name": "o_dbus_sel", "dir": "output"},
    {"type": "logic", "name": "o_dbus_we", "dir": "output"},
    {"type": "logic", "name": "o_dbus_cyc", "dir": "output"},
    {"type": "logic", "name": "i_dbus_rdt", "dir": "input"},
    {"type": "logic", "name": "i_dbus_ack", "dir": "input"},
    {"type": "logic", "name": "rd_addr"},
    {"type": "logic", "name": "rs1_addr"},
    {"type": "logic", "name": "rs2_addr"},
    {"type": "logic", "name": "immdec_ctrl"},
    {"type": "logic", "name": "sh_right"},
    {"type": "logic", "name": "bne_or_bge"},
    {"type": "logic", "name": "cond_branch"},
    {"type": "logic", "name": "e_op"},
    {"type": "logic", "name": "ebreak"},
    {"type": "logic", "name": "branch_op"},
    {"type": "logic", "name": "mem_op"},
    {"type": "logic", "name": "shift_op"},
    {"type": "logic", "name": "slt_op"},
    {"type": "logic", "name": "rd_op"},
    {"type": "logic", "name": "rd_alu_en"},
    {"type": "logic", "name": "rd_csr_en"},
    {"type": "logic", "name": "ctrl_rd"},
    {"type": "logic", "name": "alu_rd"},
    {"type": "logic", "name": "mem_rd"},
    {"type": "logic", "name": "csr_rd"},
    {"type": "logic", "name": "ctrl_pc_en"},
    {"type": "logic", "name": "jump"},
    {"type": "logic", "name": "jal_or_jalr"},
    {"type": "logic", "name": "utype"},
    {"type": "logic", "name": "mret"},
    {"type": "logic", "name": "imm"},
    {"type": "logic", "name": "trap"},
    {"type": "logic", "name": "pc_rel"},
    {"type": "logic", "name": "init"},
    {"type": "logic", "name": "cnt_en"},
    {"type": "logic", "name": "cnt0to3"},
    {"type": "logic", "name": "cnt12to31"},
    {"type": "logic", "name": "cnt0"},
    {"type": "logic", "name": "cnt1"},
    {"type": "logic", "name": "cnt2"},
    {"type": "logic", "name": "cnt3"},
    {"type": "logic", "name": "cnt7"},
    {"type": "logic", "name": "cnt_done"},
    {"type": "logic", "name": "bufreg_en"},
    {"type": "logic", "name": "bufreg_sh_signed"},
    {"type": "logic", "name": "bufreg_rs1_en"},
    {"type": "logic", "name": "bufreg_imm_en"},
    {"type": "logic", "name": "bufreg_clr_lsb"},
    {"type": "logic", "name": "bufreg_q"},
    {"type": "logic", "name": "alu_sub"},
    {"type": "logic", "name": "alu_bool_op"},
    {"type": "logic", "name": "alu_cmp_eq"},
    {"type": "logic", "name": "alu_cmp_sig"},
    {"type": "logic", "name": "alu_cmp"},
    {"type": "logic", "name": "alu_rd_sel"},
    {"type": "logic", "name": "rs1"},
    {"type": "logic", "name": "rs2"},
    {"type": "logic", "name": "rd_en"},
    {"type": "logic", "name": "op_b_source"},
    {"type": "logic", "name": "mem_signed"},
    {"type": "logic", "name": "mem_word"},
    {"type": "logic", "name": "mem_half"},
    {"type": "logic", "name": "mem_bytecnt"},
    {"type": "logic", "name": "mem_sh_done"},
    {"type": "logic", "name": "mem_sh_done_r"},
    {"type": "logic", "name": "mem_misalign"},
    {"type": "logic", "name": "bad_pc"},
    {"type": "logic", "name": "csr_mstatus_en"},
    {"type": "logic", "name": "csr_mie_en"},
    {"type": "logic", "name": "csr_mcause_en"},
    {"type": "logic", "name": "csr_source"},
    {"type": "logic", "name": "csr_imm"},
    {"type": "logic", "name": "csr_d_sel"},
    {"type": "logic", "name": "csr_en"},
    {"type": "logic", "name": "csr_addr"},
    {"type": "logic", "name": "csr_pc"},
    {"type": "logic", "name": "csr_imm_en"},
    {"type": "logic", "name": "csr_in"},
    {"type": "logic", "name": "rf_csr_out"},
    {"type": "logic", "name": "new_irq"},
    {"type": "logic", "name": "lsb"},
    {"type": "logic", "name": "op_b"}
  ], "instances": [
    {"name": "state", "defName": "serv_state", "origName": "state"},
    {"name": "decode", "defName": "serv_decode", "origName": "decode"},
    {"name": "immdec", "defName": "serv_immdec", "origName": "immdec"},
    {"name": "bufreg", "defName": "serv_bufreg", "origName": "bufreg"},
    {"name": "ctrl", "defName": "serv_ctrl", "origName": "ctrl"},
    {"name": "alu", "defName": "serv_alu", "origName": "alu"},
    {"name": "rf_if", "defName": "serv_rf_if", "origName": "rf_if"},
    {"name": "mem_if", "defName": "serv_mem_if", "origName": "mem_if"},
    {"name": "csr", "defName": "serv_csr", "origName": "csr"}
  ]},
  {"name": "serv_alu", "origName": "serv_alu", "vars": [
    {"type": "logic", "name": "clk", "dir": "input"},
    {"type": "logic", "name": "i_en", "dir": "input"},
    {"type": "logic", "name": "i_cnt0", "dir": "input"},
    {"type": "logic", "name": "o_cmp", "dir": "output"},
    {"type": "logic", "name": "i_sub", "dir": "input"},
    {"type": "logic", "name": "i_bool_op", "dir": "input"},
    {"type": "logic", "name": "i_cmp_eq", "dir": "input"},
    {"type": "logic", "name": "i_cmp_sig", "dir": "input"},
    {"type": "logic", "name": "i_rd_sel", "dir": "input"},
    {"type": "logic", "name": "i_rs1", "dir": "input"},
    {"type": "logic", "name": "i_op_b", "dir": "input"},
    {"type": "logic", "name": "i_buf", "dir": "input"},
    {"type": "logic", "name": "o_rd", "dir": "output"},
    {"type": "logic", "name": "result_add"},
    {"type": "logic", "name": "cmp_r"},
    {"type": "logic", "name": "add_cy"},
    {"type": "logic", "name": "add_cy_r"},
    {"type": "logic", "name": "rs1_sx"},
    {"type": "logic", "name": "op_b_sx"},
    {"type": "logic", "name": "add_b"},
    {"type": "logic", "name": "result_lt"},
    {"type": "logic", "name": "result_eq"},
    {"type": "logic", "name": "BOOL_LUT"},
    {"type": "logic", "name": "result_bool"}
  ], "instances": []},
  {"name": "serv_bufreg", "origName": "serv_bufreg", "vars": [
    {"type": "logic", "name": "i_clk", "dir": "input"},
    {"type": "logic", "name": "i_cnt0", "dir": "input"},
    {"type": "logic", "name": "i_cnt1", "dir": "input"},
    {"type": "logic", "name": "i_en", "dir": "input"},
    {"type": "logic", "name": "i_init", "dir": "input"},
    {"type": "logic", "name": "o_lsb", "dir": "output"},
    {"type": "logic", "name": "i_rs1_en", "dir": "input"},
    {"type": "logic", "name": "i_imm_en", "dir": "input"},
    {"type": "logic", "name": "i_clr_lsb", "dir": "input"},
    {"type": "logic", "name": "i_sh_signed", "dir": "input"},
    {"type": "logic", "name": "i_rs1", "dir": "input"},
    {"type": "logic", "name": "i_imm", "dir": "input"},
    {"type": "logic", "name": "o_q", "dir": "output"},
    {"type": "logic", "name": "o_dbus_adr", "dir": "output"},
    {"type": "logic", "name": "c"},
    {"type": "logic", "name": "q"},
    {"type": "logic", "name": "c_r"},
    {"type": "logic", "name": "data"},
    {"type": "logic", "name": "clr_lsb"}
  ], "instances": []},
  {"name": "serv_csr", "origName": "serv_csr", "vars": [
    {"type": "logic", "name": "i_clk", "dir": "input"},
    {"type": "logic", "name": "i_init", "dir": "input"},
    {"type": "logic", "name": "i_en", "dir": "input"},
    {"type": "logic", "name": "i_cnt0to3", "dir": "input"},
    {"type": "logic", "name": "i_cnt3", "dir": "input"},
    {"type": "logic", "name": "i_cnt7", "dir": "input"},
    {"type": "logic", "name": "i_cnt_done", "dir": "input"},
    {"type": "logic", "name": "i_mem_op", "dir": "input"},
    {"type": "logic", "name": "i_mtip", "dir": "input"},
    {"type": "logic", "name": "i_trap", "dir": "input"},
    {"type": "logic", "name": "o_new_irq", "dir": "output"},
    {"type": "logic", "name": "i_e_op", "dir": "input"},
    {"type": "logic", "name": "i_ebreak", "dir": "input"},
    {"type": "logic", "name": "i_mem_cmd", "dir": "input"},
    {"type": "logic", "name": "i_mstatus_en", "dir": "input"},
    {"type": "logic", "name": "i_mie_en", "dir": "input"},
    {"type": "logic", "name": "i_mcause_en", "dir": "input"},
    {"type": "logic", "name": "i_csr_source", "dir": "input"},
    {"type": "logic", "name": "i_mret", "dir": "input"},
    {"type": "logic", "name": "i_csr_d_sel", "dir": "input"},
    {"type": "logic", "name": "i_rf_csr_out", "dir": "input"},
    {"type": "logic", "name": "o_csr_in", "dir": "output"},
    {"type": "logic", "name": "i_csr_imm", "dir": "input"},
    {"type": "logic", "name": "i_rs1", "dir": "input"},
    {"type": "logic", "name": "o_q", "dir": "output"},
    {"type": "logic", "name": "CSR_SOURCE_CSR"},
    {"type": "logic", "name": "CSR_SOURCE_EXT"},
    {"type": "logic", "name": "CSR_SOURCE_SET"},
    {"type": "logic", "name": "CSR_SOURCE_CLR"},
    {"type": "logic", "name": "mstatus_mie"},
    {"type": "logic", "name": "mstatus_mpie"},
    {"type": "logic", "name": "mie_mtie"},
    {"type": "logic", "name": "mcause31"},
    {"type": "logic", "name": "mcause3_0"},
    {"type": "logic", "name": "mcause"},
    {"type": "logic", "name": "csr_in"},
    {"type": "logic", "name": "csr_out"},
    {"type": "logic", "name": "timer_irq_r"},
    {"type": "logic", "name": "d"},
    {"type": "logic", "name": "timer_irq"}
  ], "instances": []},
  {"name": "serv_ctrl", "origName": "serv_ctrl", "vars": [
    {"type": "logic", "name": "RESET_STRATEGY"},
    {"type": "logic", "name": "RESET_PC"},
    {"type": "logic", "name": "WITH_CSR"},
    {"type": "logic", "name": "clk", "dir": "input"},
    {"type": "logic", "name": "i_rst", "dir": "input"},
    {"type": "logic", "name": "i_pc_en", "dir": "input"},
    {"type": "logic", "name": "i_cnt12to31", "dir": "input"},
    {"type": "logic", "name": "i_cnt0", "dir": "input"},
    {"type": "logic", "name": "i_cnt2", "dir": "input"},
    {"type": "logic", "name": "i_jump", "dir": "input"},
    {"type": "logic", "name": "i_jal_or_jalr", "dir": "input"},
    {"type": "logic", "name": "i_utype", "dir": "input"},
    {"type": "logic", "name": "i_pc_rel", "dir": "input"},
    {"type": "logic", "name": "i_trap", "dir": "input"},
    {"type": "logic", "name": "i_imm", "dir": "input"},
    {"type": "logic", "name": "i_buf", "dir": "input"},
    {"type": "logic", "name": "i_csr_pc", "dir": "input"},
    {"type": "logic", "name": "o_rd", "dir": "output"},
    {"type": "logic", "name": "o_bad_pc", "dir": "output"},
    {"type": "logic", "name": "o_ibus_adr", "dir": "output"},
    {"type": "logic", "name": "pc_plus_4"},
    {"type": "logic", "name": "pc_plus_4_cy"},
    {"type": "logic", "name": "pc_plus_4_cy_r"},
    {"type": "logic", "name": "pc_plus_offset"},
    {"type": "logic", "name": "pc_plus_offset_cy"},
    {"type": "logic", "name": "pc_plus_offset_cy_r"},
    {"type": "logic", "name": "pc_plus_offset_aligned"},
    {"type": "logic", "name": "plus_4"},
    {"type": "logic", "name": "pc"},
    {"type": "logic", "name": "new_pc"},
    {"type": "logic", "name": "offset_a"},
    {"type": "logic", "name": "offset_b"}
  ], "instances": []},
  {"name": "serv_decode", "origName": "serv_decode", "vars": [
    {"type": "logic", "name": "clk", "dir": "input"},
    {"type": "logic", "name": "i_wb_rdt", "dir": "input"},
    {"type": "logic", "name": "i_wb_en", "dir": "input"},
    {"type": "logic", "name": "o_sh_right", "dir": "output"},
    {"type": "logic", "name": "o_bne_or_bge", "dir": "output"},
    {"type": "logic", "name": "o_cond_branch", "dir": "output"},
    {"type": "logic", "name": "o_e_op", "dir": "output"},
    {"type": "logic", "name": "o_ebreak", "dir": "output"},
    {"type": "logic", "name": "o_branch_op", "dir": "output"},
    {"type": "logic", "name": "o_mem_op", "dir": "output"},
    {"type": "logic", "name": "o_shift_op", "dir": "output"},
    {"type": "logic", "name": "o_slt_op", "dir": "output"},
    {"type": "logic", "name": "o_rd_op", "dir": "output"},
    {"type": "logic", "name": "o_bufreg_rs1_en", "dir": "output"},
    {"type": "logic", "name": "o_bufreg_imm_en", "dir": "output"},
    {"type": "logic", "name": "o_bufreg_clr_lsb", "dir": "output"},
    {"type": "logic", "name": "o_bufreg_sh_signed", "dir": "output"},
    {"type": "logic", "name": "o_ctrl_jal_or_jalr", "dir": "output"},
    {"type": "logic", "name": "o_ctrl_utype", "dir": "output"},
    {"type": "logic", "name": "o_ctrl_pc_rel", "dir": "output"},
    {"type": "logic", "name": "o_ctrl_mret", "dir": "output"},
    {"type": "logic", "name": "o_alu_sub", "dir": "output"},
    {"type": "logic", "name": "o_alu_bool_op", "dir": "output"},
    {"type": "logic", "name": "o_alu_cmp_eq", "dir": "output"},
    {"type": "logic", "name": "o_alu_cmp_sig", "dir": "output"},
    {"type": "logic", "name": "o_alu_rd_sel", "dir": "output"},
    {"type": "logic", "name": "o_mem_signed", "dir": "output"},
    {"type": "logic", "name": "o_mem_word", "dir": "output"},
    {"type": "logic", "name": "o_mem_half", "dir": "output"},
    {"type": "logic", "name": "o_mem_cmd", "dir": "output"},
    {"type": "logic", "name": "o_csr_en", "dir": "output"},
    {"type": "logic", "name": "o_csr_addr", "dir": "output"},
    {"type": "logic", "name": "o_csr_mstatus_en", "dir": "output"},
    {"type": "logic", "name": "o_csr_mie_en", "dir": "output"},
    {"type": "logic", "name": "o_csr_mcause_en", "dir": "output"},
    {"type": "logic", "name": "o_csr_source", "dir": "output"},
    {"type": "logic", "name": "o_csr_d_sel", "dir": "output"},
    {"type": "logic", "name": "o_csr_imm_en", "dir": "output"},
    {"type": "logic", "name": "o_immdec_ctrl", "dir": "output"},
    {"type": "logic", "name": "o_op_b_source", "dir": "output"},
    {"type": "logic", "name": "o_rd_csr_en", "dir": "output"},
    {"type": "logic", "name": "o_rd_alu_en", "dir": "output"},
    {"type": "logic", "name": "CSR_MSCRATCH"},
    {"type": "logic", "name": "CSR_MTVEC"},
    {"type": "logic", "name": "CSR_MEPC"},
    {"type": "logic", "name": "CSR_MTVAL"},
    {"type": "logic", "name": "opcode"},
    {"type": "logic", "name": "funct3"},
    {"type": "logic", "name": "op20"},
    {"type": "logic", "name": "op21"},
    {"type": "logic", "name": "op22"},
    {"type": "logic", "name": "op26"},
    {"type": "logic", "name": "imm30"},
    {"type": "logic", "name": "op_or_opimm"},
    {"type": "logic", "name": "csr_op"},
    {"type": "logic", "name": "csr_valid"}
  ], "instances": []},
  {"name": "serv_immdec", "origName": "serv_immdec", "vars": [
    {"type": "logic", "name": "i_clk", "dir": "input"},
    {"type": "logic", "name": "i_cnt_en", "dir": "input"},
    {"type": "logic", "name": "i_cnt_done", "dir": "input"},
    {"type": "logic", "name": "i_csr_imm_en", "dir": "input"},
    {"type": "logic", "name": "i_ctrl", "dir": "input"},
    {"type": "logic", "name": "o_rd_addr", "dir": "output"},
    {"type": "logic", "name": "o_rs1_addr", "dir": "output"},
    {"type": "logic", "name": "o_rs2_addr", "dir": "output"},
    {"type": "logic", "name": "o_csr_imm", "dir": "output"},
    {"type": "logic", "name": "o_imm", "dir": "output"},
    {"type": "logic", "name": "i_wb_en", "dir": "input"},
    {"type": "logic", "name": "i_wb_rdt", "dir": "input"},
    {"type": "logic", "name": "signbit"},
    {"type": "logic", "name": "imm19_12_20"},
    {"type": "logic", "name": "imm7"},
    {"type": "logic", "name": "imm30_25"},
    {"type": "logic", "name": "imm24_20"},
    {"type": "logic", "name": "imm11_7"},
    {"type": "logic", "name": "rd_addr"},
    {"type": "logic", "name": "rs1_addr"},
    {"type": "logic", "name": "rs2_addr"}
  ], "instances": []},
  {"name": "serv_mem_if", "origName": "serv_mem_if", "vars": [
    {"type": "logic", "name": "WITH_CSR"},
    {"type": "logic", "name": "i_clk", "dir": "input"},
    {"type": "logic", "name": "i_en", "dir": "input"},
    {"type": "logic", "name": "i_init", "dir": "input"},
    {"type": "logic", "name": "i_cnt_done", "dir": "input"},
    {"type": "logic", "name": "i_bytecnt", "dir": "input"},
    {"type": "logic", "name": "i_lsb", "dir": "input"},
    {"type": "logic", "name": "o_misalign", "dir": "output"},
    {"type": "logic", "name": "o_sh_done", "dir": "output"},
    {"type": "logic", "name": "o_sh_done_r", "dir": "output"},
    {"type": "logic", "name": "i_mem_op", "dir": "input"},
    {"type": "logic", "name": "i_shift_op", "dir": "input"},
    {"type": "logic", "name": "i_signed", "dir": "input"},
    {"type": "logic", "name": "i_word", "dir": "input"},
    {"type": "logic", "name": "i_half", "dir": "input"},
    {"type": "logic", "name": "i_op_b", "dir": "input"},
    {"type": "logic", "name": "o_rd", "dir": "output"},
    {"type": "logic", "name": "o_wb_dat", "dir": "output"},
    {"type": "logic", "name": "o_wb_sel", "dir": "output"},
    {"type": "logic", "name": "i_wb_rdt", "dir": "input"},
    {"type": "logic", "name": "i_wb_ack", "dir": "input"},
    {"type": "logic", "name": "signbit"},
    {"type": "logic", "name": "dat"},
    {"type": "logic", "name": "tmp"},
    {"type": "logic", "name": "dat_en"},
    {"type": "logic", "name": "dat_cur"},
    {"type": "logic", "name": "dat_valid"},
    {"type": "logic", "name": "dat_shamt"}
  ], "instances": []},
  {"name": "serv_rf_if", "origName": "serv_rf_if", "vars": [
    {"type": "logic", "name": "WITH_CSR"},
    {"type": "logic", "name": "i_cnt_en", "dir": "input"},
    {"type": "logic", "name": "o_wreg0", "dir": "output"},
    {"type": "logic", "name": "o_wreg1", "dir": "output"},
    {"type": "logic", "name": "o_wen0", "dir": "output"},
    {"type": "logic", "name": "o_wen1", "dir": "output"},
    {"type": "logic", "name": "o_wdata0", "dir": "output"},
    {"type": "logic", "name": "o_wdata1", "dir": "output"},
    {"type": "logic", "name": "o_rreg0", "dir": "output"},
    {"type": "logic", "name": "o_rreg1", "dir": "output"},
    {"type": "logic", "name": "i_rdata0", "dir": "input"},
    {"type": "logic", "name": "i_rdata1", "dir": "input"},
    {"type": "logic", "name": "i_trap", "dir": "input"},
    {"type": "logic", "name": "i_mret", "dir": "input"},
    {"type": "logic", "name": "i_mepc", "dir": "input"},
    {"type": "logic", "name": "i_mem_op", "dir": "input"},
    {"type": "logic", "name": "i_bufreg_q", "dir": "input"},
    {"type": "logic", "name": "i_bad_pc", "dir": "input"},
    {"type": "logic", "name": "o_csr_pc", "dir": "output"},
    {"type": "logic", "name": "i_csr_en", "dir": "input"},
    {"type": "logic", "name": "i_csr_addr", "dir": "input"},
    {"type": "logic", "name": "i_csr", "dir": "input"},
    {"type": "logic", "name": "o_csr", "dir": "output"},
    {"type": "logic", "name": "i_rd_wen", "dir": "input"},
    {"type": "logic", "name": "i_rd_waddr", "dir": "input"},
    {"type": "logic", "name": "i_ctrl_rd", "dir": "input"},
    {"type": "logic", "name": "i_alu_rd", "dir": "input"},
    {"type": "logic", "name": "i_rd_alu_en", "dir": "input"},
    {"type": "logic", "name": "i_csr_rd", "dir": "input"},
    {"type": "logic", "name": "i_rd_csr_en", "dir": "input"},
    {"type": "logic", "name": "i_mem_rd", "dir": "input"},
    {"type": "logic", "name": "i_rs1_raddr", "dir": "input"},
    {"type": "logic", "name": "o_rs1", "dir": "output"},
    {"type": "logic", "name": "i_rs2_raddr", "dir": "input"},
    {"type": "logic", "name": "o_rs2", "dir": "output"},
    {"type": "logic", "name": "CSR_MSCRATCH"},
    {"type": "logic", "name": "CSR_MTVEC"},
    {"type": "logic", "name": "CSR_MEPC"},
    {"type": "logic", "name": "CSR_MTVAL"},
    {"type": "logic", "name": "rd_wen"},
    {"type": "logic", "name": "rd"},
    {"type": "logic", "name": "mtval"},
    {"type": "logic", "name": "sel_rs2"}
  ], "instances": []},
  {"name": "serv_state", "origName": "serv_state", "vars": [
    {"type": "logic", "name": "RESET_STRATEGY"},
    {"type": "logic", "name": "WITH_CSR"},
    {"type": "logic", "name": "i_clk", "dir": "input"},
    {"type": "logic", "name": "i_rst", "dir": "input"},
    {"type": "logic", "name": "i_new_irq", "dir": "input"},
    {"type": "logic", "name": "i_dbus_ack", "dir": "input"},
    {"type": "logic", "name": "o_ibus_cyc", "dir": "output"},
    {"type": "logic", "name": "i_ibus_ack", "dir": "input"},
    {"type": "logic", "name": "o_rf_rreq", "dir": "output"},
    {"type": "logic", "name": "o_rf_wreq", "dir": "output"},
    {"type": "logic", "name": "i_rf_ready", "dir": "input"},
    {"type": "logic", "name": "o_rf_rd_en", "dir": "output"},
    {"type": "logic", "name": "i_cond_branch", "dir": "input"},
    {"type": "logic", "name": "i_bne_or_bge", "dir": "input"},
    {"type": "logic", "name": "i_alu_cmp", "dir": "input"},
    {"type": "logic", "name": "i_branch_op", "dir": "input"},
    {"type": "logic", "name": "i_mem_op", "dir": "input"},
    {"type": "logic", "name": "i_shift_op", "dir": "input"},
    {"type": "logic", "name": "i_sh_right", "dir": "input"},
    {"type": "logic", "name": "i_slt_op", "dir": "input"},
    {"type": "logic", "name": "i_e_op", "dir": "input"},
    {"type": "logic", "name": "i_rd_op", "dir": "input"},
    {"type": "logic", "name": "o_init", "dir": "output"},
    {"type": "logic", "name": "o_cnt_en", "dir": "output"},
    {"type": "logic", "name": "o_cnt0", "dir": "output"},
    {"type": "logic", "name": "o_cnt0to3", "dir": "output"},
    {"type": "logic", "name": "o_cnt12to31", "dir": "output"},
    {"type": "logic", "name": "o_cnt1", "dir": "output"},
    {"type": "logic", "name": "o_cnt2", "dir": "output"},
    {"type": "logic", "name": "o_cnt3", "dir": "output"},
    {"type": "logic", "name": "o_cnt7", "dir": "output"},
    {"type": "logic", "name": "o_ctrl_pc_en", "dir": "output"},
    {"type": "logic", "name": "o_ctrl_jump", "dir": "output"},
    {"type": "logic", "name": "o_ctrl_trap", "dir": "output"},
    {"type": "logic", "name": "i_ctrl_misalign", "dir": "input"},
    {"type": "logic", "name": "i_sh_done", "dir": "input"},
    {"type": "logic", "name": "i_sh_done_r", "dir": "input"},
    {"type": "logic", "name": "o_dbus_cyc", "dir": "output"},
    {"type": "logic", "name": "o_mem_bytecnt", "dir": "output"},
    {"type": "logic", "name": "i_mem_misalign", "dir": "input"},
    {"type": "logic", "name": "o_cnt_done", "dir": "output"},
    {"type": "logic", "name": "o_bufreg_en", "dir": "output"},
    {"type": "logic", "name": "cnt4"},
    {"type": "logic", "name": "stage_two_req"},
    {"type": "logic", "name": "init_done"},
    {"type": "logic", "name": "misalign_trap_sync"},
    {"type": "logic", "name": "o_cnt"},
    {"type": "logic", "name": "o_cnt_r"},
    {"type": "logic", "name": "ibus_cyc"},
    {"type": "logic", "name": "take_branch"},
    {"type": "logic", "name": "two_stage_op"},
    {"type": "logic", "name": "trap_pending"}
  ], "instances": []}
]}
