lab1/lab1_input/step1/verilog_input/.*~
