<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üëºüèª üò∏ üè¥ La rectitude politique p√©n√®tre la Russie √† travers des livres sur la conception de puces sur SystemVerilog pour les non-d√©butants üë®üèæ‚Äçü§ù‚Äçüë®üèª üë®‚Äçüë®‚Äçüëß‚Äçüë¶ ‚ûó</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Enfin, un manuel sur SystemVerilog a √©t√© publi√© en Russie √† un niveau sup√©rieur √† celui des d√©butants . Le manuel d√©crit les technologies et technique...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>La rectitude politique p√©n√®tre la Russie √† travers des livres sur la conception de puces sur SystemVerilog pour les non-d√©butants</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/465969/">  Enfin, un <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">manuel sur SystemVerilog a</a> √©t√© publi√© en Russie <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">√† un niveau sup√©rieur √† celui des d√©butants</a> .  Le manuel d√©crit les technologies et techniques qui sont demand√©es pour des entretiens chez NVidia, Intel, AMD, Apple et d'autres soci√©t√©s √©lectroniques: l'utilisation d'assertions simultan√©es et d'une couverture fonctionnelle, qui n√©cessitent d√©sormais non seulement des ing√©nieurs de v√©rification, mais aussi des concepteurs de puces;  l'algorithme du simulateur √† cycles delta;  explication sens√©e de l'analyse de synchronisation statique;  diagrammes de communication des unit√©s mat√©rielles via des files d'attente mat√©rielles;  la mise en ≈ìuvre de ces communications √† l'aide de machines √† √©tats finis avec des chemins de donn√©es, etc. <br><br>  Dans le chapitre sur ce dernier, le lecteur russe peut √™tre intrigu√© par la mention d'un ¬´syst√®me politiquement correct.  Qu'est-ce que cela signifierait?  C'est probablement une allusion √† l' <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">incident survenu dans le comt√© de Los Angeles</a> en 2003.  Les responsables de Los Angeles ont demand√© aux fabricants, fournisseurs et sous-traitants de cesser d'utiliser les termes ¬´ma√Ætre / esclave¬ª pour le mat√©riel informatique, car l'un des employ√©s du comt√© se souvenait du pass√© des esclaves. <br><br>  Maintenant, les auteurs de la litt√©rature technique √©vitent les termes ma√Ætre / esclave.  Les ing√©nieurs afro-am√©ricains travaillent √©galement en Am√©rique moderne (par exemple, Sofia Mvokani du Cameroun - sur la photo de gauche), et l'utilisation d'anciens termes semble archa√Øque, comme par exemple les termes ¬´pan / slave¬ª dans la litt√©rature technique ukrainienne ressembleraient √† la place du ¬´plomb / plomb¬ª accept√© ( ¬´Chef / esclave¬ª russe). <br><br>  Ce n'est pas la premi√®re fois que le th√®me de la lutte des Afro-Am√©ricains pour les droits civils appara√Æt dans l'e-√©ducation russe.  Par exemple, Tatyana Volkova, sp√©cialiste bien connue de l'enseignement de l'√©lectronique, porte un T-shirt avec l'embl√®me des ¬´Black Panthers¬ª, le mouvement californien, qui √† un moment consid√©r√© la manifestation pacifique insuffisante, et s'est engag√© dans une manifestation arm√©e. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e44/fc8/a9b/e44fc8a9b5614dd32d1a56b95b59d0c0.png"><br><br>  L'image compl√®te de l'embl√®me sous la peau de Tatiana Alexandrovna est sous la coupe, mais je parlerai principalement des cycles delta et des machines d'√©tat: <br><a name="habracut"></a><br>  Ci-dessous, une capture d'√©cran de l'article sur le ma√Ætre / esclave et l'embl√®me Black Panther promis, apr√®s quoi nous passons au livre en tant que tel. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/104/787/ae1/104787ae1b99067326d842310345408d.png"><br><br>  Tout d'abord, Donald Thomas, auteur du livre <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">¬´Logical Design and Verification of Systems on SystemVerilog¬ª</a> (2019 en russe de DMK-Press, 2016 en anglais) est le m√™me Donald Thomas, co-auteur avec Philip Murbi, a √©crit un livre 1991 Le langage de description du mat√©riel Verilog par Donald Thomas et Philip Moorby.  Puis, en 1991, de nombreuses soci√©t√©s d'√©lectronique ont encore con√ßu des puces √©lectroniques √† l'ancienne, en les dessinant avec la souris sur l'√©cran;  les technologies de synth√®se logique viennent de quitter le laboratoire pour la production;  les langages de description du mat√©riel √©taient consid√©r√©s comme destin√©s √† l'√©criture de mod√®les et de tests, et non √† des codes sources pour la cr√©ation de circuits finaux;  en plus de VHDL et Verilog ferm√©s √† cette √©poque, il y avait beaucoup de petits langages propri√©taires tels que Abel, CUPL, PALASM;  et Intel et MIPS avaient des langages de description mat√©rielle internes. <br><br>  Dans un tel environnement, le livre de Thomas et Murbi est sorti, qui est devenu le m√™me pour les concepteurs de circuits num√©riques des ann√©es 1990 que le livre de Kernigan-Richie pour les programmeurs pour C, et les livres de Bjarni Straustrup pour les programmeurs C ++.  Le livre a surv√©cu √† cinq √©ditions - de 1991 √† 2002, mais pour l'√®re des iPhones √©tait clairement insuffisant.  Et en 2016, Donald Thomas a d√©cid√© de rattraper son retard et a publi√© un nouveau livre dans lequel il d√©crit les principales innovations dans le langage et la m√©thodologie sur 25 ans.  Au cours des 25 ann√©es au cours desquelles Verilog est devenu une base commune pour l'ensemble de l'industrie, des plans y sont √©crits pour tout, des iPhone c√©l√®bres et des ordinateurs de contr√¥le de Tesla aux h√©licopt√®res militaires russes. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ed9/5cf/d8c/ed95cfd8c3790757cd7d549273dd75a4.png"><br><br>  Ensuite, je mettrai en √©vidence mes commentaires avec du texte bleu pour les s√©parer des images du livre. <br><br>  <font color="blue">M√™me avant le texte principal du livre, il y a le pr√©-chapitre ¬´Contexte: Conception au niveau des transferts de registres¬ª, de sorte qu'un programmeur, un √©colier ou, par exemple, un amateur d'exercice avec des planches √† pain, comprendra imm√©diatement de quoi il s'agit et comment il peut utiliser le livre.</font>  <font color="blue">Il dit:</font> <br><br><blockquote>  Des syst√®mes num√©riques sont produits avec des milliards de transistors sur une puce.  Un amateur, bien s√ªr, peut dessiner plusieurs portes logiques et les connecter avec des fils comme sp√©cification (pour une impl√©mentation sur une planche √† pain), mais pour les projets commerciaux, c'est une histoire ancienne ... Les syst√®mes modernes sont sp√©cifi√©s dans des langages de description mat√©rielle tels que SystemVerilog. <br></blockquote><br><br>  <font color="blue">En m√™me temps, voici une image tellement simplifi√©e pour illustrer comment le texte sur le veril se transforme en pistes et transistors du microcircuit en usine:</font> <font color="blue"><br><br><img width="400" src="https://habrastorage.org/getpro/habr/post_images/da7/45e/179/da745e179c2d2239202a224fd8428d8d.png"><br><br></font>  <font color="blue">Le premier mot du livre apr√®s la pr√©face est ¬´simulateur¬ª.</font>  <font color="blue">Pour comprendre les langages de description du mat√©riel, vous devez √™tre clairement conscient que le sous-ensemble synth√©tis√© du verilogue n'est pas un langage de programmation, mais un langage pour d√©crire les circuits √©lectriques.</font>  <font color="blue">Comme disons que HTML n'est pas un langage de programmation, mais un langage pour d√©crire les pages Web.</font>  <font color="blue">Alors qu'un langage de programmation est destin√© √† √™tre compil√© en une cha√Æne d'instructions de processeur, un langage de description mat√©rielle est destin√© √† √™tre converti (en particulier) en fer de processeur en tant que tel.</font>  <font color="blue">Dans ce cas, avant de couler dans le fer, le code dans le langage de description du mat√©riel doit √™tre v√©rifi√©, √† quoi sert un interpr√®te sp√©cialis√©, appel√© simulateur.</font> <font color="blue"><br><br></font>  <font color="blue">Au d√©but du livre, Donald Thomas montre une image simplifi√©e du simulateur, et √† la fin du livre, il le clarifie et le compl√®te:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/9ae/c23/cce/9aec23cce03c84424f268adc5baf4742.png"><br><br></font>  <font color="blue">Le simulateur a des files d'attente d'√©v√©nements et un temps simul√©:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/d88/f4c/882/d88f4c88260895554e428c63d6bac46d.png"><br><br></font>  <font color="blue">Un √©v√©nement peut donner lieu √† un nouvel √©v√©nement, √† la fois au moment actuel de la simulation (dans le cycle delta actuel) et au futur.</font>  <font color="blue">Dans le cycle delta en cours, tous les √©v√©nements g√©n√©r√©s par les affectations dites bloquantes sont trait√©s en premier, puis les √©v√©nements g√©n√©r√©s par les affectations non bloquantes sont trait√©s.</font>  <font color="blue">Ceci est n√©cessaire pour la simulation correcte de la s√©mantique parall√®le de la propagation des signaux √©lectriques dans le fer:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/4c7/d0b/26c/4c7d0b26c6be8b118d89daad8630164f.png"><br><br></font>  <font color="blue">En plus du sous-ensemble synth√©tis√© du verilogue, il existe √©galement un sous-ensemble non synth√©tis√©.</font>  <font color="blue">Il est destin√© √† d√©crire l'environnement de test et les tests, et maintenant il peut √™tre consid√©r√© comme une sorte de langage de programmation.</font>  <font color="blue">Pour les √©v√©nements et les moniteurs de l'environnement de test, des √©tapes suppl√©mentaires du simulateur sont introduites:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/364/724/1cb/3647241cbc77d4b796f323e41489bf81.png"><br><br></font>  <font color="blue">Une connaissance pr√©cise de l'algorithme du simulateur est tr√®s utile pour √©viter une vari√©t√© de bogues associ√©s √† la soi-disant race (race condition).</font>  <font color="blue">Lorsque j'interviens des ing√©nieurs, je leur demande toujours de donner un exemple de condition de course dans Verilog.</font>  <font color="blue">De plus, si pour les jeunes ing√©nieurs RTL Design et Design Verification, ces connaissances sont tr√®s souhaitables, mais pas √† tous √©gards n√©cessaires √† 100%, c'est-√†-dire les professions dans lesquelles l'argent est pay√© directement pour ces connaissances.</font>  <font color="blue">Je parle des programmeurs qui travaillent dans les √©quipes Synopsys VCS, Cadence IES et Mentor ModelSim.</font> <font color="blue"><br><br></font>  <font color="blue">Synopsys et Cadence sont deux soci√©t√©s situ√©es en Californie √† moins de 15 minutes de route l'une de l'autre.</font>  <font color="blue">Ils n'emploient que quelques milliers de personnes, mais ils contr√¥lent le d√©veloppement des microcircuits dans le monde - √† Intel, Apple, Samsung, Huawei, m√™me dans des instituts russes secrets qui fabriquent des puces pour des √©quipements militaires.</font> <font color="blue"><br><br></font>  <font color="blue">Si les camarades Poutine, Rogozine et Vekselberg veulent vraiment introduire une substitution des importations en Russie, ils pourraient financer le d√©veloppement du Synopsys VCS analogique russe (pour simuler le verilogue), du Synopsys Design Compiler (pour la synth√®se logique du verilogue) et du Synopsys IC Compiler (pour le placement physique des r√©sultats de la synth√®se logique) )</font>  <font color="blue">Il y a probablement plusieurs milliers de programmeurs math√©matiquement avertis en Russie.</font> <font color="blue"><br><br></font>  <font color="blue">Bien que les licences pour ces produits logiciels soient assez faciles √† casser, leur utilisation sans support est difficile.</font>  <font color="blue">Si Huawei est d√©connect√© de Synopsys et Cadence, ils auront en quelque sorte pire que lorsqu'ils sont d√©connect√©s d'Android et m√™me des c≈ìurs ARM.</font> <font color="blue"><br><br></font>  <font color="blue">Oui, voici donc l'algorithme raffin√© √† la fin du livre de Donald Thomas.</font>  <font color="blue">Si vous ne l'apprenez pas par c≈ìur, il est inutile d'intervenir dans les groupes de simulation de Synopsys, Cadence, Siemens / Mentor, Xilinx, et ils vous demanderont de le dessiner au tableau et de vous sugg√©rer comment optimiser un cas particulier:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/eaa/35e/e8f/eaa35ee8f5df3ecc02cee34319b1ff4d.png"><br><br></font>  <font color="blue">Apr√®s avoir clarifi√© la simulation au d√©but du livre, Donald Thomas d√©crit le langage SystemVerilog comme tel.</font>  <font color="blue">Ce langage a √©merg√© en tant que sur-ensemble Verilog en 2002, √† la suite de la fusion des langages Verilog-2001, Vera et Superlog, et avec l'ajout d'id√©es du langage de sp√©cification de propri√©t√© (PSL), qui ont √©t√© transform√©es en assertions SystemVerilog (SVA).</font> <font color="blue"><br><br></font>  <font color="blue">Donald Thomas estime que vous avez d√©j√† appris les bases du design num√©rique quelque part, et tisse donc dans le tissu narratif diverses pi√®ces bien connues telles que les cartes Carnot.</font>  <font color="blue">Les cartes de Carnot ont √©t√© utilis√©es pour la conception manuelle des circuits dans les ann√©es 1960, apr√®s quoi cette m√©thode a √©t√© remplac√©e par l'optimisation automatique de la logique en utilisant l'algorithme Quine-McCluskey et l'optimiseur de logique automatique Espresso.</font>  <font color="blue">Par cons√©quent, les cartes Carnot sont pr√©sentes dans tous les manuels universitaires sur la conception de la logique num√©rique, mais elles semblent flotter dans les airs.</font>  <font color="blue">Et ici, Donald Thomas attache des cartes Carnot √† la vie d'un designer sur un verilo du 21e si√®cle:</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/52c/9e1/21d/52c9e121d8f25d78b989c6f506220b30.png"><br><br></font>  <font color="blue">De plus, Donald Thomas √©crit sur les machines √† √©tats finis et donne 1) une d√©finition math√©matique stricte;</font>  <font color="blue">2) diagrammes;</font>  <font color="blue">3) code;</font>  <font color="blue">4) apr√®s quoi il commence √† les √©tendre aux machines √† √©tats finis avec un chemin de donn√©es - flux mat√©riels;</font>  <font color="blue">5) apr√®s quoi ces flux commencent √† interagir avec lui, √† la fois selon de simples protocoles ¬´politiquement corrects¬ª (voir ci-dessus) et en utilisant des files d'attente mat√©rielles.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/f15/fc4/f9e/f15fc4f9e341beb44e5dd43186d07e33.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/5a8/b9b/4d9/5a8b9b4d9804354d029d66ab0b93e55e.png"><br><br></font>  <font color="blue">Voici le code d'un automate simple avec un chemin de donn√©es que Thomas cite comme premier exemple:</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/64a/bc8/4d8/64abc84d89ea080b40877f71e258d5e7.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/a25/63b/052/a2563b052a3fc77a6d0f94f9bbfeb3b1.png"><br><br></font>  <font color="blue">Ensuite, Thomas a un chapitre sur l'analyse de synchronisation statique.</font>  <font color="blue">Rien de sp√©cial, mais plus propre que sur de nombreux sites indiens populaires, "Comment passer l'entretien avec VLSI."</font>  <font color="blue">Et aussi plus compl√®tement que dans certains livres sur le veril, qui rongent p√©niblement la syntaxe du langage, mais ne montrent pas vraiment comment l'utiliser.</font> <font color="blue"><br><br></font>  <font color="blue">Pourquoi avons-nous besoin d'une analyse temporelle statique?</font>  <font color="blue">Dans le mat√©riel r√©el, contrairement √† l'illusion que le processeur montre au programmeur, chaque calcul passe par un intervalle de temps o√π toutes les ordures sont sur les fils - non seulement des z√©ros et des uns clairement calcul√©s, mais aussi des probl√®mes al√©atoires, c'est-√†-dire des probl√®mes, et g√©n√©ralement valeurs non num√©riques dans la zone interdite.</font>  <font color="blue">Par exemple, si toutes les tensions sup√©rieures √† 0,7 volts sont consid√©r√©es comme une unit√© num√©rique et toutes les tensions inf√©rieures √† 0,3 volts comme un z√©ro num√©rique, 0,4 volts peuvent appara√Ætre sur le fil.</font> <font color="blue"><br><br></font>  <font color="blue">Au final, tous les signaux du circuit suivent leur propre chemin et la situation s'installe, mais cela "au final" devrait √™tre inf√©rieur au cycle du signal d'horloge (horloge).</font>  <font color="blue">Ce cycle est inversement proportionnel √† la fr√©quence √† laquelle le circuit fonctionne (gigahertz, m√©gahertz).</font> <font color="blue"><br><br></font>  <font color="blue">Si le r√©sultat r√©gl√© des calculs ou des op√©rations logiques ne tombe pas dans le d√©clencheur D (√©l√©ment de m√©moire minimum) au moment de l'ouverture (intervalle autour du changement d'un tel signal), l'√©tat du circuit deviendra des ordures - le satellite ou le r√©acteur explosera, l'iPhone cessera de r√©pondre aux appels.</font>  <font color="blue">Tout le concepteur d'√©quipement a besoin de conna√Ætre non moins ironiquement que la logique.</font> <font color="blue"><br><br></font>  <font color="blue">Pourquoi l'analyse est-elle statique?</font>  <font color="blue">Dans les ann√©es 80, c'√©tait dynamique - les retards ont √©t√© clarifi√©s gr√¢ce √† la simulation.</font>  <font color="blue">Cela s'est av√©r√© peu fiable pour les circuits avec des centaines de milliers, des millions et des milliards de transistors, et maintenant tous les retards sont calcul√©s statiquement, sur la base de l'analyse des trajets du signal apr√®s la synth√®se.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/19f/88a/31a/19f88a31afeb1014b5ab54b08bb471ba.png"><br><br></font>  <font color="blue">Le signal d'horloge peut √©galement arriver dans diff√©rentes parties de la puce avec un certain retard, ce qui ajoute une autre incertitude √† cette cuisine qui doit √™tre √©limin√©e (heureusement, pas manuellement, mais √† l'aide de programmes d'arbre de synth√®se d'horloge et d'autres m√©thodes):</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/78e/928/0be/78e9280befef5b4d59ed2ab47cbe09e4.png"><br><br></font>  <font color="blue">Dans le chapitre sur les flux, Thomas pr√©sente plusieurs options de base sur la fa√ßon dont les machines √† √©tats de fonctionnement parall√®les avec des chemins de donn√©es peuvent √©changer des informations, notamment en utilisant des tampons et des files d'attente.</font>  <font color="blue">Comme dans la conception / le circuit lui-m√™me, au niveau des transferts de registres, donc dans le mod√®le comportemental ou l'environnement de test du circuit.</font>  <font color="blue">En lisant Thomas, il est agr√©able d'√©crire et de d√©boguer des exemples vous-m√™me pour tous les cas des protocoles d√©crits par lui.</font>  <font color="blue">Le fait est qu'ils aiment √©crire du code sur de tels sujets (une petite machine √† √©tats finis contr√¥lant, le flux de donn√©es entre deux modules, des chemins de donn√©es en pipeline ou tout simplement du code pour une file d'attente mat√©rielle) sur un tableau noir ou sur un ordinateur lors d'un entretien de deuxi√®me niveau dans les entreprises √©lectroniques.</font>  <font color="blue">Si vous pouvez √©crire un exemple pour l'une des combinaisons d√©crites par Thomas en 20 minutes avec un code de 30 √† 50 lignes, alors vous ferez bonne impression.</font>  <font color="blue">Difficile √† apprendre - facile au combat.</font> <font color="blue"><br><br></font>  <font color="blue">L'environnement de test pour les routeurs (Fig. 8.3) avec des files d'attente pour plusieurs ports est un exemple populaire utilis√© pour expliquer les m√©thodologies de v√©rification.</font>  <font color="blue">Probablement parce que certaines de ces m√©thodologies ont √©t√© invent√©es par Cisco et d'autres soci√©t√©s qui con√ßoivent des puces pour le mat√©riel r√©seau.</font> <font color="blue"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/2ac/dca/f87/2acdcaf87461f42dace506171a9b5b8d.png"><br><br></font>  <font color="blue">Au chapitre 6.2.2.</font>  <font color="blue">Thomas d√©crit l'une des options pour l'interaction des threads - la synchronisation pas √† pas (Lock-step).</font>  <font color="blue">L'une des applications de verrouillage est les syst√®mes √† haute fiabilit√©, par exemple dans l'√©lectronique automobile.</font>  <font color="blue">Un cas particulier: deux processeurs peuvent ex√©cuter le m√™me programme avec un retard de plusieurs cycles, et pendant cette ex√©cution un circuit sp√©cial peut v√©rifier qu'ils ont les m√™mes r√©sultats.</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/025/8c4/9d4/0258c49d4062e138ba35c9b95ea22203.png"><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/71a/469/9a4/71a4699a4785bf19d020223cae755fd9.png"><br><br></font>  <font color="blue">Thomas √©tait clairement pr√©occup√© par la fiabilit√©, car en plus de l'√©tape de verrouillage, il cite l'utilisation de CRC, un code cycliquement redondant pour d√©tecter les erreurs de transfert de donn√©es.</font>  <font color="blue">Dans le m√™me temps, Thomas explique comment calculer le CRC √† l'aide du LFSR, un registre √† d√©calage √† r√©troaction lin√©aire.</font>  <font color="blue">A la fois cela et un autre doivent √™tre capables pour un jeune ing√©nieur.</font>  <font color="blue">C‚Äôest l‚Äôavantage du livre de Thomas - m√™me s‚Äôil ne creuse pas toujours profond√©ment, il touche √† de nombreux sujets et montre o√π creuser:</font> <font color="blue"><br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/f09/6ce/00c/f096ce00c923d579fbf5248873633338.png"><br><img src="https://habrastorage.org/getpro/habr/post_images/641/e42/c1c/641e42c1cea5c43b4f347ea571e1c497.png"><br><br></font>  <font color="blue">En d√©crivant le CRC, Thomas fait r√©f√©rence √† un livre tr√®s int√©ressant et mal compris en Russie par <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Hacker's Delight</a> :</font> <font color="blue"><br><br><img width="600" src="https://habrastorage.org/getpro/habr/post_images/b74/43f/0ff/b7443f0ffb768250e141a6a62b272bcd.png"><br><br></font>  <font color="blue">Donald Thomas dans son nouveau livre aborde trois technologies qui n'√©taient pas du tout dans l'ancien livre:</font> <font color="blue"><br><br></font> <ol><li>  G√©n√©ration automatique de transactions pseudo-al√©atoires avec des r√®gles contraintes (transactions al√©atoires contraintes / solveurs de contraintes). </li><li>  Prise en compte de la couverture de sc√©narios int√©ressants survenant lors du bombardement d'un design par des transactions al√©atoires limit√©es, couverture fonctionnelle. </li><li>  Le langage des √©nonc√©s de logique temporelle (assertions simultan√©es) et son utilisation √† la fois dans la simulation et dans la preuve automatique des propri√©t√©s de conception √† l'aide de programmes de v√©rification formels. </li></ol><br><br>  Ces trois technologies ne sont entr√©es dans l'industrie dans le bon sens qu'au 21e si√®cle, mais elles sont entr√©es assez fermement.  Au d√©but, ils √©taient tous utilis√©s pour cr√©er des environnements de test par des ing√©nieurs de v√©rification, mais maintenant la connaissance de la couverture fonctionnelle et du langage d'assertion temporelle (SystemVerilog Assertions - SVA) n√©cessite √©galement des concepteurs.  Thomas a un certain minimum qui vous aidera √† ne pas √™tre interrompu lors d'un entretien t√©l√©phonique, mais pour un vrai travail, vous devez en savoir beaucoup plus.  De plus, non seulement le langage des instructions temporelles en tant que tel, mais aussi la pratique du d√©bogage avec son aide des machines √† √©tats finis parall√®les g√©n√©r√©es par le simulateur pour chaque instruction, ainsi que l'utilisation de programmes de v√©rification formels.  La v√©rification formelle bas√©e sur les assertions ces derni√®res ann√©es a √©t√© largement mise en ≈ìuvre au sein d'Apple, d'AMD et d'autres soci√©t√©s de ce type. <br><br>  J'ai un ami qui a t√©l√©charg√© <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">ce livre sur la langue des d√©clarations temporelles</a> et l'a √©tudi√© toutes les vacances du Nouvel An au lieu d'un voyage √† Hawa√Ø avec des filles.  √Ä partir de l√†, vous pouvez comprendre l'importance des assertions SystemVerilog (SVA) pour la carri√®re et l'industrie.  Certes, par souci d'exhaustivit√©, je dois mentionner qu'il est le fils d'√©migrants de Ta√Øwan, et ils ont une attitude plus s√©v√®re envers de telles choses que les Russes. <br><br>  Voici comment Thomas g√®re la g√©n√©ration de transactions pseudo-al√©atoires (une transaction avec des champs rand et leur restriction √† l'aide de la construction de contrainte): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/efd/b59/285/efdb59285ac580a1153611e9b1aee3fd.png"><br><br>  Et voici comment Thomas se rapporte √† la couverture fonctionnelle - groupe de couverture / point de couverture / bacs, repr√©sentant des combinaisons de plusieurs couvertures variables (crois√©es), l'utilisation de bacs g√©n√©riques, de plages de valeurs et de la couverture de transition dans les machines √† √©tats: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2aa/85c/f2f/2aa85cf2f04b2dd2b90a386939b2032e.png"><br><br>  Voici un exemple de la d√©claration temporelle la plus simple "si q est vrai sur le front positif du signal d'horloge, alors la s√©quence s2 doit √™tre ex√©cut√©e √† travers le cycle, dans lequel r est d'abord vrai, et s est dans trois cycles suppl√©mentaires": <br><br><img width="350" src="https://habrastorage.org/getpro/habr/post_images/3af/a3e/a0d/3afa3ea0d3de0afc4d93a3a6ee6fb3b4.png"><br><br>  Que lire avant et apr√®s le livre ¬´Logical Design and Verification of Systems on SystemVerilog¬ª de Donald Thomas? <br><br><br>  Si vous ne comprenez rien du tout dans mon article, vous pouvez essayer de lire le livre <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">¬´Circuit num√©rique et architecture informatique¬ª de David Harris et Sarah Harris</a> .  Le livre Harris &amp; Harris peut √™tre compris par tous ceux qui savent lire et compter, √† condition que le lecteur soit motiv√©.<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Le livre commence au niveau secondaire - tensions, nombres binaires - et se termine par la conception de son propre processeur sur le veril. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Spoiler: David Harris et Sarah Harris ne sont ni mari ni femme, ni m√™me fr√®re et s≈ìur. Ce ne sont que des homonymes qui ont accidentellement commenc√© √† travailler comme enseignants dans la m√™me universit√©, pendant laquelle ils ont √©crit un livre. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Ici √† gauche sur la photo est la fille Irina de Novosibirsk Academgorodok tenant l'√©dition anglaise de Harris &amp; Harris, et √† droite est son √©dition russe.</font></font><br><br><img src="https://habrastorage.org/getpro/habr/post_images/b26/a14/e77/b26a14e7736c027d09d48a32b98c2abd.png"><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Apr√®s le livre de Donald Thomas, je recommande de t√©l√©charger des articles de Cliff Cummings. Il est le plus c√©l√®bre formateur de veril pour la synth√®se et la v√©rification. En lisant le livre de Donald Thomas, j'ai eu l'id√©e ¬´plusieurs fois, ce serait bien d'ins√©rer telle ou telle pi√®ce de Cliff Cummings¬ª pour √™tre complet. Cliff prend 1000 $ √† 3000 $ pour chaque √©tudiant aux s√©minaires, selon la dur√©e du s√©minaire (de jour en semaine), et les soci√©t√©s d'√©lectronique paient pour am√©liorer la qualit√© de leurs ing√©nieurs qui ne sont pas bien form√©s dans les universit√©s. M√™me √† Stanford, h√©las, tout le monde ne l'apprend pas - j'avais un stagiaire de Stanford, je le sais de lui. Si vous t√©l√©chargez tous les articles gratuits de Cliff Cummings apr√®s avoir lu Donald Thomas, vous √©conomiserez tout cet argent. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Ces deux articles sont obligatoires - ils aiment demander partout dans l'interview:</font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Le passage de </font><font style="vertical-align: inherit;">domaine Horloge (la CDC) Conception et techniques de </font><font style="vertical-align: inherit;">v√©rification de SystemVerilog Solution: Utilisation de </font></font></a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">la simulation et de </font><font style="vertical-align: inherit;">synth√®se, techniques ¬ªpour le FIFO Conception asynchrone avec comparaisons Asynchronous pointeur</font></font></a> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Voici trois articles √† lire, il est souhaitable, en </font><font style="vertical-align: inherit;">particulier sur la suppression des √©tats asynchrones Reseta de transcodage de style et EFM¬´ cas de EFM (1'b1) // synopsys parallel_case ... state [STATE_N]: ... ‚Äù, qui a longtemps √©t√© utilis√© dans les puces √† haute vitesse, de retour dans Sun Microsystems, et continue d'√™tre utilis√© maintenant: </font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Techniques de conception de r√©initialisation asynchrone et synchrone - Techniques de </font></font></a> <br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">codage et de script de la </font></font></a> <font style="vertical-align: inherit;"><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;">deuxi√®me partie </font></a><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;">pour les conceptions FSM avec synth√®se -Optimized, Glitch-Free Outputs </font></a></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Synthesizable Finite State Machine Design Techniques Using the New SystemVerilog 3.0 Enhancements</font></font></a> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Et voici un article curieux o√π vous verrez le manque de pens√©e du verilogue, qui est rest√© depuis les ann√©es 1980. </font><font style="vertical-align: inherit;">Bien que maintenant, √† l'√®re de l'analyse de synchronisation statique, ce n'est pas si pertinent, mais les retards d'inertie et de transport sont parfois mentionn√©s dans la litt√©rature et le code, et vous devez savoir comment les mod√©liser: </font></font><br><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">M√©thodes correctes pour ajouter des retards aux mod√®les comportementaux Verilog</font></font></a> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> C'est moi avec Cliff Cummings:</font></font><br><br><img src="https://habrastorage.org/getpro/habr/post_images/c8b/2a3/f34/c8b2a3f34b423c695917e5ded854127e.jpg"></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr465969/">https://habr.com/ru/post/fr465969/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr465953/index.html">Bienvenue √† la journ√©e portes ouvertes de Wrike</a></li>
<li><a href="../fr465957/index.html">Security Week 36: Smartphone Vulnerability Lifetime</a></li>
<li><a href="../fr465959/index.html">Arbre g√©n√©alogique √† l'int√©rieur de git</a></li>
<li><a href="../fr465961/index.html">Apprenez le marketing Internet par vous-m√™me: plus de 50 cours gratuits</a></li>
<li><a href="../fr465963/index.html">Salaire Biographie en Allemagne 2019</a></li>
<li><a href="../fr465973/index.html">10 reportages vid√©o les plus populaires du 404fest 2018</a></li>
<li><a href="../fr465975/index.html">Guide SQL: comment mieux √©crire des requ√™tes (partie 2)</a></li>
<li><a href="../fr465977/index.html">Formation Cisco 200-125 CCNA v3.0. Jour 31. CDP, Syslog et NTP</a></li>
<li><a href="../fr465979/index.html">N'oubliez pas que tout ^ W est exactement ce dont vous avez besoin. Exp√©rience avec Anki. Partie 1 (introduction, avant-derni√®re)</a></li>
<li><a href="../fr465981/index.html">Mon exp√©rience d'administration IBM DB2 Express-C lorsqu'il est utilis√© avec 1C: Enterprise</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>