TimeQuest Timing Analyzer report for IRtransceiver
Thu Dec 17 10:56:42 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; IRtransceiver                                                      ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 286.12 MHz ; 286.12 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.495 ; -135.349      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -63.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                     ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.495 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.535      ;
; -2.495 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.535      ;
; -2.495 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.535      ;
; -2.495 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.535      ;
; -2.495 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.535      ;
; -2.462 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 3.502      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.384 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.420      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[6]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[4]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[3]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[2]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[1]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.360 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.398      ;
; -2.357 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.397      ;
; -2.357 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.397      ;
; -2.357 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.397      ;
; -2.357 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.397      ;
; -2.357 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.397      ;
; -2.338 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.377      ;
; -2.338 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.377      ;
; -2.338 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.377      ;
; -2.338 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.377      ;
; -2.338 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.377      ;
; -2.326 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[0]     ; clk          ; clk         ; 1.000        ; 0.003      ; 3.365      ;
; -2.326 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[1]     ; clk          ; clk         ; 1.000        ; 0.003      ; 3.365      ;
; -2.326 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[2]     ; clk          ; clk         ; 1.000        ; 0.003      ; 3.365      ;
; -2.326 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[3]     ; clk          ; clk         ; 1.000        ; 0.003      ; 3.365      ;
; -2.326 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[4]     ; clk          ; clk         ; 1.000        ; 0.003      ; 3.365      ;
; -2.324 ; baud_counter:inst4|p_count[8]  ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 3.364      ;
; -2.317 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.357      ;
; -2.317 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.357      ;
; -2.317 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.357      ;
; -2.317 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.357      ;
; -2.317 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.357      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[10]      ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[9]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[8]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[7]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[6]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[5]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[4]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[3]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[2]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[1]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.352      ;
; -2.313 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.353      ;
; -2.313 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.353      ;
; -2.313 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.353      ;
; -2.313 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.353      ;
; -2.313 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.353      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.306 ; baud_done:inst5|p_count[4]     ; baud_done:inst5|p_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.342      ;
; -2.305 ; baud_counter:inst4|p_count[0]  ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.003      ; 3.344      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.334      ;
; -2.293 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.333      ;
; -2.293 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.333      ;
; -2.293 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.333      ;
; -2.293 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.333      ;
; -2.293 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.333      ;
; -2.284 ; baud_counter:inst4|p_count[11] ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 3.324      ;
; -2.282 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.320      ;
; -2.282 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.320      ;
; -2.282 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.320      ;
; -2.282 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[6]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.320      ;
; -2.282 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.320      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; rxd_controller:inst6|p_state.S_1 ; rxd_controller:inst6|p_state.S_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rxd_controller:inst6|p_state.S_2 ; rxd_controller:inst6|p_state.S_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rxd_controller:inst6|p_state.S_4 ; rxd_controller:inst6|p_state.S_4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controller:inst|p_state.S_2      ; controller:inst|p_state.S_2      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; shift:inst2|pshift[11]           ; shift:inst2|pshift[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; baud_counter:inst4|p_count[11]   ; baud_counter:inst4|p_count[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; shift:inst2|pshift[5]            ; shift:inst2|pshift[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; rxd_controller:inst6|p_state.S_4 ; rxd_controller:inst6|p_state.S_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.537 ; counter:inst11|p_cnt[4]          ; counter:inst11|p_cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.699 ; shift:inst2|pshift[1]            ; shift:inst2|pshift[0]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.794 ; shift:inst2|pshift[3]            ; shift:inst2|pshift[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.797 ; shift:inst2|pshift[11]           ; shift:inst2|pshift[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.800 ; bit_counter:inst12|p_cnt[0]      ; bit_counter:inst12|p_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; shift:inst2|pshift[10]           ; shift:inst2|pshift[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; shift:inst2|pshift[7]            ; shift:inst2|pshift[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; baud_done:inst5|p_count[7]       ; baud_done:inst5|p_count[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; baud_counter:inst4|p_count[7]    ; baud_counter:inst4|p_count[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; baud_counter:inst4|p_count[5]    ; baud_counter:inst4|p_count[5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; baud_counter:inst4|p_count[9]    ; baud_counter:inst4|p_count[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; bit_counter:inst12|p_cnt[1]      ; bit_counter:inst12|p_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; counter:inst11|p_cnt[0]          ; counter:inst11|p_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; counter:inst11|p_cnt[2]          ; counter:inst11|p_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; baud_done:inst5|p_count[9]       ; baud_done:inst5|p_count[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; baud_counter:inst4|p_count[2]    ; baud_counter:inst4|p_count[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; shift:inst2|pshift[6]            ; shift:inst2|pshift[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; shift:inst2|pshift[8]            ; shift:inst2|pshift[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; bit_counter:inst12|p_cnt[2]      ; bit_counter:inst12|p_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.815 ; bit_counter:inst12|p_cnt[4]      ; bit_counter:inst12|p_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; baud_done:inst5|p_count[0]       ; baud_done:inst5|p_count[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.822 ; baud_done:inst5|p_count[5]       ; baud_done:inst5|p_count[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.830 ; bit_counter:inst12|p_cnt[3]      ; bit_counter:inst12|p_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.831 ; shift:inst2|pshift[9]            ; shift:inst2|pshift[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.834 ; shift:inst2|pshift[2]            ; shift:inst2|pshift[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.837 ; counter:inst11|p_cnt[1]          ; counter:inst11|p_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; counter:inst11|p_cnt[3]          ; counter:inst11|p_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; baud_counter:inst4|p_count[6]    ; baud_counter:inst4|p_count[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; baud_counter:inst4|p_count[8]    ; baud_counter:inst4|p_count[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; baud_counter:inst4|p_count[1]    ; baud_counter:inst4|p_count[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; rxd_controller:inst6|p_state.S_1 ; rxd_controller:inst6|p_state.S_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; baud_done:inst5|p_count[6]       ; baud_done:inst5|p_count[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.846 ; baud_done:inst5|p_count[4]       ; baud_done:inst5|p_count[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; baud_done:inst5|p_count[10]      ; baud_done:inst5|p_count[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; baud_counter:inst4|p_count[10]   ; baud_counter:inst4|p_count[10]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; baud_counter:inst4|p_count[3]    ; baud_counter:inst4|p_count[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; baud_counter:inst4|p_count[4]    ; baud_counter:inst4|p_count[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.850 ; baud_done:inst5|p_count[3]       ; baud_done:inst5|p_count[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.977 ; baud_done:inst5|p_count[1]       ; baud_done:inst5|p_count[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.981 ; baud_done:inst5|p_count[8]       ; baud_done:inst5|p_count[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 1.011 ; baud_done:inst5|p_count[2]       ; baud_done:inst5|p_count[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.014 ; baud_done:inst5|p_count[11]      ; baud_done:inst5|p_count[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.280      ;
; 1.036 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[1]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.304      ;
; 1.037 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[9]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.305      ;
; 1.038 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[6]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.306      ;
; 1.039 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[7]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.307      ;
; 1.043 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[2]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.311      ;
; 1.043 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[5]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.311      ;
; 1.045 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[3]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.313      ;
; 1.046 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[8]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.314      ;
; 1.123 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.388      ;
; 1.124 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.389      ;
; 1.125 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[7]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.390      ;
; 1.125 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[5]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.390      ;
; 1.130 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[8]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.395      ;
; 1.131 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[9]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.396      ;
; 1.131 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.396      ;
; 1.132 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[6]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.397      ;
; 1.133 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[4]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.398      ;
; 1.183 ; bit_counter:inst12|p_cnt[0]      ; bit_counter:inst12|p_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.449      ;
; 1.184 ; baud_counter:inst4|p_count[7]    ; baud_counter:inst4|p_count[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.184 ; baud_done:inst5|p_count[7]       ; baud_done:inst5|p_count[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; baud_counter:inst4|p_count[9]    ; baud_counter:inst4|p_count[10]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.186 ; bit_counter:inst12|p_cnt[1]      ; bit_counter:inst12|p_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.188 ; counter:inst11|p_cnt[0]          ; counter:inst11|p_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; counter:inst11|p_cnt[2]          ; counter:inst11|p_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; baud_done:inst5|p_count[9]       ; baud_done:inst5|p_count[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.193 ; baud_counter:inst4|p_count[2]    ; baud_counter:inst4|p_count[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; bit_counter:inst12|p_cnt[2]      ; bit_counter:inst12|p_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.201 ; baud_done:inst5|p_count[0]       ; baud_done:inst5|p_count[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.206 ; rxd_controller:inst6|p_state.S_3 ; rxd_controller:inst6|p_state.S_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.216 ; bit_counter:inst12|p_cnt[3]      ; bit_counter:inst12|p_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.223 ; counter:inst11|p_cnt[1]          ; counter:inst11|p_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; counter:inst11|p_cnt[3]          ; counter:inst11|p_cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; baud_counter:inst4|p_count[6]    ; baud_counter:inst4|p_count[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; baud_counter:inst4|p_count[8]    ; baud_counter:inst4|p_count[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; baud_counter:inst4|p_count[1]    ; baud_counter:inst4|p_count[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.226 ; baud_done:inst5|p_count[6]       ; baud_done:inst5|p_count[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.229 ; counter:inst11|p_cnt[0]          ; rxd_shift:inst15|pshift[9]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.494      ;
; 1.229 ; counter:inst11|p_cnt[0]          ; rxd_shift:inst15|pshift[4]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.494      ;
; 1.230 ; counter:inst11|p_cnt[0]          ; rxd_shift:inst15|pshift[6]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.495      ;
; 1.232 ; baud_counter:inst4|p_count[10]   ; baud_counter:inst4|p_count[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; baud_done:inst5|p_count[4]       ; baud_done:inst5|p_count[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; baud_done:inst5|p_count[10]      ; baud_done:inst5|p_count[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; counter:inst11|p_cnt[0]          ; rxd_shift:inst15|pshift[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.497      ;
; 1.232 ; rxd_controller:inst6|p_state.S_2 ; rxd_controller:inst6|p_state.S_3 ; clk          ; clk         ; 0.000        ; -0.003     ; 1.495      ;
; 1.233 ; baud_counter:inst4|p_count[4]    ; baud_counter:inst4|p_count[5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; baud_counter:inst4|p_count[3]    ; baud_counter:inst4|p_count[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; counter:inst11|p_cnt[0]          ; rxd_shift:inst15|pshift[8]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.498      ;
; 1.235 ; counter:inst11|p_cnt[0]          ; rxd_shift:inst15|pshift[7]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.500      ;
; 1.236 ; baud_done:inst5|p_count[3]       ; baud_done:inst5|p_count[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.237 ; counter:inst11|p_cnt[0]          ; rxd_shift:inst15|pshift[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.502      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controller:inst|p_state.S_1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controller:inst|p_state.S_1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controller:inst|p_state.S_2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controller:inst|p_state.S_2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[9]       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IRDA_RXD  ; clk        ; 7.598 ; 7.598 ; Rise       ; clk             ;
; Input[*]  ; clk        ; 1.751 ; 1.751 ; Rise       ; clk             ;
;  Input[0] ; clk        ; 0.997 ; 0.997 ; Rise       ; clk             ;
;  Input[1] ; clk        ; 1.697 ; 1.697 ; Rise       ; clk             ;
;  Input[2] ; clk        ; 1.751 ; 1.751 ; Rise       ; clk             ;
;  Input[3] ; clk        ; 1.510 ; 1.510 ; Rise       ; clk             ;
;  Input[4] ; clk        ; 1.264 ; 1.264 ; Rise       ; clk             ;
;  Input[5] ; clk        ; 0.181 ; 0.181 ; Rise       ; clk             ;
;  Input[6] ; clk        ; 0.769 ; 0.769 ; Rise       ; clk             ;
;  Input[7] ; clk        ; 0.520 ; 0.520 ; Rise       ; clk             ;
; reset     ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
; send      ; clk        ; 6.971 ; 6.971 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IRDA_RXD  ; clk        ; -5.443 ; -5.443 ; Rise       ; clk             ;
; Input[*]  ; clk        ; 0.278  ; 0.278  ; Rise       ; clk             ;
;  Input[0] ; clk        ; -0.668 ; -0.668 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -1.058 ; -1.058 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -1.114 ; -1.114 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -1.049 ; -1.049 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -0.676 ; -0.676 ; Rise       ; clk             ;
;  Input[5] ; clk        ; 0.278  ; 0.278  ; Rise       ; clk             ;
;  Input[6] ; clk        ; 0.139  ; 0.139  ; Rise       ; clk             ;
;  Input[7] ; clk        ; 0.245  ; 0.245  ; Rise       ; clk             ;
; reset     ; clk        ; -4.606 ; -4.606 ; Rise       ; clk             ;
; send      ; clk        ; -4.909 ; -4.909 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IRDA_TXD      ; clk        ; 13.119 ; 13.119 ; Rise       ; clk             ;
; IR_pulse      ; clk        ; 9.618  ; 9.618  ; Rise       ; clk             ;
; baud_done     ; clk        ; 8.760  ; 8.760  ; Rise       ; clk             ;
; delay         ; clk        ; 8.511  ; 8.511  ; Rise       ; clk             ;
; done_pulse    ; clk        ; 8.135  ; 8.135  ; Rise       ; clk             ;
; framing_error ; clk        ; 9.896  ; 9.896  ; Rise       ; clk             ;
; output[*]     ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  output[0]    ; clk        ; 7.143  ; 7.143  ; Rise       ; clk             ;
;  output[1]    ; clk        ; 7.159  ; 7.159  ; Rise       ; clk             ;
;  output[2]    ; clk        ; 7.187  ; 7.187  ; Rise       ; clk             ;
;  output[3]    ; clk        ; 7.150  ; 7.150  ; Rise       ; clk             ;
;  output[4]    ; clk        ; 7.530  ; 7.530  ; Rise       ; clk             ;
;  output[5]    ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  output[6]    ; clk        ; 7.627  ; 7.627  ; Rise       ; clk             ;
;  output[7]    ; clk        ; 7.556  ; 7.556  ; Rise       ; clk             ;
;  output[8]    ; clk        ; 6.962  ; 6.962  ; Rise       ; clk             ;
;  output[9]    ; clk        ; 6.958  ; 6.958  ; Rise       ; clk             ;
; parity_error  ; clk        ; 11.141 ; 11.141 ; Rise       ; clk             ;
; segL[*]       ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  segL[0]      ; clk        ; 8.952  ; 8.952  ; Rise       ; clk             ;
;  segL[1]      ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
;  segL[2]      ; clk        ; 8.922  ; 8.922  ; Rise       ; clk             ;
;  segL[3]      ; clk        ; 8.935  ; 8.935  ; Rise       ; clk             ;
;  segL[4]      ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  segL[5]      ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  segL[6]      ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
; segR[*]       ; clk        ; 9.232  ; 9.232  ; Rise       ; clk             ;
;  segR[0]      ; clk        ; 9.232  ; 9.232  ; Rise       ; clk             ;
;  segR[1]      ; clk        ; 8.992  ; 8.992  ; Rise       ; clk             ;
;  segR[2]      ; clk        ; 8.977  ; 8.977  ; Rise       ; clk             ;
;  segR[3]      ; clk        ; 8.493  ; 8.493  ; Rise       ; clk             ;
;  segR[4]      ; clk        ; 8.626  ; 8.626  ; Rise       ; clk             ;
;  segR[5]      ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  segR[6]      ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IRDA_TXD      ; clk        ; 10.874 ; 10.874 ; Rise       ; clk             ;
; IR_pulse      ; clk        ; 7.372  ; 7.372  ; Rise       ; clk             ;
; baud_done     ; clk        ; 8.046  ; 8.046  ; Rise       ; clk             ;
; delay         ; clk        ; 7.774  ; 7.774  ; Rise       ; clk             ;
; done_pulse    ; clk        ; 7.581  ; 7.581  ; Rise       ; clk             ;
; framing_error ; clk        ; 9.792  ; 9.792  ; Rise       ; clk             ;
; output[*]     ; clk        ; 6.958  ; 6.958  ; Rise       ; clk             ;
;  output[0]    ; clk        ; 7.143  ; 7.143  ; Rise       ; clk             ;
;  output[1]    ; clk        ; 7.159  ; 7.159  ; Rise       ; clk             ;
;  output[2]    ; clk        ; 7.187  ; 7.187  ; Rise       ; clk             ;
;  output[3]    ; clk        ; 7.150  ; 7.150  ; Rise       ; clk             ;
;  output[4]    ; clk        ; 7.530  ; 7.530  ; Rise       ; clk             ;
;  output[5]    ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  output[6]    ; clk        ; 7.627  ; 7.627  ; Rise       ; clk             ;
;  output[7]    ; clk        ; 7.556  ; 7.556  ; Rise       ; clk             ;
;  output[8]    ; clk        ; 6.962  ; 6.962  ; Rise       ; clk             ;
;  output[9]    ; clk        ; 6.958  ; 6.958  ; Rise       ; clk             ;
; parity_error  ; clk        ; 9.374  ; 9.374  ; Rise       ; clk             ;
; segL[*]       ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
;  segL[0]      ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  segL[1]      ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  segL[2]      ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
;  segL[3]      ; clk        ; 7.998  ; 7.998  ; Rise       ; clk             ;
;  segL[4]      ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
;  segL[5]      ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  segL[6]      ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
; segR[*]       ; clk        ; 7.696  ; 7.696  ; Rise       ; clk             ;
;  segR[0]      ; clk        ; 8.922  ; 8.922  ; Rise       ; clk             ;
;  segR[1]      ; clk        ; 8.701  ; 8.701  ; Rise       ; clk             ;
;  segR[2]      ; clk        ; 8.699  ; 8.699  ; Rise       ; clk             ;
;  segR[3]      ; clk        ; 8.182  ; 8.182  ; Rise       ; clk             ;
;  segR[4]      ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  segR[5]      ; clk        ; 7.696  ; 7.696  ; Rise       ; clk             ;
;  segR[6]      ; clk        ; 7.896  ; 7.896  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Input[0]   ; parity[2]   ; 4.289 ;       ;       ; 4.289 ;
; Input[0]   ; parity[10]  ; 7.366 ; 7.366 ; 7.366 ; 7.366 ;
; Input[1]   ; parity[3]   ; 4.865 ;       ;       ; 4.865 ;
; Input[1]   ; parity[10]  ; 8.066 ; 8.066 ; 8.066 ; 8.066 ;
; Input[2]   ; parity[4]   ; 4.876 ;       ;       ; 4.876 ;
; Input[2]   ; parity[10]  ; 8.120 ; 8.120 ; 8.120 ; 8.120 ;
; Input[3]   ; parity[5]   ; 4.761 ;       ;       ; 4.761 ;
; Input[3]   ; parity[10]  ; 7.879 ; 7.879 ; 7.879 ; 7.879 ;
; Input[4]   ; parity[6]   ; 4.792 ;       ;       ; 4.792 ;
; Input[4]   ; parity[10]  ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; Input[5]   ; parity[7]   ; 4.842 ;       ;       ; 4.842 ;
; Input[5]   ; parity[10]  ; 6.279 ; 6.279 ; 6.279 ; 6.279 ;
; Input[6]   ; parity[8]   ; 4.958 ;       ;       ; 4.958 ;
; Input[6]   ; parity[10]  ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; Input[7]   ; parity[9]   ; 4.854 ;       ;       ; 4.854 ;
; Input[7]   ; parity[10]  ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Input[0]   ; parity[2]   ; 4.289 ;       ;       ; 4.289 ;
; Input[0]   ; parity[10]  ; 7.366 ; 7.366 ; 7.366 ; 7.366 ;
; Input[1]   ; parity[3]   ; 4.865 ;       ;       ; 4.865 ;
; Input[1]   ; parity[10]  ; 8.066 ; 8.066 ; 8.066 ; 8.066 ;
; Input[2]   ; parity[4]   ; 4.876 ;       ;       ; 4.876 ;
; Input[2]   ; parity[10]  ; 8.120 ; 8.120 ; 8.120 ; 8.120 ;
; Input[3]   ; parity[5]   ; 4.761 ;       ;       ; 4.761 ;
; Input[3]   ; parity[10]  ; 7.879 ; 7.879 ; 7.879 ; 7.879 ;
; Input[4]   ; parity[6]   ; 4.792 ;       ;       ; 4.792 ;
; Input[4]   ; parity[10]  ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; Input[5]   ; parity[7]   ; 4.842 ;       ;       ; 4.842 ;
; Input[5]   ; parity[10]  ; 6.279 ; 6.279 ; 6.279 ; 6.279 ;
; Input[6]   ; parity[8]   ; 4.958 ;       ;       ; 4.958 ;
; Input[6]   ; parity[10]  ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; Input[7]   ; parity[9]   ; 4.854 ;       ;       ; 4.854 ;
; Input[7]   ; parity[10]  ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.616 ; -30.280       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -63.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                     ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.616 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; baud_counter:inst4|p_count[6]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.652      ;
; -0.605 ; baud_counter:inst4|p_count[6]  ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 1.641      ;
; -0.580 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.616      ;
; -0.580 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.616      ;
; -0.580 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.616      ;
; -0.580 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.616      ;
; -0.580 ; baud_counter:inst4|p_count[11] ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.616      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.577 ; baud_done:inst5|p_count[9]     ; rxd_shift:inst15|pshift[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.610      ;
; -0.569 ; baud_counter:inst4|p_count[11] ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 1.605      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.564 ; baud_done:inst5|p_count[11]    ; rxd_shift:inst15|pshift[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.597      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; baud_done:inst5|p_count[9]     ; baud_done:inst5|p_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.594      ;
; -0.558 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.594      ;
; -0.558 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.594      ;
; -0.558 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.594      ;
; -0.558 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.594      ;
; -0.558 ; baud_counter:inst4|p_count[8]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.594      ;
; -0.556 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.592      ;
; -0.556 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.592      ;
; -0.556 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.592      ;
; -0.556 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.592      ;
; -0.556 ; baud_counter:inst4|p_count[3]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.592      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.553 ; baud_done:inst5|p_count[4]     ; rxd_shift:inst15|pshift[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.586      ;
; -0.551 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.587      ;
; -0.551 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.587      ;
; -0.551 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.587      ;
; -0.551 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.587      ;
; -0.551 ; baud_counter:inst4|p_count[10] ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.587      ;
; -0.550 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[0]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.584      ;
; -0.550 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[1]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.584      ;
; -0.550 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[2]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.584      ;
; -0.550 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[3]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.584      ;
; -0.550 ; baud_done:inst5|p_count[9]     ; counter:inst11|p_cnt[4]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.584      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.549 ; baud_done:inst5|p_count[11]    ; baud_done:inst5|p_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.547 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.581      ;
; -0.547 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.581      ;
; -0.547 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.581      ;
; -0.547 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.581      ;
; -0.547 ; baud_counter:inst4|p_count[0]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.581      ;
; -0.547 ; baud_counter:inst4|p_count[8]  ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 1.583      ;
; -0.545 ; baud_counter:inst4|p_count[3]  ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 1.581      ;
; -0.540 ; baud_counter:inst4|p_count[10] ; shift:inst2|pshift[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 1.576      ;
; -0.539 ; baud_counter:inst4|p_count[2]  ; bit_counter:inst12|p_cnt[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.575      ;
; -0.539 ; baud_counter:inst4|p_count[2]  ; bit_counter:inst12|p_cnt[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.575      ;
; -0.539 ; baud_counter:inst4|p_count[2]  ; bit_counter:inst12|p_cnt[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.575      ;
; -0.539 ; baud_counter:inst4|p_count[2]  ; bit_counter:inst12|p_cnt[4] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.575      ;
; -0.539 ; baud_counter:inst4|p_count[2]  ; bit_counter:inst12|p_cnt[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.575      ;
; -0.539 ; baud_done:inst5|p_count[2]     ; rxd_shift:inst15|pshift[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.572      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rxd_controller:inst6|p_state.S_1 ; rxd_controller:inst6|p_state.S_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rxd_controller:inst6|p_state.S_2 ; rxd_controller:inst6|p_state.S_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rxd_controller:inst6|p_state.S_4 ; rxd_controller:inst6|p_state.S_4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controller:inst|p_state.S_2      ; controller:inst|p_state.S_2      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; shift:inst2|pshift[11]           ; shift:inst2|pshift[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; baud_counter:inst4|p_count[11]   ; baud_counter:inst4|p_count[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; rxd_controller:inst6|p_state.S_4 ; rxd_controller:inst6|p_state.S_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; shift:inst2|pshift[5]            ; shift:inst2|pshift[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.245 ; counter:inst11|p_cnt[4]          ; counter:inst11|p_cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.319 ; shift:inst2|pshift[1]            ; shift:inst2|pshift[0]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.472      ;
; 0.358 ; baud_counter:inst4|p_count[5]    ; baud_counter:inst4|p_count[5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; baud_counter:inst4|p_count[7]    ; baud_counter:inst4|p_count[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; baud_counter:inst4|p_count[9]    ; baud_counter:inst4|p_count[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; shift:inst2|pshift[11]           ; shift:inst2|pshift[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; bit_counter:inst12|p_cnt[0]      ; bit_counter:inst12|p_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; baud_done:inst5|p_count[7]       ; baud_done:inst5|p_count[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; baud_done:inst5|p_count[9]       ; baud_done:inst5|p_count[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; bit_counter:inst12|p_cnt[1]      ; bit_counter:inst12|p_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; baud_counter:inst4|p_count[2]    ; baud_counter:inst4|p_count[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; shift:inst2|pshift[3]            ; shift:inst2|pshift[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; counter:inst11|p_cnt[0]          ; counter:inst11|p_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; counter:inst11|p_cnt[2]          ; counter:inst11|p_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; shift:inst2|pshift[10]           ; shift:inst2|pshift[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; shift:inst2|pshift[7]            ; shift:inst2|pshift[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; bit_counter:inst12|p_cnt[2]      ; bit_counter:inst12|p_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; bit_counter:inst12|p_cnt[3]      ; bit_counter:inst12|p_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; bit_counter:inst12|p_cnt[4]      ; bit_counter:inst12|p_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; baud_done:inst5|p_count[0]       ; baud_done:inst5|p_count[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; baud_done:inst5|p_count[5]       ; baud_done:inst5|p_count[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; baud_counter:inst4|p_count[6]    ; baud_counter:inst4|p_count[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; baud_counter:inst4|p_count[8]    ; baud_counter:inst4|p_count[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; baud_counter:inst4|p_count[1]    ; baud_counter:inst4|p_count[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; shift:inst2|pshift[6]            ; shift:inst2|pshift[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; counter:inst11|p_cnt[1]          ; counter:inst11|p_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; shift:inst2|pshift[8]            ; shift:inst2|pshift[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; rxd_controller:inst6|p_state.S_1 ; rxd_controller:inst6|p_state.S_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; counter:inst11|p_cnt[3]          ; counter:inst11|p_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; baud_done:inst5|p_count[6]       ; baud_done:inst5|p_count[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; baud_counter:inst4|p_count[3]    ; baud_counter:inst4|p_count[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; baud_counter:inst4|p_count[4]    ; baud_counter:inst4|p_count[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; baud_counter:inst4|p_count[10]   ; baud_counter:inst4|p_count[10]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; baud_done:inst5|p_count[10]      ; baud_done:inst5|p_count[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; baud_done:inst5|p_count[4]       ; baud_done:inst5|p_count[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; shift:inst2|pshift[9]            ; shift:inst2|pshift[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; shift:inst2|pshift[2]            ; shift:inst2|pshift[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; baud_done:inst5|p_count[3]       ; baud_done:inst5|p_count[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.437 ; baud_done:inst5|p_count[1]       ; baud_done:inst5|p_count[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; baud_done:inst5|p_count[8]       ; baud_done:inst5|p_count[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.448 ; baud_done:inst5|p_count[2]       ; baud_done:inst5|p_count[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; baud_done:inst5|p_count[11]      ; baud_done:inst5|p_count[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.481 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[9]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.634      ;
; 0.481 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[6]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.634      ;
; 0.483 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[1]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.636      ;
; 0.486 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[7]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.639      ;
; 0.487 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[5]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.640      ;
; 0.489 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[3]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.642      ;
; 0.489 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[2]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.642      ;
; 0.489 ; controller:inst|p_state.S_1      ; shift:inst2|pshift[8]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.642      ;
; 0.496 ; baud_counter:inst4|p_count[7]    ; baud_counter:inst4|p_count[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; baud_counter:inst4|p_count[9]    ; baud_counter:inst4|p_count[10]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; bit_counter:inst12|p_cnt[0]      ; bit_counter:inst12|p_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; bit_counter:inst12|p_cnt[1]      ; bit_counter:inst12|p_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; baud_done:inst5|p_count[9]       ; baud_done:inst5|p_count[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; baud_done:inst5|p_count[7]       ; baud_done:inst5|p_count[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; baud_counter:inst4|p_count[2]    ; baud_counter:inst4|p_count[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; counter:inst11|p_cnt[0]          ; counter:inst11|p_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; counter:inst11|p_cnt[2]          ; counter:inst11|p_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.505 ; bit_counter:inst12|p_cnt[2]      ; bit_counter:inst12|p_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; bit_counter:inst12|p_cnt[3]      ; bit_counter:inst12|p_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; baud_done:inst5|p_count[0]       ; baud_done:inst5|p_count[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; baud_counter:inst4|p_count[6]    ; baud_counter:inst4|p_count[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; baud_counter:inst4|p_count[8]    ; baud_counter:inst4|p_count[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; baud_counter:inst4|p_count[1]    ; baud_counter:inst4|p_count[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.664      ;
; 0.513 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.664      ;
; 0.513 ; counter:inst11|p_cnt[1]          ; counter:inst11|p_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[5]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.665      ;
; 0.514 ; counter:inst11|p_cnt[3]          ; counter:inst11|p_cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; baud_counter:inst4|p_count[10]   ; baud_counter:inst4|p_count[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; baud_counter:inst4|p_count[4]    ; baud_counter:inst4|p_count[5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; baud_done:inst5|p_count[6]       ; baud_done:inst5|p_count[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; baud_counter:inst4|p_count[3]    ; baud_counter:inst4|p_count[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; baud_done:inst5|p_count[10]      ; baud_done:inst5|p_count[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[8]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.668      ;
; 0.517 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[7]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.668      ;
; 0.518 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.669      ;
; 0.518 ; baud_done:inst5|p_count[4]       ; baud_done:inst5|p_count[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[4]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.670      ;
; 0.520 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[9]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.671      ;
; 0.520 ; counter:inst11|p_cnt[4]          ; rxd_shift:inst15|pshift[6]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.671      ;
; 0.520 ; baud_done:inst5|p_count[3]       ; baud_done:inst5|p_count[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.531 ; baud_counter:inst4|p_count[7]    ; baud_counter:inst4|p_count[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; baud_counter:inst4|p_count[9]    ; baud_counter:inst4|p_count[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; bit_counter:inst12|p_cnt[0]      ; bit_counter:inst12|p_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; baud_done:inst5|p_count[7]       ; baud_done:inst5|p_count[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; bit_counter:inst12|p_cnt[1]      ; bit_counter:inst12|p_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; baud_done:inst5|p_count[9]       ; baud_done:inst5|p_count[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; baud_counter:inst4|p_count[2]    ; baud_counter:inst4|p_count[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; rxd_controller:inst6|p_state.S_3 ; rxd_controller:inst6|p_state.S_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; counter:inst11|p_cnt[0]          ; counter:inst11|p_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_counter:inst4|p_count[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_counter:inst4|p_count[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; baud_done:inst5|p_count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; baud_done:inst5|p_count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bit_counter:inst12|p_cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bit_counter:inst12|p_cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controller:inst|p_state.S_1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controller:inst|p_state.S_1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controller:inst|p_state.S_2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controller:inst|p_state.S_2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter:inst11|p_cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter:inst11|p_cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_controller:inst6|p_state.S_4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_shift:inst15|pshift[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; rxd_shift:inst15|pshift[9]       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IRDA_RXD  ; clk        ; 4.026  ; 4.026  ; Rise       ; clk             ;
; Input[*]  ; clk        ; 0.614  ; 0.614  ; Rise       ; clk             ;
;  Input[0] ; clk        ; 0.232  ; 0.232  ; Rise       ; clk             ;
;  Input[1] ; clk        ; 0.584  ; 0.584  ; Rise       ; clk             ;
;  Input[2] ; clk        ; 0.614  ; 0.614  ; Rise       ; clk             ;
;  Input[3] ; clk        ; 0.477  ; 0.477  ; Rise       ; clk             ;
;  Input[4] ; clk        ; 0.334  ; 0.334  ; Rise       ; clk             ;
;  Input[5] ; clk        ; -0.288 ; -0.288 ; Rise       ; clk             ;
;  Input[6] ; clk        ; -0.004 ; -0.004 ; Rise       ; clk             ;
;  Input[7] ; clk        ; -0.133 ; -0.133 ; Rise       ; clk             ;
; reset     ; clk        ; 3.206  ; 3.206  ; Rise       ; clk             ;
; send      ; clk        ; 3.654  ; 3.654  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IRDA_RXD  ; clk        ; -2.991 ; -2.991 ; Rise       ; clk             ;
; Input[*]  ; clk        ; 0.497  ; 0.497  ; Rise       ; clk             ;
;  Input[0] ; clk        ; -0.073 ; -0.073 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -0.298 ; -0.298 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -0.324 ; -0.324 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -0.268 ; -0.268 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -0.079 ; -0.079 ; Rise       ; clk             ;
;  Input[5] ; clk        ; 0.497  ; 0.497  ; Rise       ; clk             ;
;  Input[6] ; clk        ; 0.410  ; 0.410  ; Rise       ; clk             ;
;  Input[7] ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
; reset     ; clk        ; -2.501 ; -2.501 ; Rise       ; clk             ;
; send      ; clk        ; -2.666 ; -2.666 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IRDA_TXD      ; clk        ; 6.761 ; 6.761 ; Rise       ; clk             ;
; IR_pulse      ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
; baud_done     ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
; delay         ; clk        ; 4.589 ; 4.589 ; Rise       ; clk             ;
; done_pulse    ; clk        ; 4.391 ; 4.391 ; Rise       ; clk             ;
; framing_error ; clk        ; 5.406 ; 5.406 ; Rise       ; clk             ;
; output[*]     ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  output[0]    ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  output[1]    ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  output[2]    ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  output[3]    ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  output[4]    ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  output[5]    ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  output[6]    ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  output[7]    ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  output[8]    ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  output[9]    ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
; parity_error  ; clk        ; 5.942 ; 5.942 ; Rise       ; clk             ;
; segL[*]       ; clk        ; 5.012 ; 5.012 ; Rise       ; clk             ;
;  segL[0]      ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  segL[1]      ; clk        ; 4.889 ; 4.889 ; Rise       ; clk             ;
;  segL[2]      ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  segL[3]      ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  segL[4]      ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  segL[5]      ; clk        ; 5.012 ; 5.012 ; Rise       ; clk             ;
;  segL[6]      ; clk        ; 4.958 ; 4.958 ; Rise       ; clk             ;
; segR[*]       ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
;  segR[0]      ; clk        ; 4.927 ; 4.927 ; Rise       ; clk             ;
;  segR[1]      ; clk        ; 4.799 ; 4.799 ; Rise       ; clk             ;
;  segR[2]      ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  segR[3]      ; clk        ; 4.546 ; 4.546 ; Rise       ; clk             ;
;  segR[4]      ; clk        ; 4.639 ; 4.639 ; Rise       ; clk             ;
;  segR[5]      ; clk        ; 4.325 ; 4.325 ; Rise       ; clk             ;
;  segR[6]      ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IRDA_TXD      ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
; IR_pulse      ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
; baud_done     ; clk        ; 4.375 ; 4.375 ; Rise       ; clk             ;
; delay         ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
; done_pulse    ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
; framing_error ; clk        ; 5.369 ; 5.369 ; Rise       ; clk             ;
; output[*]     ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  output[0]    ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  output[1]    ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  output[2]    ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  output[3]    ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  output[4]    ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  output[5]    ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  output[6]    ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  output[7]    ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  output[8]    ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  output[9]    ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
; parity_error  ; clk        ; 5.173 ; 5.173 ; Rise       ; clk             ;
; segL[*]       ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  segL[0]      ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  segL[1]      ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  segL[2]      ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  segL[3]      ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  segL[4]      ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  segL[5]      ; clk        ; 4.482 ; 4.482 ; Rise       ; clk             ;
;  segL[6]      ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
; segR[*]       ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  segR[0]      ; clk        ; 4.792 ; 4.792 ; Rise       ; clk             ;
;  segR[1]      ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  segR[2]      ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  segR[3]      ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  segR[4]      ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  segR[5]      ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  segR[6]      ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Input[0]   ; parity[2]   ; 2.310 ;       ;       ; 2.310 ;
; Input[0]   ; parity[10]  ; 3.840 ; 3.840 ; 3.840 ; 3.840 ;
; Input[1]   ; parity[3]   ; 2.621 ;       ;       ; 2.621 ;
; Input[1]   ; parity[10]  ; 4.192 ; 4.192 ; 4.192 ; 4.192 ;
; Input[2]   ; parity[4]   ; 2.630 ;       ;       ; 2.630 ;
; Input[2]   ; parity[10]  ; 4.222 ; 4.222 ; 4.222 ; 4.222 ;
; Input[3]   ; parity[5]   ; 2.537 ;       ;       ; 2.537 ;
; Input[3]   ; parity[10]  ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; Input[4]   ; parity[6]   ; 2.566 ;       ;       ; 2.566 ;
; Input[4]   ; parity[10]  ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; Input[5]   ; parity[7]   ; 2.600 ;       ;       ; 2.600 ;
; Input[5]   ; parity[10]  ; 3.215 ; 3.215 ; 3.215 ; 3.215 ;
; Input[6]   ; parity[8]   ; 2.675 ;       ;       ; 2.675 ;
; Input[6]   ; parity[10]  ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; Input[7]   ; parity[9]   ; 2.610 ;       ;       ; 2.610 ;
; Input[7]   ; parity[10]  ; 3.370 ; 3.370 ; 3.370 ; 3.370 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Input[0]   ; parity[2]   ; 2.310 ;       ;       ; 2.310 ;
; Input[0]   ; parity[10]  ; 3.840 ; 3.840 ; 3.840 ; 3.840 ;
; Input[1]   ; parity[3]   ; 2.621 ;       ;       ; 2.621 ;
; Input[1]   ; parity[10]  ; 4.192 ; 4.192 ; 4.192 ; 4.192 ;
; Input[2]   ; parity[4]   ; 2.630 ;       ;       ; 2.630 ;
; Input[2]   ; parity[10]  ; 4.222 ; 4.222 ; 4.222 ; 4.222 ;
; Input[3]   ; parity[5]   ; 2.537 ;       ;       ; 2.537 ;
; Input[3]   ; parity[10]  ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; Input[4]   ; parity[6]   ; 2.566 ;       ;       ; 2.566 ;
; Input[4]   ; parity[10]  ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; Input[5]   ; parity[7]   ; 2.600 ;       ;       ; 2.600 ;
; Input[5]   ; parity[10]  ; 3.215 ; 3.215 ; 3.215 ; 3.215 ;
; Input[6]   ; parity[8]   ; 2.675 ;       ;       ; 2.675 ;
; Input[6]   ; parity[10]  ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; Input[7]   ; parity[9]   ; 2.610 ;       ;       ; 2.610 ;
; Input[7]   ; parity[10]  ; 3.370 ; 3.370 ; 3.370 ; 3.370 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.495   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -2.495   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -135.349 ; 0.0   ; 0.0      ; 0.0     ; -63.38              ;
;  clk             ; -135.349 ; 0.000 ; N/A      ; N/A     ; -63.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IRDA_RXD  ; clk        ; 7.598 ; 7.598 ; Rise       ; clk             ;
; Input[*]  ; clk        ; 1.751 ; 1.751 ; Rise       ; clk             ;
;  Input[0] ; clk        ; 0.997 ; 0.997 ; Rise       ; clk             ;
;  Input[1] ; clk        ; 1.697 ; 1.697 ; Rise       ; clk             ;
;  Input[2] ; clk        ; 1.751 ; 1.751 ; Rise       ; clk             ;
;  Input[3] ; clk        ; 1.510 ; 1.510 ; Rise       ; clk             ;
;  Input[4] ; clk        ; 1.264 ; 1.264 ; Rise       ; clk             ;
;  Input[5] ; clk        ; 0.181 ; 0.181 ; Rise       ; clk             ;
;  Input[6] ; clk        ; 0.769 ; 0.769 ; Rise       ; clk             ;
;  Input[7] ; clk        ; 0.520 ; 0.520 ; Rise       ; clk             ;
; reset     ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
; send      ; clk        ; 6.971 ; 6.971 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IRDA_RXD  ; clk        ; -2.991 ; -2.991 ; Rise       ; clk             ;
; Input[*]  ; clk        ; 0.497  ; 0.497  ; Rise       ; clk             ;
;  Input[0] ; clk        ; -0.073 ; -0.073 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -0.298 ; -0.298 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -0.324 ; -0.324 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -0.268 ; -0.268 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -0.079 ; -0.079 ; Rise       ; clk             ;
;  Input[5] ; clk        ; 0.497  ; 0.497  ; Rise       ; clk             ;
;  Input[6] ; clk        ; 0.410  ; 0.410  ; Rise       ; clk             ;
;  Input[7] ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
; reset     ; clk        ; -2.501 ; -2.501 ; Rise       ; clk             ;
; send      ; clk        ; -2.666 ; -2.666 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; IRDA_TXD      ; clk        ; 13.119 ; 13.119 ; Rise       ; clk             ;
; IR_pulse      ; clk        ; 9.618  ; 9.618  ; Rise       ; clk             ;
; baud_done     ; clk        ; 8.760  ; 8.760  ; Rise       ; clk             ;
; delay         ; clk        ; 8.511  ; 8.511  ; Rise       ; clk             ;
; done_pulse    ; clk        ; 8.135  ; 8.135  ; Rise       ; clk             ;
; framing_error ; clk        ; 9.896  ; 9.896  ; Rise       ; clk             ;
; output[*]     ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  output[0]    ; clk        ; 7.143  ; 7.143  ; Rise       ; clk             ;
;  output[1]    ; clk        ; 7.159  ; 7.159  ; Rise       ; clk             ;
;  output[2]    ; clk        ; 7.187  ; 7.187  ; Rise       ; clk             ;
;  output[3]    ; clk        ; 7.150  ; 7.150  ; Rise       ; clk             ;
;  output[4]    ; clk        ; 7.530  ; 7.530  ; Rise       ; clk             ;
;  output[5]    ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  output[6]    ; clk        ; 7.627  ; 7.627  ; Rise       ; clk             ;
;  output[7]    ; clk        ; 7.556  ; 7.556  ; Rise       ; clk             ;
;  output[8]    ; clk        ; 6.962  ; 6.962  ; Rise       ; clk             ;
;  output[9]    ; clk        ; 6.958  ; 6.958  ; Rise       ; clk             ;
; parity_error  ; clk        ; 11.141 ; 11.141 ; Rise       ; clk             ;
; segL[*]       ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  segL[0]      ; clk        ; 8.952  ; 8.952  ; Rise       ; clk             ;
;  segL[1]      ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
;  segL[2]      ; clk        ; 8.922  ; 8.922  ; Rise       ; clk             ;
;  segL[3]      ; clk        ; 8.935  ; 8.935  ; Rise       ; clk             ;
;  segL[4]      ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  segL[5]      ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  segL[6]      ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
; segR[*]       ; clk        ; 9.232  ; 9.232  ; Rise       ; clk             ;
;  segR[0]      ; clk        ; 9.232  ; 9.232  ; Rise       ; clk             ;
;  segR[1]      ; clk        ; 8.992  ; 8.992  ; Rise       ; clk             ;
;  segR[2]      ; clk        ; 8.977  ; 8.977  ; Rise       ; clk             ;
;  segR[3]      ; clk        ; 8.493  ; 8.493  ; Rise       ; clk             ;
;  segR[4]      ; clk        ; 8.626  ; 8.626  ; Rise       ; clk             ;
;  segR[5]      ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  segR[6]      ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; IRDA_TXD      ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
; IR_pulse      ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
; baud_done     ; clk        ; 4.375 ; 4.375 ; Rise       ; clk             ;
; delay         ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
; done_pulse    ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
; framing_error ; clk        ; 5.369 ; 5.369 ; Rise       ; clk             ;
; output[*]     ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  output[0]    ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  output[1]    ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  output[2]    ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  output[3]    ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  output[4]    ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  output[5]    ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  output[6]    ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  output[7]    ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  output[8]    ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  output[9]    ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
; parity_error  ; clk        ; 5.173 ; 5.173 ; Rise       ; clk             ;
; segL[*]       ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  segL[0]      ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  segL[1]      ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  segL[2]      ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  segL[3]      ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  segL[4]      ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  segL[5]      ; clk        ; 4.482 ; 4.482 ; Rise       ; clk             ;
;  segL[6]      ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
; segR[*]       ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  segR[0]      ; clk        ; 4.792 ; 4.792 ; Rise       ; clk             ;
;  segR[1]      ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  segR[2]      ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  segR[3]      ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  segR[4]      ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  segR[5]      ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  segR[6]      ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Input[0]   ; parity[2]   ; 4.289 ;       ;       ; 4.289 ;
; Input[0]   ; parity[10]  ; 7.366 ; 7.366 ; 7.366 ; 7.366 ;
; Input[1]   ; parity[3]   ; 4.865 ;       ;       ; 4.865 ;
; Input[1]   ; parity[10]  ; 8.066 ; 8.066 ; 8.066 ; 8.066 ;
; Input[2]   ; parity[4]   ; 4.876 ;       ;       ; 4.876 ;
; Input[2]   ; parity[10]  ; 8.120 ; 8.120 ; 8.120 ; 8.120 ;
; Input[3]   ; parity[5]   ; 4.761 ;       ;       ; 4.761 ;
; Input[3]   ; parity[10]  ; 7.879 ; 7.879 ; 7.879 ; 7.879 ;
; Input[4]   ; parity[6]   ; 4.792 ;       ;       ; 4.792 ;
; Input[4]   ; parity[10]  ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; Input[5]   ; parity[7]   ; 4.842 ;       ;       ; 4.842 ;
; Input[5]   ; parity[10]  ; 6.279 ; 6.279 ; 6.279 ; 6.279 ;
; Input[6]   ; parity[8]   ; 4.958 ;       ;       ; 4.958 ;
; Input[6]   ; parity[10]  ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; Input[7]   ; parity[9]   ; 4.854 ;       ;       ; 4.854 ;
; Input[7]   ; parity[10]  ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Input[0]   ; parity[2]   ; 2.310 ;       ;       ; 2.310 ;
; Input[0]   ; parity[10]  ; 3.840 ; 3.840 ; 3.840 ; 3.840 ;
; Input[1]   ; parity[3]   ; 2.621 ;       ;       ; 2.621 ;
; Input[1]   ; parity[10]  ; 4.192 ; 4.192 ; 4.192 ; 4.192 ;
; Input[2]   ; parity[4]   ; 2.630 ;       ;       ; 2.630 ;
; Input[2]   ; parity[10]  ; 4.222 ; 4.222 ; 4.222 ; 4.222 ;
; Input[3]   ; parity[5]   ; 2.537 ;       ;       ; 2.537 ;
; Input[3]   ; parity[10]  ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; Input[4]   ; parity[6]   ; 2.566 ;       ;       ; 2.566 ;
; Input[4]   ; parity[10]  ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; Input[5]   ; parity[7]   ; 2.600 ;       ;       ; 2.600 ;
; Input[5]   ; parity[10]  ; 3.215 ; 3.215 ; 3.215 ; 3.215 ;
; Input[6]   ; parity[8]   ; 2.675 ;       ;       ; 2.675 ;
; Input[6]   ; parity[10]  ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; Input[7]   ; parity[9]   ; 2.610 ;       ;       ; 2.610 ;
; Input[7]   ; parity[10]  ; 3.370 ; 3.370 ; 3.370 ; 3.370 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1611     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1611     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 155   ; 155  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Dec 17 10:56:38 2015
Info: Command: quartus_sta IRtransceiver -c IRtransceiver
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IRtransceiver.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.495      -135.349 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -63.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.616
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.616       -30.280 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -63.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 476 megabytes
    Info: Processing ended: Thu Dec 17 10:56:42 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


