#uni 
Giovanni Stea, Raffaele Zippo, 9cfu
[[Informazioni sul Corso di Reti Logiche]] 
[[Cosa saper fare all'esame di Reti Logiche]] 
Argomenti
[[Introduzione alle Reti Logiche]] 
[[Assembly]] 
[[Schema del Calcolatore]] 
[[Ottimizzazione di Assembly]] 
[[Note sull'Architettura Intel-AMD a 64bit]] 
[[Aritmetica dei Calcolatori]] 
[[Rete Logica]] 
[[Rete Combinatoria]] 
[[Algebra di Boole]] 
[[Sintesi SP - PS]] 
[[Rete Sequenziale Asincrona]] 
[[Rete Sequenziale Sincronizzata (RSS)]] 
[[Modello di Moore]] 
[[Modello di Mealy]] 
[[Modello di Mealy Ritardato]] 
[[Scomposizione in parte operativa - parte controllo (PO-PC)]] 
Verilog
[[Verilog]] 
[[Comuni Reti in Verilog]] 
[[Modello di una RSS Mealy R in Verilog]] 