# Relat√≥rio: Desenvolvimento de Biblioteca assembly para comunica√ß√£o entre HPS e FPGA

## üìå Introdu√ß√£o
---
O uso de coprocessadores especializados tem se tornado cada vez mais relevante em aplica√ß√µes que exigem alto desempenho em c√°lculos matriciais, como vis√£o computacional, aprendizado de m√°quina e simula√ß√µes cient√≠ficas. Nesse contexto, o presente trabalho d√° continuidade ao desenvolvimento de um coprocessador aritm√©tico voltado para opera√ß√µes de multiplica√ß√£o de matrizes, utilizando a plataforma DE1-SoC.

A proposta atual consiste em expandir a usabilidade do sistema previamente desenvolvido atrav√©s da cria√ß√£o de uma biblioteca em linguagem Assembly. Essa biblioteca visa permitir que aplica√ß√µes em alto n√≠vel possam se comunicar com o hardware de forma eficiente, simplificando o uso das opera√ß√µes aceleradas por hardware e maximizando o desempenho das aplica√ß√µes que dependem de opera√ß√µes matriciais intensivas.

Al√©m da biblioteca, este trabalho contempla a integra√ß√£o entre o c√≥digo Assembly e aplica√ß√µes escritas em linguagem C, o que exige um entendimento detalhado da arquitetura ARM, do mapeamento de mem√≥ria e dos protocolos de comunica√ß√£o entre o HPS (Hard Processor System) e a FPGA.

## üéØ Objetivos e Requisitos
---
### Objetivos

Este projeto tem como principal objetivo permitir a reutiliza√ß√£o das funcionalidades do coprocessador matricial por meio de uma biblioteca desenvolvida em Assembly. Com isso, espera-se alcan√ßar:

- A facilita√ß√£o do desenvolvimento de novas aplica√ß√µes que demandem acelera√ß√£o de c√°lculos matriciais;
- O fortalecimento da compreens√£o sobre a intera√ß√£o hardware-software na plataforma DE1-SoC;
- A pr√°tica na programa√ß√£o em linguagem Assembly para a arquitetura ARM;
- A aplica√ß√£o dos conceitos de comunica√ß√£o entre o HPS e a FPGA usando barramentos, PIOs e protocolos de handshake.

### Requisitos

Para atender √†s especifica√ß√µes do problema, o projeto deve cumprir os seguintes requisitos:

- A biblioteca deve ser escrita em linguagem Assembly;
- Devem ser implementadas fun√ß√µes que permitam o uso direto das opera√ß√µes oferecidas pelo coprocessador;
- O estilo de codifica√ß√£o deve seguir o guia dispon√≠vel em [MaJerle/c-code-style](https://github.com/MaJerle/c-code-style);
- A biblioteca deve ser compat√≠vel com aplica√ß√µes desenvolvidas em linguagem C;
- O sistema deve ser validado atrav√©s de testes funcionais, com documenta√ß√£o adequada sobre o processo de compila√ß√£o, configura√ß√£o e uso.

## üõ†Ô∏è Recursos Utilizados
---

### üîß Quartus Prime
S√≠ntese e Compila√ß√£o:
O Quartus Prime √© utilizado para compilar o projeto em Verilog, convertendo a descri√ß√£o HDL em uma implementa√ß√£o f√≠sica adequada para a FPGA. Durante esse processo, o compilador realiza a s√≠ntese l√≥gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas l√≥gicas e a aloca√ß√£o dos recursos internos da FPGA, conforme as recomenda√ß√µes descritas no User Guide: Compiler.

An√°lise de Timing:
Emprega-se o TimeQuest Timing Analyzer para validar as restri√ß√µes temporais, como os tempos de setup e hold, al√©m de identificar os caminhos cr√≠ticos no design. Essa an√°lise √© essencial para garantir que o projeto opere de forma est√°vel em frequ√™ncia alvo, conforme metodologias detalhadas na documenta√ß√£o oficial.

Grava√ß√£o na FPGA:
A programa√ß√£o da FPGA √© realizada via Programmer, utilizando o cabo USB-Blaster. Esse procedimento suporta a grava√ß√£o de m√∫ltiplos arquivos .sof, permitindo a configura√ß√£o e reconfigura√ß√£o do hardware conforme especificado nos guias t√©cnicos da Intel.

Design Constraints:
S√£o definidas as restri√ß√µes de pinos e de clock por meio do Pin Planner e das ferramentas de timing. Essas constraints garantem que as conex√µes f√≠sicas e os requisitos temporais sejam atendidos, alinhando-se √†s pr√°ticas recomendadas no User Guide da ferramenta.

Refer√™ncia oficial: 
