Fitter report for vga_module_pic
Thu May 08 17:42:42 2014
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |vga_module|red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|ALTSYNCRAM
 28. |vga_module|green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|ALTSYNCRAM
 29. |vga_module|blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|ALTSYNCRAM
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu May 08 17:42:42 2014          ;
; Quartus II 64-Bit Version          ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; vga_module_pic                                 ;
; Top-level Entity Name              ; vga_module                                     ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE6F17C8                                    ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 213 / 6,272 ( 3 % )                            ;
;     Total combinational functions  ; 213 / 6,272 ( 3 % )                            ;
;     Dedicated logic registers      ; 35 / 6,272 ( < 1 % )                           ;
; Total registers                    ; 35                                             ;
; Total pins                         ; 7 / 180 ( 4 % )                                ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 12,288 / 276,480 ( 4 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; VSYNC_Sig ; Missing drive strength ;
; HSYNC_Sig ; Missing drive strength ;
; Red_Sig   ; Missing drive strength ;
; Green_Sig ; Missing drive strength ;
; Blue_Sig  ; Missing drive strength ;
+-----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 458 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 458 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 456     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in I:/AX/AX301/CD/11_VERILOG/1_module/Experiment/Experiment/09_vga/04-vga_module_pic_color/vga_module_pic.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                 ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                           ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 213 / 6,272 ( 3 % )                                                                             ;
;     -- Combinational with no register       ; 178                                                                                             ;
;     -- Register only                        ; 0                                                                                               ;
;     -- Combinational with a register        ; 35                                                                                              ;
;                                             ;                                                                                                 ;
; Logic element usage by number of LUT inputs ;                                                                                                 ;
;     -- 4 input functions                    ; 163                                                                                             ;
;     -- 3 input functions                    ; 2                                                                                               ;
;     -- <=2 input functions                  ; 48                                                                                              ;
;     -- Register only                        ; 0                                                                                               ;
;                                             ;                                                                                                 ;
; Logic elements by mode                      ;                                                                                                 ;
;     -- normal mode                          ; 176                                                                                             ;
;     -- arithmetic mode                      ; 37                                                                                              ;
;                                             ;                                                                                                 ;
; Total registers*                            ; 35 / 7,124 ( < 1 % )                                                                            ;
;     -- Dedicated logic registers            ; 35 / 6,272 ( < 1 % )                                                                            ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )                                                                                 ;
;                                             ;                                                                                                 ;
; Total LABs:  partially or completely used   ; 17 / 392 ( 4 % )                                                                                ;
; User inserted logic elements                ; 0                                                                                               ;
; Virtual pins                                ; 0                                                                                               ;
; I/O pins                                    ; 7 / 180 ( 4 % )                                                                                 ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )                                                                                  ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                   ;
; Global signals                              ; 2                                                                                               ;
; M9Ks                                        ; 6 / 30 ( 20 % )                                                                                 ;
; Total block memory bits                     ; 12,288 / 276,480 ( 4 % )                                                                        ;
; Total block memory implementation bits      ; 55,296 / 276,480 ( 20 % )                                                                       ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )                                                                                  ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                                  ;
; Global clocks                               ; 2 / 10 ( 20 % )                                                                                 ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                   ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                   ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                   ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                   ;
; Average interconnect usage (total/H/V)      ; 0% / 1% / 0%                                                                                    ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 2%                                                                                    ;
; Maximum fan-out node                        ; pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 41                                                                                              ;
; Highest non-global fan-out signal           ; vga_control_module:U6|n[1]                                                                      ;
; Highest non-global fan-out                  ; 36                                                                                              ;
; Total fan-out                               ; 828                                                                                             ;
; Average fan-out                             ; 3.06                                                                                            ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 213 / 6272 ( 3 % )  ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 178                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 35                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 163                 ; 0                              ;
;     -- 3 input functions                    ; 2                   ; 0                              ;
;     -- <=2 input functions                  ; 48                  ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 176                 ; 0                              ;
;     -- arithmetic mode                      ; 37                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 35                  ; 0                              ;
;     -- Dedicated logic registers            ; 35 / 6272 ( < 1 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 17 / 392 ( 4 % )    ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 7                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 12288               ; 0                              ;
; Total RAM block bits                        ; 55296               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 6 / 30 ( 20 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )      ; 1 / 12 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 41                  ; 1                              ;
;     -- Registered Input Connections         ; 41                  ; 0                              ;
;     -- Output Connections                   ; 1                   ; 41                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 922                 ; 44                             ;
;     -- Registered Connections               ; 576                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 42                             ;
;     -- hard_block:auto_generated_inst       ; 42                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 1                              ;
;     -- Output Ports                         ; 5                   ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK  ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RSTn ; E15   ; 6        ; 34           ; 12           ; 0            ; 35                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Blue_Sig  ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Green_Sig ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HSYNC_Sig ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Red_Sig   ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VSYNC_Sig ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 1 / 17 ( 6 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 19 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 26 ( 0 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 25 ( 0 % )  ; 3.3V          ; --           ;
; 6        ; 3 / 14 ( 21 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 26 ( 8 % )  ; 3.3V          ; --           ;
; 8        ; 1 / 26 ( 4 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; Blue_Sig       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; Green_Sig      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 4          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; Red_Sig        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; HSYNC_Sig      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 203        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; VSYNC_Sig      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; CLK            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; RSTn           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 140        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 40         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 116        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                 ;
+-------------------------------+-----------------------------------------------------------------------------+
; Name                          ; pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------+
; SDC pin name                  ; U1|altpll_component|auto_generated|pll1                                     ;
; PLL mode                      ; Normal                                                                      ;
; Compensate clock              ; clock0                                                                      ;
; Compensated input/output pins ; --                                                                          ;
; Switchover type               ; --                                                                          ;
; Input frequency 0             ; 50.0 MHz                                                                    ;
; Input frequency 1             ; --                                                                          ;
; Nominal PFD frequency         ; 50.0 MHz                                                                    ;
; Nominal VCO frequency         ; 599.9 MHz                                                                   ;
; VCO post scale                ; 2                                                                           ;
; VCO frequency control         ; Auto                                                                        ;
; VCO phase shift step          ; 208 ps                                                                      ;
; VCO multiply                  ; --                                                                          ;
; VCO divide                    ; --                                                                          ;
; Freq min lock                 ; 25.0 MHz                                                                    ;
; Freq max lock                 ; 54.18 MHz                                                                   ;
; M VCO Tap                     ; 0                                                                           ;
; M Initial                     ; 1                                                                           ;
; M value                       ; 12                                                                          ;
; N value                       ; 1                                                                           ;
; Charge pump current           ; setting 1                                                                   ;
; Loop filter resistance        ; setting 27                                                                  ;
; Loop filter capacitance       ; setting 0                                                                   ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                          ;
; Bandwidth type                ; Medium                                                                      ;
; Real time reconfigurable      ; Off                                                                         ;
; Scan chain MIF file           ; --                                                                          ;
; Preserve PLL counter order    ; Off                                                                         ;
; PLL location                  ; PLL_1                                                                       ;
; Inclk0 signal                 ; CLK                                                                         ;
; Inclk1 signal                 ; --                                                                          ;
; Inclk0 signal type            ; Dedicated Pin                                                               ;
; Inclk1 signal type            ; --                                                                          ;
+-------------------------------+-----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 3.00 (208 ps)    ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                            ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; |vga_module                                 ; 213 (0)     ; 35 (0)                    ; 0 (0)         ; 12288       ; 6    ; 0            ; 0       ; 0         ; 7    ; 0            ; 178 (0)      ; 0 (0)             ; 35 (0)           ; |vga_module                                                                                    ;              ;
;    |blue_rom_module:U5|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|blue_rom_module:U5                                                                 ;              ;
;       |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|blue_rom_module:U5|altsyncram:altsyncram_component                                 ;              ;
;          |altsyncram_adb1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated  ;              ;
;    |green_rom_module:U4|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|green_rom_module:U4                                                                ;              ;
;       |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|green_rom_module:U4|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_fgb1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated ;              ;
;    |pll_module:U1|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|pll_module:U1                                                                      ;              ;
;       |altpll:altpll_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|pll_module:U1|altpll:altpll_component                                              ;              ;
;          |pll_module_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated             ;              ;
;    |red_rom_module:U3|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|red_rom_module:U3                                                                  ;              ;
;       |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|red_rom_module:U3|altsyncram:altsyncram_component                                  ;              ;
;          |altsyncram_p9b1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_module|red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated   ;              ;
;    |sync_module:U2|                         ; 69 (69)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 23 (23)          ; |vga_module|sync_module:U2                                                                     ;              ;
;    |vga_control_module:U6|                  ; 144 (144)   ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 0 (0)             ; 12 (12)          ; |vga_module|vga_control_module:U6                                                              ;              ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; VSYNC_Sig ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSYNC_Sig ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Red_Sig   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Green_Sig ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Blue_Sig  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RSTn      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLK       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; RSTn                ;                   ;         ;
; CLK                 ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                     ; PIN_E1             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; RSTn                                                                                    ; PIN_E15            ; 35      ; Async. clear ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 41      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sync_module:U2|Equal1~3                                                                 ; LCCOMB_X24_Y20_N30 ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RSTn                                                                                    ; PIN_E15  ; 35      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 41      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                      ;
+--------------------------------------------------------------------------------------------+---------+
; Name                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------+---------+
; vga_control_module:U6|n[4]                                                                 ; 36      ;
; vga_control_module:U6|n[5]                                                                 ; 36      ;
; vga_control_module:U6|n[0]                                                                 ; 36      ;
; vga_control_module:U6|n[1]                                                                 ; 36      ;
; vga_control_module:U6|n[3]                                                                 ; 23      ;
; vga_control_module:U6|n[2]                                                                 ; 22      ;
; sync_module:U2|Equal1~3                                                                    ; 11      ;
; sync_module:U2|Count_H[8]                                                                  ; 8       ;
; sync_module:U2|Count_H[9]                                                                  ; 8       ;
; sync_module:U2|Count_H[5]                                                                  ; 7       ;
; vga_control_module:U6|n[5]~0                                                               ; 6       ;
; vga_control_module:U6|m[5]                                                                 ; 6       ;
; vga_control_module:U6|m[4]                                                                 ; 6       ;
; vga_control_module:U6|m[3]                                                                 ; 6       ;
; vga_control_module:U6|m[2]                                                                 ; 6       ;
; vga_control_module:U6|m[1]                                                                 ; 6       ;
; vga_control_module:U6|m[0]                                                                 ; 6       ;
; sync_module:U2|isReady                                                                     ; 6       ;
; sync_module:U2|Count_H[7]                                                                  ; 6       ;
; sync_module:U2|Add3~20                                                                     ; 6       ;
; sync_module:U2|Add3~18                                                                     ; 6       ;
; sync_module:U2|Add2~14                                                                     ; 6       ;
; sync_module:U2|Add2~12                                                                     ; 6       ;
; vga_control_module:U6|m~0                                                                  ; 5       ;
; sync_module:U2|Count_H[10]                                                                 ; 5       ;
; sync_module:U2|Count_H[3]                                                                  ; 5       ;
; sync_module:U2|Count_H[4]                                                                  ; 5       ;
; sync_module:U2|Count_H[6]                                                                  ; 5       ;
; sync_module:U2|Count_V[6]                                                                  ; 5       ;
; sync_module:U2|Count_V[5]                                                                  ; 5       ;
; sync_module:U2|Count_V[9]                                                                  ; 5       ;
; sync_module:U2|Count_V[1]                                                                  ; 5       ;
; sync_module:U2|Count_V[0]                                                                  ; 5       ;
; sync_module:U2|Count_V[2]                                                                  ; 5       ;
; sync_module:U2|Count_V[4]                                                                  ; 5       ;
; sync_module:U2|Count_V[10]                                                                 ; 5       ;
; sync_module:U2|Count_V[3]                                                                  ; 5       ;
; sync_module:U2|Equal0~3                                                                    ; 4       ;
; sync_module:U2|Count_H[0]                                                                  ; 4       ;
; sync_module:U2|Count_H[1]                                                                  ; 4       ;
; sync_module:U2|Count_H[2]                                                                  ; 4       ;
; sync_module:U2|Equal1~0                                                                    ; 4       ;
; sync_module:U2|Count_V[8]                                                                  ; 3       ;
; sync_module:U2|Count_V[7]                                                                  ; 3       ;
; sync_module:U2|always2~0                                                                   ; 2       ;
; sync_module:U2|Equal0~1                                                                    ; 2       ;
; sync_module:U2|Equal0~0                                                                    ; 2       ;
; sync_module:U2|LessThan2~0                                                                 ; 2       ;
; sync_module:U2|Add3~16                                                                     ; 2       ;
; sync_module:U2|Add3~14                                                                     ; 2       ;
; sync_module:U2|Add3~12                                                                     ; 2       ;
; CLK~input                                                                                  ; 1       ;
; vga_control_module:U6|m~7                                                                  ; 1       ;
; vga_control_module:U6|m~6                                                                  ; 1       ;
; vga_control_module:U6|m~5                                                                  ; 1       ;
; vga_control_module:U6|m~4                                                                  ; 1       ;
; vga_control_module:U6|m~3                                                                  ; 1       ;
; vga_control_module:U6|m~2                                                                  ; 1       ;
; vga_control_module:U6|m~1                                                                  ; 1       ;
; vga_control_module:U6|n~6                                                                  ; 1       ;
; vga_control_module:U6|n~5                                                                  ; 1       ;
; vga_control_module:U6|n~4                                                                  ; 1       ;
; vga_control_module:U6|n~3                                                                  ; 1       ;
; vga_control_module:U6|n~2                                                                  ; 1       ;
; vga_control_module:U6|n~1                                                                  ; 1       ;
; sync_module:U2|always2~6                                                                   ; 1       ;
; sync_module:U2|LessThan0~1                                                                 ; 1       ;
; sync_module:U2|always2~5                                                                   ; 1       ;
; sync_module:U2|LessThan0~0                                                                 ; 1       ;
; sync_module:U2|always2~4                                                                   ; 1       ;
; sync_module:U2|LessThan1~2                                                                 ; 1       ;
; sync_module:U2|LessThan1~1                                                                 ; 1       ;
; sync_module:U2|LessThan1~0                                                                 ; 1       ;
; sync_module:U2|always2~3                                                                   ; 1       ;
; sync_module:U2|always2~2                                                                   ; 1       ;
; sync_module:U2|always2~1                                                                   ; 1       ;
; sync_module:U2|Count_H~2                                                                   ; 1       ;
; sync_module:U2|Count_H~1                                                                   ; 1       ;
; sync_module:U2|Count_H~0                                                                   ; 1       ;
; sync_module:U2|Equal1~2                                                                    ; 1       ;
; sync_module:U2|Equal1~1                                                                    ; 1       ;
; sync_module:U2|Equal0~2                                                                    ; 1       ;
; vga_control_module:U6|Blue_Sig~42                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~41                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~40                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~39                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~38                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~37                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~36                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~35                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~34                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~33                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~32                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~31                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~30                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~29                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~28                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~27                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~26                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~25                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~24                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~23                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~22                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~21                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~20                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~19                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~18                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~17                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~16                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~15                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~14                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~13                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~12                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~11                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~10                                                          ; 1       ;
; vga_control_module:U6|Blue_Sig~9                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~8                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~7                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~6                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~5                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~4                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~3                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~2                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~1                                                           ; 1       ;
; vga_control_module:U6|Blue_Sig~0                                                           ; 1       ;
; vga_control_module:U6|Green_Sig~42                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~41                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~40                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~39                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~38                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~37                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~36                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~35                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~34                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~33                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~32                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~31                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~30                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~29                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~28                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~27                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~26                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~25                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~24                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~23                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~22                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~21                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~20                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~19                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~18                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~17                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~16                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~15                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~14                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~13                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~12                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~11                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~10                                                         ; 1       ;
; vga_control_module:U6|Green_Sig~9                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~8                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~7                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~6                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~5                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~4                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~3                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~2                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~1                                                          ; 1       ;
; vga_control_module:U6|Green_Sig~0                                                          ; 1       ;
; vga_control_module:U6|Red_Sig~42                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~41                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~40                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~39                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~38                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~37                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~36                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~35                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~34                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~33                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~32                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~31                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~30                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~29                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~28                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~27                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~26                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~25                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~24                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~23                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~22                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~21                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~20                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~19                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~18                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~17                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~16                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~15                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~14                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~13                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~12                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~11                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~10                                                           ; 1       ;
; vga_control_module:U6|Red_Sig~9                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~8                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~7                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~6                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~5                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~4                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~3                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~2                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~1                                                            ; 1       ;
; vga_control_module:U6|Red_Sig~0                                                            ; 1       ;
; sync_module:U2|LessThan5~1                                                                 ; 1       ;
; sync_module:U2|LessThan5~0                                                                 ; 1       ;
; sync_module:U2|LessThan4~1                                                                 ; 1       ;
; sync_module:U2|LessThan4~0                                                                 ; 1       ;
; sync_module:U2|Add3~19                                                                     ; 1       ;
; sync_module:U2|Add3~17                                                                     ; 1       ;
; sync_module:U2|Add3~15                                                                     ; 1       ;
; sync_module:U2|Add3~13                                                                     ; 1       ;
; sync_module:U2|Add3~11                                                                     ; 1       ;
; sync_module:U2|Add3~10                                                                     ; 1       ;
; sync_module:U2|Add3~9                                                                      ; 1       ;
; sync_module:U2|Add3~8                                                                      ; 1       ;
; sync_module:U2|Add3~7                                                                      ; 1       ;
; sync_module:U2|Add3~6                                                                      ; 1       ;
; sync_module:U2|Add3~5                                                                      ; 1       ;
; sync_module:U2|Add3~4                                                                      ; 1       ;
; sync_module:U2|Add3~3                                                                      ; 1       ;
; sync_module:U2|Add3~2                                                                      ; 1       ;
; sync_module:U2|Add3~1                                                                      ; 1       ;
; sync_module:U2|Add3~0                                                                      ; 1       ;
; sync_module:U2|Add2~13                                                                     ; 1       ;
; sync_module:U2|Add2~11                                                                     ; 1       ;
; sync_module:U2|Add2~10                                                                     ; 1       ;
; sync_module:U2|Add2~9                                                                      ; 1       ;
; sync_module:U2|Add2~8                                                                      ; 1       ;
; sync_module:U2|Add2~7                                                                      ; 1       ;
; sync_module:U2|Add2~6                                                                      ; 1       ;
; sync_module:U2|Add2~5                                                                      ; 1       ;
; sync_module:U2|Add2~4                                                                      ; 1       ;
; sync_module:U2|Add2~3                                                                      ; 1       ;
; sync_module:U2|Add2~2                                                                      ; 1       ;
; sync_module:U2|Add2~1                                                                      ; 1       ;
; sync_module:U2|Add2~0                                                                      ; 1       ;
; sync_module:U2|Add0~20                                                                     ; 1       ;
; sync_module:U2|Add0~19                                                                     ; 1       ;
; sync_module:U2|Add0~18                                                                     ; 1       ;
; sync_module:U2|Add0~17                                                                     ; 1       ;
; sync_module:U2|Add0~16                                                                     ; 1       ;
; sync_module:U2|Add0~15                                                                     ; 1       ;
; sync_module:U2|Add0~14                                                                     ; 1       ;
; sync_module:U2|Add0~13                                                                     ; 1       ;
; sync_module:U2|Add0~12                                                                     ; 1       ;
; sync_module:U2|Add0~11                                                                     ; 1       ;
; sync_module:U2|Add0~10                                                                     ; 1       ;
; sync_module:U2|Add0~9                                                                      ; 1       ;
; sync_module:U2|Add0~8                                                                      ; 1       ;
; sync_module:U2|Add0~7                                                                      ; 1       ;
; sync_module:U2|Add0~6                                                                      ; 1       ;
; sync_module:U2|Add0~5                                                                      ; 1       ;
; sync_module:U2|Add0~4                                                                      ; 1       ;
; sync_module:U2|Add0~3                                                                      ; 1       ;
; sync_module:U2|Add0~2                                                                      ; 1       ;
; sync_module:U2|Add0~1                                                                      ; 1       ;
; sync_module:U2|Add0~0                                                                      ; 1       ;
; sync_module:U2|Count_V[10]~31                                                              ; 1       ;
; sync_module:U2|Count_V[9]~30                                                               ; 1       ;
; sync_module:U2|Count_V[9]~29                                                               ; 1       ;
; sync_module:U2|Count_V[8]~28                                                               ; 1       ;
; sync_module:U2|Count_V[8]~27                                                               ; 1       ;
; sync_module:U2|Count_V[7]~26                                                               ; 1       ;
; sync_module:U2|Count_V[7]~25                                                               ; 1       ;
; sync_module:U2|Count_V[6]~24                                                               ; 1       ;
; sync_module:U2|Count_V[6]~23                                                               ; 1       ;
; sync_module:U2|Count_V[5]~22                                                               ; 1       ;
; sync_module:U2|Count_V[5]~21                                                               ; 1       ;
; sync_module:U2|Count_V[4]~20                                                               ; 1       ;
; sync_module:U2|Count_V[4]~19                                                               ; 1       ;
; sync_module:U2|Count_V[3]~18                                                               ; 1       ;
; sync_module:U2|Count_V[3]~17                                                               ; 1       ;
; sync_module:U2|Count_V[2]~16                                                               ; 1       ;
; sync_module:U2|Count_V[2]~15                                                               ; 1       ;
; sync_module:U2|Count_V[1]~14                                                               ; 1       ;
; sync_module:U2|Count_V[1]~13                                                               ; 1       ;
; sync_module:U2|Count_V[0]~12                                                               ; 1       ;
; sync_module:U2|Count_V[0]~11                                                               ; 1       ;
; pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|wire_pll1_fbout     ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[1]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[3]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[16]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[17]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[19]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[32]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[33]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[35]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[48]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[49]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[51]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[0]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[8]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[9]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[10]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[11]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[12]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[13]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[14]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[15]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[18]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[24]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[25]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[26]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[27]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[28]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[29]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[30]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[31]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[34]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[40]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[41]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[42]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[43]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[44]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[45]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[46]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[47]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[50]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[56]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[57]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[58]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[59]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[60]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[61]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[62]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[63]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[2]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[5]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[6]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[7]   ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[20]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[21]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[22]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[23]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[36]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[37]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[38]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[39]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[52]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[53]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[54]  ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[55]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[0]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[3]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[4]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[8]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[12] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[16] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[19] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[20] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[24] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[28] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[32] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[35] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[36] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[40] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[44] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[48] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[51] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[52] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[56] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[60] ; 1       ;
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|q_a[4]   ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[2]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[6]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[7]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[10] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[11] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[13] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[14] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[15] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[17] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[18] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[22] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[23] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[26] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[27] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[29] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[30] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[31] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[33] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[34] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[38] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[39] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[42] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[43] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[45] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[46] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[47] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[49] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[50] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[54] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[55] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[58] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[59] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[61] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[62] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[63] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[1]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[9]  ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[21] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[25] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[37] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[41] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[53] ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[57] ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[0]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[1]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[2]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[3]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[4]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[5]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[6]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[7]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[8]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[9]    ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[10]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[11]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[12]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[13]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[14]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[15]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[48]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[49]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[50]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[51]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[52]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[53]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[54]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[55]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[60]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[61]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[62]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[63]   ; 1       ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|q_a[5]  ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[17]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[18]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[19]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[20]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[21]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[22]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[23]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[24]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[25]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[26]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[27]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[28]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[29]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[30]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[31]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[32]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[33]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[34]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[35]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[36]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[37]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[38]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[39]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[40]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[41]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[42]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[43]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[44]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[45]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[46]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[47]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[56]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[57]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[58]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[59]   ; 1       ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|q_a[16]   ; 1       ;
+--------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+------------------------------------------------+
; Name                                                                                          ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF            ; Location                                       ;
+-----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+------------------------------------------------+
; blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|ALTSYNCRAM  ; M9K  ; ROM  ; Single Clock ; 64           ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 64                          ; 64                          ; --                          ; --                          ; 4096                ; 3    ; pike_blue.mif  ; M9K_X27_Y19_N0, M9K_X27_Y21_N0, M9K_X27_Y20_N0 ;
; green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|ALTSYNCRAM ; M9K  ; ROM  ; Single Clock ; 64           ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 64                          ; 64                          ; --                          ; --                          ; 4096                ; 3    ; pika_green.mif ; M9K_X15_Y18_N0, M9K_X15_Y19_N0, M9K_X27_Y19_N0 ;
; red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|ALTSYNCRAM   ; M9K  ; ROM  ; Single Clock ; 64           ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 64                          ; 64                          ; --                          ; --                          ; 4096                ; 2    ; pika_red.mif   ; M9K_X27_Y18_N0, M9K_X15_Y18_N0                 ;
+-----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |vga_module|red_rom_module:U3|altsyncram:altsyncram_component|altsyncram_p9b1:auto_generated|ALTSYNCRAM                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000001100000000000000000000000000000000000000000000) (0) (0) (00)   ;
;8;(0000000000000000011100000000000000000000000000000000000000000000) (0) (-2147483648) (-80000000)    ;(0000000000000000011110000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000111110000000000000000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;(0000000000000001111110000000000000000000000011100000000000000000) (3400000) (917504) (E0000)   ;(0000000000000001111111000000000000000000011111100000000000000000) (-1297949056) (-2139226112) (-7-15-8-20000)   ;(0000000000000001111111000000000000000011111111100000000000000000) (-957949056) (-2080505856) (-7-120-20000)   ;(0000000000000011111111000000000000001111111111100000000000000000) (1777400000) (268304384) (FFE0000)   ;(0000000000000011111111100000000000111111111111000000000000000000) (2146483648) (-1074003968) (-400-40000)   ;
;16;(0000000000000011111111111111000011111111111110000000000000000000) (-2000000) (-524288) (-80000)    ;(0000000000000011111111111111111111111111111100000000000000000000) (-4000000) (-1048576) (-100000)   ;(0000000000000011111111111111111111111111111000000000000000000000) (-10000000) (-2097152) (-200000)   ;(0000000000000011111111111111111111111111110000001111000000000000) (-17610000) (-4132864) (-3-15-1000)   ;(0000000000000011111111111111111111111111100000011111000000000000) (-37410000) (-8261632) (-7-14-1000)   ;(0000000000000111111111111111111111111111100000111111111000000000) (1298326056) (2139356672) (7F83FE00)   ;(0000000000000111111111111111111111111110000000111111111100000000) (1158326456) (2114191104) (7E03FF00)   ;(0000000000011111111111111101111111111100000001111111111110000000) (-376000200) (-66584704) (-3-15-800-80)   ;
;24;(0000000000011011111111111111111111111000000001111111111111000000) (-776000100) (-133693504) (-7-15-800-40)    ;(0000000000011111111111111111111111111000000011111111111111000000) (561326756) (2014314432) (780FFFC0)   ;(0000000000111111111111111111111111111000000011111111111111000000) (-774000100) (-133169216) (-7-15000-40)   ;(0000000000111111111111111111111111111100000011111111111110000000) (-374000200) (-66060416) (-3-15000-80)   ;(0000000000111111111111111111111111111100000111111111111100000000) (-370000400) (-65011968) (-3-1400-100)   ;(0000000000111111111111111111111111111110000111111111111000000000) (-170001000) (-31457792) (-1-1400-200)   ;(0000000000111111111011111111111111111111011111111111110000000000) (1295325056) (2139094016) (7F7FFC00)   ;(0000000000111111111111111111111111111110001111111111000000000000) (-160010000) (-29364224) (-1-120-1000)   ;
;32;(0000000101111111111111111111111111111111011111111111000000000000) (-40010000) (-8392704) (-80-1000)    ;(0000000111111111111111111111111111111111101111111110000000000000) (1315309056) (2143281152) (7FBFE000)   ;(0000001111111111111111111111111111111111100111111111100000000000) (-30004000) (-6293504) (-600-800)   ;(0000001111111111111111111111111111111111100011111111110000000000) (-34002000) (-7341056) (-700-400)   ;(0000000111111111111111111111111111111111110011111111110000000000) (1321325056) (2144336896) (7FCFFC00)   ;(0000000011111111111111111111111111111111111011111111100000000000) (-4004000) (-1050624) (-100-800)   ;(0000000001111111111111111111111111111111111111111110000000000000) (1335309056) (2147475456) (7FFFE000)   ;(0000000001111111111111111111111111111111111111111100000000000000) (1335289056) (2147467264) (7FFFC000)   ;
;40;(0000000000001111111111111111111111111111111111111000000000000000) (-100000) (-32768) (-8000)    ;(0000000000000111111111111111111111111111111111111100000000000000) (1335289056) (2147467264) (7FFFC000)   ;(0000000000000111111111111111111111111111111111111100000000000000) (1335289056) (2147467264) (7FFFC000)   ;(0000000000000011111111111111111111111111111111111000000000000000) (-100000) (-32768) (-8000)   ;(0000000000000111111111111111111111111111111111110000000000000000) (1335149056) (2147418112) (7FFF0000)   ;(0000000000000011111111111111111111111111111100000000000000000000) (-4000000) (-1048576) (-100000)   ;(0000000000000011111111111111111111111111111000000000000000000000) (-10000000) (-2097152) (-200000)   ;(0000000000000001111111111111111111111111100000000000000000000000) (1297549056) (2139095040) (7F800000)   ;
;48;(0000000000000001111111111111111111111110000000000000000000000000) (1157549056) (2113929216) (7E000000)    ;(0000000000000000111111111111111111111100000000000000000000000000) (-400000000) (-67108864) (-4000000)   ;(0000000000000000011111111111111111111000000000000000000000000000) (557549056) (2013265920) (78000000)   ;(0000000000000000001111111111111111110000000000000000000000000000) (-2000000000) (-268435456) (-10000000)   ;(0000000000000000000011111111111100000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000111111111000000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;(0000000000000000000000011111111000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000001111111000000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;
;56;(0000000000000000000000001111110000000000000000000000000000000000) (0) (0) (00)    ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |vga_module|green_rom_module:U4|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|ALTSYNCRAM                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;8;(0000000000000000000110000000000000000000000000000000000000000000) (0) (0) (00)    ;(0000000000000000001110000000000000000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;(0000000000000000001111000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000011111000000000000000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;(0000000000000000111111000000000000000000000001110000000000000000) (1600000) (458752) (70000)   ;(0000000000000000111111100000000000000000001111110000000000000000) (-1317749056) (-2143354880) (-7-15-12-10000)   ;(0000000000000000111111100000000000000001111111110000000000000000) (-1157749056) (-2113994752) (-7-140-10000)   ;(0000000000000001111111100000000000000111111111110000000000000000) (777600000) (134152192) (7FF0000)   ;
;16;(0000000000000001111111110000000000011111111111100000000000000000) (-1852916352) (-1610743808) (-600-20000)    ;(0000000000000001111111111111100001111111111111000000000000000000) (1334549056) (2147221504) (7FFC0000)   ;(0000000000000001111111111111111111111111111110000000000000000000) (1333549056) (2146959360) (7FF80000)   ;(0000000000000001111111111111111111111111111100000000000000000000) (1331549056) (2146435072) (7FF00000)   ;(0000000000000001111111111111111111111111111000000111100000000000) (1327623056) (2145417216) (7FE07800)   ;(0000000000000001111111111111111111111111110000001111100000000000) (1317723056) (2143352832) (7FC0F800)   ;(0000000000000011111111111111111111111111110000011111111100000000) (-17400400) (-4063488) (-3-140-100)   ;(0000000000000011111111111111111111111111000000011111111110000000) (-77400200) (-16646272) (-15-1400-80)   ;
;24;(0000000000001111111111111110111111111110000000111111111111000000) (1158326756) (2114191296) (7E03FFC0)    ;(0000000000001101111111111111111111111100000000111111111111100000) (958326796) (2080636896) (7C03FFE0)   ;(0000000000001111111111111111111111111100000001111111111111100000) (-376000040) (-66584608) (-3-15-800-20)   ;(0000000000011111111111111111111111111100000001111111111111100000) (959326796) (2080899040) (7C07FFE0)   ;(0000000000011111111111111111111111111110000001111111111111000000) (1159326756) (2114453440) (7E07FFC0)   ;(0000000000010111111111111111110001111110000011111111111110000000) (1161326656) (2114977664) (7E0FFF80)   ;(0000000000010001111111111111100000111111000011111111111100000000) (2073483248) (-1089470720) (-40-1500-100)   ;(0000000000010001111101111111100000111111101111111111111000000000) (-832157592) (1069547008) (3FBFFE00)   ;
;32;(0000000000010011111111111111100000111111000111111111100000000000) (-882160592) (1059059712) (3F1FF800)    ;(0000000010111111111111111111110001111111101111111111100000000000) (-20004000) (-4196352) (-400-800)   ;(0000000011111111111111111111111111111111110111111111000000000000) (-10010000) (-2101248) (-20-1000)   ;(0000000111111111111111111111111111111111110011111111110000000000) (1321325056) (2144336896) (7FCFFC00)   ;(0000000111111111111111111111111111111111110001111111111000000000) (1319326056) (2143813120) (7FC7FE00)   ;(0000000011111111111111111111111111111111111001111111111000000000) (-6001000) (-1573376) (-1-80-200)   ;(0000000001111111111111111111111111111111111101111111110000000000) (1333325056) (2146958336) (7FF7FC00)   ;(0000000000111111111111111111111111111111111111111111000000000000) (-10000) (-4096) (-1000)   ;
;40;(0000000000111111111111111111111111111111111111111110000000000000) (-20000) (-8192) (-2000)    ;(0000000000000111111111111111111111111111111111111100000000000000) (1335289056) (2147467264) (7FFFC000)   ;(0000000000000011111111111111111111111111111111111110000000000000) (-20000) (-8192) (-2000)   ;(0000000000000011111111111111111111111111111111111110000000000000) (-20000) (-8192) (-2000)   ;(0000000000000001111111111111111111111111111111111100000000000000) (1335289056) (2147467264) (7FFFC000)   ;(0000000000000011111111111111111111111111111111111000000000000000) (-100000) (-32768) (-8000)   ;(0000000000000001111111111111111111111111111110000000000000000000) (1333549056) (2146959360) (7FF80000)   ;(0000000000000001111111111111111111111111111100000000000000000000) (1331549056) (2146435072) (7FF00000)   ;
;48;(0000000000000000111111111111111111111111110000000000000000000000) (-20000000) (-4194304) (-400000)    ;(0000000000000000111111111111111111111111000000000000000000000000) (-100000000) (-16777216) (-1000000)   ;(0000000000000000011111111111111111111110000000000000000000000000) (1157549056) (2113929216) (7E000000)   ;(0000000000000000001111111111111011111100000000000000000000000000) (957549056) (2080374784) (7C000000)   ;(0000000000000000000111111111111111111000000000000000000000000000) (557549056) (2013265920) (78000000)   ;(0000000000000000000001111111111110000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000011111111100000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;(0000000000000000000000001111111100000000000000000000000000000000) (0) (0) (00)   ;
;56;(0000000000000000000000000111111100000000000000000000000000000000) (0) (-2147483648) (-80000000)    ;(0000000000000000000000000111111000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |vga_module|blue_rom_module:U5|altsyncram:altsyncram_component|altsyncram_adb1:auto_generated|ALTSYNCRAM                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;8;(0000000000000000000110000000000000000000000000000000000000000000) (0) (0) (00)    ;(0000000000000000001110000000000000000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;(0000000000000000001111000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000011111000000000000000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;(0000000000000000111111000000000000000000000001110000000000000000) (1600000) (458752) (70000)   ;(0000000000000000111111100000000000000000001111110000000000000000) (-1317749056) (-2143354880) (-7-15-12-10000)   ;(0000000000000000111001100000000000000001111111110000000000000000) (-1157749056) (-2113994752) (-7-140-10000)   ;(0000000000000001100001100000000000000111111111110000000000000000) (777600000) (134152192) (7FF0000)   ;
;16;(0000000000000001110001100000000000001100001111100000000000000000) (82050944) (-1942093824) (-7-3-12-20000)    ;(0000000000000001000000011111100001110000000111000000000000000000) (-1771000000) (-266600448) (-15-14-40000)   ;(0000000000000001100011111111111111100000001110000000000000000000) (532967296) (-533200896) (-1-15-12-80000)   ;(0000000000000001100001000000011110000000001100000000000000000000) (-1321549056) (-2144337920) (-7-15-1300000)   ;(0000000000000001011000000000000000000000011000000111100000000000) (-1305253056) (-2141161472) (-7-15-9-15-8-800)   ;(0000000000000001000000000000000000000000110000001100100000000000) (-1275183056) (-2134849536) (-7-15-3-15-3-800)   ;(0000000000000011000000000000000000000001110000001100111100000000) (160147400) (29413120) (1C0CF00)   ;(0000000000000011000000000011100000000011000000010000011110000000) (-1035123256) (-2097084544) (-7-12-15-14-15-8-80)   ;
;24;(0000000000001111000000000100110000010110000000110000000011000000) (1265273444) (-1778188096) (-6-9-15-12-15-15-40)    ;(0000000000001101100000000111110000011100000000110000000011100000) (2065273504) (-1677524768) (-6-3-15-12-15-15-20)   ;(0000000000001111000000000111110000001100000001100000000001100000) (66073304) (-1945763744) (-7-3-15-9-15-15-100)   ;(0000000000010111001000000011100000001100000001100000000001100000) (1401400140) (201719904) (C060060)   ;(0000000000011010011000000000000000000110000001100000000011000000) (-733926556) (-2046426944) (-7-9-15-9-15-15-40)   ;(0000000000010000000000000000000000000010000011000000000110000000) (-1132326256) (-2113142400) (-7-13-15-3-15-14-80)   ;(0000000000010000111111111100000000000011000011000000001100000000) (-1032325456) (-2096364800) (-7-12-15-3-15-1300)   ;(0000000000010000011101110000000000000001101110000000111000000000) (-1179320056) (-2118644224) (-7-14-4-7-15-200)   ;
;32;(0000000000010000001111110000000000000001000110000001100000000000) (-1229313056) (-2129127424) (-7-14-14-7-14-800)    ;(0000000010111100000111100000000001110001101100000001100000000000) (-1623764000) (-240117760) (-14-4-15-14-800)   ;(0000000011101100000000000000001110110001110110000011000000000000) (1871062704) (836251648) (31D83000)   ;(0000000110000010000000000000011100011011110011000011110000000000) (-931931296) (466369536) (1BCC3C00)   ;(0000000110000001000000000000001000011001110001100001011000000000) (-1133554296) (432412160) (19C61600)   ;(0000000011000001000000000000000000110001011001100000111000000000) (501112648) (-1318711808) (-4-14-9-9-15-200)   ;(0000000001100000000000000000000000100000001101110001110000000000) (-279351296) (540482560) (20371C00)   ;(0000000000101000000000000000000000000000101011000011000000000000) (53030000) (11284480) (AC3000)   ;
;40;(0000000000111100000000000000000111100001111100001110000000000000) (2026676352) (1643175936) (61F0E000)    ;(0000000000000110000000000001101101011011111111001100000000000000) (1229656352) (1543290880) (5BFCC000)   ;(0000000000000011000000000001111100000011111111001110000000000000) (-958169056) (-2080579584) (-7-120-3-2000)   ;(0000000000000011100000000011010110000001111111000110000000000000) (177060000) (33316864) (1FC6000)   ;(0000000000000001000000000011000110000000011111111100000000000000) (-1297589056) (-2139111424) (-7-15-80-4000)   ;(0000000000000011100000000011000011100000011111111000000000000000) (1890216352) (1618968576) (607F8000)   ;(0000000000000001000000000000100001000000111110000000000000000000) (-2071483648) (1089994752) (40F80000)   ;(0000000000000001110000000000100011000000111100000000000000000000) (885934592) (-1058013184) (-3-15-100000)   ;
;48;(0000000000000000110000000001100011000011110000000000000000000000) (1169934592) (-1010827264) (-3-12-400000)    ;(0000000000000000110000000001110110000011000000000000000000000000) (-1057549056) (-2097152000) (-7-13000000)   ;(0000000000000000011000000000111010001100000000000000000000000000) (1400000000) (201326592) (C000000)   ;(0000000000000000001101000000011001101100000000000000000000000000) (1894967296) (-335544320) (-1-4000000)   ;(0000000000000000000111100000001111110000000000000000000000000000) (-2000000000) (-268435456) (-10000000)   ;(0000000000000000000001110000001110000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000011100111100000000000000000000000000000000) (0) (-2147483648) (-80000000)   ;(0000000000000000000000001110011100000000000000000000000000000000) (0) (0) (00)   ;
;56;(0000000000000000000000000110001100000000000000000000000000000000) (0) (0) (00)    ;(0000000000000000000000000111111000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(0000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 385 / 32,401 ( 1 % )   ;
; C16 interconnects          ; 0 / 1,326 ( 0 % )      ;
; C4 interconnects           ; 138 / 21,816 ( < 1 % ) ;
; Direct links               ; 35 / 32,401 ( < 1 % )  ;
; Global clocks              ; 2 / 10 ( 20 % )        ;
; Local interconnects        ; 152 / 10,320 ( 1 % )   ;
; R24 interconnects          ; 4 / 1,289 ( < 1 % )    ;
; R4 interconnects           ; 361 / 28,186 ( 1 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.53) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.71) ; Number of LABs  (Total = 17) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.59) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.12) ; Number of LABs  (Total = 17) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 2                            ;
; 3                                               ; 4                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 2                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.12) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 5                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 7         ; 0            ; 7         ; 0            ; 0            ; 7         ; 7         ; 0            ; 7         ; 7         ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 7         ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 7            ; 0         ; 7            ; 7            ; 0         ; 0         ; 7            ; 0         ; 0         ; 7            ; 7            ; 7            ; 7            ; 5            ; 7            ; 7            ; 5            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 0         ; 7            ; 7            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; VSYNC_Sig          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSYNC_Sig          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Red_Sig            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Green_Sig          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Blue_Sig           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RSTn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Thu May 08 17:42:39 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off vga_module_pic -c vga_module_pic
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP4CE6F17C8 for design "vga_module_pic"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|wire_pll1_clk[0] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10F17C8 is compatible
    Info: Device EP4CE15F17C8 is compatible
    Info: Device EP4CE22F17C8 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'vga_module_pic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node pll_module:U1|altpll:altpll_component|pll_module_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node RSTn~input (placed in PIN E15 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin RSTn uses I/O standard 3.3-V LVTTL at E15
    Info: Pin CLK uses I/O standard 3.3-V LVTTL at E1
Info: Generated suppressed messages file I:/AX/AX301/CD/11_VERILOG/1_module/Experiment/Experiment/09_vga/04-vga_module_pic_color/vga_module_pic.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 518 megabytes
    Info: Processing ended: Thu May 08 17:42:42 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in I:/AX/AX301/CD/11_VERILOG/1_module/Experiment/Experiment/09_vga/04-vga_module_pic_color/vga_module_pic.fit.smsg.


