# 9. Verilog HDL 模型的不同抽象级别

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311132026362.png" alt="image-20231113202637267" style="zoom:50%;" />

## 9.1 门级结构描述

### 9.1.1 门的类型和说明

常用的：<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311132030366.png" alt="image-20231113203043322" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311132031202.png" alt="image-20231113203110143" style="zoom:50%;" />

我还挺想了解关于驱动能力是怎么一回事的。。。

### 9.1.2 用门级结构描述触发器

**这里使用D型主从触发器**

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311132043737.png" alt="image-20231113204359680" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311132050431.png" alt="image-20231113205003385" style="zoom:50%;" />

> 如何查看Quartus II的硬件电路图

启动分析与综合，编译原理图文件rtl viewer，查看硬件电路图（`Tools ---> Netlist Viewers ---> RTL Viewer`）

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311132059373.png" alt="image-20231113205910325" style="zoom:67%;" />

![image-20231114093007847](https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311140930893.png)

> 这是综合之后的电路图，是完全没问题的。因为与非门的右侧都要有一个非号圆圈。而它这里将与非门拆成了 与门 和 非门。

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311140954105.png" alt="image-20231114095411061" style="zoom:50%;" />



<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311140954631.png" alt="image-20231114095445510" style="zoom:50%;" />

### 9.1.3 由已经设计的模块综合成更高级的模块

```verilog
//D型主从触发器
module DFF_For_Test(data,clock,q,qb);
	input wire data,clock;
	output wire q,qb;
	
	nand	#10	na1(a,data,clock),
					na2(b,ndata,clock),
					na4(d,b,c),
					na5(e,c,nclock),
					nd6(f,d,nclock),
					nd8(qb,q,f);
					
	nand	#9		nd3(c,a,d),
					nd7(q,qb,e);
					
	not	#10	iv1(ndata,data),
					iv2(nclock,clock);
	endmodule

	
//利用已经设计好的模块进行设计
module TestForAll(clk,A_data,A_output);
	input clk,A_data;
	output A_output;
	
	wire dffout_1,dffout_2,dffout_3;
	
	//四位移位寄存器;
	DFF_For_Test d1(.data(A_data),.clock(clk),.q(dffout_1));
	DFF_For_Test d2(.data(dffout_1),.clock(clk),.q(dffout_2));
	DFF_For_Test d3(.data(dffout_2),.clock(clk),.q(dffout_3));
	DFF_For_Test d4(.data(dffout_3),.clock(clk),.q(A_output));
	
	endmodule
	
```

![image-20231114100938827](https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141009874.png)

![image-20231114100946366](https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141009415.png)

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141010768.png" alt="image-20231114101018657" style="zoom:50%;" />

![image-20231114101302275](https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141013322.png)

## 9.2 Verilog HDL 的行为级建模

如果采用行为级建模，类似如下：

```verilog
	input clk,A_data;
	output reg A_output;
	
	//中间寄存器
	reg x,y,z;
	
	//行为级建模
	always @(posedge clk)
		begin
			x<=A_data;
			
			y<=x;
			
			z<=y;
			
			A_output<=z;
			
		end

	
	endmodule
```

那么就可以很轻松的生成一个移位寄存器

![image-20231114102459440](https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141024496.png)

> 所有的非阻塞赋值，都是同时进行的，同时置换，同时得出结果。

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141027441.png" alt="image-20231114102724368" style="zoom: 50%;" />

### 9.2.1 编写testBetch来测试仿真 行为级描述

TestBetch如下

```verilog
`timescale 1ns/1ns
module TestBetch;
	reg clk_test,data_input;
	wire data_output;
	initial 
		begin
			clk_test=0;
			data_input=0;
		end
	
	//时钟产生
	always #({$random}%10+1) clk_test=~clk_test;
	
	//数据输入
	always 
		begin
			#5 data_input= ~data_input;
		end
		
	//模块测试
	TestForAll test1(.clk(clk_test),.A_data(data_input),.A_output(data_output));
	
	initial 
		begin
		#1000	$finish;
		end
	
	
endmodule
```

在编写完成之后，点击

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141144650.png" alt="image-20231114114332566" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141145135.png" alt="image-20231114114427855" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141145696.png" alt="image-20231114114554654" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141146833.png" alt="image-20231114114615788" style="zoom:50%;" />

然后再运行 RTL simulation

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141147938.png" alt="image-20231114114752892" style="zoom:50%;" />

这样就能把测试文件与项目绑定起来了

![image-20231114115039214](https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141150297.png)

## 9.3 用户定义的原语（非重点，看个乐子）

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141740538.png" alt="image-20231114174043447" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141744286.png" alt="image-20231114174401235" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141744396.png" alt="image-20231114174417911" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141745264.png" alt="image-20231114174528185" style="zoom:50%;" />



---

# 10.编写和验证——简单的纯组合逻辑模块

**组合逻辑电路**在系统设计中起着基本组件的作用



## 10.1 加法器

![image-20231114180024367](https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311141800469.png)

> 这段我给大家捋一捋
>
> 关于Si，大家应该是能理解的，毕竟Si是当前位，当前位的相加结果是异或。那就是两位加数异或之后，再和低位进位异或，得到当前位结果。
>
> 关于Ci，大家要清楚，它是进位，也就是说，要是有进位，我就是1，没有就是0.
>
> 首先，假设当前位都是1，低位再进来一个1，那么进位也是1对吧。
>
> 其次，假设当前位有一个是1，低位进来一个1，那进位也是1.
>
> 最后，假设当前位都是1，低位进来是0，那么进位也是1.
>
> **那么，这里的 Pi与上Ci-1，就是看 低位进位 和 当前位 会不会加起来得到高位**，**然后，Gi就是看，当前位加当前位会不会得到高位。**
>
> 如果高位都是1，那G1是1，结束；
>
> 如果高位不都是1：那还有Pi和Ci-1求与。因为Pi代表的是当前位，然后Ci-1代表的是低位进位，二者一与，只有二者都是1，**即当前位和低位进位加起来 进位**，与的输出才是1.

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311142000725.png" alt="image-20231114200042623" style="zoom:50%;" />

> 实际上，**超前进位加法器** 比 **串行加法器** 复杂得多

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311142002514.png" alt="image-20231114200203462" style="zoom:50%;" />

> 而且复杂的架构本身也会带来一定的延迟

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311142003640.png" alt="image-20231114200320569" style="zoom:50%;" />

**在Verilog用行为级描述加法器属实有点太欺负人了**

```verilog
module FullAdder(X,Y,Cout,Sum);
	input [3:0] X,Y;
	
	output [3:0]Sum;
	output Cout;
	
	assign {Cout,Sum}=X+Y;
	
	endmodule
```

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311142022847.png" alt="image-20231114202225788" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311142022480.png" alt="image-20231114202250406" style="zoom:50%;" />

## 10.2 乘法器

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311161846710.png" alt="image-20231116184619595" style="zoom:50%;" />



<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311161904182.png" alt="image-20231116190451113" style="zoom: 67%;" />

> 至于为什么是8个，看下面的解释。

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311151533522.png" alt="image-20231115153345442" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311151535938.png" alt="image-20231115153404146" style="zoom: 67%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311161913614.png" alt="image-20231116191344552" style="zoom:50%;" />



## 10.3 比较器

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171519838.png" alt="image-20231117151710911" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171517671.png" alt="image-20231117151722632" style="zoom:50%;" />

```verilog
module Compare(X,Y,XBY,XSY,XEY);
	//设计思路，哪个成立就输出哪个是1
	
	//XBY是X大于Y，XSY是小于，XET是等于
	parameter width =8;
	
	input [width-1:0] X,Y;
	output XBY,XSY,XEY;
	reg XBY,XSY,XEY;
	
	always @(X,Y)
		begin
			if(X>Y)
				XBY=1;
			else	
				XBY=0;
			if(X<Y)
				XSY=1;
			else	
				XSY=0;
			if(X==Y)
				XEY=1;
			else 
				XEY=0;
		end
		endmodule
```

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171542749.png" alt="image-20231117154250691" style="zoom:50%;" />



## 10.4 多路器

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171543940.png" alt="image-20231117154336892" style="zoom:50%;" />

> 其实就是n选1选择器

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171546024.png" alt="image-20231117154650958" style="zoom:50%;" />

> 一旦路多了起来就会十分的复杂并且麻烦

```verilog
//带使能控制端口的4输入多路选择器
module MUX(a,b,c,d,In,Set,End);
	input [1:0]In;//两位输入
	
	parameter width = 4;
	input	[width-1:0] a,b,c,d;//四输入
	input Set;//使能端口
	
	output reg [width-1:0] End;//输出被选中的那个
	
	//真值表
	//00——a	01——b	 10——c 	11——d
	always @(a,b,c,d,In,Set)
		begin
			if(!Set)
				End=0;
			else
				case(In)
				2'b00:End=a;
				2'b01:End=b;
				2'b10:End=c;
				2'b11:End=d;
				default:End=0;
				endcase
		end
	endmodule


```

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171700138.png" alt="image-20231117170014057" style="zoom:50%;" />

## 10.5 总线 

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171705282.png" alt="image-20231117170511216" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171705089.png" alt="image-20231117170522121" style="zoom:50%;" />

> 在数电里面说到的三态门的作用，其实就是外接模块是否与总线有电气连接。

看下面的verilog代码就大概明白了。

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171716710.png" alt="image-20231117171623639" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171716944.png" alt="image-20231117171628775" style="zoom:50%;" />

> 我这里没写，是因为考虑到它这里的write很可能是类似时钟信号或者其他的指令什么的

好吧我还是好人做到底,把那个3给拿掉之后的电路图是

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171740203.png" alt="QQ图片20231117174015" style="zoom:50%;" />

> 要注意always是一开始就会执行的

如果不把*3拿掉，电路图就成了

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311171741662.png" alt="QQ图片20231117174130" style="zoom: 67%;" />

## 10.6 流水线设计

> 这节我觉得相当难懂

我觉得确实需要做一些引入。

比如你有一台洗衣机，是能帮你 洗衣服、烘干和熨衣服。但你现在有3套衣服要处理，并且假设，洗衣服要30分钟，烘干要40分钟，熨衣服要50分钟，那么你就需要**120×3分钟**才能处理好。

**这时候我们把洗衣机分为3台，分别只能洗衣服、烘干和熨衣服。**

这时候我们就能明显感受到优化了，就是当第一套衣服洗完的时候，将它拿去烘干，然后再将第二套衣服拿去洗；然后第一套衣服烘干完成之后，第二套衣服就能拿去烘干了，然后第三套就能拿去洗了。**整一套流程只需要120（第一套衣服的）+ 90（第三套衣服的）分钟。**（第一套洗完之后，第三套才能进入烘干机进行后面的两个90分钟）

**其实到这里就差不多就完了，但是我认为这还不能说是真正的流水线，因为你会发现，第二套衣服洗完之后，第一套衣服还在烘干。**

所以这里才是我对流水线的理解：

在每个洗衣机之间加入 **洗衣筒**，每次洗完之后就把衣服直接丢进桶里，如果前面的洗衣机是空的，就把衣服拿去洗；如果不是空的，就放在桶里等着。

**因此，当第二套衣服洗完之后，把第二套衣服丢进洗衣桶，这时候洗衣机开始处理第三套衣服（时间线开始发生变化）。然后过10分钟后，当第一套衣服烘干完成之后，立刻将第二套拿去烘干，第一套拿去熨，此时第三套衣服已经洗了10分钟。**

> 但大部分的理解都认为是：
>
> 让我们通过一个简单的例子来理解这个概念。假设你正在组装一款产品，这款产品需要经过三个步骤来完成：A、B和C。如果没有使用流水线，你需要先完成A，然后完成B，最后完成C。这样，你每次只能处理一个产品，而且在你完成一个产品之前，你不能开始处理下一个产品。
>
> 现在，假设你使用了流水线设计。你首先完成产品1的A步骤，然后将产品1移动到B步骤，同时开始处理产品2的A步骤。当产品1移动到C步骤，产品2移动到B步骤时，你可以开始处理产品3的A步骤。这样，你可以同时处理三个产品，每个产品处于不同的步骤。虽然每个产品的总处理时间（从A到C）并没有改变，但是你的总产量（每单位时间内完成的产品数量）却提高了。
>
> **我的想法**：
>
> 首先，如果A和B的处理时间不同，那么处理速度将受到最慢的那个阶段的限制。例如，如果A需要1个单位时间，而B需要2个单位时间，那么即使A在B处理产品的同时开始处理下一个产品，但是A仍然需要等待B完成才能将产品移至B。这样，A的大部分时间都在等待，无法充分利用。
>
> 其次，如果有更多的阶段（例如，A、B、C、D等），那么在没有寄存器的情况下，每个阶段都需要等待下一个阶段完成才能开始处理下一个产品。这将导致大量的等待时间，降低处理速度。

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172035192.png" alt="image-20231117203514120" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172035127.png" alt="image-20231117203524076" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172035959.png" alt="image-20231117203547877" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172035196.png" alt="image-20231117203558148" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172036577.png" alt="image-20231117203625514" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172037955.png" alt="image-20231117203742894" style="zoom:50%;" />

> 下面是实例

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172207679.png" alt="image-20231117220747599" style="zoom:50%;" />

假设是x3x2x1x0 和 y3y2y1y0相乘，那么其实就是三个部分：

> 1. 首先是数据产生。所谓的数据产生部分，即，y0x0,y0x1,y0x2,y0x3类似这些。
> 2. 超前进位就是只是进位那部分，不包括加起来，就是提前计算每个位（这里是8位，因为是4位乘以4位）的进位。
> 3. 最后是把数据产生部分和进位部分相加。

这三个部分都需要寄存器。

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172226320.png" alt="image-20231117222639257" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311172230282.png" alt="image-20231117223043231" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311181114889.png" alt="image-20231118111437826" style="zoom:67%;" />

就是分成这三部分，然后每个部分都用上一个寄存器，即，**一个四位的3层流水线加法器**

**上面所说的是4位乘以4位的，接下来看看复杂的10位乘以6位**

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311181117196.png" alt="image-20231118111727144" style="zoom:50%;" />

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311181117937.png" alt="image-20231118111737889" style="zoom:50%;" />

你可能会很疑惑这里面的连线，为什么要这么连线，以及那个 **R（register）**为什么要这么连接

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311181136392.png" alt="image-20231118113602297" style="zoom:50%;" />

> 因为这样一来，就能把间距最大化，使得实际上的进位只需要计算4位进位
>
> 并且由于 **T是流水线加法器**，导致它需要3个寄存器。因此为了使得能在相同的时钟周期执行一样的操作，就必须在 **Q** 后面加上3个寄存器。

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311181300014.png" alt="image-20231118130014922" style="zoom:50%;" />

# 11 复杂数字系统的构成

<img src="https://gitee.com/zero_hua_no_sb/blog-pic/raw/master/202311181309696.png" alt="image-20231118130901601" style="zoom:50%;" />
