INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Instruction_Memory.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Instruction_Memory
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Sumar4.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sumar4
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Sumador.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sumador
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Extension_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Extension_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/OR_32bit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module OR_32bit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/NAND.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module NAND
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Mux4a1_32bit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux4a1_32bit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/PC_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module PC_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Register_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Register_File
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Mux2a1_32bit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux2a1_32bit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/ALU.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module ALU
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Control_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Control_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/Data_Memory.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Data_Memory
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Modulos/SIEMPRE4.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module SIEMPRE4
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Instruction_Memory_0_1/sim/RISCV_Uniciclo_Instruction_Memory_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Instruction_Memory_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Sumar4_0_1/sim/RISCV_Uniciclo_Sumar4_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Sumar4_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Sumador_0_1/sim/RISCV_Uniciclo_Sumador_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Sumador_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Extension_Unit_0_1/sim/RISCV_Uniciclo_Extension_Unit_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Extension_Unit_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_OR_32bit_0_0/sim/RISCV_Uniciclo_OR_32bit_0_0.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_OR_32bit_0_0
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_NAND_0_0/sim/RISCV_Uniciclo_NAND_0_0.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_NAND_0_0
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Mux4a1_32bit_0_1/sim/RISCV_Uniciclo_Mux4a1_32bit_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Mux4a1_32bit_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Mux4a1_32bit_1_1/sim/RISCV_Uniciclo_Mux4a1_32bit_1_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Mux4a1_32bit_1_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_PC_Register_0_2/sim/RISCV_Uniciclo_PC_Register_0_2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_PC_Register_0_2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Register_File_0_1/sim/RISCV_Uniciclo_Register_File_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Register_File_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Mux2a1_32bit_0_1/sim/RISCV_Uniciclo_Mux2a1_32bit_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Mux2a1_32bit_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Mux2a1_32bit_1_1/sim/RISCV_Uniciclo_Mux2a1_32bit_1_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Mux2a1_32bit_1_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Mux2a1_32bit_2_0/sim/RISCV_Uniciclo_Mux2a1_32bit_2_0.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Mux2a1_32bit_2_0
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Mux2a1_32bit_3_0/sim/RISCV_Uniciclo_Mux2a1_32bit_3_0.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Mux2a1_32bit_3_0
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Mux2a1_32bit_4_0/sim/RISCV_Uniciclo_Mux2a1_32bit_4_0.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Mux2a1_32bit_4_0
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_ALU_0_1/sim/RISCV_Uniciclo_ALU_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_ALU_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Control_Unit_0_0/sim/RISCV_Uniciclo_Control_Unit_0_0.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Control_Unit_0_0
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_Data_Memory_0_1/sim/RISCV_Uniciclo_Data_Memory_0_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_Data_Memory_0_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/ip/RISCV_Uniciclo_SIEMPRE4_0_0/sim/RISCV_Uniciclo_SIEMPRE4_0_0.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo_SIEMPRE4_0_0
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.ip_user_files/bd/RISCV_Uniciclo/sim/RISCV_Uniciclo.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RISCV_Uniciclo
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/chris_qwzwysn/Proyecto Micros Arquitectura RISCV/Proyecto-Micros-Arquitectura-RISCV/Proyecto Micros Arquitectura RISCV.srcs/sim_1/new/test_RISCV_uniciclo.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module test_RISCV_uniciclo
