`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05.12.2019 23:46:27
// Design Name: 
// Module Name: sumsub
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module sumsub(
    input [4:0] licz1,
    input [4:0] licz2,
    input syg,
    output [4:0] wynik,
    output ponad
    );
endmodule
