Timing Analyzer report for LSTM_network
Tue Apr 02 14:17:01 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Recovery: 'clock'
 27. Slow 1200mV 0C Model Removal: 'clock'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Recovery: 'clock'
 37. Fast 1200mV 0C Model Removal: 'clock'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; LSTM_network                                        ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL010YM164C6G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   8.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Tue Apr 02 14:16:57 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 26.000 ; 38.46 MHz ; 0.000 ; 13.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.64 MHz ; 39.64 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.776 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; 21.596 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 1.593 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; 12.522 ; 0.000                            ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.776 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.489     ;
; 0.800 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.465     ;
; 0.810 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.455     ;
; 0.949 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.359     ;
; 0.973 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.335     ;
; 0.983 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.325     ;
; 1.013 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.252     ;
; 1.055 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.210     ;
; 1.111 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.154     ;
; 1.112 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.153     ;
; 1.163 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.237      ; 25.089     ;
; 1.186 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.122     ;
; 1.187 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.078     ;
; 1.187 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.078     ;
; 1.226 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.237      ; 25.026     ;
; 1.226 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.237      ; 25.026     ;
; 1.228 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.080     ;
; 1.234 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 25.050     ;
; 1.234 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 25.050     ;
; 1.243 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 25.022     ;
; 1.258 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 25.026     ;
; 1.258 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 25.026     ;
; 1.268 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 25.016     ;
; 1.268 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 25.016     ;
; 1.278 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.030     ;
; 1.280 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 25.021     ;
; 1.284 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.024     ;
; 1.285 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.023     ;
; 1.287 ; STATE.S8                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 24.978     ;
; 1.302 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 25.006     ;
; 1.304 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 24.997     ;
; 1.312 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.996     ;
; 1.313 ; STATE.S13                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 24.952     ;
; 1.314 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 24.987     ;
; 1.319 ; STATE.S10                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.249      ; 24.945     ;
; 1.336 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.959     ;
; 1.360 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.948     ;
; 1.360 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.948     ;
; 1.364 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.237      ; 24.888     ;
; 1.399 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.896     ;
; 1.399 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.896     ;
; 1.416 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.892     ;
; 1.434 ; STATE.RST                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.244      ; 24.825     ;
; 1.437 ; STATE.S4                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.250      ; 24.828     ;
; 1.460 ; STATE.S8                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.848     ;
; 1.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.237      ; 24.789     ;
; 1.471 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.813     ;
; 1.471 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.813     ;
; 1.486 ; STATE.S13                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.822     ;
; 1.486 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.798     ;
; 1.492 ; STATE.S10                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.292      ; 24.815     ;
; 1.510 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.774     ;
; 1.513 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.771     ;
; 1.513 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.771     ;
; 1.515 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.793     ;
; 1.517 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 24.784     ;
; 1.520 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.764     ;
; 1.537 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.758     ;
; 1.549 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.735     ;
; 1.557 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.751     ;
; 1.559 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 24.742     ;
; 1.561 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.260      ; 24.714     ;
; 1.564 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.260      ; 24.711     ;
; 1.569 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.715     ;
; 1.569 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.715     ;
; 1.570 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.714     ;
; 1.570 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.714     ;
; 1.573 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.711     ;
; 1.583 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.701     ;
; 1.585 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.260      ; 24.690     ;
; 1.588 ; nReg:r3|Q[20]                                                                           ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.241      ; 24.668     ;
; 1.588 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.260      ; 24.687     ;
; 1.595 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.260      ; 24.680     ;
; 1.598 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.260      ; 24.677     ;
; 1.607 ; STATE.RST                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.287      ; 24.695     ;
; 1.610 ; STATE.S4                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.698     ;
; 1.613 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.695     ;
; 1.614 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.694     ;
; 1.615 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 24.686     ;
; 1.616 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 24.685     ;
; 1.621 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 24.650     ;
; 1.621 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 24.650     ;
; 1.636 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.659     ;
; 1.645 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.639     ;
; 1.645 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.639     ;
; 1.645 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.639     ;
; 1.645 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.639     ;
; 1.665 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.280      ; 24.630     ;
; 1.667 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.273      ; 24.621     ;
; 1.683 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.601     ;
; 1.683 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.269      ; 24.601     ;
; 1.684 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 24.587     ;
; 1.684 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 24.587     ;
; 1.684 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 24.587     ;
; 1.684 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.256      ; 24.587     ;
; 1.689 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.619     ;
; 1.689 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.293      ; 24.619     ;
; 1.691 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 24.610     ;
; 1.691 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.286      ; 24.610     ;
; 1.697 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[37] ; clock        ; clock       ; 26.000       ; 0.251      ; 24.569     ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                           ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; STATE.DONE             ; STATE.DONE             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; STATE.IDLE             ; STATE.IDLE             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; STATE.READIN           ; STATE.READIN           ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.370 ; shiftReg:l0|reg[7][23] ; shiftReg:l0|reg[8][23] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.592      ;
; 0.371 ; shiftReg:l0|reg[7][4]  ; shiftReg:l0|reg[8][4]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.593      ;
; 0.371 ; shiftReg:l0|reg[2][11] ; shiftReg:l0|reg[3][11] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; shiftReg:l0|reg[7][24] ; shiftReg:l0|reg[8][24] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.593      ;
; 0.372 ; shiftReg:l0|reg[4][30] ; shiftReg:l0|reg[5][30] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; shiftReg:l0|reg[7][17] ; shiftReg:l0|reg[8][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; shiftReg:l0|reg[7][12] ; shiftReg:l0|reg[8][12] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.373 ; shiftReg:l0|reg[7][25] ; shiftReg:l0|reg[8][25] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.373 ; shiftReg:l0|reg[7][29] ; shiftReg:l0|reg[8][29] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.594      ;
; 0.376 ; shiftReg:l0|reg[3][27] ; shiftReg:l0|reg[4][27] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[5][4]  ; shiftReg:l0|reg[6][4]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.599      ;
; 0.377 ; shiftReg:l0|reg[5][14] ; shiftReg:l0|reg[6][14] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.599      ;
; 0.377 ; shiftReg:l0|reg[0][12] ; shiftReg:l0|reg[1][12] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; shiftReg:l0|reg[3][26] ; shiftReg:l0|reg[4][26] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.599      ;
; 0.377 ; shiftReg:l0|reg[1][26] ; shiftReg:l0|reg[2][26] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[0][14] ; shiftReg:l0|reg[1][14] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.378 ; shiftReg:l0|reg[5][7]  ; shiftReg:l0|reg[6][7]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.378 ; shiftReg:l0|reg[0][7]  ; shiftReg:l0|reg[1][7]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.378 ; shiftReg:l0|reg[6][27] ; shiftReg:l0|reg[7][27] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.378 ; shiftReg:l0|reg[5][10] ; shiftReg:l0|reg[6][10] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; shiftReg:l0|reg[8][27] ; shiftReg:l0|reg[9][27] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.378 ; shiftReg:l0|reg[7][9]  ; shiftReg:l0|reg[8][9]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[4][28] ; shiftReg:l0|reg[5][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[6][26] ; shiftReg:l0|reg[7][26] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.378 ; shiftReg:l0|reg[5][29] ; shiftReg:l0|reg[6][29] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; shiftReg:l0|reg[5][18] ; shiftReg:l0|reg[6][18] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.378 ; shiftReg:l0|reg[5][16] ; shiftReg:l0|reg[6][16] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][2]  ; shiftReg:l0|reg[6][2]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[6][0]  ; shiftReg:l0|reg[7][0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; shiftReg:l0|reg[5][28] ; shiftReg:l0|reg[6][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[7][31] ; shiftReg:l0|reg[8][31] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.601      ;
; 0.379 ; shiftReg:l0|reg[4][26] ; shiftReg:l0|reg[5][26] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.601      ;
; 0.379 ; shiftReg:l0|reg[4][1]  ; shiftReg:l0|reg[5][1]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[7][15] ; shiftReg:l0|reg[8][15] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][15] ; shiftReg:l0|reg[6][15] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[2][6]  ; shiftReg:l0|reg[3][6]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][25] ; shiftReg:l0|reg[6][25] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][9]  ; shiftReg:l0|reg[6][9]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][26] ; shiftReg:l0|reg[6][26] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.601      ;
; 0.379 ; shiftReg:l0|reg[5][11] ; shiftReg:l0|reg[6][11] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[6][9]  ; shiftReg:l0|reg[7][9]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.379 ; shiftReg:l0|reg[5][19] ; shiftReg:l0|reg[6][19] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.380 ; shiftReg:l0|reg[5][1]  ; shiftReg:l0|reg[6][1]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[6][15] ; shiftReg:l0|reg[7][15] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[3][15] ; shiftReg:l0|reg[4][15] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.380 ; shiftReg:l0|reg[2][15] ; shiftReg:l0|reg[3][15] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[5][0]  ; shiftReg:l0|reg[6][0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[4][0]  ; shiftReg:l0|reg[5][0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shiftReg:l0|reg[4][15] ; shiftReg:l0|reg[5][15] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.602      ;
; 0.383 ; shiftReg:l0|reg[3][0]  ; shiftReg:l0|reg[4][0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.603      ;
; 0.393 ; shiftReg:l0|reg[5][17] ; shiftReg:l0|reg[6][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.614      ;
; 0.484 ; shiftReg:l0|reg[7][27] ; shiftReg:l0|reg[8][27] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.706      ;
; 0.504 ; shiftReg:l0|reg[7][21] ; shiftReg:l0|reg[8][21] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.726      ;
; 0.507 ; shiftReg:l0|reg[7][3]  ; shiftReg:l0|reg[8][3]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.728      ;
; 0.508 ; shiftReg:l0|reg[1][0]  ; shiftReg:l0|reg[2][0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.728      ;
; 0.508 ; shiftReg:l0|reg[6][30] ; shiftReg:l0|reg[7][30] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.730      ;
; 0.508 ; shiftReg:l0|reg[2][9]  ; shiftReg:l0|reg[3][9]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.729      ;
; 0.508 ; shiftReg:l0|reg[7][8]  ; shiftReg:l0|reg[8][8]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.729      ;
; 0.508 ; shiftReg:l0|reg[0][29] ; shiftReg:l0|reg[1][29] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.729      ;
; 0.509 ; shiftReg:l0|reg[2][14] ; shiftReg:l0|reg[3][14] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.731      ;
; 0.512 ; shiftReg:l0|reg[3][14] ; shiftReg:l0|reg[4][14] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.734      ;
; 0.512 ; shiftReg:l0|reg[7][2]  ; shiftReg:l0|reg[8][2]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.733      ;
; 0.512 ; shiftReg:l0|reg[1][18] ; shiftReg:l0|reg[2][18] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.734      ;
; 0.513 ; shiftReg:l0|reg[3][20] ; shiftReg:l0|reg[4][20] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.513 ; shiftReg:l0|reg[3][3]  ; shiftReg:l0|reg[4][3]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.513 ; shiftReg:l0|reg[3][24] ; shiftReg:l0|reg[4][24] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.735      ;
; 0.513 ; shiftReg:l0|reg[3][25] ; shiftReg:l0|reg[4][25] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][9]  ; shiftReg:l0|reg[4][9]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][29] ; shiftReg:l0|reg[4][29] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][21] ; shiftReg:l0|reg[4][21] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.736      ;
; 0.514 ; shiftReg:l0|reg[1][2]  ; shiftReg:l0|reg[2][2]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[0][9]  ; shiftReg:l0|reg[1][9]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.735      ;
; 0.514 ; shiftReg:l0|reg[3][8]  ; shiftReg:l0|reg[4][8]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.736      ;
; 0.514 ; shiftReg:l0|reg[3][13] ; shiftReg:l0|reg[4][13] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; shiftReg:l0|reg[3][18] ; shiftReg:l0|reg[4][18] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.736      ;
; 0.514 ; shiftReg:l0|reg[3][16] ; shiftReg:l0|reg[4][16] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][19] ; shiftReg:l0|reg[4][19] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][6]  ; shiftReg:l0|reg[4][6]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[1][1]  ; shiftReg:l0|reg[2][1]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][22] ; shiftReg:l0|reg[4][22] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][4]  ; shiftReg:l0|reg[4][4]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.737      ;
; 0.515 ; shiftReg:l0|reg[0][30] ; shiftReg:l0|reg[1][30] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][7]  ; shiftReg:l0|reg[4][7]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.737      ;
; 0.515 ; shiftReg:l0|reg[3][2]  ; shiftReg:l0|reg[4][2]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[3][17] ; shiftReg:l0|reg[4][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[6][31] ; shiftReg:l0|reg[7][31] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.737      ;
; 0.515 ; shiftReg:l0|reg[0][28] ; shiftReg:l0|reg[1][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; shiftReg:l0|reg[0][25] ; shiftReg:l0|reg[1][25] ; clock        ; clock       ; 0.000        ; 0.065      ; 0.737      ;
; 0.516 ; shiftReg:l0|reg[3][1]  ; shiftReg:l0|reg[4][1]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.737      ;
; 0.516 ; shiftReg:l0|reg[3][11] ; shiftReg:l0|reg[4][11] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.737      ;
; 0.516 ; shiftReg:l0|reg[1][8]  ; shiftReg:l0|reg[2][8]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.738      ;
; 0.516 ; shiftReg:l0|reg[3][28] ; shiftReg:l0|reg[4][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.737      ;
; 0.517 ; shiftReg:l0|reg[4][3]  ; shiftReg:l0|reg[5][3]  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.738      ;
; 0.517 ; shiftReg:l0|reg[3][10] ; shiftReg:l0|reg[4][10] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.517 ; shiftReg:l0|reg[3][12] ; shiftReg:l0|reg[4][12] ; clock        ; clock       ; 0.000        ; 0.064      ; 0.738      ;
; 0.518 ; shiftReg:l0|reg[8][7]  ; shiftReg:l0|reg[9][7]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.740      ;
; 0.518 ; shiftReg:l0|reg[0][8]  ; shiftReg:l0|reg[1][8]  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.740      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                                             ;
+--------+------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 21.596 ; STATE.IDLE ; nReg:r8|Q[30]                                                                           ; clock        ; clock       ; 26.000       ; -0.040     ; 4.379      ;
; 21.596 ; STATE.IDLE ; nReg:r8|Q[27]                                                                           ; clock        ; clock       ; 26.000       ; -0.040     ; 4.379      ;
; 21.610 ; STATE.IDLE ; nReg:r9|Q[7]                                                                            ; clock        ; clock       ; 26.000       ; -0.029     ; 4.376      ;
; 21.610 ; STATE.IDLE ; nReg:r9|Q[25]                                                                           ; clock        ; clock       ; 26.000       ; -0.029     ; 4.376      ;
; 21.719 ; STATE.IDLE ; nReg:r9|Q[30]                                                                           ; clock        ; clock       ; 26.000       ; -0.044     ; 4.252      ;
; 21.719 ; STATE.IDLE ; nReg:r9|Q[24]                                                                           ; clock        ; clock       ; 26.000       ; -0.044     ; 4.252      ;
; 21.937 ; STATE.IDLE ; nReg:r8|Q[10]                                                                           ; clock        ; clock       ; 26.000       ; -0.038     ; 4.040      ;
; 22.089 ; STATE.IDLE ; nReg:r9|Q[8]                                                                            ; clock        ; clock       ; 26.000       ; -0.042     ; 3.884      ;
; 22.089 ; STATE.IDLE ; nReg:r9|Q[10]                                                                           ; clock        ; clock       ; 26.000       ; -0.042     ; 3.884      ;
; 22.095 ; STATE.IDLE ; nReg:r8|Q[6]                                                                            ; clock        ; clock       ; 26.000       ; -0.029     ; 3.891      ;
; 22.095 ; STATE.IDLE ; nReg:r8|Q[4]                                                                            ; clock        ; clock       ; 26.000       ; -0.029     ; 3.891      ;
; 22.095 ; STATE.IDLE ; nReg:r8|Q[12]                                                                           ; clock        ; clock       ; 26.000       ; -0.029     ; 3.891      ;
; 22.095 ; STATE.IDLE ; nReg:r8|Q[13]                                                                           ; clock        ; clock       ; 26.000       ; -0.029     ; 3.891      ;
; 22.095 ; STATE.IDLE ; nReg:r8|Q[3]                                                                            ; clock        ; clock       ; 26.000       ; -0.029     ; 3.891      ;
; 22.095 ; STATE.IDLE ; nReg:r8|Q[2]                                                                            ; clock        ; clock       ; 26.000       ; -0.029     ; 3.891      ;
; 22.095 ; STATE.IDLE ; nReg:r8|Q[5]                                                                            ; clock        ; clock       ; 26.000       ; -0.029     ; 3.891      ;
; 22.116 ; STATE.IDLE ; nReg:r8|Q[22]                                                                           ; clock        ; clock       ; 26.000       ; -0.042     ; 3.857      ;
; 22.116 ; STATE.IDLE ; nReg:r8|Q[16]                                                                           ; clock        ; clock       ; 26.000       ; -0.042     ; 3.857      ;
; 22.119 ; STATE.IDLE ; nReg:r8|Q[29]                                                                           ; clock        ; clock       ; 26.000       ; -0.030     ; 3.866      ;
; 22.119 ; STATE.IDLE ; nReg:r8|Q[23]                                                                           ; clock        ; clock       ; 26.000       ; -0.030     ; 3.866      ;
; 22.119 ; STATE.IDLE ; nReg:r8|Q[31]                                                                           ; clock        ; clock       ; 26.000       ; -0.030     ; 3.866      ;
; 22.170 ; STATE.IDLE ; nReg:r9|Q[28]                                                                           ; clock        ; clock       ; 26.000       ; -0.041     ; 3.804      ;
; 22.170 ; STATE.IDLE ; nReg:r9|Q[9]                                                                            ; clock        ; clock       ; 26.000       ; -0.041     ; 3.804      ;
; 22.178 ; STATE.IDLE ; nReg:r9|Q[23]                                                                           ; clock        ; clock       ; 26.000       ; -0.030     ; 3.807      ;
; 22.178 ; STATE.IDLE ; nReg:r9|Q[2]                                                                            ; clock        ; clock       ; 26.000       ; -0.030     ; 3.807      ;
; 22.178 ; STATE.IDLE ; nReg:r9|Q[27]                                                                           ; clock        ; clock       ; 26.000       ; -0.030     ; 3.807      ;
; 22.185 ; STATE.IDLE ; nReg:r8|Q[26]                                                                           ; clock        ; clock       ; 26.000       ; -0.039     ; 3.791      ;
; 22.191 ; STATE.IDLE ; nReg:r8|Q[0]                                                                            ; clock        ; clock       ; 26.000       ; -0.038     ; 3.786      ;
; 22.344 ; STATE.IDLE ; nReg:r8|Q[1]                                                                            ; clock        ; clock       ; 26.000       ; -0.039     ; 3.632      ;
; 22.399 ; STATE.IDLE ; nReg:r8|Q[11]                                                                           ; clock        ; clock       ; 26.000       ; -0.038     ; 3.578      ;
; 22.399 ; STATE.IDLE ; nReg:r8|Q[18]                                                                           ; clock        ; clock       ; 26.000       ; -0.038     ; 3.578      ;
; 22.415 ; STATE.IDLE ; nReg:r9|Q[29]                                                                           ; clock        ; clock       ; 26.000       ; -0.043     ; 3.557      ;
; 22.415 ; STATE.IDLE ; nReg:r9|Q[11]                                                                           ; clock        ; clock       ; 26.000       ; -0.043     ; 3.557      ;
; 22.425 ; STATE.IDLE ; nReg:r9|Q[4]                                                                            ; clock        ; clock       ; 26.000       ; -0.034     ; 3.556      ;
; 22.425 ; STATE.IDLE ; nReg:r9|Q[5]                                                                            ; clock        ; clock       ; 26.000       ; -0.034     ; 3.556      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[4][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[8][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[1][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[9][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[9][13]                                                                  ; clock        ; clock       ; 26.000       ; -0.065     ; 3.459      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[0][25]                                                                  ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[3][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[2][0]                                                                   ; clock        ; clock       ; 26.000       ; -0.091     ; 3.433      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[2][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[5][0]                                                                   ; clock        ; clock       ; 26.000       ; -0.091     ; 3.433      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[9][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; clock        ; clock       ; 26.000       ; -0.058     ; 3.466      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[7][13]                                                                  ; clock        ; clock       ; 26.000       ; -0.065     ; 3.459      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[1][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[8][13]                                                                  ; clock        ; clock       ; 26.000       ; -0.065     ; 3.459      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[6][13]                                                                  ; clock        ; clock       ; 26.000       ; -0.065     ; 3.459      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[6][0]                                                                   ; clock        ; clock       ; 26.000       ; -0.091     ; 3.433      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[0][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[3][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; clock        ; clock       ; 26.000       ; -0.058     ; 3.466      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[3][13]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[1][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[7][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[6][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[7][0]                                                                   ; clock        ; clock       ; 26.000       ; -0.091     ; 3.433      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[8][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[9][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[0][13]                                                                  ; clock        ; clock       ; 26.000       ; -0.065     ; 3.459      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[9][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[1][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[2][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[6][23]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[2][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[8][23]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[7][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[5][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[1][12]                                                                  ; clock        ; clock       ; 26.000       ; -0.065     ; 3.459      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[3][10]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[0][0]                                                                   ; clock        ; clock       ; 26.000       ; -0.091     ; 3.433      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[6][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[2][10]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[1][25]                                                                  ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[4][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[3][0]                                                                   ; clock        ; clock       ; 26.000       ; -0.091     ; 3.433      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[5][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.056     ; 3.468      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[4][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[6][10]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[5][10]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[6][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[6][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.057     ; 3.467      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[4][10]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[9][0]                                                                   ; clock        ; clock       ; 26.000       ; -0.091     ; 3.433      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[5][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[7][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[5][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.061     ; 3.463      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[8][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[7][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.057     ; 3.467      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[8][10]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[8][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[4][13]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[9][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.057     ; 3.467      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[1][10]                                                                  ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[7][23]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[9][23]                                                                  ; clock        ; clock       ; 26.000       ; -0.064     ; 3.460      ;
; 22.491 ; STATE.RST  ; shiftReg:l0|reg[0][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.086     ; 3.438      ;
+--------+------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                            ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.593 ; STATE.IDLE ; nReg:r9|Q[0]           ; clock        ; clock       ; 0.000        ; 0.063      ; 1.813      ;
; 1.817 ; STATE.IDLE ; nReg:r9|Q[6]           ; clock        ; clock       ; 0.000        ; 0.069      ; 2.043      ;
; 2.146 ; STATE.IDLE ; nReg:r9|Q[21]          ; clock        ; clock       ; 0.000        ; 0.092      ; 2.395      ;
; 2.148 ; STATE.IDLE ; nReg:r9|Q[12]          ; clock        ; clock       ; 0.000        ; 0.090      ; 2.395      ;
; 2.148 ; STATE.IDLE ; nReg:r9|Q[13]          ; clock        ; clock       ; 0.000        ; 0.090      ; 2.395      ;
; 2.360 ; STATE.IDLE ; nReg:r9|Q[18]          ; clock        ; clock       ; 0.000        ; 0.089      ; 2.606      ;
; 2.360 ; STATE.IDLE ; nReg:r9|Q[17]          ; clock        ; clock       ; 0.000        ; 0.089      ; 2.606      ;
; 2.437 ; STATE.IDLE ; nReg:r9|Q[31]          ; clock        ; clock       ; 0.000        ; 0.086      ; 2.680      ;
; 2.437 ; STATE.IDLE ; nReg:r9|Q[22]          ; clock        ; clock       ; 0.000        ; 0.086      ; 2.680      ;
; 2.467 ; STATE.IDLE ; nReg:r9|Q[14]          ; clock        ; clock       ; 0.000        ; 0.094      ; 2.718      ;
; 2.548 ; STATE.IDLE ; nReg:r8|Q[14]          ; clock        ; clock       ; 0.000        ; 0.085      ; 2.790      ;
; 2.587 ; STATE.RST  ; shiftReg:l0|reg[2][17] ; clock        ; clock       ; 0.000        ; 0.457      ; 3.201      ;
; 2.587 ; STATE.RST  ; shiftReg:l0|reg[2][28] ; clock        ; clock       ; 0.000        ; 0.457      ; 3.201      ;
; 2.595 ; STATE.IDLE ; nReg:r9|Q[15]          ; clock        ; clock       ; 0.000        ; 0.080      ; 2.832      ;
; 2.597 ; STATE.IDLE ; nReg:r9|Q[16]          ; clock        ; clock       ; 0.000        ; 0.085      ; 2.839      ;
; 2.599 ; STATE.IDLE ; nReg:r9|Q[3]           ; clock        ; clock       ; 0.000        ; 0.087      ; 2.843      ;
; 2.607 ; STATE.IDLE ; nReg:r9|Q[26]          ; clock        ; clock       ; 0.000        ; 0.067      ; 2.831      ;
; 2.622 ; STATE.RST  ; shiftReg:l0|reg[2][23] ; clock        ; clock       ; 0.000        ; 0.431      ; 3.210      ;
; 2.622 ; STATE.RST  ; shiftReg:l0|reg[0][23] ; clock        ; clock       ; 0.000        ; 0.431      ; 3.210      ;
; 2.622 ; STATE.RST  ; shiftReg:l0|reg[3][23] ; clock        ; clock       ; 0.000        ; 0.431      ; 3.210      ;
; 2.622 ; STATE.RST  ; shiftReg:l0|reg[0][20] ; clock        ; clock       ; 0.000        ; 0.431      ; 3.210      ;
; 2.623 ; STATE.RST  ; shiftReg:l0|reg[3][31] ; clock        ; clock       ; 0.000        ; 0.441      ; 3.221      ;
; 2.623 ; STATE.RST  ; shiftReg:l0|reg[4][31] ; clock        ; clock       ; 0.000        ; 0.441      ; 3.221      ;
; 2.623 ; STATE.RST  ; shiftReg:l0|reg[2][27] ; clock        ; clock       ; 0.000        ; 0.441      ; 3.221      ;
; 2.624 ; STATE.RST  ; shiftReg:l0|reg[2][29] ; clock        ; clock       ; 0.000        ; 0.430      ; 3.211      ;
; 2.624 ; STATE.RST  ; shiftReg:l0|reg[2][25] ; clock        ; clock       ; 0.000        ; 0.430      ; 3.211      ;
; 2.624 ; STATE.RST  ; shiftReg:l0|reg[2][12] ; clock        ; clock       ; 0.000        ; 0.422      ; 3.203      ;
; 2.626 ; STATE.RST  ; shiftReg:l0|reg[0][10] ; clock        ; clock       ; 0.000        ; 0.407      ; 3.190      ;
; 2.653 ; STATE.IDLE ; nReg:r9|Q[1]           ; clock        ; clock       ; 0.000        ; 0.085      ; 2.895      ;
; 2.684 ; STATE.IDLE ; nReg:r8|Q[8]           ; clock        ; clock       ; 0.000        ; 0.093      ; 2.934      ;
; 2.684 ; STATE.IDLE ; nReg:r8|Q[9]           ; clock        ; clock       ; 0.000        ; 0.093      ; 2.934      ;
; 2.684 ; STATE.IDLE ; nReg:r8|Q[15]          ; clock        ; clock       ; 0.000        ; 0.093      ; 2.934      ;
; 2.684 ; STATE.IDLE ; nReg:r8|Q[7]           ; clock        ; clock       ; 0.000        ; 0.093      ; 2.934      ;
; 2.881 ; STATE.IDLE ; nReg:r8|Q[20]          ; clock        ; clock       ; 0.000        ; 0.097      ; 3.135      ;
; 2.881 ; STATE.IDLE ; nReg:r8|Q[24]          ; clock        ; clock       ; 0.000        ; 0.097      ; 3.135      ;
; 2.881 ; STATE.IDLE ; nReg:r8|Q[21]          ; clock        ; clock       ; 0.000        ; 0.097      ; 3.135      ;
; 2.881 ; STATE.IDLE ; nReg:r8|Q[19]          ; clock        ; clock       ; 0.000        ; 0.097      ; 3.135      ;
; 2.900 ; STATE.IDLE ; nReg:r9|Q[20]          ; clock        ; clock       ; 0.000        ; 0.090      ; 3.147      ;
; 2.900 ; STATE.IDLE ; nReg:r9|Q[19]          ; clock        ; clock       ; 0.000        ; 0.090      ; 3.147      ;
; 2.912 ; STATE.IDLE ; nReg:r8|Q[25]          ; clock        ; clock       ; 0.000        ; 0.099      ; 3.168      ;
; 2.912 ; STATE.IDLE ; nReg:r8|Q[17]          ; clock        ; clock       ; 0.000        ; 0.099      ; 3.168      ;
; 2.912 ; STATE.IDLE ; nReg:r8|Q[28]          ; clock        ; clock       ; 0.000        ; 0.099      ; 3.168      ;
; 2.955 ; STATE.IDLE ; nReg:r9|Q[4]           ; clock        ; clock       ; 0.000        ; 0.095      ; 3.207      ;
; 2.955 ; STATE.IDLE ; nReg:r9|Q[5]           ; clock        ; clock       ; 0.000        ; 0.095      ; 3.207      ;
; 2.965 ; STATE.IDLE ; nReg:r9|Q[29]          ; clock        ; clock       ; 0.000        ; 0.085      ; 3.207      ;
; 2.965 ; STATE.IDLE ; nReg:r9|Q[11]          ; clock        ; clock       ; 0.000        ; 0.085      ; 3.207      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[2][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[3][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[9][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[1][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[8][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[0][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[4][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[0][17] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[1][17] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[5][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[0][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[1][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[2][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[3][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[4][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[5][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[6][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[7][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[8][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[9][14] ; clock        ; clock       ; 0.000        ; 0.068      ; 3.204      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[6][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.979 ; STATE.RST  ; shiftReg:l0|reg[7][18] ; clock        ; clock       ; 0.000        ; 0.063      ; 3.199      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[8][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[3][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[4][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[9][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[6][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[9][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[3][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[5][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[8][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[6][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[5][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[7][28] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[4][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.980 ; STATE.RST  ; shiftReg:l0|reg[7][17] ; clock        ; clock       ; 0.000        ; 0.064      ; 3.201      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[7][24] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[9][24] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[0][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[9][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[4][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[8][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[8][24] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[3][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[6][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[2][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[7][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[6][24] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[1][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.981 ; STATE.RST  ; shiftReg:l0|reg[5][16] ; clock        ; clock       ; 0.000        ; 0.059      ; 3.197      ;
; 2.982 ; STATE.RST  ; shiftReg:l0|reg[7][22] ; clock        ; clock       ; 0.000        ; 0.060      ; 3.199      ;
; 2.982 ; STATE.RST  ; shiftReg:l0|reg[3][22] ; clock        ; clock       ; 0.000        ; 0.060      ; 3.199      ;
; 2.982 ; STATE.RST  ; shiftReg:l0|reg[2][31] ; clock        ; clock       ; 0.000        ; 0.060      ; 3.199      ;
; 2.982 ; STATE.RST  ; shiftReg:l0|reg[6][22] ; clock        ; clock       ; 0.000        ; 0.060      ; 3.199      ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.24 MHz ; 44.24 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 3.394 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 22.055 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.450 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; 12.545 ; 0.000                           ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.394 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.857     ;
; 3.448 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.803     ;
; 3.456 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.795     ;
; 3.522 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.767     ;
; 3.550 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.701     ;
; 3.576 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.713     ;
; 3.584 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.705     ;
; 3.667 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.584     ;
; 3.675 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.576     ;
; 3.678 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.611     ;
; 3.706 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.545     ;
; 3.712 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.225      ; 22.528     ;
; 3.721 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.530     ;
; 3.727 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.524     ;
; 3.773 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.225      ; 22.467     ;
; 3.795 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.494     ;
; 3.803 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.486     ;
; 3.817 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.225      ; 22.423     ;
; 3.827 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.462     ;
; 3.829 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.422     ;
; 3.834 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.455     ;
; 3.834 ; STATE.S10                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.235      ; 22.416     ;
; 3.840 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.438     ;
; 3.849 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.440     ;
; 3.851 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.428     ;
; 3.855 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.434     ;
; 3.858 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.408     ;
; 3.858 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.408     ;
; 3.873 ; STATE.S13                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.378     ;
; 3.881 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.408     ;
; 3.889 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.400     ;
; 3.901 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.377     ;
; 3.905 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.374     ;
; 3.909 ; STATE.S8                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.342     ;
; 3.912 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.354     ;
; 3.912 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.354     ;
; 3.913 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.366     ;
; 3.920 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.346     ;
; 3.920 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.346     ;
; 3.945 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.333     ;
; 3.946 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.225      ; 22.294     ;
; 3.949 ; STATE.S4                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.236      ; 22.302     ;
; 3.957 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.332     ;
; 3.962 ; STATE.S10                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.273      ; 22.326     ;
; 3.983 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.306     ;
; 3.995 ; STATE.RST                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.231      ; 22.251     ;
; 3.998 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.268     ;
; 4.001 ; STATE.S13                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.288     ;
; 4.007 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.272     ;
; 4.014 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.252     ;
; 4.014 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.252     ;
; 4.037 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.225      ; 22.203     ;
; 4.037 ; STATE.S8                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.252     ;
; 4.052 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.214     ;
; 4.060 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.206     ;
; 4.074 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.204     ;
; 4.077 ; STATE.S4                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.212     ;
; 4.100 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.189     ;
; 4.105 ; nReg:r3|Q[20]                                                                           ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.226      ; 22.136     ;
; 4.108 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.181     ;
; 4.123 ; STATE.RST                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.269      ; 22.161     ;
; 4.124 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.155     ;
; 4.131 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.135     ;
; 4.131 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.135     ;
; 4.132 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.147     ;
; 4.137 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.129     ;
; 4.139 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.127     ;
; 4.139 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.127     ;
; 4.139 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.150     ;
; 4.139 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.122     ;
; 4.141 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.120     ;
; 4.145 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.133     ;
; 4.154 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.135     ;
; 4.154 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.112     ;
; 4.160 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.274      ; 22.129     ;
; 4.163 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.116     ;
; 4.165 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.113     ;
; 4.169 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.253      ; 22.099     ;
; 4.170 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.096     ;
; 4.170 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.096     ;
; 4.176 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.079     ;
; 4.176 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.079     ;
; 4.178 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.101     ;
; 4.184 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.095     ;
; 4.185 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.081     ;
; 4.185 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.081     ;
; 4.191 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.075     ;
; 4.191 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.075     ;
; 4.191 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.075     ;
; 4.193 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.068     ;
; 4.195 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.066     ;
; 4.199 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.251      ; 22.067     ;
; 4.201 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.060     ;
; 4.203 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.246      ; 22.058     ;
; 4.206 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.072     ;
; 4.230 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.253      ; 22.038     ;
; 4.233 ; nReg:r3|Q[20]                                                                           ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.264      ; 22.046     ;
; 4.237 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.018     ;
; 4.237 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.240      ; 22.018     ;
; 4.250 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.263      ; 22.028     ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; STATE.DONE             ; STATE.DONE             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; STATE.IDLE             ; STATE.IDLE             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; STATE.READIN           ; STATE.READIN           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.337 ; shiftReg:l0|reg[2][11] ; shiftReg:l0|reg[3][11] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; shiftReg:l0|reg[7][24] ; shiftReg:l0|reg[8][24] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; shiftReg:l0|reg[7][23] ; shiftReg:l0|reg[8][23] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.338 ; shiftReg:l0|reg[7][4]  ; shiftReg:l0|reg[8][4]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[4][30] ; shiftReg:l0|reg[5][30] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[7][17] ; shiftReg:l0|reg[8][17] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[7][12] ; shiftReg:l0|reg[8][12] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[7][25] ; shiftReg:l0|reg[8][25] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; shiftReg:l0|reg[7][29] ; shiftReg:l0|reg[8][29] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.539      ;
; 0.340 ; shiftReg:l0|reg[5][14] ; shiftReg:l0|reg[6][14] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.542      ;
; 0.340 ; shiftReg:l0|reg[5][10] ; shiftReg:l0|reg[6][10] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.541      ;
; 0.340 ; shiftReg:l0|reg[0][12] ; shiftReg:l0|reg[1][12] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.542      ;
; 0.341 ; shiftReg:l0|reg[3][27] ; shiftReg:l0|reg[4][27] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.543      ;
; 0.341 ; shiftReg:l0|reg[1][26] ; shiftReg:l0|reg[2][26] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.542      ;
; 0.342 ; shiftReg:l0|reg[5][2]  ; shiftReg:l0|reg[6][2]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.544      ;
; 0.342 ; shiftReg:l0|reg[4][1]  ; shiftReg:l0|reg[5][1]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.544      ;
; 0.342 ; shiftReg:l0|reg[0][14] ; shiftReg:l0|reg[1][14] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.544      ;
; 0.342 ; shiftReg:l0|reg[5][11] ; shiftReg:l0|reg[6][11] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][19] ; shiftReg:l0|reg[6][19] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[7][9]  ; shiftReg:l0|reg[8][9]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][25] ; shiftReg:l0|reg[6][25] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][28] ; shiftReg:l0|reg[6][28] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[4][28] ; shiftReg:l0|reg[5][28] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][29] ; shiftReg:l0|reg[6][29] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; shiftReg:l0|reg[5][16] ; shiftReg:l0|reg[6][16] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[6][0]  ; shiftReg:l0|reg[7][0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[5][15] ; shiftReg:l0|reg[6][15] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; shiftReg:l0|reg[5][7]  ; shiftReg:l0|reg[6][7]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.545      ;
; 0.343 ; shiftReg:l0|reg[0][7]  ; shiftReg:l0|reg[1][7]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.545      ;
; 0.343 ; shiftReg:l0|reg[5][26] ; shiftReg:l0|reg[6][26] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[6][26] ; shiftReg:l0|reg[7][26] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[3][26] ; shiftReg:l0|reg[4][26] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; shiftReg:l0|reg[5][18] ; shiftReg:l0|reg[6][18] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[7][31] ; shiftReg:l0|reg[8][31] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.546      ;
; 0.344 ; shiftReg:l0|reg[4][0]  ; shiftReg:l0|reg[5][0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[5][1]  ; shiftReg:l0|reg[6][1]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.546      ;
; 0.344 ; shiftReg:l0|reg[5][4]  ; shiftReg:l0|reg[6][4]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[7][15] ; shiftReg:l0|reg[8][15] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[2][6]  ; shiftReg:l0|reg[3][6]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shiftReg:l0|reg[6][27] ; shiftReg:l0|reg[7][27] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[8][27] ; shiftReg:l0|reg[9][27] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[6][9]  ; shiftReg:l0|reg[7][9]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.344 ; shiftReg:l0|reg[5][9]  ; shiftReg:l0|reg[6][9]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[2][15] ; shiftReg:l0|reg[3][15] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; shiftReg:l0|reg[4][26] ; shiftReg:l0|reg[5][26] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[5][0]  ; shiftReg:l0|reg[6][0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[3][0]  ; shiftReg:l0|reg[4][0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[6][15] ; shiftReg:l0|reg[7][15] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; shiftReg:l0|reg[3][15] ; shiftReg:l0|reg[4][15] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.546      ;
; 0.347 ; shiftReg:l0|reg[4][15] ; shiftReg:l0|reg[5][15] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.547      ;
; 0.357 ; shiftReg:l0|reg[5][17] ; shiftReg:l0|reg[6][17] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.558      ;
; 0.436 ; shiftReg:l0|reg[7][27] ; shiftReg:l0|reg[8][27] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.637      ;
; 0.461 ; shiftReg:l0|reg[3][20] ; shiftReg:l0|reg[4][20] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.663      ;
; 0.461 ; shiftReg:l0|reg[3][14] ; shiftReg:l0|reg[4][14] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.663      ;
; 0.463 ; shiftReg:l0|reg[3][3]  ; shiftReg:l0|reg[4][3]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[0][29] ; shiftReg:l0|reg[1][29] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[1][1]  ; shiftReg:l0|reg[2][1]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.665      ;
; 0.463 ; shiftReg:l0|reg[3][2]  ; shiftReg:l0|reg[4][2]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.665      ;
; 0.463 ; shiftReg:l0|reg[1][2]  ; shiftReg:l0|reg[2][2]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.665      ;
; 0.463 ; shiftReg:l0|reg[3][24] ; shiftReg:l0|reg[4][24] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[0][9]  ; shiftReg:l0|reg[1][9]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][13] ; shiftReg:l0|reg[4][13] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[3][25] ; shiftReg:l0|reg[4][25] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.463 ; shiftReg:l0|reg[1][18] ; shiftReg:l0|reg[2][18] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][9]  ; shiftReg:l0|reg[4][9]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[0][30] ; shiftReg:l0|reg[1][30] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[1][0]  ; shiftReg:l0|reg[2][0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; shiftReg:l0|reg[3][1]  ; shiftReg:l0|reg[4][1]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.666      ;
; 0.464 ; shiftReg:l0|reg[3][29] ; shiftReg:l0|reg[4][29] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][7]  ; shiftReg:l0|reg[4][7]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.666      ;
; 0.464 ; shiftReg:l0|reg[3][19] ; shiftReg:l0|reg[4][19] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][17] ; shiftReg:l0|reg[4][17] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][8]  ; shiftReg:l0|reg[4][8]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[0][28] ; shiftReg:l0|reg[1][28] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[0][25] ; shiftReg:l0|reg[1][25] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.666      ;
; 0.464 ; shiftReg:l0|reg[3][16] ; shiftReg:l0|reg[4][16] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; shiftReg:l0|reg[3][18] ; shiftReg:l0|reg[4][18] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[2][14] ; shiftReg:l0|reg[3][14] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.667      ;
; 0.465 ; shiftReg:l0|reg[3][22] ; shiftReg:l0|reg[4][22] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[6][31] ; shiftReg:l0|reg[7][31] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.667      ;
; 0.465 ; shiftReg:l0|reg[3][21] ; shiftReg:l0|reg[4][21] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[3][4]  ; shiftReg:l0|reg[4][4]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[3][6]  ; shiftReg:l0|reg[4][6]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; shiftReg:l0|reg[8][7]  ; shiftReg:l0|reg[9][7]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.667      ;
; 0.465 ; shiftReg:l0|reg[3][11] ; shiftReg:l0|reg[4][11] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[3][10] ; shiftReg:l0|reg[4][10] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; shiftReg:l0|reg[3][28] ; shiftReg:l0|reg[4][28] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.666      ;
; 0.466 ; shiftReg:l0|reg[7][2]  ; shiftReg:l0|reg[8][2]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.668      ;
; 0.466 ; shiftReg:l0|reg[1][8]  ; shiftReg:l0|reg[2][8]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.667      ;
; 0.466 ; shiftReg:l0|reg[3][12] ; shiftReg:l0|reg[4][12] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.667      ;
; 0.468 ; shiftReg:l0|reg[8][14] ; shiftReg:l0|reg[9][14] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.670      ;
; 0.468 ; shiftReg:l0|reg[8][22] ; shiftReg:l0|reg[9][22] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[6][2]  ; shiftReg:l0|reg[7][2]  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.670      ;
; 0.468 ; shiftReg:l0|reg[0][8]  ; shiftReg:l0|reg[1][8]  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; shiftReg:l0|reg[0][13] ; shiftReg:l0|reg[1][13] ; clock        ; clock       ; 0.000        ; 0.058      ; 0.670      ;
; 0.468 ; shiftReg:l0|reg[0][26] ; shiftReg:l0|reg[1][26] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.669      ;
; 0.469 ; shiftReg:l0|reg[8][11] ; shiftReg:l0|reg[9][11] ; clock        ; clock       ; 0.000        ; 0.057      ; 0.670      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                             ;
+--------+------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------------------+--------------+-------------+--------------+------------+------------+
; 22.055 ; STATE.IDLE ; nReg:r8|Q[30]          ; clock        ; clock       ; 26.000       ; -0.034     ; 3.926      ;
; 22.055 ; STATE.IDLE ; nReg:r8|Q[27]          ; clock        ; clock       ; 26.000       ; -0.034     ; 3.926      ;
; 22.069 ; STATE.IDLE ; nReg:r9|Q[7]           ; clock        ; clock       ; 26.000       ; -0.023     ; 3.923      ;
; 22.069 ; STATE.IDLE ; nReg:r9|Q[25]          ; clock        ; clock       ; 26.000       ; -0.023     ; 3.923      ;
; 22.158 ; STATE.IDLE ; nReg:r9|Q[30]          ; clock        ; clock       ; 26.000       ; -0.036     ; 3.821      ;
; 22.158 ; STATE.IDLE ; nReg:r9|Q[24]          ; clock        ; clock       ; 26.000       ; -0.036     ; 3.821      ;
; 22.369 ; STATE.IDLE ; nReg:r8|Q[10]          ; clock        ; clock       ; 26.000       ; -0.032     ; 3.614      ;
; 22.489 ; STATE.IDLE ; nReg:r9|Q[8]           ; clock        ; clock       ; 26.000       ; -0.035     ; 3.491      ;
; 22.489 ; STATE.IDLE ; nReg:r9|Q[10]          ; clock        ; clock       ; 26.000       ; -0.035     ; 3.491      ;
; 22.490 ; STATE.IDLE ; nReg:r8|Q[22]          ; clock        ; clock       ; 26.000       ; -0.034     ; 3.491      ;
; 22.490 ; STATE.IDLE ; nReg:r8|Q[16]          ; clock        ; clock       ; 26.000       ; -0.034     ; 3.491      ;
; 22.498 ; STATE.IDLE ; nReg:r8|Q[4]           ; clock        ; clock       ; 26.000       ; -0.024     ; 3.493      ;
; 22.498 ; STATE.IDLE ; nReg:r8|Q[6]           ; clock        ; clock       ; 26.000       ; -0.024     ; 3.493      ;
; 22.498 ; STATE.IDLE ; nReg:r8|Q[12]          ; clock        ; clock       ; 26.000       ; -0.024     ; 3.493      ;
; 22.498 ; STATE.IDLE ; nReg:r8|Q[13]          ; clock        ; clock       ; 26.000       ; -0.024     ; 3.493      ;
; 22.498 ; STATE.IDLE ; nReg:r8|Q[3]           ; clock        ; clock       ; 26.000       ; -0.024     ; 3.493      ;
; 22.498 ; STATE.IDLE ; nReg:r8|Q[2]           ; clock        ; clock       ; 26.000       ; -0.024     ; 3.493      ;
; 22.498 ; STATE.IDLE ; nReg:r8|Q[5]           ; clock        ; clock       ; 26.000       ; -0.024     ; 3.493      ;
; 22.524 ; STATE.IDLE ; nReg:r8|Q[29]          ; clock        ; clock       ; 26.000       ; -0.024     ; 3.467      ;
; 22.524 ; STATE.IDLE ; nReg:r8|Q[23]          ; clock        ; clock       ; 26.000       ; -0.024     ; 3.467      ;
; 22.524 ; STATE.IDLE ; nReg:r8|Q[31]          ; clock        ; clock       ; 26.000       ; -0.024     ; 3.467      ;
; 22.542 ; STATE.IDLE ; nReg:r9|Q[28]          ; clock        ; clock       ; 26.000       ; -0.035     ; 3.438      ;
; 22.542 ; STATE.IDLE ; nReg:r9|Q[9]           ; clock        ; clock       ; 26.000       ; -0.035     ; 3.438      ;
; 22.550 ; STATE.IDLE ; nReg:r9|Q[23]          ; clock        ; clock       ; 26.000       ; -0.025     ; 3.440      ;
; 22.550 ; STATE.IDLE ; nReg:r9|Q[2]           ; clock        ; clock       ; 26.000       ; -0.025     ; 3.440      ;
; 22.550 ; STATE.IDLE ; nReg:r9|Q[27]          ; clock        ; clock       ; 26.000       ; -0.025     ; 3.440      ;
; 22.579 ; STATE.IDLE ; nReg:r8|Q[26]          ; clock        ; clock       ; 26.000       ; -0.033     ; 3.403      ;
; 22.592 ; STATE.IDLE ; nReg:r8|Q[0]           ; clock        ; clock       ; 26.000       ; -0.032     ; 3.391      ;
; 22.725 ; STATE.IDLE ; nReg:r8|Q[1]           ; clock        ; clock       ; 26.000       ; -0.033     ; 3.257      ;
; 22.763 ; STATE.IDLE ; nReg:r8|Q[11]          ; clock        ; clock       ; 26.000       ; -0.032     ; 3.220      ;
; 22.763 ; STATE.IDLE ; nReg:r8|Q[18]          ; clock        ; clock       ; 26.000       ; -0.032     ; 3.220      ;
; 22.776 ; STATE.IDLE ; nReg:r9|Q[29]          ; clock        ; clock       ; 26.000       ; -0.038     ; 3.201      ;
; 22.776 ; STATE.IDLE ; nReg:r9|Q[11]          ; clock        ; clock       ; 26.000       ; -0.038     ; 3.201      ;
; 22.787 ; STATE.IDLE ; nReg:r9|Q[4]           ; clock        ; clock       ; 26.000       ; -0.028     ; 3.200      ;
; 22.787 ; STATE.IDLE ; nReg:r9|Q[5]           ; clock        ; clock       ; 26.000       ; -0.028     ; 3.200      ;
; 22.853 ; STATE.IDLE ; nReg:r9|Q[20]          ; clock        ; clock       ; 26.000       ; -0.031     ; 3.131      ;
; 22.853 ; STATE.IDLE ; nReg:r9|Q[19]          ; clock        ; clock       ; 26.000       ; -0.031     ; 3.131      ;
; 22.868 ; STATE.IDLE ; nReg:r8|Q[25]          ; clock        ; clock       ; 26.000       ; -0.024     ; 3.123      ;
; 22.868 ; STATE.IDLE ; nReg:r8|Q[17]          ; clock        ; clock       ; 26.000       ; -0.024     ; 3.123      ;
; 22.868 ; STATE.IDLE ; nReg:r8|Q[28]          ; clock        ; clock       ; 26.000       ; -0.024     ; 3.123      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[7][23] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[9][31] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.078      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[1][12] ; clock        ; clock       ; 26.000       ; -0.059     ; 3.069      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[7][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[8][31] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.078      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[9][13] ; clock        ; clock       ; 26.000       ; -0.059     ; 3.069      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[8][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[6][31] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.078      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[9][23] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[5][31] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.078      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[2][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[1][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[6][13] ; clock        ; clock       ; 26.000       ; -0.059     ; 3.069      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[7][13] ; clock        ; clock       ; 26.000       ; -0.059     ; 3.069      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[6][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[6][23] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[5][13] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[9][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[3][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[8][13] ; clock        ; clock       ; 26.000       ; -0.059     ; 3.069      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[4][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[0][13] ; clock        ; clock       ; 26.000       ; -0.059     ; 3.069      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[7][31] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.078      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[0][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[8][23] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[2][13] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[3][13] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[0][12] ; clock        ; clock       ; 26.000       ; -0.059     ; 3.069      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[5][27] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.078      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[5][21] ; clock        ; clock       ; 26.000       ; -0.057     ; 3.071      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[1][13] ; clock        ; clock       ; 26.000       ; -0.059     ; 3.069      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[4][13] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[1][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[2][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[3][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[4][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[5][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[6][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[7][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[8][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[9][10] ; clock        ; clock       ; 26.000       ; -0.079     ; 3.049      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[0][27] ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[1][27] ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[8][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[9][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[0][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[1][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[2][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[3][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[4][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[5][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[6][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[7][2]  ; clock        ; clock       ; 26.000       ; -0.051     ; 3.077      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[3][27] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.078      ;
; 22.887 ; STATE.RST  ; shiftReg:l0|reg[4][27] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.078      ;
; 22.888 ; STATE.RST  ; shiftReg:l0|reg[4][7]  ; clock        ; clock       ; 26.000       ; -0.049     ; 3.078      ;
; 22.888 ; STATE.RST  ; shiftReg:l0|reg[8][27] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.077      ;
; 22.888 ; STATE.RST  ; shiftReg:l0|reg[1][25] ; clock        ; clock       ; 26.000       ; -0.049     ; 3.078      ;
; 22.888 ; STATE.RST  ; shiftReg:l0|reg[5][7]  ; clock        ; clock       ; 26.000       ; -0.049     ; 3.078      ;
; 22.888 ; STATE.RST  ; shiftReg:l0|reg[9][27] ; clock        ; clock       ; 26.000       ; -0.050     ; 3.077      ;
+--------+------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                             ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.450 ; STATE.IDLE ; nReg:r9|Q[0]           ; clock        ; clock       ; 0.000        ; 0.056      ; 1.650      ;
; 1.658 ; STATE.IDLE ; nReg:r9|Q[6]           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.862      ;
; 1.956 ; STATE.IDLE ; nReg:r9|Q[12]          ; clock        ; clock       ; 0.000        ; 0.081      ; 2.181      ;
; 1.956 ; STATE.IDLE ; nReg:r9|Q[13]          ; clock        ; clock       ; 0.000        ; 0.081      ; 2.181      ;
; 1.959 ; STATE.IDLE ; nReg:r9|Q[21]          ; clock        ; clock       ; 0.000        ; 0.082      ; 2.185      ;
; 2.155 ; STATE.IDLE ; nReg:r9|Q[18]          ; clock        ; clock       ; 0.000        ; 0.079      ; 2.378      ;
; 2.155 ; STATE.IDLE ; nReg:r9|Q[17]          ; clock        ; clock       ; 0.000        ; 0.079      ; 2.378      ;
; 2.226 ; STATE.IDLE ; nReg:r9|Q[31]          ; clock        ; clock       ; 0.000        ; 0.079      ; 2.449      ;
; 2.226 ; STATE.IDLE ; nReg:r9|Q[22]          ; clock        ; clock       ; 0.000        ; 0.079      ; 2.449      ;
; 2.263 ; STATE.IDLE ; nReg:r9|Q[14]          ; clock        ; clock       ; 0.000        ; 0.084      ; 2.491      ;
; 2.330 ; STATE.IDLE ; nReg:r8|Q[14]          ; clock        ; clock       ; 0.000        ; 0.077      ; 2.551      ;
; 2.339 ; STATE.RST  ; shiftReg:l0|reg[2][17] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.898      ;
; 2.339 ; STATE.RST  ; shiftReg:l0|reg[2][28] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.898      ;
; 2.372 ; STATE.RST  ; shiftReg:l0|reg[0][10] ; clock        ; clock       ; 0.000        ; 0.373      ; 2.889      ;
; 2.373 ; STATE.RST  ; shiftReg:l0|reg[4][31] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.917      ;
; 2.373 ; STATE.RST  ; shiftReg:l0|reg[3][31] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.917      ;
; 2.373 ; STATE.RST  ; shiftReg:l0|reg[2][27] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.917      ;
; 2.374 ; STATE.RST  ; shiftReg:l0|reg[2][23] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.907      ;
; 2.374 ; STATE.RST  ; shiftReg:l0|reg[3][23] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.907      ;
; 2.374 ; STATE.RST  ; shiftReg:l0|reg[0][20] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.907      ;
; 2.374 ; STATE.RST  ; shiftReg:l0|reg[0][23] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.907      ;
; 2.375 ; STATE.RST  ; shiftReg:l0|reg[2][29] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.910      ;
; 2.375 ; STATE.RST  ; shiftReg:l0|reg[2][25] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.910      ;
; 2.375 ; STATE.RST  ; shiftReg:l0|reg[2][12] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.903      ;
; 2.378 ; STATE.IDLE ; nReg:r9|Q[15]          ; clock        ; clock       ; 0.000        ; 0.070      ; 2.592      ;
; 2.378 ; STATE.IDLE ; nReg:r9|Q[3]           ; clock        ; clock       ; 0.000        ; 0.080      ; 2.602      ;
; 2.383 ; STATE.IDLE ; nReg:r9|Q[16]          ; clock        ; clock       ; 0.000        ; 0.077      ; 2.604      ;
; 2.395 ; STATE.IDLE ; nReg:r9|Q[26]          ; clock        ; clock       ; 0.000        ; 0.058      ; 2.597      ;
; 2.434 ; STATE.IDLE ; nReg:r9|Q[1]           ; clock        ; clock       ; 0.000        ; 0.078      ; 2.656      ;
; 2.452 ; STATE.IDLE ; nReg:r8|Q[8]           ; clock        ; clock       ; 0.000        ; 0.086      ; 2.682      ;
; 2.452 ; STATE.IDLE ; nReg:r8|Q[9]           ; clock        ; clock       ; 0.000        ; 0.086      ; 2.682      ;
; 2.452 ; STATE.IDLE ; nReg:r8|Q[15]          ; clock        ; clock       ; 0.000        ; 0.086      ; 2.682      ;
; 2.452 ; STATE.IDLE ; nReg:r8|Q[7]           ; clock        ; clock       ; 0.000        ; 0.086      ; 2.682      ;
; 2.642 ; STATE.IDLE ; nReg:r8|Q[20]          ; clock        ; clock       ; 0.000        ; 0.088      ; 2.874      ;
; 2.642 ; STATE.IDLE ; nReg:r8|Q[24]          ; clock        ; clock       ; 0.000        ; 0.088      ; 2.874      ;
; 2.642 ; STATE.IDLE ; nReg:r8|Q[21]          ; clock        ; clock       ; 0.000        ; 0.088      ; 2.874      ;
; 2.642 ; STATE.IDLE ; nReg:r8|Q[19]          ; clock        ; clock       ; 0.000        ; 0.088      ; 2.874      ;
; 2.662 ; STATE.IDLE ; nReg:r8|Q[25]          ; clock        ; clock       ; 0.000        ; 0.090      ; 2.896      ;
; 2.662 ; STATE.IDLE ; nReg:r8|Q[17]          ; clock        ; clock       ; 0.000        ; 0.090      ; 2.896      ;
; 2.662 ; STATE.IDLE ; nReg:r8|Q[28]          ; clock        ; clock       ; 0.000        ; 0.090      ; 2.896      ;
; 2.669 ; STATE.IDLE ; nReg:r9|Q[20]          ; clock        ; clock       ; 0.000        ; 0.082      ; 2.895      ;
; 2.669 ; STATE.IDLE ; nReg:r9|Q[19]          ; clock        ; clock       ; 0.000        ; 0.082      ; 2.895      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[3][17] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[9][17] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[4][17] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[0][17] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[6][17] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[1][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[7][17] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[8][17] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[2][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[8][28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[9][28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[9][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[0][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[8][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[5][17] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[3][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[1][17] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[4][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[3][28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[5][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[4][28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[0][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[1][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[2][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[5][28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[6][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[3][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[6][28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[4][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[5][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[7][28] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.898      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[6][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[7][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[8][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[9][14] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.901      ;
; 2.698 ; STATE.RST  ; shiftReg:l0|reg[7][18] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.896      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[9][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[1][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[5][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[2][31] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[4][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[7][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[3][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[0][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[2][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[0][31] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[8][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[6][22] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.700 ; STATE.RST  ; shiftReg:l0|reg[1][31] ; clock        ; clock       ; 0.000        ; 0.054      ; 2.898      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[6][24] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[4][16] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[1][16] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[8][16] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[3][16] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[7][16] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[6][16] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[8][24] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
; 2.701 ; STATE.RST  ; shiftReg:l0|reg[9][24] ; clock        ; clock       ; 0.000        ; 0.052      ; 2.897      ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; 11.496 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 23.305 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.876 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; 12.344 ; 0.000                           ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.496 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.642     ;
; 11.499 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.639     ;
; 11.576 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.585     ;
; 11.579 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.582     ;
; 11.585 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.553     ;
; 11.655 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.132      ; 14.484     ;
; 11.665 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.496     ;
; 11.679 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.132      ; 14.460     ;
; 11.684 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.124      ; 14.447     ;
; 11.716 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.422     ;
; 11.722 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.416     ;
; 11.724 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.437     ;
; 11.727 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.434     ;
; 11.735 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.427     ;
; 11.736 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.124      ; 14.395     ;
; 11.740 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.398     ;
; 11.741 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.124      ; 14.390     ;
; 11.749 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.132      ; 14.390     ;
; 11.759 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.403     ;
; 11.759 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.392     ;
; 11.761 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.390     ;
; 11.762 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.389     ;
; 11.764 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.390     ;
; 11.764 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.387     ;
; 11.769 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.392     ;
; 11.772 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.389     ;
; 11.778 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.360     ;
; 11.782 ; STATE.S13                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.356     ;
; 11.785 ; STATE.S8                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.353     ;
; 11.796 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.365     ;
; 11.802 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.359     ;
; 11.813 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.348     ;
; 11.813 ; STATE.RST                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.127      ; 14.321     ;
; 11.814 ; STATE.S10                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.130      ; 14.323     ;
; 11.816 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.338     ;
; 11.820 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.341     ;
; 11.821 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.333     ;
; 11.826 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.124      ; 14.305     ;
; 11.829 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.333     ;
; 11.848 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.303     ;
; 11.850 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.301     ;
; 11.858 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.303     ;
; 11.858 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.303     ;
; 11.862 ; STATE.S13                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.299     ;
; 11.865 ; STATE.S8                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.296     ;
; 11.875 ; STATE.S4                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.131      ; 14.263     ;
; 11.876 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.124      ; 14.255     ;
; 11.883 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.279     ;
; 11.893 ; STATE.RST                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.150      ; 14.264     ;
; 11.894 ; STATE.S10                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.153      ; 14.266     ;
; 11.895 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.256     ;
; 11.898 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.253     ;
; 11.906 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.248     ;
; 11.907 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.255     ;
; 11.912 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.242     ;
; 11.918 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.234     ;
; 11.920 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.232     ;
; 11.928 ; STATE.S5                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.234     ;
; 11.932 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.219     ;
; 11.935 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[44] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.216     ;
; 11.942 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.210     ;
; 11.944 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.217     ;
; 11.944 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.208     ;
; 11.947 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.197     ;
; 11.949 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.195     ;
; 11.950 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.211     ;
; 11.952 ; STATE.S2                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.210     ;
; 11.955 ; STATE.S4                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.206     ;
; 11.956 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[11] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.198     ;
; 11.957 ; STATE.S0                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.197     ;
; 11.964 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.190     ;
; 11.965 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.182     ;
; 11.968 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.193     ;
; 11.968 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[28] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.179     ;
; 11.968 ; STATE.S7                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.179     ;
; 11.969 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.185     ;
; 11.971 ; STATE.S9                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[28] ; clock        ; clock       ; 26.000       ; 0.140      ; 14.176     ;
; 11.977 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.155      ; 14.185     ;
; 11.979 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.172     ;
; 11.981 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.170     ;
; 11.981 ; nReg:r3|Q[20]                                                                           ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[11] ; clock        ; clock       ; 26.000       ; 0.125      ; 14.151     ;
; 11.984 ; STATE.S19                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[43] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.167     ;
; 11.985 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.166     ;
; 11.987 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.164     ;
; 11.989 ; STATE.S16                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.172     ;
; 11.995 ; STATE.S25                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.166     ;
; 11.999 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.145     ;
; 12.001 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.143     ;
; 12.003 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.148     ;
; 12.004 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.140     ;
; 12.005 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.144      ; 14.146     ;
; 12.006 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.137      ; 14.138     ;
; 12.006 ; STATE.S14                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.155     ;
; 12.009 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.145     ;
; 12.010 ; STATE.S13                                                                               ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.151     ;
; 12.012 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[12] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.140     ;
; 12.013 ; STATE.S8                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[58] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.148     ;
; 12.013 ; STATE.S3                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.154      ; 14.148     ;
; 12.014 ; STATE.S1                                                                                ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_mul[12] ; clock        ; clock       ; 26.000       ; 0.145      ; 14.138     ;
; 12.014 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; fpu:u0|fp_unit:u0|fp_fma:fp_fma_comp|r_1.mantissa_add[43] ; clock        ; clock       ; 26.000       ; 0.147      ; 14.140     ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; STATE.DONE             ; STATE.DONE             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; STATE.IDLE             ; STATE.IDLE             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; STATE.READIN           ; STATE.READIN           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; shiftReg:l0|reg[2][11] ; shiftReg:l0|reg[3][11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; shiftReg:l0|reg[7][23] ; shiftReg:l0|reg[8][23] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; shiftReg:l0|reg[7][12] ; shiftReg:l0|reg[8][12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; shiftReg:l0|reg[7][4]  ; shiftReg:l0|reg[8][4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[4][30] ; shiftReg:l0|reg[5][30] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[7][24] ; shiftReg:l0|reg[8][24] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; shiftReg:l0|reg[7][17] ; shiftReg:l0|reg[8][17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[7][25] ; shiftReg:l0|reg[8][25] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; shiftReg:l0|reg[7][29] ; shiftReg:l0|reg[8][29] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; shiftReg:l0|reg[3][27] ; shiftReg:l0|reg[4][27] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[5][4]  ; shiftReg:l0|reg[6][4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[5][14] ; shiftReg:l0|reg[6][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[7][9]  ; shiftReg:l0|reg[8][9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[0][12] ; shiftReg:l0|reg[1][12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[1][26] ; shiftReg:l0|reg[2][26] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[0][14] ; shiftReg:l0|reg[1][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[6][0]  ; shiftReg:l0|reg[7][0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[5][10] ; shiftReg:l0|reg[6][10] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; shiftReg:l0|reg[8][27] ; shiftReg:l0|reg[9][27] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][19] ; shiftReg:l0|reg[6][19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][9]  ; shiftReg:l0|reg[6][9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][25] ; shiftReg:l0|reg[6][25] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][28] ; shiftReg:l0|reg[6][28] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[4][28] ; shiftReg:l0|reg[5][28] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[3][26] ; shiftReg:l0|reg[4][26] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][29] ; shiftReg:l0|reg[6][29] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[5][15] ; shiftReg:l0|reg[6][15] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[7][15] ; shiftReg:l0|reg[8][15] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[0][7]  ; shiftReg:l0|reg[1][7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[5][2]  ; shiftReg:l0|reg[6][2]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[5][11] ; shiftReg:l0|reg[6][11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[6][27] ; shiftReg:l0|reg[7][27] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[6][26] ; shiftReg:l0|reg[7][26] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[5][16] ; shiftReg:l0|reg[6][16] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; shiftReg:l0|reg[6][15] ; shiftReg:l0|reg[7][15] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[5][1]  ; shiftReg:l0|reg[6][1]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[4][1]  ; shiftReg:l0|reg[5][1]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[2][6]  ; shiftReg:l0|reg[3][6]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[2][15] ; shiftReg:l0|reg[3][15] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[5][7]  ; shiftReg:l0|reg[6][7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[6][9]  ; shiftReg:l0|reg[7][9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[5][26] ; shiftReg:l0|reg[6][26] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[4][26] ; shiftReg:l0|reg[5][26] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[7][31] ; shiftReg:l0|reg[8][31] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.321      ;
; 0.199 ; shiftReg:l0|reg[5][18] ; shiftReg:l0|reg[6][18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][0]  ; shiftReg:l0|reg[6][0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[3][15] ; shiftReg:l0|reg[4][15] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; shiftReg:l0|reg[4][0]  ; shiftReg:l0|reg[5][0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; shiftReg:l0|reg[4][15] ; shiftReg:l0|reg[5][15] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; shiftReg:l0|reg[3][0]  ; shiftReg:l0|reg[4][0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.322      ;
; 0.207 ; shiftReg:l0|reg[5][17] ; shiftReg:l0|reg[6][17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.328      ;
; 0.257 ; shiftReg:l0|reg[7][27] ; shiftReg:l0|reg[8][27] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.378      ;
; 0.259 ; shiftReg:l0|reg[7][21] ; shiftReg:l0|reg[8][21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; shiftReg:l0|reg[2][9]  ; shiftReg:l0|reg[3][9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.381      ;
; 0.260 ; shiftReg:l0|reg[7][8]  ; shiftReg:l0|reg[8][8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.381      ;
; 0.261 ; shiftReg:l0|reg[1][0]  ; shiftReg:l0|reg[2][0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.381      ;
; 0.261 ; shiftReg:l0|reg[6][30] ; shiftReg:l0|reg[7][30] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; shiftReg:l0|reg[7][3]  ; shiftReg:l0|reg[8][3]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; shiftReg:l0|reg[0][29] ; shiftReg:l0|reg[1][29] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.382      ;
; 0.263 ; shiftReg:l0|reg[2][14] ; shiftReg:l0|reg[3][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; shiftReg:l0|reg[7][2]  ; shiftReg:l0|reg[8][2]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; shiftReg:l0|reg[3][20] ; shiftReg:l0|reg[4][20] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; shiftReg:l0|reg[3][14] ; shiftReg:l0|reg[4][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; shiftReg:l0|reg[1][18] ; shiftReg:l0|reg[2][18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; shiftReg:l0|reg[3][24] ; shiftReg:l0|reg[4][24] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[1][2]  ; shiftReg:l0|reg[2][2]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[4][3]  ; shiftReg:l0|reg[5][3]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][3]  ; shiftReg:l0|reg[4][3]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][9]  ; shiftReg:l0|reg[4][9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[0][9]  ; shiftReg:l0|reg[1][9]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[0][28] ; shiftReg:l0|reg[1][28] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; shiftReg:l0|reg[3][25] ; shiftReg:l0|reg[4][25] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][19] ; shiftReg:l0|reg[4][19] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][6]  ; shiftReg:l0|reg[4][6]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[3][21] ; shiftReg:l0|reg[4][21] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[1][1]  ; shiftReg:l0|reg[2][1]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[0][30] ; shiftReg:l0|reg[1][30] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[6][31] ; shiftReg:l0|reg[7][31] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.389      ;
; 0.267 ; shiftReg:l0|reg[3][2]  ; shiftReg:l0|reg[4][2]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][17] ; shiftReg:l0|reg[4][17] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][8]  ; shiftReg:l0|reg[4][8]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][13] ; shiftReg:l0|reg[4][13] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shiftReg:l0|reg[0][25] ; shiftReg:l0|reg[1][25] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][29] ; shiftReg:l0|reg[4][29] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; shiftReg:l0|reg[3][18] ; shiftReg:l0|reg[4][18] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; shiftReg:l0|reg[3][4]  ; shiftReg:l0|reg[4][4]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][22] ; shiftReg:l0|reg[4][22] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][1]  ; shiftReg:l0|reg[4][1]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][7]  ; shiftReg:l0|reg[4][7]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][11] ; shiftReg:l0|reg[4][11] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; shiftReg:l0|reg[3][28] ; shiftReg:l0|reg[4][28] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; shiftReg:l0|reg[3][10] ; shiftReg:l0|reg[4][10] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; shiftReg:l0|reg[3][12] ; shiftReg:l0|reg[4][12] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; shiftReg:l0|reg[3][16] ; shiftReg:l0|reg[4][16] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; shiftReg:l0|reg[1][24] ; shiftReg:l0|reg[2][24] ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; shiftReg:l0|reg[5][3]  ; shiftReg:l0|reg[6][3]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; STATE.S23              ; STATE.S24              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                                              ;
+--------+------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 23.305 ; STATE.IDLE ; nReg:r9|Q[7]                                                                            ; clock        ; clock       ; 26.000       ; -0.013     ; 2.689      ;
; 23.305 ; STATE.IDLE ; nReg:r9|Q[25]                                                                           ; clock        ; clock       ; 26.000       ; -0.013     ; 2.689      ;
; 23.315 ; STATE.IDLE ; nReg:r8|Q[30]                                                                           ; clock        ; clock       ; 26.000       ; -0.019     ; 2.673      ;
; 23.315 ; STATE.IDLE ; nReg:r8|Q[27]                                                                           ; clock        ; clock       ; 26.000       ; -0.019     ; 2.673      ;
; 23.390 ; STATE.IDLE ; nReg:r9|Q[30]                                                                           ; clock        ; clock       ; 26.000       ; -0.020     ; 2.597      ;
; 23.390 ; STATE.IDLE ; nReg:r9|Q[24]                                                                           ; clock        ; clock       ; 26.000       ; -0.020     ; 2.597      ;
; 23.541 ; STATE.IDLE ; nReg:r8|Q[10]                                                                           ; clock        ; clock       ; 26.000       ; -0.019     ; 2.447      ;
; 23.616 ; STATE.IDLE ; nReg:r8|Q[22]                                                                           ; clock        ; clock       ; 26.000       ; -0.021     ; 2.370      ;
; 23.616 ; STATE.IDLE ; nReg:r8|Q[16]                                                                           ; clock        ; clock       ; 26.000       ; -0.021     ; 2.370      ;
; 23.622 ; STATE.IDLE ; nReg:r8|Q[4]                                                                            ; clock        ; clock       ; 26.000       ; -0.014     ; 2.371      ;
; 23.622 ; STATE.IDLE ; nReg:r8|Q[6]                                                                            ; clock        ; clock       ; 26.000       ; -0.014     ; 2.371      ;
; 23.622 ; STATE.IDLE ; nReg:r8|Q[12]                                                                           ; clock        ; clock       ; 26.000       ; -0.014     ; 2.371      ;
; 23.622 ; STATE.IDLE ; nReg:r9|Q[8]                                                                            ; clock        ; clock       ; 26.000       ; -0.022     ; 2.363      ;
; 23.622 ; STATE.IDLE ; nReg:r8|Q[13]                                                                           ; clock        ; clock       ; 26.000       ; -0.014     ; 2.371      ;
; 23.622 ; STATE.IDLE ; nReg:r9|Q[10]                                                                           ; clock        ; clock       ; 26.000       ; -0.022     ; 2.363      ;
; 23.622 ; STATE.IDLE ; nReg:r8|Q[3]                                                                            ; clock        ; clock       ; 26.000       ; -0.014     ; 2.371      ;
; 23.622 ; STATE.IDLE ; nReg:r8|Q[2]                                                                            ; clock        ; clock       ; 26.000       ; -0.014     ; 2.371      ;
; 23.622 ; STATE.IDLE ; nReg:r8|Q[5]                                                                            ; clock        ; clock       ; 26.000       ; -0.014     ; 2.371      ;
; 23.630 ; STATE.IDLE ; nReg:r8|Q[29]                                                                           ; clock        ; clock       ; 26.000       ; -0.014     ; 2.363      ;
; 23.630 ; STATE.IDLE ; nReg:r8|Q[23]                                                                           ; clock        ; clock       ; 26.000       ; -0.014     ; 2.363      ;
; 23.630 ; STATE.IDLE ; nReg:r8|Q[31]                                                                           ; clock        ; clock       ; 26.000       ; -0.014     ; 2.363      ;
; 23.643 ; STATE.IDLE ; nReg:r9|Q[28]                                                                           ; clock        ; clock       ; 26.000       ; -0.020     ; 2.344      ;
; 23.643 ; STATE.IDLE ; nReg:r9|Q[9]                                                                            ; clock        ; clock       ; 26.000       ; -0.020     ; 2.344      ;
; 23.647 ; STATE.IDLE ; nReg:r9|Q[23]                                                                           ; clock        ; clock       ; 26.000       ; -0.015     ; 2.345      ;
; 23.647 ; STATE.IDLE ; nReg:r9|Q[2]                                                                            ; clock        ; clock       ; 26.000       ; -0.015     ; 2.345      ;
; 23.647 ; STATE.IDLE ; nReg:r9|Q[27]                                                                           ; clock        ; clock       ; 26.000       ; -0.015     ; 2.345      ;
; 23.660 ; STATE.IDLE ; nReg:r8|Q[26]                                                                           ; clock        ; clock       ; 26.000       ; -0.018     ; 2.329      ;
; 23.700 ; STATE.IDLE ; nReg:r8|Q[0]                                                                            ; clock        ; clock       ; 26.000       ; -0.019     ; 2.288      ;
; 23.790 ; STATE.IDLE ; nReg:r8|Q[1]                                                                            ; clock        ; clock       ; 26.000       ; -0.020     ; 2.197      ;
; 23.799 ; STATE.IDLE ; nReg:r9|Q[29]                                                                           ; clock        ; clock       ; 26.000       ; -0.021     ; 2.187      ;
; 23.799 ; STATE.IDLE ; nReg:r9|Q[11]                                                                           ; clock        ; clock       ; 26.000       ; -0.021     ; 2.187      ;
; 23.805 ; STATE.IDLE ; nReg:r9|Q[4]                                                                            ; clock        ; clock       ; 26.000       ; -0.016     ; 2.186      ;
; 23.805 ; STATE.IDLE ; nReg:r9|Q[5]                                                                            ; clock        ; clock       ; 26.000       ; -0.016     ; 2.186      ;
; 23.807 ; STATE.IDLE ; nReg:r8|Q[11]                                                                           ; clock        ; clock       ; 26.000       ; -0.019     ; 2.181      ;
; 23.807 ; STATE.IDLE ; nReg:r8|Q[18]                                                                           ; clock        ; clock       ; 26.000       ; -0.019     ; 2.181      ;
; 23.856 ; STATE.IDLE ; nReg:r9|Q[20]                                                                           ; clock        ; clock       ; 26.000       ; -0.020     ; 2.131      ;
; 23.856 ; STATE.IDLE ; nReg:r9|Q[19]                                                                           ; clock        ; clock       ; 26.000       ; -0.020     ; 2.131      ;
; 23.886 ; STATE.IDLE ; nReg:r8|Q[24]                                                                           ; clock        ; clock       ; 26.000       ; -0.016     ; 2.105      ;
; 23.886 ; STATE.IDLE ; nReg:r8|Q[20]                                                                           ; clock        ; clock       ; 26.000       ; -0.016     ; 2.105      ;
; 23.886 ; STATE.IDLE ; nReg:r8|Q[21]                                                                           ; clock        ; clock       ; 26.000       ; -0.016     ; 2.105      ;
; 23.886 ; STATE.IDLE ; nReg:r8|Q[19]                                                                           ; clock        ; clock       ; 26.000       ; -0.016     ; 2.105      ;
; 23.896 ; STATE.IDLE ; nReg:r8|Q[25]                                                                           ; clock        ; clock       ; 26.000       ; -0.014     ; 2.097      ;
; 23.896 ; STATE.IDLE ; nReg:r8|Q[28]                                                                           ; clock        ; clock       ; 26.000       ; -0.014     ; 2.097      ;
; 23.896 ; STATE.IDLE ; nReg:r8|Q[17]                                                                           ; clock        ; clock       ; 26.000       ; -0.014     ; 2.097      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[4][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; clock        ; clock       ; 26.000       ; -0.035     ; 2.054      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[1][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[9][31]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[7][31]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[6][31]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[8][31]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[1][25]                                                                  ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[6][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; clock        ; clock       ; 26.000       ; -0.035     ; 2.054      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[5][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[9][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[2][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[7][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[6][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[8][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[5][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; clock        ; clock       ; 26.000       ; -0.035     ; 2.054      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[0][25]                                                                  ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[3][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[5][31]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[9][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[8][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; clock        ; clock       ; 26.000       ; -0.035     ; 2.054      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[7][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[0][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[1][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[8][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[9][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[0][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[1][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[2][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[3][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[4][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[5][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[6][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[7][2]                                                                   ; clock        ; clock       ; 26.000       ; -0.034     ; 2.055      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[3][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[0][7]                                                                   ; clock        ; clock       ; 26.000       ; -0.032     ; 2.057      ;
; 23.918 ; STATE.RST  ; shiftReg:l0|reg[4][27]                                                                  ; clock        ; clock       ; 26.000       ; -0.031     ; 2.058      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[7][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.054     ; 2.034      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[0][12]                                                                  ; clock        ; clock       ; 26.000       ; -0.044     ; 2.044      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[5][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.054     ; 2.034      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[0][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.035     ; 2.053      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[1][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.035     ; 2.053      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[4][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.054     ; 2.034      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[9][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.054     ; 2.034      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[0][13]                                                                  ; clock        ; clock       ; 26.000       ; -0.044     ; 2.044      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[0][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.054     ; 2.034      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[7][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.035     ; 2.053      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[6][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.042     ; 2.046      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[2][6]                                                                   ; clock        ; clock       ; 26.000       ; -0.054     ; 2.034      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[5][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.035     ; 2.053      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[9][4]                                                                   ; clock        ; clock       ; 26.000       ; -0.035     ; 2.053      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[7][23]                                                                  ; clock        ; clock       ; 26.000       ; -0.042     ; 2.046      ;
; 23.919 ; STATE.RST  ; shiftReg:l0|reg[1][21]                                                                  ; clock        ; clock       ; 26.000       ; -0.042     ; 2.046      ;
+--------+------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                             ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.876 ; STATE.IDLE ; nReg:r9|Q[0]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.996      ;
; 1.010 ; STATE.IDLE ; nReg:r9|Q[6]           ; clock        ; clock       ; 0.000        ; 0.037      ; 1.131      ;
; 1.200 ; STATE.IDLE ; nReg:r9|Q[12]          ; clock        ; clock       ; 0.000        ; 0.048      ; 1.332      ;
; 1.200 ; STATE.IDLE ; nReg:r9|Q[13]          ; clock        ; clock       ; 0.000        ; 0.048      ; 1.332      ;
; 1.206 ; STATE.IDLE ; nReg:r9|Q[21]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.340      ;
; 1.349 ; STATE.IDLE ; nReg:r9|Q[18]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.480      ;
; 1.349 ; STATE.IDLE ; nReg:r9|Q[17]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.480      ;
; 1.377 ; STATE.IDLE ; nReg:r9|Q[31]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.508      ;
; 1.377 ; STATE.IDLE ; nReg:r9|Q[22]          ; clock        ; clock       ; 0.000        ; 0.047      ; 1.508      ;
; 1.406 ; STATE.IDLE ; nReg:r9|Q[14]          ; clock        ; clock       ; 0.000        ; 0.055      ; 1.545      ;
; 1.439 ; STATE.IDLE ; nReg:r9|Q[3]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.577      ;
; 1.450 ; STATE.IDLE ; nReg:r8|Q[14]          ; clock        ; clock       ; 0.000        ; 0.049      ; 1.583      ;
; 1.461 ; STATE.IDLE ; nReg:r9|Q[15]          ; clock        ; clock       ; 0.000        ; 0.043      ; 1.588      ;
; 1.478 ; STATE.RST  ; shiftReg:l0|reg[2][17] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.805      ;
; 1.478 ; STATE.RST  ; shiftReg:l0|reg[2][28] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.805      ;
; 1.489 ; STATE.IDLE ; nReg:r9|Q[16]          ; clock        ; clock       ; 0.000        ; 0.045      ; 1.618      ;
; 1.495 ; STATE.RST  ; shiftReg:l0|reg[3][31] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.824      ;
; 1.495 ; STATE.RST  ; shiftReg:l0|reg[2][23] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.817      ;
; 1.495 ; STATE.RST  ; shiftReg:l0|reg[4][31] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.824      ;
; 1.495 ; STATE.RST  ; shiftReg:l0|reg[0][23] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.817      ;
; 1.495 ; STATE.RST  ; shiftReg:l0|reg[3][23] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.817      ;
; 1.495 ; STATE.RST  ; shiftReg:l0|reg[0][20] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.817      ;
; 1.495 ; STATE.RST  ; shiftReg:l0|reg[2][27] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.824      ;
; 1.495 ; STATE.IDLE ; nReg:r9|Q[26]          ; clock        ; clock       ; 0.000        ; 0.035      ; 1.614      ;
; 1.496 ; STATE.RST  ; shiftReg:l0|reg[2][29] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.819      ;
; 1.496 ; STATE.RST  ; shiftReg:l0|reg[2][25] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.819      ;
; 1.497 ; STATE.RST  ; shiftReg:l0|reg[2][12] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.809      ;
; 1.498 ; STATE.RST  ; shiftReg:l0|reg[0][10] ; clock        ; clock       ; 0.000        ; 0.218      ; 1.800      ;
; 1.504 ; STATE.IDLE ; nReg:r9|Q[1]           ; clock        ; clock       ; 0.000        ; 0.053      ; 1.641      ;
; 1.519 ; STATE.IDLE ; nReg:r8|Q[8]           ; clock        ; clock       ; 0.000        ; 0.056      ; 1.659      ;
; 1.519 ; STATE.IDLE ; nReg:r8|Q[9]           ; clock        ; clock       ; 0.000        ; 0.056      ; 1.659      ;
; 1.519 ; STATE.IDLE ; nReg:r8|Q[15]          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.659      ;
; 1.519 ; STATE.IDLE ; nReg:r8|Q[7]           ; clock        ; clock       ; 0.000        ; 0.056      ; 1.659      ;
; 1.632 ; STATE.IDLE ; nReg:r8|Q[25]          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.776      ;
; 1.632 ; STATE.IDLE ; nReg:r8|Q[17]          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.776      ;
; 1.632 ; STATE.IDLE ; nReg:r8|Q[28]          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.776      ;
; 1.644 ; STATE.IDLE ; nReg:r8|Q[20]          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.786      ;
; 1.644 ; STATE.IDLE ; nReg:r8|Q[24]          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.786      ;
; 1.644 ; STATE.IDLE ; nReg:r8|Q[21]          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.786      ;
; 1.644 ; STATE.IDLE ; nReg:r8|Q[19]          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.786      ;
; 1.673 ; STATE.IDLE ; nReg:r9|Q[20]          ; clock        ; clock       ; 0.000        ; 0.053      ; 1.810      ;
; 1.673 ; STATE.IDLE ; nReg:r9|Q[19]          ; clock        ; clock       ; 0.000        ; 0.053      ; 1.810      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[8][28] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[9][17] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[9][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[1][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[0][17] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[0][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[3][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[2][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[2][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[0][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[1][17] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[7][17] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[7][24] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[4][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[6][17] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[8][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[1][31] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[6][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[8][17] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[1][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[3][28] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[3][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[0][31] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[9][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[3][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[3][17] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[8][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[9][28] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[4][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[6][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[8][24] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[4][28] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[5][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[7][28] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[2][31] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[0][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[7][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[5][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[6][24] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[8][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[5][28] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[5][17] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[1][22] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[4][17] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[5][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[4][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[2][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[6][28] ; clock        ; clock       ; 0.000        ; 0.030      ; 1.805      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[9][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[7][16] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[6][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[7][18] ; clock        ; clock       ; 0.000        ; 0.029      ; 1.804      ;
; 1.691 ; STATE.RST  ; shiftReg:l0|reg[9][24] ; clock        ; clock       ; 0.000        ; 0.027      ; 1.802      ;
; 1.692 ; STATE.RST  ; shiftReg:l0|reg[3][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.813      ;
; 1.692 ; STATE.RST  ; shiftReg:l0|reg[0][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.813      ;
; 1.692 ; STATE.RST  ; shiftReg:l0|reg[2][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.813      ;
; 1.692 ; STATE.RST  ; shiftReg:l0|reg[8][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.813      ;
; 1.692 ; STATE.RST  ; shiftReg:l0|reg[7][14] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.813      ;
+-------+------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.776 ; 0.187 ; 21.596   ; 0.876   ; 12.344              ;
;  clock           ; 0.776 ; 0.187 ; 21.596   ; 0.876   ; 12.344              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdone         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[31]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[23]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[29]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[28]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[26]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[25]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[24]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[27]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[30]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[16]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[19]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[17]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[22]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[21]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[20]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[18]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sdone         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 388      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 388      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 131   ; 131  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 39    ; 39   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[20]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[21]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[22]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[23]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[24]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[25]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[26]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[27]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[28]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[29]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[30]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[31]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdone       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Apr 02 14:16:56 2024
Info: Command: quartus_sta LSTM -c LSTM_network
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'SDC1.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.776
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.776               0.000 clock 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clock 
Info (332146): Worst-case recovery slack is 21.596
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    21.596               0.000 clock 
Info (332146): Worst-case removal slack is 1.593
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.593               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.522               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.394               0.000 clock 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clock 
Info (332146): Worst-case recovery slack is 22.055
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    22.055               0.000 clock 
Info (332146): Worst-case removal slack is 1.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.450               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.545
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.545               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 11.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.496               0.000 clock 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clock 
Info (332146): Worst-case recovery slack is 23.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    23.305               0.000 clock 
Info (332146): Worst-case removal slack is 0.876
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.876               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 12.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.344               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4813 megabytes
    Info: Processing ended: Tue Apr 02 14:17:01 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:01


