<?xml version="1.0" encoding="utf-8" standalone="yes" ?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>SV学习系列 on Wenhui&#39;s Rotten Pen</title>
    <link>https://www.wenhui.space/docs/digital_verifer/study_sv/</link>
    <description>Recent content in SV学习系列 on Wenhui&#39;s Rotten Pen</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>zh</language>
    <copyright>&amp;copy;2019-{year}, All Rights Reserved</copyright>
    <lastBuildDate>Fri, 28 Feb 2020 10:08:56 +0900</lastBuildDate>
    
        <atom:link href="https://www.wenhui.space/docs/digital_verifer/study_sv/index.xml" rel="self" type="application/rss+xml" />
    
    
    
      
      <item>
        <title>SV学习（七）</title>
        <link>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_seven/</link>
        <pubDate>Tue, 31 Mar 2020 11:05:00 +0800</pubDate>
        
        <guid>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_seven/</guid>
        <description>本文 SystemVerilog学习系列主要介绍SystemVerilog语言的基础知识，是验证工程师必须熟练掌握的语言基础。此为第七篇，主要</description>
      </item>
      
      <item>
        <title>SV学习（六）</title>
        <link>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_six/</link>
        <pubDate>Mon, 30 Mar 2020 16:45:00 +0800</pubDate>
        
        <guid>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_six/</guid>
        <description>本文 SystemVerilog学习系列主要介绍SystemVerilog语言的基础知识，是验证工程师必须熟练掌握的语言基础。此为第六篇，主要</description>
      </item>
      
      <item>
        <title>SV学习（五）</title>
        <link>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_five/</link>
        <pubDate>Sat, 28 Mar 2020 19:31:00 +0800</pubDate>
        
        <guid>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_five/</guid>
        <description>本文 SystemVerilog学习系列主要介绍SystemVerilog语言的基础知识，是验证工程师必须熟练掌握的语言基础。此为第五篇，主要</description>
      </item>
      
      <item>
        <title>SV学习（四）</title>
        <link>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_four/</link>
        <pubDate>Mon, 20 Jan 2020 22:17:00 +0800</pubDate>
        
        <guid>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_four/</guid>
        <description>本文 SystemVerilog学习系列主要介绍SystemVerilog语言的基础知识，是验证工程师必须熟练掌握的语言基础。此为第四篇，主要</description>
      </item>
      
      <item>
        <title>SV学习（三）</title>
        <link>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_three/</link>
        <pubDate>Thu, 16 Jan 2020 20:17:00 +0800</pubDate>
        
        <guid>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_three/</guid>
        <description>本文 SystemVerilog学习系列主要介绍SystemVerilog语言的基础知识，是验证工程师必须熟练掌握的语言基础。此为第三篇，主要</description>
      </item>
      
      <item>
        <title>SV学习（二）</title>
        <link>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_two/</link>
        <pubDate>Tue, 14 Jan 2020 23:25:00 +0800</pubDate>
        
        <guid>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_two/</guid>
        <description>本文 SystemVerilog学习系列主要介绍SystemVerilog语言的基础知识，是验证工程师必须熟练掌握的语言基础。此为第二篇，主要</description>
      </item>
      
      <item>
        <title>SV学习（一）</title>
        <link>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_one/</link>
        <pubDate>Wed, 08 Jan 2020 22:17:00 +0800</pubDate>
        
        <guid>https://www.wenhui.space/docs/digital_verifer/study_sv/study_sv_one/</guid>
        <description>本文 SystemVerilog学习系列主要介绍SystemVerilog语言的基础知识，是验证工程师必须熟练掌握的语言基础。此为第一篇，主要</description>
      </item>
      
    
  </channel>
</rss>