# Changelog

## v0.1（2026-08-21）

**里程碑：设计→验证闭环引擎 + 统一设计包规范——LDA 从"组件集"成为"可用系统"**

### 核心能力（D-36~D-47，全部实测全绿 + WebUI 二十二面板）

- **D-36 设计→验证闭环引擎**：给定设计目标 → 物理定律 ORACLE 瞬时搜索 → top-K 真实求解器双重验证（解析契约 + 严格数值物理自洽，纯 numpy 零 GPU）→ 返回被验证过的最优设计。4 器件全覆盖（WG/Bragg/Transmon/Ring）。
- **D-37 环形 add-drop 完整产品链路**：目标 FSR → 半径反解 → 双 bus 版图（GDSII/SVG，自写零依赖编码器）→ DRC → bus 真实 FDTD → 耦合/损耗预算 → 可制造设计包。
- **D-38 agent 逆设计通用框架**：声明式注册表，同一框架落地 4 器件（Ring/Bragg/Transmon/AddDrop，跨 match/threshold、连续/离散、光子/量子）；新器件 = 注册一条 spec 零框架改动。
- **D-39 量子域补强**：Resonator（λ/4 闭式↔离散 TL 严格本征值，rel=0.25%）+ Coupler（解析 J↔441 维严格对角化，rel=4.15%）双验证——量子域三器件全带一等真实物理验证入口。
- **D-40 统一 IR 深化**：PhysicsAnchor 一等字段 + schema 受控升级 v0.3（0.2 向后兼容）；harness 新增 B12/B13 量子锚（**13 题 B1-B13**）。
- **D-41 量子 agent 逆设计闭环**：目标 f01/f0/J → IR → 闭式物理反解 → D-39 严格数值双验证 PASS（与光子栈对称）。
- **D-42 WDM 多环级联系统**：IR 网表驱动 N 环分波，级联传递 + 系统验收（IL≤3dB/XT≥15dB/单 FSR 防混叠）；超规格设计正确拒绝。
- **D-43 光子-量子混合链路**：芯片级 dispersive readout（Transmon↔readout↔feedline），JC 精确对角化 ↔ 色散 χ 交叉验证（共振分裂=2g 自洽）。
- **D-44 统一设计包规范**：DesignPackage schema v0.1（ir+design+verification+artifacts+honest_notes，verification.passed 唯一验收门）+ 正式 spec 文档 + JSON Schema（draft-07，全部 kind conforms）。
- **D-45 WDM 纵深（指标驱动）**：XT 指标反解 gap（bisection）、级联插损预算表、单 FSR 信道上限。
- **D-46 N-qubit 频率复用读出**：N qubit 沿公共力线错开读出频率（间隔≥3×κ_r），hanger 级联透射 + dip 可分辨判据（中点 T>0.5）；光子-量子混合系统级。
- **D-47 单发读出保真度预算**：相位积分 SNR 模型 + T1 弛豫污染 + 最优读出时间 t_m* 扫描 + 非破坏性约束（n̄≤100）；F1≥0.95 独立门槛。

### 新增/变更

- `lda_design/`（设计引擎 + 设计包规范）、`lda_ir/`（统一 IR）、`lda_webui/`（零依赖 WebUI 二十二面板）
- `lda_agent/`：design_engine 派生的 ring_adddrop / inverse_design / quantum_design / wdm_system / qubit_readout_chain / multiqubit_readout / readout_fidelity
- harness 基准题 11 → **13**（B12 λ/4 f0、B13 耦合 J）
- 文档：`docs/design_package_spec.md` + `docs/design_package_schema.json`

### 兼容性

- IR schema 0.2 → 0.3（受控升级，0.2 遗留模型仍可校验）

## v0.0（阶段 0/1/2，此前交付）

- 自研 1D/2D/3D FDTD（numpy 零依赖，物理定律锚校验）+ Numba-CPU JIT + PyTorch GPU 升维
- L0 IR 光子子集（D-01~D-05）、L1 agent 闭环、L2 器件库（GDS/DRC/版图仿真）
- 确定性比对裁判 B1-B11（含量子 B9/B10）
- AI-dev 自举写核（SolverSpec + ORACLE + BootstrapLoop）、生产级 GPU 网格（6400 万点）
