TimeQuest Timing Analyzer report for Lab5
Sat Feb 14 17:47:09 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clk'
 27. Slow 1200mV 0C Model Hold: 'Clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clk'
 40. Fast 1200mV 0C Model Hold: 'Clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Lab5                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 211.95 MHz ; 211.95 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -3.718 ; -49.550            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -47.975                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                            ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.718 ; control:control_module|counter_cur.F0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.637      ;
; -3.700 ; control:control_module|counter_cur.B0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.619      ;
; -3.693 ; control:control_module|counter_cur.D0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.612      ;
; -3.532 ; control:control_module|counter_cur.G0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.451      ;
; -3.521 ; control:control_module|counter_cur.A0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.440      ;
; -3.373 ; control:control_module|counter_cur.C0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.292      ;
; -3.369 ; control:control_module|counter_cur.E0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.288      ;
; -3.351 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.652      ;
; -3.333 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.634      ;
; -3.327 ; shift_reg_8:B_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.078     ; 4.247      ;
; -3.326 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.627      ;
; -3.304 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.334      ; 4.636      ;
; -3.286 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.334      ; 4.618      ;
; -3.279 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.334      ; 4.611      ;
; -3.229 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.530      ;
; -3.211 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.512      ;
; -3.204 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.505      ;
; -3.165 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.466      ;
; -3.154 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.455      ;
; -3.118 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.334      ; 4.450      ;
; -3.107 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.334      ; 4.439      ;
; -3.043 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.344      ;
; -3.032 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.333      ;
; -3.006 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.307      ;
; -3.002 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.303      ;
; -2.984 ; shift_reg_8:A_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.477     ; 3.505      ;
; -2.960 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.304      ; 4.262      ;
; -2.959 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.334      ; 4.291      ;
; -2.955 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.334      ; 4.287      ;
; -2.913 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.335      ; 4.246      ;
; -2.884 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.185      ;
; -2.880 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.181      ;
; -2.847 ; shift_reg_8:A_reg|R[2]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.477     ; 3.368      ;
; -2.838 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.304      ; 4.140      ;
; -2.822 ; control:control_module|counter_cur.H0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.742      ;
; -2.797 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.098      ;
; -2.779 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.080      ;
; -2.772 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.073      ;
; -2.749 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.050      ;
; -2.731 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.032      ;
; -2.724 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 4.025      ;
; -2.631 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.932      ;
; -2.631 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.932      ;
; -2.631 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.932      ;
; -2.626 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.927      ;
; -2.626 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.927      ;
; -2.626 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.927      ;
; -2.622 ; shift_reg_8:A_reg|R[1]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.477     ; 3.143      ;
; -2.617 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.095     ; 3.520      ;
; -2.611 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.912      ;
; -2.600 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.901      ;
; -2.570 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 3.504      ;
; -2.563 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.864      ;
; -2.552 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.853      ;
; -2.495 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.095     ; 3.398      ;
; -2.480 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.095     ; 3.383      ;
; -2.455 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.304      ; 3.757      ;
; -2.454 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.372      ;
; -2.452 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.753      ;
; -2.452 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.753      ;
; -2.452 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.753      ;
; -2.452 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.753      ;
; -2.448 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.749      ;
; -2.433 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 3.367      ;
; -2.431 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.349      ;
; -2.408 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.335      ; 3.741      ;
; -2.406 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.304      ; 3.708      ;
; -2.404 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.705      ;
; -2.400 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.701      ;
; -2.400 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.701      ;
; -2.358 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.659      ;
; -2.358 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.095     ; 3.261      ;
; -2.358 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.304      ; 3.660      ;
; -2.348 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.649      ;
; -2.348 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.649      ;
; -2.348 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.649      ;
; -2.348 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.649      ;
; -2.348 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.649      ;
; -2.348 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.649      ;
; -2.348 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.649      ;
; -2.337 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.257      ;
; -2.337 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.257      ;
; -2.337 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.257      ;
; -2.337 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.257      ;
; -2.337 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.257      ;
; -2.337 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.257      ;
; -2.337 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.257      ;
; -2.334 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.635      ;
; -2.334 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.635      ;
; -2.334 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.635      ;
; -2.333 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.304      ; 3.635      ;
; -2.325 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.626      ;
; -2.325 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.626      ;
; -2.325 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.626      ;
; -2.325 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.626      ;
; -2.325 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.626      ;
; -2.325 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.626      ;
; -2.325 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.303      ; 3.626      ;
; -2.314 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.234      ;
; -2.314 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.234      ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.476 ; shift_reg_8:B_reg|R[3]                  ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.741      ;
; 0.547 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.A0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.812      ;
; 0.586 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 0.867      ;
; 0.608 ; control:control_module|counter_cur.B1   ; control:control_module|counter_cur.C0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.873      ;
; 0.608 ; control:control_module|counter_cur.A0   ; control:control_module|counter_cur.A1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.873      ;
; 0.609 ; control:control_module|counter_cur.G0   ; control:control_module|counter_cur.G1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.874      ;
; 0.619 ; control:control_module|counter_cur.B0   ; control:control_module|counter_cur.B1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.884      ;
; 0.622 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 0.903      ;
; 0.624 ; control:control_module|counter_cur.C1   ; control:control_module|counter_cur.D0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.889      ;
; 0.633 ; X                                       ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 1.296      ;
; 0.638 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 0.919      ;
; 0.640 ; shift_reg_8:A_reg|R[7]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 0.921      ;
; 0.650 ; control:control_module|counter_cur.H1   ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.915      ;
; 0.659 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.924      ;
; 0.665 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 0.946      ;
; 0.668 ; shift_reg_8:B_reg|R[4]                  ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.933      ;
; 0.672 ; shift_reg_8:B_reg|R[5]                  ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.937      ;
; 0.672 ; shift_reg_8:B_reg|R[7]                  ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.937      ;
; 0.674 ; shift_reg_8:B_reg|R[6]                  ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.939      ;
; 0.687 ; shift_reg_8:B_reg|R[2]                  ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.952      ;
; 0.767 ; control:control_module|counter_cur.A1   ; control:control_module|counter_cur.B0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.032      ;
; 0.790 ; control:control_module|counter_cur.F1   ; control:control_module|counter_cur.G0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.792 ; control:control_module|counter_cur.D0   ; control:control_module|counter_cur.D1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.811 ; control:control_module|counter_cur.H0   ; control:control_module|counter_cur.H1   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.077      ;
; 0.823 ; control:control_module|counter_cur.C0   ; control:control_module|counter_cur.C1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.088      ;
; 0.846 ; control:control_module|counter_cur.F0   ; control:control_module|counter_cur.F1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.111      ;
; 0.908 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.189      ;
; 0.927 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.096      ; 1.209      ;
; 0.974 ; control:control_module|counter_cur.E1   ; control:control_module|counter_cur.F0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.239      ;
; 0.995 ; control:control_module|counter_cur.E0   ; control:control_module|counter_cur.E1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.260      ;
; 1.005 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.478      ; 1.669      ;
; 1.006 ; control:control_module|counter_cur.G1   ; control:control_module|counter_cur.H0   ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.270      ;
; 1.010 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.291      ;
; 1.011 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.292      ;
; 1.014 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.295      ;
; 1.023 ; shift_reg_8:A_reg|R[6]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.127      ; 1.336      ;
; 1.027 ; control:control_module|counter_cur.D1   ; control:control_module|counter_cur.E0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.292      ;
; 1.113 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.363      ;
; 1.113 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 1.776      ;
; 1.190 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 1.853      ;
; 1.224 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.478      ; 1.888      ;
; 1.225 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 1.888      ;
; 1.229 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.478      ; 1.893      ;
; 1.304 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 1.967      ;
; 1.327 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.509      ; 2.022      ;
; 1.337 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.603      ;
; 1.338 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.604      ;
; 1.340 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.606      ;
; 1.341 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.607      ;
; 1.341 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.607      ;
; 1.344 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.610      ;
; 1.361 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.642      ;
; 1.387 ; shift_reg_8:A_reg|R[7]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; -0.303     ; 1.270      ;
; 1.392 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.658      ;
; 1.393 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.659      ;
; 1.395 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.661      ;
; 1.396 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.662      ;
; 1.396 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.662      ;
; 1.398 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.664      ;
; 1.399 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.062      ;
; 1.411 ; shift_reg_8:A_reg|R[0]                  ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; -0.302     ; 1.295      ;
; 1.412 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.509      ; 2.107      ;
; 1.414 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.478      ; 2.078      ;
; 1.445 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.510      ; 2.141      ;
; 1.458 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.121      ;
; 1.466 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.129      ;
; 1.506 ; control:control_module|counter_cur.H0   ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.772      ;
; 1.511 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.174      ;
; 1.518 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.510      ; 2.214      ;
; 1.545 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.478      ; 2.209      ;
; 1.572 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.235      ;
; 1.573 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.839      ;
; 1.578 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.241      ;
; 1.578 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.241      ;
; 1.578 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.241      ;
; 1.578 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.241      ;
; 1.578 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.241      ;
; 1.580 ; shift_reg_8:B_reg|R[0]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.846      ;
; 1.580 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.243      ;
; 1.611 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.892      ;
; 1.613 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.509      ; 2.308      ;
; 1.616 ; shift_reg_8:B_reg|R[1]                  ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.879      ;
; 1.619 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.282      ;
; 1.619 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.282      ;
; 1.619 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.282      ;
; 1.619 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.282      ;
; 1.619 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.282      ;
; 1.623 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.889      ;
; 1.624 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.890      ;
; 1.626 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.892      ;
; 1.627 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.893      ;
; 1.627 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.893      ;
; 1.630 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.896      ;
; 1.637 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.903      ;
; 1.638 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.477      ; 2.301      ;
; 1.639 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.889      ;
; 1.646 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.927      ;
; 1.653 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.478      ; 2.317      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; X                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; X                                       ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; X                                       ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 3.817 ; 4.175 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.633 ; 2.001 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; 4.626 ; 4.902 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; 3.728 ; 4.139 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; 4.626 ; 4.902 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; 4.183 ; 4.498 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; 4.346 ; 4.584 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; 3.699 ; 3.986 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; 3.775 ; 4.093 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; 3.682 ; 4.046 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; 3.322 ; 3.626 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.424 ; -1.777 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.166 ; -1.529 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; -1.324 ; -1.653 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; -1.691 ; -2.043 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; -1.626 ; -1.932 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; -1.672 ; -1.958 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; -1.613 ; -1.906 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; -1.405 ; -1.746 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; -1.324 ; -1.676 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; -1.705 ; -2.037 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; -1.334 ; -1.653 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.703  ; 8.699  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.658  ; 8.598  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.682  ; 8.624  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 8.406  ; 8.333  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.346  ; 8.341  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.652  ; 8.578  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.703  ; 8.625  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.665  ; 8.699  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.091 ; 11.182 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 9.045  ; 8.946  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 9.187  ; 9.155  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.091 ; 11.182 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.052  ; 8.977  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.206  ; 9.117  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.446  ; 9.398  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.901  ; 8.888  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 15.002 ; 14.929 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 10.426 ; 10.556 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.365 ; 11.469 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 15.002 ; 14.929 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.264  ; 9.284  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 10.181 ; 10.199 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.569 ; 10.716 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.702  ; 9.632  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 10.036 ; 10.024 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 9.639  ; 9.607  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.669  ; 8.686  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.676  ; 8.662  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.748  ; 8.684  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.862  ; 7.715  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.989  ; 10.007 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 10.036 ; 10.024 ; Rise       ; Clk             ;
; X_val     ; Clk        ; 10.505 ; 10.565 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 7.706  ; 7.652  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.004  ; 7.946  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.048  ; 7.975  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.724  ; 7.655  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.706  ; 7.652  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.001  ; 7.935  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.998  ; 7.941  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.977  ; 8.038  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 7.879  ; 7.917  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.397  ; 8.310  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.575  ; 8.482  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.115 ; 10.145 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.396  ; 8.337  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.229  ; 8.133  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.458  ; 8.375  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 7.879  ; 7.917  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 8.395  ; 8.385  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 9.504  ; 9.593  ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.460 ; 10.527 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 13.893 ; 13.902 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.395  ; 8.385  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.333  ; 9.239  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 9.712  ; 9.814  ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 8.792  ; 8.783  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 7.241  ; 7.221  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.969  ; 8.898  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.043  ; 7.982  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.043  ; 7.962  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.076  ; 8.005  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.241  ; 7.221  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.332  ; 9.381  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.356  ; 9.333  ; Rise       ; Clk             ;
; X_val     ; Clk        ; 10.131 ; 10.186 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 233.54 MHz ; 233.54 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -3.282 ; -41.961           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.356 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -47.975                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                             ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.282 ; control:control_module|counter_cur.F0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 4.211      ;
; -3.277 ; control:control_module|counter_cur.B0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 4.205      ;
; -3.277 ; control:control_module|counter_cur.D0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 4.205      ;
; -3.121 ; control:control_module|counter_cur.G0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 4.050      ;
; -3.114 ; control:control_module|counter_cur.A0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 4.042      ;
; -3.011 ; control:control_module|counter_cur.C0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.939      ;
; -2.973 ; control:control_module|counter_cur.E0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.902      ;
; -2.946 ; shift_reg_8:B_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.876      ;
; -2.911 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.310      ; 4.220      ;
; -2.906 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.309      ; 4.214      ;
; -2.906 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.309      ; 4.214      ;
; -2.899 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 4.178      ;
; -2.894 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 4.172      ;
; -2.894 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 4.172      ;
; -2.854 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 4.133      ;
; -2.849 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 4.127      ;
; -2.849 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 4.127      ;
; -2.750 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.310      ; 4.059      ;
; -2.743 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.309      ; 4.051      ;
; -2.738 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 4.017      ;
; -2.731 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 4.009      ;
; -2.693 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.972      ;
; -2.686 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.964      ;
; -2.649 ; shift_reg_8:A_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.434     ; 3.214      ;
; -2.640 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.309      ; 3.948      ;
; -2.628 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.906      ;
; -2.602 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.310      ; 3.911      ;
; -2.590 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.869      ;
; -2.583 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.861      ;
; -2.575 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.311      ; 3.885      ;
; -2.563 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.281      ; 3.843      ;
; -2.545 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.824      ;
; -2.518 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.281      ; 3.798      ;
; -2.505 ; shift_reg_8:A_reg|R[2]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.434     ; 3.070      ;
; -2.456 ; control:control_module|counter_cur.H0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.386      ;
; -2.438 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.716      ;
; -2.438 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.717      ;
; -2.438 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.716      ;
; -2.389 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.668      ;
; -2.384 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.662      ;
; -2.384 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.662      ;
; -2.345 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.623      ;
; -2.345 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.623      ;
; -2.345 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.623      ;
; -2.345 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.623      ;
; -2.345 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.623      ;
; -2.345 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.623      ;
; -2.278 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.054     ; 3.223      ;
; -2.277 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.556      ;
; -2.275 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.553      ;
; -2.266 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.181      ;
; -2.258 ; shift_reg_8:A_reg|R[1]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.434     ; 2.823      ;
; -2.228 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.507      ;
; -2.221 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.136      ;
; -2.221 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.499      ;
; -2.182 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.460      ;
; -2.182 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.460      ;
; -2.182 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.460      ;
; -2.172 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.450      ;
; -2.138 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.065      ;
; -2.134 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.054     ; 3.079      ;
; -2.129 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.408      ;
; -2.122 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.037      ;
; -2.119 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.118 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.396      ;
; -2.107 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.281      ; 3.387      ;
; -2.091 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.369      ;
; -2.091 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.369      ;
; -2.091 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.369      ;
; -2.091 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.369      ;
; -2.091 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.369      ;
; -2.091 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.369      ;
; -2.091 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.369      ;
; -2.085 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.311      ; 3.395      ;
; -2.085 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.281      ; 3.365      ;
; -2.080 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.359      ;
; -2.079 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.357      ;
; -2.079 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.357      ;
; -2.079 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.357      ;
; -2.077 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 2.992      ;
; -2.073 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.351      ;
; -2.073 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.351      ;
; -2.073 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.351      ;
; -2.073 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.351      ;
; -2.073 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.351      ;
; -2.073 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.351      ;
; -2.073 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.279      ; 3.351      ;
; -2.058 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.337      ;
; -2.053 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.281      ; 3.333      ;
; -2.028 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.281      ; 3.308      ;
; -2.016 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.280      ; 3.295      ;
; -2.016 ; control:control_module|counter_cur.C1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.943      ;
; -2.008 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.309      ; 3.316      ;
; -2.003 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.932      ;
; -2.003 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.932      ;
; -2.003 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.932      ;
; -2.003 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.932      ;
; -2.003 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.932      ;
; -2.003 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.932      ;
; -2.003 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.932      ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.438 ; shift_reg_8:B_reg|R[3]                  ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.680      ;
; 0.497 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.A0   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.738      ;
; 0.540 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 0.795      ;
; 0.555 ; control:control_module|counter_cur.B1   ; control:control_module|counter_cur.C0   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.796      ;
; 0.556 ; control:control_module|counter_cur.A0   ; control:control_module|counter_cur.A1   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.797      ;
; 0.562 ; control:control_module|counter_cur.G0   ; control:control_module|counter_cur.G1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.804      ;
; 0.569 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 0.824      ;
; 0.571 ; control:control_module|counter_cur.C1   ; control:control_module|counter_cur.D0   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.812      ;
; 0.573 ; control:control_module|counter_cur.B0   ; control:control_module|counter_cur.B1   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.814      ;
; 0.585 ; shift_reg_8:A_reg|R[7]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 0.840      ;
; 0.588 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 0.843      ;
; 0.595 ; X                                       ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.434      ; 1.200      ;
; 0.595 ; control:control_module|counter_cur.H1   ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.836      ;
; 0.603 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.844      ;
; 0.608 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 0.863      ;
; 0.609 ; shift_reg_8:B_reg|R[4]                  ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.851      ;
; 0.613 ; shift_reg_8:B_reg|R[5]                  ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.855      ;
; 0.614 ; shift_reg_8:B_reg|R[6]                  ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.856      ;
; 0.614 ; shift_reg_8:B_reg|R[7]                  ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.856      ;
; 0.629 ; shift_reg_8:B_reg|R[2]                  ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.871      ;
; 0.713 ; control:control_module|counter_cur.A1   ; control:control_module|counter_cur.B0   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.954      ;
; 0.732 ; control:control_module|counter_cur.H0   ; control:control_module|counter_cur.H1   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.735 ; control:control_module|counter_cur.F1   ; control:control_module|counter_cur.G0   ; Clk          ; Clk         ; 0.000        ; 0.069      ; 0.975      ;
; 0.736 ; control:control_module|counter_cur.D0   ; control:control_module|counter_cur.D1   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.977      ;
; 0.756 ; control:control_module|counter_cur.F0   ; control:control_module|counter_cur.F1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.998      ;
; 0.764 ; control:control_module|counter_cur.C0   ; control:control_module|counter_cur.C1   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.005      ;
; 0.822 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.077      ;
; 0.835 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.086      ; 1.092      ;
; 0.901 ; control:control_module|counter_cur.E1   ; control:control_module|counter_cur.F0   ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.141      ;
; 0.903 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.435      ; 1.509      ;
; 0.925 ; control:control_module|counter_cur.E0   ; control:control_module|counter_cur.E1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.167      ;
; 0.928 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.183      ;
; 0.928 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.183      ;
; 0.931 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.186      ;
; 0.932 ; control:control_module|counter_cur.G1   ; control:control_module|counter_cur.H0   ; Clk          ; Clk         ; 0.000        ; 0.068      ; 1.171      ;
; 0.950 ; shift_reg_8:A_reg|R[6]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.116      ; 1.237      ;
; 0.954 ; control:control_module|counter_cur.D1   ; control:control_module|counter_cur.E0   ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.194      ;
; 0.979 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 1.583      ;
; 1.035 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.260      ;
; 1.070 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 1.674      ;
; 1.081 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.435      ; 1.687      ;
; 1.085 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.435      ; 1.691      ;
; 1.092 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 1.696      ;
; 1.170 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.465      ; 1.806      ;
; 1.183 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 1.787      ;
; 1.187 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.429      ;
; 1.188 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.430      ;
; 1.189 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.431      ;
; 1.191 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.433      ;
; 1.191 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.433      ;
; 1.193 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.435      ;
; 1.233 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 1.837      ;
; 1.238 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.493      ;
; 1.261 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.465      ; 1.897      ;
; 1.272 ; shift_reg_8:A_reg|R[7]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; -0.280     ; 1.163      ;
; 1.278 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.520      ;
; 1.279 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.521      ;
; 1.280 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.522      ;
; 1.281 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.435      ; 1.887      ;
; 1.282 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.524      ;
; 1.282 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.524      ;
; 1.284 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.526      ;
; 1.298 ; shift_reg_8:A_reg|R[0]                  ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; -0.278     ; 1.191      ;
; 1.324 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 1.928      ;
; 1.331 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.969      ;
; 1.336 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 1.940      ;
; 1.346 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 1.950      ;
; 1.393 ; control:control_module|counter_cur.H0   ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.635      ;
; 1.398 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.640      ;
; 1.398 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.467      ; 2.036      ;
; 1.422 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.026      ;
; 1.422 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.026      ;
; 1.422 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.026      ;
; 1.422 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.026      ;
; 1.422 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.026      ;
; 1.424 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.465      ; 2.060      ;
; 1.428 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.435      ; 2.034      ;
; 1.431 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.686      ;
; 1.437 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.041      ;
; 1.441 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.683      ;
; 1.442 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.684      ;
; 1.443 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.685      ;
; 1.445 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.687      ;
; 1.445 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.687      ;
; 1.447 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.689      ;
; 1.449 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.053      ;
; 1.462 ; shift_reg_8:B_reg|R[0]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.704      ;
; 1.467 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.071      ;
; 1.474 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.699      ;
; 1.477 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.732      ;
; 1.487 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.435      ; 2.093      ;
; 1.489 ; shift_reg_8:B_reg|R[1]                  ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.068      ; 1.728      ;
; 1.489 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.731      ;
; 1.491 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.116      ; 1.778      ;
; 1.513 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.117      ;
; 1.513 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.117      ;
; 1.513 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.117      ;
; 1.513 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.433      ; 2.117      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; X                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; X                                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; 0.299  ; 0.517        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; X                                       ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 3.425 ; 3.664 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.419 ; 1.660 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; 4.135 ; 4.329 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; 3.366 ; 3.591 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; 4.135 ; 4.329 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; 3.733 ; 3.967 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; 3.881 ; 4.028 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; 3.283 ; 3.496 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; 3.364 ; 3.591 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; 3.276 ; 3.553 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; 2.964 ; 3.120 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.251 ; -1.455 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.005 ; -1.241 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; -1.158 ; -1.356 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; -1.473 ; -1.692 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; -1.436 ; -1.604 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; -1.483 ; -1.627 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; -1.422 ; -1.587 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; -1.224 ; -1.438 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; -1.158 ; -1.369 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; -1.509 ; -1.694 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; -1.163 ; -1.356 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 7.883  ; 7.889  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.798  ; 7.768  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.883  ; 7.753  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.565  ; 7.523  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.539  ; 7.490  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.792  ; 7.749  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.840  ; 7.784  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.801  ; 7.889  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 10.031 ; 9.972  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.175  ; 8.054  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.323  ; 8.218  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.031 ; 9.972  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.163  ; 8.097  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.301  ; 8.232  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.553  ; 8.437  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 7.987  ; 8.024  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 13.782 ; 13.434 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 9.500  ; 9.474  ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.296 ; 10.220 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 13.782 ; 13.434 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.403  ; 8.335  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.266  ; 9.137  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 9.558  ; 9.539  ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 8.692  ; 8.748  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 8.994  ; 8.991  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.759  ; 8.636  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.876  ; 7.785  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.843  ; 7.774  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.916  ; 7.838  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.101  ; 6.935  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.937  ; 8.982  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.994  ; 8.991  ; Rise       ; Clk             ;
; X_val     ; Clk        ; 9.631  ; 9.464  ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 6.935  ; 6.853  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.214  ; 7.118  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.258  ; 7.144  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 6.940  ; 6.897  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 6.935  ; 6.853  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.248  ; 7.101  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.243  ; 7.107  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.144  ; 7.248  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 7.072  ; 7.133  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.593  ; 7.451  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.741  ; 7.609  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 9.107  ; 9.043  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 7.574  ; 7.474  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 7.437  ; 7.302  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 7.641  ; 7.518  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 7.072  ; 7.133  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.605  ; 7.526  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 8.640  ; 8.603  ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 9.450  ; 9.368  ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 12.768 ; 12.465 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 7.605  ; 7.526  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.445  ; 8.291  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 8.758  ; 8.744  ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 7.892  ; 7.961  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 6.541  ; 6.463  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.102  ; 7.993  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.256  ; 7.157  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.237  ; 7.179  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.289  ; 7.180  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 6.541  ; 6.463  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.396  ; 8.342  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.330  ; 8.362  ; Rise       ; Clk             ;
; X_val     ; Clk        ; 9.271  ; 9.110  ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -1.299 ; -13.858           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -40.279                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                             ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.299 ; control:control_module|counter_cur.B0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.246      ;
; -1.294 ; control:control_module|counter_cur.F0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.241      ;
; -1.294 ; control:control_module|counter_cur.D0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.241      ;
; -1.211 ; control:control_module|counter_cur.A0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.158      ;
; -1.200 ; control:control_module|counter_cur.G0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.147      ;
; -1.144 ; control:control_module|counter_cur.C0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.091      ;
; -1.138 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.266      ;
; -1.133 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.261      ;
; -1.133 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.261      ;
; -1.125 ; control:control_module|counter_cur.E0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.072      ;
; -1.123 ; shift_reg_8:B_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.071      ;
; -1.107 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 2.249      ;
; -1.102 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 2.244      ;
; -1.102 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 2.244      ;
; -1.078 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.206      ;
; -1.073 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.201      ;
; -1.073 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.201      ;
; -1.050 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.178      ;
; -1.039 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.167      ;
; -1.019 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 2.161      ;
; -1.008 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 2.150      ;
; -0.990 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.118      ;
; -0.983 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.111      ;
; -0.979 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.107      ;
; -0.964 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.092      ;
; -0.962 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.142      ; 2.091      ;
; -0.954 ; shift_reg_8:A_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.229     ; 1.712      ;
; -0.952 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 2.094      ;
; -0.933 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 2.075      ;
; -0.931 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 2.074      ;
; -0.923 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.051      ;
; -0.904 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 2.032      ;
; -0.902 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.142      ; 2.031      ;
; -0.885 ; shift_reg_8:A_reg|R[2]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.229     ; 1.643      ;
; -0.866 ; control:control_module|counter_cur.H0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.814      ;
; -0.856 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.984      ;
; -0.851 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.979      ;
; -0.851 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.979      ;
; -0.840 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.968      ;
; -0.835 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.963      ;
; -0.835 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.963      ;
; -0.793 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.732      ;
; -0.780 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.908      ;
; -0.780 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.908      ;
; -0.780 ; control:control_module|counter_cur.B0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.908      ;
; -0.775 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.903      ;
; -0.775 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.903      ;
; -0.775 ; control:control_module|counter_cur.D0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.903      ;
; -0.768 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.896      ;
; -0.764 ; shift_reg_8:A_reg|R[1]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.229     ; 1.522      ;
; -0.762 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.715      ;
; -0.757 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.885      ;
; -0.752 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.880      ;
; -0.741 ; control:control_module|counter_cur.G0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.869      ;
; -0.733 ; shift_reg_8:A_reg|R[0]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.672      ;
; -0.724 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.663      ;
; -0.705 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.142      ; 1.834      ;
; -0.701 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.829      ;
; -0.694 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.822      ;
; -0.694 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.822      ;
; -0.694 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.822      ;
; -0.694 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.822      ;
; -0.694 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.822      ;
; -0.694 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.822      ;
; -0.694 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.822      ;
; -0.693 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.646      ;
; -0.692 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.820      ;
; -0.692 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.820      ;
; -0.692 ; control:control_module|counter_cur.A0 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.820      ;
; -0.685 ; control:control_module|counter_cur.C0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.813      ;
; -0.682 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.810      ;
; -0.682 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.810      ;
; -0.682 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.810      ;
; -0.682 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.810      ;
; -0.682 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.810      ;
; -0.682 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.810      ;
; -0.682 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.810      ;
; -0.682 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.810      ;
; -0.680 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; 0.142      ; 1.809      ;
; -0.676 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.804      ;
; -0.674 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.156      ; 1.817      ;
; -0.671 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.618      ;
; -0.666 ; control:control_module|counter_cur.E0 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.794      ;
; -0.664 ; shift_reg_8:A_reg|R[2]                ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.048     ; 1.603      ;
; -0.664 ; shift_reg_8:B_reg|R[0]                ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; 0.142      ; 1.793      ;
; -0.659 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.606      ;
; -0.658 ; control:control_module|counter_cur.F0 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; 0.141      ; 1.786      ;
; -0.647 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.645 ; control:control_module|counter_cur.H0 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; 0.142      ; 1.774      ;
; -0.643 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; 0.155      ; 1.785      ;
; -0.635 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.583      ;
; -0.635 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.583      ;
; -0.635 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.583      ;
; -0.635 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.583      ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.215 ; shift_reg_8:B_reg|R[3]                  ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.339      ;
; 0.251 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.A0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.375      ;
; 0.265 ; X                                       ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.578      ;
; 0.266 ; control:control_module|counter_cur.G0   ; control:control_module|counter_cur.G1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.390      ;
; 0.267 ; control:control_module|counter_cur.B1   ; control:control_module|counter_cur.C0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.268 ; control:control_module|counter_cur.A0   ; control:control_module|counter_cur.A1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.392      ;
; 0.269 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.401      ;
; 0.271 ; control:control_module|counter_cur.B0   ; control:control_module|counter_cur.B1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.395      ;
; 0.274 ; control:control_module|counter_cur.C1   ; control:control_module|counter_cur.D0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.398      ;
; 0.275 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.407      ;
; 0.287 ; shift_reg_8:A_reg|R[7]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.419      ;
; 0.288 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.420      ;
; 0.298 ; control:control_module|counter_cur.H1   ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.422      ;
; 0.300 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.305 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.437      ;
; 0.306 ; shift_reg_8:B_reg|R[4]                  ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.430      ;
; 0.308 ; shift_reg_8:B_reg|R[5]                  ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.432      ;
; 0.310 ; shift_reg_8:B_reg|R[7]                  ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.434      ;
; 0.311 ; shift_reg_8:B_reg|R[6]                  ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.435      ;
; 0.320 ; shift_reg_8:B_reg|R[2]                  ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.444      ;
; 0.331 ; control:control_module|counter_cur.A1   ; control:control_module|counter_cur.B0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.455      ;
; 0.343 ; control:control_module|counter_cur.F1   ; control:control_module|counter_cur.G0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.467      ;
; 0.344 ; control:control_module|counter_cur.D0   ; control:control_module|counter_cur.D1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.468      ;
; 0.356 ; control:control_module|counter_cur.C0   ; control:control_module|counter_cur.C1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.480      ;
; 0.362 ; control:control_module|counter_cur.H0   ; control:control_module|counter_cur.H1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.486      ;
; 0.373 ; control:control_module|counter_cur.F0   ; control:control_module|counter_cur.F1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.497      ;
; 0.415 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.547      ;
; 0.424 ; control:control_module|counter_cur.E1   ; control:control_module|counter_cur.F0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.548      ;
; 0.428 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.559      ;
; 0.438 ; control:control_module|counter_cur.E0   ; control:control_module|counter_cur.E1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.562      ;
; 0.443 ; control:control_module|counter_cur.G1   ; control:control_module|counter_cur.H0   ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.566      ;
; 0.446 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.759      ;
; 0.449 ; control:control_module|counter_cur.D1   ; control:control_module|counter_cur.E0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.573      ;
; 0.457 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.589      ;
; 0.457 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.589      ;
; 0.461 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.593      ;
; 0.465 ; shift_reg_8:A_reg|R[6]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.610      ;
; 0.499 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.034      ; 0.617      ;
; 0.504 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.817      ;
; 0.524 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.837      ;
; 0.546 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.859      ;
; 0.549 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.862      ;
; 0.559 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.872      ;
; 0.579 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.892      ;
; 0.603 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.728      ;
; 0.604 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.729      ;
; 0.605 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.242      ; 0.931      ;
; 0.606 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.731      ;
; 0.607 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.732      ;
; 0.607 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.732      ;
; 0.608 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.740      ;
; 0.609 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.734      ;
; 0.623 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.748      ;
; 0.624 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.749      ;
; 0.625 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.242      ; 0.951      ;
; 0.626 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.751      ;
; 0.627 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.940      ;
; 0.627 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.752      ;
; 0.627 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.752      ;
; 0.629 ; shift_reg_8:A_reg|R[7]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; -0.141     ; 0.572      ;
; 0.629 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.754      ;
; 0.630 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.943      ;
; 0.646 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.959      ;
; 0.647 ; shift_reg_8:A_reg|R[0]                  ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; -0.140     ; 0.591      ;
; 0.650 ; control:control_module|counter_cur.H0   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.242      ; 0.976      ;
; 0.653 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.966      ;
; 0.677 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.242      ; 1.003      ;
; 0.682 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 0.995      ;
; 0.686 ; control:control_module|counter_cur.H0   ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.810      ;
; 0.693 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.006      ;
; 0.701 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.014      ;
; 0.706 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.019      ;
; 0.706 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.019      ;
; 0.706 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.019      ;
; 0.706 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.019      ;
; 0.706 ; control:control_module|counter_cur.A1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.019      ;
; 0.708 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.021      ;
; 0.714 ; shift_reg_8:B_reg|R[0]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.838      ;
; 0.719 ; control:control_module|counter_cur.A1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.844      ;
; 0.721 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.853      ;
; 0.723 ; shift_reg_8:B_reg|R[1]                  ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.845      ;
; 0.726 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.039      ;
; 0.726 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.851      ;
; 0.726 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.039      ;
; 0.726 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.039      ;
; 0.726 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.039      ;
; 0.726 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.039      ;
; 0.726 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.039      ;
; 0.727 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.852      ;
; 0.728 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.242      ; 1.054      ;
; 0.729 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.854      ;
; 0.730 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.855      ;
; 0.730 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.855      ;
; 0.732 ; control:control_module|counter_cur.E1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.857      ;
; 0.736 ; shift_reg_8:B_reg|R[0]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.229      ; 1.049      ;
; 0.737 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.034      ; 0.855      ;
; 0.738 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.870      ;
; 0.739 ; control:control_module|counter_cur.D1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.864      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clk   ; Rise       ; Clk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; X                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; X                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[5]|clk                          ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[0]|clk                          ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[1]|clk                          ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[2]|clk                          ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[3]|clk                          ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[4]|clk                          ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[6]|clk                          ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[7]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[0]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[1]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[2]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[3]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[4]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[5]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[6]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[7]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; X|clk                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.A0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.A1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.B0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.B1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.C0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.C1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.D0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.D1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.E0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.E1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.F0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.F1|clk       ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 1.830 ; 2.447 ; Rise       ; Clk             ;
; Run          ; Clk        ; 0.755 ; 1.365 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; 2.215 ; 2.808 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; 1.796 ; 2.420 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; 2.215 ; 2.808 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; 2.003 ; 2.588 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; 2.081 ; 2.666 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; 1.785 ; 2.375 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; 1.820 ; 2.405 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; 1.801 ; 2.388 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; 1.619 ; 2.199 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.657 ; -1.307 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.520 ; -1.128 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; -0.615 ; -1.211 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; -0.775 ; -1.376 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; -0.758 ; -1.368 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; -0.766 ; -1.385 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; -0.751 ; -1.362 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; -0.648 ; -1.256 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; -0.615 ; -1.213 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; -0.795 ; -1.424 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; -0.620 ; -1.211 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.635 ; 4.614 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.541 ; 4.592 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.545 ; 4.614 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.423 ; 4.440 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.383 ; 4.443 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.531 ; 4.502 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.565 ; 4.598 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.635 ; 4.567 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 5.932 ; 6.190 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.712 ; 4.796 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.772 ; 4.890 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.932 ; 6.190 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.713 ; 4.782 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.817 ; 4.834 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.933 ; 5.035 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.742 ; 4.641 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.692 ; 8.151 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.477 ; 5.753 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 6.132 ; 6.404 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 7.692 ; 8.151 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.850 ; 4.998 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 5.211 ; 5.499 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 5.676 ; 5.948 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.236 ; 5.025 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 5.586 ; 5.579 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 5.075 ; 5.200 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.565 ; 4.689 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.589 ; 4.665 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.644 ; 4.691 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.110 ; 4.126 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.493 ; 5.579 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.586 ; 5.513 ; Rise       ; Clk             ;
; X_val     ; Clk        ; 5.449 ; 5.773 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.000 ; 4.042 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.150 ; 4.213 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.173 ; 4.232 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.074 ; 4.046 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.000 ; 4.042 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.141 ; 4.257 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.143 ; 4.266 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.234 ; 4.169 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 4.207 ; 4.129 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.334 ; 4.431 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.410 ; 4.501 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.471 ; 5.651 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.323 ; 4.410 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.285 ; 4.365 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.411 ; 4.502 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.207 ; 4.129 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.372 ; 4.514 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 4.990 ; 5.242 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.654 ; 5.904 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 7.112 ; 7.651 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.372 ; 4.514 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.830 ; 4.976 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 5.264 ; 5.459 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 4.737 ; 4.558 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.791 ; 3.898 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.644 ; 4.755 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.179 ; 4.241 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.199 ; 4.221 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.204 ; 4.261 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 3.791 ; 3.898 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.062 ; 5.198 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.154 ; 5.064 ; Rise       ; Clk             ;
; X_val     ; Clk        ; 5.257 ; 5.569 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.718  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -3.718  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -49.55  ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  Clk             ; -49.550 ; 0.000 ; N/A      ; N/A     ; -47.975             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 3.817 ; 4.175 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.633 ; 2.001 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; 4.626 ; 4.902 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; 3.728 ; 4.139 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; 4.626 ; 4.902 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; 4.183 ; 4.498 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; 4.346 ; 4.584 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; 3.699 ; 3.986 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; 3.775 ; 4.093 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; 3.682 ; 4.046 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; 3.322 ; 3.626 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.657 ; -1.307 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.520 ; -1.128 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; -0.615 ; -1.211 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; -0.775 ; -1.376 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; -0.758 ; -1.368 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; -0.766 ; -1.385 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; -0.751 ; -1.362 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; -0.648 ; -1.256 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; -0.615 ; -1.213 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; -0.795 ; -1.424 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; -0.620 ; -1.211 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.703  ; 8.699  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.658  ; 8.598  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.682  ; 8.624  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 8.406  ; 8.333  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.346  ; 8.341  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.652  ; 8.578  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.703  ; 8.625  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.665  ; 8.699  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.091 ; 11.182 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 9.045  ; 8.946  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 9.187  ; 9.155  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.091 ; 11.182 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.052  ; 8.977  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.206  ; 9.117  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.446  ; 9.398  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.901  ; 8.888  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 15.002 ; 14.929 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 10.426 ; 10.556 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.365 ; 11.469 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 15.002 ; 14.929 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.264  ; 9.284  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 10.181 ; 10.199 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.569 ; 10.716 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.702  ; 9.632  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 10.036 ; 10.024 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 9.639  ; 9.607  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.669  ; 8.686  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.676  ; 8.662  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.748  ; 8.684  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.862  ; 7.715  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.989  ; 10.007 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 10.036 ; 10.024 ; Rise       ; Clk             ;
; X_val     ; Clk        ; 10.505 ; 10.565 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.000 ; 4.042 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.150 ; 4.213 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.173 ; 4.232 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.074 ; 4.046 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.000 ; 4.042 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.141 ; 4.257 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.143 ; 4.266 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.234 ; 4.169 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 4.207 ; 4.129 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.334 ; 4.431 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.410 ; 4.501 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.471 ; 5.651 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.323 ; 4.410 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.285 ; 4.365 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.411 ; 4.502 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.207 ; 4.129 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.372 ; 4.514 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 4.990 ; 5.242 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.654 ; 5.904 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 7.112 ; 7.651 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.372 ; 4.514 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.830 ; 4.976 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 5.264 ; 5.459 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 4.737 ; 4.558 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.791 ; 3.898 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.644 ; 4.755 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.179 ; 4.241 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.199 ; 4.221 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.204 ; 4.261 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 3.791 ; 3.898 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.062 ; 5.198 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.154 ; 5.064 ; Rise       ; Clk             ;
; X_val     ; Clk        ; 5.257 ; 5.569 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; X_val         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ClearA_LoadB            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Run                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; X_val         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; X_val         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; X_val         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1156     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1156     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 90    ; 90   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 113   ; 113  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Sat Feb 14 17:47:07 2015
Info: Command: quartus_sta Lab5 -c Lab5
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.718             -49.550 Clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.975 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.282             -41.961 Clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.975 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.299             -13.858 Clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.279 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 680 megabytes
    Info: Processing ended: Sat Feb 14 17:47:09 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


