+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ps2_controller|input_fifo|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_fifo|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_fifo|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_fifo|scfifo|auto_generated|dpfifo|three_comparison                                                                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_fifo|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_fifo|scfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                             ; 18    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_fifo|scfifo|auto_generated|dpfifo                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_fifo|scfifo|auto_generated                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_fifo                                                                                                                                                                                                  ; 13    ; 3              ; 0            ; 3              ; 12     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller|input_synchronizer                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ps2_controller                                                                                                                                                                                                             ; 68    ; 24             ; 33           ; 24             ; 32     ; 24              ; 24            ; 24              ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; gpio_controller                                                                                                                                                                                                            ; 68    ; 26             ; 27           ; 26             ; 32     ; 26              ; 26            ; 26              ; 6     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo|scfifo|auto_generated|dpfifo|three_comparison                                                                                                                                                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo|scfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                          ; 16    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo|scfifo|auto_generated|dpfifo                                                                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo|scfifo|auto_generated                                                                                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|rx_fifo                                                                                                                                                                                                               ; 13    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|uart_receive|rx_synchronizer                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|uart_receive                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|uart_transmit                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart                                                                                                                                                                                                                       ; 69    ; 24             ; 24           ; 24             ; 33     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|timing_generator                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo|scfifo|auto_generated|dpfifo|three_comparison                                                                                                                                                    ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo|scfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                             ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo|scfifo|auto_generated|dpfifo                                                                                                                                                                     ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo|scfifo|auto_generated                                                                                                                                                                            ; 37    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller|pixel_fifo                                                                                                                                                                                                  ; 37    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_controller                                                                                                                                                                                                             ; 72    ; 108            ; 3            ; 108            ; 170    ; 108             ; 108           ; 108             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_003|clock_xer                                                                                                                                                                                                   ; 133   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_003                                                                                                                                                                                                             ; 135   ; 2              ; 0            ; 2              ; 129    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_002|clock_xer                                                                                                                                                                                                   ; 133   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_002                                                                                                                                                                                                             ; 135   ; 2              ; 0            ; 2              ; 129    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_001|clock_xer                                                                                                                                                                                                   ; 133   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_001                                                                                                                                                                                                             ; 135   ; 2              ; 0            ; 2              ; 129    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser|clock_xer                                                                                                                                                                                                       ; 133   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser                                                                                                                                                                                                                 ; 135   ; 2              ; 0            ; 2              ; 129    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux                                                                                                                                                                                                          ; 132   ; 4              ; 2            ; 4              ; 257    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux|arb|adder                                                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux|arb                                                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux                                                                                                                                                                                                            ; 259   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_demux_001                                                                                                                                                                                                      ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_demux                                                                                                                                                                                                          ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                      ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                          ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                                                                                           ; 25    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                                                                                    ; 24    ; 6              ; 0            ; 6              ; 12     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                                                                                           ; 25    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                                                                                    ; 24    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                                                                                           ; 25    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                                                                                    ; 24    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                                                                                           ; 25    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                                                                                    ; 24    ; 6              ; 0            ; 6              ; 12     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                                                                                           ; 25    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                                                                                    ; 24    ; 6              ; 0            ; 6              ; 12     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                                                                                           ; 25    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                                                                                    ; 24    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                                                                                           ; 43    ; 0              ; 2            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                                                                                             ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                   ; 131   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter                                                                                                                                                                                                           ; 131   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router|the_default_decode                                                                                                                                                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router                                                                                                                                                                                                               ; 129   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router_001|the_default_decode                                                                                                                                                                                      ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router_001                                                                                                                                                                                                         ; 129   ; 3              ; 3            ; 3              ; 129    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router|the_default_decode                                                                                                                                                                                          ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router                                                                                                                                                                                                             ; 129   ; 3              ; 3            ; 3              ; 129    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0_avl_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                               ; 169   ; 39             ; 0            ; 39             ; 128    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                           ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0_avl_translator_avalon_universal_slave_0_agent                                                                                                                                                        ; 332   ; 39             ; 39           ; 39             ; 371    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|axi_translator_m0_translator_m0_agent|align_address_to_size                                                                                                                                                             ; 49    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|axi_translator_m0_translator_m0_agent                                                                                                                                                                                   ; 451   ; 68             ; 207          ; 68             ; 314    ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0_avl_translator                                                                                                                                                                                       ; 121   ; 5              ; 8            ; 5              ; 103    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|axi_translator_m0_translator                                                                                                                                                                                            ; 253   ; 11             ; 2            ; 11             ; 241    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|axi_translator                                                                                                                                                                                                          ; 556   ; 364            ; 10           ; 364            ; 230    ; 364             ; 364           ; 364             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0_seq_debug_translator                                                                                                                                                                              ; 116   ; 5              ; 0            ; 5              ; 105    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster_master_translator                                                                                                                                                                            ; 117   ; 14             ; 2            ; 14             ; 109    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dll0                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|oct0                                                                                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|a0                                                                                                                                                                                                ; 122   ; 22             ; 13           ; 22             ; 125    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                            ; 191   ; 0              ; 7            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                              ; 91    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                ; 103   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                      ; 28    ; 0              ; 16           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                      ; 28    ; 0              ; 16           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                      ; 28    ; 0              ; 16           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                      ; 28    ; 0              ; 16           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                          ; 36    ; 0              ; 25           ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                          ; 36    ; 1              ; 24           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                      ; 36    ; 1              ; 24           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                          ; 36    ; 0              ; 25           ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                          ; 36    ; 1              ; 24           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                      ; 36    ; 1              ; 24           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                          ; 36    ; 0              ; 25           ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                          ; 36    ; 1              ; 24           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                      ; 36    ; 1              ; 24           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                          ; 36    ; 0              ; 25           ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                          ; 36    ; 1              ; 24           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                      ; 36    ; 1              ; 24           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                             ; 216   ; 0              ; 1            ; 0              ; 185    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                            ; 49    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                ; 51    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram              ; 23    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                      ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                             ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                              ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                    ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                            ; 48    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                    ; 43    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                           ; 43    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                             ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                             ; 56    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                     ; 49    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                            ; 49    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                              ; 48    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                              ; 195   ; 0              ; 2            ; 0              ; 181    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                    ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                 ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                             ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                          ; 76    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                  ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                         ; 73    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                           ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 17    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 17    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 17    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 17    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                   ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                   ; 86    ; 0              ; 38           ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                      ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                              ; 184   ; 0              ; 6            ; 0              ; 149    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                           ; 64    ; 4              ; 7            ; 4              ; 120    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                   ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                   ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                  ; 30    ; 2              ; 3            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                    ; 63    ; 2              ; 0            ; 2              ; 22     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                   ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                   ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                  ; 30    ; 2              ; 3            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                    ; 63    ; 6              ; 0            ; 6              ; 22     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                           ; 151   ; 23             ; 23           ; 23             ; 46     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                               ; 119   ; 1              ; 5            ; 1              ; 128    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                 ; 270   ; 9              ; 12           ; 9              ; 141    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                     ; 185   ; 68             ; 46           ; 68             ; 321    ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                 ; 316   ; 2              ; 4            ; 2              ; 111    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                ; 161   ; 0              ; 6            ; 0              ; 156    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                              ; 391   ; 252            ; 1            ; 252            ; 230    ; 252             ; 252           ; 252             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                              ; 200   ; 35             ; 55           ; 35             ; 189    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0|ng0                                                                                                                                                                                               ; 199   ; 57             ; 0            ; 57             ; 142    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0                                                                                                                                                                                                   ; 120   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|rst_controller|alt_rst_sync_uq1                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|rst_controller                                                                                                                                                                               ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|p2b_adapter                                                                                                                                                                                  ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|b2p_adapter                                                                                                                                                                                  ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|transacto|p2m                                                                                                                                                                                ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|transacto                                                                                                                                                                                    ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|p2b                                                                                                                                                                                          ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|b2p                                                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|fifo                                                                                                                                                                                         ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|timing_adt                                                                                                                                                                                   ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                        ; 12    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|node                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                     ; 12    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|irq_mapper                                                                                                                                                                                        ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_mux_001|arb|adder                                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_mux_001|arb                                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_mux_001                                                                                                                                                                                  ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_mux|arb|adder                                                                                                                                                                            ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_mux|arb                                                                                                                                                                                  ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_mux                                                                                                                                                                                      ; 687   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_demux_005                                                                                                                                                                                ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_demux_004                                                                                                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_demux_003                                                                                                                                                                                ; 119   ; 9              ; 2            ; 9              ; 343    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_demux_002                                                                                                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_demux_001                                                                                                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|rsp_xbar_demux                                                                                                                                                                                    ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_mux_005|arb|adder                                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_mux_005|arb                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_mux_005                                                                                                                                                                                  ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_mux_003|arb|adder                                                                                                                                                                        ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_mux_003|arb                                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_mux_003                                                                                                                                                                                  ; 345   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_demux_002                                                                                                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_demux_001                                                                                                                                                                                ; 123   ; 4              ; 6            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cmd_xbar_demux                                                                                                                                                                                    ; 122   ; 36             ; 2            ; 36             ; 685    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|limiter                                                                                                                                                                                           ; 232   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_005|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_005                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_004|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_004                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_003|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_003                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_002|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_002                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_001|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router_001                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router|the_default_decode                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|id_router                                                                                                                                                                                         ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|addr_router_002|the_default_decode                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|addr_router_002                                                                                                                                                                                   ; 111   ; 9              ; 5            ; 9              ; 115    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|addr_router_001|the_default_decode                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|addr_router_001                                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|addr_router|the_default_decode                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|addr_router                                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                             ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                              ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                               ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                           ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent                                                                                                                                        ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                               ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                             ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                              ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                            ; 193   ; 35             ; 82           ; 35             ; 143    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|seq_bridge_m0_translator_avalon_universal_master_0_agent                                                                                                                                          ; 193   ; 35             ; 82           ; 35             ; 143    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst_data_master_translator_avalon_universal_master_0_agent                                                                                                                                   ; 193   ; 35             ; 82           ; 35             ; 143    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_reg_file_inst_avl_translator                                                                                                                                                            ; 116   ; 6              ; 28           ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                             ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_mem_s1_translator                                                                                                                                                                       ; 116   ; 7              ; 19           ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                                              ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_data_mgr_inst_avl_translator                                                                                                                                                            ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                                             ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst_instruction_master_translator                                                                                                                                                            ; 102   ; 67             ; 0            ; 67             ; 108    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|seq_bridge_m0_translator                                                                                                                                                                          ; 117   ; 11             ; 2            ; 11             ; 109    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst_data_master_translator                                                                                                                                                                   ; 105   ; 26             ; 0            ; 26             ; 108    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|seq_bridge                                                                                                                                                                                        ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_mem                                                                                                                                                                                     ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                          ; 16    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                          ; 16    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                          ; 16    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                          ; 16    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                    ; 25    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                             ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                 ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                     ; 72    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                ; 46    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                    ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                        ; 39    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                               ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                            ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                       ; 46    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                          ; 82    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                       ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                     ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                ; 87    ; 1              ; 8            ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                 ; 87    ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rw_mgr_inst                                                                                                                                                                             ; 85    ; 0              ; 1            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_data_mgr_inst                                                                                                                                                                           ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_phy_mgr_inst                                                                                                                                                                            ; 91    ; 0              ; 48           ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                       ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_reg_file_inst                                                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                           ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                               ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux                                                                                                       ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                              ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst                                                                                                                                                                            ; 54    ; 24             ; 28           ; 24             ; 46     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                                                                                                             ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst                                                                                                                                                                                          ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rst                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0                                                                                                                                                                                                   ; 157   ; 1              ; 0            ; 1              ; 197    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|m0                                                                                                                                                                                                   ; 230   ; 0              ; 0            ; 0              ; 172    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 0              ; 6            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].acv_ck_ldc                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad|auto_generated                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|auto_generated                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|auto_generated                                                                                                                                       ; 28    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                   ; 62    ; 0              ; 3            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads                                                                                                                                                                                  ; 189   ; 1              ; 29           ; 1              ; 60     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uread_datapath                                                                                                                                                                            ; 58    ; 1              ; 17           ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                            ; 8     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                  ; 6     ; 3              ; 0            ; 3              ; 2      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                         ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                        ; 6     ; 3              ; 0            ; 3              ; 2      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                   ; 6     ; 3              ; 0            ; 3              ; 2      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uwrite_datapath                                                                                                                                                                           ; 46    ; 0              ; 3            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_rst_n                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                   ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                ; 30    ; 0              ; 1            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                        ; 48    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset                                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy                                                                                                                                                                                           ; 217   ; 0              ; 4            ; 0              ; 109    ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0                                                                                                                                                                                                   ; 217   ; 12             ; 1            ; 12             ; 126    ; 12              ; 12            ; 12              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|pll0                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0                                                                                                                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                         ; 142   ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; reset_synchronizer                                                                                                                                                                                                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; axi_interconnect                                                                                                                                                                                                           ; 496   ; 193            ; 17           ; 193            ; 391    ; 193             ; 193           ; 193             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|performance_counters                                                                                                                                                                                                 ; 13    ; 0              ; 13           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|io_arbiter                                                                                                                                                                                                           ; 102   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load|scfifo|auto_generated|dpfifo|three_comparison                                                                                                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load|scfifo|auto_generated|dpfifo|FIFOram                                                                                                                            ; 625   ; 0              ; 0            ; 0              ; 617    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load|scfifo|auto_generated|dpfifo                                                                                                                                    ; 622   ; 0              ; 0            ; 0              ; 622    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load|scfifo|auto_generated                                                                                                                                           ; 622   ; 0              ; 0            ; 0              ; 621    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_load                                                                                                                                                                 ; 622   ; 1              ; 0            ; 1              ; 619    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback|scfifo|auto_generated|dpfifo|three_comparison                                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback|scfifo|auto_generated|dpfifo|FIFOram                                                                                                                       ; 546   ; 0              ; 0            ; 0              ; 538    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback|scfifo|auto_generated|dpfifo                                                                                                                               ; 543   ; 0              ; 0            ; 0              ; 543    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback|scfifo|auto_generated                                                                                                                                      ; 543   ; 0              ; 0            ; 0              ; 542    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|sync_fifo_pending_writeback                                                                                                                                                            ; 543   ; 1              ; 0            ; 1              ; 540    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|l2_cache_pending_miss_cam|cam_pending_miss|oh_to_idx_hit                                                                                                                               ; 16    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|l2_cache_pending_miss_cam|cam_pending_miss                                                                                                                                             ; 60    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|l2_cache_pending_miss_cam|oh_to_idx_next_empty                                                                                                                                         ; 16    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface|l2_cache_pending_miss_cam                                                                                                                                                              ; 31    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_axi_bus_interface                                                                                                                                                                                        ; 1188  ; 39             ; 0            ; 39             ; 1272   ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_update                                                                                                                                                                                             ; 1656  ; 0              ; 0            ; 0              ; 1077   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_read|sram_l2_data|data0|auto_generated                                                                                                                                                             ; 538   ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_read|sram_l2_data                                                                                                                                                                                  ; 537   ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_read|oh_to_idx_hit_way                                                                                                                                                                             ; 8     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_read                                                                                                                                                                                               ; 1818  ; 0              ; 0            ; 0              ; 1731   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[7].sram_dirty_flags|data0|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[7].sram_dirty_flags                                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[7].sram_tags|data0|auto_generated                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[7].sram_tags                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[6].sram_dirty_flags|data0|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[6].sram_dirty_flags                                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[6].sram_tags|data0|auto_generated                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[6].sram_tags                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[5].sram_dirty_flags|data0|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[5].sram_dirty_flags                                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[5].sram_tags|data0|auto_generated                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[5].sram_tags                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[4].sram_dirty_flags|data0|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[4].sram_dirty_flags                                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[4].sram_tags|data0|auto_generated                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[4].sram_tags                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[3].sram_dirty_flags|data0|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[3].sram_dirty_flags                                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[3].sram_tags|data0|auto_generated                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[3].sram_tags                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[2].sram_dirty_flags|data0|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[2].sram_dirty_flags                                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[2].sram_tags|data0|auto_generated                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[2].sram_tags                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[1].sram_dirty_flags|data0|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[1].sram_dirty_flags                                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[1].sram_tags|data0|auto_generated                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[1].sram_tags                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[0].sram_dirty_flags|data0|auto_generated                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[0].sram_dirty_flags                                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[0].sram_tags|data0|auto_generated                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|way_tags_gen[0].sram_tags                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|cache_lru|lru_data|data0|auto_generated                                                                                                                                                        ; 27    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|cache_lru|lru_data                                                                                                                                                                             ; 26    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag|cache_lru                                                                                                                                                                                      ; 24    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_tag                                                                                                                                                                                                ; 1187  ; 0              ; 0            ; 0              ; 1292   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache|l2_cache_arb                                                                                                                                                                                                ; 1749  ; 0              ; 0            ; 0              ; 1130   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|l2_cache                                                                                                                                                                                                             ; 655   ; 0              ; 0            ; 0              ; 697    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|io_request_queue|idx_to_oh_wake_thread                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|io_request_queue|oh_to_idx_send_thread                                                                                                                                                              ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|io_request_queue|arbiter_send                                                                                                                                                                       ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|io_request_queue                                                                                                                                                                                    ; 107   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|idx_to_oh_ifill_way                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|idx_to_oh_dfill_way                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|convert_snoop_request_pending                                                                                                                                                    ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_load_miss_queue_icache|oh_to_idx_send_grant                                                                                                                                   ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_load_miss_queue_icache|arbiter_send                                                                                                                                           ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_load_miss_queue_icache|idx_to_oh_miss_thread                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_load_miss_queue_icache                                                                                                                                                        ; 42    ; 2              ; 0            ; 2              ; 40     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_load_miss_queue_dcache|oh_to_idx_send_grant                                                                                                                                   ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_load_miss_queue_dcache|arbiter_send                                                                                                                                           ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_load_miss_queue_dcache|idx_to_oh_miss_thread                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_load_miss_queue_dcache                                                                                                                                                        ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_store_queue|oh_to_idx_send_grant                                                                                                                                              ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_store_queue|arbiter_send                                                                                                                                                      ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface|l1_store_queue                                                                                                                                                                   ; 657   ; 0              ; 12           ; 0              ; 1197   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|l2_cache_interface                                                                                                                                                                                  ; 1365  ; 1              ; 6            ; 1              ; 2327   ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|control_registers                                                                                                                                                                                   ; 117   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|writeback_stage|convert_dd_lane                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|writeback_stage|idx_to_oh_thread                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|writeback_stage                                                                                                                                                                                     ; 2795  ; 5              ; 264          ; 5              ; 657    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|fp_execute_stage5                                                                                                                                                                                   ; 2128  ; 0              ; 0            ; 0              ; 670    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|fp_execute_stage4                                                                                                                                                                                   ; 2128  ; 0              ; 0            ; 0              ; 2126   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|fp_execute_stage3                                                                                                                                                                                   ; 2688  ; 0              ; 0            ; 0              ; 2126   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|fp_execute_stage2                                                                                                                                                                                   ; 2741  ; 0              ; 0            ; 0              ; 2686   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|fp_execute_stage1                                                                                                                                                                                   ; 1187  ; 0              ; 0            ; 0              ; 2734   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[15].rom                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[14].rom                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[13].rom                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[12].rom                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[11].rom                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[10].rom                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[9].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[8].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[7].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[6].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[5].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[4].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[3].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[2].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[1].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage|lane_alu_gen[0].rom                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|int_execute_stage                                                                                                                                                                                   ; 1827  ; 0              ; 512          ; 0              ; 704    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|lru|lru_data|data0|auto_generated                                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|lru|lru_data                                                                                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|lru                                                                                                                                                                                ; 19    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[3].sram_tags|data1|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[3].sram_tags|data0|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[3].sram_tags                                                                                                                                                           ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[2].sram_tags|data1|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[2].sram_tags|data0|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[2].sram_tags                                                                                                                                                           ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[1].sram_tags|data1|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[1].sram_tags|data0|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[1].sram_tags                                                                                                                                                           ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[0].sram_tags|data1|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[0].sram_tags|data0|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage|way_tag_gen[0].sram_tags                                                                                                                                                           ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_tag_stage                                                                                                                                                                                    ; 1747  ; 0              ; 512          ; 0              ; 872    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_data_stage|l1d_data|data0|auto_generated                                                                                                                                                     ; 532   ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_data_stage|l1d_data                                                                                                                                                                          ; 531   ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_data_stage|encode_hit_way                                                                                                                                                                    ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_data_stage|idx_to_oh_cache_lane                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_data_stage|idx_to_oh_subcycle                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|dcache_data_stage                                                                                                                                                                                   ; 1348  ; 24             ; 0            ; 24             ; 1537   ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[15].vector_registers|data1|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[15].vector_registers|data0|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[15].vector_registers                                                                                                                                            ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[14].vector_registers|data1|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[14].vector_registers|data0|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[14].vector_registers                                                                                                                                            ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[13].vector_registers|data1|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[13].vector_registers|data0|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[13].vector_registers                                                                                                                                            ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[12].vector_registers|data1|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[12].vector_registers|data0|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[12].vector_registers                                                                                                                                            ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[11].vector_registers|data1|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[11].vector_registers|data0|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[11].vector_registers                                                                                                                                            ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[10].vector_registers|data1|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[10].vector_registers|data0|auto_generated                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[10].vector_registers                                                                                                                                            ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[9].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[9].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[9].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[8].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[8].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[8].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[7].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[7].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[7].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[6].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[6].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[6].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[5].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[5].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[5].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[4].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[4].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[4].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[3].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[3].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[3].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[2].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[2].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[2].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[1].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[1].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[1].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[0].vector_registers|data1|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[0].vector_registers|data0|auto_generated                                                                                                                        ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|vector_lane_gen[0].vector_registers                                                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|scalar_registers|data1|auto_generated                                                                                                                                           ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|scalar_registers|data0|auto_generated                                                                                                                                           ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage|scalar_registers                                                                                                                                                                ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|operand_fetch_stage                                                                                                                                                                                 ; 684   ; 0              ; 0            ; 0              ; 1694   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_oh_to_idx                                                                                                                                                                ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_select_arbiter                                                                                                                                                           ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo|scfifo|auto_generated|dpfifo|three_comparison                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo|scfifo|auto_generated|dpfifo|FIFOram                                                                                                       ; 143   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo|scfifo|auto_generated|dpfifo                                                                                                               ; 140   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo|scfifo|auto_generated                                                                                                                      ; 140   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[3].instruction_fifo                                                                                                                                            ; 140   ; 2              ; 0            ; 2              ; 139    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo|scfifo|auto_generated|dpfifo|three_comparison                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo|scfifo|auto_generated|dpfifo|FIFOram                                                                                                       ; 143   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo|scfifo|auto_generated|dpfifo                                                                                                               ; 140   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo|scfifo|auto_generated                                                                                                                      ; 140   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[2].instruction_fifo                                                                                                                                            ; 140   ; 2              ; 0            ; 2              ; 139    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo|scfifo|auto_generated|dpfifo|three_comparison                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo|scfifo|auto_generated|dpfifo|FIFOram                                                                                                       ; 143   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo|scfifo|auto_generated|dpfifo                                                                                                               ; 140   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo|scfifo|auto_generated                                                                                                                      ; 140   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[1].instruction_fifo                                                                                                                                            ; 140   ; 2              ; 0            ; 2              ; 139    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo|scfifo|auto_generated|dpfifo|wr_ptr                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo|scfifo|auto_generated|dpfifo|usedw_counter                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo|scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo|scfifo|auto_generated|dpfifo|three_comparison                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo|scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo|scfifo|auto_generated|dpfifo|FIFOram                                                                                                       ; 143   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo|scfifo|auto_generated|dpfifo                                                                                                               ; 140   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo|scfifo|auto_generated                                                                                                                      ; 140   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage|thread_logic_gen[0].instruction_fifo                                                                                                                                            ; 140   ; 2              ; 0            ; 2              ; 139    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|thread_select_stage                                                                                                                                                                                 ; 175   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|instruction_decode_stage                                                                                                                                                                            ; 72    ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_data_stage|sram_l1i_data|data0|auto_generated                                                                                                                                                ; 532   ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_data_stage|sram_l1i_data                                                                                                                                                                     ; 531   ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_data_stage|oh_to_idx_hit_way                                                                                                                                                                 ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_data_stage                                                                                                                                                                                   ; 675   ; 6              ; 0            ; 6              ; 108    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|idx_to_oh_miss_thread                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|cache_lru|lru_data|data0|auto_generated                                                                                                                                            ; 19    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|cache_lru|lru_data                                                                                                                                                                 ; 18    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|cache_lru                                                                                                                                                                          ; 19    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|way_tag_gen[3].sram_tags|data0|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|way_tag_gen[3].sram_tags                                                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|way_tag_gen[2].sram_tags|data0|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|way_tag_gen[2].sram_tags                                                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|way_tag_gen[1].sram_tags|data0|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|way_tag_gen[1].sram_tags                                                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|way_tag_gen[0].sram_tags|data0|auto_generated                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|way_tag_gen[0].sram_tags                                                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|oh_to_idx_selected_thread                                                                                                                                                          ; 4     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage|arbiter_thread_select                                                                                                                                                              ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core|ifetch_tag_stage                                                                                                                                                                                    ; 90    ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi|core_gen[0].core                                                                                                                                                                                                     ; 594   ; 0              ; 0            ; 0              ; 693    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nyuzi                                                                                                                                                                                                                      ; 72    ; 2              ; 0            ; 2              ; 207    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; axi_bus_s1                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 177   ; 0              ; 177          ; 0                ; 177               ;
; axi_bus_s0                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 177   ; 0              ; 177          ; 0                ; 177               ;
; axi_bus_m1                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 177   ; 0              ; 177          ; 0                ; 177               ;
; axi_bus_m0                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 177   ; 0              ; 177          ; 0                ; 177               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
