+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                                                                                                                      ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                         ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                               ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                   ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                             ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                   ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux                                                                                                                                                                                                       ; 306   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                 ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                 ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux                                                                                                                                                                                                     ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                   ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                   ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux                                                                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                 ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux                                                                                                                                                                                                     ; 106   ; 9              ; 2            ; 9              ; 304    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                 ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004                                                                                                                                                                                                    ; 101   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                 ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003                                                                                                                                                                                                    ; 101   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                 ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002                                                                                                                                                                                                    ; 101   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001                                                                                                                                                                                                    ; 101   ; 0              ; 4            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router|the_default_decode                                                                                                                                                                                     ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router                                                                                                                                                                                                        ; 101   ; 0              ; 4            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sram_s1_agent_rsp_fifo                                                                                                                                                                                        ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sram_s1_agent|uncompressor                                                                                                                                                                                    ; 37    ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sram_s1_agent                                                                                                                                                                                                 ; 278   ; 39             ; 40           ; 39             ; 299    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|redneuronal_niosii_debug_mem_slave_agent_rsp_fifo                                                                                                                                                             ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|redneuronal_niosii_debug_mem_slave_agent|uncompressor                                                                                                                                                         ; 37    ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|redneuronal_niosii_debug_mem_slave_agent                                                                                                                                                                      ; 278   ; 39             ; 40           ; 39             ; 299    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                         ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|uart_avalon_jtag_slave_agent|uncompressor                                                                                                                                                                     ; 37    ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|uart_avalon_jtag_slave_agent                                                                                                                                                                                  ; 278   ; 39             ; 40           ; 39             ; 299    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|redneuronal_niosii_instruction_master_agent                                                                                                                                                                   ; 168   ; 35             ; 70           ; 35             ; 133    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|redneuronal_niosii_data_master_agent                                                                                                                                                                          ; 168   ; 35             ; 70           ; 35             ; 133    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sram_s1_translator                                                                                                                                                                                            ; 104   ; 7              ; 4            ; 7              ; 90     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|redneuronal_niosii_debug_mem_slave_translator                                                                                                                                                                 ; 104   ; 5              ; 12           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|uart_avalon_jtag_slave_translator                                                                                                                                                                             ; 104   ; 5              ; 23           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|redneuronal_niosii_instruction_master_translator                                                                                                                                                              ; 105   ; 51             ; 0            ; 51             ; 97     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|redneuronal_niosii_data_master_translator                                                                                                                                                                     ; 105   ; 12             ; 0            ; 12             ; 97     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                                                                                               ; 182   ; 0              ; 0            ; 0              ; 206    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_r|rfifo|auto_generated                                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_r                                                                                                                                                                                       ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_w|wfifo|auto_generated                                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart|the_RedNeuronal_NiosII_uart_scfifo_w                                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart                                                                                                                                                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram|the_altsyncram|auto_generated|mux2                                                                                                                                                                                         ; 420   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram|the_altsyncram|auto_generated|decode3                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram|the_altsyncram|auto_generated                                                                                                                                                                                              ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram                                                                                                                                                                                                                            ; 60    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_debug_slave_wrapper|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_debug_slave_wrapper|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_debug_slave_wrapper                                                                                ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_ocimem|RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_ocimem|RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_ocimem                                                                                       ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_avalon_reg                                                                                   ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_im                                                                                       ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_pib                                                                                      ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_fifo|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_fifo|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_fifo|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_fifo                                                                                     ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_dtrace|RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_dtrace                                                                                   ; 106   ; 0              ; 95           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_itrace                                                                                   ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_dbrk                                                                                     ; 91    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_xbrk                                                                                     ; 57    ; 5              ; 54           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_break                                                                                    ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci_debug                                                                                    ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_nios2_oci                                                                                                                                                  ; 162   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_register_bank_b                                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_register_bank_a                                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu|the_RedNeuronal_NiosII_RedNeuronal_NiosII_cpu_test_bench                                                                                                                                                 ; 297   ; 3              ; 263          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii|cpu                                                                                                                                                                                                          ; 149   ; 1              ; 31           ; 1              ; 117    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; redneuronal_niosii                                                                                                                                                                                                              ; 149   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
