## 应用与跨学科联系

既然我们已经熟悉了 NMOS 晶体管的基本原理，我们可能会倾向于认为它仅仅是物理学家奇珍柜里的一个元件。但这远非事实！这个简单的器件，作为一个压控开关，是开启一种全新[数字设计](@article_id:351720)风格的钥匙。这是一个极简主义的美丽世界，在这里，复杂的功能以惊人的元件经济性得以实现。然而，这也是一个充满微妙妥协的世界，在这种世界里，正是这种简洁性引入了一个我们必须理解和尊重的根本缺陷。让我们踏上一段旅程，看看这些晶体管是如何被应用的，从简单的开关到[计算机算术](@article_id:345181)引擎的核心。

### 完美的开关？两种逻辑的故事

在其核心，[传输晶体管](@article_id:334442)旨在成为一个简单的开关：当它导通时，它传递信号；当它关闭时，它阻断信号。让我们考虑使用单个 NMOS 晶体管来完成这项工作。如果我们想传递一个逻辑“0”（地电压），它的表现非常出色。栅极保持高电平，输出节点被顺利地完全拉至 0 伏。我们称之为传递一个“强‘0’”。

但是当我们试图传递一个逻辑“1”，一个像电源轨 $V_{DD}$ 这样的高电压时，会发生什么呢？在这里，我们遇到了 NMOS 晶体管的阿喀琉斯之踵。随着输出电压的升高，它降低了栅极到源极的电压。一旦输出达到某一点，栅极到源极的电压就不再足够高以保持晶体管强导通。当输出电压攀升到比栅极电压低一个阈值电压 $V_{Tn}$ 时，晶体管实际上就自行关闭了。所以，如果我们的栅极电压是 $V_{DD}$，我们能得到的最佳输出不是 $V_{DD}$，而是一个“弱‘1’”，电压为 $V_{DD} - V_{Tn}$ [@problem_id:1921760]。信号被衰减了。

有趣的是，PMOS 晶体管具有完全相反的特性。它能毫无问题地传递强“1”，但在传递“0”时却很困难，会卡在一个比地高 $|V_{Tp}|$ 的电压上[@problem_id:1921760]。这种互补性并非偶然；它是现代 CMOS（[互补金属氧化物半导体](@article_id:357548)）逻辑的全部基础。通过将一个 NMOS 和一个 PMOS 晶体管配对成一个“传输门”，我们创造了一个近乎完美的开关。NMOS 处理“0”，PMOS 处理“1”，确保信号无衰减地通过。如果这样一个配对中的 PMOS [晶体管失效](@article_id:324671)，该门将恢复到单独 NMOS 的缺陷行为，无法将输出完全拉到 $V_{DD}$ [@problem_id:1922274]。那么，如果 NMOS 晶体管有这个固有缺陷，为什么还会有人选择只使用它们呢？答案，正如工程中常有的情况一样，是优雅和效率。

### 效率的艺术：[传输晶体管逻辑](@article_id:350955)

让我们来看一个常见的数字构建模块，[多路复用器](@article_id:351445)（MUX），它从多个输入中选择一个传递到单个输出。一个实现函数 $F = \bar{A}B + AC$ 的 2-1 [多路复用器](@article_id:351445)似乎需要几个与门和一个[或门](@article_id:347862)。在静态 CMOS 逻辑中，这将是一个相当复杂的电路，涉及十几个晶体管[@problem_id:1922268]。

但是使用[传输晶体管逻辑](@article_id:350955)（PTL），我们可以更巧妙。通过使用[香农展开](@article_id:357694)来重新[排列](@article_id:296886)函数，我们可以将其表示为 $F = A \cdot C + \bar{A} \cdot B$。这具有[多路复用器](@article_id:351445)的形式：“如果 $A$ 为真，输出为 $C$；否则，输出为 $B$。” 我们可以用令人惊叹的简洁方式构建它：一个 NMOS 晶体管，当其栅极由 $A$ 控制时传递输入 $C$；第二个 NMOS 晶体管，当其栅极由 $\bar{A}$ 控制时传递输入 $B$。就是这样。一个在静态逻辑中需要大量晶体管的函数，现在仅用两个就实现了[@problem_id:1952038]。这种在硅片面积上的惊人节省是 NMOS PTL 的主要吸引力。我们可以用一个晶体管和一个反相器构建一个由[低电平有效信号](@article_id:354547)控制的简单开关[@problem_id:1969959]。我们可以用一个 2-1 MUX 结构构建一个[异或门](@article_id:342323)，同样也只用最少数量的晶体管[@problem_id:1952013]。

### 多米诺效应：级联与[信号衰减](@article_id:326681)

所以，我们有了一个构建紧凑[逻辑电路](@article_id:350768)的强大工具。但我们绝不能忘记机器中的幽灵：弱“1”。以这种方式构建的[异或门](@article_id:342323)会产生一个强“0”，但弱“1”的电压为 $V_{DD} - V_{tn}$ [@problem_id:1952013]。对于单个门来说，这可能是可以接受的。但是，当我们开始将这些门连接在一起，构建更庞大的东西，比如一个[算术电路](@article_id:338057)时，会发生什么呢？

在这里，情况变得严重得多。想象一下，我们构建一个电路，其中一个[传输晶体管](@article_id:334442) T1 的输出被用来控制第二个[传输晶体管](@article_id:334442) T2 的栅极[@problem_id:1952018]。如果 T1 产生一个弱“1”（电压为 $V_{DD} - V_{tn}$），这个衰减的电压现在就是 T2 的栅极电压。当 T2 接着被要求传递一个逻辑“1”时，它的输出将再次衰减一个[阈值电压](@article_id:337420)。输出将不是 $V_{DD} - V_{tn}$，而是 $(V_{DD} - V_{tn}) - V_{tn} = V_{DD} - 2V_{tn}$。信号质量在每个连续的阶段都会下降，就像复印件的复印件一样。

这种级联衰减是 NMOS PTL 的关键限制因素。考虑一个[全加器](@article_id:357718)，这是计算机中进行加法运算的基本组件，完全由 NMOS [传输晶体管](@article_id:334442)多路复用器构建。该电路接收三位（$A$、$B$、$C_{in}$）并计算它们的和（$S_{out}$）和进位（$C_{out}$）。一个巧妙的设计可能会级联两个[半加器](@article_id:355353)。第一级计算一个中间和，如果它是一个逻辑“1”，其电压将处于 $V_{DD} - V_{tn}$ 的衰减水平。如果这个衰减的信号随后被用作第二级的控制信号，最终的和位 $S_{out}$ 可能会以 $V_{DD} - 2V_{tn}$ 的双重衰减电压出现[@problem_id:1940520]。

这不仅仅是一个罕见的极端情况。对于一个使用 NMOS 传输网络的典型 CPL（互补[传输晶体管逻辑](@article_id:350955)）[全加器](@article_id:357718)实现，这种衰减是常态，而非例外。分析表明，在 8 种可能的输入组合中，有 7 种情况下，至少有一个输出会是逻辑“1”，因此会遭受这种[电压降](@article_id:327355)[@problem_id:1938823]。如果没有专门的恢复电路，一个由这种逻辑组成的深层链最终会产生一个弱到无法与“0”区分的“逻辑‘1’”，整个计算将失败。

### 创新的遗产

NMOS 逻辑的故事是一个经典的工程权衡故事。它为更小、更快、更低功耗的芯片提供了一条道路，并且是 20 世纪 70 年代许多开创性微处理器的主导技术。其使用晶体管作为高效开关进行多路复用和逻辑运算的原理仍然是基础。然而，深层逻辑链中[信号衰减](@article_id:326681)这个无法克服的问题意味着，随着电路变得越来越复杂，纯粹的 NMOS PTL 让位给了更稳健但密度较低的全 [CMOS](@article_id:357548) [范式](@article_id:329204)。今天，PTL 的精神在 CMOS 设计中以全传输门的形式得以延续，其中 NMOS 晶体管在传递“1”时的弱点被其 PMOS 伙伴完美补偿，给了我们两全其美的方案：PTL 的开关效率和静态 CMOS 的[信号完整性](@article_id:323210)。