TimeQuest Timing Analyzer report for uniciclo
Thu Jul 11 16:19:43 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_mem'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_mem'
 15. Slow Model Minimum Pulse Width: 'clk_mem'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Setup: 'clk_mem'
 26. Fast Model Hold: 'clk'
 27. Fast Model Hold: 'clk_mem'
 28. Fast Model Minimum Pulse Width: 'clk_mem'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uniciclo                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_mem    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_mem } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 55.96 MHz ; 55.96 MHz       ; clk_mem    ;      ;
; 56.72 MHz ; 56.72 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -19.596 ; -17995.427    ;
; clk_mem ; -16.870 ; -637.325      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.391 ; 0.000         ;
; clk_mem ; 1.191 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_mem ; -2.000 ; -374.916            ;
; clk     ; -1.380 ; -1025.380           ;
+---------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                         ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -19.596 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.596     ;
; -19.596 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.596     ;
; -19.596 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.596     ;
; -19.596 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.596     ;
; -19.596 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.596     ;
; -19.596 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.596     ;
; -19.596 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.596     ;
; -19.596 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.036     ; 20.596     ;
; -19.575 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.029     ; 20.582     ;
; -19.575 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.029     ; 20.582     ;
; -19.575 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.029     ; 20.582     ;
; -19.575 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.029     ; 20.582     ;
; -19.575 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.029     ; 20.582     ;
; -19.575 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.029     ; 20.582     ;
; -19.575 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.029     ; 20.582     ;
; -19.575 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[5]  ; clk_mem      ; clk         ; 1.000        ; -0.029     ; 20.582     ;
; -19.510 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 20.494     ;
; -19.510 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 20.494     ;
; -19.510 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 20.494     ;
; -19.510 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 20.494     ;
; -19.510 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 20.494     ;
; -19.510 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 20.494     ;
; -19.510 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 20.494     ;
; -19.510 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.052     ; 20.494     ;
; -19.508 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.068     ; 20.476     ;
; -19.508 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.068     ; 20.476     ;
; -19.508 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.068     ; 20.476     ;
; -19.508 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.068     ; 20.476     ;
; -19.508 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.068     ; 20.476     ;
; -19.508 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.068     ; 20.476     ;
; -19.508 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.068     ; 20.476     ;
; -19.508 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.068     ; 20.476     ;
; -19.489 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.480     ;
; -19.489 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.480     ;
; -19.489 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.480     ;
; -19.489 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.480     ;
; -19.489 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.480     ;
; -19.489 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.480     ;
; -19.489 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.480     ;
; -19.489 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[7]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.480     ;
; -19.488 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.479     ;
; -19.488 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.479     ;
; -19.488 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.479     ;
; -19.488 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.479     ;
; -19.488 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.479     ;
; -19.488 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.479     ;
; -19.488 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.479     ;
; -19.488 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 20.479     ;
; -19.487 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.061     ; 20.462     ;
; -19.487 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.061     ; 20.462     ;
; -19.487 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.061     ; 20.462     ;
; -19.487 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.061     ; 20.462     ;
; -19.487 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.061     ; 20.462     ;
; -19.487 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.061     ; 20.462     ;
; -19.487 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.061     ; 20.462     ;
; -19.487 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[6]  ; clk_mem      ; clk         ; 1.000        ; -0.061     ; 20.462     ;
; -19.485 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.470     ;
; -19.485 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.470     ;
; -19.485 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.470     ;
; -19.485 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.470     ;
; -19.485 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.470     ;
; -19.485 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.470     ;
; -19.485 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.470     ;
; -19.485 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 20.470     ;
; -19.467 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 20.465     ;
; -19.467 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 20.465     ;
; -19.467 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 20.465     ;
; -19.467 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 20.465     ;
; -19.467 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 20.465     ;
; -19.467 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 20.465     ;
; -19.467 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 20.465     ;
; -19.467 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[8]  ; clk_mem      ; clk         ; 1.000        ; -0.038     ; 20.465     ;
; -19.464 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 20.456     ;
; -19.464 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 20.456     ;
; -19.464 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 20.456     ;
; -19.464 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 20.456     ;
; -19.464 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 20.456     ;
; -19.464 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 20.456     ;
; -19.464 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 20.456     ;
; -19.464 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[9]  ; clk_mem      ; clk         ; 1.000        ; -0.044     ; 20.456     ;
; -19.298 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.078     ; 20.256     ;
; -19.298 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.078     ; 20.256     ;
; -19.298 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.078     ; 20.256     ;
; -19.298 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.078     ; 20.256     ;
; -19.298 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.078     ; 20.256     ;
; -19.298 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.078     ; 20.256     ;
; -19.298 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.078     ; 20.256     ;
; -19.298 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.078     ; 20.256     ;
; -19.288 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.284     ;
; -19.288 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.284     ;
; -19.288 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.284     ;
; -19.288 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.284     ;
; -19.288 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.284     ;
; -19.288 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.284     ;
; -19.288 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.284     ;
; -19.288 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[19] ; clk_mem      ; clk         ; 1.000        ; -0.040     ; 20.284     ;
; -19.277 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 20.242     ;
; -19.277 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 20.242     ;
; -19.277 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 20.242     ;
; -19.277 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[4]  ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 20.242     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_mem'                                                                                                                                                                                                                                                                                            ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.870 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.826     ;
; -16.870 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.826     ;
; -16.870 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.826     ;
; -16.870 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.826     ;
; -16.870 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.826     ;
; -16.870 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.826     ;
; -16.870 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.826     ;
; -16.870 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.826     ;
; -16.803 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.766     ;
; -16.803 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.766     ;
; -16.803 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.766     ;
; -16.803 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.766     ;
; -16.803 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.766     ;
; -16.803 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.766     ;
; -16.803 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.766     ;
; -16.803 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.766     ;
; -16.740 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.696     ;
; -16.740 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.696     ;
; -16.740 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.696     ;
; -16.740 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.696     ;
; -16.740 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.696     ;
; -16.740 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.696     ;
; -16.740 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.696     ;
; -16.740 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.696     ;
; -16.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.654     ;
; -16.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.654     ;
; -16.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.654     ;
; -16.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.654     ;
; -16.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.654     ;
; -16.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.654     ;
; -16.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.654     ;
; -16.698 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.654     ;
; -16.644 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.607     ;
; -16.644 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.607     ;
; -16.644 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.607     ;
; -16.644 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.607     ;
; -16.644 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.607     ;
; -16.644 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.607     ;
; -16.644 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.607     ;
; -16.644 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.607     ;
; -16.591 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.554     ;
; -16.591 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.554     ;
; -16.591 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.554     ;
; -16.591 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.554     ;
; -16.591 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.554     ;
; -16.591 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.554     ;
; -16.591 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.554     ;
; -16.591 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.554     ;
; -16.514 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.477     ;
; -16.514 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.477     ;
; -16.514 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.477     ;
; -16.514 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.477     ;
; -16.514 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.477     ;
; -16.514 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.477     ;
; -16.514 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.477     ;
; -16.514 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.477     ;
; -16.512 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.482     ;
; -16.512 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.482     ;
; -16.512 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.482     ;
; -16.512 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.482     ;
; -16.512 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.482     ;
; -16.512 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.482     ;
; -16.512 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.482     ;
; -16.512 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.482     ;
; -16.407 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.370     ;
; -16.407 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.370     ;
; -16.407 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.370     ;
; -16.407 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.370     ;
; -16.407 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.370     ;
; -16.407 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.370     ;
; -16.407 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.370     ;
; -16.407 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.370     ;
; -16.395 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.358     ;
; -16.395 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.358     ;
; -16.395 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.358     ;
; -16.395 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.358     ;
; -16.395 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.358     ;
; -16.395 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.358     ;
; -16.395 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.358     ;
; -16.395 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.002     ; 17.358     ;
; -16.365 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.335     ;
; -16.365 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.335     ;
; -16.365 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.335     ;
; -16.365 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.335     ;
; -16.365 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.335     ;
; -16.365 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.335     ;
; -16.365 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.335     ;
; -16.365 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.005      ; 17.335     ;
; -16.320 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.276     ;
; -16.320 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.276     ;
; -16.320 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.276     ;
; -16.320 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.276     ;
; -16.320 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.276     ;
; -16.320 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.276     ;
; -16.320 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.276     ;
; -16.320 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.276     ;
; -16.292 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.248     ;
; -16.292 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.248     ;
; -16.292 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.248     ;
; -16.292 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; -0.009     ; 17.248     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                              ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; pc:PC_P|address_out[0]  ; pc:PC_P|address_out[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 2.613 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.879      ;
; 2.709 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.042     ; 2.933      ;
; 2.750 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.016      ;
; 3.061 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.327      ;
; 3.206 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.472      ;
; 3.350 ; pc:PC_P|address_out[22] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.616      ;
; 3.380 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.012     ; 3.634      ;
; 3.390 ; pc:PC_P|address_out[1]  ; xreg:X_regis|um_Reg[25][1]  ; clk          ; clk         ; 0.000        ; -0.035     ; 3.621      ;
; 3.398 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; 0.007      ; 3.671      ;
; 3.410 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.034      ; 3.710      ;
; 3.494 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; -0.008     ; 3.752      ;
; 3.509 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.775      ;
; 3.529 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; -0.034     ; 3.761      ;
; 3.556 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; -0.026     ; 3.796      ;
; 3.566 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; 0.016      ; 3.848      ;
; 3.567 ; pc:PC_P|address_out[13] ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.833      ;
; 3.580 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; 0.009      ; 3.855      ;
; 3.582 ; pc:PC_P|address_out[28] ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.848      ;
; 3.590 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.013     ; 3.843      ;
; 3.599 ; pc:PC_P|address_out[26] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.865      ;
; 3.607 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; 0.017      ; 3.890      ;
; 3.622 ; pc:PC_P|address_out[27] ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.888      ;
; 3.629 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.895      ;
; 3.639 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; 0.019      ; 3.924      ;
; 3.644 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.041      ; 3.951      ;
; 3.680 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.043     ; 3.903      ;
; 3.682 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; -0.005     ; 3.943      ;
; 3.689 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.019      ; 3.974      ;
; 3.700 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; -0.026     ; 3.940      ;
; 3.709 ; pc:PC_P|address_out[25] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; -0.018     ; 3.957      ;
; 3.715 ; pc:PC_P|address_out[24] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.981      ;
; 3.730 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.019      ; 4.015      ;
; 3.732 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.030      ; 4.028      ;
; 3.745 ; pc:PC_P|address_out[23] ; xreg:X_regis|um_Reg[3][24]  ; clk          ; clk         ; 0.000        ; 0.034      ; 4.045      ;
; 3.746 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 4.048      ;
; 3.751 ; pc:PC_P|address_out[25] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.017      ;
; 3.751 ; pc:PC_P|address_out[21] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; 0.017      ; 4.034      ;
; 3.758 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[16][10] ; clk          ; clk         ; 0.000        ; 0.036      ; 4.060      ;
; 3.760 ; pc:PC_P|address_out[19] ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.026      ;
; 3.764 ; pc:PC_P|address_out[31] ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.030      ;
; 3.770 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.025      ; 4.061      ;
; 3.782 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[16]     ; clk          ; clk         ; 0.000        ; 0.025      ; 4.073      ;
; 3.786 ; pc:PC_P|address_out[24] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; -0.034     ; 4.018      ;
; 3.814 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[21][14] ; clk          ; clk         ; 0.000        ; -0.026     ; 4.054      ;
; 3.816 ; pc:PC_P|address_out[24] ; xreg:X_regis|um_Reg[3][24]  ; clk          ; clk         ; 0.000        ; -0.007     ; 4.075      ;
; 3.818 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[25][14] ; clk          ; clk         ; 0.000        ; -0.026     ; 4.058      ;
; 3.823 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[17]     ; clk          ; clk         ; 0.000        ; 0.035      ; 4.124      ;
; 3.830 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; -0.001     ; 4.095      ;
; 3.836 ; pc:PC_P|address_out[29] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.102      ;
; 3.851 ; pc:PC_P|address_out[13] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.045     ; 4.072      ;
; 3.858 ; pc:PC_P|address_out[28] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.124      ;
; 3.859 ; pc:PC_P|address_out[17] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.047     ; 4.078      ;
; 3.865 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; -0.027     ; 4.104      ;
; 3.873 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[16][10] ; clk          ; clk         ; 0.000        ; 0.019      ; 4.158      ;
; 3.875 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.141      ;
; 3.881 ; pc:PC_P|address_out[1]  ; pc:PC_P|address_out[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.147      ;
; 3.885 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; -0.004     ; 4.147      ;
; 3.888 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[8]      ; clk          ; clk         ; 0.000        ; 0.033      ; 4.187      ;
; 3.912 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; 0.004      ; 4.182      ;
; 3.913 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.027     ; 4.152      ;
; 3.916 ; pc:PC_P|address_out[27] ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; 0.021      ; 4.203      ;
; 3.919 ; pc:PC_P|address_out[19] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; -0.029     ; 4.156      ;
; 3.928 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.017      ; 4.211      ;
; 3.929 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[7]      ; clk          ; clk         ; 0.000        ; 0.026      ; 4.221      ;
; 3.929 ; pc:PC_P|address_out[19] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.038     ; 4.157      ;
; 3.943 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[12]     ; clk          ; clk         ; 0.000        ; 0.019      ; 4.228      ;
; 3.946 ; pc:PC_P|address_out[19] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; -0.021     ; 4.191      ;
; 3.949 ; pc:PC_P|address_out[21] ; xreg:X_regis|um_Reg[15][21] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.215      ;
; 3.976 ; pc:PC_P|address_out[16] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.037     ; 4.205      ;
; 3.979 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.251      ;
; 3.987 ; pc:PC_P|address_out[17] ; pc:PC_P|address_out[17]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.253      ;
; 3.990 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; 0.046      ; 4.302      ;
; 3.999 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; -0.015     ; 4.250      ;
; 4.003 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.009     ; 4.260      ;
; 4.014 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; -0.006     ; 4.274      ;
; 4.029 ; pc:PC_P|address_out[11] ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.295      ;
; 4.029 ; pc:PC_P|address_out[12] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.045     ; 4.250      ;
; 4.033 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[19][16] ; clk          ; clk         ; 0.000        ; 0.007      ; 4.306      ;
; 4.033 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.299      ;
; 4.038 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; 0.025      ; 4.329      ;
; 4.040 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.046      ; 4.352      ;
; 4.045 ; pc:PC_P|address_out[10] ; xreg:X_regis|um_Reg[16][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.311      ;
; 4.056 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; 0.004      ; 4.326      ;
; 4.057 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[9][8]   ; clk          ; clk         ; 0.000        ; -0.005     ; 4.318      ;
; 4.057 ; pc:PC_P|address_out[16] ; pc:PC_P|address_out[16]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.067 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[8]      ; clk          ; clk         ; 0.000        ; 0.023      ; 4.356      ;
; 4.071 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.021      ; 4.358      ;
; 4.076 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.033      ; 4.375      ;
; 4.081 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.046      ; 4.393      ;
; 4.083 ; pc:PC_P|address_out[28] ; pc:PC_P|address_out[30]     ; clk          ; clk         ; 0.000        ; 0.002      ; 4.351      ;
; 4.084 ; pc:PC_P|address_out[12] ; xreg:X_regis|um_Reg[27][12] ; clk          ; clk         ; 0.000        ; 0.001      ; 4.351      ;
; 4.084 ; pc:PC_P|address_out[12] ; xreg:X_regis|um_Reg[13][12] ; clk          ; clk         ; 0.000        ; 0.001      ; 4.351      ;
; 4.090 ; pc:PC_P|address_out[19] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; -0.021     ; 4.335      ;
; 4.090 ; pc:PC_P|address_out[27] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.021      ; 4.377      ;
; 4.106 ; pc:PC_P|address_out[13] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.046     ; 4.326      ;
; 4.108 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[7]      ; clk          ; clk         ; 0.000        ; 0.016      ; 4.390      ;
; 4.111 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.007      ; 4.384      ;
; 4.118 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.026     ; 4.358      ;
; 4.119 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[13][20] ; clk          ; clk         ; 0.000        ; -0.025     ; 4.360      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_mem'                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.191 ; pc:PC_P|address_out[7]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_mem     ; 0.000        ; 0.052      ; 1.477      ;
; 1.201 ; pc:PC_P|address_out[8]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_mem     ; 0.000        ; 0.045      ; 1.480      ;
; 1.469 ; pc:PC_P|address_out[7]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_mem     ; 0.000        ; 0.045      ; 1.748      ;
; 1.471 ; pc:PC_P|address_out[9]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 1.749      ;
; 1.480 ; pc:PC_P|address_out[8]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 1.752      ;
; 1.502 ; pc:PC_P|address_out[3]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_mem     ; 0.000        ; 0.033      ; 1.769      ;
; 1.523 ; pc:PC_P|address_out[5]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_mem     ; 0.000        ; 0.029      ; 1.786      ;
; 1.524 ; pc:PC_P|address_out[3]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_mem     ; 0.000        ; 0.026      ; 1.784      ;
; 1.526 ; pc:PC_P|address_out[2]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_mem     ; 0.000        ; 0.033      ; 1.793      ;
; 1.539 ; pc:PC_P|address_out[2]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_mem     ; 0.000        ; 0.026      ; 1.799      ;
; 1.557 ; pc:PC_P|address_out[5]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 1.827      ;
; 1.651 ; pc:PC_P|address_out[4]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_mem     ; 0.000        ; 0.078      ; 1.963      ;
; 1.678 ; pc:PC_P|address_out[4]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_mem     ; 0.000        ; 0.071      ; 1.983      ;
; 1.730 ; pc:PC_P|address_out[9]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 2.015      ;
; 1.735 ; pc:PC_P|address_out[6]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_mem     ; 0.000        ; 0.068      ; 2.037      ;
; 1.763 ; pc:PC_P|address_out[6]                                                                                         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_mem     ; 0.000        ; 0.061      ; 2.058      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a1~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a2~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a3~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a4~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a5~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a6~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a7~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a8~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a9~porta_memory_reg0          ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a19~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a20~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a21~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a22~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a23~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a24~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a25~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a26~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a27~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a28~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a29~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a30~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a31~porta_memory_reg0         ; clk_mem      ; clk_mem     ; 0.000        ; -0.025     ; 2.854      ;
; 3.328 ; xreg:X_regis|um_Reg[15][31]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.026      ; 3.588      ;
; 3.595 ; xreg:X_regis|um_Reg[4][28]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.074      ; 3.903      ;
; 3.635 ; xreg:X_regis|um_Reg[3][0]                                                                                      ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.064      ; 3.933      ;
; 3.706 ; xreg:X_regis|um_Reg[30][26]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.063      ; 4.003      ;
; 3.750 ; xreg:X_regis|um_Reg[14][22]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.056      ; 4.040      ;
; 3.766 ; xreg:X_regis|um_Reg[27][26]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 4.040      ;
; 3.770 ; xreg:X_regis|um_Reg[14][24]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6         ; clk          ; clk_mem     ; 0.000        ; 0.024      ; 4.028      ;
; 3.797 ; xreg:X_regis|um_Reg[12][27]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.048      ; 4.079      ;
; 3.803 ; xreg:X_regis|um_Reg[4][31]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.025      ; 4.062      ;
; 3.870 ; xreg:X_regis|um_Reg[13][20]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2         ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 4.154      ;
; 3.883 ; xreg:X_regis|um_Reg[14][20]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2         ; clk          ; clk_mem     ; 0.000        ; 0.056      ; 4.173      ;
; 3.918 ; xreg:X_regis|um_Reg[14][6]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.086      ; 4.238      ;
; 3.949 ; xreg:X_regis|um_Reg[13][12]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.028      ; 4.211      ;
; 3.951 ; xreg:X_regis|um_Reg[13][19]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.025      ; 4.210      ;
; 3.970 ; xreg:X_regis|um_Reg[31][31]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.045      ; 4.249      ;
; 3.978 ; xreg:X_regis|um_Reg[25][22]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 4.262      ;
; 3.993 ; xreg:X_regis|um_Reg[4][29]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.067      ; 4.294      ;
; 4.000 ; xreg:X_regis|um_Reg[27][23]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 4.274      ;
; 4.002 ; xreg:X_regis|um_Reg[3][11]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.061      ; 4.297      ;
; 4.003 ; xreg:X_regis|um_Reg[12][7]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 4.286      ;
; 4.013 ; xreg:X_regis|um_Reg[15][6]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.091      ; 4.338      ;
; 4.017 ; xreg:X_regis|um_Reg[23][23]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.040      ; 4.291      ;
; 4.025 ; xreg:X_regis|um_Reg[14][5]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.086      ; 4.345      ;
; 4.030 ; xreg:X_regis|um_Reg[28][12]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.048      ; 4.312      ;
; 4.035 ; xreg:X_regis|um_Reg[17][16]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 4.311      ;
; 4.056 ; xreg:X_regis|um_Reg[21][5]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.068      ; 4.358      ;
; 4.059 ; xreg:X_regis|um_Reg[29][31]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 4.320      ;
; 4.063 ; xreg:X_regis|um_Reg[13][22]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.025      ; 4.322      ;
; 4.064 ; xreg:X_regis|um_Reg[25][19]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.029      ; 4.327      ;
; 4.077 ; xreg:X_regis|um_Reg[14][26]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.024      ; 4.335      ;
; 4.085 ; xreg:X_regis|um_Reg[15][20]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2         ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 4.369      ;
; 4.086 ; xreg:X_regis|um_Reg[14][2]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.086      ; 4.406      ;
; 4.093 ; xreg:X_regis|um_Reg[13][24]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6         ; clk          ; clk_mem     ; 0.000        ; 0.025      ; 4.352      ;
; 4.099 ; xreg:X_regis|um_Reg[31][22]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 4.384      ;
; 4.118 ; xreg:X_regis|um_Reg[26][19]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.053      ; 4.405      ;
; 4.153 ; xreg:X_regis|um_Reg[4][10]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.056      ; 4.443      ;
; 4.156 ; xreg:X_regis|um_Reg[13][23]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.032      ; 4.422      ;
; 4.174 ; xreg:X_regis|um_Reg[9][31]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.034      ; 4.442      ;
; 4.176 ; xreg:X_regis|um_Reg[12][24]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6         ; clk          ; clk_mem     ; 0.000        ; 0.024      ; 4.434      ;
; 4.179 ; xreg:X_regis|um_Reg[7][29]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.073      ; 4.486      ;
; 4.181 ; xreg:X_regis|um_Reg[15][27]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.032      ; 4.447      ;
; 4.185 ; xreg:X_regis|um_Reg[12][4]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4          ; clk          ; clk_mem     ; 0.000        ; 0.059      ; 4.478      ;
; 4.187 ; xreg:X_regis|um_Reg[29][7]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 4.470      ;
; 4.195 ; xreg:X_regis|um_Reg[2][31]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.025      ; 4.454      ;
; 4.197 ; xreg:X_regis|um_Reg[31][20]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2         ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 4.473      ;
; 4.208 ; xreg:X_regis|um_Reg[14][28]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.024      ; 4.466      ;
; 4.216 ; xreg:X_regis|um_Reg[6][29]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.100      ; 4.550      ;
; 4.227 ; xreg:X_regis|um_Reg[7][12]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.031      ; 4.492      ;
; 4.230 ; xreg:X_regis|um_Reg[15][10]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.079      ; 4.543      ;
; 4.234 ; xreg:X_regis|um_Reg[31][29]                                                                                    ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 4.538      ;
; 4.252 ; xreg:X_regis|um_Reg[7][27]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 4.535      ;
; 4.258 ; xreg:X_regis|um_Reg[30][0]                                                                                     ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.082      ; 4.574      ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_mem'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][25] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 22.713 ; 22.713 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 20.951 ; 20.951 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 19.703 ; 19.703 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 21.057 ; 21.057 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 20.494 ; 20.494 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 21.316 ; 21.316 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 21.039 ; 21.039 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 19.664 ; 19.664 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 22.239 ; 22.239 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 21.522 ; 21.522 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 21.521 ; 21.521 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 20.863 ; 20.863 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 22.422 ; 22.422 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 21.416 ; 21.416 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 22.713 ; 22.713 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 20.352 ; 20.352 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 21.645 ; 21.645 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 20.412 ; 20.412 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 22.022 ; 22.022 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 20.111 ; 20.111 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 22.340 ; 22.340 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 20.364 ; 20.364 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 21.475 ; 21.475 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 21.214 ; 21.214 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 21.840 ; 21.840 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 20.599 ; 20.599 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 20.768 ; 20.768 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 19.956 ; 19.956 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 19.744 ; 19.744 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 21.822 ; 21.822 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 21.063 ; 21.063 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 19.882 ; 19.882 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 21.280 ; 21.280 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 10.191 ; 10.191 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 9.175  ; 9.175  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 9.087  ; 9.087  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 9.210  ; 9.210  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 8.632  ; 8.632  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 8.356  ; 8.356  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 10.191 ; 10.191 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 8.741  ; 8.741  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 9.327  ; 9.327  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.967  ; 8.967  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 9.455  ; 9.455  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 9.839  ; 9.839  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 9.044  ; 9.044  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 8.386  ; 8.386  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 8.473  ; 8.473  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 8.122  ; 8.122  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 9.163  ; 9.163  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 8.886  ; 8.886  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 10.065 ; 10.065 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.138  ; 9.138  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 8.695  ; 8.695  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 8.975  ; 8.975  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 8.652  ; 8.652  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 9.094  ; 9.094  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 9.302  ; 9.302  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 9.586  ; 9.586  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 26.313 ; 26.313 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 26.127 ; 26.127 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 23.686 ; 23.686 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 25.600 ; 25.600 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 25.058 ; 25.058 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 25.543 ; 25.543 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 25.682 ; 25.682 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 25.562 ; 25.562 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 25.611 ; 25.611 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 24.668 ; 24.668 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 25.115 ; 25.115 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 25.004 ; 25.004 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 25.639 ; 25.639 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 26.313 ; 26.313 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 25.197 ; 25.197 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 25.299 ; 25.299 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 25.396 ; 25.396 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 25.622 ; 25.622 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 25.855 ; 25.855 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 24.317 ; 24.317 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 25.625 ; 25.625 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 25.213 ; 25.213 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 26.144 ; 26.144 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 25.632 ; 25.632 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 24.343 ; 24.343 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 25.627 ; 25.627 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 25.148 ; 25.148 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 25.418 ; 25.418 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 26.231 ; 26.231 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 25.050 ; 25.050 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 25.446 ; 25.446 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 25.875 ; 25.875 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 25.352 ; 25.352 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 12.133 ; 12.133 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.978 ; 11.978 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.823 ; 11.823 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.251 ; 11.251 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.227 ; 11.227 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.545 ; 11.545 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 11.558 ; 11.558 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.674 ; 11.674 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 11.297 ; 11.297 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.915 ; 11.915 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.267 ; 11.267 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.459 ; 11.459 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 11.537 ; 11.537 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.015 ; 11.015 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 11.056 ; 11.056 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 12.133 ; 12.133 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.257 ; 11.257 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.289 ; 11.289 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.358 ; 11.358 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.390 ; 11.390 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.139 ; 11.139 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 10.481 ; 10.481 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.364 ; 11.364 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.430 ; 11.430 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.201 ; 11.201 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.362 ; 11.362 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 11.656 ; 11.656 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.075 ; 11.075 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 10.595 ; 10.595 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 11.479 ; 11.479 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.234 ; 11.234 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 10.811 ; 10.811 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 10.817 ; 10.817 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 14.253 ; 14.253 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 11.771 ; 11.771 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.525 ; 11.525 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.232 ; 11.232 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 11.764 ; 11.764 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.911 ; 11.911 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 12.595 ; 12.595 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 12.409 ; 12.409 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.425 ; 11.425 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.175 ; 11.175 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 12.049 ; 12.049 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.807 ; 11.807 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 11.979 ; 11.979 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 12.097 ; 12.097 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 12.109 ; 12.109 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 11.769 ; 11.769 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 14.253 ; 14.253 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 12.194 ; 12.194 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 12.271 ; 12.271 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 10.527 ; 10.527 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 11.687 ; 11.687 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 11.723 ; 11.723 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 10.904 ; 10.904 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 11.976 ; 11.976 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.987 ; 12.987 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 11.549 ; 11.549 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.860 ; 11.860 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 11.035 ; 11.035 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 11.726 ; 11.726 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 11.236 ; 11.236 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 12.234 ; 12.234 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.248 ; 12.248 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 11.468 ; 11.468 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 25.680 ; 25.680 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 24.296 ; 24.296 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 22.670 ; 22.670 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 24.196 ; 24.196 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 23.533 ; 23.533 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 24.638 ; 24.638 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 24.163 ; 24.163 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 22.631 ; 22.631 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 25.276 ; 25.276 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 24.701 ; 24.701 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 24.488 ; 24.488 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 23.883 ; 23.883 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 25.275 ; 25.275 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 24.384 ; 24.384 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 25.680 ; 25.680 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 23.713 ; 23.713 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 24.747 ; 24.747 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 23.536 ; 23.536 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 24.989 ; 24.989 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 23.302 ; 23.302 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 25.360 ; 25.360 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 23.659 ; 23.659 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 24.553 ; 24.553 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 24.181 ; 24.181 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 24.860 ; 24.860 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 23.778 ; 23.778 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 23.735 ; 23.735 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 23.220 ; 23.220 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 22.764 ; 22.764 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 24.835 ; 24.835 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 24.317 ; 24.317 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 23.381 ; 23.381 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 24.779 ; 24.779 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 29.280 ; 29.280 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 29.094 ; 29.094 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 26.653 ; 26.653 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 28.567 ; 28.567 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 28.025 ; 28.025 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 28.510 ; 28.510 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 28.649 ; 28.649 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 28.529 ; 28.529 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 28.578 ; 28.578 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 27.635 ; 27.635 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 28.082 ; 28.082 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 27.971 ; 27.971 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 28.606 ; 28.606 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 29.280 ; 29.280 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 28.164 ; 28.164 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 28.266 ; 28.266 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 28.363 ; 28.363 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 28.589 ; 28.589 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 28.822 ; 28.822 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 27.284 ; 27.284 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 28.592 ; 28.592 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 28.180 ; 28.180 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 29.111 ; 29.111 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 28.599 ; 28.599 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 27.310 ; 27.310 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 28.594 ; 28.594 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 28.115 ; 28.115 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 28.385 ; 28.385 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 29.198 ; 29.198 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 28.017 ; 28.017 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 28.413 ; 28.413 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 28.842 ; 28.842 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 28.319 ; 28.319 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 12.169 ; 12.169 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 13.395 ; 13.395 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 12.367 ; 12.367 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 13.317 ; 13.317 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 13.063 ; 13.063 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 12.921 ; 12.921 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 13.589 ; 13.589 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 12.639 ; 12.639 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 13.645 ; 13.645 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 13.654 ; 13.654 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 13.799 ; 13.799 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 13.669 ; 13.669 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 13.376 ; 13.376 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 13.426 ; 13.426 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 14.829 ; 14.829 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 13.728 ; 13.728 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 13.959 ; 13.959 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 13.432 ; 13.432 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 14.073 ; 14.073 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 13.778 ; 13.778 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 14.064 ; 14.064 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 13.615 ; 13.615 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 13.852 ; 13.852 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 14.250 ; 14.250 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 13.858 ; 13.858 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 13.248 ; 13.248 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 13.730 ; 13.730 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 13.748 ; 13.748 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 12.169 ; 12.169 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 13.655 ; 13.655 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 13.182 ; 13.182 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 12.863 ; 12.863 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 13.337 ; 13.337 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 8.122  ; 8.122  ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 9.175  ; 9.175  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 9.087  ; 9.087  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 9.210  ; 9.210  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 8.632  ; 8.632  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 8.356  ; 8.356  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 10.191 ; 10.191 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 8.741  ; 8.741  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 9.327  ; 9.327  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.967  ; 8.967  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 9.455  ; 9.455  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 9.839  ; 9.839  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 9.044  ; 9.044  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 8.386  ; 8.386  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 8.473  ; 8.473  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 8.122  ; 8.122  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 9.163  ; 9.163  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 8.886  ; 8.886  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 10.065 ; 10.065 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.138  ; 9.138  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 8.695  ; 8.695  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 8.975  ; 8.975  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 8.652  ; 8.652  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 9.094  ; 9.094  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 9.302  ; 9.302  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 9.586  ; 9.586  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 10.025 ; 10.025 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 10.025 ; 10.025 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 11.382 ; 11.382 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 13.946 ; 13.946 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 12.734 ; 12.734 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 11.951 ; 11.951 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 12.653 ; 12.653 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 12.395 ; 12.395 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 12.227 ; 12.227 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 11.265 ; 11.265 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 11.702 ; 11.702 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 12.167 ; 12.167 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 12.714 ; 12.714 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 13.689 ; 13.689 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 12.195 ; 12.195 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 12.072 ; 12.072 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 13.107 ; 13.107 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 12.387 ; 12.387 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 12.924 ; 12.924 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 10.541 ; 10.541 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 12.216 ; 12.216 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 12.776 ; 12.776 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 12.057 ; 12.057 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 12.206 ; 12.206 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 10.469 ; 10.469 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 12.435 ; 12.435 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 11.657 ; 11.657 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 12.243 ; 12.243 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 13.181 ; 13.181 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 11.693 ; 11.693 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 12.664 ; 12.664 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 13.168 ; 13.168 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 12.330 ; 12.330 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 10.481 ; 10.481 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.978 ; 11.978 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.823 ; 11.823 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.251 ; 11.251 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.227 ; 11.227 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.545 ; 11.545 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 11.558 ; 11.558 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.674 ; 11.674 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 11.297 ; 11.297 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.915 ; 11.915 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.267 ; 11.267 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.459 ; 11.459 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 11.537 ; 11.537 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.015 ; 11.015 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 11.056 ; 11.056 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 12.133 ; 12.133 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.257 ; 11.257 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.289 ; 11.289 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.358 ; 11.358 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.390 ; 11.390 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.139 ; 11.139 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 10.481 ; 10.481 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.364 ; 11.364 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.430 ; 11.430 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.201 ; 11.201 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.362 ; 11.362 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 11.656 ; 11.656 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.075 ; 11.075 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 10.595 ; 10.595 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 11.479 ; 11.479 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.234 ; 11.234 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 10.811 ; 10.811 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 10.817 ; 10.817 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 10.527 ; 10.527 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 11.771 ; 11.771 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.525 ; 11.525 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.232 ; 11.232 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 11.764 ; 11.764 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.911 ; 11.911 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 12.595 ; 12.595 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 12.409 ; 12.409 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.425 ; 11.425 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.175 ; 11.175 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 12.049 ; 12.049 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.807 ; 11.807 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 11.979 ; 11.979 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 12.097 ; 12.097 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 12.109 ; 12.109 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 11.769 ; 11.769 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 14.253 ; 14.253 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 12.194 ; 12.194 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 12.271 ; 12.271 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 10.527 ; 10.527 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 11.687 ; 11.687 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 11.723 ; 11.723 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 10.904 ; 10.904 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 11.976 ; 11.976 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.987 ; 12.987 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 11.549 ; 11.549 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.860 ; 11.860 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 11.035 ; 11.035 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 11.726 ; 11.726 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 11.236 ; 11.236 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 12.234 ; 12.234 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.248 ; 12.248 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 11.468 ; 11.468 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 14.594 ; 14.594 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 16.413 ; 16.413 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 14.594 ; 14.594 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 14.984 ; 14.984 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 15.118 ; 15.118 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 16.039 ; 16.039 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 16.092 ; 16.092 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 15.017 ; 15.017 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 16.664 ; 16.664 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 15.642 ; 15.642 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 15.959 ; 15.959 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 15.862 ; 15.862 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 15.733 ; 15.733 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 16.175 ; 16.175 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 16.811 ; 16.811 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 15.471 ; 15.471 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 16.371 ; 16.371 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 15.685 ; 15.685 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 16.676 ; 16.676 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 15.795 ; 15.795 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 17.082 ; 17.082 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 16.288 ; 16.288 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 16.182 ; 16.182 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 16.235 ; 16.235 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 16.298 ; 16.298 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 16.346 ; 16.346 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 15.804 ; 15.804 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 15.778 ; 15.778 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 14.737 ; 14.737 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 16.089 ; 16.089 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 15.568 ; 15.568 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 15.238 ; 15.238 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 16.277 ; 16.277 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 14.332 ; 14.332 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 16.724 ; 16.724 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 15.042 ; 15.042 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 16.168 ; 16.168 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 15.631 ; 15.631 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 15.377 ; 15.377 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 15.926 ; 15.926 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 17.223 ; 17.223 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 15.322 ; 15.322 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 15.059 ; 15.059 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 15.219 ; 15.219 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 16.592 ; 16.592 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 16.931 ; 16.931 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 17.900 ; 17.900 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 16.371 ; 16.371 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 15.511 ; 15.511 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 16.842 ; 16.842 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 16.053 ; 16.053 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 17.024 ; 17.024 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 15.366 ; 15.366 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 16.418 ; 16.418 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 15.966 ; 15.966 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 15.975 ; 15.975 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 16.708 ; 16.708 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 14.936 ; 14.936 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 16.489 ; 16.489 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 14.332 ; 14.332 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 16.204 ; 16.204 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 16.937 ; 16.937 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 15.559 ; 15.559 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 16.414 ; 16.414 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 16.997 ; 16.997 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 16.150 ; 16.150 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -8.802 ; -8133.021     ;
; clk_mem ; -7.557 ; -300.835      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.215 ; 0.000         ;
; clk_mem ; 0.526 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_mem ; -2.000 ; -374.916            ;
; clk     ; -1.380 ; -1025.380           ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -8.802 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 9.792      ;
; -8.802 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 9.792      ;
; -8.802 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 9.792      ;
; -8.802 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 9.792      ;
; -8.802 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 9.792      ;
; -8.802 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 9.792      ;
; -8.802 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 9.792      ;
; -8.802 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.042     ; 9.792      ;
; -8.787 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.076     ; 9.743      ;
; -8.787 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.076     ; 9.743      ;
; -8.787 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.076     ; 9.743      ;
; -8.787 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.076     ; 9.743      ;
; -8.787 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.076     ; 9.743      ;
; -8.787 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.076     ; 9.743      ;
; -8.787 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.076     ; 9.743      ;
; -8.787 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.076     ; 9.743      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.056     ; 9.739      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.758      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.056     ; 9.739      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.056     ; 9.739      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.056     ; 9.739      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.056     ; 9.739      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.056     ; 9.739      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.056     ; 9.739      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.056     ; 9.739      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.758      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.758      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.758      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.758      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.758      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.758      ;
; -8.763 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[5]      ; clk_mem      ; clk         ; 1.000        ; -0.037     ; 9.758      ;
; -8.750 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.731      ;
; -8.750 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.731      ;
; -8.750 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.731      ;
; -8.750 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.731      ;
; -8.750 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.731      ;
; -8.750 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.731      ;
; -8.750 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.731      ;
; -8.750 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.731      ;
; -8.748 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.709      ;
; -8.748 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.709      ;
; -8.748 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.709      ;
; -8.748 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.709      ;
; -8.748 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.709      ;
; -8.748 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.709      ;
; -8.748 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.709      ;
; -8.748 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[6]      ; clk_mem      ; clk         ; 1.000        ; -0.071     ; 9.709      ;
; -8.743 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.720      ;
; -8.743 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.720      ;
; -8.743 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.720      ;
; -8.743 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.720      ;
; -8.743 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.720      ;
; -8.743 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.720      ;
; -8.743 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.720      ;
; -8.743 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.055     ; 9.720      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.705      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.705      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.705      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.705      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.705      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.705      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.705      ;
; -8.724 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[7]      ; clk_mem      ; clk         ; 1.000        ; -0.051     ; 9.705      ;
; -8.711 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 9.697      ;
; -8.711 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 9.697      ;
; -8.711 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 9.697      ;
; -8.711 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 9.697      ;
; -8.711 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 9.697      ;
; -8.711 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 9.697      ;
; -8.711 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 9.697      ;
; -8.711 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[8]      ; clk_mem      ; clk         ; 1.000        ; -0.046     ; 9.697      ;
; -8.704 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.686      ;
; -8.704 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.686      ;
; -8.704 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.686      ;
; -8.704 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.686      ;
; -8.704 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.686      ;
; -8.704 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.686      ;
; -8.704 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.686      ;
; -8.704 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; pc:PC_P|address_out[9]      ; clk_mem      ; clk         ; 1.000        ; -0.050     ; 9.686      ;
; -8.679 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[4]      ; clk_mem      ; clk         ; 1.000        ; -0.085     ; 9.626      ;
; -8.679 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[4]      ; clk_mem      ; clk         ; 1.000        ; -0.085     ; 9.626      ;
; -8.679 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[4]      ; clk_mem      ; clk         ; 1.000        ; -0.085     ; 9.626      ;
; -8.679 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[4]      ; clk_mem      ; clk         ; 1.000        ; -0.085     ; 9.626      ;
; -8.679 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[4]      ; clk_mem      ; clk         ; 1.000        ; -0.085     ; 9.626      ;
; -8.679 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[4]      ; clk_mem      ; clk         ; 1.000        ; -0.085     ; 9.626      ;
; -8.679 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[4]      ; clk_mem      ; clk         ; 1.000        ; -0.085     ; 9.626      ;
; -8.679 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[4]      ; clk_mem      ; clk         ; 1.000        ; -0.085     ; 9.626      ;
; -8.657 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; pc:PC_P|address_out[19]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.644      ;
; -8.657 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; pc:PC_P|address_out[19]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.644      ;
; -8.657 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; pc:PC_P|address_out[19]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.644      ;
; -8.657 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; pc:PC_P|address_out[19]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.644      ;
; -8.657 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; pc:PC_P|address_out[19]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.644      ;
; -8.657 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; pc:PC_P|address_out[19]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.644      ;
; -8.657 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; pc:PC_P|address_out[19]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.644      ;
; -8.657 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; pc:PC_P|address_out[19]     ; clk_mem      ; clk         ; 1.000        ; -0.045     ; 9.644      ;
; -8.649 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; xreg:X_regis|um_Reg[12][29] ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 9.642      ;
; -8.649 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; xreg:X_regis|um_Reg[12][29] ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 9.642      ;
; -8.649 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; xreg:X_regis|um_Reg[12][29] ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 9.642      ;
; -8.649 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; xreg:X_regis|um_Reg[12][29] ; clk_mem      ; clk         ; 1.000        ; -0.039     ; 9.642      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_mem'                                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.557 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.545      ;
; -7.557 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.545      ;
; -7.557 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.545      ;
; -7.557 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.545      ;
; -7.557 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.545      ;
; -7.557 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.545      ;
; -7.557 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.545      ;
; -7.557 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.545      ;
; -7.466 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.454      ;
; -7.466 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.454      ;
; -7.466 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.454      ;
; -7.466 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.454      ;
; -7.466 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.454      ;
; -7.466 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.454      ;
; -7.466 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.454      ;
; -7.466 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.454      ;
; -7.454 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.442      ;
; -7.454 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.442      ;
; -7.454 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.442      ;
; -7.454 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.442      ;
; -7.454 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.442      ;
; -7.454 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.442      ;
; -7.454 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.442      ;
; -7.454 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.442      ;
; -7.427 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.420      ;
; -7.427 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.420      ;
; -7.427 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.420      ;
; -7.427 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.420      ;
; -7.427 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.420      ;
; -7.427 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.420      ;
; -7.427 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.420      ;
; -7.427 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.420      ;
; -7.426 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.421      ;
; -7.426 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.421      ;
; -7.426 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.421      ;
; -7.426 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.421      ;
; -7.426 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.421      ;
; -7.426 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.421      ;
; -7.426 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.421      ;
; -7.426 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.421      ;
; -7.417 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.410      ;
; -7.417 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.410      ;
; -7.417 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.410      ;
; -7.417 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.410      ;
; -7.417 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.410      ;
; -7.417 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.410      ;
; -7.417 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.410      ;
; -7.417 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.410      ;
; -7.326 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.319      ;
; -7.326 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.319      ;
; -7.326 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.319      ;
; -7.326 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.319      ;
; -7.326 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.319      ;
; -7.326 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.319      ;
; -7.326 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.319      ;
; -7.326 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk_mem      ; clk_mem     ; 1.000        ; -0.006     ; 8.319      ;
; -7.317 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.312      ;
; -7.317 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.312      ;
; -7.317 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.312      ;
; -7.317 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.312      ;
; -7.317 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.312      ;
; -7.317 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.312      ;
; -7.317 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.312      ;
; -7.317 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.312      ;
; -7.306 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.294      ;
; -7.306 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.294      ;
; -7.306 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.294      ;
; -7.306 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.294      ;
; -7.306 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.294      ;
; -7.306 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.294      ;
; -7.306 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.294      ;
; -7.306 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.294      ;
; -7.296 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.291      ;
; -7.296 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.291      ;
; -7.296 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.291      ;
; -7.296 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.291      ;
; -7.296 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.291      ;
; -7.296 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.291      ;
; -7.296 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.291      ;
; -7.296 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk_mem      ; clk_mem     ; 1.000        ; -0.004     ; 8.291      ;
; -7.290 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.290      ;
; -7.290 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.290      ;
; -7.290 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.290      ;
; -7.290 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.290      ;
; -7.290 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.290      ;
; -7.290 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.290      ;
; -7.290 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.290      ;
; -7.290 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.290      ;
; -7.286 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.286      ;
; -7.286 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.286      ;
; -7.286 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.286      ;
; -7.286 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.286      ;
; -7.286 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.286      ;
; -7.286 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.286      ;
; -7.286 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.286      ;
; -7.286 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ; clk_mem      ; clk_mem     ; 1.000        ; 0.001      ; 8.286      ;
; -7.218 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.206      ;
; -7.218 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.206      ;
; -7.218 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.206      ;
; -7.218 ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk_mem      ; clk_mem     ; 1.000        ; -0.011     ; 8.206      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                              ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; pc:PC_P|address_out[0]  ; pc:PC_P|address_out[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 1.149 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.198 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.350      ;
; 1.262 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.044     ; 1.370      ;
; 1.343 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.416 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.568      ;
; 1.475 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; 0.006      ; 1.633      ;
; 1.488 ; pc:PC_P|address_out[22] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.640      ;
; 1.491 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.035      ; 1.678      ;
; 1.506 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; -0.006     ; 1.652      ;
; 1.529 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.681      ;
; 1.533 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.012     ; 1.673      ;
; 1.544 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; 0.009      ; 1.705      ;
; 1.551 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; -0.035     ; 1.668      ;
; 1.559 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; 0.015      ; 1.726      ;
; 1.560 ; pc:PC_P|address_out[1]  ; xreg:X_regis|um_Reg[25][1]  ; clk          ; clk         ; 0.000        ; -0.033     ; 1.679      ;
; 1.566 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; -0.029     ; 1.689      ;
; 1.578 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; 0.017      ; 1.747      ;
; 1.579 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; 0.015      ; 1.746      ;
; 1.589 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.041      ; 1.782      ;
; 1.594 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; -0.004     ; 1.742      ;
; 1.596 ; pc:PC_P|address_out[26] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.598 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.012     ; 1.738      ;
; 1.599 ; pc:PC_P|address_out[28] ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.607 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.759      ;
; 1.613 ; pc:PC_P|address_out[27] ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.765      ;
; 1.614 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[18]     ; clk          ; clk         ; 0.000        ; 0.032      ; 1.798      ;
; 1.621 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.044     ; 1.729      ;
; 1.631 ; pc:PC_P|address_out[21] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; 0.015      ; 1.798      ;
; 1.635 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[16]     ; clk          ; clk         ; 0.000        ; 0.027      ; 1.814      ;
; 1.638 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; -0.029     ; 1.761      ;
; 1.640 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.038      ; 1.830      ;
; 1.640 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.026      ; 1.818      ;
; 1.647 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.017      ; 1.816      ;
; 1.649 ; pc:PC_P|address_out[25] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; -0.020     ; 1.781      ;
; 1.649 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.017      ; 1.818      ;
; 1.662 ; pc:PC_P|address_out[23] ; xreg:X_regis|um_Reg[3][24]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.851      ;
; 1.673 ; pc:PC_P|address_out[13] ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.825      ;
; 1.674 ; pc:PC_P|address_out[19] ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.826      ;
; 1.680 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.832      ;
; 1.683 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[8]      ; clk          ; clk         ; 0.000        ; 0.034      ; 1.869      ;
; 1.684 ; pc:PC_P|address_out[24] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; -0.035     ; 1.801      ;
; 1.688 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[7]      ; clk          ; clk         ; 0.000        ; 0.029      ; 1.869      ;
; 1.694 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[16][10] ; clk          ; clk         ; 0.000        ; 0.038      ; 1.884      ;
; 1.698 ; pc:PC_P|address_out[24] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.702 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[17]     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.891      ;
; 1.702 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.854      ;
; 1.708 ; pc:PC_P|address_out[25] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.860      ;
; 1.713 ; pc:PC_P|address_out[27] ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; 0.020      ; 1.885      ;
; 1.717 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; -0.003     ; 1.866      ;
; 1.718 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[21][14] ; clk          ; clk         ; 0.000        ; -0.024     ; 1.846      ;
; 1.719 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[12]     ; clk          ; clk         ; 0.000        ; 0.017      ; 1.888      ;
; 1.722 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[25][14] ; clk          ; clk         ; 0.000        ; -0.024     ; 1.850      ;
; 1.725 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.020      ; 1.897      ;
; 1.725 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[26]     ; clk          ; clk         ; 0.000        ; -0.029     ; 1.848      ;
; 1.726 ; pc:PC_P|address_out[21] ; xreg:X_regis|um_Reg[15][21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.878      ;
; 1.726 ; pc:PC_P|address_out[31] ; pc:PC_P|address_out[31]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.878      ;
; 1.732 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.887      ;
; 1.734 ; pc:PC_P|address_out[19] ; pc:PC_P|address_out[23]     ; clk          ; clk         ; 0.000        ; -0.031     ; 1.855      ;
; 1.735 ; pc:PC_P|address_out[29] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.738 ; pc:PC_P|address_out[28] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.740 ; pc:PC_P|address_out[19] ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.040     ; 1.852      ;
; 1.748 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; 0.047      ; 1.947      ;
; 1.749 ; pc:PC_P|address_out[19] ; pc:PC_P|address_out[22]     ; clk          ; clk         ; 0.000        ; -0.025     ; 1.876      ;
; 1.760 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[19]     ; clk          ; clk         ; 0.000        ; 0.028      ; 1.940      ;
; 1.765 ; pc:PC_P|address_out[9]  ; pc:PC_P|address_out[21]     ; clk          ; clk         ; 0.000        ; -0.030     ; 1.887      ;
; 1.769 ; pc:PC_P|address_out[9]  ; xreg:X_regis|um_Reg[16][10] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.938      ;
; 1.771 ; pc:PC_P|address_out[24] ; xreg:X_regis|um_Reg[3][24]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.919      ;
; 1.771 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[8]      ; clk          ; clk         ; 0.000        ; 0.025      ; 1.948      ;
; 1.771 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[28]     ; clk          ; clk         ; 0.000        ; 0.005      ; 1.928      ;
; 1.776 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[7]      ; clk          ; clk         ; 0.000        ; 0.020      ; 1.948      ;
; 1.778 ; pc:PC_P|address_out[27] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.020      ; 1.950      ;
; 1.788 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[19][16] ; clk          ; clk         ; 0.000        ; 0.011      ; 1.951      ;
; 1.794 ; pc:PC_P|address_out[22] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.035      ; 1.981      ;
; 1.795 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; -0.015     ; 1.932      ;
; 1.803 ; pc:PC_P|address_out[28] ; pc:PC_P|address_out[30]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.956      ;
; 1.804 ; pc:PC_P|address_out[17] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.049     ; 1.907      ;
; 1.804 ; pc:PC_P|address_out[14] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.959      ;
; 1.805 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[27]     ; clk          ; clk         ; 0.000        ; -0.006     ; 1.951      ;
; 1.811 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[15][19] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.959      ;
; 1.812 ; pc:PC_P|address_out[13] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.047     ; 1.917      ;
; 1.817 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[13]     ; clk          ; clk         ; 0.000        ; 0.047      ; 2.016      ;
; 1.819 ; pc:PC_P|address_out[4]  ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.047      ; 2.018      ;
; 1.821 ; pc:PC_P|address_out[19] ; xreg:X_regis|um_Reg[15][22] ; clk          ; clk         ; 0.000        ; -0.025     ; 1.948      ;
; 1.828 ; pc:PC_P|address_out[10] ; pc:PC_P|address_out[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.980      ;
; 1.830 ; pc:PC_P|address_out[23] ; xreg:X_regis|um_Reg[13][24] ; clk          ; clk         ; 0.000        ; 0.037      ; 2.019      ;
; 1.832 ; pc:PC_P|address_out[21] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.050      ; 2.034      ;
; 1.833 ; pc:PC_P|address_out[1]  ; pc:PC_P|address_out[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.985      ;
; 1.833 ; pc:PC_P|address_out[11] ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.985      ;
; 1.836 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[13][20] ; clk          ; clk         ; 0.000        ; -0.027     ; 1.961      ;
; 1.836 ; pc:PC_P|address_out[6]  ; pc:PC_P|address_out[11]     ; clk          ; clk         ; 0.000        ; 0.038      ; 2.026      ;
; 1.836 ; pc:PC_P|address_out[23] ; pc:PC_P|address_out[29]     ; clk          ; clk         ; 0.000        ; 0.005      ; 1.993      ;
; 1.837 ; pc:PC_P|address_out[14] ; pc:PC_P|address_out[25]     ; clk          ; clk         ; 0.000        ; 0.023      ; 2.012      ;
; 1.838 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[15][21] ; clk          ; clk         ; 0.000        ; -0.044     ; 1.946      ;
; 1.839 ; pc:PC_P|address_out[18] ; xreg:X_regis|um_Reg[15][20] ; clk          ; clk         ; 0.000        ; -0.027     ; 1.964      ;
; 1.839 ; pc:PC_P|address_out[6]  ; xreg:X_regis|um_Reg[9][8]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.992      ;
; 1.839 ; pc:PC_P|address_out[18] ; pc:PC_P|address_out[24]     ; clk          ; clk         ; 0.000        ; 0.006      ; 1.997      ;
; 1.840 ; pc:PC_P|address_out[12] ; xreg:X_regis|um_Reg[27][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.992      ;
; 1.840 ; pc:PC_P|address_out[12] ; xreg:X_regis|um_Reg[13][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.992      ;
; 1.849 ; pc:PC_P|address_out[16] ; xreg:X_regis|um_Reg[15][18] ; clk          ; clk         ; 0.000        ; -0.039     ; 1.962      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_mem'                                                                                                                                                                                                        ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.526 ; pc:PC_P|address_out[7]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_mem     ; 0.000        ; 0.056      ; 0.720      ;
; 0.535 ; pc:PC_P|address_out[8]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 0.724      ;
; 0.647 ; pc:PC_P|address_out[7]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 0.836      ;
; 0.655 ; pc:PC_P|address_out[8]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 0.839      ;
; 0.661 ; pc:PC_P|address_out[9]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 0.849      ;
; 0.680 ; pc:PC_P|address_out[3]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 0.857      ;
; 0.692 ; pc:PC_P|address_out[5]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_mem     ; 0.000        ; 0.037      ; 0.867      ;
; 0.696 ; pc:PC_P|address_out[2]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_mem     ; 0.000        ; 0.039      ; 0.873      ;
; 0.697 ; pc:PC_P|address_out[3]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_mem     ; 0.000        ; 0.034      ; 0.869      ;
; 0.706 ; pc:PC_P|address_out[2]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_mem     ; 0.000        ; 0.034      ; 0.878      ;
; 0.710 ; pc:PC_P|address_out[5]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_mem     ; 0.000        ; 0.042      ; 0.890      ;
; 0.721 ; pc:PC_P|address_out[4]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_mem     ; 0.000        ; 0.085      ; 0.944      ;
; 0.738 ; pc:PC_P|address_out[4]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_mem     ; 0.000        ; 0.080      ; 0.956      ;
; 0.769 ; pc:PC_P|address_out[6]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_mem     ; 0.000        ; 0.076      ; 0.983      ;
; 0.773 ; pc:PC_P|address_out[9]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_mem     ; 0.000        ; 0.055      ; 0.966      ;
; 0.791 ; pc:PC_P|address_out[6]      ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_6m71:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_mem     ; 0.000        ; 0.071      ; 1.000      ;
; 1.481 ; xreg:X_regis|um_Reg[15][31] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.029      ; 1.648      ;
; 1.549 ; xreg:X_regis|um_Reg[4][28]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.079      ; 1.766      ;
; 1.595 ; xreg:X_regis|um_Reg[3][0]   ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.066      ; 1.799      ;
; 1.642 ; xreg:X_regis|um_Reg[12][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.048      ; 1.828      ;
; 1.668 ; xreg:X_regis|um_Reg[4][31]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.028      ; 1.834      ;
; 1.670 ; xreg:X_regis|um_Reg[30][26] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.063      ; 1.871      ;
; 1.689 ; xreg:X_regis|um_Reg[14][24] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6         ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 1.854      ;
; 1.699 ; xreg:X_regis|um_Reg[13][20] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2         ; clk          ; clk_mem     ; 0.000        ; 0.056      ; 1.893      ;
; 1.707 ; xreg:X_regis|um_Reg[4][29]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.068      ; 1.913      ;
; 1.724 ; xreg:X_regis|um_Reg[14][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.086      ; 1.948      ;
; 1.724 ; xreg:X_regis|um_Reg[13][19] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 1.889      ;
; 1.726 ; xreg:X_regis|um_Reg[14][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.057      ; 1.921      ;
; 1.738 ; xreg:X_regis|um_Reg[27][26] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 1.917      ;
; 1.741 ; xreg:X_regis|um_Reg[13][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.033      ; 1.912      ;
; 1.767 ; xreg:X_regis|um_Reg[15][6]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6          ; clk          ; clk_mem     ; 0.000        ; 0.089      ; 1.994      ;
; 1.769 ; xreg:X_regis|um_Reg[25][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 1.958      ;
; 1.773 ; xreg:X_regis|um_Reg[14][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.086      ; 1.997      ;
; 1.776 ; xreg:X_regis|um_Reg[4][10]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.058      ; 1.972      ;
; 1.780 ; xreg:X_regis|um_Reg[31][31] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.046      ; 1.964      ;
; 1.787 ; xreg:X_regis|um_Reg[6][29]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.103      ; 2.028      ;
; 1.787 ; xreg:X_regis|um_Reg[21][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.068      ; 1.993      ;
; 1.790 ; xreg:X_regis|um_Reg[15][20] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2         ; clk          ; clk_mem     ; 0.000        ; 0.056      ; 1.984      ;
; 1.791 ; xreg:X_regis|um_Reg[3][11]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11         ; clk          ; clk_mem     ; 0.000        ; 0.062      ; 1.991      ;
; 1.791 ; xreg:X_regis|um_Reg[23][23] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 1.970      ;
; 1.792 ; xreg:X_regis|um_Reg[17][16] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16         ; clk          ; clk_mem     ; 0.000        ; 0.044      ; 1.974      ;
; 1.792 ; xreg:X_regis|um_Reg[13][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 1.957      ;
; 1.792 ; xreg:X_regis|um_Reg[28][12] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.049      ; 1.979      ;
; 1.796 ; xreg:X_regis|um_Reg[29][31] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.029      ; 1.963      ;
; 1.799 ; xreg:X_regis|um_Reg[13][24] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6         ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 1.964      ;
; 1.806 ; xreg:X_regis|um_Reg[12][7]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.052      ; 1.996      ;
; 1.810 ; xreg:X_regis|um_Reg[14][20] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2         ; clk          ; clk_mem     ; 0.000        ; 0.057      ; 2.005      ;
; 1.811 ; xreg:X_regis|um_Reg[14][2]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2          ; clk          ; clk_mem     ; 0.000        ; 0.086      ; 2.035      ;
; 1.812 ; xreg:X_regis|um_Reg[25][19] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.030      ; 1.980      ;
; 1.814 ; xreg:X_regis|um_Reg[4][26]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.103      ; 2.055      ;
; 1.815 ; xreg:X_regis|um_Reg[31][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.053      ; 2.006      ;
; 1.822 ; xreg:X_regis|um_Reg[14][26] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 1.987      ;
; 1.830 ; xreg:X_regis|um_Reg[2][31]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.028      ; 1.996      ;
; 1.832 ; xreg:X_regis|um_Reg[12][24] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6         ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 1.997      ;
; 1.837 ; xreg:X_regis|um_Reg[27][23] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 2.016      ;
; 1.844 ; xreg:X_regis|um_Reg[7][29]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.072      ; 2.054      ;
; 1.845 ; xreg:X_regis|um_Reg[2][28]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.079      ; 2.062      ;
; 1.852 ; xreg:X_regis|um_Reg[9][31]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 2.026      ;
; 1.861 ; xreg:X_regis|um_Reg[7][12]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12         ; clk          ; clk_mem     ; 0.000        ; 0.034      ; 2.033      ;
; 1.869 ; xreg:X_regis|um_Reg[31][29] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.070      ; 2.077      ;
; 1.870 ; xreg:X_regis|um_Reg[29][3]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.066      ; 2.074      ;
; 1.872 ; xreg:X_regis|um_Reg[17][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.066      ; 2.076      ;
; 1.877 ; xreg:X_regis|um_Reg[27][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.090      ; 2.105      ;
; 1.880 ; xreg:X_regis|um_Reg[15][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.099      ; 2.117      ;
; 1.882 ; xreg:X_regis|um_Reg[2][26]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.100      ; 2.120      ;
; 1.885 ; xreg:X_regis|um_Reg[15][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.035      ; 2.058      ;
; 1.885 ; xreg:X_regis|um_Reg[15][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.078      ; 2.101      ;
; 1.886 ; xreg:X_regis|um_Reg[2][29]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.103      ; 2.127      ;
; 1.886 ; xreg:X_regis|um_Reg[29][7]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7          ; clk          ; clk_mem     ; 0.000        ; 0.052      ; 2.076      ;
; 1.887 ; xreg:X_regis|um_Reg[7][18]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0         ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 2.052      ;
; 1.888 ; xreg:X_regis|um_Reg[7][27]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.050      ; 2.076      ;
; 1.888 ; xreg:X_regis|um_Reg[14][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.072      ; 2.098      ;
; 1.893 ; xreg:X_regis|um_Reg[26][19] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1         ; clk          ; clk_mem     ; 0.000        ; 0.053      ; 2.084      ;
; 1.894 ; xreg:X_regis|um_Reg[29][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.066      ; 2.098      ;
; 1.896 ; xreg:X_regis|um_Reg[30][0]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0          ; clk          ; clk_mem     ; 0.000        ; 0.080      ; 2.114      ;
; 1.897 ; xreg:X_regis|um_Reg[13][29] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 2.062      ;
; 1.897 ; xreg:X_regis|um_Reg[6][26]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.100      ; 2.135      ;
; 1.899 ; xreg:X_regis|um_Reg[14][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.027      ; 2.064      ;
; 1.910 ; xreg:X_regis|um_Reg[3][25]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg7         ; clk          ; clk_mem     ; 0.000        ; 0.080      ; 2.128      ;
; 1.912 ; xreg:X_regis|um_Reg[7][24]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg6         ; clk          ; clk_mem     ; 0.000        ; 0.038      ; 2.088      ;
; 1.917 ; xreg:X_regis|um_Reg[31][5]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5          ; clk          ; clk_mem     ; 0.000        ; 0.088      ; 2.143      ;
; 1.923 ; xreg:X_regis|um_Reg[9][17]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17         ; clk          ; clk_mem     ; 0.000        ; 0.048      ; 2.109      ;
; 1.924 ; xreg:X_regis|um_Reg[21][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.029      ; 2.091      ;
; 1.928 ; xreg:X_regis|um_Reg[22][26] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg8         ; clk          ; clk_mem     ; 0.000        ; 0.060      ; 2.126      ;
; 1.928 ; xreg:X_regis|um_Reg[4][25]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg7         ; clk          ; clk_mem     ; 0.000        ; 0.055      ; 2.121      ;
; 1.929 ; xreg:X_regis|um_Reg[3][29]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.080      ; 2.147      ;
; 1.931 ; xreg:X_regis|um_Reg[25][21] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg3         ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 2.120      ;
; 1.931 ; xreg:X_regis|um_Reg[14][10] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.079      ; 2.148      ;
; 1.932 ; xreg:X_regis|um_Reg[13][23] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg5         ; clk          ; clk_mem     ; 0.000        ; 0.035      ; 2.105      ;
; 1.934 ; xreg:X_regis|um_Reg[26][29] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11        ; clk          ; clk_mem     ; 0.000        ; 0.057      ; 2.129      ;
; 1.934 ; xreg:X_regis|um_Reg[25][27] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg9         ; clk          ; clk_mem     ; 0.000        ; 0.034      ; 2.106      ;
; 1.935 ; xreg:X_regis|um_Reg[16][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.051      ; 2.124      ;
; 1.936 ; xreg:X_regis|um_Reg[25][28] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10        ; clk          ; clk_mem     ; 0.000        ; 0.030      ; 2.104      ;
; 1.938 ; xreg:X_regis|um_Reg[3][10]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10         ; clk          ; clk_mem     ; 0.000        ; 0.062      ; 2.138      ;
; 1.942 ; xreg:X_regis|um_Reg[30][22] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg4         ; clk          ; clk_mem     ; 0.000        ; 0.057      ; 2.137      ;
; 1.944 ; xreg:X_regis|um_Reg[26][31] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.041      ; 2.123      ;
; 1.947 ; xreg:X_regis|um_Reg[31][20] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg2         ; clk          ; clk_mem     ; 0.000        ; 0.043      ; 2.128      ;
; 1.947 ; xreg:X_regis|um_Reg[13][3]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.086      ; 2.171      ;
; 1.950 ; xreg:X_regis|um_Reg[31][3]  ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3          ; clk          ; clk_mem     ; 0.000        ; 0.101      ; 2.189      ;
; 1.951 ; xreg:X_regis|um_Reg[12][31] ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13        ; clk          ; clk_mem     ; 0.000        ; 0.036      ; 2.125      ;
+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_mem'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_mem ; Rise       ; data_memory:md|altsyncram:altsyncram_component|altsyncram_unc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc:PC_P|address_out[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; xreg:X_regis|um_Reg[10][25] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 10.994 ; 10.994 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 10.296 ; 10.296 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 9.628  ; 9.628  ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 10.177 ; 10.177 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 9.881  ; 9.881  ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 10.364 ; 10.364 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 10.202 ; 10.202 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 9.616  ; 9.616  ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 10.734 ; 10.734 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 10.542 ; 10.542 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 10.478 ; 10.478 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 10.229 ; 10.229 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 10.883 ; 10.883 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 10.419 ; 10.419 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 10.994 ; 10.994 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 9.867  ; 9.867  ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 10.476 ; 10.476 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 10.799 ; 10.799 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 9.884  ; 9.884  ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 10.911 ; 10.911 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 9.950  ; 9.950  ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 10.417 ; 10.417 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 10.506 ; 10.506 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 10.070 ; 10.070 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 10.249 ; 10.249 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 9.620  ; 9.620  ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 10.601 ; 10.601 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 10.390 ; 10.390 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 9.857  ; 9.857  ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 10.504 ; 10.504 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 5.630  ; 5.630  ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 5.139  ; 5.139  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 4.962  ; 4.962  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 4.869  ; 4.869  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 5.053  ; 5.053  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 4.702  ; 4.702  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 4.714  ; 4.714  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 5.630  ; 5.630  ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 4.853  ; 4.853  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 5.205  ; 5.205  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 5.099  ; 5.099  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.955  ; 4.955  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 5.173  ; 5.173  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 5.372  ; 5.372  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 5.450  ; 5.450  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.985  ; 4.985  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 4.995  ; 4.995  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 4.718  ; 4.718  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.860  ; 4.860  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 4.656  ; 4.656  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 4.744  ; 4.744  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 4.806  ; 4.806  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 4.477  ; 4.477  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 5.019  ; 5.019  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 4.896  ; 4.896  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 5.510  ; 5.510  ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.004  ; 5.004  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 4.742  ; 4.742  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 4.798  ; 4.798  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 4.772  ; 4.772  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 4.963  ; 4.963  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 5.034  ; 5.034  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 5.193  ; 5.193  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 12.690 ; 12.690 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 12.629 ; 12.629 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 11.390 ; 11.390 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 12.314 ; 12.314 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 12.067 ; 12.067 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 12.322 ; 12.322 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 12.403 ; 12.403 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 12.363 ; 12.363 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 12.381 ; 12.381 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 11.880 ; 11.880 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 12.146 ; 12.146 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 12.032 ; 12.032 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 12.338 ; 12.338 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 12.690 ; 12.690 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 12.136 ; 12.136 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 12.195 ; 12.195 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 12.219 ; 12.219 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 12.352 ; 12.352 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 12.442 ; 12.442 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 11.780 ; 11.780 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 12.385 ; 12.385 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 12.132 ; 12.132 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 12.639 ; 12.639 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 12.336 ; 12.336 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 11.698 ; 11.698 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 12.339 ; 12.339 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 12.168 ; 12.168 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 12.105 ; 12.105 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 12.676 ; 12.676 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 12.130 ; 12.130 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 12.238 ; 12.238 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 12.531 ; 12.531 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 12.195 ; 12.195 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 7.033  ; 7.033  ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.937  ; 6.937  ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.829  ; 6.829  ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.543  ; 6.543  ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.595  ; 6.595  ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.685  ; 6.685  ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.765  ; 6.765  ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.739  ; 6.739  ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 6.532  ; 6.532  ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.764  ; 6.764  ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.549  ; 6.549  ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.622  ; 6.622  ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.675  ; 6.675  ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.427  ; 6.427  ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.439  ; 6.439  ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 7.033  ; 7.033  ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.517  ; 6.517  ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.609  ; 6.609  ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.595  ; 6.595  ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.675  ; 6.675  ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.533  ; 6.533  ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.206  ; 6.206  ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.591  ; 6.591  ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.707  ; 6.707  ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.495  ; 6.495  ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.624  ; 6.624  ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 6.757  ; 6.757  ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.502  ; 6.502  ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.310  ; 6.310  ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 6.632  ; 6.632  ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.576  ; 6.576  ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 6.414  ; 6.414  ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.384  ; 6.384  ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 7.995  ; 7.995  ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 6.769  ; 6.769  ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.668  ; 6.668  ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.447  ; 6.447  ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 6.762  ; 6.762  ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.867  ; 6.867  ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 7.272  ; 7.272  ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 7.128  ; 7.128  ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.662  ; 6.662  ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.528  ; 6.528  ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 6.910  ; 6.910  ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.787  ; 6.787  ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.857  ; 6.857  ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.941  ; 6.941  ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.952  ; 6.952  ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 6.870  ; 6.870  ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 7.995  ; 7.995  ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 6.989  ; 6.989  ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 7.012  ; 7.012  ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.162  ; 6.162  ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.743  ; 6.743  ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 6.831  ; 6.831  ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 6.428  ; 6.428  ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.748  ; 6.748  ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.294  ; 7.294  ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.606  ; 6.606  ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.888  ; 6.888  ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 6.456  ; 6.456  ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 6.744  ; 6.744  ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 6.517  ; 6.517  ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 7.009  ; 7.009  ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 7.040  ; 7.040  ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.641  ; 6.641  ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 12.930 ; 12.930 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 12.479 ; 12.479 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 11.564 ; 11.564 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 12.279 ; 12.279 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 11.902 ; 11.902 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 12.487 ; 12.487 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 12.192 ; 12.192 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 11.588 ; 11.588 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 12.709 ; 12.709 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 12.568 ; 12.568 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 12.414 ; 12.414 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 12.213 ; 12.213 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 12.858 ; 12.858 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 12.356 ; 12.356 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 12.930 ; 12.930 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 12.041 ; 12.041 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 12.451 ; 12.451 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 11.967 ; 11.967 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 12.735 ; 12.735 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 11.959 ; 11.959 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 12.895 ; 12.895 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 12.028 ; 12.028 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 12.407 ; 12.407 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 12.280 ; 12.280 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 12.490 ; 12.490 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 12.096 ; 12.096 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 12.185 ; 12.185 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 11.936 ; 11.936 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 11.604 ; 11.604 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 12.683 ; 12.683 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 12.576 ; 12.576 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 12.040 ; 12.040 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 12.687 ; 12.687 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 14.626 ; 14.626 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 14.565 ; 14.565 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 13.326 ; 13.326 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 14.250 ; 14.250 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 14.003 ; 14.003 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 14.258 ; 14.258 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 14.339 ; 14.339 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 14.299 ; 14.299 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 14.317 ; 14.317 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 13.816 ; 13.816 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 14.082 ; 14.082 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 13.968 ; 13.968 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 14.274 ; 14.274 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 14.626 ; 14.626 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 14.072 ; 14.072 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 14.131 ; 14.131 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 14.155 ; 14.155 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 14.288 ; 14.288 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 14.378 ; 14.378 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 13.716 ; 13.716 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 14.321 ; 14.321 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 14.068 ; 14.068 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 14.575 ; 14.575 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 14.272 ; 14.272 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 13.634 ; 13.634 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 14.275 ; 14.275 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 14.104 ; 14.104 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 14.041 ; 14.041 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 14.612 ; 14.612 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 14.066 ; 14.066 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 14.174 ; 14.174 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 14.467 ; 14.467 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 14.131 ; 14.131 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; outULA[*]      ; clk        ; 6.239 ; 6.239 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 6.828 ; 6.828 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 6.341 ; 6.341 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 6.725 ; 6.725 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 6.941 ; 6.941 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 6.519 ; 6.519 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 7.047 ; 7.047 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 7.066 ; 7.066 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 7.076 ; 7.076 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 7.477 ; 7.477 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 6.914 ; 6.914 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 7.012 ; 7.012 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 6.807 ; 6.807 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 7.276 ; 7.276 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 7.068 ; 7.068 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 7.326 ; 7.326 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 6.951 ; 6.951 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 7.087 ; 7.087 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 7.235 ; 7.235 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 7.060 ; 7.060 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 6.823 ; 6.823 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 7.107 ; 7.107 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 6.950 ; 6.950 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 6.239 ; 6.239 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 7.039 ; 7.039 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 6.943 ; 6.943 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 6.637 ; 6.637 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 6.836 ; 6.836 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 5.139 ; 5.139 ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 4.962 ; 4.962 ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 5.630 ; 5.630 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 5.205 ; 5.205 ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.955 ; 4.955 ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 5.173 ; 5.173 ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 5.372 ; 5.372 ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 5.450 ; 5.450 ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.985 ; 4.985 ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 4.995 ; 4.995 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 4.718 ; 4.718 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 4.896 ; 4.896 ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 4.798 ; 4.798 ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 4.963 ; 4.963 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 5.487 ; 5.487 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 5.487 ; 5.487 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 6.025 ; 6.025 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 7.132 ; 7.132 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 6.635 ; 6.635 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 6.228 ; 6.228 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 6.532 ; 6.532 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 6.362 ; 6.362 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 5.869 ; 5.869 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 6.161 ; 6.161 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 6.312 ; 6.312 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 6.557 ; 6.557 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 7.046 ; 7.046 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 6.421 ; 6.421 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 6.297 ; 6.297 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 6.418 ; 6.418 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 6.695 ; 6.695 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 5.642 ; 5.642 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 6.344 ; 6.344 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 5.495 ; 5.495 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 6.430 ; 6.430 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 6.131 ; 6.131 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 6.202 ; 6.202 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 6.844 ; 6.844 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 6.190 ; 6.190 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 6.577 ; 6.577 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 6.836 ; 6.836 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 6.426 ; 6.426 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 6.206 ; 6.206 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.937 ; 6.937 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.829 ; 6.829 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.543 ; 6.543 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.595 ; 6.595 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.685 ; 6.685 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.765 ; 6.765 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.739 ; 6.739 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 6.532 ; 6.532 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.764 ; 6.764 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.549 ; 6.549 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.622 ; 6.622 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.675 ; 6.675 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.427 ; 6.427 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.439 ; 6.439 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 7.033 ; 7.033 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.517 ; 6.517 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.609 ; 6.609 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.595 ; 6.595 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.675 ; 6.675 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.533 ; 6.533 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.206 ; 6.206 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.591 ; 6.591 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.707 ; 6.707 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.495 ; 6.495 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.624 ; 6.624 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 6.757 ; 6.757 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.502 ; 6.502 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.310 ; 6.310 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 6.632 ; 6.632 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.576 ; 6.576 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 6.414 ; 6.414 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.384 ; 6.384 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 6.162 ; 6.162 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 6.769 ; 6.769 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.668 ; 6.668 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.447 ; 6.447 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 6.762 ; 6.762 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.867 ; 6.867 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 7.272 ; 7.272 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 7.128 ; 7.128 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.662 ; 6.662 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.528 ; 6.528 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 6.910 ; 6.910 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.787 ; 6.787 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.857 ; 6.857 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.941 ; 6.941 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.952 ; 6.952 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 6.870 ; 6.870 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 7.995 ; 7.995 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 6.989 ; 6.989 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 7.012 ; 7.012 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.162 ; 6.162 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.743 ; 6.743 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 6.831 ; 6.831 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 6.428 ; 6.428 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.748 ; 6.748 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.294 ; 7.294 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.606 ; 6.606 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.888 ; 6.888 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 6.456 ; 6.456 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 6.744 ; 6.744 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 6.517 ; 6.517 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 7.009 ; 7.009 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 7.040 ; 7.040 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.641 ; 6.641 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 7.997 ; 7.997 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 8.803 ; 8.803 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 7.997 ; 7.997 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 8.246 ; 8.246 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 8.264 ; 8.264 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 8.697 ; 8.697 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 8.729 ; 8.729 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 8.194 ; 8.194 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 8.933 ; 8.933 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 8.587 ; 8.587 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 8.633 ; 8.633 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 8.705 ; 8.705 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 8.554 ; 8.554 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 8.767 ; 8.767 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 9.069 ; 9.069 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 8.393 ; 8.393 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 8.798 ; 8.798 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 8.558 ; 8.558 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 9.055 ; 9.055 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 8.638 ; 8.638 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 9.336 ; 9.336 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 8.760 ; 8.760 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 8.774 ; 8.774 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 8.744 ; 8.744 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 8.739 ; 8.739 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 8.826 ; 8.826 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 8.669 ; 8.669 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 8.539 ; 8.539 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 8.024 ; 8.024 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 8.744 ; 8.744 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 8.603 ; 8.603 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 8.400 ; 8.400 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 8.788 ; 8.788 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 8.012 ; 8.012 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 9.141 ; 9.141 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 8.289 ; 8.289 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 8.846 ; 8.846 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 8.600 ; 8.600 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 8.466 ; 8.466 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 8.797 ; 8.797 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 9.251 ; 9.251 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 8.459 ; 8.459 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 8.336 ; 8.336 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 8.426 ; 8.426 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 8.929 ; 8.929 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 9.066 ; 9.066 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 9.586 ; 9.586 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 8.855 ; 8.855 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 8.521 ; 8.521 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 9.192 ; 9.192 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 8.841 ; 8.841 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 9.149 ; 9.149 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 8.474 ; 8.474 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 9.041 ; 9.041 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 8.719 ; 8.719 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 8.781 ; 8.781 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 9.063 ; 9.063 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 8.135 ; 8.135 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 8.873 ; 8.873 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 8.012 ; 8.012 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 8.745 ; 8.745 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 9.154 ; 9.154 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 8.563 ; 8.563 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 8.949 ; 8.949 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 9.311 ; 9.311 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 8.699 ; 8.699 ; Rise       ; clk_mem         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -19.596    ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -19.596    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk_mem         ; -16.870    ; 0.526 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -18632.752 ; 0.0   ; 0.0      ; 0.0     ; -1400.296           ;
;  clk             ; -17995.427 ; 0.000 ; N/A      ; N/A     ; -1025.380           ;
;  clk_mem         ; -637.325   ; 0.000 ; N/A      ; N/A     ; -374.916            ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; outULA[*]      ; clk        ; 22.713 ; 22.713 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 20.951 ; 20.951 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 19.703 ; 19.703 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 21.057 ; 21.057 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 20.494 ; 20.494 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 21.316 ; 21.316 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 21.039 ; 21.039 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 19.664 ; 19.664 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 22.239 ; 22.239 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 21.522 ; 21.522 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 21.521 ; 21.521 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 20.863 ; 20.863 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 22.422 ; 22.422 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 21.416 ; 21.416 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 22.713 ; 22.713 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 20.352 ; 20.352 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 21.645 ; 21.645 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 20.412 ; 20.412 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 22.022 ; 22.022 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 20.111 ; 20.111 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 22.340 ; 22.340 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 20.364 ; 20.364 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 21.475 ; 21.475 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 21.214 ; 21.214 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 21.840 ; 21.840 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 20.599 ; 20.599 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 20.768 ; 20.768 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 19.956 ; 19.956 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 19.744 ; 19.744 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 21.822 ; 21.822 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 21.063 ; 21.063 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 19.882 ; 19.882 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 21.280 ; 21.280 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 10.191 ; 10.191 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 9.175  ; 9.175  ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 9.087  ; 9.087  ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 9.210  ; 9.210  ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 8.632  ; 8.632  ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 8.356  ; 8.356  ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 10.191 ; 10.191 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 8.741  ; 8.741  ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 9.327  ; 9.327  ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 8.967  ; 8.967  ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 9.455  ; 9.455  ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 9.839  ; 9.839  ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 9.044  ; 9.044  ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 9.188  ; 9.188  ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 8.386  ; 8.386  ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 8.817  ; 8.817  ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 8.473  ; 8.473  ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 8.122  ; 8.122  ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 9.163  ; 9.163  ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 8.886  ; 8.886  ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 10.065 ; 10.065 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 9.138  ; 9.138  ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 8.695  ; 8.695  ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 8.975  ; 8.975  ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 8.652  ; 8.652  ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 9.094  ; 9.094  ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 9.302  ; 9.302  ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 9.586  ; 9.586  ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 26.313 ; 26.313 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 26.127 ; 26.127 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 23.686 ; 23.686 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 25.600 ; 25.600 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 25.058 ; 25.058 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 25.543 ; 25.543 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 25.682 ; 25.682 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 25.562 ; 25.562 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 25.611 ; 25.611 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 24.668 ; 24.668 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 25.115 ; 25.115 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 25.004 ; 25.004 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 25.639 ; 25.639 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 26.313 ; 26.313 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 25.197 ; 25.197 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 25.299 ; 25.299 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 25.396 ; 25.396 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 25.622 ; 25.622 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 25.855 ; 25.855 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 24.317 ; 24.317 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 25.625 ; 25.625 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 25.213 ; 25.213 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 26.144 ; 26.144 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 25.632 ; 25.632 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 24.343 ; 24.343 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 25.627 ; 25.627 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 25.148 ; 25.148 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 25.418 ; 25.418 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 26.231 ; 26.231 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 25.050 ; 25.050 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 25.446 ; 25.446 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 25.875 ; 25.875 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 25.352 ; 25.352 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 12.133 ; 12.133 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 11.978 ; 11.978 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 11.823 ; 11.823 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 11.251 ; 11.251 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 11.227 ; 11.227 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 11.545 ; 11.545 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 11.558 ; 11.558 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 11.674 ; 11.674 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 11.297 ; 11.297 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 11.915 ; 11.915 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 11.267 ; 11.267 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 11.459 ; 11.459 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 11.537 ; 11.537 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 11.015 ; 11.015 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 11.056 ; 11.056 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 12.133 ; 12.133 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 11.257 ; 11.257 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 11.289 ; 11.289 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 11.358 ; 11.358 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 11.390 ; 11.390 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 11.139 ; 11.139 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 10.481 ; 10.481 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 11.364 ; 11.364 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 11.430 ; 11.430 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 11.201 ; 11.201 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 11.362 ; 11.362 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 11.656 ; 11.656 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 11.075 ; 11.075 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 10.595 ; 10.595 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 11.479 ; 11.479 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 11.234 ; 11.234 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 10.811 ; 10.811 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 10.817 ; 10.817 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 14.253 ; 14.253 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 11.771 ; 11.771 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 11.525 ; 11.525 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 11.232 ; 11.232 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 11.764 ; 11.764 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 11.911 ; 11.911 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 12.595 ; 12.595 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 12.409 ; 12.409 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 11.425 ; 11.425 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 11.175 ; 11.175 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 12.049 ; 12.049 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 11.807 ; 11.807 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 11.979 ; 11.979 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 12.097 ; 12.097 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 12.109 ; 12.109 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 11.769 ; 11.769 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 14.253 ; 14.253 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 12.194 ; 12.194 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 12.271 ; 12.271 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 10.527 ; 10.527 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 11.687 ; 11.687 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 11.723 ; 11.723 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 10.904 ; 10.904 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 11.976 ; 11.976 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 12.987 ; 12.987 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 11.549 ; 11.549 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 11.860 ; 11.860 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 11.035 ; 11.035 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 11.726 ; 11.726 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 11.236 ; 11.236 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 12.234 ; 12.234 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 12.248 ; 12.248 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 11.468 ; 11.468 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 25.680 ; 25.680 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 24.296 ; 24.296 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 22.670 ; 22.670 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 24.196 ; 24.196 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 23.533 ; 23.533 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 24.638 ; 24.638 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 24.163 ; 24.163 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 22.631 ; 22.631 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 25.276 ; 25.276 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 24.701 ; 24.701 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 24.488 ; 24.488 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 23.883 ; 23.883 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 25.275 ; 25.275 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 24.384 ; 24.384 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 25.680 ; 25.680 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 23.713 ; 23.713 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 24.747 ; 24.747 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 23.536 ; 23.536 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 24.989 ; 24.989 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 23.302 ; 23.302 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 25.360 ; 25.360 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 23.659 ; 23.659 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 24.553 ; 24.553 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 24.181 ; 24.181 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 24.860 ; 24.860 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 23.778 ; 23.778 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 23.735 ; 23.735 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 23.220 ; 23.220 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 22.764 ; 22.764 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 24.835 ; 24.835 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 24.317 ; 24.317 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 23.381 ; 23.381 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 24.779 ; 24.779 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 29.280 ; 29.280 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 29.094 ; 29.094 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 26.653 ; 26.653 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 28.567 ; 28.567 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 28.025 ; 28.025 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 28.510 ; 28.510 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 28.649 ; 28.649 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 28.529 ; 28.529 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 28.578 ; 28.578 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 27.635 ; 27.635 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 28.082 ; 28.082 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 27.971 ; 27.971 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 28.606 ; 28.606 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 29.280 ; 29.280 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 28.164 ; 28.164 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 28.266 ; 28.266 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 28.363 ; 28.363 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 28.589 ; 28.589 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 28.822 ; 28.822 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 27.284 ; 27.284 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 28.592 ; 28.592 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 28.180 ; 28.180 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 29.111 ; 29.111 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 28.599 ; 28.599 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 27.310 ; 27.310 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 28.594 ; 28.594 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 28.115 ; 28.115 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 28.385 ; 28.385 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 29.198 ; 29.198 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 28.017 ; 28.017 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 28.413 ; 28.413 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 28.842 ; 28.842 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 28.319 ; 28.319 ; Rise       ; clk_mem         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; outULA[*]      ; clk        ; 6.239 ; 6.239 ; Rise       ; clk             ;
;  outULA[0]     ; clk        ; 6.828 ; 6.828 ; Rise       ; clk             ;
;  outULA[1]     ; clk        ; 6.341 ; 6.341 ; Rise       ; clk             ;
;  outULA[2]     ; clk        ; 6.846 ; 6.846 ; Rise       ; clk             ;
;  outULA[3]     ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  outULA[4]     ; clk        ; 6.725 ; 6.725 ; Rise       ; clk             ;
;  outULA[5]     ; clk        ; 6.941 ; 6.941 ; Rise       ; clk             ;
;  outULA[6]     ; clk        ; 6.519 ; 6.519 ; Rise       ; clk             ;
;  outULA[7]     ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  outULA[8]     ; clk        ; 7.047 ; 7.047 ; Rise       ; clk             ;
;  outULA[9]     ; clk        ; 7.066 ; 7.066 ; Rise       ; clk             ;
;  outULA[10]    ; clk        ; 7.076 ; 7.076 ; Rise       ; clk             ;
;  outULA[11]    ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  outULA[12]    ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  outULA[13]    ; clk        ; 7.477 ; 7.477 ; Rise       ; clk             ;
;  outULA[14]    ; clk        ; 6.914 ; 6.914 ; Rise       ; clk             ;
;  outULA[15]    ; clk        ; 7.012 ; 7.012 ; Rise       ; clk             ;
;  outULA[16]    ; clk        ; 6.807 ; 6.807 ; Rise       ; clk             ;
;  outULA[17]    ; clk        ; 7.276 ; 7.276 ; Rise       ; clk             ;
;  outULA[18]    ; clk        ; 7.068 ; 7.068 ; Rise       ; clk             ;
;  outULA[19]    ; clk        ; 7.326 ; 7.326 ; Rise       ; clk             ;
;  outULA[20]    ; clk        ; 6.951 ; 6.951 ; Rise       ; clk             ;
;  outULA[21]    ; clk        ; 7.087 ; 7.087 ; Rise       ; clk             ;
;  outULA[22]    ; clk        ; 7.235 ; 7.235 ; Rise       ; clk             ;
;  outULA[23]    ; clk        ; 7.060 ; 7.060 ; Rise       ; clk             ;
;  outULA[24]    ; clk        ; 6.823 ; 6.823 ; Rise       ; clk             ;
;  outULA[25]    ; clk        ; 7.107 ; 7.107 ; Rise       ; clk             ;
;  outULA[26]    ; clk        ; 6.950 ; 6.950 ; Rise       ; clk             ;
;  outULA[27]    ; clk        ; 6.239 ; 6.239 ; Rise       ; clk             ;
;  outULA[28]    ; clk        ; 7.039 ; 7.039 ; Rise       ; clk             ;
;  outULA[29]    ; clk        ; 6.943 ; 6.943 ; Rise       ; clk             ;
;  outULA[30]    ; clk        ; 6.637 ; 6.637 ; Rise       ; clk             ;
;  outULA[31]    ; clk        ; 6.836 ; 6.836 ; Rise       ; clk             ;
; pc_out[*]      ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  pc_out[0]     ; clk        ; 5.139 ; 5.139 ; Rise       ; clk             ;
;  pc_out[1]     ; clk        ; 4.962 ; 4.962 ; Rise       ; clk             ;
;  pc_out[2]     ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  pc_out[3]     ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  pc_out[4]     ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  pc_out[5]     ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  pc_out[6]     ; clk        ; 5.630 ; 5.630 ; Rise       ; clk             ;
;  pc_out[7]     ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  pc_out[8]     ; clk        ; 5.205 ; 5.205 ; Rise       ; clk             ;
;  pc_out[9]     ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
;  pc_out[10]    ; clk        ; 4.955 ; 4.955 ; Rise       ; clk             ;
;  pc_out[11]    ; clk        ; 5.173 ; 5.173 ; Rise       ; clk             ;
;  pc_out[12]    ; clk        ; 5.372 ; 5.372 ; Rise       ; clk             ;
;  pc_out[13]    ; clk        ; 5.450 ; 5.450 ; Rise       ; clk             ;
;  pc_out[14]    ; clk        ; 4.985 ; 4.985 ; Rise       ; clk             ;
;  pc_out[15]    ; clk        ; 4.995 ; 4.995 ; Rise       ; clk             ;
;  pc_out[16]    ; clk        ; 4.718 ; 4.718 ; Rise       ; clk             ;
;  pc_out[17]    ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  pc_out[18]    ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  pc_out[19]    ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  pc_out[20]    ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  pc_out[21]    ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  pc_out[22]    ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  pc_out[23]    ; clk        ; 4.896 ; 4.896 ; Rise       ; clk             ;
;  pc_out[24]    ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  pc_out[25]    ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  pc_out[26]    ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  pc_out[27]    ; clk        ; 4.798 ; 4.798 ; Rise       ; clk             ;
;  pc_out[28]    ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  pc_out[29]    ; clk        ; 4.963 ; 4.963 ; Rise       ; clk             ;
;  pc_out[30]    ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  pc_out[31]    ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
; prox_ins[*]    ; clk        ; 5.487 ; 5.487 ; Rise       ; clk             ;
;  prox_ins[0]   ; clk        ; 5.487 ; 5.487 ; Rise       ; clk             ;
;  prox_ins[1]   ; clk        ; 6.025 ; 6.025 ; Rise       ; clk             ;
;  prox_ins[2]   ; clk        ; 7.132 ; 7.132 ; Rise       ; clk             ;
;  prox_ins[3]   ; clk        ; 6.635 ; 6.635 ; Rise       ; clk             ;
;  prox_ins[4]   ; clk        ; 6.228 ; 6.228 ; Rise       ; clk             ;
;  prox_ins[5]   ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  prox_ins[6]   ; clk        ; 6.532 ; 6.532 ; Rise       ; clk             ;
;  prox_ins[7]   ; clk        ; 6.362 ; 6.362 ; Rise       ; clk             ;
;  prox_ins[8]   ; clk        ; 5.869 ; 5.869 ; Rise       ; clk             ;
;  prox_ins[9]   ; clk        ; 6.161 ; 6.161 ; Rise       ; clk             ;
;  prox_ins[10]  ; clk        ; 6.312 ; 6.312 ; Rise       ; clk             ;
;  prox_ins[11]  ; clk        ; 6.557 ; 6.557 ; Rise       ; clk             ;
;  prox_ins[12]  ; clk        ; 7.046 ; 7.046 ; Rise       ; clk             ;
;  prox_ins[13]  ; clk        ; 6.421 ; 6.421 ; Rise       ; clk             ;
;  prox_ins[14]  ; clk        ; 6.297 ; 6.297 ; Rise       ; clk             ;
;  prox_ins[15]  ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  prox_ins[16]  ; clk        ; 6.418 ; 6.418 ; Rise       ; clk             ;
;  prox_ins[17]  ; clk        ; 6.695 ; 6.695 ; Rise       ; clk             ;
;  prox_ins[18]  ; clk        ; 5.642 ; 5.642 ; Rise       ; clk             ;
;  prox_ins[19]  ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
;  prox_ins[20]  ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  prox_ins[21]  ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  prox_ins[22]  ; clk        ; 6.344 ; 6.344 ; Rise       ; clk             ;
;  prox_ins[23]  ; clk        ; 5.495 ; 5.495 ; Rise       ; clk             ;
;  prox_ins[24]  ; clk        ; 6.430 ; 6.430 ; Rise       ; clk             ;
;  prox_ins[25]  ; clk        ; 6.131 ; 6.131 ; Rise       ; clk             ;
;  prox_ins[26]  ; clk        ; 6.202 ; 6.202 ; Rise       ; clk             ;
;  prox_ins[27]  ; clk        ; 6.844 ; 6.844 ; Rise       ; clk             ;
;  prox_ins[28]  ; clk        ; 6.190 ; 6.190 ; Rise       ; clk             ;
;  prox_ins[29]  ; clk        ; 6.577 ; 6.577 ; Rise       ; clk             ;
;  prox_ins[30]  ; clk        ; 6.836 ; 6.836 ; Rise       ; clk             ;
;  prox_ins[31]  ; clk        ; 6.426 ; 6.426 ; Rise       ; clk             ;
; instrucao[*]   ; clk_mem    ; 6.206 ; 6.206 ; Rise       ; clk_mem         ;
;  instrucao[0]  ; clk_mem    ; 6.937 ; 6.937 ; Rise       ; clk_mem         ;
;  instrucao[1]  ; clk_mem    ; 6.829 ; 6.829 ; Rise       ; clk_mem         ;
;  instrucao[2]  ; clk_mem    ; 6.543 ; 6.543 ; Rise       ; clk_mem         ;
;  instrucao[3]  ; clk_mem    ; 6.595 ; 6.595 ; Rise       ; clk_mem         ;
;  instrucao[4]  ; clk_mem    ; 6.685 ; 6.685 ; Rise       ; clk_mem         ;
;  instrucao[5]  ; clk_mem    ; 6.765 ; 6.765 ; Rise       ; clk_mem         ;
;  instrucao[6]  ; clk_mem    ; 6.739 ; 6.739 ; Rise       ; clk_mem         ;
;  instrucao[7]  ; clk_mem    ; 6.532 ; 6.532 ; Rise       ; clk_mem         ;
;  instrucao[8]  ; clk_mem    ; 6.764 ; 6.764 ; Rise       ; clk_mem         ;
;  instrucao[9]  ; clk_mem    ; 6.549 ; 6.549 ; Rise       ; clk_mem         ;
;  instrucao[10] ; clk_mem    ; 6.622 ; 6.622 ; Rise       ; clk_mem         ;
;  instrucao[11] ; clk_mem    ; 6.675 ; 6.675 ; Rise       ; clk_mem         ;
;  instrucao[12] ; clk_mem    ; 6.427 ; 6.427 ; Rise       ; clk_mem         ;
;  instrucao[13] ; clk_mem    ; 6.439 ; 6.439 ; Rise       ; clk_mem         ;
;  instrucao[14] ; clk_mem    ; 7.033 ; 7.033 ; Rise       ; clk_mem         ;
;  instrucao[15] ; clk_mem    ; 6.517 ; 6.517 ; Rise       ; clk_mem         ;
;  instrucao[16] ; clk_mem    ; 6.609 ; 6.609 ; Rise       ; clk_mem         ;
;  instrucao[17] ; clk_mem    ; 6.595 ; 6.595 ; Rise       ; clk_mem         ;
;  instrucao[18] ; clk_mem    ; 6.675 ; 6.675 ; Rise       ; clk_mem         ;
;  instrucao[19] ; clk_mem    ; 6.533 ; 6.533 ; Rise       ; clk_mem         ;
;  instrucao[20] ; clk_mem    ; 6.206 ; 6.206 ; Rise       ; clk_mem         ;
;  instrucao[21] ; clk_mem    ; 6.591 ; 6.591 ; Rise       ; clk_mem         ;
;  instrucao[22] ; clk_mem    ; 6.707 ; 6.707 ; Rise       ; clk_mem         ;
;  instrucao[23] ; clk_mem    ; 6.495 ; 6.495 ; Rise       ; clk_mem         ;
;  instrucao[24] ; clk_mem    ; 6.624 ; 6.624 ; Rise       ; clk_mem         ;
;  instrucao[25] ; clk_mem    ; 6.757 ; 6.757 ; Rise       ; clk_mem         ;
;  instrucao[26] ; clk_mem    ; 6.502 ; 6.502 ; Rise       ; clk_mem         ;
;  instrucao[27] ; clk_mem    ; 6.310 ; 6.310 ; Rise       ; clk_mem         ;
;  instrucao[28] ; clk_mem    ; 6.632 ; 6.632 ; Rise       ; clk_mem         ;
;  instrucao[29] ; clk_mem    ; 6.576 ; 6.576 ; Rise       ; clk_mem         ;
;  instrucao[30] ; clk_mem    ; 6.414 ; 6.414 ; Rise       ; clk_mem         ;
;  instrucao[31] ; clk_mem    ; 6.384 ; 6.384 ; Rise       ; clk_mem         ;
; memDados[*]    ; clk_mem    ; 6.162 ; 6.162 ; Rise       ; clk_mem         ;
;  memDados[0]   ; clk_mem    ; 6.769 ; 6.769 ; Rise       ; clk_mem         ;
;  memDados[1]   ; clk_mem    ; 6.668 ; 6.668 ; Rise       ; clk_mem         ;
;  memDados[2]   ; clk_mem    ; 6.447 ; 6.447 ; Rise       ; clk_mem         ;
;  memDados[3]   ; clk_mem    ; 6.762 ; 6.762 ; Rise       ; clk_mem         ;
;  memDados[4]   ; clk_mem    ; 6.867 ; 6.867 ; Rise       ; clk_mem         ;
;  memDados[5]   ; clk_mem    ; 7.272 ; 7.272 ; Rise       ; clk_mem         ;
;  memDados[6]   ; clk_mem    ; 7.128 ; 7.128 ; Rise       ; clk_mem         ;
;  memDados[7]   ; clk_mem    ; 6.662 ; 6.662 ; Rise       ; clk_mem         ;
;  memDados[8]   ; clk_mem    ; 6.528 ; 6.528 ; Rise       ; clk_mem         ;
;  memDados[9]   ; clk_mem    ; 6.910 ; 6.910 ; Rise       ; clk_mem         ;
;  memDados[10]  ; clk_mem    ; 6.787 ; 6.787 ; Rise       ; clk_mem         ;
;  memDados[11]  ; clk_mem    ; 6.857 ; 6.857 ; Rise       ; clk_mem         ;
;  memDados[12]  ; clk_mem    ; 6.941 ; 6.941 ; Rise       ; clk_mem         ;
;  memDados[13]  ; clk_mem    ; 6.952 ; 6.952 ; Rise       ; clk_mem         ;
;  memDados[14]  ; clk_mem    ; 6.870 ; 6.870 ; Rise       ; clk_mem         ;
;  memDados[15]  ; clk_mem    ; 7.995 ; 7.995 ; Rise       ; clk_mem         ;
;  memDados[16]  ; clk_mem    ; 6.989 ; 6.989 ; Rise       ; clk_mem         ;
;  memDados[17]  ; clk_mem    ; 7.012 ; 7.012 ; Rise       ; clk_mem         ;
;  memDados[18]  ; clk_mem    ; 6.162 ; 6.162 ; Rise       ; clk_mem         ;
;  memDados[19]  ; clk_mem    ; 6.743 ; 6.743 ; Rise       ; clk_mem         ;
;  memDados[20]  ; clk_mem    ; 6.831 ; 6.831 ; Rise       ; clk_mem         ;
;  memDados[21]  ; clk_mem    ; 6.428 ; 6.428 ; Rise       ; clk_mem         ;
;  memDados[22]  ; clk_mem    ; 6.748 ; 6.748 ; Rise       ; clk_mem         ;
;  memDados[23]  ; clk_mem    ; 7.294 ; 7.294 ; Rise       ; clk_mem         ;
;  memDados[24]  ; clk_mem    ; 6.606 ; 6.606 ; Rise       ; clk_mem         ;
;  memDados[25]  ; clk_mem    ; 6.888 ; 6.888 ; Rise       ; clk_mem         ;
;  memDados[26]  ; clk_mem    ; 6.456 ; 6.456 ; Rise       ; clk_mem         ;
;  memDados[27]  ; clk_mem    ; 6.744 ; 6.744 ; Rise       ; clk_mem         ;
;  memDados[28]  ; clk_mem    ; 6.517 ; 6.517 ; Rise       ; clk_mem         ;
;  memDados[29]  ; clk_mem    ; 7.009 ; 7.009 ; Rise       ; clk_mem         ;
;  memDados[30]  ; clk_mem    ; 7.040 ; 7.040 ; Rise       ; clk_mem         ;
;  memDados[31]  ; clk_mem    ; 6.641 ; 6.641 ; Rise       ; clk_mem         ;
; outULA[*]      ; clk_mem    ; 7.997 ; 7.997 ; Rise       ; clk_mem         ;
;  outULA[0]     ; clk_mem    ; 8.803 ; 8.803 ; Rise       ; clk_mem         ;
;  outULA[1]     ; clk_mem    ; 7.997 ; 7.997 ; Rise       ; clk_mem         ;
;  outULA[2]     ; clk_mem    ; 8.246 ; 8.246 ; Rise       ; clk_mem         ;
;  outULA[3]     ; clk_mem    ; 8.264 ; 8.264 ; Rise       ; clk_mem         ;
;  outULA[4]     ; clk_mem    ; 8.697 ; 8.697 ; Rise       ; clk_mem         ;
;  outULA[5]     ; clk_mem    ; 8.729 ; 8.729 ; Rise       ; clk_mem         ;
;  outULA[6]     ; clk_mem    ; 8.194 ; 8.194 ; Rise       ; clk_mem         ;
;  outULA[7]     ; clk_mem    ; 8.933 ; 8.933 ; Rise       ; clk_mem         ;
;  outULA[8]     ; clk_mem    ; 8.587 ; 8.587 ; Rise       ; clk_mem         ;
;  outULA[9]     ; clk_mem    ; 8.633 ; 8.633 ; Rise       ; clk_mem         ;
;  outULA[10]    ; clk_mem    ; 8.705 ; 8.705 ; Rise       ; clk_mem         ;
;  outULA[11]    ; clk_mem    ; 8.554 ; 8.554 ; Rise       ; clk_mem         ;
;  outULA[12]    ; clk_mem    ; 8.767 ; 8.767 ; Rise       ; clk_mem         ;
;  outULA[13]    ; clk_mem    ; 9.069 ; 9.069 ; Rise       ; clk_mem         ;
;  outULA[14]    ; clk_mem    ; 8.393 ; 8.393 ; Rise       ; clk_mem         ;
;  outULA[15]    ; clk_mem    ; 8.798 ; 8.798 ; Rise       ; clk_mem         ;
;  outULA[16]    ; clk_mem    ; 8.558 ; 8.558 ; Rise       ; clk_mem         ;
;  outULA[17]    ; clk_mem    ; 9.055 ; 9.055 ; Rise       ; clk_mem         ;
;  outULA[18]    ; clk_mem    ; 8.638 ; 8.638 ; Rise       ; clk_mem         ;
;  outULA[19]    ; clk_mem    ; 9.336 ; 9.336 ; Rise       ; clk_mem         ;
;  outULA[20]    ; clk_mem    ; 8.760 ; 8.760 ; Rise       ; clk_mem         ;
;  outULA[21]    ; clk_mem    ; 8.774 ; 8.774 ; Rise       ; clk_mem         ;
;  outULA[22]    ; clk_mem    ; 8.744 ; 8.744 ; Rise       ; clk_mem         ;
;  outULA[23]    ; clk_mem    ; 8.739 ; 8.739 ; Rise       ; clk_mem         ;
;  outULA[24]    ; clk_mem    ; 8.826 ; 8.826 ; Rise       ; clk_mem         ;
;  outULA[25]    ; clk_mem    ; 8.669 ; 8.669 ; Rise       ; clk_mem         ;
;  outULA[26]    ; clk_mem    ; 8.539 ; 8.539 ; Rise       ; clk_mem         ;
;  outULA[27]    ; clk_mem    ; 8.024 ; 8.024 ; Rise       ; clk_mem         ;
;  outULA[28]    ; clk_mem    ; 8.744 ; 8.744 ; Rise       ; clk_mem         ;
;  outULA[29]    ; clk_mem    ; 8.603 ; 8.603 ; Rise       ; clk_mem         ;
;  outULA[30]    ; clk_mem    ; 8.400 ; 8.400 ; Rise       ; clk_mem         ;
;  outULA[31]    ; clk_mem    ; 8.788 ; 8.788 ; Rise       ; clk_mem         ;
; prox_ins[*]    ; clk_mem    ; 8.012 ; 8.012 ; Rise       ; clk_mem         ;
;  prox_ins[0]   ; clk_mem    ; 9.141 ; 9.141 ; Rise       ; clk_mem         ;
;  prox_ins[1]   ; clk_mem    ; 8.289 ; 8.289 ; Rise       ; clk_mem         ;
;  prox_ins[2]   ; clk_mem    ; 8.846 ; 8.846 ; Rise       ; clk_mem         ;
;  prox_ins[3]   ; clk_mem    ; 8.600 ; 8.600 ; Rise       ; clk_mem         ;
;  prox_ins[4]   ; clk_mem    ; 8.466 ; 8.466 ; Rise       ; clk_mem         ;
;  prox_ins[5]   ; clk_mem    ; 8.797 ; 8.797 ; Rise       ; clk_mem         ;
;  prox_ins[6]   ; clk_mem    ; 9.251 ; 9.251 ; Rise       ; clk_mem         ;
;  prox_ins[7]   ; clk_mem    ; 8.459 ; 8.459 ; Rise       ; clk_mem         ;
;  prox_ins[8]   ; clk_mem    ; 8.336 ; 8.336 ; Rise       ; clk_mem         ;
;  prox_ins[9]   ; clk_mem    ; 8.426 ; 8.426 ; Rise       ; clk_mem         ;
;  prox_ins[10]  ; clk_mem    ; 8.929 ; 8.929 ; Rise       ; clk_mem         ;
;  prox_ins[11]  ; clk_mem    ; 9.066 ; 9.066 ; Rise       ; clk_mem         ;
;  prox_ins[12]  ; clk_mem    ; 9.586 ; 9.586 ; Rise       ; clk_mem         ;
;  prox_ins[13]  ; clk_mem    ; 8.855 ; 8.855 ; Rise       ; clk_mem         ;
;  prox_ins[14]  ; clk_mem    ; 8.521 ; 8.521 ; Rise       ; clk_mem         ;
;  prox_ins[15]  ; clk_mem    ; 9.192 ; 9.192 ; Rise       ; clk_mem         ;
;  prox_ins[16]  ; clk_mem    ; 8.841 ; 8.841 ; Rise       ; clk_mem         ;
;  prox_ins[17]  ; clk_mem    ; 9.149 ; 9.149 ; Rise       ; clk_mem         ;
;  prox_ins[18]  ; clk_mem    ; 8.474 ; 8.474 ; Rise       ; clk_mem         ;
;  prox_ins[19]  ; clk_mem    ; 9.041 ; 9.041 ; Rise       ; clk_mem         ;
;  prox_ins[20]  ; clk_mem    ; 8.719 ; 8.719 ; Rise       ; clk_mem         ;
;  prox_ins[21]  ; clk_mem    ; 8.781 ; 8.781 ; Rise       ; clk_mem         ;
;  prox_ins[22]  ; clk_mem    ; 9.063 ; 9.063 ; Rise       ; clk_mem         ;
;  prox_ins[23]  ; clk_mem    ; 8.135 ; 8.135 ; Rise       ; clk_mem         ;
;  prox_ins[24]  ; clk_mem    ; 8.873 ; 8.873 ; Rise       ; clk_mem         ;
;  prox_ins[25]  ; clk_mem    ; 8.012 ; 8.012 ; Rise       ; clk_mem         ;
;  prox_ins[26]  ; clk_mem    ; 8.745 ; 8.745 ; Rise       ; clk_mem         ;
;  prox_ins[27]  ; clk_mem    ; 9.154 ; 9.154 ; Rise       ; clk_mem         ;
;  prox_ins[28]  ; clk_mem    ; 8.563 ; 8.563 ; Rise       ; clk_mem         ;
;  prox_ins[29]  ; clk_mem    ; 8.949 ; 8.949 ; Rise       ; clk_mem         ;
;  prox_ins[30]  ; clk_mem    ; 9.311 ; 9.311 ; Rise       ; clk_mem         ;
;  prox_ins[31]  ; clk_mem    ; 8.699 ; 8.699 ; Rise       ; clk_mem         ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 21940160  ; 0        ; 0        ; 0        ;
; clk_mem    ; clk      ; 227749136 ; 0        ; 0        ; 0        ;
; clk        ; clk_mem  ; 200152    ; 0        ; 0        ; 0        ;
; clk_mem    ; clk_mem  ; 1949072   ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 21940160  ; 0        ; 0        ; 0        ;
; clk_mem    ; clk      ; 227749136 ; 0        ; 0        ; 0        ;
; clk        ; clk_mem  ; 200152    ; 0        ; 0        ; 0        ;
; clk_mem    ; clk_mem  ; 1949072   ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 1     ; 1     ;
; Unconstrained Input Port Paths  ; 1024  ; 1024  ;
; Unconstrained Output Ports      ; 160   ; 160   ;
; Unconstrained Output Port Paths ; 65616 ; 65616 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 11 16:19:39 2019
Info: Command: quartus_sta uniciclo -c uniciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uniciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_mem clk_mem
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.596    -17995.427 clk 
    Info (332119):   -16.870      -637.325 clk_mem 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
    Info (332119):     1.191         0.000 clk_mem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -374.916 clk_mem 
    Info (332119):    -1.380     -1025.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.802
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.802     -8133.021 clk 
    Info (332119):    -7.557      -300.835 clk_mem 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.526         0.000 clk_mem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -374.916 clk_mem 
    Info (332119):    -1.380     -1025.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4634 megabytes
    Info: Processing ended: Thu Jul 11 16:19:43 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


