<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>计算机组成原理-Verilog课程设计制作8位CPU简析 - 编程随想</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="计算机组成原理-Verilog课程设计制作8位CPU简析" />
<meta property="og:description" content="前言
课设时间已经过去一周了，有人还是不甚了解自己在写什么（QwQ），我说一些我对需要我们做的部分的见解吧。整个文章分为模块篇、信号篇、top连线篇和查错篇。（很多人不会以为我只会传C&#43;&#43;的实验吧）
一、模块篇
Verilog语言和常规语言有很大的不同，常规语言我们做的是一个顺序执行的过程，从头往后写就完事了，Verilog，与其说是语言，不如说是“电路连线模拟器”。
连线之前我们应该干什么？应该了解每个模块的作用，先写模块。很多人上来就跟风写信号，最后发现信号改了又改加了又加，那肯定更容易出问题。
根据这个数据通路，我们可以整理一下，M是ram、rom（写在ram中了）存储器，老师已经写好给我们了，而剩下的就是AR、PC、DR、IR、TR、R、AC、ALU、Z，什么顺序无所谓，我们一个个分析过来。他们有什么用，我们需要知道吗？啊不需要，我们现在在写模块，有什么用，以后再说。（以下过程暂不赘述clk和rst信号）
AR需要输入选择信号arload、自增信号arinc、输入数据（其实是指令，不过无所谓，后面再说）来自哪？来自dbus（16位总线）。输出什么？addr（这些是老师已经写了的，有什么用？现在不用知道）
PC信号输入选择信号pcload、自增信号pcinc、输入数据来自哪？还是dbus，那会不会和AR抢起来了？关我x事，不管。然后输出给pcdbus。那眼尖的人就看到了，啊这个pcbus是什么，pcbus不在PC里，和我们有关系吗？没有关系。
那可能聪明的人可能就发现了（可能是悟到的也可能是看老师给的代码看懂了），xxload代表选择信号，当xxload=1的时候，那个寄存器可以把输入的值存进去，不然就不理输入数据。xxinc就是能让他被选择的时候自增一位，然后输出信号；输出会给xxdbus，不会直接给dbus，如果遇到xxbus挡住了（为0）就卡在那里不动，等xxbus同意输出了再进入dbus。
这里注意了，我们的信号不是电流，是数据，数据就像爱情（bushi），他不会凭空消失，他只会转移（准确地说是只会复制，比如xxdbus的数据给dbus之后原先的数据一直都在）。不是说我PC输出了一下，后面没有继续输入了，我的pcdbus就没有数据了。
那么看不懂没关系，后面讲到信号也都懂了。言归正传讲寄存器。
DR寄存器：输入信号：选择信号drload、输入数据dbus[7:0]，输出信号drdbus。
IR寄存器：输入信号：选择信号irload、输入数据drdbus，输出信号是谁？老师没给，我们就暂时定义为irdbus，有用吗？下回再说！
TR寄存器：输入信号：选择信号trload、输入数据drdbus，输出信号trdbus。
R寄存器：输入信号：选择信号rload、输入数据dbus[7:0]，输出信号rdbus。
AC寄存器：输入信号：选择信号acload、输入数据来自ALU的。。。贵客，既然他是alu的输出，我们就叫他aludbus吧。输出信号acdbus。
Z寄存器：输入信号：选择信号zload、输入数据aludbus，输出信号老师没给，但是根据我们的命名规则我们应该叫他什么？没错，zdbus。
ALU：输入信号：选择（选择运算）信号alus、输入数据acdbus、dbus[7:0],输出aludbus。有人说：啊，图上有两根输出啊。但是你仔细想想，这两根输出不是一样的值嘛？而至于怎么通过alus（运算符）和两个输入的数据得到输出的数据（像极了给你一个符号和两个数字算结果），可以“复习”一下实验四，这里不做赘述。
那么全部的小模块都完成了，这个数据通路图就出来了，实验已经完成了四分之一（哦耶~）。但是为什么我都把上面的数据通路弄出来了，还不能得到正确的结果呢？图上的控制信号（各种load、bus、alus）什么时候是什么应该怎么判断呢？很明显，我们需要一个新的模块（你可以理解为一个比较大的，盖在这个数据通路上的名叫control的模块，所有控制信号都从他出来），所有的选择信号都由他输出，那么他通过什么样的输入来判断这些输出呢？马上进入下一章。
二、信号篇
在讲巨大的control模块之前，我们先来说一个不在这个模块中的信号，也是困扰了一些人一章的信号（dbus）。
dbus有6条来源：membus守卫的数据、pcbus守卫的数据、drlbus、drhbus守卫的数据、trbus守卫的数据、rbus守卫的数据和acbus守卫的数据。当其中任何一个bus为1时，bus所控制的信号就会覆盖掉dbus中的值（如果dbus是16位，我想覆盖低8位，那么高8位还是原来的值）。所以老师已经在cpu.v最下面给了我们6行描述dbus的内容的语句，如果控制信号全部正确，我们应让同一时刻所有xxbus只有0-2（2是同时覆盖低高8位）个为1。
那么初步了解后，我们对于control所面对的任务也有了些许了解。我们先做一个小小的练习热热身。请问：如何将PC寄存器的低八位的内容传递给IR，即实现IR&lt;-PC[7:0]?（大家不用考虑每个寄存器具体用途）
从PC到IR需要经过寄存器DR，那么DR寄存器和IR寄存器的内容肯定都要被选中，即drload和irload都为1。PC的数据需要出来，那么pcbus=1，放他进入总线，然后dr就能接收并传递给IR。总结：PC到IR需要令pcbus=1,drload=1,irload=1。
了解之后我们就可以尝试去理解每个寄存器的功能（通过老师已经给我们的部分代码）。注意：以下正式开始control的编写。
首先，我们的行为分为两部分：取值阶段、执行阶段。即：把指令取过来，执行指令。取指阶段大家都是一样的（有人会问三字指令呢？也是一样的，虽然要取三次，但是只有第一次取的八位是用于区分我们要执行什么命令的，后面两次取的八位仅仅是数据而不是命令）。
我们可以直接白嫖老师的分析并且稍作理解！
我就直白一点说吧，通过PC-&gt;AR,PC&#43;1-&gt;PC,PC-&gt;AR，我们可以看出，PC是一个计数器，用来确定我们现在应该读取第几个指令，而AR的作用则是沟通M存储器，这个地方，看看就好。然后M的数据经过DR最后传递到了IR。IR叫什么？指令存储器！破案了！control的输入数据是什么？是IR的数据，代表什么？代表指令。
control的实例化就可以完成了，输入irdbus，输出一大堆。
那么每个指令应该做什么呢？比如从ir获得的指令是00000011，查表我们就知道了要执行AC-&gt;R，我们也知道了要打开acbus，并且让rload=1。
那么我们怎么让我们的CPU在正确的时间做正确的事情呢？这就要引入节拍的概念了。我们定义了三组wire信号，用于分别控制正确的时间、正确的事情、正确的时间&#43;正确的事情。
正确的时间：t0,t1,t2...t7。
正确的事情：inop、iread、iinac...所有指令加个i即可，表示的意思就是正确的事情！这个信号根据输入的irdbus信号定，老师已经给出模板。
正确的时间&#43;正确的事情：fetch1、fetch2、add1、ldac1、ldac2、ldac3......。
那么打个比方，我们已经知道fetch1阶段pcbus和arload都要等于1了，就可以让pcbus和arload=fetch1，那有人问了，如果其他阶段也要这个信号等于1呢？比如fetch3，那么就让pcbus=fetch1||fetch3。即fetch1和fetch3，都是我pcbus打开的正确时间，打开这个事情也是正确的！
注意：暂时没有使用到的信号要定义其等于0，后面再做更改，这很重要。比如drhbus和drlbus没有定义为0也没有初始化，那么他们的状态就是不确定的，那么取指令的时候dbus中的内容就很可能引用到drdbus，而此时drdbus还没有赋值，即访问空的区域！（数据结构：空指针恐吓）最后输出的结果就是一堆蓝线加一堆红线。
那么我们剩下的事情就是化身勤劳码农，把所有的ixxx信号、xxx1、xxx2等信号写完，并且根据自己总结出来的控制信号的表格对每个控制信号单独寻找他能工作的时间事件就行了。
附各小模块功能：TR寄存器（没记错的话）在选做指令中使用，用于得到16位的地址（先读低八位，通过DR给TR，然后再读高八位，DR吃独食，然后一起给dbus总线，并传递给PC）
PC：存储吓一条指令地址（计数器）。
AR：存储需要读取的信息（包括指令、数据）的地址
DR：传递指令、地址。
IR：存储指令
ALU：计算
AC：存储计算结果
R：一个存储数据的工具罢了、
Z：判断AC是否为0
关于PC和AR，一般情况下，他们的值可能是只差1或0的，比如我现在进行第0条指令，那么我的AR就是0，读取第0条指令的内容，同时我的PC是1，代表我接下来要读第1条指令了，把PC的值直接给AR（1），然后执行第0条指令。
但是在涉及跳转指令的时候，比如我要实现M[16]-&gt;AC(第0条指令），那么我的fetch周期内让我的PC=1,AR=1了，那么接下来就要获取第1、2号位置存储的00010000（16）和00000000，这代表存储器地址的低八位和高八位，读取完后PC则到了3，AR则等于16（获取第16号空间的数据），然后再传递给AC。具体的流程大家可以结合数据通路和老师给的流程看看。
看什么信号？
很多人还是不清楚看什么信号。首先我们要知道CPUState，这个信号把整个过程分为三块，in（01） check（10） run（11）。check阶段check_out指令会输出所有你存入的指令信息。run阶段，acdbus是我们的AC输出结果，rdbus是R的输出结果，是必看的，如果出了问题，可以看一下rambus。（每次从M取出的值，包括数据、高8位地址和低8位地址）理论上讲，rambus的数据和check_out变化顺序是相同的，但是每次变化的长短可能不同（涉及三字指令的话）。
然后就是看各个节拍的控制信号，这里建议把所有的控制信号led先连上，如果不想连的话也可以每次打开仿真的时候额外加一下control/cpu内的控制信号。
如果出现某一块的总线红了的情况，可以将dbus和各个三态门的控制信号（xxbus）取出，看看也没有出现错误导致访问未知。
三、top连线篇
top怎么连线？老师没有给我们画这部分的数据通路图，我们可以想象一下，一共三个模块：CPU、ram（M）、light_show。
ram功能：存储数据的工具罢了，通过输入cpu中read信号和AR给的地址信号读取相应的信息并输出到rambus中。并通过cpu给的write信号和输出的来自dbus的信号存储数据（貌似是选做）
light_show功能：将所有信号和LED灯相连接，比如irload=1，那么irload_led=1。比如acdbus=00000011=（3），那么我的某两个HEX信号就为对应能让开发板输出数字3的信号（不懂没事，给他就完事了）
那么我们的cpu怎么实例化？输出什么？全部控制信号（light要用）以及data_out等信号。
注意：如果有选做用到Z的同学，我们的top里面已经定义了一个Z信号了，直接在实例化的时候.zdbus(Z)就完事了。
然后我们需要修改一下light_show的实例化和内容。其实老师注释里面应该是全部的信号内容，照着补充就行。内容则仿照light_show底部的几个信号写一下就行。HEX相关的已经全部帮我们写好。
四、查错篇
我提供两种很好用的查错方式：
第一，我们可以使用老师提供的增加输入样例的方式查看波形图。打个比方，我这输出的irload_led怎么有问题啊？那我看谁？cpu里面的irload信号、control里面的irload信号，从他出生到应用都看清楚看明白，就知道在哪个地方连线有问题了，如果出生之前就有问题，至少我们能知道control里面他写错了。
点击左边的加号可以打开具体的模块，选中后可以在右上角这里选择这个模块内的对应的信号，非常好用！
我看到有些同学班里没有发这种方式，我就在这里补充一下具体流程。
首先肯定是选择我们想要的模块，然后选择右上角选择信号，右键 Add Wave（可以使用Ctrl和shift快速选择多个），这时候波形图的最下方就出现了我们想看到的信号。但是这个信号没有任何的波形，我们点击左上角工具栏Simulation-&gt;Restart 直接OK，然后Simulation-&gt;Run-&gt;Run_All，点击否。接下来会给你弹出你的文件，让你感觉，啊？我是不是写错了。没有，点击弹出的文件右上角的一个小叉叉就行了。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/c8a249e059795b119b3014c2047b56e9/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2021-12-10T21:32:53+08:00" />
<meta property="article:modified_time" content="2021-12-10T21:32:53+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程随想" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程随想</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">计算机组成原理-Verilog课程设计制作8位CPU简析</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <p><span style="color:#4da8ee;">前言</span></p> 
<p><span style="color:#4da8ee;">        </span><span style="color:#0d0016;">课设时间已经过去一周了，有人还是不甚了解自己在写什么（QwQ），我说一些我对需要<strong>我们做的部分</strong>的见解吧。整个文章分为模块篇、信号篇、top连线篇和查错篇。（很多人不会以为我只会传C++的实验吧）</span></p> 
<p><span style="color:#4da8ee;">一、模块篇</span></p> 
<p><span style="color:#0d0016;">        Verilog语言和常规语言有很大的不同，常规语言我们做的是一个顺序执行的过程，从头往后写就完事了，Verilog，与其说是语言，不如说是“电路连线模拟器”。</span></p> 
<p><span style="color:#0d0016;">        连线之前我们应该干什么？应该了解每个模块的作用，先写模块。很多人上来就跟风写信号，最后发现信号改了又改加了又加，那肯定更容易出问题。</span></p> 
<p> <img alt="" height="398" src="https://images2.imgbox.com/46/37/dV03AwND_o.png" width="517"></p> 
<p>         根据这个数据通路，我们可以整理一下，M是ram、rom（写在ram中了）存储器，老师已经写好给我们了，而剩下的就是AR、PC、DR、IR、TR、R、AC、ALU、Z，什么顺序无所谓，我们一个个分析过来。他们有什么用，我们需要知道吗？啊不需要，我们现在在写模块，有什么用，以后再说。（以下过程暂不赘述clk和rst信号）</p> 
<p>        AR需要输入<strong>选择信号arload、自增信号arinc</strong>、输入数据（其实是指令，不过无所谓，后面再说）来自哪？来自<strong>dbus</strong>（16位总线）。输出什么？<strong>addr</strong>（这些是老师已经写了的，有什么用？现在不用知道）</p> 
<p>        PC信号输入<strong>选择信号pcload、自增信号pcinc</strong>、输入数据来自哪？还是<strong>dbus</strong>，那会不会和AR抢起来了？关我x事，不管。然后<strong>输出给pcdbus</strong>。那眼尖的人就看到了，啊这个pcbus是什么，pcbus不在PC里，和我们有关系吗？没有关系。</p> 
<p>        那可能聪明的人可能就发现了（可能是悟到的也可能是看老师给的代码看懂了），xxload代表<strong>选择信号</strong>，当<strong>xxload=1</strong>的时候，那个寄存器可以把<strong>输入的值存进去</strong>，不然就不理输入数据。<strong>xxinc</strong>就是能让他被选择的时候<strong>自增一位</strong>，然后输出信号；输出会给<strong>xxdbus</strong>，不会直接给dbus，如果遇到<strong>xxbus</strong>挡住了（为0）就卡在那里不动，等xxbus同意输出了再进入dbus。</p> 
<p>        这里注意了，我们的信号不是电流，是数据，数据就像爱情（bushi），他<strong>不会凭空消失</strong>，他只会转移（准确地说是只会复制，比如xxdbus的数据给dbus之后原先的数据一直都在）。不是说我PC输出了一下，后面没有继续输入了，我的pcdbus就没有数据了。</p> 
<p>        那么看不懂<strong>没关系</strong>，后面讲到信号也都懂了。言归正传讲寄存器。</p> 
<p>        DR寄存器：<strong>输入信号：选择信号drload、输入数据dbus[7:0]，输出信号drdbus</strong>。</p> 
<p>        IR寄存器：<strong>输入信号：选择信号irload、输入数据drdbus，</strong>输出信号是谁？老师没给，我们就暂时定义为<strong>irdbus</strong>，有用吗？下回再说！</p> 
<p>        TR寄存器：<strong>输入信号：选择信号trload、输入数据drdbus，输出信号trdbus</strong>。</p> 
<p>        R寄存器：<strong>输入信号：选择信号rload、输入数据dbus[7:0]，输出信号rdbus</strong>。</p> 
<p>        AC寄存器：<strong>输入信号：选择信号acload</strong>、<strong>输入数据</strong>来自ALU的。。。贵客，既然他是alu的输出，我们就叫他<strong>aludbus</strong>吧。<strong>输出信号acdbus</strong>。</p> 
<p>        Z寄存器：<strong>输入信号：选择信号zload、输入数据aludbus，输出信号</strong>老师没给，但是根据我们的命名规则我们应该叫他什么？没错，<strong>zdbus</strong>。</p> 
<p>        ALU：<strong>输入信号：选择（选择运算）信号alus、输入数据acdbus、dbus[7:0],输出aludbus。</strong>有人说：啊，图上有两根输出啊。但是你仔细想想，这两根输出不是一样的值嘛？而至于怎么通过alus（运算符）和两个输入的数据得到输出的数据（像极了给你一个符号和两个数字算结果），可以“复习”一下实验四，这里不做赘述。</p> 
<p>        那么全部的小模块都完成了，这个数据通路图就出来了，实验已经完成了四分之一（哦耶~）。但是为什么我都把上面的数据通路弄出来了，还不能得到正确的结果呢？图上的控制信号（各种load、bus、alus）什么时候是什么应该怎么判断呢？很明显，我们需要一个新的模块（你可以理解为一个比较大的，盖在这个数据通路上的名叫control的模块，所有控制信号都从他出来），所有的选择信号都由他输出，那么他通过什么样的输入来判断这些输出呢？马上进入下一章。</p> 
<p><span style="color:#4da8ee;">二、信号篇</span></p> 
<p>        在讲巨大的control模块之前，我们先来说一个不在这个模块中的信号，也是困扰了一些人一章的信号（dbus）。</p> 
<p><img alt="" height="398" src="https://images2.imgbox.com/e5/d5/ia4IcVPe_o.png" width="517"></p> 
<p>        dbus有6条来源：<strong>membus</strong>守卫的数据、<strong>pcbus</strong>守卫的数据、<strong>drlbus、drhbus</strong>守卫的数据、<strong>trbus</strong>守卫的数据、<strong>rbus</strong>守卫的数据和<strong>acbus</strong>守卫的数据。当其中任何一个bus为1时，bus所控制的信号就会<strong>覆盖掉dbus中的值</strong>（如果dbus是16位，我想覆盖低8位，那么高8位还是原来的值）。所以老师已经在cpu.v最下面给了我们6行描述dbus的内容的语句，如果控制信号全部正确，我们应让同一时刻所有xxbus只有0-2（2是同时覆盖低高8位）个为1。</p> 
<p>        那么初步了解后，我们对于control所面对的任务也有了些许了解。我们先做一个小小的练习热热身。请问：如何将PC寄存器的<strong>低八位</strong>的内容传递给IR，即实现IR&lt;-PC[7:0]?（大家<strong>不用考虑</strong>每个寄存器<strong>具体用途</strong>）</p> 
<p>        从PC到IR需要经过寄存器DR，那么DR寄存器和IR寄存器的内容肯定都要被选中，即drload和irload都为1。PC的数据需要出来，那么pcbus=1，放他进入总线，然后dr就能接收并传递给IR。总结：PC到IR需要令<strong>pcbus=1,drload=1,irload=1</strong>。</p> 
<p>        了解之后我们就可以尝试去理解每个寄存器的功能（通过老师已经给我们的部分代码）。<strong>注意</strong>：以下正式开始control的编写。</p> 
<p>        首先，我们的行为分为两部分：<strong>取值阶段、执行阶段</strong>。即：把指令取过来，执行指令。取指阶段大家都是一样的（有人会问三字指令呢？也是一样的，虽然要取三次，但是只有第一次取的八位是用于区分我们要执行什么命令的，后面两次取的八位仅仅是数据而不是命令）。</p> 
<p>        我们可以直接白嫖老师的分析并且稍作理解！</p> 
<p><img alt="" height="120" src="https://images2.imgbox.com/0c/c4/LiPkCrTM_o.png" width="582"></p> 
<p>         我就直白一点说吧，通过PC-&gt;AR,PC+1-&gt;PC,PC-&gt;AR，我们可以看出，PC是一个计数器，用来确定我们现在应该读取第几个指令，而AR的作用则是沟通M存储器，这个地方，看看就好。然后M的数据经过DR最后传递到了IR。IR叫什么？指令存储器！<strong>破案了！control的输入数据是什么？</strong>是<strong>IR</strong>的数据，代表什么？代表<strong>指令</strong>。</p> 
<p>        control的实例化就可以完成了，<strong>输入irdbus，输出</strong>一大堆。</p> 
<p>        那么每个指令应该做什么呢？比如从ir获得的指令是00000011，查表我们就知道了要执行AC-&gt;R，我们也知道了要打开acbus，并且让rload=1。</p> 
<p>        那么我们怎么让我们的CPU在正确的时间做正确的事情呢？这就要引入节拍的概念了。我们定义了三组wire信号，用于分别控制正确的时间、正确的事情、正确的时间+正确的事情。</p> 
<p>        正确的<strong>时间</strong>：t0,t1,t2...t7。</p> 
<p>        正确的<strong>事情</strong>：inop、iread、iinac...所有指令加个i即可，表示的意思就是正确的事情！这个信号根据<strong>输入的irdbus</strong>信号定，老师已经给出模板。</p> 
<p>       <strong> 正确的时间+正确的事情</strong>：fetch1、fetch2、add1、ldac1、ldac2、ldac3......。</p> 
<p>        那么打个比方，我们已经知道fetch1阶段pcbus和arload都要等于1了，就可以让pcbus和arload=fetch1，那有人问了，如果其他阶段也要这个信号等于1呢？比如fetch3，那么就让pcbus=fetch1||fetch3。即fetch1和fetch3，都是我pcbus打开的正确时间，打开这个事情也是正确的！</p> 
<p>        <strong>注意</strong>：暂时没有使用到的信号要定义其等于<strong>0，</strong>后面再做更改，这很重要。比如drhbus和drlbus没有定义为0也没有初始化，那么他们的状态就是不确定的，那么取指令的时候dbus中的内容就很可能引用到drdbus，而此时drdbus还没有赋值，即访问<strong>空的区域</strong>！（数据结构：空指针恐吓）最后输出的结果就是一堆蓝线加一堆红线。</p> 
<p>        那么我们剩下的事情就是化身勤劳码农，把所有的ixxx信号、xxx1、xxx2等信号写完，并且根据自己总结出来的控制信号的表格对每个控制信号单独寻找他能工作的时间事件就行了。</p> 
<p>        <strong>附各小模块功能</strong>：TR寄存器（没记错的话）在选做指令中使用，用于得到16位的地址（先读低八位，通过DR给TR，然后再读高八位，DR吃独食，然后一起给dbus总线，并传递给PC）</p> 
<p>        PC：存储吓一条指令地址（计数器）。</p> 
<p>        AR：存储需要读取的信息（包括指令、数据）的地址</p> 
<p>        DR：传递指令、地址。</p> 
<p>        IR：存储指令</p> 
<p>        ALU：计算</p> 
<p>        AC：存储计算结果</p> 
<p>        R：一个存储数据的工具罢了、</p> 
<p>        Z：判断AC是否为0</p> 
<p>        关于PC和AR，一般情况下，他们的值可能是只差1或0的，比如我现在进行第0条指令，那么我的AR就是0，读取第0条指令的内容，同时我的PC是1，代表我接下来要读第1条指令了，把PC的值直接给AR（1），然后执行第0条指令。</p> 
<p>        但是在涉及跳转指令的时候，比如我要实现M[16]-&gt;AC(第0条指令），那么我的fetch周期内让我的PC=1,AR=1了，那么接下来就要获取第1、2号位置存储的00010000（16）和00000000，这代表存储器地址的低八位和高八位，读取完后PC则到了3，AR则等于16（获取第16号空间的数据），然后再传递给AC。具体的流程大家可以结合数据通路和老师给的流程看看。</p> 
<p><img alt="" height="211" src="https://images2.imgbox.com/4e/8d/EF19DJJi_o.png" width="587"></p> 
<p>  <strong>       看什么信号？</strong></p> 
<p><strong>       </strong> 很多人还是不清楚看什么信号。首先我们要知道CPUState，这个信号把整个过程分为三块，in（01） check（10） run（11）。check阶段check_out指令会输出所有你存入的指令信息。run阶段，<strong>acdbus</strong>是我们的AC输出结果，<strong>rdbus</strong>是R的输出结果，是必看的，如果出了问题，可以看一下rambus。（每次从M取出的值，包括数据、高8位地址和低8位地址）理论上讲，rambus的数据和check_out变化<strong>顺序是相同</strong>的，但是每次<strong>变化的长短可能不同</strong>（涉及<strong>三字指令</strong>的话）。</p> 
<p>        然后就是看各个节拍的控制信号，这里建议把所有的控制信号led先连上，如果不想连的话也可以每次打开仿真的时候额外加一下control/cpu内的控制信号。</p> 
<p>        如果出现某一块的总线红了的情况，可以将dbus和各个三态门的控制信号（xxbus）取出，看看也没有出现错误导致访问未知。</p> 
<p><span style="color:#4da8ee;">三、top连线篇</span></p> 
<p>        top怎么连线？老师没有给我们画这部分的数据通路图，我们可以想象一下，一共三个模块：CPU、ram（M）、light_show。</p> 
<p>        ram功能：存储数据的工具罢了，通过输入cpu中<strong>read信号和AR给的地址信号</strong>读取相应的信息并输出到<strong>rambus</strong>中。并通过cpu给的<strong>write信号和输出的来自dbus的信号</strong>存储数据（貌似是选做）</p> 
<p>        light_show功能：将所有信号和LED灯相连接，比如irload=1，那么irload_led=1。比如acdbus=00000011=（3），那么我的某两个HEX信号就为对应能让开发板输出数字3的信号（不懂没事，给他就完事了）</p> 
<p>        那么我们的cpu怎么实例化？输出什么？<strong>全部控制信号</strong>（light要用）以及data_out等信号。</p> 
<p>        <strong>注意：</strong>如果有选做用到Z的同学，我们的top里面已经定义了一个Z信号了，直接在实例化的时候.zdbus(Z)就完事了。</p> 
<p>        然后我们需要修改一下light_show的实例化和内容。其实老师注释里面应该是全部的信号内容，照着补充就行。内容则仿照light_show底部的几个信号写一下就行。HEX相关的已经全部帮我们写好。</p> 
<p><span style="color:#4da8ee;">四、查错篇</span></p> 
<p>        我提供两种很好用的查错方式：</p> 
<p>        第一，我们可以使用老师提供的增加输入样例的方式查看波形图。打个比方，我这输出的irload_led怎么有问题啊？那我看谁？cpu里面的irload信号、control里面的irload信号，从他出生到应用都看清楚看明白，就知道在哪个地方连线有问题了，如果出生之前就有问题，至少我们能知道control里面他写错了。</p> 
<p><img alt="" height="615" src="https://images2.imgbox.com/fa/41/Mzxfj4BO_o.png" width="759"></p> 
<p> 点击左边的加号可以打开具体的模块，选中后可以在右上角这里选择这个模块内的对应的信号，非常好用！</p> 
<p><strong>我看到有些同学班里没有发这种方式，我就在这里补充一下具体流程。</strong></p> 
<p>        首先肯定是选择我们想要的模块，然后选择右上角选择信号，右键 Add Wave（可以使用Ctrl和shift快速选择多个），这时候波形图的最下方就出现了我们想看到的信号。但是这个信号没有任何的波形，我们点击左上角工具栏Simulation-&gt;Restart 直接OK，然后Simulation-&gt;Run-&gt;Run_All，点击否。接下来会给你弹出你的文件，让你感觉，啊？我是不是写错了。没有，点击弹出的文件右上角的一个小叉叉就行了。</p> 
<p>        第二，很多人只会根据wrong去双击定位查错，其实很多warning也是可以确定错误的，而很多人自从很久没有wrong之后就忘了这一点。如果你的某处线没有接对但是符合语法，完全有可能没有wrong但是warning给你报错了。对于warning中经常出现不用理会的，我们看着看着就眼熟了，其他感觉，诶，我好像没有以这种姿势出现过warning，那你就双击进去看一下，当然有些也是双击不了的，那就很难受了。</p> 
<p><span style="color:#4da8ee;">结语</span></p> 
<p>        祝大家都能成功完成课设！</p> 
<p>        附两张仿真成功大图。</p> 
<p><img alt="" height="775" src="https://images2.imgbox.com/e4/5f/vXHTTQzz_o.png" width="1119"></p> 
<p><img alt="" height="757" src="https://images2.imgbox.com/3d/39/apLNHpRd_o.png" width="1099"></p> 
<p> </p> 
<p> </p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/55b1facebfe2d096a8c7918e1b7208cd/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">React与Redux Toolkit的简单使用、ts环境中一些常见问题的解决方案</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/5fc74af8cf185e6e8537d2bd61e57848/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">postman环境变量设置</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2023 编程随想.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151182"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>