
# 什么是阻抗匹配

## 阻抗匹配的背景

在做电路设计时，不管是硬件还是射频，我们的阻抗设计目标都是50Ohm，同轴电缆由两个同心圆柱导体组成，内导体和外导体之间由介电材料隔开。

同轴电缆传输的主模式是横电磁波（TEM波），这种模式下电磁场完全被限制在电缆内部，没有辐射损耗。

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20241207175004.png)
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20241207175050.png)
## 什么是阻抗匹配
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20241207175120.png)

## 阻抗匹配的好处

阻抗匹配的主要目的是减少信号反射和提高功率传输效率。以下是阻抗匹配的一些关键点：    

减少反射：当两个阻抗不同的网络相连时，信号会在连接点产生反射，导致信号失真和功率损耗。阻抗匹配可以减少这种反射，确保信号能够顺利通过连接点。

提高功率传输效率：阻抗匹配可以提高功率传输效率，使得尽可能多的功率从源传递到负载。如果源和负载之间的阻抗不匹配，部分功率会以反射的形式返回源，导致功率传输效率降低。

信号完整性：阻抗匹配有助于保持信号的完整性，减少信号失真和噪声。这对于高速数字电路和射频电路尤为重要，因为这些电路对信号完整性的要求较高。

## 阻抗匹配怎么做？
计算机仿真： 由于这类软件是为不同功能设计的而不只是用于阻抗匹配，所以使用起来比较复杂。设计者必须熟悉用正确的格式输入众多的数据。设计人员还需要具有从大量的输出结果中找到有用数据的技能。另外，除非计算机是专门为这个用途制造的，否则电路仿真软件不可能预装在计算机上。

手工计算： 这是一种极其繁琐的方法，因为需要用到较长的计算公式、并且被处理的数据多为复数。

经验： 只有在RF领域工作过多年的人才能使用这种方法。总之，它只适合于资深的专家。
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20241207175245.png)
在史密斯图上找到负载阻抗的位置，工程师可以确定需要添加的电感或电容元件，以调整阻抗，使其与源阻抗或传输线的特性阻抗匹配。
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20241207175306.png)

# 从“好滤波器”到“坏系统”的阻抗视角

一、问题再定义：为什么“单端最优”≠“系统最优”            
在多载波前端里，工程师常把滤波器、开关、环形器按“积木”方式拼搭：先独立把每个滤波器调到“驻波<1.3、插损<0.8 dB”，再简单并联。结果系统级联后却出现：

带内插损恶化 >2 dB

带外抑制掉坑 >10 dB

个别通道完全失谐

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20251020173520.png)
下图显示了频带8和频带1滤波器单独连接时的测试图，注意到级联以后频带1的滤波器被频带8破坏，但是频带8的滤波器完全不受影响。
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20251020173541.png)

根本原因分析

阻抗失配机制

理想隔离要求：非工作滤波器在工作频带内应呈现高阻抗（开路）

B8在B1频带的低阻抗特性→形成并联短路枝节 →改变B1端口的负载阻抗

阻抗失配导致B1通带能量反射，插损增大

不对称影响根源

B8滤波器的带外响应在B1频段存在容性谐振点

B1滤波器在B8频段无强谐振，保持高阻态

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20251020173624.png)
解决方案：阻抗匹配优化

通过增加匹配网络将非工作状态阻抗拉至开路区：

设计步骤

定位问题频点

测量B8在B1通带的Smith圆图轨迹

识别阻抗最低点频率

设计匹配枝节

原B8输入端口

串联λ/4开路枝节

目标：B1频带内高阻抗

枝节类型 ：选用λ/4开路短截线（或LC谐振电路）

蓝色曲线 （原始级联）：            
B1通带插损增大1.2dB，带外抑制下降10dB

红色曲线 （阻抗匹配后）：

插损恢复至单机水平

带外抑制提升15dB以上

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20251020173700.png)

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20251020173719.png)

多频段滤波器级联劣化的核心矛盾是非工作状态阻抗未处于开路区 。通过：

Smith圆图定位阻抗异常频点

针对性设计λ/4枝节/LC匹配网络

将非工作滤波器阻抗拉至开路区

可有效解决级联干扰问题，提升系统整体性能。








