# Sistema de MemÃ³ria com MÃ¡quina de Estados e Duplo Display - VHDL

![VHDL](https://img.shields.io/badge/VHDL-Hardware-blue)
![FPGA](https://img.shields.io/badge/FPGA-Basys3-green)
![FSM](https://img.shields.io/badge/Design-FSM-purple)
![Xilinx](https://img.shields.io/badge/Xilinx-Vivado-red)
![License](https://img.shields.io/badge/license-MIT-orange)

## ğŸ“‹ DescriÃ§Ã£o

Sistema avanÃ§ado de memÃ³ria implementado em VHDL para FPGA Xilinx Basys3, controlado por **mÃ¡quina de estados finitos (FSM)**. O projeto apresenta uma sequÃªncia automÃ¡tica de operaÃ§Ãµes de escrita e leitura em memÃ³ria, com visualizaÃ§Ã£o atravÃ©s de **dois displays de 7 segmentos** independentes e feedback visual via LED RGB.

## ğŸ¥ DemonstraÃ§Ã£o

[VÃ­deo de demonstraÃ§Ã£o na Basys3](https://www.youtube.com/shorts/pL90DnOhiHA)

## ğŸ—ï¸ Arquitetura

### VisÃ£o Geral

Este projeto implementa um **sistema autÃ´nomo** que executa automaticamente uma sequÃªncia de operaÃ§Ãµes:
1. **Estado de SeguranÃ§a** (3 segundos) - Displays piscam "8888 8888", LED RGB pisca em amarelo
2. **Aviso de Escrita** (3 segundos) - Display pisca "E5CrItA"
3. **Escrita em 4 posiÃ§Ãµes** (3 segundos cada) - Valores prÃ©-definidos, LED verde sempre aceso
4. **Aviso de Leitura** (3 segundos) - Display pisca "LEItUrA"
5. **Leitura das 4 posiÃ§Ãµes** (3 segundos cada) - Exibe valores decimais, LED azul sempre aceso
6. **Reset da MemÃ³ria** (3 segundos) - Display pisca "000", LED vermelho piscando
7. **Estado Final** - LEDs RGB alternando cores (vermelho â†’ verde â†’ azul)

### MÃ³dulos Principais

- **`top_level.vhd`**: MÃ³dulo principal que integra todos os componentes
- **`maquina_estados.vhd`**: MÃ¡quina de estados finitos (FSM) - controla a sequÃªncia de operaÃ§Ãµes
- **`data_storage_unit.vhd`**: Unidade de armazenamento de dados (4 posiÃ§Ãµes x 8 bits)
- **`memory_cell_8bit.vhd`**: CÃ©lula de memÃ³ria individual de 8 bits com controle de escrita
- **`address_decoder.vhd`**: Decodificador de endereÃ§os 1-para-2
- **`debounce_button.vhd`**: Anti-bouncing para botÃ£o de reset
- **`output_multiplexer.vhd`**: Multiplexador de saÃ­da 4x1
- **`binary_to_bcd_conv.vhd`**: Conversor binÃ¡rio para BCD (3 dÃ­gitos)
- **`display_manager.vhd`**: Gerenciador de display 7 segmentos com suporte a letras
- **`pinagem.xdc`**: Arquivo de constraints (pinagem Basys3)

### Diagrama de Blocos

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                          TOP LEVEL                                 â”‚
â”‚                                                                    â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚              MÃQUINA DE ESTADOS (FSM)                        â”‚  â”‚
â”‚  â”‚                                                              â”‚  â”‚
â”‚  â”‚  Estados:                                                    â”‚  â”‚
â”‚  â”‚  â€¢ SEGURANCA (3s)          â€¢ ESCRITA_POSICAO_0..3            â”‚  â”‚
â”‚  â”‚  â€¢ AVISO_ESCRITA           â€¢ AVISO_LEITURA                   â”‚  â”‚
â”‚  â”‚  â€¢ LEITURA_POSICAO_0..3    â€¢ RESET_MEMORIA                   â”‚  â”‚
â”‚  â”‚  â€¢ FINAL                                                     â”‚  â”‚
â”‚  â”‚                                                              â”‚  â”‚
â”‚  â”‚  SaÃ­das de Controle:                                         â”‚  â”‚
â”‚  â”‚  â†’ addr (linha/coluna)     â†’ write_enable                    â”‚  â”‚
â”‚  â”‚  â†’ reset_memoria           â†’ exibir_dado                     â”‚  â”‚
â”‚  â”‚  â†’ numero_dado[7:0]        â†’ led_rgb[2:0]                    â”‚  â”‚
â”‚  â”‚  â†’ painel_esquerdo[15:0]   â†’ painel_direito[15:0]            â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â”‚                            â†“                                       â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                      â”‚
â”‚  â”‚  Address        â”‚     â”‚  Data Storage    â”‚                      â”‚
â”‚  â”‚  Decoder        â”‚ â†’selâ†’â”‚   Unit (4x8b)   â”‚                      â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                      â”‚
â”‚                                    â†“                               â”‚
â”‚                           â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                          â”‚
â”‚                           â”‚   Output    â”‚                          â”‚
â”‚                           â”‚     MUX     â”‚                          â”‚
â”‚                           â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                          â”‚
â”‚                                    â†“                               â”‚
â”‚                           â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                          â”‚
â”‚                           â”‚  Binary to  â”‚                          â”‚
â”‚                           â”‚  BCD Conv   â”‚                          â”‚
â”‚                           â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                          â”‚
â”‚                                    â†“                               â”‚
â”‚          â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”         â”‚
â”‚          â†“                                               â†“         â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                               â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚
â”‚  â”‚   Display     â”‚ â†’ 7-Seg Display               â”‚   Display     â”‚ â”‚
â”‚  â”‚   Manager     â”‚   Esquerdo (4 dig)            â”‚   Manager     â”‚ â”‚
â”‚  â”‚  (Esquerdo)   â”‚                               â”‚   (Direito)   â”‚ â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                               â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚
â”‚                                                                    â”‚
â”‚  LEDs â† led_data_out[7:0], led_addr_out[1:0], led_rgb[2:0]         â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## ğŸ¨ MÃ¡quina de Estados (FSM)

### Diagrama de Estados

```
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚  SEGURANCA  â”‚ (3s - Display pisca: "8888 8888")
     â”‚LED: Amarelo â”‚ (piscando)
     â”‚   Piscando  â”‚
     â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
            â†“
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚AVISO_ESCRITA â”‚ (3s - Display pisca: "E5CrItA")
     â”‚LED: Piscando â”‚
     â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
            â†“
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚ ESCRITA_POS_0  â”‚ (3s cada)
     â”‚ ESCRITA_POS_1  â”‚ Valores: 3, 25, 255, 42
     â”‚ ESCRITA_POS_2  â”‚ LED: Verde (sempre aceso)
     â”‚ ESCRITA_POS_3  â”‚
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
              â†“
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚AVISO_LEITURA â”‚ (3s - Display pisca: "LEItUrA")
     â”‚LED: Piscando â”‚
     â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
            â†“
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚ LEITURA_POS_0  â”‚ (3s cada)
     â”‚ LEITURA_POS_1  â”‚ Exibe valor decimal
     â”‚ LEITURA_POS_2  â”‚ LED: Azul (sempre aceso)
     â”‚ LEITURA_POS_3  â”‚
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
              â†“
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚RESET_MEMORIA â”‚ (3s - Display pisca: "000")
     â”‚LED: Vermelho â”‚ (piscando)
     â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
            â†“
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
     â”‚    FINAL     â”‚ (Display apagado)
     â”‚LEDs Alternandoâ”‚ (Vermelho â†’ Verde â†’ Azul)
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### Valores PrÃ©-programados

| EndereÃ§o | Valor Decimal | Valor BinÃ¡rio |
|----------|---------------|---------------|
| 00 | 3 | 0000 0011 |
| 01 | 25 | 0001 1001 |
| 10 | 255 | 1111 1111 |
| 11 | 42 | 0010 1010 |

## ğŸ”Œ Pinagem (Basys3)

### Clock e Controle
| Sinal | Pino | DescriÃ§Ã£o |
|-------|------|-----------|
| `entrada_clock` | W5 | Clock de 100 MHz |
| `entrada_reset` | U18 | BotÃ£o de reset (ativo baixo) |

### Display 7 Segmentos Esquerdo
| Sinal | Pinos | DescriÃ§Ã£o |
|-------|-------|-----------|
| `saida_segmento_esquerdo[6:0]` | W7, W6, U8, V8, U5, V5, U7 | Segmentos a-g |
| `saida_anodo_selecao_esquerdo[3:0]` | U2, U4, V4, W4 | SeleÃ§Ã£o de dÃ­gito |

### Display 7 Segmentos Direito
| Sinal | Pinos | DescriÃ§Ã£o |
|-------|-------|-----------|
| `saida_segmento_direito[6:0]` | T8, V9, R8, T6, T5, T10, T9 | Segmentos a-g |
| `saida_anodo_selecao_direito[3:0]` | V7, U7, V5, V4 | SeleÃ§Ã£o de dÃ­gito |

### LEDs de Status
| Sinal | Pinos | DescriÃ§Ã£o |
|-------|-------|-----------|
| `saida_led_rgb[2:0]` | N3, P3, P1 | LED RGB (indica estado) |
| `saida_leds_endereco[1:0]` | U16, E19 | EndereÃ§o atual |
| `saida_leds_dado[7:0]` | L1, P1, N3, P3, U3, W3, V3, V13 | Valor do dado |

## ğŸš€ Como Usar

### PrÃ©-requisitos
- Xilinx Vivado (versÃ£o 2018.2 ou superior)
- Placa FPGA Digilent Basys3
- Cabo USB para programaÃ§Ã£o

### CompilaÃ§Ã£o no Vivado

1. **Criar novo projeto:**
   - File â†’ Project â†’ New
   - Selecione a parte: `xc7a35tcpg236-1` (Basys3)

2. **Adicionar arquivos:**
   - Adicione todos os `.vhd` da pasta `src/`
   - Adicione `pinagem.xdc` da pasta `hardware/`

3. **Definir top-level:**
   - Set `top_level.vhd` como Top Module

4. **Compilar e programar:**
   - Run Synthesis â†’ Run Implementation â†’ Generate Bitstream
   - Open Hardware Manager â†’ Program Device

### OperaÃ§Ã£o

O sistema opera **automaticamente** apÃ³s a programaÃ§Ã£o:

1. **Estado de SeguranÃ§a (3s)** - Todos os 8 displays piscam "8", LED amarelo piscando
2. **Aviso de Escrita (3s)** - Display pisca "E5CrItA" (Escrita)
3. **Escrita nas 4 posiÃ§Ãµes (3s cada)** - Valores: 3, 25, 255, 42 - LED verde sempre aceso
4. **Aviso de Leitura (3s)** - Display pisca "LEItUrA" (Leitura)
5. **Leitura das 4 posiÃ§Ãµes (3s cada)** - Exibe valores decimais, LED azul sempre aceso
6. **Reset da memÃ³ria (3s)** - Display pisca "000", LED vermelho piscando
7. **Estado final** - Display apagado, LEDs RGB alternando (Vermelho â†’ Verde â†’ Azul)

**Para reiniciar:** Pressione o botÃ£o de reset (U18) ou recarregue o bitstream

### Indicadores Visuais

**LED RGB - CÃ³digo de Cores:**
- ğŸŸ¡ Amarelo (piscando): Estado de seguranÃ§a - display pisca "8888 8888"
- ğŸ’¡ LED piscando: Aviso de escrita - display pisca "E5CrItA"
- ğŸŸ¢ Verde (sempre aceso): Escrevendo na memÃ³ria - 4 posiÃ§Ãµes (3s cada)
- ğŸ’¡ LED piscando: Aviso de leitura - display pisca "LEItUrA"
- ğŸ”µ Azul (sempre aceso): Lendo da memÃ³ria - exibe valores decimais (3s cada)
- ğŸ”´ Vermelho (piscando): Reset da memÃ³ria - display pisca "000"
- ğŸŒˆ Alternando (Râ†’Gâ†’B): Estado final - display apagado, ciclo de 1s por cor

## ğŸ“ Estrutura do Projeto

```
.
â”œâ”€â”€ README.md
â”œâ”€â”€ LICENSE
â”œâ”€â”€ .gitignore
â”œâ”€â”€ src/                                    # CÃ³digo fonte VHDL
â”‚   â”œâ”€â”€ top_level.vhd                      # Top-level entity
â”‚   â”œâ”€â”€ maquina_estados.vhd                # FSM principal
â”‚   â”œâ”€â”€ data_storage_unit.vhd
â”‚   â”œâ”€â”€ memory_cell_8bit.vhd
â”‚   â”œâ”€â”€ address_decoder.vhd
â”‚   â”œâ”€â”€ debounce_button.vhd
â”‚   â”œâ”€â”€ output_multiplexer.vhd
â”‚   â”œâ”€â”€ binary_to_bcd_conv.vhd
â”‚   â””â”€â”€ display_manager.vhd
â”œâ”€â”€ hardware/                               # Arquivos de hardware
â”‚   â””â”€â”€ pinagem.xdc                        # Constraints
â””â”€â”€ docs/                                   # DocumentaÃ§Ã£o
    â””â”€â”€ fsm_diagram.md                     # Diagrama FSM detalhado
```

## ğŸ› ï¸ Tecnologias Utilizadas

- **Linguagem**: VHDL
- **Ferramenta**: Xilinx Vivado
- **Hardware**: Digilent Basys3 (Artix-7 XC7A35T-1CPG236C)
- **Clock**: 100 MHz
- **Displays**: 2x (7 segmentos x 4 dÃ­gitos cada)
- **Design Pattern**: MÃ¡quina de Estados Finitos (FSM)

## ğŸ“ Funcionalidades

âœ… **MÃ¡quina de estados finitos** com 12 estados  
âœ… **OperaÃ§Ã£o autÃ´noma** - sequÃªncia automÃ¡tica de escrita/leitura  
âœ… **Duplo display 7 segmentos** - visualizaÃ§Ã£o simultÃ¢nea  
âœ… **Display de texto** - suporte a letras (A, L, C, r, U, E, I)  
âœ… **Feedback visual via LED RGB** - 7 cores diferentes para cada estado  
âœ… **TemporizaÃ§Ã£o precisa** - intervalos de 0.5s a 3s  
âœ… **MemÃ³ria de 4 posiÃ§Ãµes x 8 bits**  
âœ… **ConversÃ£o binÃ¡rio â†’ BCD** automÃ¡tica  
âœ… **Debounce em hardware** para reset confiÃ¡vel  
âœ… **LEDs de status** para endereÃ§o e dados  

## ğŸ” Diferenciais deste Projeto

Este Ã© o projeto mais avanÃ§ado da sÃ©rie, incluindo:
- **MÃ¡quina de Estados Finitos (FSM)** complexa com 12 estados
- **OperaÃ§Ã£o totalmente autÃ´noma** - nÃ£o requer interaÃ§Ã£o do usuÃ¡rio
- **Dois displays independentes** para visualizaÃ§Ã£o ampliada
- **Suporte a caracteres alfabÃ©ticos** nos displays
- **Sistema de temporizaÃ§Ã£o preciso** com mÃºltiplos intervalos
- **Feedback visual rico** atravÃ©s de LED RGB multicolorido
- **SequÃªncia completa** de operaÃ§Ãµes: escrita â†’ leitura â†’ reset

## ğŸ¤ Contribuindo

ContribuiÃ§Ãµes sÃ£o bem-vindas! Sinta-se Ã  vontade para:
- Reportar bugs
- Sugerir melhorias
- Enviar pull requests
- Adicionar novos estados ou funcionalidades

## ğŸ“„ LicenÃ§a

Este projeto estÃ¡ sob a licenÃ§a MIT.

## âœï¸ Autores

Projeto desenvolvido como trabalho final da disciplina de Sistemas Digitais.

---

â­ Se este projeto foi Ãºtil para vocÃª, considere dar uma estrela!
