<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1543493680">
  <File Type="PA-TCL" Name="aluBoardTest.tcl"/>
  <File Type="REPORTS-TCL" Name="aluBoardTest_reports.tcl"/>
  <File Type="RDS-RDS" Name="aluBoardTest.vds"/>
  <File Type="RDS-UTIL" Name="aluBoardTest_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="aluBoardTest_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="aluBoardTest.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/alu.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/oneShot.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/upDownCounter.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/binToBCD.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fullAdderSegment/fullAdderSegment.srcs/sources_1/new/binToBCD.vhd"/>
        <Attr Name="ImportTime" Val="1542917878"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/segmentMux.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fullAdderSegment/fullAdderSegment.srcs/sources_1/new/segmentMux.vhd"/>
        <Attr Name="ImportTime" Val="1542929553"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/bcdToSeg.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fullAdderSegment/fullAdderSegment.srcs/sources_1/new/bcdToSeg.vhd"/>
        <Attr Name="ImportTime" Val="1541943623"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/clock_divider.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fullAdderSegment/fullAdderSegment.srcs/sources_1/new/clock_divider.vhd"/>
        <Attr Name="ImportTime" Val="1542924932"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/aluBoardTest.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="aluBoardTest"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/basys3.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/basys3.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
