 -- Copyright (C) 1991-2006 Altera Corporation
 -- Your use of Altera Corporation's design tools, logic functions 
 -- and other software and tools, and its AMPP partner logic 
 -- functions, and any output files any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Altera Program License 
 -- Subscription Agreement, Altera MegaCore Function License 
 -- Agreement, or other applicable license agreement, including, 
 -- without limitation, that your use is for the sole purpose of 
 -- programming logic devices manufactured by Altera and sold by 
 -- Altera or its authorized distributors.  Please refer to the 
 -- applicable agreement for further details.
 -- 
 -- This is a Quartus II output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus II input file. This file cannot be used
 -- to make Quartus II pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus II help.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- NC            : No Connect. This pin has no internal connection to the device.
 -- VCCINT        : Dedicated power pin, which MUST be connected to VCC  (2.5V/3.3V).
 -- VCCIO         : Dedicated power pin, which MUST be connected to VCC
 --                 of its bank.
 --					Bank 1:		3.3V
 --					Bank 2:		3.3V
 -- GND           : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
 --					It can also be used to report unused dedicated pins. The connection
 --					on the board for unused dedicated pins depends on whether this will
 --					be used in a future design. One example is device migration. When
 --					using device migration, refer to the device pin-tables. If it is a
 --					GND pin in the pin table or if it will not be used in a future design
 --					for another purpose the it MUST be connected to GND. If it is an unused
 --					dedicated pin, then it can be connected to a valid signal on the board
 --					(low, high, or toggling) if that signal is required for a different
 --					revision of the design.
 -- GND+          : Unused input pin. It can also be used to report unused dual-purpose pins.
 --					This pin should be connected to GND. It may also be connected  to a
 --					valid signal  on the board  (low, high, or toggling)  if that signal
 --					is required for a different revision of the design.
 -- GND*          : Unused  I/O  pin.   This pin can either be left unconnected or
 --           	    connected to GND.  Connecting this pin to GND will improve the
 --           	    device's immunity to noise.
 -- RESERVED      : Unused I/O pin, which MUST be left unconnected.
 -- RESERVED_INPUT    : Pin is tri-stated and should be connected to the board.
 -- RESERVED_INPUT_WITH_WEAK_PULLUP    : Pin is tri-stated with internal weak pull-up resistor.
 -- RESERVED_INPUT_WITH_BUS_HOLD       : Pin is tri-stated with bus-hold circuitry.
 ---------------------------------------------------------------------------------

Quartus II Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version
CHIP  "Logic"  ASSIGNED TO AN: EPM240T100C5

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
OVC_led                      : 1         : output : LVTTL             :         : 2         : Y              
ADR[3]                       : 2         : input  : LVTTL             :         : 1         : Y              
Sw[0]                        : 3         : input  : LVTTL             :         : 1         : Y              
Sw[6]                        : 4         : input  : LVTTL             :         : 1         : Y              
ADR[5]                       : 5         : input  : LVTTL             :         : 1         : Y              
G0_4                         : 6         : output : LVTTL             :         : 1         : Y              
G0_8                         : 7         : output : LVTTL             :         : 1         : Y              
G0_2                         : 8         : output : LVTTL             :         : 1         : Y              
VCCIO1                       : 9         : power  :                   : 3.3V    : 1         :                
GNDIO                        : 10        : gnd    :                   :         :           :                
GNDINT                       : 11        : gnd    :                   :         :           :                
G0_1                         : 12        : output : LVTTL             :         : 1         : Y              
VCCINT                       : 13        : power  :                   : 3.3V    :           :                
WRn                          : 14        : input  : LVTTL             :         : 1         : Y              
G0_12                        : 15        : output : LVTTL             :         : 1         : Y              
RSTn                         : 16        : input  : LVTTL             :         : 1         : Y              
G0_10                        : 17        : output : LVTTL             :         : 1         : Y              
Spare_XOR1                   : 18        : input  : LVTTL             :         : 1         : Y              
SpareD                       : 19        : input  : LVTTL             :         : 1         : Y              
Spare_XOR2                   : 20        : input  : LVTTL             :         : 1         : Y              
clock                        : 21        : input  : LVTTL             :         : 1         : Y              
TMS                          : 22        : input  :                   :         : 1         :                
TDI                          : 23        : input  :                   :         : 1         :                
TCK                          : 24        : input  :                   :         : 1         :                
TDO                          : 25        : output :                   :         : 1         :                
GND*                         : 26        :        :                   :         : 1         :                
XOR                          : 27        : output : LVTTL             :         : 1         : Y              
DFF                          : 28        : output : LVTTL             :         : 1         : Y              
GND*                         : 29        :        :                   :         : 1         :                
GND*                         : 30        :        :                   :         : 1         :                
VCCIO1                       : 31        : power  :                   : 3.3V    : 1         :                
GNDIO                        : 32        : gnd    :                   :         :           :                
GND*                         : 33        :        :                   :         : 1         :                
GND*                         : 34        :        :                   :         : 1         :                
Spare_NOR2                   : 35        : input  : LVTTL             :         : 1         : Y              
ADR[4]                       : 36        : input  : LVTTL             :         : 1         : Y              
G0_14                        : 37        : output : LVTTL             :         : 1         : Y              
G0_15                        : 38        : output : LVTTL             :         : 1         : Y              
Sw[1]                        : 39        : input  : LVTTL             :         : 1         : Y              
ADR[0]                       : 40        : input  : LVTTL             :         : 1         : Y              
Sw[3]                        : 41        : input  : LVTTL             :         : 1         : Y              
ADR[2]                       : 42        : input  : LVTTL             :         : 1         : Y              
G1_0                         : 43        : output : LVTTL             :         : 1         : Y              
G1_7                         : 44        : output : LVTTL             :         : 1         : Y              
VCCIO1                       : 45        : power  :                   : 3.3V    : 1         :                
GNDIO                        : 46        : gnd    :                   :         :           :                
G1_1                         : 47        : output : LVTTL             :         : 1         : Y              
G1_2                         : 48        : output : LVTTL             :         : 1         : Y              
G1_6                         : 49        : output : LVTTL             :         : 1         : Y              
G1_10                        : 50        : output : LVTTL             :         : 1         : Y              
G1_8                         : 51        : output : LVTTL             :         : 1         : Y              
G0_11                        : 52        : output : LVTTL             :         : 2         : Y              
G1_5                         : 53        : output : LVTTL             :         : 2         : Y              
G1_4                         : 54        : output : LVTTL             :         : 2         : Y              
G1_3                         : 55        : output : LVTTL             :         : 2         : Y              
G0_9                         : 56        : output : LVTTL             :         : 2         : Y              
G1_13                        : 57        : output : LVTTL             :         : 2         : Y              
G0_13                        : 58        : output : LVTTL             :         : 2         : Y              
VCCIO2                       : 59        : power  :                   : 3.3V    : 2         :                
GNDIO                        : 60        : gnd    :                   :         :           :                
RDn                          : 61        : input  : LVTTL             :         : 2         : Y              
Spare_NOR1                   : 62        : input  : LVTTL             :         : 2         : Y              
VCCINT                       : 63        : power  :                   : 3.3V    :           :                
G0_0                         : 64        : output : LVTTL             :         : 2         : Y              
GNDINT                       : 65        : gnd    :                   :         :           :                
G0_3                         : 66        : output : LVTTL             :         : 2         : Y              
G0_7                         : 67        : output : LVTTL             :         : 2         : Y              
G0_6                         : 68        : output : LVTTL             :         : 2         : Y              
G0_5                         : 69        : output : LVTTL             :         : 2         : Y              
D[3]                         : 70        : bidir  : LVTTL             :         : 2         : Y              
D[4]                         : 71        : bidir  : LVTTL             :         : 2         : Y              
D[5]                         : 72        : bidir  : LVTTL             :         : 2         : Y              
Sw[7]                        : 73        : input  : LVTTL             :         : 2         : Y              
D[2]                         : 74        : bidir  : LVTTL             :         : 2         : Y              
G1_14                        : 75        : output : LVTTL             :         : 2         : Y              
G1_15                        : 76        : output : LVTTL             :         : 2         : Y              
G1_11                        : 77        : output : LVTTL             :         : 2         : Y              
G1_12                        : 78        : output : LVTTL             :         : 2         : Y              
GNDIO                        : 79        : gnd    :                   :         :           :                
VCCIO2                       : 80        : power  :                   : 3.3V    : 2         :                
G1_9                         : 81        : output : LVTTL             :         : 2         : Y              
Sw[4]                        : 82        : input  : LVTTL             :         : 2         : Y              
Sw[2]                        : 83        : input  : LVTTL             :         : 2         : Y              
ADR[7]                       : 84        : input  : LVTTL             :         : 2         : Y              
D[6]                         : 85        : bidir  : LVTTL             :         : 2         : Y              
D[1]                         : 86        : bidir  : LVTTL             :         : 2         : Y              
D[7]                         : 87        : bidir  : LVTTL             :         : 2         : Y              
D[0]                         : 88        : bidir  : LVTTL             :         : 2         : Y              
ADR[6]                       : 89        : input  : LVTTL             :         : 2         : Y              
Sw[5]                        : 90        : input  : LVTTL             :         : 2         : Y              
ADR[1]                       : 91        : input  : LVTTL             :         : 2         : Y              
OVC                          : 92        : input  : LVTTL             :         : 2         : Y              
GNDIO                        : 93        : gnd    :                   :         :           :                
VCCIO2                       : 94        : power  :                   : 3.3V    : 2         :                
NOR                          : 95        : output : LVTTL             :         : 2         : Y              
NOT                          : 96        : output : LVTTL             :         : 2         : Y              
Spare_not                    : 97        : input  : LVTTL             :         : 2         : Y              
NAND                         : 98        : output : LVTTL             :         : 2         : Y              
Spare_NAND1                  : 99        : input  : LVTTL             :         : 2         : Y              
Spare_NAND2                  : 100       : input  : LVTTL             :         : 2         : Y              
