xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Tmodule.ngc Tmodule_synthesis.v 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
par -w -intstyle ise -ol high -mt off Tmodule_map.ncd Tmodule.ncd Tmodule.pcf 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Tmodule.ngc Tmodule_synthesis.v 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
par -w -intstyle ise -ol high -mt off Tmodule_map.ncd Tmodule.ncd Tmodule.pcf 
trce -intstyle ise -v 3 -s 3 -n 3 -fastpaths -xml Tmodule.twx Tmodule.ncd -o Tmodule.twr Tmodule.pcf -ucf pins.ucf 
bitgen -intstyle ise -f Tmodule.ut Tmodule.ncd 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
par -w -intstyle ise -ol high -mt off Tmodule_map.ncd Tmodule.ncd Tmodule.pcf 
trce -intstyle ise -v 3 -s 3 -n 3 -fastpaths -xml Tmodule.twx Tmodule.ncd -o Tmodule.twr Tmodule.pcf -ucf pins.ucf 
bitgen -intstyle ise -f Tmodule.ut Tmodule.ncd 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Tmodule.ngc Tmodule_synthesis.v 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
par -w -intstyle ise -ol high -mt off Tmodule_map.ncd Tmodule.ncd Tmodule.pcf 
trce -intstyle ise -v 3 -s 3 -n 3 -fastpaths -xml Tmodule.twx Tmodule.ncd -o Tmodule.twr Tmodule.pcf -ucf pins.ucf 
bitgen -intstyle ise -f Tmodule.ut Tmodule.ncd 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Tmodule.ngc Tmodule_synthesis.v 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
par -w -intstyle ise -ol high -mt off Tmodule_map.ncd Tmodule.ncd Tmodule.pcf 
trce -intstyle ise -v 3 -s 3 -n 3 -fastpaths -xml Tmodule.twx Tmodule.ncd -o Tmodule.twr Tmodule.pcf -ucf pins.ucf 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
par -w -intstyle ise -ol high -mt off Tmodule_map.ncd Tmodule.ncd Tmodule.pcf 
trce -intstyle ise -v 3 -s 3 -n 3 -fastpaths -xml Tmodule.twx Tmodule.ncd -o Tmodule.twr Tmodule.pcf -ucf pins.ucf 
bitgen -intstyle ise -f Tmodule.ut Tmodule.ncd 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
netgen -intstyle ise -insert_glbl true -w -dir netgen/synthesis -ofmt verilog -sim Tmodule.ngc Tmodule_synthesis.v 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
par -w -intstyle ise -ol high -mt off Tmodule_map.ncd Tmodule.ncd Tmodule.pcf 
trce -intstyle ise -v 3 -s 3 -n 3 -fastpaths -xml Tmodule.twx Tmodule.ncd -o Tmodule.twr Tmodule.pcf -ucf pins.ucf 
bitgen -intstyle ise -f Tmodule.ut Tmodule.ncd 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
xst -intstyle ise -ifn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.xst" -ofn "F:/7th semester/DSD LAB/lab11/task1/Tmodule.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc pins.ucf -p xc6slx16-csg324-3 "Tmodule.ngc" Tmodule.ngd  
map -intstyle ise -p xc6slx16-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Tmodule_map.ncd Tmodule.ngd Tmodule.pcf 
par -w -intstyle ise -ol high -mt off Tmodule_map.ncd Tmodule.ncd Tmodule.pcf 
trce -intstyle ise -v 3 -s 3 -n 3 -fastpaths -xml Tmodule.twx Tmodule.ncd -o Tmodule.twr Tmodule.pcf -ucf pins.ucf 
