¿¿¿¿lw, sw, add, addi, sub, and, andi, or, slt, beq ¿¿
¿¿¿¿¿¿¿¿ data hazard, hazard with load, branch hazard

- input:
	MIPS ¿¿¿¿¿¿ 32-bit ¿¿¿¿¿¿¿¿¿¿¿
- output:
	¿¿¿¿¿¿¿ 32-bit ¿¿¿¿¿¿¿¿¿¿¿¿ clock cycle ¿¿¿¿ pipeline registers¿¿¿¿¿¿¿¿¿¿¿¿¿¿¿¿¿¿

- µ{¦¡·|¦Û¦æÅªÀÉ¡AÅªÀÉÀÉ¦W¥²¶·¬OGeneral¡B Datahazard¡Blwhazard¡BBranchhazard

- µ{¦¡·|¿é¥XÀÉ®×¡AÀÉ®×¤À§O¬°genResult.txt¡BdataResult.txt¡BloadResult.txt¡BbranchResult.txt

- ¦p»Ý§ïÀÉ¦W¡A½Ð§ïµ{¦¡58¡B59¦æ¡A
   58¦æ¬°input_fileªºÀÉ¦W
   59¦æ¬°output_fileªºÀÉ¦W
