<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:08:14.814</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7016883</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 기판 및 그 제조 방법, 디스플레이 장치</inventionTitle><inventionTitleEng>DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY DEVICE</inventionTitleEng><openDate>2025.03.24</openDate><openNumber>10-2025-0040567</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.24</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.05.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3208</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디스플레이 기판 및 그 제조 방법, 디스플레이 장치. 디스플레이 기판은 다수의 서브 픽셀을 포함하며, 서브 픽셀은 제1 영역(q1), 간격 영역(q3) 및 제2 영역(q2)을 포함하며; 서브 픽셀은 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함하고, 제1 트랜지스터(T1)는 제1 능동층(1)과 제1 게이트 전극(11)을 포함하며, 제2 트랜지스터(T2)는 제2 능동층(2)과 제2 게이트 전극(12)을 포함하고, 제3 트랜지스터(T2)는 제3 능동층(3)과 제3 게이트 전극(13)을 포함하며; 제1 능동층(1)은 제1 영역(q1)에 설치되고, 제2 능동층(2)과 제3 능동층(T3)은 제2 영역(q2)에 설치되며, 제1 게이트 전극(11) 및 제3 게이트 전극(13)이 스캔 신호선과 연결되는 통과홀, 제2 게이트 전극(12)이 제1 트랜지스터(T1)와 연결되는 통과홀은 모두 간격 영역(q3)에 설치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.02.01</internationOpenDate><internationOpenNumber>WO2024021001</internationOpenNumber><internationalApplicationDate>2022.07.29</internationalApplicationDate><internationalApplicationNumber>PCT/CN2022/108886</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 디스플레이 기판에 있어서, 디스플레이 영역과 변두리 영역을 포함하며, 상기 디스플레이 영역은 다수의 픽셀 행과 다수의 픽셀 열을 형성하는 다수의 서브 픽셀을 포함하며, 상기 서브 픽셀은 픽셀 행의 방향을 따라 순차적으로 설치되는 제1 영역, 간격 영역 및 제2 영역을 포함하며; 적어도 하나의 서브 픽셀은 픽셀 드라이브 회로, 제1 스캔 신호선 및 제2 스캔 신호선을 포함하며, 상기 픽셀 드라이브 회로는 적어도 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터를 포함하며, 상기 제1 스캔 신호선은 상기 제1 트랜지스터의 도통 또는 단절을 제어하도록 구성되며, 상기 제2 스캔 신호선은 상기 제2 트랜지스터의 도통 또는 단절을 제어하도록 구성되며; 상기 제1 트랜지스터는 적어도 제1 게이트 전극, 제1 능동층 및 제1 트랜지스터의 제1 극과 제1 트랜지스터의 제2 극을 포함하며, 상기 제2 트랜지스터는 적어도 제2 게이트 전극과 제2 능동층을 포함하며, 상기 제3 트랜지스터는 적어도 제3 게이트 전극과 제3 능동층을 포함하며; 상기 제1 능동층은 상기 제1 영역에 설치되고, 상기 제2 능동층과 제3 능동층은 상기 제2 영역에 설치되며, 상기 제2 능동층은 상기 제3 능동층 픽셀 열 방향의 한쪽에 설치되며; 상기 제1 스캔 신호선은 제1 게이트 통과홀을 통하여 상기 제1 게이트 전극과 연결되고, 상기 제1 트랜지스터의 제2 극은 제2 게이트 통과홀을 통하여 상기 제2 게이트 전극과 연결되며, 상기 제2 스캔 신호선은 제3 게이트 통과홀을 통하여 상기 제3 게이트 전극과 연결되며, 상기 제1 게이트 통과홀, 제2 게이트 통과홀 및 제3 게이트 통과홀은 상기 간격 영역에 설치되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 픽셀 행 방향을 따라, 상기 제1 영역은 제1 너비를 가지고, 상기 제2 영역은 제2 너비를 가지며, 상기 간격 영역은 제3 너비를 가지며, 상기 제3 너비는 0.5* 제1 너비보다 작거나 같으며, 상기 제3 너비는 0.5* 제2 너비보다 작거나 같은 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 픽셀 행에서 인접한 두 개의 서브 픽셀의 제1 게이트 전극은 서로 연결되는 일체 구조이고, 상기 픽셀 행에서 인접한 두 개의 서브 픽셀의 제3 게이트 전극은 서로 연결되는 일체 구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 일체 구조의 제1 게이트 전극은 두 개의 제1 게이트 통과홀을 통하여 상기 제1 스캔 신호선과 연결되고, 상기 일체 구조의 제3 게이트 전극은 두 개의 제3 게이트 통과홀을 통하여 상기 제2 스캔 신호선과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 픽셀 행에서 인접한 두 개의 서브 픽셀의 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 픽셀 중심선을 기준으로 거울 대칭되며, 상기 픽셀 중심선은 상기 픽셀 행에서 인접한 두 개의 서브 픽셀 사이에 위치하고 상기 픽셀 열 방향을 따라 연장되는 직선인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 적어도 하나의 서브 픽셀에서, 상기 제1 게이트 전극은 서로 연결되는 제1 게이트 본체부와 제1 게이트 연결부를 포함하며, 상기 제1 게이트 연결부는 상기 간격 영역에 설치되며, 상기 제1 스캔 신호선은 상기 제1 게이트 통과홀을 통하여 상기 제1 게이트 연결부와 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 적어도 하나의 서브 픽셀에서, 상기 제2 게이트 전극은 서로 연결되는 제2 게이트 본체부와 제2 게이트 연결부를 포함하며, 상기 제2 게이트 연결부는 상기 간격 영역에 설치되며, 상기 제1 트랜지스터의 제2 극이 상기 제2 게이트 통과홀을 통하여 상기 제2 게이트 연결부와 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 적어도 하나의 서브 픽셀에서, 상기 제3 게이트 전극은 서로 연결되는 제3 게이트 본체부와 제3 게이트 연결부를 포함하며, 상기 제3 게이트 연결부는 상기 간격 영역에 설치되며, 상기 제2 스캔 신호선은 상기 제3 게이트 통과홀을 통하여 상기 제3 게이트 연결부와 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 적어도 하나의 서브 픽셀에서, 상기 제1 게이트 전극은 서로 연결되는 제1 게이트 본체부와 제1 게이트 연결부를 포함하며, 상기 제1 게이트 연결부는 상기 제1 게이트 본체부의 상기 제3 게이트 전극에 가까운 한쪽에 설치되며, 상기 제3 게이트 전극은 서로 연결되는 제3 게이트 본체부와 제3 게이트 연결부를 포함하며, 상기 제3 게이트 연결부는 상기 제3 게이트 본체부의 상기 제1 게이트 전극에 가까운 한쪽에 설치되며, 상기 제1 게이트 연결부와 상기 제3 게이트 연결부가 상기 픽셀 열 방향에서 비정렬로 설치되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제1 게이트 본체부와 제1 게이트 연결부의 상기 제2 트랜지스터에서 멀리 떨어져 한쪽의 가장자리가 정렬되며, 상기 제3 게이트 본체부와 제3 게이트 연결부의 상기 제2 트랜지스터에 가까운 한쪽의 가장자리가 정렬되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 적어도 하나의 서브 픽셀에서 상기 제2 게이트 전극은 서로 연결되는 제2 게이트 본체부와 제2 게이트 연결부를 포함하며, 상기 제2 게이트 연결부는 상기 간격 영역에 설치되며, 상기 제2 게이트 본체부와 제2 게이트 연결부의 상기 제3 트랜지스터에 가까운 한쪽의 가장자리가 정렬되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 제1 스캔 신호선과 제2 스캔 신호선의 모양은 본체 부분이 상기 픽셀 행 방향을 따라 연장되는 선 모양이며, 상기 제1 스캔 신호선의 상기 디스플레이 기판의 평면에서의 정투영은 상기 제1 게이트 전극과 제3 게이트 전극의 상기 디스플레이 기판의 평면에서의 정투영과 적어도 부분적으로 중첩되고, 상기 제2 스캔 신호선의 상기 디스플레이 기판의 평면에서의 정투영은 상기 제1 게이트 전극과 제3 게이트 전극의 상기 디스플레이 기판의 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 제2 트랜지스터는 또한 제2 트랜지스터의 제1 극과 제2 트랜지스터의 제2 극을 포함하고, 상기 제3 트랜지스터는 또한 제3 트랜지스터의 제1 극과 제3 트랜지스터의 제2 극을 포함하며, 상기 제1 소스 전극은 데이터 신호선과 연결되고, 상기 제2 트랜지스터의 제1 극은 발광 전압선과 연결되며, 상기 제3 트랜지스터의 제1 극은 참조 신호선과 연결되며, 상기 제2 트랜지스터의 제2 극과 상기 제3 트랜지스터의 제2 극이 서로 연결되는 일체구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 적어도 하나의 서브 픽셀에서, 상기 픽셀 드라이브 회로는 또한 저장 커패시터를 포함하며, 상기 저장 커패시터는 제1 극판과 제2 극판을 포함하며, 상기 제1 극판의 상기 디스플레이 기판의 평면에서의 정투영은 상기 제2 극판의 상기 디스플레이 기판의 평면에서의 정투영과 적어도 부분적으로 중첩되며, 상기 제1 극판은 연결 전극을 통하여 상기 제1 트랜지스터의 제2 극과 연결되고, 상기 제2 극판은 제1 전원선과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 적어도 하나의 서브 픽셀은 또한 접촉 전극을 포함하며, 상기 접촉 전극은 상기 제1 영역에 설치되며, 상기 접촉 전극은 상기 제1 능동층의 상기 픽셀 열 방향의 한쪽에 설치되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 적어도 하나의 서브 픽셀은 또한 바이어스 전압선을 포함하며, 상기 바이어스 전압선은 통과홀을 통하여 상기 접촉 전극과 연결되며, 상기 바이어스 전압선의 상기 디스플레이 기판의 평면에서의 정투영은 상기 제2 게이트 전극의 상기 디스플레이 기판의 평면에서의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,적어도 하나의 서브 픽셀에서, 상기 접촉 전극의 모양은 상기 픽셀 열 방향을 따라 연장되는 스트립 모양이고, 상기 바이어스 전압선의 모양은 상기 픽셀 행 방향을 따라 연장되는 선 모양이며, 상기 바이어스 전압선의 상기 픽셀 열 방향의 한쪽 또는 양쪽에 바이어스 연결선이 연결되며, 상기 바이어스 연결선의 상기 디스플레이 기판의 평면에서의 정투영은 상기 접촉 전극의 상기 디스플레이 기판의 평면에서의 정투영과 적어도 부분적으로 중첩되며, 상기 바이어스 연결선은 통과홀을 통하여 상기 접촉 전극과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 바이어스 전압선과 상기 바이어스 연결선은 서로 연결되는 일체 구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>19. 제1항에 있어서, 상기 변두리 영역에는 적어도 발광 제어 트랜지스터가 포함되며, 상기 발광 제어 트랜지스터의 게이트 전극이 발광 제어선과 연결되고, 상기 발광 제어 트랜지스터의 제1 극이 변두리 전원 리드선과 연결되며, 상기 발광 제어 트랜지스터의 제2 극이 발광 전압선과 연결되고, 상기 발광 전압선이 하나의 픽셀 행에서의 다수의 서브 픽셀의 제2 트랜지스터의 제1 극과 연결되며, 상기 변두리 전원 리드선이 제1 전원선과 연결되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 디스플레이 기판에 수직인 평면에, 상기 디스플레이 기판은 적어도 실리콘 기질에 순차적으로 설치되는 제1 전도층과 제2 전도층을 포함하며, 상기 실리콘 기질은 적어도 상기 제1 능동층, 제2 능동층 및 제3 능동층을 포함하며, 상기 제1 전도층은 적어도 상기 제1 게이트 전극, 제2 게이트 전극 및 제3 게이트 전극을 포함하며, 상기 제2 전도층은 적어도 상기 제1 스캔 신호선과 제2 스캔 신호선을 포함하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 디스플레이 기판은 또한 상기 제2 전도층의 상기 실리콘 기질에서 멀리 떨어진 한쪽에 설치되는 제3 전도층, 제4 전도층, 제5 전도층, 제6 전도층, 제7 전도층 및 제8 전도층을 포함하며, 상기 제3 전도층은 적어도 데이터 신호선과 참조 신호선을 포함하고, 상기 제4 전도층은 적어도 발광 전압선을 포함하며, 상기 제6 전도층은 적어도 저장 커패시터의 제1 극판을 포함하고, 상기 제7 전도층은 적어도 저장 커패시터의 제2 극판을 포함하며, 상기 제8 전도층은 적어도 양극 연결 전극과 제1 전원선을 포함하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>22. 디스플레이 장치에 있어서, 제1항 내지 제21항 중 어느 한 항의 상기 디스플레이 기판이 포함되는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>23. 디스플레이 기판의 제조 방법에 있어서, 상기 디스플레이 기판은 디스플레이 영역과 변두리 영역을 포함하며, 상기 디스플레이 영역은 픽셀 행과 픽셀 열을 형성하는 다수의 서브 픽셀을 포함하며, 상기 서브 픽셀은 픽셀 행 방향을 따라 순차적으로 설치되는 제1 영역, 간격 영역 및 제2 영역을 포함하며; 적어도 하나의 서브 픽셀은 픽셀 드라이브 회로, 제1 스캔 신호선 및 제2 스캔 신호선을 포함하며, 상기 픽셀 드라이브 회로는 적어도 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터를 포함하며, 상기 제1 스캔 신호선은 상기 제1 트랜지스터의 도통 또는 단절을 제어하도록 구성되고, 상기 제2 스캔 신호선은 제2 트랜지스터의 도통 또는 단절을 제어하도록 구성되며; 상기 제1 트랜지스터는 적어도 제1 게이트 전극, 제1 능동층 및 제1 트랜지스터의 제1 극과 제1 트랜지스터의 제2 극을 포함하며, 상기 제2 트랜지스터는 적어도 제2 게이트 전극과 제2 능동층을 포함하며, 상기 제3 트랜지스터는 적어도 제3 게이트 전극과 제3 능동층을 포함하며; 상기 제조 방법에는,상기 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제1 스캔 신호선 및 제2 스캔 신호선을 형성하며, 상기 제1 능동층은 상기 제1 영역에 설치되고, 상기 제2 능동층과 제3 능동층은 상기 제2 영역에 설치되며, 상기 제2 능동층은 상기 제3 능동층의 픽셀 열 방향의 한쪽에 설치되며; 상기 제1 게이트 전극은 제1 게이트 통과홀을 통하여 제1 스캔 신호선과 연결되고, 상기 제2 게이트 전극은 제2 게이트 통과홀을 통하여 상기 제1 트랜지스터의 제2 극과 연결되며, 상기 제3 게이트 전극은 제3 게이트 통과홀을 통하여 제2 스캔 신호선과 연결되며, 상기 제1 게이트 통과홀, 제2 게이트 통과홀 및 제3 게이트 통과홀은 상기 간격 영역에 설치되는 것이 포함되는 것을 특징으로 하는 디스플레이 기판의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo><applicantInfo><address>중국 베이징 ****** 비디에이 징하이일루 ***호</address><code>520110439645</code><country>중국</country><engName>Beijing BOE Display Technology Co., Ltd.</engName><name>베이징 보에 디스플레이 테크놀로지 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>CONG, Ning</engName><name>충, 닝</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>FAN, Longfei</engName><name>판, 룽페이</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LI, Dachao</engName><name>리, 다차오</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>ZHANG, Can</engName><name>장, 찬</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>XUAN, Minghua</engName><name>쉬안, 밍화</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>CHEN, Xiaochuan</engName><name>천, 샤오촨</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.05.21</receiptDate><receiptNumber>1-1-2024-0547913-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.03.06</receiptDate><receiptNumber>1-5-2025-0039152-83</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.24</receiptDate><receiptNumber>1-1-2025-0841741-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.24</receiptDate><receiptNumber>1-1-2025-0841772-22</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247016883.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932269280786ca4e74a9998178b1c42e517ffb8746393937a5c1d36cf155ab061e2d4eb5346792fd9d5d9d6c6ad82f32ad32a68c304e899635</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfda0a83f636cb9ad9e7fc9a031cef34f50a99e81eb0fa948fe0ec7f3474e5df9bcff673f5f8bb03c93127a147249bfe480f2b923929a4bf1f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>