---
{"dg-publish":true,"permalink":"/2/summary/papers/a-0-35-v-5-200-mm2-2-1-m-hz-temperature-resilient-relaxation-oscillator-with-667-f-j-per-cycle-energy-efficiency-using-an-asymmetric-swing-boosted-rc-network-and-a-dual-path-comparator/","tags":["SB_RC","subthreshold_amplifier","subthreshold_region","votlage_headroom","asymmetric_SB_RC","dual_path_comparator","clock_boosting","clock_masking","comparator_delay_compensation"]}
---

--- 
### Title: A 0.35-V 5,200-μm2 2.1-MHz Temperature-Resilient Relaxation Oscillator With 667 fJ per Cycle Energy Efficiency Using an Asymmetric Swing-Boosted RC Network and a Dual-Path Comparator
##### Author: [[1. 임시 메모/그 외 나머지/Circuit Researchers/Ka-Meng Lei\|Ka-Meng Lei]]; [[1. 임시 메모/그 외 나머지/Circuit Researchers/Pui-In Mak\|Pui-In Mak]]; [[1. 임시 메모/그 외 나머지/Circuit Researchers/Rui P. Martins\|Rui P. Martins]]
##### Year & Conference: 2021 & JSSC
Created: [[4. DAILY_NOTES/2023/2304/230413_목\|230413_목]]  13:00 
- Motivation & Thought: 
	- 첨언/특이한 점/추가로 찾아볼 점:
		- Comparator를 dual path로 가져가서 comparating voltage가 높을 때는 3 stage NMOS amplifier를, comparating voltage가 낮을 때는 3 stage PMOS amplifier를 이용하였음.
			- => differential 구조로 만들었기에 애시당초에 Vref가 따로 필요하지 않았음.
		- <mark style="background: #FFB86CA6;">NOTE</mark>, MOSFET이 subthreshold region에서 작동하려면 $|V_{DS}| > 3 \cdot V_{T}$를 만족해야함.
		- Fig 3.에서와 같이 CLK을 SR latch에 넣어 switch의 영향을 막은 <mark style="background: #FFB86CA6;">glitch-free clk</mark>을 만드는 것도 좋은 technique라 생각
		- ~~Comp. delay compensation을 위해서 R-RC랑 유사하게 접근함.~~
			- ~~(Open-loop compensation scheme이라 주장하는데, open-loop이 맞나...? 느린 closed-loop 아냐?)~~
			- open loop 맞다. 그냥 delay를 tracking 할 수 있도록 tunable cap.으로 만들어둔 delay cell이 안에 있는 것이다.
			- => R-RC에서는 미리 comparating을 하고 걔로 control를 signal을 만드는 것이었다면, 얘는 delay를 open-loop으로 calibration하겠다는 것이네.
		- ULV라서 측정할 때 on-chip level shifter로 output signal을 끌어올리고 0.9V에서 digital buffer를 통과시켰다.(그렇지 않으면 peripheral equipment를 driving 할 수 없음)
		- <mark style="background: #ADCCFFA6;">Start-up time도 중요하다고 하며 적어뒀는데, Q) RTC가 굳이 power gating을 해야하는지는 의문이다.</mark>
- Summary: 
	- <mark style="background: #FFB86CA6;">왜 쓰여진 논문인가.</mark>
		- Target Application/문제 상황: 
			- IoT node에서 wake-up receiver를 위해서는 kHz~MHz clock with moderate freq. accuracy + low-power가 필요
				- XTAL은 1) Power-hungry 2) off-chip component 라는 문제가 있다.
				- LC의 경우는 bulky LC tank for Mhz-range operation, RO는 PVT 취약성 때문에 별로다.
				- => RxO를 쓰자.
			- Sub-0.5V energy harvesting system에서 작동하려면
				- voltage headroom이 한정되기에 current & votlage reference의 linearity & accuracy가 약화된다.
					- => Stability of RxO에 문제가 생기기도 한다.
				- SB-RxO는 current or voltage reference 없이 RC를 바탕으로 oscillating period를 결정한다.
					- => <mark style="background: #FFB86CA6;">내가 만드는 구조에서도 current reference cirucit을 빼는 방향으로 디자인 하는게 맞겠다.</mark>
						- votlage reference는 뭐 간단하게 만들 수 있으니 상관 없나...? 그러면 current reference도 간단하게 만들 수 있으면 상관 없는 것인가?
						- => CP 쓰면 current reference noise에 영향을 그대로 받을 수 있으니 별로겠다.
						- => FIA는 clk을 통한 timing 정보만 제공하면 output이 나오니 이 구조를 바탕으로 쓰는게 맞겠다... 
			- 하지만 conventional한 SB-RC oscillator를 이용한다면, swing되는 mid-VDD가 0.25V라서 comp.의 정상작동을 막는다.
				- [[1. 임시 메모/Summary-임시/An Ultra-Low-Noise Swing-Boosted Differential Relaxation Oscillator in 0.18-μm CMOS\|An Ultra-Low-Noise Swing-Boosted Differential Relaxation Oscillator in 0.18-μm CMOS]]
	- <mark style="background: #FFB86CA6;">어떻게 해결했지.</mark>
		- Main Idea/제안점: 
			- Asymmetric SB RC network + Dual path comparator로 sub-0.5V operation + temp. resilience을 달성
				- temp. resilience는 delay generator로 comp.의 temp. sensitive delay를 따라가도록 만들었음.
			- 
	- <mark style="background: #FFB86CA6;">해결 결과는.</mark>
		- 좋아진 점/수치적으로:
			- key-parameters: Power, Temp. stability, energy efficiency(energy per cycle)
			- 2.1MHz, 0.35V, 1.4uW
			- $T_{OSC}$가 -20°C ~ 120°C까지 변화할 때 2.1% 변함.
				- =>Temp coef.가 158ppm/°C
			- Line sensitivity가 26.8%로 큼.
				- => 더 낮아지면 margin에서 벗어나 subthreshold region의 동작점이 틀어지기에.
					- => Amp. based comparator라서 그런가 보구나. amp. 구조를 바꾸면 좀 나아지지 않을까?
			- $FoM1 = 10 log(\frac{f \cdot T_{range}}{Power \cdot TC})$ => 181dB
				- 얘는 TC대비 power를 적게 썼네. 0.35V잖아
			- $FoM2= PN - 20log(\frac{f}{f_{offset}}) + 10log(\frac{Power}{1mW})$ => 143.4dBc/Hz @ 10kHz
				- RTC를 만들겠다 해두고 Allan deviation이 없는 것은 아쉽다.
		- Trade-off: 
			- PN
				- <mark style="background: #ADCCFFA6;">=> 아마도 RC 단에서 switching을 해줬기에 그런 것이라 추측된다.</mark>

---

Circuit:
![Pasted image 20230413133906.png](/img/user/0.%20TOOLS/01.%20%EA%B8%B0%ED%83%80%EC%9E%90%EB%A3%8C/011.%20Attachment/Pasted%20image%2020230413133906.png)     ![Pasted image 20230413135519.png](/img/user/0.%20TOOLS/01.%20%EA%B8%B0%ED%83%80%EC%9E%90%EB%A3%8C/011.%20Attachment/Pasted%20image%2020230413135519.png)
- Fig 1.
	- 한 쪽의 저항을 k배 키워줌으로써 comp.가 >VDD/2에서 한 번, <VDD/2에서 한 번 비교하도록 만든다.
	- 이때 RxO의 $\sigma_{jit}$가 threshold에서의 기울기 Vx,y에 반비례하기에 Swing을 키워야 $\sigma_{jit}$가 좋아진다.
	- 쭉 분석해보면 주기 T가 RC, k에 의한 값으로 결정된다.

- Fig 2.
	- comparator의 jitter에 대해서 좀 더 살펴보자면, 
		- S가 crossing point의 기울기, Vn이 RC network에서 오는 noise일 때, $\sigma_{jit}=\alpha \frac{V_{n,xy}}{S_{xy}}$ 
			- $S_{xy}=\frac{dV_{x,y}}{dt}(t=\frac{T}{2})= -\frac{1}{RC} (V_{CM,D}-\frac{V_{CM,D}}{k}+\frac{V_{DD}}{k})$로 k가 커지면 커질수록 crossing point에서 기울기가 낮아진다.
			- => k가 클수록 쉽게 comparating이 가능하지만 jitter가 그 trade-off이다.

![Pasted image 20230413140502.png](/img/user/0.%20TOOLS/01.%20%EA%B8%B0%ED%83%80%EC%9E%90%EB%A3%8C/011.%20Attachment/Pasted%20image%2020230413140502.png)
- Fig 3.
	- [[1. 임시 메모/Summary-임시/An Ultra-Low-Noise Swing-Boosted Differential Relaxation Oscillator in 0.18-μm CMOS\|An Ultra-Low-Noise Swing-Boosted Differential Relaxation Oscillator in 0.18-μm CMOS]] 에서 inverter based comparator를 쓸 수 있던 것은 $2(V_{GS}+V_{DS})$의 voltage headroom이 있었기 때문. 하지만 여기서는 ULV이기에 사용할 수 없다.
	- (b)는 delay clock을 SR latch에 넣어줘서 masking함으로써 switch으로 amp.에서 생기는 glitch를 막으려는 것. 유용할듯
	- CLK boosting
		- MOSFET이 subthreshold region에서 동작하기에 문제가 생긴다.
			- Switch의 on-resistance가 커지고 ($R_{on} \propto exp(-(V_{GS}-V_{TH}))$)
			- Switch의 on-resistance가 temp. variation을 더 심하게 받고.(온도 낮아질수록 저항이 커짐.)
			- => Ron << R 이어야한다.
			- 이를 위해서 clock booster를 통해 swing을 3배로 키워(0.7V~-0.35V) 이용하였다.
				- 굳이 음수로까지 낮춘 것은 negative bias voltage를 통해 leakage current를 낮추려고.
	- Comparator는 fully differential CS amp.를 3단 연결하여 만들었음. => >27dB gain으로 comparator로 차이를 벌리고 뒤의 logic gates로 위아래로 벌리는듯...
		- Q) 근데 VDD = 0.35V 썼으면 inverter delay도 엄청 타지 않나?
		- => 그래서 PG가 delay를 보상해줌.
	- 0.35V로 voltage를 제안한 것,
		- 왜냐하면 amp. cirucit이랑 logic gates의 minimum VDD requirement 때문.
		- <mark style="background: #FFB86CA6;">NOTE</mark>, MOSFET이 subthreshold region에서 작동하려면 $|V_{DS}| > 3 \cdot V_{T}$를 만족해야함.
		- amp. 구조
			- ![Pasted image 20230413141632.png](/img/user/0.%20TOOLS/01.%20%EA%B8%B0%ED%83%80%EC%9E%90%EB%A3%8C/011.%20Attachment/Pasted%20image%2020230413141632.png)
		- 120°C에서 VT가 34mV임 + power-gating에 쓰는 MOSFET은 size를 겁나 크게 가져가서 voltage drop이 없다면,
			- MOSFET 하나 당 102mV씩 쓰임. + MOSFET 3개를 쌓았음. + 10% 마진 = 0.35V라서 저렇게 결정되었다.
		- 한 phase에 하나의 comp.만 동작하니 나머지 amp.는 power gating으로 duty cycling하여 total power의 26% 절약
		- differential cirucit이니 CMFB로 amp. biasing함. 

![Pasted image 20230413145150.png](/img/user/0.%20TOOLS/01.%20%EA%B8%B0%ED%83%80%EC%9E%90%EB%A3%8C/011.%20Attachment/Pasted%20image%2020230413145150.png)
- Fig 5.
	- Switch의 원활한 동작을 위해서 switched-cap. voltage doubler로 clock signal의 VDD를 2배로 높여서 썼다
	- 작동중에는 clk signal로 control signal을 만드는데 start-up에서는 control signal이 없으니 auxiliary RO를 추가해서 이걸로 초기 pulse들을 만들어 넣어줬음.


![Pasted image 20230413145450.png](/img/user/0.%20TOOLS/01.%20%EA%B8%B0%ED%83%80%EC%9E%90%EB%A3%8C/011.%20Attachment/Pasted%20image%2020230413145450.png)
- Fig 6. 
	- Tosc를 temp.와 무관하게 만들고 싶다.
		- => Delay of comparator를 compensation 시켜주자.
		- [[A Second-Order Temperature-Compensated On-Chip R-RC Oscillator Achieving 7.93ppm_C and 3.3pJ_Hz in -40_C to 125_C Temperature Range\|R-RC]]랑 비슷한 접근 방법이라 볼 수도 있겠다. 
			- ~~open loop compensation이라는 적어두긴 했는데 comparison table에서 별 말 없는 것으로 봐서는 딱히 중요시 여기지는 않은듯.~~
			- open-loop으로 delay generator를 통해서 comparator delay를 cap. tuning(4 bit)을 통해서 cal./trim. 할 수 있도록 만들어둠.
				- => 해당 delay의 크기만큼 동안 2배의 속도로 discharging & charging이 일어나도록 하여 얼추 비슷하게 delay를 만듬.
				- => fab. 후 한번씩 trimming 해줘야함.
				- 별론데? 뭔가 구림...
				-  헌데, 효과는 좋네. 이걸로 $T_{OSC}$가 -20°C ~ 120°C까지 변화할 때 25% 변하던게 2.1% 변화로 줄어들었음.



![Pasted image 20230413153045.png](/img/user/0.%20TOOLS/01.%20%EA%B8%B0%ED%83%80%EC%9E%90%EB%A3%8C/011.%20Attachment/Pasted%20image%2020230413153045.png)



---
