# VerilogProject
Makefile запускает три теста test_1, test_2, test_3\
Соотвествующие команды\
make first\
make second\
make third
