# Digital Logic Design project 2019/2020
The aim consisted to implement a Finite State Machine defining a VHDL component able to simulate the Working-Zone Encoding described by E. Musoll, T. Lang and J. Cortadella.

# Progetto di Reti Logiche 2019/2020
L'obiettivo consisteva nell'implementare una Macchina a Stati Finiti definita in VHDL capace di simulare la codifica Working-Zone descritta da E. Musoll, T. Lang and J. Cortadella.
