data = {
 'file_state'         :
{
 'file_path'        : '/home/eda/Project/rooth/core/regs_file.v'
,'last_modify_time' : 1660469049
}
,'code_inf_list'      :
[
{
 'logic_line_range'       : [0, -1]
,'real_line_range'        : [0, -1]
,'file_path'              : '/home/eda/Project/rooth/core/regs_file.v'
,'real_code_line_boundry' :
[]
}
]
,'module_inf_list'    :
[
{
 'module_name_sr'    : 
{
 'str'   : 'regs_file'
,'range' : (15,7,15,15)
}
,'module_line_range' : (15,57)
,'inst_inf_list'     : 
[]
,'parm_inf_list'     : 
[]
,'io_inf_list'       : 
[
{
 'name_sr' : 
{
 'str'   : 'clk'
,'range' : (16,36,16,38)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'rst_n'
,'range' : (17,36,17,40)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_en_i'
,'range' : (19,36,19,46)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_adder_i'
,'range' : (20,36,20,49)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_data_i'
,'range' : (21,36,21,48)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_adder_i'
,'range' : (23,36,23,50)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_data_o'
,'range' : (24,36,24,49)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_adder_i'
,'range' : (26,36,26,50)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_data_o'
,'range' : (27,36,27,49)
}
,'type'    : 2
}
]
,'code_inf_list'     : 
[
{
 'logic_line_range'       : [15, 57]
,'real_line_range'        : [15, 57]
,'file_path'              : '/home/eda/Project/rooth/core/regs_file.v'
,'real_code_line_boundry' :
[
[15, 4, 1]
,
[21, 2, 1]
,
[24, 2, 1]
,
[27, 3, 1]
,
[36, 4, 1]
,
[42, 2, 1]
,
[45, 4, 1]
,
[51, 2, 1]
]
}
]
}
]
,'macro_inf_list'     :
[]
,'wild_inst_inf_list' :
[]
}
