clk 1 std_logic bool
rst 1 std_logic sc_logic
xt_rsc_adra 10 std_logic_vector sc_lv
xt_rsc_da 64 std_logic_vector sc_lv
xt_rsc_wea 1 std_logic sc_logic
xt_rsc_qa 64 std_logic_vector sc_lv
xt_rsc_triosy_lz 1 std_logic sc_logic
p_rsc_dat 64 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
g_rsc_dat 64 std_logic_vector sc_lv
g_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_adrb 10 std_logic_vector sc_lv
twiddle_rsc_qb 64 std_logic_vector sc_lv
twiddle_rsc_triosy_lz 1 std_logic sc_logic
