MVI R1 0 ;
MVI R2 2 ;
ADD R0 R1 R2 ;
ADD R0 R1 R2 ;
ADD R0 R1 R2 ;
SWI 1 ;