---
tags:
- BI-APS
---


# ISA
![](Attachments/Pasted%20image%2020231028152657.png)
### Dnes používané ISA
**IA-32, x86-64**
- osobní počítače, notebooky

**ARM32, ARM64**
- telefony, tablety, vestavné systémy

**AVR, AVR32**
- mikroprocesory

**RISC-V**
- do budoucna má potenciál stát se dominantní ISA

## Návrh ISA
- co všechno musí návrhář rozhodnout:
	- **A) množina strojových instrukcí**
	- **B) počet operandů**
	- **C) adresní módy strojových instrukcí (typy operandů)**
	- **D) délka kódování strojových instrukcí**
	- **E) modely přístupu do paměti**

### Návrh ISA - Množina strojových instrukcí
- kategorie:
	- **výpočetní instrukce**
	- **instrukce pro řízení toku programu**
	- **instrukce pro přístup do paměti**
	- **speciální instrukce**
- počet strojových instrukcí:
	- větší počet jednoduchých instrukcí => delší program
	- menší počet složitých instrukcí => kratší program

#### CISC vs RISC
- **CISC** = Complex Instruction Set Computer
	- obvykle větší počet instrukcí a mnoho adresních módů
	- variabilní délka instrukcí
	- tendence, aby HW uměl všechno - archaismus, v realitě se složité instrukce stejně téměř nepoužívají, a složitost, kterou přinášejí, se nevyplatí
- **RISC** = Reduced Instruction Set Computer
	- obvykle menší počet instrukcí
	- jedna nebo dvě délky instrukcí
	- problém je *sémantická mezera* v abstrakci mezi programovacím jazykem a konkrétní instrukční sadou - dnes odstraněno prostřednictvím překladače

### Návrh ISA - Počet operandů

#### Základní třídy ISA
- ISA se zásobníkem
- ISA s akumulátorem
- GPR ISA
![[Pasted image 20231029095725.png]]
![[Pasted image 20231029095738.png]]

##### GPR ISA (ISA s univerzálními registry)
- sada univerzálních registrů (GPR Set) použitých jako explicitní operandy ALU instrukcí
- dnes dominantní architektura
- **výhody**:
	- registry jsou rychlejší než hlavní a skrytá paměť
	- k registrům lze přistupovat v libovolném pořadí
	- registry mohou uchovávat mezivýsledky, lokální proměnné a parametry
	- méně přístupů do paměti umožňuje potenciální zrychlení
- **nevýhody**:
	- algoritmy pro efektivní využívání konečného počtu univerzálních registrů jsou složité

##### Load-Store architektura (3,0)
![[Pasted image 20231029095625.png]]
- typická pro RISC procesory
- **výhody**:
	- pevná délka instrukce a většinou jednoduché kódování
	- všechny operandy ALU instrukcí jsou v registrech
	- snadná implementace pipeliningu
- **nevýhody**:
	- menší hustota kódování
	- nutnost použít instrukce `load` a `store` pro načítání a zápis do paměti

##### ISA (2,1) varianta
- typická pro CISC procesory
- **výhody**:
	- přímý přístup do paměti, není potřeba `load`
	- lepší hustota kódování (kratší programy)
- **nevýhody**:
	- jeden zdrojový operand je přepsán, neboť je cílový
	- různá latence instrukce podle toho, zda je operand v paměti, nebo v registru => pipelining je komplikovanější

### Návrh ISA - Adresní módy
- příklad:
	![[Pasted image 20231029100207.png]]
- ISA x86-64 podporuje 12 adresních módů, ale nejčastěji používaných je velmi málo

### Návrh ISA - Délka strojových instrukcí
porovnání ISA x86-64 a RISC-V:
![[Pasted image 20231029101122.png]]

#### Instrukce různých délek
- **výhody:**
	- lepší hustota kódování
	- každý operand může mít svůj specifikátor adresního módu (umožňuje ortogonalitu ISA)
- **nevýhody:**
	- složité dekódování

#### Instrukce jednotné délky
- **výhody:**
	- rychlé a jednoduché kódování instrukce
	- snazší implementace pipeliningu
	- lze načítat a paralelně dekódovat několik instrukcí najednou
- **nevýhody:**
	- méně ortogonální
	- menší hustota kódování (programy zabírají více paměti)
	- implementace složitějších adresních módů je obtížná

### Návrh ISA - Modely přístupu do paměti

#### Společná nebo oddělená paměť dat a programu
- dnes typicky sjednocená hlavní paměť, ale cache L1 oddělená

**Harvardská architektura**
- oddělená paměť dat a instrukcí
- možnost současného přístupu k datům a instrukcím
- datová a programová paměť mohou mít odlišnou organizaci

**von Neumannova architektura**
- společná paměť pro data a instrukce
- snadná manipulace s programy (nahrávání z disku)
- možnost psát sebe modifikující programy

#### Big endian, little endian
- big endian - MSB (Most Significant Byte)
- little endian - LSB (Least Significant Byte
	- x86-64
- bi-endianness
	- RISC-V
![[Pasted image 20231029101645.png]]

#### Podpora zarovnání dat
> Datový element je zarovnán, je-li uložen na adrese, která je dělitelná jeho velikostí
- RISC architektury pracují se zarovnanými daty, a v případě, že narazí na nezarovnaná data, vyhodí výjimku
- IA-32 architektura HW plně podporuje nezarovnaná data, ale překladače stejně data většinou zarovnávají z důvodu rychlosti

**Nezarovnaná data**
- výhody:
	- šetří paměť
- nevýhody:
	- režie plochy čipu na zarovnávací obvody
	- zpracování nezarovnaných dat trvá déle

## CISC/RISC procesory dnes
- nejčastěji implementace superskalárních CISC s využitím technik RISC
- CISC procesor je CISC jen na frontendu, ve skutečnosti je to RISC procesor, CISC instrukce jsou realizované jako podprogramy jednoduchých RISC instrukcí
- implementace CISC pomocí RISC umožňuje minimalizovat vliv nějakých nevýhod CISC architektury
- architektura IA-32 se stává stále méně efektivní z hlediska optimalizace překladače
- na ISA stále záleží především ve vestavných aplikacích, kde dominují RISC procesory, a luxus hardwarového překladu zde není možný

## Mikroarchitektura
- = konkrétní implementace dané ISA

> **Definice (Mikroarchitektura)** 
> Mikroarchitektura je detailní interní organizace procesoru, včetně hlavních funkčních jednotek, jejich propojení a řízení

- ISA *(definice rozhraní)* > Mikroarchitektura *(jak to vypadá uvnitř)* > HW realizace *(rozmístění obvodů na čipu, frekvence hodin, ...)*
- dva procesory mohou implementovat stejnou ISA, ale mohou se lišit v mikroarchitektuře a vždy se liší  HW realizaci
- spustitelný kód ale musí běžet bez rozdílu na dvou různých procesorech se stejnou ISA

## Shrnutí taxonomie ISA
- typický RISC má Harvardskou architekturu, pevnou délku instrukce a podporuje pouze zarovnaná data

##### Typy ISA
**ISA s akumulátorem**
- nejstarší, ale stále používaná v některých vestavných systémech

**ISA se zásobníkem**
- umožňuje psaní jednoduchých překladačů
- využívána v některých řídících aplikacích a emulačních systémech jako ISA virtuálních procesorů

**GPR ISA (ISA s univerzálními registry)**
- dnes nejběžnější
- **Load/Store Registr-Registr (3,0)**
	- GPR ISA typická pro RISC
- **Registr-Paměť (2,1)**
	- GPR ISA typická pro CISC

# Měření výkonnosti
- charakteristiky, které mohou sloužit k určení výkonnosti, mohou mít různou povahu:
	- počet, kolikrát se vykoná nějaký úkon *(počet vykonaných instrukcí, ...)*
	- čas trvání intervalu mezi dvěma úkony *(latence instrukce, doba běhu programu, perioda hodinového signálu, ...)*
	- velikost nějakého parametru *(RAM, délka slova, počet jader, ...)*
- výběr konkrétní metriky záleží na požadavcích uživatele

### Amdahlův zákon
- ve své původní formě popisuje omezení paralelizace výpočtů/programů na tehdejších multiprocesorových počítačích
- uvažujme program, který se skládá z části, která se vykonává sekvenčně, a části, kterou lze vykonávat paralelně $n$ procesory

![[Pasted image 20231030152231.png]]

>**Amdahlův zákon**
>$$S(p) = 
>\frac{\alpha + 1 - \alpha}{\alpha + \frac{1 - \alpha}{p}} = 
>\frac{p}{1 + \alpha(p - 1)}
>$$
>- $p$ je počet procesorů
>- $\alpha$ je procentuální podíl sekvenční části

- podíl sekvenční části $\alpha$ se pro různé programy liší, v každém případě platí obecný vztah, který určuje mez saturace paralelizovatelnosti programu:

$$
S(p \to \infty) = \frac{1}{\alpha}
$$

- **Příklad:**
	- ![[Pasted image 20231030153244.png]]

#### Zobecnění Amdalhova zákona
- zákon můžeme zobecnit pro výpočet výkonnostního zisku (tedy zrychlení S), dosaženého vylepšením nějaké části programu nebo počítače
- **Příklad**
	- ![[Pasted image 20231030153345.png]]

### Výkonnostní metrika jádra procesoru
> **Propustnost jádra**
> $$P_{CORE}(prg) = \frac{1}{T_{CORE}(prg)}$$

- $P_{CORE}$ je tedy počet sekvenčně vykonaných programů $prg$ za jednotku času na jádru $CORE$

### Výkonnostní metrika vícejádrového procesoru
- pokud program může běžet paralelně, pak analogicky definujeme propustnost procesoru jako paralelního výpočetního systému

> **Propustnost paralelního systému**
> $$P_{CPU}(prg) = \frac{pocet\_provedenych\_prg}{cas\_provedeni\_vsech\_prg}$$

- všechny instance programu $prg$ jsou spuštěny v jeden okamžik a mohou běžet paralelně

### Doba pro vykonání programu
>**Doba pro vykonání programu**
>
>![[Pasted image 20231030155707.png]]
>
>$T_{CLK}$ = doba trvání hodinového cyklu ($T_{CLK} = \frac{1}{f_{CLK}}$)
>$Cyc_{CORE}(prg)$ = počet hodinových cyklů jádra pro provedení programu $prg$
>$IC(prg)$ = *Instruction Count* = počet instrukcí pro provedení programu $prg$
>$CPI(prg)$ = *clock Cycles Per Instruction* = průměrný počet hodinových cyklů jádra na instrukci při provádění programu $prg$
>$IPC(prg)$ = *Instructions Per clock Cycle* = průměrný počet provedených instrukcí na počet hodinových cyklů jádra při provádění programu $prg$

#### Upřesnění doby Tcore
- uvažujme ISA čítající C instrukcí, instrukce číslo $i$ má pro daný program $prg$ průměrný počet hodinových cyklů (průměrnou latenci) $cpi_i(prg)$, pak počet hodinových cyklů pro provedení programu je:

![[Pasted image 20231030155946.png]]

- $cpi_i(prg)$ zahrnuje vliv čekacích stavů, výpadků v cache apod., a lze jej měřit nebo spočítat (v některých případech)
- průměrná hodnota CPI pro daný program pak je:

![[Pasted image 20231030160107.png]]

- pro daný program se počet instrukcí odvíjí od zvolené ISA a možností kompilátoru

- **Příklad**:
	- ![[Pasted image 20231030160142.png]]

### Další výkonnostní metriky
![[Pasted image 20231030160247.png]]

### Zkušební úlohy
- nejdůležitější sady zkušebních úloh:
	- SPEC (různé sady zkušebních úloh)
	- LINPACK pro HPC systémy (řešení systému n hustých lineárních rovnic)
	- HPCG pro HPC systémy (řešení n řídkých lineárních rovnic)

## Spotřeba energie
- moderní procesory používají HW pro řízení příkonu, v důsledku toho frekvence procesoru není konstantní za účelem optimalizace spotřeby energie, a některé části procesoru dokonce mohou být *vypnuty*

**Statický příkon**
- dokonce i když signály nemění hodnotu a CPU je nečinné
- příkon se zvyšuje se snižující se tloušťkou hradla tranzistoru

**Dynamický příkon**
- spotřebovaný k nabíjení kondenzátorů, když signály mění hodnotu
- ukazuje, jak můžeme držet příkon procesoru na stejné úrovni, zatímco zvyšujeme frekvenci procesoru