verilog work "netgen/par/Neander_timesim.v"
vhdl work "Tb_Neander.vhd"
