<<<<<<< HEAD
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08/28/2025 08:53:05 PM
// Design Name: 
// Module Name: greater_1bit
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module greater_1bit(

    );
endmodule
=======
module greater_1bit (
    input wire a, b,
    output wire c
);

    assign c = (a & ~b);
    
endmodule
>>>>>>> b3d6db3dcece7f9e6a14ad4bc4e1f516e837604d
