TimeQuest Timing Analyzer report for processadorNrisc
Thu Jun 17 22:58:18 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'instr[5]'
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'instr[5]'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'instr[5]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'instr[5]'
 29. Fast Model Setup: 'clock'
 30. Fast Model Hold: 'clock'
 31. Fast Model Hold: 'instr[5]'
 32. Fast Model Minimum Pulse Width: 'clock'
 33. Fast Model Minimum Pulse Width: 'instr[5]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processadorNrisc                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }    ;
; instr[5]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { instr[5] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 184.3 MHz ; 184.3 MHz       ; instr[5]   ;      ;
; 397.3 MHz ; 397.3 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; instr[5] ; -3.800 ; -31.620       ;
; clock    ; -2.901 ; -90.304       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock    ; 0.042 ; 0.000         ;
; instr[5] ; 0.722 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock    ; -1.380 ; -41.380            ;
; instr[5] ; -1.222 ; -1.222             ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'instr[5]'                                                                                                               ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.800 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.267      ; 6.043      ;
; -3.761 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.267      ; 6.159      ;
; -3.736 ; registradores:banco_reg|banco~1  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.480      ;
; -3.681 ; registradores:banco_reg|banco~5  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.848      ; 4.436      ;
; -3.605 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.849      ;
; -3.574 ; registradores:banco_reg|banco~20 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.318      ;
; -3.566 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.965      ;
; -3.550 ; registradores:banco_reg|banco~9  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.836      ; 4.293      ;
; -3.537 ; registradores:banco_reg|banco~21 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.848      ; 4.292      ;
; -3.526 ; registradores:banco_reg|banco~19 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.848      ; 4.281      ;
; -3.525 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 2.267      ; 5.910      ;
; -3.515 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.914      ;
; -3.511 ; registradores:banco_reg|banco~29 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.836      ; 4.254      ;
; -3.496 ; registradores:banco_reg|banco~4  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.240      ;
; -3.454 ; registradores:banco_reg|banco~17 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.198      ;
; -3.450 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.849      ;
; -3.444 ; registradores:banco_reg|banco~2  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.188      ;
; -3.444 ; registradores:banco_reg|banco~7  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.188      ;
; -3.421 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.665      ;
; -3.418 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.662      ;
; -3.417 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.818      ;
; -3.412 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.854      ;
; -3.405 ; registradores:banco_reg|banco~0  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.149      ;
; -3.387 ; registradores:banco_reg|banco~3  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.848      ; 4.142      ;
; -3.383 ; registradores:banco_reg|banco~23 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.127      ;
; -3.379 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.778      ;
; -3.374 ; registradores:banco_reg|banco~30 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.118      ;
; -3.370 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.769      ;
; -3.367 ; registradores:banco_reg|banco~12 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.111      ;
; -3.364 ; registradores:banco_reg|banco~18 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.108      ;
; -3.362 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.606      ;
; -3.351 ; registradores:banco_reg|banco~27 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.836      ; 4.094      ;
; -3.330 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.716      ;
; -3.326 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.570      ;
; -3.324 ; registradores:banco_reg|banco~19 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.279      ; 5.579      ;
; -3.323 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.722      ;
; -3.320 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.720      ;
; -3.305 ; registradores:banco_reg|banco~14 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.049      ;
; -3.304 ; registradores:banco_reg|banco~28 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.048      ;
; -3.289 ; registradores:banco_reg|banco~10 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.033      ;
; -3.285 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.529      ;
; -3.282 ; registradores:banco_reg|banco~25 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.026      ;
; -3.271 ; registradores:banco_reg|banco~8  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 4.015      ;
; -3.262 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 1.000        ; 2.265      ; 5.707      ;
; -3.246 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.645      ;
; -3.246 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.490      ;
; -3.240 ; registradores:banco_reg|banco~13 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.836      ; 3.983      ;
; -3.232 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.631      ;
; -3.226 ; registradores:banco_reg|banco~26 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 3.970      ;
; -3.222 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.624      ;
; -3.217 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.660      ;
; -3.198 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.442      ;
; -3.198 ; registradores:banco_reg|banco~28 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.442      ;
; -3.192 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 1.000        ; 2.267      ; 5.639      ;
; -3.187 ; registradores:banco_reg|banco~3  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.279      ; 5.442      ;
; -3.176 ; registradores:banco_reg|banco~6  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 3.920      ;
; -3.159 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.558      ;
; -3.158 ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.267      ; 5.401      ;
; -3.151 ; registradores:banco_reg|banco~16 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 3.895      ;
; -3.143 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.529      ;
; -3.133 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.533      ;
; -3.122 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 1.000        ; 2.266      ; 5.568      ;
; -3.110 ; registradores:banco_reg|banco~31 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 3.854      ;
; -3.108 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.352      ;
; -3.103 ; registradores:banco_reg|banco~12 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.347      ;
; -3.087 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.473      ;
; -3.077 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.477      ;
; -3.072 ; registradores:banco_reg|banco~11 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.836      ; 3.815      ;
; -3.051 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.437      ;
; -3.047 ; registradores:banco_reg|banco~17 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.291      ;
; -3.041 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.441      ;
; -3.039 ; registradores:banco_reg|banco~19 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.280      ; 5.450      ;
; -3.038 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.440      ;
; -3.035 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.437      ;
; -3.033 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.476      ;
; -3.030 ; registradores:banco_reg|banco~22 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 3.774      ;
; -3.030 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.473      ;
; -3.010 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.396      ;
; -3.008 ; registradores:banco_reg|banco~17 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.407      ;
; -3.005 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 1.000        ; 2.267      ; 5.452      ;
; -3.000 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.400      ;
; -2.979 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.381      ;
; -2.974 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.417      ;
; -2.971 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.357      ;
; -2.964 ; registradores:banco_reg|banco~24 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.837      ; 3.708      ;
; -2.961 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.361      ;
; -2.949 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 1.000        ; 2.267      ; 5.396      ;
; -2.943 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.345      ;
; -2.941 ; registradores:banco_reg|banco~19 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 2.281      ; 5.354      ;
; -2.938 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.381      ;
; -2.936 ; registradores:banco_reg|banco~19 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 2.281      ; 5.390      ;
; -2.935 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 1.000        ; 2.266      ; 5.381      ;
; -2.933 ; registradores:banco_reg|banco~20 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.177      ;
; -2.923 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 2.268      ; 5.309      ;
; -2.913 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.269      ; 5.313      ;
; -2.902 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.304      ;
; -2.902 ; registradores:banco_reg|banco~3  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 2.280      ; 5.313      ;
; -2.897 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 2.270      ; 5.340      ;
; -2.879 ; registradores:banco_reg|banco~11 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 2.267      ; 5.122      ;
; -2.879 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 1.000        ; 2.266      ; 5.325      ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                  ;
+--------+--------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.901 ; ULA:Ula|Resultado_ULA[0] ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; 1.000        ; -2.267     ; 1.670      ;
; -2.742 ; ULA:Ula|Resultado_ULA[7] ; registradores:banco_reg|banco~15 ; instr[5]     ; clock       ; 1.000        ; -2.270     ; 1.508      ;
; -2.742 ; ULA:Ula|Resultado_ULA[7] ; registradores:banco_reg|banco~7  ; instr[5]     ; clock       ; 1.000        ; -2.270     ; 1.508      ;
; -2.741 ; ULA:Ula|Resultado_ULA[5] ; registradores:banco_reg|banco~13 ; instr[5]     ; clock       ; 1.000        ; -2.267     ; 1.510      ;
; -2.740 ; ULA:Ula|Resultado_ULA[5] ; registradores:banco_reg|banco~29 ; instr[5]     ; clock       ; 1.000        ; -2.267     ; 1.509      ;
; -2.738 ; ULA:Ula|Resultado_ULA[6] ; registradores:banco_reg|banco~6  ; instr[5]     ; clock       ; 1.000        ; -2.270     ; 1.504      ;
; -2.737 ; ULA:Ula|Resultado_ULA[6] ; registradores:banco_reg|banco~14 ; instr[5]     ; clock       ; 1.000        ; -2.270     ; 1.503      ;
; -2.731 ; ULA:Ula|Resultado_ULA[7] ; registradores:banco_reg|banco~23 ; instr[5]     ; clock       ; 1.000        ; -2.270     ; 1.497      ;
; -2.718 ; ULA:Ula|Resultado_ULA[1] ; registradores:banco_reg|banco~1  ; instr[5]     ; clock       ; 1.000        ; -2.266     ; 1.488      ;
; -2.712 ; ULA:Ula|Resultado_ULA[2] ; registradores:banco_reg|banco~10 ; instr[5]     ; clock       ; 1.000        ; -2.268     ; 1.480      ;
; -2.710 ; ULA:Ula|Resultado_ULA[2] ; registradores:banco_reg|banco~2  ; instr[5]     ; clock       ; 1.000        ; -2.268     ; 1.478      ;
; -2.707 ; ULA:Ula|Resultado_ULA[1] ; registradores:banco_reg|banco~17 ; instr[5]     ; clock       ; 1.000        ; -2.266     ; 1.477      ;
; -2.706 ; ULA:Ula|Resultado_ULA[1] ; registradores:banco_reg|banco~25 ; instr[5]     ; clock       ; 1.000        ; -2.266     ; 1.476      ;
; -2.689 ; ULA:Ula|Resultado_ULA[1] ; registradores:banco_reg|banco~9  ; instr[5]     ; clock       ; 1.000        ; -2.265     ; 1.460      ;
; -2.689 ; ULA:Ula|Resultado_ULA[2] ; registradores:banco_reg|banco~26 ; instr[5]     ; clock       ; 1.000        ; -2.268     ; 1.457      ;
; -2.686 ; ULA:Ula|Resultado_ULA[0] ; registradores:banco_reg|banco~8  ; instr[5]     ; clock       ; 1.000        ; -2.267     ; 1.455      ;
; -2.685 ; ULA:Ula|Resultado_ULA[0] ; registradores:banco_reg|banco~0  ; instr[5]     ; clock       ; 1.000        ; -2.267     ; 1.454      ;
; -2.683 ; ULA:Ula|Resultado_ULA[4] ; registradores:banco_reg|banco~20 ; instr[5]     ; clock       ; 1.000        ; -2.269     ; 1.450      ;
; -2.682 ; ULA:Ula|Resultado_ULA[4] ; registradores:banco_reg|banco~12 ; instr[5]     ; clock       ; 1.000        ; -2.269     ; 1.449      ;
; -2.682 ; ULA:Ula|Resultado_ULA[4] ; registradores:banco_reg|banco~4  ; instr[5]     ; clock       ; 1.000        ; -2.269     ; 1.449      ;
; -2.580 ; ULA:Ula|Resultado_ULA[6] ; registradores:banco_reg|banco~22 ; instr[5]     ; clock       ; 1.000        ; -2.270     ; 1.346      ;
; -2.517 ; ULA:Ula|Resultado_ULA[5] ; registradores:banco_reg|banco~5  ; instr[5]     ; clock       ; 1.000        ; -2.279     ; 1.274      ;
; -2.516 ; ULA:Ula|Resultado_ULA[5] ; registradores:banco_reg|banco~21 ; instr[5]     ; clock       ; 1.000        ; -2.279     ; 1.273      ;
; -2.491 ; ULA:Ula|Resultado_ULA[3] ; registradores:banco_reg|banco~19 ; instr[5]     ; clock       ; 1.000        ; -2.279     ; 1.248      ;
; -2.486 ; ULA:Ula|Resultado_ULA[3] ; registradores:banco_reg|banco~3  ; instr[5]     ; clock       ; 1.000        ; -2.279     ; 1.243      ;
; -2.458 ; ULA:Ula|Resultado_ULA[3] ; registradores:banco_reg|banco~27 ; instr[5]     ; clock       ; 1.000        ; -2.267     ; 1.227      ;
; -1.733 ; ULA:Ula|Resultado_ULA[7] ; registradores:banco_reg|banco~31 ; instr[5]     ; clock       ; 1.000        ; -2.270     ; 0.499      ;
; -1.730 ; ULA:Ula|Resultado_ULA[2] ; registradores:banco_reg|banco~18 ; instr[5]     ; clock       ; 1.000        ; -2.268     ; 0.498      ;
; -1.729 ; ULA:Ula|Resultado_ULA[4] ; registradores:banco_reg|banco~28 ; instr[5]     ; clock       ; 1.000        ; -2.269     ; 0.496      ;
; -1.723 ; ULA:Ula|Resultado_ULA[6] ; registradores:banco_reg|banco~30 ; instr[5]     ; clock       ; 1.000        ; -2.270     ; 0.489      ;
; -1.714 ; ULA:Ula|Resultado_ULA[3] ; registradores:banco_reg|banco~11 ; instr[5]     ; clock       ; 1.000        ; -2.267     ; 0.483      ;
; -1.713 ; ULA:Ula|Resultado_ULA[0] ; registradores:banco_reg|banco~16 ; instr[5]     ; clock       ; 1.000        ; -2.267     ; 0.482      ;
; -1.517 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.553      ;
; -1.458 ; PC:PC_module|PC[3]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.494      ;
; -1.446 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.482      ;
; -1.380 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.416      ;
; -1.369 ; PC:PC_module|PC[2]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.405      ;
; -1.321 ; PC:PC_module|PC[3]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.357      ;
; -1.309 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.345      ;
; -1.277 ; ULA:Ula|zerotmp          ; PC:PC_module|PC[2]               ; instr[5]     ; clock       ; 1.000        ; -0.838     ; 1.475      ;
; -1.276 ; ULA:Ula|zerotmp          ; PC:PC_module|PC[4]               ; instr[5]     ; clock       ; 1.000        ; -0.838     ; 1.474      ;
; -1.269 ; ULA:Ula|zerotmp          ; PC:PC_module|PC[3]               ; instr[5]     ; clock       ; 1.000        ; -0.838     ; 1.467      ;
; -1.260 ; ULA:Ula|zerotmp          ; PC:PC_module|PC[5]               ; instr[5]     ; clock       ; 1.000        ; -0.838     ; 1.458      ;
; -1.259 ; ULA:Ula|zerotmp          ; PC:PC_module|PC[7]               ; instr[5]     ; clock       ; 1.000        ; -0.838     ; 1.457      ;
; -1.258 ; ULA:Ula|zerotmp          ; PC:PC_module|PC[0]               ; instr[5]     ; clock       ; 1.000        ; -0.838     ; 1.456      ;
; -1.258 ; ULA:Ula|zerotmp          ; PC:PC_module|PC[1]               ; instr[5]     ; clock       ; 1.000        ; -0.838     ; 1.456      ;
; -1.258 ; ULA:Ula|zerotmp          ; PC:PC_module|PC[6]               ; instr[5]     ; clock       ; 1.000        ; -0.838     ; 1.456      ;
; -1.257 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.293      ;
; -1.240 ; PC:PC_module|PC[4]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.276      ;
; -1.232 ; PC:PC_module|PC[2]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.268      ;
; -1.198 ; PC:PC_module|PC[3]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.234      ;
; -1.186 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.222      ;
; -1.171 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.207      ;
; -1.144 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[3]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.180      ;
; -1.112 ; PC:PC_module|PC[3]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.148      ;
; -1.109 ; PC:PC_module|PC[2]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.145      ;
; -1.103 ; PC:PC_module|PC[4]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.139      ;
; -1.100 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.136      ;
; -1.073 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[3]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.109      ;
; -1.070 ; PC:PC_module|PC[5]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.106      ;
; -1.023 ; PC:PC_module|PC[2]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.059      ;
; -1.021 ; instr[5]                 ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.242      ;
; -1.010 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[1]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.046      ;
; -1.005 ; PC:PC_module|PC[6]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.041      ;
; -0.996 ; PC:PC_module|PC[2]       ; PC:PC_module|PC[3]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.032      ;
; -0.980 ; PC:PC_module|PC[4]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 2.016      ;
; -0.880 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[2]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.916      ;
; -0.847 ; instr[5]                 ; registradores:banco_reg|banco~6  ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.068      ;
; -0.846 ; instr[5]                 ; registradores:banco_reg|banco~14 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.067      ;
; -0.845 ; instr[5]                 ; registradores:banco_reg|banco~15 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.066      ;
; -0.845 ; instr[5]                 ; registradores:banco_reg|banco~7  ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.066      ;
; -0.834 ; instr[5]                 ; registradores:banco_reg|banco~23 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.055      ;
; -0.810 ; PC:PC_module|PC[5]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.846      ;
; -0.810 ; instr[5]                 ; registradores:banco_reg|banco~10 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.031      ;
; -0.809 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[2]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.845      ;
; -0.808 ; instr[5]                 ; registradores:banco_reg|banco~2  ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.029      ;
; -0.806 ; instr[5]                 ; registradores:banco_reg|banco~8  ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.027      ;
; -0.805 ; instr[5]                 ; registradores:banco_reg|banco~0  ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.026      ;
; -0.793 ; instr[5]                 ; registradores:banco_reg|banco~20 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.014      ;
; -0.792 ; instr[5]                 ; registradores:banco_reg|banco~12 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.013      ;
; -0.792 ; instr[5]                 ; registradores:banco_reg|banco~4  ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.013      ;
; -0.792 ; instr[5]                 ; registradores:banco_reg|banco~13 ; instr[5]     ; clock       ; 0.500        ; 2.686      ; 4.014      ;
; -0.791 ; instr[5]                 ; registradores:banco_reg|banco~29 ; instr[5]     ; clock       ; 0.500        ; 2.686      ; 4.013      ;
; -0.787 ; instr[5]                 ; registradores:banco_reg|banco~26 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 4.008      ;
; -0.778 ; instr[5]                 ; registradores:banco_reg|banco~1  ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 3.999      ;
; -0.773 ; PC:PC_module|PC[3]       ; PC:PC_module|PC[3]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.809      ;
; -0.767 ; instr[5]                 ; registradores:banco_reg|banco~17 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 3.988      ;
; -0.766 ; instr[5]                 ; registradores:banco_reg|banco~25 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 3.987      ;
; -0.749 ; instr[5]                 ; registradores:banco_reg|banco~9  ; instr[5]     ; clock       ; 0.500        ; 2.686      ; 3.971      ;
; -0.689 ; instr[5]                 ; registradores:banco_reg|banco~22 ; instr[5]     ; clock       ; 0.500        ; 2.685      ; 3.910      ;
; -0.647 ; PC:PC_module|PC[7]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.683      ;
; -0.627 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[1]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.663      ;
; -0.621 ; PC:PC_module|PC[5]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.657      ;
; -0.618 ; instr[5]                 ; PC:PC_module|PC[3]               ; instr[5]     ; clock       ; 0.500        ; 2.684      ; 3.838      ;
; -0.578 ; PC:PC_module|PC[4]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.614      ;
; -0.568 ; instr[5]                 ; registradores:banco_reg|banco~5  ; instr[5]     ; clock       ; 0.500        ; 2.674      ; 3.778      ;
; -0.567 ; instr[5]                 ; registradores:banco_reg|banco~21 ; instr[5]     ; clock       ; 0.500        ; 2.674      ; 3.777      ;
; -0.549 ; instr[5]                 ; registradores:banco_reg|banco~19 ; instr[5]     ; clock       ; 0.500        ; 2.674      ; 3.759      ;
; -0.544 ; instr[5]                 ; registradores:banco_reg|banco~3  ; instr[5]     ; clock       ; 0.500        ; 2.674      ; 3.754      ;
; -0.521 ; instr[5]                 ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; 1.000        ; 2.685      ; 4.242      ;
+--------+--------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                            ;
+-------+--------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.042 ; instr[5]           ; registradores:banco_reg|banco~11 ; instr[5]     ; clock       ; 0.000        ; 2.686      ; 2.994      ;
; 0.098 ; instr[5]           ; registradores:banco_reg|banco~18 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.049      ;
; 0.102 ; instr[5]           ; registradores:banco_reg|banco~30 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.053      ;
; 0.103 ; instr[5]           ; registradores:banco_reg|banco~16 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.054      ;
; 0.106 ; instr[5]           ; registradores:banco_reg|banco~31 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.057      ;
; 0.109 ; instr[5]           ; registradores:banco_reg|banco~28 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.060      ;
; 0.454 ; instr[5]           ; PC:PC_module|PC[3]               ; instr[5]     ; clock       ; 0.000        ; 2.684      ; 3.404      ;
; 0.542 ; instr[5]           ; registradores:banco_reg|banco~11 ; instr[5]     ; clock       ; -0.500       ; 2.686      ; 2.994      ;
; 0.554 ; instr[5]           ; registradores:banco_reg|banco~22 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.505      ;
; 0.554 ; instr[5]           ; registradores:banco_reg|banco~23 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.505      ;
; 0.598 ; instr[5]           ; registradores:banco_reg|banco~18 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.049      ;
; 0.602 ; instr[5]           ; registradores:banco_reg|banco~30 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.053      ;
; 0.603 ; instr[5]           ; registradores:banco_reg|banco~16 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.054      ;
; 0.606 ; instr[5]           ; registradores:banco_reg|banco~31 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.057      ;
; 0.609 ; instr[5]           ; registradores:banco_reg|banco~28 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.060      ;
; 0.670 ; instr[5]           ; PC:PC_module|PC[0]               ; instr[5]     ; clock       ; 0.000        ; 2.684      ; 3.620      ;
; 0.670 ; instr[5]           ; PC:PC_module|PC[1]               ; instr[5]     ; clock       ; 0.000        ; 2.684      ; 3.620      ;
; 0.670 ; instr[5]           ; PC:PC_module|PC[2]               ; instr[5]     ; clock       ; 0.000        ; 2.684      ; 3.620      ;
; 0.670 ; instr[5]           ; PC:PC_module|PC[4]               ; instr[5]     ; clock       ; 0.000        ; 2.684      ; 3.620      ;
; 0.670 ; instr[5]           ; PC:PC_module|PC[5]               ; instr[5]     ; clock       ; 0.000        ; 2.684      ; 3.620      ;
; 0.670 ; instr[5]           ; PC:PC_module|PC[6]               ; instr[5]     ; clock       ; 0.000        ; 2.684      ; 3.620      ;
; 0.670 ; instr[5]           ; PC:PC_module|PC[7]               ; instr[5]     ; clock       ; 0.000        ; 2.684      ; 3.620      ;
; 0.735 ; instr[5]           ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.686      ;
; 0.735 ; instr[5]           ; registradores:banco_reg|banco~25 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.686      ;
; 0.735 ; instr[5]           ; registradores:banco_reg|banco~26 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.686      ;
; 0.743 ; instr[5]           ; registradores:banco_reg|banco~27 ; instr[5]     ; clock       ; 0.000        ; 2.686      ; 3.695      ;
; 0.743 ; instr[5]           ; registradores:banco_reg|banco~29 ; instr[5]     ; clock       ; 0.000        ; 2.686      ; 3.695      ;
; 0.782 ; instr[5]           ; registradores:banco_reg|banco~17 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.733      ;
; 0.782 ; instr[5]           ; registradores:banco_reg|banco~20 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.733      ;
; 0.783 ; instr[5]           ; registradores:banco_reg|banco~9  ; instr[5]     ; clock       ; 0.000        ; 2.686      ; 3.735      ;
; 0.783 ; instr[5]           ; registradores:banco_reg|banco~13 ; instr[5]     ; clock       ; 0.000        ; 2.686      ; 3.735      ;
; 0.784 ; instr[5]           ; registradores:banco_reg|banco~0  ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.735      ;
; 0.784 ; instr[5]           ; registradores:banco_reg|banco~1  ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.735      ;
; 0.784 ; instr[5]           ; registradores:banco_reg|banco~2  ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.735      ;
; 0.784 ; instr[5]           ; registradores:banco_reg|banco~4  ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.735      ;
; 0.784 ; instr[5]           ; registradores:banco_reg|banco~6  ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.735      ;
; 0.784 ; instr[5]           ; registradores:banco_reg|banco~7  ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.735      ;
; 0.797 ; instr[5]           ; registradores:banco_reg|banco~8  ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.748      ;
; 0.797 ; instr[5]           ; registradores:banco_reg|banco~10 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.748      ;
; 0.797 ; instr[5]           ; registradores:banco_reg|banco~12 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.748      ;
; 0.797 ; instr[5]           ; registradores:banco_reg|banco~14 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.748      ;
; 0.797 ; instr[5]           ; registradores:banco_reg|banco~15 ; instr[5]     ; clock       ; 0.000        ; 2.685      ; 3.748      ;
; 0.805 ; instr[5]           ; registradores:banco_reg|banco~3  ; instr[5]     ; clock       ; 0.000        ; 2.674      ; 3.745      ;
; 0.805 ; instr[5]           ; registradores:banco_reg|banco~5  ; instr[5]     ; clock       ; 0.000        ; 2.674      ; 3.745      ;
; 0.808 ; instr[5]           ; registradores:banco_reg|banco~19 ; instr[5]     ; clock       ; 0.000        ; 2.674      ; 3.748      ;
; 0.808 ; instr[5]           ; registradores:banco_reg|banco~21 ; instr[5]     ; clock       ; 0.000        ; 2.674      ; 3.748      ;
; 0.954 ; instr[5]           ; PC:PC_module|PC[3]               ; instr[5]     ; clock       ; -0.500       ; 2.684      ; 3.404      ;
; 1.054 ; instr[5]           ; registradores:banco_reg|banco~22 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.505      ;
; 1.054 ; instr[5]           ; registradores:banco_reg|banco~23 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.505      ;
; 1.170 ; instr[5]           ; PC:PC_module|PC[0]               ; instr[5]     ; clock       ; -0.500       ; 2.684      ; 3.620      ;
; 1.170 ; instr[5]           ; PC:PC_module|PC[1]               ; instr[5]     ; clock       ; -0.500       ; 2.684      ; 3.620      ;
; 1.170 ; instr[5]           ; PC:PC_module|PC[2]               ; instr[5]     ; clock       ; -0.500       ; 2.684      ; 3.620      ;
; 1.170 ; instr[5]           ; PC:PC_module|PC[4]               ; instr[5]     ; clock       ; -0.500       ; 2.684      ; 3.620      ;
; 1.170 ; instr[5]           ; PC:PC_module|PC[5]               ; instr[5]     ; clock       ; -0.500       ; 2.684      ; 3.620      ;
; 1.170 ; instr[5]           ; PC:PC_module|PC[6]               ; instr[5]     ; clock       ; -0.500       ; 2.684      ; 3.620      ;
; 1.170 ; instr[5]           ; PC:PC_module|PC[7]               ; instr[5]     ; clock       ; -0.500       ; 2.684      ; 3.620      ;
; 1.190 ; PC:PC_module|PC[2] ; PC:PC_module|PC[2]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.456      ;
; 1.198 ; PC:PC_module|PC[0] ; PC:PC_module|PC[0]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.464      ;
; 1.203 ; PC:PC_module|PC[6] ; PC:PC_module|PC[6]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.469      ;
; 1.235 ; instr[5]           ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.686      ;
; 1.235 ; instr[5]           ; registradores:banco_reg|banco~25 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.686      ;
; 1.235 ; instr[5]           ; registradores:banco_reg|banco~26 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.686      ;
; 1.243 ; instr[5]           ; registradores:banco_reg|banco~27 ; instr[5]     ; clock       ; -0.500       ; 2.686      ; 3.695      ;
; 1.243 ; instr[5]           ; registradores:banco_reg|banco~29 ; instr[5]     ; clock       ; -0.500       ; 2.686      ; 3.695      ;
; 1.282 ; instr[5]           ; registradores:banco_reg|banco~17 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.733      ;
; 1.282 ; instr[5]           ; registradores:banco_reg|banco~20 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.733      ;
; 1.283 ; instr[5]           ; registradores:banco_reg|banco~9  ; instr[5]     ; clock       ; -0.500       ; 2.686      ; 3.735      ;
; 1.283 ; instr[5]           ; registradores:banco_reg|banco~13 ; instr[5]     ; clock       ; -0.500       ; 2.686      ; 3.735      ;
; 1.284 ; instr[5]           ; registradores:banco_reg|banco~0  ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.735      ;
; 1.284 ; instr[5]           ; registradores:banco_reg|banco~1  ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.735      ;
; 1.284 ; instr[5]           ; registradores:banco_reg|banco~2  ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.735      ;
; 1.284 ; instr[5]           ; registradores:banco_reg|banco~4  ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.735      ;
; 1.284 ; instr[5]           ; registradores:banco_reg|banco~6  ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.735      ;
; 1.284 ; instr[5]           ; registradores:banco_reg|banco~7  ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.735      ;
; 1.297 ; instr[5]           ; registradores:banco_reg|banco~8  ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.748      ;
; 1.297 ; instr[5]           ; registradores:banco_reg|banco~10 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.748      ;
; 1.297 ; instr[5]           ; registradores:banco_reg|banco~12 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.748      ;
; 1.297 ; instr[5]           ; registradores:banco_reg|banco~14 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.748      ;
; 1.297 ; instr[5]           ; registradores:banco_reg|banco~15 ; instr[5]     ; clock       ; -0.500       ; 2.685      ; 3.748      ;
; 1.305 ; instr[5]           ; registradores:banco_reg|banco~3  ; instr[5]     ; clock       ; -0.500       ; 2.674      ; 3.745      ;
; 1.305 ; instr[5]           ; registradores:banco_reg|banco~5  ; instr[5]     ; clock       ; -0.500       ; 2.674      ; 3.745      ;
; 1.308 ; instr[5]           ; registradores:banco_reg|banco~19 ; instr[5]     ; clock       ; -0.500       ; 2.674      ; 3.748      ;
; 1.308 ; instr[5]           ; registradores:banco_reg|banco~21 ; instr[5]     ; clock       ; -0.500       ; 2.674      ; 3.748      ;
; 1.348 ; PC:PC_module|PC[4] ; PC:PC_module|PC[4]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.391 ; PC:PC_module|PC[5] ; PC:PC_module|PC[5]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.657      ;
; 1.397 ; PC:PC_module|PC[1] ; PC:PC_module|PC[1]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.663      ;
; 1.417 ; PC:PC_module|PC[7] ; PC:PC_module|PC[7]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.683      ;
; 1.543 ; PC:PC_module|PC[3] ; PC:PC_module|PC[3]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.809      ;
; 1.579 ; PC:PC_module|PC[1] ; PC:PC_module|PC[2]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.845      ;
; 1.580 ; PC:PC_module|PC[5] ; PC:PC_module|PC[6]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.846      ;
; 1.650 ; PC:PC_module|PC[0] ; PC:PC_module|PC[2]               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.916      ;
; 1.750 ; PC:PC_module|PC[4] ; PC:PC_module|PC[6]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.016      ;
; 1.766 ; PC:PC_module|PC[2] ; PC:PC_module|PC[3]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.032      ;
; 1.775 ; PC:PC_module|PC[6] ; PC:PC_module|PC[7]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.041      ;
; 1.780 ; PC:PC_module|PC[0] ; PC:PC_module|PC[1]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.046      ;
; 1.793 ; PC:PC_module|PC[2] ; PC:PC_module|PC[4]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.059      ;
; 1.840 ; PC:PC_module|PC[5] ; PC:PC_module|PC[7]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.106      ;
; 1.843 ; PC:PC_module|PC[1] ; PC:PC_module|PC[3]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.109      ;
; 1.870 ; PC:PC_module|PC[1] ; PC:PC_module|PC[4]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.136      ;
; 1.873 ; PC:PC_module|PC[4] ; PC:PC_module|PC[5]               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.139      ;
+-------+--------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'instr[5]'                                                                                                               ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.722 ; registradores:banco_reg|banco~15 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 2.992      ;
; 0.737 ; instr[5]                         ; ULA:Ula|Resultado_ULA[1] ; instr[5]     ; instr[5]    ; 0.000        ; 4.951      ; 5.688      ;
; 0.747 ; instr[5]                         ; ULA:Ula|Resultado_ULA[7] ; instr[5]     ; instr[5]    ; 0.000        ; 4.955      ; 5.702      ;
; 0.776 ; instr[5]                         ; ULA:Ula|Resultado_ULA[4] ; instr[5]     ; instr[5]    ; 0.000        ; 4.954      ; 5.730      ;
; 0.826 ; instr[5]                         ; ULA:Ula|Resultado_ULA[6] ; instr[5]     ; instr[5]    ; 0.000        ; 4.955      ; 5.781      ;
; 0.836 ; instr[5]                         ; ULA:Ula|Resultado_ULA[3] ; instr[5]     ; instr[5]    ; 0.000        ; 4.953      ; 5.789      ;
; 0.970 ; instr[5]                         ; ULA:Ula|zerotmp          ; instr[5]     ; instr[5]    ; 0.000        ; 3.522      ; 4.492      ;
; 1.035 ; instr[5]                         ; ULA:Ula|Resultado_ULA[0] ; instr[5]     ; instr[5]    ; 0.000        ; 4.952      ; 5.987      ;
; 1.064 ; instr[5]                         ; ULA:Ula|Resultado_ULA[5] ; instr[5]     ; instr[5]    ; 0.000        ; 4.953      ; 6.017      ;
; 1.172 ; instr[5]                         ; ULA:Ula|Resultado_ULA[2] ; instr[5]     ; instr[5]    ; 0.000        ; 4.953      ; 6.125      ;
; 1.237 ; instr[5]                         ; ULA:Ula|Resultado_ULA[1] ; instr[5]     ; instr[5]    ; -0.500       ; 4.951      ; 5.688      ;
; 1.247 ; instr[5]                         ; ULA:Ula|Resultado_ULA[7] ; instr[5]     ; instr[5]    ; -0.500       ; 4.955      ; 5.702      ;
; 1.263 ; registradores:banco_reg|banco~13 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 2.267      ; 3.530      ;
; 1.276 ; instr[5]                         ; ULA:Ula|Resultado_ULA[4] ; instr[5]     ; instr[5]    ; -0.500       ; 4.954      ; 5.730      ;
; 1.312 ; registradores:banco_reg|banco~31 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 3.582      ;
; 1.326 ; instr[5]                         ; ULA:Ula|Resultado_ULA[6] ; instr[5]     ; instr[5]    ; -0.500       ; 4.955      ; 5.781      ;
; 1.336 ; instr[5]                         ; ULA:Ula|Resultado_ULA[3] ; instr[5]     ; instr[5]    ; -0.500       ; 4.953      ; 5.789      ;
; 1.351 ; registradores:banco_reg|banco~13 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 3.620      ;
; 1.387 ; registradores:banco_reg|banco~13 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 3.656      ;
; 1.446 ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 2.267      ; 3.713      ;
; 1.470 ; instr[5]                         ; ULA:Ula|zerotmp          ; instr[5]     ; instr[5]    ; -0.500       ; 3.522      ; 4.492      ;
; 1.477 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 3.747      ;
; 1.505 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 3.773      ;
; 1.513 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 3.783      ;
; 1.534 ; registradores:banco_reg|banco~29 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 2.267      ; 3.801      ;
; 1.535 ; instr[5]                         ; ULA:Ula|Resultado_ULA[0] ; instr[5]     ; instr[5]    ; -0.500       ; 4.952      ; 5.987      ;
; 1.551 ; registradores:banco_reg|banco~22 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 3.821      ;
; 1.560 ; registradores:banco_reg|banco~21 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 2.279      ; 3.839      ;
; 1.564 ; instr[5]                         ; ULA:Ula|Resultado_ULA[5] ; instr[5]     ; instr[5]    ; -0.500       ; 4.953      ; 6.017      ;
; 1.571 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 3.839      ;
; 1.574 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 3.843      ;
; 1.585 ; registradores:banco_reg|banco~23 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 3.855      ;
; 1.622 ; registradores:banco_reg|banco~29 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 3.891      ;
; 1.624 ; registradores:banco_reg|banco~15 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.837      ; 2.461      ;
; 1.646 ; registradores:banco_reg|banco~7  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 3.916      ;
; 1.648 ; registradores:banco_reg|banco~21 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.281      ; 3.929      ;
; 1.658 ; registradores:banco_reg|banco~29 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 3.927      ;
; 1.660 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 2.265      ; 3.925      ;
; 1.667 ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 3.936      ;
; 1.671 ; registradores:banco_reg|banco~26 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.837      ; 2.508      ;
; 1.672 ; instr[5]                         ; ULA:Ula|Resultado_ULA[2] ; instr[5]     ; instr[5]    ; -0.500       ; 4.953      ; 6.125      ;
; 1.684 ; registradores:banco_reg|banco~21 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.281      ; 3.965      ;
; 1.697 ; registradores:banco_reg|banco~6  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 3.967      ;
; 1.703 ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 3.972      ;
; 1.704 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 3.972      ;
; 1.704 ; registradores:banco_reg|banco~5  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 2.279      ; 3.983      ;
; 1.705 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 2.266      ; 3.971      ;
; 1.749 ; registradores:banco_reg|banco~27 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.836      ; 2.585      ;
; 1.757 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.027      ;
; 1.764 ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.032      ;
; 1.770 ; registradores:banco_reg|banco~24 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.837      ; 2.607      ;
; 1.776 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 0.000        ; 2.267      ; 4.043      ;
; 1.792 ; registradores:banco_reg|banco~5  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.281      ; 4.073      ;
; 1.793 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.063      ;
; 1.826 ; registradores:banco_reg|banco~14 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.096      ;
; 1.828 ; registradores:banco_reg|banco~5  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.281      ; 4.109      ;
; 1.831 ; registradores:banco_reg|banco~22 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.101      ;
; 1.851 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.119      ;
; 1.854 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.123      ;
; 1.871 ; registradores:banco_reg|banco~11 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 2.267      ; 4.138      ;
; 1.881 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.151      ;
; 1.889 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.158      ;
; 1.894 ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 2.267      ; 4.161      ;
; 1.895 ; registradores:banco_reg|banco~30 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.165      ;
; 1.909 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.177      ;
; 1.917 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.187      ;
; 1.927 ; registradores:banco_reg|banco~25 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 2.266      ; 4.193      ;
; 1.959 ; registradores:banco_reg|banco~28 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.228      ;
; 1.975 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.243      ;
; 1.977 ; registradores:banco_reg|banco~6  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.247      ;
; 1.978 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.247      ;
; 1.984 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.252      ;
; 2.022 ; registradores:banco_reg|banco~12 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.291      ;
; 2.028 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.297      ;
; 2.064 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.333      ;
; 2.067 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.337      ;
; 2.075 ; registradores:banco_reg|banco~18 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.837      ; 2.912      ;
; 2.092 ; registradores:banco_reg|banco~11 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.361      ;
; 2.095 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.363      ;
; 2.099 ; registradores:banco_reg|banco~17 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 2.266      ; 4.365      ;
; 2.100 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.368      ;
; 2.103 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.373      ;
; 2.106 ; registradores:banco_reg|banco~14 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.376      ;
; 2.107 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.377      ;
; 2.108 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.376      ;
; 2.112 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 2.266      ; 4.378      ;
; 2.117 ; registradores:banco_reg|banco~9  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.836      ; 2.953      ;
; 2.122 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 2.267      ; 4.389      ;
; 2.125 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.393      ;
; 2.128 ; registradores:banco_reg|banco~11 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.397      ;
; 2.134 ; registradores:banco_reg|banco~22 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.837      ; 2.971      ;
; 2.137 ; registradores:banco_reg|banco~25 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.837      ; 2.974      ;
; 2.143 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.413      ;
; 2.161 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 2.268      ; 4.429      ;
; 2.164 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 2.269      ; 4.433      ;
; 2.164 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.434      ;
; 2.174 ; registradores:banco_reg|banco~11 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.836      ; 3.010      ;
; 2.175 ; registradores:banco_reg|banco~30 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.445      ;
; 2.177 ; registradores:banco_reg|banco~16 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 0.000        ; 0.837      ; 3.014      ;
; 2.177 ; registradores:banco_reg|banco~28 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 2.270      ; 4.447      ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~16 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~16 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~17 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~17 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~19 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~19 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~20 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~20 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~21 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~21 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~22 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~22 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~23 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~23 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~24 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~24 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~25 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~25 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~26 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~26 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~27 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~27 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~28 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~28 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~29 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~29 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~30 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~30 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~31 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~31 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; banco_reg|banco~0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; banco_reg|banco~0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; banco_reg|banco~10|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'instr[5]'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; instr[5] ; Rise       ; instr[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[1]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[1]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[5]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[5]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|zerotmp            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|zerotmp            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Decoder0~0|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Decoder0~0|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Decoder0~0|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Decoder0~0|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Mux8~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Mux8~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Mux8~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Mux8~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Mux8~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Mux8~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Mux8~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Mux8~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[0]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[0]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[1]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[1]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[2]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[2]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[3]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[3]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[4]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[4]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[5]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[5]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[6]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[6]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[7]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[7]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|zerotmp|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|zerotmp|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; instr[5]|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; instr[5]|combout           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DadoLido[*]  ; clock      ; 4.909 ; 4.909 ; Fall       ; clock           ;
;  DadoLido[0] ; clock      ; 4.586 ; 4.586 ; Fall       ; clock           ;
;  DadoLido[1] ; clock      ; 4.554 ; 4.554 ; Fall       ; clock           ;
;  DadoLido[2] ; clock      ; 4.739 ; 4.739 ; Fall       ; clock           ;
;  DadoLido[3] ; clock      ; 4.342 ; 4.342 ; Fall       ; clock           ;
;  DadoLido[4] ; clock      ; 4.402 ; 4.402 ; Fall       ; clock           ;
;  DadoLido[5] ; clock      ; 4.909 ; 4.909 ; Fall       ; clock           ;
;  DadoLido[6] ; clock      ; 4.883 ; 4.883 ; Fall       ; clock           ;
;  DadoLido[7] ; clock      ; 4.722 ; 4.722 ; Fall       ; clock           ;
; instr[*]     ; clock      ; 6.179 ; 6.179 ; Fall       ; clock           ;
;  instr[0]    ; clock      ; 0.168 ; 0.168 ; Fall       ; clock           ;
;  instr[1]    ; clock      ; 4.001 ; 4.001 ; Fall       ; clock           ;
;  instr[2]    ; clock      ; 4.445 ; 4.445 ; Fall       ; clock           ;
;  instr[3]    ; clock      ; 4.596 ; 4.596 ; Fall       ; clock           ;
;  instr[4]    ; clock      ; 4.982 ; 4.982 ; Fall       ; clock           ;
;  instr[5]    ; clock      ; 1.521 ; 1.521 ; Fall       ; clock           ;
;  instr[6]    ; clock      ; 6.179 ; 6.179 ; Fall       ; clock           ;
;  instr[7]    ; clock      ; 5.782 ; 5.782 ; Fall       ; clock           ;
; instr[*]     ; instr[5]   ; 8.354 ; 8.354 ; Fall       ; instr[5]        ;
;  instr[0]    ; instr[5]   ; 2.762 ; 2.762 ; Fall       ; instr[5]        ;
;  instr[1]    ; instr[5]   ; 8.328 ; 8.328 ; Fall       ; instr[5]        ;
;  instr[2]    ; instr[5]   ; 8.354 ; 8.354 ; Fall       ; instr[5]        ;
;  instr[3]    ; instr[5]   ; 7.829 ; 7.829 ; Fall       ; instr[5]        ;
;  instr[4]    ; instr[5]   ; 7.755 ; 7.755 ; Fall       ; instr[5]        ;
;  instr[5]    ; instr[5]   ; 2.713 ; 2.713 ; Fall       ; instr[5]        ;
;  instr[6]    ; instr[5]   ; 7.245 ; 7.245 ; Fall       ; instr[5]        ;
;  instr[7]    ; instr[5]   ; 7.144 ; 7.144 ; Fall       ; instr[5]        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DadoLido[*]  ; clock      ; -3.168 ; -3.168 ; Fall       ; clock           ;
;  DadoLido[0] ; clock      ; -3.168 ; -3.168 ; Fall       ; clock           ;
;  DadoLido[1] ; clock      ; -4.295 ; -4.295 ; Fall       ; clock           ;
;  DadoLido[2] ; clock      ; -3.527 ; -3.527 ; Fall       ; clock           ;
;  DadoLido[3] ; clock      ; -3.335 ; -3.335 ; Fall       ; clock           ;
;  DadoLido[4] ; clock      ; -3.218 ; -3.218 ; Fall       ; clock           ;
;  DadoLido[5] ; clock      ; -4.454 ; -4.454 ; Fall       ; clock           ;
;  DadoLido[6] ; clock      ; -3.638 ; -3.638 ; Fall       ; clock           ;
;  DadoLido[7] ; clock      ; -3.483 ; -3.483 ; Fall       ; clock           ;
; instr[*]     ; clock      ; 0.062  ; 0.062  ; Fall       ; clock           ;
;  instr[0]    ; clock      ; 0.062  ; 0.062  ; Fall       ; clock           ;
;  instr[1]    ; clock      ; -3.771 ; -3.771 ; Fall       ; clock           ;
;  instr[2]    ; clock      ; -4.215 ; -4.215 ; Fall       ; clock           ;
;  instr[3]    ; clock      ; -3.599 ; -3.599 ; Fall       ; clock           ;
;  instr[4]    ; clock      ; -3.196 ; -3.196 ; Fall       ; clock           ;
;  instr[5]    ; clock      ; -0.042 ; -0.042 ; Fall       ; clock           ;
;  instr[6]    ; clock      ; -3.939 ; -3.939 ; Fall       ; clock           ;
;  instr[7]    ; clock      ; -4.183 ; -4.183 ; Fall       ; clock           ;
; instr[*]     ; instr[5]   ; -0.737 ; -0.737 ; Fall       ; instr[5]        ;
;  instr[0]    ; instr[5]   ; -1.080 ; -1.080 ; Fall       ; instr[5]        ;
;  instr[1]    ; instr[5]   ; -5.109 ; -5.109 ; Fall       ; instr[5]        ;
;  instr[2]    ; instr[5]   ; -5.127 ; -5.127 ; Fall       ; instr[5]        ;
;  instr[3]    ; instr[5]   ; -3.663 ; -3.663 ; Fall       ; instr[5]        ;
;  instr[4]    ; instr[5]   ; -4.156 ; -4.156 ; Fall       ; instr[5]        ;
;  instr[5]    ; instr[5]   ; -0.737 ; -0.737 ; Fall       ; instr[5]        ;
;  instr[6]    ; instr[5]   ; -2.197 ; -2.197 ; Fall       ; instr[5]        ;
;  instr[7]    ; instr[5]   ; -4.792 ; -4.792 ; Fall       ; instr[5]        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; DadoPraEscrever[*]  ; clock      ; 8.139 ; 8.139 ; Fall       ; clock           ;
;  DadoPraEscrever[0] ; clock      ; 7.661 ; 7.661 ; Fall       ; clock           ;
;  DadoPraEscrever[1] ; clock      ; 8.059 ; 8.059 ; Fall       ; clock           ;
;  DadoPraEscrever[2] ; clock      ; 7.596 ; 7.596 ; Fall       ; clock           ;
;  DadoPraEscrever[3] ; clock      ; 7.812 ; 7.812 ; Fall       ; clock           ;
;  DadoPraEscrever[4] ; clock      ; 7.505 ; 7.505 ; Fall       ; clock           ;
;  DadoPraEscrever[5] ; clock      ; 7.667 ; 7.667 ; Fall       ; clock           ;
;  DadoPraEscrever[6] ; clock      ; 8.139 ; 8.139 ; Fall       ; clock           ;
;  DadoPraEscrever[7] ; clock      ; 7.777 ; 7.777 ; Fall       ; clock           ;
; PC[*]               ; clock      ; 6.827 ; 6.827 ; Fall       ; clock           ;
;  PC[0]              ; clock      ; 6.816 ; 6.816 ; Fall       ; clock           ;
;  PC[1]              ; clock      ; 6.571 ; 6.571 ; Fall       ; clock           ;
;  PC[2]              ; clock      ; 6.827 ; 6.827 ; Fall       ; clock           ;
;  PC[3]              ; clock      ; 6.571 ; 6.571 ; Fall       ; clock           ;
;  PC[4]              ; clock      ; 6.562 ; 6.562 ; Fall       ; clock           ;
;  PC[5]              ; clock      ; 6.801 ; 6.801 ; Fall       ; clock           ;
;  PC[6]              ; clock      ; 6.365 ; 6.365 ; Fall       ; clock           ;
;  PC[7]              ; clock      ; 6.364 ; 6.364 ; Fall       ; clock           ;
; EscreverMemoria     ; instr[5]   ; 9.150 ; 9.150 ; Rise       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 5.634 ; 5.634 ; Rise       ; instr[5]        ;
; EscreverMemoria     ; instr[5]   ; 9.150 ; 9.150 ; Fall       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 5.634 ; 5.634 ; Fall       ; instr[5]        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; DadoPraEscrever[*]  ; clock      ; 6.853 ; 6.853 ; Fall       ; clock           ;
;  DadoPraEscrever[0] ; clock      ; 6.924 ; 6.924 ; Fall       ; clock           ;
;  DadoPraEscrever[1] ; clock      ; 7.338 ; 7.338 ; Fall       ; clock           ;
;  DadoPraEscrever[2] ; clock      ; 6.876 ; 6.876 ; Fall       ; clock           ;
;  DadoPraEscrever[3] ; clock      ; 6.933 ; 6.933 ; Fall       ; clock           ;
;  DadoPraEscrever[4] ; clock      ; 7.165 ; 7.165 ; Fall       ; clock           ;
;  DadoPraEscrever[5] ; clock      ; 7.226 ; 7.226 ; Fall       ; clock           ;
;  DadoPraEscrever[6] ; clock      ; 7.795 ; 7.795 ; Fall       ; clock           ;
;  DadoPraEscrever[7] ; clock      ; 6.853 ; 6.853 ; Fall       ; clock           ;
; PC[*]               ; clock      ; 6.364 ; 6.364 ; Fall       ; clock           ;
;  PC[0]              ; clock      ; 6.816 ; 6.816 ; Fall       ; clock           ;
;  PC[1]              ; clock      ; 6.571 ; 6.571 ; Fall       ; clock           ;
;  PC[2]              ; clock      ; 6.827 ; 6.827 ; Fall       ; clock           ;
;  PC[3]              ; clock      ; 6.571 ; 6.571 ; Fall       ; clock           ;
;  PC[4]              ; clock      ; 6.562 ; 6.562 ; Fall       ; clock           ;
;  PC[5]              ; clock      ; 6.801 ; 6.801 ; Fall       ; clock           ;
;  PC[6]              ; clock      ; 6.365 ; 6.365 ; Fall       ; clock           ;
;  PC[7]              ; clock      ; 6.364 ; 6.364 ; Fall       ; clock           ;
; EscreverMemoria     ; instr[5]   ; 9.150 ; 9.150 ; Rise       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 5.634 ; 5.634 ; Rise       ; instr[5]        ;
; EscreverMemoria     ; instr[5]   ; 9.150 ; 9.150 ; Fall       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 5.634 ; 5.634 ; Fall       ; instr[5]        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+------------+--------------------+--------+--------+--------+--------+
; Input Port ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------------+--------+--------+--------+--------+
; instr[0]   ; Endereco[0]        ; 5.270  ;        ;        ; 5.270  ;
; instr[1]   ; Endereco[1]        ; 8.864  ;        ;        ; 8.864  ;
; instr[2]   ; Endereco[2]        ; 8.929  ;        ;        ; 8.929  ;
; instr[3]   ; DadoPraEscrever[0] ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; instr[3]   ; DadoPraEscrever[1] ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; instr[3]   ; DadoPraEscrever[2] ; 10.406 ; 10.406 ; 10.406 ; 10.406 ;
; instr[3]   ; DadoPraEscrever[3] ; 10.964 ; 10.964 ; 10.964 ; 10.964 ;
; instr[3]   ; DadoPraEscrever[4] ; 10.107 ; 10.107 ; 10.107 ; 10.107 ;
; instr[3]   ; DadoPraEscrever[5] ; 10.815 ; 10.815 ; 10.815 ; 10.815 ;
; instr[3]   ; DadoPraEscrever[6] ; 10.881 ; 10.881 ; 10.881 ; 10.881 ;
; instr[3]   ; DadoPraEscrever[7] ; 10.651 ; 10.651 ; 10.651 ; 10.651 ;
; instr[4]   ; DadoPraEscrever[0] ; 10.634 ; 10.634 ; 10.634 ; 10.634 ;
; instr[4]   ; DadoPraEscrever[1] ; 10.780 ; 10.780 ; 10.780 ; 10.780 ;
; instr[4]   ; DadoPraEscrever[2] ; 10.575 ; 10.575 ; 10.575 ; 10.575 ;
; instr[4]   ; DadoPraEscrever[3] ; 10.888 ; 10.888 ; 10.888 ; 10.888 ;
; instr[4]   ; DadoPraEscrever[4] ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; instr[4]   ; DadoPraEscrever[5] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; instr[4]   ; DadoPraEscrever[6] ; 11.056 ; 11.056 ; 11.056 ; 11.056 ;
; instr[4]   ; DadoPraEscrever[7] ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; instr[6]   ; EscreverMemoria    ;        ; 9.625  ; 9.625  ;        ;
; instr[6]   ; LerMemoria         ; 10.292 ;        ;        ; 10.292 ;
; instr[7]   ; EscreverMemoria    ; 9.712  ;        ;        ; 9.712  ;
; instr[7]   ; LerMemoria         ; 9.895  ;        ;        ; 9.895  ;
+------------+--------------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+------------+--------------------+--------+--------+--------+--------+
; Input Port ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------------+--------+--------+--------+--------+
; instr[0]   ; Endereco[0]        ; 5.270  ;        ;        ; 5.270  ;
; instr[1]   ; Endereco[1]        ; 8.864  ;        ;        ; 8.864  ;
; instr[2]   ; Endereco[2]        ; 8.929  ;        ;        ; 8.929  ;
; instr[3]   ; DadoPraEscrever[0] ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; instr[3]   ; DadoPraEscrever[1] ; 10.339 ; 10.339 ; 10.339 ; 10.339 ;
; instr[3]   ; DadoPraEscrever[2] ; 10.406 ; 10.406 ; 10.406 ; 10.406 ;
; instr[3]   ; DadoPraEscrever[3] ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; instr[3]   ; DadoPraEscrever[4] ; 10.107 ; 10.107 ; 10.107 ; 10.107 ;
; instr[3]   ; DadoPraEscrever[5] ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; instr[3]   ; DadoPraEscrever[6] ; 10.881 ; 10.881 ; 10.881 ; 10.881 ;
; instr[3]   ; DadoPraEscrever[7] ; 9.794  ; 9.794  ; 9.794  ; 9.794  ;
; instr[4]   ; DadoPraEscrever[0] ; 9.991  ; 9.991  ; 9.991  ; 9.991  ;
; instr[4]   ; DadoPraEscrever[1] ; 10.780 ; 10.780 ; 10.780 ; 10.780 ;
; instr[4]   ; DadoPraEscrever[2] ; 9.944  ; 9.944  ; 9.944  ; 9.944  ;
; instr[4]   ; DadoPraEscrever[3] ; 10.888 ; 10.888 ; 10.888 ; 10.888 ;
; instr[4]   ; DadoPraEscrever[4] ; 9.480  ; 9.480  ; 9.480  ; 9.480  ;
; instr[4]   ; DadoPraEscrever[5] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; instr[4]   ; DadoPraEscrever[6] ; 10.400 ; 10.400 ; 10.400 ; 10.400 ;
; instr[4]   ; DadoPraEscrever[7] ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; instr[6]   ; EscreverMemoria    ;        ; 9.625  ; 9.625  ;        ;
; instr[6]   ; LerMemoria         ; 10.292 ;        ;        ; 10.292 ;
; instr[7]   ; EscreverMemoria    ; 9.712  ;        ;        ; 9.712  ;
; instr[7]   ; LerMemoria         ; 9.895  ;        ;        ; 9.895  ;
+------------+--------------------+--------+--------+--------+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; instr[5] ; -1.385 ; -8.933        ;
; clock    ; -0.723 ; -17.833       ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock    ; -0.351 ; -2.477        ;
; instr[5] ; -0.051 ; -0.136        ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock    ; -1.380 ; -41.380            ;
; instr[5] ; -1.222 ; -1.222             ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'instr[5]'                                                                                                               ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.385 ; registradores:banco_reg|banco~1  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.982      ;
; -1.333 ; registradores:banco_reg|banco~20 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.930      ;
; -1.318 ; registradores:banco_reg|banco~5  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.083      ; 1.928      ;
; -1.289 ; registradores:banco_reg|banco~9  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.886      ;
; -1.276 ; registradores:banco_reg|banco~19 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.083      ; 1.886      ;
; -1.276 ; registradores:banco_reg|banco~29 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.873      ;
; -1.259 ; registradores:banco_reg|banco~21 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.083      ; 1.869      ;
; -1.256 ; registradores:banco_reg|banco~4  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.853      ;
; -1.250 ; registradores:banco_reg|banco~17 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.847      ;
; -1.246 ; registradores:banco_reg|banco~30 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.843      ;
; -1.242 ; registradores:banco_reg|banco~2  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.839      ;
; -1.241 ; registradores:banco_reg|banco~7  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.838      ;
; -1.226 ; registradores:banco_reg|banco~0  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.823      ;
; -1.226 ; registradores:banco_reg|banco~12 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.823      ;
; -1.223 ; registradores:banco_reg|banco~3  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.083      ; 1.833      ;
; -1.218 ; registradores:banco_reg|banco~28 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.815      ;
; -1.206 ; registradores:banco_reg|banco~18 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.803      ;
; -1.201 ; registradores:banco_reg|banco~23 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.071      ; 1.799      ;
; -1.198 ; registradores:banco_reg|banco~8  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.795      ;
; -1.196 ; registradores:banco_reg|banco~27 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.793      ;
; -1.190 ; registradores:banco_reg|banco~25 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.787      ;
; -1.190 ; registradores:banco_reg|banco~14 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.787      ;
; -1.169 ; registradores:banco_reg|banco~10 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.766      ;
; -1.166 ; registradores:banco_reg|banco~6  ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.763      ;
; -1.158 ; registradores:banco_reg|banco~13 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.755      ;
; -1.149 ; registradores:banco_reg|banco~26 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.746      ;
; -1.110 ; registradores:banco_reg|banco~16 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.707      ;
; -1.099 ; registradores:banco_reg|banco~31 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.696      ;
; -1.097 ; registradores:banco_reg|banco~11 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.694      ;
; -1.079 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.653      ;
; -1.073 ; registradores:banco_reg|banco~22 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.071      ; 1.671      ;
; -1.041 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.690      ;
; -1.026 ; registradores:banco_reg|banco~24 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.623      ;
; -1.011 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.585      ;
; -0.999 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.648      ;
; -0.978 ; registradores:banco_reg|banco~15 ; ULA:Ula|zerotmp          ; clock        ; instr[5]    ; 1.000        ; 0.070      ; 1.575      ;
; -0.973 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.622      ;
; -0.963 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.612      ;
; -0.945 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.588      ;
; -0.941 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.591      ;
; -0.932 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.012      ; 2.600      ;
; -0.927 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.501      ;
; -0.911 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.562      ;
; -0.906 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.555      ;
; -0.902 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.476      ;
; -0.901 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.475      ;
; -0.889 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.538      ;
; -0.885 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.459      ;
; -0.877 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.520      ;
; -0.875 ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 1.000        ; 1.007      ; 2.538      ;
; -0.873 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.523      ;
; -0.864 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.513      ;
; -0.864 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.012      ; 2.532      ;
; -0.863 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.512      ;
; -0.858 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.432      ;
; -0.843 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.494      ;
; -0.839 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.413      ;
; -0.836 ; registradores:banco_reg|banco~19 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.023      ; 2.423      ;
; -0.824 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.489      ;
; -0.822 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.396      ;
; -0.802 ; registradores:banco_reg|banco~28 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.376      ;
; -0.801 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.450      ;
; -0.793 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.436      ;
; -0.789 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.439      ;
; -0.785 ; registradores:banco_reg|banco~3  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.023      ; 2.372      ;
; -0.780 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.012      ; 2.448      ;
; -0.779 ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.353      ;
; -0.777 ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 1.000        ; 1.007      ; 2.440      ;
; -0.775 ; registradores:banco_reg|banco~12 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.349      ;
; -0.768 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.411      ;
; -0.767 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.410      ;
; -0.765 ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.339      ;
; -0.764 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.414      ;
; -0.763 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.413      ;
; -0.759 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.410      ;
; -0.755 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.012      ; 2.423      ;
; -0.754 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.012      ; 2.422      ;
; -0.741 ; registradores:banco_reg|banco~17 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.315      ;
; -0.740 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.405      ;
; -0.738 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.012      ; 2.406      ;
; -0.734 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.385      ;
; -0.733 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.384      ;
; -0.724 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.367      ;
; -0.720 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.370      ;
; -0.717 ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.368      ;
; -0.715 ; registradores:banco_reg|banco~0  ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.380      ;
; -0.714 ; registradores:banco_reg|banco~8  ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.379      ;
; -0.711 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.012      ; 2.379      ;
; -0.705 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.348      ;
; -0.703 ; registradores:banco_reg|banco~17 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.352      ;
; -0.701 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.351      ;
; -0.698 ; registradores:banco_reg|banco~19 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.024      ; 2.361      ;
; -0.693 ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 1.000        ; 1.007      ; 2.356      ;
; -0.692 ; registradores:banco_reg|banco~1  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.012      ; 2.360      ;
; -0.690 ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.341      ;
; -0.689 ; registradores:banco_reg|banco~19 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 1.000        ; 1.025      ; 2.370      ;
; -0.688 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 1.000        ; 1.009      ; 2.331      ;
; -0.687 ; registradores:banco_reg|banco~20 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.261      ;
; -0.684 ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 1.000        ; 1.011      ; 2.334      ;
; -0.677 ; registradores:banco_reg|banco~10 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 1.000        ; 1.010      ; 2.326      ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                  ;
+--------+--------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.723 ; ULA:Ula|Resultado_ULA[0] ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; 1.000        ; -1.009     ; 0.746      ;
; -0.683 ; ULA:Ula|Resultado_ULA[7] ; registradores:banco_reg|banco~15 ; instr[5]     ; clock       ; 1.000        ; -1.011     ; 0.704      ;
; -0.682 ; ULA:Ula|Resultado_ULA[7] ; registradores:banco_reg|banco~7  ; instr[5]     ; clock       ; 1.000        ; -1.011     ; 0.703      ;
; -0.678 ; ULA:Ula|Resultado_ULA[7] ; registradores:banco_reg|banco~23 ; instr[5]     ; clock       ; 1.000        ; -1.012     ; 0.698      ;
; -0.667 ; ULA:Ula|Resultado_ULA[5] ; registradores:banco_reg|banco~29 ; instr[5]     ; clock       ; 1.000        ; -1.010     ; 0.689      ;
; -0.667 ; ULA:Ula|Resultado_ULA[5] ; registradores:banco_reg|banco~13 ; instr[5]     ; clock       ; 1.000        ; -1.010     ; 0.689      ;
; -0.667 ; ULA:Ula|Resultado_ULA[6] ; registradores:banco_reg|banco~6  ; instr[5]     ; clock       ; 1.000        ; -1.012     ; 0.687      ;
; -0.667 ; ULA:Ula|Resultado_ULA[6] ; registradores:banco_reg|banco~14 ; instr[5]     ; clock       ; 1.000        ; -1.012     ; 0.687      ;
; -0.651 ; ULA:Ula|Resultado_ULA[1] ; registradores:banco_reg|banco~1  ; instr[5]     ; clock       ; 1.000        ; -1.007     ; 0.676      ;
; -0.648 ; ULA:Ula|Resultado_ULA[1] ; registradores:banco_reg|banco~17 ; instr[5]     ; clock       ; 1.000        ; -1.007     ; 0.673      ;
; -0.648 ; ULA:Ula|Resultado_ULA[2] ; registradores:banco_reg|banco~10 ; instr[5]     ; clock       ; 1.000        ; -1.010     ; 0.670      ;
; -0.647 ; ULA:Ula|Resultado_ULA[1] ; registradores:banco_reg|banco~25 ; instr[5]     ; clock       ; 1.000        ; -1.007     ; 0.672      ;
; -0.647 ; ULA:Ula|Resultado_ULA[2] ; registradores:banco_reg|banco~2  ; instr[5]     ; clock       ; 1.000        ; -1.010     ; 0.669      ;
; -0.635 ; ULA:Ula|Resultado_ULA[0] ; registradores:banco_reg|banco~8  ; instr[5]     ; clock       ; 1.000        ; -1.009     ; 0.658      ;
; -0.634 ; ULA:Ula|Resultado_ULA[1] ; registradores:banco_reg|banco~9  ; instr[5]     ; clock       ; 1.000        ; -1.007     ; 0.659      ;
; -0.634 ; ULA:Ula|Resultado_ULA[2] ; registradores:banco_reg|banco~26 ; instr[5]     ; clock       ; 1.000        ; -1.010     ; 0.656      ;
; -0.633 ; ULA:Ula|Resultado_ULA[0] ; registradores:banco_reg|banco~0  ; instr[5]     ; clock       ; 1.000        ; -1.009     ; 0.656      ;
; -0.633 ; ULA:Ula|Resultado_ULA[4] ; registradores:banco_reg|banco~4  ; instr[5]     ; clock       ; 1.000        ; -1.011     ; 0.654      ;
; -0.632 ; ULA:Ula|Resultado_ULA[4] ; registradores:banco_reg|banco~12 ; instr[5]     ; clock       ; 1.000        ; -1.011     ; 0.653      ;
; -0.632 ; ULA:Ula|Resultado_ULA[4] ; registradores:banco_reg|banco~20 ; instr[5]     ; clock       ; 1.000        ; -1.011     ; 0.653      ;
; -0.573 ; ULA:Ula|Resultado_ULA[5] ; registradores:banco_reg|banco~5  ; instr[5]     ; clock       ; 1.000        ; -1.023     ; 0.582      ;
; -0.572 ; ULA:Ula|Resultado_ULA[5] ; registradores:banco_reg|banco~21 ; instr[5]     ; clock       ; 1.000        ; -1.023     ; 0.581      ;
; -0.572 ; ULA:Ula|Resultado_ULA[6] ; registradores:banco_reg|banco~22 ; instr[5]     ; clock       ; 1.000        ; -1.013     ; 0.591      ;
; -0.555 ; ULA:Ula|Resultado_ULA[3] ; registradores:banco_reg|banco~19 ; instr[5]     ; clock       ; 1.000        ; -1.022     ; 0.565      ;
; -0.549 ; ULA:Ula|Resultado_ULA[3] ; registradores:banco_reg|banco~3  ; instr[5]     ; clock       ; 1.000        ; -1.022     ; 0.559      ;
; -0.530 ; ULA:Ula|Resultado_ULA[3] ; registradores:banco_reg|banco~27 ; instr[5]     ; clock       ; 1.000        ; -1.009     ; 0.553      ;
; -0.198 ; ULA:Ula|Resultado_ULA[7] ; registradores:banco_reg|banco~31 ; instr[5]     ; clock       ; 1.000        ; -1.011     ; 0.219      ;
; -0.196 ; ULA:Ula|Resultado_ULA[2] ; registradores:banco_reg|banco~18 ; instr[5]     ; clock       ; 1.000        ; -1.010     ; 0.218      ;
; -0.195 ; ULA:Ula|Resultado_ULA[4] ; registradores:banco_reg|banco~28 ; instr[5]     ; clock       ; 1.000        ; -1.011     ; 0.216      ;
; -0.193 ; ULA:Ula|Resultado_ULA[6] ; registradores:banco_reg|banco~30 ; instr[5]     ; clock       ; 1.000        ; -1.012     ; 0.213      ;
; -0.185 ; ULA:Ula|Resultado_ULA[0] ; registradores:banco_reg|banco~16 ; instr[5]     ; clock       ; 1.000        ; -1.009     ; 0.208      ;
; -0.184 ; ULA:Ula|Resultado_ULA[3] ; registradores:banco_reg|banco~11 ; instr[5]     ; clock       ; 1.000        ; -1.009     ; 0.207      ;
; -0.136 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.168      ;
; -0.108 ; PC:PC_module|PC[3]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; -0.001     ; 1.139      ;
; -0.101 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.133      ;
; -0.070 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.102      ;
; -0.063 ; PC:PC_module|PC[2]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.095      ;
; -0.042 ; PC:PC_module|PC[3]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; -0.001     ; 1.073      ;
; -0.035 ; PC:PC_module|PC[1]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.067      ;
; -0.017 ; PC:PC_module|PC[0]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.049      ;
; 0.003  ; PC:PC_module|PC[2]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.029      ;
; 0.006  ; PC:PC_module|PC[4]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.026      ;
; 0.011  ; PC:PC_module|PC[3]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; -0.001     ; 1.020      ;
; 0.018  ; PC:PC_module|PC[1]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 1.014      ;
; 0.042  ; PC:PC_module|PC[0]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.990      ;
; 0.056  ; PC:PC_module|PC[2]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.976      ;
; 0.064  ; PC:PC_module|PC[0]       ; PC:PC_module|PC[3]               ; clock        ; clock       ; 1.000        ; 0.001      ; 0.969      ;
; 0.070  ; PC:PC_module|PC[3]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; -0.001     ; 0.961      ;
; 0.072  ; PC:PC_module|PC[4]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.960      ;
; 0.077  ; PC:PC_module|PC[1]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.955      ;
; 0.099  ; PC:PC_module|PC[5]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.933      ;
; 0.099  ; PC:PC_module|PC[1]       ; PC:PC_module|PC[3]               ; clock        ; clock       ; 1.000        ; 0.001      ; 0.934      ;
; 0.115  ; PC:PC_module|PC[2]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.917      ;
; 0.125  ; PC:PC_module|PC[4]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.907      ;
; 0.128  ; PC:PC_module|PC[0]       ; PC:PC_module|PC[1]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.904      ;
; 0.132  ; PC:PC_module|PC[6]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.900      ;
; 0.137  ; PC:PC_module|PC[2]       ; PC:PC_module|PC[3]               ; clock        ; clock       ; 1.000        ; 0.001      ; 0.896      ;
; 0.172  ; instr[5]                 ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 2.022      ;
; 0.184  ; PC:PC_module|PC[0]       ; PC:PC_module|PC[2]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.848      ;
; 0.195  ; PC:PC_module|PC[3]       ; PC:PC_module|PC[3]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.837      ;
; 0.218  ; PC:PC_module|PC[5]       ; PC:PC_module|PC[6]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.814      ;
; 0.219  ; PC:PC_module|PC[1]       ; PC:PC_module|PC[2]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.813      ;
; 0.227  ; instr[5]                 ; registradores:banco_reg|banco~15 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.967      ;
; 0.228  ; instr[5]                 ; registradores:banco_reg|banco~7  ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.966      ;
; 0.232  ; instr[5]                 ; registradores:banco_reg|banco~23 ; instr[5]     ; clock       ; 0.500        ; 1.661      ; 1.961      ;
; 0.238  ; instr[5]                 ; registradores:banco_reg|banco~6  ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.956      ;
; 0.238  ; instr[5]                 ; registradores:banco_reg|banco~14 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.956      ;
; 0.254  ; instr[5]                 ; registradores:banco_reg|banco~29 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.940      ;
; 0.254  ; instr[5]                 ; registradores:banco_reg|banco~13 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.940      ;
; 0.260  ; instr[5]                 ; registradores:banco_reg|banco~8  ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.934      ;
; 0.262  ; instr[5]                 ; registradores:banco_reg|banco~0  ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.932      ;
; 0.263  ; instr[5]                 ; registradores:banco_reg|banco~1  ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.931      ;
; 0.264  ; PC:PC_module|PC[7]       ; PC:PC_module|PC[7]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.768      ;
; 0.264  ; instr[5]                 ; registradores:banco_reg|banco~10 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.930      ;
; 0.265  ; instr[5]                 ; registradores:banco_reg|banco~2  ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.929      ;
; 0.266  ; PC:PC_module|PC[1]       ; PC:PC_module|PC[1]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.766      ;
; 0.266  ; instr[5]                 ; registradores:banco_reg|banco~17 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.928      ;
; 0.267  ; instr[5]                 ; registradores:banco_reg|banco~25 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.927      ;
; 0.268  ; PC:PC_module|PC[5]       ; PC:PC_module|PC[5]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.764      ;
; 0.272  ; instr[5]                 ; registradores:banco_reg|banco~4  ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.922      ;
; 0.273  ; instr[5]                 ; registradores:banco_reg|banco~12 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.921      ;
; 0.273  ; instr[5]                 ; registradores:banco_reg|banco~20 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.921      ;
; 0.278  ; instr[5]                 ; registradores:banco_reg|banco~26 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.916      ;
; 0.280  ; instr[5]                 ; registradores:banco_reg|banco~9  ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.914      ;
; 0.283  ; PC:PC_module|PC[4]       ; PC:PC_module|PC[4]               ; clock        ; clock       ; 1.000        ; 0.000      ; 0.749      ;
; 0.300  ; instr[5]                 ; registradores:banco_reg|banco~19 ; instr[5]     ; clock       ; 0.500        ; 1.649      ; 1.881      ;
; 0.300  ; instr[5]                 ; registradores:banco_reg|banco~21 ; instr[5]     ; clock       ; 0.500        ; 1.649      ; 1.881      ;
; 0.302  ; instr[5]                 ; registradores:banco_reg|banco~3  ; instr[5]     ; clock       ; 0.500        ; 1.649      ; 1.879      ;
; 0.302  ; instr[5]                 ; registradores:banco_reg|banco~5  ; instr[5]     ; clock       ; 0.500        ; 1.649      ; 1.879      ;
; 0.319  ; ULA:Ula|zerotmp          ; PC:PC_module|PC[2]               ; instr[5]     ; clock       ; 1.000        ; -0.072     ; 0.641      ;
; 0.320  ; ULA:Ula|zerotmp          ; PC:PC_module|PC[4]               ; instr[5]     ; clock       ; 1.000        ; -0.072     ; 0.640      ;
; 0.323  ; instr[5]                 ; registradores:banco_reg|banco~16 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.871      ;
; 0.323  ; instr[5]                 ; registradores:banco_reg|banco~18 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.871      ;
; 0.323  ; instr[5]                 ; registradores:banco_reg|banco~11 ; instr[5]     ; clock       ; 0.500        ; 1.662      ; 1.871      ;
; 0.325  ; ULA:Ula|zerotmp          ; PC:PC_module|PC[3]               ; instr[5]     ; clock       ; 1.000        ; -0.071     ; 0.636      ;
; 0.332  ; ULA:Ula|zerotmp          ; PC:PC_module|PC[0]               ; instr[5]     ; clock       ; 1.000        ; -0.072     ; 0.628      ;
; 0.332  ; ULA:Ula|zerotmp          ; PC:PC_module|PC[1]               ; instr[5]     ; clock       ; 1.000        ; -0.072     ; 0.628      ;
; 0.332  ; ULA:Ula|zerotmp          ; PC:PC_module|PC[5]               ; instr[5]     ; clock       ; 1.000        ; -0.072     ; 0.628      ;
; 0.332  ; ULA:Ula|zerotmp          ; PC:PC_module|PC[7]               ; instr[5]     ; clock       ; 1.000        ; -0.072     ; 0.628      ;
; 0.333  ; instr[5]                 ; registradores:banco_reg|banco~22 ; instr[5]     ; clock       ; 0.500        ; 1.661      ; 1.860      ;
+--------+--------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                             ;
+--------+--------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.351 ; instr[5]           ; registradores:banco_reg|banco~11 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.463      ;
; -0.336 ; instr[5]           ; registradores:banco_reg|banco~18 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.478      ;
; -0.332 ; instr[5]           ; registradores:banco_reg|banco~30 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.482      ;
; -0.332 ; instr[5]           ; registradores:banco_reg|banco~31 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.482      ;
; -0.330 ; instr[5]           ; registradores:banco_reg|banco~16 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.484      ;
; -0.330 ; instr[5]           ; registradores:banco_reg|banco~28 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.484      ;
; -0.076 ; instr[5]           ; PC:PC_module|PC[3]               ; instr[5]     ; clock       ; 0.000        ; 1.661      ; 1.737      ;
; -0.060 ; instr[5]           ; PC:PC_module|PC[2]               ; instr[5]     ; clock       ; 0.000        ; 1.660      ; 1.752      ;
; -0.060 ; instr[5]           ; PC:PC_module|PC[4]               ; instr[5]     ; clock       ; 0.000        ; 1.660      ; 1.752      ;
; -0.046 ; instr[5]           ; registradores:banco_reg|banco~22 ; instr[5]     ; clock       ; 0.000        ; 1.661      ; 1.767      ;
; -0.046 ; instr[5]           ; registradores:banco_reg|banco~23 ; instr[5]     ; clock       ; 0.000        ; 1.661      ; 1.767      ;
; -0.037 ; instr[5]           ; PC:PC_module|PC[6]               ; instr[5]     ; clock       ; 0.000        ; 1.660      ; 1.775      ;
; -0.034 ; instr[5]           ; PC:PC_module|PC[0]               ; instr[5]     ; clock       ; 0.000        ; 1.660      ; 1.778      ;
; -0.034 ; instr[5]           ; PC:PC_module|PC[1]               ; instr[5]     ; clock       ; 0.000        ; 1.660      ; 1.778      ;
; -0.034 ; instr[5]           ; PC:PC_module|PC[5]               ; instr[5]     ; clock       ; 0.000        ; 1.660      ; 1.778      ;
; -0.034 ; instr[5]           ; PC:PC_module|PC[7]               ; instr[5]     ; clock       ; 0.000        ; 1.660      ; 1.778      ;
; -0.005 ; instr[5]           ; registradores:banco_reg|banco~27 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.809      ;
; 0.014  ; instr[5]           ; registradores:banco_reg|banco~3  ; instr[5]     ; clock       ; 0.000        ; 1.649      ; 1.815      ;
; 0.020  ; instr[5]           ; registradores:banco_reg|banco~19 ; instr[5]     ; clock       ; 0.000        ; 1.649      ; 1.821      ;
; 0.031  ; instr[5]           ; registradores:banco_reg|banco~21 ; instr[5]     ; clock       ; 0.000        ; 1.649      ; 1.832      ;
; 0.032  ; instr[5]           ; registradores:banco_reg|banco~5  ; instr[5]     ; clock       ; 0.000        ; 1.649      ; 1.833      ;
; 0.033  ; instr[5]           ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.847      ;
; 0.033  ; instr[5]           ; registradores:banco_reg|banco~25 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.847      ;
; 0.033  ; instr[5]           ; registradores:banco_reg|banco~26 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.847      ;
; 0.040  ; instr[5]           ; registradores:banco_reg|banco~29 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.854      ;
; 0.055  ; instr[5]           ; registradores:banco_reg|banco~0  ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.869      ;
; 0.055  ; instr[5]           ; registradores:banco_reg|banco~1  ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.869      ;
; 0.055  ; instr[5]           ; registradores:banco_reg|banco~2  ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.869      ;
; 0.055  ; instr[5]           ; registradores:banco_reg|banco~4  ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.869      ;
; 0.055  ; instr[5]           ; registradores:banco_reg|banco~6  ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.869      ;
; 0.055  ; instr[5]           ; registradores:banco_reg|banco~7  ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.869      ;
; 0.057  ; instr[5]           ; registradores:banco_reg|banco~17 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.871      ;
; 0.057  ; instr[5]           ; registradores:banco_reg|banco~9  ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.871      ;
; 0.057  ; instr[5]           ; registradores:banco_reg|banco~20 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.871      ;
; 0.057  ; instr[5]           ; registradores:banco_reg|banco~13 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.871      ;
; 0.063  ; instr[5]           ; registradores:banco_reg|banco~8  ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.877      ;
; 0.063  ; instr[5]           ; registradores:banco_reg|banco~10 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.877      ;
; 0.063  ; instr[5]           ; registradores:banco_reg|banco~12 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.877      ;
; 0.063  ; instr[5]           ; registradores:banco_reg|banco~14 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.877      ;
; 0.063  ; instr[5]           ; registradores:banco_reg|banco~15 ; instr[5]     ; clock       ; 0.000        ; 1.662      ; 1.877      ;
; 0.149  ; instr[5]           ; registradores:banco_reg|banco~11 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.463      ;
; 0.164  ; instr[5]           ; registradores:banco_reg|banco~18 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.478      ;
; 0.168  ; instr[5]           ; registradores:banco_reg|banco~30 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.482      ;
; 0.168  ; instr[5]           ; registradores:banco_reg|banco~31 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.482      ;
; 0.170  ; instr[5]           ; registradores:banco_reg|banco~16 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.484      ;
; 0.170  ; instr[5]           ; registradores:banco_reg|banco~28 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.484      ;
; 0.424  ; instr[5]           ; PC:PC_module|PC[3]               ; instr[5]     ; clock       ; -0.500       ; 1.661      ; 1.737      ;
; 0.440  ; instr[5]           ; PC:PC_module|PC[2]               ; instr[5]     ; clock       ; -0.500       ; 1.660      ; 1.752      ;
; 0.440  ; instr[5]           ; PC:PC_module|PC[4]               ; instr[5]     ; clock       ; -0.500       ; 1.660      ; 1.752      ;
; 0.454  ; instr[5]           ; registradores:banco_reg|banco~22 ; instr[5]     ; clock       ; -0.500       ; 1.661      ; 1.767      ;
; 0.454  ; instr[5]           ; registradores:banco_reg|banco~23 ; instr[5]     ; clock       ; -0.500       ; 1.661      ; 1.767      ;
; 0.463  ; instr[5]           ; PC:PC_module|PC[6]               ; instr[5]     ; clock       ; -0.500       ; 1.660      ; 1.775      ;
; 0.466  ; instr[5]           ; PC:PC_module|PC[0]               ; instr[5]     ; clock       ; -0.500       ; 1.660      ; 1.778      ;
; 0.466  ; instr[5]           ; PC:PC_module|PC[1]               ; instr[5]     ; clock       ; -0.500       ; 1.660      ; 1.778      ;
; 0.466  ; instr[5]           ; PC:PC_module|PC[5]               ; instr[5]     ; clock       ; -0.500       ; 1.660      ; 1.778      ;
; 0.466  ; instr[5]           ; PC:PC_module|PC[7]               ; instr[5]     ; clock       ; -0.500       ; 1.660      ; 1.778      ;
; 0.495  ; instr[5]           ; registradores:banco_reg|banco~27 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.809      ;
; 0.514  ; instr[5]           ; registradores:banco_reg|banco~3  ; instr[5]     ; clock       ; -0.500       ; 1.649      ; 1.815      ;
; 0.520  ; PC:PC_module|PC[2] ; PC:PC_module|PC[2]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.672      ;
; 0.520  ; instr[5]           ; registradores:banco_reg|banco~19 ; instr[5]     ; clock       ; -0.500       ; 1.649      ; 1.821      ;
; 0.525  ; PC:PC_module|PC[0] ; PC:PC_module|PC[0]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.677      ;
; 0.526  ; PC:PC_module|PC[6] ; PC:PC_module|PC[6]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.678      ;
; 0.531  ; instr[5]           ; registradores:banco_reg|banco~21 ; instr[5]     ; clock       ; -0.500       ; 1.649      ; 1.832      ;
; 0.532  ; instr[5]           ; registradores:banco_reg|banco~5  ; instr[5]     ; clock       ; -0.500       ; 1.649      ; 1.833      ;
; 0.533  ; instr[5]           ; registradores:banco_reg|banco~24 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.847      ;
; 0.533  ; instr[5]           ; registradores:banco_reg|banco~25 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.847      ;
; 0.533  ; instr[5]           ; registradores:banco_reg|banco~26 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.847      ;
; 0.540  ; instr[5]           ; registradores:banco_reg|banco~29 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.854      ;
; 0.545  ; ULA:Ula|zerotmp    ; PC:PC_module|PC[6]               ; instr[5]     ; clock       ; 0.000        ; -0.072     ; 0.625      ;
; 0.548  ; ULA:Ula|zerotmp    ; PC:PC_module|PC[0]               ; instr[5]     ; clock       ; 0.000        ; -0.072     ; 0.628      ;
; 0.548  ; ULA:Ula|zerotmp    ; PC:PC_module|PC[1]               ; instr[5]     ; clock       ; 0.000        ; -0.072     ; 0.628      ;
; 0.548  ; ULA:Ula|zerotmp    ; PC:PC_module|PC[5]               ; instr[5]     ; clock       ; 0.000        ; -0.072     ; 0.628      ;
; 0.548  ; ULA:Ula|zerotmp    ; PC:PC_module|PC[7]               ; instr[5]     ; clock       ; 0.000        ; -0.072     ; 0.628      ;
; 0.555  ; instr[5]           ; registradores:banco_reg|banco~0  ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.869      ;
; 0.555  ; instr[5]           ; registradores:banco_reg|banco~1  ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.869      ;
; 0.555  ; instr[5]           ; registradores:banco_reg|banco~2  ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.869      ;
; 0.555  ; instr[5]           ; registradores:banco_reg|banco~4  ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.869      ;
; 0.555  ; instr[5]           ; registradores:banco_reg|banco~6  ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.869      ;
; 0.555  ; instr[5]           ; registradores:banco_reg|banco~7  ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.869      ;
; 0.555  ; ULA:Ula|zerotmp    ; PC:PC_module|PC[3]               ; instr[5]     ; clock       ; 0.000        ; -0.071     ; 0.636      ;
; 0.557  ; instr[5]           ; registradores:banco_reg|banco~17 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.871      ;
; 0.557  ; instr[5]           ; registradores:banco_reg|banco~9  ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.871      ;
; 0.557  ; instr[5]           ; registradores:banco_reg|banco~20 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.871      ;
; 0.557  ; instr[5]           ; registradores:banco_reg|banco~13 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.871      ;
; 0.560  ; ULA:Ula|zerotmp    ; PC:PC_module|PC[4]               ; instr[5]     ; clock       ; 0.000        ; -0.072     ; 0.640      ;
; 0.561  ; ULA:Ula|zerotmp    ; PC:PC_module|PC[2]               ; instr[5]     ; clock       ; 0.000        ; -0.072     ; 0.641      ;
; 0.563  ; instr[5]           ; registradores:banco_reg|banco~8  ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.877      ;
; 0.563  ; instr[5]           ; registradores:banco_reg|banco~10 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.877      ;
; 0.563  ; instr[5]           ; registradores:banco_reg|banco~12 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.877      ;
; 0.563  ; instr[5]           ; registradores:banco_reg|banco~14 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.877      ;
; 0.563  ; instr[5]           ; registradores:banco_reg|banco~15 ; instr[5]     ; clock       ; -0.500       ; 1.662      ; 1.877      ;
; 0.597  ; PC:PC_module|PC[4] ; PC:PC_module|PC[4]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.612  ; PC:PC_module|PC[5] ; PC:PC_module|PC[5]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.764      ;
; 0.614  ; PC:PC_module|PC[1] ; PC:PC_module|PC[1]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; PC:PC_module|PC[7] ; PC:PC_module|PC[7]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.661  ; PC:PC_module|PC[1] ; PC:PC_module|PC[2]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.813      ;
; 0.662  ; PC:PC_module|PC[5] ; PC:PC_module|PC[6]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.685  ; PC:PC_module|PC[3] ; PC:PC_module|PC[3]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.837      ;
; 0.696  ; PC:PC_module|PC[0] ; PC:PC_module|PC[2]               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.848      ;
; 0.743  ; PC:PC_module|PC[2] ; PC:PC_module|PC[3]               ; clock        ; clock       ; 0.000        ; 0.001      ; 0.896      ;
+--------+--------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'instr[5]'                                                                                                                ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.051 ; instr[5]                         ; ULA:Ula|Resultado_ULA[1] ; instr[5]     ; instr[5]    ; 0.000        ; 2.669      ; 2.618      ;
; -0.038 ; instr[5]                         ; ULA:Ula|Resultado_ULA[7] ; instr[5]     ; instr[5]    ; 0.000        ; 2.673      ; 2.635      ;
; -0.035 ; instr[5]                         ; ULA:Ula|Resultado_ULA[4] ; instr[5]     ; instr[5]    ; 0.000        ; 2.673      ; 2.638      ;
; -0.012 ; instr[5]                         ; ULA:Ula|Resultado_ULA[3] ; instr[5]     ; instr[5]    ; 0.000        ; 2.671      ; 2.659      ;
; 0.016  ; instr[5]                         ; ULA:Ula|Resultado_ULA[6] ; instr[5]     ; instr[5]    ; 0.000        ; 2.674      ; 2.690      ;
; 0.100  ; instr[5]                         ; ULA:Ula|Resultado_ULA[5] ; instr[5]     ; instr[5]    ; 0.000        ; 2.672      ; 2.772      ;
; 0.138  ; instr[5]                         ; ULA:Ula|Resultado_ULA[2] ; instr[5]     ; instr[5]    ; 0.000        ; 2.672      ; 2.810      ;
; 0.203  ; instr[5]                         ; ULA:Ula|Resultado_ULA[0] ; instr[5]     ; instr[5]    ; 0.000        ; 2.671      ; 2.874      ;
; 0.357  ; registradores:banco_reg|banco~15 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.368      ;
; 0.374  ; instr[5]                         ; ULA:Ula|zerotmp          ; instr[5]     ; instr[5]    ; 0.000        ; 1.732      ; 2.106      ;
; 0.449  ; instr[5]                         ; ULA:Ula|Resultado_ULA[1] ; instr[5]     ; instr[5]    ; -0.500       ; 2.669      ; 2.618      ;
; 0.462  ; instr[5]                         ; ULA:Ula|Resultado_ULA[7] ; instr[5]     ; instr[5]    ; -0.500       ; 2.673      ; 2.635      ;
; 0.465  ; instr[5]                         ; ULA:Ula|Resultado_ULA[4] ; instr[5]     ; instr[5]    ; -0.500       ; 2.673      ; 2.638      ;
; 0.488  ; instr[5]                         ; ULA:Ula|Resultado_ULA[3] ; instr[5]     ; instr[5]    ; -0.500       ; 2.671      ; 2.659      ;
; 0.516  ; instr[5]                         ; ULA:Ula|Resultado_ULA[6] ; instr[5]     ; instr[5]    ; -0.500       ; 2.674      ; 2.690      ;
; 0.554  ; registradores:banco_reg|banco~13 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.564      ;
; 0.567  ; registradores:banco_reg|banco~13 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.578      ;
; 0.583  ; registradores:banco_reg|banco~31 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.594      ;
; 0.600  ; instr[5]                         ; ULA:Ula|Resultado_ULA[5] ; instr[5]     ; instr[5]    ; -0.500       ; 2.672      ; 2.772      ;
; 0.604  ; registradores:banco_reg|banco~13 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.616      ;
; 0.638  ; instr[5]                         ; ULA:Ula|Resultado_ULA[2] ; instr[5]     ; instr[5]    ; -0.500       ; 2.672      ; 2.810      ;
; 0.655  ; registradores:banco_reg|banco~21 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.023      ; 1.678      ;
; 0.668  ; registradores:banco_reg|banco~21 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.024      ; 1.692      ;
; 0.671  ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.682      ;
; 0.672  ; registradores:banco_reg|banco~29 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.682      ;
; 0.674  ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.683      ;
; 0.685  ; registradores:banco_reg|banco~23 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.697      ;
; 0.685  ; registradores:banco_reg|banco~29 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.696      ;
; 0.695  ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.705      ;
; 0.699  ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.708      ;
; 0.700  ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.711      ;
; 0.703  ; instr[5]                         ; ULA:Ula|Resultado_ULA[0] ; instr[5]     ; instr[5]    ; -0.500       ; 2.671      ; 2.874      ;
; 0.705  ; registradores:banco_reg|banco~21 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.025      ; 1.730      ;
; 0.708  ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.720      ;
; 0.712  ; registradores:banco_reg|banco~22 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.013      ; 1.725      ;
; 0.714  ; registradores:banco_reg|banco~5  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.023      ; 1.737      ;
; 0.722  ; registradores:banco_reg|banco~29 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.734      ;
; 0.725  ; registradores:banco_reg|banco~7  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.736      ;
; 0.727  ; registradores:banco_reg|banco~5  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.024      ; 1.751      ;
; 0.747  ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 1.007      ; 1.754      ;
; 0.751  ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.762      ;
; 0.763  ; registradores:banco_reg|banco~26 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.773      ;
; 0.764  ; registradores:banco_reg|banco~5  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.025      ; 1.789      ;
; 0.778  ; registradores:banco_reg|banco~22 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.790      ;
; 0.780  ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.791      ;
; 0.782  ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 1.007      ; 1.789      ;
; 0.788  ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.800      ;
; 0.805  ; registradores:banco_reg|banco~6  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.817      ;
; 0.812  ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.823      ;
; 0.827  ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.836      ;
; 0.829  ; registradores:banco_reg|banco~14 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.841      ;
; 0.830  ; registradores:banco_reg|banco~11 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.839      ;
; 0.832  ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.843      ;
; 0.836  ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.846      ;
; 0.840  ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.849      ;
; 0.841  ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.852      ;
; 0.843  ; registradores:banco_reg|banco~27 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.853      ;
; 0.849  ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.861      ;
; 0.860  ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.869      ;
; 0.861  ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.872      ;
; 0.863  ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.874      ;
; 0.868  ; registradores:banco_reg|banco~25 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 1.007      ; 1.875      ;
; 0.869  ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.881      ;
; 0.871  ; registradores:banco_reg|banco~6  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.882      ;
; 0.874  ; instr[5]                         ; ULA:Ula|zerotmp          ; instr[5]     ; instr[5]    ; -0.500       ; 1.732      ; 2.106      ;
; 0.882  ; registradores:banco_reg|banco~28 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.893      ;
; 0.885  ; registradores:banco_reg|banco~30 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.897      ;
; 0.890  ; registradores:banco_reg|banco~12 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.901      ;
; 0.895  ; registradores:banco_reg|banco~14 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.906      ;
; 0.896  ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.907      ;
; 0.904  ; registradores:banco_reg|banco~18 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.914      ;
; 0.907  ; registradores:banco_reg|banco~11 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.918      ;
; 0.922  ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.933      ;
; 0.924  ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.934      ;
; 0.924  ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 1.007      ; 1.931      ;
; 0.924  ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.933      ;
; 0.925  ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.936      ;
; 0.928  ; registradores:banco_reg|banco~17 ; ULA:Ula|Resultado_ULA[1] ; clock        ; instr[5]    ; 0.000        ; 1.007      ; 1.935      ;
; 0.933  ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.945      ;
; 0.936  ; registradores:banco_reg|banco~11 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.947      ;
; 0.939  ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.950      ;
; 0.944  ; registradores:banco_reg|banco~11 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.956      ;
; 0.946  ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.956      ;
; 0.948  ; registradores:banco_reg|banco~10 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.959      ;
; 0.950  ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.959      ;
; 0.951  ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.962      ;
; 0.951  ; registradores:banco_reg|banco~30 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.962      ;
; 0.956  ; registradores:banco_reg|banco~3  ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.022      ; 1.978      ;
; 0.958  ; registradores:banco_reg|banco~28 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.969      ;
; 0.959  ; registradores:banco_reg|banco~2  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.971      ;
; 0.961  ; registradores:banco_reg|banco~24 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.971      ;
; 0.966  ; registradores:banco_reg|banco~12 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.977      ;
; 0.969  ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[0] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.978      ;
; 0.972  ; registradores:banco_reg|banco~10 ; ULA:Ula|Resultado_ULA[2] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.982      ;
; 0.974  ; registradores:banco_reg|banco~16 ; ULA:Ula|Resultado_ULA[7] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.985      ;
; 0.976  ; registradores:banco_reg|banco~4  ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.988      ;
; 0.976  ; registradores:banco_reg|banco~10 ; ULA:Ula|Resultado_ULA[3] ; clock        ; instr[5]    ; 0.000        ; 1.009      ; 1.985      ;
; 0.977  ; registradores:banco_reg|banco~10 ; ULA:Ula|Resultado_ULA[4] ; clock        ; instr[5]    ; 0.000        ; 1.011      ; 1.988      ;
; 0.985  ; registradores:banco_reg|banco~10 ; ULA:Ula|Resultado_ULA[6] ; clock        ; instr[5]    ; 0.000        ; 1.012      ; 1.997      ;
; 0.988  ; registradores:banco_reg|banco~9  ; ULA:Ula|Resultado_ULA[5] ; clock        ; instr[5]    ; 0.000        ; 1.010      ; 1.998      ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; PC:PC_module|PC[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; PC:PC_module|PC[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~16 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~16 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~17 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~17 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~19 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~19 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~20 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~20 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~21 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~21 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~22 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~22 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~23 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~23 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~24 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~24 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~25 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~25 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~26 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~26 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~27 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~27 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~28 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~28 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~29 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~29 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~30 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~30 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~31 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~31 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registradores:banco_reg|banco~9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registradores:banco_reg|banco~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; PC_module|PC[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; PC_module|PC[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; banco_reg|banco~0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; banco_reg|banco~0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; banco_reg|banco~10|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'instr[5]'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; instr[5] ; Rise       ; instr[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[1]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[1]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[5]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[5]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|Resultado_ULA[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Fall       ; ULA:Ula|zerotmp            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Fall       ; ULA:Ula|zerotmp            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Decoder0~0|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Decoder0~0|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Decoder0~0|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Decoder0~0|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Mux8~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Mux8~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Mux8~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Mux8~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Mux8~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Mux8~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Mux8~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Mux8~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[0]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[0]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[1]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[1]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[2]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[2]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[3]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[3]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[4]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[4]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[5]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[5]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[6]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[6]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|Resultado_ULA[7]|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|Resultado_ULA[7]|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; Ula|zerotmp|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; Ula|zerotmp|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; instr[5] ; Rise       ; instr[5]|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; instr[5] ; Rise       ; instr[5]|combout           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DadoLido[*]  ; clock      ; 2.527  ; 2.527  ; Fall       ; clock           ;
;  DadoLido[0] ; clock      ; 2.347  ; 2.347  ; Fall       ; clock           ;
;  DadoLido[1] ; clock      ; 2.347  ; 2.347  ; Fall       ; clock           ;
;  DadoLido[2] ; clock      ; 2.421  ; 2.421  ; Fall       ; clock           ;
;  DadoLido[3] ; clock      ; 2.250  ; 2.250  ; Fall       ; clock           ;
;  DadoLido[4] ; clock      ; 2.255  ; 2.255  ; Fall       ; clock           ;
;  DadoLido[5] ; clock      ; 2.527  ; 2.527  ; Fall       ; clock           ;
;  DadoLido[6] ; clock      ; 2.483  ; 2.483  ; Fall       ; clock           ;
;  DadoLido[7] ; clock      ; 2.439  ; 2.439  ; Fall       ; clock           ;
; instr[*]     ; clock      ; 3.073  ; 3.073  ; Fall       ; clock           ;
;  instr[0]    ; clock      ; -0.243 ; -0.243 ; Fall       ; clock           ;
;  instr[1]    ; clock      ; 2.102  ; 2.102  ; Fall       ; clock           ;
;  instr[2]    ; clock      ; 2.321  ; 2.321  ; Fall       ; clock           ;
;  instr[3]    ; clock      ; 2.455  ; 2.455  ; Fall       ; clock           ;
;  instr[4]    ; clock      ; 2.609  ; 2.609  ; Fall       ; clock           ;
;  instr[5]    ; clock      ; 0.328  ; 0.328  ; Fall       ; clock           ;
;  instr[6]    ; clock      ; 3.073  ; 3.073  ; Fall       ; clock           ;
;  instr[7]    ; clock      ; 2.862  ; 2.862  ; Fall       ; clock           ;
; instr[*]     ; instr[5]   ; 4.314  ; 4.314  ; Fall       ; instr[5]        ;
;  instr[0]    ; instr[5]   ; 0.955  ; 0.955  ; Fall       ; instr[5]        ;
;  instr[1]    ; instr[5]   ; 4.254  ; 4.254  ; Fall       ; instr[5]        ;
;  instr[2]    ; instr[5]   ; 4.314  ; 4.314  ; Fall       ; instr[5]        ;
;  instr[3]    ; instr[5]   ; 4.032  ; 4.032  ; Fall       ; instr[5]        ;
;  instr[4]    ; instr[5]   ; 3.963  ; 3.963  ; Fall       ; instr[5]        ;
;  instr[5]    ; instr[5]   ; 1.046  ; 1.046  ; Fall       ; instr[5]        ;
;  instr[6]    ; instr[5]   ; 3.601  ; 3.601  ; Fall       ; instr[5]        ;
;  instr[7]    ; instr[5]   ; 3.636  ; 3.636  ; Fall       ; instr[5]        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DadoLido[*]  ; clock      ; -1.689 ; -1.689 ; Fall       ; clock           ;
;  DadoLido[0] ; clock      ; -1.689 ; -1.689 ; Fall       ; clock           ;
;  DadoLido[1] ; clock      ; -2.210 ; -2.210 ; Fall       ; clock           ;
;  DadoLido[2] ; clock      ; -1.849 ; -1.849 ; Fall       ; clock           ;
;  DadoLido[3] ; clock      ; -1.759 ; -1.759 ; Fall       ; clock           ;
;  DadoLido[4] ; clock      ; -1.697 ; -1.697 ; Fall       ; clock           ;
;  DadoLido[5] ; clock      ; -2.312 ; -2.312 ; Fall       ; clock           ;
;  DadoLido[6] ; clock      ; -1.889 ; -1.889 ; Fall       ; clock           ;
;  DadoLido[7] ; clock      ; -1.834 ; -1.834 ; Fall       ; clock           ;
; instr[*]     ; clock      ; 0.363  ; 0.363  ; Fall       ; clock           ;
;  instr[0]    ; clock      ; 0.363  ; 0.363  ; Fall       ; clock           ;
;  instr[1]    ; clock      ; -1.982 ; -1.982 ; Fall       ; clock           ;
;  instr[2]    ; clock      ; -2.201 ; -2.201 ; Fall       ; clock           ;
;  instr[3]    ; clock      ; -1.904 ; -1.904 ; Fall       ; clock           ;
;  instr[4]    ; clock      ; -1.692 ; -1.692 ; Fall       ; clock           ;
;  instr[5]    ; clock      ; 0.351  ; 0.351  ; Fall       ; clock           ;
;  instr[6]    ; clock      ; -2.101 ; -2.101 ; Fall       ; clock           ;
;  instr[7]    ; clock      ; -2.136 ; -2.136 ; Fall       ; clock           ;
; instr[*]     ; instr[5]   ; 0.051  ; 0.051  ; Fall       ; instr[5]        ;
;  instr[0]    ; instr[5]   ; -0.204 ; -0.204 ; Fall       ; instr[5]        ;
;  instr[1]    ; instr[5]   ; -2.576 ; -2.576 ; Fall       ; instr[5]        ;
;  instr[2]    ; instr[5]   ; -2.769 ; -2.769 ; Fall       ; instr[5]        ;
;  instr[3]    ; instr[5]   ; -1.917 ; -1.917 ; Fall       ; instr[5]        ;
;  instr[4]    ; instr[5]   ; -2.140 ; -2.140 ; Fall       ; instr[5]        ;
;  instr[5]    ; instr[5]   ; 0.051  ; 0.051  ; Fall       ; instr[5]        ;
;  instr[6]    ; instr[5]   ; -1.277 ; -1.277 ; Fall       ; instr[5]        ;
;  instr[7]    ; instr[5]   ; -2.370 ; -2.370 ; Fall       ; instr[5]        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; DadoPraEscrever[*]  ; clock      ; 4.450 ; 4.450 ; Fall       ; clock           ;
;  DadoPraEscrever[0] ; clock      ; 4.217 ; 4.217 ; Fall       ; clock           ;
;  DadoPraEscrever[1] ; clock      ; 4.395 ; 4.395 ; Fall       ; clock           ;
;  DadoPraEscrever[2] ; clock      ; 4.177 ; 4.177 ; Fall       ; clock           ;
;  DadoPraEscrever[3] ; clock      ; 4.274 ; 4.274 ; Fall       ; clock           ;
;  DadoPraEscrever[4] ; clock      ; 4.137 ; 4.137 ; Fall       ; clock           ;
;  DadoPraEscrever[5] ; clock      ; 4.186 ; 4.186 ; Fall       ; clock           ;
;  DadoPraEscrever[6] ; clock      ; 4.450 ; 4.450 ; Fall       ; clock           ;
;  DadoPraEscrever[7] ; clock      ; 4.251 ; 4.251 ; Fall       ; clock           ;
; PC[*]               ; clock      ; 3.861 ; 3.861 ; Fall       ; clock           ;
;  PC[0]              ; clock      ; 3.849 ; 3.849 ; Fall       ; clock           ;
;  PC[1]              ; clock      ; 3.733 ; 3.733 ; Fall       ; clock           ;
;  PC[2]              ; clock      ; 3.861 ; 3.861 ; Fall       ; clock           ;
;  PC[3]              ; clock      ; 3.730 ; 3.730 ; Fall       ; clock           ;
;  PC[4]              ; clock      ; 3.723 ; 3.723 ; Fall       ; clock           ;
;  PC[5]              ; clock      ; 3.837 ; 3.837 ; Fall       ; clock           ;
;  PC[6]              ; clock      ; 3.648 ; 3.648 ; Fall       ; clock           ;
;  PC[7]              ; clock      ; 3.646 ; 3.646 ; Fall       ; clock           ;
; EscreverMemoria     ; instr[5]   ; 4.794 ; 4.794 ; Rise       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 2.941 ; 2.941 ; Rise       ; instr[5]        ;
; EscreverMemoria     ; instr[5]   ; 4.794 ; 4.794 ; Fall       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 2.941 ; 2.941 ; Fall       ; instr[5]        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; DadoPraEscrever[*]  ; clock      ; 3.883 ; 3.883 ; Fall       ; clock           ;
;  DadoPraEscrever[0] ; clock      ; 3.929 ; 3.929 ; Fall       ; clock           ;
;  DadoPraEscrever[1] ; clock      ; 4.079 ; 4.079 ; Fall       ; clock           ;
;  DadoPraEscrever[2] ; clock      ; 3.900 ; 3.900 ; Fall       ; clock           ;
;  DadoPraEscrever[3] ; clock      ; 3.939 ; 3.939 ; Fall       ; clock           ;
;  DadoPraEscrever[4] ; clock      ; 4.003 ; 4.003 ; Fall       ; clock           ;
;  DadoPraEscrever[5] ; clock      ; 4.026 ; 4.026 ; Fall       ; clock           ;
;  DadoPraEscrever[6] ; clock      ; 4.277 ; 4.277 ; Fall       ; clock           ;
;  DadoPraEscrever[7] ; clock      ; 3.883 ; 3.883 ; Fall       ; clock           ;
; PC[*]               ; clock      ; 3.646 ; 3.646 ; Fall       ; clock           ;
;  PC[0]              ; clock      ; 3.849 ; 3.849 ; Fall       ; clock           ;
;  PC[1]              ; clock      ; 3.733 ; 3.733 ; Fall       ; clock           ;
;  PC[2]              ; clock      ; 3.861 ; 3.861 ; Fall       ; clock           ;
;  PC[3]              ; clock      ; 3.730 ; 3.730 ; Fall       ; clock           ;
;  PC[4]              ; clock      ; 3.723 ; 3.723 ; Fall       ; clock           ;
;  PC[5]              ; clock      ; 3.837 ; 3.837 ; Fall       ; clock           ;
;  PC[6]              ; clock      ; 3.648 ; 3.648 ; Fall       ; clock           ;
;  PC[7]              ; clock      ; 3.646 ; 3.646 ; Fall       ; clock           ;
; EscreverMemoria     ; instr[5]   ; 4.794 ; 4.794 ; Rise       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 2.941 ; 2.941 ; Rise       ; instr[5]        ;
; EscreverMemoria     ; instr[5]   ; 4.794 ; 4.794 ; Fall       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 2.941 ; 2.941 ; Fall       ; instr[5]        ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+--------------------+-------+-------+-------+-------+
; Input Port ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------------+-------+-------+-------+-------+
; instr[0]   ; Endereco[0]        ; 2.805 ;       ;       ; 2.805 ;
; instr[1]   ; Endereco[1]        ; 5.047 ;       ;       ; 5.047 ;
; instr[2]   ; Endereco[2]        ; 5.075 ;       ;       ; 5.075 ;
; instr[3]   ; DadoPraEscrever[0] ; 5.752 ; 5.752 ; 5.752 ; 5.752 ;
; instr[3]   ; DadoPraEscrever[1] ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; instr[3]   ; DadoPraEscrever[2] ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; instr[3]   ; DadoPraEscrever[3] ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; instr[3]   ; DadoPraEscrever[4] ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; instr[3]   ; DadoPraEscrever[5] ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; instr[3]   ; DadoPraEscrever[6] ; 5.930 ; 5.930 ; 5.930 ; 5.930 ;
; instr[3]   ; DadoPraEscrever[7] ; 5.818 ; 5.818 ; 5.818 ; 5.818 ;
; instr[4]   ; DadoPraEscrever[0] ; 5.807 ; 5.807 ; 5.807 ; 5.807 ;
; instr[4]   ; DadoPraEscrever[1] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; instr[4]   ; DadoPraEscrever[2] ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; instr[4]   ; DadoPraEscrever[3] ; 5.923 ; 5.923 ; 5.923 ; 5.923 ;
; instr[4]   ; DadoPraEscrever[4] ; 5.620 ; 5.620 ; 5.620 ; 5.620 ;
; instr[4]   ; DadoPraEscrever[5] ; 5.831 ; 5.831 ; 5.831 ; 5.831 ;
; instr[4]   ; DadoPraEscrever[6] ; 5.995 ; 5.995 ; 5.995 ; 5.995 ;
; instr[4]   ; DadoPraEscrever[7] ; 5.723 ; 5.723 ; 5.723 ; 5.723 ;
; instr[6]   ; EscreverMemoria    ;       ; 5.372 ; 5.372 ;       ;
; instr[6]   ; LerMemoria         ; 5.686 ;       ;       ; 5.686 ;
; instr[7]   ; EscreverMemoria    ; 5.403 ;       ;       ; 5.403 ;
; instr[7]   ; LerMemoria         ; 5.475 ;       ;       ; 5.475 ;
+------------+--------------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+--------------------+-------+-------+-------+-------+
; Input Port ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------------+-------+-------+-------+-------+
; instr[0]   ; Endereco[0]        ; 2.805 ;       ;       ; 2.805 ;
; instr[1]   ; Endereco[1]        ; 5.047 ;       ;       ; 5.047 ;
; instr[2]   ; Endereco[2]        ; 5.075 ;       ;       ; 5.075 ;
; instr[3]   ; DadoPraEscrever[0] ; 5.752 ; 5.752 ; 5.752 ; 5.752 ;
; instr[3]   ; DadoPraEscrever[1] ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; instr[3]   ; DadoPraEscrever[2] ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; instr[3]   ; DadoPraEscrever[3] ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; instr[3]   ; DadoPraEscrever[4] ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; instr[3]   ; DadoPraEscrever[5] ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; instr[3]   ; DadoPraEscrever[6] ; 5.930 ; 5.930 ; 5.930 ; 5.930 ;
; instr[3]   ; DadoPraEscrever[7] ; 5.443 ; 5.443 ; 5.443 ; 5.443 ;
; instr[4]   ; DadoPraEscrever[0] ; 5.517 ; 5.517 ; 5.517 ; 5.517 ;
; instr[4]   ; DadoPraEscrever[1] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; instr[4]   ; DadoPraEscrever[2] ; 5.491 ; 5.491 ; 5.491 ; 5.491 ;
; instr[4]   ; DadoPraEscrever[3] ; 5.923 ; 5.923 ; 5.923 ; 5.923 ;
; instr[4]   ; DadoPraEscrever[4] ; 5.297 ; 5.297 ; 5.297 ; 5.297 ;
; instr[4]   ; DadoPraEscrever[5] ; 5.831 ; 5.831 ; 5.831 ; 5.831 ;
; instr[4]   ; DadoPraEscrever[6] ; 5.705 ; 5.705 ; 5.705 ; 5.705 ;
; instr[4]   ; DadoPraEscrever[7] ; 5.723 ; 5.723 ; 5.723 ; 5.723 ;
; instr[6]   ; EscreverMemoria    ;       ; 5.372 ; 5.372 ;       ;
; instr[6]   ; LerMemoria         ; 5.686 ;       ;       ; 5.686 ;
; instr[7]   ; EscreverMemoria    ; 5.403 ;       ;       ; 5.403 ;
; instr[7]   ; LerMemoria         ; 5.475 ;       ;       ; 5.475 ;
+------------+--------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.800   ; -0.351 ; N/A      ; N/A     ; -1.380              ;
;  clock           ; -2.901   ; -0.351 ; N/A      ; N/A     ; -1.380              ;
;  instr[5]        ; -3.800   ; -0.051 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -121.924 ; -2.613 ; 0.0      ; 0.0     ; -42.602             ;
;  clock           ; -90.304  ; -2.477 ; N/A      ; N/A     ; -41.380             ;
;  instr[5]        ; -31.620  ; -0.136 ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DadoLido[*]  ; clock      ; 4.909 ; 4.909 ; Fall       ; clock           ;
;  DadoLido[0] ; clock      ; 4.586 ; 4.586 ; Fall       ; clock           ;
;  DadoLido[1] ; clock      ; 4.554 ; 4.554 ; Fall       ; clock           ;
;  DadoLido[2] ; clock      ; 4.739 ; 4.739 ; Fall       ; clock           ;
;  DadoLido[3] ; clock      ; 4.342 ; 4.342 ; Fall       ; clock           ;
;  DadoLido[4] ; clock      ; 4.402 ; 4.402 ; Fall       ; clock           ;
;  DadoLido[5] ; clock      ; 4.909 ; 4.909 ; Fall       ; clock           ;
;  DadoLido[6] ; clock      ; 4.883 ; 4.883 ; Fall       ; clock           ;
;  DadoLido[7] ; clock      ; 4.722 ; 4.722 ; Fall       ; clock           ;
; instr[*]     ; clock      ; 6.179 ; 6.179 ; Fall       ; clock           ;
;  instr[0]    ; clock      ; 0.168 ; 0.168 ; Fall       ; clock           ;
;  instr[1]    ; clock      ; 4.001 ; 4.001 ; Fall       ; clock           ;
;  instr[2]    ; clock      ; 4.445 ; 4.445 ; Fall       ; clock           ;
;  instr[3]    ; clock      ; 4.596 ; 4.596 ; Fall       ; clock           ;
;  instr[4]    ; clock      ; 4.982 ; 4.982 ; Fall       ; clock           ;
;  instr[5]    ; clock      ; 1.521 ; 1.521 ; Fall       ; clock           ;
;  instr[6]    ; clock      ; 6.179 ; 6.179 ; Fall       ; clock           ;
;  instr[7]    ; clock      ; 5.782 ; 5.782 ; Fall       ; clock           ;
; instr[*]     ; instr[5]   ; 8.354 ; 8.354 ; Fall       ; instr[5]        ;
;  instr[0]    ; instr[5]   ; 2.762 ; 2.762 ; Fall       ; instr[5]        ;
;  instr[1]    ; instr[5]   ; 8.328 ; 8.328 ; Fall       ; instr[5]        ;
;  instr[2]    ; instr[5]   ; 8.354 ; 8.354 ; Fall       ; instr[5]        ;
;  instr[3]    ; instr[5]   ; 7.829 ; 7.829 ; Fall       ; instr[5]        ;
;  instr[4]    ; instr[5]   ; 7.755 ; 7.755 ; Fall       ; instr[5]        ;
;  instr[5]    ; instr[5]   ; 2.713 ; 2.713 ; Fall       ; instr[5]        ;
;  instr[6]    ; instr[5]   ; 7.245 ; 7.245 ; Fall       ; instr[5]        ;
;  instr[7]    ; instr[5]   ; 7.144 ; 7.144 ; Fall       ; instr[5]        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DadoLido[*]  ; clock      ; -1.689 ; -1.689 ; Fall       ; clock           ;
;  DadoLido[0] ; clock      ; -1.689 ; -1.689 ; Fall       ; clock           ;
;  DadoLido[1] ; clock      ; -2.210 ; -2.210 ; Fall       ; clock           ;
;  DadoLido[2] ; clock      ; -1.849 ; -1.849 ; Fall       ; clock           ;
;  DadoLido[3] ; clock      ; -1.759 ; -1.759 ; Fall       ; clock           ;
;  DadoLido[4] ; clock      ; -1.697 ; -1.697 ; Fall       ; clock           ;
;  DadoLido[5] ; clock      ; -2.312 ; -2.312 ; Fall       ; clock           ;
;  DadoLido[6] ; clock      ; -1.889 ; -1.889 ; Fall       ; clock           ;
;  DadoLido[7] ; clock      ; -1.834 ; -1.834 ; Fall       ; clock           ;
; instr[*]     ; clock      ; 0.363  ; 0.363  ; Fall       ; clock           ;
;  instr[0]    ; clock      ; 0.363  ; 0.363  ; Fall       ; clock           ;
;  instr[1]    ; clock      ; -1.982 ; -1.982 ; Fall       ; clock           ;
;  instr[2]    ; clock      ; -2.201 ; -2.201 ; Fall       ; clock           ;
;  instr[3]    ; clock      ; -1.904 ; -1.904 ; Fall       ; clock           ;
;  instr[4]    ; clock      ; -1.692 ; -1.692 ; Fall       ; clock           ;
;  instr[5]    ; clock      ; 0.351  ; 0.351  ; Fall       ; clock           ;
;  instr[6]    ; clock      ; -2.101 ; -2.101 ; Fall       ; clock           ;
;  instr[7]    ; clock      ; -2.136 ; -2.136 ; Fall       ; clock           ;
; instr[*]     ; instr[5]   ; 0.051  ; 0.051  ; Fall       ; instr[5]        ;
;  instr[0]    ; instr[5]   ; -0.204 ; -0.204 ; Fall       ; instr[5]        ;
;  instr[1]    ; instr[5]   ; -2.576 ; -2.576 ; Fall       ; instr[5]        ;
;  instr[2]    ; instr[5]   ; -2.769 ; -2.769 ; Fall       ; instr[5]        ;
;  instr[3]    ; instr[5]   ; -1.917 ; -1.917 ; Fall       ; instr[5]        ;
;  instr[4]    ; instr[5]   ; -2.140 ; -2.140 ; Fall       ; instr[5]        ;
;  instr[5]    ; instr[5]   ; 0.051  ; 0.051  ; Fall       ; instr[5]        ;
;  instr[6]    ; instr[5]   ; -1.277 ; -1.277 ; Fall       ; instr[5]        ;
;  instr[7]    ; instr[5]   ; -2.370 ; -2.370 ; Fall       ; instr[5]        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; DadoPraEscrever[*]  ; clock      ; 8.139 ; 8.139 ; Fall       ; clock           ;
;  DadoPraEscrever[0] ; clock      ; 7.661 ; 7.661 ; Fall       ; clock           ;
;  DadoPraEscrever[1] ; clock      ; 8.059 ; 8.059 ; Fall       ; clock           ;
;  DadoPraEscrever[2] ; clock      ; 7.596 ; 7.596 ; Fall       ; clock           ;
;  DadoPraEscrever[3] ; clock      ; 7.812 ; 7.812 ; Fall       ; clock           ;
;  DadoPraEscrever[4] ; clock      ; 7.505 ; 7.505 ; Fall       ; clock           ;
;  DadoPraEscrever[5] ; clock      ; 7.667 ; 7.667 ; Fall       ; clock           ;
;  DadoPraEscrever[6] ; clock      ; 8.139 ; 8.139 ; Fall       ; clock           ;
;  DadoPraEscrever[7] ; clock      ; 7.777 ; 7.777 ; Fall       ; clock           ;
; PC[*]               ; clock      ; 6.827 ; 6.827 ; Fall       ; clock           ;
;  PC[0]              ; clock      ; 6.816 ; 6.816 ; Fall       ; clock           ;
;  PC[1]              ; clock      ; 6.571 ; 6.571 ; Fall       ; clock           ;
;  PC[2]              ; clock      ; 6.827 ; 6.827 ; Fall       ; clock           ;
;  PC[3]              ; clock      ; 6.571 ; 6.571 ; Fall       ; clock           ;
;  PC[4]              ; clock      ; 6.562 ; 6.562 ; Fall       ; clock           ;
;  PC[5]              ; clock      ; 6.801 ; 6.801 ; Fall       ; clock           ;
;  PC[6]              ; clock      ; 6.365 ; 6.365 ; Fall       ; clock           ;
;  PC[7]              ; clock      ; 6.364 ; 6.364 ; Fall       ; clock           ;
; EscreverMemoria     ; instr[5]   ; 9.150 ; 9.150 ; Rise       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 5.634 ; 5.634 ; Rise       ; instr[5]        ;
; EscreverMemoria     ; instr[5]   ; 9.150 ; 9.150 ; Fall       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 5.634 ; 5.634 ; Fall       ; instr[5]        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; DadoPraEscrever[*]  ; clock      ; 3.883 ; 3.883 ; Fall       ; clock           ;
;  DadoPraEscrever[0] ; clock      ; 3.929 ; 3.929 ; Fall       ; clock           ;
;  DadoPraEscrever[1] ; clock      ; 4.079 ; 4.079 ; Fall       ; clock           ;
;  DadoPraEscrever[2] ; clock      ; 3.900 ; 3.900 ; Fall       ; clock           ;
;  DadoPraEscrever[3] ; clock      ; 3.939 ; 3.939 ; Fall       ; clock           ;
;  DadoPraEscrever[4] ; clock      ; 4.003 ; 4.003 ; Fall       ; clock           ;
;  DadoPraEscrever[5] ; clock      ; 4.026 ; 4.026 ; Fall       ; clock           ;
;  DadoPraEscrever[6] ; clock      ; 4.277 ; 4.277 ; Fall       ; clock           ;
;  DadoPraEscrever[7] ; clock      ; 3.883 ; 3.883 ; Fall       ; clock           ;
; PC[*]               ; clock      ; 3.646 ; 3.646 ; Fall       ; clock           ;
;  PC[0]              ; clock      ; 3.849 ; 3.849 ; Fall       ; clock           ;
;  PC[1]              ; clock      ; 3.733 ; 3.733 ; Fall       ; clock           ;
;  PC[2]              ; clock      ; 3.861 ; 3.861 ; Fall       ; clock           ;
;  PC[3]              ; clock      ; 3.730 ; 3.730 ; Fall       ; clock           ;
;  PC[4]              ; clock      ; 3.723 ; 3.723 ; Fall       ; clock           ;
;  PC[5]              ; clock      ; 3.837 ; 3.837 ; Fall       ; clock           ;
;  PC[6]              ; clock      ; 3.648 ; 3.648 ; Fall       ; clock           ;
;  PC[7]              ; clock      ; 3.646 ; 3.646 ; Fall       ; clock           ;
; EscreverMemoria     ; instr[5]   ; 4.794 ; 4.794 ; Rise       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 2.941 ; 2.941 ; Rise       ; instr[5]        ;
; EscreverMemoria     ; instr[5]   ; 4.794 ; 4.794 ; Fall       ; instr[5]        ;
; LerMemoria          ; instr[5]   ; 2.941 ; 2.941 ; Fall       ; instr[5]        ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Progagation Delay                                                   ;
+------------+--------------------+--------+--------+--------+--------+
; Input Port ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------------+--------+--------+--------+--------+
; instr[0]   ; Endereco[0]        ; 5.270  ;        ;        ; 5.270  ;
; instr[1]   ; Endereco[1]        ; 8.864  ;        ;        ; 8.864  ;
; instr[2]   ; Endereco[2]        ; 8.929  ;        ;        ; 8.929  ;
; instr[3]   ; DadoPraEscrever[0] ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; instr[3]   ; DadoPraEscrever[1] ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; instr[3]   ; DadoPraEscrever[2] ; 10.406 ; 10.406 ; 10.406 ; 10.406 ;
; instr[3]   ; DadoPraEscrever[3] ; 10.964 ; 10.964 ; 10.964 ; 10.964 ;
; instr[3]   ; DadoPraEscrever[4] ; 10.107 ; 10.107 ; 10.107 ; 10.107 ;
; instr[3]   ; DadoPraEscrever[5] ; 10.815 ; 10.815 ; 10.815 ; 10.815 ;
; instr[3]   ; DadoPraEscrever[6] ; 10.881 ; 10.881 ; 10.881 ; 10.881 ;
; instr[3]   ; DadoPraEscrever[7] ; 10.651 ; 10.651 ; 10.651 ; 10.651 ;
; instr[4]   ; DadoPraEscrever[0] ; 10.634 ; 10.634 ; 10.634 ; 10.634 ;
; instr[4]   ; DadoPraEscrever[1] ; 10.780 ; 10.780 ; 10.780 ; 10.780 ;
; instr[4]   ; DadoPraEscrever[2] ; 10.575 ; 10.575 ; 10.575 ; 10.575 ;
; instr[4]   ; DadoPraEscrever[3] ; 10.888 ; 10.888 ; 10.888 ; 10.888 ;
; instr[4]   ; DadoPraEscrever[4] ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; instr[4]   ; DadoPraEscrever[5] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; instr[4]   ; DadoPraEscrever[6] ; 11.056 ; 11.056 ; 11.056 ; 11.056 ;
; instr[4]   ; DadoPraEscrever[7] ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; instr[6]   ; EscreverMemoria    ;        ; 9.625  ; 9.625  ;        ;
; instr[6]   ; LerMemoria         ; 10.292 ;        ;        ; 10.292 ;
; instr[7]   ; EscreverMemoria    ; 9.712  ;        ;        ; 9.712  ;
; instr[7]   ; LerMemoria         ; 9.895  ;        ;        ; 9.895  ;
+------------+--------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+------------+--------------------+-------+-------+-------+-------+
; Input Port ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------------+-------+-------+-------+-------+
; instr[0]   ; Endereco[0]        ; 2.805 ;       ;       ; 2.805 ;
; instr[1]   ; Endereco[1]        ; 5.047 ;       ;       ; 5.047 ;
; instr[2]   ; Endereco[2]        ; 5.075 ;       ;       ; 5.075 ;
; instr[3]   ; DadoPraEscrever[0] ; 5.752 ; 5.752 ; 5.752 ; 5.752 ;
; instr[3]   ; DadoPraEscrever[1] ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; instr[3]   ; DadoPraEscrever[2] ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; instr[3]   ; DadoPraEscrever[3] ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; instr[3]   ; DadoPraEscrever[4] ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; instr[3]   ; DadoPraEscrever[5] ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; instr[3]   ; DadoPraEscrever[6] ; 5.930 ; 5.930 ; 5.930 ; 5.930 ;
; instr[3]   ; DadoPraEscrever[7] ; 5.443 ; 5.443 ; 5.443 ; 5.443 ;
; instr[4]   ; DadoPraEscrever[0] ; 5.517 ; 5.517 ; 5.517 ; 5.517 ;
; instr[4]   ; DadoPraEscrever[1] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; instr[4]   ; DadoPraEscrever[2] ; 5.491 ; 5.491 ; 5.491 ; 5.491 ;
; instr[4]   ; DadoPraEscrever[3] ; 5.923 ; 5.923 ; 5.923 ; 5.923 ;
; instr[4]   ; DadoPraEscrever[4] ; 5.297 ; 5.297 ; 5.297 ; 5.297 ;
; instr[4]   ; DadoPraEscrever[5] ; 5.831 ; 5.831 ; 5.831 ; 5.831 ;
; instr[4]   ; DadoPraEscrever[6] ; 5.705 ; 5.705 ; 5.705 ; 5.705 ;
; instr[4]   ; DadoPraEscrever[7] ; 5.723 ; 5.723 ; 5.723 ; 5.723 ;
; instr[6]   ; EscreverMemoria    ;       ; 5.372 ; 5.372 ;       ;
; instr[6]   ; LerMemoria         ; 5.686 ;       ;       ; 5.686 ;
; instr[7]   ; EscreverMemoria    ; 5.403 ;       ;       ; 5.403 ;
; instr[7]   ; LerMemoria         ; 5.475 ;       ;       ; 5.475 ;
+------------+--------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 0        ; 0        ; 0        ; 36       ;
; instr[5]   ; clock    ; 0        ; 0        ; 83       ; 123      ;
; clock      ; instr[5] ; 0        ; 0        ; 0        ; 436      ;
; instr[5]   ; instr[5] ; 0        ; 0        ; 106      ; 106      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 0        ; 0        ; 0        ; 36       ;
; instr[5]   ; clock    ; 0        ; 0        ; 83       ; 123      ;
; clock      ; instr[5] ; 0        ; 0        ; 0        ; 436      ;
; instr[5]   ; instr[5] ; 0        ; 0        ; 106      ; 106      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 269   ; 269  ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 17 22:58:17 2021
Info: Command: quartus_sta processadorNrisc -c processadorNrisc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processadorNrisc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name instr[5] instr[5]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Ula|Mux8~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.800       -31.620 instr[5] 
    Info (332119):    -2.901       -90.304 clock 
Info (332146): Worst-case hold slack is 0.042
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.042         0.000 clock 
    Info (332119):     0.722         0.000 instr[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -41.380 clock 
    Info (332119):    -1.222        -1.222 instr[5] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Ula|Mux8~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.385        -8.933 instr[5] 
    Info (332119):    -0.723       -17.833 clock 
Info (332146): Worst-case hold slack is -0.351
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.351        -2.477 clock 
    Info (332119):    -0.051        -0.136 instr[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -41.380 clock 
    Info (332119):    -1.222        -1.222 instr[5] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4550 megabytes
    Info: Processing ended: Thu Jun 17 22:58:18 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


