--IP Functional Simulation Model
--VERSION_BEGIN 17.1 cbx_mgl 2017:10:25:18:08:29:SJ cbx_simgen 2017:10:25:18:06:53:SJ  VERSION_END


-- Copyright (C) 2017  Intel Corporation. All rights reserved.
-- Your use of Intel Corporation's design tools, logic functions 
-- and other software and tools, and its AMPP partner logic 
-- functions, and any output files from any of the foregoing 
-- (including device programming or simulation files), and any 
-- associated documentation or information are expressly subject 
-- to the terms and conditions of the Intel Program License 
-- Subscription Agreement, the Intel Quartus Prime License Agreement,
-- the Intel FPGA IP License Agreement, or other applicable license
-- agreement, including, without limitation, that your use is for
-- the sole purpose of programming logic devices manufactured by
-- Intel and sold by Intel or its authorized distributors.  Please
-- refer to the applicable agreement for further details.

-- You may only use these simulation model output files for simulation
-- purposes and expressly not for synthesis or any other purposes (in which
-- event Intel disclaims all warranties of any kind).


--synopsys translate_off

 LIBRARY altera_mf;
 USE altera_mf.altera_mf_components.all;

 LIBRARY sgate;
 USE sgate.sgate_pack.all;

--synthesis_resources = altsyncram 2 lut 1676 mux21 1969 oper_add 39 oper_decoder 1 oper_less_than 5 oper_mux 37 oper_selector 108 
 LIBRARY ieee;
 USE ieee.std_logic_1164.all;

 ENTITY  soc_system_v5_alt_vip_vfr_vga IS 
	 PORT 
	 ( 
		 clock	:	IN  STD_LOGIC;
		 dout_data	:	OUT  STD_LOGIC_VECTOR (31 DOWNTO 0);
		 dout_endofpacket	:	OUT  STD_LOGIC;
		 dout_ready	:	IN  STD_LOGIC;
		 dout_startofpacket	:	OUT  STD_LOGIC;
		 dout_valid	:	OUT  STD_LOGIC;
		 master_address	:	OUT  STD_LOGIC_VECTOR (31 DOWNTO 0);
		 master_burstcount	:	OUT  STD_LOGIC_VECTOR (5 DOWNTO 0);
		 master_clock	:	IN  STD_LOGIC;
		 master_read	:	OUT  STD_LOGIC;
		 master_readdata	:	IN  STD_LOGIC_VECTOR (127 DOWNTO 0);
		 master_readdatavalid	:	IN  STD_LOGIC;
		 master_reset	:	IN  STD_LOGIC;
		 master_waitrequest	:	IN  STD_LOGIC;
		 reset	:	IN  STD_LOGIC;
		 slave_address	:	IN  STD_LOGIC_VECTOR (4 DOWNTO 0);
		 slave_irq	:	OUT  STD_LOGIC;
		 slave_read	:	IN  STD_LOGIC;
		 slave_readdata	:	OUT  STD_LOGIC_VECTOR (31 DOWNTO 0);
		 slave_write	:	IN  STD_LOGIC;
		 slave_writedata	:	IN  STD_LOGIC_VECTOR (31 DOWNTO 0)
	 ); 
 END soc_system_v5_alt_vip_vfr_vga;

 ARCHITECTURE RTL OF soc_system_v5_alt_vip_vfr_vga IS

	 ATTRIBUTE synthesis_clearbox : natural;
	 ATTRIBUTE synthesis_clearbox OF RTL : ARCHITECTURE IS 1;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_address_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_address_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_vcc	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_data_a	:	STD_LOGIC_VECTOR (50 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_data_b	:	STD_LOGIC_VECTOR (50 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b	:	STD_LOGIC_VECTOR (50 DOWNTO 0);
	 SIGNAL  wire_gnd	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_address_a	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_address_b	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_clocken1	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_data_a	:	STD_LOGIC_VECTOR (127 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_data_b	:	STD_LOGIC_VECTOR (127 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b	:	STD_LOGIC_VECTOR (127 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_14317q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_14307q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_14306q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_14305q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_14304q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_14303q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_14302q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_14301q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_14300q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_14299q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_14298q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_14316q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_14297q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_14296q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_14295q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_14294q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_14293q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_14292q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_14291q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_14290q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_14289q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_14288q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_14315q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_14287q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_14286q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_14314q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_14313q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_14312q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_14311q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_14310q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_14309q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_14308q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_14216q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_14206q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_14205q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_14204q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_14203q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_14202q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_14201q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_14200q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_14199q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_14198q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_14197q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_14215q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_14196q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_14195q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_14194q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_14193q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_14192q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_14191q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_14190q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_14189q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_14188q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_14187q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_14214q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_14186q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_14185q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_14213q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_14212q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_14211q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_14210q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_14209q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_14208q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_14207q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_14115q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_14105q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_14104q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_14103q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_14102q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_14101q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_14100q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_14099q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_14098q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_14097q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_14096q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_14114q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_14095q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_14094q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_14093q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_14092q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_14091q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_14090q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_14089q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_14088q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_14087q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_14086q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_14113q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_14085q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_14084q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_14112q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_14111q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_14110q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_14109q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_14108q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_14107q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_14106q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_14620q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_14610q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_14609q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_14608q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_14607q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_14606q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_14605q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_14604q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_14603q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_14602q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_14601q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_14619q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_14600q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_14599q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_14598q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_14597q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_14596q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_14595q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_14594q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_14593q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_14592q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_14591q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_14618q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_14590q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_14589q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_14617q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_14616q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_14615q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_14614q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_14613q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_14612q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_14611q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_14519q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_14509q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_14508q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_14507q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_14506q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_14505q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_14504q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_14503q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_14502q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_14501q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_14500q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_14518q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_14499q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_14498q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_14497q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_14496q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_14495q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_14494q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_14493q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_14492q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_14491q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_14490q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_14517q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_14489q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_14488q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_14516q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_14515q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_14514q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_14513q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_14512q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_14511q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_14510q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_14418q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_14408q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_14407q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_14406q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_14405q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_14404q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_14403q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_14402q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_14401q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_14400q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_14399q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_14417q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_14398q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_14397q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_14396q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_14395q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_14394q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_14393q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_14392q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_14391q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_14390q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_14389q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_14416q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_14388q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_14387q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_14415q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_14414q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_14413q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_14412q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_14411q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_14410q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_14409q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_0_19034q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_10_19024q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_11_19023q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_12_19022q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_13_19021q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_14_19020q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_15_19019q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_16_19018q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_17_19017q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18_19016q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_19_19015q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_1_19033q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_20_19014q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_21_19013q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_22_19012q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_23_19011q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_24_19010q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_25_19009q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_26_19008q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_27_19007q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_28_19006q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_29_19005q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_2_19032q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_30_19004q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_31_19003q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_3_19031q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_4_19030q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_5_19029q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_6_19028q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_7_19027q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_8_19026q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_9_19025q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_19036q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_19035q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_19002q	:	STD_LOGIC := '0';
	 SIGNAL  wire_ni_w181w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w161w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w159w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w157w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w155w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w153w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w151w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w149w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w147w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w145w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w143w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w179w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w141w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w139w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w137w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w135w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w133w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w131w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w129w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w127w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w125w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w123w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w177w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w121w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w120w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w175w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w173w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w171w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w169w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w167w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w165w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_ni_w163w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_5590q	:	STD_LOGIC := '0';
	 SIGNAL  wire_ni0i_w3960w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_5491q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_5481q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_5480q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_5479q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_5478q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_5477q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_5476q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_5475q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_5474q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_5473q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_5472q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_5490q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_5471q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_5470q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_5469q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_5468q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_5467q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_5466q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_5465q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_5464q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_5463q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_5462q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_5489q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_5461q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_5460q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_5488q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_5487q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_5486q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_5485q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_5484q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_5483q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_5482q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_5509q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_5499q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_5498q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_5497q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_5496q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_5495q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_5494q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_5493q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_5492q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_5508q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_5507q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_5506q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_5505q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_5504q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_5503q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_5502q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_5501q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_5500q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_5511q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_5439q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_5429q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_5428q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_5427q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_5426q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_5425q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_5424q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_5423q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_5422q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_5421q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_5420q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_5438q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_5419q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_5418q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_5417q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_5416q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_5415q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_5414q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_5413q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_5412q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_5411q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_5410q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_5437q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_5409q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_5408q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_5436q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_5435q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_5434q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_5433q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_5432q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_5431q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_5430q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_5457q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_5447q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_5446q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_5445q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_5444q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_5443q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_5442q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_5441q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_5440q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_5456q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_5455q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_5454q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_5453q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_5452q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_5451q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_5450q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_5449q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_5448q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_5459q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_5458q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_14014q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_14004q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_14003q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_14002q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_14001q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_14000q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_13999q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_13998q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_13997q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_13996q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_13995q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_14013q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_13994q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_13993q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_13992q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_13991q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_13990q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_13989q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_13988q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_13987q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_13986q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_13985q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_14012q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_13984q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_13983q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_14011q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_14010q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_14009q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_14008q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_14007q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_14006q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_14005q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_5397q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_5387q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_5386q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_5385q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_5384q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_5383q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_5382q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_5381q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_5380q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_5379q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_5378q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_5396q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_5377q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_5376q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_5375q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_5374q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_5373q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_5372q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_5371q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_5370q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_5369q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_5368q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_5395q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_5367q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_5366q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_5394q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_5393q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_5392q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_5391q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_5390q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_5389q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_5388q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_5403q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_5402q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_5401q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_5400q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_5399q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_5398q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_5405q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_5406q	:	STD_LOGIC := '0';
	 SIGNAL  wire_niii_w4018w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_niii_w4048w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_5736q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_5354q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_5353q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_5352q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_5351q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_5350q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_5349q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_5348q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_5347q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_5346q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_5345q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_5363q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_5344q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_5343q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_5342q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_5341q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_5340q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_5339q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_5338q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_5337q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_5336q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_5335q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_5362q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_5334q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_5333q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_5361q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_5360q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_5359q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_5358q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_5357q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_5356q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_5355q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_5332q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_5331q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_5330q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_5329q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_5328q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_5327q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_5326q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8398q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_9096q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_9500q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_9499q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_9498q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_9496q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_9495q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_9494q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_9492q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_9491q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_9489q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_9487q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_9485q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_9484q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_9483q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_9482q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_9508q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_9480q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_9479q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_9478q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_9476q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_9475q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_9473q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_9471q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_9507q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_9469q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_9468q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_9467q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_9466q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_9464q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_9463q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_9462q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_9460q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_9505q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_9503q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_9501q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_9459q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_9449q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_9448q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_9447q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_9445q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_9444q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_9443q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_9441q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_9440q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_9438q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_9436q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_9434q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_9433q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_9432q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_9431q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_9457q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_9429q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_9428q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_9427q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_9425q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_9424q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_9422q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_9420q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_9456q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_9418q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_9417q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_9416q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_9415q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_9413q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_9412q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_9411q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_9409q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_9454q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_9452q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_9450q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_9408q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_9398q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_9397q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_9396q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_9394q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_9393q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_9392q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_9390q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_9389q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_9387q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_9385q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_9383q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_9382q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_9381q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_9380q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_9406q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_9378q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_9377q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_9376q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_9374q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_9373q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_9371q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_9369q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_9405q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_9367q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_9366q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_9365q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_9364q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_9362q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_9361q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_9360q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_9358q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_9403q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_9401q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_9399q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8854q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q	:	STD_LOGIC := '0';
	 SIGNAL  wire_niiO_w3768w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_niiO_w4108w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_13913q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_13903q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_13902q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_13901q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_13900q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_13899q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_13898q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_13897q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_13896q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_13895q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_13894q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_13912q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_13893q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_13892q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_13891q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_13890q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_13889q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_13888q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_13887q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_13886q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_13885q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_13884q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_13911q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_13883q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_13882q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_13910q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_13909q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_13908q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_13907q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_13906q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_13905q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_13904q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_8431q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8422q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_8421q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_8418q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_8417q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_8450q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_8449q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_8448q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_8447q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_8446q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_8374q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_8366q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8396q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_9497q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_9493q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_9509q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_9490q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_9488q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_9486q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_9481q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_9477q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_9474q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_9472q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_9470q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_9465q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_9461q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_9506q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_9504q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_9502q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_9446q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_9442q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_9458q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_9439q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_9437q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_9435q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_9430q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_9426q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_9423q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_9421q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_9419q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_9414q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_9410q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_9455q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_9453q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_9451q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_9395q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_9391q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_9407q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_9388q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_9386q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_9384q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_9379q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_9375q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_9372q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_9370q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_9368q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_9363q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_9359q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_9404q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_9402q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_9400q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_9734q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8872q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_8871q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_8870q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_8869q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_8830q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8852q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_8471q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_8221q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_8238q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_7098q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_7104q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_7103q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_7102q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_7101q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_7100q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_7099q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_7097q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_7075q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_7074q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_7073q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_7072q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_7069q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_7068q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_7067q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_7066q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_7065q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_7064q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_7063q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_7062q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_7061q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_7060q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_7059q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_7058q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_7057q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_7056q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6939q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_6937q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_6936q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_6935q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_6934q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_6933q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_6932q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6823q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_6792q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_6791q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_6790q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_6789q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_6788q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_6787q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6757q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_6754q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_6753q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_6752q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_6751q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_6750q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_6749q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6853q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_6839q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_6838q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_6837q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_6836q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_6835q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_6834q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_7128q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_7177q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_7176q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_7175q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_7174q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_7173q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_5319q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_5092q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_5091q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_5090q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_5089q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_5088q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_5087q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_5324q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_5323q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_5322q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_5321q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_5320q	:	STD_LOGIC := '0';
	 SIGNAL  wire_nili_w4173w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4429w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4113w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4112w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4062w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4231w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w5281w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w5283w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w5285w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w5287w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w5289w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w5291w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w5293w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w3639w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w3641w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w3643w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w3645w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w3647w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w3649w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w3651w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w3735w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4059w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4057w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4055w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4053w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nili_w4052w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_10543q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_11141q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_11131q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_11130q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_11129q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_11128q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_11127q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_11126q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_11125q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_11124q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_11123q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_11122q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_11140q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_11121q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_11120q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_11119q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_11118q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_11117q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_11116q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_11115q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_11114q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_11113q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_11112q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_11139q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_11111q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_11110q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_11138q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_11137q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_11136q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_11135q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_11134q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_11133q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_11132q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_11159q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_11149q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_11148q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_11147q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_11146q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_11145q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_11144q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_11143q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_11142q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_11158q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_11157q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_11156q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_11155q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_11154q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_11153q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_11152q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_11151q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_11150q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_11179q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_11169q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_11168q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_11167q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_11166q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_11165q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_11164q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_11163q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_11162q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_11161q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_19_11160q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_11178q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_11177q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_11176q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_11175q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_11174q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_11173q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_11172q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_11171q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_11170q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_11248q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_11201q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_11200q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_11199q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_11198q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_11197q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_11196q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_11195q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_11194q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_11193q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_11192q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_11210q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_11191q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_11190q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_11189q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_11188q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_24_11187q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_25_11186q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_26_11185q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_27_11184q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_28_11183q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_29_11182q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_11209q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_30_11181q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_31_11180q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_11208q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_11207q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_11206q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_11205q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_11204q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_11203q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_11202q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_13812q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_13802q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_13801q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_13800q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_13799q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_13798q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_13797q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_13796q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_13795q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_13794q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_13793q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_13811q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_13792q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_13791q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_13790q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_13789q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_13788q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_13787q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_13786q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_13785q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_13784q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_13783q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_13810q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_13782q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_13781q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_13809q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_13808q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_13807q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_13806q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_13805q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_13804q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_13803q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_11087q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_11086q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_11085q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_7055q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_7054q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_7053q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_7052q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_7051q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_7050q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_7049q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6742q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_6725q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_6724q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_6723q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_6722q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_6721q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_6720q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_7167q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_7152q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_7151q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_7150q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_7149q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_7148q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_10539q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_10529q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_10528q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_10527q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_10526q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_10525q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_10524q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_10523q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_10522q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_10521q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_10520q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_10538q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_10519q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_10518q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_10517q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_10516q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_24_10515q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_25_10514q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_26_10513q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_27_10512q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_28_10511q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_29_10510q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_10537q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_30_10509q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_31_10508q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_10536q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_10535q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_10534q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_10533q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_10532q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_10531q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_10530q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_0_10507q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_10_10497q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_11_10496q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_12_10495q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_13_10494q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_14_10493q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_15_10492q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_16_10491q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_17_10490q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_18_10489q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_19_10488q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_1_10506q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_20_10487q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_21_10486q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_22_10485q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_23_10484q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_24_10483q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_25_10482q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_26_10481q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_27_10480q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_28_10479q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_29_10478q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_2_10505q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_30_10477q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_31_10476q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_3_10504q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_4_10503q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_5_10502q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_6_10501q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_7_10500q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_8_10499q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_9_10498q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_0_10475q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_10_10465q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_11_10464q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_12_10463q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_13_10462q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_14_10461q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_15_10460q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_16_10459q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_17_10458q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_18_10457q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_19_10456q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_1_10474q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_20_10455q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_21_10454q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_22_10453q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_23_10452q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_24_10451q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_25_10450q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_26_10449q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_27_10448q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_28_10447q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_29_10446q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_2_10473q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_30_10445q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_31_10444q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_3_10472q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_4_10471q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_5_10470q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_6_10469q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_7_10468q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_8_10467q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_9_10466q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_0_10443q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_10_10433q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_11_10432q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_12_10431q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_13_10430q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_14_10429q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_15_10428q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_16_10427q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_17_10426q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_18_10425q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_19_10424q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_1_10442q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_20_10423q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_21_10422q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_22_10421q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_23_10420q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_24_10419q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_25_10418q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_26_10417q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_27_10416q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_28_10415q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_29_10414q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_2_10441q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_30_10413q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_31_10412q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_3_10440q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_4_10439q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_5_10438q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_6_10437q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_7_10436q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_8_10435q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_9_10434q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_1_10542q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_2_10541q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_3_10540q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_10548q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_10546q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_10544q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q	:	STD_LOGIC := '0';
	 SIGNAL  wire_niOl_w_lg_w_lg_w2922w2924w2925w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_niOl_w_lg_w2922w2924w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_niOl_w2923w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_niOl_w2922w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_12221q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_12211q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_12210q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_12209q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_12208q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_12207q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_12206q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_12205q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_12204q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_12220q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_12219q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_12218q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_12217q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_12216q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_12215q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_12214q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_12213q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_12212q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_18881q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_11079q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6864q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_18553q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q	:	STD_LOGIC := '0';
	 SIGNAL  wire_nl_w_lg_w_lg_w380w381w385w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w_lg_w_lg_w380w388w392w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w_lg_w343w344w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w_lg_w373w374w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w_lg_w380w381w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w_lg_w380w388w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w116w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w343w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w373w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w366w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w364w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w342w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nl_w380w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_11783q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_13149q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_13139q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_13138q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_13137q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_13136q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_13135q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_13134q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_13148q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_13147q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_13146q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_13145q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_13144q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_13143q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_13142q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_13141q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_13140q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_13153q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_13152q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_13151q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_13150q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_13133q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_13123q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_13122q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_13121q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_13120q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_13119q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_13118q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_13132q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_13131q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_13130q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_13129q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_13128q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_13127q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_13126q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_13125q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_13124q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_bank_to_read_13051q	:	STD_LOGIC := '0';
	 SIGNAL  wire_nl0O_w2133w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_12119q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_12109q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_12108q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_12107q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_12106q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_12105q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_12104q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_12103q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_12102q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_12101q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_19_12100q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_12118q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_12117q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_12116q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_12115q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_12114q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_12113q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_12112q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_12111q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_12110q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_12017q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_12016q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_12015q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_12014q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_11916q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_11906q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_11905q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_11904q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_11903q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_11902q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_11901q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_11900q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_11899q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_11898q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_11897q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_11915q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_11896q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_11895q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_11894q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_11893q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_11892q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_11891q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_11890q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_11889q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_11888q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_11887q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_11914q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_11886q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_11885q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_11913q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_11912q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_11911q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_11910q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_11909q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_11908q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_11907q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_13748q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_13701q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_13700q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_13699q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_13698q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_13697q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_13696q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_13695q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_13694q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_13693q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_13692q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_13710q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_13691q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_13690q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_13689q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_13688q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_13687q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_13686q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_13685q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_13684q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_13683q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_13682q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_13709q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_13681q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_13680q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_13708q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_13707q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_13706q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_13705q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_13704q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_13703q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_13702q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_15531q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_15521q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_15520q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_15519q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_15518q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_15517q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_15516q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_15515q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_15514q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_15513q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_15512q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_15530q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_15511q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_15510q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_15509q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_15508q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_15507q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_15506q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_15505q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_15504q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_15503q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_15502q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_15529q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_15501q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_15500q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_15528q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_15527q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_15526q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_15525q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_15524q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_15523q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_15522q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_15429q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_15419q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_15418q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_15417q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_15416q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_15415q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_15414q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_15413q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_15412q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_15411q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_15410q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_15428q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_15409q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_15408q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_15407q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_15406q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_15405q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_15404q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_15403q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_15402q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_15401q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_15400q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_15427q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_15399q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_15398q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_15426q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_15425q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_15424q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_15423q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_15422q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_15421q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_15420q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_15327q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_15317q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_15316q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_15315q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_15314q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_15313q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_15312q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_15311q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_15310q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_15309q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_15308q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_15326q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_15307q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_15306q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_15305q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_15304q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_15303q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_15302q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_15301q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_15300q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_15299q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_15298q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_15325q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_15297q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_15296q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_15324q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_15323q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_15322q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_15321q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_15320q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_15319q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_15318q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_13679q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_15226q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_15216q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_15215q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_15214q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_15213q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_15212q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_15211q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_15210q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_15209q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_15208q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_15207q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_15225q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_15206q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_15205q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_15204q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_15203q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_15202q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_15201q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_15200q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_15199q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_15198q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_15197q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_15224q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_15196q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_15195q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_15223q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_15222q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_15221q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_15220q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_15219q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_15218q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_15217q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_15125q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_15115q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_15114q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_15113q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_15112q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_15111q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_15110q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_15109q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_15108q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_15107q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_15106q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_15124q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_15105q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_15104q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_15103q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_15102q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_15101q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_15100q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_15099q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_15098q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_15097q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_15096q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_15123q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_15095q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_15094q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_15122q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_15121q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_15120q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_15119q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_15118q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_15117q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_15116q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_15024q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_15014q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_15013q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_15012q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_15011q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_15010q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_15009q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_15008q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_15007q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_15006q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_15005q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_15023q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_15004q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_15003q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_15002q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_15001q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_15000q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_14999q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_14998q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_14997q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_14996q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_14995q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_15022q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_14994q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_14993q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_15021q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_15020q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_15019q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_15018q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_15017q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_15016q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_15015q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_18079q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_18064q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_18063q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_18025q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_18061q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_18060q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_18059q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_18068q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_18021q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_18057q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_18056q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_18055q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_18067q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_18017q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_18053q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_18052q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_18051q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_18066q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_18013q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_18049q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_18048q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_18047q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_18009q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_18045q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_18044q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_18043q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_18005q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_18041q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_18040q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_18039q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_18001q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_18037q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_18036q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_18035q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_18029q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_18065q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_14923q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_14913q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_14912q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_14911q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_14910q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_14909q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_14908q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_14907q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_14906q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_14905q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_14904q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_14922q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_14903q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_14902q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_14901q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_14900q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_14899q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_14898q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_14897q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_14896q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_14895q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_14894q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_14921q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_14893q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_14892q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_14920q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_14919q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_14918q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_14917q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_14916q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_14915q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_14914q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_14822q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_14812q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_14811q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_14810q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_14809q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_14808q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_14807q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_14806q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_14805q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_14804q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_14803q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_14821q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_14802q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_14801q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_14800q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_14799q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_14798q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_14797q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_14796q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_14795q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_14794q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_14793q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_14820q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_14792q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_14791q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_14819q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_14818q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_14817q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_14816q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_14815q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_14814q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_14813q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_14721q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_14711q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_14710q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_14709q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_14708q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_14707q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_14706q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_14705q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_14704q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_14703q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_14702q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_14720q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_14701q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_14700q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_14699q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_14698q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_14697q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_14696q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_14695q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_14694q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_14693q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_14692q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_14719q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_14691q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_14690q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_14718q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_14717q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_14716q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_14715q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_14714q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_14713q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_14712q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_15546q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_18966q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_image_packet_18880q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_19039q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11782q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_11084q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_11281q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_11271q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_11270q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_11269q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_11268q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_11267q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_11266q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_11265q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_11264q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_11263q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_11262q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_11280q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_11261q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_11260q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_11259q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_11258q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_24_11257q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_25_11256q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_26_11255q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_27_11254q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_28_11253q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_29_11252q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_11279q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_30_11251q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_31_11250q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_11278q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_11277q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_11276q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_11275q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_11274q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_11273q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_11272q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_11073q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_11081q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_11083q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_11082q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_11109q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_11099q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_11098q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_11097q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_11096q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_11095q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_11094q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_11093q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_11092q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_11091q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_19_11090q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_11108q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_11107q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_11106q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_11105q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_11104q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_11103q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_11102q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_11101q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_11100q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_11282q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_8435q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_8434q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_8433q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_8432q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_8414q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_8385q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8369q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_8387q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_8394q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_8868q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8825q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_8462q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_7016q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_7023q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_7022q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_7021q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_7020q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_7019q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_7018q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_7009q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_6979q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_6978q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_6977q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_6976q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6973q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_6972q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_6971q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_6970q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_6969q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_6968q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_6967q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6966q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_6965q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_6964q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_6963q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_6962q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_6961q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_6960q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6780q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_6769q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_6768q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_6767q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_6766q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_6765q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_6764q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6862q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_6871q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_6870q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_6869q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_6868q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_6867q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_6866q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_13040q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_0_13116q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_1_13115q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_2_13114q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_10_13074q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_11_13073q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12_13072q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_13_13071q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_14_13070q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_15_13069q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_16_13068q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_17_13067q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_18_13066q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_19_13065q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_20_13064q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_21_13063q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_22_13062q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_23_13061q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_24_13060q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_25_13059q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_26_13058q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_27_13057q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_28_13056q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_29_13055q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_2_13082q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_30_13054q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_31_13053q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_3_13081q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_4_13080q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_5_13079q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_6_13078q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_7_13077q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_8_13076q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_9_13075q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_13154q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q	:	STD_LOGIC := '0';
	 SIGNAL	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q	:	STD_LOGIC := '0';
	 SIGNAL  wire_nO_w_lg_w2738w2739w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w109w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2749w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2918w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2915w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w4438w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w5254w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w5256w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w5258w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w5260w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w5262w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w5264w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w5266w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w304w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2740w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2743w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2738w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2736w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w_lg_w2134w2208w2209w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w_lg_w2134w2135w2222w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w_lg_w2134w2135w2136w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w_lg_w2193w2194w2195w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w_lg_w2177w2178w2179w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w_lg_w2277w2278w2279w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w2254w2255w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w2134w2208w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w2134w2135w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w2193w2194w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w2193w2268w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w2264w2265w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w2177w2178w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w_lg_w2277w2278w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2960w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2254w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2134w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2193w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2696w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2264w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2177w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2715w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_nO_w2277w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13577m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13578m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13579m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13580m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13581m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13582m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13583m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13584m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13585m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13586m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13587m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13588m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13589m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13540m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_13534m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_13535m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18896m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18897m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18898m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18899m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18900m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18901m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18902m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18903m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18904m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18905m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18906m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18907m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18908m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18909m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18910m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18911m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18912m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18913m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18914m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18915m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18916m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18917m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18918m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18919m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18920m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18921m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18922m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18923m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18924m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18925m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18926m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18927m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_18929m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_18928m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_18895m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11643m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11646m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_11639m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_11640m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_10863m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_10876m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10760m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10761m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10762m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10763m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10764m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10765m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10766m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10767m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10768m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10769m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10770m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10771m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10772m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10773m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10774m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10775m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10776m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10777m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10778m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10779m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10780m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10781m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10782m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10783m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10784m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10785m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10786m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10787m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10788m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10789m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10790m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10791m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10953m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10954m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10955m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10956m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10957m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10958m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10959m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10960m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10961m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10962m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10964m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10965m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10966m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10967m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10968m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10969m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10970m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10971m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10972m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10973m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10974m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10975m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10977m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10978m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10979m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10980m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10981m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10982m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10983m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10984m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10985m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10986m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10792m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10793m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10794m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10795m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10796m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10797m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10798m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10799m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10800m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10801m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10802m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10803m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10804m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10805m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10806m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10807m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10808m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10809m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10987m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10988m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10990m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10991m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10992m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10993m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10994m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10995m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10996m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10997m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10998m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10999m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11000m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11001m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11003m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11004m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11005m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11006m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_10919m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_11245m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_11235m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_11234m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_11233m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_11232m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_11231m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_11230m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_11229m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_11228m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_11227m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_11226m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_11244m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_11225m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_11224m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_11223m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_11222m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_24_11221m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_25_11220m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_26_11219m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_27_11218m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_28_11217m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_29_11216m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_11243m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_30_11215m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_31_11214m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_11242m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_11241m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_11240m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_11239m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_11238m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_11237m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_11236m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_10755m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_10915m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_11246m_dataout	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_11246m_w_lg_dataout240w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_10864m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_10870m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10810m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10811m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10812m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10813m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10814m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10815m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10816m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10817m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10818m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10819m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10820m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10821m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10822m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10823m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10824m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10825m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10826m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10827m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10828m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10829m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11007m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11008m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11009m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11010m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11011m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11012m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11013m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11014m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11016m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11017m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11018m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11019m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11020m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11021m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11022m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11023m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11024m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11025m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11026m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11027m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10831m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10832m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10833m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10834m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10835m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10836m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10837m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10838m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10839m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10840m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10841m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10842m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10843m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10844m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10845m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10846m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10847m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10848m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10849m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10850m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10851m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10852m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10853m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10854m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10855m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10856m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10857m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10858m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10859m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10860m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10861m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10862m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10880m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10881m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10882m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10883m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10884m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10885m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10886m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10887m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10888m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10889m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10890m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10891m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10892m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10893m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10894m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10895m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10896m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10897m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10898m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10899m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10900m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10901m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10902m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10903m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10904m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10905m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10906m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10907m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10908m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10909m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10910m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10911m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_10757m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_10920m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_10865m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_10877m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_10879m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10726m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10727m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10728m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10729m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10730m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10731m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10732m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10733m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10734m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10735m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10736m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10737m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10738m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10739m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10740m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10741m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10742m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10743m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10744m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10745m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10923m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10924m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10925m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10926m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10927m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10928m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10930m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10931m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10932m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10933m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10934m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10935m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10936m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10937m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10938m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10939m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10940m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10941m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10943m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10944m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_11247m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10866m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10867m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10868m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10869m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10921m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10922m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_0_5564m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_5554m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_5553m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_5552m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_5551m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_5550m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_5549m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_5548m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_5547m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_5546m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_5545m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_1_5563m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_5544m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_5543m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_5542m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_5541m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_5540m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_5539m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_5538m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_5537m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_5536m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_5535m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_5562m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_5534m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_5533m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_5561m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_5560m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_5559m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_5558m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_5557m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_5556m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_5555m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_0_5531m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_10_5521m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_11_5520m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_12_5519m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_13_5518m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_14_5517m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_15_5516m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_16_5515m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_17_5514m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_1_5530m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_2_5529m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_3_5528m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_4_5527m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_5_5526m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_6_5525m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_7_5524m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_8_5523m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_9_5522m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_8390m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_8381m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_8360m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_8363m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9662m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9663m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9664m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9665m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8888m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8889m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8890m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8891m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8892m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8893m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8894m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8895m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8896m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8897m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8898m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8899m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8900m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8901m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8902m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8903m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8904m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8905m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8906m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8907m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8908m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8909m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8910m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8911m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8912m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8913m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8914m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8915m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8916m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8917m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8918m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8919m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8920m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8921m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8922m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8923m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8924m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8925m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8926m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8927m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8928m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8929m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8930m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8931m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8932m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8933m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8934m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8935m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8936m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8937m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8938m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8939m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8940m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8941m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8942m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8943m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8944m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8945m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8946m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8947m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8948m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8949m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8950m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8951m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8952m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8953m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8954m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8955m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8956m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8957m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8958m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8959m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8960m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8961m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8962m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8963m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8964m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8965m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8966m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8967m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8968m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8969m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8970m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8971m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8972m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8973m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8974m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8975m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8976m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8977m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8978m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8979m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8980m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8981m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8982m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8983m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8984m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8985m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8986m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8987m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8988m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8989m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8994m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8995m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8996m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8997m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8998m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8999m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9000m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9001m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9002m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9003m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9004m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9005m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9006m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9007m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9008m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9009m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9010m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9011m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9012m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9013m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9014m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9015m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9016m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9017m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9018m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9019m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9020m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9021m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9022m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9023m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9024m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9025m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9026m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9027m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9028m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9029m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9030m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9031m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9032m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9033m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9034m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9035m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9036m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9037m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9038m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9039m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9040m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9041m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9042m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9043m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9044m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9045m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9046m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9047m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9048m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9049m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9050m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9051m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9052m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9053m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9054m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9055m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9056m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9057m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9058m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9059m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9060m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9061m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9062m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9063m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9064m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9065m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9066m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9067m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9068m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9069m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9070m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9071m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9072m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9073m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9074m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9075m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9076m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9077m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9078m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9079m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9080m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9081m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9082m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9083m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9084m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9085m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9086m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9087m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9088m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9089m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9090m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9091m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9092m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9093m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9094m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9095m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9104m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9105m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9106m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9107m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9108m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9109m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9110m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9111m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9112m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9113m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9114m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9115m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9116m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9117m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9118m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9119m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9120m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9121m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9122m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9123m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9124m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9125m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9126m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9127m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9128m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9129m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9130m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9131m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9132m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9133m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9134m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9135m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9136m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9137m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9138m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9139m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9140m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9141m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9142m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9143m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9144m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9145m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9146m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9147m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9148m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9149m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9150m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9151m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9152m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9153m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9154m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9155m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9156m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9157m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9158m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9159m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9160m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9161m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9162m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9163m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9164m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9165m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9166m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9167m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9168m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9169m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9170m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9171m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9172m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9173m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9174m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9175m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9176m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9177m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9178m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9179m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9180m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9181m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9182m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9183m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9184m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9185m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9186m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9187m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9188m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9189m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9190m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9191m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9192m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9193m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9194m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9195m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9196m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9197m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9198m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9199m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9200m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9201m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9202m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9203m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9204m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9205m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_8846m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_8819m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8465m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8468m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8231m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8232m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8233m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8234m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6842m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6843m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6844m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6845m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6846m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6847m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6848m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6805m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6806m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6807m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6808m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6809m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6810m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6811m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6700m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6701m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6702m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6703m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6704m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6705m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6706m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6727m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6728m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6729m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6730m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6731m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6732m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6733m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7131m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7132m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7133m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7134m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7135m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7136m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7154m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7155m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7156m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7157m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7158m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7159m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_0_5709m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_10_5699m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_11_5698m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_12_5697m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_13_5696m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_14_5695m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_15_5694m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_16_5693m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_17_5692m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_18_5691m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_19_5690m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_1_5708m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_20_5689m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_21_5688m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_22_5687m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_23_5686m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_24_5685m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_25_5684m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_26_5683m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_27_5682m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_28_5681m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_29_5680m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_2_5707m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_30_5679m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_31_5678m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_3_5706m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_4_5705m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_5_5704m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_6_5703m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_7_5702m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_8_5701m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_9_5700m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_0_5721m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_1_5720m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_2_5719m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_3_5718m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4_5717m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5648m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5651m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5652m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5653m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5654m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5655m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5656m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5657m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5658m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5659m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5660m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5661m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5662m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5669m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5670m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5671m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5672m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5673m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5674m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5_5716m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_5582m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_5572m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_5571m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_5570m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_5569m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_5568m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_5567m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_5566m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_5565m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_5581m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_5580m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_5579m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_5578m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_5577m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_5576m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_5575m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_5574m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_5573m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5073m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5074m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5075m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5076m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5077m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5078m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5079m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5080m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5081m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5082m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5083m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5084m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5085m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5086m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_5068m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_5067m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_5066m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_5065m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_5064m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_5063m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_5062m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_0_5623m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_10_5613m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_11_5612m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_12_5611m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_13_5610m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_14_5609m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_15_5608m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_16_5607m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_17_5606m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_18_5605m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_19_5604m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_1_5622m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_20_5603m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_21_5602m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_22_5601m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_23_5600m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_24_5599m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_25_5598m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_26_5597m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_27_5596m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_28_5595m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_29_5594m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_2_5621m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_30_5593m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_31_5592m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_3_5620m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_4_5619m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_5_5618m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_6_5617m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_7_5616m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_8_5615m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_9_5614m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_0_5641m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_10_5631m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_11_5630m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_12_5629m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_13_5628m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_14_5627m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_15_5626m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_16_5625m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_17_5624m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_1_5640m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_2_5639m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_3_5638m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_4_5637m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_5_5636m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_6_5635m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_7_5634m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_8_5633m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_9_5632m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_dataout	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_dataout	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_w_lg_dataout3546w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_6407m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_5675m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_5677m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_write_next_5676m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5121m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5122m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5123m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5124m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5125m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5126m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5127m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5128m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5129m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5130m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5131m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5132m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_0_5715m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_1_5714m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_2_5713m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_3_5712m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4_5711m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5663m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5664m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5665m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5666m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5667m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5668m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5_5710m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10000m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10001m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10002m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10003m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10004m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10005m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10006m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10007m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10008m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10009m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10010m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10011m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10012m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10013m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10014m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10015m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10016m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10017m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10018m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10019m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10020m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10021m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10022m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10023m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10024m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10025m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10026m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10027m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10028m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10029m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10030m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10031m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10032m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10033m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10034m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10035m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10036m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10037m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10038m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10039m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10040m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10041m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10042m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10043m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10044m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10045m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10046m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10047m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10048m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10049m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10050m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10051m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10052m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10053m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10054m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10055m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10056m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10057m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10058m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10059m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10060m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10061m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10062m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10063m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10064m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10065m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10066m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10067m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10068m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10069m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10070m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10071m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10072m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10073m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10074m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10075m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10076m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10077m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10078m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10079m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10080m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10081m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10082m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10083m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10084m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10085m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10086m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10087m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10088m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10089m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10090m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10091m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10092m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10093m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10094m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10095m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10096m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10097m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10098m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10099m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10100m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10101m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10102m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10103m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10104m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10105m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10106m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10107m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10108m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10109m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10110m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10111m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10112m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10113m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10114m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10115m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10116m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10117m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10118m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10119m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10120m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10121m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10122m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10123m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10124m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10125m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10126m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10127m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10128m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10129m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10130m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10131m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10132m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10133m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10134m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10135m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10136m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9753m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9754m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9755m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9756m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9757m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9758m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9759m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9760m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9761m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9762m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9763m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9764m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9765m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9766m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9767m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9768m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9769m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9770m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9771m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9772m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9773m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9774m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9775m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9776m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9777m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9778m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9779m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9780m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9781m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9782m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9783m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9784m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9785m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9786m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9787m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9788m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9789m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9790m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9791m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9792m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9793m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9794m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9795m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9796m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9797m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9798m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9799m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9800m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9801m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9802m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9803m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9804m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9805m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9806m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9807m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9808m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9809m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9810m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9811m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9812m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9813m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9814m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9815m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9816m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9817m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9818m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9819m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9820m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9821m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9822m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9823m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9824m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9825m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9826m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9827m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9828m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9829m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9830m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9831m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9832m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9833m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9834m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9835m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9836m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9837m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9838m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9839m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9840m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9841m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9842m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9843m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9844m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9845m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9846m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9847m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9848m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9849m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9850m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9851m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9852m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9853m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9854m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9855m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9856m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9857m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9858m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9859m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9860m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9861m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9862m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9863m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9864m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9865m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9866m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9867m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9868m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9869m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9870m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9871m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9872m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9873m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9874m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9875m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9876m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9877m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9878m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9879m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9880m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9881m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9882m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9883m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9884m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9885m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9886m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9887m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9888m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9889m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9890m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9891m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9892m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9893m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9894m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9895m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9896m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9897m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9898m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9899m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9900m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9901m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9902m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9903m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9904m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9905m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9906m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9907m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9908m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9909m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9910m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9911m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9912m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9913m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9914m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9915m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9916m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9917m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9918m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9919m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9920m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9921m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9922m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9923m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9924m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9925m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9926m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9927m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9928m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9929m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9930m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9931m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9932m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9933m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9934m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9935m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9936m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9937m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9938m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9939m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9940m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9941m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9942m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9943m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9944m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9945m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9946m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9947m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9948m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9949m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9950m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9951m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9952m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9953m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9954m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9955m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9956m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9957m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9958m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9959m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9960m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9961m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9962m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9963m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9964m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9965m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9966m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9967m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9968m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9969m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9970m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9971m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9972m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9973m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9974m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9975m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9976m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9977m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9978m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9979m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9980m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9981m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9982m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9983m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9984m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9985m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9986m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9987m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9988m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9989m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9990m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9991m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9992m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9993m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9994m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9995m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9996m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9997m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9998m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9999m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9745m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9746m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9747m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9748m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9749m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9750m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9751m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9752m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18093m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18551m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18541m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18540m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18539m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_13_18538m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_14_18537m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15_18536m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_16_18535m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_17_18534m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18104m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18105m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18106m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18107m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18108m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18109m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18110m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18111m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18112m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18113m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18114m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18115m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18116m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18117m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18118m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18119m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18120m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18121m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18122m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18123m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18124m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18125m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18126m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18127m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18128m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18129m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18130m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18131m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18132m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18133m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18134m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18135m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18136m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18137m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18138m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18139m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18140m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18141m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18142m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18143m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18144m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18145m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18146m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18147m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18148m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18149m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18150m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18151m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18152m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18153m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18154m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18155m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18156m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18157m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18158m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18159m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18160m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18161m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18162m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18163m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18164m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18165m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18166m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18167m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18168m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18169m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18170m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18171m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18172m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18173m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18174m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18175m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18176m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18177m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18178m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18179m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18180m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18181m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18182m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18183m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18184m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18185m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18186m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18187m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18188m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18189m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18190m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18191m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18192m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18193m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18194m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18195m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18196m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18197m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18198m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18199m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18200m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18201m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18202m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18203m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18204m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18205m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18206m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18207m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18208m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18209m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18210m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18211m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18212m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18213m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18214m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18215m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18216m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18217m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18218m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18219m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18220m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18221m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18222m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18223m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18224m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18225m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18226m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18227m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18228m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18229m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18230m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18231m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18232m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18233m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18234m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18235m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18236m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18237m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18238m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18239m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18240m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18241m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18242m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18243m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18244m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18245m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18246m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18247m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18248m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18249m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18250m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18251m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18252m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18253m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18254m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18255m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18256m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18257m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18258m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18259m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18260m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18261m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18262m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18263m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18264m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18265m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18266m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18267m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18268m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18269m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18270m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18271m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18272m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18273m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18274m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18275m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18276m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18277m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18278m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18279m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18280m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18281m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18282m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18283m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18284m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18285m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18286m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18287m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18288m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18289m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18290m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18291m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18292m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18293m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18294m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18295m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18296m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18297m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18298m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18299m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18300m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18301m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18302m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18303m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18304m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18305m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18306m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18307m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18308m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18309m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18310m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18311m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18312m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18313m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18314m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18315m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18316m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18317m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18318m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18319m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18320m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18321m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18322m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18323m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18324m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18325m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18326m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18327m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18328m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18329m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18330m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18331m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18332m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18333m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18334m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18335m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18336m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18337m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18338m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18339m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18340m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18341m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18342m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18343m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18344m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18345m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18346m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18347m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18348m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18349m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18350m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18351m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18352m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18353m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18354m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18355m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18356m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18357m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18358m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18359m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18360m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18361m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18362m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18363m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18364m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18365m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18366m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18367m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18368m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18369m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18370m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18371m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18372m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18373m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18374m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18375m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18376m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18377m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18378m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18379m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18380m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18381m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18382m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18383m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18384m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18385m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18386m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18387m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18388m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18389m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18390m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18391m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18392m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18393m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18394m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18395m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18396m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18397m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18398m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18399m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18400m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18401m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18402m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18403m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18404m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18405m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18406m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18407m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18408m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18409m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18410m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18411m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18412m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18413m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18414m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18415m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18416m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18417m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18418m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18419m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18420m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18421m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18422m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18423m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18424m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18425m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18426m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18427m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18428m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18429m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18430m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18431m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18432m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18433m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18434m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18435m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18436m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18437m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18438m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18439m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18440m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18441m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18442m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18443m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18444m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18445m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18446m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18447m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18448m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18449m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18450m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18451m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18452m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18453m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18454m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18455m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18456m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18457m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18458m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18459m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18460m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18461m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18462m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18463m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18464m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18465m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18466m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18467m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18468m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18469m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18470m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18471m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18472m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18473m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18474m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18475m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18476m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18477m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18478m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18479m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18480m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18481m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18482m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18483m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18484m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18485m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18486m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18487m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18488m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18489m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18490m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18491m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18492m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18493m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18494m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18495m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18496m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18497m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18498m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18499m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18500m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18501m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18502m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18503m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18504m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18505m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18506m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18507m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18508m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18509m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18510m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18511m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18512m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18513m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18514m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18515m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18516m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18517m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18518m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18519m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18_18533m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_19_18532m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18550m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_20_18531m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_21_18530m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_22_18529m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_18528m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_24_18527m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_25_18526m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_26_18525m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_27_18524m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_28_18523m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_29_18522m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18549m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_30_18521m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18520m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18548m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18547m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18546m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18545m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18544m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18543m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18542m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_0_18596m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_10_18586m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_11_18585m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_12_18584m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_13_18583m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_14_18582m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_15_18581m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_16_18580m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_17_18579m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_18_18578m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_19_18577m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_1_18595m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_20_18576m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_21_18575m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_22_18574m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_23_18573m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_24_18572m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_25_18571m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_26_18570m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_27_18569m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_28_18568m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_29_18567m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_2_18594m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_30_18566m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_31_18565m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_3_18593m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_4_18592m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_5_18591m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_6_18590m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_7_18589m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_8_18588m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_9_18587m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_eop_18598m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_sop_18597m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_18564m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_eop_18559m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_18071m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_bank_to_read_12771m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_12914m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12822m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12823m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12824m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12825m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12826m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12827m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12828m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12829m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12830m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12831m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12832m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12833m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12834m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12835m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12836m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12837m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12838m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12839m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12840m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12841m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12774m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12775m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12776m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12777m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12778m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12779m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12780m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12781m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12782m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12783m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12784m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12785m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12786m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12787m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12788m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12789m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12790m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12791m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12792m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12793m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12794m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12795m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12796m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12797m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12798m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12799m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12800m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12801m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12802m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12803m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12804m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12805m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12842m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12843m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12844m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12845m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12846m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12847m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12848m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12849m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12850m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12851m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12852m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12853m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12854m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12855m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12856m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12857m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12858m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12859m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12860m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12861m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12862m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12863m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12864m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12865m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12866m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12867m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12868m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12869m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12870m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12871m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12872m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12873m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12874m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12875m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12876m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12877m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12878m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12879m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12880m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12881m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12882m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12883m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12884m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12885m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12886m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12887m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12888m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12889m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12890m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12891m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12892m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12893m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12894m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12895m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12896m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12897m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12898m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12899m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12900m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12901m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12902m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12903m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12904m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12905m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_12772m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_12913m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12764m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12765m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12766m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12767m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12768m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12769m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12770m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12906m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12907m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12908m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12909m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12910m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12911m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12912m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12806m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12807m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12808m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12809m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12810m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12811m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12812m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12813m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12814m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12815m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12816m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12817m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12818m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12819m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12820m_dataout	:	STD_LOGIC;
	 SIGNAL	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12821m_dataout	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_a	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_b	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_a	:	STD_LOGIC_VECTOR (21 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_b	:	STD_LOGIC_VECTOR (21 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o	:	STD_LOGIC_VECTOR (21 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_a	:	STD_LOGIC_VECTOR (19 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_b	:	STD_LOGIC_VECTOR (19 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o	:	STD_LOGIC_VECTOR (19 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_a	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_b	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_a	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_b	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_a	:	STD_LOGIC_VECTOR (17 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_b	:	STD_LOGIC_VECTOR (17 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o	:	STD_LOGIC_VECTOR (17 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_a	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_b	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_o	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_a	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_b	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_o	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_a	:	STD_LOGIC_VECTOR (27 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_b	:	STD_LOGIC_VECTOR (27 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o	:	STD_LOGIC_VECTOR (27 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_a	:	STD_LOGIC_VECTOR (18 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_b	:	STD_LOGIC_VECTOR (18 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o	:	STD_LOGIC_VECTOR (18 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_a	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_b	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_o	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_o	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_o	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_w_lg_w_o_range4453w4454w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_w_o_range4453w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_o	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_o	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_a	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_b	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_o	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_o	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_o	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_o	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_o	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_a	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_b	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_o	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_a	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_b	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_a	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_b	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_a	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_b	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_o	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5338w5339w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5341w5342w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5344w5345w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5347w5348w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5350w5351w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5353w5354w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5356w5357w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_a	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_b	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5338w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5341w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5344w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5347w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5350w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5353w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5356w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_a	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_b	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_a	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_b	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_a	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_b	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o	:	STD_LOGIC_VECTOR (7 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_a	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_b	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_a	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_b	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_o	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_a	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_b	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_o	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_i	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_a	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_b	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_a	:	STD_LOGIC_VECTOR (17 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_b	:	STD_LOGIC_VECTOR (17 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_a	:	STD_LOGIC_VECTOR (17 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_b	:	STD_LOGIC_VECTOR (17 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_a	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_b	:	STD_LOGIC_VECTOR (6 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_a	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_b	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_data	:	STD_LOGIC_VECTOR (31 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_data	:	STD_LOGIC_VECTOR (15 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_data	:	STD_LOGIC_VECTOR (15 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_data	:	STD_LOGIC_VECTOR (15 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_data	:	STD_LOGIC_VECTOR (15 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_data	:	STD_LOGIC_VECTOR (15 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_data	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_sel	:	STD_LOGIC_VECTOR (1 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_data	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_sel	:	STD_LOGIC_VECTOR (4 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_data	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_sel	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_data	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_sel	:	STD_LOGIC_VECTOR (5 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_data	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_sel	:	STD_LOGIC_VECTOR (3 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_data	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_o	:	STD_LOGIC;
	 SIGNAL  wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_sel	:	STD_LOGIC_VECTOR (2 DOWNTO 0);
	 SIGNAL  wire_w_lg_w4111w4170w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w_lg_w4111w4175w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w_lg_w2827w2828w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w2926w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w4174w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w_lg_w_slave_address_range406w2100w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w_lg_reset111w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w1886w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w108w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w183w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w115w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w2829w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w3263w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w3283w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w4072w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w4111w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w4049w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w3734w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w3727w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w2827w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w369w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w2733w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w_lg_w_slave_address_range408w2088w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  s_wire_gnd :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_always32_0_17343_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_always32_13539_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_clear_interrupts_17310_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_13713_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_17376_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_14723_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_17706_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_14824_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_17739_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_14925_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_17772_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_15026_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_17805_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_15127_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_17838_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_15228_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_17871_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_15330_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_17904_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_15432_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_17937_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_13814_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_17409_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_13915_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_17442_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_14016_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_17475_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_14117_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_17508_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_14218_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_17541_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_14319_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_17574_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_14420_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_17607_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_14521_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_17640_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_14622_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_17673_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_valid_19037_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_eop_18883_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_image_packet_nxt_0_19148_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_sop_18882_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_nxt_18892_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_always32_11645_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_0_11817_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_1_11918_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_2_12020_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_3_12122_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_11600_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10871_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10875_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10914_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_10946_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_9645_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_9652_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_0_9628_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_3_9637_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_8243_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_8225_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_8228_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6912_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_5108_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_5643_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_5116_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_overflow_en_5119_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_6414_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_5057_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_comb_3223_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_18560_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_18562_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_18563_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor0_12915_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor11_12970_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout :	STD_LOGIC;
	 SIGNAL  s_wire_vcc :	STD_LOGIC;
	 SIGNAL  wire_w_slave_address_range406w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
	 SIGNAL  wire_w_slave_address_range408w	:	STD_LOGIC_VECTOR (0 DOWNTO 0);
 BEGIN

	wire_gnd <= '0';
	wire_vcc <= '1';
	wire_w_lg_w4111w4170w(0) <= wire_w4111w(0) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_0_9628_dataout;
	wire_w_lg_w4111w4175w(0) <= wire_w4111w(0) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_3_9637_dataout;
	wire_w_lg_w2827w2828w(0) <= wire_w2827w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q;
	wire_w2926w(0) <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_11600_dataout AND wire_niOl_w_lg_w_lg_w2922w2924w2925w(0);
	wire_w4174w(0) <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout AND wire_nili_w4173w(0);
	wire_w_lg_w_slave_address_range406w2100w(0) <= wire_w_slave_address_range406w(0) AND wire_w_lg_w_slave_address_range408w2088w(0);
	wire_w_lg_reset111w(0) <= NOT reset;
	wire_w1886w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout;
	wire_w108w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_eop_18883_dataout;
	wire_w183w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout;
	wire_w115w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_sop_18882_dataout;
	wire_w2829w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_11600_dataout;
	wire_w3263w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout;
	wire_w3283w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10914_dataout;
	wire_w4072w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_8243_dataout;
	wire_w4111w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_w4049w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_w3734w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_5116_dataout;
	wire_w3727w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_5057_dataout;
	wire_w2827w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_comb_3223_dataout;
	wire_w369w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_18560_dataout;
	wire_w2733w(0) <= NOT s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_18562_dataout;
	wire_w_lg_w_slave_address_range408w2088w(0) <= NOT wire_w_slave_address_range408w(0);
	dout_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_31_19003q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_30_19004q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_29_19005q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_28_19006q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_27_19007q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_26_19008q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_25_19009q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_24_19010q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_23_19011q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_22_19012q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_21_19013q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_20_19014q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_19_19015q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18_19016q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_17_19017q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_16_19018q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_15_19019q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_14_19020q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_13_19021q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_12_19022q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_11_19023q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_10_19024q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_9_19025q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_8_19026q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_7_19027q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_6_19028q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_5_19029q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_4_19030q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_3_19031q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_2_19032q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_1_19033q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_0_19034q
);
	dout_endofpacket <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_19036q;
	dout_startofpacket <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_19035q;
	dout_valid <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_valid_19037_dataout;
	master_address <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_5333q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_5334q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_5335q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_5336q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_5337q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_5338q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_5339q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_5340q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_5341q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_5342q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_5343q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_5344q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_5345q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_5346q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_5347q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_5348q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_5349q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_5350q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_5351q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_5352q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_5353q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_5354q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_5355q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_5356q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_5357q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_5358q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_5359q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_5360q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_5361q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_5362q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_5363q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_5736q);
	master_burstcount <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_5327q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_5328q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_5329q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_5330q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_5331q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_5332q);
	master_read <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_5326q;
	s_wire_gnd <= '0';
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_always32_0_17343_dataout <= (((((NOT slave_address(0)) AND wire_w_lg_w_slave_address_range408w2088w(0)) AND (NOT slave_address(2))) AND (NOT slave_address(3))) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_always32_13539_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_always32_0_17343_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_clear_interrupts_17310_dataout <= (((((NOT slave_address(0)) AND slave_address(1)) AND (NOT slave_address(2))) AND (NOT slave_address(3))) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_13713_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_17376_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_17376_dataout <= ((((slave_address(0) AND slave_address(1)) AND (NOT slave_address(2))) AND (NOT slave_address(3))) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_14723_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_17706_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_17706_dataout <= (((wire_w_lg_w_slave_address_range406w2100w(0) AND slave_address(2)) AND slave_address(3)) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_14824_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_17739_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_17739_dataout <= (((((NOT slave_address(0)) AND slave_address(1)) AND slave_address(2)) AND slave_address(3)) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_14925_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_17772_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_17772_dataout <= ((((slave_address(0) AND slave_address(1)) AND slave_address(2)) AND slave_address(3)) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_15026_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_17805_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_17805_dataout <= (((((NOT slave_address(0)) AND wire_w_lg_w_slave_address_range408w2088w(0)) AND (NOT slave_address(2))) AND (NOT slave_address(3))) AND slave_address(4));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_15127_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_17838_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_17838_dataout <= (((wire_w_lg_w_slave_address_range406w2100w(0) AND (NOT slave_address(2))) AND (NOT slave_address(3))) AND slave_address(4));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_15228_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_17871_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_17871_dataout <= (((((NOT slave_address(0)) AND slave_address(1)) AND (NOT slave_address(2))) AND (NOT slave_address(3))) AND slave_address(4));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_15330_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_17904_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_17904_dataout <= ((((slave_address(0) AND slave_address(1)) AND (NOT slave_address(2))) AND (NOT slave_address(3))) AND slave_address(4));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_15432_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_17937_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_17937_dataout <= (((((NOT slave_address(0)) AND wire_w_lg_w_slave_address_range408w2088w(0)) AND slave_address(2)) AND (NOT slave_address(3))) AND slave_address(4));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_13814_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_17409_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_17409_dataout <= (((((NOT slave_address(0)) AND wire_w_lg_w_slave_address_range408w2088w(0)) AND slave_address(2)) AND (NOT slave_address(3))) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_13915_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_17442_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_17442_dataout <= (((wire_w_lg_w_slave_address_range406w2100w(0) AND slave_address(2)) AND (NOT slave_address(3))) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_14016_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_17475_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_17475_dataout <= (((((NOT slave_address(0)) AND slave_address(1)) AND slave_address(2)) AND (NOT slave_address(3))) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_14117_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_17508_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_17508_dataout <= ((((slave_address(0) AND slave_address(1)) AND slave_address(2)) AND (NOT slave_address(3))) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_14218_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_17541_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_17541_dataout <= (((((NOT slave_address(0)) AND wire_w_lg_w_slave_address_range408w2088w(0)) AND (NOT slave_address(2))) AND slave_address(3)) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_14319_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_17574_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_17574_dataout <= (((wire_w_lg_w_slave_address_range406w2100w(0) AND (NOT slave_address(2))) AND slave_address(3)) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_14420_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_17607_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_17607_dataout <= (((((NOT slave_address(0)) AND slave_address(1)) AND (NOT slave_address(2))) AND slave_address(3)) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_14521_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_17640_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_17640_dataout <= ((((slave_address(0) AND slave_address(1)) AND (NOT slave_address(2))) AND slave_address(3)) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_14622_dataout <= (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_17673_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_17673_dataout <= (((((NOT slave_address(0)) AND wire_w_lg_w_slave_address_range408w2088w(0)) AND slave_address(2)) AND slave_address(3)) AND (NOT slave_address(4)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout <= ((wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(2) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(1)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout <= ((((((((((((((((((((((((((((wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(31) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(30)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(29)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(28)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(27)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(26)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(25)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(24)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(23)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(22)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(21)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(20)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(19)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o
(18)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(17)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(16)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(15)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(14)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(13)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(12)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(11)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(10)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(9)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(8)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(7)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(6)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(5)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(4)) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o
(3));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_valid_19037_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_19002q AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_19039q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_eop_18883_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_19036q AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_valid_19037_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_image_packet_nxt_0_19148_dataout <= (((((((((((((((((((((((((((((((wire_ni_w120w(0) AND wire_ni_w121w(0)) AND wire_ni_w123w(0)) AND wire_ni_w125w(0)) AND wire_ni_w127w(0)) AND wire_ni_w129w(0)) AND wire_ni_w131w(0)) AND wire_ni_w133w(0)) AND wire_ni_w135w(0)) AND wire_ni_w137w(0)) AND wire_ni_w139w(0)) AND wire_ni_w141w(0)) AND wire_ni_w143w(0)) AND wire_ni_w145w(0)) AND wire_ni_w147w(0)) AND wire_ni_w149w(0)) AND wire_ni_w151w(0)) AND wire_ni_w153w(0)) AND wire_ni_w155w(0)) AND wire_ni_w157w(0)) AND wire_ni_w159w(0)) AND wire_ni_w161w(0)) AND wire_ni_w163w(0)) AND wire_ni_w165w(0)) AND wire_ni_w167w(0)) AND wire_ni_w169w(0)) AND wire_ni_w171w(0)) AND wire_ni_w173w(0)) AND wire_ni_w175w(0)) AND wire_ni_w177w(0)) AND wire_ni_w179w(0)) AND wire_ni_w181w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout <= (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_19039q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_sop_18882_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_19035q AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_valid_19037_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_nxt_18892_dataout <= ((soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_image_packet_18880q AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_eop_18883_dataout) OR wire_nl_w116w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_always32_11645_dataout <= (((wire_nO_w2738w(0) AND wire_nO_w2743w(0)) AND wire_nO_w2740w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_0_11817_dataout <= ((wire_nO_w_lg_w2738w2739w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_0_13116q) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_1_11918_dataout <= ((wire_nO_w2749w(0) AND wire_nO_w2740w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_2_12020_dataout <= ((wire_nO_w2749w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_0_13116q) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_3_12122_dataout <= (((soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_2_13114q AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_1_13115q) AND wire_nO_w2740w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_11600_dataout <= (((((((((((((((((((((NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(21)) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(1) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_11109q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(2) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_11108q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(3) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_11107q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(4) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_11106q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(5) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_11105q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(6) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_11104q
))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(7) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_11103q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(8) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_11102q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(9) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_11101q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(10) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_11100q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(11) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_11099q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(12) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_11098q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(13) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_11097q
))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(14) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_11096q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(15) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_11095q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(16) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_11094q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(17) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_11093q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(18) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_11092q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(19) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_11091q))) AND (NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o(20) XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_19_11090q
)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout <= (wire_nO_w2915w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11782q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10871_dataout <= (wire_w2827w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10875_dataout <= (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10871_dataout OR (wire_nO_w2918w(0) AND wire_w2829w(0)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10914_dataout <= (wire_w2827w(0) AND wire_w2926w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_10946_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout <= (wire_w_lg_w2827w2828w(0) AND wire_w2829w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout <= (wire_w2827w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_11081q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_9645_dataout <= (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout AND wire_nili_w4062w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_9652_dataout <= (wire_w4111w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_0_9628_dataout <= (wire_nili_w4112w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_3_9637_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q AND wire_nili_w4113w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout <= (((s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_0_9628_dataout) OR (wire_w4111w(0) AND (wire_nili_w4112w(0) AND wire_nili_w4113w(0)))) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout <= (((s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_3_9637_dataout) OR wire_w_lg_w4111w4170w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout <= ((wire_w4174w(0) OR wire_w_lg_w4111w4175w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_8243_dataout <= ((s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_o) AND wire_niiO_w4108w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_8225_dataout <= (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_8243_dataout AND wire_nili_w4062w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_8228_dataout <= (wire_w4072w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6912_dataout <= (((((((NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(0)) AND (NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(1))) AND (NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(2))) AND (NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(3))) AND (NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o
(4))) AND (NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(5))) AND (NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(6)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout <= (wire_w2827w(0) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout <= (wire_nili_w3735w(0) AND wire_niiO_w3768w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_5108_dataout <= ((wire_w2827w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q) AND wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_o);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout <= (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_o);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_5643_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q OR wire_ni0i_w3960w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_5116_dataout <= (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout AND (NOT ((NOT (wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_write_next_5676m_dataout OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_5677m_dataout)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_5406q)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_overflow_en_5119_dataout <= (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout OR (wire_w3734w(0) AND wire_nili_w3735w(0)));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout <= (wire_w3727w(0) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_6414_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_6414_dataout <= (((((wire_nili_w4052w(0) AND wire_nili_w4053w(0)) AND wire_nili_w4055w(0)) AND wire_nili_w4057w(0)) AND wire_nili_w4059w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout <= ((wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_w_lg_dataout3546w(0) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_5643_dataout) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_5116_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_wdata_rdena_5057_dataout <= (master_waitrequest AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_5326q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_10543q AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_comb_3223_dataout <= (((soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6864q AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout) OR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_8387q AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q)) OR wire_w2733w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout <= ((wire_nl_w343w(0) AND wire_nl_w364w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout <= (wire_nl_w_lg_w_lg_w380w388w392w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout <= ((wire_nl_w343w(0) AND wire_nl_w364w(0)) AND wire_nl_w366w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout <= (wire_nl_w_lg_w373w374w(0) AND wire_nl_w366w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout <= (wire_nl_w_lg_w343w344w(0) AND wire_nl_w366w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout <= ((wire_nl_w373w(0) AND wire_nl_w364w(0)) AND wire_nl_w366w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout <= (wire_nl_w_lg_w373w374w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout <= ((wire_nl_w_lg_w380w381w(0) AND wire_nl_w364w(0)) AND wire_nl_w366w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout <= ((wire_nl_w_lg_w380w381w(0) AND wire_nl_w364w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout <= (wire_nl_w_lg_w_lg_w380w381w385w(0) AND wire_nl_w366w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout <= (wire_nl_w_lg_w_lg_w380w381w385w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout <= ((wire_nl_w_lg_w380w388w(0) AND wire_nl_w364w(0)) AND wire_nl_w366w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout <= ((wire_nl_w_lg_w380w388w(0) AND wire_nl_w364w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout <= (wire_nl_w_lg_w_lg_w380w388w392w(0) AND wire_nl_w366w(0));
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_18560_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_18553q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_18562_dataout <= (wire_w369w(0) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_18563_dataout <= (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_18562_dataout);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor0_12915_dataout <= (wire_nO_w_lg_w_lg_w2134w2135w2136w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor11_12970_dataout <= ((((soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout <= ((soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	s_wire_vcc <= '1';
	slave_irq <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_15546q;
	slave_readdata <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_13680q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_13681q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_13682q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_13683q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_13684q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_13685q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_13686q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_13687q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_13688q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_13689q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_13690q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_13691q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_13692q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_13693q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_13694q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_13695q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_13696q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_13697q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_13698q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_13699q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_13700q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_13701q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_13702q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_13703q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_13704q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_13705q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_13706q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_13707q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_13708q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_13709q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_13710q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_13748q
);
	wire_w_slave_address_range406w(0) <= slave_address(0);
	wire_w_slave_address_range408w(0) <= slave_address(1);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_address_a(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_8462q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_address_b(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_8471q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_data_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_11110q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_11111q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_11112q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_11113q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_11114q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_11115q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_11116q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_11117q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_11118q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_11119q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_11120q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_11121q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_11122q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_11123q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_11124q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_11125q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_11126q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_11127q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_11128q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_11129q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_11130q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_11131q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_11132q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_11133q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_11134q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_11135q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_11136q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_11137q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_11138q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_11139q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_11140q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_11141q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_11142q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_11143q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_11144q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_11145q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_11146q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_11147q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_11148q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_11149q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_11150q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_11151q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_11152q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_11153q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_11154q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_11155q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_11156q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_11157q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_11158q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_11159q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_data_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238 :  altsyncram
	  GENERIC MAP (
		ADDRESS_ACLR_A => "NONE",
		ADDRESS_ACLR_B => "NONE",
		ADDRESS_REG_B => "CLOCK1",
		BYTE_SIZE => 8,
		BYTEENA_ACLR_A => "NONE",
		BYTEENA_ACLR_B => "NONE",
		BYTEENA_REG_B => "CLOCK1",
		CLOCK_ENABLE_CORE_A => "USE_INPUT_CLKEN",
		CLOCK_ENABLE_CORE_B => "USE_INPUT_CLKEN",
		CLOCK_ENABLE_INPUT_A => "NORMAL",
		CLOCK_ENABLE_INPUT_B => "NORMAL",
		CLOCK_ENABLE_OUTPUT_A => "NORMAL",
		CLOCK_ENABLE_OUTPUT_B => "NORMAL",
		ECC_PIPELINE_STAGE_ENABLED => "FALSE",
		ENABLE_ECC => "FALSE",
		INDATA_ACLR_A => "NONE",
		INDATA_ACLR_B => "NONE",
		INDATA_REG_B => "CLOCK1",
		INIT_FILE_LAYOUT => "PORT_A",
		INTENDED_DEVICE_FAMILY => "Stratix",
		NUMWORDS_A => 2,
		NUMWORDS_B => 2,
		OPERATION_MODE => "DUAL_PORT",
		OUTDATA_ACLR_A => "NONE",
		OUTDATA_ACLR_B => "NONE",
		OUTDATA_REG_A => "CLOCK0",
		OUTDATA_REG_B => "CLOCK1",
		RAM_BLOCK_TYPE => "AUTO",
		RDCONTROL_ACLR_B => "NONE",
		RDCONTROL_REG_B => "CLOCK1",
		READ_DURING_WRITE_MODE_MIXED_PORTS => "DONT_CARE",
		READ_DURING_WRITE_MODE_PORT_A => "NEW_DATA_NO_NBE_READ",
		READ_DURING_WRITE_MODE_PORT_B => "NEW_DATA_NO_NBE_READ",
		WIDTH_A => 51,
		WIDTH_B => 51,
		WIDTH_BYTEENA_A => 1,
		WIDTH_BYTEENA_B => 1,
		WIDTH_ECCSTATUS => 3,
		WIDTHAD_A => 1,
		WIDTHAD_B => 1,
		WRCONTROL_ACLR_A => "NONE",
		WRCONTROL_ACLR_B => "NONE",
		WRCONTROL_WRADDRESS_REG_B => "CLOCK1",
		lpm_hint => "WIDTH_BYTEENA=1"
	  )
	  PORT MAP ( 
		address_a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_address_a,
		address_b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_address_b,
		clock0 => clock,
		clock1 => master_clock,
		clocken0 => wire_vcc,
		clocken1 => wire_vcc,
		data_a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_data_a,
		data_b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_data_b,
		q_b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b,
		wren_a => s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_5108_dataout,
		wren_b => wire_gnd
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_address_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_7173q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_7174q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_7175q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_7176q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_7177q 
& soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_7128q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_address_b <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_7148q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_7149q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_7150q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_7151q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_7152q 
& soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_7167q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_clocken1 <= wire_w2827w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_data_a <= ( master_readdata(127 DOWNTO 0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_data_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694 :  altsyncram
	  GENERIC MAP (
		ADDRESS_ACLR_A => "NONE",
		ADDRESS_ACLR_B => "NONE",
		ADDRESS_REG_B => "CLOCK1",
		BYTE_SIZE => 8,
		BYTEENA_ACLR_A => "NONE",
		BYTEENA_ACLR_B => "NONE",
		BYTEENA_REG_B => "CLOCK1",
		CLOCK_ENABLE_CORE_A => "USE_INPUT_CLKEN",
		CLOCK_ENABLE_CORE_B => "USE_INPUT_CLKEN",
		CLOCK_ENABLE_INPUT_A => "NORMAL",
		CLOCK_ENABLE_INPUT_B => "NORMAL",
		CLOCK_ENABLE_OUTPUT_A => "NORMAL",
		CLOCK_ENABLE_OUTPUT_B => "NORMAL",
		ECC_PIPELINE_STAGE_ENABLED => "FALSE",
		ENABLE_ECC => "FALSE",
		INDATA_ACLR_A => "NONE",
		INDATA_ACLR_B => "NONE",
		INDATA_REG_B => "CLOCK1",
		INIT_FILE_LAYOUT => "PORT_A",
		INTENDED_DEVICE_FAMILY => "Stratix",
		NUMWORDS_A => 64,
		NUMWORDS_B => 64,
		OPERATION_MODE => "DUAL_PORT",
		OUTDATA_ACLR_A => "NONE",
		OUTDATA_ACLR_B => "NONE",
		OUTDATA_REG_A => "CLOCK0",
		OUTDATA_REG_B => "CLOCK1",
		RAM_BLOCK_TYPE => "AUTO",
		RDCONTROL_ACLR_B => "NONE",
		RDCONTROL_REG_B => "CLOCK1",
		READ_DURING_WRITE_MODE_MIXED_PORTS => "DONT_CARE",
		READ_DURING_WRITE_MODE_PORT_A => "NEW_DATA_NO_NBE_READ",
		READ_DURING_WRITE_MODE_PORT_B => "NEW_DATA_NO_NBE_READ",
		WIDTH_A => 128,
		WIDTH_B => 128,
		WIDTH_BYTEENA_A => 1,
		WIDTH_BYTEENA_B => 1,
		WIDTH_ECCSTATUS => 3,
		WIDTHAD_A => 6,
		WIDTHAD_B => 6,
		WRCONTROL_ACLR_A => "NONE",
		WRCONTROL_ACLR_B => "NONE",
		WRCONTROL_WRADDRESS_REG_B => "CLOCK1",
		lpm_hint => "WIDTH_BYTEENA=1"
	  )
	  PORT MAP ( 
		address_a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_address_a,
		address_b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_address_b,
		clock0 => master_clock,
		clock1 => clock,
		clocken0 => wire_vcc,
		clocken1 => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_clocken1,
		data_a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_data_a,
		data_b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_data_b,
		q_b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b,
		wren_a => master_readdatavalid,
		wren_b => wire_gnd
	  );
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_14317q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_14307q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_14306q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_14305q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_14304q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_14303q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_14302q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_14301q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_14300q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_14299q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_14298q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_14316q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_14297q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_14296q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_14295q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_14294q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_14293q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_14292q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_14291q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_14290q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_14289q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_14288q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_14315q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_14287q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_14286q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_14314q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_14313q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_14312q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_14311q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_14310q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_14309q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_14308q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_5_14218_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_14317q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_14307q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_14306q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_14305q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_14304q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_14303q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_14302q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_14301q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_14300q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_14299q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_14298q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_14316q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_14297q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_14296q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_14295q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_14294q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_14293q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_14292q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_14291q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_14290q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_14289q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_14288q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_14315q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_14287q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_14286q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_14314q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_14313q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_14312q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_14311q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_14310q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_14309q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_14308q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_14216q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_14206q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_14205q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_14204q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_14203q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_14202q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_14201q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_14200q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_14199q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_14198q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_14197q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_14215q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_14196q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_14195q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_14194q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_14193q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_14192q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_14191q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_14190q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_14189q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_14188q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_14187q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_14214q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_14186q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_14185q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_14213q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_14212q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_14211q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_14210q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_14209q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_14208q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_14207q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_4_14117_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_14216q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_14206q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_14205q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_14204q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_14203q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_14202q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_14201q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_14200q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_14199q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_14198q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_14197q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_14215q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_14196q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_14195q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_14194q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_14193q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_14192q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_14191q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_14190q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_14189q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_14188q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_14187q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_14214q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_14186q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_14185q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_14213q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_14212q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_14211q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_14210q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_14209q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_14208q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_14207q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_14115q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_14105q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_14104q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_14103q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_14102q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_14101q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_14100q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_14099q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_14098q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_14097q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_14096q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_14114q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_14095q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_14094q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_14093q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_14092q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_14091q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_14090q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_14089q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_14088q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_14087q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_14086q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_14113q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_14085q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_14084q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_14112q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_14111q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_14110q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_14109q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_14108q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_14107q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_14106q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_3_14016_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_14115q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_14105q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_14104q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_14103q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_14102q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_14101q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_14100q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_14099q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_14098q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_14097q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_14096q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_14114q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_14095q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_14094q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_14093q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_14092q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_14091q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_14090q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_14089q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_14088q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_14087q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_14086q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_14113q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_14085q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_14084q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_14112q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_14111q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_14110q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_14109q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_14108q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_14107q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_14106q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_14620q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_14610q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_14609q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_14608q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_14607q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_14606q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_14605q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_14604q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_14603q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_14602q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_14601q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_14619q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_14600q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_14599q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_14598q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_14597q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_14596q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_14595q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_14594q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_14593q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_14592q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_14591q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_14618q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_14590q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_14589q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_14617q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_14616q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_14615q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_14614q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_14613q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_14612q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_14611q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_8_14521_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_14620q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_14610q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_14609q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_14608q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_14607q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_14606q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_14605q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_14604q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_14603q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_14602q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_14601q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_14619q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_14600q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_14599q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_14598q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_14597q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_14596q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_14595q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_14594q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_14593q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_14592q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_14591q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_14618q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_14590q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_14589q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_14617q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_14616q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_14615q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_14614q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_14613q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_14612q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_14611q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_14519q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_14509q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_14508q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_14507q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_14506q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_14505q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_14504q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_14503q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_14502q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_14501q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_14500q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_14518q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_14499q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_14498q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_14497q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_14496q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_14495q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_14494q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_14493q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_14492q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_14491q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_14490q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_14517q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_14489q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_14488q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_14516q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_14515q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_14514q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_14513q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_14512q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_14511q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_14510q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_7_14420_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_14519q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_14509q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_14508q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_14507q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_14506q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_14505q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_14504q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_14503q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_14502q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_14501q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_14500q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_14518q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_14499q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_14498q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_14497q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_14496q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_14495q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_14494q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_14493q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_14492q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_14491q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_14490q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_14517q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_14489q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_14488q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_14516q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_14515q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_14514q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_14513q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_14512q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_14511q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_14510q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_14418q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_14408q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_14407q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_14406q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_14405q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_14404q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_14403q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_14402q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_14401q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_14400q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_14399q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_14417q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_14398q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_14397q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_14396q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_14395q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_14394q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_14393q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_14392q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_14391q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_14390q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_14389q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_14416q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_14388q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_14387q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_14415q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_14414q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_14413q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_14412q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_14411q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_14410q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_14409q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_6_14319_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_14418q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_14408q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_14407q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_14406q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_14405q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_14404q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_14403q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_14402q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_14401q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_14400q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_14399q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_14417q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_14398q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_14397q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_14396q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_14395q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_14394q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_14393q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_14392q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_14391q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_14390q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_14389q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_14416q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_14388q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_14387q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_14415q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_14414q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_14413q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_14412q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_14411q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_14410q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_14409q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_0_19034q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_10_19024q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_11_19023q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_12_19022q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_13_19021q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_14_19020q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_15_19019q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_16_19018q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_17_19017q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18_19016q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_19_19015q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_1_19033q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_20_19014q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_21_19013q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_22_19012q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_23_19011q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_24_19010q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_25_19009q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_26_19008q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_27_19007q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_28_19006q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_29_19005q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_2_19032q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_30_19004q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_31_19003q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_3_19031q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_4_19030q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_5_19029q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_6_19028q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_7_19027q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_8_19026q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_9_19025q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_19036q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_19035q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_19002q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_19039q = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_0_19034q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18927m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_10_19024q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18917m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_11_19023q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18916m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_12_19022q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18915m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_13_19021q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18914m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_14_19020q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18913m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_15_19019q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18912m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_16_19018q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18911m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_17_19017q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18910m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18_19016q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18909m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_19_19015q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18908m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_1_19033q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18926m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_20_19014q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18907m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_21_19013q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18906m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_22_19012q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18905m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_23_19011q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18904m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_24_19010q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18903m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_25_19009q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18902m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_26_19008q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18901m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_27_19007q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18900m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_28_19006q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18899m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_29_19005q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18898m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_2_19032q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18925m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_30_19004q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18897m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_31_19003q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18896m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_3_19031q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18924m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_4_19030q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18923m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_5_19029q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18922m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_6_19028q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18921m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_7_19027q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18920m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_8_19026q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18919m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_9_19025q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18918m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_19036q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_18929m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_19035q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_18928m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_19002q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_18895m_dataout;
			END IF;
		END IF;
	END PROCESS;
	wire_ni_w181w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_0_19034q;
	wire_ni_w161w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_10_19024q;
	wire_ni_w159w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_11_19023q;
	wire_ni_w157w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_12_19022q;
	wire_ni_w155w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_13_19021q;
	wire_ni_w153w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_14_19020q;
	wire_ni_w151w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_15_19019q;
	wire_ni_w149w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_16_19018q;
	wire_ni_w147w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_17_19017q;
	wire_ni_w145w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18_19016q;
	wire_ni_w143w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_19_19015q;
	wire_ni_w179w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_1_19033q;
	wire_ni_w141w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_20_19014q;
	wire_ni_w139w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_21_19013q;
	wire_ni_w137w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_22_19012q;
	wire_ni_w135w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_23_19011q;
	wire_ni_w133w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_24_19010q;
	wire_ni_w131w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_25_19009q;
	wire_ni_w129w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_26_19008q;
	wire_ni_w127w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_27_19007q;
	wire_ni_w125w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_28_19006q;
	wire_ni_w123w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_29_19005q;
	wire_ni_w177w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_2_19032q;
	wire_ni_w121w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_30_19004q;
	wire_ni_w120w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_31_19003q;
	wire_ni_w175w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_3_19031q;
	wire_ni_w173w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_4_19030q;
	wire_ni_w171w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_5_19029q;
	wire_ni_w169w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_6_19028q;
	wire_ni_w167w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_7_19027q;
	wire_ni_w165w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_8_19026q;
	wire_ni_w163w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_9_19025q;
	PROCESS (master_clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_5590q <= '1';
		ELSIF (master_clock = '1' AND master_clock'event) THEN
			IF (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '0') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_5590q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8398q;
			END IF;
		END IF;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_5590q <= '1' after 1 ps;
		end if;
	END PROCESS;
	wire_ni0i_w3960w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_empty_reg_5590q;
	PROCESS (master_clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_5491q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_5481q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_5480q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_5479q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_5478q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_5477q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_5476q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_5475q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_5474q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_5473q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_5472q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_5490q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_5471q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_5470q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_5469q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_5468q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_5467q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_5466q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_5465q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_5464q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_5463q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_5462q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_5489q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_5461q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_5460q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_5488q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_5487q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_5486q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_5485q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_5484q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_5483q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_5482q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_5509q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_5499q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_5498q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_5497q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_5496q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_5495q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_5494q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_5493q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_5492q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_5508q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_5507q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_5506q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_5505q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_5504q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_5503q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_5502q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_5501q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_5500q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_5511q <= '0';
		ELSIF (master_clock = '1' AND master_clock'event) THEN
			IF (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '0') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_5491q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_9491q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_5481q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_9481q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_5480q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_9480q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_5479q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_9479q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_5478q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_9478q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_5477q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_9477q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_5476q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_9476q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_5475q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_9475q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_5474q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_9474q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_5473q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_9473q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_5472q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_9472q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_5490q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_9490q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_5471q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_9471q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_5470q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_9470q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_5469q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_9469q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_5468q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_9468q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_5467q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_9467q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_5466q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_9466q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_5465q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_9465q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_5464q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_9464q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_5463q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_9463q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_5462q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_9462q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_5489q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_9489q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_5461q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_9461q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_5460q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_9460q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_5488q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_9488q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_5487q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_9487q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_5486q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_9486q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_5485q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_9485q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_5484q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_9484q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_5483q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_9483q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_5482q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_9482q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_5509q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_9509q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_5499q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_9499q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_5498q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_9498q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_5497q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_9497q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_5496q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_9496q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_5495q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_9495q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_5494q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_9494q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_5493q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_9493q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_5492q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_9492q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_5508q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_9508q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_5507q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_9507q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_5506q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_9506q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_5505q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_9505q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_5504q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_9504q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_5503q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_9503q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_5502q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_9502q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_5501q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_9501q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_5500q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_9500q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_5511q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_9096q;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (master_clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_5439q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_5429q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_5428q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_5427q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_5426q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_5425q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_5424q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_5423q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_5422q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_5421q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_5420q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_5438q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_5419q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_5418q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_5417q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_5416q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_5415q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_5414q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_5413q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_5412q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_5411q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_5410q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_5437q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_5409q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_5408q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_5436q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_5435q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_5434q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_5433q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_5432q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_5431q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_5430q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_5457q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_5447q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_5446q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_5445q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_5444q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_5443q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_5442q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_5441q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_5440q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_5456q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_5455q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_5454q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_5453q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_5452q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_5451q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_5450q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_5449q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_5448q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_5459q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_5458q <= '0';
		ELSIF (master_clock = '1' AND master_clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_overflow_en_5119_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_5439q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_0_5623m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_5429q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_10_5613m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_5428q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_11_5612m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_5427q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_12_5611m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_5426q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_13_5610m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_5425q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_14_5609m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_5424q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_15_5608m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_5423q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_16_5607m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_5422q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_17_5606m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_5421q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_18_5605m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_5420q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_19_5604m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_5438q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_1_5622m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_5419q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_20_5603m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_5418q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_21_5602m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_5417q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_22_5601m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_5416q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_23_5600m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_5415q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_24_5599m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_5414q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_25_5598m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_5413q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_26_5597m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_5412q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_27_5596m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_5411q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_28_5595m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_5410q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_29_5594m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_5437q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_2_5621m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_5409q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_30_5593m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_5408q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_31_5592m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_5436q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_3_5620m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_5435q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_4_5619m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_5434q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_5_5618m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_5433q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_6_5617m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_5432q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_7_5616m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_5431q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_8_5615m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_5430q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_9_5614m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_5457q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_0_5641m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_5447q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_10_5631m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_5446q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_11_5630m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_5445q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_12_5629m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_5444q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_13_5628m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_5443q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_14_5627m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_5442q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_15_5626m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_5441q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_16_5625m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_5440q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_17_5624m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_5456q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_1_5640m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_5455q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_2_5639m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_5454q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_3_5638m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_5453q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_4_5637m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_5452q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_5_5636m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_5451q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_6_5635m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_5450q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_7_5634m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_5449q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_8_5633m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_5448q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_9_5632m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_5459q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_5458q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_dataout;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_14014q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_14004q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_14003q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_14002q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_14001q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_14000q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_13999q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_13998q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_13997q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_13996q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_13995q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_14013q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_13994q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_13993q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_13992q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_13991q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_13990q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_13989q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_13988q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_13987q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_13986q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_13985q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_14012q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_13984q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_13983q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_14011q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_14010q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_14009q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_14008q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_14007q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_14006q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_14005q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_2_13915_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_14014q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_14004q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_14003q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_14002q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_14001q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_14000q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_13999q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_13998q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_13997q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_13996q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_13995q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_14013q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_13994q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_13993q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_13992q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_13991q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_13990q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_13989q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_13988q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_13987q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_13986q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_13985q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_14012q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_13984q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_13983q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_14011q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_14010q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_14009q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_14008q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_14007q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_14006q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_14005q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (master_clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_5397q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_5387q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_5386q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_5385q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_5384q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_5383q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_5382q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_5381q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_5380q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_5379q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_5378q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_5396q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_5377q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_5376q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_5375q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_5374q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_5373q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_5372q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_5371q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_5370q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_5369q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_5368q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_5395q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_5367q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_5366q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_5394q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_5393q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_5392q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_5391q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_5390q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_5389q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_5388q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_5403q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_5402q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_5401q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_5400q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_5399q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_5398q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_5405q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_5406q <= '0';
		ELSIF (master_clock = '1' AND master_clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_en_5116_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_5397q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_0_5564m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_5387q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_5554m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_5386q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_5553m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_5385q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_5552m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_5384q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_5551m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_5383q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_5550m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_5382q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_5549m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_5381q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_5548m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_5380q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_5547m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_5379q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_5546m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_5378q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_5545m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_5396q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_1_5563m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_5377q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_5544m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_5376q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_5543m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_5375q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_5542m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_5374q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_5541m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_5373q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_5540m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_5372q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_5539m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_5371q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_5538m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_5370q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_5537m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_5369q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_5536m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_5368q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_5535m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_5395q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_5562m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_5367q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_5534m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_5366q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_5533m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_5394q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_5561m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_5393q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_5560m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_5392q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_5559m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_5391q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_5558m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_5390q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_5557m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_5389q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_5556m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_5388q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_5555m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_5403q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_0_5531m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_5402q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_1_5530m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_5401q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_2_5529m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_5400q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_3_5528m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_5399q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_4_5527m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_5398q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_5_5526m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_5405q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_5406q <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_5643_dataout;
			END IF;
		END IF;
	END PROCESS;
	wire_niii_w4018w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_0_5405q;
	wire_niii_w4048w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_5406q;
	PROCESS (master_clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_5736q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_5354q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_5353q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_5352q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_5351q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_5350q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_5349q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_5348q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_5347q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_5346q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_5345q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_5363q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_5344q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_5343q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_5342q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_5341q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_5340q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_5339q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_5338q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_5337q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_5336q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_5335q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_5362q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_5334q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_5333q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_5361q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_5360q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_5359q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_5358q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_5357q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_5356q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_5355q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_5332q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_5331q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_5330q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_5329q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_5328q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_5327q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_5326q <= '0';
		ELSIF (master_clock = '1' AND master_clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_5736q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_0_5709m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_5354q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_10_5699m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_5353q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_11_5698m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_5352q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_12_5697m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_5351q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_13_5696m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_5350q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_14_5695m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_5349q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_15_5694m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_5348q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_16_5693m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_5347q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_17_5692m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_5346q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_18_5691m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_5345q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_19_5690m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_5363q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_1_5708m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_5344q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_20_5689m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_5343q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_21_5688m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_5342q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_22_5687m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_5341q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_23_5686m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_5340q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_24_5685m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_5339q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_25_5684m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_5338q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_26_5683m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_5337q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_27_5682m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_5336q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_28_5681m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_5335q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_29_5680m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_5362q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_2_5707m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_5334q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_30_5679m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_5333q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_31_5678m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_5361q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_3_5706m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_5360q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_4_5705m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_5359q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_5_5704m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_5358q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_6_5703m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_5357q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_7_5702m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_5356q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_8_5701m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_5355q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_9_5700m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_5332q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_0_5721m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_5331q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_1_5720m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_5330q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_2_5719m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_5329q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_3_5718m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_5328q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4_5717m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_5327q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5_5716m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_5326q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_5677m_dataout;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (master_clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8398q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_9096q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_9500q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_9499q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_9498q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_9496q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_9495q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_9494q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_9492q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_9491q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_9489q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_9487q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_9485q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_9484q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_9483q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_9482q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_9508q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_9480q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_9479q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_9478q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_9476q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_9475q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_9473q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_9471q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_9507q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_9469q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_9468q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_9467q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_9466q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_9464q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_9463q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_9462q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_9460q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_9505q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_9503q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_9501q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_9459q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_9449q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_9448q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_9447q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_9445q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_9444q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_9443q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_9441q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_9440q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_9438q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_9436q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_9434q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_9433q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_9432q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_9431q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_9457q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_9429q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_9428q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_9427q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_9425q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_9424q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_9422q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_9420q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_9456q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_9418q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_9417q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_9416q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_9415q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_9413q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_9412q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_9411q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_9409q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_9454q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_9452q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_9450q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_9408q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_9398q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_9397q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_9396q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_9394q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_9393q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_9392q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_9390q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_9389q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_9387q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_9385q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_9383q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_9382q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_9381q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_9380q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_9406q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_9378q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_9377q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_9376q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_9374q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_9373q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_9371q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_9369q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_9405q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_9367q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_9366q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_9365q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_9364q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_9362q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_9361q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_9360q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_9358q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_9403q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_9401q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_9399q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8854q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q <= '1';
		ELSIF (master_clock = '1' AND master_clock'event) THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8398q <= (NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_o(0));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_9096q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8989m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_9500q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8979m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_9499q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8978m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_9498q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8977m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_9496q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8975m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_9495q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8974m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_9494q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8973m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_9492q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8971m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_9491q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8970m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_9489q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8968m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_9487q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8966m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_9485q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8964m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_9484q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8963m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_9483q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8962m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_9482q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8961m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_9508q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8987m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_9480q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8959m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_9479q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8958m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_9478q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8957m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_9476q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8955m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_9475q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8954m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_9473q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8952m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_9471q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8950m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_9507q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8986m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_9469q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8948m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_9468q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8947m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_9467q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8946m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_9466q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8945m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_9464q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8943m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_9463q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8942m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_9462q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8941m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_9460q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8939m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_9505q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8984m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_9503q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8982m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_9501q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8980m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_9459q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9095m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_9449q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9085m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_9448q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9084m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_9447q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9083m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_9445q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9081m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_9444q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9080m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_9443q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9079m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_9441q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9077m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_9440q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9076m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_9438q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9074m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_9436q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9072m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_9434q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9070m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_9433q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9069m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_9432q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9068m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_9431q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9067m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_9457q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9093m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_9429q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9065m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_9428q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9064m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_9427q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9063m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_9425q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9061m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_9424q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9060m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_9422q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9058m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_9420q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9056m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_9456q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9092m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_9418q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9054m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_9417q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9053m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_9416q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9052m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_9415q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9051m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_9413q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9049m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_9412q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9048m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_9411q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9047m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_9409q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9045m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_9454q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9090m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_9452q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9088m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_9450q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9086m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_9408q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9205m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_9398q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9195m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_9397q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9194m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_9396q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9193m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_9394q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9191m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_9393q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9190m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_9392q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9189m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_9390q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9187m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_9389q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9186m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_9387q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9184m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_9385q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9182m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_9383q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9180m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_9382q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9179m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_9381q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9178m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_9380q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9177m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_9406q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9203m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_9378q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9175m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_9377q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9174m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_9376q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9173m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_9374q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9171m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_9373q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9170m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_9371q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9168m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_9369q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9166m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_9405q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9202m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_9367q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9164m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_9366q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9163m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_9365q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9162m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_9364q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9161m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_9362q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9159m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_9361q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9158m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_9360q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9157m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_9358q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9155m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_9403q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9200m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_9401q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9198m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_9399q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9196m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8854q <= (NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_o(0));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5132m_dataout;
		END IF;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8398q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_9096q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_9500q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_9499q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_9498q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_9496q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_9495q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_9494q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_9492q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_9491q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_9489q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_9487q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_9485q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_9484q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_9483q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_9482q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_9508q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_9480q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_9479q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_9478q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_9476q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_9475q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_9473q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_9471q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_9507q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_9469q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_9468q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_9467q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_9466q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_9464q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_9463q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_9462q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_9460q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_9505q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_9503q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_9501q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_9459q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_9449q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_9448q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_9447q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_9445q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_9444q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_9443q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_9441q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_9440q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_9438q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_9436q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_9434q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_9433q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_9432q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_9431q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_9457q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_9429q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_9428q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_9427q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_9425q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_9424q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_9422q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_9420q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_9456q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_9418q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_9417q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_9416q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_9415q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_9413q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_9412q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_9411q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_9409q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_9454q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_9452q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_9450q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_9408q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_9398q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_9397q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_9396q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_9394q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_9393q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_9392q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_9390q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_9389q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_9387q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_9385q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_9383q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_9382q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_9381q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_9380q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_9406q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_9378q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_9377q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_9376q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_9374q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_9373q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_9371q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_9369q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_9405q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_9367q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_9366q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_9365q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_9364q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_9362q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_9361q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_9360q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_9358q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_9403q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_9401q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_9399q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8854q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q <= '1' after 1 ps;
		end if;
	END PROCESS;
	wire_niiO_w3768w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8398q;
	wire_niiO_w4108w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_8854q;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_13913q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_13903q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_13902q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_13901q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_13900q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_13899q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_13898q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_13897q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_13896q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_13895q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_13894q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_13912q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_13893q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_13892q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_13891q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_13890q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_13889q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_13888q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_13887q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_13886q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_13885q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_13884q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_13911q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_13883q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_13882q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_13910q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_13909q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_13908q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_13907q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_13906q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_13905q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_13904q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_1_13814_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_13913q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_13903q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_13902q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_13901q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_13900q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_13899q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_13898q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_13897q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_13896q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_13895q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_13894q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_13912q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_13893q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_13892q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_13891q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_13890q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_13889q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_13888q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_13887q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_13886q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_13885q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_13884q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_13911q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_13883q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_13882q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_13910q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_13909q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_13908q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_13907q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_13906q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_13905q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_13904q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (master_clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_8431q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8422q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_8421q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_8418q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_8417q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_8450q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_8449q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_8448q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_8447q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_8446q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_8374q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_8366q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8396q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_9497q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_9493q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_9509q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_9490q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_9488q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_9486q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_9481q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_9477q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_9474q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_9472q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_9470q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_9465q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_9461q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_9506q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_9504q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_9502q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_9446q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_9442q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_9458q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_9439q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_9437q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_9435q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_9430q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_9426q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_9423q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_9421q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_9419q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_9414q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_9410q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_9455q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_9453q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_9451q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_9395q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_9391q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_9407q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_9388q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_9386q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_9384q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_9379q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_9375q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_9372q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_9370q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_9368q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_9363q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_9359q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_9404q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_9402q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_9400q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_9734q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8872q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_8871q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_8870q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_8869q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_8830q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8852q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_8471q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_8221q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_8238q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_7098q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_7104q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_7103q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_7102q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_7101q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_7100q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_7099q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_7097q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_7075q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_7074q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_7073q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_7072q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_7069q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_7068q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_7067q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_7066q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_7065q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_7064q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_7063q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_7062q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_7061q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_7060q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_7059q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_7058q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_7057q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_7056q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6939q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_6937q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_6936q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_6935q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_6934q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_6933q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_6932q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6823q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_6792q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_6791q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_6790q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_6789q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_6788q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_6787q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6757q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_6754q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_6753q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_6752q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_6751q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_6750q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_6749q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6853q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_6839q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_6838q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_6837q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_6836q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_6835q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_6834q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_7128q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_7177q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_7176q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_7175q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_7174q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_7173q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_5319q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_5092q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_5091q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_5090q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_5089q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_5088q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_5087q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_5324q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_5323q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_5322q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_5321q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_5320q <= '0';
		ELSIF (master_clock = '1' AND master_clock'event) THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_8431q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_8366q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8422q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_8421q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_8421q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_8418q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_8418q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_8417q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_8417q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_8414q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_8450q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_8449q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_1_0_8449q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_8448q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_2_0_8448q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_8447q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_3_0_8447q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_8446q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_4_0_8446q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_o(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_8374q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8422q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_8366q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_8360m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8396q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_o(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9665m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9664m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_9497q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8976m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_9493q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8972m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_9509q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8988m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_9490q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8969m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_9488q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8967m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_9486q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8965m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_9481q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8960m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_9477q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8956m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_9474q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8953m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_9472q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8951m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_9470q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8949m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_9465q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8944m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_9461q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8940m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_9506q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8985m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_9504q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8983m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_9502q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8981m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_9446q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9082m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_9442q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9078m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_9458q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9094m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_9439q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9075m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_9437q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9073m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_9435q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9071m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_9430q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9066m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_9426q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9062m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_9423q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9059m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_9421q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9057m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_9419q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9055m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_9414q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9050m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_9410q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9046m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_9455q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9091m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_9453q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9089m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_9451q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9087m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_9395q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9192m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_9391q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9188m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_9407q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9204m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_9388q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9185m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_9386q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9183m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_9384q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9181m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_9379q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9176m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_9375q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9172m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_9372q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9169m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_9370q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9167m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_9368q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9165m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_9363q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9160m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_9359q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9156m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_9404q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9201m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_9402q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9199m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_9400q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9197m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_9734q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_1_9734q <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_8243_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8872q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_8871q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_8871q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_8870q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_8870q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_8869q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_8869q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_8868q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_8830q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8872q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8852q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_o(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_8471q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8465m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_8221q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8234m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_8238q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8233m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_7098q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_7072q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_7073q
 XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_7074q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_7075q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_7097q))))));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_7104q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_7072q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_7073q
 XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_7074q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_7075q)))));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_7103q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_7072q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_7073q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_7074q))));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_7102q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_7072q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_7073q
)));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_7101q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_7072q));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_7100q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_7099q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_7097q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_7069q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_1_7075q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_7068q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_2_7074q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_7067q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_3_7073q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_7066q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_4_7072q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_7065q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_5_7071q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_7064q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_6_7070q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_7063q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_7069q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_7062q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_1_7068q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_7061q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_2_7067q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_7060q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_3_7066q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_7059q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_4_7065q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_7058q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_5_7064q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_7057q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_6_7063q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_7056q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_7062q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_7055q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_1_7061q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_7054q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_2_7060q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_7053q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_3_7059q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_7052q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_4_7058q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_7051q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_5_7057q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_7050q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_6_7056q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_7049q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6939q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_6754q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6757q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_6937q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_6753q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_6754q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_6936q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_6752q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_6753q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_6935q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_6751q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_6752q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_6934q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_6750q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_6751q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_6933q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_6749q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_6750q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_6932q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_6749q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6823q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_7098q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_6792q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_7104q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_6791q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_7103q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_6790q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_7102q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_6789q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_7101q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_6788q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_7100q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_6787q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_7099q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6757q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6733m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_6754q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6732m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_6753q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6731m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_6752q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6730m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_6751q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6729m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_6750q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6728m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_6749q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6727m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6853q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_6839q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_6838q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_6837q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_6836q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_6835q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_6834q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_7128q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7159m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_7177q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7158m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_7176q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7157m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_7175q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7156m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_7174q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7155m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_7173q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7154m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_5319q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5086m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_5092q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5085m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_5091q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5084m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_5090q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5083m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_5089q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5082m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_5088q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5081m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_5087q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5080m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_6407m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_5324q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5131m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_5323q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5130m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_5322q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5129m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_5321q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5128m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_5320q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5127m_dataout;
		END IF;
	END PROCESS;
	wire_nili_w4173w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q;
	wire_nili_w4429w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_8374q;
	wire_nili_w4113w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q;
	wire_nili_w4112w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q;
	wire_nili_w4062w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_one_bit_delay_dual_clock_or_large_gen_output_logic_fifo_gen_ram_fifo_rdreq_delayer_some_delay_gen_shift_register_0_9735q;
	wire_nili_w4231w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_8830q;
	wire_nili_w5281w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_6823q;
	wire_nili_w5283w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_1_6792q;
	wire_nili_w5285w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_2_6791q;
	wire_nili_w5287w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_3_6790q;
	wire_nili_w5289w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_4_6789q;
	wire_nili_w5291w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_5_6788q;
	wire_nili_w5293w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_6_6787q;
	wire_nili_w3639w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6853q;
	wire_nili_w3641w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_6839q;
	wire_nili_w3643w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_6838q;
	wire_nili_w3645w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_6837q;
	wire_nili_w3647w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_6836q;
	wire_nili_w3649w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_6835q;
	wire_nili_w3651w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_6834q;
	wire_nili_w3735w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q;
	wire_nili_w4059w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_5324q;
	wire_nili_w4057w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_5323q;
	wire_nili_w4055w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_5322q;
	wire_nili_w4053w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_5321q;
	wire_nili_w4052w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_5320q;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_10543q <= '1';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_comb_3223_dataout = '0') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_10543q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9752m_dataout;
			END IF;
		END IF;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_10543q <= '1' after 1 ps;
		end if;
	END PROCESS;
	PROCESS (clock)
	BEGIN
		IF (clock = '1' AND clock'event) THEN
			IF (reset = '0') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_11141q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10986m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_11131q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10975m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_11130q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10974m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_11129q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10973m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_11128q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10972m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_11127q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10971m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_11126q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10970m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_11125q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10969m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_11124q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10968m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_11123q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10967m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_11122q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10966m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_11140q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10985m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_11121q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10965m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_11120q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10964m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_11119q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10962m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_11118q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10961m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_11117q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10960m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_11116q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10959m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_11115q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10958m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_11114q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10957m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_11113q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10956m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_11112q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10955m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_11139q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10984m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_11111q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10954m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_11110q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10953m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_11138q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10983m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_11137q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10982m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_11136q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10981m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_11135q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10980m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_11134q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10979m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_11133q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10978m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_11132q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10977m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_11159q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11006m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_11149q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10995m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_11148q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10994m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_11147q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10993m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_11146q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10992m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_11145q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10991m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_11144q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10990m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_11143q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10988m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_11142q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10987m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_11158q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11005m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_11157q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11004m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_11156q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11003m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_11155q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11001m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_11154q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11000m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_11153q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10999m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_11152q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10998m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_11151q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10997m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_11150q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10996m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_11179q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11027m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_11169q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11017m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_11168q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11016m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_11167q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11014m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_11166q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11013m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_11165q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11012m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_11164q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11011m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_11163q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11010m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_11162q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11009m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_11161q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11008m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_19_11160q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11007m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_11178q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11026m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_11177q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11025m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_11176q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11024m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_11175q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11023m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_11174q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11022m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_11173q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11021m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_11172q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11020m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_11171q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11019m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_11170q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11018m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_11248q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_11201q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_11200q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_11199q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_11198q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_11197q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_11196q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_11195q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_11194q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_11193q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_11192q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_11210q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_11191q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_11190q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_11189q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_11188q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_24_11187q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_25_11186q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_26_11185q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_27_11184q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_28_11183q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_29_11182q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_11209q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_30_11181q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_31_11180q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_11208q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_11207q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_11206q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_11205q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_11204q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_11203q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_11202q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_o;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_13812q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_13802q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_13801q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_13800q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_13799q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_13798q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_13797q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_13796q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_13795q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_13794q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_13793q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_13811q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_13792q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_13791q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_13790q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_13789q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_13788q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_13787q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_13786q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_13785q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_13784q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_13783q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_13810q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_13782q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_13781q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_13809q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_13808q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_13807q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_13806q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_13805q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_13804q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_13803q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_0_13713_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_13812q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_13802q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_13801q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_13800q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_13799q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_13798q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_13797q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_13796q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_13795q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_13794q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_13793q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_13811q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_13792q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_13791q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_13790q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_13789q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_13788q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_13787q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_13786q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_13785q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_13784q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_13783q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_13810q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_13782q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_13781q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_13809q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_13808q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_13807q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_13806q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_13805q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_13804q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_13803q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_10879m_dataout;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_11087q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_11086q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_11085q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_7055q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_7054q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_7053q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_7052q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_7051q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_7050q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_7049q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6742q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_6725q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_6724q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_6723q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_6722q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_6721q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_6720q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_7167q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_7152q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_7151q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_7150q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_7149q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_7148q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_10539q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_10529q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_10528q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_10527q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_10526q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_10525q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_10524q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_10523q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_10522q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_10521q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_10520q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_10538q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_10519q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_10518q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_10517q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_10516q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_24_10515q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_25_10514q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_26_10513q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_27_10512q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_28_10511q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_29_10510q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_10537q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_30_10509q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_31_10508q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_10536q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_10535q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_10534q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_10533q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_10532q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_10531q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_10530q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_0_10507q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_10_10497q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_11_10496q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_12_10495q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_13_10494q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_14_10493q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_15_10492q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_16_10491q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_17_10490q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_18_10489q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_19_10488q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_1_10506q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_20_10487q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_21_10486q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_22_10485q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_23_10484q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_24_10483q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_25_10482q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_26_10481q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_27_10480q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_28_10479q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_29_10478q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_2_10505q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_30_10477q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_31_10476q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_3_10504q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_4_10503q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_5_10502q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_6_10501q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_7_10500q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_8_10499q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_9_10498q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_0_10475q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_10_10465q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_11_10464q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_12_10463q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_13_10462q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_14_10461q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_15_10460q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_16_10459q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_17_10458q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_18_10457q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_19_10456q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_1_10474q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_20_10455q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_21_10454q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_22_10453q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_23_10452q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_24_10451q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_25_10450q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_26_10449q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_27_10448q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_28_10447q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_29_10446q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_2_10473q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_30_10445q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_31_10444q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_3_10472q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_4_10471q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_5_10470q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_6_10469q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_7_10468q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_8_10467q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_9_10466q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_0_10443q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_10_10433q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_11_10432q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_12_10431q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_13_10430q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_14_10429q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_15_10428q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_16_10427q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_17_10426q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_18_10425q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_19_10424q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_1_10442q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_20_10423q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_21_10422q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_22_10421q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_23_10420q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_24_10419q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_25_10418q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_26_10417q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_27_10416q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_28_10415q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_29_10414q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_2_10441q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_30_10413q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_31_10412q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_3_10440q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_4_10439q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_5_10438q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_6_10437q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_7_10436q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_8_10435q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_9_10434q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_1_10542q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_2_10541q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_3_10540q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_10548q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_10546q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_10544q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_comb_3223_dataout = '0') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_11087q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_11086q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_11086q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_11085q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_11085q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_7055q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_6725q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6742q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_1_7054q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_6724q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_6725q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_2_7053q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_6723q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_6724q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_3_7052q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_6722q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_6723q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_4_7051q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_6721q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_6722q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_5_7050q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_6720q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_6721q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_6_7049q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_6720q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6742q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6706m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_6725q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6705m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_6724q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6704m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_6723q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6703m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_6722q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6702m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_6721q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6701m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_6720q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6700m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_7167q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7136m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_7152q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7135m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_7151q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7134m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_7150q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7133m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_7149q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7132m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_7148q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7131m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_10539q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10136m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_10529q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10126m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_10528q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10125m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_10527q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10124m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_10526q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10123m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_10525q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10122m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_10524q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10121m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_10523q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10120m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_10522q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10119m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_10521q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10118m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_10520q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10117m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_10538q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10135m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_10519q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10116m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_10518q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10115m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_10517q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10114m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_10516q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10113m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_24_10515q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10112m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_25_10514q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10111m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_26_10513q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10110m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_27_10512q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10109m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_28_10511q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10108m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_29_10510q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10107m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_10537q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10134m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_30_10509q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10106m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_31_10508q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10105m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_10536q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10133m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_10535q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10132m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_10534q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10131m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_10533q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10130m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_10532q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10129m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_10531q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10128m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_10530q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10127m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_0_10507q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10104m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_10_10497q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10094m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_11_10496q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10093m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_12_10495q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10092m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_13_10494q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10091m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_14_10493q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10090m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_15_10492q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10089m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_16_10491q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10088m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_17_10490q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10087m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_18_10489q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10086m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_19_10488q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10085m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_1_10506q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10103m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_20_10487q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10084m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_21_10486q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10083m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_22_10485q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10082m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_23_10484q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10081m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_24_10483q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10080m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_25_10482q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10079m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_26_10481q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10078m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_27_10480q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10077m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_28_10479q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10076m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_29_10478q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10075m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_2_10505q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10102m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_30_10477q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10074m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_31_10476q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10073m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_3_10504q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10101m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_4_10503q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10100m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_5_10502q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10099m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_6_10501q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10098m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_7_10500q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10097m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_8_10499q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10096m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_9_10498q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10095m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_0_10475q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10072m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_10_10465q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10062m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_11_10464q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10061m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_12_10463q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10060m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_13_10462q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10059m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_14_10461q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10058m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_15_10460q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10057m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_16_10459q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10056m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_17_10458q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10055m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_18_10457q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10054m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_19_10456q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10053m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_1_10474q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10071m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_20_10455q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10052m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_21_10454q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10051m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_22_10453q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10050m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_23_10452q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10049m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_24_10451q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10048m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_25_10450q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10047m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_26_10449q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10046m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_27_10448q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10045m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_28_10447q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10044m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_29_10446q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10043m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_2_10473q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10070m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_30_10445q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10042m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_31_10444q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10041m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_3_10472q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10069m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_4_10471q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10068m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_5_10470q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10067m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_6_10469q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10066m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_7_10468q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10065m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_8_10467q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10064m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_9_10466q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10063m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_0_10443q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10040m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_10_10433q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10030m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_11_10432q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10029m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_12_10431q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10028m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_13_10430q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10027m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_14_10429q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10026m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_15_10428q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10025m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_16_10427q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10024m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_17_10426q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10023m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_18_10425q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10022m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_19_10424q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10021m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_1_10442q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10039m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_20_10423q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10020m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_21_10422q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10019m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_22_10421q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10018m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_23_10420q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10017m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_24_10419q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10016m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_25_10418q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10015m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_26_10417q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10014m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_27_10416q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10013m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_28_10415q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10012m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_29_10414q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10011m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_2_10441q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10038m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_30_10413q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10010m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_31_10412q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10009m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_3_10440q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10037m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_4_10439q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10036m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_5_10438q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10035m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_6_10437q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10034m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_7_10436q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10033m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_8_10435q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10032m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_9_10434q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10031m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_1_10542q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9751m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_2_10541q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9750m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_3_10540q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9749m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_10548q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_10543q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay0_10548q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_10546q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay0_10546q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_10544q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay0_10544q;
			END IF;
		END IF;
	END PROCESS;
	wire_niOl_w_lg_w_lg_w2922w2924w2925w(0) <= wire_niOl_w_lg_w2922w2924w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_11087q;
	wire_niOl_w_lg_w2922w2924w(0) <= wire_niOl_w2922w(0) AND wire_niOl_w2923w(0);
	wire_niOl_w2923w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_1_11086q;
	wire_niOl_w2922w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_2_11085q;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_12221q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_12211q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_12210q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_12209q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_12208q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_12207q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_12206q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_12205q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_12204q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_12220q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_12219q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_12218q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_12217q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_12216q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_12215q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_12214q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_12213q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_12212q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_3_12122_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_12221q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_12211q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_10_13074q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_12210q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_11_13073q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_12209q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12_13072q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_12208q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_13_13071q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_12207q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_14_13070q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_12206q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_15_13069q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_12205q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_16_13068q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_12204q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_17_13067q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_12220q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_12219q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_2_13082q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_12218q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_3_13081q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_12217q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_4_13080q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_12216q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_5_13079q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_12215q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_6_13078q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_12214q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_7_13077q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_12213q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_8_13076q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_12212q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_9_13075q;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_18881q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_11079q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6864q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_18553q <= '1';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q <= '1';
		ELSIF (clock = '1' AND clock'event) THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_18881q <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_nxt_18892_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_11079q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6864q <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6912_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_18553q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_o;
		END IF;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_18881q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_11079q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_empty_reg_6864q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_18553q <= '1' after 1 ps;
		end if;
		if (now = 0 ns) then
			soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q <= '1' after 1 ps;
		end if;
	END PROCESS;
	wire_nl_w_lg_w_lg_w380w381w385w(0) <= wire_nl_w_lg_w380w381w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q;
	wire_nl_w_lg_w_lg_w380w388w392w(0) <= wire_nl_w_lg_w380w388w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q;
	wire_nl_w_lg_w343w344w(0) <= wire_nl_w343w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q;
	wire_nl_w_lg_w373w374w(0) <= wire_nl_w373w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q;
	wire_nl_w_lg_w380w381w(0) <= wire_nl_w380w(0) AND wire_nl_w342w(0);
	wire_nl_w_lg_w380w388w(0) <= wire_nl_w380w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q;
	wire_nl_w116w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_18881q AND wire_w115w(0);
	wire_nl_w343w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q AND wire_nl_w342w(0);
	wire_nl_w373w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q;
	wire_nl_w366w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q;
	wire_nl_w364w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q;
	wire_nl_w342w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q;
	wire_nl_w380w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_11783q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_always32_11645_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_11783q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_13149q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_13139q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_13138q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_13137q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_13136q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_13135q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_13134q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_13148q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_13147q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_13146q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_13145q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_13144q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_13143q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_13142q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_13141q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_13140q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_13153q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_13152q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_13151q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_13150q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_13133q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_13123q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_13122q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_13121q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_13120q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_13119q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_13118q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_13132q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_13131q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_13130q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_13129q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_13128q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_13127q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_13126q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_13125q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_13124q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_13149q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12837m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_13139q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12827m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_13138q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12826m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_13137q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12825m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_13136q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12824m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_13135q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12823m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_13134q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12822m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_13148q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12836m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_13147q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12835m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_13146q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12834m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_13145q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12833m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_13144q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12832m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_13143q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12831m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_13142q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12830m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_13141q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12829m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_13140q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12828m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_13153q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12841m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_13152q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12840m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_13151q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12839m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_13150q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12838m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_13133q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12821m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_13123q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12811m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_13122q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12810m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_13121q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12809m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_13120q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12808m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_13119q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12807m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_13118q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12806m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_13132q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12820m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_13131q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12819m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_13130q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12818m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_13129q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12817m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_13128q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12816m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_13127q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12815m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_13126q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12814m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_13125q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12813m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_13124q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12812m_dataout;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_bank_to_read_13051q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_bank_to_read_13051q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_bank_to_read_12771m_dataout;
			END IF;
		END IF;
	END PROCESS;
	wire_nl0O_w2133w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_bank_to_read_13051q;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_12119q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_12109q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_12108q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_12107q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_12106q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_12105q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_12104q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_12103q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_12102q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_12101q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_19_12100q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_12118q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_12117q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_12116q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_12115q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_12114q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_12113q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_12112q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_12111q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_12110q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_2_12020_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_12119q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_12109q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_10_13074q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_12108q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_11_13073q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_12107q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12_13072q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_12106q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_13_13071q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_12105q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_14_13070q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_12104q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_15_13069q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_12103q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_16_13068q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_12102q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_17_13067q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_12101q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_18_13066q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_19_12100q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_19_13065q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_12118q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_12117q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_2_13082q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_12116q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_3_13081q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_12115q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_4_13080q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_12114q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_5_13079q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_12113q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_6_13078q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_12112q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_7_13077q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_12111q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_8_13076q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_12110q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_9_13075q;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_12017q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_12016q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_12015q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_12014q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_1_11918_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_12017q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_12016q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_12015q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_2_13082q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_12014q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_3_13081q;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_11916q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_11906q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_11905q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_11904q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_11903q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_11902q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_11901q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_11900q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_11899q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_11898q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_11897q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_11915q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_11896q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_11895q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_11894q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_11893q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_11892q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_11891q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_11890q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_11889q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_11888q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_11887q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_11914q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_11886q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_11885q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_11913q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_11912q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_11911q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_11910q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_11909q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_11908q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_11907q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_triggers_nxt_0_11817_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_11916q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_11906q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_10_13074q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_11905q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_11_13073q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_11904q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12_13072q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_11903q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_13_13071q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_11902q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_14_13070q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_11901q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_15_13069q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_11900q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_16_13068q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_11899q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_17_13067q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_11898q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_18_13066q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_11897q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_19_13065q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_11915q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_11896q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_20_13064q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_11895q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_21_13063q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_11894q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_22_13062q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_11893q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_23_13061q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_11892q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_24_13060q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_11891q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_25_13059q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_11890q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_26_13058q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_11889q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_27_13057q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_11888q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_28_13056q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_11887q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_29_13055q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_11914q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_2_13082q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_11886q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_30_13054q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_11885q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_31_13053q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_11913q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_3_13081q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_11912q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_4_13080q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_11911q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_5_13079q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_11910q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_6_13078q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_11909q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_7_13077q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_11908q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_8_13076q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_11907q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_9_13075q;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_13748q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_13701q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_13700q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_13699q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_13698q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_13697q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_13696q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_13695q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_13694q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_13693q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_13692q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_13710q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_13691q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_13690q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_13689q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_13688q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_13687q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_13686q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_13685q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_13684q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_13683q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_13682q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_13709q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_13681q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_13680q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_13708q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_13707q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_13706q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_13705q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_13704q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_13703q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_13702q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (slave_read = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_0_13748q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_10_13701q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_11_13700q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_12_13699q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13_13698q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_14_13697q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_15_13696q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_16_13695q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_17_13694q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_18_13693q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_19_13692q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13589m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_1_13710q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_20_13691q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13588m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_21_13690q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13587m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_22_13689q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13586m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_23_13688q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13585m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_24_13687q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13584m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_25_13686q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13583m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_26_13685q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13582m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_27_13684q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13581m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_28_13683q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13580m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_29_13682q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13579m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_2_13709q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_30_13681q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13578m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_31_13680q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13577m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_3_13708q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_4_13707q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_5_13706q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_6_13705q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_7_13704q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_8_13703q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_9_13702q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_o;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_15531q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_15521q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_15520q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_15519q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_15518q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_15517q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_15516q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_15515q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_15514q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_15513q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_15512q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_15530q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_15511q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_15510q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_15509q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_15508q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_15507q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_15506q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_15505q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_15504q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_15503q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_15502q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_15529q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_15501q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_15500q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_15528q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_15527q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_15526q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_15525q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_15524q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_15523q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_15522q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_17_15432_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_15531q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_15521q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_15520q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_15519q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_15518q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_15517q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_15516q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_15515q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_15514q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_15513q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_15512q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_15530q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_15511q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_15510q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_15509q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_15508q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_15507q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_15506q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_15505q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_15504q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_15503q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_15502q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_15529q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_15501q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_15500q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_15528q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_15527q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_15526q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_15525q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_15524q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_15523q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_15522q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_15429q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_15419q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_15418q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_15417q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_15416q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_15415q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_15414q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_15413q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_15412q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_15411q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_15410q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_15428q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_15409q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_15408q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_15407q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_15406q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_15405q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_15404q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_15403q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_15402q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_15401q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_15400q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_15427q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_15399q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_15398q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_15426q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_15425q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_15424q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_15423q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_15422q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_15421q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_15420q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_16_15330_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_15429q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_15419q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_15418q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_15417q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_15416q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_15415q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_15414q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_15413q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_15412q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_15411q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_15410q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_15428q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_15409q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_15408q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_15407q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_15406q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_15405q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_15404q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_15403q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_15402q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_15401q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_15400q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_15427q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_15399q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_15398q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_15426q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_15425q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_15424q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_15423q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_15422q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_15421q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_15420q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_15327q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_15317q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_15316q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_15315q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_15314q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_15313q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_15312q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_15311q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_15310q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_15309q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_15308q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_15326q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_15307q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_15306q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_15305q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_15304q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_15303q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_15302q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_15301q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_15300q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_15299q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_15298q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_15325q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_15297q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_15296q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_15324q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_15323q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_15322q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_15321q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_15320q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_15319q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_15318q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_15_15228_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_15327q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_15317q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_15316q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_15315q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_15314q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_15313q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_15312q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_15311q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_15310q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_15309q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_15308q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_15326q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_15307q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_15306q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_15305q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_15304q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_15303q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_15302q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_15301q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_15300q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_15299q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_15298q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_15325q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_15297q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_15296q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_15324q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_15323q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_15322q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_15321q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_15320q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_15319q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_15318q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_13679q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_always32_13539_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_13679q <= slave_writedata(1);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_15226q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_15216q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_15215q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_15214q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_15213q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_15212q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_15211q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_15210q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_15209q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_15208q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_15207q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_15225q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_15206q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_15205q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_15204q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_15203q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_15202q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_15201q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_15200q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_15199q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_15198q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_15197q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_15224q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_15196q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_15195q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_15223q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_15222q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_15221q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_15220q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_15219q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_15218q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_15217q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_14_15127_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_15226q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_15216q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_15215q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_15214q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_15213q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_15212q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_15211q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_15210q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_15209q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_15208q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_15207q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_15225q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_15206q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_15205q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_15204q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_15203q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_15202q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_15201q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_15200q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_15199q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_15198q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_15197q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_15224q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_15196q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_15195q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_15223q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_15222q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_15221q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_15220q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_15219q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_15218q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_15217q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_15125q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_15115q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_15114q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_15113q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_15112q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_15111q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_15110q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_15109q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_15108q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_15107q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_15106q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_15124q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_15105q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_15104q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_15103q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_15102q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_15101q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_15100q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_15099q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_15098q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_15097q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_15096q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_15123q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_15095q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_15094q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_15122q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_15121q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_15120q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_15119q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_15118q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_15117q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_15116q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_13_15026_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_15125q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_15115q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_15114q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_15113q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_15112q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_15111q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_15110q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_15109q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_15108q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_15107q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_15106q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_15124q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_15105q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_15104q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_15103q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_15102q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_15101q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_15100q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_15099q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_15098q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_15097q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_15096q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_15123q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_15095q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_15094q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_15122q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_15121q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_15120q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_15119q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_15118q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_15117q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_15116q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_15024q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_15014q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_15013q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_15012q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_15011q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_15010q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_15009q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_15008q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_15007q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_15006q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_15005q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_15023q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_15004q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_15003q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_15002q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_15001q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_15000q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_14999q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_14998q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_14997q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_14996q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_14995q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_15022q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_14994q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_14993q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_15021q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_15020q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_15019q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_15018q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_15017q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_15016q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_15015q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_12_14925_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_15024q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_15014q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_15013q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_15012q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_15011q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_15010q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_15009q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_15008q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_15007q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_15006q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_15005q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_15023q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_15004q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_15003q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_15002q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_15001q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_15000q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_14999q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_14998q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_14997q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_14996q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_14995q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_15022q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_14994q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_14993q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_15021q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_15020q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_15019q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_15018q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_15017q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_15016q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_15015q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_18079q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_18064q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_18063q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_18025q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_18061q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_18060q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_18059q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_18068q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_18021q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_18057q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_18056q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_18055q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_18067q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_18017q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_18053q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_18052q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_18051q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_18066q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_18013q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_18049q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_18048q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_18047q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_18009q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_18045q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_18044q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_18043q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_18005q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_18041q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_18040q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_18039q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_18001q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_18037q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_18036q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_18035q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_18029q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_18065q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_18079q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12_13121q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_18064q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_10_13123q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_18063q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_11_13122q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_18025q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_4_13129q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_18061q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_5_13128q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_18060q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_6_13127q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_18059q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_7_13126q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_18068q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_13_13120q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_18021q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_0_13133q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_18057q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_1_13132q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_18056q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_2_13131q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_18055q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_3_13130q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_18067q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_14_13119q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_18017q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12_13137q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_18053q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_13_13136q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_18052q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_14_13135q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_18051q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_15_13134q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_18066q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_15_13118q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_18013q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_8_13141q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_18049q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_9_13140q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_18048q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_10_13139q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_18047q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_11_13138q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_18009q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_4_13145q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_18045q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_5_13144q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_18044q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_6_13143q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_18043q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_7_13142q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_18005q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_0_13149q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_18041q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_1_13148q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_18040q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_2_13147q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_18039q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_3_13146q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_18001q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_0_13153q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_18037q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_1_13152q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_18036q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_2_13151q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_18035q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_3_13150q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_18029q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_8_13125q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_18065q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_9_13124q;
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_14923q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_14913q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_14912q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_14911q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_14910q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_14909q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_14908q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_14907q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_14906q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_14905q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_14904q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_14922q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_14903q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_14902q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_14901q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_14900q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_14899q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_14898q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_14897q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_14896q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_14895q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_14894q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_14921q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_14893q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_14892q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_14920q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_14919q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_14918q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_14917q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_14916q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_14915q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_14914q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_11_14824_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_14923q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_14913q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_14912q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_14911q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_14910q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_14909q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_14908q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_14907q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_14906q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_14905q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_14904q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_14922q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_14903q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_14902q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_14901q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_14900q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_14899q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_14898q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_14897q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_14896q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_14895q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_14894q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_14921q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_14893q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_14892q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_14920q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_14919q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_14918q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_14917q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_14916q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_14915q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_14914q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_14822q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_14812q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_14811q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_14810q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_14809q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_14808q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_14807q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_14806q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_14805q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_14804q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_14803q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_14821q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_14802q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_14801q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_14800q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_14799q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_14798q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_14797q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_14796q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_14795q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_14794q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_14793q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_14820q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_14792q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_14791q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_14819q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_14818q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_14817q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_14816q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_14815q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_14814q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_14813q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_10_14723_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_14822q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_14812q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_14811q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_14810q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_14809q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_14808q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_14807q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_14806q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_14805q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_14804q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_14803q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_14821q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_14802q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_14801q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_14800q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_14799q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_14798q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_14797q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_14796q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_14795q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_14794q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_14793q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_14820q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_14792q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_14791q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_14819q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_14818q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_14817q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_14816q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_14815q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_14814q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_14813q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_14721q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_14711q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_14710q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_14709q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_14708q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_14707q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_14706q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_14705q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_14704q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_14703q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_14702q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_14720q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_14701q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_14700q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_14699q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_14698q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_14697q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_14696q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_14695q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_14694q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_14693q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_14692q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_14719q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_14691q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_14690q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_14718q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_14717q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_14716q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_14715q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_14714q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_14713q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_14712q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
			IF (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_triggers_nxt_9_14622_dataout = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_14721q <= slave_writedata(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_14711q <= slave_writedata(10);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_14710q <= slave_writedata(11);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_14709q <= slave_writedata(12);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_14708q <= slave_writedata(13);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_14707q <= slave_writedata(14);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_14706q <= slave_writedata(15);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_14705q <= slave_writedata(16);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_14704q <= slave_writedata(17);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_14703q <= slave_writedata(18);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_14702q <= slave_writedata(19);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_14720q <= slave_writedata(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_14701q <= slave_writedata(20);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_14700q <= slave_writedata(21);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_14699q <= slave_writedata(22);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_14698q <= slave_writedata(23);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_14697q <= slave_writedata(24);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_14696q <= slave_writedata(25);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_14695q <= slave_writedata(26);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_14694q <= slave_writedata(27);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_14693q <= slave_writedata(28);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_14692q <= slave_writedata(29);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_14719q <= slave_writedata(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_14691q <= slave_writedata(30);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_14690q <= slave_writedata(31);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_14718q <= slave_writedata(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_14717q <= slave_writedata(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_14716q <= slave_writedata(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_14715q <= slave_writedata(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_14714q <= slave_writedata(7);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_14713q <= slave_writedata(8);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_14712q <= slave_writedata(9);
			END IF;
		END IF;
	END PROCESS;
	PROCESS (clock, reset)
	BEGIN
		IF (reset = '1') THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_15546q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_18966q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_image_packet_18880q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_19039q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11782q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_11084q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_11281q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_11271q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_11270q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_11269q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_11268q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_11267q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_11266q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_11265q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_11264q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_11263q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_11262q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_11280q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_11261q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_11260q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_11259q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_11258q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_24_11257q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_25_11256q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_26_11255q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_27_11254q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_28_11253q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_29_11252q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_11279q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_30_11251q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_31_11250q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_11278q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_11277q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_11276q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_11275q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_11274q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_11273q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_11272q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_11073q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_11081q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_11083q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_11082q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_11109q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_11099q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_11098q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_11097q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_11096q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_11095q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_11094q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_11093q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_11092q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_11091q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_19_11090q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_11108q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_11107q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_11106q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_11105q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_11104q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_11103q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_11102q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_11101q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_11100q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_11282q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_8435q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_8434q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_8433q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_8432q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_8414q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_8385q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8369q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_8387q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_8394q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_8868q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8825q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_8462q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_7016q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_7023q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_7022q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_7021q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_7020q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_7019q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_7018q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_7009q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_6979q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_6978q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_6977q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_6976q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6973q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_6972q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_6971q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_6970q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_6969q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_6968q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_6967q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6966q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_6965q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_6964q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_6963q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_6962q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_6961q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_6960q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6780q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_6769q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_6768q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_6767q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_6766q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_6765q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_6764q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6862q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_6871q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_6870q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_6869q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_6868q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_6867q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_6866q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_13040q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_0_13116q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_1_13115q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_2_13114q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_10_13074q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_11_13073q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12_13072q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_13_13071q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_14_13070q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_15_13069q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_16_13068q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_17_13067q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_18_13066q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_19_13065q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_20_13064q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_21_13063q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_22_13062q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_23_13061q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_24_13060q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_25_13059q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_26_13058q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_27_13057q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_28_13056q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_29_13055q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_2_13082q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_30_13054q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_31_13053q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_3_13081q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_4_13080q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_5_13079q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_6_13078q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_7_13077q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_8_13076q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_9_13075q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_13154q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q <= '0';
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q <= '0';
		ELSIF (clock = '1' AND clock'event) THEN
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13540m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_15546q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_13535m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_18966q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_image_packet_18880q <= ((s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_sop_18882_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_image_packet_nxt_0_19148_dataout) OR wire_nO_w109w(0));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_reg_19039q <= dout_ready;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11782q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11646m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_11640m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_11084q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_11281q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_11245m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_11271q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_11235m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_11270q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_11234m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_11269q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_11233m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_11268q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_11232m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_11267q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_11231m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_11266q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_11230m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_11265q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_11229m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_11264q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_11228m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_11263q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_11227m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_11262q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_11226m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_11280q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_11244m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_11261q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_11225m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_11260q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_11224m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_11259q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_11223m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_11258q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_11222m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_24_11257q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_24_11221m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_25_11256q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_25_11220m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_26_11255q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_26_11219m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_27_11254q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_27_11218m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_28_11253q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_28_11217m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_29_11252q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_29_11216m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_11279q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_11243m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_30_11251q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_30_11215m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_31_11250q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_31_11214m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_11278q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_11242m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_11277q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_11241m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_11276q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_11240m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_11275q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_11239m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_11274q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_11238m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_11273q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_11237m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_11272q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_11236m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_11073q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_11246m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_11081q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_11083q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_11082q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_11109q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10944m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_11099q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10933m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_11098q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10932m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_11097q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10931m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_11096q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10930m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_11095q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10928m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_11094q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10927m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_11093q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10926m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_11092q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10925m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_11091q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10924m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_19_11090q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10923m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_11108q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10943m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_11107q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10941m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_11106q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10940m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_11105q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10939m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_11104q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10938m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_11103q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10937m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_11102q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10936m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_11101q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10935m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_11100q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10934m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_11282q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_11247m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_8435q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_8434q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_0_0_8434q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_8433q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_1_0_8433q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_8432q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_shift_register_2_0_8432q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_gray_data_0_8431q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_8414q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8369q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_8385q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_8435q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8369q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_8363m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_full_reg_8387q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_o(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_8394q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_o(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_8868q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8825q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8825q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_8819m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_8462q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8468m_dataout;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_7016q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_6976q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_6977q
 XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_6978q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_6979q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_7009q))))));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_7023q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_6976q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_6977q
 XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_6978q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_6979q)))));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_7022q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_6976q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_6977q
 XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_6978q))));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_7021q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_6976q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_6977q
)));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_7020q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q XOR (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_6976q));
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_7019q <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q XOR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_7018q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_0_7009q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6973q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_1_6979q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_6972q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_2_6978q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_6971q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_3_6977q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_6970q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_4_6976q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_6969q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_5_6975q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_6968q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_0_6_6974q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_6967q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_0_6973q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6966q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_1_6972q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_6965q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_2_6971q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_6964q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_3_6970q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_6963q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_4_6969q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_6962q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_5_6968q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_6961q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_1_6_6967q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_6960q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_0_6966q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_0_6939q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_1_6965q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_1_6937q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_2_6964q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_2_6936q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_3_6963q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_3_6935q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_4_6962q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_4_6934q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_5_6961q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_5_6933q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_shift_register_2_6_6960q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_gray_data_6_6932q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6780q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_7016q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_6769q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_7023q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_6768q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_7022q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_6767q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_7021q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_6766q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_7020q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_6765q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_7019q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_6764q <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_7018q;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6862q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(0);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_6871q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(1);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_6870q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(2);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_6869q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(3);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_6868q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(4);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_6867q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(5);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_6866q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o(6);
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_13040q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_0_13116q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_1_13115q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_2_13114q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_10_13074q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_11_13073q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12_13072q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_13_13071q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_14_13070q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_15_13069q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_16_13068q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_17_13067q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_18_13066q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_19_13065q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_20_13064q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_21_13063q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_22_13062q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_23_13061q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_24_13060q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_25_13059q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_26_13058q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_27_13057q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_28_13056q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_29_13055q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_2_13082q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_30_13054q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_31_13053q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_3_13081q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_4_13080q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_5_13079q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_6_13078q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_7_13077q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_8_13076q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_9_13075q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_13154q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_o;
				soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_o;
		END IF;
	END PROCESS;
	wire_nO_w_lg_w2738w2739w(0) <= wire_nO_w2738w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_1_13115q;
	wire_nO_w109w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_image_packet_18880q AND wire_w108w(0);
	wire_nO_w2749w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_2_13114q AND wire_nO_w2743w(0);
	wire_nO_w2918w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q;
	wire_nO_w2915w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q;
	wire_nO_w4438w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_rdcounter_prev_0_8385q;
	wire_nO_w5254w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_0_6780q;
	wire_nO_w5256w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_1_6769q;
	wire_nO_w5258w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_2_6768q;
	wire_nO_w5260w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_3_6767q;
	wire_nO_w5262w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_4_6766q;
	wire_nO_w5264w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_5_6765q;
	wire_nO_w5266w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_clock_crossed_wrcounter_prev_6_6764q;
	wire_nO_w304w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q;
	wire_nO_w2740w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_0_13116q;
	wire_nO_w2743w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_1_13115q;
	wire_nO_w2738w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_2_13114q;
	wire_nO_w2736w(0) <= NOT soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q;
	wire_nO_w_lg_w_lg_w2134w2208w2209w(0) <= wire_nO_w_lg_w2134w2208w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q;
	wire_nO_w_lg_w_lg_w2134w2135w2222w(0) <= wire_nO_w_lg_w2134w2135w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q;
	wire_nO_w_lg_w_lg_w2134w2135w2136w(0) <= wire_nO_w_lg_w2134w2135w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q;
	wire_nO_w_lg_w_lg_w2193w2194w2195w(0) <= wire_nO_w_lg_w2193w2194w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q;
	wire_nO_w_lg_w_lg_w2177w2178w2179w(0) <= wire_nO_w_lg_w2177w2178w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q;
	wire_nO_w_lg_w_lg_w2277w2278w2279w(0) <= wire_nO_w_lg_w2277w2278w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q;
	wire_nO_w_lg_w2254w2255w(0) <= wire_nO_w2254w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q;
	wire_nO_w_lg_w2134w2208w(0) <= wire_nO_w2134w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q;
	wire_nO_w_lg_w2134w2135w(0) <= wire_nO_w2134w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q;
	wire_nO_w_lg_w2193w2194w(0) <= wire_nO_w2193w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q;
	wire_nO_w_lg_w2193w2268w(0) <= wire_nO_w2193w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q;
	wire_nO_w_lg_w2264w2265w(0) <= wire_nO_w2264w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q;
	wire_nO_w_lg_w2177w2178w(0) <= wire_nO_w2177w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q;
	wire_nO_w_lg_w2277w2278w(0) <= wire_nO_w2277w(0) OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q;
	wire_nO_w2960w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q;
	wire_nO_w2254w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q;
	wire_nO_w2134w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q;
	wire_nO_w2193w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q;
	wire_nO_w2696w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q;
	wire_nO_w2264w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q;
	wire_nO_w2177w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q;
	wire_nO_w2715w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q;
	wire_nO_w2277w(0) <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13577m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13578m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13579m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13580m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13581m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13582m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13583m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13584m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13585m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13586m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13587m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13588m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_av_readdata_13589m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_o AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor0_13576_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13540m_dataout <= slave_writedata(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_always32_13539_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_13534m_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_13040q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_15546q) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_13679q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_13535m_dataout <= ((NOT slave_writedata(1)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_15546q) WHEN (slave_write AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_clear_interrupts_17310_dataout) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_13534m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18896m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_31_18565m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_31_19003q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18897m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_30_18566m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_30_19004q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18898m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_29_18567m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_29_19005q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18899m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_28_18568m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_28_19006q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18900m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_27_18569m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_27_19007q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18901m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_26_18570m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_26_19008q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18902m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_25_18571m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_25_19009q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18903m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_24_18572m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_24_19010q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18904m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_23_18573m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_23_19011q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18905m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_22_18574m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_22_19012q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18906m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_21_18575m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_21_19013q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18907m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_20_18576m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_20_19014q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18908m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_19_18577m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_19_19015q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18909m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_18_18578m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18_19016q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18910m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_17_18579m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_17_19017q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18911m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_16_18580m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_16_19018q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18912m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_15_18581m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_15_19019q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18913m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_14_18582m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_14_19020q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18914m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_13_18583m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_13_19021q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18915m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_12_18584m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_12_19022q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18916m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_11_18585m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_11_19023q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18917m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_10_18586m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_10_19024q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18918m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_9_18587m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_9_19025q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18919m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_8_18588m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_8_19026q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18920m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_7_18589m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_7_19027q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18921m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_6_18590m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_6_19028q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18922m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_5_18591m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_5_19029q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18923m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_4_18592m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_4_19030q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18924m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_3_18593m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_3_19031q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18925m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_2_18594m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_2_19032q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18926m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_1_18595m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_1_19033q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_18927m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_0_18596m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_data_0_19034q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_18929m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_eop_18598m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_eop_19036q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_18928m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_sop_18597m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_dout_sop_19035q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_reg_18966q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_synced_int_nxt_18892_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_valid_reg_18895m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_18564m_dataout AND wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_enable_synced_18893m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11643m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11782q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_11079q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11646m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_always32_11645_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_enable_11643m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_11639m_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_11084q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_enables_0_11783q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_11640m_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q AND wire_nO_w2736w(0)) WHEN ((wire_nO_w_lg_w2738w2739w(0) AND wire_nO_w2740w(0)) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_write_13052q) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_11639m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_10863m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10871_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_10876m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10875_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10760m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_31_11885q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_11110q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10761m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_30_11886q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_11111q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10762m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_29_11887q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_11112q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10763m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_28_11888q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_11113q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10764m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_27_11889q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_11114q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10765m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_26_11890q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_11115q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10766m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_25_11891q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_11116q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10767m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_24_11892q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_11117q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10768m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_23_11893q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_11118q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10769m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_22_11894q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_11119q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10770m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_21_11895q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_11120q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10771m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_20_11896q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_11121q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10772m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_19_11897q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_11122q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10773m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_18_11898q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_11123q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10774m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_17_11899q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_11124q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10775m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_16_11900q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_11125q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10776m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_15_11901q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_11126q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10777m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_14_11902q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_11127q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10778m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_13_11903q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_11128q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10779m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_12_11904q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_11129q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10780m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_11_11905q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_11130q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10781m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_10_11906q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_11131q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10782m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_9_11907q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_11132q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10783m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_8_11908q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_11133q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10784m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_7_11909q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_11134q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10785m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_6_11910q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_11135q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10786m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_5_11911q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_11136q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10787m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_4_11912q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_11137q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10788m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_3_11913q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_11138q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10789m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_2_11914q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_11139q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10790m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_1_11915q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_11140q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10791m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_0_0_11916q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_11141q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10953m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10760m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_31_11110q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10954m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10761m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_30_11111q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10955m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10762m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_29_11112q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10956m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10763m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_28_11113q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10957m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10764m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_27_11114q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10958m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10765m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_26_11115q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10959m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10766m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_25_11116q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10960m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10767m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_24_11117q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10961m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10768m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_23_11118q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10962m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10769m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_22_11119q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10964m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10770m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_21_11120q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10965m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10771m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_20_11121q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10966m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10772m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_19_11122q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10967m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10773m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_18_11123q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10968m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10774m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_17_11124q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10969m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10775m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_16_11125q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10970m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10776m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_15_11126q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10971m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10777m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_14_11127q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10972m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10778m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_13_11128q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10973m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10779m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_12_11129q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10974m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10780m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_11_11130q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10975m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10781m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10_11131q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10977m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10782m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_9_11132q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10978m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10783m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_8_11133q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10979m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10784m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_7_11134q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10980m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10785m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_6_11135q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10981m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10786m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_5_11136q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10982m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10787m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_4_11137q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10983m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10788m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_3_11138q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10984m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10789m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_2_11139q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10985m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10790m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_1_11140q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10986m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_10791m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_addr_0_11141q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10792m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_17_12204q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_11142q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10793m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_16_12205q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_11143q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10794m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_15_12206q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_11144q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10795m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_14_12207q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_11145q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10796m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_13_12208q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_11146q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10797m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_12_12209q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_11147q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10798m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_11_12210q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_11148q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10799m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_10_12211q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_11149q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10800m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_9_12212q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_11150q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10801m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_8_12213q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_11151q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10802m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_7_12214q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_11152q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10803m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_6_12215q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_11153q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10804m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_5_12216q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_11154q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10805m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_4_12217q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_11155q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10806m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_3_12218q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_11156q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10807m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_2_12219q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_11157q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10808m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_1_12220q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_11158q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10809m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_3_0_12221q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_11159q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10987m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10792m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_11142q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10988m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10793m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_11143q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10990m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10794m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_11144q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10991m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10795m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_11145q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10992m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10796m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_11146q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10993m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10797m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_11147q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10994m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10798m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_11148q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10995m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10799m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_11149q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10996m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10800m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_11150q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10997m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10801m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_11151q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10998m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10802m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_11152q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10999m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10803m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_11153q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11000m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10804m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_11154q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11001m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10805m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_11155q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11003m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10806m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_11156q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11004m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10807m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_11157q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11005m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10808m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_11158q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11006m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10809m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_11159q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_10919m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_11084q OR wire_w2827w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_11245m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_11248q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_0_11281q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_11235m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_11201q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_10_11271q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_11234m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_11200q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_11_11270q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_11233m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_11199q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_12_11269q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_11232m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_11198q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_13_11268q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_11231m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_11197q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_14_11267q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_11230m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_11196q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_15_11266q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_11229m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_11195q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_16_11265q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_11228m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_11194q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_17_11264q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_11227m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_11193q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_18_11263q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_11226m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_11192q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_19_11262q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_11244m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_11210q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_1_11280q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_11225m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_11191q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_20_11261q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_11224m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_11190q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_21_11260q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_11223m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_11189q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_22_11259q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_11222m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_11188q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_23_11258q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_24_11221m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_24_11187q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_24_11257q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_25_11220m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_25_11186q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_25_11256q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_26_11219m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_26_11185q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_26_11255q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_27_11218m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_27_11184q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_27_11254q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_28_11217m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_28_11183q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_28_11253q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_29_11216m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_29_11182q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_29_11252q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_11243m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_11209q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_2_11279q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_30_11215m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_30_11181q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_30_11251q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_31_11214m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_31_11180q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_31_11250q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_11242m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_11208q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_3_11278q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_11241m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_11207q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_4_11277q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_11240m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_11206q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_5_11276q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_11239m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_11205q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_6_11275q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_11238m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_11204q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_7_11274q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_11237m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_11203q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_8_11273q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_11236m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_11202q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_d1_9_11272q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_10755m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q AND NOT((wire_w2827w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_10915m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10914_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_11246m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_11083q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_d1_11073q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_11246m_w_lg_dataout240w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_11246m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_18563_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_10864m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_11081q AND NOT(wire_w2827w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_10870m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_input_valid_shift_reg_0_11087q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_11081q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10810m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_19_12100q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_19_11160q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10811m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_18_12101q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_11161q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10812m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_17_12102q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_11162q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10813m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_16_12103q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_11163q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10814m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_15_12104q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_11164q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10815m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_14_12105q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_11165q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10816m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_13_12106q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_11166q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10817m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_12_12107q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_11167q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10818m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_11_12108q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_11168q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10819m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_10_12109q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_11169q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10820m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_9_12110q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_11170q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10821m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_8_12111q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_11171q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10822m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_7_12112q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_11172q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10823m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_6_12113q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_11173q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10824m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_5_12114q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_11174q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10825m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_4_12115q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_11175q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10826m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_3_12116q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_11176q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10827m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_2_12117q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_11177q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10828m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_1_12118q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_11178q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10829m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_2_0_12119q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_11179q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11007m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10810m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_19_11160q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11008m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10811m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_11161q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11009m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10812m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_11162q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11010m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10813m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_11163q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11011m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10814m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_11164q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11012m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10815m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_11165q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11013m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10816m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_11166q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11014m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10817m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_11167q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11016m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10818m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_11168q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11017m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10819m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_11169q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11018m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10820m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_11170q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11019m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10821m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_11171q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11020m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10822m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_11172q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11021m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10823m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_11173q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11022m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10824m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_11174q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11023m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10825m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_11175q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11024m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10826m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_11176q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11025m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10827m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_11177q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11026m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10828m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_11178q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11027m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10829m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_11179q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10831m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_31_11180q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10832m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_30_11181q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10833m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_29_11182q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10834m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_28_11183q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10835m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_27_11184q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10836m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_26_11185q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10837m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_25_11186q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10838m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_24_11187q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10839m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_11188q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10840m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_11189q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10841m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_11190q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10842m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_11191q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10843m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_11192q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10844m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_11193q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10845m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_11194q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10846m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_11195q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10847m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_11196q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10848m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_11197q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10849m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_11198q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10850m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_11199q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10851m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_11200q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10852m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_11201q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10853m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_11202q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10854m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_11203q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10855m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_11204q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10856m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_11205q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10857m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_11206q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10858m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_11207q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10859m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_3_12014q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_11208q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10860m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_2_12015q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_11209q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10861m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_1_12016q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_11210q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10862m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_internal_registers_1_0_12017q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_11248q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10880m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_31_10508q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_31_11180q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10881m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_30_10509q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_30_11181q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10882m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_29_10510q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_29_11182q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10883m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_28_10511q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_28_11183q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10884m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_27_10512q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_27_11184q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10885m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_26_10513q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_26_11185q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10886m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_25_10514q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_25_11186q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10887m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_24_10515q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_24_11187q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10888m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_10516q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_11188q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10889m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_10517q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_11189q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10890m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_10518q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_11190q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10891m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_10519q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_11191q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10892m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_10520q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_11192q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10893m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_10521q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_11193q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10894m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_10522q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_11194q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10895m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_10523q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_11195q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10896m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_10524q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_11196q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10897m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_10525q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_11197q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10898m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_10526q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_11198q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10899m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_10527q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_11199q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10900m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_10528q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_11200q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10901m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_10529q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_11201q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10902m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_10530q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_11202q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10903m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_10531q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_11203q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10904m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_10532q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_11204q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10905m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_10533q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_11205q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10906m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_10534q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_11206q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10907m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_10535q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_11207q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10908m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_10536q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_11208q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10909m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_10537q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_11209q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10910m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_10538q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_11210q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10911m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_10539q WHEN wire_w2827w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_11248q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_10757m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_11083q AND NOT((wire_w2827w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_11083q));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_10920m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_11083q AND NOT(wire_w2827w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_10865m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_11082q AND NOT(wire_w2827w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_10877m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10875_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_10879m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_10877m_dataout AND NOT((wire_w2827w(0) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_0_11600_dataout));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10726m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(19) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_19_11090q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10727m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(18) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_11091q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10728m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(17) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_11092q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10729m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(16) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_11093q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10730m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(15) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_11094q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10731m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(14) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_11095q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10732m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(13) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_11096q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10733m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(12) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_11097q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10734m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(11) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_11098q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10735m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(10) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_11099q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10736m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(9) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_11100q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10737m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(8) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_11101q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10738m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(7) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_11102q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10739m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(6) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_11103q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10740m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(5) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_11104q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10741m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(4) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_11105q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10742m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(3) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_11106q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10743m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_11107q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10744m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_11108q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10745m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10724_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_11109q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10923m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10726m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10924m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10727m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10925m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10728m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10926m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10729m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10927m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10730m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10928m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10731m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10930m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10732m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10931m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10733m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10932m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10734m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10933m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10735m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10934m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10736m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10935m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10737m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10936m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10738m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10937m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10739m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10938m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10740m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10939m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10741m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10940m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10742m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10941m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10743m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10943m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10744m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10944m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10745m_dataout AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_11247m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_11082q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_valid_out_11213_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_d1_11282q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10866m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q AND NOT(wire_w2827w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10867m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q AND NOT(wire_w2827w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10868m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q OR wire_w2827w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10869m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q AND NOT(wire_w2827w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10921m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q OR wire_w2827w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10922m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q AND NOT(wire_w2827w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_0_5564m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_0_5439q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_0_5491q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_5554m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_10_5429q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_10_5481q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_5553m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_11_5428q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_11_5480q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_5552m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_12_5427q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_12_5479q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_5551m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_13_5426q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_13_5478q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_5550m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_14_5425q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_14_5477q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_5549m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_15_5424q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_15_5476q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_5548m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_16_5423q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_16_5475q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_5547m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_17_5422q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_17_5474q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_5546m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_18_5421q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_18_5473q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_5545m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_19_5420q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_19_5472q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_1_5563m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_1_5438q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_1_5490q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_5544m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_20_5419q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_20_5471q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_5543m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_21_5418q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_21_5470q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_5542m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_22_5417q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_22_5469q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_5541m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_23_5416q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_23_5468q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_5540m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_24_5415q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_24_5467q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_5539m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_25_5414q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_25_5466q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_5538m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_26_5413q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_26_5465q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_5537m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_27_5412q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_27_5464q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_5536m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_28_5411q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_28_5463q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_5535m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_29_5410q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_29_5462q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_5562m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_2_5437q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_2_5489q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_5534m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_30_5409q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_30_5461q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_5533m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_31_5408q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_31_5460q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_5561m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_3_5436q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_3_5488q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_5560m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_4_5435q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_4_5487q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_5559m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_5_5434q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_5_5486q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_5558m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_6_5433q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_6_5485q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_5557m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_7_5432q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_7_5484q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_5556m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_8_5431q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_8_5483q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_5555m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_addr_9_5430q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_addr_9_5482q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_0_5531m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_5582m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_10_5521m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_5572m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_11_5520m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_5571m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_12_5519m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_5570m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_13_5518m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_5569m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_14_5517m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_5568m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_15_5516m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_5567m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_16_5515m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_5566m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_17_5514m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_5565m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_1_5530m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_5581m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_2_5529m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_5580m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_3_5528m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_5579m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_4_5527m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_5578m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_5_5526m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_5577m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_w_lg_dataout3546w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_6_5525m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_5576m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_7_5524m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_5575m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_8_5523m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_5574m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_9_5522m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_5573m_dataout AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_dont_split_burst_5646_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_8390m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8396q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_8381m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_5108_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_8394q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_8360m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_8366q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_8363m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_5108_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8369q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9662m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_9652_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9663m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_9652_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9664m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_o(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_9645_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9662m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9665m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_write_fullness_signals_9645_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_9663m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8888m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_9409q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_50_9460q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8889m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_9410q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_49_9461q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8890m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_9411q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_48_9462q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8891m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_9412q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_47_9463q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8892m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_9413q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_46_9464q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8893m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_9414q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_45_9465q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8894m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_9415q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_44_9466q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8895m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_9416q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_43_9467q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8896m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_9417q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_42_9468q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8897m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_9418q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_41_9469q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8898m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_9419q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_40_9470q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8899m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_9420q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_39_9471q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8900m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_9421q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_38_9472q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8901m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_9422q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_37_9473q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8902m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_9423q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_36_9474q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8903m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_9424q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_35_9475q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8904m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_9425q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_34_9476q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8905m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_9426q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_33_9477q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8906m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_9427q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_32_9478q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8907m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_9428q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_31_9479q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8908m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_9429q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_30_9480q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8909m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_9430q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_29_9481q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8910m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_9431q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_28_9482q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8911m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_9432q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_27_9483q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8912m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_9433q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_26_9484q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8913m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_9434q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_25_9485q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8914m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_9435q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_24_9486q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8915m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_9436q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_23_9487q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8916m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_9437q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_22_9488q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8917m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_9438q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_21_9489q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8918m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_9439q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_20_9490q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8919m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_9440q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_19_9491q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8920m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_9441q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_18_9492q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8921m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_9442q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_17_9493q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8922m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_9443q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_16_9494q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8923m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_9444q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_15_9495q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8924m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_9445q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_14_9496q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8925m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_9446q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_13_9497q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8926m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_9447q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_12_9498q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8927m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_9448q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_11_9499q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8928m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_9449q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_10_9500q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8929m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_9450q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_9_9501q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8930m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_9451q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_8_9502q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8931m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_9452q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_7_9503q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8932m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_9453q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_6_9504q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8933m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_9454q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_5_9505q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8934m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_9455q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_4_9506q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8935m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_9456q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_3_9507q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8936m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_9457q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_2_9508q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8937m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_9458q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_1_9509q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8938m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_9459q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_0_0_9096q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8939m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(50) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8888m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8940m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(49) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8889m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8941m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(48) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8890m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8942m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(47) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8891m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8943m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(46) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8892m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8944m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(45) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8893m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8945m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(44) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8894m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8946m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(43) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8895m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8947m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(42) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8896m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8948m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(41) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8897m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8949m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(40) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8898m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8950m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(39) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8899m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8951m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(38) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8900m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8952m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(37) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8901m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8953m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(36) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8902m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8954m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(35) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8903m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8955m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(34) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8904m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8956m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(33) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8905m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8957m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(32) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8906m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8958m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(31) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8907m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8959m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(30) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8908m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8960m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(29) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8909m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8961m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(28) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8910m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8962m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(27) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8911m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8963m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(26) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8912m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8964m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(25) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8913m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8965m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(24) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8914m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8966m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(23) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8915m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8967m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(22) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8916m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8968m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(21) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8917m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8969m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(20) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8918m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8970m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(19) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8919m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8971m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(18) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8920m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8972m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(17) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8921m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8973m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(16) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8922m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8974m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(15) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8923m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8975m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(14) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8924m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8976m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(13) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8925m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8977m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(12) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8926m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8978m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(11) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8927m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8979m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(10) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8928m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8980m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(9) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8929m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8981m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(8) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8930m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8982m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(7) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8931m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8983m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(6) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8932m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8984m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(5) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8933m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8985m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(4) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8934m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8986m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(3) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8935m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8987m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8936m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8988m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8937m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8989m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8887_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8938m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8994m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_9358q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_50_9409q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8995m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_9359q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_49_9410q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8996m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_9360q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_48_9411q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8997m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_9361q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_47_9412q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8998m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_9362q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_46_9413q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8999m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_9363q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_45_9414q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9000m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_9364q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_44_9415q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9001m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_9365q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_43_9416q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9002m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_9366q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_42_9417q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9003m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_9367q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_41_9418q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9004m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_9368q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_40_9419q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9005m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_9369q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_39_9420q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9006m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_9370q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_38_9421q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9007m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_9371q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_37_9422q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9008m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_9372q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_36_9423q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9009m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_9373q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_35_9424q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9010m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_9374q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_34_9425q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9011m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_9375q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_33_9426q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9012m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_9376q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_32_9427q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9013m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_9377q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_31_9428q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9014m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_9378q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_30_9429q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9015m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_9379q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_29_9430q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9016m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_9380q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_28_9431q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9017m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_9381q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_27_9432q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9018m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_9382q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_26_9433q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9019m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_9383q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_25_9434q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9020m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_9384q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_24_9435q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9021m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_9385q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_23_9436q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9022m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_9386q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_22_9437q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9023m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_9387q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_21_9438q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9024m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_9388q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_20_9439q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9025m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_9389q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_19_9440q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9026m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_9390q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_18_9441q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9027m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_9391q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_17_9442q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9028m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_9392q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_16_9443q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9029m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_9393q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_15_9444q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9030m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_9394q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_14_9445q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9031m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_9395q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_13_9446q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9032m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_9396q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_12_9447q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9033m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_9397q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_11_9448q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9034m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_9398q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_10_9449q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9035m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_9399q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_9_9450q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9036m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_9400q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_8_9451q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9037m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_9401q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_7_9452q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9038m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_9402q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_6_9453q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9039m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_9403q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_5_9454q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9040m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_9404q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_4_9455q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9041m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_9405q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_3_9456q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9042m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_9406q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_2_9457q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9043m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_9407q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_1_9458q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9044m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_9408q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_1_0_9459q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9045m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(50) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8994m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9046m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(49) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8995m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9047m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(48) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8996m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9048m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(47) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8997m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9049m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(46) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8998m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9050m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(45) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_8999m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9051m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(44) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9000m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9052m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(43) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9001m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9053m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(42) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9002m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9054m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(41) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9003m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9055m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(40) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9004m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9056m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(39) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9005m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9057m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(38) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9006m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9058m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(37) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9007m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9059m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(36) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9008m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9060m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(35) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9009m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9061m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(34) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9010m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9062m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(33) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9011m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9063m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(32) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9012m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9064m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(31) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9013m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9065m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(30) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9014m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9066m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(29) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9015m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9067m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(28) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9016m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9068m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(27) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9017m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9069m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(26) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9018m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9070m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(25) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9019m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9071m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(24) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9020m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9072m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(23) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9021m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9073m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(22) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9022m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9074m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(21) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9023m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9075m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(20) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9024m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9076m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(19) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9025m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9077m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(18) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9026m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9078m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(17) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9027m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9079m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(16) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9028m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9080m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(15) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9029m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9081m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(14) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9030m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9082m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(13) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9031m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9083m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(12) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9032m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9084m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(11) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9033m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9085m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(10) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9034m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9086m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(9) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9035m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9087m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(8) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9036m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9088m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(7) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9037m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9089m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(6) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9038m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9090m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(5) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9039m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9091m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(4) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9040m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9092m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(3) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9041m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9093m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9042m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9094m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9043m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9095m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_8993_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9044m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9104m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_50_9358q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9105m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_49_9359q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9106m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_48_9360q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9107m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_47_9361q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9108m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_46_9362q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9109m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_45_9363q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9110m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_44_9364q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9111m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_43_9365q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9112m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_42_9366q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9113m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_41_9367q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9114m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_40_9368q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9115m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_39_9369q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9116m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_38_9370q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9117m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_37_9371q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9118m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_36_9372q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9119m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_35_9373q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9120m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_34_9374q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9121m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_33_9375q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9122m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_32_9376q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9123m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_31_9377q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9124m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_30_9378q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9125m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_29_9379q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9126m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_28_9380q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9127m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_27_9381q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9128m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_26_9382q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9129m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_25_9383q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9130m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_24_9384q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9131m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_23_9385q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9132m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_22_9386q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9133m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_21_9387q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9134m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_20_9388q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9135m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_19_9389q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9136m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_18_9390q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9137m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_17_9391q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9138m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_16_9392q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9139m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_15_9393q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9140m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_14_9394q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9141m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_13_9395q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9142m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_12_9396q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9143m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_11_9397q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9144m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_10_9398q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9145m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_9_9399q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9146m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_8_9400q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9147m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_7_9401q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9148m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_6_9402q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9149m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_5_9403q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9150m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_4_9404q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9151m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_3_9405q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9152m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_2_9406q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9153m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_1_9407q AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9154m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_2_0_9408q OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_rdreq_5513_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9155m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(50) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9104m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9156m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(49) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9105m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9157m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(48) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9106m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9158m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(47) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9107m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9159m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(46) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9108m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9160m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(45) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9109m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9161m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(44) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9110m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9162m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(43) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9111m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9163m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(42) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9112m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9164m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(41) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9113m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9165m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(40) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9114m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9166m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(39) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9115m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9167m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(38) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9116m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9168m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(37) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9117m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9169m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(36) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9118m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9170m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(35) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9119m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9171m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(34) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9120m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9172m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(33) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9121m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9173m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(32) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9122m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9174m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(31) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9123m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9175m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(30) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9124m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9176m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(29) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9125m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9177m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(28) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9126m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9178m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(27) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9127m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9179m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(26) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9128m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9180m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(25) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9129m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9181m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(24) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9130m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9182m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(23) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9131m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9183m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(22) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9132m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9184m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(21) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9133m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9185m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(20) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9134m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9186m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(19) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9135m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9187m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(18) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9136m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9188m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(17) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9137m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9189m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(16) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9138m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9190m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(15) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9139m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9191m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(14) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9140m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9192m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(13) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9141m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9193m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(12) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9142m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9194m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(11) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9143m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9195m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(10) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9144m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9196m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(9) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9145m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9197m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(8) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9146m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9198m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(7) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9147m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9199m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(6) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9148m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9200m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(5) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9149m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9201m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(4) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9150m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9202m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(3) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9151m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9203m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9152m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9204m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9153m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9205m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22238_q_b(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_process_0_9103_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_shift_register_9154m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_8846m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_8243_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8852q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_8819m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_5108_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8825q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_8465m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_ram_fifo_rdreq_8243_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_8471q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_8468m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_wrreq_5108_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_8462q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8231m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_o(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_8228_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_8238q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8232m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_8228_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_8221q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8233m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_8225_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8231m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8234m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_update_data_in_transit_8225_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_data_in_transit_8232m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6842m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o(7) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_6866q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6843m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o(6) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_6867q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6844m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o(5) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_6868q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6845m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o(4) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_6869q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6846m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o(3) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_6870q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6847m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_6871q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6848m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_update_read_emptiness_signals_6840_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6862q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6805m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o(6) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_6834q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6806m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o(5) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_6835q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6807m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o(4) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_6836q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6808m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o(3) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_6837q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6809m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o(2) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_6838q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6810m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o(1) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_6839q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6811m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o(0) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6853q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6700m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o(6) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_6720q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6701m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o(5) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_6721q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6702m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o(4) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_6722q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6703m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o(3) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_6723q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6704m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_6724q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6705m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_6725q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdcounter_6706m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6742q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6727m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o(6) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_6749q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6728m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o(5) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_6750q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6729m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o(4) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_6751q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6730m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o(3) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_6752q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6731m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o(2) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_6753q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6732m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o(1) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_6754q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrcounter_6733m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o(0) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6757q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7131m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_o(5) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_7148q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7132m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_o(4) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_7149q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7133m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_o(3) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_7150q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7134m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_o(2) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_7151q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7135m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_o(1) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_7152q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_7136m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_o(0) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_need_input_9743_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_7167q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7154m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_o(5) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_7173q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7155m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_o(4) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_7174q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7156m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_o(3) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_7175q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7157m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_o(2) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_7176q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7158m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_o(1) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_7177q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_7159m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_o(0) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_7128q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_0_5709m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_0_5736q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_0_5397q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_10_5699m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_10_5354q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_10_5387q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_11_5698m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_11_5353q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_11_5386q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_12_5697m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_12_5352q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_12_5385q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_13_5696m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_13_5351q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_13_5384q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_14_5695m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_14_5350q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_14_5383q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_15_5694m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_15_5349q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_15_5382q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_16_5693m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_16_5348q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_16_5381q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_17_5692m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_17_5347q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_17_5380q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_18_5691m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_18_5346q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_18_5379q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_19_5690m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_19_5345q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_19_5378q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_1_5708m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_1_5363q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_1_5396q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_20_5689m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_20_5344q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_20_5377q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_21_5688m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_21_5343q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_21_5376q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_22_5687m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_22_5342q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_22_5375q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_23_5686m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_23_5341q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_23_5374q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_24_5685m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_24_5340q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_24_5373q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_25_5684m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_25_5339q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_25_5372q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_26_5683m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_26_5338q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_26_5371q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_27_5682m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_27_5337q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_27_5370q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_28_5681m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_28_5336q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_28_5369q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_29_5680m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_29_5335q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_29_5368q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_2_5707m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_2_5362q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_2_5395q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_30_5679m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_30_5334q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_30_5367q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_31_5678m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_31_5333q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_31_5366q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_3_5706m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_3_5361q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_3_5394q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_4_5705m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_4_5360q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_4_5393q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_5_5704m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_5_5359q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_5_5392q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_6_5703m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_6_5358q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_6_5391q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_7_5702m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_7_5357q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_7_5390q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_8_5701m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_8_5356q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_8_5389q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_next_9_5700m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_address_int_9_5355q WHEN wire_niii_w4048w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_addr_9_5388q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_0_5721m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_5332q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5674m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_1_5720m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_5331q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5673m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_2_5719m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_5330q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5672m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_3_5718m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_5329q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5671m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_4_5717m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_5328q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5670m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5648m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_5398q AND NOT(wire_niii_w4018w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5651m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_5_5398q AND NOT(wire_niii_w4018w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5652m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_4_5399q AND NOT(wire_niii_w4018w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5653m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_3_5400q AND NOT(wire_niii_w4018w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5654m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_2_5401q AND NOT(wire_niii_w4018w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5655m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_1_5402q AND NOT(wire_niii_w4018w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5656m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_len_be_0_5403q OR wire_niii_w4018w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5657m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5651m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_5327q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5658m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5652m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_4_5328q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5659m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5653m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_3_5329q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5660m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5654m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_2_5330q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5661m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5655m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_1_5331q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5662m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5656m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_0_5332q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5669m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5648m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5657m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5670m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5652m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5658m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5671m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5653m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5659m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5672m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5654m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5660m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5673m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5655m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5661m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5674m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5656m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5662m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5_5716m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_5_5327q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5669m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_5582m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_0_5457q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_0_5509q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_5572m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_10_5447q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_10_5499q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_5571m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_11_5446q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_11_5498q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_5570m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_12_5445q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_12_5497q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_5569m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_13_5444q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_13_5496q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_5568m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_14_5443q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_14_5495q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_5567m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_15_5442q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_15_5494q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_5566m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_16_5441q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_16_5493q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_5565m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_17_5440q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_17_5492q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_5581m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_1_5456q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_1_5508q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_5580m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_2_5455q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_2_5507q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_5579m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_3_5454q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_3_5506q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_5578m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_4_5453q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_4_5505q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_5577m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_5_5452q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_5_5504q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_5576m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_6_5451q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_6_5503q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_5575m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_7_5450q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_7_5502q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_5574m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_8_5449q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_8_5501q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_5573m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_len_be_9_5448q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_len_be_9_5500q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5073m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o(6) WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o(6);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5074m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o(5) WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o(5);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5075m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o(4) WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o(4);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5076m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o(3) WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o(3);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5077m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o(2) WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o(2);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5078m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o(1) WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o(1);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5079m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o(0) WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5080m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5073m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_5062m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5081m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5074m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_5063m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5082m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5075m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_5064m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5083m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5076m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_5065m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5084m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5077m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_5066m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5085m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5078m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_5067m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5086m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5079m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_update_outstanding_reads_5070_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_5068m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_5068m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o(1) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_5319q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_5067m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o(2) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_5092q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_5066m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o(3) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_5091q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_5065m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o(4) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_5090q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_5064m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o(5) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_5089q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_5063m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o(6) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_5088q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_5062m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o(7) WHEN master_readdatavalid = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_5087q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_0_5623m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_0_5564m_dataout AND wire_w3734w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_10_5613m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_5554m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(6);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_11_5612m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_5553m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(7);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_12_5611m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_5552m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(8);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_13_5610m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_5551m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(9);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_14_5609m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_5550m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(10);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_15_5608m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_5549m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(11);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_16_5607m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_5548m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(12);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_17_5606m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_5547m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(13);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_18_5605m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_5546m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(14);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_19_5604m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_5545m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(15);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_1_5622m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_1_5563m_dataout AND wire_w3734w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_20_5603m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_5544m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(16);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_21_5602m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_5543m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(17);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_22_5601m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_5542m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(18);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_23_5600m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_5541m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(19);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_24_5599m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_5540m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(20);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_25_5598m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_5539m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(21);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_26_5597m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_5538m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(22);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_27_5596m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_5537m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(23);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_28_5595m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_5536m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(24);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_29_5594m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_5535m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(25);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_2_5621m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_2_5562m_dataout AND wire_w3734w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_30_5593m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_5534m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(26);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_31_5592m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_5533m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(27);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_3_5620m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_3_5561m_dataout AND wire_w3734w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_4_5619m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_5560m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_5_5618m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_5559m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(1);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_6_5617m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_5558m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(2);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_7_5616m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_5557m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(3);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_8_5615m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_5556m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(4);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_addr_9_5614m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_5555m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o(5);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_0_5641m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_5582m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(1);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_10_5631m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_5572m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(11);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_11_5630m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_5571m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(12);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_12_5629m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_5570m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(13);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_13_5628m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_5569m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(14);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_14_5627m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_5568m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(15);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_15_5626m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_5567m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(16);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_16_5625m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_5566m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(17);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_17_5624m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_5565m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(18);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_1_5640m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_5581m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(2);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_2_5639m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_5580m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(3);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_3_5638m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_5579m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(4);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_4_5637m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_5578m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(5);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_5_5636m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_5577m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(6);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_6_5635m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_5576m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(7);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_7_5634m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_5575m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(8);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_8_5633m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_5574m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(9);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_len_be_9_5632m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_5573m_dataout WHEN wire_w3734w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o(10);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_0_5459q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_cmd_fifo_q_reg_mode_0_5511q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_w_lg_dataout3623w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_0_5584m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_mode_1_5458q AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_w_lg_dataout3546w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_6407m_dataout <= ((wire_w3734w(0) OR wire_w4049w(0)) AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_have_active_cmd_next_5643_dataout) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline2_overflow_en_5119_dataout = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_valid_5407q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_5675m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_5677m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_read_next_5675m_dataout AND NOT(wire_niii_w4048w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_trying_to_write_next_5676m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q AND NOT(wire_niii_w4048w(0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5121m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_o(6) WHEN wire_w3727w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_5320q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5122m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_o(5) WHEN wire_w3727w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_5321q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5123m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_o(4) WHEN wire_w3727w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_5322q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5124m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_o(3) WHEN wire_w3727w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_5323q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5125m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_o(2) WHEN wire_w3727w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_5324q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5126m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_o(1) WHEN wire_w3727w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5127m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5_5710m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5121m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5128m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4_5711m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5122m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5129m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_3_5712m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5123m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5130m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_2_5713m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5124m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5131m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_1_5714m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5125m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5132m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_0_5715m_dataout WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_pipeline3_en_5111_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5126m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_0_5715m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5668m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_1_5714m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_5324q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5667m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_2_5713m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_5323q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5666m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_3_5712m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_5322q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5665m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_4_5711m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_5321q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5664m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5663m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5648m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_5320q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5664m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5652m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_5321q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5665m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5653m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_5322q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5666m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5654m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_5323q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5667m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5655m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_5324q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5668m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_av_burstcount_int_next_5656m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_mode_1_5404q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5_5710m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_5320q WHEN wire_niii_w4048w(0) = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_next_5663m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10000m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_8_10531q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10001m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_7_10532q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10002m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_6_10533q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10003m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_5_10534q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10004m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_4_10535q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10005m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_3_10536q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10006m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_2_10537q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10007m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_1_10538q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10008m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_0_10539q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10009m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9753m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9881m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10010m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9754m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9882m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10011m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9755m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9883m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10012m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9756m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9884m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10013m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9757m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9885m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10014m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9758m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9886m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10015m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9759m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9887m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10016m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9760m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9888m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10017m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9761m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9889m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10018m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9762m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9890m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10019m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9763m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9891m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10020m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9764m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9892m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10021m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9765m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9893m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10022m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9766m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9894m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10023m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9767m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9895m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10024m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9768m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9896m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10025m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9769m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9897m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10026m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9770m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9898m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10027m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9771m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9899m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10028m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9772m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9900m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10029m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9773m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9901m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10030m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9774m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9902m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10031m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9775m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9903m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10032m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9776m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9904m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10033m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9777m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9905m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10034m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9778m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9906m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10035m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9779m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9907m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10036m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9780m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9908m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10037m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9781m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9909m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10038m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9782m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9910m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10039m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9783m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9911m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10040m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9784m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9912m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10041m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9785m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9913m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10042m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9786m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9914m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10043m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9787m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9915m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10044m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9788m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9916m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10045m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9789m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9917m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10046m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9790m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9918m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10047m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9791m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9919m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10048m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9792m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9920m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10049m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9793m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9921m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10050m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9794m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9922m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10051m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9795m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9923m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10052m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9796m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9924m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10053m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9797m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9925m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10054m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9798m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9926m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10055m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9799m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9927m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10056m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9800m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9928m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10057m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9801m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9929m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10058m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9802m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9930m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10059m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9803m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9931m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10060m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9804m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9932m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10061m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9805m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9933m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10062m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9806m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9934m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10063m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9807m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9935m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10064m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9808m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9936m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10065m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9809m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9937m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10066m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9810m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9938m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10067m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9811m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9939m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10068m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9812m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9940m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10069m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9813m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9941m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10070m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9814m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9942m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10071m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9815m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9943m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10072m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9816m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9944m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10073m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9817m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9945m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10074m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9818m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9946m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10075m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9819m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9947m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10076m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9820m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9948m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10077m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9821m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9949m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10078m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9822m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9950m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10079m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9823m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9951m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10080m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9824m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9952m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10081m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9825m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9953m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10082m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9826m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9954m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10083m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9827m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9955m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10084m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9828m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9956m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10085m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9829m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9957m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10086m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9830m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9958m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10087m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9831m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9959m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10088m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9832m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9960m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10089m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9833m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9961m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10090m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9834m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9962m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10091m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9835m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9963m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10092m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9836m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9964m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10093m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9837m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9965m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10094m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9838m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9966m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10095m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9839m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9967m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10096m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9840m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9968m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10097m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9841m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9969m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10098m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9842m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9970m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10099m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9843m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9971m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10100m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9844m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9972m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10101m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9845m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9973m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10102m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9846m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9974m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10103m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9847m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9975m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10104m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9848m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9976m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10105m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9849m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9977m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10106m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9850m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9978m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10107m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9851m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9979m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10108m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9852m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9980m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10109m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9853m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9981m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10110m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9854m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9982m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10111m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9855m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9983m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10112m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9856m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9984m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10113m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9857m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9985m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10114m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9858m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9986m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10115m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9859m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9987m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10116m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9860m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9988m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10117m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9861m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9989m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10118m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9862m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9990m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10119m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9863m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9991m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10120m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9864m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9992m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10121m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9865m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9993m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10122m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9866m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9994m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10123m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9867m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9995m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10124m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9868m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9996m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10125m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9869m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9997m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10126m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9870m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9998m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10127m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9871m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9999m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10128m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9872m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10000m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10129m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9873m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10001m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10130m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9874m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10002m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10131m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9875m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10003m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10132m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9876m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10004m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10133m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9877m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10005m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10134m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9878m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10006m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10135m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9879m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10007m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10136m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9880m_dataout WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_pull_delay1_10545q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_10008m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9753m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(127) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_31_10412q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9754m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(126) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_30_10413q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9755m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(125) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_29_10414q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9756m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(124) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_28_10415q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9757m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(123) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_27_10416q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9758m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(122) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_26_10417q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9759m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(121) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_25_10418q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9760m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(120) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_24_10419q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9761m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(119) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_23_10420q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9762m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(118) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_22_10421q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9763m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(117) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_21_10422q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9764m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(116) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_20_10423q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9765m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(115) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_19_10424q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9766m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(114) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_18_10425q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9767m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(113) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_17_10426q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9768m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(112) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_16_10427q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9769m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(111) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_15_10428q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9770m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(110) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_14_10429q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9771m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(109) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_13_10430q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9772m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(108) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_12_10431q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9773m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(107) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_11_10432q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9774m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(106) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_10_10433q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9775m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(105) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_9_10434q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9776m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(104) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_8_10435q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9777m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(103) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_7_10436q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9778m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(102) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_6_10437q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9779m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(101) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_5_10438q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9780m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(100) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_4_10439q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9781m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(99) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_3_10440q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9782m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(98) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_2_10441q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9783m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(97) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_1_10442q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9784m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(96) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_0_10443q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9785m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(95) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_31_10412q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9786m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(94) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_30_10413q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9787m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(93) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_29_10414q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9788m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(92) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_28_10415q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9789m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(91) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_27_10416q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9790m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(90) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_26_10417q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9791m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(89) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_25_10418q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9792m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(88) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_24_10419q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9793m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(87) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_23_10420q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9794m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(86) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_22_10421q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9795m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(85) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_21_10422q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9796m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(84) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_20_10423q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9797m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(83) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_19_10424q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9798m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(82) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_18_10425q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9799m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(81) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_17_10426q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9800m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(80) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_16_10427q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9801m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(79) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_15_10428q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9802m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(78) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_14_10429q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9803m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(77) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_13_10430q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9804m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(76) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_12_10431q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9805m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(75) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_11_10432q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9806m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(74) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_10_10433q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9807m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(73) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_9_10434q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9808m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(72) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_8_10435q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9809m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(71) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_7_10436q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9810m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(70) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_6_10437q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9811m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(69) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_5_10438q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9812m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(68) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_4_10439q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9813m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(67) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_3_10440q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9814m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(66) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_2_10441q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9815m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(65) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_1_10442q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9816m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(64) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_0_10443q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9817m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(63) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_31_10444q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9818m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(62) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_30_10445q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9819m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(61) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_29_10446q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9820m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(60) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_28_10447q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9821m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(59) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_27_10448q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9822m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(58) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_26_10449q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9823m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(57) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_25_10450q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9824m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(56) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_24_10451q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9825m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(55) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_23_10452q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9826m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(54) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_22_10453q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9827m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(53) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_21_10454q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9828m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(52) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_20_10455q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9829m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(51) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_19_10456q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9830m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(50) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_18_10457q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9831m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(49) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_17_10458q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9832m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(48) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_16_10459q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9833m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(47) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_15_10460q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9834m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(46) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_14_10461q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9835m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(45) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_13_10462q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9836m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(44) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_12_10463q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9837m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(43) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_11_10464q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9838m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(42) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_10_10465q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9839m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(41) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_9_10466q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9840m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(40) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_8_10467q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9841m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(39) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_7_10468q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9842m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(38) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_6_10469q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9843m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(37) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_5_10470q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9844m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(36) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_4_10471q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9845m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(35) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_3_10472q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9846m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(34) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_2_10473q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9847m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(33) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_1_10474q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9848m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(32) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_0_10475q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9849m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(31) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_31_10476q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9850m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(30) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_30_10477q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9851m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(29) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_29_10478q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9852m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(28) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_28_10479q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9853m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(27) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_27_10480q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9854m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(26) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_26_10481q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9855m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(25) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_25_10482q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9856m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(24) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_24_10483q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9857m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(23) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_23_10484q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9858m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(22) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_22_10485q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9859m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(21) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_21_10486q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9860m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(20) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_20_10487q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9861m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(19) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_19_10488q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9862m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(18) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_18_10489q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9863m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(17) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_17_10490q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9864m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(16) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_16_10491q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9865m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(15) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_15_10492q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9866m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(14) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_14_10493q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9867m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(13) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_13_10494q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9868m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(12) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_12_10495q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9869m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(11) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_11_10496q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9870m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(10) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_10_10497q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9871m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(9) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_9_10498q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9872m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(8) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_8_10499q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9873m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(7) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_7_10500q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9874m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(6) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_6_10501q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9875m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(5) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_5_10502q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9876m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(4) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_4_10503q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9877m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(3) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_3_10504q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9878m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(2) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_2_10505q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9879m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(1) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_1_10506q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9880m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_altsyncram_ram_22694_q_b(0) WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_delay1_10549q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_0_10507q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9881m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_31_10412q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9882m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_30_10413q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9883m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_29_10414q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9884m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_28_10415q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9885m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_27_10416q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9886m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_26_10417q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9887m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_25_10418q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9888m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_24_10419q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9889m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_23_10420q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9890m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_22_10421q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9891m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_21_10422q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9892m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_20_10423q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9893m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_19_10424q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9894m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_18_10425q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9895m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_17_10426q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9896m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_16_10427q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9897m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_15_10428q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9898m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_14_10429q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9899m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_13_10430q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9900m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_12_10431q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9901m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_11_10432q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9902m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_10_10433q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9903m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_9_10434q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9904m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_8_10435q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9905m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_7_10436q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9906m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_6_10437q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9907m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_5_10438q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9908m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_4_10439q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9909m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_3_10440q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9910m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_2_10441q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9911m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_1_10442q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9912m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_3_0_10443q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9913m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_31_10444q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9914m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_30_10445q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9915m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_29_10446q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9916m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_28_10447q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9917m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_27_10448q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9918m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_26_10449q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9919m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_25_10450q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9920m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_24_10451q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9921m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_23_10452q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9922m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_22_10453q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9923m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_21_10454q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9924m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_20_10455q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9925m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_19_10456q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9926m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_18_10457q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9927m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_17_10458q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9928m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_16_10459q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9929m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_15_10460q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9930m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_14_10461q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9931m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_13_10462q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9932m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_12_10463q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9933m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_11_10464q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9934m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_10_10465q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9935m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_9_10466q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9936m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_8_10467q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9937m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_7_10468q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9938m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_6_10469q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9939m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_5_10470q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9940m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_4_10471q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9941m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_3_10472q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9942m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_2_10473q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9943m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_1_10474q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9944m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_2_0_10475q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9945m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_31_10476q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9946m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_30_10477q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9947m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_29_10478q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9948m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_28_10479q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9949m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_27_10480q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9950m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_26_10481q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9951m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_25_10482q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9952m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_24_10483q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9953m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_23_10484q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9954m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_22_10485q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9955m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_21_10486q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9956m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_20_10487q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9957m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_19_10488q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9958m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_18_10489q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9959m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_17_10490q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9960m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_16_10491q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9961m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_15_10492q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9962m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_14_10493q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9963m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_13_10494q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9964m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_12_10495q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9965m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_11_10496q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9966m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_10_10497q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9967m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_9_10498q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9968m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_8_10499q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9969m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_7_10500q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9970m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_6_10501q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9971m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_5_10502q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9972m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_4_10503q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9973m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_3_10504q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9974m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_2_10505q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9975m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_1_10506q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9976m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_1_0_10507q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9977m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_31_10508q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9978m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_30_10509q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9979m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_29_10510q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9980m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_28_10511q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9981m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_27_10512q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9982m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_26_10513q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9983m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_25_10514q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9984m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_24_10515q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9985m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_23_10516q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9986m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_22_10517q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9987m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_21_10518q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9988m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_20_10519q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9989m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_19_10520q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9990m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_18_10521q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9991m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_17_10522q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9992m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_16_10523q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9993m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_15_10524q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9994m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_14_10525q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9995m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_13_10526q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9996m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_12_10527q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9997m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_11_10528q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9998m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_10_10529q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_9999m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_buffers_0_9_10530q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_perform_discard_delay1_10547q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9745m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_3_10540q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9746m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_2_10541q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9747m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_1_10542q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9748m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_10543q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9749m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_0_10543q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9745m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9750m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_3_10540q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9746m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9751m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_2_10541q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9747m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9752m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_1_10542q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_read_11089q = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_pulling_width_adapter_width_adaptor_outputs_waiting_9748m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18093m_dataout <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout AND NOT(((((wire_nl_w_lg_w343w344w(0) AND soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q) OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout) OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout) OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout <= (soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q AND s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout) WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18093m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18551m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18519m_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18541m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18509m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18540m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18508m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18539m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18507m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_13_18538m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18506m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_14_18537m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18505m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15_18536m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18504m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_16_18535m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18503m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_17_18534m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18502m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18104m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_31_11214m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18105m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_30_11215m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18106m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_29_11216m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18107m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_28_11217m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18108m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_27_11218m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18109m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_26_11219m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18110m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_25_11220m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18111m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_24_11221m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18112m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_11222m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18113m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_11223m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18114m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_11224m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18115m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_11225m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18116m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_11226m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18117m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_11227m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18118m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_11228m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18119m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_11229m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18120m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_11230m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18121m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_11231m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18122m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_11232m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18123m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_11233m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18124m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_11234m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18125m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_11235m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18126m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_11236m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18127m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_11237m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18128m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_11238m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18129m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_11239m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18130m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_11240m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18131m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_11241m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18132m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_11242m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18133m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_11243m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18134m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_11244m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18135m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_11245m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18793_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18136m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18104m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18137m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18105m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18138m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18106m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18139m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18107m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18140m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18108m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18141m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18109m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18142m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18110m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18143m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18111m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18144m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18112m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18145m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18113m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18146m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18114m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18147m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18115m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18148m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18116m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18149m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18117m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18150m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18118m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18151m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18119m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18152m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18120m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18153m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18121m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18154m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18122m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18155m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18123m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18156m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18124m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18157m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18125m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18158m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18126m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18159m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18127m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18160m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18128m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18161m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18129m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18162m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18130m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18163m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18131m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18164m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18132m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18165m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18133m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18166m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18134m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18167m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18135m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18788_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18168m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18136m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18169m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18137m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18170m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18138m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18171m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18139m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18172m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18140m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18173m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18141m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18174m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18142m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18175m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18143m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18176m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18144m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18177m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18145m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18178m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18146m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18179m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18147m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18180m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18148m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18181m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18149m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18182m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18150m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18183m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18151m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18184m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18152m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18185m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18153m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18186m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18154m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18187m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18155m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18188m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18156m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18189m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18157m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18190m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18158m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18191m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18159m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18192m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18160m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18193m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18161m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18194m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18162m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18195m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18163m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18196m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18164m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18197m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18165m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18198m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18166m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18199m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18167m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18783_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18200m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18168m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18201m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18169m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18202m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18170m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18203m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18171m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18204m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18172m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18205m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18173m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18206m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18174m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18207m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18175m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18208m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18176m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18209m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18177m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18210m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18178m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18211m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18179m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18212m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18180m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18213m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18181m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18214m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18182m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18215m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18183m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18216m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18184m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18217m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18185m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18218m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18186m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18219m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18187m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18220m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18188m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18221m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18189m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18222m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18190m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18223m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18191m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18224m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18192m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18225m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18193m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18226m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18194m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18227m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18195m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18228m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_67_18035q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18196m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18229m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_66_18036q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18197m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18230m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_65_18037q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18198m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18231m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_64_18001q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18838_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18199m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18232m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18200m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18233m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18201m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18234m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18202m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18235m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18203m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18236m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18204m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18237m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18205m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18238m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18206m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18239m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18207m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18240m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18208m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18241m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18209m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18242m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18210m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18243m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18211m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18244m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18212m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18245m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18213m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18246m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18214m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18247m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18215m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18248m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18216m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18249m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18217m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18250m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18218m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18251m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18219m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18252m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18220m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18253m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18221m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18254m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18222m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18255m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18223m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18256m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18224m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18257m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18225m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18258m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18226m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18259m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18227m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18260m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18228m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18261m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18229m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18262m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18230m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18263m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18231m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18833_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18264m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18232m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18265m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18233m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18266m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18234m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18267m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18235m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18268m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18236m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18269m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18237m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18270m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18238m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18271m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18239m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18272m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18240m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18273m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18241m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18274m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18242m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18275m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18243m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18276m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18244m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18277m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18245m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18278m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18246m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18279m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18247m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18280m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18248m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18281m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18249m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18282m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18250m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18283m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18251m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18284m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18252m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18285m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18253m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18286m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18254m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18287m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18255m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18288m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18256m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18289m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18257m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18290m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18258m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18291m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18259m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18292m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18260m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18293m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18261m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18294m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18262m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18295m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18263m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18828_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18296m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18264m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18297m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18265m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18298m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18266m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18299m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18267m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18300m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18268m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18301m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18269m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18302m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18270m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18303m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18271m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18304m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18272m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18305m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18273m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18306m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18274m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18307m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18275m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18308m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18276m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18309m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18277m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18310m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18278m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18311m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18279m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18312m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18280m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18313m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18281m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18314m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18282m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18315m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18283m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18316m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18284m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18317m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18285m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18318m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18286m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18319m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18287m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18320m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18288m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18321m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18289m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18322m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18290m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18323m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18291m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18324m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18292m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18325m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18293m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18326m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18294m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18327m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18295m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18823_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18328m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18296m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18329m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18297m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18330m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18298m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18331m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18299m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18332m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_59_18039q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18300m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18333m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_58_18040q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18301m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18334m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_57_18041q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18302m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18335m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_56_18005q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18303m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18336m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18304m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18337m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18305m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18338m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18306m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18339m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18307m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18340m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_51_18043q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18308m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18341m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_50_18044q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18309m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18342m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_49_18045q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18310m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18343m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_48_18009q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18311m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18344m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18312m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18345m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18313m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18346m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18314m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18347m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18315m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18348m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_43_18047q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18316m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18349m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_42_18048q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18317m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18350m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_41_18049q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18318m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18351m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_40_18013q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18319m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18352m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18320m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18353m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18321m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18354m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18322m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18355m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18323m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18356m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_35_18051q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18324m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18357m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_34_18052q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18325m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18358m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_33_18053q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18326m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18359m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_32_18017q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18818_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18327m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18360m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18328m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18361m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18329m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18362m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18330m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18363m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18331m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18364m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18332m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18365m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18333m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18366m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18334m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18367m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18335m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18368m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18336m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18369m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18337m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18370m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18338m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18371m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18339m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18372m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18340m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18373m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18341m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18374m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18342m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18375m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18343m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18376m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18344m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18377m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18345m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18378m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18346m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18379m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18347m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18380m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18348m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18381m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18349m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18382m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18350m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18383m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18351m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18384m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18352m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18385m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18353m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18386m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18354m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18387m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18355m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18388m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18356m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18389m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18357m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18390m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18358m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18391m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18359m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18813_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18392m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18360m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18393m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18361m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18394m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18362m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18395m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18363m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18396m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18364m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18397m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18365m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18398m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18366m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18399m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18367m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18400m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18368m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18401m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18369m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18402m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18370m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18403m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18371m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18404m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18372m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18405m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18373m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18406m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18374m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18407m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18375m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18408m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18376m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18409m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18377m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18410m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18378m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18411m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18379m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18412m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18380m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18413m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18381m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18414m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18382m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18415m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18383m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18416m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18384m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18417m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18385m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18418m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18386m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18419m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18387m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18420m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18388m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18421m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18389m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18422m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18390m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18423m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18391m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18808_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18424m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18392m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18425m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18393m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18426m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18394m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18427m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18395m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18428m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18396m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18429m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18397m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18430m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18398m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18431m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18399m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18432m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18400m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18433m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18401m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18434m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18402m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18435m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18403m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18436m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18404m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18437m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18405m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18438m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18406m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18439m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18407m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18440m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18408m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18441m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18409m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18442m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18410m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18443m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18411m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18444m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18412m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18445m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18413m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18446m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18414m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18447m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18415m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18448m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18416m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18449m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18417m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18450m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18418m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18451m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18419m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18452m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18420m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18453m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18421m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18454m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18422m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18455m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18423m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18803_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18456m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18424m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18457m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18425m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18458m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18426m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18459m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18427m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18460m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_27_18055q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18428m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18461m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_26_18056q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18429m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18462m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_25_18057q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18430m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18463m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_24_18021q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18431m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18464m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18432m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18465m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18433m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18466m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18434m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18467m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18435m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18468m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_19_18059q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18436m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18469m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_18_18060q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18437m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18470m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_17_18061q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18438m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18471m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_16_18025q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18439m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18472m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18440m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18473m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18441m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18474m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18442m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18475m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18443m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18476m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_11_18063q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18444m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18477m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_10_18064q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18445m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18478m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_9_18065q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18446m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18479m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_8_18029q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18447m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18480m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18448m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18481m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18449m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18482m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18450m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18483m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18451m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18484m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_3_18066q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18452m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18485m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_2_18067q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18453m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18486m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_1_18068q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18454m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18487m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_data_0_18079q WHEN s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18798_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18455m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18488m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18456m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18489m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18457m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18490m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18458m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18491m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18459m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18492m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18460m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18493m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18461m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18494m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18462m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18495m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18463m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18496m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18464m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18497m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18465m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18498m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18466m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18499m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18467m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18500m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18468m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18501m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18469m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18502m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18470m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18503m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18471m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18504m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18472m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18505m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18473m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18506m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18474m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18507m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18475m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18508m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18476m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18509m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18477m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18510m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18478m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18511m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18479m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18512m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18480m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18513m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18481m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18514m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18482m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18515m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18483m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18516m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18484m_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18517m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18485m_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18518m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18486m_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18519m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18487m_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18_18533m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18501m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_19_18532m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18500m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18550m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18518m_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_20_18531m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18499m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_21_18530m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18498m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_22_18529m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18497m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_18528m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18496m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_24_18527m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18495m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_25_18526m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18494m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_26_18525m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18493m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_27_18524m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18492m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_28_18523m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18491m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_29_18522m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18490m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18549m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18517m_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_30_18521m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18489m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18520m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18488m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18548m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18516m_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18547m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18515m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18546m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18514m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18545m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18513m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18544m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18512m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18543m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18511m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18542m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18510m_dataout AND NOT(s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_0_18596m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_0_18551m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_0_11245m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_10_18586m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_10_18541m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_10_11235m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_11_18585m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_11_18540m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_11_11234m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_12_18584m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18539m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_12_11233m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_13_18583m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_13_18538m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_13_11232m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_14_18582m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_14_18537m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_14_11231m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_15_18581m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_15_18536m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_15_11230m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_16_18580m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_16_18535m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_16_11229m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_17_18579m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_17_18534m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_17_11228m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_18_18578m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_18_18533m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_18_11227m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_19_18577m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_19_18532m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_19_11226m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_1_18595m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_1_18550m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_1_11244m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_20_18576m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_20_18531m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_20_11225m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_21_18575m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_21_18530m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_21_11224m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_22_18574m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_22_18529m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_22_11223m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_23_18573m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_23_18528m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_23_11222m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_24_18572m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_24_18527m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_24_11221m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_25_18571m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_25_18526m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_25_11220m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_26_18570m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_26_18525m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_26_11219m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_27_18569m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_27_18524m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_27_11218m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_28_18568m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_28_18523m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_28_11217m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_29_18567m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_29_18522m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_29_11216m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_2_18594m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_2_18549m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_2_11243m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_30_18566m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_30_18521m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_30_11215m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_31_18565m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18520m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_31_11214m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_3_18593m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_3_18548m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_3_11242m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_4_18592m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_4_18547m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_4_11241m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_5_18591m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_5_18546m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_5_11240m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_6_18590m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_6_18545m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_6_11239m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_7_18589m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_7_18544m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_7_11238m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_8_18588m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_8_18543m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_8_11237m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_data_9_18587m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_9_18542m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_data_out_9_11236m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_eop_18598m_dataout <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_eop_18559m_dataout WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_11246m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_sop_18597m_dataout <= (s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_31_18773_dataout OR s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_data_12_18843_dataout) WHEN wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout = '1'  ELSE wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_sop_out_11247m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_18564m_dataout <= s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_dout_valid_18563_dataout OR wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_control_valid_18094m_dataout;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_eop_18559m_dataout <= ((wire_nl_w343w(0) AND wire_nl_w364w(0)) AND wire_nl_w366w(0)) AND wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_o;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_18071m_dataout <= wire_w183w(0) OR NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_bank_to_read_12771m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_13812q WHEN soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_bank_to_read_13051q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_12914m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_13040q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12822m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_14403q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_15110q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12823m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_14404q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_15111q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12824m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_14405q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_15112q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12825m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_14406q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_15113q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12826m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_14407q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_15114q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12827m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_14408q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_15115q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12828m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_14409q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_15116q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12829m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_14410q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_15117q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12830m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_14411q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_15118q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12831m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_14412q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_15119q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12832m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_14413q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_15120q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12833m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_14414q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_15121q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12834m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_14415q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_15122q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12835m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_14416q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_15123q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12836m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_14417q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_15124q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_height_of_next_vid_packet_12837m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_14418q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_15125q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12838m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_14516q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_15223q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12839m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_14517q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_15224q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12840m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_14518q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_15225q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_interlaced_of_next_vid_packet_12841m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_14519q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_15226q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12774m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_13882q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_14589q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12775m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_13883q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_14590q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12776m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_13884q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_14591q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12777m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_13885q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_14592q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12778m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_13886q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_14593q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12779m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_13887q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_14594q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12780m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_13888q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_14595q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12781m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_13889q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_14596q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12782m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_13890q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_14597q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12783m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_13891q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_14598q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12784m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_13892q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_14599q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12785m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_13893q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_14600q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12786m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_13894q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_14601q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12787m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_13895q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_14602q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12788m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_13896q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_14603q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12789m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_13897q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_14604q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12790m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_13898q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_14605q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12791m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_13899q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_14606q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12792m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_13900q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_14607q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12793m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_13901q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_14608q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12794m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_13902q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_14609q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12795m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_13903q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_14610q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12796m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_13904q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_14611q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12797m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_13905q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_14612q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12798m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_13906q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_14613q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12799m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_13907q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_14614q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12800m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_13908q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_14615q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12801m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_13909q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_14616q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12802m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_13910q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_14617q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12803m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_13911q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_14618q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12804m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_13912q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_14619q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12805m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_13913q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_14620q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12842m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_14084q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_14791q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12843m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_14085q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_14792q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12844m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_14086q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_14793q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12845m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_14087q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_14794q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12846m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_14088q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_14795q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12847m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_14089q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_14796q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12848m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_14090q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_14797q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12849m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_14091q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_14798q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12850m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_14092q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_14799q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12851m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_14093q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_14800q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12852m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_14094q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_14801q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12853m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_14095q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_14802q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12854m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_14096q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_14803q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12855m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_14097q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_14804q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12856m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_14098q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_14805q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12857m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_14099q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_14806q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12858m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_14100q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_14807q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12859m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_14101q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_14808q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12860m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_14102q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_14809q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12861m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_14103q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_14810q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12862m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_14104q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_14811q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12863m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_14105q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_14812q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12864m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_14106q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_14813q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12865m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_14107q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_14814q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12866m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_14108q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_14815q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12867m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_14109q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_14816q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12868m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_14110q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_14817q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12869m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_14111q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_14818q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12870m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_14112q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_14819q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12871m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_14113q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_14820q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12872m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_14114q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_14821q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12873m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_14115q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_14822q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12874m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_13983q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_14690q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12875m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_13984q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_14691q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12876m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_13985q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_14692q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12877m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_13986q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_14693q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12878m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_13987q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_14694q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12879m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_13988q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_14695q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12880m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_13989q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_14696q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12881m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_13990q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_14697q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12882m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_13991q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_14698q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12883m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_13992q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_14699q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12884m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_13993q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_14700q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12885m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_13994q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_14701q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12886m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_13995q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_14702q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12887m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_13996q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_14703q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12888m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_13997q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_14704q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12889m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_13998q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_14705q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12890m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_13999q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_14706q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12891m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_14000q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_14707q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12892m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_14001q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_14708q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12893m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_14002q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_14709q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12894m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_14003q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_14710q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12895m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_14004q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_14711q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12896m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_14005q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_14712q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12897m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_14006q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_14713q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12898m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_14007q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_14714q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12899m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_14008q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_14715q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12900m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_14009q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_14716q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12901m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_14010q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_14717q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12902m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_14011q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_14718q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12903m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_14012q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_14719q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12904m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_14013q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_14720q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12905m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_14014q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_14721q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_12772m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_13154q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_12913m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_13154q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12764m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12765m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12766m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12767m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12768m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12769m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12770m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12906m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q OR soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12907m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12908m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12909m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12910m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12911m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12912m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q AND NOT(soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12806m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_14302q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_15009q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12807m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_14303q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_15010q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12808m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_14304q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_15011q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12809m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_14305q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_15012q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12810m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_14306q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_15013q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12811m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_14307q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_15014q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12812m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_14308q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_15015q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12813m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_14309q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_15016q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12814m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_14310q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_15017q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12815m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_14311q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_15018q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12816m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_14312q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_15019q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12817m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_14313q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_15020q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12818m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_14314q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_15021q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12819m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_14315q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_15022q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12820m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_14316q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_15023q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_width_of_next_vid_packet_12821m_dataout <= soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_14317q WHEN wire_nl0O_w2133w(0) = '1'  ELSE soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_15024q;
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_a <= ( slave_address(4 DOWNTO 0) & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_b <= ( "1" & "1" & "1" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 6,
		width_b => 6,
		width_o => 6
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_a <= ( "0" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_19_11160q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_18_11161q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_17_11162q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_16_11163q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_15_11164q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_14_11165q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_13_11166q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_12_11167q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_11_11168q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_10_11169q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_9_11170q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_8_11171q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_7_11172q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_6_11173q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_5_11174q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_4_11175q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_3_11176q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_2_11177q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_1_11178q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_packet_samples_reg_0_11179q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_b <= ( "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 22,
		width_b => 22,
		width_o => 22
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add0_10718_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_19_11090q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_18_11091q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_17_11092q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_16_11093q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_15_11094q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_14_11095q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_13_11096q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_12_11097q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_11_11098q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_10_11099q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_9_11100q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_8_11101q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_7_11102q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_6_11103q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_5_11104q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_4_11105q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_3_11106q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_2_11107q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_1_11108q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_reads_issued_0_11109q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 20,
		width_b => 20,
		width_o => 20
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_add1_10725_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_5087q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_5088q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_5089q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_5090q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_5091q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_5092q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_5319q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_b <= ( "1" & "1" & "1" & "1" & "1" & "1" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 8,
		width_b => 8,
		width_o => 8
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add0_5061_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_a <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_5062m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_5063m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_5064m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_5065m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_5066m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_5067m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_5068m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 7,
		width_b => 7,
		width_o => 7
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add1_5071_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_a <= ( "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_6_5062m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_5_5063m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_4_5064m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_3_5065m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_2_5066m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_1_5067m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_valid_next_0_5068m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_b <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_17_5514m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_16_5515m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_15_5516m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_14_5517m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_13_5518m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_12_5519m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_11_5520m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_10_5521m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_9_5522m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_8_5523m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_7_5524m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_6_5525m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_5_5526m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_4_5527m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_3_5528m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_2_5529m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_1_5530m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_len_be_0_5531m_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 18,
		width_b => 18,
		width_o => 18
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add2_5072_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_a <= ( wire_nili_w3651w & wire_nili_w3649w & wire_nili_w3647w & wire_nili_w3645w & wire_nili_w3643w & wire_nili_w3641w & wire_nili_w3639w & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_b <= ( "1" & "0" & "0" & "0" & "0" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 8,
		width_b => 8,
		width_o => 8
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_5_5320q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_4_5321q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_3_5322q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_2_5323q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_1_5324q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_write_count_0_5325q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_b <= ( "1" & "1" & "1" & "1" & "1" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 7,
		width_b => 7,
		width_o => 7
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add4_5120_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_a <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_31_5533m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_30_5534m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_29_5535m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_28_5536m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_27_5537m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_26_5538m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_25_5539m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_24_5540m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_23_5541m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_22_5542m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_21_5543m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_20_5544m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_19_5545m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_18_5546m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_17_5547m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_16_5548m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_15_5549m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_14_5550m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_13_5551m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_12_5552m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_11_5553m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_10_5554m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_9_5555m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_8_5556m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_7_5557m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_6_5558m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_5_5559m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_active_cmd_next_addr_4_5560m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_w_lg_dataout3546w & "0" & "0" & "0" & "0" & "0");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 28,
		width_b => 28,
		width_o => 28
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add5_5589_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_a <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_5565m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_5566m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_5567m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_5568m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_5569m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_5570m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_5571m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_5572m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_5573m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_5574m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_5575m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_5576m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_5577m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_5578m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_5579m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_5580m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_5581m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_5582m_dataout & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_b <= ( "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_dataout & "1" & "1" & "1" & "1" & "1" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 19,
		width_b => 19,
		width_o => 19
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add6_5591_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_8238q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_8221q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_b <= ( "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add0_8226_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_8238q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_8221q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_b <= ( "1" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 3,
		width_b => 3,
		width_o => 3
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add1_8230_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_b <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_1_8238q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_data_in_transit_0_8221q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_a(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_8366q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_b <= ( "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 1,
		width_b => 1,
		width_o => 1
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_8359_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_a(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8369q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_b <= ( "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 1,
		width_b => 1,
		width_o => 1
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8362_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8422q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_b <= ( wire_nili_w4429w & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8371_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_w_lg_w_o_range4453w4454w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_w_o_range4453w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_8435q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_b <= ( wire_nO_w4438w & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_w_o_range4453w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_o(1);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_a(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_8394q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_b <= ( "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 1,
		width_b => 1,
		width_o => 1
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_8380_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_a <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_8381m_dataout & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_b <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_8376_w_lg_w_o_range4453w4454w & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_8383_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8396q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_b <= ( "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8389_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_a(0) <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_8390m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_b(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_std_logic_vector_delay_dual_clock_gen_writes_this_read_cycle_delayer_some_delay_gen_shift_register_0_0_8450q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 1,
		width_b => 1,
		width_o => 1
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8391_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_b <= ( "1" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 3,
		width_b => 3,
		width_o => 3
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_9647_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_9671q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_9696q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_b <= ( "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_logic_fifo_dual_clock_or_large_gen_output_logic_fifo_gen_output_logic_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_9657_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_a(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_8471q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_b <= ( "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 1,
		width_b => 1,
		width_o => 1
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_8464_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_a(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_8462q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_b <= ( "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 1,
		width_b => 1,
		width_o => 1
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_8467_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_a(0) <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_8825q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_b <= ( "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 1,
		width_b => 1,
		width_o => 1
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_8818_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_8872q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_b <= ( wire_nili_w4231w & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_8852q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_b <= ( "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2,
		width_o => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_8845_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_a(0) <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_8846m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_b(0) <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_8827_o(1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 1,
		width_b => 1,
		width_o => 1
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_8847_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_6_6720q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_5_6721q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_4_6722q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_3_6723q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_2_6724q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_1_6725q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_rdcounter_0_6742q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 7,
		width_b => 7,
		width_o => 7
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add0_6699_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_6_6749q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_5_6750q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_4_6751q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_3_6752q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_2_6753q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_1_6754q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_dual_clock_gen_wrcounter_0_6757q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 7,
		width_b => 7,
		width_o => 7
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add1_6726_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_6_7018q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_5_7019q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_4_7020q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_3_7021q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_2_7022q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_1_7023q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_wrcounter_to_rdclock_q_reg_0_7016q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_b <= ( wire_nO_w5266w & wire_nO_w5264w & wire_nO_w5262w & wire_nO_w5260w & wire_nO_w5258w & wire_nO_w5256w & wire_nO_w5254w & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 8,
		width_b => 8,
		width_o => 8
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5338w5339w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5338w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5341w5342w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5341w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5344w5345w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5344w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5347w5348w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5347w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5350w5351w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5350w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5353w5354w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5353w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5356w5357w(0) <= NOT wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5356w(0);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_6_7099q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_5_7100q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_4_7101q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_3_7102q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_2_7103q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_1_7104q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_alt_vipvfr131_common_gray_clock_crosser_dual_clock_gen_rdcounter_to_wrclock_q_reg_0_7098q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_b <= ( wire_nili_w5293w & wire_nili_w5291w & wire_nili_w5289w & wire_nili_w5287w & wire_nili_w5285w & wire_nili_w5283w & wire_nili_w5281w & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5338w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o(1);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5341w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o(2);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5344w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o(3);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5347w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o(4);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5350w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o(5);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5353w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o(6);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_o_range5356w(0) <= wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o(7);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 8,
		width_b => 8,
		width_o => 8
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_6_6834q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_5_6835q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_4_6836q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_3_6837q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_2_6838q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_1_6839q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_wrusedw_reg_0_6853q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 7,
		width_b => 7,
		width_o => 7
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add4_6804_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_a <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6805m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6806m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6807m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6808m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6809m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6810m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_wrusedw_6811m_dataout & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_b <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5356w5357w & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5353w5354w & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5350w5351w & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5347w5348w & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5344w5345w
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5341w5342w & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add3_6800_w_lg_w_o_range5338w5339w & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 8,
		width_b => 8,
		width_o => 8
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add5_6819_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_6_6866q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_5_6867q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_4_6868q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_3_6869q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_2_6870q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_1_6871q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_rdusedw_reg_0_6862q & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_b <= ( "1" & "1" & "1" & "1" & "1" & "1" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 8,
		width_b => 8,
		width_o => 8
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add6_6841_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_a <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6842m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6843m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6844m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6845m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6846m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6847m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_new_rdusedw_6848m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_b <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add2_6777_o(7 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 7,
		width_b => 7,
		width_o => 7
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_fifo_usedw_calculator_usedw_calculator_add7_6849_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_5_7148q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_4_7149q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_3_7150q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_2_7151q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_1_7152q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_rdpointer_0_7167q
);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_b <= ( "0" & "0" & "0" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 6,
		width_b => 6,
		width_o => 6
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add0_7130_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_5_7173q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_4_7174q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_3_7175q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_2_7176q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_1_7177q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_wrpointer_0_7128q
);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_b <= ( "0" & "0" & "0" & "0" & "0" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153 :  oper_add
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 6,
		width_b => 6,
		width_o => 6
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_read_used_gen_gen_rdata_fifo_alt_vipvfr131_common_ram_fifo_dual_clock_or_large_gen_ram_fifo_add1_7153_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_i <= ( slave_address(4 DOWNTO 0));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575 :  oper_decoder
	  GENERIC MAP (
		width_i => 5,
		width_o => 32
	  )
	  PORT MAP ( 
		i => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_i,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_a <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_add2_8239_o(1 DOWNTO 0));
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_b <= ( "1" & "1");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240 :  oper_less_than
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 2,
		width_b => 2
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_alt_vipvfr131_common_general_fifo_cmd_fifo_lessthan0_8240_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_a <= ( "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_b <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_17_11142q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_16_11143q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_15_11144q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_14_11145q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_13_11146q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_12_11147q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_11_11148q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_10_11149q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_9_11150q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_8_11151q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_7_11152q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_6_11153q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_5_11154q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_4_11155q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_3_11156q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_2_11157q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_1_11158q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_length_of_burst_0_11159q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106 :  oper_less_than
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 18,
		width_b => 18
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_b,
		cin => wire_gnd,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan0_5106_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_a <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_17_5565m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_16_5566m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_15_5567m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_14_5568m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_13_5569m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_12_5570m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_11_5571m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_10_5572m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_9_5573m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_8_5574m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_7_5575m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_6_5576m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_5_5577m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_4_5578m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_3_5579m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_2_5580m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_1_5581m_dataout
 & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_new_cmd_len_be_0_5582m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_b <= ( "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_split_cmd_next_mode_1_5583m_w_lg_dataout3546w & "0" & "0" & "0" & "0" & "0");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644 :  oper_less_than
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 18,
		width_b => 18
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_b,
		cin => wire_vcc,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan1_5644_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_6_5087q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_5_5088q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_4_5089q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_3_5090q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_2_5091q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_1_5092q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_outstanding_reads_0_5319q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_b <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_add3_5100_o(7 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649 :  oper_less_than
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 7,
		width_b => 7
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_b,
		cin => wire_vcc,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_read_master_read_master_alt_vipvfr131_common_avalon_mm_bursting_master_fifo_master_fifo_lessthan2_5649_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_a <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_b <= ( "1" & "0" & "0" & "0");
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557 :  oper_less_than
	  GENERIC MAP (
		sgate_representation => 0,
		width_a => 4,
		width_b => 4
	  )
	  PORT MAP ( 
		a => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_a,
		b => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_b,
		cin => wire_vcc,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_lessthan0_18557_o
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_31_15500q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_31_15398q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_31_15296q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_31_15195q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_31_15094q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_31_14993q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_31_14892q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_31_14791q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_31_14690q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_31_14589q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_31_14488q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_31_14387q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_31_14286q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_31_14185q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_31_14084q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_31_13983q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_31_13882q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_31_13781q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux0_13543_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_21_15510q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_21_15408q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_21_15306q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_21_15205q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_21_15104q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_21_15003q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_21_14902q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_21_14801q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_21_14700q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_21_14599q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_21_14498q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_21_14397q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_21_14296q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_21_14195q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_21_14094q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_21_13993q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_21_13892q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_21_13791q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux10_13553_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_20_15511q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_20_15409q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_20_15307q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_20_15206q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_20_15105q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_20_15004q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_20_14903q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_20_14802q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_20_14701q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_20_14600q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_20_14499q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_20_14398q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_20_14297q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_20_14196q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_20_14095q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_20_13994q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_20_13893q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_20_13792q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux11_13554_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_19_15512q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_19_15410q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_19_15308q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_19_15207q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_19_15106q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_19_15005q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_19_14904q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_19_14803q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_19_14702q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_19_14601q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_19_14500q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_19_14399q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_19_14298q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_19_14197q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_19_14096q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_19_13995q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_19_13894q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_19_13793q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux12_13555_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_18_15513q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_18_15411q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_18_15309q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_18_15208q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_18_15107q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_18_15006q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_18_14905q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_18_14804q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_18_14703q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_18_14602q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_18_14501q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_18_14400q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_18_14299q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_18_14198q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_18_14097q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_18_13996q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_18_13895q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_18_13794q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_17_15514q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_17_15412q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_17_15310q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_17_15209q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_17_15108q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_17_15007q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_17_14906q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_17_14805q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_17_14704q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_17_14603q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_17_14502q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_17_14401q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_17_14300q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_17_14199q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_17_14098q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_17_13997q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_17_13896q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_17_13795q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_16_15515q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_16_15413q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_16_15311q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_16_15210q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_16_15109q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_16_15008q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_16_14907q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_16_14806q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_16_14705q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_16_14604q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_16_14503q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_16_14402q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_16_14301q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_16_14200q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_16_14099q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_16_13998q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_16_13897q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_16_13796q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_15_15516q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_15_15414q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_15_15312q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_15_15211q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_15_15110q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_15_15009q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_15_14908q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_15_14807q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_15_14706q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_15_14605q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_15_14504q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_15_14403q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_15_14302q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_15_14201q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_15_14100q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_15_13999q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_15_13898q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_15_13797q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_14_15517q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_14_15415q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_14_15313q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_14_15212q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_14_15111q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_14_15010q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_14_14909q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_14_14808q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_14_14707q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_14_14606q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_14_14505q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_14_14404q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_14_14303q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_14_14202q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_14_14101q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_14_14000q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_14_13899q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_14_13798q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_13_15518q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_13_15416q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_13_15314q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_13_15213q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_13_15112q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_13_15011q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_13_14910q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_13_14809q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_13_14708q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_13_14607q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_13_14506q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_13_14405q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_13_14304q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_13_14203q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_13_14102q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_13_14001q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_13_13900q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_13_13799q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_12_15519q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_12_15417q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_12_15315q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_12_15214q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_12_15113q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_12_15012q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_12_14911q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_12_14810q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_12_14709q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_12_14608q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_12_14507q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_12_14406q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_12_14305q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_12_14204q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_12_14103q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_12_14002q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_12_13901q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_12_13800q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_30_15501q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_30_15399q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_30_15297q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_30_15196q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_30_15095q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_30_14994q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_30_14893q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_30_14792q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_30_14691q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_30_14590q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_30_14489q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_30_14388q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_30_14287q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_30_14186q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_30_14085q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_30_13984q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_30_13883q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_30_13782q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux1_13544_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_11_15520q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_11_15418q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_11_15316q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_11_15215q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_11_15114q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_11_15013q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_11_14912q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_11_14811q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_11_14710q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_11_14609q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_11_14508q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_11_14407q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_11_14306q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_11_14205q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_11_14104q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_11_14003q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_11_13902q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_11_13801q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_10_15521q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_10_15419q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_10_15317q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_10_15216q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_10_15115q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_10_15014q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_10_14913q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_10_14812q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_10_14711q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_10_14610q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_10_14509q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_10_14408q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_10_14307q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_10_14206q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_10_14105q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_10_14004q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_10_13903q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_10_13802q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_9_15522q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_9_15420q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_9_15318q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_9_15217q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_9_15116q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_9_15015q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_9_14914q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_9_14813q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_9_14712q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_9_14611q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_9_14510q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_9_14409q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_9_14308q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_9_14207q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_9_14106q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_9_14005q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_9_13904q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_9_13803q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_8_15523q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_8_15421q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_8_15319q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_8_15218q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_8_15117q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_8_15016q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_8_14915q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_8_14814q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_8_14713q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_8_14612q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_8_14511q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_8_14410q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_8_14309q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_8_14208q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_8_14107q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_8_14006q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_8_13905q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_8_13804q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_7_15524q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_7_15422q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_7_15320q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_7_15219q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_7_15118q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_7_15017q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_7_14916q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_7_14815q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_7_14714q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_7_14613q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_7_14512q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_7_14411q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_7_14310q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_7_14209q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_7_14108q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_7_14007q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_7_13906q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_7_13805q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_6_15525q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_6_15423q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_6_15321q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_6_15220q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_6_15119q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_6_15018q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_6_14917q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_6_14816q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_6_14715q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_6_14614q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_6_14513q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_6_14412q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_6_14311q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_6_14210q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_6_14109q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_6_14008q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_6_13907q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_6_13806q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_5_15526q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_5_15424q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_5_15322q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_5_15221q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_5_15120q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_5_15019q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_5_14918q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_5_14817q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_5_14716q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_5_14615q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_5_14514q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_5_14413q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_5_14312q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_5_14211q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_5_14110q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_5_14009q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_5_13908q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_5_13807q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_4_15527q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_4_15425q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_4_15323q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_4_15222q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_4_15121q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_4_15020q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_4_14919q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_4_14818q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_4_14717q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_4_14616q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_4_14515q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_4_14414q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_4_14313q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_4_14212q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_4_14111q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_4_14010q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_4_13909q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_4_13808q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_3_15528q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_3_15426q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_3_15324q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_3_15223q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_3_15122q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_3_15021q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_3_14920q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_3_14819q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_3_14718q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_3_14617q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_3_14516q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_3_14415q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_3_14314q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_3_14213q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_3_14112q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_3_14011q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_3_13910q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_3_13809q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_2_15529q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_2_15427q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_2_15325q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_2_15224q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_2_15123q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_2_15022q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_2_14921q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_2_14820q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_2_14719q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_2_14618q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_2_14517q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_2_14416q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_2_14315q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_2_14214q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_2_14113q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_2_14012q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_2_13911q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_2_13810q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_29_15502q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_29_15400q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_29_15298q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_29_15197q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_29_15096q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_29_14995q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_29_14894q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_29_14793q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_29_14692q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_29_14591q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_29_14490q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_29_14389q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_29_14288q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_29_14187q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_29_14086q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_29_13985q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_29_13884q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_29_13783q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux2_13545_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_1_15530q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_1_15428q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_1_15326q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_1_15225q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_1_15124q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_1_15023q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_1_14922q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_1_14821q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_1_14720q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_1_14619q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_1_14518q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_1_14417q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_1_14316q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_1_14215q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_1_14114q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_1_14013q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_1_13912q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_1_13811q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_0_15531q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_0_15429q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_0_15327q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_0_15226q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_0_15125q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_0_15024q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_0_14923q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_0_14822q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_0_14721q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_0_14620q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_0_14519q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_0_14418q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_0_14317q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_0_14216q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_0_14115q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_0_14014q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_0_13913q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_0_13812q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_28_15503q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_28_15401q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_28_15299q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_28_15198q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_28_15097q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_28_14996q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_28_14895q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_28_14794q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_28_14693q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_28_14592q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_28_14491q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_28_14390q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_28_14289q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_28_14188q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_28_14087q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_28_13986q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_28_13885q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_28_13784q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux3_13546_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_27_15504q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_27_15402q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_27_15300q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_27_15199q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_27_15098q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_27_14997q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_27_14896q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_27_14795q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_27_14694q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_27_14593q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_27_14492q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_27_14391q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_27_14290q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_27_14189q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_27_14088q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_27_13987q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_27_13886q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_27_13785q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux4_13547_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_26_15505q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_26_15403q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_26_15301q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_26_15200q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_26_15099q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_26_14998q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_26_14897q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_26_14796q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_26_14695q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_26_14594q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_26_14493q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_26_14392q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_26_14291q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_26_14190q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_26_14089q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_26_13988q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_26_13887q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_26_13786q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux5_13548_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_25_15506q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_25_15404q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_25_15302q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_25_15201q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_25_15100q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_25_14999q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_25_14898q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_25_14797q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_25_14696q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_25_14595q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_25_14494q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_25_14393q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_25_14292q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_25_14191q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_25_14090q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_25_13989q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_25_13888q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_25_13787q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux6_13549_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_24_15507q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_24_15405q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_24_15303q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_24_15202q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_24_15101q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_24_15000q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_24_14899q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_24_14798q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_24_14697q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_24_14596q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_24_14495q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_24_14394q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_24_14293q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_24_14192q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_24_14091q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_24_13990q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_24_13889q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_24_13788q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux7_13550_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_23_15508q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_23_15406q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_23_15304q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_23_15203q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_23_15102q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_23_15001q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_23_14900q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_23_14799q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_23_14698q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_23_14597q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_23_14496q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_23_14395q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_23_14294q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_23_14193q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_23_14092q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_23_13991q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_23_13890q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_23_13789q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux8_13551_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_data <= ( s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & s_wire_gnd & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_17_22_15509q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_16_22_15407q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_15_22_15305q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_14_22_15204q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_13_22_15103q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_12_22_15002q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_11_22_14901q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_10_22_14800q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_9_22_14699q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_8_22_14598q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_7_22_14497q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_6_22_14396q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_5_22_14295q
 & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_4_22_14194q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_3_22_14093q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_2_22_13992q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_1_22_13891q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_internal_registers_0_22_13790q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_sel <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_add0_13542_o(5 DOWNTO 1));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552 :  oper_mux
	  GENERIC MAP (
		width_data => 32,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux9_13552_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_18071m_dataout & wire_w183w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q & "1" & "1" & "1" & "1" & "1" & "0" & "0" & "0" & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout & "0" & "0" & "0" & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074 :  oper_mux
	  GENERIC MAP (
		width_data => 16,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux0_18074_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_18071m_dataout & wire_w183w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q & wire_w183w & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_eop_out_11246m_w_lg_dataout240w & "0" & "0" & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout & wire_w183w & wire_w183w & wire_w183w & wire_w183w & "0" & "0" & "0" & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075 :  oper_mux
	  GENERIC MAP (
		width_data => 16,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux1_18075_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_18071m_dataout & wire_w183w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout & "1" & "1" & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout & "0" & wire_w183w & wire_w183w & "0" & "0" & wire_w183w & wire_w183w & "0" & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076 :  oper_mux
	  GENERIC MAP (
		width_data => 16,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux2_18076_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_data <= ( wire_nO_w304w & "0" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout & "1" & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_stream_output_outputter_int_ready_19038_dataout & "1" & "0" & wire_w183w & "0" & wire_w183w & "0" & wire_w183w & "0" & wire_w183w & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077 :  oper_mux
	  GENERIC MAP (
		width_data => 16,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux3_18077_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_data <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_din_ready_18560_dataout & "1" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_writing_control_18553q & "1" & "0" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1" & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_3_18080q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_2_18081q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_1_18082q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_state_0_18083q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078 :  oper_mux
	  GENERIC MAP (
		width_data => 16,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_control_packet_encoder_encoder_mux4_18078_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux13_13556_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector0_13592_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux23_13566_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector10_13602_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux24_13567_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector11_13603_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux25_13568_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector12_13604_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux26_13569_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector13_13605_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux27_13570_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector14_13606_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux28_13571_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector15_13607_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux29_13572_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector16_13608_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux30_13573_o & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_register_1_15546q & "0" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_interrupt_enables_0_13679q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(2 DOWNTO 0));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector17_13609_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux31_13574_o & "0" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_13154q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_enable_13678q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_decoder0_13575_o(2 DOWNTO 0));
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector18_13610_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux14_13557_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector1_13593_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux15_13558_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector2_13594_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux16_13559_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector3_13595_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux17_13560_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector4_13596_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux18_13561_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector5_13597_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux19_13562_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector6_13598_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux20_13563_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector7_13599_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux21_13564_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector8_13600_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_mux22_13565_o & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_wideor1_13590_dataout & wire_w1886w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601 :  oper_selector
	  GENERIC MAP (
		width_data => 2,
		width_sel => 2
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_common_avalon_mm_slave_slave_selector9_13601_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_10755m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_11088q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_10915m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_discard_remaining_data_of_read_word_10755m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector0_10945_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10833m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_29_11182q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10882m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector10_11033_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10834m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_28_11183q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10883m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector11_11034_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10835m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_27_11184q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10884m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector12_11035_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10836m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_26_11185q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10885m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector13_11036_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10837m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_25_11186q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10886m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector14_11037_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10838m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_24_11187q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10887m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector15_11038_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10839m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_23_11188q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10888m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector16_11039_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10840m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_22_11189q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10889m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector17_11040_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10841m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_21_11190q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10890m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector18_11041_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10842m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_20_11191q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10891m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector19_11042_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_data <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout & "0" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_11079q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_10946_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector1_10947_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10843m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_19_11192q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10892m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector20_11043_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10844m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_18_11193q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10893m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector21_11044_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10845m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_17_11194q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10894m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector22_11045_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10846m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_16_11195q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10895m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector23_11046_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10847m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_15_11196q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10896m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector24_11047_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10848m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_14_11197q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10897m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector25_11048_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10849m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_13_11198q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10898m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector26_11049_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10850m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_12_11199q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10899m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector27_11050_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10851m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11_11200q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10900m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector28_11051_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10852m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10_11201q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10901m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector29_11052_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_10757m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_11083q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10914_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_eop_out_10920m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector2_10948_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10853m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_9_11202q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10902m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector30_11053_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10854m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_8_11203q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10903m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector31_11054_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10855m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_7_11204q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10904m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector32_11055_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10856m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_6_11205q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10905m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector33_11056_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10857m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_5_11206q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10906m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector34_11057_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10858m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_4_11207q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10907m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector35_11058_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10859m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_3_11208q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10908m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector36_11059_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10860m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_2_11209q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10909m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector37_11060_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10861m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_1_11210q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10910m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector38_11061_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10862m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_0_11248q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10911m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector39_11062_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_data <= ( "0" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_11084q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_complete_10919m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & wire_nO_w2960w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector3_10950_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_data <= ( wire_w3263w & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10866m_dataout & "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10921m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector40_11063_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_data <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10867m_dataout & "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10867m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector41_11064_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_data <= ( "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10868m_dataout & wire_w3283w & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10922m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector42_11065_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_data <= ( "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10869m_dataout & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10914_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_10869m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector43_11066_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_data <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_10863m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_10876m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_cmd_11080q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector5_10952_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_data <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_10864m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_internal_output_is_valid_10870m_dataout & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_comb_3223_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_ending_11077q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector6_11028_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_data <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_always0_10759_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_10865m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_sop_out_11082q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_waiting_11075q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_clear_enable_10946_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector7_11029_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10831m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_31_11180q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10880m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector8_11031_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10832m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_30_11181q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_10881m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_idle_11074q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_pre_data_out_11030_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_state_running_11076q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_prc_core_prc_core_selector9_11032_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_data <= ( "0" & "1" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_prc_prc_alt_vipvfr131_common_avalon_mm_slave_avalon_mm_control_slave_interrupt_register_1_12222q);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor0_12915_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector0_12916_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_2_13114q & "0" & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & wire_nO_w_lg_w2254w2255w & wire_nO_w_lg_w2177w2178w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector10_12963_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_1_13115q & "1" & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & wire_nO_w_lg_w2193w2268w & wire_nO_w_lg_w2264w2265w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector11_12966_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_address_0_13116q & "1" & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & wire_nO_w2134w & wire_nO_w_lg_w_lg_w2277w2278w2279w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector12_12969_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_do_control_packet_13117q & "1" & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_sel <= ( s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor11_12970_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector13_12971_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_31_13053q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12774m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12842m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12874m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector14_12973_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_30_13054q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12775m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12843m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12875m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector15_12974_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_29_13055q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12776m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12844m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12876m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector16_12975_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_28_13056q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12777m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12845m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12877m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector17_12976_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_27_13057q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12778m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12846m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12878m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector18_12977_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_26_13058q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12779m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12847m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12879m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector19_12978_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_data <= ( "0" & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_13040q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_frame_complete_12914m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor0_12915_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector1_12917_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_25_13059q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12780m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12848m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12880m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector20_12979_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_24_13060q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12781m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12849m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12881m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector21_12980_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_23_13061q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12782m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12850m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12882m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector22_12981_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_22_13062q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12783m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12851m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12883m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector23_12982_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_21_13063q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12784m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12852m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12884m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector24_12983_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_20_13064q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12785m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12853m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12885m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector25_12984_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_19_13065q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12786m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12854m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12886m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector26_12985_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_18_13066q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12787m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12855m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12887m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector27_12986_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_17_13067q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12788m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12856m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12888m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector28_12987_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_16_13068q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12789m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12857m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12889m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector29_12988_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12764m_dataout & "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12906m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor0_12915_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector2_12918_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_15_13069q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12790m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12858m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12890m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector30_12989_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_14_13070q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12791m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12859m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12891m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector31_12990_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_13_13071q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12792m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12860m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12892m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector32_12991_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12_13072q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12793m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12861m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12893m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector33_12992_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_11_13073q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12794m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12862m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12894m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector34_12993_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_10_13074q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12795m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12863m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12895m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector35_12994_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_9_13075q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12796m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12864m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12896m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector36_12995_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_8_13076q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12797m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12865m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12897m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector37_12996_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_7_13077q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12798m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12866m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12898m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector38_12997_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_6_13078q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12799m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12867m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12899m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector39_12998_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12765m_dataout & "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12907m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor0_12915_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector3_12919_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_5_13079q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12800m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12868m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12900m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector40_12999_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_4_13080q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12801m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12869m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12901m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector41_13000_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_3_13081q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12802m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12870m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12902m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector42_13001_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_2_13082q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12803m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12871m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12903m_dataout & "0");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor12_12972_dataout);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002 :  oper_selector
	  GENERIC MAP (
		width_data => 5,
		width_sel => 5
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector43_13002_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_1_13083q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12804m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12872m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12904m_dataout & "0" & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q & wire_nO_w2696w);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004 :  oper_selector
	  GENERIC MAP (
		width_data => 6,
		width_sel => 6
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector44_13004_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_data <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_0_13084q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12805m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12873m_dataout & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_master_writedata_12905m_dataout & "0" & "1");
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & wire_nO_w2715w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006 :  oper_selector
	  GENERIC MAP (
		width_data => 6,
		width_sel => 6
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector45_13006_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12766m_dataout & "1" & "0" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12908m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_address_13045q & wire_nO_w_lg_w_lg_w2177w2178w2179w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector4_12921_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12767m_dataout & "0" & "1" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12909m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & wire_nO_w_lg_w_lg_w2193w2194w2195w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_samples_13046q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector5_12923_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12768m_dataout & "0" & "1" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12910m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & wire_nO_w_lg_w_lg_w2134w2208w2209w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_words_13047q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector6_12925_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12769m_dataout & "0" & "1" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12911m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & wire_nO_w_lg_w_lg_w2134w2135w2222w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_type_13048q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector7_12927_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12770m_dataout & "0" & "1" & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_12912m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & wire_nO_w_lg_w_lg_w2134w2135w2136w & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_sending_go_and_enable_interrupt_13049q & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929 :  oper_selector
	  GENERIC MAP (
		width_data => 4,
		width_sel => 4
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector8_12929_sel
	  );
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_data <= ( wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_12772m_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_13154q & wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_running_12913m_dataout);
	wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_sel <= ( soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_idle_13044q & s_wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_wideor0_12915_dataout & soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_state_waiting_end_frame_13050q);
	soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931 :  oper_selector
	  GENERIC MAP (
		width_data => 3,
		width_sel => 3
	  )
	  PORT MAP ( 
		data => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_data,
		o => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_o,
		sel => wire_soc_system_v5_alt_vip_vfr_vga_alt_vipvfr131_vfr_alt_vip_vfr_vga_alt_vipvfr131_vfr_controller_controller_selector9_12931_sel
	  );

 END RTL; --soc_system_v5_alt_vip_vfr_vga
--synopsys translate_on
--VALID FILE
