Fitter report for Risc_V
Sun May 18 01:22:58 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun May 18 01:22:58 2025       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; Risc_V                                      ;
; Top-level Entity Name           ; Risc_V                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 5,710 / 56,480 ( 10 % )                     ;
; Total registers                 ; 2384                                        ;
; Total pins                      ; 81 / 268 ( 30 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 2 / 156 ( 1 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                 ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                               ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------+------------------+-----------------------+
; clock~inputCLKENA0                                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                ;                  ;                       ;
; reset~inputCLKENA0                                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                ;                  ;                       ;
; Control_unit:ctrl|Main_FSM:Fsm|state.ALUWB_s                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Control_unit:ctrl|Main_FSM:Fsm|state.ALUWB_s~DUPLICATE                         ;                  ;                       ;
; Control_unit:ctrl|Main_FSM:Fsm|state.Auipc                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Control_unit:ctrl|Main_FSM:Fsm|state.Auipc~DUPLICATE                           ;                  ;                       ;
; Control_unit:ctrl|Main_FSM:Fsm|state.Decode                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Control_unit:ctrl|Main_FSM:Fsm|state.Decode~DUPLICATE                          ;                  ;                       ;
; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteI                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteI~DUPLICATE                        ;                  ;                       ;
; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteIC                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteIC~DUPLICATE                       ;                  ;                       ;
; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteRC                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteRC~DUPLICATE                       ;                  ;                       ;
; Control_unit:ctrl|Main_FSM:Fsm|state.MemWB                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Control_unit:ctrl|Main_FSM:Fsm|state.MemWB~DUPLICATE                           ;                  ;                       ;
; cycle_number[0]~reg0                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cycle_number[0]~reg0DUPLICATE                                                  ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[7]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[7]~DUPLICATE              ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[8]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[8]~DUPLICATE              ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[12]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[12]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[16]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[16]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[20]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[20]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[21]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[21]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[23]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[23]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[27]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[27]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[28]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[28]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[29]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[29]~DUPLICATE             ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[0]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[4]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[7]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[7]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[8]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[8]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[9]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[9]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[12]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[13]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[13]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[15]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[16]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[17]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[22]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[22]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[24]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[25]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[27]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[27]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[28]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[31]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[31]~DUPLICATE        ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[4]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[4]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[5]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[5]~DUPLICATE      ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[13]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[13]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[14]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[14]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[16]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[16]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[18]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[18]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[21]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[21]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[22]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[22]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[23]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[23]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[25]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[25]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[26]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[26]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[27]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[27]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[20]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[20]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[21]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[21]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[28]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[28]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[31]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[31]~DUPLICATE     ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[1][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[1][5]~DUPLICATE   ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[5][4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[5][4]~DUPLICATE   ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]~DUPLICATE   ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[17][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[17][0]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[19][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[19][4]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[24][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[24][0]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[25][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[25][7]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[31][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[31][1]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[31][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[31][2]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[34][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[34][6]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[39][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[39][7]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[55][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[55][5]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[59][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[59][5]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[62][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[62][3]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[63][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[63][3]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[63][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[63][4]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[68][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[68][7]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[95][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[95][0]~DUPLICATE  ;                  ;                       ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[105][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[105][1]~DUPLICATE ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[1][29]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[1][29]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][2]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][2]~DUPLICATE           ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][26]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][26]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][29]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][29]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[3][31]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[3][31]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[4][22]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[4][22]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[4][26]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[4][26]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[8][15]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[8][15]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[8][27]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[8][27]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[10][27]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[10][27]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[19][8]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[19][8]~DUPLICATE          ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[19][30]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[19][30]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[19][31]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[19][31]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[24][15]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[24][15]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[25][30]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[25][30]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[26][31]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[26][31]~DUPLICATE         ;                  ;                       ;
; datapath:data_path|register_file:registers|REGISTERS[28][7]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; datapath:data_path|register_file:registers|REGISTERS[28][7]~DUPLICATE          ;                  ;                       ;
+----------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10045 ) ; 0.00 % ( 0 / 10045 )       ; 0.00 % ( 0 / 10045 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10045 ) ; 0.00 % ( 0 / 10045 )       ; 0.00 % ( 0 / 10045 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10045 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Zaki_D/Mes_projets/Quartus/VERILOG/CPU_RISCV_Multicycle/Risc_V/output_files/Risc_V.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,710 / 56,480        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 5,710                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,799 / 56,480        ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 869                   ;       ;
;         [b] ALMs used for LUT logic                         ; 4,668                 ;       ;
;         [c] ALMs used for registers                         ; 262                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 375 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 286 / 56,480          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ;       ;
;         [c] Due to LAB input limits                         ; 279                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 725 / 5,648           ; 13 %  ;
;     -- Logic LABs                                           ; 725                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 7,582                 ;       ;
;     -- 7 input functions                                    ; 24                    ;       ;
;     -- 6 input functions                                    ; 3,432                 ;       ;
;     -- 5 input functions                                    ; 2,111                 ;       ;
;     -- 4 input functions                                    ; 1,336                 ;       ;
;     -- <=3 input functions                                  ; 679                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 269                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,384                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,262 / 112,960       ; 2 %   ;
;         -- Secondary logic registers                        ; 122 / 112,960         ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,297                 ;       ;
;         -- Routing optimization registers                   ; 87                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 81 / 268              ; 30 %  ;
;     -- Clock pins                                           ; 2 / 11                ; 18 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 156               ; 1 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.0% / 6.7% / 7.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 71.5% / 72.1% / 75.9% ;       ;
; Maximum fan-out                                             ; 2384                  ;       ;
; Highest non-global fan-out                                  ; 944                   ;       ;
; Total fan-out                                               ; 49245                 ;       ;
; Average fan-out                                             ; 4.73                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5710 / 56480 ( 10 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5710                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5799 / 56480 ( 10 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 869                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4668                   ; 0                              ;
;         [c] ALMs used for registers                         ; 262                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 375 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 286 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 7                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 279                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 725 / 5648 ( 13 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 725                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 7582                   ; 0                              ;
;     -- 7 input functions                                    ; 24                     ; 0                              ;
;     -- 6 input functions                                    ; 3432                   ; 0                              ;
;     -- 5 input functions                                    ; 2111                   ; 0                              ;
;     -- 4 input functions                                    ; 1336                   ; 0                              ;
;     -- <=3 input functions                                  ; 679                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 269                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 2262 / 112960 ( 2 % )  ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 122 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 2297                   ; 0                              ;
;         -- Routing optimization registers                   ; 87                     ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 81                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; DSP block                                                   ; 2 / 156 ( 1 % )        ; 0 / 156 ( 0 % )                ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 49251                  ; 0                              ;
;     -- Registered Connections                               ; 12583                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 3                      ; 0                              ;
;     -- Output Ports                                         ; 78                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clock ; M16   ; 5B       ; 89           ; 35           ; 60           ; 2384                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset ; N16   ; 5B       ; 89           ; 35           ; 43           ; 2384                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; run   ; F22   ; 7A       ; 82           ; 81           ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; PC[0]           ; B21   ; 7A       ; 82           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[10]          ; N21   ; 5B       ; 89           ; 35           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[11]          ; P22   ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[12]          ; E19   ; 7A       ; 86           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[13]          ; C20   ; 7A       ; 86           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[14]          ; B20   ; 7A       ; 86           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[15]          ; M21   ; 5B       ; 89           ; 37           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[16]          ; D22   ; 7A       ; 80           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[17]          ; M18   ; 5B       ; 89           ; 36           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[18]          ; J22   ; 7A       ; 84           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[19]          ; G16   ; 7A       ; 70           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[1]           ; U21   ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[20]          ; K22   ; 5B       ; 89           ; 38           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[21]          ; P17   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[22]          ; K21   ; 5B       ; 89           ; 38           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[23]          ; L18   ; 5B       ; 89           ; 38           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[24]          ; B22   ; 7A       ; 78           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[25]          ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[26]          ; M22   ; 5B       ; 89           ; 36           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[27]          ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[28]          ; K19   ; 7A       ; 72           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[29]          ; N20   ; 5B       ; 89           ; 35           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[2]           ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[30]          ; R16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[31]          ; P19   ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[3]           ; A20   ; 7A       ; 74           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[4]           ; B16   ; 7A       ; 72           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[5]           ; C16   ; 7A       ; 72           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[6]           ; K20   ; 7A       ; 72           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[7]           ; R22   ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[8]           ; D19   ; 7A       ; 86           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[9]           ; H20   ; 7A       ; 80           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[0] ; B15   ; 7A       ; 62           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[1] ; J11   ; 7A       ; 58           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[2] ; H10   ; 7A       ; 58           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[3] ; A13   ; 7A       ; 60           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[4] ; H14   ; 7A       ; 60           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[5] ; B13   ; 7A       ; 60           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[6] ; J13   ; 7A       ; 60           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[7] ; E14   ; 7A       ; 58           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; cycle_number[8] ; G15   ; 7A       ; 62           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; done            ; G22   ; 7A       ; 82           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[0]    ; W22   ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[10]   ; A17   ; 7A       ; 74           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[11]   ; E21   ; 7A       ; 88           ; 81           ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[12]   ; F18   ; 7A       ; 76           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[13]   ; E22   ; 7A       ; 80           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[14]   ; D21   ; 7A       ; 88           ; 81           ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[15]   ; H21   ; 7A       ; 88           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[16]   ; C18   ; 7A       ; 78           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[17]   ; A18   ; 7A       ; 74           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[18]   ; D17   ; 7A       ; 70           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[19]   ; A19   ; 7A       ; 74           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[1]    ; AA19  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[20]   ; W16   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[21]   ; U17   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[22]   ; U20   ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[23]   ; V9    ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[24]   ; P16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[25]   ; K17   ; 5B       ; 89           ; 37           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[26]   ; M20   ; 5B       ; 89           ; 37           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[27]   ; J18   ; 7A       ; 68           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[28]   ; J19   ; 7A       ; 68           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[29]   ; G17   ; 7A       ; 70           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[2]    ; Y22   ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[30]   ; H18   ; 7A       ; 68           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[31]   ; G18   ; 7A       ; 68           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[3]    ; U16   ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[4]    ; V16   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[5]    ; L17   ; 5B       ; 89           ; 37           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[6]    ; P18   ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[7]    ; A7    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[8]    ; F19   ; 7A       ; 76           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; register3[9]    ; C19   ; 7A       ; 78           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; state[0]        ; B18   ; 7A       ; 84           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; state[1]        ; G20   ; 7A       ; 80           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; state[2]        ; A22   ; 7A       ; 78           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; state[3]        ; C21   ; 7A       ; 82           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 9 / 48 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 7 / 16 ( 44 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 47 / 80 ( 59 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; register3[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; cycle_number[3]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; register3[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A18      ; 401        ; 7A       ; register3[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A19      ; 404        ; 7A       ; register3[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A20      ; 402        ; 7A       ; PC[3]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; state[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; register3[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; cycle_number[5]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; cycle_number[0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 406        ; 7A       ; PC[4]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; state[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; PC[14]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B21      ; 387        ; 7A       ; PC[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B22      ; 394        ; 7A       ; PC[24]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; PC[5]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; register3[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C19      ; 393        ; 7A       ; register3[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C20      ; 378        ; 7A       ; PC[13]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C21      ; 385        ; 7A       ; state[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; register3[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; PC[8]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; register3[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D22      ; 392        ; 7A       ; PC[16]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; cycle_number[7]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; PC[12]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; register3[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E22      ; 390        ; 7A       ; register3[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; register3[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F19      ; 397        ; 7A       ; register3[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; run                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; cycle_number[8]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 412        ; 7A       ; PC[19]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G17      ; 410        ; 7A       ; register3[29]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G18      ; 413        ; 7A       ; register3[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; state[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; done                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; cycle_number[2]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; cycle_number[4]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; register3[30]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; PC[9]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H21      ; 373        ; 7A       ; register3[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; cycle_number[1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; cycle_number[6]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; register3[27]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J19      ; 414        ; 7A       ; register3[28]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; PC[18]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; register3[25]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; PC[28]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K20      ; 405        ; 7A       ; PC[6]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K21      ; 289        ; 5B       ; PC[22]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; PC[20]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; register3[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; PC[23]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; PC[25]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; PC[27]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clock                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; PC[17]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; register3[26]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; PC[15]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; PC[26]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; PC[2]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; PC[29]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; PC[10]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; register3[24]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; PC[21]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; register3[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; PC[31]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; PC[11]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; PC[30]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; PC[7]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; register3[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; register3[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; register3[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; PC[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; register3[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; register3[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; register3[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; register3[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; register3[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; done            ; Incomplete set of assignments ;
; state[0]        ; Incomplete set of assignments ;
; state[1]        ; Incomplete set of assignments ;
; state[2]        ; Incomplete set of assignments ;
; state[3]        ; Incomplete set of assignments ;
; cycle_number[0] ; Incomplete set of assignments ;
; cycle_number[1] ; Incomplete set of assignments ;
; cycle_number[2] ; Incomplete set of assignments ;
; cycle_number[3] ; Incomplete set of assignments ;
; cycle_number[4] ; Incomplete set of assignments ;
; cycle_number[5] ; Incomplete set of assignments ;
; cycle_number[6] ; Incomplete set of assignments ;
; cycle_number[7] ; Incomplete set of assignments ;
; cycle_number[8] ; Incomplete set of assignments ;
; register3[0]    ; Incomplete set of assignments ;
; register3[1]    ; Incomplete set of assignments ;
; register3[2]    ; Incomplete set of assignments ;
; register3[3]    ; Incomplete set of assignments ;
; register3[4]    ; Incomplete set of assignments ;
; register3[5]    ; Incomplete set of assignments ;
; register3[6]    ; Incomplete set of assignments ;
; register3[7]    ; Incomplete set of assignments ;
; register3[8]    ; Incomplete set of assignments ;
; register3[9]    ; Incomplete set of assignments ;
; register3[10]   ; Incomplete set of assignments ;
; register3[11]   ; Incomplete set of assignments ;
; register3[12]   ; Incomplete set of assignments ;
; register3[13]   ; Incomplete set of assignments ;
; register3[14]   ; Incomplete set of assignments ;
; register3[15]   ; Incomplete set of assignments ;
; register3[16]   ; Incomplete set of assignments ;
; register3[17]   ; Incomplete set of assignments ;
; register3[18]   ; Incomplete set of assignments ;
; register3[19]   ; Incomplete set of assignments ;
; register3[20]   ; Incomplete set of assignments ;
; register3[21]   ; Incomplete set of assignments ;
; register3[22]   ; Incomplete set of assignments ;
; register3[23]   ; Incomplete set of assignments ;
; register3[24]   ; Incomplete set of assignments ;
; register3[25]   ; Incomplete set of assignments ;
; register3[26]   ; Incomplete set of assignments ;
; register3[27]   ; Incomplete set of assignments ;
; register3[28]   ; Incomplete set of assignments ;
; register3[29]   ; Incomplete set of assignments ;
; register3[30]   ; Incomplete set of assignments ;
; register3[31]   ; Incomplete set of assignments ;
; PC[0]           ; Incomplete set of assignments ;
; PC[1]           ; Incomplete set of assignments ;
; PC[2]           ; Incomplete set of assignments ;
; PC[3]           ; Incomplete set of assignments ;
; PC[4]           ; Incomplete set of assignments ;
; PC[5]           ; Incomplete set of assignments ;
; PC[6]           ; Incomplete set of assignments ;
; PC[7]           ; Incomplete set of assignments ;
; PC[8]           ; Incomplete set of assignments ;
; PC[9]           ; Incomplete set of assignments ;
; PC[10]          ; Incomplete set of assignments ;
; PC[11]          ; Incomplete set of assignments ;
; PC[12]          ; Incomplete set of assignments ;
; PC[13]          ; Incomplete set of assignments ;
; PC[14]          ; Incomplete set of assignments ;
; PC[15]          ; Incomplete set of assignments ;
; PC[16]          ; Incomplete set of assignments ;
; PC[17]          ; Incomplete set of assignments ;
; PC[18]          ; Incomplete set of assignments ;
; PC[19]          ; Incomplete set of assignments ;
; PC[20]          ; Incomplete set of assignments ;
; PC[21]          ; Incomplete set of assignments ;
; PC[22]          ; Incomplete set of assignments ;
; PC[23]          ; Incomplete set of assignments ;
; PC[24]          ; Incomplete set of assignments ;
; PC[25]          ; Incomplete set of assignments ;
; PC[26]          ; Incomplete set of assignments ;
; PC[27]          ; Incomplete set of assignments ;
; PC[28]          ; Incomplete set of assignments ;
; PC[29]          ; Incomplete set of assignments ;
; PC[30]          ; Incomplete set of assignments ;
; PC[31]          ; Incomplete set of assignments ;
; run             ; Incomplete set of assignments ;
; clock           ; Incomplete set of assignments ;
; reset           ; Incomplete set of assignments ;
; done            ; Missing location assignment   ;
; state[0]        ; Missing location assignment   ;
; state[1]        ; Missing location assignment   ;
; state[2]        ; Missing location assignment   ;
; state[3]        ; Missing location assignment   ;
; cycle_number[0] ; Missing location assignment   ;
; cycle_number[1] ; Missing location assignment   ;
; cycle_number[2] ; Missing location assignment   ;
; cycle_number[3] ; Missing location assignment   ;
; cycle_number[4] ; Missing location assignment   ;
; cycle_number[5] ; Missing location assignment   ;
; cycle_number[6] ; Missing location assignment   ;
; cycle_number[7] ; Missing location assignment   ;
; cycle_number[8] ; Missing location assignment   ;
; register3[0]    ; Missing location assignment   ;
; register3[1]    ; Missing location assignment   ;
; register3[2]    ; Missing location assignment   ;
; register3[3]    ; Missing location assignment   ;
; register3[4]    ; Missing location assignment   ;
; register3[5]    ; Missing location assignment   ;
; register3[6]    ; Missing location assignment   ;
; register3[7]    ; Missing location assignment   ;
; register3[8]    ; Missing location assignment   ;
; register3[9]    ; Missing location assignment   ;
; register3[10]   ; Missing location assignment   ;
; register3[11]   ; Missing location assignment   ;
; register3[12]   ; Missing location assignment   ;
; register3[13]   ; Missing location assignment   ;
; register3[14]   ; Missing location assignment   ;
; register3[15]   ; Missing location assignment   ;
; register3[16]   ; Missing location assignment   ;
; register3[17]   ; Missing location assignment   ;
; register3[18]   ; Missing location assignment   ;
; register3[19]   ; Missing location assignment   ;
; register3[20]   ; Missing location assignment   ;
; register3[21]   ; Missing location assignment   ;
; register3[22]   ; Missing location assignment   ;
; register3[23]   ; Missing location assignment   ;
; register3[24]   ; Missing location assignment   ;
; register3[25]   ; Missing location assignment   ;
; register3[26]   ; Missing location assignment   ;
; register3[27]   ; Missing location assignment   ;
; register3[28]   ; Missing location assignment   ;
; register3[29]   ; Missing location assignment   ;
; register3[30]   ; Missing location assignment   ;
; register3[31]   ; Missing location assignment   ;
; PC[0]           ; Missing location assignment   ;
; PC[1]           ; Missing location assignment   ;
; PC[2]           ; Missing location assignment   ;
; PC[3]           ; Missing location assignment   ;
; PC[4]           ; Missing location assignment   ;
; PC[5]           ; Missing location assignment   ;
; PC[6]           ; Missing location assignment   ;
; PC[7]           ; Missing location assignment   ;
; PC[8]           ; Missing location assignment   ;
; PC[9]           ; Missing location assignment   ;
; PC[10]          ; Missing location assignment   ;
; PC[11]          ; Missing location assignment   ;
; PC[12]          ; Missing location assignment   ;
; PC[13]          ; Missing location assignment   ;
; PC[14]          ; Missing location assignment   ;
; PC[15]          ; Missing location assignment   ;
; PC[16]          ; Missing location assignment   ;
; PC[17]          ; Missing location assignment   ;
; PC[18]          ; Missing location assignment   ;
; PC[19]          ; Missing location assignment   ;
; PC[20]          ; Missing location assignment   ;
; PC[21]          ; Missing location assignment   ;
; PC[22]          ; Missing location assignment   ;
; PC[23]          ; Missing location assignment   ;
; PC[24]          ; Missing location assignment   ;
; PC[25]          ; Missing location assignment   ;
; PC[26]          ; Missing location assignment   ;
; PC[27]          ; Missing location assignment   ;
; PC[28]          ; Missing location assignment   ;
; PC[29]          ; Missing location assignment   ;
; PC[30]          ; Missing location assignment   ;
; PC[31]          ; Missing location assignment   ;
; run             ; Missing location assignment   ;
; clock           ; Missing location assignment   ;
; reset           ; Missing location assignment   ;
+-----------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                ; Entity Name                 ; Library Name ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |Risc_V                                       ; 5710.0 (5.0)         ; 5798.4 (5.0)                     ; 373.4 (0.0)                                       ; 285.0 (0.0)                      ; 0.0 (0.0)            ; 7582 (10)           ; 2384 (10)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 81   ; 0            ; |Risc_V                                                                                                                            ; Risc_V                      ; work         ;
;    |Control_unit:ctrl|                        ; 31.7 (2.7)           ; 36.2 (3.0)                       ; 4.6 (0.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 56 (4)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|Control_unit:ctrl                                                                                                          ; Control_unit                ; work         ;
;       |ALU_decoder:alu_dec|                   ; 3.2 (3.2)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|Control_unit:ctrl|ALU_decoder:alu_dec                                                                                      ; ALU_decoder                 ; work         ;
;       |Inst_decoder:Imm_choice|               ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|Control_unit:ctrl|Inst_decoder:Imm_choice                                                                                  ; Inst_decoder                ; work         ;
;       |Main_FSM:Fsm|                          ; 22.9 (22.9)          ; 26.1 (26.1)                      ; 3.2 (3.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 38 (38)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|Control_unit:ctrl|Main_FSM:Fsm                                                                                             ; Main_FSM                    ; work         ;
;       |Size_decoder:size_data|                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|Control_unit:ctrl|Size_decoder:size_data                                                                                   ; Size_decoder                ; work         ;
;    |datapath:data_path|                       ; 5673.4 (0.0)         ; 5757.2 (0.0)                     ; 368.8 (0.0)                                       ; 284.9 (0.0)                      ; 0.0 (0.0)            ; 7516 (0)            ; 2351 (0)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Risc_V|datapath:data_path                                                                                                         ; datapath                    ; work         ;
;       |alu:ALU|                               ; 1690.2 (370.8)       ; 1484.2 (378.7)                   ; 19.7 (21.2)                                       ; 225.8 (13.4)                     ; 0.0 (0.0)            ; 2732 (522)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU                                                                                                 ; alu                         ; work         ;
;          |lpm_divide:Div0|                    ; 665.6 (0.0)          ; 564.0 (0.0)                      ; 0.0 (0.0)                                         ; 101.6 (0.0)                      ; 0.0 (0.0)            ; 1124 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU|lpm_divide:Div0                                                                                 ; lpm_divide                  ; work         ;
;             |lpm_divide_3dm:auto_generated|   ; 665.6 (0.0)          ; 564.0 (0.0)                      ; 0.0 (0.0)                                         ; 101.6 (0.0)                      ; 0.0 (0.0)            ; 1124 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm              ; work         ;
;                |sign_div_unsign_9nh:divider|  ; 665.6 (0.0)          ; 564.0 (0.0)                      ; 0.0 (0.0)                                         ; 101.6 (0.0)                      ; 0.0 (0.0)            ; 1124 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh         ; work         ;
;                   |alt_u_div_o2f:divider|     ; 665.6 (665.6)        ; 564.0 (564.0)                    ; 0.0 (0.0)                                         ; 101.6 (101.6)                    ; 0.0 (0.0)            ; 1124 (1124)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f               ; work         ;
;          |lpm_divide:Mod0|                    ; 652.3 (0.0)          ; 541.5 (0.0)                      ; 0.0 (0.0)                                         ; 110.8 (0.0)                      ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU|lpm_divide:Mod0                                                                                 ; lpm_divide                  ; work         ;
;             |lpm_divide_65m:auto_generated|   ; 652.3 (0.0)          ; 541.5 (0.0)                      ; 0.0 (0.0)                                         ; 110.8 (0.0)                      ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m              ; work         ;
;                |sign_div_unsign_9nh:divider|  ; 652.3 (0.0)          ; 541.5 (0.0)                      ; 0.0 (0.0)                                         ; 110.8 (0.0)                      ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh         ; work         ;
;                   |alt_u_div_o2f:divider|     ; 652.3 (652.3)        ; 541.5 (541.5)                    ; 0.0 (0.0)                                         ; 110.8 (110.8)                    ; 0.0 (0.0)            ; 1086 (1086)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|alu:ALU|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f               ; work         ;
;       |d_flip_flop:AFlipFlop|                 ; 9.6 (9.6)            ; 9.5 (9.5)                        ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|d_flip_flop:AFlipFlop                                                                                   ; d_flip_flop                 ; work         ;
;       |d_flip_flop:ALUFlipFlop|               ; 13.7 (13.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|d_flip_flop:ALUFlipFlop                                                                                 ; d_flip_flop                 ; work         ;
;       |d_flip_flop:dataFlipFlop|              ; 9.7 (9.7)            ; 9.8 (9.8)                        ; 0.8 (0.8)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|d_flip_flop:dataFlipFlop                                                                                ; d_flip_flop                 ; work         ;
;       |d_flip_flop:writeDataFlipFlop|         ; 8.5 (8.5)            ; 11.0 (11.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|d_flip_flop:writeDataFlipFlop                                                                           ; d_flip_flop                 ; work         ;
;       |d_flip_flop_with_enable:PCFlipFlop|    ; 9.4 (9.4)            ; 14.2 (14.2)                      ; 5.9 (5.9)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|d_flip_flop_with_enable:PCFlipFlop                                                                      ; d_flip_flop_with_enable     ; work         ;
;       |d_flip_flop_with_enable:instrFlipFlop| ; 9.5 (9.5)            ; 11.9 (11.9)                      ; 2.7 (2.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|d_flip_flop_with_enable:instrFlipFlop                                                                   ; d_flip_flop_with_enable     ; work         ;
;       |d_flip_flop_with_enable:oldPCFlipFlop| ; 6.7 (6.7)            ; 10.7 (10.7)                      ; 4.2 (4.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop                                                                   ; d_flip_flop_with_enable     ; work         ;
;       |immediate_extend:extend|               ; 5.1 (5.1)            ; 6.2 (6.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|immediate_extend:extend                                                                                 ; immediate_extend            ; work         ;
;       |instruction_and_data_memory:memory|    ; 3126.5 (3126.5)      ; 3232.6 (3232.6)                  ; 147.2 (147.2)                                     ; 41.1 (41.1)                      ; 0.0 (0.0)            ; 3889 (3889)         ; 1044 (1044)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|instruction_and_data_memory:memory                                                                      ; instruction_and_data_memory ; work         ;
;       |register_file:registers|               ; 707.2 (707.2)        ; 881.0 (881.0)                    ; 183.7 (183.7)                                     ; 10.0 (10.0)                      ; 0.0 (0.0)            ; 736 (736)           ; 1041 (1041)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|register_file:registers                                                                                 ; register_file               ; work         ;
;       |three_to_one_mux:resultMux|            ; 23.4 (23.4)          ; 22.0 (22.0)                      ; 0.7 (0.7)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|three_to_one_mux:resultMux                                                                              ; three_to_one_mux            ; work         ;
;       |three_to_one_mux:srcAMux|              ; 21.4 (21.4)          ; 21.2 (21.2)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|three_to_one_mux:srcAMux                                                                                ; three_to_one_mux            ; work         ;
;       |three_to_one_mux:srcBMux|              ; 27.5 (27.5)          ; 28.2 (28.2)                      ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|three_to_one_mux:srcBMux                                                                                ; three_to_one_mux            ; work         ;
;       |two_to_one_mux:addressMux|             ; 4.2 (4.2)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Risc_V|datapath:data_path|two_to_one_mux:addressMux                                                                               ; two_to_one_mux              ; work         ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; done            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; state[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; state[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; state[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; state[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cycle_number[8] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[24]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[25]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[26]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[27]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[28]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[29]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[30]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; register3[31]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[8]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[9]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[10]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[11]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[12]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[13]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[14]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[15]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[16]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[17]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[18]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[19]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[20]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[21]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[22]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[23]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[24]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[25]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[26]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[27]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[28]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[29]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[30]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[31]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; run             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clock           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; run                                                ;                   ;         ;
;      - Control_unit:ctrl|Main_FSM:Fsm|Selector15~2 ; 1                 ; 0       ;
;      - Control_unit:ctrl|Main_FSM:Fsm|Selector0~0  ; 1                 ; 0       ;
; clock                                              ;                   ;         ;
; reset                                              ;                   ;         ;
+----------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                         ;
+--------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                     ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Control_unit:ctrl|Main_FSM:Fsm|state.Fetch                               ; FF_X74_Y46_N8        ; 214     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Control_unit:ctrl|PCWrite~3                                              ; LABCELL_X73_Y51_N24  ; 48      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                                                                    ; PIN_M16              ; 2384    ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[0][6]~143   ; MLABCELL_X59_Y53_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[100][6]~572 ; MLABCELL_X47_Y53_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[101][6]~565 ; LABCELL_X64_Y53_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[102][6]~675 ; LABCELL_X50_Y52_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[103][6]~671 ; LABCELL_X67_Y56_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[104][6]~500 ; MLABCELL_X47_Y51_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[105][6]~495 ; LABCELL_X50_Y50_N24  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[106][6]~737 ; LABCELL_X64_Y51_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[107][6]~732 ; MLABCELL_X65_Y58_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[108][6]~596 ; LABCELL_X60_Y42_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[109][6]~589 ; LABCELL_X62_Y58_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[10][6]~346  ; LABCELL_X55_Y54_N6   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[110][6]~755 ; LABCELL_X68_Y55_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[111][6]~751 ; LABCELL_X63_Y59_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[112][6]~524 ; LABCELL_X50_Y56_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[113][6]~519 ; LABCELL_X50_Y54_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[114][6]~692 ; MLABCELL_X65_Y55_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[115][6]~688 ; LABCELL_X46_Y51_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[116][6]~614 ; MLABCELL_X65_Y59_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[117][6]~609 ; LABCELL_X62_Y55_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[118][6]~717 ; LABCELL_X45_Y53_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[119][6]~710 ; LABCELL_X46_Y52_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[11][6]~339  ; LABCELL_X53_Y54_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[120][6]~544 ; LABCELL_X62_Y57_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[121][6]~539 ; LABCELL_X66_Y57_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[122][6]~774 ; LABCELL_X63_Y52_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[123][6]~770 ; LABCELL_X66_Y62_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[124][6]~633 ; MLABCELL_X65_Y57_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[125][6]~628 ; MLABCELL_X52_Y51_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[126][6]~793 ; LABCELL_X63_Y60_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[127][6]~789 ; LABCELL_X63_Y55_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[12][6]~247  ; LABCELL_X63_Y41_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[13][6]~241  ; LABCELL_X66_Y56_N18  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[14][6]~423  ; LABCELL_X53_Y51_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[15][6]~418  ; MLABCELL_X65_Y61_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[16][6]~186  ; MLABCELL_X52_Y52_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[17][6]~181  ; LABCELL_X56_Y58_N24  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[18][6]~324  ; LABCELL_X51_Y55_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[19][6]~319  ; LABCELL_X53_Y49_N0   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[1][6]~138   ; LABCELL_X56_Y49_N0   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[20][6]~204  ; LABCELL_X53_Y42_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][6]~199  ; MLABCELL_X59_Y58_N24 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[22][6]~403  ; LABCELL_X68_Y59_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[23][6]~398  ; LABCELL_X68_Y58_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[24][6]~266  ; LABCELL_X60_Y56_N24  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[25][6]~261  ; MLABCELL_X65_Y53_N30 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[26][6]~365  ; LABCELL_X60_Y60_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[27][6]~359  ; LABCELL_X66_Y58_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[28][6]~285  ; LABCELL_X53_Y55_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[29][6]~280  ; LABCELL_X61_Y44_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[2][6]~304   ; LABCELL_X56_Y53_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[30][6]~445  ; LABCELL_X56_Y52_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[31][6]~438  ; LABCELL_X62_Y43_N0   ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[32][6]~468  ; MLABCELL_X52_Y53_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[33][6]~463  ; LABCELL_X57_Y52_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[34][6]~645  ; LABCELL_X63_Y45_N6   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[35][6]~640  ; LABCELL_X60_Y53_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[36][6]~558  ; LABCELL_X51_Y52_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[37][6]~551  ; LABCELL_X48_Y50_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[38][6]~667  ; LABCELL_X60_Y53_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[39][6]~660  ; LABCELL_X64_Y52_N54  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[3][6]~299   ; LABCELL_X45_Y49_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[40][6]~490  ; LABCELL_X51_Y53_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[41][6]~485  ; LABCELL_X67_Y49_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[42][6]~727  ; LABCELL_X64_Y56_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[43][6]~722  ; LABCELL_X63_Y42_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[44][6]~584  ; LABCELL_X48_Y55_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[45][6]~577  ; MLABCELL_X47_Y48_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[46][6]~746  ; MLABCELL_X65_Y49_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[47][6]~742  ; LABCELL_X63_Y57_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[48][6]~512  ; LABCELL_X51_Y51_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[49][6]~507  ; LABCELL_X57_Y53_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[4][6]~166   ; LABCELL_X55_Y53_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[50][6]~684  ; LABCELL_X50_Y55_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[51][6]~679  ; LABCELL_X46_Y49_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[52][6]~605  ; LABCELL_X64_Y59_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[53][6]~600  ; LABCELL_X62_Y55_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[54][6]~706  ; MLABCELL_X47_Y52_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[55][6]~699  ; MLABCELL_X47_Y50_N0  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[56][6]~534  ; LABCELL_X62_Y56_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[57][6]~529  ; LABCELL_X67_Y55_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[58][6]~765  ; LABCELL_X45_Y52_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[59][6]~760  ; LABCELL_X64_Y49_N0   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[5][6]~160   ; LABCELL_X61_Y58_N27  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[60][6]~624  ; LABCELL_X64_Y55_N42  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[61][6]~619  ; LABCELL_X55_Y51_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[62][6]~783  ; LABCELL_X61_Y41_N54  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[63][6]~779  ; LABCELL_X51_Y47_N0   ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[64][6]~153  ; LABCELL_X62_Y59_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[65][6]~149  ; LABCELL_X60_Y55_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[66][6]~314  ; LABCELL_X56_Y56_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[67][6]~309  ; MLABCELL_X59_Y55_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[68][6]~174  ; LABCELL_X55_Y50_N6   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[69][6]~170  ; MLABCELL_X59_Y56_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][6]~384   ; LABCELL_X45_Y54_N36  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[70][6]~393  ; LABCELL_X61_Y53_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[71][6]~389  ; LABCELL_X67_Y58_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[72][6]~236  ; LABCELL_X56_Y45_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[73][6]~231  ; LABCELL_X55_Y55_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[74][6]~354  ; MLABCELL_X59_Y54_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[75][6]~350  ; LABCELL_X67_Y57_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[76][6]~256  ; LABCELL_X67_Y59_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[77][6]~252  ; LABCELL_X53_Y50_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[78][6]~433  ; MLABCELL_X65_Y38_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[79][6]~428  ; LABCELL_X60_Y57_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[7][6]~379   ; MLABCELL_X47_Y54_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[80][6]~194  ; MLABCELL_X52_Y54_N48 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[81][6]~190  ; LABCELL_X56_Y49_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[82][6]~334  ; MLABCELL_X59_Y57_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[83][6]~329  ; LABCELL_X46_Y47_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[84][6]~216  ; LABCELL_X68_Y57_N3   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[85][6]~211  ; LABCELL_X56_Y55_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[86][6]~413  ; LABCELL_X67_Y60_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[87][6]~408  ; LABCELL_X61_Y45_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[88][6]~275  ; LABCELL_X56_Y57_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[89][6]~271  ; LABCELL_X61_Y55_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[8][6]~226   ; LABCELL_X53_Y52_N54  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[90][6]~374  ; LABCELL_X57_Y54_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[91][6]~370  ; LABCELL_X60_Y41_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[92][6]~294  ; LABCELL_X60_Y59_N48  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[93][6]~289  ; MLABCELL_X59_Y51_N42 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[94][6]~456  ; LABCELL_X57_Y54_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[95][6]~449  ; LABCELL_X63_Y51_N6   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[96][6]~480  ; LABCELL_X48_Y53_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[97][6]~475  ; LABCELL_X51_Y50_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[98][6]~653  ; LABCELL_X50_Y51_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[99][6]~649  ; LABCELL_X48_Y49_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[9][6]~221   ; MLABCELL_X65_Y52_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~0                    ; LABCELL_X79_Y60_N36  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~1                    ; LABCELL_X79_Y60_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~10                   ; LABCELL_X80_Y59_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~11                   ; LABCELL_X79_Y60_N15  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~12                   ; LABCELL_X80_Y59_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~13                   ; LABCELL_X79_Y60_N21  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~14                   ; LABCELL_X80_Y59_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~15                   ; LABCELL_X79_Y60_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~16                   ; LABCELL_X80_Y59_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~17                   ; LABCELL_X79_Y60_N30  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~18                   ; LABCELL_X79_Y60_N0   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~19                   ; LABCELL_X79_Y60_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~2                    ; LABCELL_X80_Y59_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~20                   ; LABCELL_X79_Y60_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~21                   ; LABCELL_X80_Y59_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~22                   ; LABCELL_X80_Y59_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~23                   ; LABCELL_X80_Y59_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~24                   ; LABCELL_X80_Y59_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~25                   ; LABCELL_X80_Y59_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~26                   ; LABCELL_X79_Y60_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~27                   ; LABCELL_X80_Y59_N6   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~28                   ; LABCELL_X79_Y60_N9   ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~29                   ; LABCELL_X79_Y60_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~3                    ; LABCELL_X79_Y60_N51  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~30                   ; LABCELL_X79_Y60_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~31                   ; LABCELL_X80_Y59_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~4                    ; LABCELL_X79_Y60_N42  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~5                    ; LABCELL_X79_Y60_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~6                    ; LABCELL_X79_Y60_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~7                    ; LABCELL_X79_Y60_N12  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~8                    ; LABCELL_X80_Y59_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:data_path|register_file:registers|Decoder0~9                    ; LABCELL_X79_Y60_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                                    ; PIN_N16              ; 2384    ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_M16  ; 2384    ; Global Clock         ; GCLK10           ; --                        ;
; reset ; PIN_N16  ; 2384    ; Global Clock         ; GCLK8            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; datapath:data_path|alu:ALU|Mux6~0                                      ; 944     ;
; datapath:data_path|three_to_one_mux:resultMux|Mux31~0                  ; 551     ;
; Control_unit:ctrl|Main_FSM:Fsm|WideOr12~0                              ; 537     ;
; datapath:data_path|d_flip_flop_with_enable:PCFlipFlop|out[0]~DUPLICATE ; 513     ;
+------------------------------------------------------------------------+---------+


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                 ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; datapath:data_path|alu:ALU|Mult0~8   ; Two Independent 18x18 ; DSP_X86_Y51_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; datapath:data_path|alu:ALU|Mult0~405 ; Sum of two 18x18      ; DSP_X86_Y49_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 23,293 / 374,484 ( 6 % )  ;
; C12 interconnects            ; 1,163 / 16,664 ( 7 % )    ;
; C2 interconnects             ; 10,354 / 155,012 ( 7 % )  ;
; C4 interconnects             ; 6,097 / 72,600 ( 8 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 1,265 / 374,484 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 3,576 / 112,960 ( 3 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 1,070 / 15,868 ( 7 % )    ;
; R14/C12 interconnect drivers ; 2,083 / 27,256 ( 8 % )    ;
; R3 interconnects             ; 11,999 / 169,296 ( 7 % )  ;
; R6 interconnects             ; 18,352 / 330,800 ( 6 % )  ;
; Spine clocks                 ; 10 / 480 ( 2 % )          ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 81        ; 0            ; 0            ; 81        ; 81        ; 0            ; 78           ; 0            ; 0            ; 0            ; 0            ; 78           ; 0            ; 0            ; 0            ; 0            ; 78           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 81           ; 81           ; 81           ; 81           ; 81           ; 0         ; 81           ; 81           ; 0         ; 0         ; 81           ; 3            ; 81           ; 81           ; 81           ; 81           ; 3            ; 81           ; 81           ; 81           ; 81           ; 3            ; 81           ; 81           ; 81           ; 81           ; 81           ; 81           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; done               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; state[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; state[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; state[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; state[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cycle_number[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; register3[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; run                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock                ; 12.6              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                 ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
; Source Register                                                     ; Destination Register                                                ; Delay Added in ns ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[13]    ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.760             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[8]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.555             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[13]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.555             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[29]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.555             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[2]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.554             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[10]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.554             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[11]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.554             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[28]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.554             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[7]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.553             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[31]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.553             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[24]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.553             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[1]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.552             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[20]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.550             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[9]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.549             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[16]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.549             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[18]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.548             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[19]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.548             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[23]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.533             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[14]    ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.443             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[0]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.406             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.MemWB                          ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.403             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[22]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.393             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[21]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.392             ;
; datapath:data_path|register_file:registers|REGISTERS[12][1]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.324             ;
; datapath:data_path|register_file:registers|REGISTERS[13][1]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.324             ;
; datapath:data_path|register_file:registers|REGISTERS[14][1]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.324             ;
; datapath:data_path|register_file:registers|REGISTERS[15][1]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.324             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[15]    ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.324             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[16]    ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.324             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.idle                           ; Control_unit:ctrl|Main_FSM:Fsm|state.idle                           ; 0.320             ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.301             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.BEQ_s                          ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.284             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteR                       ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.284             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteI                       ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.284             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteIC                      ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.284             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[12]    ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.284             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.ExecuteRC                      ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.284             ;
; datapath:data_path|register_file:registers|REGISTERS[8][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[9][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[10][1]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[11][1]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[0][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[1][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[2][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[3][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[17]    ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[4][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[6][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[5][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[7][1]          ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[18]    ; datapath:data_path|d_flip_flop:AFlipFlop|out[1]                     ; 0.280             ;
; datapath:data_path|register_file:registers|REGISTERS[16][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.253             ;
; datapath:data_path|register_file:registers|REGISTERS[20][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.253             ;
; datapath:data_path|register_file:registers|REGISTERS[24][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.253             ;
; datapath:data_path|register_file:registers|REGISTERS[28][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.253             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[3]     ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[2]     ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[4]     ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[6]     ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.MemWrite                       ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[1]     ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.MemRead                        ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[0]     ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.Fetch                          ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[21][0] ; 0.252             ;
; Control_unit:ctrl|Main_FSM:Fsm|state.MemAdr                         ; Control_unit:ctrl|Main_FSM:Fsm|state.idle                           ; 0.239             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[5]     ; Control_unit:ctrl|Main_FSM:Fsm|state.idle                           ; 0.239             ;
; run                                                                 ; Control_unit:ctrl|Main_FSM:Fsm|state.idle                           ; 0.239             ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[24][0] ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[24][0] ; 0.210             ;
; datapath:data_path|instruction_and_data_memory:memory|MEMORY[17][0] ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[17][0] ; 0.205             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[14]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.204             ;
; datapath:data_path|register_file:registers|REGISTERS[18][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[22][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[26][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[30][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[17][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[21][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[25][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[29][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[19][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[23][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[27][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[31][8]         ; datapath:data_path|d_flip_flop:AFlipFlop|out[8]                     ; 0.182             ;
; datapath:data_path|register_file:registers|REGISTERS[4][29]         ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[29]            ; 0.126             ;
; datapath:data_path|register_file:registers|REGISTERS[5][29]         ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[29]            ; 0.126             ;
; datapath:data_path|register_file:registers|REGISTERS[6][29]         ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[29]            ; 0.126             ;
; datapath:data_path|register_file:registers|REGISTERS[7][29]         ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[29]            ; 0.126             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[21]    ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[29]            ; 0.126             ;
; datapath:data_path|d_flip_flop_with_enable:instrFlipFlop|out[20]    ; datapath:data_path|d_flip_flop:writeDataFlipFlop|out[29]            ; 0.126             ;
; datapath:data_path|d_flip_flop_with_enable:oldPCFlipFlop|out[0]     ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:dataFlipFlop|out[1]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[4]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:dataFlipFlop|out[4]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:dataFlipFlop|out[0]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[3]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:dataFlipFlop|out[3]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:dataFlipFlop|out[2]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:ALUFlipFlop|out[5]                   ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:dataFlipFlop|out[5]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:dataFlipFlop|out[6]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
; datapath:data_path|d_flip_flop:dataFlipFlop|out[7]                  ; datapath:data_path|instruction_and_data_memory:memory|MEMORY[6][0]  ; 0.122             ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "Risc_V"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 81 pins of 81 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clock~inputCLKENA0 with 2297 fanout uses global clock CLKCTRL_G10
    Info (11162): reset~inputCLKENA0 with 2297 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Risc_V.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:50
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 55% of the available device resources in the region that extends from location X56_Y46 to location X66_Y57
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:03:30
Info (11888): Total time spent on timing analysis during the Fitter is 31.00 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:49
Info (144001): Generated suppressed messages file D:/Zaki_D/Mes_projets/Quartus/VERILOG/CPU_RISCV_Multicycle/Risc_V/output_files/Risc_V.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6504 megabytes
    Info: Processing ended: Sun May 18 01:23:01 2025
    Info: Elapsed time: 00:09:36
    Info: Total CPU time (on all processors): 00:16:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Zaki_D/Mes_projets/Quartus/VERILOG/CPU_RISCV_Multicycle/Risc_V/output_files/Risc_V.fit.smsg.


