TimeQuest Timing Analyzer report for BSG
Fri Mar 31 11:43:59 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'G_CLK_TX'
 12. Slow Model Setup: 'SYS_CLK'
 13. Slow Model Setup: 'modulador:modulador_h|status'
 14. Slow Model Hold: 'G_CLK_TX'
 15. Slow Model Hold: 'SYS_CLK'
 16. Slow Model Hold: 'modulador:modulador_h|status'
 17. Slow Model Recovery: 'G_CLK_TX'
 18. Slow Model Removal: 'G_CLK_TX'
 19. Slow Model Minimum Pulse Width: 'SYS_CLK'
 20. Slow Model Minimum Pulse Width: 'G_CLK_TX'
 21. Slow Model Minimum Pulse Width: 'modulador:modulador_h|status'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'G_CLK_TX'
 32. Fast Model Setup: 'SYS_CLK'
 33. Fast Model Setup: 'modulador:modulador_h|status'
 34. Fast Model Hold: 'G_CLK_TX'
 35. Fast Model Hold: 'SYS_CLK'
 36. Fast Model Hold: 'modulador:modulador_h|status'
 37. Fast Model Recovery: 'G_CLK_TX'
 38. Fast Model Removal: 'G_CLK_TX'
 39. Fast Model Minimum Pulse Width: 'SYS_CLK'
 40. Fast Model Minimum Pulse Width: 'G_CLK_TX'
 41. Fast Model Minimum Pulse Width: 'modulador:modulador_h|status'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                         ;
+--------------------+----------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition ;
; Revision Name      ; BSG                                                                  ;
; Device Family      ; Cyclone II                                                           ;
; Device Name        ; EP2C20F484C7                                                         ;
; Timing Models      ; Final                                                                ;
; Delay Model        ; Combined                                                             ;
; Rise/Fall Delays   ; Unavailable                                                          ;
+--------------------+----------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; G_CLK_TX                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G_CLK_TX }                     ;
; modulador:modulador_h|status ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { modulador:modulador_h|status } ;
; SYS_CLK                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYS_CLK }                      ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                            ;
+------------+-----------------+------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                 ;
+------------+-----------------+------------------------------+------------------------------------------------------+
; 141.68 MHz ; 141.68 MHz      ; G_CLK_TX                     ;                                                      ;
; 359.84 MHz ; 359.84 MHz      ; SYS_CLK                      ;                                                      ;
; 1443.0 MHz ; 450.05 MHz      ; modulador:modulador_h|status ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; G_CLK_TX                     ; -6.058 ; -66.384       ;
; SYS_CLK                      ; -1.779 ; -6.406        ;
; modulador:modulador_h|status ; 0.307  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; G_CLK_TX                     ; -5.498 ; -5.498        ;
; SYS_CLK                      ; -1.457 ; -1.705        ;
; modulador:modulador_h|status ; 0.445  ; 0.000         ;
+------------------------------+--------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 0.484 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 0.171 ; 0.000         ;
+----------+-------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; SYS_CLK                      ; -1.631 ; -35.847       ;
; G_CLK_TX                     ; -1.469 ; -24.687       ;
; modulador:modulador_h|status ; -0.611 ; -1.222        ;
+------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G_CLK_TX'                                                                                                                      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -6.058 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.005      ; 7.101      ;
; -5.779 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 6.821      ;
; -5.699 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 6.743      ;
; -5.502 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 6.539      ;
; -5.486 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 6.524      ;
; -5.464 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 6.501      ;
; -5.448 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 6.486      ;
; -5.422 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 6.461      ;
; -5.389 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 6.433      ;
; -5.384 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 6.423      ;
; -5.137 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 6.181      ;
; -5.065 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 6.101      ;
; -5.009 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 6.051      ;
; -4.817 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.856      ;
; -4.779 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.818      ;
; -4.565 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.604      ;
; -4.527 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.566      ;
; -4.523 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag      ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 5.565      ;
; -4.493 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.524      ;
; -4.455 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.486      ;
; -4.437 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 5.474      ;
; -4.428 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.460      ;
; -4.399 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 5.436      ;
; -4.260 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.296      ;
; -4.102 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[7]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.138      ;
; -4.102 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.134      ;
; -3.994 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.026      ;
; -3.951 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|flag      ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 4.988      ;
; -3.941 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 4.979      ;
; -3.913 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag      ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 4.950      ;
; -3.843 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 4.879      ;
; -3.789 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.008     ; 4.819      ;
; -3.786 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 4.825      ;
; -3.722 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 4.766      ;
; -3.586 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 4.623      ;
; -3.530 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[7]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 4.561      ;
; -3.511 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 4.549      ;
; -3.507 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 4.546      ;
; -3.502 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 4.540      ;
; -3.492 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[7]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 4.523      ;
; -3.442 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 4.480      ;
; -3.381 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 4.419      ;
; -3.286 ; Comunica:Comunica_h|data2[1]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.813      ; 7.137      ;
; -3.252 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 4.289      ;
; -3.239 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.008      ; 4.285      ;
; -3.228 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 4.260      ;
; -3.228 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 4.260      ;
; -3.190 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 4.228      ;
; -3.115 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 4.149      ;
; -3.115 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 4.149      ;
; -3.088 ; Comunica:Comunica_h|data1[1]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.813      ; 6.939      ;
; -3.068 ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.809      ; 6.915      ;
; -3.047 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.008      ; 4.093      ;
; -3.044 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 4.088      ;
; -3.032 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 4.072      ;
; -3.019 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 4.053      ;
; -3.019 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 4.053      ;
; -3.017 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 4.055      ;
; -3.006 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.008      ; 4.052      ;
; -2.994 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 4.034      ;
; -2.985 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 4.024      ;
; -2.984 ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.813      ; 6.835      ;
; -2.976 ; Comunica:Comunica_h|data2[1]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.812      ; 6.826      ;
; -2.961 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[0]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 3.998      ;
; -2.961 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[1]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 3.998      ;
; -2.961 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[2]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 3.998      ;
; -2.957 ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.809      ; 6.804      ;
; -2.944 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 3.982      ;
; -2.920 ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.813      ; 6.771      ;
; -2.904 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 3.944      ;
; -2.901 ; Comunica:Comunica_h|data2[1]     ; modulador:modulador_h|saida[4]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.814      ; 6.753      ;
; -2.848 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|aux[0]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 3.887      ;
; -2.848 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|aux[1]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 3.887      ;
; -2.848 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|aux[2]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 3.887      ;
; -2.779 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 3.819      ;
; -2.778 ; Comunica:Comunica_h|data1[1]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.812      ; 6.628      ;
; -2.773 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 3.812      ;
; -2.772 ; Comunica:Comunica_h|data1[0]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.809      ; 6.619      ;
; -2.759 ; Comunica:Comunica_h|data2[6]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.812      ; 6.609      ;
; -2.758 ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.808      ; 6.604      ;
; -2.752 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[0]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 3.791      ;
; -2.752 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[1]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 3.791      ;
; -2.752 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[2]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 3.791      ;
; -2.743 ; Comunica:Comunica_h|data2[6]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.813      ; 6.594      ;
; -2.713 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 3.751      ;
; -2.708 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 3.748      ;
; -2.705 ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.812      ; 6.555      ;
; -2.703 ; Comunica:Comunica_h|data1[1]     ; modulador:modulador_h|saida[4]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.814      ; 6.555      ;
; -2.695 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 3.735      ;
; -2.695 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 3.735      ;
; -2.683 ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[4]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.810      ; 6.531      ;
; -2.679 ; Comunica:Comunica_h|data2[6]     ; modulador:modulador_h|saida[4]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.814      ; 6.531      ;
; -2.658 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 3.692      ;
; -2.658 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 3.692      ;
; -2.647 ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.808      ; 6.493      ;
; -2.630 ; Comunica:Comunica_h|data1[4]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.813      ; 6.481      ;
; -2.625 ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|saida[4]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.814      ; 6.477      ;
; -2.617 ; Comunica:Comunica_h|data2[1]     ; modulador:modulador_h|saida[5]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.814      ; 6.469      ;
; -2.610 ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.812      ; 6.460      ;
; -2.572 ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[4]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 2.810      ; 6.420      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SYS_CLK'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.779 ; Comunica:Comunica_h|controle[0] ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -1.299     ; 1.518      ;
; -1.433 ; Comunica:Comunica_h|data1[2]    ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.001     ; 2.470      ;
; -1.088 ; Comunica:Comunica_h|data1[0]    ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.005     ; 2.121      ;
; -0.617 ; Comunica:Comunica_h|data2[3]    ; Comunica:Comunica_h|data_out[3] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.005     ; 1.650      ;
; -0.600 ; Comunica:Comunica_h|data2[0]    ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.005     ; 1.633      ;
; -0.592 ; Comunica:Comunica_h|data2[2]    ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.005     ; 1.625      ;
; -0.558 ; Comunica:Comunica_h|controle[2] ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 1.597      ;
; -0.509 ; Comunica:Comunica_h|data1[4]    ; Comunica:Comunica_h|data_out[4] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.547      ;
; -0.488 ; Comunica:Comunica_h|controle[2] ; Comunica:Comunica_h|controle[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.526      ;
; -0.484 ; Comunica:Comunica_h|data2[5]    ; Comunica:Comunica_h|data_out[5] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.522      ;
; -0.459 ; Comunica:Comunica_h|data1[3]    ; Comunica:Comunica_h|data_out[3] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.496      ;
; -0.442 ; Comunica:Comunica_h|controle[1] ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; Comunica:Comunica_h|data2[6]    ; Comunica:Comunica_h|data_out[6] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.480      ;
; -0.383 ; Comunica:Comunica_h|aux1        ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 1.422      ;
; -0.313 ; Comunica:Comunica_h|aux1        ; Comunica:Comunica_h|controle[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.351      ;
; -0.212 ; Comunica:Comunica_h|data1[7]    ; Comunica:Comunica_h|data_out[7] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.249      ;
; -0.191 ; Comunica:Comunica_h|data2[1]    ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.229      ;
; -0.107 ; Comunica:Comunica_h|data1[1]    ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.145      ;
; -0.105 ; Comunica:Comunica_h|data1[5]    ; Comunica:Comunica_h|data_out[5] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.143      ;
; -0.102 ; Comunica:Comunica_h|data2[4]    ; Comunica:Comunica_h|data_out[4] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.140      ;
; -0.099 ; Comunica:Comunica_h|data2[7]    ; Comunica:Comunica_h|data_out[7] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.136      ;
; -0.094 ; Comunica:Comunica_h|data1[6]    ; Comunica:Comunica_h|data_out[6] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.132      ;
; 0.331  ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|data_out[2] ; modulador:modulador_h|status ; SYS_CLK     ; 0.500        ; 1.744      ; 1.951      ;
; 0.401  ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|controle[2] ; modulador:modulador_h|status ; SYS_CLK     ; 0.500        ; 1.743      ; 1.880      ;
; 1.000  ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|aux1        ; modulador:modulador_h|status ; SYS_CLK     ; 0.500        ; 1.743      ; 1.281      ;
; 1.709  ; modulador:modulador_h|status    ; Comunica:Comunica_h|data_out[3] ; modulador:modulador_h|status ; SYS_CLK     ; 0.500        ; 2.857      ; 1.963      ;
; 2.209  ; modulador:modulador_h|status    ; Comunica:Comunica_h|data_out[3] ; modulador:modulador_h|status ; SYS_CLK     ; 1.000        ; 2.857      ; 1.963      ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'modulador:modulador_h|status'                                                                                                                 ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.307 ; Comunica:Comunica_h|aux ; Comunica:Comunica_h|aux ; modulador:modulador_h|status ; modulador:modulador_h|status ; 1.000        ; 0.000      ; 0.731      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G_CLK_TX'                                                                                                                                        ;
+--------+----------------------------------+----------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+-------------+--------------+------------+------------+
; -5.498 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; modulador:modulador_h|status ; G_CLK_TX    ; 0.000        ; 5.666      ; 0.731      ;
; -4.998 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; modulador:modulador_h|status ; G_CLK_TX    ; -0.500       ; 5.666      ; 0.731      ;
; 0.151  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 3.245      ;
; 0.212  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.802      ; 3.300      ;
; 0.276  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 3.370      ;
; 0.337  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.802      ; 3.425      ;
; 0.339  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 3.437      ;
; 0.419  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 3.513      ;
; 0.445  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[0] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[1] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[2] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[3] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|entrada[4] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[0]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag_byte  ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; modulador:modulador_h|flag       ; modulador:modulador_h|flag       ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.471  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 3.563      ;
; 0.480  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.802      ; 3.568      ;
; 0.537  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 3.635      ;
; 0.570  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 3.668      ;
; 0.598  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 3.690      ;
; 0.633  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 3.727      ;
; 0.643  ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.929      ;
; 0.643  ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.929      ;
; 0.667  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[3] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.953      ;
; 0.702  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 3.794      ;
; 0.758  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 3.852      ;
; 0.880  ; Comunica:Comunica_h|data1[6]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 3.978      ;
; 0.890  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 3.986      ;
; 0.892  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 3.990      ;
; 0.901  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 3.995      ;
; 0.906  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.004      ;
; 0.921  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.802      ; 4.009      ;
; 0.931  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 4.027      ;
; 0.983  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 4.077      ;
; 0.999  ; Comunica:Comunica_h|data1[4]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.097      ;
; 1.007  ; Comunica:Comunica_h|data1[3]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.105      ;
; 1.012  ; Comunica:Comunica_h|data1[6]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.104      ;
; 1.013  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[2]   ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.299      ;
; 1.015  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 4.111      ;
; 1.019  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.117      ;
; 1.038  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.130      ;
; 1.046  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.802      ; 4.134      ;
; 1.056  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 4.152      ;
; 1.068  ; Comunica:Comunica_h|data1[3]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.160      ;
; 1.102  ; Comunica:Comunica_h|data1[5]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.200      ;
; 1.108  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 4.202      ;
; 1.123  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.221      ;
; 1.131  ; Comunica:Comunica_h|data1[4]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.223      ;
; 1.158  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 4.254      ;
; 1.166  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.809      ; 4.261      ;
; 1.180  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.272      ;
; 1.189  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.802      ; 4.277      ;
; 1.190  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.814      ; 4.290      ;
; 1.199  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 4.295      ;
; 1.219  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[1] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.507      ;
; 1.227  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 4.323      ;
; 1.234  ; Comunica:Comunica_h|data1[5]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.326      ;
; 1.242  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.340      ;
; 1.251  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 4.345      ;
; 1.276  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.814      ; 4.376      ;
; 1.291  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.809      ; 4.386      ;
; 1.307  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.399      ;
; 1.317  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.814      ; 4.417      ;
; 1.334  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.814      ; 4.434      ;
; 1.352  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 4.448      ;
; 1.353  ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.451      ;
; 1.369  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.467      ;
; 1.407  ; Comunica:Comunica_h|data2[6]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.505      ;
; 1.408  ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[7]   ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; -0.006     ; 1.688      ;
; 1.411  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.503      ;
; 1.421  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.814      ; 4.521      ;
; 1.426  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.813      ; 4.525      ;
; 1.433  ; Comunica:Comunica_h|data1[6]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.531      ;
; 1.434  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.809      ; 4.529      ;
; 1.459  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.557      ;
; 1.473  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.571      ;
; 1.485  ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.577      ;
; 1.486  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.814      ; 4.586      ;
; 1.487  ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[6]   ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.775      ;
; 1.489  ; Comunica:Comunica_h|data1[3]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.587      ;
; 1.495  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.810      ; 4.591      ;
; 1.497  ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[4]   ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.785      ;
; 1.507  ; Comunica:Comunica_h|data1[0]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.808      ; 4.601      ;
; 1.521  ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag       ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.807      ;
; 1.539  ; Comunica:Comunica_h|data2[6]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.806      ; 4.631      ;
; 1.543  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[1]   ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; -0.006     ; 1.823      ;
; 1.552  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.813      ; 4.651      ;
; 1.552  ; Comunica:Comunica_h|data1[4]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.812      ; 4.650      ;
; 1.554  ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.840      ;
; 1.557  ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[3] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.006      ; 1.849      ;
; 1.565  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.814      ; 4.665      ;
; 1.566  ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[7]   ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; -0.006     ; 1.846      ;
; 1.568  ; Comunica:Comunica_h|data1[0]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.802      ; 4.656      ;
; 1.572  ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|status     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.858      ;
; 1.573  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[2] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; -0.006     ; 1.853      ;
; 1.581  ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[2] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; -0.008     ; 1.859      ;
; 1.613  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 2.814      ; 4.713      ;
+--------+----------------------------------+----------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SYS_CLK'                                                                                                                                       ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.457 ; modulador:modulador_h|status    ; Comunica:Comunica_h|data_out[3] ; modulador:modulador_h|status ; SYS_CLK     ; 0.000        ; 2.857      ; 1.963      ;
; -0.957 ; modulador:modulador_h|status    ; Comunica:Comunica_h|data_out[3] ; modulador:modulador_h|status ; SYS_CLK     ; -0.500       ; 2.857      ; 1.963      ;
; -0.248 ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|aux1        ; modulador:modulador_h|status ; SYS_CLK     ; -0.500       ; 1.743      ; 1.281      ;
; 0.351  ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|controle[2] ; modulador:modulador_h|status ; SYS_CLK     ; -0.500       ; 1.743      ; 1.880      ;
; 0.421  ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|data_out[2] ; modulador:modulador_h|status ; SYS_CLK     ; -0.500       ; 1.744      ; 1.951      ;
; 0.846  ; Comunica:Comunica_h|data1[6]    ; Comunica:Comunica_h|data_out[6] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.132      ;
; 0.851  ; Comunica:Comunica_h|data2[7]    ; Comunica:Comunica_h|data_out[7] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.136      ;
; 0.854  ; Comunica:Comunica_h|data2[4]    ; Comunica:Comunica_h|data_out[4] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.140      ;
; 0.857  ; Comunica:Comunica_h|data1[5]    ; Comunica:Comunica_h|data_out[5] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.143      ;
; 0.859  ; Comunica:Comunica_h|data1[1]    ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.145      ;
; 0.943  ; Comunica:Comunica_h|data2[1]    ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.229      ;
; 0.964  ; Comunica:Comunica_h|data1[7]    ; Comunica:Comunica_h|data_out[7] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.249      ;
; 1.065  ; Comunica:Comunica_h|aux1        ; Comunica:Comunica_h|controle[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.351      ;
; 1.135  ; Comunica:Comunica_h|aux1        ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 1.422      ;
; 1.194  ; Comunica:Comunica_h|data2[6]    ; Comunica:Comunica_h|data_out[6] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.480      ;
; 1.194  ; Comunica:Comunica_h|controle[1] ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.480      ;
; 1.211  ; Comunica:Comunica_h|data1[3]    ; Comunica:Comunica_h|data_out[3] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.496      ;
; 1.236  ; Comunica:Comunica_h|data2[5]    ; Comunica:Comunica_h|data_out[5] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.522      ;
; 1.240  ; Comunica:Comunica_h|controle[2] ; Comunica:Comunica_h|controle[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.526      ;
; 1.261  ; Comunica:Comunica_h|data1[4]    ; Comunica:Comunica_h|data_out[4] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.547      ;
; 1.310  ; Comunica:Comunica_h|controle[2] ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 1.597      ;
; 1.344  ; Comunica:Comunica_h|data2[2]    ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.005     ; 1.625      ;
; 1.352  ; Comunica:Comunica_h|data2[0]    ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.005     ; 1.633      ;
; 1.369  ; Comunica:Comunica_h|data2[3]    ; Comunica:Comunica_h|data_out[3] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.005     ; 1.650      ;
; 1.840  ; Comunica:Comunica_h|data1[0]    ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.005     ; 2.121      ;
; 2.185  ; Comunica:Comunica_h|data1[2]    ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.001     ; 2.470      ;
; 2.531  ; Comunica:Comunica_h|controle[0] ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -1.299     ; 1.518      ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'modulador:modulador_h|status'                                                                                                                  ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.445 ; Comunica:Comunica_h|aux ; Comunica:Comunica_h|aux ; modulador:modulador_h|status ; modulador:modulador_h|status ; 0.000        ; 0.000      ; 0.731      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'G_CLK_TX'                                                                                                                  ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.484 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|flag_byte  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.510      ; 2.064      ;
; 0.484 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|status     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.510      ; 2.064      ;
; 0.537 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.508      ; 2.009      ;
; 0.537 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[1]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.508      ; 2.009      ;
; 0.537 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[7]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.508      ; 2.009      ;
; 0.538 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.516      ; 2.016      ;
; 0.538 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[5]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.516      ; 2.016      ;
; 0.572 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[4]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.516      ; 1.982      ;
; 0.572 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[6]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.516      ; 1.982      ;
; 0.578 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[0]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.515      ; 1.975      ;
; 0.580 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.514      ; 1.972      ;
; 0.580 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.514      ; 1.972      ;
; 0.580 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.514      ; 1.972      ;
; 0.580 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|flag       ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.514      ; 1.972      ;
; 0.580 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[2]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.514      ; 1.972      ;
; 0.580 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.514      ; 1.972      ;
; 0.581 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[0]     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.515      ; 1.972      ;
; 0.581 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[1]     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.515      ; 1.972      ;
; 0.581 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[2]     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.515      ; 1.972      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'G_CLK_TX'                                                                                                                   ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[0]     ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.515      ; 1.972      ;
; 0.171 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[1]     ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.515      ; 1.972      ;
; 0.171 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[2]     ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.515      ; 1.972      ;
; 0.172 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[0] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.514      ; 1.972      ;
; 0.172 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[3] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.514      ; 1.972      ;
; 0.172 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[4] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.514      ; 1.972      ;
; 0.172 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|flag       ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.514      ; 1.972      ;
; 0.172 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[2]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.514      ; 1.972      ;
; 0.172 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.514      ; 1.972      ;
; 0.174 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[0]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.515      ; 1.975      ;
; 0.180 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[4]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.516      ; 1.982      ;
; 0.180 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[6]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.516      ; 1.982      ;
; 0.214 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[1] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.516      ; 2.016      ;
; 0.214 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[5]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.516      ; 2.016      ;
; 0.215 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[2] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.508      ; 2.009      ;
; 0.215 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[1]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.508      ; 2.009      ;
; 0.215 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[7]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.508      ; 2.009      ;
; 0.268 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|flag_byte  ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.510      ; 2.064      ;
; 0.268 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|status     ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.510      ; 2.064      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYS_CLK'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SYS_CLK ; Rise       ; SYS_CLK                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|aux1        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|aux1        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|aux1|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|aux1|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|controle[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|controle[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|controle[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|controle[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|controle[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|controle[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data_out[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data_out[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data_out[1]|clk      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G_CLK_TX'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; G_CLK_TX ; Rise       ; G_CLK_TX                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; CLK_TX|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; CLK_TX|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; CLK_TX|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; CLK_TX|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; CLK_TX~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; CLK_TX~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; CLK_TX~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; CLK_TX~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'modulador:modulador_h|status'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; modulador:modulador_h|status ; Fall       ; Comunica:Comunica_h|aux   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; modulador:modulador_h|status ; Fall       ; Comunica:Comunica_h|aux   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; modulador:modulador_h|status ; Rise       ; Comunica_h|aux|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; modulador:modulador_h|status ; Rise       ; Comunica_h|aux|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; modulador:modulador_h|status ; Rise       ; modulador_h|status|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; modulador:modulador_h|status ; Rise       ; modulador_h|status|regout ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 4.629 ; 4.629 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 3.806 ; 3.806 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 3.779 ; 3.779 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 4.629 ; 4.629 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 3.985 ; 3.985 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 3.980 ; 3.980 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 3.991 ; 3.991 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 4.033 ; 4.033 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 4.154 ; 4.154 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 7.567 ; 7.567 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 6.992 ; 6.992 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 7.296 ; 7.296 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 7.240 ; 7.240 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 7.184 ; 7.184 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 7.567 ; 7.567 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 7.457 ; 7.457 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 7.409 ; 7.409 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 6.633 ; 6.633 ; Rise       ; SYS_CLK         ;
; we          ; SYS_CLK    ; 6.919 ; 6.919 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -2.257 ; -2.257 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -2.257 ; -2.257 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -3.466 ; -3.466 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -3.635 ; -3.635 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -3.644 ; -3.644 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -3.730 ; -3.730 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -3.742 ; -3.742 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -3.785 ; -3.785 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -3.904 ; -3.904 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -3.553 ; -3.553 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -3.553 ; -3.553 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -3.982 ; -3.982 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -3.668 ; -3.668 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -5.424 ; -5.424 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -5.807 ; -5.807 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -5.697 ; -5.697 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -5.649 ; -5.649 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -4.873 ; -4.873 ; Rise       ; SYS_CLK         ;
; we          ; SYS_CLK    ; -5.159 ; -5.159 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 10.131 ; 10.131 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 9.771  ; 9.771  ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 9.761  ; 9.761  ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 10.114 ; 10.114 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 10.131 ; 10.131 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 10.062 ; 10.062 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 9.585  ; 9.585  ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 9.794  ; 9.794  ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 9.748  ; 9.748  ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.905  ; 7.905  ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.619  ; 7.619  ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.619  ; 7.619  ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 7.513  ; 7.513  ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.545  ; 7.545  ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.225  ; 7.225  ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.056  ; 7.056  ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.254  ; 7.254  ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.372  ; 7.372  ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.234  ; 7.234  ; Rise       ; SYS_CLK         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 9.585  ; 9.585  ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 9.771  ; 9.771  ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 9.761  ; 9.761  ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 10.114 ; 10.114 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 10.131 ; 10.131 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 10.062 ; 10.062 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 9.585  ; 9.585  ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 9.794  ; 9.794  ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 9.748  ; 9.748  ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.447  ; 7.447  ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.056  ; 7.056  ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.619  ; 7.619  ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 7.513  ; 7.513  ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.545  ; 7.545  ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.225  ; 7.225  ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.056  ; 7.056  ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.254  ; 7.254  ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.372  ; 7.372  ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.234  ; 7.234  ; Rise       ; SYS_CLK         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; G_CLK_TX                     ; -1.565 ; -14.760       ;
; SYS_CLK                      ; 0.053  ; 0.000         ;
; modulador:modulador_h|status ; 0.665  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; G_CLK_TX                     ; -2.918 ; -3.060        ;
; SYS_CLK                      ; -1.308 ; -1.953        ;
; modulador:modulador_h|status ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 1.089 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; G_CLK_TX ; -0.255 ; -4.581        ;
+----------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; SYS_CLK                      ; -1.380 ; -29.380       ;
; G_CLK_TX                     ; -1.222 ; -20.222       ;
; modulador:modulador_h|status ; -0.500 ; -1.000        ;
+------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G_CLK_TX'                                                                                                                      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.565 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.005      ; 2.602      ;
; -1.459 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 2.495      ;
; -1.425 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 2.463      ;
; -1.357 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.389      ;
; -1.356 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.389      ;
; -1.347 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.379      ;
; -1.346 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.379      ;
; -1.331 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 2.369      ;
; -1.323 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.357      ;
; -1.313 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.347      ;
; -1.247 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.277      ;
; -1.240 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 2.278      ;
; -1.196 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 2.232      ;
; -1.122 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.156      ;
; -1.112 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.146      ;
; -1.038 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.064      ;
; -1.031 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.065      ;
; -1.029 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.055      ;
; -1.028 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.054      ;
; -1.021 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 2.055      ;
; -1.020 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag      ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.004      ; 2.056      ;
; -0.987 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.019      ;
; -0.977 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.009      ;
; -0.963 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.993      ;
; -0.904 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[7]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.934      ;
; -0.902 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.928      ;
; -0.869 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.895      ;
; -0.851 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.883      ;
; -0.811 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|flag      ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.843      ;
; -0.806 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 1.839      ;
; -0.806 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.836      ;
; -0.801 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag      ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.833      ;
; -0.783 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.008     ; 1.807      ;
; -0.763 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 1.801      ;
; -0.695 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[7]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.721      ;
; -0.693 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.725      ;
; -0.691 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.723      ;
; -0.685 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[7]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.711      ;
; -0.677 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.709      ;
; -0.655 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[0]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.685      ;
; -0.655 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[1]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.685      ;
; -0.655 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[2]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.685      ;
; -0.645 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.671      ;
; -0.645 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.679      ;
; -0.644 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.670      ;
; -0.630 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.662      ;
; -0.629 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 1.662      ;
; -0.615 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|aux[0]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|aux[1]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|aux[2]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.647      ;
; -0.605 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.633      ;
; -0.604 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.632      ;
; -0.583 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[0]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.615      ;
; -0.583 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[1]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.615      ;
; -0.583 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[2]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.615      ;
; -0.578 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 1.609      ;
; -0.575 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.008      ; 1.615      ;
; -0.573 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.601      ;
; -0.572 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.600      ;
; -0.543 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.575      ;
; -0.535 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.569      ;
; -0.529 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.008      ; 1.569      ;
; -0.516 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[2]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 1.554      ;
; -0.502 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.534      ;
; -0.500 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.008      ; 1.540      ;
; -0.472 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.506      ;
; -0.465 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 1.498      ;
; -0.462 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.494      ;
; -0.448 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.482      ;
; -0.434 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|aux[0]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 1.472      ;
; -0.434 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|aux[1]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 1.472      ;
; -0.434 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|aux[2]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.006      ; 1.472      ;
; -0.433 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[0]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.465      ;
; -0.433 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[1]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.465      ;
; -0.433 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[2]    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.465      ;
; -0.424 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.458      ;
; -0.423 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|status    ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.451      ;
; -0.423 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.457      ;
; -0.422 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag_byte ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.450      ;
; -0.419 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.451      ;
; -0.402 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.436      ;
; -0.395 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.429      ;
; -0.375 ; Comunica:Comunica_h|data2[1]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.203      ; 2.610      ;
; -0.366 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.400      ;
; -0.331 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.365      ;
; -0.319 ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.200      ; 2.551      ;
; -0.318 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[4]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.350      ;
; -0.313 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.345      ;
; -0.311 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[1]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.337      ;
; -0.304 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[6]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.338      ;
; -0.301 ; Comunica:Comunica_h|data1[1]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.203      ; 2.536      ;
; -0.266 ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.200      ; 2.498      ;
; -0.260 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[3]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.292      ;
; -0.256 ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.203      ; 2.491      ;
; -0.254 ; Comunica:Comunica_h|data2[1]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.202      ; 2.488      ;
; -0.245 ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[0]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.203      ; 2.480      ;
; -0.222 ; Comunica:Comunica_h|data2[1]     ; modulador:modulador_h|saida[4]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.204      ; 2.458      ;
; -0.198 ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[2]  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.199      ; 2.429      ;
; -0.189 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[5]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 1.223      ;
; -0.188 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[0]  ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 1.221      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SYS_CLK'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.053 ; Comunica:Comunica_h|data1[2]    ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.978      ;
; 0.195 ; Comunica:Comunica_h|data1[0]    ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.005     ; 0.832      ;
; 0.230 ; Comunica:Comunica_h|controle[0] ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.180     ; 0.622      ;
; 0.323 ; Comunica:Comunica_h|data2[3]    ; Comunica:Comunica_h|data_out[3] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.004     ; 0.705      ;
; 0.333 ; Comunica:Comunica_h|data2[0]    ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.004     ; 0.695      ;
; 0.340 ; Comunica:Comunica_h|data2[2]    ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.004     ; 0.688      ;
; 0.381 ; Comunica:Comunica_h|controle[2] ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.651      ;
; 0.404 ; Comunica:Comunica_h|aux1        ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.628      ;
; 0.416 ; Comunica:Comunica_h|data1[4]    ; Comunica:Comunica_h|data_out[4] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.617      ;
; 0.430 ; Comunica:Comunica_h|controle[2] ; Comunica:Comunica_h|controle[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.602      ;
; 0.431 ; Comunica:Comunica_h|data2[5]    ; Comunica:Comunica_h|data_out[5] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.602      ;
; 0.432 ; Comunica:Comunica_h|data1[3]    ; Comunica:Comunica_h|data_out[3] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.599      ;
; 0.435 ; Comunica:Comunica_h|controle[1] ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.597      ;
; 0.444 ; Comunica:Comunica_h|data2[6]    ; Comunica:Comunica_h|data_out[6] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.589      ;
; 0.453 ; Comunica:Comunica_h|aux1        ; Comunica:Comunica_h|controle[2] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.579      ;
; 0.482 ; Comunica:Comunica_h|data2[1]    ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.551      ;
; 0.506 ; Comunica:Comunica_h|data1[7]    ; Comunica:Comunica_h|data_out[7] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.525      ;
; 0.556 ; Comunica:Comunica_h|data1[1]    ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.477      ;
; 0.557 ; Comunica:Comunica_h|data1[5]    ; Comunica:Comunica_h|data_out[5] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.476      ;
; 0.559 ; Comunica:Comunica_h|data2[4]    ; Comunica:Comunica_h|data_out[4] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.474      ;
; 0.559 ; Comunica:Comunica_h|data2[7]    ; Comunica:Comunica_h|data_out[7] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.472      ;
; 0.562 ; Comunica:Comunica_h|data1[6]    ; Comunica:Comunica_h|data_out[6] ; SYS_CLK                      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.471      ;
; 1.007 ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|data_out[2] ; modulador:modulador_h|status ; SYS_CLK     ; 0.500        ; 1.248      ; 0.773      ;
; 1.056 ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|controle[2] ; modulador:modulador_h|status ; SYS_CLK     ; 0.500        ; 1.248      ; 0.724      ;
; 1.222 ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|aux1        ; modulador:modulador_h|status ; SYS_CLK     ; 0.500        ; 1.248      ; 0.558      ;
; 1.688 ; modulador:modulador_h|status    ; Comunica:Comunica_h|data_out[3] ; modulador:modulador_h|status ; SYS_CLK     ; 0.500        ; 1.793      ; 0.778      ;
; 2.188 ; modulador:modulador_h|status    ; Comunica:Comunica_h|data_out[3] ; modulador:modulador_h|status ; SYS_CLK     ; 1.000        ; 1.793      ; 0.778      ;
+-------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'modulador:modulador_h|status'                                                                                                                 ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.665 ; Comunica:Comunica_h|aux ; Comunica:Comunica_h|aux ; modulador:modulador_h|status ; modulador:modulador_h|status ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G_CLK_TX'                                                                                                                                        ;
+--------+----------------------------------+----------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.918 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; modulador:modulador_h|status ; G_CLK_TX    ; 0.000        ; 2.992      ; 0.367      ;
; -2.418 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; modulador:modulador_h|status ; G_CLK_TX    ; -0.500       ; 2.992      ; 0.367      ;
; -0.100 ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.251      ;
; -0.053 ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.298      ;
; -0.042 ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.193      ; 1.303      ;
; -0.023 ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.331      ;
; -0.007 ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.344      ;
; 0.005  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.193      ; 1.350      ;
; 0.051  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.405      ;
; 0.051  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.193      ; 1.396      ;
; 0.053  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.401      ;
; 0.053  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.407      ;
; 0.074  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.425      ;
; 0.109  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.457      ;
; 0.121  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.472      ;
; 0.129  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.477      ;
; 0.138  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.492      ;
; 0.167  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.518      ;
; 0.168  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.521      ;
; 0.168  ; Comunica:Comunica_h|data1[6]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.522      ;
; 0.169  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.523      ;
; 0.169  ; Comunica:Comunica_h|data1[4]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.523      ;
; 0.184  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.537      ;
; 0.206  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.193      ; 1.551      ;
; 0.208  ; Comunica:Comunica_h|data1[5]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.562      ;
; 0.214  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.562      ;
; 0.215  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.568      ;
; 0.215  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[0] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[1] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[2] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[3] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|entrada[4] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[0]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag_byte  ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; modulador:modulador_h|flag       ; modulador:modulador_h|flag       ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.217  ; Comunica:Comunica_h|data1[3]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.571      ;
; 0.219  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.570      ;
; 0.225  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.579      ;
; 0.231  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.584      ;
; 0.244  ; Comunica:Comunica_h|data1[6]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.592      ;
; 0.245  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.599      ;
; 0.245  ; Comunica:Comunica_h|data1[4]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.593      ;
; 0.251  ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.193      ; 1.598      ;
; 0.261  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.614      ;
; 0.262  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[3] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.414      ;
; 0.265  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.200      ; 1.617      ;
; 0.266  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.617      ;
; 0.275  ; Comunica:Comunica_h|data1[3]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.623      ;
; 0.277  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.630      ;
; 0.279  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.635      ;
; 0.284  ; Comunica:Comunica_h|data1[5]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.632      ;
; 0.292  ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.646      ;
; 0.299  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.193      ; 1.644      ;
; 0.301  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.649      ;
; 0.302  ; Comunica:Comunica_h|data2[3]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.655      ;
; 0.311  ; Comunica:Comunica_h|data2[6]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.665      ;
; 0.312  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.200      ; 1.664      ;
; 0.312  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.199      ; 1.663      ;
; 0.314  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.668      ;
; 0.319  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.675      ;
; 0.328  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.684      ;
; 0.330  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.684      ;
; 0.335  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.691      ;
; 0.342  ; Comunica:Comunica_h|data1[0]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.198      ; 1.692      ;
; 0.349  ; Comunica:Comunica_h|data2[2]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.702      ;
; 0.355  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.711      ;
; 0.357  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.705      ;
; 0.358  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.200      ; 1.710      ;
; 0.360  ; Comunica:Comunica_h|data1[6]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.714      ;
; 0.360  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.203      ; 1.715      ;
; 0.361  ; Comunica:Comunica_h|data1[4]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.715      ;
; 0.368  ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.716      ;
; 0.370  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.724      ;
; 0.377  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.725      ;
; 0.381  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[2]   ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.533      ;
; 0.387  ; Comunica:Comunica_h|data2[6]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.735      ;
; 0.390  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.744      ;
; 0.391  ; Comunica:Comunica_h|data1[3]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.745      ;
; 0.395  ; Comunica:Comunica_h|data2[0]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.201      ; 1.748      ;
; 0.397  ; Comunica:Comunica_h|data1[7]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.753      ;
; 0.400  ; Comunica:Comunica_h|data1[0]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.192      ; 1.744      ;
; 0.400  ; Comunica:Comunica_h|data1[5]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.754      ;
; 0.404  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[4]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.760      ;
; 0.415  ; Comunica:Comunica_h|data1[1]     ; modulador:modulador_h|saida[3]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.769      ;
; 0.416  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.203      ; 1.771      ;
; 0.436  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[0]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.203      ; 1.791      ;
; 0.440  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.796      ;
; 0.453  ; Comunica:Comunica_h|data1[2]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.809      ;
; 0.462  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|saida[1]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.810      ;
; 0.470  ; Comunica:Comunica_h|data1[6]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.826      ;
; 0.471  ; Comunica:Comunica_h|data1[4]     ; modulador:modulador_h|saida[6]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.827      ;
; 0.473  ; Comunica:Comunica_h|data1[1]     ; modulador:modulador_h|saida[7]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.196      ; 1.821      ;
; 0.473  ; Comunica:Comunica_h|data2[5]     ; modulador:modulador_h|saida[5]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.204      ; 1.829      ;
; 0.473  ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[1] ; G_CLK_TX                     ; G_CLK_TX    ; 0.000        ; 0.002      ; 0.627      ;
; 0.475  ; Comunica:Comunica_h|data2[7]     ; modulador:modulador_h|saida[2]   ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.829      ;
; 0.484  ; Comunica:Comunica_h|data2[4]     ; modulador:modulador_h|flag       ; SYS_CLK                      ; G_CLK_TX    ; 0.000        ; 1.202      ; 1.838      ;
+--------+----------------------------------+----------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SYS_CLK'                                                                                                                                       ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.308 ; modulador:modulador_h|status    ; Comunica:Comunica_h|data_out[3] ; modulador:modulador_h|status ; SYS_CLK     ; 0.000        ; 1.793      ; 0.778      ;
; -0.808 ; modulador:modulador_h|status    ; Comunica:Comunica_h|data_out[3] ; modulador:modulador_h|status ; SYS_CLK     ; -0.500       ; 1.793      ; 0.778      ;
; -0.342 ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|aux1        ; modulador:modulador_h|status ; SYS_CLK     ; -0.500       ; 1.248      ; 0.558      ;
; -0.176 ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|controle[2] ; modulador:modulador_h|status ; SYS_CLK     ; -0.500       ; 1.248      ; 0.724      ;
; -0.127 ; Comunica:Comunica_h|aux         ; Comunica:Comunica_h|data_out[2] ; modulador:modulador_h|status ; SYS_CLK     ; -0.500       ; 1.248      ; 0.773      ;
; 0.318  ; Comunica:Comunica_h|data1[6]    ; Comunica:Comunica_h|data_out[6] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.471      ;
; 0.321  ; Comunica:Comunica_h|data2[4]    ; Comunica:Comunica_h|data_out[4] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.474      ;
; 0.321  ; Comunica:Comunica_h|data2[7]    ; Comunica:Comunica_h|data_out[7] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.472      ;
; 0.323  ; Comunica:Comunica_h|data1[5]    ; Comunica:Comunica_h|data_out[5] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.476      ;
; 0.324  ; Comunica:Comunica_h|data1[1]    ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.477      ;
; 0.374  ; Comunica:Comunica_h|data1[7]    ; Comunica:Comunica_h|data_out[7] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.525      ;
; 0.398  ; Comunica:Comunica_h|data2[1]    ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.551      ;
; 0.427  ; Comunica:Comunica_h|aux1        ; Comunica:Comunica_h|controle[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.579      ;
; 0.436  ; Comunica:Comunica_h|data2[6]    ; Comunica:Comunica_h|data_out[6] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.589      ;
; 0.445  ; Comunica:Comunica_h|controle[1] ; Comunica:Comunica_h|data_out[1] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.597      ;
; 0.448  ; Comunica:Comunica_h|data1[3]    ; Comunica:Comunica_h|data_out[3] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.599      ;
; 0.449  ; Comunica:Comunica_h|data2[5]    ; Comunica:Comunica_h|data_out[5] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.602      ;
; 0.450  ; Comunica:Comunica_h|controle[2] ; Comunica:Comunica_h|controle[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.602      ;
; 0.464  ; Comunica:Comunica_h|data1[4]    ; Comunica:Comunica_h|data_out[4] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.617      ;
; 0.476  ; Comunica:Comunica_h|aux1        ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.628      ;
; 0.499  ; Comunica:Comunica_h|controle[2] ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.651      ;
; 0.540  ; Comunica:Comunica_h|data2[2]    ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.004     ; 0.688      ;
; 0.547  ; Comunica:Comunica_h|data2[0]    ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.004     ; 0.695      ;
; 0.557  ; Comunica:Comunica_h|data2[3]    ; Comunica:Comunica_h|data_out[3] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.004     ; 0.705      ;
; 0.650  ; Comunica:Comunica_h|controle[0] ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.180     ; 0.622      ;
; 0.685  ; Comunica:Comunica_h|data1[0]    ; Comunica:Comunica_h|data_out[0] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.005     ; 0.832      ;
; 0.827  ; Comunica:Comunica_h|data1[2]    ; Comunica:Comunica_h|data_out[2] ; SYS_CLK                      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.978      ;
+--------+---------------------------------+---------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'modulador:modulador_h|status'                                                                                                                  ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; Comunica:Comunica_h|aux ; Comunica:Comunica_h|aux ; modulador:modulador_h|status ; modulador:modulador_h|status ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------+-------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'G_CLK_TX'                                                                                                                  ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.089 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|flag_byte  ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.019      ; 0.962      ;
; 1.089 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|status     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.019      ; 0.962      ;
; 1.105 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.017      ; 0.944      ;
; 1.105 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[1]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.017      ; 0.944      ;
; 1.105 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[7]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.017      ; 0.944      ;
; 1.107 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.025      ; 0.950      ;
; 1.107 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[5]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.025      ; 0.950      ;
; 1.129 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[4]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.025      ; 0.928      ;
; 1.129 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[6]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.025      ; 0.928      ;
; 1.130 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[0]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.024      ; 0.926      ;
; 1.132 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[0]     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.923      ;
; 1.132 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[1]     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.923      ;
; 1.132 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[2]     ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.923      ;
; 1.135 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.920      ;
; 1.135 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.920      ;
; 1.135 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.920      ;
; 1.135 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|flag       ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.920      ;
; 1.135 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[2]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.920      ;
; 1.135 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; 1.023      ; 0.920      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'G_CLK_TX'                                                                                                                    ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.255 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[0] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.920      ;
; -0.255 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[3] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.920      ;
; -0.255 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[4] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.920      ;
; -0.255 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|flag       ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.920      ;
; -0.255 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[2]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.920      ;
; -0.255 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[3]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.920      ;
; -0.252 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[0]     ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.923      ;
; -0.252 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[1]     ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.923      ;
; -0.252 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|aux[2]     ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.023      ; 0.923      ;
; -0.250 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[0]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.024      ; 0.926      ;
; -0.249 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[4]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.025      ; 0.928      ;
; -0.249 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[6]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.025      ; 0.928      ;
; -0.227 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[1] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.025      ; 0.950      ;
; -0.227 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[5]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.025      ; 0.950      ;
; -0.225 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|entrada[2] ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.017      ; 0.944      ;
; -0.225 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[1]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.017      ; 0.944      ;
; -0.225 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|saida[7]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.017      ; 0.944      ;
; -0.209 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|flag_byte  ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.019      ; 0.962      ;
; -0.209 ; Comunica:Comunica_h|controle[0] ; modulador:modulador_h|status     ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; 1.019      ; 0.962      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYS_CLK'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SYS_CLK ; Rise       ; SYS_CLK                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|aux1        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|aux1        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|controle[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data2[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica:Comunica_h|data_out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|aux1|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|aux1|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|controle[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|controle[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|controle[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|controle[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|controle[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|controle[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data1[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data1[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data2[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data2[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data_out[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; Comunica_h|data_out[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; Comunica_h|data_out[1]|clk      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G_CLK_TX'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; G_CLK_TX ; Rise       ; G_CLK_TX                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; CLK_TX|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; CLK_TX|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; CLK_TX|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; CLK_TX|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; CLK_TX~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; CLK_TX~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; CLK_TX~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; CLK_TX~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'modulador:modulador_h|status'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; modulador:modulador_h|status ; Fall       ; Comunica:Comunica_h|aux   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; modulador:modulador_h|status ; Fall       ; Comunica:Comunica_h|aux   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; modulador:modulador_h|status ; Rise       ; Comunica_h|aux|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; modulador:modulador_h|status ; Rise       ; Comunica_h|aux|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; modulador:modulador_h|status ; Rise       ; modulador_h|status|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; modulador:modulador_h|status ; Rise       ; modulador_h|status|regout ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 2.080 ; 2.080 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 1.752 ; 1.752 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 1.729 ; 1.729 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 2.080 ; 2.080 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 1.818 ; 1.818 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 1.834 ; 1.834 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 1.820 ; 1.820 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 1.879 ; 1.879 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 1.892 ; 1.892 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 3.215 ; 3.215 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 3.016 ; 3.016 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 3.148 ; 3.148 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 3.128 ; 3.128 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 3.048 ; 3.048 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 3.215 ; 3.215 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 3.193 ; 3.193 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 3.122 ; 3.122 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 2.887 ; 2.887 ; Rise       ; SYS_CLK         ;
; we          ; SYS_CLK    ; 3.006 ; 3.006 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -1.452 ; -1.452 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -1.452 ; -1.452 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -1.582 ; -1.582 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -1.652 ; -1.652 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -1.665 ; -1.665 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -1.713 ; -1.713 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -1.700 ; -1.700 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -1.758 ; -1.758 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -1.770 ; -1.770 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -1.579 ; -1.579 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -1.579 ; -1.579 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -2.006 ; -2.006 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -1.635 ; -1.635 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -2.374 ; -2.374 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -2.541 ; -2.541 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -2.519 ; -2.519 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -2.448 ; -2.448 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -2.213 ; -2.213 ; Rise       ; SYS_CLK         ;
; we          ; SYS_CLK    ; -2.332 ; -2.332 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 5.174 ; 5.174 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 5.017 ; 5.017 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 5.008 ; 5.008 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 5.156 ; 5.156 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 5.174 ; 5.174 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 5.136 ; 5.136 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 4.869 ; 4.869 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 5.039 ; 5.039 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 4.997 ; 4.997 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 4.125 ; 4.125 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 4.074 ; 4.074 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 4.074 ; 4.074 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.996 ; 3.996 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 4.027 ; 4.027 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.898 ; 3.898 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.785 ; 3.785 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.929 ; 3.929 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.900 ; 3.900 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.907 ; 3.907 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 4.869 ; 4.869 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 5.017 ; 5.017 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 5.008 ; 5.008 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 5.156 ; 5.156 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 5.174 ; 5.174 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 5.136 ; 5.136 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 4.869 ; 4.869 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 5.039 ; 5.039 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 4.997 ; 4.997 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 3.930 ; 3.930 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.785 ; 3.785 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 4.074 ; 4.074 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.996 ; 3.996 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 4.027 ; 4.027 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.898 ; 3.898 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.785 ; 3.785 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.929 ; 3.929 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.900 ; 3.900 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.907 ; 3.907 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -6.058  ; -5.498 ; 0.484    ; -0.255  ; -1.631              ;
;  G_CLK_TX                     ; -6.058  ; -5.498 ; 0.484    ; -0.255  ; -1.469              ;
;  SYS_CLK                      ; -1.779  ; -1.457 ; N/A      ; N/A     ; -1.631              ;
;  modulador:modulador_h|status ; 0.307   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS               ; -72.79  ; -7.203 ; 0.0      ; -4.581  ; -61.756             ;
;  G_CLK_TX                     ; -66.384 ; -5.498 ; 0.000    ; -4.581  ; -24.687             ;
;  SYS_CLK                      ; -6.406  ; -1.953 ; N/A      ; N/A     ; -35.847             ;
;  modulador:modulador_h|status ; 0.000   ; 0.000  ; N/A      ; N/A     ; -1.222              ;
+-------------------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 4.629 ; 4.629 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 3.806 ; 3.806 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 3.779 ; 3.779 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 4.629 ; 4.629 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 3.985 ; 3.985 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 3.980 ; 3.980 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 3.991 ; 3.991 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 4.033 ; 4.033 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 4.154 ; 4.154 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 7.567 ; 7.567 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 6.992 ; 6.992 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 7.296 ; 7.296 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 7.240 ; 7.240 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 7.184 ; 7.184 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 7.567 ; 7.567 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 7.457 ; 7.457 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 7.409 ; 7.409 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 6.633 ; 6.633 ; Rise       ; SYS_CLK         ;
; we          ; SYS_CLK    ; 6.919 ; 6.919 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -1.452 ; -1.452 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -1.452 ; -1.452 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -1.582 ; -1.582 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -1.652 ; -1.652 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -1.665 ; -1.665 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -1.713 ; -1.713 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -1.700 ; -1.700 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -1.758 ; -1.758 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -1.770 ; -1.770 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -1.579 ; -1.579 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -1.579 ; -1.579 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -2.006 ; -2.006 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -1.635 ; -1.635 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -2.374 ; -2.374 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -2.541 ; -2.541 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -2.519 ; -2.519 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -2.448 ; -2.448 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -2.213 ; -2.213 ; Rise       ; SYS_CLK         ;
; we          ; SYS_CLK    ; -2.332 ; -2.332 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 10.131 ; 10.131 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 9.771  ; 9.771  ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 9.761  ; 9.761  ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 10.114 ; 10.114 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 10.131 ; 10.131 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 10.062 ; 10.062 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 9.585  ; 9.585  ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 9.794  ; 9.794  ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 9.748  ; 9.748  ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.905  ; 7.905  ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.619  ; 7.619  ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.619  ; 7.619  ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 7.513  ; 7.513  ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.545  ; 7.545  ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.225  ; 7.225  ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.056  ; 7.056  ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.254  ; 7.254  ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.372  ; 7.372  ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.234  ; 7.234  ; Rise       ; SYS_CLK         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 4.869 ; 4.869 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 5.017 ; 5.017 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 5.008 ; 5.008 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 5.156 ; 5.156 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 5.174 ; 5.174 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 5.136 ; 5.136 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 4.869 ; 4.869 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 5.039 ; 5.039 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 4.997 ; 4.997 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 3.930 ; 3.930 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.785 ; 3.785 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 4.074 ; 4.074 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.996 ; 3.996 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 4.027 ; 4.027 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.898 ; 3.898 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.785 ; 3.785 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.929 ; 3.929 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.900 ; 3.900 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.907 ; 3.907 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; G_CLK_TX                     ; G_CLK_TX                     ; 1355     ; 0        ; 0        ; 0        ;
; modulador:modulador_h|status ; G_CLK_TX                     ; 1        ; 1        ; 0        ; 0        ;
; SYS_CLK                      ; G_CLK_TX                     ; 1248     ; 0        ; 0        ; 0        ;
; modulador:modulador_h|status ; modulador:modulador_h|status ; 0        ; 0        ; 0        ; 1        ;
; modulador:modulador_h|status ; SYS_CLK                      ; 1        ; 4        ; 0        ; 0        ;
; SYS_CLK                      ; SYS_CLK                      ; 22       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; G_CLK_TX                     ; G_CLK_TX                     ; 1355     ; 0        ; 0        ; 0        ;
; modulador:modulador_h|status ; G_CLK_TX                     ; 1        ; 1        ; 0        ; 0        ;
; SYS_CLK                      ; G_CLK_TX                     ; 1248     ; 0        ; 0        ; 0        ;
; modulador:modulador_h|status ; modulador:modulador_h|status ; 0        ; 0        ; 0        ; 1        ;
; modulador:modulador_h|status ; SYS_CLK                      ; 1        ; 4        ; 0        ; 0        ;
; SYS_CLK                      ; SYS_CLK                      ; 22       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SYS_CLK    ; G_CLK_TX ; 19       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SYS_CLK    ; G_CLK_TX ; 19       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 262   ; 262  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition
    Info: Processing started: Fri Mar 31 11:43:59 2017
Info: Command: quartus_sta BSG -c BSG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BSG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SYS_CLK SYS_CLK
    Info (332105): create_clock -period 1.000 -name modulador:modulador_h|status modulador:modulador_h|status
    Info (332105): create_clock -period 1.000 -name G_CLK_TX G_CLK_TX
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.058
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.058       -66.384 G_CLK_TX 
    Info (332119):    -1.779        -6.406 SYS_CLK 
    Info (332119):     0.307         0.000 modulador:modulador_h|status 
Info (332146): Worst-case hold slack is -5.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.498        -5.498 G_CLK_TX 
    Info (332119):    -1.457        -1.705 SYS_CLK 
    Info (332119):     0.445         0.000 modulador:modulador_h|status 
Info (332146): Worst-case recovery slack is 0.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.484         0.000 G_CLK_TX 
Info (332146): Worst-case removal slack is 0.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.171         0.000 G_CLK_TX 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -35.847 SYS_CLK 
    Info (332119):    -1.469       -24.687 G_CLK_TX 
    Info (332119):    -0.611        -1.222 modulador:modulador_h|status 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.565
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.565       -14.760 G_CLK_TX 
    Info (332119):     0.053         0.000 SYS_CLK 
    Info (332119):     0.665         0.000 modulador:modulador_h|status 
Info (332146): Worst-case hold slack is -2.918
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.918        -3.060 G_CLK_TX 
    Info (332119):    -1.308        -1.953 SYS_CLK 
    Info (332119):     0.215         0.000 modulador:modulador_h|status 
Info (332146): Worst-case recovery slack is 1.089
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.089         0.000 G_CLK_TX 
Info (332146): Worst-case removal slack is -0.255
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.255        -4.581 G_CLK_TX 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -29.380 SYS_CLK 
    Info (332119):    -1.222       -20.222 G_CLK_TX 
    Info (332119):    -0.500        -1.000 modulador:modulador_h|status 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 600 megabytes
    Info: Processing ended: Fri Mar 31 11:43:59 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


