TimeQuest Timing Analyzer report for MIPS32
Wed Sep 10 23:58:38 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Wed Sep 10 23:58:37 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.15 MHz ; 50.15 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 60.058 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 60.058 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 20.020     ;
; 60.358 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.720     ;
; 60.371 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.707     ;
; 60.382 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 19.688     ;
; 60.478 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.600     ;
; 60.484 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.560     ;
; 60.518 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.560     ;
; 60.522 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.556     ;
; 60.529 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 19.551     ;
; 60.538 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.540     ;
; 60.564 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.480     ;
; 60.611 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.467     ;
; 60.661 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.383     ;
; 60.671 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.407     ;
; 60.682 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 19.388     ;
; 60.691 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 19.379     ;
; 60.704 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.374     ;
; 60.766 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 19.314     ;
; 60.784 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.260     ;
; 60.791 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.287     ;
; 60.802 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 19.268     ;
; 60.815 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 19.261     ;
; 60.818 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.260     ;
; 60.822 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.256     ;
; 60.838 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.240     ;
; 60.838 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.240     ;
; 60.842 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 19.238     ;
; 60.853 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.032      ; 19.219     ;
; 60.864 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.180     ;
; 60.904 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.140     ;
; 60.912 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 19.158     ;
; 60.915 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.129     ;
; 60.916 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 19.160     ;
; 60.924 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.154     ;
; 60.938 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.140     ;
; 60.942 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.136     ;
; 60.954 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 19.122     ;
; 60.955 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.006      ; 19.091     ;
; 60.958 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.120     ;
; 60.961 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.083     ;
; 60.982 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clock        ; Clock       ; 80.000       ; 0.028      ; 19.086     ;
; 60.984 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.060     ;
; 60.989 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 19.091     ;
; 60.993 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 19.087     ;
; 61.004 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 19.066     ;
; 61.009 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 19.071     ;
; 61.015 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; 0.022      ; 19.047     ;
; 61.017 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.061     ;
; 61.025 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.053     ;
; 61.028 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 19.042     ;
; 61.035 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.006      ; 19.011     ;
; 61.037 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 19.007     ;
; 61.071 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.007     ;
; 61.072 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 18.998     ;
; 61.075 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 19.003     ;
; 61.079 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 19.001     ;
; 61.081 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 18.963     ;
; 61.083 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clock        ; Clock       ; 80.000       ; 0.028      ; 18.985     ;
; 61.090 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clock        ; Clock       ; 80.000       ; 0.032      ; 18.982     ;
; 61.091 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 18.987     ;
; 61.117 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; -0.004     ; 18.919     ;
; 61.117 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 18.927     ;
; 61.121 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; Clock        ; Clock       ; 80.000       ; 0.028      ; 18.947     ;
; 61.124 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.952     ;
; 61.128 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.948     ;
; 61.130 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 18.914     ;
; 61.132 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.006      ; 18.914     ;
; 61.138 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 18.940     ;
; 61.151 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 18.919     ;
; 61.155 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 18.915     ;
; 61.164 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 18.914     ;
; 61.168 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 18.910     ;
; 61.171 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; 0.030      ; 18.899     ;
; 61.184 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 18.894     ;
; 61.185 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.891     ;
; 61.192 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clock        ; Clock       ; 80.000       ; 0.006      ; 18.854     ;
; 61.197 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; -0.004     ; 18.839     ;
; 61.201 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.875     ;
; 61.210 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 18.834     ;
; 61.214 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 18.830     ;
; 61.215 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 18.829     ;
; 61.225 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 18.853     ;
; 61.226 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 18.854     ;
; 61.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clock        ; Clock       ; 80.000       ; 0.002      ; 18.815     ;
; 61.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.847     ;
; 61.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 18.850     ;
; 61.241 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clock        ; Clock       ; 80.000       ; 0.002      ; 18.801     ;
; 61.246 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 18.834     ;
; 61.258 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 18.820     ;
; 61.267 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.809     ;
; 61.272 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; Clock        ; Clock       ; 80.000       ; 0.006      ; 18.774     ;
; 61.275 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.801     ;
; 61.286 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.790     ;
; 61.294 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20] ; Clock        ; Clock       ; 80.000       ; -0.004     ; 18.742     ;
; 61.302 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.774     ;
; 61.307 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; Clock        ; Clock       ; 80.000       ; 0.004      ; 18.737     ;
; 61.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; Clock        ; Clock       ; 80.000       ; 0.040      ; 18.771     ;
; 61.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; Clock        ; Clock       ; 80.000       ; 0.036      ; 18.752     ;
; 61.325 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; Clock        ; Clock       ; 80.000       ; 0.038      ; 18.753     ;
; 61.328 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; Clock        ; Clock       ; 80.000       ; 0.002      ; 18.714     ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.745 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.755 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.765 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.766 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[3]                                                                      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.769 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.900 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.206      ;
; 0.904 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.210      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.908 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.914 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.914 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.221      ;
; 0.915 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.222      ;
; 0.921 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.227      ;
; 0.923 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.926 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.963 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.269      ;
; 0.982 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4   ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.337      ;
; 0.982 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg4  ; Clock        ; Clock       ; 0.000        ; 0.087      ; 1.336      ;
; 1.046 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg3 ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.390      ;
; 1.046 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_address_reg0  ; Clock        ; Clock       ; 0.000        ; 0.089      ; 1.402      ;
; 1.058 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.364      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[35]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[13]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[14]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.065 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[31]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.065 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[26]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.068 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg2 ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.412      ;
; 1.068 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[23]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.374      ;
; 1.069 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[41]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.375      ;
; 1.069 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.375      ;
; 1.070 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[3]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.376      ;
; 1.071 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[22]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.377      ;
; 1.072 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.075 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.381      ;
; 1.080 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.386      ;
; 1.085 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.391      ;
; 1.089 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.395      ;
; 1.099 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.405      ;
; 1.113 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.421      ;
; 1.129 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.435      ;
; 1.141 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.452      ;
; 1.148 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[6]                                                                      ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.459      ;
; 1.190 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.496      ;
; 1.198 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.504      ;
; 1.207 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.513      ;
; 1.208 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.514      ;
; 1.226 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.535      ;
; 1.235 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[0]                                                                      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.542      ;
; 1.238 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[71]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.545      ;
; 1.240 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.546      ;
; 1.241 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.241 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[28]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.242 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[4]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.242 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.242 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.246 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[29]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.552      ;
; 1.247 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.553      ;
; 1.251 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.557      ;
; 1.251 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.557      ;
; 1.252 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.558      ;
; 1.366 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg7   ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.709      ;
; 1.366 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg7  ; Clock        ; Clock       ; 0.000        ; 0.090      ; 1.723      ;
; 1.369 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg5   ; Clock        ; Clock       ; 0.000        ; 0.091      ; 1.727      ;
; 1.381 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[15]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]                                                                  ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.683      ;
; 1.396 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[21]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.699      ;
; 1.401 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.704      ;
; 1.408 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.711      ;
; 1.408 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg1   ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.768      ;
; 1.414 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_datain_reg2  ; Clock        ; Clock       ; 0.000        ; 0.090      ; 1.771      ;
; 1.419 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.725      ;
; 1.421 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.727      ;
; 1.423 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.731      ;
; 1.432 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg8  ; Clock        ; Clock       ; 0.000        ; 0.090      ; 1.789      ;
; 1.440 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg1 ; Clock        ; Clock       ; 0.000        ; 0.077      ; 1.784      ;
; 1.441 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg0  ; Clock        ; Clock       ; 0.000        ; 0.087      ; 1.795      ;
; 1.452 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.763      ;
; 1.468 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.091      ; 1.826      ;
; 1.475 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.778      ;
; 1.475 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]                                                                ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.778      ;
; 1.480 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[18]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.783      ;
; 1.480 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_address_reg2  ; Clock        ; Clock       ; 0.000        ; 0.075      ; 1.822      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 19.778 ; 19.778 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 13.587 ; 13.587 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 19.778 ; 19.778 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.770 ; 17.770 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 17.066 ; 17.066 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 17.066 ; 17.066 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 16.729 ; 16.729 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.203 ; 14.203 ; Rise       ; Clock           ;
;  ALU_Control_EX[3]              ; Clock      ; 15.397 ; 15.397 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.390 ; 19.390 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 16.933 ; 16.933 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.104 ; 18.104 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 18.430 ; 18.430 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 15.962 ; 15.962 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 18.349 ; 18.349 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 19.390 ; 19.390 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 18.246 ; 18.246 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 17.409 ; 17.409 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.046 ; 17.046 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.786 ; 17.786 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.384 ; 17.384 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 17.236 ; 17.236 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 18.375 ; 18.375 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 17.644 ; 17.644 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.807 ; 17.807 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 17.727 ; 17.727 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 17.800 ; 17.800 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 17.632 ; 17.632 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.194 ; 16.194 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 16.796 ; 16.796 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 15.514 ; 15.514 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 17.097 ; 17.097 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.802 ; 18.802 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 17.577 ; 17.577 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 17.186 ; 17.186 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 16.333 ; 16.333 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 16.999 ; 16.999 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 16.642 ; 16.642 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 16.979 ; 16.979 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 16.719 ; 16.719 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 16.653 ; 16.653 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 17.760 ; 17.760 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 31.848 ; 31.848 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 28.130 ; 28.130 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 27.041 ; 27.041 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 27.417 ; 27.417 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 26.376 ; 26.376 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 26.375 ; 26.375 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 26.829 ; 26.829 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 25.892 ; 25.892 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 26.894 ; 26.894 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 26.935 ; 26.935 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 26.285 ; 26.285 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 26.466 ; 26.466 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 25.202 ; 25.202 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 27.436 ; 27.436 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 27.985 ; 27.985 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 26.129 ; 26.129 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 26.463 ; 26.463 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 27.268 ; 27.268 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 26.978 ; 26.978 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 29.303 ; 29.303 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 31.848 ; 31.848 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 28.326 ; 28.326 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 30.138 ; 30.138 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 28.576 ; 28.576 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 29.164 ; 29.164 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 29.074 ; 29.074 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 28.936 ; 28.936 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 30.149 ; 30.149 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 29.901 ; 29.901 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 31.177 ; 31.177 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 30.317 ; 30.317 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 28.935 ; 28.935 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 29.466 ; 29.466 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 14.484 ; 14.484 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.845 ; 10.845 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.432 ; 10.432 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.454 ; 11.454 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 10.186 ; 10.186 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.388 ; 10.388 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 9.891  ; 9.891  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.805 ; 10.805 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.359 ; 12.359 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.236 ; 11.236 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 12.242 ; 12.242 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.353 ; 11.353 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.663 ; 12.663 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.504 ; 11.504 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.914 ; 11.914 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 14.484 ; 14.484 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.546 ; 10.546 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.850 ; 12.850 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.845 ; 10.845 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 10.462 ; 10.462 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 12.635 ; 12.635 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.002 ; 11.002 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.907 ; 11.907 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.786 ; 11.786 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.405 ; 10.405 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.127 ; 11.127 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.928 ; 11.928 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 14.278 ; 14.278 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.992 ; 11.992 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.892 ; 12.892 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.991 ; 12.991 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 14.278 ; 14.278 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 9.788  ; 9.788  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.702 ; 11.702 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 9.737  ; 9.737  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.618 ; 10.618 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.863 ; 12.863 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.313 ; 11.313 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.668 ; 11.668 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.849 ; 12.849 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.245 ; 12.245 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.580 ; 10.580 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.772 ; 11.772 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.852 ; 11.852 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 11.018 ; 11.018 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.325 ; 12.325 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.156 ; 12.156 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.725 ; 12.725 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.163 ; 10.163 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 12.857 ; 12.857 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 12.257 ; 12.257 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 17.197 ; 17.197 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.556 ; 10.556 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 12.686 ; 12.686 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 13.620 ; 13.620 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 14.816 ; 14.816 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 14.927 ; 14.927 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.858 ; 14.858 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.622 ; 14.622 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.992 ; 15.992 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 15.206 ; 15.206 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.446 ; 15.446 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 15.145 ; 15.145 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.763 ; 15.763 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.640 ; 15.640 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.340 ; 15.340 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 17.112 ; 17.112 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.594 ; 15.594 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.458 ; 16.458 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.412 ; 16.412 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 14.859 ; 14.859 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 16.313 ; 16.313 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 16.581 ; 16.581 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 15.713 ; 15.713 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 15.932 ; 15.932 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.108 ; 17.108 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 17.197 ; 17.197 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 15.507 ; 15.507 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 14.411 ; 14.411 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 16.167 ; 16.167 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 15.236 ; 15.236 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 16.012 ; 16.012 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 14.738 ; 14.738 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 13.527 ; 13.527 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 22.156 ; 22.156 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 15.272 ; 15.272 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 15.272 ; 15.272 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.504 ; 13.504 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 15.629 ; 15.629 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 15.629 ; 15.629 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 14.641 ; 14.641 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 15.265 ; 15.265 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 15.709 ; 15.709 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 17.538 ; 17.538 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 14.614 ; 14.614 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 14.070 ; 14.070 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 14.614 ; 14.614 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 16.102 ; 16.102 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 10.703 ; 10.703 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.974 ; 10.974 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.385 ; 11.385 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 11.063 ; 11.063 ; Rise       ; Clock           ;
;  Instruction_ID[4]              ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.512 ; 11.512 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.991 ; 14.991 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.184 ; 12.184 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.551 ; 11.551 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.672 ; 13.672 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.184 ; 12.184 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.422 ; 13.422 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 16.102 ; 16.102 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 11.109 ; 11.109 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 10.484 ; 10.484 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.942 ; 11.942 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 11.247 ; 11.247 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.484 ; 10.484 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 29.192 ; 29.192 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 26.015 ; 26.015 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 27.717 ; 27.717 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 25.556 ; 25.556 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 28.095 ; 28.095 ; Rise       ; Clock           ;
;  Instruction_IF[4]              ; Clock      ; 26.491 ; 26.491 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 25.565 ; 25.565 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 26.846 ; 26.846 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 25.295 ; 25.295 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 28.101 ; 28.101 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 28.544 ; 28.544 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 23.241 ; 23.241 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 25.215 ; 25.215 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 28.101 ; 28.101 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 28.534 ; 28.534 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 25.525 ; 25.525 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 24.410 ; 24.410 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 28.095 ; 28.095 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 29.192 ; 29.192 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 25.064 ; 25.064 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 28.085 ; 28.085 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 29.192 ; 29.192 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 18.783 ; 18.783 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 18.923 ; 18.923 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 27.871 ; 27.871 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 26.153 ; 26.153 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 26.163 ; 26.163 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 24.761 ; 24.761 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 27.864 ; 27.864 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 27.005 ; 27.005 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 24.767 ; 24.767 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 27.013 ; 27.013 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 24.803 ; 24.803 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 23.882 ; 23.882 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 26.059 ; 26.059 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 25.471 ; 25.471 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 25.427 ; 25.427 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 27.289 ; 27.289 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 26.029 ; 26.029 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 27.198 ; 27.198 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 24.599 ; 24.599 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 24.657 ; 24.657 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 24.359 ; 24.359 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 24.352 ; 24.352 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 25.242 ; 25.242 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 24.966 ; 24.966 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 26.106 ; 26.106 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 24.231 ; 24.231 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 25.288 ; 25.288 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 24.836 ; 24.836 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 25.028 ; 25.028 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 26.215 ; 26.215 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 24.261 ; 24.261 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 24.489 ; 24.489 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 25.816 ; 25.816 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 27.871 ; 27.871 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 25.850 ; 25.850 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 22.650 ; 22.650 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 17.518 ; 17.518 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 17.103 ; 17.103 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 9.729  ; 9.729  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 9.729  ; 9.729  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 14.479 ; 14.479 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 14.357 ; 14.357 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.798 ; 14.798 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.881 ; 12.881 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 14.647 ; 14.647 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.003 ; 13.003 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 14.791 ; 14.791 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 12.861 ; 12.861 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 13.106 ; 13.106 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.790 ; 14.790 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 15.920 ; 15.920 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.882 ; 14.882 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.584 ; 14.584 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.590 ; 13.590 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 15.694 ; 15.694 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 16.139 ; 16.139 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 15.030 ; 15.030 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 13.583 ; 13.583 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 16.041 ; 16.041 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 15.343 ; 15.343 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 15.552 ; 15.552 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 15.309 ; 15.309 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 17.103 ; 17.103 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 13.847 ; 13.847 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.051 ; 14.051 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 16.271 ; 16.271 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 16.511 ; 16.511 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 16.554 ; 16.554 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 16.559 ; 16.559 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 15.356 ; 15.356 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 15.356 ; 15.356 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 11.063 ; 11.063 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 13.612 ; 13.612 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.531 ; 11.531 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.612 ; 13.612 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.422 ; 13.422 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.067 ; 20.067 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.250 ; 17.250 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 19.689 ; 19.689 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 20.067 ; 20.067 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 16.912 ; 16.912 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 18.592 ; 18.592 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 15.663 ; 15.663 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 18.546 ; 18.546 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 18.111 ; 18.111 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 16.919 ; 16.919 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 18.061 ; 18.061 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 19.050 ; 19.050 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 17.845 ; 17.845 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 15.802 ; 15.802 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 15.739 ; 15.739 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 17.337 ; 17.337 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 16.863 ; 16.863 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 17.145 ; 17.145 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 17.261 ; 17.261 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 17.016 ; 17.016 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 18.381 ; 18.381 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 16.954 ; 16.954 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 15.628 ; 15.628 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 16.313 ; 16.313 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 18.893 ; 18.893 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 17.019 ; 17.019 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 19.812 ; 19.812 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 19.681 ; 19.681 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 17.337 ; 17.337 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 17.670 ; 17.670 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 19.336 ; 19.336 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 16.794 ; 16.794 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 18.249 ; 18.249 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 20.119 ; 20.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 19.889 ; 19.889 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 19.557 ; 19.557 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 19.540 ; 19.540 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 18.994 ; 18.994 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 19.306 ; 19.306 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 20.119 ; 20.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 17.498 ; 17.498 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.913 ; 18.913 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 17.899 ; 17.899 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.695 ; 17.695 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.742 ; 18.742 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 18.048 ; 18.048 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 18.540 ; 18.540 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 19.401 ; 19.401 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 20.070 ; 20.070 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 18.122 ; 18.122 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 17.008 ; 17.008 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 19.150 ; 19.150 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 19.225 ; 19.225 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 16.348 ; 16.348 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 18.871 ; 18.871 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 16.901 ; 16.901 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 18.494 ; 18.494 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 17.682 ; 17.682 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 18.130 ; 18.130 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 18.237 ; 18.237 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.505 ; 18.505 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 15.955 ; 15.955 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.549 ; 17.549 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 18.114 ; 18.114 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.196 ; 17.196 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.268 ; 18.268 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 14.300 ; 14.300 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 12.462 ; 12.462 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.859 ; 12.859 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.167 ; 13.167 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.497 ; 11.497 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.404 ; 11.404 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.290 ; 11.290 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.172 ; 12.172 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 12.568 ; 12.568 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.371 ; 10.371 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 12.666 ; 12.666 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 10.181 ; 10.181 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 13.673 ; 13.673 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 14.300 ; 14.300 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.611 ; 10.611 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 12.424 ; 12.424 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.915 ; 11.915 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.909 ; 11.909 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.382 ; 10.382 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 10.020 ; 10.020 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.695 ; 11.695 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.273 ; 10.273 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.856 ; 10.856 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.527 ; 10.527 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.975 ; 12.975 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 19.788 ; 19.788 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 20.187 ; 20.187 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.991 ; 14.991 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 10.753 ; 10.753 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.924 ; 10.924 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.375 ; 11.375 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 10.680 ; 10.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[4]  ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.482 ; 11.482 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.991 ; 14.991 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.417 ; 13.417 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.775 ; 14.775 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 14.286 ; 14.286 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.109 ; 11.109 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 14.069 ; 14.069 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 12.883 ; 12.883 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 10.501 ; 10.501 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.639 ; 12.639 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.614 ; 12.614 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.232 ; 13.232 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.457 ; 12.457 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.721 ; 11.721 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.890 ; 12.890 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.927 ; 11.927 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 14.775 ; 14.775 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.715 ; 12.715 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 12.107 ; 12.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.912 ; 11.912 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 12.144 ; 12.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.220 ; 13.220 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.025 ; 11.025 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.087 ; 11.087 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.151 ; 13.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 10.791 ; 10.791 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 12.272 ; 12.272 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.745 ; 14.745 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 14.276 ; 14.276 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.177 ; 11.177 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.580 ; 12.580 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 13.767 ; 13.767 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 12.472 ; 12.472 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 10.491 ; 10.491 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.998 ; 12.998 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.614 ; 12.614 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 13.212 ; 13.212 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.477 ; 12.477 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.595 ; 12.595 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 11.731 ; 11.731 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.910 ; 12.910 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 11.947 ; 11.947 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 14.745 ; 14.745 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 12.037 ; 12.037 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.972 ; 11.972 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.163 ; 13.163 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.015 ; 11.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.087 ; 11.087 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 12.450 ; 12.450 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 11.191 ; 11.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 12.272 ; 12.272 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 15.197 ; 15.197 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.263 ; 13.263 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.030 ; 13.030 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 11.664 ; 11.664 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.764 ; 13.764 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.640 ; 12.640 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.044 ; 13.044 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.747 ; 13.747 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.671 ; 13.671 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.668 ; 14.668 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.992 ; 13.992 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.397 ; 13.397 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 12.075 ; 12.075 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.434 ; 13.434 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.061 ; 13.061 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.567 ; 13.567 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 12.661 ; 12.661 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 12.627 ; 12.627 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 14.403 ; 14.403 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.021 ; 13.021 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.355 ; 12.355 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.351 ; 12.351 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.632 ; 12.632 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 11.731 ; 11.731 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.405 ; 12.405 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 12.049 ; 12.049 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.116 ; 13.116 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 11.663 ; 11.663 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 12.160 ; 12.160 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 15.197 ; 15.197 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.769 ; 13.769 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 14.498 ; 14.498 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.498 ; 14.498 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 13.583 ; 13.583 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.081 ; 12.081 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.717 ; 11.717 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.980 ; 10.980 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.799 ; 11.799 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.614 ; 11.614 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 37.118 ; 37.118 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 13.025 ; 13.025 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 13.025 ; 13.025 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 13.885 ; 13.885 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.611 ; 11.611 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 12.024 ; 12.024 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 14.479 ; 14.479 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 13.525 ; 13.525 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 12.024 ; 12.024 ; Rise       ; Clock           ;
;  ALU_Control_EX[3]              ; Clock      ; 12.787 ; 12.787 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 10.957 ; 10.957 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 10.957 ; 10.957 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 14.449 ; 14.449 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 13.246 ; 13.246 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 11.671 ; 11.671 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 12.646 ; 12.646 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 14.079 ; 14.079 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 13.984 ; 13.984 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 13.308 ; 13.308 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 12.525 ; 12.525 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 13.058 ; 13.058 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 12.895 ; 12.895 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 11.171 ; 11.171 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 12.593 ; 12.593 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 12.343 ; 12.343 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 12.297 ; 12.297 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 13.003 ; 13.003 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 13.071 ; 13.071 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 13.695 ; 13.695 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 11.222 ; 11.222 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 12.120 ; 12.120 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 11.397 ; 11.397 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 13.359 ; 13.359 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 14.521 ; 14.521 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 13.345 ; 13.345 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 12.951 ; 12.951 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 12.263 ; 12.263 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 12.821 ; 12.821 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 12.680 ; 12.680 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 12.483 ; 12.483 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 12.853 ; 12.853 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 12.784 ; 12.784 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 13.892 ; 13.892 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 12.325 ; 12.325 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 15.025 ; 15.025 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 15.496 ; 15.496 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 16.531 ; 16.531 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 15.475 ; 15.475 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 15.489 ; 15.489 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 15.775 ; 15.775 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 15.359 ; 15.359 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 15.673 ; 15.673 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 16.411 ; 16.411 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 15.897 ; 15.897 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 14.532 ; 14.532 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 13.361 ; 13.361 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 15.407 ; 15.407 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 17.564 ; 17.564 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 15.369 ; 15.369 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 16.130 ; 16.130 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 15.500 ; 15.500 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 15.447 ; 15.447 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 14.738 ; 14.738 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 17.681 ; 17.681 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 12.325 ; 12.325 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 17.242 ; 17.242 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 15.555 ; 15.555 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 16.097 ; 16.097 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 15.786 ; 15.786 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 15.513 ; 15.513 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 15.508 ; 15.508 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 15.016 ; 15.016 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 16.305 ; 16.305 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 16.522 ; 16.522 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 14.486 ; 14.486 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 15.110 ; 15.110 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.891  ; 9.891  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.845 ; 10.845 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.432 ; 10.432 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.454 ; 11.454 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 10.186 ; 10.186 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.388 ; 10.388 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 9.891  ; 9.891  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.805 ; 10.805 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.359 ; 12.359 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.236 ; 11.236 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 12.242 ; 12.242 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.353 ; 11.353 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.663 ; 12.663 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.504 ; 11.504 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.914 ; 11.914 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 14.484 ; 14.484 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.546 ; 10.546 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.850 ; 12.850 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.845 ; 10.845 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 10.462 ; 10.462 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 12.635 ; 12.635 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.002 ; 11.002 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.907 ; 11.907 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.786 ; 11.786 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.405 ; 10.405 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.127 ; 11.127 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.928 ; 11.928 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.737  ; 9.737  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.992 ; 11.992 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.892 ; 12.892 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.991 ; 12.991 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 14.278 ; 14.278 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 9.788  ; 9.788  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.702 ; 11.702 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 9.737  ; 9.737  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.618 ; 10.618 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.863 ; 12.863 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.313 ; 11.313 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.668 ; 11.668 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.849 ; 12.849 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.245 ; 12.245 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.580 ; 10.580 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.772 ; 11.772 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.852 ; 11.852 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 11.018 ; 11.018 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.325 ; 12.325 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.156 ; 12.156 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.725 ; 12.725 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.163 ; 10.163 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 12.857 ; 12.857 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 12.257 ; 12.257 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 9.910  ; 9.910  ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.556 ; 10.556 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 12.369 ; 12.369 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 12.744 ; 12.744 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 13.762 ; 13.762 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 13.756 ; 13.756 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 13.270 ; 13.270 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 12.936 ; 12.936 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 13.788 ; 13.788 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 12.941 ; 12.941 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 13.055 ; 13.055 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 12.669 ; 12.669 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 13.611 ; 13.611 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 12.983 ; 12.983 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 12.648 ; 12.648 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 14.811 ; 14.811 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 12.604 ; 12.604 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 13.372 ; 13.372 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 13.281 ; 13.281 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 11.948 ; 11.948 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 13.008 ; 13.008 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 13.149 ; 13.149 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 12.199 ; 12.199 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 12.320 ; 12.320 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 13.329 ; 13.329 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 13.357 ; 13.357 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 11.545 ; 11.545 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 10.360 ; 10.360 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 12.434 ; 12.434 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 11.019 ; 11.019 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 11.749 ; 11.749 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 9.910  ; 9.910  ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 12.965 ; 12.965 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 14.079 ; 14.079 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 11.554 ; 11.554 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 12.997 ; 12.997 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 11.554 ; 11.554 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 11.937 ; 11.937 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 12.464 ; 12.464 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 11.937 ; 11.937 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 12.451 ; 12.451 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 13.533 ; 13.533 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 13.777 ; 13.777 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 12.292 ; 12.292 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 12.292 ; 12.292 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 12.496 ; 12.496 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 10.484 ; 10.484 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 10.703 ; 10.703 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.974 ; 10.974 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.385 ; 11.385 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 11.063 ; 11.063 ; Rise       ; Clock           ;
;  Instruction_ID[4]              ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.512 ; 11.512 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.991 ; 14.991 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.184 ; 12.184 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.551 ; 11.551 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.672 ; 13.672 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.184 ; 12.184 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.422 ; 13.422 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 16.102 ; 16.102 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 11.109 ; 11.109 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 10.484 ; 10.484 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.942 ; 11.942 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 11.247 ; 11.247 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.484 ; 10.484 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 12.080 ; 12.080 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 13.044 ; 13.044 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 14.248 ; 14.248 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 15.366 ; 15.366 ; Rise       ; Clock           ;
;  Instruction_IF[4]              ; Clock      ; 13.896 ; 13.896 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 14.723 ; 14.723 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 13.876 ; 13.876 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 12.080 ; 12.080 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 14.930 ; 14.930 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 15.668 ; 15.668 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 12.480 ; 12.480 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 12.586 ; 12.586 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 14.930 ; 14.930 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 15.658 ; 15.658 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 14.683 ; 14.683 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 12.806 ; 12.806 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 15.366 ; 15.366 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 13.274 ; 13.274 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 15.356 ; 15.356 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 15.705 ; 15.705 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 14.089 ; 14.089 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 14.229 ; 14.229 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 12.016 ; 12.016 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 12.016 ; 12.016 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 12.026 ; 12.026 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 13.549 ; 13.549 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 15.554 ; 15.554 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 14.315 ; 14.315 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 12.957 ; 12.957 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 14.336 ; 14.336 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 13.300 ; 13.300 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 12.392 ; 12.392 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 14.609 ; 14.609 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 14.114 ; 14.114 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 13.777 ; 13.777 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 15.735 ; 15.735 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 13.788 ; 13.788 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 15.248 ; 15.248 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 13.436 ; 13.436 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 13.004 ; 13.004 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 13.070 ; 13.070 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 12.569 ; 12.569 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 13.874 ; 13.874 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 13.007 ; 13.007 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.242 ; 14.242 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 12.784 ; 12.784 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 14.376 ; 14.376 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 13.574 ; 13.574 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 13.268 ; 13.268 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 14.635 ; 14.635 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 12.736 ; 12.736 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 12.427 ; 12.427 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 13.810 ; 13.810 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 15.626 ; 15.626 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 14.035 ; 14.035 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 13.862 ; 13.862 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 13.757 ; 13.757 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 9.729  ; 9.729  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 9.729  ; 9.729  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 9.729  ; 9.729  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 14.479 ; 14.479 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.652 ; 12.652 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 13.405 ; 13.405 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 13.814 ; 13.814 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 11.345 ; 11.345 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 13.038 ; 13.038 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.301 ; 11.301 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 12.899 ; 12.899 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 11.284 ; 11.284 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 11.441 ; 11.441 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 12.560 ; 12.560 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 13.682 ; 13.682 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 13.037 ; 13.037 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 12.608 ; 12.608 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 11.745 ; 11.745 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 13.409 ; 13.409 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.370 ; 13.370 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 12.654 ; 12.654 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 10.646 ; 10.646 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 12.930 ; 12.930 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 12.225 ; 12.225 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 12.805 ; 12.805 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 12.387 ; 12.387 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.061 ; 14.061 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 10.207 ; 10.207 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 12.937 ; 12.937 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.066 ; 13.066 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 13.066 ; 13.066 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 12.979 ; 12.979 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 15.356 ; 15.356 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 11.063 ; 11.063 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 11.531 ; 11.531 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.531 ; 11.531 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.612 ; 13.612 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.422 ; 13.422 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 10.571 ; 10.571 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 12.126 ; 12.126 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 14.604 ; 14.604 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 14.583 ; 14.583 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 11.774 ; 11.774 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 13.563 ; 13.563 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 10.571 ; 10.571 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 14.261 ; 14.261 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 11.613 ; 11.613 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 12.958 ; 12.958 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 13.937 ; 13.937 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 12.842 ; 12.842 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 11.114 ; 11.114 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 10.700 ; 10.700 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 12.261 ; 12.261 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 11.911 ; 11.911 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 12.078 ; 12.078 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 12.730 ; 12.730 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 13.002 ; 13.002 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 11.930 ; 11.930 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 11.590 ; 11.590 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 13.440 ; 13.440 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 12.690 ; 12.690 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 14.256 ; 14.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 14.295 ; 14.295 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 12.442 ; 12.442 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 13.008 ; 13.008 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 14.243 ; 14.243 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 11.685 ; 11.685 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 13.175 ; 13.175 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 11.090 ; 11.090 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 14.231 ; 14.231 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 14.859 ; 14.859 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 14.020 ; 14.020 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 13.133 ; 13.133 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 14.158 ; 14.158 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 15.340 ; 15.340 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 12.348 ; 12.348 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 14.612 ; 14.612 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 13.215 ; 13.215 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 13.029 ; 13.029 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 14.037 ; 14.037 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 12.539 ; 12.539 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 13.049 ; 13.049 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 13.235 ; 13.235 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 14.956 ; 14.956 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 13.004 ; 13.004 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 12.580 ; 12.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 14.862 ; 14.862 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 13.413 ; 13.413 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 11.632 ; 11.632 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 13.336 ; 13.336 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 12.050 ; 12.050 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 13.518 ; 13.518 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 12.236 ; 12.236 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 13.447 ; 13.447 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 13.440 ; 13.440 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 11.090 ; 11.090 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 13.164 ; 13.164 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 12.997 ; 12.997 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 12.099 ; 12.099 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 12.680 ; 12.680 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 10.020 ; 10.020 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 12.462 ; 12.462 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.859 ; 12.859 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.167 ; 13.167 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.497 ; 11.497 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.404 ; 11.404 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.290 ; 11.290 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.172 ; 12.172 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 12.568 ; 12.568 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.371 ; 10.371 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 12.666 ; 12.666 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 10.181 ; 10.181 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 13.673 ; 13.673 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 14.300 ; 14.300 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.611 ; 10.611 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 12.424 ; 12.424 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.915 ; 11.915 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.909 ; 11.909 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.382 ; 10.382 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 10.020 ; 10.020 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.695 ; 11.695 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.273 ; 10.273 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.856 ; 10.856 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.527 ; 10.527 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.975 ; 12.975 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 13.895 ; 13.895 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 14.027 ; 14.027 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 10.680 ; 10.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 10.753 ; 10.753 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.924 ; 10.924 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.375 ; 11.375 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 10.680 ; 10.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[4]  ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.482 ; 11.482 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.991 ; 14.991 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.417 ; 13.417 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 10.501 ; 10.501 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 14.286 ; 14.286 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.109 ; 11.109 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 14.069 ; 14.069 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 12.883 ; 12.883 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 10.501 ; 10.501 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.639 ; 12.639 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.614 ; 12.614 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.232 ; 13.232 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.457 ; 12.457 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.721 ; 11.721 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.890 ; 12.890 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.927 ; 11.927 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 14.775 ; 14.775 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.715 ; 12.715 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 12.107 ; 12.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.912 ; 11.912 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 12.144 ; 12.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.220 ; 13.220 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.025 ; 11.025 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.087 ; 11.087 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.151 ; 13.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 10.791 ; 10.791 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 12.272 ; 12.272 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.491 ; 10.491 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 14.276 ; 14.276 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.177 ; 11.177 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.580 ; 12.580 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 13.767 ; 13.767 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 12.472 ; 12.472 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 10.491 ; 10.491 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.998 ; 12.998 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.614 ; 12.614 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 13.212 ; 13.212 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.477 ; 12.477 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.595 ; 12.595 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 11.731 ; 11.731 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.910 ; 12.910 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 11.947 ; 11.947 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 14.745 ; 14.745 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 12.037 ; 12.037 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.972 ; 11.972 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.163 ; 13.163 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.015 ; 11.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.087 ; 11.087 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 12.450 ; 12.450 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 11.191 ; 11.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 12.272 ; 12.272 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.398 ; 10.398 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.503 ; 12.503 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 11.535 ; 11.535 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.595 ; 12.595 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 10.398 ; 10.398 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 12.351 ; 12.351 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 11.156 ; 11.156 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 11.951 ; 11.951 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 12.262 ; 12.262 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.478 ; 12.478 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.129 ; 14.129 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 12.188 ; 12.188 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 11.828 ; 11.828 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 10.682 ; 10.682 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 12.380 ; 12.380 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 12.445 ; 12.445 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 11.059 ; 11.059 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.355 ; 12.355 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 11.817 ; 11.817 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 11.770 ; 11.770 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 11.666 ; 11.666 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 11.240 ; 11.240 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 10.511 ; 10.511 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 11.365 ; 11.365 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 10.688 ; 10.688 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 11.749 ; 11.749 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.271 ; 11.271 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 10.951 ; 10.951 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 10.797 ; 10.797 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.280 ; 14.280 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 12.867 ; 12.867 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 11.717 ; 11.717 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.018 ; 14.018 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 13.149 ; 13.149 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.081 ; 12.081 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.717 ; 11.717 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.980 ; 10.980 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.980 ; 10.980 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.799 ; 11.799 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.614 ; 11.614 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 16.115 ; 16.115 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 74.446 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 74.446 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.518      ;
; 74.446 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.518      ;
; 74.446 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.518      ;
; 74.446 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.518      ;
; 74.466 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.527      ;
; 74.466 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.527      ;
; 74.466 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.527      ;
; 74.466 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.527      ;
; 74.491 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.508      ;
; 74.491 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.508      ;
; 74.491 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.508      ;
; 74.491 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.508      ;
; 74.511 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.453      ;
; 74.511 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.453      ;
; 74.511 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.453      ;
; 74.511 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.453      ;
; 74.520 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.479      ;
; 74.520 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.479      ;
; 74.520 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.479      ;
; 74.520 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.479      ;
; 74.521 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.478      ;
; 74.521 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.478      ;
; 74.521 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.478      ;
; 74.521 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.478      ;
; 74.529 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.075     ; 5.426      ;
; 74.529 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.075     ; 5.426      ;
; 74.529 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.075     ; 5.426      ;
; 74.529 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.075     ; 5.426      ;
; 74.554 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.410      ;
; 74.554 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.410      ;
; 74.554 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.410      ;
; 74.554 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.410      ;
; 74.557 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.436      ;
; 74.557 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.436      ;
; 74.557 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.436      ;
; 74.557 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.436      ;
; 74.570 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.400      ;
; 74.570 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.400      ;
; 74.570 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.400      ;
; 74.570 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.400      ;
; 74.572 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                          ; Clock        ; Clock       ; 80.000       ; 0.004      ; 5.462      ;
; 74.577 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                            ; Clock        ; Clock       ; 80.000       ; -0.070     ; 5.383      ;
; 74.577 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                            ; Clock        ; Clock       ; 80.000       ; -0.070     ; 5.383      ;
; 74.577 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                            ; Clock        ; Clock       ; 80.000       ; -0.070     ; 5.383      ;
; 74.577 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                            ; Clock        ; Clock       ; 80.000       ; -0.070     ; 5.383      ;
; 74.581 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                          ; Clock        ; Clock       ; 80.000       ; 0.037      ; 5.486      ;
; 74.590 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.409      ;
; 74.590 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.409      ;
; 74.590 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.409      ;
; 74.590 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.409      ;
; 74.615 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.390      ;
; 74.615 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.390      ;
; 74.615 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.390      ;
; 74.615 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.390      ;
; 74.635 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.335      ;
; 74.635 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.335      ;
; 74.635 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.335      ;
; 74.635 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.335      ;
; 74.639 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                          ; Clock        ; Clock       ; 80.000       ; 0.002      ; 5.393      ;
; 74.644 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.361      ;
; 74.644 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.361      ;
; 74.644 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.361      ;
; 74.644 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.361      ;
; 74.645 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.360      ;
; 74.645 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.360      ;
; 74.645 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.360      ;
; 74.645 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.360      ;
; 74.647 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.346      ;
; 74.647 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.346      ;
; 74.647 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.346      ;
; 74.647 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.346      ;
; 74.648 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                          ; Clock        ; Clock       ; 80.000       ; 0.035      ; 5.417      ;
; 74.653 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.069     ; 5.308      ;
; 74.653 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.069     ; 5.308      ;
; 74.653 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.069     ; 5.308      ;
; 74.653 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.069     ; 5.308      ;
; 74.660 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.067     ; 5.303      ;
; 74.660 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.067     ; 5.303      ;
; 74.660 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.067     ; 5.303      ;
; 74.660 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.067     ; 5.303      ;
; 74.668 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.325      ;
; 74.668 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.325      ;
; 74.668 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.325      ;
; 74.668 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; -0.006     ; 5.325      ;
; 74.674 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.067     ; 5.289      ;
; 74.674 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.067     ; 5.289      ;
; 74.674 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.067     ; 5.289      ;
; 74.674 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[2]                                                                 ; Clock        ; Clock       ; 80.000       ; -0.067     ; 5.289      ;
; 74.675 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.289      ;
; 74.675 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.289      ;
; 74.675 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.289      ;
; 74.675 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                            ; Clock        ; Clock       ; 80.000       ; -0.066     ; 5.289      ;
; 74.678 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.292      ;
; 74.678 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.292      ;
; 74.678 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.292      ;
; 74.678 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                            ; Clock        ; Clock       ; 80.000       ; -0.060     ; 5.292      ;
; 74.681 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.318      ;
; 74.681 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.318      ;
; 74.681 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.318      ;
; 74.681 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ; Clock        ; Clock       ; 80.000       ; 0.000      ; 5.318      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.228 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.234 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.236 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[3]                                                                      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.384      ;
; 0.239 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.387      ;
; 0.248 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg4  ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.437      ;
; 0.249 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4   ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.438      ;
; 0.283 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_address_reg0  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 0.473      ;
; 0.289 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg3 ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.468      ;
; 0.297 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.299 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg2 ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.478      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.315 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.320 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.333 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                        ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.482      ;
; 0.336 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 0.487      ;
; 0.346 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.005      ; 0.499      ;
; 0.355 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[6]                                                                      ; Clock        ; Clock       ; 0.000        ; 0.005      ; 0.508      ;
; 0.357 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.358 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[35]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.506      ;
; 0.358 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[14]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.506      ;
; 0.358 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.506      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[31]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[13]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[26]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.361 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[23]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[41]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[3]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[39]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg7  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.555      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[22]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.364 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[47]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.366 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.368 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg7   ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.546      ;
; 0.368 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg5   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.560      ;
; 0.368 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.370 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.382 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg1   ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.575      ;
; 0.383 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.386 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_datain_reg2  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.577      ;
; 0.386 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.390 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.538      ;
; 0.391 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.539      ;
; 0.397 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.545      ;
; 0.398 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg8  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.590      ;
; 0.398 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.401 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg0  ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.590      ;
; 0.405 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.553      ;
; 0.406 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[71]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.554      ;
; 0.406 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg1 ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.585      ;
; 0.406 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.554      ;
; 0.406 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.554      ;
; 0.407 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.599      ;
; 0.407 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[28]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.555      ;
; 0.408 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[4]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.556      ;
; 0.408 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.556      ;
; 0.410 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.410 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[29]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.410 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.413 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[21]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.558      ;
; 0.413 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.413 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.415 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.563      ;
; 0.416 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.417 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.562      ;
; 0.419 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.565      ;
; 0.419 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.564      ;
; 0.422 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[18]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.567      ;
; 0.423 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.568      ;
; 0.424 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[6]                                                                    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.570      ;
; 0.424 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]                                                                    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.570      ;
; 0.424 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.570      ;
; 0.426 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.572      ;
; 0.426 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_address_reg2  ; Clock        ; Clock       ; 0.000        ; 0.042      ; 0.603      ;
; 0.429 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.575      ;
; 0.431 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_address_reg2  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.609      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 7.158  ; 7.158  ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.515  ; 5.515  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 7.158  ; 7.158  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 6.591  ; 6.591  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 6.554  ; 6.554  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 6.554  ; 6.554  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 6.157  ; 6.157  ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.492  ; 5.492  ; Rise       ; Clock           ;
;  ALU_Control_EX[3]              ; Clock      ; 5.967  ; 5.967  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 7.151  ; 7.151  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 6.343  ; 6.343  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 6.692  ; 6.692  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 6.752  ; 6.752  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.990  ; 5.990  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 6.771  ; 6.771  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 7.151  ; 7.151  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 6.764  ; 6.764  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 6.419  ; 6.419  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 6.604  ; 6.604  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.487  ; 6.487  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 6.336  ; 6.336  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 6.809  ; 6.809  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 6.587  ; 6.587  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 6.537  ; 6.537  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 6.648  ; 6.648  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 6.613  ; 6.613  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 6.442  ; 6.442  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 6.134  ; 6.134  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 6.281  ; 6.281  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 5.953  ; 5.953  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 6.515  ; 6.515  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 6.701  ; 6.701  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 6.534  ; 6.534  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 6.403  ; 6.403  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 6.078  ; 6.078  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 6.368  ; 6.368  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 6.245  ; 6.245  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 6.361  ; 6.361  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 6.289  ; 6.289  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 6.222  ; 6.222  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 6.627  ; 6.627  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 10.004 ; 10.004 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 9.242  ; 9.242  ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 8.499  ; 8.499  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 8.628  ; 8.628  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 8.557  ; 8.557  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 8.578  ; 8.578  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 8.684  ; 8.684  ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 8.349  ; 8.349  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 8.543  ; 8.543  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 8.809  ; 8.809  ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 9.124  ; 9.124  ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 8.904  ; 8.904  ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 8.814  ; 8.814  ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 9.299  ; 9.299  ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 9.686  ; 9.686  ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 8.994  ; 8.994  ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 9.259  ; 9.259  ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 9.525  ; 9.525  ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 9.264  ; 9.264  ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 9.513  ; 9.513  ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 9.944  ; 9.944  ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 8.946  ; 8.946  ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 9.617  ; 9.617  ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 9.188  ; 9.188  ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 9.688  ; 9.688  ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 9.519  ; 9.519  ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 9.307  ; 9.307  ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 9.689  ; 9.689  ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 9.541  ; 9.541  ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 10.004 ; 10.004 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 9.609  ; 9.609  ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 9.382  ; 9.382  ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 9.535  ; 9.535  ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.821  ; 5.821  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.627  ; 4.627  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.488  ; 4.488  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.468  ; 4.468  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.624  ; 4.624  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.282  ; 4.282  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.460  ; 4.460  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.574  ; 4.574  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.271  ; 4.271  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.576  ; 4.576  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.935  ; 4.935  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.725  ; 4.725  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.876  ; 4.876  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.651  ; 4.651  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.061  ; 5.061  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.656  ; 4.656  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.791  ; 4.791  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.581  ; 4.581  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.044  ; 5.044  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 5.821  ; 5.821  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.661  ; 4.661  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.167  ; 5.167  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.539  ; 4.539  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.496  ; 4.496  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.663  ; 4.663  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 5.118  ; 5.118  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.730  ; 4.730  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.553  ; 4.553  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.946  ; 4.946  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.855  ; 4.855  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.547  ; 4.547  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.693  ; 4.693  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.784  ; 4.784  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.693  ; 5.693  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.498  ; 4.498  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.949  ; 4.949  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 5.171  ; 5.171  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.239  ; 5.239  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.693  ; 5.693  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.509  ; 4.509  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.250  ; 4.250  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.947  ; 4.947  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.290  ; 4.290  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.636  ; 4.636  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.358  ; 4.358  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.123  ; 5.123  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.795  ; 4.795  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.258  ; 5.258  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.942  ; 4.942  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.693  ; 4.693  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.951  ; 4.951  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.211  ; 5.211  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.089  ; 5.089  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.582  ; 4.582  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.774  ; 4.774  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.115  ; 5.115  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.855  ; 4.855  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.620  ; 4.620  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.812  ; 4.812  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.571  ; 4.571  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.975  ; 4.975  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 5.037  ; 5.037  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.261  ; 5.261  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.558  ; 4.558  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 5.147  ; 5.147  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.863  ; 4.863  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 6.544  ; 6.544  ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.784  ; 4.784  ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.582  ; 4.582  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.013  ; 5.013  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.337  ; 5.337  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.596  ; 5.596  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.828  ; 5.828  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.584  ; 5.584  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.542  ; 5.542  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 6.056  ; 6.056  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.657  ; 5.657  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 6.138  ; 6.138  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.841  ; 5.841  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.837  ; 5.837  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.906  ; 5.906  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.900  ; 5.900  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.353  ; 6.353  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.018  ; 6.018  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.463  ; 6.463  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.122  ; 6.122  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.906  ; 5.906  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.130  ; 6.130  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.419  ; 6.419  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.035  ; 6.035  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.131  ; 6.131  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.544  ; 6.544  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.454  ; 6.454  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.146  ; 6.146  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 5.811  ; 5.811  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.350  ; 6.350  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.044  ; 6.044  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.393  ; 6.393  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 5.940  ; 5.940  ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.455  ; 5.455  ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 8.691  ; 8.691  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 5.897  ; 5.897  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.897  ; 5.897  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.382  ; 5.382  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 5.967  ; 5.967  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.967  ; 5.967  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.810  ; 5.810  ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 6.155  ; 6.155  ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.898  ; 5.898  ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 6.607  ; 6.607  ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.709  ; 5.709  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.639  ; 5.639  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.709  ; 5.709  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 6.344  ; 6.344  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.585  ; 4.585  ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.731  ; 4.731  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.785  ; 4.785  ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 4.685  ; 4.685  ; Rise       ; Clock           ;
;  Instruction_ID[4]              ; Clock      ; 4.643  ; 4.643  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.765  ; 4.765  ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 4.935  ; 4.935  ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.849  ; 5.849  ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.026  ; 5.026  ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.529  ; 5.529  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.853  ; 4.853  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.429  ; 5.429  ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.026  ; 5.026  ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.504  ; 5.504  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.743  ; 4.743  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 6.344  ; 6.344  ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 4.735  ; 4.735  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.628  ; 4.628  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.761  ; 4.761  ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 4.814  ; 4.814  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.628  ; 4.628  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 10.723 ; 10.723 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 9.807  ; 9.807  ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 10.357 ; 10.357 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 9.747  ; 9.747  ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 10.594 ; 10.594 ; Rise       ; Clock           ;
;  Instruction_IF[4]              ; Clock      ; 9.889  ; 9.889  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 9.688  ; 9.688  ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 10.124 ; 10.124 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 9.612  ; 9.612  ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 10.600 ; 10.600 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 10.723 ; 10.723 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 8.926  ; 8.926  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 9.410  ; 9.410  ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 10.600 ; 10.600 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 10.713 ; 10.713 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 9.648  ; 9.648  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 9.255  ; 9.255  ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 10.594 ; 10.594 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 10.704 ; 10.704 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 9.558  ; 9.558  ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 10.584 ; 10.584 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 10.704 ; 10.704 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 7.030  ; 7.030  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 7.097  ; 7.097  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 10.332 ; 10.332 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 9.803  ; 9.803  ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 9.813  ; 9.813  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 9.480  ; 9.480  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 10.308 ; 10.308 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 10.112 ; 10.112 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 9.368  ; 9.368  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 10.200 ; 10.200 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 9.451  ; 9.451  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 9.134  ; 9.134  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 9.825  ; 9.825  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 9.673  ; 9.673  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 9.749  ; 9.749  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 10.250 ; 10.250 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 9.880  ; 9.880  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 10.070 ; 10.070 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 9.330  ; 9.330  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 9.505  ; 9.505  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 9.321  ; 9.321  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 9.329  ; 9.329  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 9.596  ; 9.596  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 9.545  ; 9.545  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 9.969  ; 9.969  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 9.310  ; 9.310  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 9.619  ; 9.619  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 9.445  ; 9.445  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 9.408  ; 9.408  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 9.919  ; 9.919  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 9.237  ; 9.237  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 9.318  ; 9.318  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 9.630  ; 9.630  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 10.332 ; 10.332 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 9.805  ; 9.805  ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 8.791  ; 8.791  ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 6.587  ; 6.587  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 6.543  ; 6.543  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.280  ; 4.280  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.280  ; 4.280  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.469  ; 5.469  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.372  ; 5.372  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.501  ; 5.501  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.645  ; 5.645  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.123  ; 5.123  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.706  ; 5.706  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.325  ; 5.325  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.621  ; 5.621  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.281  ; 5.281  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.271  ; 5.271  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.964  ; 5.964  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 6.216  ; 6.216  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 6.012  ; 6.012  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.695  ; 5.695  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.475  ; 5.475  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 6.148  ; 6.148  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 6.151  ; 6.151  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.861  ; 5.861  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.530  ; 5.530  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 6.284  ; 6.284  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 6.147  ; 6.147  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 6.203  ; 6.203  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.107  ; 6.107  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 6.543  ; 6.543  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.683  ; 5.683  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.780  ; 5.780  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 6.332  ; 6.332  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 6.515  ; 6.515  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.456  ; 6.456  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 6.516  ; 6.516  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 6.127  ; 6.127  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.765  ; 4.765  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 6.127  ; 6.127  ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 4.689  ; 4.689  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.504  ; 5.504  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.833  ; 4.833  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.369  ; 5.369  ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.036  ; 5.036  ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.504  ; 5.504  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 8.151  ; 8.151  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 7.057  ; 7.057  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 8.004  ; 8.004  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 8.151  ; 8.151  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 7.034  ; 7.034  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 7.413  ; 7.413  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 6.609  ; 6.609  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 7.541  ; 7.541  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 7.363  ; 7.363  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.063  ; 7.063  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 7.308  ; 7.308  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 7.794  ; 7.794  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 7.341  ; 7.341  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 6.730  ; 6.730  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 6.683  ; 6.683  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 7.338  ; 7.338  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 7.222  ; 7.222  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 7.343  ; 7.343  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 7.152  ; 7.152  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 7.140  ; 7.140  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 7.663  ; 7.663  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 7.184  ; 7.184  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 6.692  ; 6.692  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 6.959  ; 6.959  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.530  ; 7.530  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 7.012  ; 7.012  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 7.914  ; 7.914  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 8.013  ; 8.013  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 7.088  ; 7.088  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 7.318  ; 7.318  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 7.933  ; 7.933  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 7.073  ; 7.073  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 7.509  ; 7.509  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 8.116  ; 8.116  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 7.822  ; 7.822  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 7.914  ; 7.914  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 7.815  ; 7.815  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 7.686  ; 7.686  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 7.734  ; 7.734  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 8.115  ; 8.115  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 7.279  ; 7.279  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 7.823  ; 7.823  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 7.334  ; 7.334  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 7.401  ; 7.401  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 7.676  ; 7.676  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 7.029  ; 7.029  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 7.580  ; 7.580  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 7.533  ; 7.533  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 8.116  ; 8.116  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 7.274  ; 7.274  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 7.131  ; 7.131  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 7.536  ; 7.536  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 7.724  ; 7.724  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 6.988  ; 6.988  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 7.381  ; 7.381  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.115  ; 7.115  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 7.577  ; 7.577  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 7.314  ; 7.314  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 7.457  ; 7.457  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 7.277  ; 7.277  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 7.473  ; 7.473  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 6.827  ; 6.827  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 7.205  ; 7.205  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 7.260  ; 7.260  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 7.060  ; 7.060  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 7.386  ; 7.386  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.815  ; 5.815  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.128  ; 5.128  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.166  ; 5.166  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.507  ; 4.507  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.154  ; 5.154  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.277  ; 5.277  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.843  ; 4.843  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.808  ; 4.808  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.683  ; 4.683  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.826  ; 4.826  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.047  ; 5.047  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.096  ; 5.096  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.417  ; 4.417  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 5.081  ; 5.081  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.425  ; 4.425  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.715  ; 4.715  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.344  ; 4.344  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.454  ; 5.454  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.815  ; 5.815  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.620  ; 4.620  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 5.216  ; 5.216  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.985  ; 4.985  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.871  ; 4.871  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.876  ; 4.876  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.539  ; 4.539  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.419  ; 4.419  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.875  ; 4.875  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.074  ; 5.074  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.031  ; 5.031  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.428  ; 4.428  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.728  ; 4.728  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.525  ; 4.525  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 5.296  ; 5.296  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 7.168  ; 7.168  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 7.192  ; 7.192  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 5.849  ; 5.849  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.635  ; 4.635  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.681  ; 4.681  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.775  ; 4.775  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 4.591  ; 4.591  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[4]  ; Clock      ; 4.643  ; 4.643  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.743  ; 4.743  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.905  ; 4.905  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.849  ; 5.849  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.130  ; 5.130  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.491  ; 5.491  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.801  ; 5.801  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.773  ; 5.773  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.751  ; 4.751  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.055  ; 5.055  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.746  ; 4.746  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.737  ; 4.737  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.648  ; 5.648  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.256  ; 5.256  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.581  ; 4.581  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.103  ; 5.103  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.420  ; 5.420  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.211  ; 5.211  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.291  ; 5.291  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.432  ; 5.432  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.157  ; 5.157  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.169  ; 5.169  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.951  ; 4.951  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.103  ; 5.103  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.994  ; 4.994  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.878  ; 4.878  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.801  ; 5.801  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.346  ; 5.346  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.112  ; 5.112  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.882  ; 4.882  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.088  ; 5.088  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.237  ; 5.237  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.666  ; 4.666  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.715  ; 4.715  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.527  ; 4.527  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.430  ; 5.430  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.777  ; 4.777  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.586  ; 4.586  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.072  ; 5.072  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 5.771  ; 5.771  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.763  ; 5.763  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.739  ; 4.739  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.015  ; 5.015  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.746  ; 4.746  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.727  ; 4.727  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.609  ; 5.609  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.112  ; 5.112  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.571  ; 4.571  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.093  ; 5.093  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.400  ; 5.400  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.209  ; 5.209  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.291  ; 5.291  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.412  ; 5.412  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.177  ; 5.177  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.149  ; 5.149  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.961  ; 4.961  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.123  ; 5.123  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.014  ; 5.014  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.738  ; 4.738  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.771  ; 5.771  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.336  ; 5.336  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.044  ; 5.044  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.942  ; 4.942  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.098  ; 5.098  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.181  ; 5.181  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.656  ; 4.656  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.715  ; 4.715  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.532  ; 4.532  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.253  ; 5.253  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.817  ; 4.817  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.576  ; 4.576  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.072  ; 5.072  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 5.946  ; 5.946  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.458  ; 5.458  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.282  ; 5.282  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.414  ; 5.414  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.796  ; 4.796  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.503  ; 5.503  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.174  ; 5.174  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.320  ; 5.320  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.501  ; 5.501  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.419  ; 5.419  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.809  ; 5.809  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.406  ; 5.406  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.333  ; 5.333  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.004  ; 5.004  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.421  ; 5.421  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.261  ; 5.261  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.513  ; 5.513  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.199  ; 5.199  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.156  ; 5.156  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.653  ; 5.653  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.295  ; 5.295  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.081  ; 5.081  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.959  ; 4.959  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.017  ; 5.017  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.815  ; 4.815  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.991  ; 4.991  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.945  ; 4.945  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.221  ; 5.221  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.025  ; 5.025  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.820  ; 4.820  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.900  ; 4.900  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.946  ; 5.946  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.507  ; 5.507  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.804  ; 5.804  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.804  ; 5.804  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 5.571  ; 5.571  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.013  ; 5.013  ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.924  ; 4.924  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 5.047  ; 5.047  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 5.047  ; 5.047  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.718  ; 4.718  ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.959  ; 4.959  ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.605  ; 4.605  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 11.869 ; 11.869 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.396 ; 5.396 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.846 ; 5.846 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  ALU_Control_EX[3]              ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.652 ; 5.652 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.609 ; 5.609 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.565 ; 5.565 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.144 ; 5.144 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.364 ; 5.364 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.345 ; 5.345 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.721 ; 4.721 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 4.944 ; 4.944 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.476 ; 5.476 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.389 ; 5.389 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.964 ; 4.964 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.168 ; 5.168 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.241 ; 5.241 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.577 ; 5.577 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.559 ; 5.559 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.865 ; 5.865 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 6.215 ; 6.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 6.012 ; 6.012 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 6.021 ; 6.021 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 6.099 ; 6.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.906 ; 5.906 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.873 ; 5.873 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 6.128 ; 6.128 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 6.135 ; 6.135 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.298 ; 5.298 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 6.635 ; 6.635 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.907 ; 5.907 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 6.200 ; 6.200 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.973 ; 5.973 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.835 ; 5.835 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.650 ; 5.650 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 6.667 ; 6.667 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 6.468 ; 6.468 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.954 ; 5.954 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 6.142 ; 6.142 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 6.056 ; 6.056 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 6.011 ; 6.011 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 6.076 ; 6.076 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.746 ; 5.746 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 6.251 ; 6.251 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 6.316 ; 6.316 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.581 ; 5.581 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.667 ; 5.667 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.627 ; 4.627 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.488 ; 4.488 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.282 ; 4.282 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.460 ; 4.460 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.581 ; 4.581 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 5.821 ; 5.821 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.496 ; 4.496 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 5.118 ; 5.118 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.553 ; 4.553 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.250 ; 4.250 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.949 ; 4.949 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.239 ; 5.239 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.693 ; 5.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.250 ; 4.250 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.358 ; 4.358 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.795 ; 4.795 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.258 ; 5.258 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.582 ; 4.582 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.115 ; 5.115 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.620 ; 4.620 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.812 ; 4.812 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.571 ; 4.571 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 5.037 ; 5.037 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.250 ; 4.250 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.582 ; 4.582 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.237 ; 5.237 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.390 ; 5.390 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.576 ; 5.576 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.993 ; 4.993 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 5.241 ; 5.241 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.250 ; 4.250 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.334 ; 5.334 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 5.099 ; 5.099 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.099 ; 5.099 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.362 ; 5.362 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.474 ; 5.474 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.785 ; 4.785 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  Instruction_ID[4]              ; Clock      ; 4.643 ; 4.643 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.849 ; 5.849 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.529 ; 5.529 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 6.344 ; 6.344 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.761 ; 4.761 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 4.814 ; 4.814 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.668 ; 5.668 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.489 ; 5.489 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 6.135 ; 6.135 ; Rise       ; Clock           ;
;  Instruction_IF[4]              ; Clock      ; 5.417 ; 5.417 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.782 ; 5.782 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.974 ; 5.974 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 6.208 ; 6.208 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.974 ; 5.974 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 6.198 ; 6.198 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.742 ; 5.742 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.062 ; 5.062 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 6.135 ; 6.135 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 6.005 ; 6.005 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 6.125 ; 6.125 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 6.005 ; 6.005 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.647 ; 5.647 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.714 ; 5.714 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 4.964 ; 4.964 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.926 ; 5.926 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.608 ; 5.608 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.703 ; 5.703 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.259 ; 5.259 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.639 ; 5.639 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.515 ; 5.515 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 6.051 ; 6.051 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.506 ; 5.506 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.774 ; 5.774 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.280 ; 5.280 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.322 ; 5.322 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.519 ; 5.519 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.682 ; 5.682 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.642 ; 5.642 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.701 ; 5.701 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.946 ; 5.946 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.469 ; 5.469 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.312 ; 5.312 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.617 ; 4.617 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.687 ; 4.687 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.192 ; 5.192 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.417 ; 5.417 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.144 ; 5.144 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.362 ; 5.362 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.320 ; 4.320 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 6.127 ; 6.127 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.369 ; 5.369 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.831 ; 5.831 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.860 ; 5.860 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.628 ; 5.628 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 4.800 ; 4.800 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.144 ; 5.144 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.215 ; 5.215 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.159 ; 5.159 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.973 ; 4.973 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.401 ; 5.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 4.613 ; 4.613 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.631 ; 5.631 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.791 ; 5.791 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.770 ; 5.770 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.861 ; 5.861 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.503 ; 5.503 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.297 ; 5.297 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.576 ; 5.576 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.065 ; 6.065 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.894 ; 5.894 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.365 ; 5.365 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.628 ; 5.628 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 4.923 ; 4.923 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.275 ; 5.275 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.933 ; 5.933 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.182 ; 5.182 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.614 ; 5.614 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 4.926 ; 4.926 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.209 ; 5.209 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.415 ; 5.415 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.130 ; 5.130 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 4.885 ; 4.885 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.082 ; 5.082 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.344 ; 4.344 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.507 ; 4.507 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.154 ; 5.154 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.277 ; 5.277 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.047 ; 5.047 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.096 ; 5.096 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.417 ; 4.417 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 5.081 ; 5.081 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.344 ; 4.344 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.815 ; 5.815 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.620 ; 4.620 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.419 ; 4.419 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.428 ; 4.428 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.525 ; 4.525 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.775 ; 4.775 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[4]  ; Clock      ; 4.643 ; 4.643 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.905 ; 4.905 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.849 ; 5.849 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.130 ; 5.130 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.491 ; 5.491 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.527 ; 4.527 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.773 ; 5.773 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.737 ; 4.737 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.648 ; 5.648 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.581 ; 4.581 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.420 ; 5.420 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.432 ; 5.432 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.237 ; 5.237 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.527 ; 4.527 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.430 ; 5.430 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.777 ; 4.777 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.586 ; 4.586 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.072 ; 5.072 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.532 ; 4.532 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.763 ; 5.763 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.727 ; 4.727 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.609 ; 5.609 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.571 ; 4.571 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.209 ; 5.209 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.412 ; 5.412 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.149 ; 5.149 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.771 ; 5.771 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.181 ; 5.181 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.532 ; 4.532 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.817 ; 4.817 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.072 ; 5.072 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.111 ; 5.111 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.562 ; 5.562 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.644 ; 4.644 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.010 ; 5.010 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.000 ; 5.000 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.905 ; 4.905 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.579 ; 4.579 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.649 ; 5.649 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 5.419 ; 5.419 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.013 ; 5.013 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 5.047 ; 5.047 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.959 ; 4.959 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.186 ; 6.186 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 60.058 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 60.058 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 19.778 ; 19.778 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 13.587 ; 13.587 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 19.778 ; 19.778 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 17.770 ; 17.770 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 17.066 ; 17.066 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 17.066 ; 17.066 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 16.729 ; 16.729 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.203 ; 14.203 ; Rise       ; Clock           ;
;  ALU_Control_EX[3]              ; Clock      ; 15.397 ; 15.397 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.390 ; 19.390 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 16.933 ; 16.933 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.104 ; 18.104 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 18.430 ; 18.430 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 15.962 ; 15.962 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 18.349 ; 18.349 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 19.390 ; 19.390 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 18.246 ; 18.246 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 17.409 ; 17.409 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.046 ; 17.046 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.786 ; 17.786 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.384 ; 17.384 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 17.236 ; 17.236 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 18.375 ; 18.375 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 17.644 ; 17.644 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.807 ; 17.807 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 17.727 ; 17.727 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 17.800 ; 17.800 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 17.632 ; 17.632 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.194 ; 16.194 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 16.796 ; 16.796 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 15.514 ; 15.514 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 17.097 ; 17.097 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.802 ; 18.802 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 17.577 ; 17.577 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 17.186 ; 17.186 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 16.333 ; 16.333 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 16.999 ; 16.999 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 16.642 ; 16.642 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 16.979 ; 16.979 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 16.719 ; 16.719 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 16.653 ; 16.653 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 17.760 ; 17.760 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 31.848 ; 31.848 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 28.130 ; 28.130 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 27.041 ; 27.041 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 27.417 ; 27.417 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 26.376 ; 26.376 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 26.375 ; 26.375 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 26.829 ; 26.829 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 25.892 ; 25.892 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 26.894 ; 26.894 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 26.935 ; 26.935 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 26.285 ; 26.285 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 26.466 ; 26.466 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 25.202 ; 25.202 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 27.436 ; 27.436 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 27.985 ; 27.985 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 26.129 ; 26.129 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 26.463 ; 26.463 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 27.268 ; 27.268 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 26.978 ; 26.978 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 29.303 ; 29.303 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 31.848 ; 31.848 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 28.326 ; 28.326 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 30.138 ; 30.138 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 28.576 ; 28.576 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 29.164 ; 29.164 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 29.074 ; 29.074 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 28.936 ; 28.936 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 30.149 ; 30.149 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 29.901 ; 29.901 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 31.177 ; 31.177 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 30.317 ; 30.317 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 28.935 ; 28.935 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 29.466 ; 29.466 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 14.484 ; 14.484 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.845 ; 10.845 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.432 ; 10.432 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 11.454 ; 11.454 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 10.186 ; 10.186 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.388 ; 10.388 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 9.891  ; 9.891  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.805 ; 10.805 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.359 ; 12.359 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.236 ; 11.236 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 12.242 ; 12.242 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.353 ; 11.353 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.663 ; 12.663 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.504 ; 11.504 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.761 ; 10.761 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.914 ; 11.914 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 14.484 ; 14.484 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.546 ; 10.546 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.850 ; 12.850 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.845 ; 10.845 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 10.462 ; 10.462 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 12.635 ; 12.635 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.002 ; 11.002 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.907 ; 11.907 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 11.786 ; 11.786 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 10.405 ; 10.405 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 11.127 ; 11.127 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.928 ; 11.928 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 14.278 ; 14.278 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.427 ; 10.427 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.992 ; 11.992 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.892 ; 12.892 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 12.991 ; 12.991 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 14.278 ; 14.278 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 9.788  ; 9.788  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.702 ; 11.702 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 9.737  ; 9.737  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.618 ; 10.618 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.033 ; 10.033 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.863 ; 12.863 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 11.665 ; 11.665 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.313 ; 11.313 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.668 ; 11.668 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.849 ; 12.849 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 12.245 ; 12.245 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 10.580 ; 10.580 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.772 ; 11.772 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.852 ; 11.852 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 11.018 ; 11.018 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 11.393 ; 11.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.325 ; 12.325 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.156 ; 12.156 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.725 ; 12.725 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.163 ; 10.163 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 12.857 ; 12.857 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 12.257 ; 12.257 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 17.197 ; 17.197 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.556 ; 10.556 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 12.686 ; 12.686 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 13.620 ; 13.620 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 14.816 ; 14.816 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 14.927 ; 14.927 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.858 ; 14.858 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.622 ; 14.622 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.992 ; 15.992 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 15.206 ; 15.206 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.446 ; 15.446 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 15.145 ; 15.145 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.763 ; 15.763 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.640 ; 15.640 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.340 ; 15.340 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 17.112 ; 17.112 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.594 ; 15.594 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.458 ; 16.458 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.412 ; 16.412 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 14.859 ; 14.859 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 16.313 ; 16.313 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 16.581 ; 16.581 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 15.713 ; 15.713 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 15.932 ; 15.932 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.108 ; 17.108 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 17.197 ; 17.197 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 15.507 ; 15.507 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 14.411 ; 14.411 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 16.167 ; 16.167 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 15.236 ; 15.236 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 16.012 ; 16.012 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 14.738 ; 14.738 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 13.527 ; 13.527 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 22.156 ; 22.156 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 15.272 ; 15.272 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 15.272 ; 15.272 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.504 ; 13.504 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 15.629 ; 15.629 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 15.629 ; 15.629 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 14.641 ; 14.641 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 15.265 ; 15.265 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 15.709 ; 15.709 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 17.538 ; 17.538 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 14.614 ; 14.614 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 14.070 ; 14.070 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 14.614 ; 14.614 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 16.102 ; 16.102 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 10.703 ; 10.703 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.974 ; 10.974 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.385 ; 11.385 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 11.063 ; 11.063 ; Rise       ; Clock           ;
;  Instruction_ID[4]              ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 11.512 ; 11.512 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.991 ; 14.991 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.184 ; 12.184 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.551 ; 11.551 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.672 ; 13.672 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.184 ; 12.184 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.422 ; 13.422 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 16.102 ; 16.102 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 11.109 ; 11.109 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 10.484 ; 10.484 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.942 ; 11.942 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 11.247 ; 11.247 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.484 ; 10.484 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 29.192 ; 29.192 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 26.015 ; 26.015 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 27.717 ; 27.717 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 25.556 ; 25.556 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 28.095 ; 28.095 ; Rise       ; Clock           ;
;  Instruction_IF[4]              ; Clock      ; 26.491 ; 26.491 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 25.565 ; 25.565 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 26.846 ; 26.846 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 25.295 ; 25.295 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 28.101 ; 28.101 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 28.544 ; 28.544 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 23.241 ; 23.241 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 25.215 ; 25.215 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 28.101 ; 28.101 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 28.534 ; 28.534 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 25.525 ; 25.525 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 24.410 ; 24.410 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 28.095 ; 28.095 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 29.192 ; 29.192 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 25.064 ; 25.064 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 28.085 ; 28.085 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 29.192 ; 29.192 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 18.783 ; 18.783 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 18.923 ; 18.923 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 27.871 ; 27.871 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 26.153 ; 26.153 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 26.163 ; 26.163 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 24.761 ; 24.761 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 27.864 ; 27.864 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 27.005 ; 27.005 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 24.767 ; 24.767 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 27.013 ; 27.013 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 24.803 ; 24.803 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 23.882 ; 23.882 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 26.059 ; 26.059 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 25.471 ; 25.471 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 25.427 ; 25.427 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 27.289 ; 27.289 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 26.029 ; 26.029 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 27.198 ; 27.198 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 24.599 ; 24.599 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 24.657 ; 24.657 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 24.359 ; 24.359 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 24.352 ; 24.352 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 25.242 ; 25.242 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 24.966 ; 24.966 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 26.106 ; 26.106 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 24.231 ; 24.231 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 25.288 ; 25.288 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 24.836 ; 24.836 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 25.028 ; 25.028 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 26.215 ; 26.215 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 24.261 ; 24.261 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 24.489 ; 24.489 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 25.816 ; 25.816 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 27.871 ; 27.871 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 25.850 ; 25.850 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 22.650 ; 22.650 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 17.518 ; 17.518 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 17.103 ; 17.103 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 9.729  ; 9.729  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 9.729  ; 9.729  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 14.479 ; 14.479 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 14.357 ; 14.357 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.798 ; 14.798 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.881 ; 12.881 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 14.647 ; 14.647 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.003 ; 13.003 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 14.791 ; 14.791 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 12.861 ; 12.861 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 13.106 ; 13.106 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.790 ; 14.790 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 15.920 ; 15.920 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.882 ; 14.882 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.584 ; 14.584 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.590 ; 13.590 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 15.694 ; 15.694 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 16.139 ; 16.139 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 15.030 ; 15.030 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 13.583 ; 13.583 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 16.041 ; 16.041 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 15.343 ; 15.343 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 15.552 ; 15.552 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 15.309 ; 15.309 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 17.103 ; 17.103 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 13.847 ; 13.847 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.051 ; 14.051 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 16.271 ; 16.271 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 16.511 ; 16.511 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 16.554 ; 16.554 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 16.559 ; 16.559 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 15.356 ; 15.356 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 15.356 ; 15.356 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 11.063 ; 11.063 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 13.612 ; 13.612 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.531 ; 11.531 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 13.612 ; 13.612 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.422 ; 13.422 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.067 ; 20.067 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.250 ; 17.250 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 19.689 ; 19.689 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 20.067 ; 20.067 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 16.912 ; 16.912 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 18.592 ; 18.592 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 15.663 ; 15.663 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 18.546 ; 18.546 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 18.111 ; 18.111 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 16.919 ; 16.919 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 18.061 ; 18.061 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 19.050 ; 19.050 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 17.845 ; 17.845 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 15.802 ; 15.802 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 15.739 ; 15.739 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 17.337 ; 17.337 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 16.863 ; 16.863 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 17.145 ; 17.145 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 17.261 ; 17.261 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 17.016 ; 17.016 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 18.381 ; 18.381 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 16.954 ; 16.954 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 15.628 ; 15.628 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 16.313 ; 16.313 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 18.893 ; 18.893 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 17.019 ; 17.019 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 19.812 ; 19.812 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 19.681 ; 19.681 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 17.337 ; 17.337 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 17.670 ; 17.670 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 19.336 ; 19.336 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 16.794 ; 16.794 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 18.249 ; 18.249 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 20.119 ; 20.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 19.889 ; 19.889 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 19.557 ; 19.557 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 19.540 ; 19.540 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 18.994 ; 18.994 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 19.306 ; 19.306 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 20.119 ; 20.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 17.498 ; 17.498 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.913 ; 18.913 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 17.899 ; 17.899 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.695 ; 17.695 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.742 ; 18.742 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 18.048 ; 18.048 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 18.540 ; 18.540 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 19.401 ; 19.401 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 20.070 ; 20.070 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 18.122 ; 18.122 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 17.008 ; 17.008 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 19.150 ; 19.150 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 19.225 ; 19.225 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 16.348 ; 16.348 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 18.871 ; 18.871 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 16.901 ; 16.901 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 18.494 ; 18.494 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 17.682 ; 17.682 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 18.130 ; 18.130 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 18.237 ; 18.237 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.505 ; 18.505 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 15.955 ; 15.955 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.549 ; 17.549 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 18.114 ; 18.114 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.196 ; 17.196 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.268 ; 18.268 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 14.300 ; 14.300 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 12.462 ; 12.462 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.859 ; 12.859 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.167 ; 13.167 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.497 ; 11.497 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.404 ; 11.404 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.290 ; 11.290 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.172 ; 12.172 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 12.568 ; 12.568 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.371 ; 10.371 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 12.666 ; 12.666 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 10.181 ; 10.181 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 13.673 ; 13.673 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 14.300 ; 14.300 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 10.611 ; 10.611 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 12.424 ; 12.424 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.915 ; 11.915 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.909 ; 11.909 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.859 ; 11.859 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.382 ; 10.382 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 10.020 ; 10.020 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.695 ; 11.695 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.273 ; 10.273 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.856 ; 10.856 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.527 ; 10.527 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.975 ; 12.975 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 19.788 ; 19.788 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 20.187 ; 20.187 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.991 ; 14.991 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 10.753 ; 10.753 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.924 ; 10.924 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.375 ; 11.375 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 10.680 ; 10.680 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[4]  ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 11.482 ; 11.482 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.991 ; 14.991 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.553 ; 12.553 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.417 ; 13.417 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.775 ; 14.775 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 14.286 ; 14.286 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.109 ; 11.109 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 14.069 ; 14.069 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 12.883 ; 12.883 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 10.501 ; 10.501 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 12.639 ; 12.639 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.614 ; 12.614 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 13.232 ; 13.232 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.457 ; 12.457 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 12.615 ; 12.615 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 11.721 ; 11.721 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.890 ; 12.890 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.927 ; 11.927 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.546 ; 11.546 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 14.775 ; 14.775 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.715 ; 12.715 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 12.107 ; 12.107 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 11.912 ; 11.912 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 12.144 ; 12.144 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.220 ; 13.220 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.025 ; 11.025 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 11.087 ; 11.087 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.151 ; 13.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 10.791 ; 10.791 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 12.272 ; 12.272 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.745 ; 14.745 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 14.276 ; 14.276 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 11.177 ; 11.177 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 12.580 ; 12.580 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 13.767 ; 13.767 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 12.472 ; 12.472 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 10.491 ; 10.491 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.998 ; 12.998 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 12.638 ; 12.638 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.614 ; 12.614 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 13.212 ; 13.212 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.477 ; 12.477 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 12.595 ; 12.595 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 11.731 ; 11.731 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.910 ; 12.910 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 11.947 ; 11.947 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 14.745 ; 14.745 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 12.037 ; 12.037 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 11.972 ; 11.972 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.163 ; 13.163 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.015 ; 11.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 11.087 ; 11.087 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 12.450 ; 12.450 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 11.191 ; 11.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 12.272 ; 12.272 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 15.197 ; 15.197 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.263 ; 13.263 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.030 ; 13.030 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 11.664 ; 11.664 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.764 ; 13.764 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.640 ; 12.640 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.044 ; 13.044 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.747 ; 13.747 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.671 ; 13.671 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.668 ; 14.668 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.992 ; 13.992 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.397 ; 13.397 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 12.075 ; 12.075 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.434 ; 13.434 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.061 ; 13.061 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.567 ; 13.567 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 12.661 ; 12.661 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 12.627 ; 12.627 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 14.403 ; 14.403 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.021 ; 13.021 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.355 ; 12.355 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.351 ; 12.351 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.632 ; 12.632 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 11.731 ; 11.731 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.405 ; 12.405 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 12.049 ; 12.049 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.116 ; 13.116 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 11.663 ; 11.663 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 12.160 ; 12.160 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 15.197 ; 15.197 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.769 ; 13.769 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 14.498 ; 14.498 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.498 ; 14.498 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 13.583 ; 13.583 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.081 ; 12.081 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.717 ; 11.717 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.980 ; 10.980 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.799 ; 11.799 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.614 ; 11.614 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 37.118 ; 37.118 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.396 ; 5.396 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.846 ; 5.846 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  ALU_Control_EX[3]              ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.652 ; 5.652 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.609 ; 5.609 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.565 ; 5.565 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.144 ; 5.144 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.364 ; 5.364 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.345 ; 5.345 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.721 ; 4.721 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 4.944 ; 4.944 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.476 ; 5.476 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.389 ; 5.389 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.964 ; 4.964 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.168 ; 5.168 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.241 ; 5.241 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.577 ; 5.577 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.559 ; 5.559 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.865 ; 5.865 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 6.215 ; 6.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 6.012 ; 6.012 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 6.021 ; 6.021 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 6.099 ; 6.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.906 ; 5.906 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.873 ; 5.873 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 6.128 ; 6.128 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 6.135 ; 6.135 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.298 ; 5.298 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 6.635 ; 6.635 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.907 ; 5.907 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 6.200 ; 6.200 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.973 ; 5.973 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.835 ; 5.835 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.650 ; 5.650 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 6.667 ; 6.667 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 6.468 ; 6.468 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.954 ; 5.954 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 6.142 ; 6.142 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 6.056 ; 6.056 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 6.011 ; 6.011 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 6.076 ; 6.076 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.746 ; 5.746 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 6.251 ; 6.251 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 6.316 ; 6.316 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.581 ; 5.581 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.667 ; 5.667 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.627 ; 4.627 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.488 ; 4.488 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.282 ; 4.282 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.460 ; 4.460 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.581 ; 4.581 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 5.821 ; 5.821 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.496 ; 4.496 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 5.118 ; 5.118 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.553 ; 4.553 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.250 ; 4.250 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.949 ; 4.949 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.239 ; 5.239 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 5.693 ; 5.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.250 ; 4.250 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.358 ; 4.358 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.795 ; 4.795 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 5.258 ; 5.258 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.582 ; 4.582 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.115 ; 5.115 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.620 ; 4.620 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.812 ; 4.812 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.571 ; 4.571 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 5.037 ; 5.037 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.558 ; 4.558 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.250 ; 4.250 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.784 ; 4.784 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.582 ; 4.582 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.237 ; 5.237 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.950 ; 4.950 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.390 ; 5.390 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.129 ; 5.129 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.576 ; 5.576 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.422 ; 5.422 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.993 ; 4.993 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 5.241 ; 5.241 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.250 ; 4.250 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 5.573 ; 5.573 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.334 ; 5.334 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 5.099 ; 5.099 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.099 ; 5.099 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.362 ; 5.362 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.474 ; 5.474 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.785 ; 4.785 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 4.685 ; 4.685 ; Rise       ; Clock           ;
;  Instruction_ID[4]              ; Clock      ; 4.643 ; 4.643 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.849 ; 5.849 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.529 ; 5.529 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.853 ; 4.853 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 6.344 ; 6.344 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.761 ; 4.761 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 4.814 ; 4.814 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.668 ; 5.668 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.489 ; 5.489 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 6.135 ; 6.135 ; Rise       ; Clock           ;
;  Instruction_IF[4]              ; Clock      ; 5.417 ; 5.417 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.782 ; 5.782 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.974 ; 5.974 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 6.208 ; 6.208 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.974 ; 5.974 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 6.198 ; 6.198 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.742 ; 5.742 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.062 ; 5.062 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 6.135 ; 6.135 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 6.005 ; 6.005 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 6.125 ; 6.125 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 6.005 ; 6.005 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.647 ; 5.647 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.714 ; 5.714 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 4.964 ; 4.964 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.926 ; 5.926 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.608 ; 5.608 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.703 ; 5.703 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.259 ; 5.259 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.639 ; 5.639 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.515 ; 5.515 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 6.051 ; 6.051 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.506 ; 5.506 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.774 ; 5.774 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.280 ; 5.280 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.322 ; 5.322 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.519 ; 5.519 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.682 ; 5.682 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.642 ; 5.642 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.327 ; 5.327 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.701 ; 5.701 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.946 ; 5.946 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.469 ; 5.469 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.312 ; 5.312 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.617 ; 4.617 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.687 ; 4.687 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.192 ; 5.192 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.417 ; 5.417 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.144 ; 5.144 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.362 ; 5.362 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.320 ; 4.320 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 6.127 ; 6.127 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 4.689 ; 4.689 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.369 ; 5.369 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.831 ; 5.831 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.860 ; 5.860 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 4.834 ; 4.834 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.628 ; 5.628 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 4.800 ; 4.800 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.144 ; 5.144 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.215 ; 5.215 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.159 ; 5.159 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.973 ; 4.973 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.401 ; 5.401 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 4.613 ; 4.613 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.267 ; 5.267 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.631 ; 5.631 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.791 ; 5.791 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.770 ; 5.770 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.861 ; 5.861 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.503 ; 5.503 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.297 ; 5.297 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.576 ; 5.576 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.065 ; 6.065 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.894 ; 5.894 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.365 ; 5.365 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.628 ; 5.628 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 4.923 ; 4.923 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.275 ; 5.275 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.933 ; 5.933 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.182 ; 5.182 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.614 ; 5.614 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 4.926 ; 4.926 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.249 ; 5.249 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.209 ; 5.209 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.415 ; 5.415 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.130 ; 5.130 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 4.885 ; 4.885 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.082 ; 5.082 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.344 ; 4.344 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.507 ; 4.507 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.154 ; 5.154 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.277 ; 5.277 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 5.047 ; 5.047 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.096 ; 5.096 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.417 ; 4.417 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 5.081 ; 5.081 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.344 ; 4.344 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.815 ; 5.815 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.620 ; 4.620 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.419 ; 4.419 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.428 ; 4.428 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.525 ; 4.525 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.354 ; 5.354 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.775 ; 4.775 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[4]  ; Clock      ; 4.643 ; 4.643 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.743 ; 4.743 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 4.905 ; 4.905 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.849 ; 5.849 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.130 ; 5.130 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.491 ; 5.491 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.527 ; 4.527 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.773 ; 5.773 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.751 ; 4.751 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.737 ; 4.737 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 5.648 ; 5.648 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.581 ; 4.581 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.420 ; 5.420 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.432 ; 5.432 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.237 ; 5.237 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.527 ; 4.527 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.430 ; 5.430 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.777 ; 4.777 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.586 ; 4.586 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.072 ; 5.072 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.532 ; 4.532 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.763 ; 5.763 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.727 ; 4.727 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 5.609 ; 5.609 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.571 ; 4.571 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.209 ; 5.209 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.412 ; 5.412 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.177 ; 5.177 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.149 ; 5.149 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.771 ; 5.771 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.181 ; 5.181 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.656 ; 4.656 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.532 ; 4.532 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.817 ; 4.817 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.072 ; 5.072 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.111 ; 5.111 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.408 ; 4.408 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.083 ; 5.083 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.562 ; 5.562 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.644 ; 4.644 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.010 ; 5.010 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.000 ; 5.000 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.142 ; 5.142 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.905 ; 4.905 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.579 ; 4.579 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.531 ; 4.531 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.649 ; 5.649 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 5.419 ; 5.419 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.013 ; 5.013 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 5.047 ; 5.047 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.959 ; 4.959 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.605 ; 4.605 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.186 ; 6.186 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 1656187  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 1656187  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 540   ; 540   ;
; Unconstrained Output Port Paths ; 23536 ; 23536 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed Sep 10 23:58:36 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 60.058
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    60.058         0.000 Clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 60.058
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 60.058 
    Info (332115): ===================================================================
    Info (332115): From Node    : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.321      3.321  R        clock network delay
    Info (332115):      3.625      0.304     uTco  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]
    Info (332115):      3.625      0.000 FF  CELL  EX_MEM_Pipeline_Stage|Instruction_MEM[11]|regout
    Info (332115):      4.776      1.151 FF    IC  EX_Forward_Unit|Equal6~0|datab
    Info (332115):      5.399      0.623 FF  CELL  EX_Forward_Unit|Equal6~0|combout
    Info (332115):      6.129      0.730 FF    IC  EX_Forward_Unit|ForwardB_EX~1|dataa
    Info (332115):      6.779      0.650 FR  CELL  EX_Forward_Unit|ForwardB_EX~1|combout
    Info (332115):      7.167      0.388 RR    IC  EX_Forward_Unit|ForwardB_EX[0]|datab
    Info (332115):      7.791      0.624 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]|combout
    Info (332115):      8.185      0.394 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[1]~0|datad
    Info (332115):      8.391      0.206 RF  CELL  EX_ALU_Mux|ALU_Data_2_EX[1]~0|combout
    Info (332115):      9.611      1.220 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[5]~13|datab
    Info (332115):     10.235      0.624 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[5]~13|combout
    Info (332115):     10.598      0.363 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[5]~14|datad
    Info (332115):     10.804      0.206 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[5]~14|combout
    Info (332115):     11.866      1.062 FF    IC  EX_ALU|Mult0|auto_generated|mac_mult5|dataa[5]
    Info (332115):     16.578      4.712 FF  CELL  EX_ALU|Mult0|auto_generated|mac_mult5|dataout[9]
    Info (332115):     16.578      0.000 FF    IC  EX_ALU|Mult0|auto_generated|mac_out6|dataa[9]
    Info (332115):     16.974      0.396 FF  CELL  EX_ALU|Mult0|auto_generated|mac_out6|dataout[9]
    Info (332115):     17.955      0.981 FF    IC  EX_ALU|Mult0|auto_generated|op_2~10|datab
    Info (332115):     18.551      0.596 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~10|cout
    Info (332115):     18.551      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~12|cin
    Info (332115):     18.741      0.190 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~12|cout
    Info (332115):     18.741      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~14|cin
    Info (332115):     18.827      0.086 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~14|cout
    Info (332115):     18.827      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~16|cin
    Info (332115):     18.913      0.086 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~16|cout
    Info (332115):     18.913      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~18|cin
    Info (332115):     18.999      0.086 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~18|cout
    Info (332115):     18.999      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~20|cin
    Info (332115):     19.505      0.506 RR  CELL  EX_ALU|Mult0|auto_generated|op_2~20|combout
    Info (332115):     20.521      1.016 RR    IC  EX_ALU|Mult0|auto_generated|op_1~20|datab
    Info (332115):     21.117      0.596 RR  CELL  EX_ALU|Mult0|auto_generated|op_1~20|cout
    Info (332115):     21.117      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_1~22|cin
    Info (332115):     21.623      0.506 RR  CELL  EX_ALU|Mult0|auto_generated|op_1~22|combout
    Info (332115):     22.295      0.672 RR    IC  EX_ALU|Mux2~2|datad
    Info (332115):     22.501      0.206 RR  CELL  EX_ALU|Mux2~2|combout
    Info (332115):     22.881      0.380 RR    IC  EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]|sdata
    Info (332115):     23.341      0.460 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     83.359      3.359  R        clock network delay
    Info (332115):     83.399      0.040     uTsu  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.341
    Info (332115): Data Required Time :    83.399
    Info (332115): Slack              :    60.058 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.322      3.322  R        clock network delay
    Info (332115):      3.626      0.304     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      3.626      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      3.626      0.000 RR    IC  IF_PC_Mux|Mux31~0|datac
    Info (332115):      4.019      0.393 RR  CELL  IF_PC_Mux|Mux31~0|combout
    Info (332115):      4.019      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      4.127      0.108 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.322      3.322  R        clock network delay
    Info (332115):      3.628      0.306      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.127
    Info (332115): Data Required Time :     3.628
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 36.933
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 36.933 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      1.100      1.100 RR  CELL  Clk|combout
    Info (332113):      1.235      0.135 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.235      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.591      1.356 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.426      0.835 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     41.100      1.100 FF  CELL  Clk|combout
    Info (332113):     41.235      0.135 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.235      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.591      1.356 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     43.426      0.835 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    36.933
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 74.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    74.446         0.000 Clock 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 74.446
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 74.446 
    Info (332115): ===================================================================
    Info (332115): From Node    : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.769      1.769  R        clock network delay
    Info (332115):      1.886      0.117     uTco  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):      3.709      1.823 RR  CELL  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|portbdataout[16]
    Info (332115):      4.120      0.411 RR    IC  ID_Registers|Read_Data_1_ID[16]~32|datad
    Info (332115):      4.177      0.057 RR  CELL  ID_Registers|Read_Data_1_ID[16]~32|combout
    Info (332115):      4.278      0.101 RR    IC  ID_Registers|Read_Data_1_ID[16]~33|datac
    Info (332115):      4.380      0.102 RR  CELL  ID_Registers|Read_Data_1_ID[16]~33|combout
    Info (332115):      4.822      0.442 RR    IC  ID_Read_data_Mux|Read_Data_1_MUX_ID[16]~16|dataa
    Info (332115):      4.994      0.172 RR  CELL  ID_Read_data_Mux|Read_Data_1_MUX_ID[16]~16|combout
    Info (332115):      5.097      0.103 RR    IC  ID_Read_data_Mux|Equal0~21|datad
    Info (332115):      5.154      0.057 RR  CELL  ID_Read_data_Mux|Equal0~21|combout
    Info (332115):      5.254      0.100 RR    IC  ID_Read_data_Mux|Equal0~25|datab
    Info (332115):      5.426      0.172 RF  CELL  ID_Read_data_Mux|Equal0~25|combout
    Info (332115):      5.527      0.101 FF    IC  ID_Read_data_Mux|Equal0~29|datad
    Info (332115):      5.584      0.057 FF  CELL  ID_Read_data_Mux|Equal0~29|combout
    Info (332115):      6.024      0.440 FF    IC  ID_Read_data_Mux|Equal0~40|datac
    Info (332115):      6.151      0.127 FF  CELL  ID_Read_data_Mux|Equal0~40|combout
    Info (332115):      6.258      0.107 FF    IC  IF_Instruction_Memory|Instruction_IF[1]~12|datad
    Info (332115):      6.315      0.057 FR  CELL  IF_Instruction_Memory|Instruction_IF[1]~12|combout
    Info (332115):      6.664      0.349 RR    IC  IF_Instruction_Memory|Instruction_IF[14]~25|datac
    Info (332115):      6.791      0.127 RR  CELL  IF_Instruction_Memory|Instruction_IF[14]~25|combout
    Info (332115):      7.110      0.319 RR    IC  IF_ID_Pipeline_Stage|Instruction_ID[19]|sdata
    Info (332115):      7.287      0.177 RR  CELL  IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.703      1.703  R        clock network delay
    Info (332115):     81.733      0.030     uTsu  IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.287
    Info (332115): Data Required Time :    81.733
    Info (332115): Slack              :    74.446 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.203
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.203 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.697      1.697  R        clock network delay
    Info (332115):      1.832      0.135     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      1.832      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      1.832      0.000 RR    IC  IF_PC_Mux|Mux31~0|datac
    Info (332115):      2.008      0.176 RR  CELL  IF_PC_Mux|Mux31~0|combout
    Info (332115):      2.008      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      2.048      0.040 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.697      1.697  R        clock network delay
    Info (332115):      1.845      0.148      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.048
    Info (332115): Data Required Time :     1.845
    Info (332115): Slack              :     0.203 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.548      0.548 RR  CELL  Clk|combout
    Info (332113):      0.614      0.066 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.614      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.358      0.744 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.765      0.407 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.548      0.548 FF  CELL  Clk|combout
    Info (332113):     40.614      0.066 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.614      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.358      0.744 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.765      0.407 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_2oi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 417 megabytes
    Info: Processing ended: Wed Sep 10 23:58:38 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


