# **2. Bumblebee内核特权架构介绍**<div id="2"></div>

 

## **2.1. 总体介绍**<div id="2-1"></div>

sBumblebee内核遵循的标准RISC-V特权架构文档版本为：“特权架构文档版本1.10”（riscv-privileged-v1.10.pdf）。用户可以在RISC-V基金会的网站上需注册便可关注并免费下载其完整原文（https://riscv.org/specifications/）。

除了RISC-V “特权架构文档版本1.10”英文原文之外，用户还可以参阅中文书籍《手把手教你设计CPU——RISC-V处理器篇》的附录A、附录C~G部分，其使用通俗易懂的中文对RISC-V特权架构标准进行了系统讲解。



## **2.2. 特权模式（Privilege Modes）**<div id="2-2"></div>

Bumblebee内核支持两个特权模式（Privilege Modes）：

- 机器模式（Machine Mode）是必须的模式，该Privilege Mode的编码是0x3。
- 用户模式（User Mode）是可配置的模式，该Privilege Mode的编码是0x0。



### **2.2.1. 机器模式（Machine Mode）**<div id="2-2-1"></div>

Bumblebee内核有关Machine Mode的关键要点如下：

- 处理器内核被复位后，默认处于Machine Mode。
- 在Machine Mode下，程序能够访问所有的CSR寄存器。



### **2.2.2. 用户模式（User Mode）**<div id="2-2-2"></div>

Bumblebee内核有关User Mode的关键要点如下：

- 在User Mode下只能够访问User Mode限定的CSR寄存器，请参见第7.3节了解详情。



### **2.2.3. 机器子模式（Machine Sub-Mode）**<div id="2-2-3"></div>

Bumblebee内核的Machine Mode可能处于四种不同的状态下，将之称之为机器子模式（Machine Sub-Mode）：

- 正常机器模式（该Machine Sub-Mode的编码是0x0）：
  - 处理器内核被复位之后，处于此子模式之下。处理器复位后如果不产生异常、NMI、中断，则一直正常运行于此模式之下。
- n 异常处理模式（该Machine Sub-Mode的编码是0x2）：
  - 响应异常后处理器内核处于此状态。
  - 有关异常机制的详情，请参见第0章。
- n NMI处理模式（该Machine Sub-Mode的编码是0x3）：
  - 响应NMI后处理器内核处于此状态。
  - 有关NMI机制的详情，请参见第4章。
- n 中断处理模式（该Machine Sub-Mode的编码是0x1）：
  - 响应中断后处理器内核处于此状态。
  - 有关中断机制的详情，请参见第5章。

处理器内核当前处于的Machine Sub-Mode反映在CSR寄存器msubm的TYP域中，因此软件可以通过读取此CSR寄存器查看当前处于的Machine Sub-Mode。有关msubm寄存器的详情，请参见第7.5.3节。

注意：在RISC-V架构中，进入异常、NMI或者中断也被统称为Trap。



### **2.2.4. 模式（Mode）的查看**<div id="2-2-4"></div>

处理器模式（Mode）查看的关键要点如下：

- 根据RISC-V的架构定义，处理器当前的Machine Mode或者User Mode并没有反映在任何软件可见的寄存器中（处理器内核会维护一个对软件不可见的硬件寄存器），因此软件程序无法通过读取任何寄存器而查看当前自己所处的Machine Mode或者User Mode。
- Bumblebee内核的四种机器子模式（Machine Sub-Mode）反映在CSR寄存器msubm的TYP域中，因此软件可以通过读取此CSR寄存器查看当前处于的Machine Sub-Mode。



### **2.2.5. Machine Mode到User Mode的切换**<div id="2-2-5"></div>

在Machine Mode下可以直接执行mret指令。从Machine Mode切换到User Mode只能通过执行mret指令发生。由于如第2.2.3节中所述，Machine Mode可能处于四种不同的状态下，分别介绍如下：

- 如果是在正常机器模式下，执行mret指令的硬件行为与异常处理模式下执行mret指令的行为相同，请参见第3.5节了解其详情。
  - 因此，如果在正常机器模式下，希望从Machine Mode切换到User Mode，那么需要软件先修改mstatus的MPP域的值，然后执行mret指令达到模式切换的效果。典型的程序代码片段如下所示：

```
	/* Switch Machine sub-mode to User mode */

​	li t0， MSTATUS_MPP  // MSTATUS_MPP的值为0x00001800，即对应mstatus的MPP位域，请参

​					    // 见第7.4.7节了解mstatus的位域详情。

​	csrc mstatus,  t0   // 将mstatus寄存器的MPP位域清为0

​      la t0， 1f       // 将前面的标签1所在的PC地址赋值给t0          

​      csrw mepc,  t0   // 将t0的值赋值给CSR寄存器mepc

​      mret             // 执行mret指令，则会将模式切换到User Mode，并且从前的标签1处开始执行

​					    // 程序（标签1即为mret的下一条指令的位置）

    1:                  // 标签1的位置
```

- 如果是在异常处理模式下，执行mret指令的硬件行为，请参见第3.5节了解其详情。
  - 通常来说，mret指令用于从异常处理模式下退出至进入异常之前的模式。
  - 如果明确希望从Machine Mode退出至User Mode（或者正常机器模式），那么需要软件先修改mstatus的MPP域的值，然后执行mret指令达到模式切换的效果。
- 如果是在中断处理模式下，执行mret指令的硬件行为，请参见第5.7节了解其详情。
  - 通常来说，mret指令用于从中断处理模式下退出至进入中断之前的模式。
  - 如果明确希望从Machine Mode退出至User Mode（或者正常机器模式），那么需要软件先修改mstatus的MPP域的值，然后执行mret指令达到模式切换的效果。
- 如果是在NMI处理模式下，执行mret指令的硬件行为，请参见第4.4节了解其详情。
  - 通常来说，mret指令用于从NMI处理模式下退出至正常机器模式。
  - 如果明确希望从Machine Mode退出至User Mode（或者正常机器模式），那么需要软件先修改mstatus的MPP域的值，然后执行mret指令达到模式切换的效果。

注意：

- 如果在User Mode下直接执行mret指令会产生非法指令（Illegal Instruction）异常。



### **2.2.6. User Mode到Machine Mode的切换**<div id="2-2-6"></div>

Bumblebee内核从User Mode切换到Machine Mode只能通过异常、响应中断或者NMI的方式发生：

- 响应异常进入异常处理模式。请参见第3.4节了解其详情。
  - 注意：软件可以通过调用ecall指令强行进入ecall异常处理函数。
- 响应中断进入中断处理模式。请参见第5.6节了解其详情。
- 响应NMI进入NMI处理模式。请参见第4.3节了解其详情。



### **2.2.7. 中断、异常、NMI的嵌套**<div id="2-2-7"></div>

中断和异常能自我发生嵌套，NMI无法自我嵌套：

- 在NMI处理模式下，如果再次发生NMI，新来的NMI会被屏蔽掉，因此，NMI无法自我嵌套，请参见第4.6节了解详情。
- 在异常处理模式下，如果再次发生异常，这属于异常嵌套情形，请参见第3.7节了解详情。
- 在中断处理模式下，如果再次发生中断，这属于中断嵌套情形，请参见第5.11节了解详情。
- 中断、异常和NMI彼此之间也可能会发生嵌套，存在如下情形：
- 在中断处理模式下发生了异常，则进入异常处理模式。
- 在NMI处理模式下发生了异常，则进入异常处理模式。
- 在中断处理模式下发生了NMI，则进入NMI处理模式。
- 在异常处理模式下发生了NMI，则进入NMI处理模式。
- 注意：在NMI和异常模式下默认由于全局中断位被硬件自动关闭，因此不会再响应中断。

为了能够保证异常和NMI彼此之间发生嵌套后还能够恢复到之前的状态（Recoverable），Bumblebee内核实现了一种“两级NMI/异常状态堆栈（Two Levels of NMI/Exception State Save Stacks）”技术，请参见第4.6节了解更多详情。



## **2.3. 物理存储器保护（PMP）**<div id="2-3"></div>

由于Bumblebee内核是面向微控制器领域的低功耗内核，其不支持虚拟地址管理单元（Memory Management Unit），因此所有的地址访问操作都是使用的物理地址。为了根据不同的存储器物理地址区间和不同的Privilege Mode进行权限隔离和保护，RISC-V架构标准定义了物理存储保护机制，即（Physical Memory Protection，PMP）单元。

注意：Bumblebee内核并不支持PMP单元。



