examples: codigos ensamblador para simularlos en el procesador
project_1: proyecto de vivado para el sintesis e implementacion
src: codigo del core
utilities: scripts de utilidad para la simulacion
verilatorSIM: archivos utiles para la simulacion con verilator

nota: los scripts estan escritos poniendo RVfpga sobre Documentos.

Los archivos nuevos son:
	Memoria cache: /src/SweRVEh1CoreComplex/lsu/lsu_dc_mem.sv
	Controlador de cache: /src/SweRVEh1CoreComplex/lsu/lsu_dc_ctl.sv
