Flow report for cic_and_fir
Wed Jul 22 21:56:40 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------------------------+
; Flow Summary                                                                                      ;
+---------------------------------+-----------------------------------------------------------------+
; Flow Status                     ; Successful - Wed Jul 22 21:56:40 2020                           ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Standard Edition ;
; Revision Name                   ; cic_and_fir                                                     ;
; Top-level Entity Name           ; mic_full_filter_wt                                              ;
; Family                          ; Arria V                                                         ;
; Device                          ; 5AGXFB3H4F35C4                                                  ;
; Timing Models                   ; Final                                                           ;
; Logic utilization (in ALMs)     ; N/A                                                             ;
; Total registers                 ; 1193                                                            ;
; Total pins                      ; 19                                                              ;
; Total virtual pins              ; 0                                                               ;
; Total block memory bits         ; 70,628                                                          ;
; Total DSP Blocks                ; 1                                                               ;
; Total HSSI RX PCSs              ; 0                                                               ;
; Total HSSI PMA RX Deserializers ; 0                                                               ;
; Total HSSI TX PCSs              ; 0                                                               ;
; Total HSSI PMA TX Serializers   ; 0                                                               ;
; Total PLLs                      ; 0                                                               ;
; Total DLLs                      ; 0                                                               ;
+---------------------------------+-----------------------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 07/22/2020 21:55:51 ;
; Main task         ; Compilation         ;
; Revision Name     ; cic_and_fir         ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                     ;
+-------------------------------------+---------------------------------------------------------------------------------------+---------------+--------------------+-----------------------------------+
; Assignment Name                     ; Value                                                                                 ; Default Value ; Entity Name        ; Section Id                        ;
+-------------------------------------+---------------------------------------------------------------------------------------+---------------+--------------------+-----------------------------------+
; COMPILER_SIGNATURE_ID               ; 154027282999637.159546935115208                                                       ; --            ; --                 ; --                                ;
; EDA_GENERATE_FUNCTIONAL_NETLIST     ; Off                                                                                   ; --            ; --                 ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST     ; Off                                                                                   ; --            ; --                 ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST     ; Off                                                                                   ; --            ; --                 ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST     ; Off                                                                                   ; --            ; --                 ; eda_board_design_symbol           ;
; EDA_OUTPUT_DATA_FORMAT              ; Verilog Hdl                                                                           ; --            ; --                 ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                 ; ModelSim-Altera (Verilog)                                                             ; <None>        ; --                 ; --                                ;
; EDA_TIME_SCALE                      ; 1 ps                                                                                  ; --            ; --                 ; eda_simulation                    ;
; MAX_CORE_JUNCTION_TEMP              ; 85                                                                                    ; --            ; --                 ; --                                ;
; MIN_CORE_JUNCTION_TEMP              ; 0                                                                                     ; --            ; --                 ; --                                ;
; MISC_FILE                           ; oscillator/simulation/../../oscillator.qsys                                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; oscillator/simulation/oscillator.v                                                    ; --            ; --                 ; --                                ;
; MISC_FILE                           ; oscillator/simulation/submodules/altera_int_osc.v                                     ; --            ; --                 ; --                                ;
; MISC_FILE                           ; oscillator/synthesis/../oscillator.cmp                                                ; --            ; --                 ; --                                ;
; MISC_FILE                           ; oscillator/synthesis/../../oscillator.qsys                                            ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/../../cic_dec_filter.qsys                                   ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/cic_dec_filter.v                                            ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/auk_dspip_math_pkg.vhd                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/auk_dspip_text_pkg.vhd                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/auk_dspip_lib_pkg.vhd                            ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_avalon_streaming_small_fifo.vhd ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_avalon_streaming_small_fifo.vhd  ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_avalon_streaming_controller.vhd ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_avalon_streaming_controller.vhd  ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_avalon_streaming_sink.vhd       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_avalon_streaming_sink.vhd        ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_avalon_streaming_source.vhd     ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_avalon_streaming_source.vhd      ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/auk_dspip_delay.vhd                              ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/auk_dspip_fastaddsub.vhd                         ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/auk_dspip_fastadd.vhd                            ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/auk_dspip_pipelined_adder.vhd                    ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/auk_dspip_roundsat.vhd                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/alt_dsp_cic_common_pkg.sv                 ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/alt_dsp_cic_common_pkg.sv                  ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_cic_lib_pkg.vhd                 ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_cic_lib_pkg.vhd                  ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_differentiator.vhd              ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_differentiator.vhd               ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_downsample.sv                   ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_downsample.sv                    ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_integrator.vhd                  ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_integrator.vhd                   ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_upsample.vhd                    ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_upsample.vhd                     ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_channel_buffer.vhd              ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_channel_buffer.vhd               ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/auk_dspip_variable_downsample.sv          ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/auk_dspip_variable_downsample.sv           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/hyper_pipeline_interface.v                ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/hyper_pipeline_interface.v                 ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/counter_module.sv                         ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/counter_module.sv                          ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/alt_cic_int_siso.sv                       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/alt_cic_int_siso.sv                        ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/alt_cic_dec_siso.sv                       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/alt_cic_dec_siso.sv                        ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/alt_cic_int_simo.sv                       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/alt_cic_int_simo.sv                        ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/alt_cic_dec_miso.sv                       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/alt_cic_dec_miso.sv                        ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/mentor/alt_cic_core.sv                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/aldec/alt_cic_core.sv                            ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/alt_cic_core.ocp                                 ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/cic_dec_filter_cic_ii_0.sv                       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/CIC.cpp                                  ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/CIC.h                                    ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/Example/cic_c_model_output_ref.txt       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/Example/cic_input.txt                    ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/Example/cic_output_ref.txt               ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/Example/commands.txt                     ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/compile_mex.sh                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/main.cpp                                 ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/mexCICDirect.cpp                         ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/mexCICFile.cpp                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/simulation/submodules/c_model/mexCICFileIn.cpp                         ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/synthesis/../cic_dec_filter.cmp                                        ; --            ; --                 ; --                                ;
; MISC_FILE                           ; cic_dec_filter/synthesis/../../cic_dec_filter.qsys                                    ; --            ; --                 ; --                                ;
; MISC_FILE                           ; wavetable_inst.v                                                                      ; --            ; --                 ; --                                ;
; MISC_FILE                           ; wavetable_bb.v                                                                        ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter.cmp                                                                   ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/dspba_library_package.vhd                                         ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/dspba_library.vhd                                                 ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/auk_dspip_math_pkg_hpfir.vhd                                      ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/auk_dspip_lib_pkg_hpfir.vhd                                       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/auk_dspip_avalon_streaming_controller_hpfir.vhd                   ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/auk_dspip_avalon_streaming_sink_hpfir.vhd                         ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/auk_dspip_avalon_streaming_source_hpfir.vhd                       ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/auk_dspip_roundsat_hpfir.vhd                                      ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/altera_avalon_sc_fifo.v                                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_rtl_core.vhd                                      ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_ast.vhd                                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter.vhd                                               ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_nativelink.tcl                                    ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_msim.tcl                                          ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_tb.vhd                                            ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_mlab.m                                            ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_model.m                                           ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_coef_int.txt                                      ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_input.txt                                         ; --            ; --                 ; --                                ;
; MISC_FILE                           ; fir_comp_filter_sim/fir_comp_filter_param.txt                                         ; --            ; --                 ; --                                ;
; PARTITION_COLOR                     ; -- (Not supported for targeted family)                                                ; --            ; mic_full_filter_wt ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; -- (Not supported for targeted family)                                                ; --            ; mic_full_filter_wt ; Top                               ;
; PARTITION_NETLIST_TYPE              ; -- (Not supported for targeted family)                                                ; --            ; mic_full_filter_wt ; Top                               ;
; POWER_BOARD_THERMAL_MODEL           ; None (CONSERVATIVE)                                                                   ; --            ; --                 ; --                                ;
; POWER_PRESET_COOLING_SOLUTION       ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                 ; --            ; --                 ; --                                ;
; PROJECT_OUTPUT_DIRECTORY            ; output_files                                                                          ; --            ; --                 ; --                                ;
; SLD_FILE                            ; oscillator/synthesis/oscillator.debuginfo                                             ; --            ; --                 ; --                                ;
; SLD_FILE                            ; cic_dec_filter/synthesis/cic_dec_filter.debuginfo                                     ; --            ; --                 ; --                                ;
; SLD_INFO                            ; QSYS_NAME cic_dec_filter HAS_SOPCINFO 1 GENERATION_ID 1595394559                      ; --            ; cic_dec_filter     ; --                                ;
; SLD_INFO                            ; QSYS_NAME oscillator HAS_SOPCINFO 1 GENERATION_ID 1594225372                          ; --            ; oscillator         ; --                                ;
; SOPCINFO_FILE                       ; oscillator/synthesis/../../oscillator.sopcinfo                                        ; --            ; --                 ; --                                ;
; SOPCINFO_FILE                       ; cic_dec_filter/synthesis/../../cic_dec_filter.sopcinfo                                ; --            ; --                 ; --                                ;
; SPD_FILE                            ; oscillator/simulation/../oscillator.spd                                               ; --            ; --                 ; --                                ;
; SPD_FILE                            ; cic_dec_filter/simulation/../cic_dec_filter.spd                                       ; --            ; --                 ; --                                ;
; SPD_FILE                            ; fir_comp_filter.spd                                                                   ; --            ; --                 ; --                                ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                    ; --            ; --                 ; --                                ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                    ; --            ; --                 ; --                                ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                    ; --            ; --                 ; --                                ;
; TOP_LEVEL_ENTITY                    ; mic_full_filter_wt                                                                    ; cic_and_fir   ; --                 ; --                                ;
+-------------------------------------+---------------------------------------------------------------------------------------+---------------+--------------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:47     ; 1.0                     ; 4959 MB             ; 00:01:25                           ;
; Total                ; 00:00:47     ; --                      ; --                  ; 00:01:25                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; dfsbbl-T480s-Win ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off mic_full_filter -c cic_and_fir



