TimeQuest Timing Analyzer report for DataPath
Wed Feb 12 17:43:19 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'Clock'
 12. Hold: 'Clock'
 13. Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Setup Transfers
 21. Hold Transfers
 22. Report TCCS
 23. Report RSKM
 24. Unconstrained Paths
 25. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DataPath                                                        ;
; Device Family      ; Cyclone                                                         ;
; Device Name        ; EP1C3T100C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Slow Model                                                      ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.79 MHz ; 67.79 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; Clock ; -13.751 ; -904.130      ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 3.578 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.583 ; -212.463      ;
+-------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'Clock'                                                                                                                                              ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.751 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 14.742     ;
; -13.750 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 14.741     ;
; -13.592 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.555     ;
; -13.591 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.554     ;
; -13.481 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.444     ;
; -13.480 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.443     ;
; -13.476 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[1][6] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 14.481     ;
; -13.475 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[0][6] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 14.480     ;
; -13.407 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.370     ;
; -13.406 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.369     ;
; -13.318 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[2][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 14.323     ;
; -13.317 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[3][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 14.322     ;
; -13.317 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[1][6] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.294     ;
; -13.316 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[0][6] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.293     ;
; -13.314 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[1][9] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.277     ;
; -13.310 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[0][9] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.273     ;
; -13.264 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[1][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 14.269     ;
; -13.264 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[0][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 14.269     ;
; -13.222 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 14.213     ;
; -13.221 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 14.212     ;
; -13.206 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[1][6] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.183     ;
; -13.205 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[0][6] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.182     ;
; -13.189 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.152     ;
; -13.188 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.151     ;
; -13.185 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[4][9] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.148     ;
; -13.183 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[7][9] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 14.146     ;
; -13.159 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[2][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.136     ;
; -13.158 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[3][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.135     ;
; -13.155 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[1][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 14.090     ;
; -13.151 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[0][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 14.086     ;
; -13.132 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[1][6] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.109     ;
; -13.131 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[0][6] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.108     ;
; -13.105 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[1][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.082     ;
; -13.105 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[0][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.082     ;
; -13.103 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[2][7] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 14.094     ;
; -13.100 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[3][7] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 14.091     ;
; -13.048 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[2][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.025     ;
; -13.047 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[3][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 14.024     ;
; -13.044 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[1][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.979     ;
; -13.040 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[0][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.975     ;
; -13.026 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[4][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.961     ;
; -13.025 ; RegisterFile:Registers|RegFile[0][4] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 14.016     ;
; -13.024 ; RegisterFile:Registers|RegFile[0][4] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 14.015     ;
; -13.024 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[7][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.959     ;
; -12.994 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[1][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.971     ;
; -12.994 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[0][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.971     ;
; -12.974 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[2][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.951     ;
; -12.973 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[3][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.950     ;
; -12.971 ; RegisterFile:Registers|RegFile[0][7] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; -0.014     ; 13.920     ;
; -12.970 ; RegisterFile:Registers|RegFile[0][7] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; -0.014     ; 13.919     ;
; -12.970 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[1][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.905     ;
; -12.967 ; RegisterFile:Registers|RegFile[1][4] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.958     ;
; -12.966 ; RegisterFile:Registers|RegFile[1][4] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.957     ;
; -12.966 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[0][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.901     ;
; -12.947 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[1][6] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.952     ;
; -12.946 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[0][6] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.951     ;
; -12.944 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[2][7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.907     ;
; -12.941 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[3][7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.904     ;
; -12.920 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[1][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.897     ;
; -12.920 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[0][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.897     ;
; -12.915 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[4][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.850     ;
; -12.914 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[1][6] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.891     ;
; -12.913 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[2][9] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.876     ;
; -12.913 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[3][9] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.876     ;
; -12.913 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[0][6] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.890     ;
; -12.913 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[7][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.848     ;
; -12.891 ; RegisterFile:Registers|RegFile[1][1] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.882     ;
; -12.890 ; RegisterFile:Registers|RegFile[1][1] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.881     ;
; -12.841 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[4][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.776     ;
; -12.839 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[7][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.774     ;
; -12.833 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[2][7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.796     ;
; -12.832 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[6][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.837     ;
; -12.830 ; RegisterFile:Registers|RegFile[6][1] ; RegisterFile:Registers|RegFile[3][7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.793     ;
; -12.793 ; RegisterFile:Registers|RegFile[3][0] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.784     ;
; -12.792 ; RegisterFile:Registers|RegFile[3][0] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.783     ;
; -12.789 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[2][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.794     ;
; -12.788 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[3][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.793     ;
; -12.785 ; RegisterFile:Registers|RegFile[0][2] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.776     ;
; -12.785 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[1][9] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.748     ;
; -12.784 ; RegisterFile:Registers|RegFile[0][2] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.775     ;
; -12.781 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[0][9] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.744     ;
; -12.761 ; RegisterFile:Registers|RegFile[0][0] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.752     ;
; -12.760 ; RegisterFile:Registers|RegFile[0][0] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 13.751     ;
; -12.759 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[2][7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.722     ;
; -12.756 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[2][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.733     ;
; -12.756 ; RegisterFile:Registers|RegFile[7][1] ; RegisterFile:Registers|RegFile[3][7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 13.719     ;
; -12.755 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[3][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.732     ;
; -12.754 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[2][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.689     ;
; -12.754 ; RegisterFile:Registers|RegFile[4][1] ; RegisterFile:Registers|RegFile[3][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.689     ;
; -12.752 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[1][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.687     ;
; -12.750 ; RegisterFile:Registers|RegFile[0][4] ; RegisterFile:Registers|RegFile[1][6] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.755     ;
; -12.749 ; RegisterFile:Registers|RegFile[0][4] ; RegisterFile:Registers|RegFile[0][6] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.754     ;
; -12.748 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[0][9] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 13.683     ;
; -12.735 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[1][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.740     ;
; -12.735 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[0][8] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.740     ;
; -12.721 ; RegisterFile:Registers|RegFile[1][7] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 1.000        ; -0.014     ; 13.670     ;
; -12.720 ; RegisterFile:Registers|RegFile[1][7] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 1.000        ; -0.014     ; 13.669     ;
; -12.702 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[1][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.679     ;
; -12.702 ; RegisterFile:Registers|RegFile[5][1] ; RegisterFile:Registers|RegFile[0][8] ; Clock        ; Clock       ; 1.000        ; 0.014      ; 13.679     ;
; -12.699 ; RegisterFile:Registers|RegFile[1][0] ; RegisterFile:Registers|RegFile[1][7] ; Clock        ; Clock       ; 1.000        ; 0.042      ; 13.704     ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'Clock'                                                                                                                                             ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.578 ; RegisterFile:Registers|RegFile[2][5] ; RegisterFile:Registers|RegFile[5][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.593      ;
; 3.744 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[5][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.759      ;
; 4.207 ; RegisterFile:Registers|RegFile[2][3] ; RegisterFile:Registers|RegFile[4][4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.222      ;
; 4.267 ; RegisterFile:Registers|RegFile[2][5] ; RegisterFile:Registers|RegFile[6][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.282      ;
; 4.320 ; RegisterFile:Registers|RegFile[3][5] ; RegisterFile:Registers|RegFile[5][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.335      ;
; 4.401 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[5][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.416      ;
; 4.459 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[6][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.474      ;
; 4.461 ; RegisterFile:Registers|RegFile[2][1] ; RegisterFile:Registers|RegFile[5][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 4.504      ;
; 4.462 ; RegisterFile:Registers|RegFile[2][1] ; RegisterFile:Registers|RegFile[6][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 4.505      ;
; 4.752 ; RegisterFile:Registers|RegFile[2][5] ; RegisterFile:Registers|RegFile[7][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.767      ;
; 4.752 ; RegisterFile:Registers|RegFile[2][5] ; RegisterFile:Registers|RegFile[4][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.767      ;
; 4.765 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[6][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.780      ;
; 4.781 ; RegisterFile:Registers|RegFile[3][3] ; RegisterFile:Registers|RegFile[4][4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.796      ;
; 4.865 ; RegisterFile:Registers|RegFile[4][7] ; RegisterFile:Registers|RegFile[5][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.880      ;
; 4.891 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[1][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.906      ;
; 4.891 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[0][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.906      ;
; 4.894 ; RegisterFile:Registers|RegFile[3][1] ; RegisterFile:Registers|RegFile[2][1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.909      ;
; 4.897 ; RegisterFile:Registers|RegFile[3][1] ; RegisterFile:Registers|RegFile[1][1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.912      ;
; 4.920 ; RegisterFile:Registers|RegFile[7][5] ; RegisterFile:Registers|RegFile[5][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.935      ;
; 4.940 ; RegisterFile:Registers|RegFile[7][3] ; RegisterFile:Registers|RegFile[6][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.955      ;
; 4.940 ; RegisterFile:Registers|RegFile[7][3] ; RegisterFile:Registers|RegFile[5][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.955      ;
; 4.944 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[3][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.959      ;
; 4.945 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[2][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.960      ;
; 4.947 ; RegisterFile:Registers|RegFile[5][2] ; RegisterFile:Registers|RegFile[6][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.962      ;
; 4.947 ; RegisterFile:Registers|RegFile[5][2] ; RegisterFile:Registers|RegFile[5][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.962      ;
; 4.967 ; RegisterFile:Registers|RegFile[5][7] ; RegisterFile:Registers|RegFile[5][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.982      ;
; 4.968 ; RegisterFile:Registers|RegFile[6][7] ; RegisterFile:Registers|RegFile[5][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 4.983      ;
; 4.991 ; RegisterFile:Registers|RegFile[1][1] ; RegisterFile:Registers|RegFile[5][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.034      ;
; 4.992 ; RegisterFile:Registers|RegFile[1][1] ; RegisterFile:Registers|RegFile[6][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.035      ;
; 5.009 ; RegisterFile:Registers|RegFile[3][5] ; RegisterFile:Registers|RegFile[6][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.024      ;
; 5.040 ; RegisterFile:Registers|RegFile[7][8] ; RegisterFile:Registers|RegFile[5][9] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.055      ;
; 5.067 ; RegisterFile:Registers|RegFile[2][2] ; RegisterFile:Registers|RegFile[6][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.082      ;
; 5.067 ; RegisterFile:Registers|RegFile[2][2] ; RegisterFile:Registers|RegFile[5][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.082      ;
; 5.117 ; RegisterFile:Registers|RegFile[2][5] ; RegisterFile:Registers|RegFile[2][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.132      ;
; 5.119 ; RegisterFile:Registers|RegFile[2][5] ; RegisterFile:Registers|RegFile[3][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.134      ;
; 5.169 ; RegisterFile:Registers|RegFile[3][3] ; RegisterFile:Registers|RegFile[6][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.184      ;
; 5.169 ; RegisterFile:Registers|RegFile[3][3] ; RegisterFile:Registers|RegFile[5][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.184      ;
; 5.229 ; RegisterFile:Registers|RegFile[4][7] ; RegisterFile:Registers|RegFile[6][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.244      ;
; 5.236 ; RegisterFile:Registers|RegFile[4][3] ; RegisterFile:Registers|RegFile[6][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.251      ;
; 5.236 ; RegisterFile:Registers|RegFile[4][3] ; RegisterFile:Registers|RegFile[5][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.251      ;
; 5.241 ; RegisterFile:Registers|RegFile[2][1] ; RegisterFile:Registers|RegFile[7][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.284      ;
; 5.242 ; RegisterFile:Registers|RegFile[2][1] ; RegisterFile:Registers|RegFile[4][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.285      ;
; 5.278 ; RegisterFile:Registers|RegFile[1][5] ; RegisterFile:Registers|RegFile[5][6] ; Clock        ; Clock       ; 0.000        ; -0.014     ; 5.279      ;
; 5.278 ; RegisterFile:Registers|RegFile[2][6] ; RegisterFile:Registers|RegFile[5][7] ; Clock        ; Clock       ; 0.000        ; 0.014      ; 5.307      ;
; 5.313 ; RegisterFile:Registers|RegFile[2][3] ; RegisterFile:Registers|RegFile[5][4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.328      ;
; 5.314 ; RegisterFile:Registers|RegFile[2][3] ; RegisterFile:Registers|RegFile[6][4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.329      ;
; 5.330 ; RegisterFile:Registers|RegFile[2][1] ; RegisterFile:Registers|RegFile[0][2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.345      ;
; 5.333 ; RegisterFile:Registers|RegFile[2][1] ; RegisterFile:Registers|RegFile[1][2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.348      ;
; 5.340 ; RegisterFile:Registers|RegFile[2][3] ; RegisterFile:Registers|RegFile[7][4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.355      ;
; 5.377 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[4][8] ; Clock        ; Clock       ; 0.000        ; -0.014     ; 5.378      ;
; 5.378 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[7][8] ; Clock        ; Clock       ; 0.000        ; -0.014     ; 5.379      ;
; 5.397 ; RegisterFile:Registers|RegFile[7][8] ; RegisterFile:Registers|RegFile[6][9] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.412      ;
; 5.484 ; RegisterFile:Registers|RegFile[6][2] ; RegisterFile:Registers|RegFile[6][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.499      ;
; 5.484 ; RegisterFile:Registers|RegFile[6][2] ; RegisterFile:Registers|RegFile[5][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.499      ;
; 5.494 ; RegisterFile:Registers|RegFile[3][5] ; RegisterFile:Registers|RegFile[7][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.509      ;
; 5.494 ; RegisterFile:Registers|RegFile[3][5] ; RegisterFile:Registers|RegFile[4][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.509      ;
; 5.507 ; RegisterFile:Registers|RegFile[1][3] ; RegisterFile:Registers|RegFile[4][4] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.550      ;
; 5.514 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[4][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.529      ;
; 5.515 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[7][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.530      ;
; 5.541 ; RegisterFile:Registers|RegFile[0][5] ; RegisterFile:Registers|RegFile[5][6] ; Clock        ; Clock       ; 0.000        ; -0.014     ; 5.542      ;
; 5.587 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[0][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.602      ;
; 5.588 ; RegisterFile:Registers|RegFile[7][7] ; RegisterFile:Registers|RegFile[1][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.603      ;
; 5.609 ; RegisterFile:Registers|RegFile[7][5] ; RegisterFile:Registers|RegFile[6][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.624      ;
; 5.624 ; RegisterFile:Registers|RegFile[5][7] ; RegisterFile:Registers|RegFile[5][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.639      ;
; 5.625 ; RegisterFile:Registers|RegFile[6][7] ; RegisterFile:Registers|RegFile[5][7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.640      ;
; 5.642 ; RegisterFile:Registers|RegFile[2][6] ; RegisterFile:Registers|RegFile[6][7] ; Clock        ; Clock       ; 0.000        ; 0.014      ; 5.671      ;
; 5.644 ; RegisterFile:Registers|RegFile[2][8] ; RegisterFile:Registers|RegFile[5][9] ; Clock        ; Clock       ; 0.000        ; -0.014     ; 5.645      ;
; 5.666 ; RegisterFile:Registers|RegFile[7][3] ; RegisterFile:Registers|RegFile[7][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.681      ;
; 5.667 ; RegisterFile:Registers|RegFile[7][3] ; RegisterFile:Registers|RegFile[4][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.682      ;
; 5.670 ; RegisterFile:Registers|RegFile[2][3] ; RegisterFile:Registers|RegFile[6][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.685      ;
; 5.670 ; RegisterFile:Registers|RegFile[2][3] ; RegisterFile:Registers|RegFile[5][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.685      ;
; 5.673 ; RegisterFile:Registers|RegFile[5][2] ; RegisterFile:Registers|RegFile[7][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.688      ;
; 5.674 ; RegisterFile:Registers|RegFile[5][2] ; RegisterFile:Registers|RegFile[4][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.689      ;
; 5.682 ; RegisterFile:Registers|RegFile[5][7] ; RegisterFile:Registers|RegFile[6][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.697      ;
; 5.683 ; RegisterFile:Registers|RegFile[6][7] ; RegisterFile:Registers|RegFile[6][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.698      ;
; 5.691 ; RegisterFile:Registers|RegFile[2][7] ; RegisterFile:Registers|RegFile[5][8] ; Clock        ; Clock       ; 0.000        ; 0.014      ; 5.720      ;
; 5.694 ; RegisterFile:Registers|RegFile[5][0] ; RegisterFile:Registers|RegFile[2][1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.709      ;
; 5.697 ; RegisterFile:Registers|RegFile[5][0] ; RegisterFile:Registers|RegFile[1][1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.712      ;
; 5.716 ; RegisterFile:Registers|RegFile[3][8] ; RegisterFile:Registers|RegFile[5][9] ; Clock        ; Clock       ; 0.000        ; -0.014     ; 5.717      ;
; 5.766 ; RegisterFile:Registers|RegFile[6][5] ; RegisterFile:Registers|RegFile[5][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.781      ;
; 5.768 ; RegisterFile:Registers|RegFile[5][3] ; RegisterFile:Registers|RegFile[4][4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.783      ;
; 5.771 ; RegisterFile:Registers|RegFile[1][1] ; RegisterFile:Registers|RegFile[7][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.814      ;
; 5.772 ; RegisterFile:Registers|RegFile[1][1] ; RegisterFile:Registers|RegFile[4][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.815      ;
; 5.780 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[2][1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.795      ;
; 5.783 ; RegisterFile:Registers|RegFile[2][0] ; RegisterFile:Registers|RegFile[1][1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.798      ;
; 5.793 ; RegisterFile:Registers|RegFile[2][2] ; RegisterFile:Registers|RegFile[7][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.808      ;
; 5.794 ; RegisterFile:Registers|RegFile[2][2] ; RegisterFile:Registers|RegFile[4][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.809      ;
; 5.796 ; RegisterFile:Registers|RegFile[3][1] ; RegisterFile:Registers|RegFile[5][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.839      ;
; 5.797 ; RegisterFile:Registers|RegFile[3][1] ; RegisterFile:Registers|RegFile[6][2] ; Clock        ; Clock       ; 0.000        ; 0.028      ; 5.840      ;
; 5.800 ; RegisterFile:Registers|RegFile[2][3] ; RegisterFile:Registers|RegFile[0][4] ; Clock        ; Clock       ; 0.000        ; -0.028     ; 5.787      ;
; 5.802 ; RegisterFile:Registers|RegFile[2][3] ; RegisterFile:Registers|RegFile[1][4] ; Clock        ; Clock       ; 0.000        ; -0.028     ; 5.789      ;
; 5.808 ; RegisterFile:Registers|RegFile[3][2] ; RegisterFile:Registers|RegFile[6][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.823      ;
; 5.808 ; RegisterFile:Registers|RegFile[3][2] ; RegisterFile:Registers|RegFile[5][3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.823      ;
; 5.812 ; RegisterFile:Registers|RegFile[3][7] ; RegisterFile:Registers|RegFile[5][7] ; Clock        ; Clock       ; 0.000        ; 0.014      ; 5.841      ;
; 5.854 ; RegisterFile:Registers|RegFile[3][6] ; RegisterFile:Registers|RegFile[5][7] ; Clock        ; Clock       ; 0.000        ; 0.014      ; 5.883      ;
; 5.859 ; RegisterFile:Registers|RegFile[3][5] ; RegisterFile:Registers|RegFile[2][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.874      ;
; 5.860 ; RegisterFile:Registers|RegFile[1][1] ; RegisterFile:Registers|RegFile[0][2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.875      ;
; 5.861 ; RegisterFile:Registers|RegFile[4][7] ; RegisterFile:Registers|RegFile[5][8] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.876      ;
; 5.861 ; RegisterFile:Registers|RegFile[3][5] ; RegisterFile:Registers|RegFile[3][6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.876      ;
; 5.863 ; RegisterFile:Registers|RegFile[1][1] ; RegisterFile:Registers|RegFile[1][2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 5.878      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'Clock'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.583 ; 1.000        ; 2.583          ; Port Rate        ; Clock ; Rise       ; Clock                                ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][0] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][0] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][1] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][1] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][2] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][2] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][3] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][3] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][4] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][4] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][5] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][5] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][6] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][6] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][7] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][7] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][8] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][8] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][9] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[0][9] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][0] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][0] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][1] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][1] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][2] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][2] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][3] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][3] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][4] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][4] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][5] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][5] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][6] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][6] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][7] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][7] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][8] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][8] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][9] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[1][9] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][0] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][0] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][1] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][1] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][2] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][2] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][3] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][3] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][4] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][4] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][5] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][5] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][6] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][6] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][7] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][7] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][8] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][8] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][9] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[2][9] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][0] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][0] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][1] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][1] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][2] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][2] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][3] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][3] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][4] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][4] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][5] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][5] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][6] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][6] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][7] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][7] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][8] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][8] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][9] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[3][9] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][0] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][0] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][1] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][1] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][2] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][2] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][3] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][3] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][4] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][4] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][5] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][5] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][6] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][6] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][7] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][7] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][8] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][8] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Clock ; Rise       ; RegisterFile:Registers|RegFile[4][9] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Const[*]          ; Clock      ; 16.836 ; 16.836 ; Rise       ; Clock           ;
;  Const[0]         ; Clock      ; 16.553 ; 16.553 ; Rise       ; Clock           ;
;  Const[1]         ; Clock      ; 15.871 ; 15.871 ; Rise       ; Clock           ;
;  Const[2]         ; Clock      ; 16.836 ; 16.836 ; Rise       ; Clock           ;
;  Const[3]         ; Clock      ; 14.957 ; 14.957 ; Rise       ; Clock           ;
;  Const[4]         ; Clock      ; 14.610 ; 14.610 ; Rise       ; Clock           ;
;  Const[5]         ; Clock      ; 14.066 ; 14.066 ; Rise       ; Clock           ;
;  Const[6]         ; Clock      ; 13.769 ; 13.769 ; Rise       ; Clock           ;
;  Const[7]         ; Clock      ; 13.020 ; 13.020 ; Rise       ; Clock           ;
;  Const[8]         ; Clock      ; 13.459 ; 13.459 ; Rise       ; Clock           ;
;  Const[9]         ; Clock      ; 12.700 ; 12.700 ; Rise       ; Clock           ;
; Control_Word[*]   ; Clock      ; 19.956 ; 19.956 ; Rise       ; Clock           ;
;  Control_Word[0]  ; Clock      ; 9.583  ; 9.583  ; Rise       ; Clock           ;
;  Control_Word[1]  ; Clock      ; 10.150 ; 10.150 ; Rise       ; Clock           ;
;  Control_Word[2]  ; Clock      ; 14.441 ; 14.441 ; Rise       ; Clock           ;
;  Control_Word[3]  ; Clock      ; 16.336 ; 16.336 ; Rise       ; Clock           ;
;  Control_Word[4]  ; Clock      ; 16.052 ; 16.052 ; Rise       ; Clock           ;
;  Control_Word[5]  ; Clock      ; 12.870 ; 12.870 ; Rise       ; Clock           ;
;  Control_Word[6]  ; Clock      ; 17.790 ; 17.790 ; Rise       ; Clock           ;
;  Control_Word[7]  ; Clock      ; 19.956 ; 19.956 ; Rise       ; Clock           ;
;  Control_Word[8]  ; Clock      ; 19.750 ; 19.750 ; Rise       ; Clock           ;
;  Control_Word[9]  ; Clock      ; 17.162 ; 17.162 ; Rise       ; Clock           ;
;  Control_Word[10] ; Clock      ; 19.696 ; 19.696 ; Rise       ; Clock           ;
;  Control_Word[11] ; Clock      ; 19.763 ; 19.763 ; Rise       ; Clock           ;
;  Control_Word[12] ; Clock      ; 16.812 ; 16.812 ; Rise       ; Clock           ;
;  Control_Word[13] ; Clock      ; 10.521 ; 10.521 ; Rise       ; Clock           ;
;  Control_Word[14] ; Clock      ; 9.939  ; 9.939  ; Rise       ; Clock           ;
;  Control_Word[15] ; Clock      ; 9.690  ; 9.690  ; Rise       ; Clock           ;
; RAM_Data_in[*]    ; Clock      ; 8.372  ; 8.372  ; Rise       ; Clock           ;
;  RAM_Data_in[0]   ; Clock      ; 6.736  ; 6.736  ; Rise       ; Clock           ;
;  RAM_Data_in[1]   ; Clock      ; 7.479  ; 7.479  ; Rise       ; Clock           ;
;  RAM_Data_in[2]   ; Clock      ; 8.354  ; 8.354  ; Rise       ; Clock           ;
;  RAM_Data_in[3]   ; Clock      ; 7.835  ; 7.835  ; Rise       ; Clock           ;
;  RAM_Data_in[4]   ; Clock      ; 7.639  ; 7.639  ; Rise       ; Clock           ;
;  RAM_Data_in[5]   ; Clock      ; 6.692  ; 6.692  ; Rise       ; Clock           ;
;  RAM_Data_in[6]   ; Clock      ; 8.372  ; 8.372  ; Rise       ; Clock           ;
;  RAM_Data_in[7]   ; Clock      ; 6.880  ; 6.880  ; Rise       ; Clock           ;
;  RAM_Data_in[8]   ; Clock      ; 6.869  ; 6.869  ; Rise       ; Clock           ;
;  RAM_Data_in[9]   ; Clock      ; 6.736  ; 6.736  ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+-------------------+------------+---------+---------+------------+-----------------+
; Data Port         ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------------+------------+---------+---------+------------+-----------------+
; Const[*]          ; Clock      ; -6.927  ; -6.927  ; Rise       ; Clock           ;
;  Const[0]         ; Clock      ; -7.497  ; -7.497  ; Rise       ; Clock           ;
;  Const[1]         ; Clock      ; -8.404  ; -8.404  ; Rise       ; Clock           ;
;  Const[2]         ; Clock      ; -9.683  ; -9.683  ; Rise       ; Clock           ;
;  Const[3]         ; Clock      ; -9.061  ; -9.061  ; Rise       ; Clock           ;
;  Const[4]         ; Clock      ; -9.302  ; -9.302  ; Rise       ; Clock           ;
;  Const[5]         ; Clock      ; -6.927  ; -6.927  ; Rise       ; Clock           ;
;  Const[6]         ; Clock      ; -7.872  ; -7.872  ; Rise       ; Clock           ;
;  Const[7]         ; Clock      ; -7.116  ; -7.116  ; Rise       ; Clock           ;
;  Const[8]         ; Clock      ; -8.537  ; -8.537  ; Rise       ; Clock           ;
;  Const[9]         ; Clock      ; -10.824 ; -10.824 ; Rise       ; Clock           ;
; Control_Word[*]   ; Clock      ; -4.746  ; -4.746  ; Rise       ; Clock           ;
;  Control_Word[0]  ; Clock      ; -6.412  ; -6.412  ; Rise       ; Clock           ;
;  Control_Word[1]  ; Clock      ; -6.255  ; -6.255  ; Rise       ; Clock           ;
;  Control_Word[2]  ; Clock      ; -9.382  ; -9.382  ; Rise       ; Clock           ;
;  Control_Word[3]  ; Clock      ; -4.746  ; -4.746  ; Rise       ; Clock           ;
;  Control_Word[4]  ; Clock      ; -8.027  ; -8.027  ; Rise       ; Clock           ;
;  Control_Word[5]  ; Clock      ; -8.013  ; -8.013  ; Rise       ; Clock           ;
;  Control_Word[6]  ; Clock      ; -6.762  ; -6.762  ; Rise       ; Clock           ;
;  Control_Word[7]  ; Clock      ; -10.180 ; -10.180 ; Rise       ; Clock           ;
;  Control_Word[8]  ; Clock      ; -9.327  ; -9.327  ; Rise       ; Clock           ;
;  Control_Word[9]  ; Clock      ; -8.115  ; -8.115  ; Rise       ; Clock           ;
;  Control_Word[10] ; Clock      ; -9.094  ; -9.094  ; Rise       ; Clock           ;
;  Control_Word[11] ; Clock      ; -10.437 ; -10.437 ; Rise       ; Clock           ;
;  Control_Word[12] ; Clock      ; -8.731  ; -8.731  ; Rise       ; Clock           ;
;  Control_Word[13] ; Clock      ; -7.350  ; -7.350  ; Rise       ; Clock           ;
;  Control_Word[14] ; Clock      ; -6.772  ; -6.772  ; Rise       ; Clock           ;
;  Control_Word[15] ; Clock      ; -6.515  ; -6.515  ; Rise       ; Clock           ;
; RAM_Data_in[*]    ; Clock      ; -5.031  ; -5.031  ; Rise       ; Clock           ;
;  RAM_Data_in[0]   ; Clock      ; -5.883  ; -5.883  ; Rise       ; Clock           ;
;  RAM_Data_in[1]   ; Clock      ; -6.010  ; -6.010  ; Rise       ; Clock           ;
;  RAM_Data_in[2]   ; Clock      ; -6.409  ; -6.409  ; Rise       ; Clock           ;
;  RAM_Data_in[3]   ; Clock      ; -6.230  ; -6.230  ; Rise       ; Clock           ;
;  RAM_Data_in[4]   ; Clock      ; -5.222  ; -5.222  ; Rise       ; Clock           ;
;  RAM_Data_in[5]   ; Clock      ; -5.095  ; -5.095  ; Rise       ; Clock           ;
;  RAM_Data_in[6]   ; Clock      ; -5.897  ; -5.897  ; Rise       ; Clock           ;
;  RAM_Data_in[7]   ; Clock      ; -5.228  ; -5.228  ; Rise       ; Clock           ;
;  RAM_Data_in[8]   ; Clock      ; -5.221  ; -5.221  ; Rise       ; Clock           ;
;  RAM_Data_in[9]   ; Clock      ; -5.031  ; -5.031  ; Rise       ; Clock           ;
+-------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Cout             ; Clock      ; 20.172 ; 20.172 ; Rise       ; Clock           ;
; RAM_Addr_out[*]  ; Clock      ; 12.915 ; 12.915 ; Rise       ; Clock           ;
;  RAM_Addr_out[0] ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
;  RAM_Addr_out[1] ; Clock      ; 11.771 ; 11.771 ; Rise       ; Clock           ;
;  RAM_Addr_out[2] ; Clock      ; 9.832  ; 9.832  ; Rise       ; Clock           ;
;  RAM_Addr_out[3] ; Clock      ; 10.860 ; 10.860 ; Rise       ; Clock           ;
;  RAM_Addr_out[4] ; Clock      ; 12.313 ; 12.313 ; Rise       ; Clock           ;
;  RAM_Addr_out[5] ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  RAM_Addr_out[6] ; Clock      ; 12.867 ; 12.867 ; Rise       ; Clock           ;
;  RAM_Addr_out[7] ; Clock      ; 12.464 ; 12.464 ; Rise       ; Clock           ;
;  RAM_Addr_out[8] ; Clock      ; 12.915 ; 12.915 ; Rise       ; Clock           ;
;  RAM_Addr_out[9] ; Clock      ; 11.705 ; 11.705 ; Rise       ; Clock           ;
; RAM_Data_out[*]  ; Clock      ; 13.681 ; 13.681 ; Rise       ; Clock           ;
;  RAM_Data_out[0] ; Clock      ; 12.252 ; 12.252 ; Rise       ; Clock           ;
;  RAM_Data_out[1] ; Clock      ; 12.285 ; 12.285 ; Rise       ; Clock           ;
;  RAM_Data_out[2] ; Clock      ; 10.588 ; 10.588 ; Rise       ; Clock           ;
;  RAM_Data_out[3] ; Clock      ; 12.263 ; 12.263 ; Rise       ; Clock           ;
;  RAM_Data_out[4] ; Clock      ; 13.681 ; 13.681 ; Rise       ; Clock           ;
;  RAM_Data_out[5] ; Clock      ; 12.628 ; 12.628 ; Rise       ; Clock           ;
;  RAM_Data_out[6] ; Clock      ; 12.688 ; 12.688 ; Rise       ; Clock           ;
;  RAM_Data_out[7] ; Clock      ; 13.133 ; 13.133 ; Rise       ; Clock           ;
;  RAM_Data_out[8] ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
;  RAM_Data_out[9] ; Clock      ; 11.850 ; 11.850 ; Rise       ; Clock           ;
; Z                ; Clock      ; 24.031 ; 24.031 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Cout             ; Clock      ; 12.379 ; 12.379 ; Rise       ; Clock           ;
; RAM_Addr_out[*]  ; Clock      ; 7.512  ; 7.512  ; Rise       ; Clock           ;
;  RAM_Addr_out[0] ; Clock      ; 8.810  ; 8.810  ; Rise       ; Clock           ;
;  RAM_Addr_out[1] ; Clock      ; 9.026  ; 9.026  ; Rise       ; Clock           ;
;  RAM_Addr_out[2] ; Clock      ; 7.512  ; 7.512  ; Rise       ; Clock           ;
;  RAM_Addr_out[3] ; Clock      ; 9.092  ; 9.092  ; Rise       ; Clock           ;
;  RAM_Addr_out[4] ; Clock      ; 9.742  ; 9.742  ; Rise       ; Clock           ;
;  RAM_Addr_out[5] ; Clock      ; 9.798  ; 9.798  ; Rise       ; Clock           ;
;  RAM_Addr_out[6] ; Clock      ; 10.449 ; 10.449 ; Rise       ; Clock           ;
;  RAM_Addr_out[7] ; Clock      ; 8.702  ; 8.702  ; Rise       ; Clock           ;
;  RAM_Addr_out[8] ; Clock      ; 10.050 ; 10.050 ; Rise       ; Clock           ;
;  RAM_Addr_out[9] ; Clock      ; 9.953  ; 9.953  ; Rise       ; Clock           ;
; RAM_Data_out[*]  ; Clock      ; 8.810  ; 8.810  ; Rise       ; Clock           ;
;  RAM_Data_out[0] ; Clock      ; 10.806 ; 10.806 ; Rise       ; Clock           ;
;  RAM_Data_out[1] ; Clock      ; 9.621  ; 9.621  ; Rise       ; Clock           ;
;  RAM_Data_out[2] ; Clock      ; 8.903  ; 8.903  ; Rise       ; Clock           ;
;  RAM_Data_out[3] ; Clock      ; 9.496  ; 9.496  ; Rise       ; Clock           ;
;  RAM_Data_out[4] ; Clock      ; 11.021 ; 11.021 ; Rise       ; Clock           ;
;  RAM_Data_out[5] ; Clock      ; 9.951  ; 9.951  ; Rise       ; Clock           ;
;  RAM_Data_out[6] ; Clock      ; 10.373 ; 10.373 ; Rise       ; Clock           ;
;  RAM_Data_out[7] ; Clock      ; 8.810  ; 8.810  ; Rise       ; Clock           ;
;  RAM_Data_out[8] ; Clock      ; 9.948  ; 9.948  ; Rise       ; Clock           ;
;  RAM_Data_out[9] ; Clock      ; 9.184  ; 9.184  ; Rise       ; Clock           ;
; Z                ; Clock      ; 13.876 ; 13.876 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-----------------+--------+----+----+--------+
; Input Port       ; Output Port     ; RR     ; RF ; FR ; FF     ;
+------------------+-----------------+--------+----+----+--------+
; Const[0]         ; Cout            ; 21.974 ;    ;    ; 21.974 ;
; Const[0]         ; RAM_Data_out[0] ; 12.609 ;    ;    ; 12.609 ;
; Const[0]         ; Z               ; 25.833 ;    ;    ; 25.833 ;
; Const[1]         ; Cout            ; 21.292 ;    ;    ; 21.292 ;
; Const[1]         ; RAM_Data_out[1] ; 13.564 ;    ;    ; 13.564 ;
; Const[1]         ; Z               ; 25.151 ;    ;    ; 25.151 ;
; Const[2]         ; Cout            ; 22.257 ;    ;    ; 22.257 ;
; Const[2]         ; RAM_Data_out[2] ; 13.639 ;    ;    ; 13.639 ;
; Const[2]         ; Z               ; 26.116 ;    ;    ; 26.116 ;
; Const[3]         ; Cout            ; 20.378 ;    ;    ; 20.378 ;
; Const[3]         ; RAM_Data_out[3] ; 14.350 ;    ;    ; 14.350 ;
; Const[3]         ; Z               ; 24.237 ;    ;    ; 24.237 ;
; Const[4]         ; Cout            ; 20.031 ;    ;    ; 20.031 ;
; Const[4]         ; RAM_Data_out[4] ; 14.266 ;    ;    ; 14.266 ;
; Const[4]         ; Z               ; 23.890 ;    ;    ; 23.890 ;
; Const[5]         ; Cout            ; 19.487 ;    ;    ; 19.487 ;
; Const[5]         ; RAM_Data_out[5] ; 13.300 ;    ;    ; 13.300 ;
; Const[5]         ; Z               ; 23.346 ;    ;    ; 23.346 ;
; Const[6]         ; Cout            ; 19.190 ;    ;    ; 19.190 ;
; Const[6]         ; RAM_Data_out[6] ; 12.967 ;    ;    ; 12.967 ;
; Const[6]         ; Z               ; 21.222 ;    ;    ; 21.222 ;
; Const[7]         ; Cout            ; 18.441 ;    ;    ; 18.441 ;
; Const[7]         ; RAM_Data_out[7] ; 12.182 ;    ;    ; 12.182 ;
; Const[7]         ; Z               ; 19.580 ;    ;    ; 19.580 ;
; Const[8]         ; Cout            ; 18.599 ;    ;    ; 18.599 ;
; Const[8]         ; RAM_Data_out[8] ; 13.445 ;    ;    ; 13.445 ;
; Const[8]         ; Z               ; 19.738 ;    ;    ; 19.738 ;
; Const[9]         ; Cout            ; 15.855 ;    ;    ; 15.855 ;
; Const[9]         ; RAM_Data_out[9] ; 12.467 ;    ;    ; 12.467 ;
; Const[9]         ; Z               ; 19.697 ;    ;    ; 19.697 ;
; Control_Word[2]  ; Cout            ; 19.862 ;    ;    ; 19.862 ;
; Control_Word[2]  ; Z               ; 23.721 ;    ;    ; 23.721 ;
; Control_Word[3]  ; Cout            ; 21.757 ;    ;    ; 21.757 ;
; Control_Word[3]  ; Z               ; 25.616 ;    ;    ; 25.616 ;
; Control_Word[4]  ; Cout            ; 21.473 ;    ;    ; 21.473 ;
; Control_Word[4]  ; Z               ; 25.332 ;    ;    ; 25.332 ;
; Control_Word[5]  ; Z               ; 22.722 ;    ;    ; 22.722 ;
; Control_Word[6]  ; Cout            ; 23.211 ;    ;    ; 23.211 ;
; Control_Word[6]  ; RAM_Data_out[0] ; 15.786 ;    ;    ; 15.786 ;
; Control_Word[6]  ; RAM_Data_out[1] ; 14.238 ;    ;    ; 14.238 ;
; Control_Word[6]  ; RAM_Data_out[2] ; 13.253 ;    ;    ; 13.253 ;
; Control_Word[6]  ; RAM_Data_out[3] ; 13.777 ;    ;    ; 13.777 ;
; Control_Word[6]  ; RAM_Data_out[4] ; 13.641 ;    ;    ; 13.641 ;
; Control_Word[6]  ; RAM_Data_out[5] ; 15.181 ;    ;    ; 15.181 ;
; Control_Word[6]  ; RAM_Data_out[6] ; 13.461 ;    ;    ; 13.461 ;
; Control_Word[6]  ; RAM_Data_out[7] ; 11.828 ;    ;    ; 11.828 ;
; Control_Word[6]  ; RAM_Data_out[8] ; 14.192 ;    ;    ; 14.192 ;
; Control_Word[6]  ; RAM_Data_out[9] ; 13.515 ;    ;    ; 13.515 ;
; Control_Word[6]  ; Z               ; 27.070 ;    ;    ; 27.070 ;
; Control_Word[7]  ; Cout            ; 25.377 ;    ;    ; 25.377 ;
; Control_Word[7]  ; RAM_Data_out[0] ; 16.599 ;    ;    ; 16.599 ;
; Control_Word[7]  ; RAM_Data_out[1] ; 17.649 ;    ;    ; 17.649 ;
; Control_Word[7]  ; RAM_Data_out[2] ; 15.370 ;    ;    ; 15.370 ;
; Control_Word[7]  ; RAM_Data_out[3] ; 16.368 ;    ;    ; 16.368 ;
; Control_Word[7]  ; RAM_Data_out[4] ; 17.960 ;    ;    ; 17.960 ;
; Control_Word[7]  ; RAM_Data_out[5] ; 17.662 ;    ;    ; 17.662 ;
; Control_Word[7]  ; RAM_Data_out[6] ; 18.667 ;    ;    ; 18.667 ;
; Control_Word[7]  ; RAM_Data_out[7] ; 18.813 ;    ;    ; 18.813 ;
; Control_Word[7]  ; RAM_Data_out[8] ; 17.947 ;    ;    ; 17.947 ;
; Control_Word[7]  ; RAM_Data_out[9] ; 17.335 ;    ;    ; 17.335 ;
; Control_Word[7]  ; Z               ; 29.236 ;    ;    ; 29.236 ;
; Control_Word[8]  ; Cout            ; 25.171 ;    ;    ; 25.171 ;
; Control_Word[8]  ; RAM_Data_out[0] ; 16.733 ;    ;    ; 16.733 ;
; Control_Word[8]  ; RAM_Data_out[1] ; 17.408 ;    ;    ; 17.408 ;
; Control_Word[8]  ; RAM_Data_out[2] ; 16.449 ;    ;    ; 16.449 ;
; Control_Word[8]  ; RAM_Data_out[3] ; 16.919 ;    ;    ; 16.919 ;
; Control_Word[8]  ; RAM_Data_out[4] ; 19.224 ;    ;    ; 19.224 ;
; Control_Word[8]  ; RAM_Data_out[5] ; 17.748 ;    ;    ; 17.748 ;
; Control_Word[8]  ; RAM_Data_out[6] ; 18.481 ;    ;    ; 18.481 ;
; Control_Word[8]  ; RAM_Data_out[7] ; 18.912 ;    ;    ; 18.912 ;
; Control_Word[8]  ; RAM_Data_out[8] ; 17.893 ;    ;    ; 17.893 ;
; Control_Word[8]  ; RAM_Data_out[9] ; 16.522 ;    ;    ; 16.522 ;
; Control_Word[8]  ; Z               ; 28.995 ;    ;    ; 28.995 ;
; Control_Word[9]  ; Cout            ; 22.583 ;    ;    ; 22.583 ;
; Control_Word[9]  ; RAM_Data_out[0] ; 15.334 ;    ;    ; 15.334 ;
; Control_Word[9]  ; RAM_Data_out[1] ; 14.855 ;    ;    ; 14.855 ;
; Control_Word[9]  ; RAM_Data_out[2] ; 13.214 ;    ;    ; 13.214 ;
; Control_Word[9]  ; RAM_Data_out[3] ; 13.845 ;    ;    ; 13.845 ;
; Control_Word[9]  ; RAM_Data_out[4] ; 15.422 ;    ;    ; 15.422 ;
; Control_Word[9]  ; RAM_Data_out[5] ; 14.488 ;    ;    ; 14.488 ;
; Control_Word[9]  ; RAM_Data_out[6] ; 14.669 ;    ;    ; 14.669 ;
; Control_Word[9]  ; RAM_Data_out[7] ; 14.471 ;    ;    ; 14.471 ;
; Control_Word[9]  ; RAM_Data_out[8] ; 14.232 ;    ;    ; 14.232 ;
; Control_Word[9]  ; RAM_Data_out[9] ; 14.027 ;    ;    ; 14.027 ;
; Control_Word[9]  ; Z               ; 26.442 ;    ;    ; 26.442 ;
; Control_Word[10] ; Cout            ; 25.117 ;    ;    ; 25.117 ;
; Control_Word[10] ; RAM_Addr_out[0] ; 16.124 ;    ;    ; 16.124 ;
; Control_Word[10] ; RAM_Addr_out[1] ; 16.986 ;    ;    ; 16.986 ;
; Control_Word[10] ; RAM_Addr_out[2] ; 15.020 ;    ;    ; 15.020 ;
; Control_Word[10] ; RAM_Addr_out[3] ; 16.452 ;    ;    ; 16.452 ;
; Control_Word[10] ; RAM_Addr_out[4] ; 16.936 ;    ;    ; 16.936 ;
; Control_Word[10] ; RAM_Addr_out[5] ; 16.690 ;    ;    ; 16.690 ;
; Control_Word[10] ; RAM_Addr_out[6] ; 17.973 ;    ;    ; 17.973 ;
; Control_Word[10] ; RAM_Addr_out[7] ; 17.529 ;    ;    ; 17.529 ;
; Control_Word[10] ; RAM_Addr_out[8] ; 17.894 ;    ;    ; 17.894 ;
; Control_Word[10] ; RAM_Addr_out[9] ; 17.292 ;    ;    ; 17.292 ;
; Control_Word[10] ; Z               ; 28.976 ;    ;    ; 28.976 ;
; Control_Word[11] ; Cout            ; 25.184 ;    ;    ; 25.184 ;
; Control_Word[11] ; RAM_Addr_out[0] ; 15.449 ;    ;    ; 15.449 ;
; Control_Word[11] ; RAM_Addr_out[1] ; 17.053 ;    ;    ; 17.053 ;
; Control_Word[11] ; RAM_Addr_out[2] ; 15.094 ;    ;    ; 15.094 ;
; Control_Word[11] ; RAM_Addr_out[3] ; 15.778 ;    ;    ; 15.778 ;
; Control_Word[11] ; RAM_Addr_out[4] ; 16.751 ;    ;    ; 16.751 ;
; Control_Word[11] ; RAM_Addr_out[5] ; 17.953 ;    ;    ; 17.953 ;
; Control_Word[11] ; RAM_Addr_out[6] ; 18.917 ;    ;    ; 18.917 ;
; Control_Word[11] ; RAM_Addr_out[7] ; 18.601 ;    ;    ; 18.601 ;
; Control_Word[11] ; RAM_Addr_out[8] ; 18.806 ;    ;    ; 18.806 ;
; Control_Word[11] ; RAM_Addr_out[9] ; 16.620 ;    ;    ; 16.620 ;
; Control_Word[11] ; Z               ; 29.043 ;    ;    ; 29.043 ;
; Control_Word[12] ; Cout            ; 22.233 ;    ;    ; 22.233 ;
; Control_Word[12] ; RAM_Addr_out[0] ; 13.330 ;    ;    ; 13.330 ;
; Control_Word[12] ; RAM_Addr_out[1] ; 13.922 ;    ;    ; 13.922 ;
; Control_Word[12] ; RAM_Addr_out[2] ; 12.492 ;    ;    ; 12.492 ;
; Control_Word[12] ; RAM_Addr_out[3] ; 12.883 ;    ;    ; 12.883 ;
; Control_Word[12] ; RAM_Addr_out[4] ; 13.229 ;    ;    ; 13.229 ;
; Control_Word[12] ; RAM_Addr_out[5] ; 14.161 ;    ;    ; 14.161 ;
; Control_Word[12] ; RAM_Addr_out[6] ; 15.023 ;    ;    ; 15.023 ;
; Control_Word[12] ; RAM_Addr_out[7] ; 13.804 ;    ;    ; 13.804 ;
; Control_Word[12] ; RAM_Addr_out[8] ; 14.491 ;    ;    ; 14.491 ;
; Control_Word[12] ; RAM_Addr_out[9] ; 13.338 ;    ;    ; 13.338 ;
; Control_Word[12] ; Z               ; 26.092 ;    ;    ; 26.092 ;
+------------------+-----------------+--------+----+----+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-----------------+--------+----+----+--------+
; Input Port       ; Output Port     ; RR     ; RF ; FR ; FF     ;
+------------------+-----------------+--------+----+----+--------+
; Const[0]         ; Cout            ; 21.974 ;    ;    ; 21.974 ;
; Const[0]         ; RAM_Data_out[0] ; 12.609 ;    ;    ; 12.609 ;
; Const[0]         ; Z               ; 22.468 ;    ;    ; 22.468 ;
; Const[1]         ; Cout            ; 21.292 ;    ;    ; 21.292 ;
; Const[1]         ; RAM_Data_out[1] ; 13.564 ;    ;    ; 13.564 ;
; Const[1]         ; Z               ; 21.624 ;    ;    ; 21.624 ;
; Const[2]         ; Cout            ; 22.257 ;    ;    ; 22.257 ;
; Const[2]         ; RAM_Data_out[2] ; 13.639 ;    ;    ; 13.639 ;
; Const[2]         ; Z               ; 22.751 ;    ;    ; 22.751 ;
; Const[3]         ; Cout            ; 20.378 ;    ;    ; 20.378 ;
; Const[3]         ; RAM_Data_out[3] ; 14.350 ;    ;    ; 14.350 ;
; Const[3]         ; Z               ; 20.872 ;    ;    ; 20.872 ;
; Const[4]         ; Cout            ; 20.031 ;    ;    ; 20.031 ;
; Const[4]         ; RAM_Data_out[4] ; 14.266 ;    ;    ; 14.266 ;
; Const[4]         ; Z               ; 20.525 ;    ;    ; 20.525 ;
; Const[5]         ; Cout            ; 19.487 ;    ;    ; 19.487 ;
; Const[5]         ; RAM_Data_out[5] ; 13.300 ;    ;    ; 13.300 ;
; Const[5]         ; Z               ; 19.532 ;    ;    ; 19.532 ;
; Const[6]         ; Cout            ; 19.190 ;    ;    ; 19.190 ;
; Const[6]         ; RAM_Data_out[6] ; 12.967 ;    ;    ; 12.967 ;
; Const[6]         ; Z               ; 19.684 ;    ;    ; 19.684 ;
; Const[7]         ; Cout            ; 18.441 ;    ;    ; 18.441 ;
; Const[7]         ; RAM_Data_out[7] ; 12.182 ;    ;    ; 12.182 ;
; Const[7]         ; Z               ; 17.248 ;    ;    ; 17.248 ;
; Const[8]         ; Cout            ; 18.599 ;    ;    ; 18.599 ;
; Const[8]         ; RAM_Data_out[8] ; 13.445 ;    ;    ; 13.445 ;
; Const[8]         ; Z               ; 18.223 ;    ;    ; 18.223 ;
; Const[9]         ; Cout            ; 15.855 ;    ;    ; 15.855 ;
; Const[9]         ; RAM_Data_out[9] ; 12.467 ;    ;    ; 12.467 ;
; Const[9]         ; Z               ; 19.517 ;    ;    ; 19.517 ;
; Control_Word[2]  ; Cout            ; 19.862 ;    ;    ; 19.862 ;
; Control_Word[2]  ; Z               ; 20.356 ;    ;    ; 20.356 ;
; Control_Word[3]  ; Cout            ; 14.683 ;    ;    ; 14.683 ;
; Control_Word[3]  ; Z               ; 16.723 ;    ;    ; 16.723 ;
; Control_Word[4]  ; Cout            ; 14.540 ;    ;    ; 14.540 ;
; Control_Word[4]  ; Z               ; 17.502 ;    ;    ; 17.502 ;
; Control_Word[5]  ; Z               ; 17.488 ;    ;    ; 17.488 ;
; Control_Word[6]  ; Cout            ; 16.903 ;    ;    ; 16.903 ;
; Control_Word[6]  ; RAM_Data_out[0] ; 13.573 ;    ;    ; 13.573 ;
; Control_Word[6]  ; RAM_Data_out[1] ; 14.121 ;    ;    ; 14.121 ;
; Control_Word[6]  ; RAM_Data_out[2] ; 12.958 ;    ;    ; 12.958 ;
; Control_Word[6]  ; RAM_Data_out[3] ; 13.777 ;    ;    ; 13.777 ;
; Control_Word[6]  ; RAM_Data_out[4] ; 13.641 ;    ;    ; 13.641 ;
; Control_Word[6]  ; RAM_Data_out[5] ; 15.181 ;    ;    ; 15.181 ;
; Control_Word[6]  ; RAM_Data_out[6] ; 13.461 ;    ;    ; 13.461 ;
; Control_Word[6]  ; RAM_Data_out[7] ; 11.828 ;    ;    ; 11.828 ;
; Control_Word[6]  ; RAM_Data_out[8] ; 14.192 ;    ;    ; 14.192 ;
; Control_Word[6]  ; RAM_Data_out[9] ; 13.515 ;    ;    ; 13.515 ;
; Control_Word[6]  ; Z               ; 16.894 ;    ;    ; 16.894 ;
; Control_Word[7]  ; Cout            ; 18.197 ;    ;    ; 18.197 ;
; Control_Word[7]  ; RAM_Data_out[0] ; 16.061 ;    ;    ; 16.061 ;
; Control_Word[7]  ; RAM_Data_out[1] ; 15.430 ;    ;    ; 15.430 ;
; Control_Word[7]  ; RAM_Data_out[2] ; 14.780 ;    ;    ; 14.780 ;
; Control_Word[7]  ; RAM_Data_out[3] ; 15.658 ;    ;    ; 15.658 ;
; Control_Word[7]  ; RAM_Data_out[4] ; 17.169 ;    ;    ; 17.169 ;
; Control_Word[7]  ; RAM_Data_out[5] ; 16.892 ;    ;    ; 16.892 ;
; Control_Word[7]  ; RAM_Data_out[6] ; 16.992 ;    ;    ; 16.992 ;
; Control_Word[7]  ; RAM_Data_out[7] ; 15.246 ;    ;    ; 15.246 ;
; Control_Word[7]  ; RAM_Data_out[8] ; 16.876 ;    ;    ; 16.876 ;
; Control_Word[7]  ; RAM_Data_out[9] ; 14.809 ;    ;    ; 14.809 ;
; Control_Word[7]  ; Z               ; 20.312 ;    ;    ; 20.312 ;
; Control_Word[8]  ; Cout            ; 19.018 ;    ;    ; 19.018 ;
; Control_Word[8]  ; RAM_Data_out[0] ; 16.528 ;    ;    ; 16.528 ;
; Control_Word[8]  ; RAM_Data_out[1] ; 15.256 ;    ;    ; 15.256 ;
; Control_Word[8]  ; RAM_Data_out[2] ; 14.754 ;    ;    ; 14.754 ;
; Control_Word[8]  ; RAM_Data_out[3] ; 15.941 ;    ;    ; 15.941 ;
; Control_Word[8]  ; RAM_Data_out[4] ; 17.225 ;    ;    ; 17.225 ;
; Control_Word[8]  ; RAM_Data_out[5] ; 15.700 ;    ;    ; 15.700 ;
; Control_Word[8]  ; RAM_Data_out[6] ; 15.967 ;    ;    ; 15.967 ;
; Control_Word[8]  ; RAM_Data_out[7] ; 16.096 ;    ;    ; 16.096 ;
; Control_Word[8]  ; RAM_Data_out[8] ; 16.757 ;    ;    ; 16.757 ;
; Control_Word[8]  ; RAM_Data_out[9] ; 15.630 ;    ;    ; 15.630 ;
; Control_Word[8]  ; Z               ; 21.162 ;    ;    ; 21.162 ;
; Control_Word[9]  ; Cout            ; 17.415 ;    ;    ; 17.415 ;
; Control_Word[9]  ; RAM_Data_out[0] ; 15.334 ;    ;    ; 15.334 ;
; Control_Word[9]  ; RAM_Data_out[1] ; 14.855 ;    ;    ; 14.855 ;
; Control_Word[9]  ; RAM_Data_out[2] ; 13.214 ;    ;    ; 13.214 ;
; Control_Word[9]  ; RAM_Data_out[3] ; 13.845 ;    ;    ; 13.845 ;
; Control_Word[9]  ; RAM_Data_out[4] ; 15.422 ;    ;    ; 15.422 ;
; Control_Word[9]  ; RAM_Data_out[5] ; 14.488 ;    ;    ; 14.488 ;
; Control_Word[9]  ; RAM_Data_out[6] ; 14.669 ;    ;    ; 14.669 ;
; Control_Word[9]  ; RAM_Data_out[7] ; 14.471 ;    ;    ; 14.471 ;
; Control_Word[9]  ; RAM_Data_out[8] ; 14.232 ;    ;    ; 14.232 ;
; Control_Word[9]  ; RAM_Data_out[9] ; 14.027 ;    ;    ; 14.027 ;
; Control_Word[9]  ; Z               ; 19.010 ;    ;    ; 19.010 ;
; Control_Word[10] ; Cout            ; 16.991 ;    ;    ; 16.991 ;
; Control_Word[10] ; RAM_Addr_out[0] ; 14.958 ;    ;    ; 14.958 ;
; Control_Word[10] ; RAM_Addr_out[1] ; 16.003 ;    ;    ; 16.003 ;
; Control_Word[10] ; RAM_Addr_out[2] ; 14.682 ;    ;    ; 14.682 ;
; Control_Word[10] ; RAM_Addr_out[3] ; 15.129 ;    ;    ; 15.129 ;
; Control_Word[10] ; RAM_Addr_out[4] ; 15.784 ;    ;    ; 15.784 ;
; Control_Word[10] ; RAM_Addr_out[5] ; 13.242 ;    ;    ; 13.242 ;
; Control_Word[10] ; RAM_Addr_out[6] ; 14.541 ;    ;    ; 14.541 ;
; Control_Word[10] ; RAM_Addr_out[7] ; 12.931 ;    ;    ; 12.931 ;
; Control_Word[10] ; RAM_Addr_out[8] ; 16.158 ;    ;    ; 16.158 ;
; Control_Word[10] ; RAM_Addr_out[9] ; 14.565 ;    ;    ; 14.565 ;
; Control_Word[10] ; Z               ; 18.569 ;    ;    ; 18.569 ;
; Control_Word[11] ; Cout            ; 17.436 ;    ;    ; 17.436 ;
; Control_Word[11] ; RAM_Addr_out[0] ; 14.140 ;    ;    ; 14.140 ;
; Control_Word[11] ; RAM_Addr_out[1] ; 14.569 ;    ;    ; 14.569 ;
; Control_Word[11] ; RAM_Addr_out[2] ; 13.014 ;    ;    ; 13.014 ;
; Control_Word[11] ; RAM_Addr_out[3] ; 15.300 ;    ;    ; 15.300 ;
; Control_Word[11] ; RAM_Addr_out[4] ; 15.063 ;    ;    ; 15.063 ;
; Control_Word[11] ; RAM_Addr_out[5] ; 15.800 ;    ;    ; 15.800 ;
; Control_Word[11] ; RAM_Addr_out[6] ; 16.451 ;    ;    ; 16.451 ;
; Control_Word[11] ; RAM_Addr_out[7] ; 15.464 ;    ;    ; 15.464 ;
; Control_Word[11] ; RAM_Addr_out[8] ; 16.534 ;    ;    ; 16.534 ;
; Control_Word[11] ; RAM_Addr_out[9] ; 15.010 ;    ;    ; 15.010 ;
; Control_Word[11] ; Z               ; 20.893 ;    ;    ; 20.893 ;
; Control_Word[12] ; Cout            ; 15.764 ;    ;    ; 15.764 ;
; Control_Word[12] ; RAM_Addr_out[0] ; 13.330 ;    ;    ; 13.330 ;
; Control_Word[12] ; RAM_Addr_out[1] ; 13.922 ;    ;    ; 13.922 ;
; Control_Word[12] ; RAM_Addr_out[2] ; 12.492 ;    ;    ; 12.492 ;
; Control_Word[12] ; RAM_Addr_out[3] ; 12.883 ;    ;    ; 12.883 ;
; Control_Word[12] ; RAM_Addr_out[4] ; 13.229 ;    ;    ; 13.229 ;
; Control_Word[12] ; RAM_Addr_out[5] ; 14.161 ;    ;    ; 14.161 ;
; Control_Word[12] ; RAM_Addr_out[6] ; 15.023 ;    ;    ; 15.023 ;
; Control_Word[12] ; RAM_Addr_out[7] ; 13.804 ;    ;    ; 13.804 ;
; Control_Word[12] ; RAM_Addr_out[8] ; 14.491 ;    ;    ; 14.491 ;
; Control_Word[12] ; RAM_Addr_out[9] ; 13.338 ;    ;    ; 13.338 ;
; Control_Word[12] ; Z               ; 18.850 ;    ;    ; 18.850 ;
+------------------+-----------------+--------+----+----+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 8896     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 8896     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 2001  ; 2001 ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 441   ; 441  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 12 17:43:17 2014
Info: Command: quartus_sta DataPath -c DataPath
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Critical Warning: Synopsys Design Constraints File file not found: 'DataPath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Clock Clock
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -13.751
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -13.751      -904.130 Clock 
Info: Worst-case hold slack is 3.578
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.578         0.000 Clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.583
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.583      -212.463 Clock 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 218 megabytes
    Info: Processing ended: Wed Feb 12 17:43:19 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


