<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:39:02.392</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0033476</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>화소 및 화소의 에이징 방법</inventionTitle><inventionTitleEng>Pixel and method for aging the same</inventionTitleEng><openDate>2024.09.24</openDate><openNumber>10-2024-0139646</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 구동 트랜지스터의 에이징 시 표시 요소가 손상되는 것을 방지하기 위한 화소 및 화소의 에이징 방법을 위하여, 애노드 및 캐소드를 포함하는 표시 요소; 게이트-소스 전압에 따라 상기 표시 요소로 흐르는 구동 전류의 크기를 제어하고, 상기 게이트로 기능하는 제1 게이트 전극, 반도체층, 및 상기 제1 게이트 전극과 상기 반도체층 사이에 위치하고 플로팅 상태(floating state)인 제2 게이트 전극을 포함하는 제1 트랜지스터; 및 제1 스캔 신호에 응답하여 상기 제1 트랜지스터에 제1 전압을 전달하는 제2 트랜지스터를 포함하는 화소를 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 애노드 및 캐소드를 포함하는 표시 요소;게이트-소스 전압에 따라 상기 표시 요소로 흐르는 구동 전류의 크기를 제어하고, 상기 게이트로 기능하는 제1 게이트 전극, 반도체층, 및 상기 제1 게이트 전극과 상기 반도체층 사이에 위치하고 플로팅 상태(floating state)인 제2 게이트 전극을 포함하는 제1 트랜지스터; 및제1 스캔 신호에 응답하여 상기 제1 트랜지스터에 제1 전압을 전달하는 제2 트랜지스터를 포함하는 화소.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 트랜지스터의 상기 게이트에 연결되는 저장 커패시터를 더 포함하고,상기 제2 트랜지스터는 상기 제1 스캔 신호에 응답하여 상기 제1 트랜지스터의 상기 게이트에 상기 제1 전압을 전달하는 화소.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,제2 스캔 신호에 응답하여 상기 표시 요소의 상기 애노드에 제2 전압을 전달하는 제3 트랜지스터를 더 포함하는 화소.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제2 전압의 레벨은 상기 표시 요소의 상기 캐소드에 인가되는 전압의 레벨보다 높거나 이와 실질적으로 동일한 화소.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서,상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 상기 제3 트랜지스터는 p형 MOSFET인 화소.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,기판을 더 포함하고,상기 표시 요소, 상기 제1 트랜지스터, 및 상기 제2 트랜지스터는 상기 기판 상에 배치되고,상기 반도체층은 제1 도전 영역, 제2 도전 영역, 및 상기 제1 도전 영역과 상기 제2 도전 영역 사이의 반도체 영역을 포함하고,상기 제1 게이트 전극은 상기 반도체층 상에 배치되고 상기 반도체 영역과 적어도 일부 중첩하고,상기 제2 게이트 전극은 상기 제1 게이트 전극과 상기 반도체층 사이에 개재되고 상기 반도체 영역과 적어도 일부 중첩하는 화소.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 기판은 실리콘을 포함하는 화소.</claim></claimInfo><claimInfo><claim>8. 제1 및 제2 스캔 신호를 각각 전달하는 제1 및 제2 스캔선, 제1 및 제2 전압을 각각 전달하는 제1 및 제2 전압선, 및 제1 및 제2 구동 전압을 각각 전달하는 제1 및 제2 전원선에 접속되는 화소에 있어서,애노드 및 캐소드를 갖는 표시 요소;상기 제2 전원선에 연결되는 제1 전극, 및 제2 전극을 갖는 저장 커패시터;상기 저장 커패시터의 상기 제2 전극에 연결되는 게이트, 상기 제1 전원선에 연결되는 소스, 및 드레인을 갖는 제1 트랜지스터로서, 상기 게이트로 기능하는 제1 게이트 전극, 상기 소스 및 상기 드레인으로 기능하는 반도체층, 및 상기 제1 게이트 전극과 상기 반도체층 사이의 제2 게이트 전극을 포함하는 상기 제1 트랜지스터;상기 제1 스캔선에 연결되는 게이트, 상기 제1 전압선에 연결되는 소스, 및 상기 제1 트랜지스터의 상기 게이트에 연결되는 드레인을 갖는 제2 트랜지스터; 및상기 제2 스캔선에 연결되는 게이트, 상기 표시 요소의 상기 애노드에 연결되는 소스, 및 상기 제2 전압선에 연결되는 드레인을 갖는 제3 트랜지스터를 포함하는 화소.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제2 게이트 전극은 플로팅 상태(floating state)인 화소.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 제2 전압의 레벨은 상기 표시 요소의 상기 캐소드에 인가되는 제3 구동 전압의 레벨보다 높거나 이와 실질적으로 동일한 화소.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 제1 구동 전압의 레벨은 상기 제3 구동 전압의 레벨보다 높고,상기 제2 구동 전압의 레벨은 상기 제1 구동 전압의 레벨보다 낮거나 이와 실질적으로 동일한 화소.</claim></claimInfo><claimInfo><claim>12. 제8 항에 있어서,기판을 더 포함하고,상기 표시 요소, 상기 저장 커패시터, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 상기 제3 트랜지스터는 상기 기판 상에 배치되고,상기 반도체층은 상기 제1 트랜지스터의 상기 소스 및 상기 드레인 중 하나로 기능하는 제1 도전 영역, 상기 제1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나로 기능하는 제2 도전 영역, 및 상기 제1 도전 영역과 상기 제2 도전 영역 사이의 반도체 영역을 포함하고,상기 제1 게이트 전극은 상기 반도체층 상에 배치되고 상기 반도체 영역과 적어도 일부 중첩하고,상기 제2 게이트 전극은 상기 제1 게이트 전극과 상기 반도체층 사이에 개재되고 상기 반도체 영역과 적어도 일부 중첩하는 화소.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 기판은 실리콘을 포함하는 화소.</claim></claimInfo><claimInfo><claim>14. 애노드 및 캐소드를 갖는 표시 요소, 제1 게이트 전극, 제1 전극, 상기 표시 요소의 상기 애노드에 연결되는 제2 전극, 및 상기 제1 게이트 전극과 상기 제1 및 제2 전극 사이의 제2 게이트 전극을 포함하는 제1 트랜지스터, 및 제3 게이트 전극, 제3 전극, 및 상기 표시 요소의 상기 애노드에 연결되는 제4 전극을 포함하는 제2 트랜지스터를 포함하는 화소의 에이징 방법에 있어서,상기 제1 트랜지스터의 상기 제1 게이트 전극에 제1 에이징 전압을 인가하는 단계;상기 제1 트랜지스터의 상기 제1 전극에 제1 구동 전압을 인가하는 단계;상기 표시 요소의 상기 캐소드에 제2 구동 전압을 인가하는 단계;상기 제2 트랜지스터의 상기 제3 게이트 전극에 턴 온 레벨의 전압을 인가하는 단계; 및상기 제2 트랜지스터의 상기 제3 전극에 제2 에이징 전압을 인가하는 단계를 포함하는 화소의 에이징 방법.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제2 게이트 전극은 플로팅 상태(floating state)인 화소의 에이징 방법.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 제1 구동 전압의 레벨은 상기 제2 구동 전압의 레벨보다 높고,상기 제2 에이징 전압의 레벨은 상기 제2 구동 전압의 레벨보다 낮은 화소의 에이징 방법.</claim></claimInfo><claimInfo><claim>17. 제14 항에 있어서,상기 화소는 제4 게이트 전극, 제5 전극, 및 상기 제1 트랜지스터의 상기 제1 게이트 전극에 연결되는 제6 전극을 포함하는 제3 트랜지스터를 더 포함하고,상기 제1 트랜지스터의 상기 제1 게이트 전극에 상기 제1 에이징 전압을 인가하는 단계는, 상기 제3 트랜지스터의 상기 제4 게이트 전극에 턴 온 레벨의 전압을 인가하는 단계; 및 상기 제3 트랜지스터의 상기 제5 전극에 상기 제1 에이징 전압을 인가하는 단계를 포함하는 화소의 에이징 방법.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 화소는 상기 제1 트랜지스터의 상기 제1 게이트 전극에 연결되는 제7 전극, 및 제8 전극을 포함하는 저장 커패시터를 더 포함하고,상기 방법은 상기 저장 커패시터의 상기 제8 전극에 제3 구동 전압을 인가하는 단계를 더 포함하는 화소의 에이징 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 제3 구동 전압의 레벨은 상기 제1 구동 전압의 레벨보다 낮은 화소의 에이징 방법.</claim></claimInfo><claimInfo><claim>20. 제14 항에 있어서,상기 화소는 상기 제1 트랜지스터의 상기 제1 게이트 전극에 연결되는 저장 커패시터를 더 포함하고,상기 제1 트랜지스터의 상기 제1 게이트 전극에 상기 제1 에이징 전압을 인가하는 단계는 상기 저장 커패시터에 상기 제1 에이징 전압을 인가하는 단계를 포함하는 화소의 에이징 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YOON, Ju Won</engName><name>윤주원</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>JIN, Guang Hai</engName><name>김광해</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>NOH, Jung Hun</engName><name>노정훈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.03.14</receiptDate><receiptNumber>1-1-2023-0291210-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230033476.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d35d6a3896cc23bcffd36eb648793792cbe24c613beaf81c8fdc9d2d25f6c056efd60b6a648516d0291923f094f16c85140850d1e74a4e87</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4fdeaa20d259f676e43469ef90058ed12d12a6a4ec60e87d700c6f1b38ae3e4fc1b034b196015dadebb7f36bf437958b003c4c4cf4db6788</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>