\chapter{Technologia CUDA}
\section{Współbieżna przyszłość}
Kiedy w roku 2005 Herb Sutter \cite{lunch} opublikował artykuł o intrygująco 
brzmiącej nazwie 'Koniec darmowego lanczu', w szeroko pojętym środowisku 
deweloperskim rozgorzała dyskusja. Autor stwierdził, że obserwujemy kres 
wykładniczego wzrostu wydajności mikroprocesorów, rozumianego przez wzrost 
częstotliwości taktowania ich zegarów w zależności od ilości użytych
tranzystorów. Z tym argumentem, nie można się nie zgodzić patrząc na
oferowane na rynku procesory firmy Intel przedstawione na rysunku \ref{proce}.

\begin{figure}[ht]
\centering
\includegraphics[scale=1.0]{images/CPU.png}
\caption{Charakterystyki procesorów firmy Intel na przestrzeni 40 lat. Źródło: http://www.gotw.ca/}
\label{proce}
\end{figure}

Ważniejszą jednak tezą postawioną przez Suttera było stwierdzenie, że
programiści nie będą mogli dłużej korzystać ze wzrostu mocy obliczeniowej
sprzętu. Taki wzrost wydajności często okazywał się dla twórców aplikacji
niezastąpiony. Napotykając problemy wydajnościowe w swoim oprogramowania
programiści mogli albo poświęcić się żmudnemu procesowi optymalizacji, albo
po prostu podnieść jej wymaganie sprzętowe. Często, głównie ze względów
ekonomicznych drugi wariant było wybierany, gdyż ograniczał się do tylko do
poczekania na nowe generacje sprzętu. To zjawisko, ciekawie scharakteryzował J.
Spolsky przytaczany w \cite{nolunch} ,,Jako programista masz wybór, albo
spędzisz pół roku na przedesignowaniu swojej aplikacji, wstawiając kod asemblera
w krytycznych sekcjach, albo na wakacjach, grając na perkusji w rockowej kapeli.
Niezależnie od alternatywy którą wybierzesz, twoja aplikacji będzie działała
szybciej,,.

Czy jednak założenie o niskim wzroście wydajności współczesnym mikroprocesorów
jest prawdziwe? Wprawdzie częstotliwość taktowania nie podlega już takim trendom
co wcześniej, jednak dzisiejsze architektury CPU oferują więcej niż jeden rdzeń
zdolny do wykonywania programu. Obecnie na rynku jest już oferowany procesor
Intel z serii i7, który może posiadać do 8 fizycznych rdzeni. Dodatkowo, nowe
technologie takie jak hyperthreading, pipelining czy zaawansowany branch
prediction pozwalają na możliwie szybkie, czy wręcz równoległe wykonywanie
fragmentów sekwencyjnego kodu.

Mimo nowoczesnej architektury CPU, sekwencyjnie programy i tak wykonywane są
tylko na pojedynczym rdzeniu\cite{massive}, który jak było to opisane wcześniej,
na przestrzeni ostatnich lat stał się znacząco szybszy. Nawet 
procesory posiadające instrukcje typu SIMD oraz heurystyki wykorzystywane w
nowoczesnych kompilatorach, takie jak np. 'Loop Vectorizer' wykorzystywany w
kompilatorach bazujących na LLVM \cite{llvm} czy 'Auto-Vectorization' w GCC
\cite{gcc} nie są w stanie zamienić sekwencyjnego kodu w wydajny kod
współbieżny.

Sutter stwierdza, że odpowiedzą na postawiony wyżej problem jest zmiana
paradygmatu z programowania sekwencyjnego na współbieżne. Tworzone wielowątkowe
aplikacje będą w stanie korzystać z wielordzeniowych architektur, co przyspieszy
ich wykonywanie a programistom pozwoli nadal oczekiwać na ,,darmowy lancz''.
Faktem potwierdzającym postawioną przez niego tezę jest rysunek \ref{gflops},
przedstawiający teoretyczną maksymalną wydajność wielo-rdzeniowych mikroprocesorów oraz układów
graficznych mierzoną w giga FLOPS-ach (operacji zmiennoprzecinkowych na
sekundę).

\begin{figure}[ht]
\centering
\includegraphics[scale=0.4]{images/floating-point-operations-per-second.png}
\caption{Teoretyczna wydajność mierzona w GFLOP/s w czasie. Źródło: CUDA C Programming Guide}
\label{gflops}
\end{figure}

Samo jednak przejście na model programowania równoległego nie będzie łatwe,
przyjemne, a przede wszystkim tanie. Wg
Suttera taka zmiana wiązać się będzie nie tylko ze zmianą architektury
aplikacjiczy konstrukcjami języków programowania. 

Zmiany w stronę wielowątkowości obserwowane są od jakiegoś czasu. Dla przykładu
w 
standardzie języka C++ 11, biblioteka obsługująca wątki będzie wchodzić w skład
biblioteki standardowej, Microsoft publikuje bibliotekę C++ AMP i wielowątkowe
wersje popularnych bibliotek dla Platformy .NET jak PLINQ, a NVIDIA biblioteki
algorytmiczne m.in. CUFFT wykonywane na GPU. Marsz w stronę wielowątkowości
obserwujemy cały czas, ale moim zdaniem nie będzie to jednak rewolucja
zapowiadana w \cite{rewolucja}, lecz bardziej ewolucja. Warto dodać, że dużo
pracy zostało już wykonane.  Serwery www oraz bazy danych są świetnym przykładem
dobrze skalowanych, wielowątkowych aplikacji.

Kolejną istotną kwestią w projektowaniu wielowątkowych aplikacji jest jej
skalowalność. Jeżeli dany problem programistyczny nie może być
dynamicznie dzielony na podproblemy, które będą mogły być rozwiązane
indywidualnie, korzyści związane z przyrostem ilości rdzeni w sprzęcie nie będą
zauważalne. Taki podział często okazuje się być nietrywialny, a czasem
wręcz niemożliwy. Nie można też oczekiwać wielkich wzrostów wydajności, ponieważ nie
cały kod aplikacji może być zrównoleglony. Dobrze opisuje to formuła stworzona w
1967 r. przez G. Amdahla:

\begin{equation}
W(N) = \frac{1}{(1-S) + \frac{S}{N}}
\end{equation}
,gdzie $N$ jest ilością jednostek wykonywania, a $S$ jest częścią kodu programu,
	który może być zrównoleglony. I tak dla 8 rdzeni i programu o współczynniku
	$S=60\%$, otrzymujemy wzrost wydajności tylko około 2.1 raza.

Współbieżność jest bez wątpienia problemem z którym każdemu programiście
przyjdzie się kiedyś zmierzyć. Możliwe, że do niektórych problemów wystarczą mu
gotowe rozwiązania z dostępnych bibliotek, jednak myślenie o problemie i
przedstawienie go w postaci dającej się zrównoleglić będzie rzeczą
najważniejszą. Środowiska naukowe pomagają w tym aspekcie bardzo istotnie.
Każdego roku publikowane są artykuły przedstawiające często nowatorskie
podejścia do standardowych problemów, wskazując możliwość ich współbieżnego rozwiązania.
Oczekuję, że w następnych latach trend z programowaniem równoległym będzie
przybierał na sile, czego owocem będą nowe, innowacyjne metody i technologie.

\section{Powstanie CUDA}

Technologia CUDA (Compute Unified Device Architecture) została po raz pierwszy
zaprezentowana przez NVIDIA w listopadzie 2006 r. Związana jest ona z nowym
modelem
programowania aplikacji w którym sekwencyjne fragmenty kodu są wykonywane na
CPU, natomiast te wymagające obliczeniowo, na procesorach graficznych (GPU).
Pierwsze karty graficzne z serii GeForce 8800, implementujące technologię CUDA,
		 pojawiły się w roku 2006 r. Programiści od tego czasu mogą korzystać ze
		 specjalnie zaprojektowanych w tym celów interfejsów programistycznych
		 bibliotek CUDA.

Sama koncepcja programowania procesorów graficznych jest znana od dawna.
Programiści używając interfejsów do programowania shaderów, dostępnych chociażby
w OpenGL 1.4 (2002) czy Direct3D 8.0 (2001), mogli dokonywać 
obliczeń na kartach graficznych. Wymagało to jednak często wielu trików, takich
jak przekazywanie danych poprzez tekstury czy odczytywania danych wyjściowych z
wygenerowanej ramki obrazu. NVIDIA wyszła naprzeciw tym problemom, tworząc
dedykowane do tego interfejsy programistyczne w języku C.

Na sukces technologi CUDA złożyło się wg \cite{massive} parę czynników.
Pierwszym jest fakt, że programiści aplikacji równoległych otrzymali środowisko
w którym ich kod, wg zapewnień NVIDIA, będzie wykonywany poprawnie, niezależnie
od używanego sprzętu. Ma to szczególnie ważne znaczenie, biorąc pod uwagę fakt,
   że projektanci kart graficznych nie zakładali początkowo ich użycia do
   obliczeń inżynierskich. I tak np. kalkulacje na liczbach zmiennoprzecinkowych
   na różnych kartach graficznych NVIDIA do 2006 r. mogły skutkować nieznacznie innymi
   wynikami. Dopiero specyfikacja technologii CUDA wymusiła na projektantach
   sprzętu zgodność ze standardami publikowanymi przez IEEE.

Kolejnym czynnikiem, który zdecydował o sukcesie technologii CUDA jest
dostępność medium, na którym wielowątkowe, zrównoleglone aplikacje mogą być
wykonywane. W chwili obecnej na rynku znajdują się setki milionów kart
graficznych wyprodukowanych przez NVIDIA zdolnych do wykonania kodu napisanego w
CUDA. Ma to bardzo istotny wymiar ekonomiczny, ponieważ wiele specjalistycznych
(np. w medycynie) aplikacji nie musi być dostarczana wraz z drogim,
	dedykowanym dla tego celu sprzętem. Spowodowało to zatem wzrost rynku dla
	tego typu rozwiązań i stworzyło ekonomiczne uzasadnienie do dalszej pracy
	nad współbieżnie wykonywanymi aplikacjami.

Ostatnim, najbardziej oczywistym czynnikiem, jest wzrost wydajności. Procesory
graficzne składające się z multiprocesorów strumieniowych są przystosowane do
przetwarzania dużej ilości danych jednocześnie. Dodatkowo narzut związany z
kreacją i zarządzaniem pojedynczego wątku na GPU jest znacząco mniejszy niż w
analogiczna operacja wykonana na CPU.  W nowych architekturach takich jak
GeForce z serii 680 posiadającą aż 1536 rdzeni zdolnych do równoległego
wykonywania kodu.  Efektem tego może być wzrost wydajności aplikacji w
niektórych zastosowaniach nawet do 150 razy \cite{prez}.

\section{Interfejs programisty}

\subsection{Kompilacja}

Zaproponowany we frameworku CUDA model programowania zakłada możliwość
skompilowania i wykonywania kodu programu w dwóch różnych kontekstach -
gospodarza (CPU) oraz GPU (procesora graficznego)\cite{Nvi11b}. Jako kontekst rozumiany jest
specyficzny dla danej architektury zestaw instrukcji dla procesora. Fragmenty
programu, których zrównoleglenie jest niemożliwe są tworzone w kontekście
gospodarza,
	natomiast te wymagające intensywnych, wielowątkowych obliczeń w kontekście
	GPU.  Współistnienie dwóch kontekstów w jednym programie wykonywalnym
	możliwe jest dzięki zestawie bibliotek i narzędzi dostarczanych wraz z
	pakietem CUDA.

Biblioteki dostarczane wraz z pakietem CUDA umożliwiają pisanie kodu CUDA w różnych
językach programowania. Najczęściej stosowanych jest język C, istnieją jednak biblioteki
dla języków C++, Java, Python, C czy Fortran. Dodatkowo kod CUDA może być też pisany w specjalnie stworzonym do tego celu
niskopoziomowym języku PTX (Pararell Thread Execution), przypominającym asembler.
Cechą wyróżniającą kod PTX od skompilowanego kodu binarnego, jest możliwość jego
kompilacji w locie z użyciem tzw. kompilatora JIT (ptxas) dostarczanego przez
NVIDIĘ wraz ze sterownikami do karty graficznej. Pozwala to na uruchamianie kodu
CUDA nie tylko na różnych wersjach sterowników karty graficznej, lecz również na
innych procesorach graficznych firmy NVIDIA bez potrzeby rekompilacji.

\begin{figure}[ht]
\centering
\input{images/cuda}
\caption{Stos CUDA. Źródło: Opracowanie własne.}
\label{cuda-model}
\end{figure}

CUDA to w rzeczywistości cały stos bibliotek, sterowników i narzędzi. Jest on
ogólnie 
przedstawiony na rysunku \ref{cuda-model}. Najważniejszymi elementami w całym
stosie jest sterownik dostarczany przez producenta karty graficznej
oraz biblioteka CUDA Runtime (cudart). Zadaniem sterownika, uruchomionego
jako moduł jądra systemu operacyjnego, jest dostęp do urządzenia oraz wykonanie
na nim kodu dedykowanego dla jego architektury i wersji. Sterownik odpowiada za
komunikację z urządzeniem a biblioteka CUDA Runtime nadbudowuje nad nim wyżej
poziomowe funkcje takie jak inicjalizacja, wywołanie kontekstu GPU czy
kopiowanie danych między kartą a pamięcią RAM komputera.

Niezależnie od wybranego języka programowania czy użytych bibliotek, ostatecznie kod programu CUDA musi
zostać skompilowany do postaci binarnej i uruchomiony w kontekście gospodarza. W
czasie działania programu wykonywanego sekwencyjnie na CPU, następuje zmiana
kontekstów i uruchomienie skompilowanych fragmentów kodu na procesorze graficznym.
Przełączanie kontekstów jest transparentne dla programisty,
ponieważ ogranicza się tylko do wywołania odpowiednich funkcji z bibliotek
dostarczanych wraz z pakietem CUDA.

CUDA to nie tylko zestaw bibliotek, lecz również zestaw rozszerzeń do języka
programowania C. Implementacja rozszerzeń podytkowana była potrzebą
jednoznacznego rozróżnienia fragmentów programu każdego z kontekstów w kodzie
źródłowym. W rezultacie dzięki narzędziom można pisać kod CUDA używając ANSI C
oraz specjalnych rozszerzeń przypominających atrybuty kompilatora. W ten sposób
NVIDIA zaoszczędziła programistom CUDA potrzeby nauki nowego języka
programowania, czy pisania kodu w niskopoziomowym języku PTX. Użycie
specjalistycznych atrybutów kompilacji dla języka C, możliwe jest tylko dzięki
wykorzystaniu dostarczanego wraz z frameworkiem CUDA kompilatora 'nvcc'.

NVIDIA Cuda Compiler (nvcc) nie jest kompilatorem w tradycyjnym tego słowa
znaczeniu, a bardziej zestawem narzędzi służących do kompilacji. W przypadku gdy
kod źródłowy będzie kompilowany tylko w kontekście gospodarza, właściwą kompilacją
zajmują się kompilatory dedykowane dla danego systemu operacyjnego. I tak dla
Windows, nvcc wykorzystuje kompilator Visual Studio, natomiast dla systemu Linux
użyty jest m.in. GCC. Zadaniem NVCC jest ukrycie przed programistą etapów kompilacji
specyficznego kodu CUDA dla konkretnej implementacji, którą jest procesor
graficzny. Schemat kompilacji wraz z poszczególnymi etapami przedstawia rysunek
\ref{compilation}.

\begin{figure}[H]
\centering
\includegraphics[scale=0.8]{images/nvcc-options-for-separate-compilation.png}
\caption{Schemat rozłącznej kompilacji przy użyciu NVCC. Źródło: CUDA Compiler Driver NVCC}
\label{compilation}
\end{figure}

Pliki źródłowe programu napisanego w języku C zawierające rozszerzenia CUDA, przyjęło się zwyczajowo
oznaczać przyrostkiem ".cu", aby odróżnić je od konwencjonalnych programów C
oznaczanych przyrostkiem ".c". Oba rodzaje rozszerzeń są akceptowane przez NVCC, co
pozwala na wykorzystanie do kompilacji projektów CUDA tylko jednego kompilatora.
W celu ułatwienia procesu budowania NVCC wspiera większość tradycyjnych
parametrów kompilatora znanych z GCC czy Visual Studio Compiler. 

NVCC używane jest zazwyczaj do kompilacji kodu źródłowego do postaci binarnej.
Możliwe jest także użycie kompilatora do kompilacji kodu napisanego w C do
postaci pośrednich takich jak PTX, fatbin czy cubin. Fatbin jest plikiem
zawierającym kod PTX w wersjach dla różnych architektur kart graficznych.  W
momencie kompilacji w locie (JIT) sterownik karty graficznej potrafi z pliku
fatbin wybrać ten kod PTX, który najlepiej odpowiada jego wersji i modelowi
karty graficznej. Skutkuje to wyborem zoptymalizowanego dla danej architektury
kodu oraz skróceniem czasem ładowania aplikacji. Natomiast Cubin jest to plik
binarny przeznaczony dla konkretnego procesora graficznego, który nie jest
kompatybilny z innymi architekturami procesorów graficznych.

\subsection{Kernele}
Z punktu widzenia programisty wykonanie fragmentu kodu w kontekście GPU'a
ogranicza się do wywołania specyficznego rodzaju funkcji, nazywanego w nomenklaturze CUDA kernelami.
Kernele we języku C oznaczone są specjalnym atrybutem kompilatora
\texttt{\_\_global\_\_} oraz mają
specyficzną konwencję wywołania przedstawioną na listingu \ref{kernel}.

Funkcja kernela wykonywana jest na procesorze graficznym jednocześnie przez $M$
różnych wątków. W celu określenia dokładnej ilości wątków dla których ma się ona
wykonać oraz sposobu ich indeksowania, dwa dodatkowe parametry
są przekazane do funkcji kernela między znacznikami $<<<$ oraz $>>>$. Pierwszy parametr
oznacza ilość tzw. bloków, czyli 1, 2 lub 3 - wymiarowych grup ograniczających
wątki. Drugi parametr to wymiar pojedynczego bloku, określany jako pojedyncza liczba
całkowita lub specjalnym typ $dim3$, służący do określenia rozmiarów 2 lub
3-wymiarowego bloku. Po zdefiniowaniu ilości i wielkości bloków indeksy wątków dostępne
są w ciele funkcji dzięki predefiniowanej zmiennej $threadIdx$.

\begin{lstlisting}[caption=Dodawanie macierzy, label=kernel]
// Definicja funkcji kernela
__global__ void MatAdd(float A[N][N], float B[N][N],
		float C[N][N])
{
	int i = blockIdx.x * blockDim.x + threadIdx.x;
	int j = blockIdx.y * blockDim.y + threadIdx.y;
	if (i < N && j < N)
		C[i][j] = A[i][j] + B[i][j];
}

int main()
{
	...
	// Wywolanie kernela CUDA na bloku o wymiarach 16x16
	dim3 threadsPerBlock(16, 16);
	dim3 numBlocks(N / threadsPerBlock.x, N / threadsPerBlock.y);
	MatAdd<<<numBlocks, threadsPerBlock>>>(A, B, C);
	...
}
\end{lstlisting}

Grupę bloków zleconą do wykonania dla CUDA nazywa się siatką
(grid). Ogólny schemat siatki przedstawia rysunek \ref{grid}. Podobnie jak
wątki, bloki mogą być indeksowane jedno lub dwuwymiarowo. Ich indeksy są dostępne
w funkcji kernela pod specjalną zmienną $blockIdx$, natomiast rozmiar samego
bloku możliwy jest do pobrania poprzez zmienną $blockDim$.

\begin{figure}[H]
\centering
\includegraphics[scale=0.8]{images/grid-of-thread-blocks.png}
\caption{Źródło: CUDA Programming Guide}
\label{grid}
\end{figure}

Specyfikacja CUDA gwarantuje, że pojedynczy blok wykonywany jest na
dokładnie jednym procesorze graficznym. W efekcie, wątki wchodzące w
skład danego bloku wykonywane są sprzętowo współbieżnie. Same bloki zaś w zależności od
możliwości obliczeniowych urządzenia wykonywane są również
współbieżnie na procesorze graficznym lub w przypadku braku zasobów -
sekwencyjnie, czyli dopiero po
zakończeniu wykonywania poprzedzającego bloku. Taki model programowania zapewnia
skalowalność rozwiązania w przypadku posiadania przez urządzenie więcej niż
jednego procesora graficznego oraz pozwala programiście skupić się na
optymalizacji wykonania programu w ramach pojedynczego bloku, zostawiając frameworkowi CUDA.
zadanie optymalnej alokacji bloków między dostępne procesory 
 Programy pisane w CUDA muszą więc uwzględniać fakt,
że bloki mogę być wykonywane w dowolnej kolejności. 


\begin{lstlisting}[caption=Funkcje CUDA, label=cudafunc]
// Definicja funkcji
__device__ float square(float a)
{
	return a * a;
}
\end{lstlisting}

Definicja kernela nie jest jedynym rozszerzeniem do języka C dostępnym w
kompilatorze NVCC. Możliwa jest również definicja funkcji wykonywanej w
kontekście GPU poprzez oznaczenie jej atrybutem \texttt{\_\_device\_\_} (listing
		\ref{cudafunc}). Tak zdefiniowana funkcja może być użyta w funkcji
kernela, pozwalając na enkapsulację często powtarzanych fragmentów kodu. Należy
jednak pamiętać, że kontekst gospodarza i GPU znacząco się od siebie różnią i w
przypadku tego drugiego wywołania funkcji z reguły trwają dużo
dłużej\cite{Nvi11b} Kompilator NVCC na ogół stara się więc inlinować wszystkie
funkcje oznaczone atrybutem \texttt{\_\_device\_\_}, czyli umieszcza ich kod
bezpośrednio w miejscu wywołania. Wydłuża to docelowy kod kernela , jednak
znacząco przyspiesza jego wykonywanie. W celu wymuszenia na kompilatorze braku
inlinowania trzeba poprzedzić atrybut \texttt{\_\_device\_\_} atrybutem
\texttt{\_\_noinline\_\_}, natomiast w celu zagwarantowania inlinowania funkcji
atrybutem \texttt{\_\_forceinline\_\_}.

\subsection{Hierarchia pamięci}
\label{ssec:mem}

W modelu CUDA wyróżnia się 4 podstawowe typy pamięci:
\begin{itemize}
\item Rejestry
\item Pamięć Dzielona (Shared Memory)
\item Pamięć Stała (Const Memory)
\item Pamięć Globalna
\end{itemize}

Rejestry ogólnego przeznaczenia procesora graficznego są najszybszym rodzajem
pamięci dostępnej na GPU.  Ich ilość jest jednak mocno ograniczona, dlatego
programista CUDA musi poświęcić szczególną uwagę aby zapewnić możliwe dobre ich
wykorzystanie. Rejestry są najczęściej alokowane w przypadku tworzenia i
używania zmiennych tymczasowych. Dostęp do zmiennych lokalnie zdefiniowanych
możliwy jest tylko z jednego wątku, dlatego w celu wymiany informacji pomiędzy
wątkami zachodzi potrzeba użycia innego rodzaju pamięci.

Pamięć dzielona to szybka pamięć L1 służąca do wymiany danych między wątkami.
Z uwagi że cache L1 jest określony tylko dla danego procesora graficznego,
  pamięć ta może być współużytkowana tylko w ramach pojedynczego bloku. W celu
  deklaracji pamięci dzielonej NVCC wprowadza nowy atrybut o nazwie
  \texttt{\_\_shared\_\_}. Odwołania do pamięci dzielonej zajmuje parę razy
  więcej cykli zegara niż odwołanie do rejestru, jednak i tak liczba ta jest
  znacząco mniejsza od cykli potrzebnych do pobrania danych z pamięci globalnej.
  Wielkość pamięci dzielonej dostępnej na procesorze jest niewielka i dla
  architektury Kepler wynosi 48 KB.

Pamięć stała jest to w istocie pamięć L1 stworzona i używana do renderowania tekstur 
w grafice komputerowej. Ideą zastosowania tej pamięci jest zmniejszenie czasu
dostępu do danych mieszczących się z pamięci globalnej, których nie modyfikuje się w trakcie działania programu.
W tym celu użyty jest dodatkowy cache L1, który przechowuje kopię danych 
z pamięci globalnej i dostępny jest tylko w trybie do odczytu.
Aby zadeklarować zmienne tego typu, która może zostać odczytana z dowolnego
wątku, czy też bloku używa się atrybutu \texttt{\_\_constant\_\_}.

Ostatnim rodzajem pamięci wykorzystywanej w modelu CUDA jest pamięć globalna.
Jest to pamięć typu DRAM o znacznej pojemności, wynoszącej na chwilę pisania tej
pracy, nawet do 4 GB w najbardziej zaawansowanych kartach dostępnych na rynku. 
Wadą jej jest natomiast bardzo długi czas dostępu.

Schemat wątków i bloków z przypisaniem poszczególnych rodzajów pamięci do których
mają dostęp podsumowuje rysunek \ref{hier}.

\begin{figure}[H]
\centering
\includegraphics[scale=0.8]{images/memory-hierarchy.png}
\caption{Hierarchia pamięci w modelu CUDA. Źródło: \ref{Nvi11b}}
\label{hier}
\end{figure}

\begin{figure}[H]
\centering
\includegraphics[scale=0.8]{images/gpu.png}
\caption{Źródło: CUDA Manual}
\end{figure}

\section{GPU}
\subsection{Procesor graficzny}

W rozdziałem tym przedstawiona zostanie architektura procesora graficznego na
przykładzie Geforce GTX 680, wykonanym w architekturze Kepler. Nie jest to model
wykonany w najnowszej architekturze stworzonej dotąd przez NVidę, jednak wybór
ten jest podyktowany dwoma względami. Pierwszą prozaiczną przyczyną jest fakt,
	że autor tej pracy posiada do dyspozycji model wykonany w tej samej
	architekturze, a drugim że dostępne są materiały, opublikowane przez NVidię,
	omawiające architekturę Kepler na przykładzie Geforce GTX 680.

Rozdział ten nie ma na celu wyczerpującego opisania konstrukcji współczesnych
procesorów graficznych, gdyż jest to temat zbyt obszerny. Ma za to na celu
pokazać programistom wykorzystującym CUDA w jaki sposób wykonywane są stworzone
przez nich programy czy analogie pomiędzy pojęciami używanymi w CUDA a ich
implementacją w sprzęcie. Przyczyni się to z pewnością do lepszego zrozumienia tematu
programowania procesorów graficznych NVidia.

Procesory graficzne budowane w architekturze Kepler występują w różnych
konfiguracjach następujących elementów \cite{gf680}:
\begin{itemize}
\item Klastrów Graficznych (Graphics Processing Cluster - GPC)
\item Procesorów Strumieniowych (Streaming Multiprocessor - SMX)
\item Kontrolerów Pamięci (Memory Controllers)
\end{itemize}

Klastry graficzne służą do grupowania procesorów strumieniowych oraz pozwalają
poprzez ich dodawanie i usuwania na budowanie odmiennych konfiguracji
procesorów graficznych\cite{gf680}. Procesory z większą ich liczbą, a zatem większą liczbą
procesorów strumieniowych, cechować się będą lepszą wydajnością. Występujące w
ofercie NVidia procesory są oznaczone zawsze trzycyfrową liczbą, gdzie pierwsza cyfra
oznacza serię - co najczęściej oznacza też, że wykonane są w tej samej
technologii (np. seria 6XX wykonana jest w architekturze Kepler), natomiast dwie
ostatnie oznaczają wydajność procesora graficznego. I tak należy zakładać, że
procesory o o tej samej pierwszej cyfrze i wyższej 2-giej cyfrze będą posiadać więcej procesorów
strumieniowych i najprawdopodobniej też większą ilość klastrów.

Przykładowa konfiguracja klastrów, procesorów strumieniowych i kontrolerów
pamięci dla omawianego w tym rodziale Geforce'a GTX 680 zaprezentowana jest na
rysunku poniżej:

\begin{figure}[H]
\centering
\includegraphics[scale=0.4]{images/kepler-overview.png}
\caption{Architektura Kepler na przykładzie Geforce GTX 680. Źródło: \ref{gf680}}
\label{hier}
\end{figure}

Warto w tym miejscu nawiązać do rodzajów pamięci występujących w CUDA i opisanych w \ref{ssec:mem}. 
Ze schematu \ref{hier} wynika, że pamięć globalna nie jest częścią procesora
graficznego, a do komunikacji z nią służą kontrolery pamięci. Oznacza to, że
pamięć globalna musi być dostarczana przez producenta karty graficznej,
	który musi ją zintegrować z procesorem graficznym NVidia. Jest to z
	pewnością elastyczne rozwiązanie, gdyż pozwala produkować sprzęt o różnych
	parametrach, zróżnicowany cenowo. Jednak dla programisty CUDA oznacza to, że
	dostępy do pamięci globalnej są bardzo wolne i
	zawsze powinien on minimalizować serię zapisów i odczytów do pamięci
	globalnej.

Aby przyspieszyć zapis i odczyt z pamięci globalnej współczesne procesory
graficzne implementują tzw. cache L2. W Geforce GTX 680 dostępnych jest jej 512KB
, warto jednak zaznaczyć że pamięć ta jest dzielona pomiędzy 4
kontrolery, z czego wynika, że każdy kontroler ma do dyspozycji średnio
128KB tej pamięci. Cache L2 jest transparentny dla programistów CUDA i używany
jest tylko przez sprzęt w czasie odczytów/zapisu z pamięci globalnej.

\begin{figure}[H]
\centering
\includegraphics[scale=0.3]{images/kepler-SMX-overview.png}
\caption{Schemat procesora strumieniowego w architektura Kepler. Źródło: \ref{gf680}}
\label{hier2}
\end{figure}

Najważniejszym elementem procesora graficznego jest procesor strumieniowy.
Jego schemat przedstawiony jest na rysunku \ref{hier2}. Elementem szczególnego 
zainteresowania na poniższym schemacie są rdzenie CUDA (CUDA cores) oznaczone
kolorem zielonym. To one wg Nvidiii głównie decydują o wydajności danego
procesora graficznego. NVidia nie podaje ścisłej definicji czym jest rdzeń CUDA,
		  jednak mogą one być postrzegane jako procesory będące w stanie wykonać
		  instrukcje programu CUDA na dedykowanych dla siebie danych. 

Kolejnymi komponentami oprócz rdzeni CUDA są:
\begin{itemize}
\item CUDA Core
\item Loading/Storage Unit (LD/ST)
\item Special Function Unit (SFU)
\end{itemize}

Procesor graficzny, zwany też multiprocesorem może być logicznie
podzielony na następujące elementy:
\begin{itemize}
\item rdzenie CUDA
\item 
\end{itemize}

Najistotniejszym zagadnieniem przy omawianiu implementacji technologii CUDA jest
zrozumienie fundamentalnej różnicy w budowie pomiędzy procesora strumieniowego a CPU.
Przedstawia to rysunek \ref{cpugpu}, na którym pokazany jest podział użytych
tranzystorów pomiędzy logiczne moduły procesora CPU oraz GPU.  Wynika z
niego, że procesory strumieniowe posiadają mniejszą ilość pamięci cache oraz mniej
skomplikowane sterowanie wykonywaniem instrukcji niż procesory firmy Intel czy
AMD. Wyróżniają się natomiast większą ilością jednostek arytmetyczno-logicznych
(ALU) dostępnych na układzie scalonym. Sprawia to, że procesory te są
wyspecjalizowane w rozwiązywaniu problemów wymagających dużej intensywności
obliczeniowej mierzonej jako stosunek operacji arytmetycznych do operacji na
pamięci.

\begin{figure}[H]
\centering
\includegraphics{images/gpu-devotes-more-transistors-to-data-processing.png}
\caption{Podział tranzystorów w architekturze CPU i GPU. Źródło: CUDA C Programming Guide}
\label{cpugpu}
\end{figure}

\subsection{Warp}

Współbieżne wykonywanie dużej ilości zadań możliwe jest dzięki implementacji
w procesorach graficznych architektury SIMT (Single Intruction Multiple Thread), która
przypomina architekturę SIMD używaną w współczesnych procesorach. W
odróżnieniu od SIMD, który udostępnia tylko możliwość równoległego wykonania danej
operacji na wektorze danych, SIMT umożliwia równoległe wykonywanie wielu
niezależnych wątków. Zaletą wykonywania wątków, zamiast elementarnych operacji jest większa
elastyczność w sterowaniu przepływem programu.

W modelu CUDA zakłada się, że wszystkie wątki w ramach jednego bloku wykonywane
są równolegle. W rzeczywistości jednak procesor graficzny potrafi współbieżnie
wykonywać instrukcje jedynie dla grup wątków zwanych w nomenklaturze CUDA -
warpem.  Liczba wątków wchodzących w skład jednego warpa, dla wszystkich
stworzonych do dziś architektur procesorów graficznych NVIDIA, jest stała i
wynosi 32. Z punktu widzenia programisty fakt wykonywania tylko części wątków na
raz może być całkowicie zignorowany, jednak jest istotny do lepszego zrozumienia
działania technologii CUDA i dokonywania zaawansowanych optymalizacji na stworzonym
kodzie \cite{kepler}.

W czasie wykonywania kernela CUDA, każdy blok zostaje wpierw podzielony na
odpowiednią liczbę warpów, a następnie zlecony do wykonania przez jednostkę
procesora strumieniowego zwaną warp schedulerem. To warp scheduler decyduje, który warp jest 
jest w stanie wykonać instrukcję w następnym cyklu zegara. W architekturze
Kepler wszystkie warpy, przydzielone do danego procesora strumieniowego,
zostają rozdystrybuowane pomiędzy 4 dostępne warp schedulery. Te następnie w
każdym cyklu emisji instrukcji są w stanie wykonać po jednej instrukcji na
dwóch zarządzanych przez nie warpach. Oznacza to ostatecznie, że Geforce GTX 680
jest w stanie na każdym procesorze strumieniowym sprzętowo wykonywać maksymalnie 8 * 32 =
256 wątków, co ostatecznie daje krańcową liczbę 2048 wątków dla całego procesora
graficznego.

Możliwość wykonania tylko jednej instrukcji dla danego warpu ma istotnie
konsekwencje. Aby wykonać program, którego następna instrukcja
zależy od danych, NVidia wprowadziła możliwość nadawania wątkom jednego z dwóch stanów -
aktywnego oraz pasywnego. Stan aktywny oznacza, że następna instrukcja wątku
zostanie wykonana w następnym cyklu zegara, a pasywny - że egzekucja instrukcji
zostaje w następnym cyklu zawieszona.

W przypadku gdy kod programu danego warpu zawiera tzw. conditional branching,
  czyli zawiera wyrażenie postaci \texttt{if X {...} else {...}}, to najpierw
  zastaną wykonane na 32 wątkach instrukcje programu pierwszej części wyrażenia,
  z oznaczeniem jako pasywnych tych wątków dla których wartość \texttt{X} jest
  nieprawdziwa. Następnie druga strona wyrażenia zostanie wykonana na 32 wątkach
  w analogiczny sposób. Implikacją działania warp schedulera jest fakt, że
  dopiero po wykonaniu obu stron rozgałęzienia programu następne instrukcje mogą
  być wykonane. 
  
Ważne jest zatem aby unikać branchingu w kodzie kerneli CUDA, a
najbardziej sytuacji w których jeden wątek wykonywać będzie długą pętlę, przez
co spowoduje zawieszenie reszty wątków w danym warpie.

\subsection{Dostęp do pamięci}

\begin{figure}[ht]
\centering
\includegraphics[scale=0.4]{images/memory-hierarchy2.png}
\caption{Hierarchia pamięci w architekturze Kepler: \cite{kepler}}
\label{hierarchiaKepler}
\end{figure}

Wymieniony wcześniej Loading/Storage Unit jest komponentem służącym do odczytów
i zapisów do pamięci globalnej. Każdy dostęp do pamięci globalnej wykonany przez
procesor strumieniowy odbywa się za jego pośrednictwem. Istotną kwestią związaną
z działaniem jednostek LD/ST jest fakt, że dokonują one wczytywania pamięci w
blokach, nazywanych transakcjami. Ilość bajtów wczytanych w jednej transakcji
zależy od architektury urządzenia i dla architektury Kepler wynosi 32, 64 lub
128 bajtów \cite{Nvi11b}. Transakcje dodatkowo muszę być też "wyrównane" (memory
		aligned) tzn. adres początkowy bloku transakcji musi być wielokrotnością
128 bajtów \cite{Nvi11b}.

Wczytanie z pamięci danych, które nie są są "wyrównane", ma negatywny wpływ na
wydajność programu CUDA.  Powyższe założenia dobrze zobrazować przykładem.
Załóżmy, że mamy grupę 32 wątków tworzących warp, które odwołują się do pamięci
globalnej. Jeżeli każdy z nich wczytuje 4 bajtów to zakładając, że dane
zaczynają się w pamięci adresem będącym wielokrotnością 128 bajtów, wczytanie
danych odbywa się dokładnie w jednej transakcji o wielkości 128 bajtów. Jest to
optymalna sytuacja minimalizująca użycie jednostek LD/ST procesora graficznego.

Przyjmijmy oznaczenia wywodzące się ze składni języka C, że dane globalne mieszczą się w
tablicy $A[N]$, która jest "wyrównana" do 128 bajtów, a odwołanie do
pamięci i-tego wątku zapiszmy jako $A[i]$. W przypadku, gdy odwołanie następuje
z pewnym przesunięciem $t = 1$, które zapiszemy jako $A[i + 1]$, wczytanie danych
nie może już zostać zrealizowane w jednej transakcji. Dzieje się tak dlatego, że
pierwsza transakcja zostanie i tak zrealizowana od adresu $A[0]$, jednak element
$A[32]$ nie będzie się już w niej zawierał. Dlatego będzie niezbędna będzie
dodatkowa transakcja tylko po to aby wczytać element $A[32]$. Ma to wpływ na
wydajność całego programu CUDA, ponieważ zamiast jednej jednostki LD/ST używane
są dwie dla tej samej grupy wątków. 

Dowodem tego jest wykres \ref{hier2}, na którym pokazano
zależność między wartością przesunięcia a przepustowością obliczoną jako czas
wywołania kernela CUDA dla 4MB danych. Implementacja kernala zawierała tylko
wczytanie wartości z pamięci globalnej, jej inkrementację oraz zapis.
Dane empiryczne potwierdzają tezę, że minimalizacja użytych transakcji ma
pozytywny wpływ na wydajność programu CUDA. I tak najlepsze rezultaty
otrzymujemy dla $t = 0$ oraz $t = 32$, gdzie $A[32]$ wskazuje na początek 
następnego "wyrównanego" bloku pamięci.

\begin{figure}[H]
\centering
\includegraphics[scale=0.4]{images/gf660_offset.png}
\caption{Teoretyczna przepustowość Geforce 660M. Źródło: opracowanie własne na
	podstawie \cite{memperf}}
\label{hier2}
\end{figure}

Warto dodać, że teoretyczny spadek wydajności jest realtywnie
mały - z 36 GB/s do 32 GB/s dla Geforca 660M. Ciekawa jest również obserwacja
teoretycznej przepustowości dla innych wartości przesunięcia $t$. Okazuje się,
			 że nie jest ona stała co sugerowałoby założenie o dwóch dokonywanych
			 transakcjach dla każdej grupy wątków. W rzeczywistości
			 kompilator/sterownik dokonuje dodatkowych optymalizacji w
			 zależności do którego niewyrównanego elementu w pamięci staramy się
			 odwołać. Niezależnie jednak od użytych optymalizacji, developer aplikacji CUDA
			 powinien pamiętać, żeby należy wczytywać dane z "wyrównanych"
			 fragmentów pamięci.

Dużo większy wpływ na spadek wydajności ma wczytywanie danych nie ułożonych gęsto w
pamięci, a rozdzielonych stałymi odstępami liczonymi w bajtach. Ma to np. miejsce w przypadku gdy
dane aplikacji CUDA reprezentowane są jako tablica structur (Array of Struct AOS), a deweloper
odwołuje w kernelu tylko do jednego pola tej struktury. Efekt zwiększania odstępów
między kolejnymi polami struktur przedstawia wykres \ref{hier}. Rozwiązaniem tego
problemu może być reprezentacja danych jako struktury tablic (Struct of Array
		SOA).

\begin{figure}[H]
\centering
\includegraphics[scale=0.4]{images/gf660_stride.png}
\caption{Teoretyczna przepustowość Geforce 660M. Źródło: opracowanie własne na
	podstawie \cite{memperf}}
\label{hier}
\end{figure}
