첫 주차에 2주치 실습을 진행하면서 혼란이 생겨 3주차 예비보고서 제출란을 열어 놓았다고 착각하였습니다.

혼란을 드려 죄송합니다. 또한, 이로 인해 3주차 예비보고서까지 제출 기한을 연장하니 착오 없으시길 바랍니다.

 

 

1. 논리게이트 AND/OR/NOT의 구조를 Transistor-Level로 그리시오.

2. AND/OR/NOT Logic의 특성을 조사하시오.

3. Fan-out에 대하여 조사하시오.

4. 전파지연에 대하여 조사하시오.

5. Verilog 의 task 및 function 에 대해 조사하시오.