标题title
大尺寸芯片适配小尺寸封装体的封装结构
摘要abst
本申请公开了一种大尺寸芯片适配小尺寸封装体的封装结构，包括框架、设于所述框架内的第一焊盘容腔和第二焊盘容腔以及设于所述第一焊盘容腔上方的芯片容腔、开设于所述框架近侧方的通道，所述第一焊盘容腔和所述第二焊盘容腔交叉错位，所述通道位于两焊盘容腔的一侧，通道内壁面为金属化孔壁；其中，所述第一焊盘容腔、所述第二焊盘容腔和所述芯片容腔内分别用于容置第一焊盘、第二焊盘和芯片。本申请提供的大尺寸芯片适配小尺寸封装体的封装结构，通过在封装结构的近侧方设置具有金属化孔壁的通道，为芯片提供更多的容置空间，有效提升封装结构内的芯片占比至60%‑70%，实现了大尺寸芯片适配小尺寸封装体的加工需要。
权利要求书clms
1.一种大尺寸芯片适配小尺寸封装体的封装结构，其特征在于，包括：框架、设于所述框架内的第一焊盘容腔和第二焊盘容腔以及设于所述第一焊盘容腔上方的芯片容腔、开设于所述框架近侧方的通道，所述第一焊盘容腔和所述第二焊盘容腔交叉错位，所述通道位于两焊盘容腔的一侧，通道内壁面为金属化孔壁；其中，所述第一焊盘容腔、所述第二焊盘容腔和所述芯片容腔内分别用于容置第一焊盘、第二焊盘和芯片。2.如权利要求1所述的大尺寸芯片适配小尺寸封装体的封装结构，其特征在于，所述第一焊盘容腔包括第一盘底容腔和设于所述第一盘底容腔上方的第一盘体容腔，所述第一盘体容腔部分延伸至所述第二焊盘容腔的上方。3.如权利要求2所述的大尺寸芯片适配小尺寸封装体的封装结构，其特征在于，所述第一盘体容腔的横截面积大于所述第一盘底容腔的横截面积。4.如权利要求2所述的大尺寸芯片适配小尺寸封装体的封装结构，其特征在于，所述第二焊盘容腔包括第二盘底容腔和设于所述第二盘底容腔上方的第二盘体容腔，所述第二盘体容腔与所述通道连通，所述第一盘体容腔部分延伸至所述盘底容腔的上方。5.如权利要求4所述的大尺寸芯片适配小尺寸封装体的封装结构，其特征在于，所述第一盘体容腔与所述第二盘体容腔之间横向间隔，所述第一盘体容腔和所述第二盘底容腔之间纵向间隔。6.如权利要求1所述的大尺寸芯片适配小尺寸封装体的封装结构，其特征在于，所述芯片容腔与所述通道之间设有电连接线。7.一种应用如权利要求1-6任一项所述的大尺寸芯片适配小尺寸封装体的封装结构中的加工方法，其特征在于，包括如下步骤：初次注塑常规框架至注塑料填平原始塑封腔；电镀增厚第一焊盘初始容腔形成第一盘底容腔；二次塑封填充至与第一盘底容腔顶面齐平；电镀加工形成第一焊盘容腔的第一盘体容腔；在第一焊盘容腔和第二焊盘容腔内分别容置第一焊盘和第二焊盘，在第一焊盘的顶面焊接贴装芯片；在两焊盘的一侧和所述框架近边缘处钻孔形成通道，通道内壁面金属化处理形成金属化孔壁；电连接芯片和金属化孔壁，电连接第二焊盘和金属化孔壁；再次注塑填充框架形成完整的封装结构。8.如权利要求7所述的加工方法，其特征在于，所述电镀加工形成第一焊盘容腔的第一盘体容腔步骤之后，还包括以下步骤：在第二焊盘初始容腔的基础上激光烧蚀结合电镀加工出第二焊盘容腔的第二盘体容腔。9.如权利要求7所述的加工方法，其特征在于，所述在两焊盘的一侧和所述框架近边缘处钻孔形成通道，通道内壁面金属化处理形成金属化孔壁步骤中，所述通道的内壁面经沉铜、溅射或电镀形成所述金属化孔壁。10.如权利要求7所述的加工方法，其特征在于，所述在两焊盘的一侧和所述框架近边缘处钻孔形成通道，通道内壁面金属化处理形成金属化孔壁步骤中，采用氩气作为辅助气体的高功率紫外线激光切割工艺通孔加工成型所述通道。
说明书desc
技术领域本申请涉及芯片封装技术领域，尤其涉及大尺寸芯片适配小尺寸封装体的封装结构。背景技术随着半导体行业的发展，一方面芯片的性能、功率等参数随着芯片面积尺寸的增加得到大幅提升，另一方面随着设备小型化发展要求产品的封装体尺寸越来越小。二者存在一定的冲突：如何在小的封装尺寸内封装更大面积尺寸的芯片以满足更高性能需求。目前常见的产品封装结构，如图1所示，封装体内设有第一焊盘初始容腔11、第二焊盘初始容腔21、芯片容腔41，以及对应设于其内的第一焊盘、第二焊盘和芯片，芯片和第二焊盘之间通过电连接线42连接，芯片本身所占封装体的占比往往很小，基本占比都小于30%。如图2所示，也有通过复杂的多层走线实现较大面积尺寸芯片的封装结构，至少2层走线还要加复杂的过孔连接，但多层走线加层间过孔设计给封装工艺带来较大的难度，工艺流程复杂，降低工作效率且提高了产品生产成本。发明内容有鉴于此，本申请提供大尺寸芯片适配小尺寸封装体的封装结构，无需复杂的过孔连接即可在较小的封装体内封装较大尺寸的芯片。第一方面，本发明提供了一种大尺寸芯片适配小尺寸封装体的封装结构，包括框架、设于所述框架内的第一焊盘容腔和第二焊盘容腔以及设于所述第一焊盘容腔上方的芯片容腔、开设于所述框架近侧方的通道，所述第一焊盘容腔和所述第二焊盘容腔交叉错位，所述通道位于两焊盘容腔的一侧，通道内壁面为金属化孔壁；其中，所述第一焊盘容腔、所述第二焊盘容腔和所述芯片容腔内分别用于容置第一焊盘、第二焊盘和芯片。可选地，所述第一焊盘容腔包括第一盘底容腔和设于所述第一盘底容腔上方的第一盘体容腔，所述第一盘体容腔延伸至所述第二焊盘容腔的上方。可选地，所述第一盘体容腔的横截面积大于所述第一盘底容腔的横截面积。可选地，所述第二焊盘容腔包括第二盘底容腔和设于所述第二盘底容腔上方的第二盘体容腔，所述第二盘体容腔与所述通道连通，所述第一盘体容腔延伸至所述盘底容腔的上方。可选地，所述第一盘体容腔与所述第二盘体容腔之间的横向间隔，所述第一盘体容腔和所述第二盘底容腔之间纵向间隔。可选地，所述芯片容腔与所述通道之间设有电连接线。第二方面，本发明提供了一种应用如上所述的大尺寸芯片适配小尺寸封装体的封装结构中的加工方法，其特征在于，包括如下步骤：初次注塑常规框架至注塑料填平原始塑封腔；电镀增厚第一焊盘初始容腔形成第一盘底容腔；二次塑封填充至与第一盘底容腔顶面齐平；电镀加工形成第一焊盘容腔的第一盘体容腔；在第一焊盘容腔和第二焊盘容腔内分别容置第一焊盘和第二焊盘，在第一焊盘的顶面焊接贴装芯片；在两焊盘的一侧和所述框架近边缘处钻孔形成通道，通道内壁面金属化处理形成金属化孔壁；电连接芯片和金属化孔壁，电连接第二焊盘和金属化孔壁；再次注塑填充框架形成完整的封装结构。可选地，所述电镀加工形成第一焊盘容腔的第一盘体容腔步骤之后，还包括以下步骤：在第二焊盘初始容腔的基础上激光烧蚀结合电镀加工出第二焊盘容腔的第二盘体容腔。可选地，所述在两焊盘的一侧和所述框架近边缘处钻孔形成通道，通道内壁面金属化处理形成金属化孔壁步骤中，所述通道的内壁面经沉铜、溅射或电镀形成所述金属化孔壁。可选地，所述在两焊盘的一侧和所述框架近边缘处钻孔形成通道，通道内壁面金属化处理形成金属化孔壁步骤中，采用氩气作为辅助气体的高功率紫外线激光切割工艺进行通孔加工成型所述通道。本申请提供的大尺寸芯片适配小尺寸封装体的封装结构，通过在封装结构的近侧方设置具有金属化孔壁的通道，有效节省了封装结构内部空间，为封装结构内的芯片提供更多的容置空间，相比于传统封装结构，有效提升封装结构内的芯片占比至60%-70%，实现了大尺寸芯片适配小尺寸封装体的加工需要。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为现有芯片封装体的结构示意图；图2为现有芯片封装体的另一结构示意图；图3为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的结构示意图；图4为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的准备常规框架的步骤示意图；图5为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的常规框架初次注塑的加工步骤示意图；图6为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的电镀增厚第一焊盘初始容腔的加工步骤示意图；图7为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的二次塑封填充的加工步骤示意图；图8为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的激光烧蚀出凹槽的加工步骤示意图；图9为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的电镀加工形成第一焊盘盘体容腔加工步骤示意图；图10为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的电镀加工形成第一焊盘盘体容腔不包括填充塑封料的加工步骤示意图；图11为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的电镀加工形成第一焊盘盘体容腔的另一加工步骤示意图；图12为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的电镀加工形成第一焊盘盘体容腔不包括填充塑封料的另一加工步骤示意图；图13为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的容置第一焊盘和第二焊盘以及贴装芯片的加工步骤示意图；图14为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的容置第一焊盘和第二焊盘以及贴装芯片的另一加工步骤示意图；图15为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的PCB板排布分隔前的加工步骤示意图；图16为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的PCB板上加工通道前的加工步骤示意图；图17为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的PCB板上加工通道后的加工步骤示意图；图18为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的PCB板上加工通道后分隔前的加工步骤示意图；图19为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的PCB板上加工通道后分隔后的加工步骤示意图；图20为本申请实施例提供的大尺寸芯片适配小尺寸封装体的封装结构的PCB板上加工通道后分隔后的另一加工步骤示意图。其中，图中元件标识如下：11、第一焊盘初始容腔；12、第一焊盘容腔；121、第一盘底容腔；122、第一盘体容腔；21、第二焊盘初始容腔；22、第二焊盘容腔；221、第二盘底容腔；222、第二盘体容腔；24、凹槽；31、初封塑封料；32、填充塑封料；41、芯片容腔；42、电连接线；50、通道；51、金属化孔壁；61、切割线；100、封装结构。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在介绍本申请的技术方案之前，有必要阐述下本申请的发明创造的创立背景。随着半导体行业的发展，芯片性能、功率等参数不断提升，芯片的面积尺寸也越来越大，而随着电子设备小型化发展要求，芯片尺寸的增大和封装体尺寸的小型化要求之间存在一定的冲突，因此，需要解决在更小的封装体内封装更大面积尺寸的芯片的问题。有鉴于此，本申请提供大尺寸芯片适配小尺寸封装体的封装结构，能够在降低现有封装体尺寸的前提下封装更大面积尺寸的芯片。请参考图3，本发明提供了一种大尺寸芯片适配小尺寸封装体的封装结构，包括框架、设于所述框架内的第一焊盘容腔12和第二焊盘容腔22以及设于所述第一焊盘容腔12上方的芯片容腔41、开设于所述框架近侧方的通道50，所述第一焊盘容腔12和所述第二焊盘容腔22交叉错位，所述通道50位于两焊盘容腔的一侧，通道50内壁面为金属化孔壁51。其中，所述第一焊盘容腔12、所述第二焊盘容腔22和所述芯片容腔41内分别用于容置第一焊盘、第二焊盘和芯片。其中，所述金属化孔壁51定义为通道50的内壁面是金属材质的材料制成的，在本申请的其他实施例中，所述通道50的内壁面只要具有导电属性即可。其中，所述近侧方为近封装结构100外侧边沿处。如上所述，根据本申请，所述交叉错位定义为两焊盘容腔在水平方向上非接触式交叉，在垂直方向上间隔。更确却地说，所述第一焊盘容腔12部分延伸至所述第二焊盘容腔22部分的上方，并与第二焊盘容腔22间隔设置。如上所述，所述大尺寸芯片适配小尺寸封装体中的“大尺寸”为相对于现有技术中的封装体的尺寸，所述“小尺寸”为相对于现有技术中封装体中的芯片的尺寸，为同对象的尺寸比对，而非封装体尺寸和芯片尺寸的比对。本申请提供的大尺寸芯片适配小尺寸封装体的封装结构，通过在封装结构100的近侧方设置具有金属化孔壁51的通道50，通过通道实现封装体内的焊盘和芯片之间的电性互连，替代多层走线和过孔连接的电连接走线方式，有效节省了封装结构100内部空间，为封装结构100内的芯片提供更多的容置空间，相比于传统封装结构100，有效提升封装结构100内的芯片占比至60%-70%，实现了大尺寸芯片适配小尺寸封装体的加工需要。在一实施例中，所述通道50可以实现为两个，分别位于第一焊盘和第二焊盘的两侧位置，并且分别近所述封装结构100的近侧方位置处。多个焊盘、芯片之间通过具有金属化孔壁51的通道50实现电连接，芯片与金属化孔壁51电连接，金属化孔壁51与第二焊盘电连接，相比于现有的复杂多层走线的方式，加工工艺流程简单，不需要多层走线，加工效率更高，生产成本更低；本申请提供的大尺寸芯片适配小尺寸封装体的封装结构，将芯片、多个焊盘之间电连接通过封装结构100近侧方的通道50的金属化孔壁51电电连接实现，结构简单紧凑，设计合理有效。如上所述，所述占比为芯片的主表面积占所述封装结构100的横截面积的比值。在一实施例中，所述第一焊盘容腔12包括第一盘底容腔121和设于所述第一盘底容腔121上方的第一盘体容腔122，所述第一盘体容腔122延伸至所述第二焊盘容腔22的上方。在一实施例中，所述第一盘体容腔122部分延伸于所述第二焊盘容腔22的上方，所述第一盘底容腔121的横截面积小于第一盘体容腔122的横截面积，相比与现有芯片封装结构100，第一焊盘容腔12的盘底容腔和盘体容腔等横截面积设置的方式，节约了盘底所占的空间，同时较大的第一盘体容腔122为在第一焊盘顶面焊接贴装较大面积的芯片提供足够的贴装面。第一盘体容腔122部分延伸至第二焊盘容腔22的上方，有效缩小第一焊盘和第二焊盘以及芯片整体宽度，有利于封装结构100整体结构小型化的实现。在一实施例中，所述第一盘体容腔122的横截面积大于所述第一盘底容腔121的横截面积。在一实施例中，根据封装结构100内的芯片尺寸需要，所述第二焊盘容腔22可以设置成盘底容腔和盘体容腔等宽平直设置，还可设置为盘底容腔和盘体容腔不等宽边缘不齐平设置，当将第二焊盘容腔22设置成盘底容腔和盘体容腔等宽边缘齐平设置时，适用于第一盘体容腔122较多地延伸于第二焊盘容腔22的上方，以提供更大面积的芯片贴装。当将第二焊盘容腔22设置成盘底容腔和盘体容腔不等宽或边缘不齐平设置时，所述第二焊盘容腔22包括第二盘底容腔221和设于所述第二盘底容腔221上方的第二盘体容腔222，所述第二盘体容腔222与所述通道50连通，所述第一盘体容腔122部分延伸至所述第二盘底容腔221的上方。适用于相对较小的芯片贴装，同时，第二盘体容腔222与通道50金属化孔壁51相贯通，用于第二焊盘与金属化孔壁51电连接。在一实施例中，所述第一盘体容腔122与所述第二盘体容腔222之间的横向间隔，所述第一盘体容腔122和所述第二盘底容腔221之间纵向间隔。在一较具体实施例中，考虑常规塑封料EMC填料最大粒径φ、产品设计最小爬电间距L等参数，所述横向间隔X≥Min.，所述纵向间隔Y≥Min.。在一实施例中，所述芯片容腔41与所述通道50之间设有电连接线42，用于电连接芯片和所述通道50的金属化孔壁51。基于同一发明构思，本发明提供了一种应用如上所述的大尺寸芯片适配小尺寸封装体的封装结构中的加工方法，包括如下步骤：S100、如图4所示，准备常规框架，初次注塑常规框架至注塑料填平原始塑封腔，填充形成的初封塑封料31如图5所示；S200、如图6所示，电镀增厚第一焊盘初始容腔11形成第一盘底容腔121；S300、如图7所示，二次塑封填充至与第一盘底容腔121顶面齐平；S400、如图9-12所示，电镀加工形成第一焊盘容腔12的第一盘体容腔122；S500、如图13-14所示，在第一焊盘容腔12和第二焊盘容腔22内分别容置第一焊盘和第二焊盘，在第一焊盘的顶面焊接贴装芯片，其中可以看到填充塑封料32；S600、在两焊盘的一侧和所述框架近边缘处钻孔形成通道50，通道50内壁面金属化处理形成金属化孔壁51；S700、电连接芯片和金属化孔壁51，电连接第二焊盘和金属化孔壁51；S800、再次注塑填充框架形成完整的封装结构100。在一实施例中，如图14所示，根据封装结构100内的芯片尺寸大小不同，当所需封装的芯片尺寸相对较小时，第二焊盘容腔22可以实现为上下非齐平设置，以提供非封装结构100端面处的通道50电连接端，所述电镀加工形成第一焊盘容腔12的第一盘体容腔122步骤之后，还包括以下步骤：如图8所示，第二盘体容腔222在第二焊盘初始容腔21的基础上激光烧蚀出凹槽24，结合电镀加工出如图9所示的第二焊盘容腔22的第二盘体容腔222。在一实施例中，所述在两焊盘的一侧和所述框架近边缘处钻孔形成通道50，通道50内壁面金属化处理形成金属化孔壁51步骤中，所述通道50的内壁面经沉铜、溅射或电镀形成所述金属化孔壁51。在一实施例中，所述在两焊盘的一侧和所述框架近边缘处钻孔形成通道50，通道50内壁面金属化处理形成金属化孔壁51步骤中，采用氩气作为辅助气体的紫外线激光切割工艺进行钻孔成型所述通道50。由于多个芯片多个焊盘在生产加工时在一张PCB板加工得到，为了得到本申请的大尺寸芯片适配小尺寸封装体的封装结构，需要将整张PCB进行切割加工得到多个封装结构100。因此，在一实施例中，本申请提供的加工方法还包括切割工序，所述切割工序具体包括以下步骤：按照如图15所示的PCB板上的封装结构100排布分割成如图19-20所示的多个封装结构100。在一实施例中，如图16-17所示，所述通道50的横截面形状为圆形。在一实施例中，如图18所示，通道50的圆形横截面上设有两条切割线61，两条切割线沿着圆形的中心线对称分布并与PCB板的侧边沿齐平。在一实施例中，为了避免切割时通道50中发生孔铜分离，可采用氩气作为辅助气体的高功率紫外线激光切割工艺进行切割加工。高功率紫外激光可实现对薄铜基板的精密微细切割，且具有切缝窄、热区影响小、切缝质量好等优点。单个封装结构100内部芯片及线路走线结构如图3、13、14所示，根据封装结构100内的电性连接需要，所述第一焊盘的左端面即可实现为如图3所示的不与左通道50的金属化孔壁51接触电连接，也可以实现为如图13所示的与左通道50的金属化孔壁51接触电连接。钻孔及分割后形成的剩余金属化孔壁51实现封装体内部线路与底部框架焊盘电性连接；放大封装结构100非芯片侧端头结构，金属化孔壁51上部的互连走线连接，金属化孔壁51底部只与封装框架非芯片侧焊盘连接，与芯片侧焊盘不连接不导通；放大封装体芯片侧端头结构，金属化孔壁51底部与封装框架芯片侧焊盘可连接也可不连接，且金属化孔壁51位置不超过封装体内部芯片左侧边位置。在一实施例中，可通过节省封装体芯片侧面积再次提升芯片本身所占封装体的占比，即采用封装结构100单侧钻孔互连结构实现，可进一步提升芯片本身所占封装体的占比，增大至近80~90%。以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
