{
    "verilog.formatFlags": [
  "--max_blank_lines=2"
]
}