# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 20
attribute \dynports 1
attribute \cells_not_processed 1
attribute \src "dut.sv:4.1-72.10"
module \asym_ram_sdp_read_wider
  parameter \WIDTHA 4
  parameter \SIZEA 1024
  parameter \ADDRWIDTHA 10
  parameter \WIDTHB 16
  parameter \SIZEB 256
  parameter \ADDRWIDTHB 8
  attribute \src "dut.sv:52.2-58.5"
  wire width 10 $0$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$6
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $0$memwr$\RAM$dut.sv:56$4_DATA[3:0]$7
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8
  attribute \src "dut.sv:60.2-70.5"
  wire width 32 $0\ramread.i[31:0]
  attribute \src "dut.sv:60.2-70.5"
  wire width 2 $0\ramread.lsbaddr[1:0]
  attribute \src "dut.sv:60.2-70.5"
  wire width 16 $0\readB[15:0]
  attribute \src "dut.sv:52.2-58.5"
  wire width 10 $1$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$9
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $1$memwr$\RAM$dut.sv:56$4_DATA[3:0]$10
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $1$memwr$\RAM$dut.sv:56$4_EN[3:0]$11
  attribute \src "dut.sv:60.2-70.5"
  wire width 32 $1\ramread.i[31:0]
  attribute \src "dut.sv:60.2-70.5"
  wire width 2 $1\ramread.lsbaddr[1:0]
  attribute \src "dut.sv:52.2-58.5"
  wire width 10 $2$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$12
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $2$memwr$\RAM$dut.sv:56$4_DATA[3:0]$13
  attribute \src "dut.sv:52.2-58.5"
  wire width 4 $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14
  attribute \src "dut.sv:67.44-67.47"
  wire width 4 $memrd$\RAM$dut.sv:67$16_DATA
  attribute \src "dut.sv:67.44-67.47"
  wire width 4 $memrd$\RAM$dut.sv:67$17_DATA
  attribute \src "dut.sv:67.44-67.47"
  wire width 4 $memrd$\RAM$dut.sv:67$18_DATA
  attribute \src "dut.sv:67.44-67.47"
  wire width 4 $memrd$\RAM$dut.sv:67$19_DATA
  attribute \src "dut.sv:0.0-0.0"
  wire width 10 $memwr$\RAM$dut.sv:56$4_ADDR
  attribute \src "dut.sv:0.0-0.0"
  wire width 4 $memwr$\RAM$dut.sv:56$4_DATA
  attribute \src "dut.sv:0.0-0.0"
  wire width 4 $memwr$\RAM$dut.sv:56$4_EN
  attribute \src "dut.sv:17.25-17.30"
  wire width 10 input 6 \addrA
  attribute \src "dut.sv:18.25-18.30"
  wire width 8 input 7 \addrB
  attribute \src "dut.sv:13.8-13.12"
  wire input 1 \clkA
  attribute \src "dut.sv:14.8-14.12"
  wire input 2 \clkB
  attribute \src "dut.sv:19.21-19.24"
  wire width 4 input 8 \diA
  attribute \src "dut.sv:20.22-20.25"
  wire width 16 output 9 \doB
  attribute \src "dut.sv:16.8-16.12"
  wire input 3 \enaA
  attribute \src "dut.sv:16.14-16.18"
  wire input 5 \enaB
  attribute \src "dut.sv:62.11-62.12"
  wire width 32 signed \ramread.i
  attribute \src "dut.sv:63.23-63.30"
  wire width 2 \ramread.lsbaddr
  attribute \src "dut.sv:50.19-50.24"
  wire width 16 \readB
  attribute \src "dut.sv:15.8-15.11"
  wire input 4 \weA
  attribute \src "dut.sv:49.21-49.24"
  memory width 4 size 1024 \RAM
  attribute \src "dut.sv:67.44-67.47"
  cell $memrd $memrd$\RAM$dut.sv:67$16
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR { \addrB 2'00 }
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:67$16_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:67.44-67.47"
  cell $memrd $memrd$\RAM$dut.sv:67$17
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR { \addrB 2'01 }
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:67$17_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:67.44-67.47"
  cell $memrd $memrd$\RAM$dut.sv:67$18
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR { \addrB 2'10 }
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:67$18_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:67.44-67.47"
  cell $memrd $memrd$\RAM$dut.sv:67$19
    parameter \ABITS 10
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\RAM"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR { \addrB 2'11 }
    connect \CLK 1'x
    connect \DATA $memrd$\RAM$dut.sv:67$19_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:52.2-58.5"
  process $proc$dut.sv:52$5
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$6 $1$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$9
    assign $0$memwr$\RAM$dut.sv:56$4_DATA[3:0]$7 $1$memwr$\RAM$dut.sv:56$4_DATA[3:0]$10
    assign $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8 $1$memwr$\RAM$dut.sv:56$4_EN[3:0]$11
    attribute \src "dut.sv:54.3-57.6"
    switch \enaA
      attribute \src "dut.sv:54.7-54.11"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$9 $2$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$12
        assign $1$memwr$\RAM$dut.sv:56$4_DATA[3:0]$10 $2$memwr$\RAM$dut.sv:56$4_DATA[3:0]$13
        assign $1$memwr$\RAM$dut.sv:56$4_EN[3:0]$11 $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14
        attribute \src "dut.sv:55.4-56.23"
        switch \weA
          attribute \src "dut.sv:55.8-55.11"
          case 1'1
            assign { } { }
            assign { } { }
            assign { } { }
            assign $2$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$12 \addrA
            assign $2$memwr$\RAM$dut.sv:56$4_DATA[3:0]$13 \diA
            assign $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14 4'1111
          case 
            assign $2$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$12 10'x
            assign $2$memwr$\RAM$dut.sv:56$4_DATA[3:0]$13 4'x
            assign $2$memwr$\RAM$dut.sv:56$4_EN[3:0]$14 4'0000
        end
      case 
        assign $1$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$9 10'x
        assign $1$memwr$\RAM$dut.sv:56$4_DATA[3:0]$10 4'x
        assign $1$memwr$\RAM$dut.sv:56$4_EN[3:0]$11 4'0000
    end
    sync posedge \clkA
      update $memwr$\RAM$dut.sv:56$4_ADDR $0$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$6
      update $memwr$\RAM$dut.sv:56$4_DATA $0$memwr$\RAM$dut.sv:56$4_DATA[3:0]$7
      update $memwr$\RAM$dut.sv:56$4_EN $0$memwr$\RAM$dut.sv:56$4_EN[3:0]$8
      attribute \src "dut.sv:56.5-56.22"
      memwr \RAM $1$memwr$\RAM$dut.sv:56$4_ADDR[9:0]$9 $1$memwr$\RAM$dut.sv:56$4_DATA[3:0]$10 $1$memwr$\RAM$dut.sv:56$4_EN[3:0]$11 0'x
  end
  attribute \src "dut.sv:60.2-70.5"
  process $proc$dut.sv:60$15
    assign $0\readB[15:0] \readB
    assign { } { }
    assign { } { }
    assign $0\ramread.i[31:0] $1\ramread.i[31:0]
    assign $0\ramread.lsbaddr[1:0] $1\ramread.lsbaddr[1:0]
    attribute \src "dut.sv:64.3-69.6"
    switch \enaB
      attribute \src "dut.sv:64.7-64.11"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $0\readB[15:0] [3:0] $memrd$\RAM$dut.sv:67$16_DATA
        assign { } { }
        assign $0\readB[15:0] [7:4] $memrd$\RAM$dut.sv:67$17_DATA
        assign { } { }
        assign $0\readB[15:0] [11:8] $memrd$\RAM$dut.sv:67$18_DATA
        assign $1\ramread.lsbaddr[1:0] 2'11
        assign $0\readB[15:0] [15:12] $memrd$\RAM$dut.sv:67$19_DATA
        assign $1\ramread.i[31:0] 4
      case 
        assign $1\ramread.i[31:0] \ramread.i
        assign $1\ramread.lsbaddr[1:0] \ramread.lsbaddr
    end
    sync posedge \clkB
      update \readB $0\readB[15:0]
      update \ramread.i $0\ramread.i[31:0]
      update \ramread.lsbaddr $0\ramread.lsbaddr[1:0]
  end
  connect \doB \readB
end
