# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 23
attribute \top 1
attribute \src "dut.sv:1.1-19.10"
module \simple_assign
  attribute \src "dut.sv:2.16-2.17"
  wire input 1 \a
  attribute \src "dut.sv:3.16-3.17"
  wire input 2 \b
  attribute \src "dut.sv:4.16-4.17"
  wire input 3 \c
  attribute \src "dut.sv:5.16-5.17"
  wire input 4 \d
  attribute \src "dut.sv:6.16-6.17"
  wire input 5 \e
  attribute \src "dut.sv:7.17-7.24"
  wire output 6 \out_and
  attribute \src "dut.sv:8.17-8.23"
  wire output 7 \out_or
  attribute \src "dut.sv:9.17-9.24"
  wire output 8 \out_not
  attribute \src "dut.sv:10.17-10.28"
  wire output 9 \out_complex
  wire $auto$rtlil.cc:3386:And$12
  wire $auto$rtlil.cc:3386:And$20
  wire $auto$rtlil.cc:3387:Or$6
  wire $auto$rtlil.cc:3387:Or$8
  wire $auto$rtlil.cc:3386:And$18
  cell $and $and$dut.sv:17$19
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3386:And$18
    connect \B \e
    connect \Y $auto$rtlil.cc:3386:And$20
  end
  cell $and $and$dut.sv:14$3
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3386:And$12
    connect \B \c
    connect \Y \out_and
  end
  cell $or $or$dut.sv:15$5
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3387:Or$6
  end
  cell $or $or$dut.sv:15$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3387:Or$6
    connect \B \c
    connect \Y $auto$rtlil.cc:3387:Or$8
  end
  cell $or $or$dut.sv:15$9
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3387:Or$8
    connect \B \d
    connect \Y \out_or
  end
  cell $or $or$dut.sv:17$21
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3386:And$12
    connect \B $auto$rtlil.cc:3386:And$20
    connect \Y \out_complex
  end
  cell $not $not$dut.sv:16$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3386:And$12
    connect \Y \out_not
  end
  cell $and $and$dut.sv:17$15
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3386:And$12
  end
  cell $and $and$dut.sv:17$17
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \c
    connect \B \d
    connect \Y $auto$rtlil.cc:3386:And$18
  end
end
