<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:11:49.1149</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7016524</applicationNumber><claimCount>24</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다중-코어 메모리 제어기</inventionTitle><inventionTitleEng>MULTIPLE-CORE MEMORY CONTROLLER</inventionTitleEng><openDate>2025.06.16</openDate><openNumber>10-2025-0087722</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/16</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시내용은 전력 소비 및 비용을 감소시키기 위해 메모리 클록보다 낮은 주파수에서 메모리 코어의 적어도 부분들을 동작시키는 것을 지원하는 메모리 시스템들을 위한 시스템들, 방법들, 및 디바이스들을 제공한다. 제1 양태에서, 메모리 제어기는 메모리 클록의 클록 사이클의 제1 부분에 대한 제1 메모리 동작을 스케줄링하기 위한 제1 코어를 포함하고, 메모리 클록의 클록 사이클의 제2 부분에 대한 제2 메모리 동작을 스케줄링하기 위한 제2 코어를 포함한다. 다른 양태들 및 특징들이 또한 청구되고 설명된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.06.06</internationOpenDate><internationOpenNumber>WO2024118270</internationOpenNumber><internationalApplicationDate>2023.10.11</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/076589</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,메모리 제어기 클록 주파수에서의 제1 클록에 기초하여 동작하는 메모리 제어기를 포함하고, 상기 메모리 제어기는:메모리 클록 주파수에서의 메모리 클록에 기초하여 동작되는 메모리 물리(PHY) 인터페이스 및 복수의 코어들로 구성되며, 상기 복수의 코어들의 각각은 상기 메모리 클록 주파수 미만인 상기 메모리 제어기 클록 주파수에서 동작되고,상기 메모리 물리(PHY) 인터페이스에 의해 채널을 통해 메모리에 커플링되고,상기 채널 및 상기 메모리 물리(PHY) 인터페이스를 통해 상기 메모리에 저장된 데이터에 액세스하도록 구성되고, 그리고동작들을 수행하도록 구성되고, 상기 동작들은, 상기 복수의 코어들 중 제1 코어에 의해, 상기 메모리 클록의 클록 사이클의 제1 부분에 대한 제1 메모리 동작을 스케줄링하는 것; 상기 복수의 코어들 중 제2 코어에 의해, 상기 메모리 클록의 상기 클록 사이클의 제2 부분에 대한 제2 메모리 동작을 스케줄링하는 것; 및 상기 메모리 클록의 상기 클록 사이클 동안 상기 메모리 물리(PHY) 인터페이스에 의해, 상기 제1 메모리 동작에 대응하는 제1 신호들 및 상기 제2 메모리 동작에 대응하는 제2 신호들을 송신하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 메모리 동작을 스케줄링하는 것은 컬럼 어드레스를 스케줄링하는 것을 포함하고; 그리고상기 제2 메모리 동작을 스케줄링하는 것은 활성화 커맨드를 스케줄링하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 메모리 클록의 상기 클록 사이클의 상기 제1 부분은 상기 메모리 클록의 상승 클록 에지에서 시작하는 부분을 포함하고; 그리고상기 메모리 클록의 상기 클록 사이클의 상기 제2 부분은 상기 메모리 클록의 하강 클록 에지에서 시작하는 부분을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 메모리 동작을 스케줄링하는 것은 상기 제1 메모리 동작에 대응하는 제1 타임스탬프를 결정하는 것을 포함하고,상기 제2 메모리 동작을 스케줄링하는 것은 상기 제2 메모리 동작에 대응하는 제2 타임스탬프를 결정하는 것을 포함하고, 그리고상기 제1 신호들 및 상기 제2 신호들을 송신하는 것은 상기 제1 타임스탬프 및 상기 제2 타임스탬프에 기초하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제1 타임스탬프는 상기 메모리 클록의 상승 클록 에지에 대응하고, 상기 제2 타임스탬프는 상기 메모리 클록의 하강 클록 에지에 대응하는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 메모리 물리(PHY) 인터페이스는 상기 제1 코어로부터의 상기 제1 메모리 동작을 저장하도록 구성된 제1 버퍼 및 상기 제2 코어로부터의 상기 제2 메모리 동작을 저장하도록 구성된 제2 버퍼를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제1 코어는 적어도 제1 타입의 메모리 동작을 스케줄링하기 위하여 구성된 제1 로직 회로부를 포함하고, 상기 제1 로직 회로부는 상기 제1 버퍼에 커플링되고; 그리고상기 제2 코어는 적어도 제2 타입의 메모리 동작을 스케줄링하기 위하여 구성된 제2 로직 회로부를 포함하고, 상기 적어도 제2 타입의 적어도 하나는 상기 제1 타입과는 상이하고, 상기 제2 로직 회로부는 상기 제2 버퍼에 커플링되는, 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 로직 회로부는 적어도 컬럼 어드레스 동작을 스케줄링하기 위하여 구성되고; 그리고상기 제2 로직 회로부는 적어도 프리차지 동작 또는 활성화 동작을 스케줄링하기 위하여 구성되는, 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 메모리 제어기는 상기 메모리 클록의 상승 클록 에지 및 하강 클록 에지 상에서 백-투-백 컬럼 어드레스들을 출력하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 메모리 물리(PHY) 인터페이스는 상기 메모리 클록 주파수에서 동작하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 메모리 제어기는 저전력 더블 데이터 레이트(low power double data rate; LPDDR6) 메모리 모듈을 포함하는 메모리와 통신하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>12. 방법으로서,메모리 제어기의 제1 코어에서의 메모리 클록의 클록 사이클의 제1 부분에 대해 제1 메모리 동작을 스케줄링하는 단계;상기 메모리 제어기의 제2 코어에서의 상기 메모리 클록의 클록 사이클의 제2 부분에 대해 제2 메모리 동작을 스케줄링하는 단계; 및상기 클록 사이클의 상기 제1 부분 동안 상기 제1 메모리 동작에 대응하는 제1 신호들 및 상기 클록 사이클의 상기 제2 부분 동안 상기 제2 메모리 동작에 대응하는 제2 신호들을 상기 메모리에 송신하는 단계로서, 상기 메모리 클록은 상기 메모리 제어기의 메모리 제어기 주파수보다 높은 메모리 클록 주파수를 갖는, 상기 제1 신호들 및 제2 신호들을 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 메모리 동작을 스케줄링하는 단계는 컬럼 어드레스를 스케줄링하는 단계를 포함하고; 그리고상기 제2 메모리 동작을 스케줄링하는 단계는 활성화 커맨드를 스케줄링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 메모리 클록의 상기 클록 사이클의 상기 제1 부분은 상기 메모리 클록의 상승 클록 에지에서 시작하는 부분을 포함하고; 그리고상기 메모리 클록의 상기 클록 사이클의 상기 제2 부분은 상기 메모리 클록의 하강 클록 에지에서 시작하는 부분을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 메모리 동작을 스케줄링하는 단계는 상기 제1 메모리 동작에 대응하는 제1 타임스탬프를 결정하는 단계를 포함하고,상기 제2 메모리 동작을 스케줄링하는 단계는 상기 제2 메모리 동작에 대응하는 제2 타임스탬프를 결정하는 단계를 포함하고, 그리고상기 제1 신호들 및 상기 제2 신호들을 송신하는 단계는 상기 제1 타임스탬프 및 상기 제2 타임스탬프에 기초하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 타임스탬프는 상기 메모리 클록의 상승 클록 에지에 대응하고, 상기 제2 타임스탬프는 상기 메모리 클록의 하강 클록 에지에 대응하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제12항에 있어서,상기 제1 코어로부터의 상기 제1 메모리 동작을 상기 메모리 제어기의 메모리 물리(PHY) 인터페이스의 제1 버퍼에 저장하는 단계; 및상기 제2 코어로부터의 상기 제2 메모리 동작을 상기 메모리 제어기의 상기 메모리 물리(PHY) 인터페이스의 제2 버퍼에 저장하는 단계를 더 포함하고,상기 제1 신호들 및 상기 제2 신호들을 송신하는 단계는 상기 제1 버퍼로부터 상기 제1 메모리 동작을 수신하는 단계 및 상기 제2 버퍼로부터 상기 제2 메모리 동작을 수신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 부분에 대한 상기 제1 메모리 동작을 스케줄링하는 단계는 상기 제1 코어에서의 제1 타입의 메모리 동작을 스케줄링하는 단계를 포함하고, 그리고상기 제2 부분에 대한 상기 제2 메모리 동작을 스케줄링하는 단계는 상기 제1 타입의 메모리 동작과는 상이한 상기 제2 코어에서의 제2 타입의 메모리 동작을 스케줄링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제1 부분에 대한 상기 제1 메모리 동작을 스케줄링하는 단계는 컬럼 어드레스 동작을 스케줄링하는 단계를 포함하고, 그리고상기 제2 부분에 대한 상기 제2 메모리 동작을 스케줄링하는 단계는 프리차지 동작 또는 활성화 동작 중 적어도 하나를 스케줄링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 제1 부분에 대한 상기 제1 메모리 동작을 스케줄링하는 단계는 제1 컬럼 어드레스 동작을 스케줄링하는 단계를 포함하고,상기 제2 부분에 대한 상기 제2 메모리 동작을 스케줄링하는 단계는 제2 컬럼 어드레스 동작을 스케줄링하는 단계를 포함하고, 그리고상기 제1 신호들 및 상기 제2 신호들을 송신하는 단계는 상기 메모리 클록의 상승 클록 에지 및 하강 클록 에지 상에서 백-투-백 컬럼 어드레스들을 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제12항에 있어서, 상기 메모리 물리(PHY) 인터페이스는 상기 메모리 클록 주파수에서 동작하도록 구성되는, 방법.</claim></claimInfo><claimInfo><claim>22. 제12항에 있어서, 상기 메모리 제어기는 저전력 더블 데이터 레이트(low power double data rate; LPDDR6) 메모리 모듈을 포함하는 메모리와 통신하도록 구성되는, 방법.</claim></claimInfo><claimInfo><claim>23. 장치로서,메모리;채널을 통해 상기 메모리와 통신하도록 구성된 호스트 디바이스를 포함하고,상기 호스트 디바이스는 상기 채널에 커플링된 메모리 제어기를 포함하고, 상기 메모리 제어기는:메모리 클록 주파수에서의 메모리 클록에 기초하여 동작되는 메모리 물리(PHY) 인터페이스 및 복수의 코어들로 구성되며, 상기 복수의 코어들의 각각은 상기 메모리 클록 주파수 미만인 메모리 제어기 클록 주파수에서 동작되고,상기 메모리 물리(PHY) 인터페이스에 의해 채널을 통해 메모리에 커플링되고,상기 채널 및 상기 메모리 물리(PHY) 인터페이스를 통해 상기 메모리에 저장된 데이터에 액세스하도록 구성되고, 그리고동작들을 수행하도록 구성되고, 상기 동작들은: 상기 복수의 코어들 중 제1 코어에 의해, 상기 메모리 클록의 클록 사이클의 제1 부분에 대한 제1 메모리 동작을 스케줄링하는 것; 상기 복수의 코어들 중 제2 코어에 의해, 상기 메모리 클록의 상기 클록 사이클의 제2 부분에 대한 제2 메모리 동작을 스케줄링하는 것; 및 상기 메모리 클록의 상기 클록 사이클 동안 상기 메모리 물리(PHY) 인터페이스에 의해, 상기 제1 메모리 동작에 대응하는 제1 신호들 및 상기 제2 메모리 동작에 대응하는 제2 신호들을 송신하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 제1 메모리 동작을 스케줄링하는 것은 컬럼 어드레스를 스케줄링하는 것을 포함하고; 그리고상기 제2 메모리 동작을 스케줄링하는 것은 활성화 커맨드를 스케줄링하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,상기 메모리 클록의 상기 클록 사이클의 상기 제1 부분은 상기 메모리 클록의 상승 클록 에지에서 시작하는 부분을 포함하고; 그리고상기 메모리 클록의 상기 클록 사이클의 상기 제2 부분은 상기 메모리 클록의 하강 클록 에지에서 시작하는 부분을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,상기 제1 메모리 동작을 스케줄링하는 것은 상기 제1 메모리 동작에 대응하는 제1 타임스탬프를 결정하는 것을 포함하고,상기 제2 메모리 동작을 스케줄링하는 것은 상기 제2 메모리 동작에 대응하는 제2 타임스탬프를 결정하는 것을 포함하고, 그리고상기 제1 신호들 및 상기 제2 신호들을 송신하는 것은 상기 제1 타임스탬프 및 상기 제2 타임스탬프에 기초하는, 장치.</claim></claimInfo><claimInfo><claim>27. 제23항에 있어서,상기 메모리 물리(PHY) 인터페이스는 상기 제1 코어로부터의 상기 제1 메모리 동작을 저장하도록 구성된 제1 버퍼 및 상기 제2 코어로부터의 상기 제2 메모리 동작을 저장하도록 구성된 제2 버퍼를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>28. 제23항에 있어서, 상기 호스트 디바이스는 상기 메모리 제어기에 커플링된 프로세서를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 호스트 디바이스는:상기 메모리 제어기에 커플링된 그래픽 프로세서; 및상기 메모리 제어기에 커플링된 뉴럴 프로세서를 더 포함하고,상기 메모리 제어기는 상기 프로세서, 상기 그래픽 프로세서, 및 상기 뉴럴 프로세서로부터 메모리 요청들을 수신하도록 구성된 커맨드 큐를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서, 상기 그래픽 프로세서, 상기 뉴럴 프로세서, 상기 프로세서, 및 상기 메모리는 단일 반도체 패키지에 집적되는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>인도</country><engName>DESHMUKH, PANKAJ</engName><name>데쉬무크 판카즈</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>미국</country><engName>THOZIYOOR, SHYAMKUMAR</engName><name>토지요르 시얌쿠마르</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>인도</country><engName>BALAKUNTALAM VISWESWARA, VISHAKH</engName><name>발라쿤탈람 비스웨스와라 비샤크</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>미국</country><engName>SUH, JUNGWON</engName><name>서 정원</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>미국</country><engName>PALACHARLA, SUBBARAO</engName><name>팔라차를라 수바라오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.11.29</priorityApplicationDate><priorityApplicationNumber>18/059,937</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>1-1-2025-0565506-08</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>1-1-2025-0565507-43</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>1-1-2025-0565508-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>1-1-2025-0562215-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.27</receiptDate><receiptNumber>1-5-2025-0089012-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.09</receiptDate><receiptNumber>9-5-2025-0870612-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName> </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.09.22</receiptDate><receiptNumber>1-1-2025-1081409-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.22</receiptDate><receiptNumber>1-1-2025-1081408-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257016524.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930df2a32458d87f3b59212d130651a3fed4101eeae9e10461b76c982d583046e8de95bef1327e1401e9d658bb169d5f83bd08132f3852c625</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa53785a25e63a6bdf2cbb8d797d231b3c2bc606f03250c00c0de8fa66a68a655842e1aef475a68eb5b31e53505f3e7d4d7a52943ac2ab55b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>