TimeQuest Timing Analyzer report for Proyecto
Mon Jun 09 14:33:52 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'u0|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'CLK_50'
 14. Slow Model Setup: 'u0|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'CLK_50'
 16. Slow Model Hold: 'u0|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'u0|altpll_component|pll|clk[1]'
 18. Slow Model Recovery: 'u0|altpll_component|pll|clk[0]'
 19. Slow Model Recovery: 'CLK_50'
 20. Slow Model Recovery: 'u0|altpll_component|pll|clk[1]'
 21. Slow Model Removal: 'u0|altpll_component|pll|clk[1]'
 22. Slow Model Removal: 'u0|altpll_component|pll|clk[0]'
 23. Slow Model Removal: 'CLK_50'
 24. Slow Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[0]'
 25. Slow Model Minimum Pulse Width: 'CLK_50'
 26. Slow Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[1]'
 27. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Output Enable Times
 33. Minimum Output Enable Times
 34. Output Disable Times
 35. Minimum Output Disable Times
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'u0|altpll_component|pll|clk[0]'
 42. Fast Model Setup: 'CLK_50'
 43. Fast Model Setup: 'u0|altpll_component|pll|clk[1]'
 44. Fast Model Hold: 'CLK_50'
 45. Fast Model Hold: 'u0|altpll_component|pll|clk[0]'
 46. Fast Model Hold: 'u0|altpll_component|pll|clk[1]'
 47. Fast Model Recovery: 'u0|altpll_component|pll|clk[0]'
 48. Fast Model Recovery: 'CLK_50'
 49. Fast Model Recovery: 'u0|altpll_component|pll|clk[1]'
 50. Fast Model Removal: 'u0|altpll_component|pll|clk[1]'
 51. Fast Model Removal: 'u0|altpll_component|pll|clk[0]'
 52. Fast Model Removal: 'CLK_50'
 53. Fast Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[0]'
 54. Fast Model Minimum Pulse Width: 'CLK_50'
 55. Fast Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[1]'
 56. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Setup Transfers
 71. Hold Transfers
 72. Recovery Transfers
 73. Removal Transfers
 74. Report TCCS
 75. Report RSKM
 76. Unconstrained Paths
 77. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Proyecto                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C70F896C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------+
; SDC File List                                                                                 ;
+-----------------------------------------------------------+--------+--------------------------+
; SDC File Path                                             ; Status ; Read at                  ;
+-----------------------------------------------------------+--------+--------------------------+
; Proyecto.sdc                                              ; OK     ; Mon Jun 09 14:33:43 2014 ;
; Proyecto/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Mon Jun 09 14:33:43 2014 ;
; Proyecto/synthesis/submodules/altera_avalon_dc_fifo.sdc   ; OK     ; Mon Jun 09 14:33:43 2014 ;
; Proyecto/synthesis/submodules/Proyecto_nios2_qsys_0.sdc   ; OK     ; Mon Jun 09 14:33:43 2014 ;
+-----------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                         ;
+--------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; altera_reserved_tck            ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { altera_reserved_tck }            ;
; CLK_50                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLK_50 }                         ;
; u0|altpll_component|pll|clk[0] ; Generated ; 10.000  ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLK_50 ; u0|altpll_component|pll|inclk[0] ; { u0|altpll_component|pll|clk[0] } ;
; u0|altpll_component|pll|clk[1] ; Generated ; 40.000  ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK_50 ; u0|altpll_component|pll|inclk[0] ; { u0|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 55.85 MHz  ; 55.85 MHz       ; CLK_50                         ;      ;
; 103.21 MHz ; 103.21 MHz      ; u0|altpll_component|pll|clk[0] ;      ;
; 133.24 MHz ; 133.24 MHz      ; u0|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u0|altpll_component|pll|clk[0] ; 0.311  ; 0.000         ;
; CLK_50                         ; 2.095  ; 0.000         ;
; u0|altpll_component|pll|clk[1] ; 32.495 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLK_50                         ; 0.391 ; 0.000         ;
; u0|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; u0|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u0|altpll_component|pll|clk[0] ; 1.573  ; 0.000         ;
; CLK_50                         ; 16.794 ; 0.000         ;
; u0|altpll_component|pll|clk[1] ; 37.984 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; u0|altpll_component|pll|clk[1] ; 1.039 ; 0.000         ;
; u0|altpll_component|pll|clk[0] ; 1.742 ; 0.000         ;
; CLK_50                         ; 2.630 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u0|altpll_component|pll|clk[0] ; 2.873  ; 0.000         ;
; CLK_50                         ; 7.873  ; 0.000         ;
; u0|altpll_component|pll|clk[1] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.311 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.710      ;
; 0.311 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.710      ;
; 0.311 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.710      ;
; 0.311 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.710      ;
; 0.311 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.710      ;
; 0.311 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.710      ;
; 0.315 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.024     ; 9.697      ;
; 0.315 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[41] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.024     ; 9.697      ;
; 0.316 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 9.698      ;
; 0.316 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[41] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 9.698      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[40] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[39] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[38] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[37] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[35] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.317 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.706      ;
; 0.339 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.684      ;
; 0.339 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[40] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.684      ;
; 0.339 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[39] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.684      ;
; 0.339 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[38] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.684      ;
; 0.339 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[37] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.684      ;
; 0.339 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[35] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.684      ;
; 0.339 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.684      ;
; 0.342 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.679      ;
; 0.342 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.679      ;
; 0.342 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.679      ;
; 0.342 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.679      ;
; 0.342 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.679      ;
; 0.342 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.679      ;
; 0.346 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.024     ; 9.666      ;
; 0.346 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[41] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.024     ; 9.666      ;
; 0.347 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 9.667      ;
; 0.347 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[41] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.022     ; 9.667      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.673      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.673      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.673      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.673      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[40] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[39] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[38] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[37] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[35] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.348 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.675      ;
; 0.366 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 9.650      ;
; 0.366 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 9.650      ;
; 0.366 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 9.650      ;
; 0.366 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 9.650      ;
; 0.366 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 9.650      ;
; 0.366 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.020     ; 9.650      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 9.637      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[41] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 9.637      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.653      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[40] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.653      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[39] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.653      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[38] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.653      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[37] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.653      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[35] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.653      ;
; 0.370 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.013     ; 9.653      ;
; 0.371 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.027     ; 9.638      ;
; 0.371 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[41] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.027     ; 9.638      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[40] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[39] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[38] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[37] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[35] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.372 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[6]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.018     ; 9.646      ;
; 0.378 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[0]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.662      ;
; 0.378 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.662      ;
; 0.378 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.662      ;
; 0.378 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.662      ;
; 0.379 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.642      ;
; 0.379 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.642      ;
; 0.379 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.642      ;
; 0.379 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[9]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.642      ;
; 0.382 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 9.637      ;
; 0.382 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 9.637      ;
; 0.382 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 9.637      ;
; 0.382 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 9.637      ;
; 0.382 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 9.637      ;
; 0.382 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 9.637      ;
; 0.384 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[0]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.656      ;
; 0.384 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.656      ;
; 0.384 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.656      ;
; 0.384 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.656      ;
; 0.384 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.656      ;
; 0.384 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[11] ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 9.656      ;
; 0.386 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.026     ; 9.624      ;
; 0.386 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[41] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.026     ; 9.624      ;
; 0.387 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.024     ; 9.625      ;
; 0.387 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_1[41] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.024     ; 9.625      ;
; 0.388 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[5]  ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entry_0[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; -0.015     ; 9.633      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_50'                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.095 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.853     ;
; 2.095 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.853     ;
; 2.095 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.853     ;
; 2.095 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.853     ;
; 2.095 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.853     ;
; 2.162 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.783     ;
; 2.162 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.783     ;
; 2.162 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.783     ;
; 2.162 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.783     ;
; 2.162 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.783     ;
; 2.166 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.782     ;
; 2.166 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.782     ;
; 2.166 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.782     ;
; 2.166 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.782     ;
; 2.166 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.782     ;
; 2.233 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.712     ;
; 2.233 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.712     ;
; 2.233 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.712     ;
; 2.233 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.712     ;
; 2.233 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.712     ;
; 2.237 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.711     ;
; 2.237 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.711     ;
; 2.237 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.711     ;
; 2.237 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.711     ;
; 2.237 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.711     ;
; 2.272 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_0_bypass[7]                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.005     ; 17.759     ;
; 2.304 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.641     ;
; 2.304 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.641     ;
; 2.304 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.641     ;
; 2.304 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.641     ;
; 2.304 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.641     ;
; 2.308 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.640     ;
; 2.308 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.640     ;
; 2.308 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.640     ;
; 2.308 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.640     ;
; 2.308 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.640     ;
; 2.325 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.651     ;
; 2.325 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.651     ;
; 2.325 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.651     ;
; 2.325 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.651     ;
; 2.325 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.651     ;
; 2.343 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_0_bypass[7]                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.005     ; 17.688     ;
; 2.375 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.570     ;
; 2.375 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.570     ;
; 2.375 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.570     ;
; 2.375 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.570     ;
; 2.375 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.570     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.569     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.594     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.569     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.569     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.569     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.569     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.594     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.594     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.594     ;
; 2.379 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.594     ;
; 2.414 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_0_bypass[7]                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.005     ; 17.617     ;
; 2.446 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.499     ;
; 2.446 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.499     ;
; 2.446 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.499     ;
; 2.446 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.499     ;
; 2.446 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.499     ;
; 2.450 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.498     ;
; 2.450 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.498     ;
; 2.450 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.498     ;
; 2.450 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.498     ;
; 2.450 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.498     ;
; 2.467 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.509     ;
; 2.467 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.509     ;
; 2.467 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.509     ;
; 2.467 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.509     ;
; 2.467 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.509     ;
; 2.485 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_0_bypass[7]                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.005     ; 17.546     ;
; 2.490 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_0_bypass[5]                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.001     ; 17.545     ;
; 2.517 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.428     ;
; 2.517 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.428     ;
; 2.517 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.428     ;
; 2.517 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.428     ;
; 2.517 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.091     ; 17.428     ;
; 2.521 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.452     ;
; 2.521 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.452     ;
; 2.521 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.452     ;
; 2.521 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.452     ;
; 2.521 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.452     ;
; 2.538 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.438     ;
; 2.538 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.438     ;
; 2.538 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.438     ;
; 2.538 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.438     ;
; 2.538 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.438     ;
; 2.556 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_0_bypass[7]                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.005     ; 17.475     ;
; 2.561 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_0_bypass[5]                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.001     ; 17.474     ;
; 2.567 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|regs_rtl_0_bypass[5]                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; 0.027      ; 17.496     ;
; 2.592 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.381     ;
; 2.592 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.381     ;
; 2.592 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.381     ;
; 2.592 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.381     ;
; 2.592 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.063     ; 17.381     ;
; 2.609 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][19] ; CLK_50       ; CLK_50      ; 20.000       ; -0.088     ; 17.339     ;
; 2.609 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.060     ; 17.367     ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                                                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 32.495 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 7.525      ;
; 32.512 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 7.508      ;
; 32.837 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 7.181      ;
; 32.842 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 7.176      ;
; 32.847 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 7.173      ;
; 33.157 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.013     ; 6.866      ;
; 33.164 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 6.854      ;
; 33.211 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.809      ;
; 33.244 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 6.774      ;
; 33.256 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.777      ;
; 33.269 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.764      ;
; 33.273 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.760      ;
; 33.286 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.747      ;
; 33.365 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.655      ;
; 33.400 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 6.618      ;
; 33.480 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.540      ;
; 33.497 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.523      ;
; 33.503 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 6.519      ;
; 33.508 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.512      ;
; 33.515 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 6.503      ;
; 33.520 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 6.502      ;
; 33.552 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 6.466      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.455      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.594 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 6.438      ;
; 33.598 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.066      ; 6.433      ;
; 33.603 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.066      ; 6.428      ;
; 33.608 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.425      ;
; 33.611 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.066      ; 6.420      ;
; 33.616 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.066      ; 6.415      ;
; 33.621 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.412      ;
; 33.643 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg1 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.390      ;
; 33.643 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 6.375      ;
; 33.660 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg1 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.373      ;
; 33.684 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 6.338      ;
; 33.701 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 6.321      ;
; 33.822 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 6.196      ;
; 33.827 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.018     ; 6.191      ;
; 33.832 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.188      ;
; 33.845 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.175      ;
; 33.850 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.170      ;
; 33.855 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.014     ; 6.167      ;
; 33.884 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.136      ;
; 33.899 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg0 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.134      ;
; 33.901 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.016     ; 6.119      ;
; 33.916 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg0 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.068      ; 6.117      ;
; 33.918 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.071      ; 6.118      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.919 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.111      ;
; 33.924 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.106      ;
; 33.924 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.106      ;
; 33.924 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.106      ;
; 33.924 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.106      ;
; 33.924 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.106      ;
; 33.924 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.106      ;
; 33.924 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.106      ;
; 33.924 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 6.106      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_50'                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                            ; To Node                                                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                    ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                    ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                        ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[1]                                                                                                                   ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[1]                                                                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[0]                                                                                                                   ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[0]                                                                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                              ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|control[0]                                                                                                                                                     ; Proyecto:u1|gpu:gpu_0|control[0]                                                                                                                                                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_master_translator:gpu_0_data_master_translator|read_accepted                                                                                               ; Proyecto:u1|altera_merlin_master_translator:gpu_0_data_master_translator|read_accepted                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|wait_latency_counter[0]                                                                                    ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|wait_latency_counter[0]                                                                                    ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                    ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                    ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                           ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                               ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[1]                                                                                ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[1]                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[0]                                                                                ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[0]                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                              ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                           ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[7]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[7]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[5]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[5]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[2]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[2]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[3]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[3]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                               ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|control[1]                                                                                                                                                     ; Proyecto:u1|gpu:gpu_0|control[1]                                                                                                                                                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[6]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[6]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[4]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[4]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[0]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[0]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[1]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[1]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][62]                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][62]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|address_reg[1]                                                                                                             ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|address_reg[1]                                                                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][10]                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][10]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                   ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|address_reg[0]                                                                                                             ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|address_reg[0]                                                                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][0]                                                                 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][0]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][1]                                                                 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][1]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][31]                                                            ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][31]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|din_s1                          ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                         ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[1][5]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[2][5]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][15]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][15]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][18]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][18]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][12]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][12]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][21]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][21]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][17]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][17]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[7][6]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[8][6]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][16]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][16]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][9]                                                                                                                             ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][9]                                                                                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][16]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][16]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][19]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][19]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][21]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][21]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                             ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                             ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[1]                                                                                                              ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[0]                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[35]                                                        ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[2]                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][10]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][10]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[4][6]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[5][6]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][19]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][19]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][21]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][21]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][18]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][18]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[9]                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|data_reg[1]                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[6][6]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[7][6]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[5][6]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[6][6]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][13]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][13]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[17][20]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][20]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                                        ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|data_reg[17]                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][9]                                                                                                                             ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[0][9]                                                                                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[17][21]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][21]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][22]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[27]                                                            ; Proyecto:u1|gpu:gpu_0|memory~73                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0]                                                             ; Proyecto:u1|gpu:gpu_0|memory~46                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Proyecto:u1|gpu:gpu_0|instruction[1]                                                                                                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|instruction_1[1][1]                                                                                                                                    ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][20]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][20]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][22]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][22]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0]                                                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[11]                                                            ; Proyecto:u1|gpu:gpu_0|memory~57                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][22]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[0][22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[17][22]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][22]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|din_s1                      ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][22]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[28]                                                            ; Proyecto:u1|gpu:gpu_0|memory~74                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[13]                                                            ; Proyecto:u1|gpu:gpu_0|memory~59                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][22]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                                             ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[28]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[31]                                                            ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[56]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|x2_reg[8][16]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|x2_reg[5][16]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[4]                                                             ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[29]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[0]                                                                                ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[1]                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[4]                                                             ; Proyecto:u1|gpu:gpu_0|memory~50                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[1]                                                             ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[26]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.802      ;
; 0.541 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][49]                                                                  ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[1]   ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][49]                                                                  ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[0]   ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.808      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                 ; To Node                                                                                                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_active                                                                                                                                                          ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_active                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_read~reg0                                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_read~reg0                                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_data_first                                                                                                                                                      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_data_first                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_active                                                                                                                                                           ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_active                                                                                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_stall                                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_stall                                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_shift_rot_stall                                                                                                                                                          ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_shift_rot_stall                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_has_started                                                                                                                                                      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_has_started                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_active                                                                                                                                                             ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_active                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_write~reg0                                                                                                                                                               ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_write~reg0                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_shift_rot_cnt                                                                                                                                                            ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_shift_rot_cnt                                                                                                                                                            ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_has_started                                                                                                                                              ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_has_started                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_bypass_delayed_started                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_bypass_delayed_started                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                               ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[1]                                                                                                                                                               ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[1]                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[2]                                                                                                                                                               ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[2]                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[0]                                                                                                                                                               ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[0]                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[0]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[0]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[1]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[1]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[2]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[2]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                            ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                            ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                           ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[1]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[1]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[0]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[0]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[2]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[2]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[0]                                                                                               ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[0]                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[1]                                                                                               ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[1]                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                  ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; Proyecto:u1|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|latched_oci_tb_hbreak_req                                                                                                                                                  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|latched_oci_tb_hbreak_req                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                             ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_st_bypass_delayed_started                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_st_bypass_delayed_started                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                             ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]                                                                                                                                                  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                  ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                  ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                              ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:sgdma_0_csr_translator|wait_latency_counter[0]                                                                                                                                 ; Proyecto:u1|altera_merlin_slave_translator:sgdma_0_csr_translator|wait_latency_counter[0]                                                                                                                                 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator|wait_latency_counter[0]                                                                                                                          ; Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator|wait_latency_counter[0]                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|wait_latency_counter[1]                                                                                                                          ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|wait_latency_counter[1]                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|wait_latency_counter[0]                                                                                                                          ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|wait_latency_counter[0]                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                       ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                      ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|wait_latency_counter[0]                                                                                                              ; Proyecto:u1|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|wait_latency_counter[0]                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[1]                                                                                                                                                  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[1]                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[1]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[1]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[0]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[0]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[2]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[2]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[6]                                                                                                                                                            ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[6]                                                                                                                                                            ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                       ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[1]                                                                                                                                  ; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[1]                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]                                                                                                                                  ; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|count[0]                                                                                                                                                        ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|count[0]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                           ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|prev_request[1]                                                                                                                                                        ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|prev_request[1]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                         ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                   ; Proyecto:u1|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|i_read~reg0                                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|i_read~reg0                                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_sdram_0:sdram_0|active_cs_n                                                                                                                                                                          ; Proyecto:u1|Proyecto_sdram_0:sdram_0|active_cs_n                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|use_reg                                                                                                                                                                   ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|use_reg                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_RD_BEGIN_SUBBURST                                                             ; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_RD_BEGIN_SUBBURST                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                  ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|monitor_error          ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|monitor_error          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                    ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_avalon_reg:the_Proyecto_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_avalon_reg:the_Proyecto_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|use_reg                                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|use_reg                                                                                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_master_translator:sgdma_0_m_read_translator|end_begintransfer                                                                                                                                   ; Proyecto:u1|altera_merlin_master_translator:sgdma_0_m_read_translator|end_begintransfer                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                        ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                        ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                                ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_active                                                                                                                                                   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_active                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|probepresent           ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|probepresent           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_active                                                                                                                                                             ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_active                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                    ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[8]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[9]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.782      ;
; 0.518 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.784      ;
; 0.524 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.790      ;
; 0.664 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.930      ;
; 0.667 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.933      ;
; 0.674 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[10]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 0.934      ;
; 0.679 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.945      ;
; 0.681 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.947      ;
; 0.706 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[15]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 0.966      ;
; 0.708 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[11]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 0.968      ;
; 0.716 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.980      ;
; 0.728 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.992      ;
; 0.729 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.993      ;
; 0.729 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.993      ;
; 0.808 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.074      ;
; 0.814 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.819 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.088      ;
; 0.833 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                        ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.101      ;
; 0.842 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.110      ;
; 0.844 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.116      ;
; 0.849 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.853 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 0.905 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.176      ;
; 0.937 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.203      ;
; 0.953 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|VD                                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.225      ;
; 0.968 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.234      ;
; 0.968 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.234      ;
; 0.971 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.237      ;
; 0.977 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                               ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[0]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.270      ;
; 0.977 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[22]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 1.269      ;
; 0.979 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[5]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 1.271      ;
; 0.979 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[18]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.254      ;
; 0.981 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[3]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.274      ;
; 0.983 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[21]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.276      ;
; 0.987 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[20]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.280      ;
; 0.988 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[6]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.018      ; 1.272      ;
; 0.991 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[7]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.284      ;
; 0.993 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[19]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.286      ;
; 1.000 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[16]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.293      ;
; 1.019 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.285      ;
; 1.027 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.291      ;
; 1.029 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.293      ;
; 1.071 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.337      ;
; 1.078 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|HD                                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 1.352      ;
; 1.090 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.361      ;
; 1.101 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.367      ;
; 1.104 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.370      ;
; 1.104 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.370      ;
; 1.107 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.373      ;
; 1.113 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[4]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.406      ;
; 1.119 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                               ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[1]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.412      ;
; 1.119 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[17]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.412      ;
; 1.131 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|VD                                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.403      ;
; 1.144 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.408      ;
; 1.191 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.457      ;
; 1.196 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[23]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.490      ;
; 1.197 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.198 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[2]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.491      ;
; 1.203 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.470      ;
; 1.205 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.471      ;
; 1.218 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[12]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.490      ;
; 1.224 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[13]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.496      ;
; 1.228 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.230 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.496      ;
; 1.230 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.496      ;
; 1.230 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.496      ;
; 1.234 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.500      ;
; 1.240 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.506      ;
; 1.241 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.507      ;
; 1.241 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.507      ;
; 1.244 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                        ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.512      ;
; 1.262 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.528      ;
; 1.267 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.269 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.540      ;
; 1.270 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.541      ;
; 1.270 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.541      ;
; 1.270 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.536      ;
; 1.274 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.540      ;
; 1.297 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.563      ;
; 1.301 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.567      ;
; 1.305 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.306 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.572      ;
; 1.312 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|HD                                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 1.586      ;
; 1.313 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.082      ; 1.629      ;
; 1.329 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.082      ; 1.645      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                                                                                                                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[2]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 3.414      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[18]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 3.414      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[19]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.076     ; 3.387      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[3]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.076     ; 3.387      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[22]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 3.414      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[6]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 3.414      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[7]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.076     ; 3.387      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[23]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.076     ; 3.387      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[10]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 3.414      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[26]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 3.414      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[11]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.076     ; 3.387      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[27]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.076     ; 3.387      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[14]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 3.414      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[30]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 3.414      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[31]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.076     ; 3.387      ;
; 1.573 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[15]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.076     ; 3.387      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[5]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[21]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[16]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[0]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[17]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[1]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[4]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[20]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[8]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[24]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[9]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[25]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[28]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[12]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[13]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 1.574 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[29]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.057     ; 3.405      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[199]                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[231]                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[250]                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[248]                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[167]                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[18]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[17]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[20]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[24]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[11]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.284 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[10]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.052      ; 5.804      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|control_reg[4]                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|delayed_descriptor_write_write   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|control_reg[2]                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|can_have_new_chain_complete      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|chain_completed_int              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|delayed_chain_completed_int      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|control_reg[3]                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_readfifo:the_Proyecto_sgdma_0_m_readfifo|m_readfifo_wrreq                                                                                                                                 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|control_reg[5]                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|control_reg[18]                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_command_data_reg[43]                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.039      ; 5.467      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[43]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.036      ; 5.464      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[24]                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[192]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[195]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[196]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[200]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[204]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[132]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[136]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[138]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_upper_reg[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_upper_reg[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_upper_reg[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_pointer_lower_reg[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 5.482      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[18]                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.043      ; 5.471      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[19]                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.043      ; 5.471      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[20]                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.043      ; 5.471      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[21]                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.043      ; 5.471      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[17]                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.043      ; 5.471      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[16]                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.043      ; 5.471      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[15]                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.043      ; 5.471      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|m_read_address[24]                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.043      ; 5.471      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[9]                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[8]                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[10]                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[11]                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[15]                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[13]                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[14]                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[12]                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[3]                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[2]                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|remaining_transactions[1]                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 5.475      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[154]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|chain_completed                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.063      ; 5.491      ;
; 4.608 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_reg[140]                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.050      ; 5.478      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLK_50'                                                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0] ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[0]                                                                                               ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[32]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[70]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[71]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|av_readdata_pre[0]                                                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.794 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|av_readdata_pre[1]                                                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.050     ; 3.192      ;
; 16.801 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[45]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.021     ; 3.214      ;
; 16.801 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[16]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.021     ; 3.214      ;
; 16.801 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[9]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.021     ; 3.214      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.025     ; 3.209      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[13]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.025     ; 3.209      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[24]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.025     ; 3.209      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[28]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.025     ; 3.209      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[51]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 3.212      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[48]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 3.212      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[46]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 3.212      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[50]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 3.212      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[14]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 3.212      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[39]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 3.212      ;
; 16.802 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[38]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 3.212      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[8]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[8]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[24]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[26]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[26]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[22]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[22]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[21]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.804 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[21]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.026     ; 3.206      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[2]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[7]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[17]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[19]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[10]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.807 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[20]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.212      ;
; 16.808 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[39]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.019     ; 3.209      ;
; 16.808 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[8]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.019     ; 3.209      ;
; 16.808 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[25]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.019     ; 3.209      ;
; 16.808 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[26]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.019     ; 3.209      ;
; 16.808 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[31]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.019     ; 3.209      ;
; 16.808 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[16]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.033     ; 3.195      ;
; 16.808 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[7]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.033     ; 3.195      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0] ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[71]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.021     ; 3.206      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[70]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.021     ; 3.206      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 3.212      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[6]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[9]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 3.212      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[14]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[14]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[12]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[12]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.809 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[20]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.035     ; 3.192      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[71]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[38]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[44]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[5]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[6]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[21]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[10]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[11]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[14]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[15]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[70]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 3.209      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[13]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 3.213      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[21]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 3.213      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[24]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 3.213      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[10]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 3.213      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[15]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 3.213      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[6]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 3.213      ;
; 16.810 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[20]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 3.213      ;
; 16.814 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[30]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.018     ; 3.204      ;
; 16.814 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.018     ; 3.204      ;
; 16.814 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[2]                                         ; CLK_50       ; CLK_50      ; 20.000       ; -0.018     ; 3.204      ;
; 16.815 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[41]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.023     ; 3.198      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.032     ; 3.188      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.037     ; 3.183      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[6]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.037     ; 3.183      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[49]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.032     ; 3.188      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[20]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.037     ; 3.183      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[45]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.032     ; 3.188      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[41]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.032     ; 3.188      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[40]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.032     ; 3.188      ;
; 16.816 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[17]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.032     ; 3.188      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[0]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[1]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[2]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[3]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[4]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[16]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[17]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[19]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[20]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[21]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.984 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[23]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 2.079      ;
; 37.990 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.026      ; 2.072      ;
; 37.990 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[22]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.026      ; 2.072      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 37.995 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.045      ;
; 38.008 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[12]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 2.034      ;
; 38.008 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[13]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 2.034      ;
; 38.008 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[14]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 2.034      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.242 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.800      ;
; 38.244 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 1.793      ;
; 38.244 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|HD                                                              ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.012      ; 1.804      ;
; 38.244 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|VD                                                              ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.012      ; 1.804      ;
; 38.260 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.017     ; 1.759      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.273 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 1.751      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.287 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.749      ;
; 38.293 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.009      ; 1.752      ;
; 38.293 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[18]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.009      ; 1.752      ;
; 38.507 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 1.519      ;
; 38.507 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 1.519      ;
; 38.507 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 1.519      ;
; 38.507 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 1.519      ;
; 38.507 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 1.519      ;
; 38.507 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 1.519      ;
; 38.525 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[10]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 1.505      ;
; 38.525 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[11]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 1.505      ;
; 38.525 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[15]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 1.505      ;
; 38.525 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|DEN                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 1.505      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[8]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[9]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
; 38.731 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.305      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[8]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[9]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.245 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[10]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 1.505      ;
; 1.245 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[11]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 1.505      ;
; 1.245 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[15]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 1.505      ;
; 1.245 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|DEN                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 1.505      ;
; 1.263 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.519      ;
; 1.263 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.519      ;
; 1.263 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.519      ;
; 1.263 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.519      ;
; 1.263 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.519      ;
; 1.263 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.519      ;
; 1.477 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.752      ;
; 1.477 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[18]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.752      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.483 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.497 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.751      ;
; 1.510 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 1.759      ;
; 1.526 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.793      ;
; 1.526 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|HD                                                              ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.804      ;
; 1.526 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|VD                                                              ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.804      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.528 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.800      ;
; 1.762 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[12]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.034      ;
; 1.762 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[13]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.034      ;
; 1.762 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[14]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.034      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.775 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.045      ;
; 1.780 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.072      ;
; 1.780 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[22]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.072      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[0]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[1]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[2]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[3]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[4]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[16]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[17]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[19]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[20]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[21]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
; 1.786 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[23]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 2.079      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                     ; To Node                                                                                                                                                                                                                                                                                                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a0  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a1  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a2  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a3  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a4  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a5  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a6  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a7  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a8  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a9  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a10 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a11 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a12 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 1.742 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a13 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.031      ; 2.007      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a0  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a1  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a2  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a3  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a4  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a5  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a6  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a7  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a8  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a9  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a10 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a11 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a12 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a13 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a14 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.008 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a15 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 2.266      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a0  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a1  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a2  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a3  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a4  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a5  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a6  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a7  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.010 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a15 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 2.586 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_valid                                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 2.844      ;
; 2.586 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_sdram_0:sdram_0|rd_valid[1]                                                                                                                                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 2.844      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|empty                                                                                                                                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[2]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|full                                                                                                                                                                                                            ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.842      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr[0]                                                                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u|dreg[0]                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr[3]                                                                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u|dreg[0]                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u|dreg[0]                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr[4]                                                                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr_gray[4]                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr_gray[2]                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.587 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr_gray[3]                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.853      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:sgdma_0_csr_translator|av_readdata_pre[21]                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.874      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.874      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[21]                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.874      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator|av_readdata_pre[5]                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.874      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|av_readdata_pre[5]                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.874      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.874      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[23]                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:sgdma_0_csr_translator|av_readdata_pre[15]                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.874      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[26]                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[28]                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[25]                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[8]                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[23]                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[25]                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.614 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[26]                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.876      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.887      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.884      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 2.891      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_waitrequest                                                                                                                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 2.896      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.882      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|last_dest_id[1]                                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.887      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|last_dest_id[2]                                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.887      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|last_dest_id[0]                                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.887      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[0]                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.878      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[1]                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.878      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 2.894      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|packet_in_progress                                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.882      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 2.891      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.878      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.878      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:lcd_0_control_slave_translator|wait_latency_counter[2]                                                                                                                                                                                                                 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 2.889      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 2.895      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 2.895      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 2.895      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 2.895      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.878      ;
; 2.615 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.878      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLK_50'                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[71]                                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                        ; CLK_50       ; CLK_50      ; 0.000        ; -0.020     ; 2.876      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.055     ; 2.841      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; -0.053     ; 2.843      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[1]                                                                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; -0.056     ; 2.840      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[70]                                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|control[0]                                                                                                                                                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.018     ; 2.878      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_master_translator:gpu_0_data_master_translator|read_accepted                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.020     ; 2.876      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|waitrequest_reset_override                                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; -0.020     ; 2.876      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|wait_latency_counter[1]                                                                                    ; CLK_50       ; CLK_50      ; 0.000        ; -0.051     ; 2.845      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|wait_latency_counter[0]                                                                                    ; CLK_50       ; CLK_50      ; 0.000        ; -0.051     ; 2.845      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[0]                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.032     ; 2.864      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.058     ; 2.838      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.053     ; 2.843      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.053     ; 2.843      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                           ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.024     ; 2.872      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|read_latency_shift_reg[0]                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[27]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[26]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.044     ; 2.852      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[28]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[30]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[31]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; -0.053     ; 2.843      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                               ; CLK_50       ; CLK_50      ; 0.000        ; -0.051     ; 2.845      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|read_latency_shift_reg[0]                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.051     ; 2.845      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[25]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[24]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[1]                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.020     ; 2.876      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[0]                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.020     ; 2.876      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[33]                                                        ; CLK_50       ; CLK_50      ; 0.000        ; -0.032     ; 2.864      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[1]                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.032     ; 2.864      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][62]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.053     ; 2.843      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[89]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                           ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 2.877      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0]                                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.032     ; 2.864      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|data_reg[0]                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.032     ; 2.864      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~0                                                                                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; -0.031     ; 2.865      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|cr[7]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.015     ; 2.881      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|cr[5]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[22]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|cr[2]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|cr[3]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[23]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                    ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[23]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.021     ; 2.875      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[12]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 2.850      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[22]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[24]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[17]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[12]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.018     ; 2.878      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[10]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[14]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[11]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.009     ; 2.887      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[15]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.021     ; 2.875      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[13]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[18]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.009     ; 2.887      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[16]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[20]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[21]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[19]                                                                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.009     ; 2.887      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[29]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[13]                                                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|endofpacket_reg                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.064     ; 2.832      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.056     ; 2.840      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[1]   ; CLK_50       ; CLK_50      ; 0.000        ; -0.058     ; 2.838      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][10]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; -0.058     ; 2.838      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[1] ; CLK_50       ; CLK_50      ; 0.000        ; -0.058     ; 2.838      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[0]   ; CLK_50       ; CLK_50      ; 0.000        ; -0.058     ; 2.838      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; CLK_50       ; CLK_50      ; 0.000        ; -0.058     ; 2.838      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][9]                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; -0.058     ; 2.838      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                               ; CLK_50       ; CLK_50      ; 0.000        ; -0.051     ; 2.845      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|control[1]                                                                                                                                                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.018     ; 2.878      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.022     ; 2.874      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[27]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.015     ; 2.881      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 2.880      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 2.880      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 2.880      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[41]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 2.880      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[42]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.012     ; 2.884      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[43]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 2.880      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[44]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.012     ; 2.884      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[45]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 2.882      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[46]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 2.880      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[47]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[48]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 2.879      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[49]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 2.880      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[22]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 2.850      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[24]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 2.850      ;
; 2.630 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[20]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 2.850      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[0]                                                                                                                                               ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[0]                                                                                                                                               ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                               ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                               ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg0         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg0         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg1         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg1         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg2         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg2         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg3         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg3         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg4         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg4         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg5         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg5         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg6         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg6         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg7         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg7         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_datain_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_datain_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_datain_reg1          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_datain_reg1          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_memory_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_memory_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_we_reg               ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_we_reg               ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg0         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg0         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg1         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg1         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg2         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg2         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg3         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg3         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg4         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg4         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg5         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg5         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg6         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg6         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg7         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg7         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_re_reg               ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_re_reg               ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a1~porta_memory_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a1~porta_memory_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg5 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_50'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg5  ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg1       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg1       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------------------+------------+-------+-------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-------+-------+------------+--------------------------------+
; PS2_KBCLK               ; CLK_50     ; 7.588 ; 7.588 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT               ; CLK_50     ; 7.480 ; 7.480 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK               ; CLK_50     ; 7.688 ; 7.688 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 7.533 ; 7.533 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 7.454 ; 7.454 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 7.192 ; 7.192 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 7.376 ; 7.376 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 7.161 ; 7.161 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 7.149 ; 7.149 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 7.224 ; 7.224 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 7.120 ; 7.120 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 7.218 ; 7.218 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 7.454 ; 7.454 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]      ; CLK_50     ; 1.365 ; 1.365 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]     ; CLK_50     ; 1.365 ; 1.365 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]     ; CLK_50     ; 1.365 ; 1.365 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]     ; CLK_50     ; 1.351 ; 1.351 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]     ; CLK_50     ; 1.361 ; 1.361 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]     ; CLK_50     ; 1.361 ; 1.361 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]     ; CLK_50     ; 1.341 ; 1.341 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]     ; CLK_50     ; 1.332 ; 1.332 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]     ; CLK_50     ; 1.332 ; 1.332 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]     ; CLK_50     ; 1.287 ; 1.287 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]     ; CLK_50     ; 1.327 ; 1.327 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]    ; CLK_50     ; 1.327 ; 1.327 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]    ; CLK_50     ; 1.294 ; 1.294 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]    ; CLK_50     ; 1.311 ; 1.311 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]    ; CLK_50     ; 1.321 ; 1.321 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]    ; CLK_50     ; 1.321 ; 1.321 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]    ; CLK_50     ; 1.321 ; 1.321 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]      ; CLK_50     ; 1.395 ; 1.395 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]     ; CLK_50     ; 1.316 ; 1.316 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]     ; CLK_50     ; 1.316 ; 1.316 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]     ; CLK_50     ; 1.319 ; 1.319 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]     ; CLK_50     ; 1.335 ; 1.335 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]     ; CLK_50     ; 1.325 ; 1.325 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]     ; CLK_50     ; 1.335 ; 1.335 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]     ; CLK_50     ; 1.335 ; 1.335 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]     ; CLK_50     ; 1.333 ; 1.333 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]     ; CLK_50     ; 1.361 ; 1.361 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]     ; CLK_50     ; 1.361 ; 1.361 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]    ; CLK_50     ; 1.351 ; 1.351 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]    ; CLK_50     ; 1.382 ; 1.382 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]    ; CLK_50     ; 1.382 ; 1.382 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]    ; CLK_50     ; 1.375 ; 1.375 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]    ; CLK_50     ; 1.395 ; 1.395 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]    ; CLK_50     ; 1.395 ; 1.395 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------------------+------------+--------+--------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+--------+--------+------------+--------------------------------+
; PS2_KBCLK               ; CLK_50     ; -7.358 ; -7.358 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT               ; CLK_50     ; -7.250 ; -7.250 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK               ; CLK_50     ; -7.458 ; -7.458 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; -7.303 ; -7.303 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; -6.890 ; -6.890 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; -6.962 ; -6.962 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; -7.146 ; -7.146 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; -6.931 ; -6.931 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; -6.919 ; -6.919 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; -6.994 ; -6.994 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; -6.890 ; -6.890 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; -6.988 ; -6.988 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; -7.224 ; -7.224 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]      ; CLK_50     ; -1.123 ; -1.123 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]     ; CLK_50     ; -1.201 ; -1.201 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]     ; CLK_50     ; -1.201 ; -1.201 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]     ; CLK_50     ; -1.187 ; -1.187 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]     ; CLK_50     ; -1.197 ; -1.197 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]     ; CLK_50     ; -1.197 ; -1.197 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]     ; CLK_50     ; -1.177 ; -1.177 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]     ; CLK_50     ; -1.168 ; -1.168 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]     ; CLK_50     ; -1.168 ; -1.168 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]     ; CLK_50     ; -1.123 ; -1.123 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]     ; CLK_50     ; -1.163 ; -1.163 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]    ; CLK_50     ; -1.163 ; -1.163 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]    ; CLK_50     ; -1.130 ; -1.130 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]    ; CLK_50     ; -1.147 ; -1.147 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]    ; CLK_50     ; -1.157 ; -1.157 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]    ; CLK_50     ; -1.157 ; -1.157 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]    ; CLK_50     ; -1.157 ; -1.157 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]      ; CLK_50     ; -1.152 ; -1.152 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]     ; CLK_50     ; -1.152 ; -1.152 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]     ; CLK_50     ; -1.152 ; -1.152 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]     ; CLK_50     ; -1.155 ; -1.155 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]     ; CLK_50     ; -1.171 ; -1.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]     ; CLK_50     ; -1.161 ; -1.161 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]     ; CLK_50     ; -1.171 ; -1.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]     ; CLK_50     ; -1.171 ; -1.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]     ; CLK_50     ; -1.169 ; -1.169 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]     ; CLK_50     ; -1.197 ; -1.197 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]     ; CLK_50     ; -1.197 ; -1.197 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]    ; CLK_50     ; -1.187 ; -1.187 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]    ; CLK_50     ; -1.218 ; -1.218 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]    ; CLK_50     ; -1.218 ; -1.218 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]    ; CLK_50     ; -1.211 ; -1.211 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]    ; CLK_50     ; -1.231 ; -1.231 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]    ; CLK_50     ; -1.231 ; -1.231 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------------------------------+------------+--------+--------+------------+--------------------------------+
; Data Port                                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------------------------------------+------------+--------+--------+------------+--------------------------------+
; DRAM0_CLK                                ; CLK_50     ; 2.770  ;        ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ; 2.776  ;        ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBCLK                                ; CLK_50     ; 5.783  ; 5.783  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT                                ; CLK_50     ; 8.541  ; 8.541  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK                                ; CLK_50     ; 7.851  ; 7.851  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT                                ; CLK_50     ; 6.517  ; 6.517  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_E                         ; CLK_50     ; 10.536 ; 10.536 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RS                        ; CLK_50     ; 6.379  ; 6.379  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RW                        ; CLK_50     ; 8.436  ; 8.436  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]                   ; CLK_50     ; 7.030  ; 7.030  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0]                  ; CLK_50     ; 6.365  ; 6.365  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1]                  ; CLK_50     ; 5.396  ; 5.396  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2]                  ; CLK_50     ; 6.697  ; 6.697  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3]                  ; CLK_50     ; 5.578  ; 5.578  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4]                  ; CLK_50     ; 6.048  ; 6.048  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5]                  ; CLK_50     ; 5.477  ; 5.477  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6]                  ; CLK_50     ; 6.884  ; 6.884  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7]                  ; CLK_50     ; 7.030  ; 7.030  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_addr[*]                     ; CLK_50     ; 2.535  ; 2.535  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[0]                    ; CLK_50     ; 2.424  ; 2.424  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[1]                    ; CLK_50     ; 2.448  ; 2.448  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[2]                    ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[3]                    ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[4]                    ; CLK_50     ; 2.502  ; 2.502  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[5]                    ; CLK_50     ; 2.468  ; 2.468  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[6]                    ; CLK_50     ; 2.502  ; 2.502  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[7]                    ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[8]                    ; CLK_50     ; 2.488  ; 2.488  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[9]                    ; CLK_50     ; 2.502  ; 2.502  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[10]                   ; CLK_50     ; 2.457  ; 2.457  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[11]                   ; CLK_50     ; 2.522  ; 2.522  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[12]                   ; CLK_50     ; 2.535  ; 2.535  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ba[*]                       ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[0]                      ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[1]                      ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cas_n                       ; CLK_50     ; 2.410  ; 2.410  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cs_n                        ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]                       ; CLK_50     ; 2.548  ; 2.548  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]                      ; CLK_50     ; 2.464  ; 2.464  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]                      ; CLK_50     ; 2.464  ; 2.464  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]                      ; CLK_50     ; 2.478  ; 2.478  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]                      ; CLK_50     ; 2.488  ; 2.488  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]                      ; CLK_50     ; 2.488  ; 2.488  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]                      ; CLK_50     ; 2.488  ; 2.488  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]                      ; CLK_50     ; 2.517  ; 2.517  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]                      ; CLK_50     ; 2.517  ; 2.517  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]                      ; CLK_50     ; 2.522  ; 2.522  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]                      ; CLK_50     ; 2.542  ; 2.542  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]                     ; CLK_50     ; 2.542  ; 2.542  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]                     ; CLK_50     ; 2.535  ; 2.535  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]                     ; CLK_50     ; 2.538  ; 2.538  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]                     ; CLK_50     ; 2.548  ; 2.548  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]                     ; CLK_50     ; 2.548  ; 2.548  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]                     ; CLK_50     ; 2.548  ; 2.548  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dqm[*]                      ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[0]                     ; CLK_50     ; 2.418  ; 2.418  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[1]                     ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ras_n                       ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_we_n                        ; CLK_50     ; 2.410  ; 2.410  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_addr[*]                     ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[0]                    ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[1]                    ; CLK_50     ; 2.455  ; 2.455  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[2]                    ; CLK_50     ; 2.460  ; 2.460  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[3]                    ; CLK_50     ; 2.450  ; 2.450  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[4]                    ; CLK_50     ; 2.450  ; 2.450  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[5]                    ; CLK_50     ; 2.408  ; 2.408  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[6]                    ; CLK_50     ; 2.408  ; 2.408  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[7]                    ; CLK_50     ; 2.456  ; 2.456  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[8]                    ; CLK_50     ; 2.414  ; 2.414  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[9]                    ; CLK_50     ; 2.400  ; 2.400  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[10]                   ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[11]                   ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[12]                   ; CLK_50     ; 2.457  ; 2.457  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ba[*]                       ; CLK_50     ; 2.450  ; 2.450  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[0]                      ; CLK_50     ; 2.445  ; 2.445  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[1]                      ; CLK_50     ; 2.450  ; 2.450  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cas_n                       ; CLK_50     ; 2.406  ; 2.406  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cs_n                        ; CLK_50     ; 2.426  ; 2.426  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]                       ; CLK_50     ; 2.493  ; 2.493  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]                      ; CLK_50     ; 2.493  ; 2.493  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]                      ; CLK_50     ; 2.493  ; 2.493  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]                      ; CLK_50     ; 2.470  ; 2.470  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]                      ; CLK_50     ; 2.474  ; 2.474  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]                      ; CLK_50     ; 2.464  ; 2.464  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]                      ; CLK_50     ; 2.474  ; 2.474  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]                      ; CLK_50     ; 2.474  ; 2.474  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]                      ; CLK_50     ; 2.456  ; 2.456  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]                      ; CLK_50     ; 2.468  ; 2.468  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]                      ; CLK_50     ; 2.468  ; 2.468  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]                     ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]                     ; CLK_50     ; 2.447  ; 2.447  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]                     ; CLK_50     ; 2.447  ; 2.447  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]                     ; CLK_50     ; 2.414  ; 2.414  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]                     ; CLK_50     ; 2.434  ; 2.434  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]                     ; CLK_50     ; 2.434  ; 2.434  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dqm[*]                      ; CLK_50     ; 2.455  ; 2.455  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[0]                     ; CLK_50     ; 2.402  ; 2.402  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[1]                     ; CLK_50     ; 2.455  ; 2.455  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ras_n                       ; CLK_50     ; 2.436  ; 2.436  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_we_n                        ; CLK_50     ; 2.436  ; 2.436  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM0_CLK                                ; CLK_50     ;        ; 2.770  ; Fall       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ;        ; 2.776  ; Fall       ; u0|altpll_component|pll|clk[0] ;
; VGA_CLK                                  ; CLK_50     ; 2.878  ;        ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_SYNC                                 ; CLK_50     ; 5.111  ; 5.111  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_DEN          ; CLK_50     ; 4.646  ; 4.646  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_HD           ; CLK_50     ; 5.535  ; 5.535  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_RGB_OUT[*]   ; CLK_50     ; 5.659  ; 5.659  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[0]  ; CLK_50     ; 3.957  ; 3.957  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[1]  ; CLK_50     ; 3.952  ; 3.952  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[2]  ; CLK_50     ; 3.947  ; 3.947  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[3]  ; CLK_50     ; 3.962  ; 3.962  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[4]  ; CLK_50     ; 4.179  ; 4.179  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[5]  ; CLK_50     ; 4.217  ; 4.217  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[6]  ; CLK_50     ; 4.417  ; 4.417  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[7]  ; CLK_50     ; 4.410  ; 4.410  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[8]  ; CLK_50     ; 5.618  ; 5.618  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[9]  ; CLK_50     ; 5.659  ; 5.659  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[10] ; CLK_50     ; 5.157  ; 5.157  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[11] ; CLK_50     ; 5.358  ; 5.358  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[12] ; CLK_50     ; 4.624  ; 4.624  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[13] ; CLK_50     ; 4.622  ; 4.622  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[14] ; CLK_50     ; 4.403  ; 4.403  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[15] ; CLK_50     ; 4.918  ; 4.918  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[16] ; CLK_50     ; 5.540  ; 5.540  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[17] ; CLK_50     ; 5.110  ; 5.110  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[18] ; CLK_50     ; 5.090  ; 5.090  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[19] ; CLK_50     ; 5.365  ; 5.365  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[20] ; CLK_50     ; 4.918  ; 4.918  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[21] ; CLK_50     ; 4.875  ; 4.875  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[22] ; CLK_50     ; 4.844  ; 4.844  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[23] ; CLK_50     ; 5.303  ; 5.303  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_VD           ; CLK_50     ; 5.398  ; 5.398  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_CLK                                  ; CLK_50     ;        ; 2.878  ; Fall       ; u0|altpll_component|pll|clk[1] ;
+------------------------------------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+
; Data Port                                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+
; DRAM0_CLK                                ; CLK_50     ; 2.770 ;       ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ; 2.776 ;       ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBCLK                                ; CLK_50     ; 5.783 ; 5.783 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT                                ; CLK_50     ; 8.541 ; 8.541 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK                                ; CLK_50     ; 7.851 ; 7.851 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT                                ; CLK_50     ; 6.517 ; 6.517 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_E                         ; CLK_50     ; 7.256 ; 7.256 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RS                        ; CLK_50     ; 6.379 ; 6.379 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RW                        ; CLK_50     ; 8.436 ; 8.436 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]                   ; CLK_50     ; 5.396 ; 5.396 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0]                  ; CLK_50     ; 6.365 ; 6.365 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1]                  ; CLK_50     ; 5.396 ; 5.396 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2]                  ; CLK_50     ; 6.697 ; 6.697 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3]                  ; CLK_50     ; 5.578 ; 5.578 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4]                  ; CLK_50     ; 6.048 ; 6.048 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5]                  ; CLK_50     ; 5.477 ; 5.477 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6]                  ; CLK_50     ; 6.884 ; 6.884 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7]                  ; CLK_50     ; 7.030 ; 7.030 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_addr[*]                     ; CLK_50     ; 2.424 ; 2.424 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[0]                    ; CLK_50     ; 2.424 ; 2.424 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[1]                    ; CLK_50     ; 2.448 ; 2.448 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[2]                    ; CLK_50     ; 2.458 ; 2.458 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[3]                    ; CLK_50     ; 2.485 ; 2.485 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[4]                    ; CLK_50     ; 2.502 ; 2.502 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[5]                    ; CLK_50     ; 2.468 ; 2.468 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[6]                    ; CLK_50     ; 2.502 ; 2.502 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[7]                    ; CLK_50     ; 2.485 ; 2.485 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[8]                    ; CLK_50     ; 2.488 ; 2.488 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[9]                    ; CLK_50     ; 2.502 ; 2.502 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[10]                   ; CLK_50     ; 2.457 ; 2.457 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[11]                   ; CLK_50     ; 2.522 ; 2.522 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[12]                   ; CLK_50     ; 2.535 ; 2.535 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ba[*]                       ; CLK_50     ; 2.485 ; 2.485 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[0]                      ; CLK_50     ; 2.485 ; 2.485 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[1]                      ; CLK_50     ; 2.485 ; 2.485 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cas_n                       ; CLK_50     ; 2.410 ; 2.410 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cs_n                        ; CLK_50     ; 2.458 ; 2.458 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]                       ; CLK_50     ; 2.461 ; 2.461 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]                      ; CLK_50     ; 2.461 ; 2.461 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]                      ; CLK_50     ; 2.461 ; 2.461 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]                      ; CLK_50     ; 2.475 ; 2.475 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]                      ; CLK_50     ; 2.485 ; 2.485 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]                      ; CLK_50     ; 2.485 ; 2.485 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]                      ; CLK_50     ; 2.485 ; 2.485 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]                      ; CLK_50     ; 2.514 ; 2.514 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]                      ; CLK_50     ; 2.514 ; 2.514 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]                      ; CLK_50     ; 2.519 ; 2.519 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]                      ; CLK_50     ; 2.539 ; 2.539 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]                     ; CLK_50     ; 2.539 ; 2.539 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]                     ; CLK_50     ; 2.532 ; 2.532 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]                     ; CLK_50     ; 2.535 ; 2.535 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]                     ; CLK_50     ; 2.545 ; 2.545 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]                     ; CLK_50     ; 2.545 ; 2.545 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]                     ; CLK_50     ; 2.545 ; 2.545 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dqm[*]                      ; CLK_50     ; 2.418 ; 2.418 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[0]                     ; CLK_50     ; 2.418 ; 2.418 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[1]                     ; CLK_50     ; 2.475 ; 2.475 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ras_n                       ; CLK_50     ; 2.458 ; 2.458 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_we_n                        ; CLK_50     ; 2.410 ; 2.410 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_addr[*]                     ; CLK_50     ; 2.400 ; 2.400 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[0]                    ; CLK_50     ; 2.475 ; 2.475 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[1]                    ; CLK_50     ; 2.455 ; 2.455 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[2]                    ; CLK_50     ; 2.460 ; 2.460 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[3]                    ; CLK_50     ; 2.450 ; 2.450 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[4]                    ; CLK_50     ; 2.450 ; 2.450 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[5]                    ; CLK_50     ; 2.408 ; 2.408 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[6]                    ; CLK_50     ; 2.408 ; 2.408 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[7]                    ; CLK_50     ; 2.456 ; 2.456 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[8]                    ; CLK_50     ; 2.414 ; 2.414 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[9]                    ; CLK_50     ; 2.400 ; 2.400 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[10]                   ; CLK_50     ; 2.475 ; 2.475 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[11]                   ; CLK_50     ; 2.458 ; 2.458 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[12]                   ; CLK_50     ; 2.457 ; 2.457 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ba[*]                       ; CLK_50     ; 2.445 ; 2.445 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[0]                      ; CLK_50     ; 2.445 ; 2.445 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[1]                      ; CLK_50     ; 2.450 ; 2.450 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cas_n                       ; CLK_50     ; 2.406 ; 2.406 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cs_n                        ; CLK_50     ; 2.426 ; 2.426 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]                       ; CLK_50     ; 2.411 ; 2.411 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]                      ; CLK_50     ; 2.490 ; 2.490 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]                      ; CLK_50     ; 2.490 ; 2.490 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]                      ; CLK_50     ; 2.467 ; 2.467 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]                      ; CLK_50     ; 2.471 ; 2.471 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]                      ; CLK_50     ; 2.461 ; 2.461 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]                      ; CLK_50     ; 2.471 ; 2.471 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]                      ; CLK_50     ; 2.471 ; 2.471 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]                      ; CLK_50     ; 2.453 ; 2.453 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]                      ; CLK_50     ; 2.465 ; 2.465 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]                      ; CLK_50     ; 2.465 ; 2.465 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]                     ; CLK_50     ; 2.455 ; 2.455 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]                     ; CLK_50     ; 2.444 ; 2.444 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]                     ; CLK_50     ; 2.444 ; 2.444 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]                     ; CLK_50     ; 2.411 ; 2.411 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]                     ; CLK_50     ; 2.431 ; 2.431 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]                     ; CLK_50     ; 2.431 ; 2.431 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dqm[*]                      ; CLK_50     ; 2.402 ; 2.402 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[0]                     ; CLK_50     ; 2.402 ; 2.402 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[1]                     ; CLK_50     ; 2.455 ; 2.455 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ras_n                       ; CLK_50     ; 2.436 ; 2.436 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_we_n                        ; CLK_50     ; 2.436 ; 2.436 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM0_CLK                                ; CLK_50     ;       ; 2.770 ; Fall       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ;       ; 2.776 ; Fall       ; u0|altpll_component|pll|clk[0] ;
; VGA_CLK                                  ; CLK_50     ; 2.878 ;       ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_SYNC                                 ; CLK_50     ; 4.804 ; 4.804 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_DEN          ; CLK_50     ; 4.646 ; 4.646 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_HD           ; CLK_50     ; 5.535 ; 5.535 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_RGB_OUT[*]   ; CLK_50     ; 3.947 ; 3.947 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[0]  ; CLK_50     ; 3.957 ; 3.957 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[1]  ; CLK_50     ; 3.952 ; 3.952 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[2]  ; CLK_50     ; 3.947 ; 3.947 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[3]  ; CLK_50     ; 3.962 ; 3.962 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[4]  ; CLK_50     ; 4.179 ; 4.179 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[5]  ; CLK_50     ; 4.217 ; 4.217 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[6]  ; CLK_50     ; 4.417 ; 4.417 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[7]  ; CLK_50     ; 4.410 ; 4.410 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[8]  ; CLK_50     ; 5.618 ; 5.618 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[9]  ; CLK_50     ; 5.659 ; 5.659 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[10] ; CLK_50     ; 5.157 ; 5.157 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[11] ; CLK_50     ; 5.358 ; 5.358 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[12] ; CLK_50     ; 4.624 ; 4.624 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[13] ; CLK_50     ; 4.622 ; 4.622 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[14] ; CLK_50     ; 4.403 ; 4.403 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[15] ; CLK_50     ; 4.918 ; 4.918 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[16] ; CLK_50     ; 5.540 ; 5.540 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[17] ; CLK_50     ; 5.110 ; 5.110 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[18] ; CLK_50     ; 5.090 ; 5.090 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[19] ; CLK_50     ; 5.365 ; 5.365 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[20] ; CLK_50     ; 4.918 ; 4.918 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[21] ; CLK_50     ; 4.875 ; 4.875 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[22] ; CLK_50     ; 4.844 ; 4.844 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[23] ; CLK_50     ; 5.303 ; 5.303 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_VD           ; CLK_50     ; 5.398 ; 5.398 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_CLK                                  ; CLK_50     ;       ; 2.878 ; Fall       ; u0|altpll_component|pll|clk[1] ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+-------------------------+------------+-------+------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-------+------+------------+--------------------------------+
; PS2_KBDAT               ; CLK_50     ; 6.065 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 6.290 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 8.101 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 8.728 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 8.101 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 8.400 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 8.410 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 8.410 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 8.420 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 8.131 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 8.131 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-------+------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+-------------------------+------------+-------+------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-------+------+------------+--------------------------------+
; PS2_KBDAT               ; CLK_50     ; 6.065 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 6.290 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 8.101 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 8.728 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 8.101 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 8.400 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 8.410 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 8.410 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 8.420 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 8.131 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 8.131 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-------+------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port               ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+
; PS2_KBDAT               ; CLK_50     ; 6.065     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 6.290     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 8.101     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 8.728     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 8.101     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 8.400     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 8.410     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 8.410     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 8.420     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 8.131     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 8.131     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port               ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+
; PS2_KBDAT               ; CLK_50     ; 6.065     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 6.290     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 8.101     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 8.728     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 8.101     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 8.400     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 8.410     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 8.410     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 8.420     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 8.131     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 8.131     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u0|altpll_component|pll|clk[0] ; 3.546  ; 0.000         ;
; CLK_50                         ; 11.281 ; 0.000         ;
; u0|altpll_component|pll|clk[1] ; 36.738 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLK_50                         ; 0.215 ; 0.000         ;
; u0|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; u0|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u0|altpll_component|pll|clk[0] ; 2.984  ; 0.000         ;
; CLK_50                         ; 18.080 ; 0.000         ;
; u0|altpll_component|pll|clk[1] ; 38.957 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; u0|altpll_component|pll|clk[1] ; 0.584 ; 0.000         ;
; u0|altpll_component|pll|clk[0] ; 0.989 ; 0.000         ;
; CLK_50                         ; 1.437 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u0|altpll_component|pll|clk[0] ; 2.873  ; 0.000         ;
; CLK_50                         ; 7.873  ; 0.000         ;
; u0|altpll_component|pll|clk[1] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 3.546 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.500      ;
; 3.555 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.491      ;
; 3.628 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.418      ;
; 3.638 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[26] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.408      ;
; 3.679 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.367      ;
; 3.679 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.367      ;
; 3.697 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[1]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 1.286      ;
; 3.736 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[13]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[25] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.302      ;
; 3.755 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[5]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.283      ;
; 3.761 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.285      ;
; 3.763 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.283      ;
; 3.789 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.249      ;
; 3.808 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[19]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 1.209      ;
; 3.811 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[1]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.049     ; 1.172      ;
; 3.824 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[13]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.214      ;
; 3.850 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[23]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 1.167      ;
; 3.852 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[3]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.067     ; 1.113      ;
; 3.855 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.183      ;
; 3.858 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[11]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.162      ;
; 3.863 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[5]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.175      ;
; 3.874 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[10]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.172      ;
; 3.878 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[3]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.067     ; 1.087      ;
; 3.878 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[12]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.160      ;
; 3.884 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.136      ;
; 3.885 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.135      ;
; 3.885 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.135      ;
; 3.886 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.152      ;
; 3.889 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.131      ;
; 3.899 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.139      ;
; 3.901 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[28]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.134      ;
; 3.926 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.112      ;
; 3.937 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[23]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 1.080      ;
; 3.943 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[0]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[8]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.092      ;
; 3.944 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[11]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.076      ;
; 3.944 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[2]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.102      ;
; 3.951 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[31]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[11] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 1.066      ;
; 3.951 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[31]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 1.066      ;
; 3.955 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[10]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.091      ;
; 3.957 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[27]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[3]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 1.060      ;
; 3.964 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[18]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[26] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.082      ;
; 3.968 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[18]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.078      ;
; 3.968 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[26]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.011      ; 1.075      ;
; 3.971 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.067      ;
; 3.971 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[26]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.011      ; 1.072      ;
; 3.971 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[23] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.049      ;
; 3.972 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[0]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.066      ;
; 3.972 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[29]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.063      ;
; 3.973 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[6]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.073      ;
; 3.973 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[9]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.065      ;
; 3.974 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[1]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.064      ;
; 3.975 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[29]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.060      ;
; 3.975 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.045      ;
; 3.975 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[15] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.045      ;
; 3.978 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[25]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.057      ;
; 3.980 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[17]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[25] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.055      ;
; 3.981 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[17] ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot[17]        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.055      ; 1.106      ;
; 3.981 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[29] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.057      ;
; 3.982 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[9]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.056      ;
; 3.983 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[17] ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot[1]         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.055      ; 1.104      ;
; 3.983 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[24] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.055      ;
; 3.989 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[30]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.011      ; 1.054      ;
; 3.996 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[2]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 1.050      ;
; 3.996 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[4]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[12] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.042      ;
; 3.997 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[28]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[4]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 1.038      ;
; 4.009 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[4]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot[4]         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.079      ; 1.102      ;
; 4.010 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[4]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot[20]        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.079      ; 1.101      ;
; 4.011 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[8]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[20] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.027      ;
; 4.017 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[5]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.021      ;
; 4.018 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[31] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 1.002      ;
; 4.019 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.019      ;
; 4.021 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[25] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 1.017      ;
; 4.022 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[15]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 0.998      ;
; 4.028 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[19]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[27] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 0.989      ;
; 4.039 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[20]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 0.996      ;
; 4.049 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[20] ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot[20]        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.079      ; 1.062      ;
; 4.051 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[20] ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot[4]         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.079      ; 1.060      ;
; 4.061 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[6]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.985      ;
; 4.068 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[25]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[1]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.003      ; 0.967      ;
; 4.071 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[13]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[17] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 0.967      ;
; 4.072 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[14]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.974      ;
; 4.072 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[12]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[24] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 0.966      ;
; 4.075 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[4]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[16] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 0.963      ;
; 4.075 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[9]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[21] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 0.963      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.970      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[18] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.970      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[22] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.970      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.970      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[10] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.970      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[26] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.970      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[14] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.970      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[30] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.014      ; 0.970      ;
; 4.076 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[8]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[16] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 0.962      ;
; 4.079 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[27]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[7]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 0.938      ;
; 4.080 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[13]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[13] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 0.958      ;
; 4.083 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[7]   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[19] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 0.937      ;
; 4.088 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[9]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot[25]        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.044      ; 0.988      ;
; 4.088 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[16]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[28] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 0.950      ;
; 4.089 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[9]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_rot[9]         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.044      ; 0.987      ;
; 4.095 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[30]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[6]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.011      ; 0.948      ;
; 4.098 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|M_rot_step1[22]  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[2]  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; 0.011      ; 0.945      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_50'                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.281 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.711      ;
; 11.281 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.711      ;
; 11.281 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.711      ;
; 11.281 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.711      ;
; 11.281 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.711      ;
; 11.297 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.692      ;
; 11.297 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.692      ;
; 11.297 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.692      ;
; 11.297 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.692      ;
; 11.297 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][25]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.692      ;
; 11.302 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.665      ;
; 11.302 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.665      ;
; 11.302 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.665      ;
; 11.302 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.665      ;
; 11.302 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.665      ;
; 11.315 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.649      ;
; 11.315 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.649      ;
; 11.315 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.649      ;
; 11.315 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.649      ;
; 11.315 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][25] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.649      ;
; 11.337 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.630      ;
; 11.337 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.630      ;
; 11.337 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.630      ;
; 11.337 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.630      ;
; 11.337 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.630      ;
; 11.350 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.614      ;
; 11.350 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.614      ;
; 11.350 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.614      ;
; 11.350 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.614      ;
; 11.350 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][24] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.614      ;
; 11.351 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.641      ;
; 11.351 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.641      ;
; 11.351 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.641      ;
; 11.351 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.641      ;
; 11.351 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.641      ;
; 11.367 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.622      ;
; 11.367 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.622      ;
; 11.367 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.622      ;
; 11.367 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.622      ;
; 11.367 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][23]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.622      ;
; 11.372 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.595      ;
; 11.372 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.595      ;
; 11.372 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.595      ;
; 11.372 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.595      ;
; 11.372 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.595      ;
; 11.385 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.579      ;
; 11.385 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.579      ;
; 11.385 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.579      ;
; 11.385 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.579      ;
; 11.385 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][23] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.579      ;
; 11.386 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.606      ;
; 11.386 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.606      ;
; 11.386 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.606      ;
; 11.386 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.606      ;
; 11.386 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.606      ;
; 11.402 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.587      ;
; 11.402 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.587      ;
; 11.402 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.587      ;
; 11.402 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.587      ;
; 11.402 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][22]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.587      ;
; 11.407 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.560      ;
; 11.407 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.560      ;
; 11.407 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.560      ;
; 11.407 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.560      ;
; 11.407 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.560      ;
; 11.420 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.544      ;
; 11.420 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.544      ;
; 11.420 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.544      ;
; 11.420 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.544      ;
; 11.420 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][22] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.544      ;
; 11.421 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.571      ;
; 11.421 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.571      ;
; 11.421 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.571      ;
; 11.421 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.571      ;
; 11.421 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.040     ; 8.571      ;
; 11.437 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.552      ;
; 11.437 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.552      ;
; 11.437 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.552      ;
; 11.437 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.552      ;
; 11.437 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|div_reg[23][21]     ; CLK_50       ; CLK_50      ; 20.000       ; -0.043     ; 8.552      ;
; 11.442 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.525      ;
; 11.442 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.525      ;
; 11.442 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.525      ;
; 11.442 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.525      ;
; 11.442 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.525      ;
; 11.455 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.509      ;
; 11.455 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.509      ;
; 11.455 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.509      ;
; 11.455 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.509      ;
; 11.455 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][21] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.509      ;
; 11.477 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.490      ;
; 11.477 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.490      ;
; 11.477 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.490      ;
; 11.477 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.490      ;
; 11.477 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_0|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.065     ; 8.490      ;
; 11.490 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg0 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.474      ;
; 11.490 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg1 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.474      ;
; 11.490 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg2 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.474      ;
; 11.490 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg3 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.474      ;
; 11.490 ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|altsyncram:regs_rtl_1|altsyncram_37i1:auto_generated|ram_block1a0~portb_address_reg4 ; Proyecto:u1|gpu:gpu_0|core:u0|fadd_fsub:u3|add_sub:u0|y_1[1][20] ; CLK_50       ; CLK_50      ; 20.000       ; -0.068     ; 8.474      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                                                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 36.738 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 3.279      ;
; 36.740 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 3.277      ;
; 36.810 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 3.207      ;
; 36.852 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 3.165      ;
; 36.880 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 3.137      ;
; 36.944 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 3.073      ;
; 37.011 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.012     ; 3.009      ;
; 37.014 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 3.003      ;
; 37.033 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.984      ;
; 37.058 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.991      ;
; 37.060 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.989      ;
; 37.068 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.981      ;
; 37.070 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.979      ;
; 37.071 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.946      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.086 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.945      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.088 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.943      ;
; 37.105 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.912      ;
; 37.118 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.899      ;
; 37.123 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.894      ;
; 37.130 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.919      ;
; 37.135 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.013     ; 2.884      ;
; 37.137 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.013     ; 2.882      ;
; 37.140 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.909      ;
; 37.147 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.870      ;
; 37.149 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.868      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.158 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.873      ;
; 37.164 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.853      ;
; 37.172 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.877      ;
; 37.182 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.867      ;
; 37.189 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.828      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.849      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.200 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.831      ;
; 37.207 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.013     ; 2.812      ;
; 37.210 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.839      ;
; 37.219 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                       ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 2.798      ;
; 37.225 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg1 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.824      ;
; 37.227 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg1 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.050      ; 2.822      ;
; 37.228 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.803      ;
; 37.228 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.803      ;
; 37.228 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6] ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.803      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_50'                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                            ; To Node                                                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                    ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                    ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                        ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[1]                                                                                                                   ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[1]                                                                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[0]                                                                                                                   ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[0]                                                                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                              ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|control[0]                                                                                                                                                     ; Proyecto:u1|gpu:gpu_0|control[0]                                                                                                                                                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_master_translator:gpu_0_data_master_translator|read_accepted                                                                                               ; Proyecto:u1|altera_merlin_master_translator:gpu_0_data_master_translator|read_accepted                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|wait_latency_counter[0]                                                                                    ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|wait_latency_counter[0]                                                                                    ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                    ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                    ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                           ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                               ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[1]                                                                                ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[1]                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[0]                                                                                ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[0]                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                              ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                           ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[7]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[7]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[5]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[5]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[2]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[2]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[3]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[3]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; Proyecto:u1|altera_merlin_slave_agent:gpu_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                               ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|control[1]                                                                                                                                                     ; Proyecto:u1|gpu:gpu_0|control[1]                                                                                                                                                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[6]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[6]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[4]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[4]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[0]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[0]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|gpu:gpu_0|core:u0|cr[1]                                                                                                                                                  ; Proyecto:u1|gpu:gpu_0|core:u0|cr[1]                                                                                                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][62]                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][62]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|address_reg[1]                                                                                                             ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|address_reg[1]                                                                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][10]                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][10]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                   ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                   ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|address_reg[0]                                                                                                             ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|address_reg[0]                                                                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                                                  ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][0]                                                                 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][0]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][1]                                                                 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][1]                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][31]                                                            ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][31]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[1][5]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[2][5]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][18]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][18]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][21]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][21]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|din_s1                          ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                         ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][16]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][16]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][15]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][15]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][12]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][12]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][16]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][16]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][18]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][18]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                             ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[1]                                                                                                              ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[0]                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[35]                                                        ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[2]                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[9]                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|data_reg[1]                                                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|gpu:gpu_0|instruction[1]                                                                                                                                                 ; Proyecto:u1|gpu:gpu_0|core:u0|instruction_1[1][1]                                                                                                                                    ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[7][6]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[8][6]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][17]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][17]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][10]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][10]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[4][6]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[5][6]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][9]                                                                                                                             ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][9]                                                                                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][19]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][19]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][21]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][21]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                             ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[27]                                                            ; Proyecto:u1|gpu:gpu_0|memory~73                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0]                                                             ; Proyecto:u1|gpu:gpu_0|memory~46                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                                        ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|data_reg[17]                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[6][6]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[7][6]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Proyecto:u1|gpu:gpu_0|core:u0|ie[5][6]                                                                                                                                               ; Proyecto:u1|gpu:gpu_0|core:u0|ie[6][6]                                                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][19]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][19]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][21]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][21]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[17][20]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][20]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[13]                                                            ; Proyecto:u1|gpu:gpu_0|memory~59                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[11]                                                            ; Proyecto:u1|gpu:gpu_0|memory~57                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][9]                                                                                                                             ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[0][9]                                                                                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][13]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][13]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][22]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[17][21]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][21]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[28]                                                            ; Proyecto:u1|gpu:gpu_0|memory~74                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]                                                             ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0]                                                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                                             ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[28]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][20]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][20]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][22]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][22]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[2][22]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[0][22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[17][22]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[14][22]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|din_s1                      ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                     ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[31]                                                            ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[56]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][22]                                                                                                                            ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[5][22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|x2_reg[8][16]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|x2_reg[5][16]                                                                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[4]                                                             ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[29]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[11][22]                                                                                                                           ; Proyecto:u1|gpu:gpu_0|core:u0|fdiv:u5|div:u0|y_reg[8][22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[1]                                                             ; Proyecto:u1|gpu:gpu_0|memory_rtl_0_bypass[26]                                                                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[0]                                                                                ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[1]                                                                                ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[4]                                                             ; Proyecto:u1|gpu:gpu_0|memory~50                                                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                             ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                             ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|read_latency_shift_reg[0]                                                                                  ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                               ; CLK_50       ; CLK_50      ; 0.000        ; 0.000      ; 0.403      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                 ; To Node                                                                                                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_active                                                                                                                                                          ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_active                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_read~reg0                                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_read~reg0                                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_data_first                                                                                                                                                      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_data_first                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_active                                                                                                                                                           ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_active                                                                                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_stall                                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_stall                                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_shift_rot_stall                                                                                                                                                          ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_shift_rot_stall                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_has_started                                                                                                                                                      ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_fill_has_started                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_active                                                                                                                                                             ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wb_active                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_write~reg0                                                                                                                                                               ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_write~reg0                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_shift_rot_cnt                                                                                                                                                            ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_shift_rot_cnt                                                                                                                                                            ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_has_started                                                                                                                                              ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_has_started                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_bypass_delayed_started                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_ld_bypass_delayed_started                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                               ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[1]                                                                                                                                                               ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[1]                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[2]                                                                                                                                                               ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[2]                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[0]                                                                                                                                                               ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[0]                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[0]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[0]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[1]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[1]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[2]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[2]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                            ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                            ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                           ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[1]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[1]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[0]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[0]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[2]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[2]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[0]                                                                                               ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[0]                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[1]                                                                                               ; Proyecto:u1|Proyecto_sdram_0:sdram_0|Proyecto_sdram_0_input_efifo_module:the_Proyecto_sdram_0_input_efifo_module|entries[1]                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                  ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; Proyecto:u1|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|latched_oci_tb_hbreak_req                                                                                                                                                  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|latched_oci_tb_hbreak_req                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                             ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_st_bypass_delayed_started                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_st_bypass_delayed_started                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                             ; Proyecto:u1|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]                                                                                                                                                  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                  ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                  ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                              ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:sgdma_0_csr_translator|wait_latency_counter[0]                                                                                                                                 ; Proyecto:u1|altera_merlin_slave_translator:sgdma_0_csr_translator|wait_latency_counter[0]                                                                                                                                 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator|wait_latency_counter[0]                                                                                                                          ; Proyecto:u1|altera_merlin_slave_translator:ps2_1_avalon_slave_translator|wait_latency_counter[0]                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|wait_latency_counter[1]                                                                                                                          ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|wait_latency_counter[1]                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|wait_latency_counter[0]                                                                                                                          ; Proyecto:u1|altera_merlin_slave_translator:ps2_0_avalon_slave_translator|wait_latency_counter[0]                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                       ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                      ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|wait_latency_counter[0]                                                                                                              ; Proyecto:u1|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|wait_latency_counter[0]                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[1]                                                                                                                                                  ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[1]                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[1]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[1]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[0]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[0]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[2]                                                                                                                                                        ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[2]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[6]                                                                                                                                                            ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_line[6]                                                                                                                                                            ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                       ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[1]                                                                                                                                  ; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[1]                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]                                                                                                                                  ; Proyecto:u1|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|count[0]                                                                                                                                                        ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|count[0]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                           ; Proyecto:u1|altera_avalon_sc_fifo:mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|prev_request[1]                                                                                                                                                        ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|prev_request[1]                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                         ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                   ; Proyecto:u1|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|i_read~reg0                                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|i_read~reg0                                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_sdram_0:sdram_0|active_cs_n                                                                                                                                                                          ; Proyecto:u1|Proyecto_sdram_0:sdram_0|active_cs_n                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|use_reg                                                                                                                                                                   ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|use_reg                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_RD_BEGIN_SUBBURST                                                             ; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_RD_BEGIN_SUBBURST                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                  ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|monitor_error          ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|monitor_error          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                    ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_avalon_reg:the_Proyecto_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_avalon_reg:the_Proyecto_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                      ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|use_reg                                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|use_reg                                                                                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_master_translator:sgdma_0_m_read_translator|end_begintransfer                                                                                                                                   ; Proyecto:u1|altera_merlin_master_translator:sgdma_0_m_read_translator|end_begintransfer                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                        ; Proyecto:u1|altera_avalon_sc_fifo:ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                        ; Proyecto:u1|altera_avalon_sc_fifo:ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                               ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                       ; Proyecto:u1|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                                ; Proyecto:u1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_active                                                                                                                                                   ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_active                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|probepresent           ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_nios2_oci:the_Proyecto_nios2_qsys_0_nios2_oci|Proyecto_nios2_qsys_0_nios2_oci_debug:the_Proyecto_nios2_qsys_0_nios2_oci_debug|probepresent           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_active                                                                                                                                                             ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|ic_fill_active                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                    ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                     ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[8]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[9]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.242 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.303 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.455      ;
; 0.306 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.458      ;
; 0.316 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[10]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.465      ;
; 0.323 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[15]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.472      ;
; 0.324 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[11]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.473      ;
; 0.327 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.477      ;
; 0.327 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.479      ;
; 0.332 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.484      ;
; 0.347 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.497      ;
; 0.348 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.498      ;
; 0.348 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.498      ;
; 0.361 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0]    ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.533      ;
; 0.409 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.563      ;
; 0.413 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.565      ;
; 0.416 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                        ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.570      ;
; 0.418 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.576      ;
; 0.432 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.584      ;
; 0.432 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.584      ;
; 0.435 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.587      ;
; 0.437 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|VD                                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.594      ;
; 0.441 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[18]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 0.600      ;
; 0.443 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                               ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[0]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.617      ;
; 0.443 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[5]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 0.616      ;
; 0.444 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[22]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 0.617      ;
; 0.446 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[3]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.620      ;
; 0.446 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[21]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.620      ;
; 0.449 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[20]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.623      ;
; 0.450 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[6]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 0.617      ;
; 0.452 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[7]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.626      ;
; 0.452 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[19]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.626      ;
; 0.455 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.607      ;
; 0.458 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[16]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.632      ;
; 0.467 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.617      ;
; 0.468 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.618      ;
; 0.482 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|HD                                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.639      ;
; 0.497 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|VD                                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.663      ;
; 0.507 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.661      ;
; 0.512 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|din_s1     ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0]     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.675      ;
; 0.517 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.527 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[4]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.701      ;
; 0.532 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[17]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.706      ;
; 0.533 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                               ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[1]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.707      ;
; 0.534 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[23]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.711      ;
; 0.538 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[2]                                                          ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.712      ;
; 0.538 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.550 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.708      ;
; 0.553 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                        ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.708      ;
; 0.554 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.709      ;
; 0.554 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.709      ;
; 0.554 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[12]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.712      ;
; 0.555 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.560 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                              ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[13]                                                         ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.718      ;
; 0.563 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                                ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.063      ; 0.770      ;
; 0.569 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.725      ;
; 0.576 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                     ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                                  ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                                   ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.729      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[5]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[21]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[16]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[0]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[17]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[1]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[19]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.071     ; 1.977      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[3]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.071     ; 1.977      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[4]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[20]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[7]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.071     ; 1.977      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[23]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.071     ; 1.977      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[8]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[24]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[9]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[25]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[11]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.071     ; 1.977      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[27]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.071     ; 1.977      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[28]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[12]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[13]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[29]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.053     ; 1.995      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[31]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.071     ; 1.977      ;
; 2.984 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[15]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.071     ; 1.977      ;
; 2.985 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[2]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.045     ; 2.002      ;
; 2.985 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[18]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.045     ; 2.002      ;
; 2.985 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[22]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.045     ; 2.002      ;
; 2.985 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[6]                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.045     ; 2.002      ;
; 2.985 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[10]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.045     ; 2.002      ;
; 2.985 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[26]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.045     ; 2.002      ;
; 2.985 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[14]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.045     ; 2.002      ;
; 2.985 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Mn_rot_step2[30]                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 5.000        ; -0.045     ; 2.002      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[199]                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[231]                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[250]                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[248]                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[167]                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[18]                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[17]                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[20]                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[24]                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[11]                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 6.898 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_command_grabber:the_Proyecto_sgdma_0_command_grabber|read_command_data[10]                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.048      ; 3.182      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|csr_irq                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_read                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|delayed_run                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|posted_desc_counter[3]                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|posted_desc_counter[1]                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|posted_desc_counter[0]                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|posted_desc_counter[2]                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_read_start                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[15]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|csr_readdata[31]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.014      ; 3.008      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|chain_run                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.056      ; 3.050      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[14]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[2]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[3]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[4]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[5]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[6]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[7]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[8]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[9]                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[10]                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[11]                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|csr_readdata[3]                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.014      ; 3.008      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[13]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|descriptor_write_writedata[21]                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.047      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|descriptor_write_writedata[27]                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.048      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|descriptor_write_writedata[28]                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.048      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|descriptor_write_writedata[29]                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.047      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|descriptor_write_writedata[30]                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.054      ; 3.048      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|descriptor_write_writedata[1]                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.047      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|csr_readdata[0]                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.014      ; 3.008      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_write_which_resides_within_Proyecto_sgdma_0:the_descriptor_write_which_resides_within_Proyecto_sgdma_0|descriptor_write_writedata[24]                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.053      ; 3.047      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|csr_readdata[2]                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.014      ; 3.008      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[12]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|descriptor_read_read_r                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[6]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[7]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[8]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|received_data_counter[9]                                                                                                                                                                                    ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|control_status_slave_which_resides_within_Proyecto_sgdma_0:the_control_status_slave_which_resides_within_Proyecto_sgdma_0|csr_readdata[4]                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.014      ; 3.008      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|desc_assembler[135]                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.042      ; 3.036      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[13]                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[12]                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[14]                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[15]                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.042      ; 3.036      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|descriptor_read_address[16]                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.049      ; 3.043      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_command_data_reg[18]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.046      ; 3.040      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_command_data_reg[20]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.046      ; 3.040      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_command_data_reg[17]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.046      ; 3.040      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_command_data_reg[24]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.046      ; 3.040      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_command_data_reg[11]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.046      ; 3.040      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_m_read:the_Proyecto_sgdma_0_m_read|read_command_data_reg[10]                                                                                                                                                                                   ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.046      ; 3.040      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 3.041      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|cntr_94h:cntr3|pre_hazard[1] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|cntr_94h:cntr3|pre_hazard[0] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.040      ; 3.034      ;
; 7.038 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|reset_n                                                                                          ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|cntr_74h:cntr5|pre_hazard[0] ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 10.000       ; 0.047      ; 3.041      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLK_50'                                                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0] ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[0]                                                                                               ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[32]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[70]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[71]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|av_readdata_pre[0]                                                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.080 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|av_readdata_pre[1]                                                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.042     ; 1.910      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[45]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.016     ; 1.932      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[16]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.016     ; 1.932      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[9]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.016     ; 1.932      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[51]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 1.931      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[48]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 1.931      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[46]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 1.931      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[50]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 1.931      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[14]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 1.931      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[39]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 1.931      ;
; 18.084 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[38]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.017     ; 1.931      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.935      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[8]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[8]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[10]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.935      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[24]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.935      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[20]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.935      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[26]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[26]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[22]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[22]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[21]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.085 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[21]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.022     ; 1.925      ;
; 18.086 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.020     ; 1.926      ;
; 18.086 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[13]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.020     ; 1.926      ;
; 18.086 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[24]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.020     ; 1.926      ;
; 18.086 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[28]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.020     ; 1.926      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[71]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[38]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[44]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[5]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[6]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[21]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[10]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[11]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[14]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[15]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.087 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[70]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.932      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0] ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[71]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.014     ; 1.930      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[70]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.014     ; 1.930      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                        ; CLK_50       ; CLK_50      ; 20.000       ; -0.011     ; 1.933      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[6]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[9]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.011     ; 1.933      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.932      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[39]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.931      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[2]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.932      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[7]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.932      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[17]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.932      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[19]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.012     ; 1.932      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[8]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.931      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[25]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.931      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[26]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.931      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[31]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.013     ; 1.931      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[14]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[14]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[12]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[12]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[20]                                    ; CLK_50       ; CLK_50      ; 20.000       ; -0.030     ; 1.914      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[13]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.010     ; 1.934      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[21]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.010     ; 1.934      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[16]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.027     ; 1.917      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[24]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.010     ; 1.934      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[10]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.010     ; 1.934      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[15]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.010     ; 1.934      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[6]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.010     ; 1.934      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[7]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.027     ; 1.917      ;
; 18.088 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[20]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.010     ; 1.934      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[44]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[5]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[8]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[11]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[1]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[30]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[2]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[3]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[27]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[4]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[9]                                      ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
; 18.090 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[18]                                     ; CLK_50       ; CLK_50      ; 20.000       ; -0.015     ; 1.927      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[0]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[1]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[2]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[3]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[4]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.026      ; 1.101      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[16]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[17]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[19]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[20]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[21]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[22]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.026      ; 1.101      ;
; 38.957 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[23]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.027      ; 1.102      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.961 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.077      ;
; 38.963 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[12]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.075      ;
; 38.963 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[13]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.075      ;
; 38.963 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[14]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 1.075      ;
; 39.072 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.015     ; 0.945      ;
; 39.076 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|HD                                                              ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.011      ; 0.967      ;
; 39.076 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|VD                                                              ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.011      ; 0.967      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.078 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 0.960      ;
; 39.079 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 0.956      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.084 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.098 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 0.939      ;
; 39.102 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.012      ; 0.942      ;
; 39.102 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[18]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.012      ; 0.942      ;
; 39.189 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 0.836      ;
; 39.189 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 0.836      ;
; 39.189 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 0.836      ;
; 39.189 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 0.836      ;
; 39.189 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 0.836      ;
; 39.189 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 0.836      ;
; 39.201 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[10]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 0.828      ;
; 39.201 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[11]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 0.828      ;
; 39.201 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[15]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 0.828      ;
; 39.201 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|DEN                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 0.828      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[8]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[9]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
; 39.296 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 0.736      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[8]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[9]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.679 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[10]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.828      ;
; 0.679 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[11]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.828      ;
; 0.679 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[15]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.828      ;
; 0.679 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|DEN                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.828      ;
; 0.691 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.836      ;
; 0.691 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.836      ;
; 0.691 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.836      ;
; 0.691 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.836      ;
; 0.691 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_valid                                                                                 ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.836      ;
; 0.691 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.836      ;
; 0.778 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.942      ;
; 0.778 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[18]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.942      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                            ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.782 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                           ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                        ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                             ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.796 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.939      ;
; 0.801 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[0]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.956      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[9]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[5]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[4]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[2]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[3]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[8]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[6]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[7]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.802 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|row_counter[1]                                                  ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.960      ;
; 0.804 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|HD                                                              ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 0.967      ;
; 0.804 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|VD                                                              ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 0.967      ;
; 0.808 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0] ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; -0.015     ; 0.945      ;
; 0.917 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[12]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.075      ;
; 0.917 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[13]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.075      ;
; 0.917 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[14]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.075      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[4]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[7]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[3]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[2]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[1]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[0]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[8]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[9]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[6]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.919 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|column_counter[5]                                               ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.077      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[0]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[1]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[2]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[3]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[4]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[5]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 1.101      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[6]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[7]                                                      ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[16]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[17]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[19]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[20]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[21]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[22]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 1.101      ;
; 0.923 ; Proyecto:u1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_video_sync_generator:video_sync_generator_0|RGB_OUT[23]                                                     ; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 1.102      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                     ; To Node                                                                                                                                                                                                                                                                                                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a0  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a1  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a2  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a3  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a4  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a5  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a6  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a7  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a8  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a9  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a10 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a11 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a12 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 0.989 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_1|shift_taps_81n:auto_generated|altsyncram_6ta1:altsyncram2|ram_block5a13 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.042      ; 1.169      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a0  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a1  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a2  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a3  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a4  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a5  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a6  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a7  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a8  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a9  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a10 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a11 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a12 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a13 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a14 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.116 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|dffe4 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_2|shift_taps_svm:auto_generated|altsyncram_ata1:altsyncram2|ram_block5a15 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.290      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a0  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a1  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a2  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a3  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a4  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a5  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a6  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a7  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.121 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|dffe6 ; Proyecto:u1|Proyecto_sgdma_0:sgdma_0|Proyecto_sgdma_0_chain:the_Proyecto_sgdma_0_chain|descriptor_read_which_resides_within_Proyecto_sgdma_0:the_descriptor_read_which_resides_within_Proyecto_sgdma_0|altshift_taps:desc_assembler_rtl_0|shift_taps_rvm:auto_generated|altsyncram_f461:altsyncram4|ram_block7a15 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.032      ; 1.291      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr[0]                                                                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u|dreg[0]                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr[3]                                                                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u|dreg[0]                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u|dreg[0]                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr[4]                                                                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr_gray[4]                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr_gray[2]                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.602 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|in_wr_ptr_gray[3]                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.755      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|empty                                                                                                                                                                                                           ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[2]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|full                                                                                                                                                                                                            ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.747      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_sdram_0:sdram_0|za_valid                                                                                                                                                                                                                                                                     ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.748      ;
; 1.603 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_sdram_0:sdram_0|rd_valid[1]                                                                                                                                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.748      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[0]                                                                                                                                                                                                                                                 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.016      ; 1.796      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 1.798      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|cmd_read                                                                                                                                                                                                                                                          ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.792      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|cmd_write                                                                                                                                                                                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.792      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_009|packet_in_progress                                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 1.793      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 1.798      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_traffic_limiter:limiter_001|last_channel[9]                                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.016      ; 1.796      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 1.798      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 1.798      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_read                                                                                                                                                                                                                                                       ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.792      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_write                                                                                                                                                                                                                                                      ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.792      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][80]                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][81]                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_slave_translator:onchip_memory2_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 1.798      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|Proyecto_cmd_xbar_mux:cmd_xbar_mux_011|packet_in_progress                                                                                                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                              ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][80]                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][81]                                                                                                                                                                                               ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.801      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                                                                                                                                                  ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 1.793      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|byte_cnt_reg[1]                                                                                                                                                                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.790      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][72]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 1.798      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|sink0_data_reg[50]                                                                                                                                                             ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.790      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|byte_cnt_reg[3]                                                                                                                                                                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.790      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|byte_cnt_reg[5]                                                                                                                                                                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.790      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|byte_cnt_reg[4]                                                                                                                                                                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.790      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][60]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][71]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_004|byte_cnt_reg[2]                                                                                                                                                                                                                                         ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.790      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][72]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][19]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_mm_bridge:mm_bridge_0|cmd_burstcount[0]                                                                                                                                                                                                                                                 ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.792      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][60]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][71]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[5][72]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.784      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][58]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
; 1.628 ; Proyecto:u1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                         ; Proyecto:u1|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[4][19]                                                                                                                                                                                                        ; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.782      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLK_50'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a0                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a1                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a2                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a3                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a4                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a5                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a6                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a7                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a8                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a9                           ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a10                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a11                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a12                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a13                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a14                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a15                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a16                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a17                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a18                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a19                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a20                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a21                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a22                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a23                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.437 ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|dffe4                                       ; Proyecto:u1|gpu:gpu_0|core:u0|altshift_taps:instruction_1_rtl_0|shift_taps_e1n:auto_generated|altsyncram_mta1:altsyncram2|ram_block5a24                          ; CLK_50       ; CLK_50      ; 0.000        ; 0.023      ; 1.598      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[71]                                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 1.782      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                    ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.048     ; 1.751      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[89]                                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 1.753      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|count[1]                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; -0.048     ; 1.751      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][75]                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[70]                                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 1.782      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|control[0]                                                                                                                                 ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_master_translator:gpu_0_data_master_translator|read_accepted                                                                           ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 1.782      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 1.782      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]     ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|waitrequest_reset_override                                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|wait_latency_counter[1]                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.045     ; 1.754      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|wait_latency_counter[0]                                                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.045     ; 1.754      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[0]                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.025     ; 1.774      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.051     ; 1.748      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 1.753      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0] ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 1.753      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                       ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0] ; CLK_50       ; CLK_50      ; 0.000        ; -0.018     ; 1.781      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|read_latency_shift_reg[0]                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[27]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 1.780      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[26]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.044     ; 1.755      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[28]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 1.780      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[30]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 1.780      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[31]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 1.780      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0] ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 1.782      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                             ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 1.753      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                           ; CLK_50       ; CLK_50      ; 0.000        ; -0.045     ; 1.754      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_control_slave_translator|read_latency_shift_reg[0]                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.045     ; 1.754      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                         ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[25]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.010     ; 1.789      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[24]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.010     ; 1.789      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[1]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_slave_translator:gpu_0_instruction_slave_translator|wait_latency_counter[0]                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[33]                                    ; CLK_50       ; CLK_50      ; 0.000        ; -0.025     ; 1.774      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|byteen_reg[1]                                                                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.025     ; 1.774      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][62]                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.046     ; 1.753      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[89]                                        ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][90]                                          ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                       ; CLK_50       ; CLK_50      ; 0.000        ; -0.013     ; 1.786      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0]                                     ; CLK_50       ; CLK_50      ; 0.000        ; -0.025     ; 1.774      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|data_reg[0]                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.025     ; 1.774      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|registers:u0|Mux37~0                                                                                                               ; CLK_50       ; CLK_50      ; 0.000        ; -0.029     ; 1.770      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|cr[7]                                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.011     ; 1.788      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|cr[5]                                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.011     ; 1.788      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[22]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.010     ; 1.789      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|cr[2]                                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.011     ; 1.788      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|cr[3]                                                                                                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.011     ; 1.788      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[23]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.010     ; 1.789      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0] ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 1.782      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                ; CLK_50       ; CLK_50      ; 0.000        ; -0.017     ; 1.782      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[23]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 1.783      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[12]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.045     ; 1.754      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[22]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[24]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[17]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[12]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.015     ; 1.784      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[10]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[14]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.012     ; 1.787      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[11]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.006     ; 1.793      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[15]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.016     ; 1.783      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[13]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[18]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.006     ; 1.793      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[16]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[20]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[21]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.014     ; 1.785      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|core:u0|address_1[19]                                                                                                                      ; CLK_50       ; CLK_50      ; 0.000        ; -0.006     ; 1.793      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[29]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.010     ; 1.789      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|gpu:gpu_0|instruction[13]                                                                                                                            ; CLK_50       ; CLK_50      ; 0.000        ; -0.019     ; 1.780      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_merlin_width_adapter:width_adapter_002|endofpacket_reg                                                                                        ; CLK_50       ; CLK_50      ; 0.000        ; -0.055     ; 1.744      ;
; 1.647 ; Proyecto:u1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; Proyecto:u1|altera_avalon_sc_fifo:gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                              ; CLK_50       ; CLK_50      ; 0.000        ; -0.048     ; 1.751      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[0]                                                                                                                                               ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[0]                                                                                                                                               ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                               ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                               ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg0         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg0         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg1         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg1         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg2         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg2         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg3         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg3         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg4         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg4         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg5         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg5         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg6         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg6         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg7         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_address_reg7         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_datain_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_datain_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_datain_reg1          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_datain_reg1          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_memory_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_memory_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_we_reg               ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~porta_we_reg               ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg0         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg0         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg1         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg1         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg2         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg2         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg3         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg3         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg4         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg4         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg5         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg5         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg6         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg6         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg7         ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_address_reg7         ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_re_reg               ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a0~portb_re_reg               ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a1~porta_memory_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_bht_module:Proyecto_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_eeh1:auto_generated|ram_block1a1~porta_memory_reg0          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[0] ; Rise       ; Proyecto:u1|Proyecto_nios2_qsys_0:nios2_qsys_0|Proyecto_nios2_qsys_0_dc_data_module:Proyecto_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ram_block1a0~portb_address_reg5 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_50'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK_50 ; Rise       ; Proyecto:u1|gpu:gpu_0|altsyncram:memory_rtl_0|altsyncram_rgi1:auto_generated|ram_block1a10~portb_address_reg5  ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u0|altpll_component|pll|clk[1]'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg1       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg1       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg2       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altsyncram:mem_rtl_0|altsyncram_8rc1:auto_generated|ram_block1a0~portb_address_reg3       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|din_s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u|dreg[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|empty                                                                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[10]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[11]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[12]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[13]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[14]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[15]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[16]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[17]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[18]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[19]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[20]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[21]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[22]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[23]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[24]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[25]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[26]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[27]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[28]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[29]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[30]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[31]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[35]                                                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[8]                                                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_payload[9]                                                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[0]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[1]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[2]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[3]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr[4]                                                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[0]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[1]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[2]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[3]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u0|altpll_component|pll|clk[1] ; Rise       ; Proyecto:u1|altera_avalon_dc_fifo:dc_fifo_0|out_rd_ptr_gray[4]                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------------------+------------+-------+-------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-------+-------+------------+--------------------------------+
; PS2_KBCLK               ; CLK_50     ; 4.306 ; 4.306 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT               ; CLK_50     ; 4.295 ; 4.295 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK               ; CLK_50     ; 4.424 ; 4.424 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 4.340 ; 4.340 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 4.289 ; 4.289 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 4.163 ; 4.163 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 4.223 ; 4.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 4.138 ; 4.138 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 4.162 ; 4.162 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 4.203 ; 4.203 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 4.138 ; 4.138 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 4.187 ; 4.187 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 4.289 ; 4.289 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]      ; CLK_50     ; 0.874 ; 0.874 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]     ; CLK_50     ; 0.874 ; 0.874 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]     ; CLK_50     ; 0.874 ; 0.874 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]     ; CLK_50     ; 0.862 ; 0.862 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]     ; CLK_50     ; 0.872 ; 0.872 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]     ; CLK_50     ; 0.872 ; 0.872 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]     ; CLK_50     ; 0.852 ; 0.852 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]     ; CLK_50     ; 0.844 ; 0.844 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]     ; CLK_50     ; 0.844 ; 0.844 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]     ; CLK_50     ; 0.801 ; 0.801 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]     ; CLK_50     ; 0.841 ; 0.841 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]    ; CLK_50     ; 0.841 ; 0.841 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]    ; CLK_50     ; 0.808 ; 0.808 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]    ; CLK_50     ; 0.825 ; 0.825 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]    ; CLK_50     ; 0.835 ; 0.835 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]    ; CLK_50     ; 0.835 ; 0.835 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]    ; CLK_50     ; 0.835 ; 0.835 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]      ; CLK_50     ; 0.904 ; 0.904 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]     ; CLK_50     ; 0.828 ; 0.828 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]     ; CLK_50     ; 0.828 ; 0.828 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]     ; CLK_50     ; 0.829 ; 0.829 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]     ; CLK_50     ; 0.846 ; 0.846 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]     ; CLK_50     ; 0.836 ; 0.836 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]     ; CLK_50     ; 0.846 ; 0.846 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]     ; CLK_50     ; 0.846 ; 0.846 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]     ; CLK_50     ; 0.843 ; 0.843 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]     ; CLK_50     ; 0.872 ; 0.872 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]     ; CLK_50     ; 0.872 ; 0.872 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]    ; CLK_50     ; 0.862 ; 0.862 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]    ; CLK_50     ; 0.891 ; 0.891 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]    ; CLK_50     ; 0.891 ; 0.891 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]    ; CLK_50     ; 0.884 ; 0.884 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]    ; CLK_50     ; 0.904 ; 0.904 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]    ; CLK_50     ; 0.904 ; 0.904 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------------------+------------+--------+--------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+--------+--------+------------+--------------------------------+
; PS2_KBCLK               ; CLK_50     ; -4.186 ; -4.186 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT               ; CLK_50     ; -4.175 ; -4.175 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK               ; CLK_50     ; -4.304 ; -4.304 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; -4.220 ; -4.220 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; -4.018 ; -4.018 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; -4.043 ; -4.043 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; -4.103 ; -4.103 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; -4.018 ; -4.018 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; -4.042 ; -4.042 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; -4.083 ; -4.083 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; -4.018 ; -4.018 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; -4.067 ; -4.067 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; -4.169 ; -4.169 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]      ; CLK_50     ; -0.715 ; -0.715 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]     ; CLK_50     ; -0.788 ; -0.788 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]     ; CLK_50     ; -0.788 ; -0.788 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]     ; CLK_50     ; -0.776 ; -0.776 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]     ; CLK_50     ; -0.786 ; -0.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]     ; CLK_50     ; -0.786 ; -0.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]     ; CLK_50     ; -0.766 ; -0.766 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]     ; CLK_50     ; -0.758 ; -0.758 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]     ; CLK_50     ; -0.758 ; -0.758 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]     ; CLK_50     ; -0.715 ; -0.715 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]     ; CLK_50     ; -0.755 ; -0.755 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]    ; CLK_50     ; -0.755 ; -0.755 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]    ; CLK_50     ; -0.722 ; -0.722 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]    ; CLK_50     ; -0.739 ; -0.739 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]    ; CLK_50     ; -0.749 ; -0.749 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]    ; CLK_50     ; -0.749 ; -0.749 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]    ; CLK_50     ; -0.749 ; -0.749 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]      ; CLK_50     ; -0.742 ; -0.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]     ; CLK_50     ; -0.742 ; -0.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]     ; CLK_50     ; -0.742 ; -0.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]     ; CLK_50     ; -0.743 ; -0.743 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]     ; CLK_50     ; -0.760 ; -0.760 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]     ; CLK_50     ; -0.750 ; -0.750 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]     ; CLK_50     ; -0.760 ; -0.760 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]     ; CLK_50     ; -0.760 ; -0.760 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]     ; CLK_50     ; -0.757 ; -0.757 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]     ; CLK_50     ; -0.786 ; -0.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]     ; CLK_50     ; -0.786 ; -0.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]    ; CLK_50     ; -0.776 ; -0.776 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]    ; CLK_50     ; -0.805 ; -0.805 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]    ; CLK_50     ; -0.805 ; -0.805 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]    ; CLK_50     ; -0.798 ; -0.798 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]    ; CLK_50     ; -0.818 ; -0.818 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]    ; CLK_50     ; -0.818 ; -0.818 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+
; Data Port                                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+
; DRAM0_CLK                                ; CLK_50     ; 1.455 ;       ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ; 1.462 ;       ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBCLK                                ; CLK_50     ; 3.061 ; 3.061 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT                                ; CLK_50     ; 4.443 ; 4.443 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK                                ; CLK_50     ; 4.047 ; 4.047 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT                                ; CLK_50     ; 3.424 ; 3.424 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_E                         ; CLK_50     ; 5.131 ; 5.131 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RS                        ; CLK_50     ; 3.234 ; 3.234 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RW                        ; CLK_50     ; 4.193 ; 4.193 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]                   ; CLK_50     ; 3.569 ; 3.569 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0]                  ; CLK_50     ; 3.297 ; 3.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1]                  ; CLK_50     ; 2.843 ; 2.843 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2]                  ; CLK_50     ; 3.446 ; 3.446 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3]                  ; CLK_50     ; 2.959 ; 2.959 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4]                  ; CLK_50     ; 3.162 ; 3.162 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5]                  ; CLK_50     ; 2.877 ; 2.877 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6]                  ; CLK_50     ; 3.441 ; 3.441 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7]                  ; CLK_50     ; 3.569 ; 3.569 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_addr[*]                     ; CLK_50     ; 1.297 ; 1.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[0]                    ; CLK_50     ; 1.191 ; 1.191 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[1]                    ; CLK_50     ; 1.213 ; 1.213 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[2]                    ; CLK_50     ; 1.223 ; 1.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[3]                    ; CLK_50     ; 1.248 ; 1.248 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[4]                    ; CLK_50     ; 1.262 ; 1.262 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[5]                    ; CLK_50     ; 1.233 ; 1.233 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[6]                    ; CLK_50     ; 1.264 ; 1.264 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[7]                    ; CLK_50     ; 1.248 ; 1.248 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[8]                    ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[9]                    ; CLK_50     ; 1.262 ; 1.262 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[10]                   ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[11]                   ; CLK_50     ; 1.284 ; 1.284 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[12]                   ; CLK_50     ; 1.297 ; 1.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ba[*]                       ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[0]                      ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[1]                      ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cas_n                       ; CLK_50     ; 1.176 ; 1.176 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cs_n                        ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]                       ; CLK_50     ; 1.323 ; 1.323 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]                      ; CLK_50     ; 1.244 ; 1.244 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]                      ; CLK_50     ; 1.244 ; 1.244 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]                      ; CLK_50     ; 1.256 ; 1.256 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]                      ; CLK_50     ; 1.266 ; 1.266 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]                      ; CLK_50     ; 1.266 ; 1.266 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]                      ; CLK_50     ; 1.266 ; 1.266 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]                      ; CLK_50     ; 1.294 ; 1.294 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]                      ; CLK_50     ; 1.294 ; 1.294 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]                      ; CLK_50     ; 1.297 ; 1.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]                      ; CLK_50     ; 1.317 ; 1.317 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]                     ; CLK_50     ; 1.317 ; 1.317 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]                     ; CLK_50     ; 1.310 ; 1.310 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]                     ; CLK_50     ; 1.313 ; 1.313 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]                     ; CLK_50     ; 1.323 ; 1.323 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]                     ; CLK_50     ; 1.323 ; 1.323 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]                     ; CLK_50     ; 1.323 ; 1.323 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dqm[*]                      ; CLK_50     ; 1.238 ; 1.238 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[0]                     ; CLK_50     ; 1.184 ; 1.184 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[1]                     ; CLK_50     ; 1.238 ; 1.238 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ras_n                       ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_we_n                        ; CLK_50     ; 1.176 ; 1.176 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_addr[*]                     ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[0]                    ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[1]                    ; CLK_50     ; 1.219 ; 1.219 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[2]                    ; CLK_50     ; 1.226 ; 1.226 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[3]                    ; CLK_50     ; 1.216 ; 1.216 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[4]                    ; CLK_50     ; 1.216 ; 1.216 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[5]                    ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[6]                    ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[7]                    ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[8]                    ; CLK_50     ; 1.181 ; 1.181 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[9]                    ; CLK_50     ; 1.166 ; 1.166 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[10]                   ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[11]                   ; CLK_50     ; 1.223 ; 1.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[12]                   ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ba[*]                       ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[0]                      ; CLK_50     ; 1.209 ; 1.209 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[1]                      ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cas_n                       ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cs_n                        ; CLK_50     ; 1.193 ; 1.193 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]                       ; CLK_50     ; 1.270 ; 1.270 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]                      ; CLK_50     ; 1.270 ; 1.270 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]                      ; CLK_50     ; 1.270 ; 1.270 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]                      ; CLK_50     ; 1.249 ; 1.249 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]                      ; CLK_50     ; 1.252 ; 1.252 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]                      ; CLK_50     ; 1.242 ; 1.242 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]                      ; CLK_50     ; 1.252 ; 1.252 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]                      ; CLK_50     ; 1.252 ; 1.252 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]                      ; CLK_50     ; 1.235 ; 1.235 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]                      ; CLK_50     ; 1.246 ; 1.246 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]                      ; CLK_50     ; 1.246 ; 1.246 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]                     ; CLK_50     ; 1.236 ; 1.236 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]                     ; CLK_50     ; 1.227 ; 1.227 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]                     ; CLK_50     ; 1.227 ; 1.227 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]                     ; CLK_50     ; 1.194 ; 1.194 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]                     ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]                     ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dqm[*]                      ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[0]                     ; CLK_50     ; 1.171 ; 1.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[1]                     ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ras_n                       ; CLK_50     ; 1.203 ; 1.203 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_we_n                        ; CLK_50     ; 1.203 ; 1.203 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM0_CLK                                ; CLK_50     ;       ; 1.455 ; Fall       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ;       ; 1.462 ; Fall       ; u0|altpll_component|pll|clk[0] ;
; VGA_CLK                                  ; CLK_50     ; 1.560 ;       ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_SYNC                                 ; CLK_50     ; 2.631 ; 2.631 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_DEN          ; CLK_50     ; 2.446 ; 2.446 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_HD           ; CLK_50     ; 2.827 ; 2.827 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_RGB_OUT[*]   ; CLK_50     ; 2.929 ; 2.929 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[0]  ; CLK_50     ; 2.149 ; 2.149 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[1]  ; CLK_50     ; 2.147 ; 2.147 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[2]  ; CLK_50     ; 2.139 ; 2.139 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[3]  ; CLK_50     ; 2.151 ; 2.151 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[4]  ; CLK_50     ; 2.251 ; 2.251 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[5]  ; CLK_50     ; 2.275 ; 2.275 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[6]  ; CLK_50     ; 2.356 ; 2.356 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[7]  ; CLK_50     ; 2.351 ; 2.351 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[8]  ; CLK_50     ; 2.929 ; 2.929 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[9]  ; CLK_50     ; 2.916 ; 2.916 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[10] ; CLK_50     ; 2.691 ; 2.691 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[11] ; CLK_50     ; 2.773 ; 2.773 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[12] ; CLK_50     ; 2.434 ; 2.434 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[13] ; CLK_50     ; 2.432 ; 2.432 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[14] ; CLK_50     ; 2.341 ; 2.341 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[15] ; CLK_50     ; 2.576 ; 2.576 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[16] ; CLK_50     ; 2.848 ; 2.848 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[17] ; CLK_50     ; 2.666 ; 2.666 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[18] ; CLK_50     ; 2.680 ; 2.680 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[19] ; CLK_50     ; 2.821 ; 2.821 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[20] ; CLK_50     ; 2.619 ; 2.619 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[21] ; CLK_50     ; 2.553 ; 2.553 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[22] ; CLK_50     ; 2.535 ; 2.535 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[23] ; CLK_50     ; 2.734 ; 2.734 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_VD           ; CLK_50     ; 2.811 ; 2.811 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_CLK                                  ; CLK_50     ;       ; 1.560 ; Fall       ; u0|altpll_component|pll|clk[1] ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+
; Data Port                                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+
; DRAM0_CLK                                ; CLK_50     ; 1.455 ;       ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ; 1.462 ;       ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBCLK                                ; CLK_50     ; 3.061 ; 3.061 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT                                ; CLK_50     ; 4.443 ; 4.443 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK                                ; CLK_50     ; 4.047 ; 4.047 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT                                ; CLK_50     ; 3.424 ; 3.424 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_E                         ; CLK_50     ; 3.670 ; 3.670 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RS                        ; CLK_50     ; 3.234 ; 3.234 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RW                        ; CLK_50     ; 4.193 ; 4.193 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]                   ; CLK_50     ; 2.843 ; 2.843 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0]                  ; CLK_50     ; 3.297 ; 3.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1]                  ; CLK_50     ; 2.843 ; 2.843 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2]                  ; CLK_50     ; 3.446 ; 3.446 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3]                  ; CLK_50     ; 2.959 ; 2.959 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4]                  ; CLK_50     ; 3.162 ; 3.162 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5]                  ; CLK_50     ; 2.877 ; 2.877 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6]                  ; CLK_50     ; 3.441 ; 3.441 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7]                  ; CLK_50     ; 3.569 ; 3.569 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_addr[*]                     ; CLK_50     ; 1.191 ; 1.191 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[0]                    ; CLK_50     ; 1.191 ; 1.191 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[1]                    ; CLK_50     ; 1.213 ; 1.213 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[2]                    ; CLK_50     ; 1.223 ; 1.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[3]                    ; CLK_50     ; 1.248 ; 1.248 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[4]                    ; CLK_50     ; 1.262 ; 1.262 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[5]                    ; CLK_50     ; 1.233 ; 1.233 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[6]                    ; CLK_50     ; 1.264 ; 1.264 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[7]                    ; CLK_50     ; 1.248 ; 1.248 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[8]                    ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[9]                    ; CLK_50     ; 1.262 ; 1.262 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[10]                   ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[11]                   ; CLK_50     ; 1.284 ; 1.284 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[12]                   ; CLK_50     ; 1.297 ; 1.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ba[*]                       ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[0]                      ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[1]                      ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cas_n                       ; CLK_50     ; 1.176 ; 1.176 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cs_n                        ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]                       ; CLK_50     ; 1.231 ; 1.231 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]                      ; CLK_50     ; 1.231 ; 1.231 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]                      ; CLK_50     ; 1.231 ; 1.231 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]                      ; CLK_50     ; 1.243 ; 1.243 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]                      ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]                      ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]                      ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]                      ; CLK_50     ; 1.281 ; 1.281 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]                      ; CLK_50     ; 1.281 ; 1.281 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]                      ; CLK_50     ; 1.284 ; 1.284 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]                      ; CLK_50     ; 1.304 ; 1.304 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]                     ; CLK_50     ; 1.304 ; 1.304 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]                     ; CLK_50     ; 1.297 ; 1.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]                     ; CLK_50     ; 1.300 ; 1.300 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]                     ; CLK_50     ; 1.310 ; 1.310 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]                     ; CLK_50     ; 1.310 ; 1.310 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]                     ; CLK_50     ; 1.310 ; 1.310 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dqm[*]                      ; CLK_50     ; 1.184 ; 1.184 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[0]                     ; CLK_50     ; 1.184 ; 1.184 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[1]                     ; CLK_50     ; 1.238 ; 1.238 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ras_n                       ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_we_n                        ; CLK_50     ; 1.176 ; 1.176 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_addr[*]                     ; CLK_50     ; 1.166 ; 1.166 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[0]                    ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[1]                    ; CLK_50     ; 1.219 ; 1.219 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[2]                    ; CLK_50     ; 1.226 ; 1.226 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[3]                    ; CLK_50     ; 1.216 ; 1.216 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[4]                    ; CLK_50     ; 1.216 ; 1.216 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[5]                    ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[6]                    ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[7]                    ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[8]                    ; CLK_50     ; 1.181 ; 1.181 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[9]                    ; CLK_50     ; 1.166 ; 1.166 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[10]                   ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[11]                   ; CLK_50     ; 1.223 ; 1.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[12]                   ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ba[*]                       ; CLK_50     ; 1.209 ; 1.209 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[0]                      ; CLK_50     ; 1.209 ; 1.209 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[1]                      ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cas_n                       ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cs_n                        ; CLK_50     ; 1.193 ; 1.193 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]                       ; CLK_50     ; 1.181 ; 1.181 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]                      ; CLK_50     ; 1.257 ; 1.257 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]                      ; CLK_50     ; 1.257 ; 1.257 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]                      ; CLK_50     ; 1.236 ; 1.236 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]                      ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]                      ; CLK_50     ; 1.229 ; 1.229 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]                      ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]                      ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]                      ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]                      ; CLK_50     ; 1.233 ; 1.233 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]                      ; CLK_50     ; 1.233 ; 1.233 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]                     ; CLK_50     ; 1.223 ; 1.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]                     ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]                     ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]                     ; CLK_50     ; 1.181 ; 1.181 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]                     ; CLK_50     ; 1.201 ; 1.201 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]                     ; CLK_50     ; 1.201 ; 1.201 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dqm[*]                      ; CLK_50     ; 1.171 ; 1.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[0]                     ; CLK_50     ; 1.171 ; 1.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[1]                     ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ras_n                       ; CLK_50     ; 1.203 ; 1.203 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_we_n                        ; CLK_50     ; 1.203 ; 1.203 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM0_CLK                                ; CLK_50     ;       ; 1.455 ; Fall       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ;       ; 1.462 ; Fall       ; u0|altpll_component|pll|clk[0] ;
; VGA_CLK                                  ; CLK_50     ; 1.560 ;       ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_SYNC                                 ; CLK_50     ; 2.504 ; 2.504 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_DEN          ; CLK_50     ; 2.446 ; 2.446 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_HD           ; CLK_50     ; 2.827 ; 2.827 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_RGB_OUT[*]   ; CLK_50     ; 2.139 ; 2.139 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[0]  ; CLK_50     ; 2.149 ; 2.149 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[1]  ; CLK_50     ; 2.147 ; 2.147 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[2]  ; CLK_50     ; 2.139 ; 2.139 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[3]  ; CLK_50     ; 2.151 ; 2.151 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[4]  ; CLK_50     ; 2.251 ; 2.251 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[5]  ; CLK_50     ; 2.275 ; 2.275 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[6]  ; CLK_50     ; 2.356 ; 2.356 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[7]  ; CLK_50     ; 2.351 ; 2.351 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[8]  ; CLK_50     ; 2.929 ; 2.929 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[9]  ; CLK_50     ; 2.916 ; 2.916 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[10] ; CLK_50     ; 2.691 ; 2.691 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[11] ; CLK_50     ; 2.773 ; 2.773 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[12] ; CLK_50     ; 2.434 ; 2.434 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[13] ; CLK_50     ; 2.432 ; 2.432 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[14] ; CLK_50     ; 2.341 ; 2.341 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[15] ; CLK_50     ; 2.576 ; 2.576 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[16] ; CLK_50     ; 2.848 ; 2.848 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[17] ; CLK_50     ; 2.666 ; 2.666 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[18] ; CLK_50     ; 2.680 ; 2.680 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[19] ; CLK_50     ; 2.821 ; 2.821 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[20] ; CLK_50     ; 2.619 ; 2.619 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[21] ; CLK_50     ; 2.553 ; 2.553 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[22] ; CLK_50     ; 2.535 ; 2.535 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[23] ; CLK_50     ; 2.734 ; 2.734 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_VD           ; CLK_50     ; 2.811 ; 2.811 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_CLK                                  ; CLK_50     ;       ; 1.560 ; Fall       ; u0|altpll_component|pll|clk[1] ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+-------------------------+------------+-------+------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-------+------+------------+--------------------------------+
; PS2_KBDAT               ; CLK_50     ; 3.187 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 3.300 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 4.013 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 4.320 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 4.013 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 4.149 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 4.159 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 4.159 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 4.169 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 4.043 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 4.043 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-------+------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+-------------------------+------------+-------+------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-------+------+------------+--------------------------------+
; PS2_KBDAT               ; CLK_50     ; 3.187 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 3.300 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 4.013 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 4.320 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 4.013 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 4.149 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 4.159 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 4.159 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 4.169 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 4.043 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 4.043 ;      ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-------+------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port               ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+
; PS2_KBDAT               ; CLK_50     ; 3.187     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 3.300     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 4.013     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 4.320     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 4.013     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 4.149     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 4.159     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 4.159     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 4.169     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 4.043     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 4.043     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port               ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+
; PS2_KBDAT               ; CLK_50     ; 3.187     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 3.300     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 4.013     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 4.320     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 4.013     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 4.149     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 4.159     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 4.159     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 4.169     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 4.043     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 4.043     ;           ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Clock                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 0.311  ; 0.215 ; 1.573    ; 0.584   ; 2.873               ;
;  CLK_50                         ; 2.095  ; 0.215 ; 16.794   ; 1.437   ; 7.873               ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  u0|altpll_component|pll|clk[0] ; 0.311  ; 0.215 ; 1.573    ; 0.989   ; 2.873               ;
;  u0|altpll_component|pll|clk[1] ; 32.495 ; 0.215 ; 37.984   ; 0.584   ; 17.873              ;
; Design-wide TNS                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK_50                         ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  u0|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u0|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+---------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------------------+------------+-------+-------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+-------+-------+------------+--------------------------------+
; PS2_KBCLK               ; CLK_50     ; 7.588 ; 7.588 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT               ; CLK_50     ; 7.480 ; 7.480 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK               ; CLK_50     ; 7.688 ; 7.688 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; 7.533 ; 7.533 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; 7.454 ; 7.454 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; 7.192 ; 7.192 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; 7.376 ; 7.376 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; 7.161 ; 7.161 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; 7.149 ; 7.149 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; 7.224 ; 7.224 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; 7.120 ; 7.120 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; 7.218 ; 7.218 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; 7.454 ; 7.454 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]      ; CLK_50     ; 1.365 ; 1.365 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]     ; CLK_50     ; 1.365 ; 1.365 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]     ; CLK_50     ; 1.365 ; 1.365 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]     ; CLK_50     ; 1.351 ; 1.351 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]     ; CLK_50     ; 1.361 ; 1.361 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]     ; CLK_50     ; 1.361 ; 1.361 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]     ; CLK_50     ; 1.341 ; 1.341 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]     ; CLK_50     ; 1.332 ; 1.332 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]     ; CLK_50     ; 1.332 ; 1.332 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]     ; CLK_50     ; 1.287 ; 1.287 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]     ; CLK_50     ; 1.327 ; 1.327 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]    ; CLK_50     ; 1.327 ; 1.327 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]    ; CLK_50     ; 1.294 ; 1.294 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]    ; CLK_50     ; 1.311 ; 1.311 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]    ; CLK_50     ; 1.321 ; 1.321 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]    ; CLK_50     ; 1.321 ; 1.321 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]    ; CLK_50     ; 1.321 ; 1.321 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]      ; CLK_50     ; 1.395 ; 1.395 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]     ; CLK_50     ; 1.316 ; 1.316 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]     ; CLK_50     ; 1.316 ; 1.316 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]     ; CLK_50     ; 1.319 ; 1.319 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]     ; CLK_50     ; 1.335 ; 1.335 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]     ; CLK_50     ; 1.325 ; 1.325 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]     ; CLK_50     ; 1.335 ; 1.335 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]     ; CLK_50     ; 1.335 ; 1.335 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]     ; CLK_50     ; 1.333 ; 1.333 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]     ; CLK_50     ; 1.361 ; 1.361 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]     ; CLK_50     ; 1.361 ; 1.361 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]    ; CLK_50     ; 1.351 ; 1.351 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]    ; CLK_50     ; 1.382 ; 1.382 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]    ; CLK_50     ; 1.382 ; 1.382 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]    ; CLK_50     ; 1.375 ; 1.375 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]    ; CLK_50     ; 1.395 ; 1.395 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]    ; CLK_50     ; 1.395 ; 1.395 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------------------+------------+--------+--------+------------+--------------------------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------------------+------------+--------+--------+------------+--------------------------------+
; PS2_KBCLK               ; CLK_50     ; -4.186 ; -4.186 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT               ; CLK_50     ; -4.175 ; -4.175 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK               ; CLK_50     ; -4.304 ; -4.304 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT               ; CLK_50     ; -4.220 ; -4.220 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]  ; CLK_50     ; -4.018 ; -4.018 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0] ; CLK_50     ; -4.043 ; -4.043 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1] ; CLK_50     ; -4.103 ; -4.103 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2] ; CLK_50     ; -4.018 ; -4.018 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3] ; CLK_50     ; -4.042 ; -4.042 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4] ; CLK_50     ; -4.083 ; -4.083 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5] ; CLK_50     ; -4.018 ; -4.018 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6] ; CLK_50     ; -4.067 ; -4.067 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7] ; CLK_50     ; -4.169 ; -4.169 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]      ; CLK_50     ; -0.715 ; -0.715 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]     ; CLK_50     ; -0.788 ; -0.788 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]     ; CLK_50     ; -0.788 ; -0.788 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]     ; CLK_50     ; -0.776 ; -0.776 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]     ; CLK_50     ; -0.786 ; -0.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]     ; CLK_50     ; -0.786 ; -0.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]     ; CLK_50     ; -0.766 ; -0.766 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]     ; CLK_50     ; -0.758 ; -0.758 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]     ; CLK_50     ; -0.758 ; -0.758 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]     ; CLK_50     ; -0.715 ; -0.715 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]     ; CLK_50     ; -0.755 ; -0.755 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]    ; CLK_50     ; -0.755 ; -0.755 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]    ; CLK_50     ; -0.722 ; -0.722 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]    ; CLK_50     ; -0.739 ; -0.739 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]    ; CLK_50     ; -0.749 ; -0.749 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]    ; CLK_50     ; -0.749 ; -0.749 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]    ; CLK_50     ; -0.749 ; -0.749 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]      ; CLK_50     ; -0.742 ; -0.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]     ; CLK_50     ; -0.742 ; -0.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]     ; CLK_50     ; -0.742 ; -0.742 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]     ; CLK_50     ; -0.743 ; -0.743 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]     ; CLK_50     ; -0.760 ; -0.760 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]     ; CLK_50     ; -0.750 ; -0.750 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]     ; CLK_50     ; -0.760 ; -0.760 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]     ; CLK_50     ; -0.760 ; -0.760 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]     ; CLK_50     ; -0.757 ; -0.757 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]     ; CLK_50     ; -0.786 ; -0.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]     ; CLK_50     ; -0.786 ; -0.786 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]    ; CLK_50     ; -0.776 ; -0.776 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]    ; CLK_50     ; -0.805 ; -0.805 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]    ; CLK_50     ; -0.805 ; -0.805 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]    ; CLK_50     ; -0.798 ; -0.798 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]    ; CLK_50     ; -0.818 ; -0.818 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]    ; CLK_50     ; -0.818 ; -0.818 ; Rise       ; u0|altpll_component|pll|clk[0] ;
+-------------------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------------------------------+------------+--------+--------+------------+--------------------------------+
; Data Port                                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------------------------------------+------------+--------+--------+------------+--------------------------------+
; DRAM0_CLK                                ; CLK_50     ; 2.770  ;        ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ; 2.776  ;        ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBCLK                                ; CLK_50     ; 5.783  ; 5.783  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT                                ; CLK_50     ; 8.541  ; 8.541  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK                                ; CLK_50     ; 7.851  ; 7.851  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT                                ; CLK_50     ; 6.517  ; 6.517  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_E                         ; CLK_50     ; 10.536 ; 10.536 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RS                        ; CLK_50     ; 6.379  ; 6.379  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RW                        ; CLK_50     ; 8.436  ; 8.436  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]                   ; CLK_50     ; 7.030  ; 7.030  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0]                  ; CLK_50     ; 6.365  ; 6.365  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1]                  ; CLK_50     ; 5.396  ; 5.396  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2]                  ; CLK_50     ; 6.697  ; 6.697  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3]                  ; CLK_50     ; 5.578  ; 5.578  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4]                  ; CLK_50     ; 6.048  ; 6.048  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5]                  ; CLK_50     ; 5.477  ; 5.477  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6]                  ; CLK_50     ; 6.884  ; 6.884  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7]                  ; CLK_50     ; 7.030  ; 7.030  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_addr[*]                     ; CLK_50     ; 2.535  ; 2.535  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[0]                    ; CLK_50     ; 2.424  ; 2.424  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[1]                    ; CLK_50     ; 2.448  ; 2.448  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[2]                    ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[3]                    ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[4]                    ; CLK_50     ; 2.502  ; 2.502  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[5]                    ; CLK_50     ; 2.468  ; 2.468  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[6]                    ; CLK_50     ; 2.502  ; 2.502  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[7]                    ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[8]                    ; CLK_50     ; 2.488  ; 2.488  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[9]                    ; CLK_50     ; 2.502  ; 2.502  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[10]                   ; CLK_50     ; 2.457  ; 2.457  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[11]                   ; CLK_50     ; 2.522  ; 2.522  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[12]                   ; CLK_50     ; 2.535  ; 2.535  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ba[*]                       ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[0]                      ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[1]                      ; CLK_50     ; 2.485  ; 2.485  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cas_n                       ; CLK_50     ; 2.410  ; 2.410  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cs_n                        ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]                       ; CLK_50     ; 2.548  ; 2.548  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]                      ; CLK_50     ; 2.464  ; 2.464  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]                      ; CLK_50     ; 2.464  ; 2.464  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]                      ; CLK_50     ; 2.478  ; 2.478  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]                      ; CLK_50     ; 2.488  ; 2.488  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]                      ; CLK_50     ; 2.488  ; 2.488  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]                      ; CLK_50     ; 2.488  ; 2.488  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]                      ; CLK_50     ; 2.517  ; 2.517  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]                      ; CLK_50     ; 2.517  ; 2.517  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]                      ; CLK_50     ; 2.522  ; 2.522  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]                      ; CLK_50     ; 2.542  ; 2.542  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]                     ; CLK_50     ; 2.542  ; 2.542  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]                     ; CLK_50     ; 2.535  ; 2.535  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]                     ; CLK_50     ; 2.538  ; 2.538  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]                     ; CLK_50     ; 2.548  ; 2.548  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]                     ; CLK_50     ; 2.548  ; 2.548  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]                     ; CLK_50     ; 2.548  ; 2.548  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dqm[*]                      ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[0]                     ; CLK_50     ; 2.418  ; 2.418  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[1]                     ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ras_n                       ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_we_n                        ; CLK_50     ; 2.410  ; 2.410  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_addr[*]                     ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[0]                    ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[1]                    ; CLK_50     ; 2.455  ; 2.455  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[2]                    ; CLK_50     ; 2.460  ; 2.460  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[3]                    ; CLK_50     ; 2.450  ; 2.450  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[4]                    ; CLK_50     ; 2.450  ; 2.450  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[5]                    ; CLK_50     ; 2.408  ; 2.408  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[6]                    ; CLK_50     ; 2.408  ; 2.408  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[7]                    ; CLK_50     ; 2.456  ; 2.456  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[8]                    ; CLK_50     ; 2.414  ; 2.414  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[9]                    ; CLK_50     ; 2.400  ; 2.400  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[10]                   ; CLK_50     ; 2.475  ; 2.475  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[11]                   ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[12]                   ; CLK_50     ; 2.457  ; 2.457  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ba[*]                       ; CLK_50     ; 2.450  ; 2.450  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[0]                      ; CLK_50     ; 2.445  ; 2.445  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[1]                      ; CLK_50     ; 2.450  ; 2.450  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cas_n                       ; CLK_50     ; 2.406  ; 2.406  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cs_n                        ; CLK_50     ; 2.426  ; 2.426  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]                       ; CLK_50     ; 2.493  ; 2.493  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]                      ; CLK_50     ; 2.493  ; 2.493  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]                      ; CLK_50     ; 2.493  ; 2.493  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]                      ; CLK_50     ; 2.470  ; 2.470  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]                      ; CLK_50     ; 2.474  ; 2.474  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]                      ; CLK_50     ; 2.464  ; 2.464  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]                      ; CLK_50     ; 2.474  ; 2.474  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]                      ; CLK_50     ; 2.474  ; 2.474  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]                      ; CLK_50     ; 2.456  ; 2.456  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]                      ; CLK_50     ; 2.468  ; 2.468  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]                      ; CLK_50     ; 2.468  ; 2.468  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]                     ; CLK_50     ; 2.458  ; 2.458  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]                     ; CLK_50     ; 2.447  ; 2.447  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]                     ; CLK_50     ; 2.447  ; 2.447  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]                     ; CLK_50     ; 2.414  ; 2.414  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]                     ; CLK_50     ; 2.434  ; 2.434  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]                     ; CLK_50     ; 2.434  ; 2.434  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dqm[*]                      ; CLK_50     ; 2.455  ; 2.455  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[0]                     ; CLK_50     ; 2.402  ; 2.402  ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[1]                     ; CLK_50     ; 2.455  ; 2.455  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ras_n                       ; CLK_50     ; 2.436  ; 2.436  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_we_n                        ; CLK_50     ; 2.436  ; 2.436  ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM0_CLK                                ; CLK_50     ;        ; 2.770  ; Fall       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ;        ; 2.776  ; Fall       ; u0|altpll_component|pll|clk[0] ;
; VGA_CLK                                  ; CLK_50     ; 2.878  ;        ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_SYNC                                 ; CLK_50     ; 5.111  ; 5.111  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_DEN          ; CLK_50     ; 4.646  ; 4.646  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_HD           ; CLK_50     ; 5.535  ; 5.535  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_RGB_OUT[*]   ; CLK_50     ; 5.659  ; 5.659  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[0]  ; CLK_50     ; 3.957  ; 3.957  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[1]  ; CLK_50     ; 3.952  ; 3.952  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[2]  ; CLK_50     ; 3.947  ; 3.947  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[3]  ; CLK_50     ; 3.962  ; 3.962  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[4]  ; CLK_50     ; 4.179  ; 4.179  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[5]  ; CLK_50     ; 4.217  ; 4.217  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[6]  ; CLK_50     ; 4.417  ; 4.417  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[7]  ; CLK_50     ; 4.410  ; 4.410  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[8]  ; CLK_50     ; 5.618  ; 5.618  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[9]  ; CLK_50     ; 5.659  ; 5.659  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[10] ; CLK_50     ; 5.157  ; 5.157  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[11] ; CLK_50     ; 5.358  ; 5.358  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[12] ; CLK_50     ; 4.624  ; 4.624  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[13] ; CLK_50     ; 4.622  ; 4.622  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[14] ; CLK_50     ; 4.403  ; 4.403  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[15] ; CLK_50     ; 4.918  ; 4.918  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[16] ; CLK_50     ; 5.540  ; 5.540  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[17] ; CLK_50     ; 5.110  ; 5.110  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[18] ; CLK_50     ; 5.090  ; 5.090  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[19] ; CLK_50     ; 5.365  ; 5.365  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[20] ; CLK_50     ; 4.918  ; 4.918  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[21] ; CLK_50     ; 4.875  ; 4.875  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[22] ; CLK_50     ; 4.844  ; 4.844  ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[23] ; CLK_50     ; 5.303  ; 5.303  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_VD           ; CLK_50     ; 5.398  ; 5.398  ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_CLK                                  ; CLK_50     ;        ; 2.878  ; Fall       ; u0|altpll_component|pll|clk[1] ;
+------------------------------------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+
; Data Port                                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+
; DRAM0_CLK                                ; CLK_50     ; 1.455 ;       ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ; 1.462 ;       ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBCLK                                ; CLK_50     ; 3.061 ; 3.061 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_KBDAT                                ; CLK_50     ; 4.443 ; 4.443 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSCLK                                ; CLK_50     ; 4.047 ; 4.047 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; PS2_MSDAT                                ; CLK_50     ; 3.424 ; 3.424 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_E                         ; CLK_50     ; 3.670 ; 3.670 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RS                        ; CLK_50     ; 3.234 ; 3.234 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_RW                        ; CLK_50     ; 4.193 ; 4.193 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; lcd_0_external_data[*]                   ; CLK_50     ; 2.843 ; 2.843 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[0]                  ; CLK_50     ; 3.297 ; 3.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[1]                  ; CLK_50     ; 2.843 ; 2.843 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[2]                  ; CLK_50     ; 3.446 ; 3.446 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[3]                  ; CLK_50     ; 2.959 ; 2.959 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[4]                  ; CLK_50     ; 3.162 ; 3.162 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[5]                  ; CLK_50     ; 2.877 ; 2.877 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[6]                  ; CLK_50     ; 3.441 ; 3.441 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  lcd_0_external_data[7]                  ; CLK_50     ; 3.569 ; 3.569 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_addr[*]                     ; CLK_50     ; 1.191 ; 1.191 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[0]                    ; CLK_50     ; 1.191 ; 1.191 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[1]                    ; CLK_50     ; 1.213 ; 1.213 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[2]                    ; CLK_50     ; 1.223 ; 1.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[3]                    ; CLK_50     ; 1.248 ; 1.248 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[4]                    ; CLK_50     ; 1.262 ; 1.262 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[5]                    ; CLK_50     ; 1.233 ; 1.233 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[6]                    ; CLK_50     ; 1.264 ; 1.264 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[7]                    ; CLK_50     ; 1.248 ; 1.248 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[8]                    ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[9]                    ; CLK_50     ; 1.262 ; 1.262 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[10]                   ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[11]                   ; CLK_50     ; 1.284 ; 1.284 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_addr[12]                   ; CLK_50     ; 1.297 ; 1.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ba[*]                       ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[0]                      ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_ba[1]                      ; CLK_50     ; 1.247 ; 1.247 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cas_n                       ; CLK_50     ; 1.176 ; 1.176 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_cs_n                        ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dq[*]                       ; CLK_50     ; 1.231 ; 1.231 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[0]                      ; CLK_50     ; 1.231 ; 1.231 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[1]                      ; CLK_50     ; 1.231 ; 1.231 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[2]                      ; CLK_50     ; 1.243 ; 1.243 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[3]                      ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[4]                      ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[5]                      ; CLK_50     ; 1.253 ; 1.253 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[6]                      ; CLK_50     ; 1.281 ; 1.281 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[7]                      ; CLK_50     ; 1.281 ; 1.281 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[8]                      ; CLK_50     ; 1.284 ; 1.284 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[9]                      ; CLK_50     ; 1.304 ; 1.304 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[10]                     ; CLK_50     ; 1.304 ; 1.304 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[11]                     ; CLK_50     ; 1.297 ; 1.297 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[12]                     ; CLK_50     ; 1.300 ; 1.300 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[13]                     ; CLK_50     ; 1.310 ; 1.310 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[14]                     ; CLK_50     ; 1.310 ; 1.310 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dq[15]                     ; CLK_50     ; 1.310 ; 1.310 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_dqm[*]                      ; CLK_50     ; 1.184 ; 1.184 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[0]                     ; CLK_50     ; 1.184 ; 1.184 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_0_wire_dqm[1]                     ; CLK_50     ; 1.238 ; 1.238 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_ras_n                       ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_0_wire_we_n                        ; CLK_50     ; 1.176 ; 1.176 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_addr[*]                     ; CLK_50     ; 1.166 ; 1.166 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[0]                    ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[1]                    ; CLK_50     ; 1.219 ; 1.219 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[2]                    ; CLK_50     ; 1.226 ; 1.226 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[3]                    ; CLK_50     ; 1.216 ; 1.216 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[4]                    ; CLK_50     ; 1.216 ; 1.216 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[5]                    ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[6]                    ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[7]                    ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[8]                    ; CLK_50     ; 1.181 ; 1.181 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[9]                    ; CLK_50     ; 1.166 ; 1.166 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[10]                   ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[11]                   ; CLK_50     ; 1.223 ; 1.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_addr[12]                   ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ba[*]                       ; CLK_50     ; 1.209 ; 1.209 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[0]                      ; CLK_50     ; 1.209 ; 1.209 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_ba[1]                      ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cas_n                       ; CLK_50     ; 1.174 ; 1.174 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_cs_n                        ; CLK_50     ; 1.193 ; 1.193 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dq[*]                       ; CLK_50     ; 1.181 ; 1.181 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[0]                      ; CLK_50     ; 1.257 ; 1.257 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[1]                      ; CLK_50     ; 1.257 ; 1.257 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[2]                      ; CLK_50     ; 1.236 ; 1.236 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[3]                      ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[4]                      ; CLK_50     ; 1.229 ; 1.229 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[5]                      ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[6]                      ; CLK_50     ; 1.239 ; 1.239 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[7]                      ; CLK_50     ; 1.222 ; 1.222 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[8]                      ; CLK_50     ; 1.233 ; 1.233 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[9]                      ; CLK_50     ; 1.233 ; 1.233 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[10]                     ; CLK_50     ; 1.223 ; 1.223 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[11]                     ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[12]                     ; CLK_50     ; 1.214 ; 1.214 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[13]                     ; CLK_50     ; 1.181 ; 1.181 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[14]                     ; CLK_50     ; 1.201 ; 1.201 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dq[15]                     ; CLK_50     ; 1.201 ; 1.201 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_dqm[*]                      ; CLK_50     ; 1.171 ; 1.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[0]                     ; CLK_50     ; 1.171 ; 1.171 ; Rise       ; u0|altpll_component|pll|clk[0] ;
;  sdram_1_wire_dqm[1]                     ; CLK_50     ; 1.221 ; 1.221 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_ras_n                       ; CLK_50     ; 1.203 ; 1.203 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; sdram_1_wire_we_n                        ; CLK_50     ; 1.203 ; 1.203 ; Rise       ; u0|altpll_component|pll|clk[0] ;
; DRAM0_CLK                                ; CLK_50     ;       ; 1.455 ; Fall       ; u0|altpll_component|pll|clk[0] ;
; DRAM1_CLK                                ; CLK_50     ;       ; 1.462 ; Fall       ; u0|altpll_component|pll|clk[0] ;
; VGA_CLK                                  ; CLK_50     ; 1.560 ;       ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_SYNC                                 ; CLK_50     ; 2.504 ; 2.504 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_DEN          ; CLK_50     ; 2.446 ; 2.446 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_HD           ; CLK_50     ; 2.827 ; 2.827 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_RGB_OUT[*]   ; CLK_50     ; 2.139 ; 2.139 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[0]  ; CLK_50     ; 2.149 ; 2.149 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[1]  ; CLK_50     ; 2.147 ; 2.147 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[2]  ; CLK_50     ; 2.139 ; 2.139 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[3]  ; CLK_50     ; 2.151 ; 2.151 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[4]  ; CLK_50     ; 2.251 ; 2.251 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[5]  ; CLK_50     ; 2.275 ; 2.275 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[6]  ; CLK_50     ; 2.356 ; 2.356 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[7]  ; CLK_50     ; 2.351 ; 2.351 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[8]  ; CLK_50     ; 2.929 ; 2.929 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[9]  ; CLK_50     ; 2.916 ; 2.916 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[10] ; CLK_50     ; 2.691 ; 2.691 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[11] ; CLK_50     ; 2.773 ; 2.773 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[12] ; CLK_50     ; 2.434 ; 2.434 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[13] ; CLK_50     ; 2.432 ; 2.432 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[14] ; CLK_50     ; 2.341 ; 2.341 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[15] ; CLK_50     ; 2.576 ; 2.576 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[16] ; CLK_50     ; 2.848 ; 2.848 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[17] ; CLK_50     ; 2.666 ; 2.666 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[18] ; CLK_50     ; 2.680 ; 2.680 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[19] ; CLK_50     ; 2.821 ; 2.821 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[20] ; CLK_50     ; 2.619 ; 2.619 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[21] ; CLK_50     ; 2.553 ; 2.553 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[22] ; CLK_50     ; 2.535 ; 2.535 ; Rise       ; u0|altpll_component|pll|clk[1] ;
;  video_sync_generator_0_sync_RGB_OUT[23] ; CLK_50     ; 2.734 ; 2.734 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; video_sync_generator_0_sync_VD           ; CLK_50     ; 2.811 ; 2.811 ; Rise       ; u0|altpll_component|pll|clk[1] ;
; VGA_CLK                                  ; CLK_50     ;       ; 1.560 ; Fall       ; u0|altpll_component|pll|clk[1] ;
+------------------------------------------+------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                              ;
+--------------------------------+--------------------------------+-----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+-----------+----------+----------+----------+
; CLK_50                         ; CLK_50                         ; 139106722 ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; CLK_50                         ; 134       ; 0        ; 0        ; 0        ;
; CLK_50                         ; u0|altpll_component|pll|clk[0] ; 121       ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 411511    ; 64       ; 224      ; 0        ;
; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[0] ; 5         ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[1] ; 5         ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 2445      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                               ;
+--------------------------------+--------------------------------+-----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+-----------+----------+----------+----------+
; CLK_50                         ; CLK_50                         ; 139106722 ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; CLK_50                         ; 134       ; 0        ; 0        ; 0        ;
; CLK_50                         ; u0|altpll_component|pll|clk[0] ; 121       ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 411511    ; 64       ; 224      ; 0        ;
; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[0] ; 5         ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[1] ; 5         ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 2445      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                          ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK_50                         ; CLK_50                         ; 1216     ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; CLK_50                         ; 3        ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 3930     ; 0        ; 32       ; 0        ;
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[1] ; 3        ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 94       ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                           ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK_50                         ; CLK_50                         ; 1216     ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; CLK_50                         ; 3        ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[0] ; 3930     ; 0        ; 32       ; 0        ;
; u0|altpll_component|pll|clk[0] ; u0|altpll_component|pll|clk[1] ; 3        ; 0        ; 0        ; 0        ;
; u0|altpll_component|pll|clk[1] ; u0|altpll_component|pll|clk[1] ; 94       ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 120   ; 120  ;
; Unconstrained Output Port Paths ; 197   ; 197  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Jun 09 14:33:40 2014
Info: Command: quartus_sta Proyecto -c Proyecto
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity MDCK2395
        Info (332166): set_disable_timing [get_cells -hierarchical LJMV0916_0]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_0]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_1]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_2]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_3]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_4]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_5]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_6]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_7]
        Info (332166): set_disable_timing [get_cells -hierarchical WCRO7487_0]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Proyecto.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {u0|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_component|pll|clk[0]} {u0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u0|altpll_component|pll|clk[1]} {u0|altpll_component|pll|clk[1]}
Info (332104): Reading SDC File: 'Proyecto/synthesis/submodules/altera_reset_controller.sdc'
Warning (332174): Ignored filter at altera_reset_controller.sdc(18): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|clrn could not be matched with a pin
Warning (332049): Ignored set_false_path at altera_reset_controller.sdc(18): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_pins -compatibility_mode -nocase *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|clrn]
Info (332104): Reading SDC File: 'Proyecto/synthesis/submodules/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'Proyecto/synthesis/submodules/Proyecto_nios2_qsys_0.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):     2.095         0.000 CLK_50 
    Info (332119):    32.495         0.000 u0|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK_50 
    Info (332119):     0.391         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 u0|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 1.573
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.573         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):    16.794         0.000 CLK_50 
    Info (332119):    37.984         0.000 u0|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 1.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.039         0.000 u0|altpll_component|pll|clk[1] 
    Info (332119):     1.742         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):     2.630         0.000 CLK_50 
Info (332146): Worst-case minimum pulse width slack is 2.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.873         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):     7.873         0.000 CLK_50 
    Info (332119):    17.873         0.000 u0|altpll_component|pll|clk[1] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 130 output pins without output pin load capacitance assignment
    Info (306007): Pin "sdram_0_wire_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_MSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_MSDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_addr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_ba[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_ba[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM0_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_0_wire_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_0_external_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_addr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_ba[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_ba[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dqm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_dqm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_1_wire_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_RGB_OUT[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_DEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_HD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video_sync_generator_0_sync_VD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 3.546
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.546         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):    11.281         0.000 CLK_50 
    Info (332119):    36.738         0.000 u0|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK_50 
    Info (332119):     0.215         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u0|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 2.984
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.984         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):    18.080         0.000 CLK_50 
    Info (332119):    38.957         0.000 u0|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 0.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.584         0.000 u0|altpll_component|pll|clk[1] 
    Info (332119):     0.989         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):     1.437         0.000 CLK_50 
Info (332146): Worst-case minimum pulse width slack is 2.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.873         0.000 u0|altpll_component|pll|clk[0] 
    Info (332119):     7.873         0.000 CLK_50 
    Info (332119):    17.873         0.000 u0|altpll_component|pll|clk[1] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 433 megabytes
    Info: Processing ended: Mon Jun 09 14:33:52 2014
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


