{
    "hands_on_practices": [
        {
            "introduction": "在数字电路设计中，尤其是在CMOS工艺中，反相器不仅占用芯片面积，还会带来额外的功耗和信号延迟。这个练习将向你展示如何直接应用德摩根定律和双重否定律，通过消除表达式中冗余的求反操作，来设计出更高效的电路。这个过程是逻辑优化的基本功，也是硬件工程师的必备技能。",
            "id": "3633536",
            "problem": "一个数字数据通路中的三输入布尔函数被指定为 $F(A,B,C) = \\overline{\\left(A \\lor \\overline{\\left(B \\lor C\\right)}\\right)}$，其中 $\\lor$ 表示逻辑或，$\\land$ 表示逻辑与，上划线 $\\overline{(\\cdot)}$ 表示逻辑非。该数据通路采用互补金属氧化物半导体（CMOS）技术实现，可用的门库仅包含双输入非反相 $\\lor$ 和 $\\land$ 门，以及实现 $\\overline{(\\cdot)}$ 的单输入反相器门。初始输入 $A$、$B$ 和 $C$ 仅以其原变量形式提供。\n\n仅使用布尔代数公理、对偶原理以及 $\\lor$、$\\land$ 和非的定义，推导出一个 $F$ 的表达式，该表达式在使用给定门库实现时，在结构上能最小化显式反相器门的使用数量。然后，根据您推导出的表达式和一个仅使用库原语的门级实现，确定实现 $F$ 所需的显式反相器门的最小数量。请以单个整数形式提供您的最终答案。无需四舍五入，也不应包含单位。",
            "solution": "问题陈述经评估有效。它在科学上基于布尔代数和数字逻辑设计的原理，这些是计算机组成和体系结构的核心主题。该问题表述清晰、客观，并包含推导出唯一且有意义的解决方案所需的所有必要信息。不存在科学缺陷、矛盾或含糊之处。\n\n目标是找出使用特定组件库实现给定布尔函数 $F(A,B,C)$ 所需的显式反相器门的最小数量。初始输入 $A$、$B$ 和 $C$ 仅以其原变量形式提供。函数被指定为：\n$$F(A,B,C) = \\overline{\\left(A \\lor \\overline{\\left(B \\lor C\\right)}\\right)}$$\n\n为了最小化反相器的数量，我们必须使用布尔代数公理来简化这个表达式。表达式的结构，即在一个或运算上有一个非运算，提示我们可以应用德摩根定律。德摩根第一定律指出，对于任意两个布尔变量 $X$ 和 $Y$：\n$$\\overline{X \\lor Y} = \\overline{X} \\land \\overline{Y}$$\n\n我们将此定律应用于给定的 $F$ 表达式，令 $X=A$ 和 $Y=\\overline{(B \\lor C)}$。代入后得到：\n$$F(A,B,C) = \\overline{A} \\land \\overline{\\left(\\overline{(B \\lor C)}\\right)}$$\n\n接下来，我们应用双重求补律（或对合律），该定律指出对于任意布尔变量 $Z$：\n$$\\overline{\\overline{Z}} = Z$$\n\n在我们的表达式中，我们可以令 $Z = B \\lor C$。应用双重求补律将项 $\\overline{\\left(\\overline{(B \\lor C)}\\right)}$ 简化为 $(B \\lor C)$。将其代回 $F$ 的表达式中，我们得到简化形式：\n$$F(A,B,C) = \\overline{A} \\land (B \\lor C)$$\n\n现在，我们分析如何使用可用的门库来实现这个简化表达式，该门库包含双输入 $\\land$ 门、双输入 $\\lor$ 门和单输入反相器门。输入 $A$、$B$ 和 $C$ 以原变量形式提供。\n\n$F(A,B,C) = \\overline{A} \\land (B \\lor C)$ 的实现可以分解为三个步骤：\n$1$。计算项 $(B \\lor C)$。这可以使用一个输入为 $B$ 和 $C$ 的双输入 $\\lor$ 门来完成。由于 $B$ 和 $C$ 是初始输入，此步骤不需要反相器。\n$2$。计算项 $\\overline{A}$。由于初始输入 $A$ 仅以其原变量形式提供，我们必须使用一个单输入反相器门来生成其补元 $\\overline{A}$。\n$3$。计算最终表达式 $\\overline{A} \\land (B \\lor C)$。这可以使用一个双输入 $\\land$ 门来完成，其输入是前两个步骤的输出，即 $\\overline{A}$ 和 $(B \\lor C)$。\n\n基于此门级实现，所需的显式反相器门的总数恰好为一个，用于生成 $\\overline{A}$。\n\n为了确认这是最小数量，我们必须证明使用零个反相器的实现是不可能的。一个布尔函数当且仅当它是一个*单调*函数时，才可以在没有任何反相器的情况下实现。如果一个函数对于其所有变量都是非递减的，则该函数是单调的。也就是说，对于任何变量 $X_i$，在保持所有其他变量不变的情况下，将 $X_i$ 从 $0$ 变为 $1$ 不会导致函数的输出从 $1$ 变为 $0$。形式上，$f(x_1, \\dots, 0, \\dots, x_n) \\leq f(x_1, \\dots, 1, \\dots, x_n)$。\n\n让我们测试 $F(A,B,C) = \\overline{A} \\land (B \\lor C)$ 相对于变量 $A$ 是否是单调的。我们可以为 $B$ 和 $C$ 选择任意值，例如 $B=1$ 和 $C=0$。\n- 当 $A=0$ 时：$F(0,1,0) = \\overline{0} \\land (1 \\lor 0) = 1 \\land 1 = 1$。\n- 当 $A=1$ 时：$F(1,1,0) = \\overline{1} \\land (1 \\lor 0) = 0 \\land 1 = 0$。\n\n由于 $F(0,1,0) = 1$ 且 $F(1,1,0) = 0$，我们有 $F(0,1,0) > F(1,1,0)$。这表明该函数相对于变量 $A$ 不是单调的。因为该函数不是单调的，所以它不能仅使用 $\\land$ 和 $\\lor$ 门从原变量输入 $A$、$B$ 和 $C$ 构建。因此，使用零个反相器的实现是不可能的。\n\n最小反相器数量必须大于零。我们已经找到了一个恰好使用一个反相器的实现。因此，实现函数 $F$ 所需的显式反相器门的最小数量是 $1$。",
            "answer": "$$\\boxed{1}$$"
        },
        {
            "introduction": "现实世界中的芯片设计，通常会使用一组有限的“通用门”（如与非门NAND或或非门NOR）来构建所有逻辑功能。这个练习挑战你将一个给定的逻辑函数，转换成一个完全由这些通用门构成的电路。你将看到德摩根定律是如何成为在与/或逻辑和与非/或非逻辑之间进行转换的关键，这是数字设计中的一项基本功。",
            "id": "3633520",
            "problem": "一个关于布尔变量 $A$、$B$、$C$ 和 $D$ 的组合逻辑模块由函数 $F(A,B,C,D) = \\overline{\\left((A \\land B) \\lor (C \\land D)\\right)}$ 指定，其中 $\\land$ 表示逻辑与，$\\lor$ 表示逻辑或，$\\overline{(\\cdot)}$ 表示逻辑非。您必须仅使用2输入与非门和2输入或非门来实现 $F$。每个2输入与非门或2输入或非门恰好计为1个门。主输入 $A$、$B$、$C$ 和 $D$ 仅以其原变量形式提供。您可以通过将单个2输入与非门或2输入或非门的两个输入连接到同一信号来实现逻辑反相器；这样一个反相器计为1个门。扇出不受限制。不允许多输入门、线逻辑或除2输入与非门和2输入或非门之外的任何其他门电路。\n\n仅从布尔代数的公理、基本运算 $\\land$、$\\lor$、$\\overline{(\\cdot)}$ 的定义以及与非和或非基于这些运算的定义出发，首先推导出 $F$ 的一个代数形式，该形式允许在给定的门集合下进行直接的两级实现。然后，在所述成本模型下，确定实现 $F$ 所需门电路的最小可能数量。通过论证在给定允许的基本元件的情况下，任何使用更少门的实现都无法计算 $F$，来证明您的实现为何能达到此最小值。\n\n最终答案仅报告最小门数。无需四舍五入。",
            "solution": "问题要求从布尔代数公理出发，仅使用2输入与非门和2输入或非门来实现布尔函数 $F(A,B,C,D) = \\overline{\\left((A \\land B) \\lor (C \\land D)\\right)}$。目标是找到所需门电路的最小数量。\n\n首先，我们陈述基于基本运算合取 ($\\land$)、析取 ($\\lor$) 和补 ($\\overline{(\\cdot)}$) 的基本定义。2输入与非门和或非门运算定义如下：\n$$X \\text{ NAND } Y = \\overline{X \\land Y}$$\n$$X \\text{ NOR } Y = \\overline{X \\lor Y}$$\n\n问题还允许通过将一个2输入与非门或或非门的输入连接在一起来创建一个反相器（非门）。对于一个变量 $X$，这会得到：\n$$X \\text{ NAND } X = \\overline{X \\land X} = \\overline{X}$$\n$$X \\text{ NOR } X = \\overline{X \\lor X} = \\overline{X}$$\n这样一个反相器计为1个门。主输入 $A, B, C, D$ 仅以其原变量形式提供。\n\n给定函数为 $F(A,B,C,D) = \\overline{\\left((A \\land B) \\lor (C \\land D)\\right)}$。这是一个与或非 (AOI) 结构。我们寻求一种代数形式，以便能直接映射到允许的门类型，从而得到一个最简实现。\n\n我们从应用德摩根定律开始，这是布尔代数中的基本定理。具体来说，该定理表明 $\\overline{X \\lor Y} = \\overline{X} \\land \\overline{Y}$。令 $X = (A \\land B)$ 且 $Y = (C \\land D)$。将此定理应用于 $F$ 的表达式，得到：\n$$F = \\overline{(A \\land B)} \\land \\overline{(C \\land D)}$$\n该表达式是两个项的逻辑与 (AND)。每一项的形式为 $\\overline{P \\land Q}$，这正是与非运算的定义。\n我们定义两个中间信号：\n$$G_1 = \\overline{A \\land B} = A \\text{ NAND } B$$\n$$G_2 = \\overline{C \\land D} = C \\text{ NAND } D$$\n每个信号都可以用一个2输入与非门生成。将它们代入 $F$ 的表达式中：\n$$F = G_1 \\land G_2$$\n最终的运算是逻辑与。一个2输入与运算可以通过应用双重否定律 $\\overline{\\overline{Z}} = Z$ 和与非门的定义，使用可用的门电路来实现：\n$$G_1 \\land G_2 = \\overline{\\overline{G_1 \\land G_2}} = \\overline{G_1 \\text{ NAND } G_2}$$\n这表明与运算可以通过一个与非门后接一个反相器来实现。\n\n基于此推导，我们可以为 $F$ 构建电路：\n1.  一个2输入与非门计算 $G_1 = A \\text{ NAND } B$。这是1个门。\n2.  一个2输入与非门计算 $G_2 = C \\text{ NAND } D$。这是1个门。\n3.  第三个2输入与非门计算 $G_3 = G_1 \\text{ NAND } G_2 = \\overline{G_1 \\land G_2}$。这是1个门。\n4.  第四个门用作反相器来计算 $F = \\overline{G_3} = \\overline{\\overline{G_1 \\land G_2}} = G_1 \\land G_2$。这可以是一个2输入与非门，其输入都连接到 $G_3$，即 $F = G_3 \\text{ NAND } G_3 = \\overline{G_3}$。这是1个门。\n\n此实现中的总门数为 $1+1+1+1 = 4$。所有使用的门都是2输入与非门，这是允许的。因此，用4个门实现是可能的。\n\n接下来，我们必须证明为什么这是最小门数。\n函数 $F$ 依赖于所有四个输入变量 $A, B, C, D$。例如，设置 $B=1, C=0, D=0$ 会得到 $F = \\overline{(A \\land 1) \\lor (0 \\land 0)} = \\overline{A}$，这显然依赖于 $A$。根据表达式的对称性，$F$ 依赖于所有四个变量。\n- 单个2输入门最多只能依赖于两个变量。因此，1个门是不够的。\n- 一个由两个2输入门组成的电路最多只能依赖于三个变量（例如，$G_2(G_1(A,B),C)$）。因此，2个门是不够的。\n- 因此，实现任何4变量函数至少需要3个门。\n\n我们现在必须证明3个门也是不够的。对于一个4变量函数，最通用的3门结构要么是两级树形结构，例如 $H(G_1(A,B), G_2(C,D))$，要么是级联链式结构，例如 $H(G_2(G_1(A,B),C),D)$。级联链式结构相对于其输入是内在地不对称的。函数 $F$ 具有一种对称性，即交换 $(A,B)$ 对和 $(C,D)$ 对，函数保持不变。级联链式结构无法实现这样的对称函数。因此，我们只需要分析两级树形结构。\n设门来自允许的集合 {与非门, 或非门}。我们检查结构 $H(G_1(A,B), G_2(C,D))$ 中门类型的所有可能性：\n\n1.  $G_1, G_2, H$ 都是与非门：输出为 $(A \\text{ NAND } B) \\text{ NAND } (C \\text{ NAND } D) = \\overline{(\\overline{A \\land B}) \\land (\\overline{C \\land D})} = (A \\land B) \\lor (C \\land D)$。这个函数是 $F$ 的补函数，即 $\\overline{F}$。它不是 $F$。\n2.  $G_1, G_2, H$ 都是或非门：输出为 $(A \\text{ NOR } B) \\text{ NOR } (C \\text{ NOR } D) = \\overline{(\\overline{A \\lor B}) \\lor (\\overline{C \\lor D})} = (A \\lor B) \\land (C \\lor D)$。这不是 $F$。\n3.  $G_1, G_2$ 是与非门，$H$ 是或非门：输出为 $(A \\text{ NAND } B) \\text{ NOR } (C \\text{ NAND } D) = \\overline{(\\overline{A \\land B}) \\lor (\\overline{C \\land D})} = \\overline{\\overline{ (A \\land B) \\land (C \\land D) }} = (A \\land B) \\land (C \\land D)$。这不是 $F$。\n4.  $G_1, G_2$ 是或非门，$H$ 是与非门：输出为 $(A \\text{ NOR } B) \\text{ NAND } (C \\text{ NOR } D) = \\overline{(\\overline{A \\lor B}) \\land (\\overline{C \\lor D})} = (A \\lor B) \\lor (C \\lor D)$。这不是 $F$。\n\n由于两级树形结构中所有可能的3门配置都无法实现函数 $F$，并且我们已经基于对称性排除了其他3门结构，因此用3个门实现是不可能的。\n\n我们已经确定门数必须大于3，并且我们已经演示了一个使用4个门的有效实现。因此，实现 $F$ 所需的最小可能门数是4。",
            "answer": "$$\\boxed{4}$$"
        },
        {
            "introduction": "这个综合性练习将让你运用所学知识，从零开始构建一个完整且常见的数据选择器（Multiplexer）数字组件。这个练习不仅是关于单个表达式的简化，更是关于如何系统地设计和优化一个复杂的逻辑模块。你将体会到，德摩根定律在解码逻辑和通过门共享来降低成本方面扮演着不可或缺的角色。",
            "id": "3633517",
            "problem": "一个 $4{:}1$ 多路复用器 (MUX) 是一个组合电路，它有四个数据输入 $D_0, D_1, D_2, D_3$，两个选择输入 $S_1, S_0$ 和一个输出 $Y$。其语义是，$Y$ 的值等于 $D_0, D_1, D_2, D_3$ 中的某一个，具体取决于 $(S_1, S_0)$ 的二进制值。你需要仅使用双输入与非门来设计这个 $4{:}1$ MUX。反相器必须通过将其输入连接在一起的双输入与非门来实现，并计入总数。没有预先可用的反相输入。\n\n从基本布尔代数公理和德摩根定律 (De Morgan’s laws) 出发（不使用任何预先推导出的多路复用器方程），完成以下任务：\n\n- 通过分析 MUX 的真值语义，用 $S_1$ 和 $S_0$ 推导出数据选择乘积项。特别地，使用德摩根定律将析取式的补转换为补的合取（例如，将其应用于 $\\overline{(S_1 \\lor S_0)}$）以获得选择译码项。\n- 通过系统地应用布尔对偶性和德摩根定律，将你的表达式映射到一个仅使用与非门的实现，并识别出乘积项的补可以直接由与非门形成的地方。\n- 识别并明确说明可以减少与非门总数的门共享机会，包括但不限于共享的反相选择信号和子模块间的结构复用。\n\n在最大限度地利用门共享后，计算在这些约束条件下实现这个 $4{:}1$ MUX 所需的双输入与非门的最小数量。只需提供最终的数量作为你的答案。无需四舍五入，也无需单位。你的最终答案必须是一个数字。",
            "solution": "我们从布尔代数和德摩根定律 (De Morgan’s laws) 开始。$4{:}1$ 多路复用器 (Multiplexer (MUX)) 的语义规定，当 $(S_1,S_0) = (0,0)$ 时，$Y$ 等于 $D_0$；当 $(S_1,S_0) = (0,1)$ 时，等于 $D_1$；当 $(S_1,S_0) = (1,0)$ 时，等于 $D_2$；当 $(S_1,S_0) = (1,1)$ 时，等于 $D_3$。以布尔形式表示，这是规范的积之和形式：\n$$\nY \\;=\\; D_0 \\cdot \\overline{S_1}\\cdot \\overline{S_0}\\;+\\;D_1\\cdot \\overline{S_1}\\cdot S_0\\;+\\;D_2\\cdot S_1\\cdot \\overline{S_0}\\;+\\;D_3\\cdot S_1\\cdot S_0.\n$$\n这源于 MUX 的基本定义以及每个输入线吸收一个最小项。作为德摩根定律 (De Morgan’s law) 的一个示例应用，考虑析取式 $\\overline{(S_1 \\lor S_0)}$ 的补，根据德摩根定律，它等于 $\\overline{S_1}\\cdot \\overline{S_0}$。这正是上述表达式中与 $D_0$ 相乘的选择译码条件，展示了析取式的补如何产生选择译码所需的补的合取。\n\n接下来，我们寻求一个仅使用与非门的实现。回顾一下，一个双输入与非门实现 $\\operatorname{NAND}(A,B)=\\overline{A\\cdot B}$，而一个反相器可以实现为 $\\operatorname{NAND}(X,X)=\\overline{X}$。此外，德摩根定律 (De Morgan’s laws) 指出 $\\overline{A+B}=\\overline{A}\\cdot \\overline{B}$ 和 $\\overline{A\\cdot B}=\\overline{A}+ \\overline{B}$。\n\n有两种自然的实现途径：\n\n1) 使用与非-与非 (NAND–NAND) 结构直接实现积之和。\n\n   直接用与非门定义四个选择译码的补码形式：\n   - 令 $Q_{00} = \\overline{\\overline{S_1}\\cdot \\overline{S_0}} = \\operatorname{NAND}(\\overline{S_1},\\overline{S_0})$，\n   - $Q_{01} = \\overline{\\overline{S_1}\\cdot S_0} = \\operatorname{NAND}(\\overline{S_1}, S_0)$，\n   - $Q_{10} = \\overline{S_1\\cdot \\overline{S_0}} = \\operatorname{NAND}(S_1,\\overline{S_0})$，\n   - $Q_{11} = \\overline{S_1\\cdot S_0} = \\operatorname{NAND}(S_1,S_0)$。\n\n   此处 $\\overline{S_1}$ 和 $\\overline{S_0}$ 分别由 $\\operatorname{NAND}(S_1,S_1)$ 和 $\\operatorname{NAND}(S_0,S_0)$ 产生。对于每个数据路径，我们不显式地形成真译码 $X_{ij}=\\overline{Q_{ij}}$，而是利用德摩根定律来计算\n   $$\n   T_0 \\;=\\; \\overline{D_0\\cdot (\\overline{S_1}\\cdot \\overline{S_0})}\n   \\;=\\; \\overline{D_0\\cdot X_{00}}\n   \\;=\\; \\overline{D_0\\cdot \\overline{Q_{00}}}\n   \\;=\\; \\overline{D_0} \\,+\\, Q_{00}\n   \\;=\\; \\operatorname{NAND}(D_0,Q_{00}),\n   $$\n   类似地，$T_1=\\operatorname{NAND}(D_1,Q_{01})$，$T_2=\\operatorname{NAND}(D_2,Q_{10})$，$T_3=\\operatorname{NAND}(D_3,Q_{11})$。所需的输出是\n   $$\n   Y \\;=\\; D_0 X_{00} + D_1 X_{01} + D_2 X_{10} + D_3 X_{11}\n   \\;=\\; \\overline{\\,T_0 T_1 T_2 T_3\\,}.\n   $$\n   因此 $Y$ 是 $T_0,T_1,T_2,T_3$ 的一个4输入与非。仅使用双输入与非门，我们将4输入与非门实现为\n   - $V_0=\\operatorname{NAND}(T_0,T_1)$，\n   - $W_0=\\operatorname{NAND}(V_0,V_0)=T_0 T_1$，\n   - $V_1=\\operatorname{NAND}(T_2,T_3)$，\n   - $W_1=\\operatorname{NAND}(V_1,V_1)=T_2 T_3$，\n   - $Y=\\operatorname{NAND}(W_0,W_1)=\\overline{(T_0 T_1)(T_2 T_3)}=\\overline{T_0 T_1 T_2 T_3}$。\n\n   考虑共享的门数量：\n   - 反相 $S_1$ 和 $S_0$：$2$ 个与非门。\n   - 形成 $Q_{00},Q_{01},Q_{10},Q_{11}$：$4$ 个与非门。\n   - 形成 $T_0,T_1,T_2,T_3$：$4$ 个与非门。\n   - 组合成 $Y$ 作为4输入与非门：$5$ 个与非门。\n   总计 $= 2 + 4 + 4 + 5 = 15$ 个与非门。\n\n   这建立了一个正确的设计，但还有改进的空间。\n\n2) 使用与非门实现的 $2{:}1$ MUX 模块和门共享进行分层组合。\n\n   一个具有输入 $A,B$、选择 $S$ 和输出 $Z$ 的 $2{:}1$ MUX 的语义为 $Z = \\overline{S}\\cdot A + S\\cdot B$。根据德摩根定律和与非恒等式，一种仅使用与非门的实现是：\n   - $S'=\\operatorname{NAND}(S,S)=\\overline{S}$，\n   - $U=\\operatorname{NAND}(A,S')$ 得到 $U=\\overline{A\\cdot \\overline{S}}$，\n   - $V=\\operatorname{NAND}(B,S)$ 得到 $V=\\overline{B\\cdot S}$，\n   - $Z=\\operatorname{NAND}(U,V)=\\overline{\\,\\overline{A\\cdot \\overline{S}}\\cdot \\overline{B\\cdot S}\\,}=(A\\cdot \\overline{S})+(B\\cdot S)$。\n   当选择信号的补在内部生成时，每个 $2{:}1$ MUX 使用 $4$ 个双输入与非门。\n\n   将 $4{:}1$ MUX 构建为：两个第一级 $2{:}1$ MUX 在 $S_0$ 控制下选择 $(D_0,D_1)$ 和 $(D_2,D_3)$，然后由一个第二级 $2{:}1$ MUX 在 $S_1$ 控制下从这两个第一级输出中进行选择。门共享机会：\n   - 两个第一级 $2{:}1$ MUX 共享同一个 $S_0$，因此可以共享单个反相 $S_0'=\\operatorname{NAND}(S_0,S_0)$，与重复使用反相器相比，节省了一个与非门。\n   - 第二级 $2{:}1$ MUX 使用 $S_1$ 及其反相 $S_1'=\\operatorname{NAND}(S_1,S_1)$，由于它只出现在该级中，因此无法进一步共享。\n\n   计算与非门数量：\n   - 第一级左侧关于 $(D_0,D_1,S_0)$ 的 $2{:}1$ MUX：如果独立实现需要 $4$ 个与非门，但我们将与右侧 MUX 共享其 $S_0'$。\n   - 第一级右侧关于 $(D_2,D_3,S_0)$ 的 $2{:}1$ MUX：如果独立实现需要 $4$ 个与非门。\n   - 在两个第一级 MUX 之间共享 $S_0'$ 消除了一个重复的反相器，所以两者总共使用 $4+4-1=7$ 个与非门。\n   - 第二级关于两个中间输出且选择信号为 $S_1$ 的 $2{:}1$ MUX：$4$ 个与非门（包括用于 $S_1$ 的反相器）。\n   - 与非门总数 $= 7 + 4 = 11$。\n\n   该结构通过构造在功能上是正确的，并利用了 $S_0$ 反相的显式共享。由于 $S_1'$ 是第二级 MUX 的局部信号，因此无法进一步共享。与直接的积之和与非-与非设计相比，采用门共享的分层 MUX 组合产生的门数严格更少。\n\n因此，在所述约束下最大限度地利用门共享机会后，实现 $4{:}1$ MUX 所需的双输入与非门的最小数量为 $11$。",
            "answer": "$$\\boxed{11}$$"
        }
    ]
}