3.1 konsep penelitian untuk mempermudah dalam melakukan penelitian maka dibuat sebuah flowchart agar penelitian tidak menyimpang dan salah. berikut flowchart penelitian untuk rangkaian sram 6t low power dan high read stability dengan metode m gdi. gambar 10. alur penelitian sram 6t dengan metode m gdi dalam me mulai desain sram 6t dengan menggunakan metode m gdi diperlukan studi literatur terkait bebera pa penelitian dengan metode atau hasil serupa . setelah me mpelajari se luruh penelitian terkait maka di lakukan desain rangkaian sram dengan metode konvensional sebagai referensi untuk dilakukan proses m gdi. referensi rangkaian diperlukan untuk melihat hasil sebagai pembanding dengan rangkaian baru yang didesain dengan metode mgdi. dipilih desain berdasarkan penelitian sebelumnya yang dilakukan oleh ebrahim abiri dan abdolreza darabi 2015 sram 8t dengan low power dan high read stability menggunakan metode m gdi. berdasarkan penelit ian yang dilakukan rangkaian sram ini terbagi menjadi 3 blok yakni write bloc k sram 8t block dan read bloc k seperti pada gambar 11 be rikut gambar 11. desain sram 8t dengan metode m gdi lengkap gambar 11 akan dijadikan referensi untuk dilakukan tahap m gdi selanjutnya guna mendapatkan desain baru dengan kemampuan low power da n high read stability. penelitian tetap akan memusatkan pada desain rang kaian sram 8t untuk direduksi menjadi 6t dengan metode mgdi. hasil yang dihar apkan tetap mengacu pada low power dan mempertaha nkan pula kemampuan high read stability. rangkaian sram 8t diatas memiliki hasil simulasi seperti yang tamp ak pada gambar 12. gambar 12. simulasi sinyal masukan dan keluar an sram 8t dalam kondisi menulis write proses write pada rangkaian sram 8t dimulai ketika word line wl mencapai tegangan tinggi yang menyebabkan transistor akses access transistors menjadi aktif on. pada saat itu data disimpan dengan cepat pada node q dan qb yang terhubung ke gerbang da ri transistor pusat sel enr dan enl. setelah itu data mencapai keadaan permanen dengan bantuan sel sel m gdi . selama siklus write sel m gdi berperan dalam memastikan bahwa data yang ditulis ke dalam sel memori sram disimpan dengan stabil dan cepat yang merupakan bagian penting dari desain sram low power gambar 1 3. simulasi sinyal masukan dan keluar an hanya pada rangkaian blok sram 8t dalam blok rangkaian sram 8t input utama termasuk word line wl bit lines bl dan blb dan sinyal sinyal kontrol untuk operasi pembacaan dan penulisan. output dari rangkaian ini adalah data yang dibaca dari sel memori d_out dan d_outb . ketika melakukan operasi penulisan data yang akan ditulis ke dalam sel memori disuplai melalui bit lines bl dan blb. sinyal wl diaktifkan untuk menghubungkan sel memori dengan bit lines memungkinkan data untuk ditransfer ke dalam sel. setelah data ditu lis wl dinonaktifkan untuk mengisolasi sel dari bit lines dan menjaga data yang telah disimpan . selama operasi pembacaan wl diaktifkan untuk menghubungkan sel memori dengan bit lines memungkinkan data yang tersimpan di dalam sel untuk ditransfer keluar. data yang dibaca kemudian muncul pada output d_out dan d_outb dengan swing tegangan maksimum pad a output inverter .