 1
行政院國家科學委員會專題研究計畫成果報告 
計畫：系統晶片中交連線的可測試性與可製造性分析與設計 
 
計畫編號：NSC-96-2221-E-110-090-MY2 
執行期間：96 年 8 月 1 日 至 98 年 7 月 31 日 
主持人：李淑敏  中山大學資訊工程系助理教授 
Email: smli@cse.nsysu.edu.tw 
 
目錄： 
一、摘要  ....................................................................................................... 2 
二、前言  ....................................................................................................... 4 
三、研究目的  ............................................................................................... 6 
四、文獻探討  ............................................................................................... 9 
五、研究方法、結果與討論  ..................................................................... 17 
六、計畫成果自評  ..................................................................................... 77 
七、相關文獻  ............................................................................................. 78 
 
 3
Abstract 
 The main objectives of this project “Design and Analysis of Design-for-Testability and 
Design-for-Manufacturability in SOC Interconnects” are to study the test problems of interconnects 
in a SOC and NOC designs, develop design for testability and built-in self-test techniques, and 
integrate the research results into a feasible multilevel concurrent interconnect test framework for 
SOC and NOC interconnect designs. 
  
 The results of the project are listed below: 
1. Develop a reconfigurable multiple scan tree architecture to switch between the mode of multiple 
scan chains and that of multiple scan trees, and design a five-phase interconnect-driven 
layout-aware multiple scan tree synthesis simultaneously for scan compression, test application 
time and routing. 
 
2. Further, develop a multiple scan tree construction methodology driven by I/O number and 
position constraints and optimized for routing, test compression data and test application time. 
 
3. Propose a multilevel maximal concurrent interconnect test framework, especially suitable for 
large scaled SOC circuits. 
 
4. Propose a novel built-in interconnect resilient technique in addition to interconnect detection and 
diagnosis. The presented technique can achieve a user-defined reliability threshold based on an 
optimal diagnosis resolution for NOC interconnects. 
 
5. Develop an oscillator-based dynamic voltage and frequency scaling technique in SOC circuits 
and design a ring oscillator as embedded temperature meter with compatible with IEEE 1500 
TAM design. 
 
6. Further to SOC interconnect design and test, develop an NOC synthesizer for ASIC or irregular 
topology simultaneously for performance, power and cost in terms of number of routers and 
area. 
 
 In summary, this project developed new testing, design for testability and built-in self-test 
techniques for interconnect design and test. Also, to integrate with the developed SOC test 
framework or NOC topology, the test flow automation is realized. The research results provide a 
realistic interconnect test solution for embedded cores in SOC and NOC. 
Keywords: multiple scan tree, interconnect concurrent test, SOC testing, interconnect resilient 
design, NOC synthesis, Built-in self-test. 
 
 
 5
綜合上述所面臨的問題，可預期對於 SOC 晶片內交連線的測試上將逐漸增加使用可測試
設計與內建自我測試技術。因此本計劃即是基於此一背景所提出之針對交連線開發有效可測
試設計與內建自我測試方法與架構的研究計畫。除此之外，如何將針對類 SOC 晶片內交連線
的測試所開發之整合性的內建自我測試機制，來達到網路晶片交連線測試的目的，以增進整
體交連線良率，亦為本子計劃重要的研發議題之一。 
 
 
 7
若晶片內部有無數個需要量測驗證的交連線訊號，於交連線量測時需要設法將這些分散於晶
片內部的待測訊號傳導至晶片輸出/輸入腳位，為完成此一功能並降低額外 routing 對電路效
能的影響，需要額外的計數器、IEEE 1500 TAM (Test Access Mechanism)、相關控制電路與細
心的測試架構調校來達成，增加電路設計的複雜度。 
 在上述的限制下，交連線必定要在成本上做最優化，利用平行測試技術來加以克服。目
前相當受矚目的方法之一，就是採用交連線震盪環測試，可視為一種內建自我測試(Built-In 
Self-Test, BIST)的技術。內建自我測試的觀念是在晶片內部加入量測專用的電路，此處為
IP-based或core計數器，以降低對自動測試設備性能的要求以及大幅降低生產測試所需之成本
與時間。本研究議題即是基於內建自我測試的觀念所提出針對交連線震盪環測試的平行化行
為所開發的交連線震盪環量測架構之設計。 
(4) 交連線容錯測試架構與平台： 
 針對交連線測試(Interconnect Test)，除內建自我測試(Interconnect Oscillation Ring Test, 
IORT)與診斷(Interconnect Oscillation Ring Diagnosis, IORD)方法之外，設計出相關交連線容錯
(Interconnect Resilience, Interconnect Fault Tolerance)測試架構與平台，該技術適用於網路晶片
複雜之交連線架構。一個SOC晶片常整合了許多不同電路，這些電路可能都有各自的測試方
式並靠著連接結構日益複雜之交連線溝通，若以人工的方式來進行整個測試電路的設計與測
試流程的開發，將是一件既費時且複雜易出錯的工作。因此，除了研究並發展SOC交連線測
試機制所需要的各種技術外，本研究議題將與NOC網路晶片交連線測試機制配合，針對交連
線的可測試設計發展自動化軟體工具為主要目標。依照待測之交連線各種不同的電路結構
(circuit topology)，自動求得交連線內建自我測試所需的各種測試、診斷、容錯之交連線參數
與交連線振盪環自動圖樣產生器，以達到高度自動化的目標。 
(5) 系統單晶片內建自我動態偵溫與變頻之相關架構與設計：  
 近年來，本計畫主持人有感於交連線測試技術的有效性與其在設計上的考量有密切的相
關性，唯有對交連線的設計有更深入的探討，確實了解並能掌握交連線在設計上較難以處理
的一些弱點所在，才能了解並針對這些弱點可能引發的效能降低（performance degradation），
提出合理且實際的測試方法，進一步再研究延遲測試(delay test)；因此，針對系統單晶片內溫
度偵測，開發出一套低成本之內建自我動態偵溫與變頻之相關架構與設計。另一方面，也唯
有對SOC的功率管理設計(Power Management Unit)與頻率控制(Frequency Control)與測試問題
整合研究，才能提出具有低成本、高效能且切合實際的SOC可測試性設計技術。基於此，近
年來本計畫主持人除了持續在交連線許多面向(ie. power, frequency, delay)上之測試與可測試
性設計領域進行研究外，亦在交連線的設計上與SOC測試平台的整合與驗證方面進行深入研
發。 
本計畫主持人提出應用於系統單晶片(System on a Chip, SoC)之動態供給電壓與時脈頻率
調整方法(Dynamic Voltage and Frequency Scaling, DVFS)和溫度偵測架構。震盪環(Ring 
Oscillator, RO)的震盪頻率隨著溫度上升而線性下降，因此可提供良好的溫度偵測機制。提出
DF2VS (Dynamic Frequency to Voltage Scaling)演算法，根據分佈在晶片上各震盪環之震盪頻
率，測得晶片潛在的熱源，動態調整供給電壓與時脈頻率。DVS/DVFS監控模組根據所有震
盪環輸出的震盪頻率，選擇供給電壓與時脈頻率層級。上述方法在五個晶片設計上驗證，實
驗結果顯示，當供給電壓下降10%時，功率消耗平均可下降約23%(動態供給電壓調整方法，
DVS)；當供給電壓與時脈頻率同時調降時，功率消耗平均可下降約79%(動態供給電壓與時脈
頻率調整方法，DVFS)，晶片溫度亦隨著功率消耗下降。 
 
 9
四、文獻探討 
 承續研究目的所述，本子計畫過去二年來持續針對上述數個議題進行深入的研究，因此
以下分別針對與這幾個議題相關的文獻與已知的研究成果加以深入探討並整理如下： 
(1) 具有可重組能力之多掃瞄樹的測試架構與合成技術 (Multiple Scan Tree or Scan Forest 
Configuration for Test Data Compression)： 
一般而言，[1]中提出了測試資料比次之間的相容性概念，如圖一所示。而[13][14]中提出
了將測試資料加入 don`t care bit 的方法，使得 scan cell 彼此之間的相容性提升。而[6]則利
用了 scan chain 與 scan chain 之間的相容性，將不同的 scan chain 做一個前後順序上的聯結，
使得不同的 scan chain可以在同時得到所需要的 scan in的資料；利用單一 scan chain的 scan out
將測試資料一次廣播傳送給多個 scan chain 的 scan in。在[2][5]論文中，更是打破了 scan chain
的架構，在 scan tree 的架構下提出了另一種 scan cell ordering 的概念，利用 scan cell 與 scan cell
之間的相容性來決定 scan cell 之間鏈結時的先後順序。依據他們所提出的方法，成功的減低
了 test data volume 與 test application time，而這種架構我們稱之為 scan tree。 
另外[7]提出了 scan forest 的作法，將多個 scan tree 放在 Primary Input 上。在[7]中，利用
scan tree 的特性，大大的改善了 test application time。相同的作者在[8]中，改善了[7]leaf node
過多與各個 scan tree 的高度不平衡等缺點，使得 test application time 更短。 
在[11]中，同樣的是採用擁有多個 scan tree 的架構。[11]將測試資料的 don`t care bit 增加，
進而提升相容性，降低相容群(compatible group)的數量。利用這樣的方法來降低 scan tree 的
高度。並且提出了平衡各個 scan tree 的高度的概念，使得測試更有效率。 
另外，除了採用擁有多個 scan tree 的 scan forest 的架構來減少 test application time 之外。
針對單一個 scan tree 的高度的降低，在[2]、[9]、[10]中也提出其他在 scan tree 的架構下降低
scan tree 的高度的方法。 
[2]利用將 don`t care bit 變為 0 或 1 來增加相容性的方法來得到更少的相容群(compatible 
group)，進而減少 scan tree 的高度。[9]利用 incompatibility distance 為各個 scan cell 之間的權
重建立 weighted incompatibility graph。再利用 weighted incompatibility graph 來幫助形成相容
群，然後再針對建構出來的 scan tree 產生 test pattern。並且提供 scan chain 與 scan tree 切換的
機制。利用這些方法來達到更有效率的測試。[10]則是從 test pattern 下手，利用 test pattern 
selection 的機制去除不必要的 test pattern。利用減少 test pattern 數量的方法來降低 scan tree 的
高度。 
以上的方法利用 scan tree 架構的特性，成功的減少 test application time。但是值得注意的
是，擁有 scan test 的設計必然會比沒有 scan test 設計有較多硬體上的負擔，繞線這項因素所
造成的硬體設計負擔，我們在 scan test 的架構下更是我們應該要去考量的。在過去具有
layout-aware 的 scan test 研究中[4]所找出的方法，是針對 scan chain 的架構計算其最短繞線路
徑(Euclidian 距離)。利用 traveling sales person 的問題來簡化 scan chain 的繞線問題，[4]的研
究成功的減少了繞線距離(Euclidian 距離)。而我們主要的研究目的，則是在 scan tree 的架構
下考量繞線這項因素，提出一個新 scan cell ordering 的方法來達到 scan tree 架構下的較短繞線
路徑長(Euclidian 距離)。 
 
 11
 
 
圖二、s38584 (a) 一般的掃描架構中 SO 與 PO 的繞線(b) 我們建立的掃描架構的 SO 與 PO 的
繞線。 
 
 一般測試技術通常以規格測試為主，主要在驗證電路的效能，並不會特別針對不同的電
路架構開發不同的測試機制，此一方式具有適用於多種電路架構的優點，但也因此失去了針
對電路架構更進一步優化測試機制，降低測試成本的彈性。與一般以規格測試為主的方法不
同，文獻[35-40]所提出的多掃瞄樹的測試架構與合成技術皆巧妙的利用已知電路架構的優
點，特別是運用輸出入埠數量與位置上的不規則性，著重在多掃瞄樹由下而上的建構方法及
其所需的電路中掃瞄單元，之後再基於佈局(layout)的結果來推估（測）整體繞線電路之效能。
此一方式因其多數時間在處理單棵掃瞄樹的測試，待測電路的複雜度較低，輔助的測試相容
性群組相對也較為區域性。然而，因電路輸出入埠數量與掃瞄單元之比例並非理想，其在輸
出入埠數量上的要求必須比待測電路的相對之最高掃瞄單元數量的要求更嚴格，使得此一方
式在實作上面臨相當大的挑戰。本研究計畫即考量上述實際的議題（出入埠數量與掃瞄單元
數量相對負載比例效應），設計出一低成本之單棵掃瞄樹的測試架構與合成技術來進行單掃
瞄樹測試。此外，更進一步開發一套有系統之測試流程及其控制電路，逐步對每一個單掃瞄
樹加以測試，並考量整體繞線成本下，以達到以單掃瞄樹為建構單元之多掃瞄樹的測試架構
與合成技術的開發的目標。 
*註: related reference: [35]-[40] 及本計畫主持人相關著作[113]-[157]。  
 
(3) 大型電路之系統單晶片內交連線測試多階平行交連線測試架構平台與技術： 
SOC 測試所需要的測試資料量非常龐大，相對的測試時間也拉的更長。大量的測試資料
要儲存在Automatic Test Equipment (ATE)上，因此需要大量的記憶體，且需要有快速的ATE 來
把這些資料送到電路中做測試，這將會是一項在IC 測試過程中相當昂貴的花費，因此減少測
試資料量變成了一個重要的問題。 
本子題主要是以內建交連線平行測試技術來處理晶片交連線的量測問題。過去幾年來、全
球針對此一交連線平行測試議題所提出之研究論文與報告並不算少[41]-[51]，然而若考量交連
線平行測試測試精確度與內建測試電路的複雜度，目前並沒有任何一種方法可以同時達到高
度平行化以降低測試成本（設計簡單且佔用晶片面積小之內建測試架構與方法）與高測試精
確度的目標。 
 震盪環(OR)[47]-[48], [79]是一個很有效率的交連線測試方法，其利用奇數個相反訊
號形成封閉的迴路電路。在測試狀態(test mode)下建立起震盪環，震盪環上就會出現震盪的訊
: scan out
(a) (b)
 13
震盪環的周圍環境溫度上升，訊號延遲增加，使得震盪頻率降低。因此利用震盪頻率和環境
溫度呈現之線性關係，可將震盪環設計為溫度感測器。震盪環的邏輯閘個數少，與其他溫度
感測器相較起來，有面積小的優點。另外，震盪環可容易地嵌入晶片中，亦可動態的移除，
有很好的機動性[68]。許多溫度感測器設計曾在過去發表[71][73][76]。  
動態溫度管理是目前系統單晶片極需的技術之一。隨著製程下降，晶片面積縮小，溫度
上升，使得晶片面臨熱失控問題。動態溫度管理主要技術列舉如下：閘式時脈（Gated Clock）、
動態供給電壓與時脈頻率調整（Dynamic Voltage and Frequency Scaling）、計算轉移（Migrating 
Computation）等。閘式時脈技術主要是在正反器（Flip Flop）的輸入加入組合電路設計，關
閉不運作的正反器，減少不穩定的訊號跳動。DVS方法根據系統狀態動態調節供給電壓，DVFS
方法則動態調節供給電壓與時脈頻率[63]-[64]。計算轉移方法則是將過熱模組上的運算，移轉
至其他溫度較低的模組上，此方法適用於MPSoC系統[75]。 
 
硬體動態溫度管理  動態供給電壓與時脈頻率調整、閘式時脈  
軟體動態溫度管理  溫度考量之程序排程、計算轉移  
表一、動態溫度管理技術分類。 
 
硬體動態溫度管理技術可有效降低系統整體功率消耗與晶片溫度，但執行效能會有較大
的犧牲。軟體動態溫度管理技術則相反，對於執行效能的影響較小，但無法有效降低功率消
耗與晶片溫度。  
Kumar, A.等人提出一種軟硬體综合之動態溫度管理系統。硬體包含處理器、主機板、記
憶體、溫度感測器與輸入/輸出。軟體為作業系統，包含即時的溫度描述與考量溫度的排程技
術。當硬體中的溫度感測器測得系統溫度後，將溫度傳送至軟體分析，再送出溫度管理指令，
動態調節系統溫度[67]。Skadron, K.等人則提出另一種軟硬體综合之動態溫度管理系統，硬體
為動態供給電壓調整，軟體則為指令層級平行化[74]。 
 本計畫此一子題的進行目標為提供系統單晶片架構上之即時溫度管理機制，動態並適當
的調節晶片溫度。晶片溫度利用震盪環基礎之溫度感測器管理，這些感測器可容易的嵌入晶
片當中。在一定溫度範圍內，震盪環之震盪頻率與溫度有很好的線性關係[76]，因此提供了極
佳的溫度量測機制。溫度感測器嵌入至系統單晶片的各模組上，DVS/DVFS監控模組將會根
據這些溫度感測器的輸出，確認是否需要改變供給電壓與時脈頻率層級。當供給電壓下降，
動態功率和靜態功率都會減少，使得晶片溫度降低。若同時調降時脈頻率，動態功率消耗能
下降更多。總而言之，晶片的工作溫度可即時的調整，使得電路可靠度、執行效能與良率都
能大大的提升。因此，本計畫提出的溫度感測器與DVS/DVFS機制是有效的溫度控制系統。 
*註: related reference: [63]-[112] 及本計畫主持人相關著作[113]-[157]。 
 
(6) 開發出之網路晶片合成方法與架構: 
網路晶片(Network on Chip, NoC; On-Chip Network, OCN)由晶片上網路元件與 PE 組成。處
理元件可以是處理器、特殊用途積體電路、半導體智財 (intellectual property, IP) 或記憶體 
(memory) 等，網路上晶片之網路 (on-chip-network) 由 link 、網路介面 (network interface, NI) 
與路由器等連接而成。 Link 負責傳遞訊號， NI 是路由器與 PE 之間溝通的橋樑，負責將
待傳送資料轉為封包形式與將接收封包轉為資料給目標端處理器，路由器決定封包傳送的路
徑或方向。其中， link 與路由器的連線關係稱為拓樸 (topology) ，而路由器決定封包傳送
方向或路徑的方法稱為路徑選擇演算法 (routing algorithm) 。 
一般而言，網路晶片拓樸結構(on-chip-network topology) 大略可分為兩大類 : 
 15
  
                         (a) Mesh-based                     (b) Custom 
圖五、不規則性拓樸結構。 
 
NoC 中，分層的架構亦被應用至通訊架構[105]。易言之，運算與通訊已經明確地被切割開。
在[91]中明確地定義了 NoC 領域的術語，也介紹了一些現行網路晶片既有的解決方法。目前
網路晶片設計的議題，包含 topology selection，路由器的設計、網路效能評估、網路晶片的
驗證及合成等，都需要更多的研究發展。現今的數位系統設計中，最大的挑戰為元件間通訊
如何完成， [81] 詳細的介紹網路晶片各種議題，第一部份介紹 NoC 系統設計與方法，第二
部分介紹 NoC 之硬體與基本架構，如測試策略與時脈 (clocking) 策略等等。 [113] 介紹了 
NoC 發展的挑戰，大約分為五大方向並簡略的描述了 15 個問題供 NoC 設計者參考。  
由 [110] 我們知道當 NoC 上偵測到錯誤以及重新發送封包至 destination 都將造成時間
延遲影響系統效能，可知 fault tolerant 能力在 NoC 上是必要的。 [109] 提出了針對 switch 
錯誤，計算的整體 NoC 可靠度，藉此比較不同可靠度的 switch 所提供之系統可靠度。藉由
計算 application specific 路徑之可靠度，適度的增加 link 於 PE 與 router 之間，雖然在效
能上有略微降低之情形，但 reliability 相較於傳統 PE 與路由器之間只有單一 link 顯得大幅
提昇。 
目前有許多的 routing 演算法以 flood 傳送大量封包之方式為基礎提高 fault-tolerance ，
接收到封包的路由器會傳送出複製的封包到多個 output port ，這些複製的封包則經由許多不
同的路徑到達 receiver ，當 receiver 收到至少一個封包時即移除網路中其他的多餘封包。 
Flood 演算法大約有三種方式，分別為 probabilistic, directed flood 與 random walk ，為了降
低  probabilistic, directed flood 對於傳輸時的高度負載以及功率消耗，  [107] 提出了 
redundant random walk 預先決定了複製的封包數量再由不同的路徑傳送，降低了網路的負載
也增加 routing fault-tolerance 。 [108] 提出了 fault-tolerant 的 source-routing 方法，在傳送
封包前決定封包傳送的路徑，避免封包傳送時經過無法收到下一個路由器回應的線段而降低
封包錯誤的機率。 
[106]利用提出了使用廻歸分析在考慮  input slew 與  repeater size 的  repeater delay 
modeling ，考慮  crosstalk 所導致之wire delay ，並應用  scattering-aware resistivity 與 
interconnect barrier modeling 來改善原有之  wire delay modeling 。相較於先前modeling ，準
確度大幅提高。此外，亦使用well-known power modeling 與 repeater/wire area modeling 作為
預估依據。 [112] 提出 NoC yield 與 cost 的 modeling ，並由數據分析得知增加額外之 core 
與 wire 可有效提高晶片 yield 並且增加經濟效益。 
Router 
Router
Router
PE 2 
PE 3 
PE 6
PE 4 
PE 7
PE 5 
Tile 0 Tile 1
Tile 3 Tile 4 
Tile 5 Tile 6 Tile 7 
Tile 2 
PE 0 
PE 1 
 17
五、研究方法、結果與討論 
 如前所述，本子計畫過去二年來針對 SOC 中交連線測試相關研究，持續在測試、可測試
設計與內建自我測試領域進行深入的研究，主要的研究議題如前述之五大方向，研究過程可
細分數個子題，以下就各個研究子題的研究方法與結果說明如下： 
 
(1) 多掃瞄樹的測試合成技術： 
 本研究子項是基於先前針對多掃瞄樹測試之研究成果[7]-[10], [19]，進一步研發之多掃瞄
樹測試方法。在考量實體設計議題之可測試性技術(DFT with Physical Constraint Consideration)
中我們提出了平行掃瞄樹測試壓縮結構(Multiple Scan Tree or Scan Forest Configuration for 
Test Data Compression) 演算法並提出相關論文[125]，藉由下列問題討論提出資料壓縮與路徑
之最佳化。 
 本研究子項的成果主要提供一個以五階段多掃瞄樹為主體，接下來我們分別針對這五階
段做進一步的說明： 
I. Clustering problem 
決定要在 scan tree 的架構下建立 scan cell 間最短的連線距離(Euclidian 距離)，我們面臨
的第一個問題就是在哪一種 scan tree 的架構下可以取得較短的連線總路徑長。在實體設計
中，如果我們硬要將所有 scan cell 都放在單一 scan tree 中(single scan tree 架構)，是必須要花
費更長的路線去連接相距較遠的 scan cell。這樣一來也必然會造成過長的連接路徑(Euclidian
距離)。所以我們決定採用 multiple scan tree 的架構，將較靠近的 scan cell 建立成為一個 scan 
tree，形成擁有多個 scan tree 在我們的測試架構中。 
決定使用 multiple scan tree 的架構後，有幾個 scan tree 的在我們的 scan forest 架構中，影
響整體連線距離甚巨。所以如何去決定 scan tree 的數量，這是我們必須要去考量到的問題。
這個問題我們則須考量到 scan cell 的群聚效應，我們必須將較為靠近的 scan cell 形成一個
cluster。在同一個 cluster 內的 scan cell 再去形成一顆 scan tree，這樣才會得到較短的連線總路
徑長。所以我們將問題視為 clustering problem。在一般 clustering 演算法中，不同的演算法可
以找出具有不同特性的 cluster。在這裡我們面臨到的是”何種特性的 cluster 是我們所需要的”。 
因為是以距離因素為考量，所以我們會希望在幾何距離上，較為靠近的 scan cell 歸到同
一個 cluster 中。並且希望在 cluster 邊緣的 scan cell 的密度較小。此外也希望 cluster 的形狀可
以不要侷限在一般矩形或圓形的形狀。另外，在我們的架構中要有幾個 cluster，我也們希望
clustering 演算法可以幫助我們決定。因此我們找到了 clustering 的方法來幫助我們找尋我們所
要的 cluster，其步驟組成： 
1. 利用 Kernel Density Estimation 來取得 Probability Density Function(PDF)。 
2. 利用 Level Set Methods(LSM)找到 peek 區域(密度較高的區域)。 
3. Cluster Intensity Function(CIF)建立 distance-based function。使得在 cluster 彼此之間區
分的特性不明顯時，仍可以在 CIF 的幫助下有效的找到 cluster。 
4. 在 CIF 後加上 Valley Seeking，從每個 peek 區域將每個點朝向 valley 區域連接，形
成一個 forest 的架構。而 forest 內的每個 tree 就是一個 cluster。 
在[12]的方法中，利用 density base 的 clustering 演算法，我們可以找到形狀不一定的
cluster。並且可以在演算法實行時動態的找到合適的 cluster 的數量。另外，因為是 density base
的演算法的關係，在 cluster 邊緣必定是 density 較低的區域，這正好達到了我們對於 cluster
特性的要求。 
不同的電路內 scan cell 的分佈情況都不同，clustering 的方法可以因應各種 scan cell 分佈
的情況，動態的找到適合的 cluster 數量與 cluster 的形狀，並且在 cluster 的邊緣 scan cell 的密
 19
scan cell 之間尚彼此相容)則回到步驟 2 繼續執行。如果沒有 edge 存在則執行 6。 
6 計算形成這個 compatible graph 之前各個 clique 選取的花費。 
7 如果全部運算完，則選擇花費最少的 clique 選取的方式來決定 compatible group 的選取方
法。 
依照以上的方法，我們就可以得到多個相容群。並且因為使用 dynamic programming 演
算法的緣故，所以可以找到相容群內部連線總長度最短的結果，使得內部連線距離過長的相
容群不存在。 
 
圖七、相容圖搜尋。 
以圖七為例子，我們將我們所提出的方法演示一次。 
上圖是一個簡單的 compatible graph。圖中的點(vertex)為 scan cell，彼此相容才會在圖上
有邊(edge)存在，邊的權重(weight)是兩端點 scan cell 之間的距離。接下來我們執行步驟 2 將
權重較大的邊從 compatilbe graph 中去除得到圖七，並且找到 degree 最高的點-6。 
 
圖八、相容圖搜尋演算法。 
 
接下來進行步驟 3，找到包含 6 的前四大的 clique-{6,7,8}、{6,8,9}、{6,7,9}、{6,7,8,9}。
並且運算它們對應的新的 compatible graph，再依照各個新的 compatible grph 來繼續找尋下一
個 clique。 
我們以下圖(multistage graph)來表示各個找尋 clique 的路線，並且在最後以藍色的字母註
 21
我們繼承III的例子將上述的方法演示一次。首先依照步驟 1 找到各個 compatible group
之間的距離，III的例子中找到的距離關係如圖九所示(A→B 表示 A 與 B 的距離)。我們找到
的最短的Hamiltonian cycle為A→B→C→A。我們選取Hamiltonian path C→B→A為 compatible 
group 在 scan tree 中的順序。 
 
 
圖十、相容圖間最短距離搜尋演算法。 
依照以上的方法我們會得到 scan tree 的基本架構。如圖十一每個相容群即為 scan tree 內
的一個 tree level。但在這個階段仍未決定 scan cell 之間的連線關係。 
 
 
圖十一、掃瞄樹間最短距離。 
 
V、Scan tree construction & non-parallel scan cell insertion 
Scan tree construction 
在II中決定了每個相容群在 scan tree 中所對應的 tree level 之後，我們面臨的問題則是如
何去決定各個 tree level 內 scan cell 之間的連接情形。 
我們 scan cell 連線的情形是允許 scan cell 與相同一層 tree level 內的 scan cell 相連。此時
的稱 scan cell-A 可以與 scan cell-B 相連是指 A 的 scan input 可以與 B 的 scan input 相連。意即
A 與 B 會同時接收相同的 scan in 的測試資料。 
除了上述可以與同一層的 scan cell 相連。另外還允許 scan cell 與上一層 tree level 的 scan 
cell 相連。此時所稱的 scan cell-A 可以與 scan cell-B 相連的狀況與前述不同。在此指 B 的 scan 
out 會與 A 的 scan in 相連接。意即 B 會將測試資料傳送給 A。 
於是每個 scan cell 可以與同一層 tree level 或上一層 tree level 的 scan cell 相連。因為我們
的目的是要儘量的讓連線總距離最小，我們須以連線路徑長度作為決定連線情形的考量。所
以針對任何一個 scan cell，必須運算其與上一層 tree level 或同一層 tree level 的 scan cell 何者
較靠近。若與上一層 tree level 內的 scan cell 較為靠近，就與上一層 tree level 的 scan cell 相連。
如果與同一層 tree level 較為靠近，則與同一層的 scan cell 相連。 
基於前述的考量，我們必須去運算每個 scan cell 在同一層與上一層 tree level 中最近相鄰
FF FF FFFF FF FF1FF9FF8 FF FF
FF
FF FF
FF FF FF8
FF1FF9FF4 FF
 23
上一層 tree level 的 scan cell 相連。這樣一來才可以使上一層 tree level 的測試信號得以傳輸到
這一層 tree level。 
 
 
圖十四、掃瞄單元間最短距離連線以建立掃瞄樹之中間過程。 
 
我們延續前面所舉的例子。C 為第一個 tree level、B 為第二個 tree level、A 為第三個 tree 
level。我們再依照 tree level 利用上述的方法真正的去決定各個 scan cell 之間連接的關係。各
個 scan cell 彼此之間的連線關係如圖十五所示。此時 scan tree 內 scan cell 彼此之間的連線關
係就大致決定了。 
 
 
圖十五、掃瞄樹建立過程。 
 
Non-parallel scan cell insertion 
在我們提出的方法的最後一步，是去決定 non-parallel scan cell 的連線關係。同樣利用
voronoi diagram，找到各個 non-parallel scan cell 最近相鄰的 scan cell。將其與最近相鄰的 scan 
cell 相連。這樣 non-parallel scan cell 就可以以最短的連線距離來與 scan tree 相連。 
我們延續前面所舉的例子。C 為第一個 tree level、B 為第二個 tree level、A 為第三個 tree 
level。我們再依照 tree level 利用上述的方法真正的去決定各個 scan cell 之間連接的關係。各
個 scan cell 彼此之間的連線關係如圖十五所示。 
 
 綜合以上方法，茲將與先前研究之比較表列於表二與表三，表二列出測試時間與測試資
料量之比較; 表三列出繞線長度之比較。 
 
 
 25
為了要將 primary input/output 納入掃描樹合成的考量，我們必須瞭解 primary input/output
的位置與數量對掃描樹的影響。 
在 primary input 的限制上，若掃描樹的數量大於電路可提供的 scan in 的數量，就必須增
加 test session 來完成電路的測試，所需要的測試時間也會因此而增加。所以在合成掃描樹時，
我們必須將 SI 數量納入考量。意即若電路的提供的 scan in 為 Num_SI、多掃描樹的個數為
Num_MST、電路輸入個數為 Num_PI，我們可以以下列之公式表示： 
PINumSINumMSTNum _≤_≤_      (1) 
 
PINumSINumMSCNum _≤_≤_     (2) 
 [16]、[18]實驗結果顯示，在多掃描樹的架構下會擁有大量的掃描輸出，掃描輸出的個
數也是多掃描樹的架構最大的缺點。當掃描輸出的個數過多時，就必須增加額外設計將測試
信號壓縮至輸出到電路外的機制，因而浪費了許多硬體成本。在我們的架構中，我們希望掃
描輸出的總數最好能不大於電路可提供的 primary output(PO)的個數。如此一來就不需如同[18]
一般增加額外的硬體的負擔在設計掃描輸出資料之壓縮機制上。如果擁有 n 個掃描樹，每個
掃描樹有 Num_SOi個掃描輸出，電路提供#SOP 個掃描輸出，則我們得到下列之公式： 
 
∑
=
≤
n
k
k SOPNumSONum
1
__       (3) 
 
為了符合以上的限制，並且降低掃描樹的繞線成本我們提出了一個六個階段(6-phase)的掃
描樹合成方法： 
_ Phase I Folding Partition 
_ Phase II依照SI與SO的位置決定scan的方向 
_ Phase III密度導向的Leveling Levelize 
_ Phase IV 找相容群 
_ Phase V Level之間的連接 
_ Phase VI Scattered point的處理 
 
在Phase I中，我們會先將電路partition成數個面積大小皆相等的部分。在phaseII中，我們
依照PO的位置決定掃描樹的方向。在phase III，依照掃描細胞的密度(數量)，將掃描細胞依照
掃描方向以掃描細胞的區域性來做分群的動作，從SI向SO將掃描細胞分群成level0到leveln-1一
共n個level。在phaseIV，我們在每個level內找尋小於PO的數量和繞線考量的相容群，使得掃
描輸出不會違反前述限制。phase V將每個level之間的掃描細胞做連結，形成一棵掃描樹。Phase 
VI中，將剩下不屬於任何相容群的掃描細胞使用多掃描鏈的方式做串連。對phase I執行完後
的每個partition重複執行phase II到phase V來形成一棵掃描樹，直到partition中掃描樹的數量到
達設定值才停止。所有的partition合成完掃描樹後，再執行phaseVI，將剩下的scattered point
在PO的限制之下，插入到掃描樹與建立成多掃瞄鏈，最後形成完整的掃描樹架構。詳細作法
如下: 
 
Phase I Folding Partition 
為了有較短的繞線距離，且符合我們建立掃描樹的演算法，因此我們參考[39]，使用其
partition方法。這個方法是將一個電路做partition，使每個partition的面積相等，不過每個partition
中所包含的掃描細胞、PI與PO數量不一定相同，如圖十七，就是將一個電路切割成9個partition。 
為了讓我們的演算法能順利執行，因此我們在執行partition的順序上，是以PO個數來決定。
PO數量由大到小依序執行，這樣執行的原因PhaseII會做說明。 
 27
此scan in連接到internal partition的邊界成為pseudopad(圖二十(b))，這些pseudo pad就被當成是
internal partition的PO，接著就可以正常執行合成掃描樹演算法，在建立完掃描樹後，就會做
連接(圖二十(c))。Pseudo pad適用於任何一個partition，除了可以讓合成掃瞄樹正常執行外，
也可以減少SO的個數和掃描樹的數量，使整體的SO變的更少。 
 
 
圖十八、掃描樹是依照 scan direction 來建立。 
 
圖十九、切割過之電路中決定掃描方向。 
 
 
 
 29
 
 
 
圖二十一、由掃描方向決定切割方向，且每一個level的掃描細胞數量皆是上一層的α倍 
 
 
圖二十二、當level=3、α= 1.1時的levelizing的結果 
 
 31
 
圖二十四、 建立相容群的pseudo code。 
 
圖二十五、(a) 由12個掃描細胞所組成的相容群圖。(b) 當λ=0.5時，尋找level2的相容群，虛
線裡面的相容群就是符合條件的相容群。 
 
 
 
 
 33
持不變。如圖二十六(f)，找到最小值為1，粗體字的元素代表有變更過的元素，元素BD由於
位於兩標記的相交，故加上最小值，剩下的則皆減去最小值1，其他位於標記內的元素則不變。
此步驟完成則跳到步驟3繼續執行。 
經過以上四個步驟的匈牙利演算法，就可以確保CGi所有掃描細胞皆與CGi+1的掃描細胞連接
(圖二十六(g))。剩下的CGi+1尚未被連接的掃描細胞，就只需要找離其最近的掃描細胞作連接
即可。圖二十七是圖二十五這個例子level連接後的結果。 
 
Phase VI Scattered point的連接  
此部分主要是用來處理剩下那些不屬於任何掃描樹的掃描細胞。為了考量繞線與測試應
用時間(TAT)，我們會先找出目前最高的掃描樹，其樹高當作TAT的限制。在依據可利用的SO
個數將剩下的掃描細胞建立成掃描鏈，而整體的SO數量不能超過PO數量。 
 
圖二十七、(a) CGi要與CGi+1做level的連接。(b) 建立距離矩陣。(c) column reducing 。(d) row 
reducing。(e) 從0元素去做標記。(f) 距離矩陣的修改。(g) 匈牙利演算法執行結果。 
 
 
 
 
 35
                                            (8) 
 
#SC 代表初始的掃描鍊個數。設Tsp為總共可以插入的數量，由Eq. (7)Eq. (8)得知： 
 
                                                                 (9) 
 
就可以到Tsp值。在做tree level相容群測試時會將插入所增加的繞線長度做紀錄。 
在每個scattered point皆做完相容群測試後，再對繞線長度作由小到大的排序，取前Tsp個
scattered point來作插入，這樣就不會超過整體PO的限制。 
 
建立成多掃描鏈 
B這部分是將剩下來的scattered point作連接使其形成multiple scan chain。由Eq. (9)得知已
經有Tsp個scattered point被使用，所以這時候掃描鏈的數量為： 
 
                                                 (10) 
#SC`為所要建立的掃描鏈個數。建立出來的掃描鍊我們希望能符合以下限制： 
1. 每棵樹的高度皆要相同，而高度為Hmax不可超過。 
2. 擁有較短的繞線長度。 
3. 每個scan chain的兩端能盡量靠近boundary。 
為了滿足以上的幾點限制，我們提出了一個同時考量繞線與boundary限制的演算法。 
此演算法分為以下三個部分： 
 
1) Modified DB scan 
此部分將[46]的演算法做了改變，以符合上述的限制。對任意的一個掃描鏈SCi，尋找電路上
的任一個PI與PO當成掃描鏈的SI與SO。在此假設ai、bi為找到的SI與SO，對ai、bi作連線(ab)，
再找兩條平行線Pi、Qi分別與ab距離皆為l，在Pi、Qi裡面的scattered point我們將它的weight
加1(圖二十九(a))。每個scattered point的weight代表此scattered point被Pi、Qi包含的次數，初始
值是0。再用上面所提出的方式，重複執行，直到所有樹都被找完。此時，還會剩下一些沒被
經過的scattered point(圖二十九(b))，故我們就將l的值加大，重複以上動作(圖二十九(c))，直
到所有的scattered point index值0才停止(圖二十九(d))。 
 
2)選取scan chain的點 
從上一個步驟我們得知每個掃描鏈皆有各自的a、b和P、Q所包含的scattered point。Hmax為掃
瞄鍊i所需scan chain的長度，接著選取Pi、Qi之間的scattered point，由weight值的遞增依序選
擇，這樣可以確保較少被經過的能夠被選取scan cell，直到滿足Hmax。 
 
3)將scan cell連接成scan chain  
現在我們已經得到每個scan chain所需要的scan cell，接著使用UCLA [42]來幫助我們將這些
 37
 
圖三十、演算法整體流程圖。 
 
綜合以上方法，茲將與先前研究之比較表列於表四與表五，表四列出測試時間與測試資
料量之比較; 表五列出繞線長度之比較。 
 
表四、測試時間與測試資料量之比較。 
 
 
 
 
表五、繞線長度之比較。 
 
 
(3) 大型電路之系統單晶片內交連線測試多階平行交連線測試架構平台與技術： 
 本研究子項主要是採用圖論來分析與轉換各種電路拓樸結構與平行交連線測試之間的關
係，不但能決定交連線測試之平行化特性，同時還能決定其測試成本與時間。本研究子項之
主要理論分析即是考量到對於具有平行化特性的電路，將會由於電路拓樸結構與延展性的關
係而引進了多階測試平台(multilevel framework)，此概念可由圖三十一中ㄧ個多階測試平台
(multilevel framework)架構中觀察出。 
 39
 
(a) 
 
(b) 
 
(c) 
圖三十二、(a) 交連線圖形模型(interconnect diagram)， (b)its corresponding hypernet 
graph，(c)有向圖。 
 
 因為震盪環上的訊號有其方向性，若僅是 hypernet graph 並無法讓我們在其上找尋震盪
環。因此，我們進一步將 SoC 電路上交連線的結構轉換成有向圖 G，圖中節點集合(vertex set)
包含所有的 core，有向邊集合(edge set)包含電路上所有的交連線，例如圖三十二(c)。我們的
演算法即是在這個轉換後的有向圖上找尋可平行測試的震盪環，而我們產生的震盪環 R 是有
向圖 G 上的一個子圖 R ⊂ G。 
 
產生的震盪環時需滿足下列限制： 
Constraint 1.) common edge 限制:對於有兩個以上 fan-out branch 的 hypernet 而言，這些
hypernet 會有共同的邊，這個邊就稱為 common edge。圖三十三中的 e 就是一個 common edge。
若要完整的測試此類 hypernet，就必須利用多個震盪環才可完整地包含其對應之每條 fan-out 
N3 N1
N2
N4
C1
C2C3
N5
C1 
C2C3 
N3 N1
N2
N4
R
R2 
R3 
C1
C2C3 
N3 N1
N2
N4
R1
R3
R2 
 41
盪環。  
 由 Constraint 1 與 Constraint 2 我們可得知任二震盪環之間若包含任何相同的交連線或
scan path，則這兩個震盪環必定不能在同一 test session 下進行測試，必須多增加一個 test 
session 才可完成測試，如此一來，會使測試成本增加。故在產生震盪環時，應儘量避免震盪
環彼此之間有相同的交連線或 scan path 的狀況產生。Constraint 3 則顯示當電路上的與 I/O 
PAD 相連之交連線數目不相同時，也會影響震盪環的組成，增加 testsession。 
I. 腳位安排與重組(PIN ASSIGNMENT & REORDERING) 
 上一節我們提及震盪環產生的兩個限制，除了上述限制外，core 裡 input、output pin 排列
的狀況也會影響震盪環形成及交連線測試所需花費之測試成本。以圖三十五為例， 圖三十五
(a) (b) 兩個 core 皆各別有 5 個 input pin 和 5 個 output pin，假設 pin 與 pin 皆有其對應之交連
線相連。圖三十五(a) 裡的 input pin與 output pin因個別叢聚性的排列，受到上一節所述之”scan 
path 限制”影響，以致於至少需產生五個震盪環才能涵蓋所有交連線，且每次 test session 僅
測試一個震盪環，所以共需要 5 個 test session 才能將所有交連線測試完成。圖三十五(b)中，
core 的 input pin 與 output pin 相間隔排列，我們一樣需產生六個震盪環才能涵蓋所有交連線，
但只需一次 test session 即可將該 core 所有的交連線測試完成。在最好的情況下，scan path 的
方向是與組成震盪環的交連線訊號方向一致，且 core 的 input pin 與 output pin 相間隔排列，
如此一來，產生震盪環時才可將 scan path 方向限制的影響減到最小，如圖三十五(b)。而最差
的狀況則是與 core 內部的 scan path 方向相反，且 input pin 和 output pin 分別叢聚一起，如圖
三十五(a)上的例子，如此，要繞過整個 core 的 scan path 才能形成 ring。 
 
圖三十五腳位安排與重組。 
 
 為了解決 input、output pin 之間排列的問題，我們提出兩個方法 。方法(1) 如圖三十六
(a)，我們在 core 外圍包覆一層標準 input/output pin，使得 core 裡每個 pin 對應到外層的標準
input/output pin 是 1-on-1 weighted bipartite 。 圖三十六(b)中，左邊的集合表示圖三十六(a)
中 core 內的 input、output pin 的排列方式，圖三十六(b)右邊的集合則表示外層標準的
input/output pin，在兩個集合之間的連線則表示連接相對應的 pin 所需之 routing path，圖三十
六(b)中 routing path 的顏色與圖三十六(a)中 routing path 的顏色相對應。 
     我們的目標不僅要讓每個 core 裡的 pin 對應到外層的標準 input/output pin 是 1-on-1 
weighted bipartite，還要讓他們之間相連的 routing path 為最短，如同下列公式(1)表示。一旦
我們讓每個 core 內部的 pin 與外層標準的 input/output pin 相連的 routing path 最短，則可讓整
Input Wrapper Output Wrapper 
Scan path
(b)(a)
Core Core
 43
列狀況，假設該 core 的每個 pin 都有交連線相連，且每條 output pin 連出的交連線皆組成不同
震盪環。我們可以看到，圖三十六(c)左圖至少需要八次 test session 才能測試完成。而圖三十
六(c)右圖，將 pin 腳均勻地相間隔排列後，僅需兩次 test session 即可將震盪環測試完成。由
此可得知，藉由重新均勻分布的方式，可以減少 scan path 的限制，進而減少 test session。 
  藉由方法(1)，我們可解決 scan path 限制所造成 test session 增加的問題，缺點是需要付出
額外 standard input/output pin 的空間代價。方法(2)雖震盪環產生的過程中，仍可能會受 scan 
path 方向限制，但可避免方法(1)須付出額外硬體的缺點。以上這兩個方法皆可降低 scan path
的限制，提高震盪環測試的平行度。 
 
II. MODIFIED OR GENERATION ALGORITHM  
 如前所述，我們說明若震盪環間違反 common edge 限制或 scan path 限制，將會增加所需
之 test session 與其對應之測試成本。我們希望能在單一 test session 下，利用增加測試震盪環
數量的方式，同時測試更多的交連線，藉以利用更少的 test session 完成測試。 
在本節中，我們提出一個利用 heuristic 產生震盪環演算法。此演算法考量 common edge
與 scan path 的限制，儘量避免產生違反這兩項限制的震盪環。演算法以 BFS 演算法-廣度優
先搜尋-的概念為基礎，提出一個 modified BFS Algorithm(mBFS)演算法。在 directed graph 上，
我們利用提出的 mBFS 演算法搜尋震盪環。在 mBFS 執行時，會動態的決定 directed graph 上
開始參訪的 vertex (稱為 start core)，並且動態地選取下一個欲參訪的 vertex(稱為 branch core)。
選取一個欲參訪的 vertex 後，此 vertex 與前一個 vertex 間的相連 edge(交連線)就會被包含在
目前形成之震盪環中。mBFS 演算法會不斷地尋找，直到回到初始的 vertex 而形成震盪環。 
 我們提出的 mBFS 演算法在每次找尋震盪環之前，會先決定 start core 的順序。為了要減
少 common edge 限制對 test session 的影響，我們在給定 start core 順序時，對於受 common edge
限制較多的 core，我們給予較高的優先順序。在開始產生震盪環就搜尋這些有 common edge
的 hypernet，並且建立包含其中一個 fan-out branch 的震盪環，這樣做的好處是：我們可以確
保讓這些 common edge 及早找到其所屬之震盪環，進而避免讓這些 common edge 成為減少整
體 test session 的瓶頸。 
舉例來說，圖三十二(a)中 C1 的 hypernet N1 有兩個 fan-out branch，而在 C2、C3 中，並無
含有 fan-out branch 的 hypernet，故在三個 core 中，common edge 限制最多的 core 是 C1， 因
此，在 mBFS 演算法 start core 的起始順序依序是 C1→ C2→ C3。 
決定 start core後，mBFS開始搜尋與 start core有交連線相連的branch core。選擇不同的branch 
core，會形成不同的震盪環，亦會影響 test session 次數。為了加速讓未測試過的交連線組成
震盪環，我們提出一個選 branch core 的方法，下列是選取 branch core 的優先順序，依序為： 
(1)與 start core 相連的 core。 
(2)該 core 連之交連線未違反 common edge 限制 
 
若 core 有交連線連回 start core，則可形成一個震盪環，這種 core 應優先選擇為 branch core。
若與 core 相連交連線尚未被用來組成其他震盪環，則此節點會被選為下一個要參訪 branch 
core。 
 45
的一邊，並且程式遞迴地呼叫副程式 find_ring，繼續選擇下一個 branch core，直到產生震盪
環為止。 
 
A Demonstrative Example 
如前面所述，我們先將電路轉換成有向圖後，在該有向圖上找尋震盪環。舉例來說，圖三
十二(a)的電路會先被轉換成圖三十二(c)的有向圖。我們可以看到，圖三十二(c)中 C1 的
hypernet N1 有兩個 fanout branch，而 C2、C3 並無含有 branch 的 hypernet，故在三個 core 中，
最受 common edge 限制的 core 是 C1， mBFS 演算法 core 的起始依序是 C1→ C2→ C3。 
我們的演算法從與 C1 相連的交連線開始找震盪環。N1 是與 C1 相連的交連線，包含兩個
fanout branch 分別與 C2、C3 相連。對於 C2 和 C3 這兩個 core 而言，C3 有連回到 start core(C1)
的交連線，符合前述選 branch core 的優先順序 1，所以我們選擇 C3 做為下一個要參訪的節點， 
N3 為組成震盪環的交連線之ㄧ。因此，震盪環 R1={N1, N3}。 
 接著我們以 C2 為 start core 找尋震盪環，與 C2 相連的 hypernet 有 N2 和 N5，這兩條交連
線都連到 C3，因此我們選擇 C3 做為下個參訪的 branch core，並選擇可用的交連線，我們可以
發現 N2 和 N5 皆為尚未使用過的交連線，因此我們依當時資料結構儲存交連線先後當做選擇
次序，在這個例子中我們選擇 N2 做為組成震盪環的交連線。C3 有兩條交連線 N3 和 N4 分別連
向 C1 和 C2， N4 與 start core 的相連，符合選 branch core 的優先順序(1)，並且在本次 test session
中尚未成為其他的震盪環的交連線，故交連線 N4 被選來形成震盪環 R2 的交連線之ㄧ。因此
R2={N4, N2}。 
連接 C2 與 C3 的交連線有 N2 和 N5。若考慮 scan path 方向限制，僅 N5 可作為震盪環 R2
的交連線；倘若利用 N2 來組成震盪環則違反了 scan path 方向限制，組成該震盪環的 scan path
與震盪環 R1 所經過的 scan path 相同。此問題可用我們提出的 pin 重新排列的方法解決，也
因此我們提出的演算法不考慮電路中 I/O pin 排列的次序。 
  接下來從 start core C3 出發開始找震盪環，我們發現與 C3 相連的交連線在這次 test session
中皆已使用。因此，第一次 test session 結束，產生可同時測試的震盪環{R1, R2} 
依照前述之選擇 start core 起始順序的方法，我們可以得知著第二個 test session 的 start core
順序是 C1→ C2→C3。在 C1 中，交連線 N1 左邊的 branch 已組成過震盪環而 N1 右邊的 fanout 
branch 尚未使用過，因此我們選擇與 N1 右邊的 fanout branch 相連之 C2 當作是下一個要參訪
的節點。在 C2 中僅剩 N5 是未組成震盪環的交連線，因此選擇與交連線 N5 相連的 C3 為下一
個要參訪的節點。雖然 C3 中的交連線都已測試過，但在這次 test session 中，這些交連線皆未
被其他震盪環使用，故仍可用來組成震盪環。交連線 N3 和 N4 中，N3 直接連回 C1，因此選擇
他當震盪環 R3 的交連線，震盪環 R3={N1、N5、N3}。此時，所有的交連線皆已測試完成，故
mBFS 演算法結束。所以要將圖三十二電路測試完成一共產生三個震盪環，需要兩次 test 
session ﹙{ N1、N3}、{N4、N2}﹚、﹙{ N1、N5、N3}﹚才可完成測試。 
 
Algorithm: Hybrid Algorithm 
Input: A directed graph H = (V, L) representing a circuit 
Output: A list of rings Rt 
 47
59.                        While (length <= lengththreshold )  { 
60.                            if ecur = (vbranch, vgoal) 
61.                                Rcur=etotal∪ecur 
62.                                Rtotal=Rtotal∪Rcur 
63.                            else 
64.                                vcur= vbranch 
65.                                             vbranch = find_branch_core (M, vcur, vgoal) 
66.                                    if ecur = (vcur, vbranch) 
67.                                        Rcur=etotal∪ecur 
68.            }while (vbranch is not null ); 
69.      
70.      for all start core vi 
71.         Rcur=∅ 
72.         for all branch core vj connect to vi in adjacent Matrix M 
73.             result = find_ring(M, vi, vj) 
74.         if result = 1 
75.             Rcur=etotal∪ecur 
76.                  Rtotal = Rtotal∪Rcur 
 
77.  find_ring(adjacent matrix M, current core vcur, goal core vgoal) 
78.  
79.     if unused ecur = (vgoal, vcur ) 
80.       return 1 
81.     else 
82.       for all cores connect to vcur  
83.            if unused ecur = (vcur, vk )  
84.              result = find_ring(M, vk, vcur) 
85.         if result = 1 
86.                Rcur=etotal∪ecur 
87.                return 1; 
88. end function 
(c) 
圖三十七、(a)深度優先演算法，(b) 寬度優先演算法，(c)混合演算法。 
III. MULTI-LEVEL 架構介紹 
在大規模的電路中，其交連線之複雜度相對提升，若僅用 single level 演算法找尋電路上
的震盪環做交連線測試，則使得震盪環過度集中，影響其測試平行度，造成 test session 次數
增加，因而增加測試成本。為了改善這種情況，我們使用 multi-level 架構來提升震盪環之平
行度。 
A. Partition (細緻化) 階段 
若 core 之間有愈多交連線相連，則它們之間形成的震盪環的機會愈大。在這個想法之下，
在細緻化階段，我們將有較多未測試的交連線相連的 core 切割在同一個分割中。 
在分割的演算法上，我們目前使用 Karipis lab 所發展出的 shmetis 來實行電路的分割。
shmetis 是以 hypergraph 分割為基礎發展的一套程式，目的是提供我們高品質且快速的
hypergraph 分割。我們希望用 shmetis 將大電路切成幾個較小的電路，且每個電路間相連的未
測試交連線數為最少，藉以達成 partition 的目的。 
 
B. Initialization Algorithm 
當Partition(細緻化)階段後，整個hypergraph已被分割成 k個子集合，接著在每個 test session
中，我們針對每個 sub-graph 利用 mBFS 演算法找尋不違反 common edge 限制之震盪環。 
 
C. Merge(粗糙化) 階段 
在 merge 階段，我們依據上個階段(partition 階段)執行 mBFS 演算法後，未被參訪過的交
 49
 
                  圖三十九、多階平行測試流程圖。 
綜合以上方法，茲將與先前研究之比較表列於表六與表七，表六列出三種不同方法中測
試時間與測試振盪環數目之比較; 表七列出多階平行測試之比較。 
 
表六、三種不同方法中測試時間與測試振盪環數目之比較。
 
 
依 untested interconnect相連情況將 circuit partition 成 k個(P1…Pk) 
all interconnects tested?
整個 circuit
利用建立 OR的演算法在每個 partition 中找震盪環 
k=k/2 (Merge Phase) 
k = 1 ? 
all interconnects tested? 
利用建立 OR的演算法在每個 partition 中找震盪環 
k=k*2 (Partition Phase) 
依 untested interconnect相連情況將 circuit partition 成 k個(P1…Pk) 
利用建立 OR的演算法在每個 partition 中找震盪環
End
testsession ++ 
 51
 
圖四十一、modified LCS演算法。 
  
表八、無向圖之替代路徑 
Name RR = 1 RR = 2 RR = 3 RR = 4 RR = 5 5< RR ≦10 
10< RR
≦ 20 
20< RR 
≦50 50 < RR Max RR
#Adde
d rings 
to MR
atpe 72 51 2 0 0 3 3 2 3 119 0 
xerox 216 123 0 1 1 2 4 5 4 318 0 
hp 77 90 3 4 0 7 7 1 5 150 0 
ac3 131 240 4 2 0 8 7 14 10 372 0 
ami33 227 78 6 3 3 10 7 11 9 299 0 
ami49 138 255 13 5 6 14 17 4 31 322 0 
Avg. 143.50 139.50 4.67 2.50 1.67 7.33 7.17 6.17 10.33 263.33 0.00 
*RR: Repair Ratio 
 
表九、有向圖之替代路徑 
Name RZ = 1 RZ = 2 RZ = 3 RZ = 4 RZ = 5 5< RZ ≦10 
10< RZ
≦ 20 
20< RZ 
≦50 50 < RZ Max RZ
#Adde
d rings 
to MR
atpe 0 34 0 4 0 16 14 10 28 238 0 
xerox 0 45 0 4 0 14 27 47 166 634 0 
hp 0 33 0 13 0 28 28 8 13 296 0 
ac3 0 29 0 32 0 72 86 59 20 742 0 
ami33 0 59 0 19 0 43 50 66 41 512 0 
ami49 0 31 0 20 0 70 61 65 65 464 0 
Avg. 0 38.50 0 15.33 0 40.50 44.33 42.50 55.50 481.00 0 
 
 
Algorithm: mLCS (modified Longest Common 
Subsequence) 
Input: the repair path p, the set of rings R 
Output: the resilience path of p 
01. Sa = p; 
02. P = φ ; 
03. n = 0; 
04. max_cost = 0; 
05. for each r∈R 
06.     Sb = r + r; 
07.     nb = length of Sb; 
08.     cost = 0; 
09.     rp = false; 
10.     path = φ ; 
11.     for i = 0 to nb-1 
12.         if Sb[i] == Sa[n] 
13.             if n == 0 or n == na-1 
14.                 if n == 0 and cost != 0 
15.                     break; 
16.                 if rp 
17.                     Add Sb[i] in path; 
18.                 else 
19.                     if n == na-1 
20.                         rp = true; 
21.                 cost = cost + na; 
22 else
 53
 
圖四十三、頻率、溫度與功率消耗之線性關係。 
 
5.1、應用DVS/DVFS 方法之系統單晶片架構  
為了要實現提出的方法，震盪環基礎的溫度感測器將會嵌入到系統單晶片的各模組上，
如圖四十四所示。所有感測器的輸出將由 DVS/DVFS 監控模組收集並加以分析。若有任一模
組溫度過高，將會調降供給電壓/時脈頻率以降低功率消耗與晶片工作溫度。當所有的模組都
維持在正常溫度時，則調升供給電壓/時脈頻率，以達到更好的執行效能。 
 
 55
 
圖四十五、震盪環基礎之溫度感測器範例。 
 
 
5.2.2、DVS/DVFS 監控模組  
本研究子項提出的溫度考量之 DVS/DVFS 系統是根據下列三個假設運行的。  
（1）三個供給電壓層級：低供給電壓（VDDL）＜標準供給電壓（VDDS）＜ 高供給電壓（VDDH）。 
（2）三個與供給電壓相對應的時脈頻率層級：低時脈頻率（fclkL）＜標準時脈頻率（fclkS）
＜高時脈頻率（fclkH）。  
（3）觀察震盪環的震盪頻率（fosc）決定溫度變化。利用兩個給定的門檻頻率（foscL 和
foscH）來得知溫度層級。當 fosc 小於 foscL 時，表示晶片溫度過高，所以必須使用 VDDL 與 
fclkL。相反的，當 fosc 大於 foscH 時，表示晶片溫度較低，所以可以使用 VDDH 與 fclkH。
當 fosc 介於 fclkL 與 foscH 之間時，則使用 VDDS 與 fclkS。 
 
 57
十七（d）則是功率消耗正規化與溫度的關係圖。從上述結果可看出，不同長度的震盪環皆能
充分發揮溫度感測器的功用。 
 
這個部份的誤差支配主要的總雜訊功率(total noise power)，因此這個部份的雜訊將會
是影響 SNDR 以及 ENOB 的主要原因。因為過量的量化誤差顯示出由動態非線性所造成的失真
功率(distortion power)，因此藉由線性度誤差來分析過量的量化誤差，不但能夠直接得到
線性度誤差的資訊還能藉此來分析失真功率並且評估 ENOB。因此整個測試流程得以簡化。 
 
 
 
圖四十七、不同長度震盪環模擬：（a）頻率與溫度（b）頻率正規化與溫度（c）功率消耗與
溫度（d）功率消耗正規化與溫度。 
 
5.3.2、先進製程影響 
 
 59
 
圖四十九、DVS/DVFS 整合工具流程。 
 
使用UMC 0.18μm 製程模擬這些電路，利用電路合成軟體（Synopsys Design Vision）合
成電路，分別模擬三個層級供給電壓，標準供給電壓為1.8 伏特，高供給電壓與低供給電壓
分別為1.98 伏特與1.62 伏特，與標準供給電壓相差 10%。根據電路特性不同，設定不同的
時脈頻率。在DVS 方法下，固定時脈頻率為高時脈頻率，只調整供給電壓；在DVFS 方法下，
則根據DVS 方法中執行效能的差別，設定DVFS方法中時脈頻率的三個層級，如表三。功率消
耗、執行效能和溫度分別使用下列工具模擬：PrimePower、PrimeTime和HotSpot。 
 
表十一、DVS/DVFS方法之供給電壓與時脈頻率設定。 
 61
圖為五個 RTL 電路設計，經過圖八的整合流程，得到邏輯閘層級電路，分析其在 DVS/DVFS
方法下溫度與功率消耗在不同三個層級的結果。由圖中可看出，不論是溫度或功率消耗，都
會隨著供給電壓降低而下降，若同時調整時脈頻率則會下降更多。 
 
 
圖五十一、DVS/DVFS方法之溫度分佈圖。 
 
圖五十一為五個電路在 DVS/DVFS 方法下，使用不同供給電壓與時脈頻率，得到的溫度與功率
消耗結果。可看出 DVS 方法可有效降低平均溫度、最高溫度、最低溫度與溫度範圍，功率消
耗也相對降低。DVFS 方法對於降低溫度與功率消耗則比 DVS 方法更為有效。表十二至表十三
為 DVS/DVFS 方法的詳細實驗資料結果。 
 
 
 
 
 
 
 
 
 
 63
 
(6)開發出之網路晶片合成方法與架構: 
 
為了合成一個低功率、少資源需求的客製化、適應特殊需求之網路晶片 ，我們所提出的演
算法CoNoC流程圖如圖五十二所示。 
 
 
圖五十二、CoNoC流程圖。 
  
 
A. Communication Analysis 
 
此步驟針對 communication 進行分析，避免不必要的運算而降低運算時間。針對單一 
vertex 可能有 1-1, 1-k, k-1之關係，描述了單一 vertex 與 neighbor 關係， k 為該 vertex 
之 incoming 或 outcoming neighbor 個數。多個 vertex 即形成 p – q 的關係。因此將 
communication analysis 分 為 四 個 步 驟 ， 依 序 為  independent edges reduction, 
independent vertex reduction, outcoming neighbors subset tree construction, target 
set decompose 進行分解。 
 
A.1 Independent Arcs Reduction (IAR) 
每一個 vertex v 的 incoming neighbor 個數定義為 din (v) ， outcoming neighbor 個
數定義為 dout (v) 。我們將 ηB(a) = (s, t), a ∈A, A為arc set, dout (s) = 1 and din 
(t) = 1 的 arc 定義為 independent arc 。由於這類的 arc 與其他 arc 並無交互關係，
故先將他們自圖中取出，待最後處理即可， pseudo code 如 圖五十三 Algorithm IAR 所示，
由於僅走過每一個 arc 一次，故複雜度為 O(|AB|) 。接著我們將所有的 independent arc 自 
CTB 中移除成為 CTB’ 。例如，圖五十四中 (s5, t4), dout (s5) = 1 and din(t4) = 1，
故 (s5, t4) 被我們視為一個 independent arc ，同理圖中所有的桃紅色線為 independent 
arcs = {(s5, t4), (s7, t8), (s11, t10), (s12, t13)} 。 
 
Algorithm: IAR ( Independent Arcs Reduction) 
CTG 
Phase I. 
Communication 
Phase II. 
RSG Clustering
Phase III. 
Wirelength-Aware 
Floorplanning 
System-Level 
Floorplan 
Topology 
Generation
 65
Algorithm: IVR (Independent Vertex Reduction) 
Input: CTB’(S’, T’, A’) 
Output: Reduced CTB’’(S’’, T’’, A’’) 
1.   CTB’’ ← CTB’ 
2.   for (all s ∈  S’’) do 
3.      if (dout(s) = 0) then 
4.         S’’ ← (S’’ - s) 
5.      end if 
6.   end for 
7.   for (all t ∈  T’’) do 
8.      if (din(t) = 0) then 
9.         T’’ ← (T’’ - t) 
10.    end if 
11.  end for 
圖五十五、Independent Vertex Reduction (IVR) 虛擬碼。 
 
 
圖五十六、Independent Vertex Reduction (IVR)示意圖。 
 
經過 IAR 與 IVR ，我們可以很輕易的將 CTB 中與其他 vertex 無交互作用之 arc 與 
vertex 移除，得到一個精簡的CTB’’ ，如圖五十七所示。相較於CTB ，簡化過後的 CTB’’ 之
關係明顯較為緊密，無 1 - 0, 0 - 1 , 1 - 1 此種鬆散之結構。 
 
 67
7.         if (current is leaf node) then 
8.            insert v as child of current 
9.         else if 
10.          counter ← 0 
11.          while (current is not null) then 
12.              if (Nout(v) = Nout(current) or Nout(v) ⊂  
Nout(current)) then 
13.               q.enqueue(current) 
14.               counter ← counter + 1 
15.            end if 
16.               node prev ← current 
17.               current ← current.sibling 
18.          end while 
19.          if (counter = 0) 
20.             insert v as sibling of prev 
21.          end if 
22.     else 
23.        insert v as sibling of current 
24.     end if 
25.  end while 
end function 
圖五十八、Subset Tree Construction (STC)虛擬碼。 
 
 
圖五十九、Outcoming Neighbor 子樹建置。 
 
A.4 Target Set Decompose 
經過 STC 後，相同節點中 source 集合稱之為一個 source component (S-C)，如圖六十
二，這些 S-C 代表 source 集結的最小單位。相同的， Target set decompose (TSD) 將利
用 decompose 的方法找出所有 target component (T-C) 。 Initial cluster 為 TB’’ 所
有點集合，接著將所有 T-C 一集合元素個數遞減排列並依次處理。每次處理 T-C 時比較是
 69
 
 
圖六十一、解析之元件(Target set decompose)。 
 
 
圖六十二、解析之元件(Decomposed components)。 
 
RSG Clustering 
找尋適合使用同一 router 的 S-C 與 T-C 形成 RSG ， 再進一步將 RSG merge 成更大的 
RSG 減少 router 數。 
B.1 Communication-Intensity-Driven RSG Compose 
已知的 DCB 中，每一個 arc 對應的 S-C 個元素與 T-C 中美一個元素皆有通訊需求，因
此設定 arc a-c 的 degree of connectivity Comm (a-cij), a-cij ∈A-C, ηC (a-cij) = (s-ci, 
t-cj), |s-ci| 與 |t-cj| 之乘積，如 Eq. 2 所示。 Comm (a-cij) 越大，若是使 s-ci 與 
t-cj 分屬於不同的 RSG 將造成 Comm (a-c) 個大量跨 router 的 path ，因此我們希望盡
量使得 Comm 值大的 arc a-cij 所對應之 s-ci  與 t-cj 盡量歸於同一 RSG 。 
 
||||)( jiij ctcscaComm −×−=−   (2) 
 
計算所有 arc 的 Comm 並做遞減排列，將依序 s-ci 與 t-cj做 clustering ， clustering 
後的 s-c 與 t-c 標記起來成為一個新的 RSG ，直到所有 s-c 與 t-c 來標記結束為止。演
 71
 
 
圖六十五、在初始 RSG 叢集之 RSG bipartite graph (RBG)。 
 
B.2 Residual Component Connection (RCC) 
此步驟會把CIDRC 時沒有被 clustering 入 RSG 的 s-c 與 t-c 指定給既有的 RSG 而成
為更大的 RSG 。若是這個未被 clustering 的 component 鄰居中有已經被 clustering 的 
component 則嘗試是否可將他們歸為同一個 RSG ，若可則 clustering 在一起，否則嘗試下
個已被 clustering 的鄰居。若是無法與所有鄰居歸為同一個 RSG 則產生一個新的 RSG ，
而後更新 RBG 。 
 
B.3 RSG Merging 
此步驟將可以進一步進行 merge 的 RSG merge 起來減少 RSG 個數。大約分成 3 種 merge 
方式： 1. source pair merging, 2. target pair merging, 3. S-T pair merging. 
source pair merging 與 target pair merging 是針對每個 node 檢查每一對的 source / 
target 是否可以 merge ，若可 merge 並且減少 power 則將紀錄於 gain matrix 中， gain 
計算方式如 Eq. 3 ，一方面可降低功耗，二方面由於減少了 router 的 input 與 output port 
提高 router utility ，可以減少 router 個數與硬體負擔。 S-T pair merging 可以減少
封包跳躍數並且減少 router 個數。 Merge 後的 gain 記錄於 gain  matrix 後使用 maximum 
Hungarian method 做 maximum matching 並將match 在一起的 RSG 做 merge 使其得到最大
的 gain ，重複此步驟至無法進行 merge 為止。 Hungarian method 詳述如下。注意，無法 
merge 的兩 RSG 無論是否為一 matching 皆不合併。 
 
)()}()({ 21 mergedmerge RSGPRSGPRSGPGain −+=  (3) 
 
0) 建立 gain matrix 
n = #RSGs ，建立一個 n × n gain matrix，若 RSGi 與 RSGj 可以 merge 且 gain 大於
零則於 matrix[i][j] 記錄該值否則記為無限大(定義的最大值, MAX) 。圖六十七(a) 為一
個 5 × 5 的例子，圖六十七(b) 為其 gain matrix。 
1) Gain matrix的縮減 
從各行中尋找最小的值並將該行所有的元素皆減去此最小值，這步驟我們稱為 column 
reducing 。同理，從每列中找最小值並減去，這步驟就稱 row reducing 。圖六十七(c) 為
圖六十七 (b) 做完 column 與 row reducing 後的結果。 
2) Find the maximum matching 
從做完 column 和 row reducing 的 gain matrix 中的 0 且為可合併之 RSGi 及 RSGj 
 73
21.       if (matrix[i][matching[i]] > 0) then 
22.          merge rsgi and rsg matching[i] 
23.          matrix[i][matching[i]] ← 0 
24.       end if 
25.    end while 
 
function rsg_merge_evaluate(rsgi, rsgj) 
1.   if (rsgi and rsgj can be merged) then 
2.      if (Gainmerge(rsgi, rsgj) > 0) then 
3.         matrix[i][j] ← matrix[i][j] + Gainmerge (rsgi, rsgj) 
4.      end if 
5.   end if 
end function 
圖六十六、RSG Merging (RM) 虛擬碼。 
 
 
 (a) 合併候選 RSG， 
 
 
 (b) Gain Matrix， 
 
 
 (c) Column and row reducing， 
 
 
 (d) 找尋最小配對， 
 75
表十四、實驗電路。 
Benchmark Graph #Cores 
#Communi
cations 
Ratio 
(#Comm. / 
#Cores)
PIP G1 8 8 1.00  
263 enc mp3 dec G2 12 12 1.00  
MWD G3 12 12 1.00  
mp3 enc mp3 dec G4 13 13 1.00  
263 dec mp3 dec G5 14 15 1.07  
VOPD G6 12 14 1.17  
VOPD + MPEG-4 + MWD G7 36 52 1.44  
VOPD + MPEG-4 G8 24 40 1.67  
MPEG-4 + PIP G9 20 34 1.70  
MPEG-4 G10 12 26 2.17  
IMP G11 27 96 3.56  
 
表十五將scaled MPEG-4 與CosiNoC 做比較。NoC size 部分CoNoC 平均增加了3.81 % ，且
發現在MPEG-4 變大時有增加越來越多的趨勢，一方面與floorplanner 能力有關，另一方面是由
於越大的benchmark 理論上router 個數會越來越多而增加NoCsize ，然而CosiNoc 並未將router 
以及其shape 於floorplan 時做考量，所以NoC size 顯得較小。# hops 部分CoNoC 平均減少87.31 
% ，減少的程度隨著MPEG-4 的放大而越來越增加。# routers CoNoC平均增加13.33 %，而routers
面積和CoNoC平均減少23.72% 。# links CoNoC 平均增加8.09 % ，而link 總長度則可減少128.28 
% 。Power 部分由於# hops減少，每一個封包傳送所經router 以及link 減少，CoNoC 平均可減
少62.81 %。CPU time平均減少了38,325.65 X。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 77
 
六、計畫成果自評 
 本研究計畫主要針對系統單晶片內交連線之測試問題進行研究，開發相關的可測試設計
與內建自我測試技術。基於本研究子計畫二年之研究所得到的相關結果，已發表期刊論 7 篇
[132, 138]、國際會議論文 19 篇[113-131]、國內會議論文 15 篇[143-157]，並申請專利 2 件[158, 
159]。 
 在學術技術與應用面：本計畫系統晶片交連線測試平台之設計與自動化主要針對交連線
測試平台開發、交連線容錯設計開發與測試、掃瞄測試架構開發、系統晶片與網路晶片混合
結構設計與測試、交連線測試流程及設計自動化等系統晶片尚待克服之課題進行研究。目前
本計畫已開發出多項先進技術，且已建立系統單晶片之交連線完整測試平台，其中多項成果
預期將可與業界進行技術轉移，帶動相關產業進行技術升級。 
 在經濟效益面：本計畫「系統晶片中交連線的可測試性與可製造性分析與設計」所研發
之系統單晶片交連線測試平台，可針對任一系統單晶片交連線設計提供一完整、系統化且高
效率之交連線測試方法及流程。此交連線測試平台採用系統單晶片交連線設計內核心電路之
計數器元件來測試系統層級交連線之方法，因此可大幅減少對外部測試機台之需求，使測試
成本大幅降低，相較於傳統上使用動輒上億元之自動測試機台的測試方法，此一全新之測試
方法將可在 PC-based 的系統下進行 SOC 交連線測試，並可延展至 NOC 交連線測試，其經濟
效益之高明顯可見。在未來晶片複雜度仍將快速增加之情形下，此交連線測試平台極可能成
為系統單晶片交連線測試之關鍵技術及符合 IEEE 1500 相容之測試標準，將可大幅增加我國
在晶片測試產業上的競爭力。 
 在社會面效益面：本計畫「系統晶片中交連線的可測試性與可製造性分析與設計」所研
發之系統晶片 SOC 交連線測試平台之設計與自動化二年來已有近十位碩博士研究生參與相
關研發工作。本計畫參與人員除了在學理上可充分了解交連線設計、測試、整合所面臨的各
種問題，開發解決之道外；在實際應用方面，計畫參與人員將待測交連線測試平台整合，並
透過交連線平行化與容錯演算法，實際進行交連線的量測及驗證工作，亦獲取晶片系統交連
線設計與測試諸多之技術與經驗。因此，透過本計畫理論與實作相結合的訓練目標，已順利
為我國培育相當多高品質之系統單晶片設計及測試之人才。 
 回顧過去計畫執行初期，因計畫架構與定位與以及系統晶片中各種交連線演算法屬性差
異極大，各子計畫執行人員在初期或有些許溝通上的障礙存在。然而，歷經兩年以來的磨練，
計畫逐漸累積經驗，並藉著與其他跨領域演算法之研究，以及參與主題小組或各相關主題研
討會之機會，一方面相互交換資訊、分享經驗，另一方面則能在有限的資源下，而逐步解決
交連線測試平台開發的種種困難。 
 展望未來，在累積一定技術與實作驗證成果之後，本計畫除了將研發之技術應用於教學
以及更深入的研究之外，也將把現有之技術與產業合作，為其提供一個低成本之系統晶片交
連線完整測試解決方案，以提高產業競爭力。 
 79
Diagnostics of Electronic Circuits and Systems, pp.19-26, Apr. 2005. 
[18] D. Xiang, K. Li, J. Sun, and H. Fujiwara, “Reconfigured scan forest for test application cost, 
test data volume, and test power reduction,” IEEE Trans. Computers, vol. 56, no. 4, pp. 
557­ 562, 2007. 
[19] K. Miyase, S. Kajihara, and S. M. Reddy, “Multiple scan tree design with test vector 
modification,” in Proc. Asian Test Symp., pp.76-81, 2004. 
[20] R. C.-T. Lee, R.-C. Chang, S.-S. Tseng, and Y.-T. Tsai, Introduction to the Design and Analysis 
of Algorithms, a Strategic Approach, McGrawHill, 2005. 
[21] A.-M. Yip, C. Ding, and T.F. Chan, “Dynamic cluster formation using level set methods,” 
IEEE Trans. on Pattern Analysis and Machine Intelligence, vol. 28, no. 6, pp. 877-889, 2006. 
[22] I. Hamzaoglu and J.H. Patel, “Test set compaction algorithms for combinational circuits,” in 
Proc. Int. Conf. Computer-Aided Design, pp. 283-289, Nov. 1998. 
[23] J.-S. Chang and C.-S. Lin, “Test set compaction for combinational circuits,” IEEE Trans. 
Computer-Aided Design, vol. 14, no. 11, pp.1370-1378, 1995. 
[24] S. Kajihara and K. Miyase, “On identifying don’t care inputs of test patterns for combinational 
circuits,” in Proc. Int. Conf. on Computer Aided Design, pp. 364-369, 2001. 
[25] P.-C. Tsai and S.-J. Wang, “Multi-Mode Segmented Scan Architecture with Layout-Aware Scan 
Chain Routing for Test Data and Test Time Reduction,” in Proc. Asian Test Symp., pp. 225-230, 
Nov. 2006. 
[26] S. M. Reddy, K. Miyase, S. Kajihara, and I. Pomeranz, “On Test Data Volume Reduction for 
Multiple Scan Chain Designs,” in Proc. VLSI Test Symp., pp. 103-108, April 2002. 
[27] F. G. Wolff and C. Papachristou, “Multiscan-based test compression and hardware 
decompression using LZ77,”in Proc. Int. Test Conf., pp. 331-339, October 2002. 
[28] F. F. Hsu, K. M. Butler, and J. H. Patel, “A case study on the implementation of the Illinois 
Scan Architecture,” in Proc Int. Test Conf., pp. 538-547, October 2001. 
[29] L. Li and K. Chakrabarty, “Test set embedding for deterministic BIST using a reconfigurable 
interconnection network,” IEEE Trans. Computer-Aided Design, vol. 23, no. 9, pp. 1289-1305, 
Sept. 2004. 
[30] S. Mitra and K. S. Kim, “X-Compact: An Efficient Response Compaction Technique,” IEEE 
Trans. Computer-Aided Design, vol. 23, no. 3, pp. 421-432, March 2004. 
[31] M. Naruse, I. Pomerantz, S. M. Reddy, and S. Kundu, “On-chip compression of output 
responses with unknown values using LFSR reseeding,” in Proc Int. Test Conf., pp. 1060-1068, 
October 2003. 
[32] E. H. Volkerink and S. Mitra, “Response compaction with any number of unknowns using a 
new LFSR architecture,” in Proc. Design Automation Conf., pp. 117-122, June 2005. 
[33] L.-T.Wang, X.Wen, H. Furukawa, F.-S. Hsu, S.-H, Lin, S.-W. Tasi, K. S. Abdel-Hafez, and S. 
Wu, “VirtualScan: a new compressed scan technology for test cost reduction,” in Proc Int. Test 
Conf., pp. 916-925, October 2004. 
[34] Y. Han, Y. Xu, A. Chandra, H. Li, and X. Li, “Test resource partitioning based on efficient 
response compaction for test time and tester channels reduction,” in Proc. Asian Test Symp., pp. 
440-445, Nov. 2003. 
 81
[52] W. J. Dally, and B. Towles, “Route Packets, not Wires: On-Chip Interconnection Networks,” in 
Proc. Design Automation Conference, June 2001. 
[53] Francisco DaSilva, IEEE Std 1500TM-2005, 1500 TM IEEE Standard Testability Method for 
Embedded Core-based Integrated Circuits, IEEE, New York, NY, USA, August 2005.. 
[54] K. Lee, S.-J. Lee, D. Kim, K. Kim, G. Kim, J. Kim, and H.-J. Yoo, “Network-on-Chip and 
Network-in-Package for High-Performance SoC Platforms,” in Proc. Asian Solid-State Circuits 
Conf., pp. 485-488, November 2005. 
[55] H. Tenhunen and A. Jantsch, Networks on Chip, Kluwer Academic Publishers, 2003. 
[56] J. Nurmi, “Network-on-Chip: A New Paradigm for System-on-Chip Design,” in Proc. 
International Symposium on System-on-Chip, pp. 2-6, March 2005. 
[57] M. Pirretti, G. M. Link, R. R. Brooks , N. Vijaykrishnan, M. Kandemir, and M. J. Irwin, “Fault 
Tolerant Algorithms for Network-on-Chip Interconnect,” in Proc. Computer Society Annual 
Symposium on VLSI, pp. 46- 51, 2004. 
[58] Y. B. Kim, and Y.-B. Kim, “Fault Tolerant Source Routing for Network-on-Chip,” in Proc. 
Defect and Fault-Tolerance in VLSI Systems, pp. 12-20, September 2007. 
[59] I.-G. Lee, J. Lee, and S.-C. Park, “Adaptive Routing Scheme for NoC Communication 
Architecture,” in Proc. International Conf. on Advanced Communication Technology, 
pp1180-1184, 2005. 
[60] F. Refan, H. Alemzadeh, S. Safari, P. Prinetto, and Z. Navabi, “Reliability in Application 
Specific Mesh-based NoC Architectures,” in Proc. International On-Line Testing Symposium, 
pp. 207 - 212, 2008. 
[61] S. Hariri and C. S. Raghavendra, “SYREL: A Symbolic Reliability Algorithm Based on Path 
and Cutset Methods,” IEEE Transactions on Computers, Vol. C-36, pp. 1224–1232, October 
1987. 
[62] T. Bjerregaard, and S. Mahadevan, “A survey of research and practices of Network-on-chip”  
ACM Computing Surveys, Volume 38, Issue 1, 2006. 
[63] ITRS Roadmap, 2008 updates, http://public.itrs.net. 
[64] M. Horowitz, T. Indermaur, and R. Gonzalez, “Low-power digital design,” in Proc. IEEE Symp. 
Low-Power Electronics, pp. 8–11, 1994. 
[65] K. Choi, R. Soma, and M. Pedram, “Fine-grained dynamic voltage and frequency scaling for 
precise energy and performance tradeoff based on the ratio of off-chip access to on-chip 
computation times,” IEEE Trans. Computer Aided Design, Vol. 24, no. 1, pp. 18-28, Jan. 2005. 
[66] IntelR 80200 Processor Based on Intel XScale Microarchitecture. 
http://developer.intel.com/design/iio/manuals/273411.htm. 
[67] Cruso SE Processor TM5800 Data Book v2.1. 
http://www.transmeta.com/everywhere/products/embedded/embedded_sefamily.html. 
[68] K. Arabi and B. Kaminska, “Built-in temperature sensors for on-line thermal monitoring of 
microelectronic structures,” in Proc. Int. Conf. Comput.-Design, pp. 462-467, 1997. 
[69] S. Lopez-Buedo, J. Garrido, and E. Boemo, “Dynamically inserting, operating, and eliminating 
thermal sensors of FPGA-based systems,” IEEE Trans. Components and Packing Technologies, 
Vol.25, No. 4, pp. 561-566, Dec. 2002. 
 83
[87] S. Murali, P. Meloni, F. Angiolini, D. Atienza, S. Carta, L. Benini, G. D. Micheli, and L. Raffo, 
“Designing application-specific networks on chips with floorplan information,” in Proc. 
International Conference on Computer Aided Design, pp. 355-362, 2006. 
[88] S. Murali and G. D. Micheli, ”Bandwidth-constrained mapping of cores onto NoC 
architectures,” in Proc. Design, Automation, and Test in Europe, vol. 2, pp. 896-901, Feb. 2004. 
[89] S. Murali and G. D. Micheli, ”SUNMAP: a tool for automatic topology selection and 
generation for NoCs,” in Proc. Design Automation Conference, pp. 914-919, 2004. 
[90] J. Nurmi. “Network-on-chip:a new paradigm for system-on-chip design,” in Proc. 
International Symposium on System-on-Chip, pp. 2-6, Nov. 2005. 
[91] A. Pinto, L. P. Carloni, and A. L. Sangiovanni-Vincentelli, “COSI: A Framework for the 
Design of Interconnection Networks,” IEEE Design and Test of Computers, Vol. 25, No. 5, 
2008. 
[92] A. Kahng, B. Li, L.-S. Peh, and K. Samadi, “ORION 2.0: A Fast and Accurate NoC Power and 
Area Model for Early-Stage Design Space Exploration,“ in Proc. Design Automation and Test in 
Europe, April 2009.  
[93] F. Pellegrini. Scotch and libScotch 5.0 User's Guide, 
http://www.labri.fr/perso/pelegrin/papers/scotch_user5.0.pdf. 
[94] A. Pinto, L. P. Carloni, and A. L. Sangiovanni-Vincentelli,  ”Efficient synthesis of networks 
on chip,” in Proc. International Conference on Computer Design, pp. 146-150, Oct. 2003. 
[95] A. Pinto, L. P. Carloni, and A. L. Sangiovanni-Vincentelli, ”A methodology for 
constraint-driven synthesis of on-chip communications,” IEEE Transactions on 
Computer-Aided Design of Integrated Circuits and Systems, vol. 25, no. 3, pp. 364-377, Mar. 
2009. http://embedded.eecs.berkeley.edu/cosi/ 
[96] K. Srinivasan and K. S. Chatha, “Layout aware design of mesh based NoC architectures,” in 
Proc. International Conference on Hardware/Software Codesign and System Synthesis, pp. 
136-141, Oct. 2006. 
[97] K. Srinivasan and K. S. Chatha, “Isis: a genetic algorithm based technique for custom on-chip 
interconnection network synthesis,” in Proc. International Conference on VLSI Design, pp. 
623-628, Jan. 2005. 
[98] K. Srinivasan and K. S. Chatha, “Saga: synthesis technique for guaranteed throughput NoC 
architectures,” in Proc. Asia South Pacific Design Automation Conference, vol. 1, pp. 489-494, 
Jan. 2005. 
[99] K. Srinivasan and K. S. Chatha, “A methodology for layout aware design and optimization of 
custom network-on-chip architectures,” in Proc. International Symposium on Quality Electronic 
Design, pp. 352-357, 2006. 
[100]K. Srinivasan, K. S. Chatha, and G. Konjevod, ”Linear programming based techniques for 
synthesis of network-on-chip architectures,” IEEE Transaction on Very Large Scale Integration 
Systems, Vol. 14, Issue 4, pp. 407-420, April 2006. 
[101]K. Srinivasan, K. S. Chatha, and G. Konjevod, “An automated technique for topology and 
route generation of application specific on-chip interconnection networks,” in Proc. 
International Conference on Computer Aided Design, pp. 231-237, 2005. 
[102]K. Srinivasan, K. S. Chatha, and G. Konjevod,  “Linear-programming-based techniques for 
synthesis of network-on-chip architectures,”  IEEE Transactions on Very Large Scale 
 85
Interconnection Lines by Using Oscillation Ring Testing Methodology," in IEEE 
International Test Synthesis Workshop, 2004.  
[119] K. S.-M. Li, Y.-H. Cherng, and Y.-W. Chang, “Noise-Aware Buffer Planning for 
Interconnect-Driven Floorplanning,” in Proc. ACM/IEEE Asia South Pacific Design 
Automation Conference, pp. 423-426, January 2003.   
[120] K.-L. Peng, S.-J. Wang, and K. S.-M. Li, “Layout-Aware Scan Chain Reorder for 
Skewed-Load Transition Test Coverage,” in Proc. IEEE Asia Test Symposium, pp. 169-174, 
Novrmber 2006.  
[121] S.-J. Wang, Y.-T. Chen, and K. S.-M. Li, “Low Capture Power Test Generation for 
Launch-off-Capture Transition Test Based on Don’t-Care Filling,” in Proc. IEEE 
International Symposium on Circuits and Systems, pp. 3683-3686, May 2007.   
[122] X.-L. Li, S.-J. Wang, and K. S.-M. Li, “Layout-Aware Multi-Layer Multi-Level Scan Tree 
Synthesis,” in Proc. IEEE Asian Test Symposium, pp. 129-132, October 2007.  
[123] S.-J. Wang, P.-C. Tsai, H.-M. Weng, and K. S.-M. Li, “Test Data and Test Time Reduction 
for LOS Transition Test in Multi-Mode Segmented Scan Architecture,” in Proc. IEEE Asian 
Test Symposium, pp. 95-98, October 2007.   
[124] S.-J. Wang, S.-C. Chen, and K. S.-M. Li, “Design and Analysis of Skewed-Distribution Scan 
Chain Partition for Improved Test Data Compression,” in Proc. IEEE International 
Symposium on Circuits and Systems, pp. 2641-2644, May 2008.   
[125] K. S.-M. Li, and J.-Y. Huang, “Interconnect-Driven Layout-Aware Multiple Scan Tree 
Synthesis for Test Time, Data Compression and Routing Optimization,” in Proc. IEEE Asian 
Test Symposium , pp. 63-68, November 2008.   
[126] Y.-W. Yang, and K. S.-M. Li, “Temperature-Aware Dynamic Frequency and Voltage Scaling 
for Reliability and Yield Enhancement,” in Proc. ACM/IEEE Asia South Pacific Design 
Automation Conference, pp. 49-54, January 2009.  
[127] S.-J. Wang, S.-J. Huang, and K. S.-M. Li, “Static and Dynamic Test Power Reduction in 
Scan-Based Testing,” in Proc. IEEE VLSI-DAT, pp. 56-59, 2009.   
[128] K. S.-M. Li, M.-H. Hsieh, and S.-J. Wang, “Level Converting Scan Flip-Flops,” in Proc. 
IEEE International Symposium on Circuits and Systems, pp. 2505-2508, May 2009.  
[129] K.-L. Fu, S.-J. Wang, and K. S.-M. Li, “Low Peak Power ATPG and Test Compaction for 
n-Detection Test,” in Proc. IEEE International Symposium on Circuits and Systems, pp. 
1993-1996, May 2009.   
[130] K. S.-M. Li, Y.-C. Hung, and J.-Y. Huang, “Multiple Scan Trees Synthesis for Test 
Time/Data and Routing Length Reduction under Output Constraint,” to be appeared in Proc. 
IEEE Asian Test Symposium, 2009.  
[131] K. S.-M. Li, Y.-Y. Liao, Y.-W. Liu, and J.-Y. Huang, “IEEE 1500 Compatible Multilevel 
Maximal Concurrent Interconnect Test,” to be appeared in Proc. IEEE Asian Test Symposium, 
2009.  
[132] K. S.-M. Li,, C. Su, Y.-W. Chang, C.-L. Lee, and J.-E Chen, “IEEE Standard 1500 
Compatible Interconnect Diagnosis for Delay and Crosstalk Faults,” IEEE Trans. 
Computer-Aided Design, Vol. 25, No. 11, pp. 2513-2525, November 2006.  
[133] K. S.-M. Li, C.-L. Lee, C. Su, Y.-M. Chang, and J.-E Chen, “IEEE Standard 1500 
Compatible Oscillation Ring Test Methodology for Interconnect Delay and Crosstalk 
 87
[150] S.-J. Wang, P.-C. Tsai, H.-M. Weng, and K. S.-M. Li, “Test Data and Test Time Reduction 
for LOS Transition Test in Multi-Mode Segmented Scan Architecture,” in VLSI/CAD 
Symposium, August 2007.  
[151] S.-J. Wang, S.-C. Chen, and K. S.-M. Li, “Enhancing Compression Efficiency with 
Skewed-Probability Scan Chains,” in VLSI/CAD Symposium, August 2007.  
[152] J.-Y. Huang, and K. S.-M. Li, “Interconnect-Driven Multiple Scan Tree Synthesis for Both 
Test Compression and Test Application Time,” in Proc. 1st VLSI Test Technology Workshop, 
July 2007.   
[153] Y.-W. Liu, J.-Y. Huang, and K. S.-M. Li, “IEEE 1500 Compatible Interconnect Oscillation 
Parallel Test,” in Proc. 2nd VLSI Test Technology Workshop, July 2008.   
[154] K.-L. Fu, S.-J. Wang, and K. S.-M. Li, “Low Peak Power ATPG and Test Compaction for 
n-Detection Test,” in VLSI/CAD Symposium, August 2008.  
[155] S.-J. Wang, S.-J. Huang, and K. S.-M. Li, “Static and Dynamic Test Power Reduction in 
Scan-Based Testing by Input Vector Control,” in VLSI/CAD Symposium, August 2008.  
[156] K. S.-M. Li, Y.-C. Hung, and J.-Y. Huang, “Multiple Scan Trees Synthesis for Test 
Time/Data and Routing Length Reduction under Output Constraint,” in Proc. 3rd VLSI Test 
Technology Workshop, July 2009.   
[157] K. S.-M. Li, Y.-Y. Liao, Y.-W. Liu, and J.-Y. Huang, “IEEE 1500 Compatible Multilevel 
Maximal Concurrent Interconnect Test,” in Proc. 3rd VLSI Test Technology Workshop, July 
2009.  
[158] 以交連線與佈局為導向之多重掃描樹以降低測試時間與資料量以及繞線最佳化之測試
合成方法以及其裝置/ Interconnect-Driven Layout-Aware Multiple Scan Tree Synthesis for 
Test Time, Data Compression and Routing Optimization (中華民國專利申請中，申請案號：
097102724，2008 年 1 月 24 日提出申請). 
[159] 用以控制晶片溫度的系統及方法/ System and Method for Controlling Chip Temperature 
(中華民國專利申請中，申請案號：098113246，2009 年 4 月 21 日提出申請). 
Biomedical Systems, Biosignal Processing & Imaging, Statistical Simulation & Optimization of 
VLSI Circuits, Parameter Estimation 等等。除了參加我本身報告的子會議外，我也聽了幾個
其他子會議中比較感興趣的報告，並參加了每場主題演說(keynote speech)。透過這些報告，
讓我對這些領域目前的發展更有概念，也了解其他人的研究方向等。 
 
與國外學術界人士的討論，讓我有了一些未來研究方向的想法。此外，出國參加國際研
討會，除了加強自己的語文能力外；與不同國家專業人士的討論當中，也能夠培養國際觀。
參與大會的晚宴，遇見了在國內很少見面的教授，並向他們請益研究與教學經驗，收穫良
多。 
 
三、建議與結語 
 
參加這次的研討會是一個非常難得且收穫良多的經驗。因此，我建議學校能夠多多鼓勵
學生出國在國際研討會上報告。這樣不只能夠培養學生的國際觀，增加學生的英文報告能
力，對於學校在國際舞台上的地位也十分重要。 
 
四、攜回資料 
 
ISCAS2008 會議手冊：記載本研討會會議流程、報告人員、地點、及報告題目等與研討
會相關的會議手冊。 
ISCAS2008 光碟：包含本研討會所有的論文。 
 
 
報告內容應包括下列各項： 
一、參加會議經過 
 
這個研討會的舉辦地點是在美國華盛頓州(Washington State)西雅圖市(Seattle City)的凱悅飯店
(Seattle Sheraton)，會議除了技術性會議外，還邀請許多學術界或工業界的知名人士發表主題演說
(keynote speech)以及討論會(forum)等。 
 
第一天主題演說(keynote speech) 是由 Dr. John R. Delaney 所演講有關綠色環境，Engineering 
Challenges in an Environmental Renaissance: Real-time Interactions with a Dynamic Global Ocean 
from Anywhere on Earth，會後由在華盛頓州州立大學訪問學者本系蕭勝夫教授處得知，本系擬與
華大黃正能教授合作，共同參與此動態海洋探戡的整合型計劃。 
第二天主題演說(keynote speech) 是由 Dr. John Cohn 所演講有關工程教育的一些心得，並與本系
李宗南教授與中興賴永康教授，一起討論與聆聽有興趣之研究議題。 
第三天主題演說(keynote speech) 是由 Mr. Allen Alley 所演講有關工程管理的一些心得，中午我
參加IEEE 會議，其中台灣中山大學爭取舉辦APCCAS 2010。 
此次討論的議題包含有測試的省電(low power test), 類比測試與電腦輔助設計(Analog CAD), 統
計模擬與最佳化(Statistical Simulation & Optimization of VLSI Circuits), 參數萃取(Parameter 
Estimation), 交連線與包裝(interconnects & packaging)方法等。從別人的報告以及大家討論的問題
中，不僅讓我認識了其他學者大致上的研究方向，也讓我對此領域有了更進一步的了解。 
 
二、與會心得 
 
此研討會涵蓋範圍很廣，包括Video Processing Circuits, Adaptive Algorithms & Systems, 
Complex Networks Analysis & Applications, Coding, Crypto & Imaging Circuits, Process 
Variations, Memory & Flip-Flops, CAD and Tools for Analog Design, Interconnect Modeling & 
Power, Low Power Biomedical Interface Circuits, Circuits for Implantable Devices, Wireless 
Biomedical Systems, Biosignal Processing & Imaging, Statistical Simulation & Optimization of 
VLSI Circuits, Parameter Estimation 等等。除了參加我本身報告的子會議外，我也聽了幾個其他子
會議中比較感興趣的報告，並參加了每場主題演說(keynote speech)。透過這些報告，讓我對這些
領域目前的發展更有概念，也了解其他人的研究方向等。 
 
另外，經由與國外學術界人士的討論，讓我有了一些未來研究方向的想法。此外，出國參加國際
研討會，除了加強自己的語文能力外；與不同國家專業人士的討論當中，也能夠培養國際觀。參
與大會的晚宴，遇見了在國內很少見面的教授，並向他們請益研究與教學經驗，收穫良 
多。 
 
 
 
此篇論文有幸發表於第一篇的第一個論文發表 session， 有本領域的泰斗 Prof. 
Agrawa 率先提出問題，感到十分榮幸；會後，並有美國 Mentor Graphics 提出他們在此
議題上所遇到的困難，加以討論；因正是我們目前所研究的聞題，對方切中要點的提問
與我們簡潔有力的回答，大家都同感很有收穫也很高興，並相約以後實驗室有足夠人手
後，在接受對方邀約執行跨國合作之研究計畫。 
 
二、與會心得 
 
本次會議之稿件來源除地主國外，仍以亞洲為最大來源(超過 90 篇)，美國 37 篇次
之，歐洲各國亦投稿 15 篇。亞洲部份，以印度(11 篇)、日本(28 篇)、中國 (23 篇)、以
台灣(21 篇)投稿最多。我國發表論文 11 篇，無論投稿數及接受率都不差。不過，中國及
印度這幾年研究成果進步顯著，國內研究人員須更加努力，在技術方面，本次會議的熱
門議程大致仍是 Delay Test, Test Compression, Power Issues 等，另 Memory Test 及 ATPG
亦有不少成果發表。以此時點所知，本篇論文有幸被提名角逐最佳論文，雖敗猶榮。 
 
 
報告內容應包括下列各項： 
一、參加會議經過 
我與一位研究生於 2009 年 1 月 19 日下午 3 時，搭乘長榮航空公司 A330 班機飛往日本，
於日本時間下午 7 時抵達成田機場，轉搭火車前往橫濱，入宿於 Yokohama Grand 
Inter-Continental 飯店。日本當地的交通十分發達，從機場往橫濱的路上，轉搭了兩次火車，
加上步行約 20 分鐘即抵達飯店，非常便利。完成飯店入住手續時已接近半夜，因此當晚養
精蓄銳準備隔天的報告。 
亞洲南太平洋設計自動化會議是每年皆會在亞洲及南太平洋區舉辦的國際會議，主題是針
對超大型積體電路設計以及自動化的探討，是國際上在這個領域中的重要會議之一。本屆會
議由日本九州大學主辦，NEC、Cadence、Synopsys 等知名國際單位贊助，在橫濱的 Pacifico 
Yokohama 舉行會議。會議為期四天，從 1 月 19 日至 1 月 23 日，有三場 keynote sessions，
邀請了相關領域人士介紹研究發展。論文發表方式以口頭報告為主，共有 116 篇論文，其中
有 110 篇 regular paper 與 6 篇 short paper。本次會議總共有 33 個 sessions，主題涵蓋廣泛。
本研究計畫所產出的論文於 1 月 20 日上午於 1B session 發表，本 session 主題為「Dealing 
with Thermal Issues」，主要探討晶片設計的熱問題，本研究論文所報告題目為
「Temperature-Aware Dynamic Frequency and Voltage Scaling for Reliability and Yield 
Enhancement」。報告完畢後，主持人和一位學者提出問題，問題有「為何使用震盪環作為溫
度感測器」和「如何估計晶片效能」等，均當場加以說明，事後並有熱烈討論，並增進學術
交流。 
除了本人報告的 session 之外，還參加其他大部份相關 sessions，主題有三維晶片設計和平
面規劃研究等等，都和國科會未來計畫的研究相關，獲益匪淺。 
二、與會心得 
參加 2009 年度亞洲南太平洋設計自動化會議，可以讓學生見識到國際會議的規模，能與
各界人士交流研究主題，可以更充分的掌握研究趨勢。在會議過程中，主持人、發表者與觀
眾的互動，讓大家腦力激盪，非常有意義。非常感謝國科會對於教授與學生的補助，也能讓
學生有機會能參加這次會議，是十分寶貴的經驗。 
三、考察參觀活動(無是項活動者省略) 
無 
四、建議 
無 
五、攜回資料名稱及內容 
z ASPDAC 議程 
z ASPDAC 論文 
z ASPDAC 光碟 
六、其他 
無 
 
 
 
