# Tutorial 

# Joan Franco Sandoval




## 1. Instalaci√≥n de las herramientas

### 1. Introducci√≥n

Con el objetivo de establecer un entorno funcional para el desarrollo, simulaci√≥n y programaci√≥n. Se realiz√≥ la instalaci√≥n y configuraci√≥n de diversas herramientas de software. A continuaci√≥n, se detalla el procedimiento llevado a cabo, incluyendo los recursos utilizados y los aspectos t√©cnicos relevantes.

### 2. Instalaci√≥n de Visual Studio Code

Se descarg√≥ e instal√≥ la aplicaci√≥n Visual Studio Code desde su sitio oficial.

![image Alt]( https://github.com/joan000001/Tutorial-/blob/main/Imagenes/1.PNG )


### 3. Instalaci√≥n de Extensiones en Visual Studio Code
#### 3.1 Lushay Code

Una vez instalado VSCode, se procedi√≥ a instalar la extensi√≥n Lushay Code. Esta extensi√≥n permite la integraci√≥n de herramientas como Yosys.

![image Alt]( https://github.com/joan000001/Tutorial-/blob/main/Imagenes/2.PNG )

#### 3.2 Verilog-HDL/SystemVerilog

Adem√°s, se incorpor√≥ la extensi√≥n Verilog-HDL/SystemVerilog, que proporciona funcionalidades de resaltado de sintaxis, autocompletado y validaci√≥n para dichos lenguajes.

![image Alt](  )

### 4. Instalaci√≥n de OSS-Cad-Suite

Se descarg√≥ el paquete OSS-Cad-Suite desde el repositorio oficial de YosysHQ.

El archivo descargado fue descomprimido, generando una carpeta llamada oss-cad-suite, que contiene todos los ejecutables necesarios.

![image Alt]( https://github.com/joan000001/Tutorial-/blob/main/Imagenes/3.PNG )

### 5. Configuraci√≥n de Lushay Code

Dentro de VSCode, se configur√≥ manualmente la ruta de acceso a la carpeta bin de la OSS-Cad-Suite, mediante las opciones de configuraci√≥n de la extensi√≥n Lushay Code.

![image Alt]( https://github.com/joan000001/Tutorial-/blob/main/Imagenes/5.PNG )

### 6. Instalaci√≥n y Configuraci√≥n del Controlador USB (Zadig)

Se instal√≥ el programa Zadig para reemplazar el controlador USB correspondiente a la interfaz JTAG de la FPGA. Una vez conectada la placa, se seleccion√≥ el dispositivo JTAG Debugger (Interface 0), y se reemplaz√≥ el controlador.


![image Alt]( https://github.com/joan000001/Tutorial-/blob/main/Imagenes/6.PNG )

### 7. Instalaci√≥n de GNU-Make

Se descarg√≥ e instal√≥ GNU-Make desde el sitio de GnuWin32. Para permitir el uso de Make desde cualquier terminal o consola integrada en VSCode, se agreg√≥ manualmente la ruta de la carpeta bin de GnuWin32 a la variable de entorno PATH del sistema operativo. Esta operaci√≥n se realiz√≥ a trav√©s del editor de variables de entorno de Windows.

![image Alt]( https://github.com/joan000001/Tutorial-/blob/main/Imagenes/7.PNG )

## 2. Uso de la cadena de herramientas para dise√±o en FPGA



Uso del entorno de desarrollo de c√≥digo abierto para FPGA Tang Nano 9K

Este proyecto documenta la experiencia de uso del entorno de herramientas open source aplicado al dise√±o digital en la FPGA Tang Nano 9K, siguiendo el tutorial oficial y comprobando el funcionamiento de cada etapa del flujo de dise√±o.

üìÇ Estructura del proyecto

Se utiliz√≥ la jerarqu√≠a de carpetas recomendada:

design/ ‚Üí Archivos RTL del dise√±o (.sv, .v)

sim/ ‚Üí Archivos de simulaci√≥n (testbench)

constr/ ‚Üí Restricciones f√≠sicas (.cst)

build/ ‚Üí Contiene el Makefile con las recetas

El repositorio fue clonado con:

git clone https://github.com/DJosueMM/open_source_fpga_environment.git

‚öôÔ∏è Inicializaci√≥n del entorno

Se abri√≥ el proyecto en Visual Studio Code (VSC) y se us√≥ la extensi√≥n FPGA Toolchain para abrir una terminal OSS-CAD-Suite.
La instalaci√≥n fue verificada con:

yosys


La herramienta de s√≠ntesis respondi√≥ correctamente, confirmando que el entorno estaba listo para usarse.

üß™ Simulaci√≥n del dise√±o

Con el ejemplo BlinkyLed:

cd ./ejemplos/BlinkyLed/src/build/
make test


Se gener√≥ un archivo .vcd con las se√±ales simuladas.

Luego, con:

make wv


se abri√≥ GTKwave para visualizar los diagramas de tiempo.
Las se√±ales fueron cargadas y mostraron el comportamiento esperado.

üõ†Ô∏è S√≠ntesis e implementaci√≥n

Se ejecutaron las etapas de dise√±o desde RTL hasta hardware:

S√≠ntesis:

make synth


‚Üí Gener√≥ un .json y log de s√≠ntesis.

Place & Route:

make pnr


‚Üí Implementaci√≥n f√≠sica correcta.

Bitstream:

make bitstream


‚Üí Gener√≥ archivo .fs con el dise√±o.

Carga en la FPGA:

make load


‚Üí El dise√±o fue cargado exitosamente en la Tang Nano 9K.

Tambi√©n se valid√≥ el comando global:

make all


‚Üí Ejecut√≥ todas las etapas autom√°ticamente.

üìù Configuraci√≥n del Makefile

Se revisaron y comprendieron las variables principales:

FUENTES ‚Üí Archivos de dise√±o RTL

TESTBENCH ‚Üí Archivos de simulaci√≥n

CONSTRAINTS ‚Üí Archivo .cst de pines

TOP_DESIGN ‚Üí M√≥dulo superior

TOP_TB ‚Üí M√≥dulo del testbench

VCD_FILE ‚Üí Nombre del archivo de simulaci√≥n .vcd

Estas son las √∫nicas que deben modificarse para proyectos nuevos.
Las recetas (synth, pnr, bitstream, load, etc.) funcionaron sin cambios.