Classic Timing Analyzer report for Verilog_Final
Sun Dec 06 14:59:32 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                 ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 25.416 ns                        ; right_btn            ; screen_state.0010    ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 25.237 ns                        ; screen_col[15]$latch ; screen_col[15]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -4.757 ns                        ; function_btn         ; za_warudo            ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 45.61 MHz ( period = 21.924 ns ) ; human_col[1]         ; screen_state.0010    ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; screen_state.0011    ; screen_col[21]$latch ; clk        ; clk      ; 1261         ;
; Total number of failed paths ;                                          ;               ;                                  ;                      ;                      ;            ;          ; 1261         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                           ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                         ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 45.61 MHz ( period = 21.924 ns )                    ; human_col[1]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.663 ns               ;
; N/A                                     ; 45.74 MHz ( period = 21.861 ns )                    ; human_col[0]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.600 ns               ;
; N/A                                     ; 46.13 MHz ( period = 21.679 ns )                    ; human_col[1]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.418 ns               ;
; N/A                                     ; 46.20 MHz ( period = 21.644 ns )                    ; human_col[4]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.384 ns               ;
; N/A                                     ; 46.24 MHz ( period = 21.627 ns )                    ; human_col[2]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.366 ns               ;
; N/A                                     ; 46.26 MHz ( period = 21.616 ns )                    ; human_col[0]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.355 ns               ;
; N/A                                     ; 46.66 MHz ( period = 21.432 ns )                    ; human_col[1]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.171 ns               ;
; N/A                                     ; 46.73 MHz ( period = 21.399 ns )                    ; human_col[4]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.139 ns               ;
; N/A                                     ; 46.76 MHz ( period = 21.385 ns )                    ; knife[5][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.185 ns               ;
; N/A                                     ; 46.77 MHz ( period = 21.382 ns )                    ; human_col[2]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.121 ns               ;
; N/A                                     ; 46.80 MHz ( period = 21.369 ns )                    ; human_col[0]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 21.108 ns               ;
; N/A                                     ; 46.95 MHz ( period = 21.301 ns )                    ; drop_random:M2|D123456789[1] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.094 ns               ;
; N/A                                     ; 46.96 MHz ( period = 21.296 ns )                    ; knife[5][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.096 ns               ;
; N/A                                     ; 47.02 MHz ( period = 21.269 ns )                    ; knife[6][1]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.017 ns               ;
; N/A                                     ; 47.03 MHz ( period = 21.262 ns )                    ; knife[8][2]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.062 ns               ;
; N/A                                     ; 47.16 MHz ( period = 21.206 ns )                    ; knife[5][1]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.006 ns               ;
; N/A                                     ; 47.28 MHz ( period = 21.152 ns )                    ; human_col[4]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.892 ns               ;
; N/A                                     ; 47.30 MHz ( period = 21.140 ns )                    ; knife[5][6]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.940 ns               ;
; N/A                                     ; 47.31 MHz ( period = 21.135 ns )                    ; human_col[2]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.874 ns               ;
; N/A                                     ; 47.39 MHz ( period = 21.100 ns )                    ; knife[5][3]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.900 ns               ;
; N/A                                     ; 47.44 MHz ( period = 21.078 ns )                    ; knife[8][10]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.878 ns               ;
; N/A                                     ; 47.49 MHz ( period = 21.056 ns )                    ; drop_random:M2|D123456789[1] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.849 ns               ;
; N/A                                     ; 47.50 MHz ( period = 21.051 ns )                    ; knife[5][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.851 ns               ;
; N/A                                     ; 47.55 MHz ( period = 21.032 ns )                    ; knife[8][3]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.809 ns               ;
; N/A                                     ; 47.55 MHz ( period = 21.032 ns )                    ; knife[5][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.832 ns               ;
; N/A                                     ; 47.56 MHz ( period = 21.024 ns )                    ; knife[6][1]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.772 ns               ;
; N/A                                     ; 47.58 MHz ( period = 21.017 ns )                    ; knife[8][2]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.817 ns               ;
; N/A                                     ; 47.59 MHz ( period = 21.013 ns )                    ; knife[6][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.761 ns               ;
; N/A                                     ; 47.59 MHz ( period = 21.013 ns )                    ; drop_random:M2|D123456789[3] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.806 ns               ;
; N/A                                     ; 47.60 MHz ( period = 21.010 ns )                    ; knife[10][10]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.810 ns               ;
; N/A                                     ; 47.63 MHz ( period = 20.997 ns )                    ; human_col[3]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.736 ns               ;
; N/A                                     ; 47.67 MHz ( period = 20.976 ns )                    ; knife[7][3]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.724 ns               ;
; N/A                                     ; 47.68 MHz ( period = 20.975 ns )                    ; knife[6][10]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.723 ns               ;
; N/A                                     ; 47.70 MHz ( period = 20.963 ns )                    ; knife[6][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.711 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.961 ns )                    ; knife[5][1]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.761 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.958 ns )                    ; knife[6][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.706 ns               ;
; N/A                                     ; 47.76 MHz ( period = 20.940 ns )                    ; knife[0][3]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.733 ns               ;
; N/A                                     ; 47.82 MHz ( period = 20.913 ns )                    ; knife[5][10]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.713 ns               ;
; N/A                                     ; 47.82 MHz ( period = 20.910 ns )                    ; knife[7][1]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.658 ns               ;
; N/A                                     ; 47.85 MHz ( period = 20.900 ns )                    ; knife[5][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.700 ns               ;
; N/A                                     ; 47.87 MHz ( period = 20.892 ns )                    ; knife[5][6]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.692 ns               ;
; N/A                                     ; 47.95 MHz ( period = 20.855 ns )                    ; knife[5][3]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.655 ns               ;
; N/A                                     ; 48.00 MHz ( period = 20.833 ns )                    ; knife[8][10]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.633 ns               ;
; N/A                                     ; 48.06 MHz ( period = 20.808 ns )                    ; drop_random:M2|D123456789[1] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.601 ns               ;
; N/A                                     ; 48.06 MHz ( period = 20.806 ns )                    ; knife[5][2]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.606 ns               ;
; N/A                                     ; 48.07 MHz ( period = 20.803 ns )                    ; knife[5][7]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.603 ns               ;
; N/A                                     ; 48.10 MHz ( period = 20.789 ns )                    ; knife[3][10]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.589 ns               ;
; N/A                                     ; 48.11 MHz ( period = 20.787 ns )                    ; knife[8][3]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.564 ns               ;
; N/A                                     ; 48.11 MHz ( period = 20.787 ns )                    ; knife[5][4]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.587 ns               ;
; N/A                                     ; 48.13 MHz ( period = 20.776 ns )                    ; knife[6][1]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.524 ns               ;
; N/A                                     ; 48.14 MHz ( period = 20.773 ns )                    ; knife[7][2]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.521 ns               ;
; N/A                                     ; 48.15 MHz ( period = 20.769 ns )                    ; knife[8][2]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.569 ns               ;
; N/A                                     ; 48.15 MHz ( period = 20.768 ns )                    ; knife[6][6]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.516 ns               ;
; N/A                                     ; 48.15 MHz ( period = 20.768 ns )                    ; drop_random:M2|D123456789[3] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.561 ns               ;
; N/A                                     ; 48.16 MHz ( period = 20.766 ns )                    ; knife[1][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.559 ns               ;
; N/A                                     ; 48.16 MHz ( period = 20.765 ns )                    ; knife[10][10]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.565 ns               ;
; N/A                                     ; 48.17 MHz ( period = 20.760 ns )                    ; knife[7][10]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.508 ns               ;
; N/A                                     ; 48.19 MHz ( period = 20.752 ns )                    ; human_col[3]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.491 ns               ;
; N/A                                     ; 48.19 MHz ( period = 20.751 ns )                    ; knife[1][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.544 ns               ;
; N/A                                     ; 48.24 MHz ( period = 20.731 ns )                    ; knife[7][3]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.479 ns               ;
; N/A                                     ; 48.24 MHz ( period = 20.730 ns )                    ; knife[6][10]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.478 ns               ;
; N/A                                     ; 48.25 MHz ( period = 20.724 ns )                    ; knife[3][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.524 ns               ;
; N/A                                     ; 48.26 MHz ( period = 20.721 ns )                    ; knife[7][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.469 ns               ;
; N/A                                     ; 48.27 MHz ( period = 20.718 ns )                    ; knife[6][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.466 ns               ;
; N/A                                     ; 48.28 MHz ( period = 20.713 ns )                    ; knife[5][1]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.513 ns               ;
; N/A                                     ; 48.28 MHz ( period = 20.713 ns )                    ; knife[6][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.461 ns               ;
; N/A                                     ; 48.29 MHz ( period = 20.710 ns )                    ; knife[1][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.503 ns               ;
; N/A                                     ; 48.30 MHz ( period = 20.705 ns )                    ; knife[8][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.482 ns               ;
; N/A                                     ; 48.32 MHz ( period = 20.695 ns )                    ; knife[0][3]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.488 ns               ;
; N/A                                     ; 48.35 MHz ( period = 20.684 ns )                    ; knife[6][3]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.432 ns               ;
; N/A                                     ; 48.38 MHz ( period = 20.668 ns )                    ; knife[5][10]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.468 ns               ;
; N/A                                     ; 48.39 MHz ( period = 20.667 ns )                    ; knife[0][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.427 ns               ;
; N/A                                     ; 48.39 MHz ( period = 20.665 ns )                    ; knife[7][1]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.413 ns               ;
; N/A                                     ; 48.41 MHz ( period = 20.655 ns )                    ; knife[5][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.455 ns               ;
; N/A                                     ; 48.42 MHz ( period = 20.653 ns )                    ; knife[7][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.401 ns               ;
; N/A                                     ; 48.47 MHz ( period = 20.633 ns )                    ; knife[1][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.426 ns               ;
; N/A                                     ; 48.50 MHz ( period = 20.618 ns )                    ; knife[0][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.378 ns               ;
; N/A                                     ; 48.53 MHz ( period = 20.607 ns )                    ; knife[5][3]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.407 ns               ;
; N/A                                     ; 48.53 MHz ( period = 20.606 ns )                    ; knife[6][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.354 ns               ;
; N/A                                     ; 48.57 MHz ( period = 20.590 ns )                    ; knife[8][1]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.390 ns               ;
; N/A                                     ; 48.58 MHz ( period = 20.585 ns )                    ; knife[8][10]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.385 ns               ;
; N/A                                     ; 48.63 MHz ( period = 20.562 ns )                    ; knife[7][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.310 ns               ;
; N/A                                     ; 48.64 MHz ( period = 20.561 ns )                    ; knife[5][2]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.361 ns               ;
; N/A                                     ; 48.65 MHz ( period = 20.553 ns )                    ; knife[1][3]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.346 ns               ;
; N/A                                     ; 48.68 MHz ( period = 20.544 ns )                    ; knife[3][10]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.344 ns               ;
; N/A                                     ; 48.68 MHz ( period = 20.543 ns )                    ; knife[2][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.336 ns               ;
; N/A                                     ; 48.69 MHz ( period = 20.539 ns )                    ; knife[8][3]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.316 ns               ;
; N/A                                     ; 48.69 MHz ( period = 20.539 ns )                    ; knife[5][4]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.339 ns               ;
; N/A                                     ; 48.70 MHz ( period = 20.533 ns )                    ; knife[0][10]                 ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.293 ns               ;
; N/A                                     ; 48.71 MHz ( period = 20.529 ns )                    ; knife[3][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.329 ns               ;
; N/A                                     ; 48.71 MHz ( period = 20.528 ns )                    ; knife[7][2]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.276 ns               ;
; N/A                                     ; 48.72 MHz ( period = 20.524 ns )                    ; knife[6][2]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.272 ns               ;
; N/A                                     ; 48.73 MHz ( period = 20.521 ns )                    ; knife[1][6]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.314 ns               ;
; N/A                                     ; 48.73 MHz ( period = 20.520 ns )                    ; knife[6][6]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.268 ns               ;
; N/A                                     ; 48.73 MHz ( period = 20.520 ns )                    ; drop_random:M2|D123456789[3] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.313 ns               ;
; N/A                                     ; 48.74 MHz ( period = 20.517 ns )                    ; knife[10][10]                ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.317 ns               ;
; N/A                                     ; 48.74 MHz ( period = 20.515 ns )                    ; knife[7][10]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.263 ns               ;
; N/A                                     ; 48.77 MHz ( period = 20.506 ns )                    ; knife[1][4]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.299 ns               ;
; N/A                                     ; 48.77 MHz ( period = 20.505 ns )                    ; human_col[3]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.244 ns               ;
; N/A                                     ; 48.79 MHz ( period = 20.497 ns )                    ; knife[2][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.290 ns               ;
; N/A                                     ; 48.80 MHz ( period = 20.492 ns )                    ; knife[8][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.292 ns               ;
; N/A                                     ; 48.81 MHz ( period = 20.487 ns )                    ; knife[3][3]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.287 ns               ;
; N/A                                     ; 48.82 MHz ( period = 20.483 ns )                    ; knife[7][3]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.231 ns               ;
; N/A                                     ; 48.82 MHz ( period = 20.482 ns )                    ; knife[6][10]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.230 ns               ;
; N/A                                     ; 48.83 MHz ( period = 20.479 ns )                    ; knife[3][6]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.279 ns               ;
; N/A                                     ; 48.84 MHz ( period = 20.476 ns )                    ; knife[7][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.224 ns               ;
; N/A                                     ; 48.85 MHz ( period = 20.470 ns )                    ; knife[6][7]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.218 ns               ;
; N/A                                     ; 48.86 MHz ( period = 20.465 ns )                    ; knife[6][0]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.213 ns               ;
; N/A                                     ; 48.86 MHz ( period = 20.465 ns )                    ; knife[1][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.258 ns               ;
; N/A                                     ; 48.86 MHz ( period = 20.465 ns )                    ; knife[0][2]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.225 ns               ;
; N/A                                     ; 48.87 MHz ( period = 20.463 ns )                    ; knife[7][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.211 ns               ;
; N/A                                     ; 48.88 MHz ( period = 20.460 ns )                    ; knife[8][4]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.237 ns               ;
; N/A                                     ; 48.88 MHz ( period = 20.458 ns )                    ; knife[0][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.218 ns               ;
; N/A                                     ; 48.88 MHz ( period = 20.458 ns )                    ; knife[4][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.251 ns               ;
; N/A                                     ; 48.89 MHz ( period = 20.452 ns )                    ; knife[2][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.245 ns               ;
; N/A                                     ; 48.91 MHz ( period = 20.447 ns )                    ; knife[0][3]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.240 ns               ;
; N/A                                     ; 48.93 MHz ( period = 20.439 ns )                    ; knife[6][3]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.187 ns               ;
; N/A                                     ; 48.95 MHz ( period = 20.429 ns )                    ; knife[1][1]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.222 ns               ;
; N/A                                     ; 48.97 MHz ( period = 20.422 ns )                    ; knife[0][4]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.182 ns               ;
; N/A                                     ; 48.97 MHz ( period = 20.420 ns )                    ; knife[5][10]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.220 ns               ;
; N/A                                     ; 48.98 MHz ( period = 20.417 ns )                    ; knife[7][1]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.165 ns               ;
; N/A                                     ; 49.00 MHz ( period = 20.408 ns )                    ; knife[7][4]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.156 ns               ;
; N/A                                     ; 49.00 MHz ( period = 20.407 ns )                    ; knife[5][0]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.207 ns               ;
; N/A                                     ; 49.05 MHz ( period = 20.388 ns )                    ; knife[1][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.181 ns               ;
; N/A                                     ; 49.08 MHz ( period = 20.373 ns )                    ; knife[0][6]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.133 ns               ;
; N/A                                     ; 49.09 MHz ( period = 20.370 ns )                    ; knife[3][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.170 ns               ;
; N/A                                     ; 49.11 MHz ( period = 20.361 ns )                    ; knife[6][4]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.109 ns               ;
; N/A                                     ; 49.14 MHz ( period = 20.351 ns )                    ; knife[8][7]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.151 ns               ;
; N/A                                     ; 49.15 MHz ( period = 20.345 ns )                    ; knife[8][1]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.145 ns               ;
; N/A                                     ; 49.22 MHz ( period = 20.317 ns )                    ; knife[7][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.065 ns               ;
; N/A                                     ; 49.23 MHz ( period = 20.313 ns )                    ; knife[5][2]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.113 ns               ;
; N/A                                     ; 49.24 MHz ( period = 20.308 ns )                    ; knife[1][3]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.101 ns               ;
; N/A                                     ; 49.26 MHz ( period = 20.301 ns )                    ; knife[0][1]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.061 ns               ;
; N/A                                     ; 49.27 MHz ( period = 20.298 ns )                    ; knife[2][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.091 ns               ;
; N/A                                     ; 49.27 MHz ( period = 20.296 ns )                    ; knife[3][10]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.096 ns               ;
; N/A                                     ; 49.27 MHz ( period = 20.296 ns )                    ; knife[4][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.089 ns               ;
; N/A                                     ; 49.29 MHz ( period = 20.288 ns )                    ; knife[0][10]                 ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.048 ns               ;
; N/A                                     ; 49.30 MHz ( period = 20.286 ns )                    ; knife[0][0]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.046 ns               ;
; N/A                                     ; 49.30 MHz ( period = 20.284 ns )                    ; knife[3][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.084 ns               ;
; N/A                                     ; 49.31 MHz ( period = 20.280 ns )                    ; knife[7][2]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.028 ns               ;
; N/A                                     ; 49.31 MHz ( period = 20.279 ns )                    ; knife[6][2]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.027 ns               ;
; N/A                                     ; 49.33 MHz ( period = 20.273 ns )                    ; knife[1][6]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.066 ns               ;
; N/A                                     ; 49.34 MHz ( period = 20.267 ns )                    ; knife[7][10]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.015 ns               ;
; N/A                                     ; 49.36 MHz ( period = 20.258 ns )                    ; knife[1][4]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.051 ns               ;
; N/A                                     ; 49.38 MHz ( period = 20.252 ns )                    ; knife[2][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.045 ns               ;
; N/A                                     ; 49.39 MHz ( period = 20.247 ns )                    ; knife[8][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.047 ns               ;
; N/A                                     ; 49.40 MHz ( period = 20.242 ns )                    ; knife[3][3]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.042 ns               ;
; N/A                                     ; 49.41 MHz ( period = 20.238 ns )                    ; knife[1][2]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.031 ns               ;
; N/A                                     ; 49.42 MHz ( period = 20.236 ns )                    ; knife[2][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.029 ns               ;
; N/A                                     ; 49.43 MHz ( period = 20.231 ns )                    ; knife[3][6]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.031 ns               ;
; N/A                                     ; 49.44 MHz ( period = 20.228 ns )                    ; knife[7][0]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.976 ns               ;
; N/A                                     ; 49.46 MHz ( period = 20.220 ns )                    ; knife[0][2]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.980 ns               ;
; N/A                                     ; 49.46 MHz ( period = 20.218 ns )                    ; knife[7][6]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.966 ns               ;
; N/A                                     ; 49.46 MHz ( period = 20.217 ns )                    ; knife[1][0]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.010 ns               ;
; N/A                                     ; 49.47 MHz ( period = 20.213 ns )                    ; knife[0][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.973 ns               ;
; N/A                                     ; 49.47 MHz ( period = 20.213 ns )                    ; knife[4][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.006 ns               ;
; N/A                                     ; 49.48 MHz ( period = 20.212 ns )                    ; knife[8][4]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.989 ns               ;
; N/A                                     ; 49.49 MHz ( period = 20.207 ns )                    ; knife[2][4]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.000 ns               ;
; N/A                                     ; 49.51 MHz ( period = 20.199 ns )                    ; knife[3][2]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.999 ns               ;
; N/A                                     ; 49.53 MHz ( period = 20.191 ns )                    ; knife[6][3]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.939 ns               ;
; N/A                                     ; 49.54 MHz ( period = 20.184 ns )                    ; knife[1][1]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.977 ns               ;
; N/A                                     ; 49.57 MHz ( period = 20.175 ns )                    ; knife[4][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.968 ns               ;
; N/A                                     ; 49.57 MHz ( period = 20.174 ns )                    ; knife[0][4]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.934 ns               ;
; N/A                                     ; 49.57 MHz ( period = 20.172 ns )                    ; knife[2][1]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.965 ns               ;
; N/A                                     ; 49.60 MHz ( period = 20.160 ns )                    ; knife[7][4]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.908 ns               ;
; N/A                                     ; 49.65 MHz ( period = 20.140 ns )                    ; knife[1][7]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.933 ns               ;
; N/A                                     ; 49.69 MHz ( period = 20.125 ns )                    ; knife[0][6]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.885 ns               ;
; N/A                                     ; 49.69 MHz ( period = 20.125 ns )                    ; knife[3][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.925 ns               ;
; N/A                                     ; 49.72 MHz ( period = 20.113 ns )                    ; knife[6][4]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.861 ns               ;
; N/A                                     ; 49.74 MHz ( period = 20.106 ns )                    ; knife[8][7]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.906 ns               ;
; N/A                                     ; 49.76 MHz ( period = 20.097 ns )                    ; knife[8][1]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.897 ns               ;
; N/A                                     ; 49.83 MHz ( period = 20.069 ns )                    ; knife[7][7]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.817 ns               ;
; N/A                                     ; 49.85 MHz ( period = 20.060 ns )                    ; knife[1][3]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.853 ns               ;
; N/A                                     ; 49.86 MHz ( period = 20.056 ns )                    ; knife[0][1]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.816 ns               ;
; N/A                                     ; 49.87 MHz ( period = 20.051 ns )                    ; knife[4][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.844 ns               ;
; N/A                                     ; 49.87 MHz ( period = 20.051 ns )                    ; knife[8][6]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.851 ns               ;
; N/A                                     ; 49.88 MHz ( period = 20.050 ns )                    ; knife[2][7]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.843 ns               ;
; N/A                                     ; 49.90 MHz ( period = 20.041 ns )                    ; knife[0][0]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.801 ns               ;
; N/A                                     ; 49.90 MHz ( period = 20.040 ns )                    ; knife[0][10]                 ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.800 ns               ;
; N/A                                     ; 49.90 MHz ( period = 20.040 ns )                    ; knife[2][3]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.833 ns               ;
; N/A                                     ; 49.90 MHz ( period = 20.039 ns )                    ; knife[3][1]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.839 ns               ;
; N/A                                     ; 49.91 MHz ( period = 20.036 ns )                    ; knife[3][7]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.836 ns               ;
; N/A                                     ; 49.92 MHz ( period = 20.031 ns )                    ; knife[6][2]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.779 ns               ;
; N/A                                     ; 49.93 MHz ( period = 20.030 ns )                    ; knife[4][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.823 ns               ;
; N/A                                     ; 49.98 MHz ( period = 20.008 ns )                    ; drop_random:M2|D123456789[9] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.768 ns               ;
; N/A                                     ; 49.99 MHz ( period = 20.004 ns )                    ; knife[2][0]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.797 ns               ;
; N/A                                     ; 50.00 MHz ( period = 19.999 ns )                    ; knife[8][0]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.799 ns               ;
; N/A                                     ; 50.01 MHz ( period = 19.995 ns )                    ; knife[3][4]                  ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.795 ns               ;
; N/A                                     ; 50.02 MHz ( period = 19.994 ns )                    ; knife[3][3]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.794 ns               ;
; N/A                                     ; 50.02 MHz ( period = 19.993 ns )                    ; knife[1][2]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.786 ns               ;
; N/A                                     ; 50.02 MHz ( period = 19.991 ns )                    ; knife[2][6]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.784 ns               ;
; N/A                                     ; 50.07 MHz ( period = 19.972 ns )                    ; knife[0][2]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.732 ns               ;
; N/A                                     ; 50.08 MHz ( period = 19.970 ns )                    ; knife[7][6]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.718 ns               ;
; N/A                                     ; 50.09 MHz ( period = 19.965 ns )                    ; knife[0][7]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.725 ns               ;
; N/A                                     ; 50.09 MHz ( period = 19.965 ns )                    ; knife[4][7]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.758 ns               ;
; N/A                                     ; 50.10 MHz ( period = 19.959 ns )                    ; knife[2][4]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.752 ns               ;
; N/A                                     ; 50.12 MHz ( period = 19.954 ns )                    ; knife[3][2]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.754 ns               ;
; N/A                                     ; 50.16 MHz ( period = 19.936 ns )                    ; knife[1][1]                  ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 19.729 ns               ;
; N/A                                     ; 50.18 MHz ( period = 19.930 ns )                    ; knife[4][6]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.723 ns               ;
; N/A                                     ; 50.18 MHz ( period = 19.927 ns )                    ; knife[2][1]                  ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.720 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                              ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 1.164 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 2.143 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 2.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 2.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 2.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 2.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 2.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 2.709 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.162 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 2.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 2.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 2.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 2.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 2.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 2.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.164 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 3.415 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 3.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 3.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 3.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 3.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 3.587 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 3.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.577 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.605 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 3.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.925 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 3.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 3.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 3.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.381 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 4.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.418 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.074 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.308 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.148 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 4.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 4.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[0]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.346 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[1]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.433 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 4.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 4.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 4.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.582 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.582 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.159 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.680 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.722 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 4.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.156 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.324 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.038 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.366 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.036 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[8]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.140 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.135 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.332 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.378 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.189 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.215 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 5.714 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.289 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.317 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.466 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.550 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.332 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.582 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.513 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.588 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.436 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[9]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.704 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[7]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[3]~reg0                                  ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 5.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.704 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.706 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[4]~reg0                                  ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.754 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[3][7]                                         ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 6.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.094 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.871 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 6.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 6.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 6.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 6.367 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[12]~reg0                                 ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 6.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[11]~reg0                                 ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 6.019 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------+
; tsu                                                                             ;
+-------+--------------+------------+--------------+-------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                ; To Clock ;
+-------+--------------+------------+--------------+-------------------+----------+
; N/A   ; None         ; 25.416 ns  ; right_btn    ; screen_state.0010 ; clk      ;
; N/A   ; None         ; 25.171 ns  ; right_btn    ; screen_state.0011 ; clk      ;
; N/A   ; None         ; 24.924 ns  ; right_btn    ; screen_state.0001 ; clk      ;
; N/A   ; None         ; 24.327 ns  ; left_btn     ; screen_state.0010 ; clk      ;
; N/A   ; None         ; 24.082 ns  ; left_btn     ; screen_state.0011 ; clk      ;
; N/A   ; None         ; 23.835 ns  ; left_btn     ; screen_state.0001 ; clk      ;
; N/A   ; None         ; 10.663 ns  ; function_btn ; game_t[9]         ; clk      ;
; N/A   ; None         ; 10.663 ns  ; function_btn ; game_t[10]        ; clk      ;
; N/A   ; None         ; 10.663 ns  ; function_btn ; game_t[11]        ; clk      ;
; N/A   ; None         ; 10.663 ns  ; function_btn ; game_t[12]        ; clk      ;
; N/A   ; None         ; 10.663 ns  ; function_btn ; game_t[13]        ; clk      ;
; N/A   ; None         ; 10.663 ns  ; function_btn ; game_t[14]        ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[0]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[1]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[2]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[3]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[4]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[5]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[6]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[7]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[8]         ; clk      ;
; N/A   ; None         ; 10.339 ns  ; function_btn ; game_t[15]        ; clk      ;
; N/A   ; None         ; 9.695 ns   ; right_btn    ; human_col[4]      ; clk      ;
; N/A   ; None         ; 9.336 ns   ; left_btn     ; human_col[4]      ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[1]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[0]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[9]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[8]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[2]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[3]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[4]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[5]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[6]          ; clk      ;
; N/A   ; None         ; 9.086 ns   ; function_btn ; timer[7]          ; clk      ;
; N/A   ; None         ; 8.812 ns   ; right_btn    ; human_col[0]      ; clk      ;
; N/A   ; None         ; 8.675 ns   ; right_btn    ; human_col[2]      ; clk      ;
; N/A   ; None         ; 8.660 ns   ; left_btn     ; human_col[0]      ; clk      ;
; N/A   ; None         ; 8.441 ns   ; right_btn    ; human_col[1]      ; clk      ;
; N/A   ; None         ; 8.418 ns   ; function_btn ; screen_state.0001 ; clk      ;
; N/A   ; None         ; 8.290 ns   ; right_btn    ; human_col[3]      ; clk      ;
; N/A   ; None         ; 7.758 ns   ; left_btn     ; human_col[3]      ; clk      ;
; N/A   ; None         ; 7.648 ns   ; left_btn     ; human_col[2]      ; clk      ;
; N/A   ; None         ; 7.352 ns   ; left_btn     ; human_col[1]      ; clk      ;
; N/A   ; None         ; 7.267 ns   ; function_btn ; screen_state.0000 ; clk      ;
; N/A   ; None         ; 7.266 ns   ; function_btn ; screen_state.0010 ; clk      ;
; N/A   ; None         ; 6.941 ns   ; function_btn ; za_warudo_t[0]    ; clk      ;
; N/A   ; None         ; 6.941 ns   ; function_btn ; za_warudo_t[10]   ; clk      ;
; N/A   ; None         ; 6.941 ns   ; function_btn ; za_warudo_t[11]   ; clk      ;
; N/A   ; None         ; 6.941 ns   ; function_btn ; za_warudo_t[12]   ; clk      ;
; N/A   ; None         ; 6.941 ns   ; function_btn ; za_warudo_t[13]   ; clk      ;
; N/A   ; None         ; 6.941 ns   ; function_btn ; za_warudo_t[14]   ; clk      ;
; N/A   ; None         ; 6.941 ns   ; function_btn ; za_warudo_t[15]   ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[1]    ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[2]    ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[3]    ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[4]    ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[5]    ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[6]    ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[7]    ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[8]    ; clk      ;
; N/A   ; None         ; 6.627 ns   ; function_btn ; za_warudo_t[9]    ; clk      ;
; N/A   ; None         ; 6.616 ns   ; function_btn ; screen_state.0011 ; clk      ;
; N/A   ; None         ; 4.809 ns   ; function_btn ; za_warudo         ; clk      ;
+-------+--------------+------------+--------------+-------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 25.237 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 25.222 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 24.681 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 24.375 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 24.361 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 23.972 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 23.918 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 23.898 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 23.821 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 23.799 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 23.609 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 23.601 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 23.383 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 23.338 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 23.250 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 23.181 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 23.160 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 22.994 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 22.980 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 22.939 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 22.823 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 22.734 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 22.627 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 22.389 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 22.296 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 22.217 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 21.905 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 21.881 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 21.840 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 21.637 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 21.495 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 21.027 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 15.487 ns  ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 14.785 ns  ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 12.679 ns  ; screen_state.0000    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 11.754 ns  ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 10.817 ns  ; screen_state.0001    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 9.542 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 9.075 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 8.795 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 8.694 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 8.644 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 8.219 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 8.104 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 8.081 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 7.834 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 7.806 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 7.794 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 7.688 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 7.415 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 7.358 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 7.346 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+----------------------------------------------------------------------------------------+
; th                                                                                     ;
+---------------+-------------+------------+--------------+-------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                ; To Clock ;
+---------------+-------------+------------+--------------+-------------------+----------+
; N/A           ; None        ; -4.757 ns  ; function_btn ; za_warudo         ; clk      ;
; N/A           ; None        ; -6.564 ns  ; function_btn ; screen_state.0011 ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[1]    ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[2]    ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[3]    ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[4]    ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[5]    ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[6]    ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[7]    ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[8]    ; clk      ;
; N/A           ; None        ; -6.575 ns  ; function_btn ; za_warudo_t[9]    ; clk      ;
; N/A           ; None        ; -6.889 ns  ; function_btn ; za_warudo_t[0]    ; clk      ;
; N/A           ; None        ; -6.889 ns  ; function_btn ; za_warudo_t[10]   ; clk      ;
; N/A           ; None        ; -6.889 ns  ; function_btn ; za_warudo_t[11]   ; clk      ;
; N/A           ; None        ; -6.889 ns  ; function_btn ; za_warudo_t[12]   ; clk      ;
; N/A           ; None        ; -6.889 ns  ; function_btn ; za_warudo_t[13]   ; clk      ;
; N/A           ; None        ; -6.889 ns  ; function_btn ; za_warudo_t[14]   ; clk      ;
; N/A           ; None        ; -6.889 ns  ; function_btn ; za_warudo_t[15]   ; clk      ;
; N/A           ; None        ; -7.214 ns  ; function_btn ; screen_state.0010 ; clk      ;
; N/A           ; None        ; -7.215 ns  ; function_btn ; screen_state.0000 ; clk      ;
; N/A           ; None        ; -7.300 ns  ; left_btn     ; human_col[1]      ; clk      ;
; N/A           ; None        ; -7.452 ns  ; right_btn    ; human_col[1]      ; clk      ;
; N/A           ; None        ; -7.596 ns  ; left_btn     ; human_col[2]      ; clk      ;
; N/A           ; None        ; -7.706 ns  ; left_btn     ; human_col[3]      ; clk      ;
; N/A           ; None        ; -7.748 ns  ; right_btn    ; human_col[2]      ; clk      ;
; N/A           ; None        ; -7.858 ns  ; right_btn    ; human_col[3]      ; clk      ;
; N/A           ; None        ; -8.192 ns  ; right_btn    ; human_col[0]      ; clk      ;
; N/A           ; None        ; -8.366 ns  ; function_btn ; screen_state.0001 ; clk      ;
; N/A           ; None        ; -8.608 ns  ; left_btn     ; human_col[0]      ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[1]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[0]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[9]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[8]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[2]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[3]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[4]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[5]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[6]          ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; timer[7]          ; clk      ;
; N/A           ; None        ; -9.284 ns  ; left_btn     ; human_col[4]      ; clk      ;
; N/A           ; None        ; -9.436 ns  ; right_btn    ; human_col[4]      ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[0]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[1]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[2]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[3]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[4]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[5]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[6]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[7]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[8]         ; clk      ;
; N/A           ; None        ; -10.287 ns ; function_btn ; game_t[15]        ; clk      ;
; N/A           ; None        ; -10.611 ns ; function_btn ; game_t[9]         ; clk      ;
; N/A           ; None        ; -10.611 ns ; function_btn ; game_t[10]        ; clk      ;
; N/A           ; None        ; -10.611 ns ; function_btn ; game_t[11]        ; clk      ;
; N/A           ; None        ; -10.611 ns ; function_btn ; game_t[12]        ; clk      ;
; N/A           ; None        ; -10.611 ns ; function_btn ; game_t[13]        ; clk      ;
; N/A           ; None        ; -10.611 ns ; function_btn ; game_t[14]        ; clk      ;
; N/A           ; None        ; -10.923 ns ; right_btn    ; screen_state.0001 ; clk      ;
; N/A           ; None        ; -11.004 ns ; right_btn    ; screen_state.0011 ; clk      ;
; N/A           ; None        ; -11.249 ns ; right_btn    ; screen_state.0010 ; clk      ;
; N/A           ; None        ; -11.339 ns ; left_btn     ; screen_state.0001 ; clk      ;
; N/A           ; None        ; -11.420 ns ; left_btn     ; screen_state.0011 ; clk      ;
; N/A           ; None        ; -11.665 ns ; left_btn     ; screen_state.0010 ; clk      ;
+---------------+-------------+------------+--------------+-------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Sun Dec 06 14:59:31 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 46 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Selector302~0" as buffer
    Info: Detected gated clock "Equal778~0" as buffer
    Info: Detected gated clock "Equal771~2" as buffer
    Info: Detected gated clock "Equal771~1" as buffer
    Info: Detected gated clock "Equal779~1" as buffer
    Info: Detected gated clock "Equal777~1" as buffer
    Info: Detected gated clock "Equal780~1" as buffer
    Info: Detected gated clock "Equal781~0" as buffer
    Info: Detected gated clock "Equal782~1" as buffer
    Info: Detected gated clock "WideNor0~1" as buffer
    Info: Detected gated clock "Equal783~0" as buffer
    Info: Detected gated clock "Equal782~0" as buffer
    Info: Detected gated clock "Equal779~0" as buffer
    Info: Detected gated clock "Equal775~0" as buffer
    Info: Detected gated clock "Equal774~1" as buffer
    Info: Detected gated clock "Equal776~0" as buffer
    Info: Detected gated clock "Equal774~0" as buffer
    Info: Detected gated clock "WideOr24~0" as buffer
    Info: Detected gated clock "Equal772~0" as buffer
    Info: Detected gated clock "Equal771~0" as buffer
    Info: Detected gated clock "Equal784~1" as buffer
    Info: Detected gated clock "Equal784~0" as buffer
    Info: Detected gated clock "Equal0~3" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected gated clock "Equal0~1" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected gated clock "Equal780~0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected gated clock "Equal0~0" as buffer
    Info: Detected gated clock "Equal777~0" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected gated clock "Equal773~0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
    Info: Detected gated clock "Equal0~2" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0000" as buffer
Info: Clock "clk" has Internal fmax of 45.61 MHz between source register "human_col[1]" and destination register "screen_state.0010" (period= 21.924 ns)
    Info: + Longest register to register delay is 21.663 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X23_Y14_N7; Fanout = 77; REG Node = 'human_col[1]'
        Info: 2: + IC(0.828 ns) + CELL(0.432 ns) = 1.260 ns; Loc. = LC_X24_Y14_N1; Fanout = 2; COMB Node = 'Add0~28COUT1_39'
        Info: 3: + IC(0.000 ns) + CELL(0.608 ns) = 1.868 ns; Loc. = LC_X24_Y14_N2; Fanout = 1; COMB Node = 'Add0~20'
        Info: 4: + IC(1.328 ns) + CELL(0.114 ns) = 3.310 ns; Loc. = LC_X24_Y16_N2; Fanout = 3; COMB Node = 'Add0~22'
        Info: 5: + IC(1.290 ns) + CELL(0.114 ns) = 4.714 ns; Loc. = LC_X23_Y14_N6; Fanout = 31; COMB Node = 'Add0~23'
        Info: 6: + IC(2.250 ns) + CELL(0.114 ns) = 7.078 ns; Loc. = LC_X15_Y10_N8; Fanout = 2; COMB Node = 'Add2~2'
        Info: 7: + IC(0.715 ns) + CELL(0.114 ns) = 7.907 ns; Loc. = LC_X15_Y10_N7; Fanout = 13; COMB Node = 'Selector241~15'
        Info: 8: + IC(4.021 ns) + CELL(0.114 ns) = 12.042 ns; Loc. = LC_X22_Y8_N2; Fanout = 1; COMB Node = 'Selector241~70'
        Info: 9: + IC(0.457 ns) + CELL(0.292 ns) = 12.791 ns; Loc. = LC_X22_Y8_N1; Fanout = 1; COMB Node = 'Selector241~72'
        Info: 10: + IC(0.428 ns) + CELL(0.114 ns) = 13.333 ns; Loc. = LC_X22_Y8_N3; Fanout = 1; COMB Node = 'Selector241~75'
        Info: 11: + IC(0.725 ns) + CELL(0.114 ns) = 14.172 ns; Loc. = LC_X21_Y8_N5; Fanout = 1; COMB Node = 'Selector241~77'
        Info: 12: + IC(2.472 ns) + CELL(0.442 ns) = 17.086 ns; Loc. = LC_X13_Y13_N8; Fanout = 2; COMB Node = 'Selector241~162'
        Info: 13: + IC(1.928 ns) + CELL(0.114 ns) = 19.128 ns; Loc. = LC_X25_Y13_N7; Fanout = 2; COMB Node = 'Selector241~189'
        Info: 14: + IC(1.143 ns) + CELL(0.114 ns) = 20.385 ns; Loc. = LC_X25_Y13_N0; Fanout = 1; COMB Node = 'screen_state~419'
        Info: 15: + IC(0.428 ns) + CELL(0.114 ns) = 20.927 ns; Loc. = LC_X25_Y13_N3; Fanout = 2; COMB Node = 'Selector243~1'
        Info: 16: + IC(0.427 ns) + CELL(0.309 ns) = 21.663 ns; Loc. = LC_X25_Y13_N9; Fanout = 19; REG Node = 'screen_state.0010'
        Info: Total cell delay = 3.223 ns ( 14.88 % )
        Info: Total interconnect delay = 18.440 ns ( 85.12 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.963 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 206; CLK Node = 'clk'
            Info: 2: + IC(0.783 ns) + CELL(0.711 ns) = 2.963 ns; Loc. = LC_X25_Y13_N9; Fanout = 19; REG Node = 'screen_state.0010'
            Info: Total cell delay = 2.180 ns ( 73.57 % )
            Info: Total interconnect delay = 0.783 ns ( 26.43 % )
        Info: - Longest clock path from clock "clk" to source register is 2.963 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 206; CLK Node = 'clk'
            Info: 2: + IC(0.783 ns) + CELL(0.711 ns) = 2.963 ns; Loc. = LC_X23_Y14_N7; Fanout = 77; REG Node = 'human_col[1]'
            Info: Total cell delay = 2.180 ns ( 73.57 % )
            Info: Total interconnect delay = 0.783 ns ( 26.43 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "screen_state.0011" and destination pin or register "screen_col[21]$latch" for clock "clk" (Hold time is 12.475 ns)
    Info: + Largest clock skew is 13.863 ns
        Info: + Longest clock path from clock "clk" to destination register is 16.826 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 206; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X7_Y6_N5; Fanout = 6; REG Node = 'screen_row[4]~reg0'
            Info: 3: + IC(1.231 ns) + CELL(0.442 ns) = 4.799 ns; Loc. = LC_X8_Y6_N2; Fanout = 5; COMB Node = 'Equal773~0'
            Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 5.095 ns; Loc. = LC_X8_Y6_N3; Fanout = 4; COMB Node = 'Equal777~0'
            Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 5.391 ns; Loc. = LC_X8_Y6_N4; Fanout = 2; COMB Node = 'Equal0~3'
            Info: 6: + IC(0.340 ns) + CELL(0.114 ns) = 5.845 ns; Loc. = LC_X8_Y6_N5; Fanout = 3; COMB Node = 'Equal779~0'
            Info: 7: + IC(1.139 ns) + CELL(0.114 ns) = 7.098 ns; Loc. = LC_X10_Y6_N5; Fanout = 3; COMB Node = 'Equal782~0'
            Info: 8: + IC(0.441 ns) + CELL(0.114 ns) = 7.653 ns; Loc. = LC_X10_Y6_N8; Fanout = 9; COMB Node = 'Equal782~1'
            Info: 9: + IC(1.648 ns) + CELL(0.292 ns) = 9.593 ns; Loc. = LC_X13_Y9_N3; Fanout = 4; COMB Node = 'Selector330~2'
            Info: 10: + IC(1.603 ns) + CELL(0.292 ns) = 11.488 ns; Loc. = LC_X9_Y10_N9; Fanout = 6; COMB Node = 'WideNor0~2'
            Info: 11: + IC(0.814 ns) + CELL(0.114 ns) = 12.416 ns; Loc. = LC_X8_Y10_N0; Fanout = 32; COMB Node = 'Selector302~0'
            Info: 12: + IC(4.118 ns) + CELL(0.292 ns) = 16.826 ns; Loc. = LC_X25_Y13_N2; Fanout = 1; REG Node = 'screen_col[21]$latch'
            Info: Total cell delay = 4.406 ns ( 26.19 % )
            Info: Total interconnect delay = 12.420 ns ( 73.81 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.963 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 206; CLK Node = 'clk'
            Info: 2: + IC(0.783 ns) + CELL(0.711 ns) = 2.963 ns; Loc. = LC_X25_Y13_N4; Fanout = 24; REG Node = 'screen_state.0011'
            Info: Total cell delay = 2.180 ns ( 73.57 % )
            Info: Total interconnect delay = 0.783 ns ( 26.43 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 1.164 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X25_Y13_N4; Fanout = 24; REG Node = 'screen_state.0011'
        Info: 2: + IC(0.576 ns) + CELL(0.292 ns) = 0.868 ns; Loc. = LC_X25_Y13_N1; Fanout = 1; COMB Node = 'Selector314~1'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 1.164 ns; Loc. = LC_X25_Y13_N2; Fanout = 1; REG Node = 'screen_col[21]$latch'
        Info: Total cell delay = 0.406 ns ( 34.88 % )
        Info: Total interconnect delay = 0.758 ns ( 65.12 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "screen_state.0010" (data pin = "right_btn", clock pin = "clk") is 25.416 ns
    Info: + Longest pin to register delay is 28.342 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 6; PIN Node = 'right_btn'
        Info: 2: + IC(7.661 ns) + CELL(0.292 ns) = 9.428 ns; Loc. = LC_X24_Y14_N5; Fanout = 4; COMB Node = 'Add0~29'
        Info: 3: + IC(0.733 ns) + CELL(0.292 ns) = 10.453 ns; Loc. = LC_X23_Y14_N1; Fanout = 40; COMB Node = 'Add0~30'
        Info: 4: + IC(3.012 ns) + CELL(0.292 ns) = 13.757 ns; Loc. = LC_X15_Y10_N8; Fanout = 2; COMB Node = 'Add2~2'
        Info: 5: + IC(0.715 ns) + CELL(0.114 ns) = 14.586 ns; Loc. = LC_X15_Y10_N7; Fanout = 13; COMB Node = 'Selector241~15'
        Info: 6: + IC(4.021 ns) + CELL(0.114 ns) = 18.721 ns; Loc. = LC_X22_Y8_N2; Fanout = 1; COMB Node = 'Selector241~70'
        Info: 7: + IC(0.457 ns) + CELL(0.292 ns) = 19.470 ns; Loc. = LC_X22_Y8_N1; Fanout = 1; COMB Node = 'Selector241~72'
        Info: 8: + IC(0.428 ns) + CELL(0.114 ns) = 20.012 ns; Loc. = LC_X22_Y8_N3; Fanout = 1; COMB Node = 'Selector241~75'
        Info: 9: + IC(0.725 ns) + CELL(0.114 ns) = 20.851 ns; Loc. = LC_X21_Y8_N5; Fanout = 1; COMB Node = 'Selector241~77'
        Info: 10: + IC(2.472 ns) + CELL(0.442 ns) = 23.765 ns; Loc. = LC_X13_Y13_N8; Fanout = 2; COMB Node = 'Selector241~162'
        Info: 11: + IC(1.928 ns) + CELL(0.114 ns) = 25.807 ns; Loc. = LC_X25_Y13_N7; Fanout = 2; COMB Node = 'Selector241~189'
        Info: 12: + IC(1.143 ns) + CELL(0.114 ns) = 27.064 ns; Loc. = LC_X25_Y13_N0; Fanout = 1; COMB Node = 'screen_state~419'
        Info: 13: + IC(0.428 ns) + CELL(0.114 ns) = 27.606 ns; Loc. = LC_X25_Y13_N3; Fanout = 2; COMB Node = 'Selector243~1'
        Info: 14: + IC(0.427 ns) + CELL(0.309 ns) = 28.342 ns; Loc. = LC_X25_Y13_N9; Fanout = 19; REG Node = 'screen_state.0010'
        Info: Total cell delay = 4.192 ns ( 14.79 % )
        Info: Total interconnect delay = 24.150 ns ( 85.21 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.963 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 206; CLK Node = 'clk'
        Info: 2: + IC(0.783 ns) + CELL(0.711 ns) = 2.963 ns; Loc. = LC_X25_Y13_N9; Fanout = 19; REG Node = 'screen_state.0010'
        Info: Total cell delay = 2.180 ns ( 73.57 % )
        Info: Total interconnect delay = 0.783 ns ( 26.43 % )
Info: tco from clock "clk" to destination pin "screen_col[15]" through register "screen_col[15]$latch" is 25.237 ns
    Info: + Longest clock path from clock "clk" to source register is 16.666 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 206; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X7_Y6_N5; Fanout = 6; REG Node = 'screen_row[4]~reg0'
        Info: 3: + IC(1.231 ns) + CELL(0.442 ns) = 4.799 ns; Loc. = LC_X8_Y6_N2; Fanout = 5; COMB Node = 'Equal773~0'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 5.095 ns; Loc. = LC_X8_Y6_N3; Fanout = 4; COMB Node = 'Equal777~0'
        Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 5.391 ns; Loc. = LC_X8_Y6_N4; Fanout = 2; COMB Node = 'Equal0~3'
        Info: 6: + IC(0.340 ns) + CELL(0.114 ns) = 5.845 ns; Loc. = LC_X8_Y6_N5; Fanout = 3; COMB Node = 'Equal779~0'
        Info: 7: + IC(1.139 ns) + CELL(0.114 ns) = 7.098 ns; Loc. = LC_X10_Y6_N5; Fanout = 3; COMB Node = 'Equal782~0'
        Info: 8: + IC(0.441 ns) + CELL(0.114 ns) = 7.653 ns; Loc. = LC_X10_Y6_N8; Fanout = 9; COMB Node = 'Equal782~1'
        Info: 9: + IC(1.648 ns) + CELL(0.292 ns) = 9.593 ns; Loc. = LC_X13_Y9_N3; Fanout = 4; COMB Node = 'Selector330~2'
        Info: 10: + IC(1.603 ns) + CELL(0.292 ns) = 11.488 ns; Loc. = LC_X9_Y10_N9; Fanout = 6; COMB Node = 'WideNor0~2'
        Info: 11: + IC(0.814 ns) + CELL(0.114 ns) = 12.416 ns; Loc. = LC_X8_Y10_N0; Fanout = 32; COMB Node = 'Selector302~0'
        Info: 12: + IC(4.136 ns) + CELL(0.114 ns) = 16.666 ns; Loc. = LC_X27_Y15_N0; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: Total cell delay = 4.228 ns ( 25.37 % )
        Info: Total interconnect delay = 12.438 ns ( 74.63 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 8.571 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X27_Y15_N0; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: 2: + IC(6.447 ns) + CELL(2.124 ns) = 8.571 ns; Loc. = PIN_43; Fanout = 0; PIN Node = 'screen_col[15]'
        Info: Total cell delay = 2.124 ns ( 24.78 % )
        Info: Total interconnect delay = 6.447 ns ( 75.22 % )
Info: th for register "za_warudo" (data pin = "function_btn", clock pin = "clk") is -4.757 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 206; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X7_Y15_N9; Fanout = 84; REG Node = 'za_warudo'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 7.726 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_226; Fanout = 8; PIN Node = 'function_btn'
        Info: 2: + IC(5.513 ns) + CELL(0.738 ns) = 7.726 ns; Loc. = LC_X7_Y15_N9; Fanout = 84; REG Node = 'za_warudo'
        Info: Total cell delay = 2.213 ns ( 28.64 % )
        Info: Total interconnect delay = 5.513 ns ( 71.36 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 182 megabytes
    Info: Processing ended: Sun Dec 06 14:59:32 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


