# 项目当前状态

项目管理员的Spec已完成

等待设计工程师的RTL代码

# 项目管理员的Spec

{spec}

# 当前任务

根据Spec设计Verilog RTL代码，输出只包含RTL代码，并以原始文本而不是通过markdown进行输出。
