TimeQuest Timing Analyzer report for open-scope-grid
Sat Dec 28 23:58:19 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK_25'
 14. Slow 1200mV 85C Model Setup: 'CLK_32'
 15. Slow 1200mV 85C Model Hold: 'CLK_25'
 16. Slow 1200mV 85C Model Hold: 'CLK_32'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_32'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_25'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK_25'
 33. Slow 1200mV 0C Model Setup: 'CLK_32'
 34. Slow 1200mV 0C Model Hold: 'CLK_25'
 35. Slow 1200mV 0C Model Hold: 'CLK_32'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_32'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_25'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'CLK_25'
 51. Fast 1200mV 0C Model Setup: 'CLK_32'
 52. Fast 1200mV 0C Model Hold: 'CLK_25'
 53. Fast 1200mV 0C Model Hold: 'CLK_32'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_32'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_25'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Fast 1200mV 0C Model Metastability Report
 63. Multicorner Timing Analysis Summary
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Progagation Delay
 69. Minimum Progagation Delay
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; open-scope-grid                                                   ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C5E144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sat Dec 28 23:58:10 2024 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK_25     ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_25 } ;
; CLK_32     ; Base ; 31.250 ; 32.0 MHz  ; 0.000 ; 15.625 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_32 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 14.74 MHz  ; 14.74 MHz       ; CLK_25     ;      ;
; 200.88 MHz ; 200.88 MHz      ; CLK_32     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; CLK_25 ; -27.838 ; -1602.137        ;
; CLK_32 ; 26.272  ; 0.000            ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK_25 ; 0.452 ; 0.000             ;
; CLK_32 ; 0.452 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK_32 ; 15.278 ; 0.000                           ;
; CLK_25 ; 19.671 ; 0.000                           ;
+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_25'                                                                                                                                                              ;
+---------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -27.838 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[6]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.377     ; 67.482     ;
; -27.772 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[2]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.097      ; 67.890     ;
; -27.772 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[3]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.097      ; 67.890     ;
; -27.503 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[5]       ; CLK_25       ; CLK_25      ; 40.000       ; -0.378     ; 67.146     ;
; -27.490 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[5]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.378     ; 67.133     ;
; -27.422 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[3]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.096      ; 67.539     ;
; -27.420 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[6]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.096      ; 67.537     ;
; -27.410 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[3]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.096      ; 67.527     ;
; -27.131 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[2]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.082      ; 67.234     ;
; -27.131 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[5]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.082      ; 67.234     ;
; -27.025 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[6]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.096      ; 67.142     ;
; -27.016 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[2]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.096      ; 67.133     ;
; -26.982 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[7]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 67.086     ;
; -26.979 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[1]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 67.083     ;
; -26.979 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[7]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 67.083     ;
; -26.938 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[7]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.082      ; 67.041     ;
; -26.914 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[4]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.378     ; 66.557     ;
; -26.851 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.043      ; 66.915     ;
; -26.851 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.043      ; 66.915     ;
; -26.772 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[1]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.876     ;
; -26.771 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[4]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.096      ; 66.888     ;
; -26.765 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[1]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.096      ; 66.882     ;
; -26.764 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[0]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.096      ; 66.881     ;
; -26.762 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[0]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.388     ; 66.395     ;
; -26.669 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.040      ; 66.730     ;
; -26.596 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.116      ; 66.733     ;
; -26.596 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.116      ; 66.733     ;
; -26.593 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.076      ; 66.690     ;
; -26.593 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.076      ; 66.690     ;
; -26.593 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.076      ; 66.690     ;
; -26.591 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.047      ; 66.659     ;
; -26.583 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.687     ;
; -26.562 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[6]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.050      ; 66.633     ;
; -26.549 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 66.691     ;
; -26.549 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 66.691     ;
; -26.549 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 66.691     ;
; -26.549 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 66.691     ;
; -26.545 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[12] ; CLK_25       ; CLK_25      ; 40.000       ; 0.049      ; 66.615     ;
; -26.545 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[13] ; CLK_25       ; CLK_25      ; 40.000       ; 0.049      ; 66.615     ;
; -26.541 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.085      ; 66.647     ;
; -26.541 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.085      ; 66.647     ;
; -26.515 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[6]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.090      ; 66.626     ;
; -26.481 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[10] ; CLK_25       ; CLK_25      ; 40.000       ; -0.388     ; 66.114     ;
; -26.481 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[14] ; CLK_25       ; CLK_25      ; 40.000       ; -0.388     ; 66.114     ;
; -26.481 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[15] ; CLK_25       ; CLK_25      ; 40.000       ; -0.388     ; 66.114     ;
; -26.481 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[16] ; CLK_25       ; CLK_25      ; 40.000       ; -0.388     ; 66.114     ;
; -26.481 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[17] ; CLK_25       ; CLK_25      ; 40.000       ; -0.388     ; 66.114     ;
; -26.481 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[18] ; CLK_25       ; CLK_25      ; 40.000       ; -0.388     ; 66.114     ;
; -26.214 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[6]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.367     ; 65.868     ;
; -26.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[10] ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.301     ;
; -26.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[11] ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.301     ;
; -26.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[14] ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.301     ;
; -26.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[15] ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.301     ;
; -26.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[16] ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.301     ;
; -26.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[17] ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.301     ;
; -26.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[0]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.083      ; 66.301     ;
; -26.194 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[11] ; CLK_25       ; CLK_25      ; 40.000       ; 0.086      ; 66.301     ;
; -26.194 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[12] ; CLK_25       ; CLK_25      ; 40.000       ; 0.086      ; 66.301     ;
; -26.194 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[13] ; CLK_25       ; CLK_25      ; 40.000       ; 0.086      ; 66.301     ;
; -26.194 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[0]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.086      ; 66.301     ;
; -26.148 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[2]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 66.276     ;
; -26.148 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[3]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 66.276     ;
; -25.879 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[5]       ; CLK_25       ; CLK_25      ; 40.000       ; -0.368     ; 65.532     ;
; -25.866 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[5]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.368     ; 65.519     ;
; -25.798 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[3]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.106      ; 65.925     ;
; -25.796 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[6]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.106      ; 65.923     ;
; -25.786 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[3]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.106      ; 65.913     ;
; -25.579 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[18] ; CLK_25       ; CLK_25      ; 40.000       ; -0.389     ; 65.211     ;
; -25.507 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[2]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.092      ; 65.620     ;
; -25.507 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[5]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.092      ; 65.620     ;
; -25.401 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[6]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.106      ; 65.528     ;
; -25.392 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[2]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.106      ; 65.519     ;
; -25.358 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[7]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.093      ; 65.472     ;
; -25.355 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[1]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.093      ; 65.469     ;
; -25.355 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[7]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.093      ; 65.469     ;
; -25.314 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[7]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.092      ; 65.427     ;
; -25.290 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[4]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.368     ; 64.943     ;
; -25.227 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.053      ; 65.301     ;
; -25.227 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.053      ; 65.301     ;
; -25.148 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[1]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.093      ; 65.262     ;
; -25.147 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[4]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.106      ; 65.274     ;
; -25.141 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[1]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.106      ; 65.268     ;
; -25.140 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[0]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.106      ; 65.267     ;
; -25.138 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[0]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.378     ; 64.781     ;
; -25.045 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.050      ; 65.116     ;
; -24.972 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.126      ; 65.119     ;
; -24.972 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.126      ; 65.119     ;
; -24.969 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.086      ; 65.076     ;
; -24.969 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.086      ; 65.076     ;
; -24.969 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.086      ; 65.076     ;
; -24.967 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.057      ; 65.045     ;
; -24.959 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.093      ; 65.073     ;
; -24.938 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[6]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.060      ; 65.019     ;
; -24.925 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.131      ; 65.077     ;
; -24.925 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.131      ; 65.077     ;
; -24.925 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.131      ; 65.077     ;
; -24.925 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.131      ; 65.077     ;
; -24.921 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[12] ; CLK_25       ; CLK_25      ; 40.000       ; 0.059      ; 65.001     ;
; -24.921 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[13] ; CLK_25       ; CLK_25      ; 40.000       ; 0.059      ; 65.001     ;
; -24.917 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.095      ; 65.033     ;
+---------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_32'                                                                                              ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 26.272 ; addr_write[6]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.919      ;
; 26.272 ; addr_write[6]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.919      ;
; 26.272 ; addr_write[6]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.919      ;
; 26.275 ; addr_write[6]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.916      ;
; 26.316 ; \counter32:prescaler[15] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.083     ; 4.872      ;
; 26.324 ; \counter32:prescaler[14] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.083     ; 4.864      ;
; 26.337 ; \counter32:prescaler[15] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.853      ;
; 26.337 ; \counter32:prescaler[15] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.853      ;
; 26.345 ; \counter32:prescaler[14] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.845      ;
; 26.345 ; \counter32:prescaler[14] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.845      ;
; 26.561 ; \counter32:prescaler[13] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.083     ; 4.627      ;
; 26.582 ; \counter32:prescaler[13] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.608      ;
; 26.582 ; \counter32:prescaler[13] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.608      ;
; 26.588 ; addr_write[6]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.603      ;
; 26.588 ; addr_write[6]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.603      ;
; 26.639 ; \counter32:prescaler[12] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.083     ; 4.549      ;
; 26.660 ; \counter32:prescaler[12] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.530      ;
; 26.660 ; \counter32:prescaler[12] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.530      ;
; 26.693 ; \counter32:prescaler[1]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.511      ;
; 26.707 ; \counter32:prescaler[10] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.083     ; 4.481      ;
; 26.728 ; \counter32:prescaler[10] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.462      ;
; 26.728 ; \counter32:prescaler[10] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.462      ;
; 26.740 ; addr_write[5]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.451      ;
; 26.740 ; addr_write[5]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.451      ;
; 26.740 ; addr_write[5]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.451      ;
; 26.743 ; addr_write[5]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.448      ;
; 26.744 ; addr_write[8]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.447      ;
; 26.748 ; \counter32:prescaler[0]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.456      ;
; 26.749 ; addr_write[8]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.442      ;
; 26.749 ; addr_write[8]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.442      ;
; 26.752 ; addr_write[8]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.439      ;
; 26.788 ; \counter32:prescaler[0]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.416      ;
; 26.834 ; \counter32:prescaler[3]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.370      ;
; 26.837 ; \counter32:prescaler[10] ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.353      ;
; 26.850 ; addr_write[6]            ; s_ram_write_en           ; CLK_32       ; CLK_32      ; 31.250       ; -0.079     ; 4.342      ;
; 26.850 ; \counter32:prescaler[1]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.354      ;
; 26.871 ; \counter32:prescaler[11] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.069     ; 4.331      ;
; 26.892 ; \counter32:prescaler[11] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.312      ;
; 26.892 ; \counter32:prescaler[11] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.312      ;
; 26.897 ; \counter32:prescaler[0]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.307      ;
; 26.897 ; \counter32:prescaler[2]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.307      ;
; 26.905 ; addr_write[7]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.286      ;
; 26.905 ; addr_write[7]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.286      ;
; 26.905 ; addr_write[7]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.286      ;
; 26.908 ; addr_write[7]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.283      ;
; 26.923 ; \counter32:prescaler[2]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.281      ;
; 26.970 ; \counter32:prescaler[8]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.069     ; 4.232      ;
; 26.976 ; \counter32:prescaler[10] ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.214      ;
; 26.980 ; \counter32:prescaler[5]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.224      ;
; 26.981 ; \counter32:prescaler[1]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.223      ;
; 26.986 ; \counter32:prescaler[10] ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.204      ;
; 26.991 ; \counter32:prescaler[8]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.213      ;
; 26.991 ; \counter32:prescaler[8]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.213      ;
; 26.991 ; \counter32:prescaler[3]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.213      ;
; 26.999 ; \counter32:prescaler[1]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.205      ;
; 27.017 ; \counter32:prescaler[16] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.083     ; 4.171      ;
; 27.023 ; \counter32:prescaler[4]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.181      ;
; 27.038 ; \counter32:prescaler[16] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.152      ;
; 27.038 ; \counter32:prescaler[16] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.152      ;
; 27.046 ; \counter32:prescaler[2]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.158      ;
; 27.056 ; addr_write[5]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.135      ;
; 27.056 ; addr_write[5]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.135      ;
; 27.062 ; \counter32:prescaler[4]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.069     ; 4.140      ;
; 27.067 ; \counter32:prescaler[4]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.137      ;
; 27.070 ; \counter32:prescaler[1]  ; \counter32:prescaler[18] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.134      ;
; 27.076 ; \counter32:prescaler[0]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.128      ;
; 27.083 ; \counter32:prescaler[4]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.121      ;
; 27.083 ; \counter32:prescaler[4]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.121      ;
; 27.094 ; addr_write[8]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.097      ;
; 27.097 ; addr_write[8]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 4.094      ;
; 27.122 ; \counter32:prescaler[3]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.082      ;
; 27.132 ; \counter32:prescaler[7]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.072      ;
; 27.137 ; \counter32:prescaler[5]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.067      ;
; 27.138 ; \counter32:prescaler[2]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.069     ; 4.064      ;
; 27.139 ; \counter32:prescaler[9]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.069     ; 4.063      ;
; 27.140 ; \counter32:prescaler[3]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.064      ;
; 27.143 ; \counter32:prescaler[3]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.069     ; 4.059      ;
; 27.160 ; \counter32:prescaler[9]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.044      ;
; 27.160 ; \counter32:prescaler[9]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.044      ;
; 27.164 ; \counter32:prescaler[3]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.040      ;
; 27.164 ; \counter32:prescaler[3]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.040      ;
; 27.165 ; \counter32:prescaler[0]  ; \counter32:prescaler[18] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.039      ;
; 27.167 ; addr_write[4]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.023      ;
; 27.167 ; addr_write[4]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.023      ;
; 27.167 ; addr_write[4]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.023      ;
; 27.167 ; \counter32:prescaler[2]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.037      ;
; 27.167 ; \counter32:prescaler[2]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.037      ;
; 27.170 ; addr_write[4]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.020      ;
; 27.172 ; \counter32:prescaler[4]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.032      ;
; 27.186 ; \counter32:prescaler[6]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 4.018      ;
; 27.205 ; addr_write[3]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 3.986      ;
; 27.205 ; addr_write[3]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 3.986      ;
; 27.205 ; addr_write[3]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 3.986      ;
; 27.208 ; addr_write[3]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 3.983      ;
; 27.211 ; \counter32:prescaler[2]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 3.993      ;
; 27.211 ; \counter32:prescaler[3]  ; \counter32:prescaler[18] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 3.993      ;
; 27.213 ; \counter32:prescaler[1]  ; \counter32:prescaler[10] ; CLK_32       ; CLK_32      ; 31.250       ; -0.068     ; 3.990      ;
; 27.221 ; addr_write[7]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 3.970      ;
; 27.221 ; addr_write[7]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.080     ; 3.970      ;
; 27.227 ; \counter32:prescaler[6]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.067     ; 3.977      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_25'                                                                                                                          ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|\FSM:bit_count[2]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|\FSM:bit_count[3]        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.scllo2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; count25[1]                             ; count25[1]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count25[2]                             ; count25[2]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count25[3]                             ; count25[3]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sample_MAX[18]                         ; sample_MAX[18]                         ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|run_timer                ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|scl~en                   ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|sda~en                   ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; glow                                   ; glow                                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.500 ; i2c_Master:U2|count[7]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.794      ;
; 0.536 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.830      ;
; 0.556 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.850      ;
; 0.568 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 0.862      ;
; 0.641 ; i2c_Master:U2|r_byte_to_send[4]        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; i2c_Master:U2|r_byte_to_send[6]        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.934      ;
; 0.643 ; i2c_Master:U2|r_byte_to_send[2]        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; i2c_Master:U2|r_byte_to_send[5]        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.936      ;
; 0.645 ; i2c_Master:U2|r_byte_to_send[3]        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.938      ;
; 0.740 ; i2c_Master:U2|r_byte_to_send[1]        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; \counter25:prescaler[10]               ; \counter25:prescaler[10]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.036      ;
; 0.745 ; \counter25:prescaler[9]                ; \counter25:prescaler[9]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.039      ;
; 0.753 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.047      ;
; 0.755 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.049      ;
; 0.756 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.050      ;
; 0.757 ; \counter25:prescaler[8]                ; \counter25:prescaler[8]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.051      ;
; 0.758 ; count25[1]                             ; count25[2]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.051      ;
; 0.761 ; vga_640x480:U1|vcs[8]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; vga_640x480:U1|vcs[1]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; \counter25:prescaler[15]               ; \counter25:prescaler[15]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; \counter25:prescaler[7]                ; \counter25:prescaler[7]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; \counter25:prescaler[17]               ; \counter25:prescaler[17]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; \counter25:prescaler[5]                ; \counter25:prescaler[5]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; \counter25:prescaler[23]               ; \counter25:prescaler[23]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.057      ;
; 0.768 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.062      ;
; 0.770 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.066      ;
; 0.778 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[0]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.072      ;
; 0.778 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.072      ;
; 0.785 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[0]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.079      ;
; 0.785 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.079      ;
; 0.788 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.081      ;
; 0.791 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.085      ;
; 0.791 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.085      ;
; 0.796 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.090      ;
; 0.801 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[9]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.095      ;
; 0.801 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.095      ;
; 0.803 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.096      ;
; 0.822 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.116      ;
; 0.826 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.120      ;
; 0.829 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.123      ;
; 0.889 ; edgedetect:U3|reg1                     ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.182      ;
; 0.899 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.193      ;
; 0.922 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.215      ;
; 0.923 ; gridGen:U6|green[4]                    ; green[0]                               ; CLK_25       ; CLK_25      ; 0.000        ; 0.101      ; 1.236      ;
; 0.923 ; gridGen:U6|green[4]                    ; green[4]                               ; CLK_25       ; CLK_25      ; 0.000        ; 0.101      ; 1.236      ;
; 0.930 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.224      ;
; 0.955 ; edgedetect:U3|reg0                     ; edgedetect:U3|reg1                     ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.248      ;
; 0.970 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.264      ;
; 0.982 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.276      ;
; 0.999 ; gridGen:U6|red[1]                      ; blue[1]                                ; CLK_25       ; CLK_25      ; 0.000        ; 0.101      ; 1.312      ;
; 1.012 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.306      ;
; 1.012 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.306      ;
; 1.012 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.306      ;
; 1.012 ; vga_640x480:U1|hcs[2]                  ; gridGen:U6|red[6]                      ; CLK_25       ; CLK_25      ; 0.000        ; 0.588      ; 1.812      ;
; 1.031 ; count25[2]                             ; count25[3]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.324      ;
; 1.032 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.326      ;
; 1.036 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.330      ;
; 1.048 ; edgedetect:U3|reg1                     ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.341      ;
; 1.048 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.097      ; 1.357      ;
; 1.061 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.354      ;
; 1.062 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.356      ;
; 1.077 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.095      ; 1.384      ;
; 1.085 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|s_FSM_state.sclhi        ; CLK_25       ; CLK_25      ; 0.000        ; 0.079      ; 1.376      ;
; 1.087 ; vga_640x480:U1|hcs[5]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.381      ;
; 1.106 ; \counter25:prescaler[9]                ; \counter25:prescaler[10]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.400      ;
; 1.108 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.403      ;
; 1.112 ; \counter25:prescaler[8]                ; \counter25:prescaler[9]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.406      ;
; 1.114 ; vga_640x480:U1|hcs[5]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; \counter25:prescaler[6]                ; \counter25:prescaler[7]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; vga_640x480:U1|vcs[3]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; \counter25:prescaler[14]               ; \counter25:prescaler[15]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; \counter25:prescaler[16]               ; \counter25:prescaler[17]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.082      ; 1.410      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_32'                                                                                                                                                                                    ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; count32[3]                            ; count32[3]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; count32[0]                            ; count32[0]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; count32[1]                            ; count32[1]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; count32[2]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.454 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[3]                         ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[1]                         ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[2]                         ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[8]                         ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[7]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[5]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[4]                         ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[6]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; s_mainFSM_state.start                 ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[0]                         ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; addr_write[9]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; s_ram_write_en                        ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.758      ;
; 0.517 ; count32[0]                            ; count32[1]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.811      ;
; 0.517 ; count32[0]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.811      ;
; 0.519 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.811      ;
; 0.544 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.836      ;
; 0.561 ; s_mainFSM_state.readSamples           ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.853      ;
; 0.564 ; s_mainFSM_state.readSamples           ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.856      ;
; 0.565 ; s_mainFSM_state.readSamples           ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.857      ;
; 0.698 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.readSamples                                                                       ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 0.990      ;
; 0.742 ; \counter32:prescaler[15]              ; \counter32:prescaler[15]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.036      ;
; 0.743 ; \counter32:prescaler[7]               ; \counter32:prescaler[7]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; \counter32:prescaler[9]               ; \counter32:prescaler[9]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; \counter32:prescaler[11]              ; \counter32:prescaler[11]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; \counter32:prescaler[17]              ; \counter32:prescaler[17]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; \counter32:prescaler[1]               ; \counter32:prescaler[1]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; \counter32:prescaler[12]              ; \counter32:prescaler[12]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; \counter32:prescaler[19]              ; \counter32:prescaler[19]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; \counter32:prescaler[2]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; \counter32:prescaler[3]               ; \counter32:prescaler[3]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; \counter32:prescaler[5]               ; \counter32:prescaler[5]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; \counter32:prescaler[8]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; \counter32:prescaler[14]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.040      ;
; 0.748 ; \counter32:prescaler[6]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.041      ;
; 0.762 ; \counter32:prescaler[16]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.056      ;
; 0.764 ; \counter32:prescaler[4]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.057      ;
; 0.770 ; \counter32:prescaler[0]               ; \counter32:prescaler[0]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; s_mainFSM_state.start                 ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.063      ;
; 0.784 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.076      ;
; 0.799 ; s_mainFSM_state.writeSamples          ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.091      ;
; 0.800 ; s_mainFSM_state.writeSamples          ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.092      ;
; 0.800 ; s_mainFSM_state.writeSamples          ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.092      ;
; 0.808 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.100      ;
; 0.811 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.103      ;
; 0.825 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.117      ;
; 0.826 ; s_mainFSM_state.writeSamples          ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.118      ;
; 0.841 ; s_mainFSM_state.writeSamples          ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.133      ;
; 0.953 ; count32[1]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.247      ;
; 0.965 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.500      ; 1.719      ;
; 0.971 ; \counter32:prescaler[20]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.265      ;
; 0.972 ; \counter32:prescaler[20]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.266      ;
; 0.974 ; \counter32:prescaler[20]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.268      ;
; 0.974 ; \counter32:prescaler[20]              ; \counter32:prescaler[23]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.268      ;
; 1.005 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|o_triggered                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.298      ;
; 1.007 ; s_mainFSM_state.readSamples           ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.299      ;
; 1.084 ; \counter32:prescaler[11]              ; \counter32:prescaler[12]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.095      ; 1.391      ;
; 1.097 ; \counter32:prescaler[15]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.391      ;
; 1.098 ; \counter32:prescaler[7]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; \counter32:prescaler[1]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; \counter32:prescaler[13]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; \counter32:prescaler[5]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; \counter32:prescaler[3]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.393      ;
; 1.107 ; \counter32:prescaler[14]              ; \counter32:prescaler[15]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; \counter32:prescaler[8]               ; \counter32:prescaler[9]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; \counter32:prescaler[2]               ; \counter32:prescaler[3]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; \counter32:prescaler[0]               ; \counter32:prescaler[1]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; \counter32:prescaler[6]               ; \counter32:prescaler[7]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.402      ;
; 1.113 ; \counter32:prescaler[22]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.407      ;
; 1.114 ; \counter32:prescaler[22]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.408      ;
; 1.115 ; \counter32:prescaler[12]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; \counter32:prescaler[22]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; \counter32:prescaler[22]              ; \counter32:prescaler[23]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; \counter32:prescaler[14]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; \counter32:prescaler[2]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; \counter32:prescaler[0]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; \counter32:prescaler[6]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.411      ;
; 1.123 ; \counter32:prescaler[16]              ; \counter32:prescaler[17]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.417      ;
; 1.125 ; \counter32:prescaler[4]               ; \counter32:prescaler[5]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.418      ;
; 1.134 ; \counter32:prescaler[4]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.427      ;
; 1.146 ; \counter32:prescaler[13]              ; \counter32:prescaler[13]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.440      ;
; 1.174 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.501      ; 1.929      ;
; 1.198 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.490      ;
; 1.198 ; s_mainFSM_state.readSamples           ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.490      ;
; 1.209 ; addr_write[1]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.500      ; 1.963      ;
; 1.210 ; \counter32:prescaler[21]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.504      ;
; 1.211 ; \counter32:prescaler[21]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.505      ;
; 1.213 ; \counter32:prescaler[21]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.507      ;
; 1.213 ; \counter32:prescaler[21]              ; \counter32:prescaler[23]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.507      ;
; 1.214 ; \counter32:prescaler[23]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.508      ;
; 1.215 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.507      ;
; 1.215 ; \counter32:prescaler[23]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.509      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_32'                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 15.278 ; 15.513       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.278 ; 15.513       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.280 ; 15.515       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.280 ; 15.515       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.280 ; 15.515       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.282 ; 15.517       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[0]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[11]                                                                          ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[1]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[2]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[3]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[4]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[5]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[6]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[7]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[8]                                                                           ;
; 15.413 ; 15.633       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[9]                                                                           ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.417 ; 15.637       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[18]                                                                          ;
; 15.417 ; 15.637       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[20]                                                                          ;
; 15.417 ; 15.637       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[21]                                                                          ;
; 15.417 ; 15.637       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[22]                                                                          ;
; 15.417 ; 15.637       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[23]                                                                          ;
; 15.417 ; 15.637       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; count32[0]                                                                                        ;
; 15.417 ; 15.637       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; count32[1]                                                                                        ;
; 15.417 ; 15.637       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; count32[2]                                                                                        ;
; 15.418 ; 15.638       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[10]                                                                          ;
; 15.418 ; 15.638       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[12]                                                                          ;
; 15.418 ; 15.638       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[13]                                                                          ;
; 15.418 ; 15.638       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[14]                                                                          ;
; 15.418 ; 15.638       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[15]                                                                          ;
; 15.418 ; 15.638       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[16]                                                                          ;
; 15.418 ; 15.638       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[17]                                                                          ;
; 15.418 ; 15.638       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[19]                                                                          ;
; 15.420 ; 15.640       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; count32[3]                                                                                        ;
; 15.421 ; 15.609       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; count32[3]                                                                                        ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[10]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[12]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[13]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[14]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[15]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[16]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[17]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[18]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[19]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[20]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[21]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[22]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[23]                                                                          ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; count32[0]                                                                                        ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; count32[1]                                                                                        ;
; 15.423 ; 15.611       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; count32[2]                                                                                        ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.425 ; 15.613       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[0]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[11]                                                                          ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[1]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[2]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[3]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[4]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[5]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[6]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[7]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[8]                                                                           ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[9]                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_25'                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 19.671 ; 19.906       ; 0.235          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.678 ; 19.913       ; 0.235          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ;
; 19.772 ; 19.992       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[9]                                                                                     ;
; 19.775 ; 19.995       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[1]                                                                                     ;
; 19.775 ; 19.995       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[5]                                                                                     ;
; 19.775 ; 19.995       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[6]                                                                                     ;
; 19.777 ; 19.997       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[4]                                                                                     ;
; 19.777 ; 19.997       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[7]                                                                                     ;
; 19.777 ; 19.997       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[8]                                                                                     ;
; 19.778 ; 19.998       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[7]                                                                                     ;
; 19.778 ; 19.998       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[8]                                                                                     ;
; 19.781 ; 20.001       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[12]                                                                                    ;
; 19.781 ; 20.001       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[13]                                                                                    ;
; 19.782 ; 20.002       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[4]                                                                                     ;
; 19.783 ; 20.003       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[1]                                                                                     ;
; 19.783 ; 20.003       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[2]                                                                                     ;
; 19.783 ; 20.003       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[3]                                                                                     ;
; 19.783 ; 20.003       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[5]                                                                                     ;
; 19.785 ; 20.005       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[6]                                                                                     ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; blue[1]                                                                                           ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; blue[2]                                                                                           ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; blue[3]                                                                                           ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[0]                                                                                          ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[2]                                                                                          ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[3]                                                                                          ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[4]                                                                                          ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[6]                                                                                          ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|green[4]                                                                               ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[1]                                                                                 ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[6]                                                                                 ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[7]                                                                                 ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[3]                                                                                            ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[6]                                                                                            ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[9]                                                                                     ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[1]                                                                             ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[2]                                                                             ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[3]                                                                             ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[4]                                                                             ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[5]                                                                             ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[6]                                                                             ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[7]                                                                             ;
; 19.789 ; 20.009       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[8]                                                                             ;
; 19.791 ; 19.979       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; red[0]                                                                                            ;
; 19.791 ; 19.979       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MAX[18]                                                                                    ;
; 19.791 ; 19.979       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[10]                                                                                    ;
; 19.791 ; 19.979       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[14]                                                                                    ;
; 19.791 ; 19.979       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[15]                                                                                    ;
; 19.791 ; 19.979       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[16]                                                                                    ;
; 19.791 ; 19.979       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[17]                                                                                    ;
; 19.791 ; 19.979       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[18]                                                                                    ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[21]                                                                          ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[22]                                                                          ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[24]                                                                          ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[0]                                                                            ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[1]                                                                            ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[2]                                                                            ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[3]                                                                            ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[4]                                                                            ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[5]                                                                            ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[6]                                                                            ;
; 19.792 ; 19.980       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[7]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[0]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[1]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[2]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[3]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[4]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[5]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[6]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[7]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[8]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[9]                                                                             ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vsenable                                                                           ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[13]                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[14]                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[15]                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[16]                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[17]                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[18]                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[23]                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; blue[5]                                                                                           ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; blue[6]                                                                                           ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; blue[7]                                                                                           ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[1]                                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; green[5]                                                                                          ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[7]                                                                                          ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; gridGen:U6|red[5]                                                                                 ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[0]                                                                   ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[1]                                                                   ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[2]                                                                   ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[3]                                                                   ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[0]                                                                   ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[0]                                                            ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[1]                                                            ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi2                                                                  ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo                                                                   ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo2                                                                  ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.stop                                                                    ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[1]                                                                                            ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[2]                                                                                            ;
; 19.793 ; 19.981       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; red[4]                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SW           ; CLK_25     ; 6.049 ; 6.020 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; 6.294 ; 6.473 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; 4.516 ; 4.800 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; 4.971 ; 5.323 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; 5.465 ; 5.759 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; 5.722 ; 6.083 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; 4.643 ; 4.841 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; 6.151 ; 6.414 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; 6.294 ; 6.473 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; 5.546 ; 5.798 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; 5.836 ; 6.058 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; 5.558 ; 5.769 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; 5.716 ; 5.914 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; 4.688 ; 4.957 ; Rise       ; CLK_32          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SW           ; CLK_25     ; -1.921 ; -2.127 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; -1.305 ; -1.555 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; -2.106 ; -2.369 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; -1.612 ; -1.903 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; -1.635 ; -1.870 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; -1.903 ; -2.157 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; -2.366 ; -2.576 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; -1.621 ; -1.929 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; -2.459 ; -2.632 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; -1.305 ; -1.555 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; -1.959 ; -2.162 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; -1.635 ; -1.878 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; -1.620 ; -1.848 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; -1.926 ; -2.119 ; Rise       ; CLK_32          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.690  ; 4.914  ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 8.479  ; 8.199  ; Rise       ; CLK_25          ;
;  ADV_D[1]  ; CLK_25     ; 7.859  ; 7.812  ; Rise       ; CLK_25          ;
;  ADV_D[2]  ; CLK_25     ; 7.584  ; 7.536  ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 8.135  ; 7.941  ; Rise       ; CLK_25          ;
;  ADV_D[5]  ; CLK_25     ; 7.777  ; 7.703  ; Rise       ; CLK_25          ;
;  ADV_D[6]  ; CLK_25     ; 7.972  ; 7.743  ; Rise       ; CLK_25          ;
;  ADV_D[7]  ; CLK_25     ; 8.077  ; 7.941  ; Rise       ; CLK_25          ;
;  ADV_D[8]  ; CLK_25     ; 8.413  ; 8.179  ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 7.325  ; 7.207  ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 8.479  ; 8.199  ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 8.213  ; 8.092  ; Rise       ; CLK_25          ;
;  ADV_D[12] ; CLK_25     ; 7.451  ; 7.353  ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 7.901  ; 7.850  ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 7.480  ; 7.351  ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.413  ; 7.289  ; Rise       ; CLK_25          ;
;  ADV_D[16] ; CLK_25     ; 7.574  ; 7.350  ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 7.658  ; 7.492  ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 7.138  ; 7.078  ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.793  ; 7.608  ; Rise       ; CLK_25          ;
;  ADV_D[20] ; CLK_25     ; 6.931  ; 6.816  ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.395  ; 7.285  ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 8.087  ; 7.864  ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 8.245  ; 8.056  ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 13.211 ; 13.050 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 10.006 ; 10.115 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 8.789  ; 8.707  ; Rise       ; CLK_25          ;
; LED[*]     ; CLK_25     ; 11.179 ; 10.927 ; Rise       ; CLK_25          ;
;  LED[0]    ; CLK_25     ; 9.130  ; 9.066  ; Rise       ; CLK_25          ;
;  LED[1]    ; CLK_25     ; 9.615  ; 9.652  ; Rise       ; CLK_25          ;
;  LED[2]    ; CLK_25     ; 9.421  ; 9.394  ; Rise       ; CLK_25          ;
;  LED[3]    ; CLK_25     ; 11.179 ; 10.927 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.994  ; 7.172  ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 8.239  ; 8.288  ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.690  ; 4.914  ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.197  ; 4.355  ; Rise       ; CLK_32          ;
; LED[*]     ; CLK_32     ; 10.814 ; 10.644 ; Rise       ; CLK_32          ;
;  LED[0]    ; CLK_32     ; 9.480  ; 9.469  ; Rise       ; CLK_32          ;
;  LED[1]    ; CLK_32     ; 9.918  ; 9.829  ; Rise       ; CLK_32          ;
;  LED[2]    ; CLK_32     ; 9.715  ; 9.572  ; Rise       ; CLK_32          ;
;  LED[3]    ; CLK_32     ; 10.814 ; 10.644 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.197  ; 4.355  ; Fall       ; CLK_32          ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.633  ; 4.849  ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 6.771  ; 6.660  ; Rise       ; CLK_25          ;
;  ADV_D[1]  ; CLK_25     ; 7.661  ; 7.615  ; Rise       ; CLK_25          ;
;  ADV_D[2]  ; CLK_25     ; 7.402  ; 7.354  ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 7.930  ; 7.744  ; Rise       ; CLK_25          ;
;  ADV_D[5]  ; CLK_25     ; 7.583  ; 7.511  ; Rise       ; CLK_25          ;
;  ADV_D[6]  ; CLK_25     ; 7.772  ; 7.552  ; Rise       ; CLK_25          ;
;  ADV_D[7]  ; CLK_25     ; 7.872  ; 7.741  ; Rise       ; CLK_25          ;
;  ADV_D[8]  ; CLK_25     ; 8.195  ; 7.969  ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 7.151  ; 7.036  ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 8.258  ; 7.987  ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 8.002  ; 7.884  ; Rise       ; CLK_25          ;
;  ADV_D[12] ; CLK_25     ; 7.271  ; 7.176  ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 7.702  ; 7.652  ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 7.298  ; 7.173  ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.234  ; 7.114  ; Rise       ; CLK_25          ;
;  ADV_D[16] ; CLK_25     ; 7.388  ; 7.172  ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 7.469  ; 7.309  ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 6.970  ; 6.911  ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.599  ; 7.420  ; Rise       ; CLK_25          ;
;  ADV_D[20] ; CLK_25     ; 6.771  ; 6.660  ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.218  ; 7.111  ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 7.882  ; 7.667  ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 8.033  ; 7.851  ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 9.269  ; 9.074  ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 8.726  ; 8.883  ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 7.673  ; 7.574  ; Rise       ; CLK_25          ;
; LED[*]     ; CLK_25     ; 8.941  ; 8.882  ; Rise       ; CLK_25          ;
;  LED[0]    ; CLK_25     ; 8.941  ; 8.882  ; Rise       ; CLK_25          ;
;  LED[1]    ; CLK_25     ; 9.341  ; 9.365  ; Rise       ; CLK_25          ;
;  LED[2]    ; CLK_25     ; 9.156  ; 9.128  ; Rise       ; CLK_25          ;
;  LED[3]    ; CLK_25     ; 10.909 ; 10.668 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.832  ; 7.004  ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 8.089  ; 8.134  ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.633  ; 4.849  ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.162  ; 4.316  ; Rise       ; CLK_32          ;
; LED[*]     ; CLK_32     ; 9.191  ; 9.171  ; Rise       ; CLK_32          ;
;  LED[0]    ; CLK_32     ; 9.191  ; 9.171  ; Rise       ; CLK_32          ;
;  LED[1]    ; CLK_32     ; 9.698  ; 9.614  ; Rise       ; CLK_32          ;
;  LED[2]    ; CLK_32     ; 9.501  ; 9.367  ; Rise       ; CLK_32          ;
;  LED[3]    ; CLK_32     ; 10.475 ; 10.299 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.162  ; 4.316  ; Fall       ; CLK_32          ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW         ; LED[0]      ; 11.143 ; 11.026 ; 11.385 ; 11.311 ;
; SW         ; LED[1]      ; 11.304 ; 11.237 ; 11.543 ; 11.519 ;
; SW         ; LED[2]      ; 11.105 ; 10.988 ; 11.345 ; 11.271 ;
; SW         ; LED[3]      ; 11.825 ; 11.641 ; 12.069 ; 11.928 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW         ; LED[0]      ; 10.881 ; 10.771 ; 11.110 ; 11.041 ;
; SW         ; LED[1]      ; 11.036 ; 10.975 ; 11.263 ; 11.243 ;
; SW         ; LED[2]      ; 10.844 ; 10.735 ; 11.071 ; 11.003 ;
; SW         ; LED[3]      ; 11.536 ; 11.362 ; 11.767 ; 11.634 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 16.04 MHz ; 16.04 MHz       ; CLK_25     ;      ;
; 214.5 MHz ; 214.5 MHz       ; CLK_32     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; CLK_25 ; -22.358 ; -1276.092       ;
; CLK_32 ; 26.588  ; 0.000           ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_25 ; 0.400 ; 0.000            ;
; CLK_32 ; 0.401 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_32 ; 15.267 ; 0.000                          ;
; CLK_25 ; 19.660 ; 0.000                          ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_25'                                                                                                                                                               ;
+---------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -22.358 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[6]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.331     ; 62.049     ;
; -22.271 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[2]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.122      ; 62.415     ;
; -22.271 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[3]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.122      ; 62.415     ;
; -22.070 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[5]       ; CLK_25       ; CLK_25      ; 40.000       ; -0.332     ; 61.760     ;
; -22.053 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[5]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.332     ; 61.743     ;
; -21.962 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[3]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 62.105     ;
; -21.960 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[6]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 62.103     ;
; -21.951 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[3]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 62.094     ;
; -21.727 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[2]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.104      ; 61.853     ;
; -21.727 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[5]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.104      ; 61.853     ;
; -21.613 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[6]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 61.756     ;
; -21.598 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[2]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 61.741     ;
; -21.563 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[7]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.104      ; 61.689     ;
; -21.561 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[7]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.104      ; 61.687     ;
; -21.560 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[1]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.104      ; 61.686     ;
; -21.557 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[7]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.104      ; 61.683     ;
; -21.439 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[4]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.332     ; 61.129     ;
; -21.431 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[0]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.340     ; 61.113     ;
; -21.416 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[4]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 61.559     ;
; -21.415 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[1]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.104      ; 61.541     ;
; -21.404 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[1]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 61.547     ;
; -21.402 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[0]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 61.545     ;
; -21.317 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.062      ; 61.401     ;
; -21.317 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.062      ; 61.401     ;
; -21.268 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.058      ; 61.348     ;
; -21.211 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.067      ; 61.300     ;
; -21.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.136      ; 61.355     ;
; -21.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.136      ; 61.355     ;
; -21.146 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.143      ; 61.311     ;
; -21.146 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.143      ; 61.311     ;
; -21.146 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.143      ; 61.311     ;
; -21.146 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.143      ; 61.311     ;
; -21.143 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[6]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 61.272     ;
; -21.087 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.105      ; 61.214     ;
; -21.084 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.094      ; 61.200     ;
; -21.084 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.094      ; 61.200     ;
; -21.084 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.094      ; 61.200     ;
; -21.077 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[10] ; CLK_25       ; CLK_25      ; 40.000       ; -0.341     ; 60.758     ;
; -21.077 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[14] ; CLK_25       ; CLK_25      ; 40.000       ; -0.341     ; 60.758     ;
; -21.077 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[15] ; CLK_25       ; CLK_25      ; 40.000       ; -0.341     ; 60.758     ;
; -21.077 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[16] ; CLK_25       ; CLK_25      ; 40.000       ; -0.341     ; 60.758     ;
; -21.077 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[17] ; CLK_25       ; CLK_25      ; 40.000       ; -0.341     ; 60.758     ;
; -21.077 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[18] ; CLK_25       ; CLK_25      ; 40.000       ; -0.341     ; 60.758     ;
; -21.064 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[6]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.065      ; 61.151     ;
; -21.043 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[12] ; CLK_25       ; CLK_25      ; 40.000       ; 0.069      ; 61.134     ;
; -21.043 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[13] ; CLK_25       ; CLK_25      ; 40.000       ; 0.069      ; 61.134     ;
; -21.038 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.108      ; 61.168     ;
; -21.038 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.108      ; 61.168     ;
; -20.958 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[6]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.322     ; 60.658     ;
; -20.871 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[2]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.131      ; 61.024     ;
; -20.871 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[3]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.131      ; 61.024     ;
; -20.805 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[11] ; CLK_25       ; CLK_25      ; 40.000       ; 0.110      ; 60.937     ;
; -20.805 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[12] ; CLK_25       ; CLK_25      ; 40.000       ; 0.110      ; 60.937     ;
; -20.805 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[13] ; CLK_25       ; CLK_25      ; 40.000       ; 0.110      ; 60.937     ;
; -20.805 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[0]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.110      ; 60.937     ;
; -20.731 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[10] ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 60.860     ;
; -20.731 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[11] ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 60.860     ;
; -20.731 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[14] ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 60.860     ;
; -20.731 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[15] ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 60.860     ;
; -20.731 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[16] ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 60.860     ;
; -20.731 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[17] ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 60.860     ;
; -20.731 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[0]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.107      ; 60.860     ;
; -20.670 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[5]       ; CLK_25       ; CLK_25      ; 40.000       ; -0.323     ; 60.369     ;
; -20.653 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[5]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.323     ; 60.352     ;
; -20.562 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[3]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.130      ; 60.714     ;
; -20.560 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[6]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.130      ; 60.712     ;
; -20.551 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[3]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.130      ; 60.703     ;
; -20.327 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[2]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 60.462     ;
; -20.327 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[5]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 60.462     ;
; -20.213 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[6]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.130      ; 60.365     ;
; -20.198 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[2]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.130      ; 60.350     ;
; -20.185 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[18] ; CLK_25       ; CLK_25      ; 40.000       ; -0.342     ; 59.865     ;
; -20.163 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[7]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 60.298     ;
; -20.161 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[7]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 60.296     ;
; -20.160 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[1]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 60.295     ;
; -20.157 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[7]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 60.292     ;
; -20.039 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[4]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.323     ; 59.738     ;
; -20.031 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[0]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.331     ; 59.722     ;
; -20.016 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[4]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.130      ; 60.168     ;
; -20.015 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[1]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 60.150     ;
; -20.004 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[1]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.130      ; 60.156     ;
; -20.002 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[0]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.130      ; 60.154     ;
; -19.917 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.071      ; 60.010     ;
; -19.917 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.071      ; 60.010     ;
; -19.868 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.067      ; 59.957     ;
; -19.811 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.076      ; 59.909     ;
; -19.797 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 59.964     ;
; -19.797 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 59.964     ;
; -19.746 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.152      ; 59.920     ;
; -19.746 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.152      ; 59.920     ;
; -19.746 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.152      ; 59.920     ;
; -19.746 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.152      ; 59.920     ;
; -19.743 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[6]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.116      ; 59.881     ;
; -19.687 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.114      ; 59.823     ;
; -19.684 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.103      ; 59.809     ;
; -19.684 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.103      ; 59.809     ;
; -19.684 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.103      ; 59.809     ;
; -19.677 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[10] ; CLK_25       ; CLK_25      ; 40.000       ; -0.332     ; 59.367     ;
; -19.677 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[14] ; CLK_25       ; CLK_25      ; 40.000       ; -0.332     ; 59.367     ;
; -19.677 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[15] ; CLK_25       ; CLK_25      ; 40.000       ; -0.332     ; 59.367     ;
+---------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_32'                                                                                               ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 26.588 ; \counter32:prescaler[15] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 4.613      ;
; 26.596 ; \counter32:prescaler[14] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 4.605      ;
; 26.610 ; \counter32:prescaler[15] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.589      ;
; 26.610 ; \counter32:prescaler[15] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.589      ;
; 26.618 ; \counter32:prescaler[14] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.581      ;
; 26.618 ; \counter32:prescaler[14] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.581      ;
; 26.655 ; addr_write[6]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.545      ;
; 26.655 ; addr_write[6]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.545      ;
; 26.655 ; addr_write[6]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.545      ;
; 26.659 ; addr_write[6]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.541      ;
; 26.785 ; \counter32:prescaler[13] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 4.416      ;
; 26.807 ; \counter32:prescaler[13] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.392      ;
; 26.807 ; \counter32:prescaler[13] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.392      ;
; 26.876 ; \counter32:prescaler[12] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 4.325      ;
; 26.898 ; \counter32:prescaler[12] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.301      ;
; 26.898 ; \counter32:prescaler[12] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.301      ;
; 26.969 ; addr_write[6]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.231      ;
; 26.969 ; addr_write[6]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.231      ;
; 26.993 ; \counter32:prescaler[10] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 4.208      ;
; 27.015 ; \counter32:prescaler[10] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.184      ;
; 27.015 ; \counter32:prescaler[10] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.184      ;
; 27.058 ; addr_write[8]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.142      ;
; 27.063 ; addr_write[8]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.137      ;
; 27.063 ; addr_write[8]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.137      ;
; 27.066 ; addr_write[8]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.134      ;
; 27.099 ; addr_write[5]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.101      ;
; 27.099 ; addr_write[5]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.101      ;
; 27.099 ; addr_write[5]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.101      ;
; 27.103 ; addr_write[5]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.097      ;
; 27.109 ; addr_write[6]            ; s_ram_write_en           ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 4.092      ;
; 27.129 ; \counter32:prescaler[11] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.059     ; 4.084      ;
; 27.133 ; \counter32:prescaler[1]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 4.078      ;
; 27.151 ; \counter32:prescaler[11] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 4.060      ;
; 27.151 ; \counter32:prescaler[11] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 4.060      ;
; 27.172 ; \counter32:prescaler[0]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 4.039      ;
; 27.174 ; \counter32:prescaler[10] ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 4.025      ;
; 27.187 ; \counter32:prescaler[8]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.059     ; 4.026      ;
; 27.209 ; \counter32:prescaler[8]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 4.002      ;
; 27.209 ; \counter32:prescaler[8]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 4.002      ;
; 27.221 ; \counter32:prescaler[0]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.990      ;
; 27.251 ; addr_write[7]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.949      ;
; 27.251 ; addr_write[7]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.949      ;
; 27.251 ; addr_write[7]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.949      ;
; 27.255 ; addr_write[7]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.945      ;
; 27.255 ; \counter32:prescaler[3]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.956      ;
; 27.260 ; \counter32:prescaler[4]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.059     ; 3.953      ;
; 27.282 ; \counter32:prescaler[4]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.929      ;
; 27.282 ; \counter32:prescaler[4]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.929      ;
; 27.286 ; \counter32:prescaler[10] ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.913      ;
; 27.293 ; \counter32:prescaler[1]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.918      ;
; 27.293 ; \counter32:prescaler[16] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 3.908      ;
; 27.300 ; \counter32:prescaler[0]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.911      ;
; 27.301 ; \counter32:prescaler[2]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.910      ;
; 27.302 ; \counter32:prescaler[10] ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.897      ;
; 27.315 ; \counter32:prescaler[16] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.884      ;
; 27.315 ; \counter32:prescaler[16] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.884      ;
; 27.335 ; \counter32:prescaler[2]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.876      ;
; 27.347 ; \counter32:prescaler[9]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.059     ; 3.866      ;
; 27.354 ; \counter32:prescaler[3]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.059     ; 3.859      ;
; 27.357 ; \counter32:prescaler[2]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.059     ; 3.856      ;
; 27.369 ; \counter32:prescaler[9]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.842      ;
; 27.369 ; \counter32:prescaler[9]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.842      ;
; 27.373 ; addr_write[8]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.827      ;
; 27.375 ; addr_write[8]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.825      ;
; 27.376 ; \counter32:prescaler[3]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.835      ;
; 27.376 ; \counter32:prescaler[3]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.835      ;
; 27.379 ; \counter32:prescaler[2]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.832      ;
; 27.379 ; \counter32:prescaler[2]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.832      ;
; 27.381 ; \counter32:prescaler[5]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.830      ;
; 27.405 ; \counter32:prescaler[1]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.806      ;
; 27.410 ; \counter32:prescaler[4]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.801      ;
; 27.413 ; addr_write[5]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.787      ;
; 27.413 ; addr_write[5]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.787      ;
; 27.415 ; \counter32:prescaler[3]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.796      ;
; 27.421 ; \counter32:prescaler[1]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.790      ;
; 27.429 ; \counter32:prescaler[2]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.782      ;
; 27.446 ; addr_write[3]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.754      ;
; 27.446 ; addr_write[3]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.754      ;
; 27.446 ; addr_write[3]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.754      ;
; 27.450 ; addr_write[3]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.750      ;
; 27.451 ; addr_write[4]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.748      ;
; 27.451 ; addr_write[4]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.748      ;
; 27.451 ; addr_write[4]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.748      ;
; 27.453 ; \counter32:prescaler[0]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.059     ; 3.760      ;
; 27.455 ; addr_write[4]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.744      ;
; 27.461 ; \counter32:prescaler[4]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.750      ;
; 27.471 ; \counter32:prescaler[1]  ; \counter32:prescaler[18] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.740      ;
; 27.475 ; \counter32:prescaler[0]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.736      ;
; 27.475 ; \counter32:prescaler[0]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.736      ;
; 27.486 ; \counter32:prescaler[5]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.059     ; 3.727      ;
; 27.493 ; \counter32:prescaler[0]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.718      ;
; 27.494 ; addr_write[8]            ; s_ram_write_en           ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 3.707      ;
; 27.508 ; \counter32:prescaler[5]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.703      ;
; 27.508 ; \counter32:prescaler[5]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.703      ;
; 27.512 ; \counter32:prescaler[7]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.699      ;
; 27.519 ; \counter32:prescaler[18] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.071     ; 3.682      ;
; 27.527 ; \counter32:prescaler[3]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.684      ;
; 27.538 ; \counter32:prescaler[4]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.673      ;
; 27.541 ; \counter32:prescaler[5]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.061     ; 3.670      ;
; 27.541 ; \counter32:prescaler[18] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.658      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_25'                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|\FSM:bit_count[2]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|\FSM:bit_count[3]        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.scllo2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_Master:U2|sda~en                   ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; glow                                   ; glow                                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; count25[1]                             ; count25[1]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count25[2]                             ; count25[2]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count25[3]                             ; count25[3]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sample_MAX[18]                         ; sample_MAX[18]                         ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c_Master:U2|run_timer                ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c_Master:U2|scl~en                   ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.669      ;
; 0.463 ; i2c_Master:U2|count[7]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.732      ;
; 0.493 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.762      ;
; 0.525 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.793      ;
; 0.526 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.795      ;
; 0.596 ; i2c_Master:U2|r_byte_to_send[6]        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.865      ;
; 0.597 ; i2c_Master:U2|r_byte_to_send[2]        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.866      ;
; 0.597 ; i2c_Master:U2|r_byte_to_send[4]        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.866      ;
; 0.598 ; i2c_Master:U2|r_byte_to_send[5]        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.867      ;
; 0.600 ; i2c_Master:U2|r_byte_to_send[3]        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.869      ;
; 0.681 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.949      ;
; 0.688 ; i2c_Master:U2|r_byte_to_send[1]        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.957      ;
; 0.690 ; \counter25:prescaler[10]               ; \counter25:prescaler[10]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.958      ;
; 0.696 ; \counter25:prescaler[9]                ; \counter25:prescaler[9]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.964      ;
; 0.701 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.970      ;
; 0.704 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; \counter25:prescaler[8]                ; \counter25:prescaler[8]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.972      ;
; 0.706 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.975      ;
; 0.707 ; count25[1]                             ; count25[2]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; vga_640x480:U1|vcs[8]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; vga_640x480:U1|vcs[1]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; \counter25:prescaler[15]               ; \counter25:prescaler[15]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; \counter25:prescaler[5]                ; \counter25:prescaler[5]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; \counter25:prescaler[7]                ; \counter25:prescaler[7]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; \counter25:prescaler[17]               ; \counter25:prescaler[17]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; \counter25:prescaler[23]               ; \counter25:prescaler[23]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.979      ;
; 0.715 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.983      ;
; 0.717 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.986      ;
; 0.719 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.987      ;
; 0.720 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 0.988      ;
; 0.722 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.991      ;
; 0.728 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[0]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.997      ;
; 0.730 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 0.999      ;
; 0.733 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[0]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.000      ;
; 0.736 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.005      ;
; 0.742 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.010      ;
; 0.748 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[9]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.016      ;
; 0.748 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.016      ;
; 0.749 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.017      ;
; 0.766 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.035      ;
; 0.770 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.039      ;
; 0.772 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.040      ;
; 0.800 ; edgedetect:U3|reg1                     ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.069      ;
; 0.824 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.093      ;
; 0.854 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.123      ;
; 0.864 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.132      ;
; 0.868 ; gridGen:U6|green[4]                    ; green[0]                               ; CLK_25       ; CLK_25      ; 0.000        ; 0.091      ; 1.154      ;
; 0.873 ; gridGen:U6|green[4]                    ; green[4]                               ; CLK_25       ; CLK_25      ; 0.000        ; 0.091      ; 1.159      ;
; 0.874 ; vga_640x480:U1|hcs[2]                  ; gridGen:U6|red[6]                      ; CLK_25       ; CLK_25      ; 0.000        ; 0.557      ; 1.626      ;
; 0.884 ; edgedetect:U3|reg0                     ; edgedetect:U3|reg1                     ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.153      ;
; 0.889 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.157      ;
; 0.904 ; gridGen:U6|red[1]                      ; blue[1]                                ; CLK_25       ; CLK_25      ; 0.000        ; 0.091      ; 1.190      ;
; 0.916 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.185      ;
; 0.930 ; edgedetect:U3|reg1                     ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.198      ;
; 0.934 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.088      ; 1.217      ;
; 0.938 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.207      ;
; 0.938 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.207      ;
; 0.938 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.207      ;
; 0.941 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.209      ;
; 0.946 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.215      ;
; 0.948 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.217      ;
; 0.954 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.088      ; 1.237      ;
; 0.962 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|s_FSM_state.sclhi        ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.230      ;
; 0.963 ; count25[2]                             ; count25[3]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.231      ;
; 0.971 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.240      ;
; 1.000 ; vga_640x480:U1|hcs[5]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.268      ;
; 1.015 ; \counter25:prescaler[9]                ; \counter25:prescaler[10]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.283      ;
; 1.021 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.060      ; 1.276      ;
; 1.021 ; vga_640x480:U1|hcs[5]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.289      ;
; 1.023 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.292      ;
; 1.023 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.292      ;
; 1.025 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.294      ;
; 1.026 ; \counter25:prescaler[8]                ; \counter25:prescaler[9]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; \counter25:prescaler[7]                ; \counter25:prescaler[8]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.297      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_32'                                                                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; count32[3]                            ; count32[3]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count32[0]                            ; count32[0]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count32[1]                            ; count32[1]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count32[2]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[3]                         ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[1]                         ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[2]                         ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[8]                         ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[7]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[5]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[4]                         ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[6]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; s_mainFSM_state.start                 ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[0]                         ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; addr_write[9]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; s_ram_write_en                        ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.684      ;
; 0.477 ; count32[0]                            ; count32[1]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; count32[0]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.746      ;
; 0.488 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.755      ;
; 0.500 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.767      ;
; 0.522 ; s_mainFSM_state.readSamples           ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.789      ;
; 0.524 ; s_mainFSM_state.readSamples           ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.791      ;
; 0.525 ; s_mainFSM_state.readSamples           ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.792      ;
; 0.657 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.readSamples                                                                       ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.924      ;
; 0.690 ; \counter32:prescaler[9]               ; \counter32:prescaler[9]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; \counter32:prescaler[1]               ; \counter32:prescaler[1]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; \counter32:prescaler[7]               ; \counter32:prescaler[7]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; \counter32:prescaler[11]              ; \counter32:prescaler[11]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; \counter32:prescaler[15]              ; \counter32:prescaler[15]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; \counter32:prescaler[17]              ; \counter32:prescaler[17]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.959      ;
; 0.694 ; \counter32:prescaler[12]              ; \counter32:prescaler[12]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; \counter32:prescaler[2]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; \counter32:prescaler[3]               ; \counter32:prescaler[3]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; \counter32:prescaler[5]               ; \counter32:prescaler[5]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; \counter32:prescaler[19]              ; \counter32:prescaler[19]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; \counter32:prescaler[6]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; \counter32:prescaler[8]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; \counter32:prescaler[14]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.964      ;
; 0.710 ; \counter32:prescaler[4]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; \counter32:prescaler[16]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.978      ;
; 0.718 ; s_mainFSM_state.start                 ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.985      ;
; 0.721 ; \counter32:prescaler[0]               ; \counter32:prescaler[0]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.989      ;
; 0.730 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 0.997      ;
; 0.751 ; s_mainFSM_state.writeSamples          ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.018      ;
; 0.751 ; s_mainFSM_state.writeSamples          ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.018      ;
; 0.752 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.019      ;
; 0.753 ; s_mainFSM_state.writeSamples          ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.020      ;
; 0.757 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.024      ;
; 0.765 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.032      ;
; 0.780 ; s_mainFSM_state.writeSamples          ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.047      ;
; 0.786 ; s_mainFSM_state.writeSamples          ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.053      ;
; 0.888 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.442      ; 1.560      ;
; 0.890 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|o_triggered                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.159      ;
; 0.890 ; count32[1]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.158      ;
; 0.906 ; \counter32:prescaler[20]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.174      ;
; 0.907 ; s_mainFSM_state.readSamples           ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.174      ;
; 0.908 ; \counter32:prescaler[20]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.176      ;
; 0.909 ; \counter32:prescaler[20]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.177      ;
; 0.911 ; \counter32:prescaler[20]              ; \counter32:prescaler[23]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.179      ;
; 1.001 ; \counter32:prescaler[11]              ; \counter32:prescaler[12]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.085      ; 1.281      ;
; 1.013 ; \counter32:prescaler[1]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; \counter32:prescaler[7]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; \counter32:prescaler[15]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; \counter32:prescaler[2]               ; \counter32:prescaler[3]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; \counter32:prescaler[8]               ; \counter32:prescaler[9]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; \counter32:prescaler[6]               ; \counter32:prescaler[7]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; \counter32:prescaler[14]              ; \counter32:prescaler[15]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; \counter32:prescaler[0]               ; \counter32:prescaler[1]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; \counter32:prescaler[13]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.284      ;
; 1.019 ; \counter32:prescaler[5]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; \counter32:prescaler[3]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.287      ;
; 1.027 ; \counter32:prescaler[16]              ; \counter32:prescaler[17]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; \counter32:prescaler[4]               ; \counter32:prescaler[5]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; \counter32:prescaler[12]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; \counter32:prescaler[2]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; \counter32:prescaler[6]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; \counter32:prescaler[14]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; \counter32:prescaler[0]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.299      ;
; 1.034 ; \counter32:prescaler[22]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.302      ;
; 1.036 ; \counter32:prescaler[22]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.304      ;
; 1.037 ; \counter32:prescaler[22]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.305      ;
; 1.039 ; \counter32:prescaler[22]              ; \counter32:prescaler[23]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.307      ;
; 1.044 ; \counter32:prescaler[4]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.312      ;
; 1.060 ; \counter32:prescaler[13]              ; \counter32:prescaler[13]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.328      ;
; 1.084 ; s_mainFSM_state.readSamples           ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.351      ;
; 1.088 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.443      ; 1.761      ;
; 1.107 ; addr_write[1]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.442      ; 1.779      ;
; 1.108 ; \counter32:prescaler[9]               ; \counter32:prescaler[11]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.376      ;
; 1.108 ; \counter32:prescaler[7]               ; \counter32:prescaler[9]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.376      ;
; 1.109 ; \counter32:prescaler[17]              ; \counter32:prescaler[19]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.377      ;
; 1.109 ; \counter32:prescaler[1]               ; \counter32:prescaler[3]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.377      ;
; 1.110 ; \counter32:prescaler[15]              ; \counter32:prescaler[17]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.378      ;
; 1.112 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.379      ;
; 1.112 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.379      ;
; 1.112 ; \counter32:prescaler[13]              ; \counter32:prescaler[15]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.380      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_32'                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 15.267 ; 15.497       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.267 ; 15.497       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.268 ; 15.498       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.268 ; 15.498       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.269 ; 15.499       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.270 ; 15.500       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[0]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[11]                                                                          ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[1]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[2]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[3]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[4]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[5]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[6]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[7]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[8]                                                                           ;
; 15.422 ; 15.638       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[9]                                                                           ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[18]                                                                          ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[20]                                                                          ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[21]                                                                          ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[22]                                                                          ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[23]                                                                          ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; count32[0]                                                                                        ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; count32[1]                                                                                        ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; count32[2]                                                                                        ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; count32[3]                                                                                        ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.423 ; 15.607       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.424 ; 15.640       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[10]                                                                          ;
; 15.424 ; 15.608       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[10]                                                                          ;
; 15.424 ; 15.640       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[12]                                                                          ;
; 15.424 ; 15.608       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[12]                                                                          ;
; 15.424 ; 15.640       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[13]                                                                          ;
; 15.424 ; 15.608       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[13]                                                                          ;
; 15.424 ; 15.640       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[14]                                                                          ;
; 15.424 ; 15.608       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[14]                                                                          ;
; 15.424 ; 15.640       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[15]                                                                          ;
; 15.424 ; 15.608       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[15]                                                                          ;
; 15.424 ; 15.640       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[16]                                                                          ;
; 15.424 ; 15.608       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[16]                                                                          ;
; 15.424 ; 15.640       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[17]                                                                          ;
; 15.424 ; 15.608       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[17]                                                                          ;
; 15.424 ; 15.640       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[19]                                                                          ;
; 15.424 ; 15.608       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[19]                                                                          ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[18]                                                                          ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[20]                                                                          ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[21]                                                                          ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[22]                                                                          ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[23]                                                                          ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; count32[0]                                                                                        ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; count32[1]                                                                                        ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; count32[2]                                                                                        ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; count32[3]                                                                                        ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.425 ; 15.641       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[0]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[11]                                                                          ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[1]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[2]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[3]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[4]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[5]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[6]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[7]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[8]                                                                           ;
; 15.426 ; 15.610       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; \counter32:prescaler[9]                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_25'                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 19.660 ; 19.890       ; 0.230          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.664 ; 19.894       ; 0.230          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[1]                                                                                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[2]                                                                                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[3]                                                                                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[5]                                                                                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[7]                                                                                     ;
; 19.750 ; 19.966       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[8]                                                                                     ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[1]                                                                                     ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[4]                                                                                     ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[5]                                                                                     ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[7]                                                                                     ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[8]                                                                                     ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[9]                                                                                     ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; blue[1]                                                                                           ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; blue[2]                                                                                           ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; blue[3]                                                                                           ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[0]                                                                                          ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[2]                                                                                          ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[3]                                                                                          ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[4]                                                                                          ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[6]                                                                                          ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|green[4]                                                                               ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[1]                                                                                 ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[6]                                                                                 ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[7]                                                                                 ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[3]                                                                                            ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[6]                                                                                            ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[6]                                                                                     ;
; 19.759 ; 19.975       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[9]                                                                                     ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[0]                                                                                     ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[10]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[11]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[12]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[13]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[14]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[15]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[16]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[17]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[2]                                                                                     ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MAX[3]                                                                                     ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[0]                                                                                     ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[11]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[12]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[13]                                                                                    ;
; 19.760 ; 19.976       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[4]                                                                                     ;
; 19.761 ; 19.977       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; sample_MIN[6]                                                                                     ;
; 19.762 ; 19.978       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; blue[7]                                                                                           ;
; 19.762 ; 19.978       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[1]                                                                                          ;
; 19.762 ; 19.978       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[7]                                                                                          ;
; 19.762 ; 19.978       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[1]                                                                                            ;
; 19.762 ; 19.978       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[2]                                                                                            ;
; 19.762 ; 19.978       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[5]                                                                                            ;
; 19.762 ; 19.978       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[7]                                                                                            ;
; 19.794 ; 19.978       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MAX[18]                                                                                    ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[21]                                                                          ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[22]                                                                          ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[24]                                                                          ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; red[0]                                                                                            ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[10]                                                                                    ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[14]                                                                                    ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[15]                                                                                    ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[16]                                                                                    ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[17]                                                                                    ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_MIN[18]                                                                                    ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; blue[5]                                                                                           ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; blue[6]                                                                                           ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; green[5]                                                                                          ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; gridGen:U6|red[5]                                                                                 ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[0]                                                                   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[1]                                                                   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[2]                                                                   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[3]                                                                   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[0]                                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[1]                                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[2]                                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[3]                                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[4]                                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[5]                                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[6]                                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[7]                                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[0]                                                                   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[0]                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[1]                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi2                                                                  ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo                                                                   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo2                                                                  ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.stop                                                                    ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; red[4]                                                                                            ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[13]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[14]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[15]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[16]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[17]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[18]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[19]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[20]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; \counter25:prescaler[23]                                                                          ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; edgedetect:U3|reg0                                                                                ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; edgedetect:U3|reg1                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SW           ; CLK_25     ; 5.707 ; 5.421 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; 5.747 ; 5.753 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; 4.063 ; 4.230 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; 4.526 ; 4.701 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; 4.935 ; 5.132 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; 5.199 ; 5.399 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; 4.232 ; 4.270 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; 5.604 ; 5.693 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; 5.747 ; 5.753 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; 5.011 ; 5.171 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; 5.292 ; 5.376 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; 5.060 ; 5.097 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; 5.203 ; 5.227 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; 4.268 ; 4.351 ; Rise       ; CLK_32          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SW           ; CLK_25     ; -1.697 ; -1.784 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; -1.148 ; -1.303 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; -1.928 ; -2.009 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; -1.456 ; -1.613 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; -1.486 ; -1.577 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; -1.741 ; -1.847 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; -2.182 ; -2.233 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; -1.464 ; -1.658 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; -2.274 ; -2.269 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; -1.148 ; -1.303 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; -1.808 ; -1.838 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; -1.473 ; -1.592 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; -1.462 ; -1.556 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; -1.770 ; -1.800 ; Rise       ; CLK_32          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.530  ; 4.888  ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 8.146  ; 7.744  ; Rise       ; CLK_25          ;
;  ADV_D[1]  ; CLK_25     ; 7.514  ; 7.384  ; Rise       ; CLK_25          ;
;  ADV_D[2]  ; CLK_25     ; 7.269  ; 7.135  ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 7.823  ; 7.496  ; Rise       ; CLK_25          ;
;  ADV_D[5]  ; CLK_25     ; 7.443  ; 7.273  ; Rise       ; CLK_25          ;
;  ADV_D[6]  ; CLK_25     ; 7.659  ; 7.312  ; Rise       ; CLK_25          ;
;  ADV_D[7]  ; CLK_25     ; 7.770  ; 7.459  ; Rise       ; CLK_25          ;
;  ADV_D[8]  ; CLK_25     ; 8.107  ; 7.684  ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 7.037  ; 6.812  ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 8.146  ; 7.744  ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 7.856  ; 7.629  ; Rise       ; CLK_25          ;
;  ADV_D[12] ; CLK_25     ; 7.155  ; 6.948  ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 7.551  ; 7.422  ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 7.179  ; 6.960  ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.105  ; 6.887  ; Rise       ; CLK_25          ;
;  ADV_D[16] ; CLK_25     ; 7.277  ; 6.944  ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 7.369  ; 7.060  ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 6.845  ; 6.695  ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.470  ; 7.211  ; Rise       ; CLK_25          ;
;  ADV_D[20] ; CLK_25     ; 6.663  ; 6.452  ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.106  ; 6.889  ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 7.782  ; 7.438  ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 7.901  ; 7.599  ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 12.542 ; 12.183 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 9.431  ; 9.601  ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 8.410  ; 8.161  ; Rise       ; CLK_25          ;
; LED[*]     ; CLK_25     ; 10.812 ; 10.330 ; Rise       ; CLK_25          ;
;  LED[0]    ; CLK_25     ; 8.830  ; 8.599  ; Rise       ; CLK_25          ;
;  LED[1]    ; CLK_25     ; 9.266  ; 9.184  ; Rise       ; CLK_25          ;
;  LED[2]    ; CLK_25     ; 9.110  ; 8.927  ; Rise       ; CLK_25          ;
;  LED[3]    ; CLK_25     ; 10.812 ; 10.330 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.612  ; 6.908  ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 7.892  ; 8.020  ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.530  ; 4.888  ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.107  ; 4.337  ; Rise       ; CLK_32          ;
; LED[*]     ; CLK_32     ; 10.440 ; 10.066 ; Rise       ; CLK_32          ;
;  LED[0]    ; CLK_32     ; 9.155  ; 8.964  ; Rise       ; CLK_32          ;
;  LED[1]    ; CLK_32     ; 9.576  ; 9.329  ; Rise       ; CLK_32          ;
;  LED[2]    ; CLK_32     ; 9.412  ; 9.074  ; Rise       ; CLK_32          ;
;  LED[3]    ; CLK_32     ; 10.440 ; 10.066 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.107  ; 4.337  ; Fall       ; CLK_32          ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.480  ; 4.824  ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 6.515  ; 6.312  ; Rise       ; CLK_25          ;
;  ADV_D[1]  ; CLK_25     ; 7.332  ; 7.206  ; Rise       ; CLK_25          ;
;  ADV_D[2]  ; CLK_25     ; 7.102  ; 6.973  ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 7.633  ; 7.319  ; Rise       ; CLK_25          ;
;  ADV_D[5]  ; CLK_25     ; 7.264  ; 7.100  ; Rise       ; CLK_25          ;
;  ADV_D[6]  ; CLK_25     ; 7.473  ; 7.138  ; Rise       ; CLK_25          ;
;  ADV_D[7]  ; CLK_25     ; 7.579  ; 7.279  ; Rise       ; CLK_25          ;
;  ADV_D[8]  ; CLK_25     ; 7.903  ; 7.496  ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 6.875  ; 6.658  ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 7.941  ; 7.554  ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 7.662  ; 7.443  ; Rise       ; CLK_25          ;
;  ADV_D[12] ; CLK_25     ; 6.989  ; 6.789  ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 7.368  ; 7.242  ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 7.011  ; 6.800  ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 6.940  ; 6.729  ; Rise       ; CLK_25          ;
;  ADV_D[16] ; CLK_25     ; 7.106  ; 6.784  ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 7.193  ; 6.895  ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 6.691  ; 6.546  ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.291  ; 7.041  ; Rise       ; CLK_25          ;
;  ADV_D[20] ; CLK_25     ; 6.515  ; 6.312  ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 6.942  ; 6.733  ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 7.591  ; 7.259  ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 7.706  ; 7.414  ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 8.838  ; 8.528  ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 8.254  ; 8.471  ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 7.371  ; 7.139  ; Rise       ; CLK_25          ;
; LED[*]     ; CLK_25     ; 8.656  ; 8.436  ; Rise       ; CLK_25          ;
;  LED[0]    ; CLK_25     ; 8.656  ; 8.436  ; Rise       ; CLK_25          ;
;  LED[1]    ; CLK_25     ; 9.008  ; 8.922  ; Rise       ; CLK_25          ;
;  LED[2]    ; CLK_25     ; 8.860  ; 8.684  ; Rise       ; CLK_25          ;
;  LED[3]    ; CLK_25     ; 10.556 ; 10.097 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.467  ; 6.752  ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 7.756  ; 7.877  ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.480  ; 4.824  ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.075  ; 4.298  ; Rise       ; CLK_32          ;
; LED[*]     ; CLK_32     ; 8.885  ; 8.695  ; Rise       ; CLK_32          ;
;  LED[0]    ; CLK_32     ; 8.885  ; 8.695  ; Rise       ; CLK_32          ;
;  LED[1]    ; CLK_32     ; 9.372  ; 9.136  ; Rise       ; CLK_32          ;
;  LED[2]    ; CLK_32     ; 9.214  ; 8.890  ; Rise       ; CLK_32          ;
;  LED[3]    ; CLK_32     ; 10.120 ; 9.754  ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.075  ; 4.298  ; Fall       ; CLK_32          ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW         ; LED[0]      ; 10.634 ; 10.372 ; 10.701 ; 10.476 ;
; SW         ; LED[1]      ; 10.766 ; 10.619 ; 10.830 ; 10.721 ;
; SW         ; LED[2]      ; 10.603 ; 10.370 ; 10.668 ; 10.473 ;
; SW         ; LED[3]      ; 11.287 ; 10.979 ; 11.358 ; 11.087 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW         ; LED[0]      ; 10.394 ; 10.144 ; 10.457 ; 10.244 ;
; SW         ; LED[1]      ; 10.520 ; 10.382 ; 10.582 ; 10.479 ;
; SW         ; LED[2]      ; 10.362 ; 10.142 ; 10.425 ; 10.240 ;
; SW         ; LED[3]      ; 11.020 ; 10.728 ; 11.086 ; 10.831 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; CLK_25 ; 10.969 ; 0.000            ;
; CLK_32 ; 29.078 ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_25 ; 0.186 ; 0.000            ;
; CLK_32 ; 0.186 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_32 ; 15.000 ; 0.000                          ;
; CLK_25 ; 19.376 ; 0.000                          ;
+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_25'                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 10.969 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[6]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.173     ; 28.865     ;
; 11.000 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[3]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.020      ; 29.027     ;
; 11.001 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[2]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.020      ; 29.026     ;
; 11.115 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[5]       ; CLK_25       ; CLK_25      ; 40.000       ; -0.174     ; 28.718     ;
; 11.120 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[5]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.174     ; 28.713     ;
; 11.159 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[3]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 28.867     ;
; 11.161 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[3]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 28.865     ;
; 11.161 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[6]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 28.865     ;
; 11.273 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[5]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.009      ; 28.743     ;
; 11.274 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[2]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.009      ; 28.742     ;
; 11.311 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[6]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 28.715     ;
; 11.319 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[2]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 28.707     ;
; 11.322 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[9]  ; CLK_25       ; CLK_25      ; 40.000       ; -0.004     ; 28.681     ;
; 11.331 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[7]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.009      ; 28.685     ;
; 11.333 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[1]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.009      ; 28.683     ;
; 11.333 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[7]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.009      ; 28.683     ;
; 11.333 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[7]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.009      ; 28.683     ;
; 11.340 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[4]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 28.686     ;
; 11.358 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[4]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.174     ; 28.475     ;
; 11.367 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[1]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 28.659     ;
; 11.368 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.021      ; 28.660     ;
; 11.368 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.021      ; 28.660     ;
; 11.368 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; green[0]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 28.658     ;
; 11.377 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[1]  ; CLK_25       ; CLK_25      ; 40.000       ; -0.003     ; 28.627     ;
; 11.377 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[5]  ; CLK_25       ; CLK_25      ; 40.000       ; -0.003     ; 28.627     ;
; 11.389 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.024      ; 28.642     ;
; 11.389 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.024      ; 28.642     ;
; 11.389 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.024      ; 28.642     ;
; 11.389 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.024      ; 28.642     ;
; 11.398 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.000      ; 28.609     ;
; 11.416 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[0]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.178     ; 28.413     ;
; 11.423 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[6]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.012      ; 28.596     ;
; 11.427 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; red[1]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.009      ; 28.589     ;
; 11.429 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[10] ; CLK_25       ; CLK_25      ; 40.000       ; -0.179     ; 28.399     ;
; 11.429 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[14] ; CLK_25       ; CLK_25      ; 40.000       ; -0.179     ; 28.399     ;
; 11.429 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[15] ; CLK_25       ; CLK_25      ; 40.000       ; -0.179     ; 28.399     ;
; 11.429 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[16] ; CLK_25       ; CLK_25      ; 40.000       ; -0.179     ; 28.399     ;
; 11.429 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[17] ; CLK_25       ; CLK_25      ; 40.000       ; -0.179     ; 28.399     ;
; 11.429 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[18] ; CLK_25       ; CLK_25      ; 40.000       ; -0.179     ; 28.399     ;
; 11.480 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.011      ; 28.538     ;
; 11.482 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.007      ; 28.532     ;
; 11.482 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.007      ; 28.532     ;
; 11.482 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.007      ; 28.532     ;
; 11.502 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.013      ; 28.518     ;
; 11.502 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.013      ; 28.518     ;
; 11.503 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[6]  ; CLK_25       ; CLK_25      ; 40.000       ; -0.002     ; 28.502     ;
; 11.516 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[12] ; CLK_25       ; CLK_25      ; 40.000       ; 0.000      ; 28.491     ;
; 11.516 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[13] ; CLK_25       ; CLK_25      ; 40.000       ; 0.000      ; 28.491     ;
; 11.555 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[11] ; CLK_25       ; CLK_25      ; 40.000       ; 0.012      ; 28.464     ;
; 11.555 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[12] ; CLK_25       ; CLK_25      ; 40.000       ; 0.012      ; 28.464     ;
; 11.555 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[13] ; CLK_25       ; CLK_25      ; 40.000       ; 0.012      ; 28.464     ;
; 11.555 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MIN[0]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.012      ; 28.464     ;
; 11.643 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[6]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.165     ; 28.199     ;
; 11.658 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[10] ; CLK_25       ; CLK_25      ; 40.000       ; 0.011      ; 28.360     ;
; 11.658 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[11] ; CLK_25       ; CLK_25      ; 40.000       ; 0.011      ; 28.360     ;
; 11.658 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[14] ; CLK_25       ; CLK_25      ; 40.000       ; 0.011      ; 28.360     ;
; 11.658 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[15] ; CLK_25       ; CLK_25      ; 40.000       ; 0.011      ; 28.360     ;
; 11.658 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[16] ; CLK_25       ; CLK_25      ; 40.000       ; 0.011      ; 28.360     ;
; 11.658 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[17] ; CLK_25       ; CLK_25      ; 40.000       ; 0.011      ; 28.360     ;
; 11.658 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[0]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.011      ; 28.360     ;
; 11.674 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[3]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.028      ; 28.361     ;
; 11.675 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[2]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.028      ; 28.360     ;
; 11.789 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[5]       ; CLK_25       ; CLK_25      ; 40.000       ; -0.166     ; 28.052     ;
; 11.794 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[5]        ; CLK_25       ; CLK_25      ; 40.000       ; -0.166     ; 28.047     ;
; 11.833 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[3]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.027      ; 28.201     ;
; 11.835 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[3]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.027      ; 28.199     ;
; 11.835 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[6]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.027      ; 28.199     ;
; 11.937 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ; sample_MAX[18] ; CLK_25       ; CLK_25      ; 40.000       ; -0.179     ; 27.891     ;
; 11.947 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[5]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.017      ; 28.077     ;
; 11.948 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[2]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.017      ; 28.076     ;
; 11.985 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[6]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.027      ; 28.049     ;
; 11.993 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[2]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.027      ; 28.041     ;
; 11.996 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.004      ; 28.015     ;
; 12.005 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[7]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.017      ; 28.019     ;
; 12.007 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[1]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.017      ; 28.017     ;
; 12.007 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[7]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.017      ; 28.017     ;
; 12.007 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[7]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.017      ; 28.017     ;
; 12.014 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[4]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.027      ; 28.020     ;
; 12.032 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[4]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.166     ; 27.809     ;
; 12.041 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[1]        ; CLK_25       ; CLK_25      ; 40.000       ; 0.027      ; 27.993     ;
; 12.042 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[7]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.029      ; 27.994     ;
; 12.042 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[8]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.029      ; 27.994     ;
; 12.042 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; green[0]       ; CLK_25       ; CLK_25      ; 40.000       ; 0.027      ; 27.992     ;
; 12.051 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.005      ; 27.961     ;
; 12.051 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.005      ; 27.961     ;
; 12.063 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[1]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.032      ; 27.976     ;
; 12.063 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[2]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.032      ; 27.976     ;
; 12.063 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[3]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.032      ; 27.976     ;
; 12.063 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[5]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.032      ; 27.976     ;
; 12.072 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[4]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.008      ; 27.943     ;
; 12.090 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[0]         ; CLK_25       ; CLK_25      ; 40.000       ; -0.170     ; 27.747     ;
; 12.097 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[6]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.020      ; 27.930     ;
; 12.101 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; red[1]         ; CLK_25       ; CLK_25      ; 40.000       ; 0.017      ; 27.923     ;
; 12.103 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[10] ; CLK_25       ; CLK_25      ; 40.000       ; -0.171     ; 27.733     ;
; 12.103 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[14] ; CLK_25       ; CLK_25      ; 40.000       ; -0.171     ; 27.733     ;
; 12.103 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[15] ; CLK_25       ; CLK_25      ; 40.000       ; -0.171     ; 27.733     ;
; 12.103 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[16] ; CLK_25       ; CLK_25      ; 40.000       ; -0.171     ; 27.733     ;
; 12.103 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[17] ; CLK_25       ; CLK_25      ; 40.000       ; -0.171     ; 27.733     ;
; 12.103 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MIN[18] ; CLK_25       ; CLK_25      ; 40.000       ; -0.171     ; 27.733     ;
; 12.154 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ; sample_MAX[9]  ; CLK_25       ; CLK_25      ; 40.000       ; 0.019      ; 27.872     ;
+--------+---------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_32'                                                                                               ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 29.078 ; addr_write[6]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.144      ;
; 29.080 ; addr_write[6]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.142      ;
; 29.080 ; addr_write[6]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.142      ;
; 29.083 ; addr_write[6]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.139      ;
; 29.144 ; \counter32:prescaler[14] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.040     ; 2.073      ;
; 29.147 ; \counter32:prescaler[14] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 2.074      ;
; 29.147 ; \counter32:prescaler[14] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 2.074      ;
; 29.147 ; \counter32:prescaler[15] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.040     ; 2.070      ;
; 29.150 ; \counter32:prescaler[15] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 2.071      ;
; 29.150 ; \counter32:prescaler[15] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 2.071      ;
; 29.174 ; \counter32:prescaler[13] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.040     ; 2.043      ;
; 29.177 ; \counter32:prescaler[13] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 2.044      ;
; 29.177 ; \counter32:prescaler[13] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 2.044      ;
; 29.207 ; addr_write[6]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.015      ;
; 29.208 ; addr_write[6]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.014      ;
; 29.208 ; \counter32:prescaler[1]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 2.020      ;
; 29.252 ; \counter32:prescaler[0]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.976      ;
; 29.271 ; addr_write[6]            ; s_ram_write_en           ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.953      ;
; 29.272 ; \counter32:prescaler[3]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.956      ;
; 29.279 ; \counter32:prescaler[12] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.040     ; 1.938      ;
; 29.282 ; \counter32:prescaler[1]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.946      ;
; 29.282 ; \counter32:prescaler[12] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.939      ;
; 29.282 ; \counter32:prescaler[12] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.939      ;
; 29.290 ; addr_write[8]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.932      ;
; 29.292 ; addr_write[8]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.930      ;
; 29.292 ; addr_write[8]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.930      ;
; 29.293 ; \counter32:prescaler[0]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.935      ;
; 29.295 ; addr_write[8]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.927      ;
; 29.298 ; \counter32:prescaler[10] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.040     ; 1.919      ;
; 29.301 ; \counter32:prescaler[10] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.920      ;
; 29.301 ; \counter32:prescaler[10] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.920      ;
; 29.319 ; \counter32:prescaler[10] ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.902      ;
; 29.319 ; \counter32:prescaler[2]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.909      ;
; 29.320 ; addr_write[5]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.902      ;
; 29.322 ; addr_write[5]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.900      ;
; 29.322 ; addr_write[5]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.900      ;
; 29.325 ; addr_write[5]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.897      ;
; 29.339 ; \counter32:prescaler[5]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.889      ;
; 29.346 ; \counter32:prescaler[3]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.882      ;
; 29.353 ; \counter32:prescaler[8]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.871      ;
; 29.354 ; \counter32:prescaler[1]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.874      ;
; 29.356 ; \counter32:prescaler[8]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.872      ;
; 29.356 ; \counter32:prescaler[8]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.872      ;
; 29.361 ; \counter32:prescaler[2]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.867      ;
; 29.365 ; \counter32:prescaler[0]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.863      ;
; 29.374 ; \counter32:prescaler[1]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.854      ;
; 29.376 ; \counter32:prescaler[11] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.848      ;
; 29.378 ; \counter32:prescaler[1]  ; \counter32:prescaler[10] ; CLK_32       ; CLK_32      ; 31.250       ; -0.030     ; 1.849      ;
; 29.379 ; \counter32:prescaler[11] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.849      ;
; 29.379 ; \counter32:prescaler[11] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.849      ;
; 29.383 ; addr_write[7]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.839      ;
; 29.383 ; \counter32:prescaler[4]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.845      ;
; 29.385 ; addr_write[7]            ; addr_write[3]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.837      ;
; 29.385 ; addr_write[7]            ; addr_write[5]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.837      ;
; 29.387 ; \counter32:prescaler[10] ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.834      ;
; 29.388 ; addr_write[7]            ; addr_write[9]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.834      ;
; 29.412 ; \counter32:prescaler[7]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.816      ;
; 29.412 ; \counter32:prescaler[4]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.812      ;
; 29.413 ; \counter32:prescaler[5]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.815      ;
; 29.415 ; \counter32:prescaler[4]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.813      ;
; 29.415 ; \counter32:prescaler[4]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.813      ;
; 29.417 ; \counter32:prescaler[9]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.807      ;
; 29.418 ; \counter32:prescaler[3]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.810      ;
; 29.418 ; \counter32:prescaler[0]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.810      ;
; 29.419 ; addr_write[8]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.803      ;
; 29.420 ; addr_write[8]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.802      ;
; 29.420 ; \counter32:prescaler[9]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.808      ;
; 29.420 ; \counter32:prescaler[9]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.808      ;
; 29.421 ; \counter32:prescaler[2]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.803      ;
; 29.422 ; \counter32:prescaler[4]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.806      ;
; 29.422 ; \counter32:prescaler[0]  ; \counter32:prescaler[10] ; CLK_32       ; CLK_32      ; 31.250       ; -0.030     ; 1.805      ;
; 29.423 ; \counter32:prescaler[3]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.801      ;
; 29.424 ; \counter32:prescaler[2]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.804      ;
; 29.424 ; \counter32:prescaler[2]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.804      ;
; 29.425 ; \counter32:prescaler[1]  ; \counter32:prescaler[18] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.803      ;
; 29.426 ; \counter32:prescaler[3]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.802      ;
; 29.426 ; \counter32:prescaler[3]  ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.802      ;
; 29.433 ; \counter32:prescaler[2]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.795      ;
; 29.438 ; \counter32:prescaler[3]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.790      ;
; 29.442 ; \counter32:prescaler[3]  ; \counter32:prescaler[10] ; CLK_32       ; CLK_32      ; 31.250       ; -0.030     ; 1.785      ;
; 29.442 ; \counter32:prescaler[16] ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.040     ; 1.775      ;
; 29.445 ; \counter32:prescaler[16] ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.776      ;
; 29.445 ; \counter32:prescaler[16] ; count32[2]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.776      ;
; 29.449 ; addr_write[5]            ; addr_write[6]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.773      ;
; 29.450 ; addr_write[5]            ; addr_write[8]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.772      ;
; 29.456 ; \counter32:prescaler[6]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.772      ;
; 29.459 ; \counter32:prescaler[10] ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.762      ;
; 29.464 ; addr_write[1]            ; addr_write[4]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.758      ;
; 29.469 ; \counter32:prescaler[0]  ; \counter32:prescaler[18] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.759      ;
; 29.474 ; addr_write[0]            ; addr_write[4]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.748      ;
; 29.480 ; \counter32:prescaler[9]  ; \counter32:prescaler[22] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.748      ;
; 29.483 ; addr_write[8]            ; s_ram_write_en           ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.741      ;
; 29.485 ; addr_write[3]            ; addr_write[7]            ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.737      ;
; 29.485 ; \counter32:prescaler[5]  ; \counter32:prescaler[21] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.743      ;
; 29.485 ; \counter32:prescaler[10] ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.736      ;
; 29.485 ; \counter32:prescaler[2]  ; \counter32:prescaler[20] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.743      ;
; 29.486 ; \counter32:prescaler[7]  ; \counter32:prescaler[23] ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.742      ;
; 29.486 ; \counter32:prescaler[0]  ; count32[3]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.033     ; 1.738      ;
; 29.489 ; \counter32:prescaler[2]  ; \counter32:prescaler[10] ; CLK_32       ; CLK_32      ; 31.250       ; -0.030     ; 1.738      ;
; 29.489 ; \counter32:prescaler[0]  ; count32[1]               ; CLK_32       ; CLK_32      ; 31.250       ; -0.029     ; 1.739      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_25'                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_Master:U2|sda~en                   ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; glow                                   ; glow                                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; count25[1]                             ; count25[1]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count25[2]                             ; count25[2]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count25[3]                             ; count25[3]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sample_MAX[18]                         ; sample_MAX[18]                         ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|\FSM:bit_count[2]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|\FSM:bit_count[3]        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.scllo2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|run_timer                ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|scl~en                   ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; i2c_Master:U2|count[7]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.322      ;
; 0.222 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.343      ;
; 0.224 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.344      ;
; 0.237 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.358      ;
; 0.251 ; i2c_Master:U2|r_byte_to_send[6]        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; i2c_Master:U2|r_byte_to_send[4]        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; i2c_Master:U2|r_byte_to_send[3]        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; i2c_Master:U2|r_byte_to_send[2]        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; i2c_Master:U2|r_byte_to_send[5]        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.375      ;
; 0.293 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; i2c_Master:U2|r_byte_to_send[1]        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; \counter25:prescaler[10]               ; \counter25:prescaler[10]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.416      ;
; 0.298 ; \counter25:prescaler[9]                ; \counter25:prescaler[9]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.419      ;
; 0.302 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; \counter25:prescaler[8]                ; \counter25:prescaler[8]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; count25[1]                             ; count25[2]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; \counter25:prescaler[5]                ; \counter25:prescaler[5]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; \counter25:prescaler[7]                ; \counter25:prescaler[7]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; vga_640x480:U1|vcs[8]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; vga_640x480:U1|vcs[1]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \counter25:prescaler[15]               ; \counter25:prescaler[15]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; \counter25:prescaler[17]               ; \counter25:prescaler[17]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; \counter25:prescaler[23]               ; \counter25:prescaler[23]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[0]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.435      ;
; 0.316 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[0]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.440      ;
; 0.323 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.444      ;
; 0.326 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[9]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.447      ;
; 0.326 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.447      ;
; 0.330 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.450      ;
; 0.336 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.457      ;
; 0.337 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.458      ;
; 0.340 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.461      ;
; 0.351 ; edgedetect:U3|reg0                     ; edgedetect:U3|reg1                     ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.472      ;
; 0.357 ; gridGen:U6|green[4]                    ; green[0]                               ; CLK_25       ; CLK_25      ; 0.000        ; 0.044      ; 0.485      ;
; 0.357 ; gridGen:U6|green[4]                    ; green[4]                               ; CLK_25       ; CLK_25      ; 0.000        ; 0.044      ; 0.485      ;
; 0.357 ; edgedetect:U3|reg1                     ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.478      ;
; 0.361 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.481      ;
; 0.366 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.486      ;
; 0.378 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.499      ;
; 0.379 ; gridGen:U6|red[1]                      ; blue[1]                                ; CLK_25       ; CLK_25      ; 0.000        ; 0.044      ; 0.507      ;
; 0.388 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.509      ;
; 0.398 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.519      ;
; 0.400 ; vga_640x480:U1|hcs[2]                  ; gridGen:U6|red[6]                      ; CLK_25       ; CLK_25      ; 0.000        ; 0.244      ; 0.728      ;
; 0.411 ; count25[2]                             ; count25[3]                             ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.531      ;
; 0.415 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.535      ;
; 0.416 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.536      ;
; 0.417 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.044      ; 0.545      ;
; 0.418 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.538      ;
; 0.420 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.541      ;
; 0.423 ; edgedetect:U3|reg1                     ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.543      ;
; 0.436 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.044      ; 0.564      ;
; 0.437 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|s_FSM_state.sclhi        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.557      ;
; 0.449 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.570      ;
; 0.451 ; vga_640x480:U1|hcs[5]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; gridGen:U6|red[6]                      ; blue[2]                                ; CLK_25       ; CLK_25      ; 0.000        ; 0.045      ; 0.581      ;
; 0.452 ; gridGen:U6|red[6]                      ; blue[3]                                ; CLK_25       ; CLK_25      ; 0.000        ; 0.045      ; 0.581      ;
; 0.452 ; \counter25:prescaler[8]                ; \counter25:prescaler[9]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; \counter25:prescaler[6]                ; \counter25:prescaler[7]                ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; vga_640x480:U1|vcs[3]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; \counter25:prescaler[9]                ; \counter25:prescaler[10]               ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.577      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_32'                                                                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; count32[3]                            ; count32[3]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count32[0]                            ; count32[0]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count32[1]                            ; count32[1]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count32[2]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; addr_write[3]                         ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[1]                         ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[2]                         ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[8]                         ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[7]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[5]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[4]                         ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[6]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; s_mainFSM_state.start                 ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[0]                         ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; addr_write[9]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; s_ram_write_en                        ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.324      ;
; 0.209 ; count32[0]                            ; count32[1]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; count32[0]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.330      ;
; 0.222 ; s_mainFSM_state.readSamples           ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.341      ;
; 0.225 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.344      ;
; 0.226 ; s_mainFSM_state.readSamples           ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.345      ;
; 0.226 ; s_mainFSM_state.readSamples           ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.345      ;
; 0.285 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.readSamples                                                                       ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.404      ;
; 0.296 ; \counter32:prescaler[9]               ; \counter32:prescaler[9]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; \counter32:prescaler[15]              ; \counter32:prescaler[15]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; \counter32:prescaler[17]              ; \counter32:prescaler[17]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; \counter32:prescaler[1]               ; \counter32:prescaler[1]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; \counter32:prescaler[7]               ; \counter32:prescaler[7]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; \counter32:prescaler[11]              ; \counter32:prescaler[11]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; \counter32:prescaler[12]              ; \counter32:prescaler[12]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; \counter32:prescaler[5]               ; \counter32:prescaler[5]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; \counter32:prescaler[14]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; \counter32:prescaler[19]              ; \counter32:prescaler[19]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; \counter32:prescaler[2]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; \counter32:prescaler[3]               ; \counter32:prescaler[3]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; \counter32:prescaler[6]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; \counter32:prescaler[8]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.419      ;
; 0.306 ; \counter32:prescaler[4]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; \counter32:prescaler[16]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; s_mainFSM_state.start                 ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.427      ;
; 0.311 ; \counter32:prescaler[0]               ; \counter32:prescaler[0]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.431      ;
; 0.316 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.436      ;
; 0.328 ; s_mainFSM_state.writeSamples          ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.447      ;
; 0.328 ; s_mainFSM_state.writeSamples          ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.447      ;
; 0.328 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.448      ;
; 0.329 ; s_mainFSM_state.writeSamples          ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.448      ;
; 0.334 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.453      ;
; 0.342 ; s_mainFSM_state.writeSamples          ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.461      ;
; 0.348 ; s_mainFSM_state.writeSamples          ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.467      ;
; 0.365 ; count32[1]                            ; count32[2]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.486      ;
; 0.391 ; s_mainFSM_state.readSamples           ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.510      ;
; 0.392 ; \counter32:prescaler[20]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.513      ;
; 0.394 ; \counter32:prescaler[20]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.515      ;
; 0.397 ; \counter32:prescaler[20]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.518      ;
; 0.397 ; \counter32:prescaler[20]              ; \counter32:prescaler[23]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.518      ;
; 0.405 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.236      ; 0.745      ;
; 0.408 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|o_triggered                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.038      ; 0.530      ;
; 0.439 ; \counter32:prescaler[11]              ; \counter32:prescaler[12]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.043      ; 0.566      ;
; 0.445 ; \counter32:prescaler[15]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; \counter32:prescaler[1]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; \counter32:prescaler[7]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; \counter32:prescaler[5]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; \counter32:prescaler[3]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; \counter32:prescaler[13]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.570      ;
; 0.453 ; \counter32:prescaler[22]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; \counter32:prescaler[13]              ; \counter32:prescaler[13]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; \counter32:prescaler[22]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; \counter32:prescaler[14]              ; \counter32:prescaler[15]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; \counter32:prescaler[8]               ; \counter32:prescaler[9]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; \counter32:prescaler[6]               ; \counter32:prescaler[7]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; \counter32:prescaler[2]               ; \counter32:prescaler[3]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; \counter32:prescaler[0]               ; \counter32:prescaler[1]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; \counter32:prescaler[22]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; \counter32:prescaler[22]              ; \counter32:prescaler[23]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; \counter32:prescaler[12]              ; \counter32:prescaler[14]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; \counter32:prescaler[14]              ; \counter32:prescaler[16]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; \counter32:prescaler[6]               ; \counter32:prescaler[8]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; \counter32:prescaler[2]               ; \counter32:prescaler[4]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; \counter32:prescaler[0]               ; \counter32:prescaler[2]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; \counter32:prescaler[16]              ; \counter32:prescaler[17]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; \counter32:prescaler[4]               ; \counter32:prescaler[5]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.584      ;
; 0.467 ; \counter32:prescaler[4]               ; \counter32:prescaler[6]                                                                           ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.587      ;
; 0.479 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.599      ;
; 0.480 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.600      ;
; 0.483 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.238      ; 0.825      ;
; 0.490 ; \counter32:prescaler[20]              ; count32[0]                                                                                        ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.611      ;
; 0.492 ; \counter32:prescaler[21]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.613      ;
; 0.494 ; \counter32:prescaler[21]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.615      ;
; 0.496 ; \counter32:prescaler[23]              ; \counter32:prescaler[21]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.617      ;
; 0.497 ; \counter32:prescaler[21]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.618      ;
; 0.497 ; \counter32:prescaler[21]              ; \counter32:prescaler[23]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.618      ;
; 0.498 ; \counter32:prescaler[23]              ; \counter32:prescaler[20]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.619      ;
; 0.501 ; \counter32:prescaler[23]              ; \counter32:prescaler[18]                                                                          ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.622      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_32'                                                                                                                                 ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 15.000 ; 15.230       ; 0.230          ; Low Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.000 ; 15.230       ; 0.230          ; Low Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.000 ; 15.230       ; 0.230          ; Low Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.000 ; 15.230       ; 0.230          ; Low Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.002 ; 15.232       ; 0.230          ; Low Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.002 ; 15.232       ; 0.230          ; Low Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[0]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[10]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[11]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[12]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[13]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[14]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[15]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[16]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[17]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[18]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[19]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[1]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[20]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[21]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[22]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[23]                                                                          ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[2]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[3]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[4]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[5]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[6]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[7]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[8]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[9]                                                                           ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; count32[0]                                                                                        ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; count32[1]                                                                                        ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; count32[2]                                                                                        ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; count32[3]                                                                                        ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.242 ; 15.242       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 15.242 ; 15.242       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a8|clk0                                                     ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; U5|o_triggered|clk                                                                                ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; U5|s_state.belowLevel|clk                                                                         ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; U5|s_state.ready|clk                                                                              ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; U5|s_state.start|clk                                                                              ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; U5|s_state.triggered|clk                                                                          ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[0]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[10]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[11]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[12]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[13]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[14]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[15]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[16]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[17]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[18]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[19]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[1]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[20]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[21]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[22]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[23]|clk                                                                      ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[2]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[3]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[4]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[5]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[6]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[7]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[8]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; \counter32:prescaler[9]|clk                                                                       ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[0]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[1]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[2]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[3]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[4]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[5]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[6]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[7]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[8]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; addr_write[9]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; count32[0]|clk                                                                                    ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; count32[1]|clk                                                                                    ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; count32[2]|clk                                                                                    ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; count32[3]|clk                                                                                    ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples|clk                                                                   ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start|clk                                                                         ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_25'                                                                                                                                 ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 19.376 ; 19.606       ; 0.230          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.377 ; 19.607       ; 0.230          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_hbi1:auto_generated|ram_block1a8~portb_address_reg0 ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[7]                                                                                           ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[1]                                                                                          ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[7]                                                                                          ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[1]                                                                                            ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[1]                                                                                           ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[2]                                                                                           ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[3]                                                                                           ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[0]                                                                                          ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[2]                                                                                          ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[3]                                                                                          ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[4]                                                                                          ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[6]                                                                                          ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|green[4]                                                                               ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[1]                                                                                 ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[6]                                                                                 ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[7]                                                                                 ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[2]                                                                                            ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[3]                                                                                            ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[5]                                                                                            ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[6]                                                                                            ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[7]                                                                                            ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[0]                                                                                     ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[10]                                                                                    ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[11]                                                                                    ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[14]                                                                                    ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[15]                                                                                    ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[16]                                                                                    ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[17]                                                                                    ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[2]                                                                                     ;
; 19.408 ; 19.592       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[3]                                                                                     ;
; 19.409 ; 19.593       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[0]                                                                                     ;
; 19.409 ; 19.593       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[11]                                                                                    ;
; 19.409 ; 19.593       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[12]                                                                                    ;
; 19.409 ; 19.593       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[13]                                                                                    ;
; 19.410 ; 19.594       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[9]                                                                                     ;
; 19.410 ; 19.594       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[1]                                                                                     ;
; 19.410 ; 19.594       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[2]                                                                                     ;
; 19.410 ; 19.594       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[3]                                                                                     ;
; 19.410 ; 19.594       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[5]                                                                                     ;
; 19.410 ; 19.594       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[7]                                                                                     ;
; 19.410 ; 19.594       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[8]                                                                                     ;
; 19.411 ; 19.595       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[6]                                                                                     ;
; 19.417 ; 19.601       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[4]                                                                                     ;
; 19.417 ; 19.601       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[7]                                                                                     ;
; 19.417 ; 19.601       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[8]                                                                                     ;
; 19.421 ; 19.605       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[12]                                                                                    ;
; 19.421 ; 19.605       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[13]                                                                                    ;
; 19.421 ; 19.605       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[4]                                                                                     ;
; 19.422 ; 19.606       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[6]                                                                                     ;
; 19.424 ; 19.608       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[1]                                                                                     ;
; 19.424 ; 19.608       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[5]                                                                                     ;
; 19.424 ; 19.608       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[9]                                                                                     ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[21]                                                                          ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[22]                                                                          ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[24]                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[13]                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[14]                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[15]                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[16]                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[17]                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[18]                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; \counter25:prescaler[23]                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[5]                                                                                           ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[6]                                                                                           ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[5]                                                                                          ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; gridGen:U6|red[5]                                                                                 ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[0]                                                                   ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[1]                                                                   ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[2]                                                                   ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[3]                                                                   ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[0]                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[1]                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[2]                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[3]                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[4]                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[5]                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[6]                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[7]                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[0]                                                                   ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[0]                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[1]                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi2                                                                  ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo                                                                   ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo2                                                                  ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.stop                                                                    ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[0]                                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[4]                                                                                            ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MAX[18]                                                                                    ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[10]                                                                                    ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[14]                                                                                    ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[15]                                                                                    ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[16]                                                                                    ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[17]                                                                                    ;
; 19.436 ; 19.620       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_MIN[18]                                                                                    ;
; 19.437 ; 19.621       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; edgedetect:U3|reg0                                                                                ;
; 19.437 ; 19.621       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|run_timer                                                                           ;
; 19.437 ; 19.621       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi                                                                   ;
; 19.437 ; 19.621       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.start                                                                   ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SW           ; CLK_25     ; 2.628 ; 3.457 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; 2.767 ; 3.402 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; 2.021 ; 2.631 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; 2.255 ; 2.936 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; 2.536 ; 3.237 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; 2.631 ; 3.375 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; 2.073 ; 2.700 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; 2.761 ; 3.402 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; 2.767 ; 3.383 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; 2.491 ; 3.093 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; 2.581 ; 3.179 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; 2.470 ; 3.082 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; 2.531 ; 3.166 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; 2.106 ; 2.771 ; Rise       ; CLK_32          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SW           ; CLK_25     ; -0.938 ; -1.527 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; -0.652 ; -1.252 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; -0.998 ; -1.660 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; -0.825 ; -1.468 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; -0.803 ; -1.423 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; -0.936 ; -1.593 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; -1.117 ; -1.780 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; -0.833 ; -1.492 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; -1.154 ; -1.812 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; -0.652 ; -1.252 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; -0.924 ; -1.564 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; -0.804 ; -1.421 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; -0.791 ; -1.408 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; -0.912 ; -1.551 ; Rise       ; CLK_32          ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 2.365 ; 2.681 ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 3.895 ; 4.046 ; Rise       ; CLK_25          ;
;  ADV_D[1]  ; CLK_25     ; 3.704 ; 3.862 ; Rise       ; CLK_25          ;
;  ADV_D[2]  ; CLK_25     ; 3.551 ; 3.679 ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 3.741 ; 3.896 ; Rise       ; CLK_25          ;
;  ADV_D[5]  ; CLK_25     ; 3.704 ; 3.899 ; Rise       ; CLK_25          ;
;  ADV_D[6]  ; CLK_25     ; 3.712 ; 3.851 ; Rise       ; CLK_25          ;
;  ADV_D[7]  ; CLK_25     ; 3.721 ; 3.857 ; Rise       ; CLK_25          ;
;  ADV_D[8]  ; CLK_25     ; 3.843 ; 3.994 ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 3.391 ; 3.483 ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 3.895 ; 4.046 ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 3.834 ; 4.013 ; Rise       ; CLK_25          ;
;  ADV_D[12] ; CLK_25     ; 3.475 ; 3.575 ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 3.812 ; 4.026 ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 3.469 ; 3.570 ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 3.438 ; 3.533 ; Rise       ; CLK_25          ;
;  ADV_D[16] ; CLK_25     ; 3.503 ; 3.655 ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 3.502 ; 3.617 ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 3.329 ; 3.427 ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 3.611 ; 3.738 ; Rise       ; CLK_25          ;
;  ADV_D[20] ; CLK_25     ; 3.262 ; 3.360 ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 3.436 ; 3.535 ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 3.722 ; 3.857 ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 3.804 ; 3.975 ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 6.104 ; 6.332 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 4.745 ; 4.685 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 4.043 ; 4.339 ; Rise       ; CLK_25          ;
; LED[*]     ; CLK_25     ; 5.353 ; 5.662 ; Rise       ; CLK_25          ;
;  LED[0]    ; CLK_25     ; 4.450 ; 4.655 ; Rise       ; CLK_25          ;
;  LED[1]    ; CLK_25     ; 4.737 ; 4.958 ; Rise       ; CLK_25          ;
;  LED[2]    ; CLK_25     ; 4.587 ; 4.813 ; Rise       ; CLK_25          ;
;  LED[3]    ; CLK_25     ; 5.353 ; 5.662 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 3.467 ; 3.355 ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 4.296 ; 4.140 ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 2.365 ; 2.681 ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 2.135 ; 2.525 ; Rise       ; CLK_32          ;
; LED[*]     ; CLK_32     ; 5.181 ; 5.484 ; Rise       ; CLK_32          ;
;  LED[0]    ; CLK_32     ; 4.602 ; 4.835 ; Rise       ; CLK_32          ;
;  LED[1]    ; CLK_32     ; 4.854 ; 5.085 ; Rise       ; CLK_32          ;
;  LED[2]    ; CLK_32     ; 4.700 ; 4.941 ; Rise       ; CLK_32          ;
;  LED[3]    ; CLK_32     ; 5.181 ; 5.484 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 2.135 ; 2.525 ; Fall       ; CLK_32          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 2.337 ; 2.656 ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 3.191 ; 3.286 ; Rise       ; CLK_25          ;
;  ADV_D[1]  ; CLK_25     ; 3.616 ; 3.767 ; Rise       ; CLK_25          ;
;  ADV_D[2]  ; CLK_25     ; 3.471 ; 3.595 ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 3.654 ; 3.803 ; Rise       ; CLK_25          ;
;  ADV_D[5]  ; CLK_25     ; 3.616 ; 3.804 ; Rise       ; CLK_25          ;
;  ADV_D[6]  ; CLK_25     ; 3.625 ; 3.758 ; Rise       ; CLK_25          ;
;  ADV_D[7]  ; CLK_25     ; 3.634 ; 3.764 ; Rise       ; CLK_25          ;
;  ADV_D[8]  ; CLK_25     ; 3.750 ; 3.895 ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 3.317 ; 3.405 ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 3.799 ; 3.945 ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 3.741 ; 3.913 ; Rise       ; CLK_25          ;
;  ADV_D[12] ; CLK_25     ; 3.396 ; 3.492 ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 3.719 ; 3.925 ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 3.390 ; 3.487 ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 3.361 ; 3.452 ; Rise       ; CLK_25          ;
;  ADV_D[16] ; CLK_25     ; 3.422 ; 3.569 ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 3.422 ; 3.533 ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 3.256 ; 3.350 ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 3.527 ; 3.649 ; Rise       ; CLK_25          ;
;  ADV_D[20] ; CLK_25     ; 3.191 ; 3.286 ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 3.359 ; 3.454 ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 3.634 ; 3.764 ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 3.712 ; 3.877 ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 4.236 ; 4.347 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 4.200 ; 4.151 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 3.525 ; 3.701 ; Rise       ; CLK_25          ;
; LED[*]     ; CLK_25     ; 4.369 ; 4.570 ; Rise       ; CLK_25          ;
;  LED[0]    ; CLK_25     ; 4.369 ; 4.570 ; Rise       ; CLK_25          ;
;  LED[1]    ; CLK_25     ; 4.619 ; 4.826 ; Rise       ; CLK_25          ;
;  LED[2]    ; CLK_25     ; 4.476 ; 4.686 ; Rise       ; CLK_25          ;
;  LED[3]    ; CLK_25     ; 5.235 ; 5.536 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 3.390 ; 3.283 ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 4.224 ; 4.071 ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 2.337 ; 2.656 ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 2.117 ; 2.508 ; Rise       ; CLK_32          ;
; LED[*]     ; CLK_32     ; 4.480 ; 4.699 ; Rise       ; CLK_32          ;
;  LED[0]    ; CLK_32     ; 4.480 ; 4.699 ; Rise       ; CLK_32          ;
;  LED[1]    ; CLK_32     ; 4.758 ; 4.983 ; Rise       ; CLK_32          ;
;  LED[2]    ; CLK_32     ; 4.610 ; 4.844 ; Rise       ; CLK_32          ;
;  LED[3]    ; CLK_32     ; 5.037 ; 5.318 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 2.117 ; 2.508 ; Fall       ; CLK_32          ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW         ; LED[0]      ; 5.442 ; 5.610 ; 6.074 ; 6.261 ;
; SW         ; LED[1]      ; 5.591 ; 5.750 ; 6.223 ; 6.401 ;
; SW         ; LED[2]      ; 5.442 ; 5.608 ; 6.073 ; 6.258 ;
; SW         ; LED[3]      ; 5.764 ; 5.962 ; 6.396 ; 6.613 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW         ; LED[0]      ; 5.323 ; 5.487 ; 5.946 ; 6.129 ;
; SW         ; LED[1]      ; 5.468 ; 5.623 ; 6.090 ; 6.264 ;
; SW         ; LED[2]      ; 5.324 ; 5.485 ; 5.946 ; 6.126 ;
; SW         ; LED[3]      ; 5.632 ; 5.825 ; 6.255 ; 6.467 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -27.838   ; 0.186 ; N/A      ; N/A     ; 15.000              ;
;  CLK_25          ; -27.838   ; 0.186 ; N/A      ; N/A     ; 19.376              ;
;  CLK_32          ; 26.272    ; 0.186 ; N/A      ; N/A     ; 15.000              ;
; Design-wide TNS  ; -1602.137 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK_25          ; -1602.137 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  CLK_32          ; 0.000     ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SW           ; CLK_25     ; 6.049 ; 6.020 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; 6.294 ; 6.473 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; 4.516 ; 4.800 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; 4.971 ; 5.323 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; 5.465 ; 5.759 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; 5.722 ; 6.083 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; 4.643 ; 4.841 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; 6.151 ; 6.414 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; 6.294 ; 6.473 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; 5.546 ; 5.798 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; 5.836 ; 6.058 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; 5.558 ; 5.769 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; 5.716 ; 5.914 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; 4.688 ; 4.957 ; Rise       ; CLK_32          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SW           ; CLK_25     ; -0.938 ; -1.527 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; -0.652 ; -1.252 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; -0.998 ; -1.660 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; -0.825 ; -1.468 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; -0.803 ; -1.423 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; -0.936 ; -1.593 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; -1.117 ; -1.780 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; -0.833 ; -1.492 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; -1.154 ; -1.812 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; -0.652 ; -1.252 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; -0.924 ; -1.564 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; -0.804 ; -1.421 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; -0.791 ; -1.408 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; -0.912 ; -1.551 ; Rise       ; CLK_32          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.690  ; 4.914  ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 8.479  ; 8.199  ; Rise       ; CLK_25          ;
;  ADV_D[1]  ; CLK_25     ; 7.859  ; 7.812  ; Rise       ; CLK_25          ;
;  ADV_D[2]  ; CLK_25     ; 7.584  ; 7.536  ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 8.135  ; 7.941  ; Rise       ; CLK_25          ;
;  ADV_D[5]  ; CLK_25     ; 7.777  ; 7.703  ; Rise       ; CLK_25          ;
;  ADV_D[6]  ; CLK_25     ; 7.972  ; 7.743  ; Rise       ; CLK_25          ;
;  ADV_D[7]  ; CLK_25     ; 8.077  ; 7.941  ; Rise       ; CLK_25          ;
;  ADV_D[8]  ; CLK_25     ; 8.413  ; 8.179  ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 7.325  ; 7.207  ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 8.479  ; 8.199  ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 8.213  ; 8.092  ; Rise       ; CLK_25          ;
;  ADV_D[12] ; CLK_25     ; 7.451  ; 7.353  ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 7.901  ; 7.850  ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 7.480  ; 7.351  ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.413  ; 7.289  ; Rise       ; CLK_25          ;
;  ADV_D[16] ; CLK_25     ; 7.574  ; 7.350  ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 7.658  ; 7.492  ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 7.138  ; 7.078  ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.793  ; 7.608  ; Rise       ; CLK_25          ;
;  ADV_D[20] ; CLK_25     ; 6.931  ; 6.816  ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.395  ; 7.285  ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 8.087  ; 7.864  ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 8.245  ; 8.056  ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 13.211 ; 13.050 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 10.006 ; 10.115 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 8.789  ; 8.707  ; Rise       ; CLK_25          ;
; LED[*]     ; CLK_25     ; 11.179 ; 10.927 ; Rise       ; CLK_25          ;
;  LED[0]    ; CLK_25     ; 9.130  ; 9.066  ; Rise       ; CLK_25          ;
;  LED[1]    ; CLK_25     ; 9.615  ; 9.652  ; Rise       ; CLK_25          ;
;  LED[2]    ; CLK_25     ; 9.421  ; 9.394  ; Rise       ; CLK_25          ;
;  LED[3]    ; CLK_25     ; 11.179 ; 10.927 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.994  ; 7.172  ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 8.239  ; 8.288  ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.690  ; 4.914  ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.197  ; 4.355  ; Rise       ; CLK_32          ;
; LED[*]     ; CLK_32     ; 10.814 ; 10.644 ; Rise       ; CLK_32          ;
;  LED[0]    ; CLK_32     ; 9.480  ; 9.469  ; Rise       ; CLK_32          ;
;  LED[1]    ; CLK_32     ; 9.918  ; 9.829  ; Rise       ; CLK_32          ;
;  LED[2]    ; CLK_32     ; 9.715  ; 9.572  ; Rise       ; CLK_32          ;
;  LED[3]    ; CLK_32     ; 10.814 ; 10.644 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.197  ; 4.355  ; Fall       ; CLK_32          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 2.337 ; 2.656 ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 3.191 ; 3.286 ; Rise       ; CLK_25          ;
;  ADV_D[1]  ; CLK_25     ; 3.616 ; 3.767 ; Rise       ; CLK_25          ;
;  ADV_D[2]  ; CLK_25     ; 3.471 ; 3.595 ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 3.654 ; 3.803 ; Rise       ; CLK_25          ;
;  ADV_D[5]  ; CLK_25     ; 3.616 ; 3.804 ; Rise       ; CLK_25          ;
;  ADV_D[6]  ; CLK_25     ; 3.625 ; 3.758 ; Rise       ; CLK_25          ;
;  ADV_D[7]  ; CLK_25     ; 3.634 ; 3.764 ; Rise       ; CLK_25          ;
;  ADV_D[8]  ; CLK_25     ; 3.750 ; 3.895 ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 3.317 ; 3.405 ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 3.799 ; 3.945 ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 3.741 ; 3.913 ; Rise       ; CLK_25          ;
;  ADV_D[12] ; CLK_25     ; 3.396 ; 3.492 ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 3.719 ; 3.925 ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 3.390 ; 3.487 ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 3.361 ; 3.452 ; Rise       ; CLK_25          ;
;  ADV_D[16] ; CLK_25     ; 3.422 ; 3.569 ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 3.422 ; 3.533 ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 3.256 ; 3.350 ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 3.527 ; 3.649 ; Rise       ; CLK_25          ;
;  ADV_D[20] ; CLK_25     ; 3.191 ; 3.286 ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 3.359 ; 3.454 ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 3.634 ; 3.764 ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 3.712 ; 3.877 ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 4.236 ; 4.347 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 4.200 ; 4.151 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 3.525 ; 3.701 ; Rise       ; CLK_25          ;
; LED[*]     ; CLK_25     ; 4.369 ; 4.570 ; Rise       ; CLK_25          ;
;  LED[0]    ; CLK_25     ; 4.369 ; 4.570 ; Rise       ; CLK_25          ;
;  LED[1]    ; CLK_25     ; 4.619 ; 4.826 ; Rise       ; CLK_25          ;
;  LED[2]    ; CLK_25     ; 4.476 ; 4.686 ; Rise       ; CLK_25          ;
;  LED[3]    ; CLK_25     ; 5.235 ; 5.536 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 3.390 ; 3.283 ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 4.224 ; 4.071 ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 2.337 ; 2.656 ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 2.117 ; 2.508 ; Rise       ; CLK_32          ;
; LED[*]     ; CLK_32     ; 4.480 ; 4.699 ; Rise       ; CLK_32          ;
;  LED[0]    ; CLK_32     ; 4.480 ; 4.699 ; Rise       ; CLK_32          ;
;  LED[1]    ; CLK_32     ; 4.758 ; 4.983 ; Rise       ; CLK_32          ;
;  LED[2]    ; CLK_32     ; 4.610 ; 4.844 ; Rise       ; CLK_32          ;
;  LED[3]    ; CLK_32     ; 5.037 ; 5.318 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 2.117 ; 2.508 ; Fall       ; CLK_32          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW         ; LED[0]      ; 11.143 ; 11.026 ; 11.385 ; 11.311 ;
; SW         ; LED[1]      ; 11.304 ; 11.237 ; 11.543 ; 11.519 ;
; SW         ; LED[2]      ; 11.105 ; 10.988 ; 11.345 ; 11.271 ;
; SW         ; LED[3]      ; 11.825 ; 11.641 ; 12.069 ; 11.928 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW         ; LED[0]      ; 5.323 ; 5.487 ; 5.946 ; 6.129 ;
; SW         ; LED[1]      ; 5.468 ; 5.623 ; 6.090 ; 6.264 ;
; SW         ; LED[2]      ; 5.324 ; 5.485 ; 5.946 ; 6.126 ;
; SW         ; LED[3]      ; 5.632 ; 5.825 ; 6.255 ; 6.467 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RAM_nWE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_nCAS      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_nRAS      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_nCS       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_BA0       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_BA1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQM       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_CKE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD_CLK        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_HSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_VSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_I2SD      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_LRCLK     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_DE        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_32                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_25                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAM_nWE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nCAS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nRAS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nCS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_BA0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_BA1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_CKE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; AD_CLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_I2SD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_LRCLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ADV_DE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAM_nWE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nCAS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nRAS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nCS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_BA0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_BA1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_CKE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AD_CLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_I2SD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_LRCLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ADV_DE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; RAM_DQ[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_25     ; CLK_25   ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK_32     ; CLK_32   ; 808          ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_25     ; CLK_25   ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK_32     ; CLK_32   ; 808          ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 28 23:58:10 2024
Info: Command: quartus_sta open-scope -c open-scope-grid
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332174): Ignored filter at SDC1.sdc(3): CLK_16 could not be matched with a port
Warning (332049): Ignored create_clock at SDC1.sdc(3): Argument <targets> is an empty collection
    Info (332050): create_clock -name CLK_16 -period 62.50 [get_ports CLK_16]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK_25 (Rise) to CLK_25 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_32 (Rise) to CLK_32 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -27.838
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.838     -1602.137 CLK_25 
    Info (332119):    26.272         0.000 CLK_32 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.452         0.000 CLK_25 
    Info (332119):     0.452         0.000 CLK_32 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.278         0.000 CLK_32 
    Info (332119):    19.671         0.000 CLK_25 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK_25 (Rise) to CLK_25 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_32 (Rise) to CLK_32 (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -22.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.358     -1276.092 CLK_25 
    Info (332119):    26.588         0.000 CLK_32 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.400         0.000 CLK_25 
    Info (332119):     0.401         0.000 CLK_32 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.267
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.267         0.000 CLK_32 
    Info (332119):    19.660         0.000 CLK_25 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK_25 (Rise) to CLK_25 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_32 (Rise) to CLK_32 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 10.969
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.969         0.000 CLK_25 
    Info (332119):    29.078         0.000 CLK_32 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 CLK_25 
    Info (332119):     0.186         0.000 CLK_32 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.000         0.000 CLK_32 
    Info (332119):    19.376         0.000 CLK_25 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 4613 megabytes
    Info: Processing ended: Sat Dec 28 23:58:19 2024
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


