# process #
RUN		0000 0000 0000		
STOP	0000 0000 0001
JMP		0000 0000 0011
GOTO	0000 0000 0011
NOP		0000 0000 0100
IN		0000 0000 0101
OUT		0000 0000 0110

# carga #
LDR A	0000 0000 0111
LDR B	0000 0000 1000
LDR T	0000 0000 1001

# aritmetica #
ADD A	0000 0000 1010
ADD B	0000 0000 1011
ADD T	0000 0000 1100

SUB A	0000 0000 1101
SUB B	0000 0000 1110
SUB T	0000 0000 1111

INR A	0000 0001 0000
INR B	0000 0001 0001
INR T	0000 0001 0010

DCR A	0000 0001 0011
DCR B	0000 0001 0100
DCR T	0000 0001 0101

# logica #
AND A	0000 0001 0110
AND B	0000 0001 0111
AND T	0000 0001 1000

OR A	0000 0001 1001
OR B	0000 0001 1010
OR T	0000 0001 1011

XOR A	0000 0001 1100
XOR B	0000 0001 1101
XOR T	0000 0001 1110

NAND A	0000 0001 1111
NAND B	0000 0010 0000
NAND T	0000 0010 0001

NOR A	0000 0010 0010
NOR B	0000 0010 0011
NOR T	0000 0010 0100

XNOR A	0000 0010 0101
XNOR B	0000 0010 0110
XNOR T	0000 0010 0111

# modificacion de datos #
MOV A,B	0000 0010 1011
MOV A,T	0000 0010 1100
MOV B,A	0000 0010 1101
MOV B,T	0000 0010 1110
MOV T,A	0000 0010 1111
MOV T,B	0000 0011 0000

CPY A,B	0000 0011 0001
CPY A,T	0000 0011 0010
CPY B,A	0000 0011 0011
CPY B,T	0000 0011 0100
CPY T,A	0000 0011 0101
CPY T,B 0000 0011 0110