module cplmReg(

    input 

    output reg [3:0] 


);