<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:14.2814</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0040045</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층형 2-레벨 백엔드 메모리</inventionTitle><inventionTitleEng>STACKED TWO-LEVEL BACKEND MEMORY</inventionTitleEng><openDate>2023.01.03</openDate><openNumber>10-2023-0000945</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.31</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 70/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 적층형 2-레벨 백엔드 메모리를 갖는 집적 회로(IC) 디바이스, 및 관련 시스템 및 방법이 개시된다. 예시적인 IC 디바이스는 프론트엔드 트랜지스터를 포함하는 FEOL(front end of line) 층 및 FEOL 층 위의 BEOL(back end of line) 층을 포함한다. BEOL 층은 제1 유형의 메모리 셀을 갖는 제1 메모리 층, 및 제2 유형의 메모리 셀을 갖는 제2 메모리 층을 포함한다. 제1 메모리 층은 FEOL 층과 제2 메모리 층 사이에 위치할 수 있으며 따라서 적층형 백엔드 메모리를 형성한다. 적층형 백엔드 메모리 아키텍처는 주어진 풋프린트 영역을 갖는 메모리 어레이에서 메모리 셀의 밀도를 상당히 증가시키거나, 반대로 주어진 메모리 셀 밀도를 갖는 메모리 어레이의 풋프린트 영역을 감소시키는 것을 가능하게 할 수 있다. 2개의 상이한 유형의 백엔드 메모리를 구현하면 백엔드 메모리의 기능과 성능을 유리하게 증가시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 디바이스로서,프론트엔드 트랜지스터들을 포함하는 FEOL(front end of line) 층과,액세스 트랜지스터 및 상기 액세스 트랜지스터에 결합된 커패시터를 포함하는 제1 메모리 셀을 포함하는 제1 메모리 층과,선택기 디바이스 및 상기 선택기 디바이스에 결합된 저장 요소를 포함하는 제2 메모리 셀을 포함하는 제2 메모리 층을 포함하되,상기 제1 메모리 층은 상기 FEOL 층과 상기 제2 메모리 층 사이에 있는IC 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 메모리 층 및 상기 제2 메모리 층은 상기 IC 디바이스의 BEOL(back end of line) 층의 일부인IC 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 프론트엔드 트랜지스터들 중 적어도 하나는 상기 제1 메모리 셀에 결합되고, 상기 프론트엔드 트랜지스터들 중 적어도 하나는 상기 제2 메모리 셀에 결합되는IC 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 프론트엔드 트랜지스터들 중 적어도 하나는 상기 제1 메모리 셀 및 상기 제2 메모리 셀에 결합되는IC 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 메모리 셀 또는 상기 제2 메모리 셀은 1 밀리미터보다 큰 평균 입자 크기를 갖는 반도체 재료를 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 메모리 셀 또는 상기 제2 메모리 셀은 0.5 밀리미터와 1 밀리미터 사이의 평균 입자 크기를 갖는 반도체 재료를 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 메모리 셀 또는 상기 제2 메모리 셀은 0.5 밀리미터보다 작은 평균 입자 크기를 갖는 반도체 재료를 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 액세스 트랜지스터는 박막 트랜지스터인IC 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 선택기 디바이스는 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 선택기 재료를 포함하고,상기 선택기 재료는 칼코게나이드를 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 선택기 디바이스는 상기 제2 전극과 상기 선택기 재료 사이에 게터 층(getter layer)을 더 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 게터 층은 탄탈륨, 티타늄, 하프늄, 알루미늄 또는 크롬을 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 게터 층은 질소를 더 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 저장 요소는 저항성 랜덤 액세스 메모리(resistive random-access memory: RRAM) 디바이스, 상변화 메모리(phase change memory: PCM) 디바이스, 금속 필라멘트 메모리 디바이스 또는 자기저항성 랜덤 액세스 메모리(magnetoresistive random-access memory: MRAM) 디바이스인IC 디바이스.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 메모리 셀의 제1 단자에 결합된 제1 비트 라인과,상기 제1 메모리 셀의 제2 단자에 결합된 제1 워드 라인과,상기 제2 메모리 셀의 제1 단자에 결합된 제2 비트 라인과,상기 제2 메모리 셀의 제2 단자에 결합된 제2 워드 라인을 더 포함하는IC 디바이스.</claim></claimInfo><claimInfo><claim>15. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 메모리 셀은 상기 제1 메모리 층 내의 메모리 어레이의 복수의 제1 메모리 셀들 중 하나이고,상기 제2 메모리 셀은 상기 제2 메모리 층 내의 메모리 어레이의 복수의 제2 메모리 셀들 중 하나이며,상기 제1 메모리 층 내의 상기 메모리 어레이는 동적 랜덤 액세스 메모리 어레이이고,상기 제2 메모리 층 내의 상기 메모리 어레이는 크로스 포인트 메모리 어레이(cross-point memory array)인IC 디바이스.</claim></claimInfo><claimInfo><claim>16. 집적 회로(IC) 패키지로서,IC 디바이스와,상기 IC 디바이스에 결합된 추가 IC 구성요소를 포함하되,상기 IC 디바이스는, 프론트엔드 트랜지스터들을 포함하는 FEOL(front end of line) 층과, 제1 메모리 셀들을 포함하는 제1 메모리 층과, 제2 메모리 셀들을 포함하는 제2 메모리 층을 포함하고, 상기 제1 메모리 셀들은 제1 유형의 메모리 셀들이고, 상기 제2 메모리 셀들은 제2 유형의 메모리 셀들이며, 상기 제1 메모리 층은 상기 FEOL 층과 상기 제2 메모리 층 사이에 있는IC 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 유형 및 상기 제2 유형은 동적 랜덤 액세스 메모리(dynamic random-access memory: DRAM), 크로스 포인트 메모리, NAND 메모리, 정적 랜덤 액세스 메모리(static random-access memory: SRAM) 및 저항성 스위칭 메모리 중 서로 다른 것인IC 패키지.</claim></claimInfo><claimInfo><claim>18. 집적 회로(IC) 디바이스를 제조하는 방법으로서,프론트엔드 트랜지스터들을 포함하는 프론트엔드 층을 지지 구조체 위에 제조하는 단계와,제1 메모리 유형의 메모리 셀들을 포함하는 제1 메모리 층을 상기 프론트엔드 층 위에 제조하는 단계와,제2 메모리 유형의 메모리 셀들을 포함하는 제2 메모리 층을 상기 제1 메모리 층 위에 제조하는 단계를 포함하되,복수의 상기 프론트엔드 트랜지스터들은 상기 제1 메모리 유형의 하나 이상의 메모리 셀 및 상기 제2 메모리 유형의 하나 이상의 메모리 셀에 결합되는IC 디바이스를 제조하는 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 지지 구조체는 반도체 재료를 포함하고, 상기 프론트엔드 트랜지스터들 중 개별 프론트엔드 트랜지스터의 채널 영역은 상기 반도체 재료의 일부이며,상기 방법은, 상기 지지 구조체의 적어도 일부를 제거하여 상기 프론트엔드 층의 적어도 일부를 노출시키는 단계와, 상기 노출된 프론트엔드 층 위에 후면 상호연결부들을 포함하는 후면 상호연결 구조체를 제조하는 단계를 더 포함하고, 상기 후면 상호연결부들 중 적어도 하나는 상기 제1 메모리 유형의 하나 이상의 메모리 셀 및 상기 제2 메모리 유형의 하나 이상의 메모리 셀에 결합되는IC 디바이스를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제2 메모리 층 위에 전면 상호연결부들을 포함하는 전면 상호연결 구조체를 제조하는 단계를 더 포함하되,상기 전면 상호연결부들 중 적어도 하나는 상기 제1 메모리 유형의 하나 이상의 메모리 셀 및 상기 제2 메모리 유형의 하나 이상의 메모리 셀에 결합되는IC 디바이스를 제조하는 방법.</claim></claimInfo><claimInfo><claim>21. 전자 디바이스로서,캐리어 기판과,상기 캐리어 기판에 결합된 IC 디바이스를 포함하되,상기 IC 디바이스는, 프론트엔드 트랜지스터들을 포함하는 FEOL(front end of line) 층과, 액세스 트랜지스터 및 상기 액세스 트랜지스터에 결합된 커패시터를 포함하는 제1 메모리 셀을 포함하는 제1 메모리 층과, 선택기 디바이스 및 상기 선택기 디바이스에 결합된 저장 요소를 포함하는 제2 메모리 셀을 포함하는 제2 메모리 층을 포함하고, 상기 제1 메모리 층은 상기 FEOL 층과 상기 제2 메모리 층 사이에 있는전자 디바이스.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서,IC 패키지를 더 포함하되,상기 IC 패키지는 상기 IC 디바이스를 포함하고,상기 IC 패키지는 상기 IC 디바이스에 결합된 추가 IC 구성요소를 더 포함하는전자 디바이스.</claim></claimInfo><claimInfo><claim>23. 제21항 또는 제22항에 있어서,상기 캐리어 기판은 마더보드 또는 PCB인전자 디바이스.</claim></claimInfo><claimInfo><claim>24. 제21항 또는 제22항에 있어서,상기 전자 디바이스는 웨어러블 전자 디바이스 또는 휴대용 전자 디바이스인전자 디바이스.</claim></claimInfo><claimInfo><claim>25. 제21항 또는 제22항에 있어서,상기 전자 디바이스는 하나 이상의 통신 칩 및 안테나를 더 포함하는전자 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 오리건주 ***** 포틀...</address><code> </code><country> </country><engName>GOMES, Wilfred</engName><name>곰스 윌프레드</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 힐스보로 아...</address><code> </code><country> </country><engName>SHARMA, Abhishek A.</engName><name>샤르마 아비셰크 에이</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포...</address><code> </code><country> </country><engName>PULS, Conor P.</engName><name>펄스 코너 피</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포틀...</address><code> </code><country> </country><engName>KOBRINSKY, Mauro J.</engName><name>코브린스키 마우로 제이</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 힐스보로 ...</address><code> </code><country> </country><engName>FISCHER, Kevin J.</engName><name>피셔 케빈 제이</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>KAU, Derchang</engName><name>카우 더창</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>FAZIO, Albert</engName><name>파지오 알버트</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포틀...</address><code> </code><country> </country><engName>GHANI, Tahir</engName><name>가니 타히르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.25</priorityApplicationDate><priorityApplicationNumber>17/358,073</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.03.31</receiptDate><receiptNumber>1-1-2022-0345371-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2022.04.06</receiptDate><receiptNumber>9-1-2022-9003894-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.31</receiptDate><receiptNumber>1-1-2025-0358861-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220040045.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93855af8feb5955d748f39bfb20aa79525d39c7e1be9b6c4148e8f33f0e22d0a15bb812de477701978f464de82a90a9f99d6f431ad14c53349</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf59d35ad2bb8295515ced5167e445dd1dd75dc28f98dbd6c7e5e9995e5d6b298ec132627e288226ff38e92fd7f10a986ed12f4c65b717a333</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>