
include::template.adoc[]

Процесс верификации модели является важной и неотъемлемой частью разработки любой современной СБИС. Финальной частью разработки микросхемы 
является изготовление на специальной фабрике (TSMC, например). В отличие от программного обеспечения, 
изготовленная микросхема не может быть изменена, что сильно увеличивает цену ошибки. 
На данный момент верификация делится на несколько типов и имеет свои методологии.

=== Верификация в процессе разработки 

==== Функциональная верификация 

Основная задача функциональной верификации - проверка функционала системы, проверка каждого состаяния и по возможности 
достижение функционального покрытия 100% (каждый бит должен пройти переходы из 0 в 1 и наоборот). Результатом функциональной верификации 
является заключение о работоспособности ситемы, в особенности возможность выдержать рандомизированные тесты. 

Функциональная верификация имеет несколько методологий, каждая из которых позволяет использовать сильные стороны различных инструментов 
либо упрощает тестирование сложных объектов. 

===== UVM 

UVM(Universal Verification Methodology) - универальная методология верификации. Данная метология подразумевает создание универсального тестового 
окружения для конкретных тестовых задач(например, измерить частоту изменения сигнала в определенном узле). 
Созданное тестовое окружение может использоваться много раз, подключаясь к разным моделям в разных проектах. 
Большим преимуществом такого подхода является возможность быстрой верификации
(при условии, что уже существуют все готовые тестовые блоки окружения). 

[#UVM_schematic]
.Схема UVM тестирования
image::UVM.jpg[UVM]

===== Cocotb

===== Verilator

===== Assertion based verification 

==== Формальная и статический анализ


==== Прототипирование

В качестве одного из способов верификации может выступать прототипирование микросхемы с помощью FPGA. 
В ПЛИС загружается прошивка крупного блока или всей системы в целом (например микропроцессорная система, микроконтроллер), 
после чего создается программа на языке С или языке ассемблера, которая полностью проверяет функционал системы. 
Такой тип верификации полезен, чтобы на практике оценить возможные отклонения системы от идеальности, также такой подход помогает 
верифицировать схемы без четкого разделения на программную и аппаратную части(например, USB). 

=== Производственная верификация