Fitter report for KP_8
Wed Mar 20 16:50:37 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Carry Chains
 11. Cascade Chains
 12. Embedded Cells
 13. Non-Global High Fan-Out Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Fitter RAM Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Wed Mar 20 16:50:37 2024   ;
; Quartus II Version    ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name         ; KP_8                                    ;
; Top-level Entity Name ; cpu                                     ;
; Family                ; ACEX1K                                  ;
; Device                ; EP1K10TC100-1                           ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 302 / 576 ( 52 % )                      ;
; Total pins            ; 54 / 66 ( 82 % )                        ;
; Total memory bits     ; 4,224 / 12,288 ( 34 % )                 ;
; Total PLLs            ; 0 / 1 ( 0 % )                           ;
+-----------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; AUTO               ;                    ;
; Fitter Effort                                              ; Standard Fit       ; Auto Fit           ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                             ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; clk  ; 39    ; --  ; --   ; 67      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                            ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; z        ; 58    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; wreg     ; 34    ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[15]    ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[14]    ; 56    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[13]    ; 97    ; --  ; 23   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[12]    ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[11]    ; 63    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[10]    ; 96    ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[9]     ; 62    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[8]     ; 32    ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[7]     ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[6]     ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[5]     ; 68    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[4]     ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[3]     ; 70    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[2]     ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[1]     ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[0]     ; 69    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[7]    ; 61    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[6]    ; 16    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[5]    ; 79    ; --  ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[4]    ; 15    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[3]    ; 77    ; --  ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[2]    ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[1]    ; 64    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[0]    ; 78    ; --  ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; c        ; 49    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; n        ; 87    ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; wmem     ; 93    ; --  ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[7]     ; 29    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[6]     ; 48    ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[5]     ; 43    ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[4]     ; 84    ; --  ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[3]     ; 10    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[2]     ; 86    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[1]     ; 71    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[0]     ; 80    ; --  ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[7] ; 50    ; --  ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[6] ; 45    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[5] ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[4] ; 46    ; --  ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[3] ; 33    ; --  ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[2] ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[1] ; 98    ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[0] ; 22    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[7]     ; 94    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[6]     ; 85    ; --  ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[5]     ; 55    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[4]     ; 57    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[3]     ; 5     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[2]     ; 47    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[1]     ; 82    ; --  ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[0]     ; 81    ; --  ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; ^CONF_DONE ;              ;
; 2     ; ^nCEO      ;              ;
; 3     ; #TDO       ;              ;
; 4     ; VCC_IO     ;              ;
; 5     ; x[3]       ; LVTTL/LVCMOS ;
; 6     ; k[6]       ; LVTTL/LVCMOS ;
; 7     ; k[7]       ; LVTTL/LVCMOS ;
; 8     ; k[1]       ; LVTTL/LVCMOS ;
; 9     ; k[2]       ; LVTTL/LVCMOS ;
; 10    ; y[3]       ; LVTTL/LVCMOS ;
; 11    ; GND_INT    ;              ;
; 12    ; VCC_INT    ;              ;
; 13    ; d_bus[2]   ; LVTTL/LVCMOS ;
; 14    ; ak[2]      ; LVTTL/LVCMOS ;
; 15    ; ak[4]      ; LVTTL/LVCMOS ;
; 16    ; ak[6]      ; LVTTL/LVCMOS ;
; 17    ; VCC_IO     ;              ;
; 18    ; GND_INT    ;              ;
; 19    ; d_bus[5]   ; LVTTL/LVCMOS ;
; 20    ; k[4]       ; LVTTL/LVCMOS ;
; 21    ; k[15]      ; LVTTL/LVCMOS ;
; 22    ; d_bus[0]   ; LVTTL/LVCMOS ;
; 23    ; k[12]      ; LVTTL/LVCMOS ;
; 24    ; #TMS       ;              ;
; 25    ; ^nSTATUS   ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; GND*       ;              ;
; 29    ; y[7]       ; LVTTL/LVCMOS ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; k[8]       ; LVTTL/LVCMOS ;
; 33    ; d_bus[3]   ; LVTTL/LVCMOS ;
; 34    ; wreg       ; LVTTL/LVCMOS ;
; 35    ; VCC_INT    ;              ;
; 36    ; GND_INT    ;              ;
; 37    ; VCC_CKLK   ;              ;
; 38    ; GND+       ;              ;
; 39    ; clk        ; LVTTL/LVCMOS ;
; 40    ; GND+       ;              ;
; 41    ; GND_CKLK   ;              ;
; 42    ; GND_INT    ;              ;
; 43    ; y[5]       ; LVTTL/LVCMOS ;
; 44    ; VCC_IO     ;              ;
; 45    ; d_bus[6]   ; LVTTL/LVCMOS ;
; 46    ; d_bus[4]   ; LVTTL/LVCMOS ;
; 47    ; x[2]       ; LVTTL/LVCMOS ;
; 48    ; y[6]       ; LVTTL/LVCMOS ;
; 49    ; c          ; LVTTL/LVCMOS ;
; 50    ; d_bus[7]   ; LVTTL/LVCMOS ;
; 51    ; ^nCONFIG   ;              ;
; 52    ; VCC_INT    ;              ;
; 53    ; ^MSEL1     ;              ;
; 54    ; ^MSEL0     ;              ;
; 55    ; x[5]       ; LVTTL/LVCMOS ;
; 56    ; k[14]      ; LVTTL/LVCMOS ;
; 57    ; x[4]       ; LVTTL/LVCMOS ;
; 58    ; z          ; LVTTL/LVCMOS ;
; 59    ; GND_INT    ;              ;
; 60    ; VCC_INT    ;              ;
; 61    ; ak[7]      ; LVTTL/LVCMOS ;
; 62    ; k[9]       ; LVTTL/LVCMOS ;
; 63    ; k[11]      ; LVTTL/LVCMOS ;
; 64    ; ak[1]      ; LVTTL/LVCMOS ;
; 65    ; GND*       ;              ;
; 66    ; GND_INT    ;              ;
; 67    ; VCC_IO     ;              ;
; 68    ; k[5]       ; LVTTL/LVCMOS ;
; 69    ; k[0]       ; LVTTL/LVCMOS ;
; 70    ; k[3]       ; LVTTL/LVCMOS ;
; 71    ; y[1]       ; LVTTL/LVCMOS ;
; 72    ; VCC_INT    ;              ;
; 73    ; #TDI       ;              ;
; 74    ; ^nCE       ;              ;
; 75    ; ^DCLK      ;              ;
; 76    ; ^DATA0     ;              ;
; 77    ; ak[3]      ; LVTTL/LVCMOS ;
; 78    ; ak[0]      ; LVTTL/LVCMOS ;
; 79    ; ak[5]      ; LVTTL/LVCMOS ;
; 80    ; y[0]       ; LVTTL/LVCMOS ;
; 81    ; x[0]       ; LVTTL/LVCMOS ;
; 82    ; x[1]       ; LVTTL/LVCMOS ;
; 83    ; VCC_IO     ;              ;
; 84    ; y[4]       ; LVTTL/LVCMOS ;
; 85    ; x[6]       ; LVTTL/LVCMOS ;
; 86    ; y[2]       ; LVTTL/LVCMOS ;
; 87    ; n          ; LVTTL/LVCMOS ;
; 88    ; GND_INT    ;              ;
; 89    ; GND+       ;              ;
; 90    ; GND+       ;              ;
; 91    ; GND+       ;              ;
; 92    ; VCC_INT    ;              ;
; 93    ; wmem       ; LVTTL/LVCMOS ;
; 94    ; x[7]       ; LVTTL/LVCMOS ;
; 95    ; GND_INT    ;              ;
; 96    ; k[10]      ; LVTTL/LVCMOS ;
; 97    ; k[13]      ; LVTTL/LVCMOS ;
; 98    ; d_bus[1]   ; LVTTL/LVCMOS ;
; 99    ; GND*       ;              ;
; 100   ; #TCK       ;              ;
+-------+------------+--------------+


+-------------------------------------------------------------------------+
; Control Signals                                                         ;
+-----------------------+---------+---------+--------------+--------------+
; Name                  ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-----------------------+---------+---------+--------------+--------------+
; sync_wr:inst3|wreg    ; LC7_B13 ; 8       ; Clock enable ; Non-global   ;
; sync_wr:inst3|wmem~13 ; LC3_B13 ; 9       ; Write enable ; Non-global   ;
; control:inst1|branch  ; LC4_B11 ; 8       ; Sync. load   ; Non-global   ;
; clk                   ; 39      ; 67      ; Clock        ; Pin          ;
+-----------------------+---------+---------+--------------+--------------+


+---------------------------------+
; Global & Other Fast Signals     ;
+------+-------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+------+-------+---------+--------+
; clk  ; 39    ; 67      ; yes    ;
+------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 1                      ;
; 9                  ; 4                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 7     ;
+--------+-------+


+---------------------------------------------------------------------------------------------+
; Embedded Cells                                                                              ;
+--------+---------------------------------------------------------------------+------+-------+
; Cell # ; Name                                                                ; Mode ; Turbo ;
+--------+---------------------------------------------------------------------+------+-------+
; EC1_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[15]          ; RAM  ; Off   ;
; EC16_B ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[14]          ; RAM  ; Off   ;
; EC8_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[13]          ; RAM  ; Off   ;
; EC12_B ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[12]          ; RAM  ; Off   ;
; EC4_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[11]          ; RAM  ; Off   ;
; EC10_B ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[10]          ; RAM  ; Off   ;
; EC5_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[9]           ; RAM  ; Off   ;
; EC9_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[8]           ; RAM  ; Off   ;
; EC6_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[7]           ; RAM  ; Off   ;
; EC13_B ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[6]           ; RAM  ; Off   ;
; EC2_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[5]           ; RAM  ; Off   ;
; EC14_B ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[4]           ; RAM  ; Off   ;
; EC3_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[3]           ; RAM  ; Off   ;
; EC15_B ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[2]           ; RAM  ; Off   ;
; EC7_B  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[1]           ; RAM  ; Off   ;
; EC11_B ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[0]           ; RAM  ; Off   ;
; EC2_A  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM  ; Off   ;
; EC7_A  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM  ; Off   ;
; EC3_A  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM  ; Off   ;
; EC1_A  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM  ; Off   ;
; EC16_A ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM  ; Off   ;
; EC9_A  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM  ; Off   ;
; EC10_A ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM  ; Off   ;
; EC12_A ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM  ; Off   ;
+--------+---------------------------------------------------------------------+------+-------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[0]                                ; 51      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[1]                                ; 38      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[2]                                ; 30      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[12]                               ; 29      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[13]                               ; 24      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[14]                               ; 20      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[4]                                ; 20      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[5]                                ; 20      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[8]                                ; 20      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[15]                               ; 19      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[9]                                ; 19      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 18      ;
; control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter|q[7]~0               ; 17      ;
; blok_ron:inst2|ron~1331                                                                  ; 17      ;
; blok_ron:inst2|ron~1329                                                                  ; 17      ;
; blok_ron:inst2|ron~1337                                                                  ; 17      ;
; blok_ron:inst2|ron~1341                                                                  ; 17      ;
; blok_ron:inst2|ron~1333                                                                  ; 17      ;
; blok_ron:inst2|ron~1327                                                                  ; 17      ;
; blok_ron:inst2|ron~1339                                                                  ; 17      ;
; blok_ron:inst2|ron~1335                                                                  ; 17      ;
; blok_ron:inst2|ron__dual~1665                                                            ; 14      ;
; blok_ron:inst2|ron__dual~1671                                                            ; 14      ;
; blok_ron:inst2|ron__dual~1659                                                            ; 14      ;
; blok_ron:inst2|ron__dual~1677                                                            ; 13      ;
; alu:inst12|Equal0~59                                                                     ; 12      ;
; alu:inst12|d_bus[7]~9737                                                                 ; 9       ;
; alu:inst12|Equal1~54                                                                     ; 9       ;
; sync_wr:inst3|wmem~14                                                                    ; 9       ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[3]                                ; 8       ;
; rtl~92                                                                                   ; 8       ;
; rtl~93                                                                                   ; 8       ;
; alu:inst12|d_bus[7]~9736                                                                 ; 8       ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[6]                                ; 8       ;
; rtl~91                                                                                   ; 8       ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[7]                                ; 8       ;
; alu:inst12|d_bus[6]~9724                                                                 ; 8       ;
; rtl~90                                                                                   ; 8       ;
; alu:inst12|d_bus[0]~9776                                                                 ; 8       ;
; sync_wr:inst3|wreg~22                                                                    ; 8       ;
; alu:inst12|d_bus[1]~9775                                                                 ; 8       ;
; alu:inst12|d_bus[3]~9763                                                                 ; 8       ;
; alu:inst12|d_bus[2]~9769                                                                 ; 8       ;
; alu:inst12|d_bus[4]~9757                                                                 ; 8       ;
+------------------------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 31             ;
; 1                        ; 1              ;
; 2                        ; 0              ;
; 3                        ; 0              ;
; 4                        ; 1              ;
; 5                        ; 2              ;
; 6                        ; 2              ;
; 7                        ; 5              ;
; 8                        ; 30             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 34             ;
; 1                           ; 0              ;
; 2                           ; 2              ;
; 3                           ; 4              ;
; 4                           ; 6              ;
; 5                           ; 6              ;
; 6                           ; 13             ;
; 7                           ; 6              ;
; 8                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 31             ;
; 2 - 3                      ; 1              ;
; 4 - 5                      ; 1              ;
; 6 - 7                      ; 3              ;
; 8 - 9                      ; 14             ;
; 10 - 11                    ; 10             ;
; 12 - 13                    ; 6              ;
; 14 - 15                    ; 1              ;
; 16 - 17                    ; 2              ;
; 18 - 19                    ; 3              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  91 / 96 ( 95 % )   ;  14 / 48 ( 29 % )           ;  16 / 48 ( 33 % )            ;
;  B    ;  50 / 96 ( 52 % )   ;  5 / 48 ( 10 % )            ;  2 / 48 ( 4 % )              ;
;  C    ;  10 / 96 ( 10 % )   ;  4 / 48 ( 8 % )             ;  2 / 48 ( 4 % )              ;
; Total ;  151 / 288 ( 52 % ) ;  23 / 144 ( 16 % )          ;  20 / 144 ( 14 % )           ;
+-------+---------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  3 / 24 ( 13 % )   ;
; 2     ;  4 / 24 ( 17 % )   ;
; 3     ;  3 / 24 ( 13 % )   ;
; 4     ;  1 / 24 ( 4 % )    ;
; 5     ;  2 / 24 ( 8 % )    ;
; 6     ;  5 / 24 ( 21 % )   ;
; 7     ;  3 / 24 ( 13 % )   ;
; 8     ;  7 / 24 ( 29 % )   ;
; 9     ;  2 / 24 ( 8 % )    ;
; 10    ;  4 / 24 ( 17 % )   ;
; 11    ;  1 / 24 ( 4 % )    ;
; 12    ;  4 / 24 ( 17 % )   ;
; 13    ;  3 / 24 ( 13 % )   ;
; 14    ;  7 / 24 ( 29 % )   ;
; 15    ;  3 / 24 ( 13 % )   ;
; 16    ;  3 / 24 ( 13 % )   ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  3 / 24 ( 13 % )   ;
; 19    ;  2 / 24 ( 8 % )    ;
; 20    ;  1 / 24 ( 4 % )    ;
; 21    ;  1 / 24 ( 4 % )    ;
; 22    ;  3 / 24 ( 13 % )   ;
; 23    ;  2 / 24 ( 8 % )    ;
; 24    ;  1 / 24 ( 4 % )    ;
; Total ;  68 / 576 ( 12 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  10 / 48 ( 21 % ) ;
; Total ;  10 / 48 ( 21 % ) ;
+-------+-------------------+


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+-----------------------------------+-------------------------------+
; Resource                          ; Usage                         ;
+-----------------------------------+-------------------------------+
; Total logic elements              ; 302 / 576 ( 52 % )            ;
; Registers                         ; 43 / 576 ( 7 % )              ;
; Logic elements in carry chains    ; 44                            ;
; User inserted logic elements      ; 0                             ;
; I/O pins                          ; 54 / 66 ( 82 % )              ;
;     -- Clock pins                 ; 3                             ;
;     -- Dedicated input pins       ; 5 / 4 ( 125 % )               ;
; Global signals                    ; 1                             ;
; EABs                              ; 2 / 3 ( 67 % )                ;
; Total memory bits                 ; 4,224 / 12,288 ( 34 % )       ;
; Total RAM block bits              ; 8,192 / 12,288 ( 67 % )       ;
; PLLs                              ; 0 / 1 ( 0 % )                 ;
; Maximum fan-out node              ; blok_ron:inst2|ron__dual~1605 ;
; Maximum fan-out                   ; 86                            ;
; Highest non-global fan-out signal ; blok_ron:inst2|ron__dual~1605 ;
; Highest non-global fan-out        ; 86                            ;
; Total fan-out                     ; 1306                          ;
; Average fan-out                   ; 3.44                          ;
+-----------------------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                      ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                      ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------+--------------+
; |cpu                                      ; 302 (4)     ; 43           ; 4224        ; 54   ; 259 (4)      ; 2 (0)             ; 41 (0)           ; 44 (0)          ; 0 (0)      ; |cpu                                                                     ; work         ;
;    |alu:inst12|                           ; 214 (150)   ; 0            ; 0           ; 0    ; 214 (150)    ; 0 (0)             ; 0 (0)            ; 36 (4)          ; 0 (0)      ; |cpu|alu:inst12                                                          ; work         ;
;       |lpm_add_sub:Add0|                  ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add0                                         ; work         ;
;          |addcore:adder|                  ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add0|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_add_sub:Add1|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add1                                         ; work         ;
;          |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add1|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_add_sub:Add2|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add2                                         ; work         ;
;          |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add2|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_add_sub:Add3|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add3                                         ; work         ;
;          |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add3|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_add_sub:Add4|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add4                                         ; work         ;
;          |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add4|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_add_sub:Add5|                  ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add5                                         ; work         ;
;          |addcore:adder|                  ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add5|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node   ; work         ;
;    |blok_ron:inst2|                       ; 64 (64)     ; 32           ; 0           ; 0    ; 32 (32)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |cpu|blok_ron:inst2                                                      ; work         ;
;    |control:inst1|                        ; 15 (7)      ; 8            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|control:inst1                                                       ; work         ;
;       |lpm_counter:q_pc_rtl_0|            ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |cpu|control:inst1|lpm_counter:q_pc_rtl_0                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |cpu|control:inst1|lpm_counter:q_pc_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;    |lpm_ram_dq0:inst15|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_ram_dq0:inst15                                                  ; work         ;
;       |lpm_ram_dq:lpm_ram_dq_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component                  ; work         ;
;          |altram:sram|                    ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram      ; work         ;
;    |lpm_rom0:inst6|                       ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_rom0:inst6                                                      ; work         ;
;       |lpm_rom:lpm_rom_component|         ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_rom0:inst6|lpm_rom:lpm_rom_component                            ; work         ;
;          |altrom:srom|                    ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom                ; work         ;
;    |status_reg:inst4|                     ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |cpu|status_reg:inst4                                                    ; work         ;
;    |sync_wr:inst3|                        ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu|sync_wr:inst3                                                       ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; clk      ; Input    ; OFF         ;
; z        ; Output   ; OFF         ;
; wreg     ; Output   ; OFF         ;
; k[15]    ; Output   ; OFF         ;
; k[14]    ; Output   ; OFF         ;
; k[13]    ; Output   ; OFF         ;
; k[12]    ; Output   ; OFF         ;
; k[11]    ; Output   ; OFF         ;
; k[10]    ; Output   ; OFF         ;
; k[9]     ; Output   ; OFF         ;
; k[8]     ; Output   ; OFF         ;
; k[7]     ; Output   ; OFF         ;
; k[6]     ; Output   ; OFF         ;
; k[5]     ; Output   ; OFF         ;
; k[4]     ; Output   ; OFF         ;
; k[3]     ; Output   ; OFF         ;
; k[2]     ; Output   ; OFF         ;
; k[1]     ; Output   ; OFF         ;
; k[0]     ; Output   ; OFF         ;
; ak[7]    ; Output   ; OFF         ;
; ak[6]    ; Output   ; OFF         ;
; ak[5]    ; Output   ; OFF         ;
; ak[4]    ; Output   ; OFF         ;
; ak[3]    ; Output   ; OFF         ;
; ak[2]    ; Output   ; OFF         ;
; ak[1]    ; Output   ; OFF         ;
; ak[0]    ; Output   ; OFF         ;
; c        ; Output   ; OFF         ;
; n        ; Output   ; OFF         ;
; wmem     ; Output   ; OFF         ;
; y[7]     ; Output   ; OFF         ;
; y[6]     ; Output   ; OFF         ;
; y[5]     ; Output   ; OFF         ;
; y[4]     ; Output   ; OFF         ;
; y[3]     ; Output   ; OFF         ;
; y[2]     ; Output   ; OFF         ;
; y[1]     ; Output   ; OFF         ;
; y[0]     ; Output   ; OFF         ;
; d_bus[7] ; Output   ; OFF         ;
; d_bus[6] ; Output   ; OFF         ;
; d_bus[5] ; Output   ; OFF         ;
; d_bus[4] ; Output   ; OFF         ;
; d_bus[3] ; Output   ; OFF         ;
; d_bus[2] ; Output   ; OFF         ;
; d_bus[1] ; Output   ; OFF         ;
; d_bus[0] ; Output   ; OFF         ;
; x[7]     ; Output   ; OFF         ;
; x[6]     ; Output   ; OFF         ;
; x[5]     ; Output   ; OFF         ;
; x[4]     ; Output   ; OFF         ;
; x[3]     ; Output   ; OFF         ;
; x[2]     ; Output   ; OFF         ;
; x[1]     ; Output   ; OFF         ;
; x[0]     ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+----------+----------+
; Name                                                                   ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF      ; Location ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+----------+----------+
; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content ; Single Port ; 16           ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 1    ; none     ; ESB_A    ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|content           ; ROM         ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 1    ; test.mif ; ESB_B    ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+----------+----------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in B:/study/labs8/MSIPU/Coursework/KP/KP_8.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Wed Mar 20 16:50:33 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off KP_8 -c KP_8
Info: Automatically selected device EP1K10TC100-1 for design KP_8
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Mar 20 2024 at 16:50:33
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 228 megabytes
    Info: Processing ended: Wed Mar 20 16:50:37 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


