# Глава 4. Основы последовательностной логики. Управление энергопотреблением цифровой схемы
## Описание
Глава охватывает основные принципы разработки последовательностных устройств: рассмотрены защелки и триггеры, приведены примеры различных реализаций триггеров на языке **Verilog** и их использование при работе с платой ПЛИС. **Триггеры** – широко используемые блоки при сложном цифровом проектировании. Поскольку триггеры могут хранить состояние системы, на них можно строить сложные устройства в виде конечных автоматов. В свою очередь, применение конечных автоматов позволяет проектировать сложные цифровые системы с возможностью формальной верификации. Другое применение триггеров – это конвейерное проектирование, которое может увеличить быстродействие вычислительных систем.

## Требования к аппаратным и программным средствам
Для выполнения практических работ вам понадобится следующее программное и аппаратное обеспечение:
- персональный компьютер с установленной операционной системой Windows (виртуальная машина с ОС Windows не подойдет), x64, 8GB RAM, USB port;
- пакет [Quartus Prime Lite Edition](http://dl.altera.com/?edition=lite);
- пакет ModelSim Altera Edition или программы [Icarus Verilog](https://bleyer.org/icarus/) и [GTKWave](https://gtkwave.sourceforge.net/);
- отладочная плата компании [Terasic DE10-Lite](http://de10-lite.terasic.com) или другая отладочная плата на основе ПЛИС Intel FPGA или Xilinx (может потребоваться миграция проектов, если она еще не сделана в [дополнительных материалах](alt_boards/) к данной книге).