---
id: plis-dev-kit
title: Отладочный комплект
sidebar_label: Отладочный комплект
sidebar_position: 1
---

import DocumentFigure from '@site/src/components/ui/DocumentFigure';
import DocumentLink from '@site/src/components/ui/DocumentLink';

## Состав отладочного комплекта КФЦС.441461.245

- Отладочная плата КФЦС.441461.195;
- USB-кабель для подключения отладочной платы к ПК;
- Блок питания отладочной платы;
- ПО XCAD для синтеза зашивки ПЛИС;
- ПО DCSProg-6 для программирования микросхемы.

## Отладочная плата

<DocumentFigure src="/img/5400ТС015/programming/plis-board-img.png" alt="Отладочная плата КФЦС.441461.195" caption="Отладочная плата КФЦС.441461.195" />

<table className="table docs-table">
  <thead>
    <tr>
      <th>№</th>
      <th>Обозначение</th>
      <th>Назначение</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td>1</td>
      <td>K1</td>
      <td>Кнопка включения питания.</td>
    </tr>
    <tr>
      <td>2</td>
      <td>DC 12V</td>
      <td>Разъём блока питания для подачи напряжения на плату.</td>
    </tr>
    <tr>
      <td>3</td>
      <td>XP1</td>
      <td>Разъём для подключения платы к ПК.</td>
    </tr>
    <tr>
      <td>4</td>
      <td>SW1…SW6</td>
      <td>
        • <strong>nDRES</strong> – Кнопка программного сброса. Обеспечивает сброс цифровой части микросхемы.
        <br />• <strong>nGRES</strong> – Кнопка аппаратного сброса. Позволяет сбросить микросхему к её исходному состоянию.
        <br />• <strong>DIO4…DIO1</strong> – Кнопки для подачи лог. «1» или лог. «0» (в зависимости от положения джамперов XP5…XP8).
      </td>
    </tr>
    <tr>
      <td>5</td>
      <td>XP5…XP8</td>
      <td>Выводы для подключения джамперов. Устанавливают уровень сигнала на DIO1…DIO4.</td>
    </tr>
    <tr>
      <td>6</td>
      <td>GEN</td>
      <td>Выводы для подключения внешнего генератора тактового сигнала.</td>
    </tr>
    <tr>
      <td>7</td>
      <td>EXT MEM</td>
      <td>Выводы для работы с внешней памятью.</td>
    </tr>
    <tr>
      <td>8</td>
      <td>B.SRC</td>
      <td>Тестовый выход для проверки интерфейса загрузки в ОЗУ при B.MS = 1 (0 – внутреннее ПЗУ, 1 – SPI).</td>
    </tr>
    <tr>
      <td>9</td>
      <td>VDDA</td>
      <td>Тестовый выход для проверки напряжения питания аналоговой части микросхемы.</td>
    </tr>
    <tr>
      <td>10</td>
      <td>VDDOTP</td>
      <td>Тестовый выход для проверки напряжения питания ПЗУ.</td>
    </tr>
    <tr>
      <td>11</td>
      <td>B.MS</td>
      <td>Тестовый выход: проверка режима программирования ПЛИС (0 – JTAG, 1 – Self-programmer).</td>
    </tr>
    <tr>
      <td>12</td>
      <td>DD27</td>
      <td>Контактирующее устройство для установки микросхемы.</td>
    </tr>
    <tr>
      <td>13</td>
      <td>VDDCORE</td>
      <td>Тестовый выход для проверки питания ядра ПЛИС.</td>
    </tr>
    <tr>
      <td>14</td>
      <td>VDDDR OUT</td>
      <td>Выводы для подачи напряжения VDDDR на DIO или внешние элементы.</td>
    </tr>
    <tr>
      <td>15</td>
      <td>K2</td>
      <td>Переключатель: установка лог.1 на выводы DIO18…DIO11.</td>
    </tr>
  </tbody>
</table>

### Электрическая схема

<DocumentLink src="/files/5400TC015/dev-board-5400TC015.pdf" label="Электрическая схема отладочной платы КФЦС.441461.195" />

### Список компонентов
<DocumentLink src="/files/5400TC015/dev-board-components-5400TC015.pdf" label="Cписок компонентов отладочной платы КФЦС.441461.195" />


## Тактирование

На отладочной плате установлен генератор с максимальной частотой 16 МГц. По умолчанию он
работает с частотой 16 МГц, подаваемой на вывод GCLK1. 

В программе [DCSProg](/docs/5400TC015/programming/plis-dcsprog#gclk) можно изменить
частоту на одно из значений (2, 4, 8, 16 МГц) и выбрать, на какой из выводов (GCLK1–GCLK4) она будет
подана. Текущая частота выводится на контакт GEN ([отладочная плата, позиция 6](/docs/5400TC015/programming/plis-dev-kit#отладочная-плата)).

:::tip

Если необходимо использовать внешний источник тактового сигнала, его можно подключить через
вывод GEN ([отладочная плата, позиция 6](/docs/5400TC015/programming/plis-dev-kit#отладочная-плата)), предварительно отключив встроенный генератор в [DCSProg](/docs/5400TC015/programming/plis-dcsprog#gclk), выбрав опцию `«GCLK» – «Выкл. внешнюю частоту»`. 

После подключения внешнего источника сигнал будет подаваться напрямую.

:::

