// Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
// Copyright 2022-2023 Advanced Micro Devices, Inc. All Rights Reserved.
// --------------------------------------------------------------------------------
// Tool Version: Vivado v.2023.2 (lin64) Build 4029153 Fri Oct 13 20:13:54 MDT 2023
// Date        : Tue Dec 23 14:43:37 2025
// Host        : salvage running 64-bit Linux Mint 22.1
// Command     : write_verilog -mode timesim -sdf_anno true -force results/gpio_axi/gpio_axi_netlist.v
// Design      : gpio_axi
// Purpose     : This verilog netlist is a timing simulation representation of the design and should not be modified or
//               synthesized. Please ensure that this netlist is used with the corresponding SDF file.
// Device      : xc7a35ticsg324-1L
// --------------------------------------------------------------------------------
`timescale 1 ps / 1 ps
`define XIL_TIMING

module IOBUF_UNIQ_BASE_
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD1
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD10
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD11
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD12
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD13
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD14
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD15
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD16
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD17
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD18
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD19
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD2
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD20
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD21
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD22
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD23
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD24
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD25
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD26
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD27
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD28
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD29
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD3
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD30
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD31
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD4
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD5
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD6
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD7
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD8
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module IOBUF_HD9
   (IO,
    O,
    I,
    T);
  inout IO;
  output O;
  input I;
  input T;

  wire I;
  wire IO;
  wire O;
  wire T;

  IBUF IBUF
       (.I(IO),
        .O(O));
  OBUFT OBUFT
       (.I(I),
        .O(IO),
        .T(T));
endmodule

module axi4lite_slave_adapter
   (s_axi_wready_OBUF,
    s_axi_awready_OBUF,
    s_axi_arready_OBUF,
    s_axi_bvalid_OBUF,
    s_axi_rvalid_OBUF,
    \s_reg_data_o_reg[31] ,
    \s_reg_data_o_reg[30] ,
    \s_reg_data_o_reg[29] ,
    \s_reg_data_o_reg[28] ,
    \s_reg_data_o_reg[27] ,
    \s_reg_data_o_reg[26] ,
    \s_reg_data_o_reg[25] ,
    \s_reg_data_o_reg[24] ,
    \s_reg_data_o_reg[23] ,
    \s_reg_data_o_reg[22] ,
    \s_reg_data_o_reg[21] ,
    \s_reg_data_o_reg[20] ,
    \s_reg_data_o_reg[19] ,
    \s_reg_data_o_reg[18] ,
    \s_reg_data_o_reg[17] ,
    \s_reg_data_o_reg[16] ,
    \s_reg_data_o_reg[15] ,
    \s_reg_data_o_reg[14] ,
    \s_reg_data_o_reg[13] ,
    \s_reg_data_o_reg[12] ,
    \s_reg_data_o_reg[11] ,
    \s_reg_data_o_reg[10] ,
    \s_reg_data_o_reg[9] ,
    \s_reg_data_o_reg[8] ,
    \s_reg_data_o_reg[7] ,
    \s_reg_data_o_reg[6] ,
    \s_reg_data_o_reg[5] ,
    \s_reg_data_o_reg[4] ,
    \s_reg_data_o_reg[3] ,
    \s_reg_data_o_reg[2] ,
    \s_reg_data_o_reg[1] ,
    \s_reg_data_o_reg[0] ,
    \s_reg_int_sts_reg[31] ,
    \s_axi_awaddr[2] ,
    \s_reg_int_sts_reg[29] ,
    \s_reg_int_sts_reg[28] ,
    \s_reg_int_sts_reg[27] ,
    \s_reg_int_sts_reg[25] ,
    \s_reg_int_sts_reg[24] ,
    \s_reg_int_sts_reg[23] ,
    s_axi_wready_reg_0,
    \s_reg_int_sts_reg[21] ,
    \s_reg_int_sts_reg[20] ,
    \s_reg_int_sts_reg[19] ,
    \s_reg_int_sts_reg[17] ,
    \s_reg_int_sts_reg[16] ,
    \s_reg_int_sts_reg[14] ,
    \s_axi_wstrb[1] ,
    \s_reg_int_sts_reg[13] ,
    \s_reg_int_sts_reg[12] ,
    \s_reg_int_sts_reg[11] ,
    \s_reg_int_sts_reg[10] ,
    \s_reg_int_sts_reg[9] ,
    \s_reg_int_sts_reg[7] ,
    \s_axi_wstrb[0] ,
    \s_reg_int_sts_reg[6] ,
    \s_reg_int_sts_reg[5] ,
    \s_reg_int_sts_reg[3] ,
    \s_reg_int_sts_reg[1] ,
    \s_reg_int_sts_reg[0] ,
    s_axi_rdata_OBUF,
    s_axi_wready_reg_1,
    s_axi_wready_reg_2,
    s_axi_wready_reg_3,
    E,
    s_axi_wready_reg_4,
    s_axi_wready_reg_5,
    s_axi_wready_reg_6,
    s_axi_wready_reg_7,
    s_axi_wready_reg_8,
    s_axi_wready_reg_9,
    \s_axi_wstrb[1]_0 ,
    s_axi_wready_reg_10,
    s_axi_wready_reg_11,
    \s_axi_wstrb[1]_1 ,
    s_axi_wready_reg_12,
    s_axi_wready_reg_13,
    \s_axi_wstrb[1]_2 ,
    \s_axi_wstrb[1]_3 ,
    s_axi_wready_reg_14,
    s_axi_wready_reg_15,
    s_axi_wready_reg_16,
    s_axi_wready_reg_17,
    s_axi_wready_reg_18,
    s_axi_wready_reg_19,
    \s_axi_awaddr[4] ,
    \s_axi_awaddr[3] ,
    \s_axi_awaddr[3]_0 ,
    \s_axi_awaddr[4]_0 ,
    \s_axi_wstrb[3] ,
    \s_axi_awaddr[3]_1 ,
    \s_axi_awaddr[3]_2 ,
    \s_axi_awaddr[3]_3 ,
    \s_axi_awaddr[4]_1 ,
    \s_axi_awaddr[2]_0 ,
    s_axi_wready_reg_20,
    CLK,
    s_axi_arready_reg_0,
    D,
    p_35_in,
    p_33_in,
    p_31_in,
    p_29_in,
    p_27_in,
    p_25_in,
    p_23_in,
    p_21_in,
    p_19_in,
    p_17_in,
    p_15_in,
    p_13_in,
    p_11_in,
    p_9_in,
    p_7_in,
    p_5_in,
    p_3_in,
    p_1_in103_in,
    p_1_in100_in,
    p_1_in97_in,
    p_1_in94_in,
    p_1_in91_in,
    p_1_in88_in,
    p_1_in85_in,
    p_1_in82_in,
    p_1_in79_in,
    p_1_in76_in,
    p_1_in73_in,
    p_1_in70_in,
    p_1_in67_in,
    \s_reg_data_o_reg[1]_0 ,
    \s_reg_data_o_reg[0]_0 ,
    \s_reg_int_sts_reg[31]_0 ,
    p_1_in199_in,
    \s_reg_int_sts_reg[29]_0 ,
    p_1_in195_in,
    \s_reg_int_sts_reg[28]_0 ,
    p_1_in193_in,
    \s_reg_int_sts_reg[27]_0 ,
    p_1_in191_in,
    \s_reg_int_sts_reg[25]_0 ,
    p_1_in187_in,
    \s_reg_int_sts_reg[24]_0 ,
    p_1_in185_in,
    \s_reg_int_sts_reg[23]_0 ,
    p_1_in183_in,
    \s_reg_int_sts_reg[21]_0 ,
    p_1_in179_in,
    \s_reg_int_sts_reg[20]_0 ,
    p_1_in177_in,
    \s_reg_int_sts_reg[19]_0 ,
    p_1_in175_in,
    \s_reg_int_sts_reg[17]_0 ,
    p_1_in171_in,
    \s_reg_int_sts_reg[16]_0 ,
    p_1_in169_in,
    \s_reg_int_sts_reg[14]_0 ,
    p_1_in165_in,
    \s_reg_int_sts_reg[13]_0 ,
    p_1_in163_in,
    \s_reg_int_sts_reg[12]_0 ,
    p_1_in161_in,
    \s_reg_int_sts_reg[11]_0 ,
    p_1_in159_in,
    \s_reg_int_sts_reg[10]_0 ,
    p_1_in157_in,
    \s_reg_int_sts_reg[9]_0 ,
    p_1_in155_in,
    \s_reg_int_sts_reg[7]_0 ,
    p_1_in151_in,
    \s_reg_int_sts_reg[6]_0 ,
    p_1_in149_in,
    \s_reg_int_sts_reg[5]_0 ,
    p_1_in147_in,
    \s_reg_int_sts_reg[3]_0 ,
    p_1_in143_in,
    \s_reg_int_sts_reg[1]_0 ,
    p_1_in139_in,
    \s_reg_int_sts_reg[0]_0 ,
    \s_reg_int_sts_reg[0]_1 ,
    \s_axi_rdata[3] ,
    \s_axi_rdata[3]_0 ,
    \s_axi_rdata[1] ,
    \s_axi_rdata[1]_0 ,
    \s_axi_rdata[9] ,
    \s_axi_rdata[9]_0 ,
    \s_axi_rdata[17] ,
    \s_axi_rdata[17]_0 ,
    \s_axi_rdata[18] ,
    \s_axi_rdata[18]_0 ,
    \s_axi_rdata[31] ,
    \s_axi_rdata[31]_0 ,
    \s_axi_rdata[26] ,
    \s_axi_rdata[26]_0 ,
    \s_axi_rdata[30] ,
    \s_axi_rdata[30]_0 ,
    \s_axi_rdata[8] ,
    \s_axi_rdata[8]_0 ,
    \s_axi_rdata[4] ,
    \s_axi_rdata[4]_0 ,
    \s_axi_rdata[5] ,
    \s_axi_rdata[5]_0 ,
    \s_axi_rdata[6] ,
    \s_axi_rdata[6]_0 ,
    \s_axi_rdata[21] ,
    \s_axi_rdata[21]_0 ,
    \s_axi_rdata[25] ,
    \s_axi_rdata[25]_0 ,
    \s_axi_rdata[22] ,
    \s_axi_rdata[22]_0 ,
    \s_axi_rdata[27] ,
    \s_axi_rdata[27]_0 ,
    \s_axi_rdata[15] ,
    \s_axi_rdata[15]_0 ,
    \s_axi_rdata[11] ,
    \s_axi_rdata[11]_0 ,
    \s_axi_rdata[7] ,
    \s_axi_rdata[7]_0 ,
    \s_axi_rdata[2] ,
    \s_axi_rdata[2]_0 ,
    \s_axi_rdata[20] ,
    \s_axi_rdata[20]_0 ,
    \s_axi_rdata[10] ,
    \s_axi_rdata[10]_0 ,
    \s_axi_rdata[13] ,
    \s_axi_rdata[13]_0 ,
    \s_axi_rdata[24] ,
    \s_axi_rdata[24]_0 ,
    \s_axi_rdata[16] ,
    \s_axi_rdata[16]_0 ,
    \s_axi_rdata[23] ,
    \s_axi_rdata[23]_0 ,
    \s_axi_rdata[14] ,
    \s_axi_rdata[14]_0 ,
    \s_axi_rdata[29] ,
    \s_axi_rdata[29]_0 ,
    \s_axi_rdata[28] ,
    \s_axi_rdata[28]_0 ,
    \s_axi_rdata[0] ,
    \s_axi_rdata[0]_0 ,
    \s_axi_rdata[12] ,
    \s_axi_rdata[12]_0 ,
    \s_axi_rdata[19] ,
    \s_axi_rdata[19]_0 ,
    Q,
    \s_axi_rdata_OBUF[31]_inst_i_1_0 ,
    s_axi_awaddr_IBUF,
    s_axi_araddr_IBUF,
    s_axi_awvalid_IBUF,
    s_axi_wvalid_IBUF,
    s_axi_wstrb_IBUF,
    \s_reg_data_o_reg[31]_0 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_0 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_1 ,
    \s_axi_rdata_OBUF[4]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[4]_inst_i_1_1 ,
    \s_axi_rdata_OBUF[6]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[9]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[11]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[13]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_2 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_3 ,
    \s_axi_rdata_OBUF[14]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[15]_inst_i_6_0 ,
    \s_axi_rdata_OBUF[8]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_4 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_5 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_6 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_7 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_8 ,
    \s_axi_rdata_OBUF[15]_inst_i_3_9 ,
    s_axi_arvalid_IBUF,
    \s_axi_rdata_OBUF[10]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[10]_inst_i_1_1 ,
    \s_axi_rdata_OBUF[10]_inst_i_1_2 ,
    \s_axi_rdata_OBUF[7]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[7]_inst_i_1_1 ,
    \s_axi_rdata_OBUF[7]_inst_i_1_2 ,
    \s_axi_rdata_OBUF[5]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[5]_inst_i_1_1 ,
    \s_axi_rdata_OBUF[5]_inst_i_1_2 ,
    \s_axi_rdata_OBUF[3]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[3]_inst_i_1_1 ,
    \s_axi_rdata_OBUF[3]_inst_i_1_2 ,
    \s_axi_rdata_OBUF[1]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[1]_inst_i_1_1 ,
    \s_axi_rdata_OBUF[1]_inst_i_1_2 ,
    \s_axi_rdata_OBUF[0]_inst_i_1_0 ,
    \s_axi_rdata_OBUF[0]_inst_i_1_1 ,
    \s_axi_rdata_OBUF[0]_inst_i_1_2 ,
    s_axi_bready_IBUF,
    s_axi_rready_IBUF);
  output s_axi_wready_OBUF;
  output s_axi_awready_OBUF;
  output s_axi_arready_OBUF;
  output s_axi_bvalid_OBUF;
  output s_axi_rvalid_OBUF;
  output \s_reg_data_o_reg[31] ;
  output \s_reg_data_o_reg[30] ;
  output \s_reg_data_o_reg[29] ;
  output \s_reg_data_o_reg[28] ;
  output \s_reg_data_o_reg[27] ;
  output \s_reg_data_o_reg[26] ;
  output \s_reg_data_o_reg[25] ;
  output \s_reg_data_o_reg[24] ;
  output \s_reg_data_o_reg[23] ;
  output \s_reg_data_o_reg[22] ;
  output \s_reg_data_o_reg[21] ;
  output \s_reg_data_o_reg[20] ;
  output \s_reg_data_o_reg[19] ;
  output \s_reg_data_o_reg[18] ;
  output \s_reg_data_o_reg[17] ;
  output \s_reg_data_o_reg[16] ;
  output \s_reg_data_o_reg[15] ;
  output \s_reg_data_o_reg[14] ;
  output \s_reg_data_o_reg[13] ;
  output \s_reg_data_o_reg[12] ;
  output \s_reg_data_o_reg[11] ;
  output \s_reg_data_o_reg[10] ;
  output \s_reg_data_o_reg[9] ;
  output \s_reg_data_o_reg[8] ;
  output \s_reg_data_o_reg[7] ;
  output \s_reg_data_o_reg[6] ;
  output \s_reg_data_o_reg[5] ;
  output \s_reg_data_o_reg[4] ;
  output \s_reg_data_o_reg[3] ;
  output \s_reg_data_o_reg[2] ;
  output \s_reg_data_o_reg[1] ;
  output \s_reg_data_o_reg[0] ;
  output \s_reg_int_sts_reg[31] ;
  output \s_axi_awaddr[2] ;
  output \s_reg_int_sts_reg[29] ;
  output \s_reg_int_sts_reg[28] ;
  output \s_reg_int_sts_reg[27] ;
  output \s_reg_int_sts_reg[25] ;
  output \s_reg_int_sts_reg[24] ;
  output \s_reg_int_sts_reg[23] ;
  output s_axi_wready_reg_0;
  output \s_reg_int_sts_reg[21] ;
  output \s_reg_int_sts_reg[20] ;
  output \s_reg_int_sts_reg[19] ;
  output \s_reg_int_sts_reg[17] ;
  output \s_reg_int_sts_reg[16] ;
  output \s_reg_int_sts_reg[14] ;
  output \s_axi_wstrb[1] ;
  output \s_reg_int_sts_reg[13] ;
  output \s_reg_int_sts_reg[12] ;
  output \s_reg_int_sts_reg[11] ;
  output \s_reg_int_sts_reg[10] ;
  output \s_reg_int_sts_reg[9] ;
  output \s_reg_int_sts_reg[7] ;
  output \s_axi_wstrb[0] ;
  output \s_reg_int_sts_reg[6] ;
  output \s_reg_int_sts_reg[5] ;
  output \s_reg_int_sts_reg[3] ;
  output \s_reg_int_sts_reg[1] ;
  output \s_reg_int_sts_reg[0] ;
  output [31:0]s_axi_rdata_OBUF;
  output s_axi_wready_reg_1;
  output s_axi_wready_reg_2;
  output s_axi_wready_reg_3;
  output [3:0]E;
  output [3:0]s_axi_wready_reg_4;
  output [1:0]s_axi_wready_reg_5;
  output [1:0]s_axi_wready_reg_6;
  output [3:0]s_axi_wready_reg_7;
  output [3:0]s_axi_wready_reg_8;
  output [3:0]s_axi_wready_reg_9;
  output [1:0]\s_axi_wstrb[1]_0 ;
  output s_axi_wready_reg_10;
  output [1:0]s_axi_wready_reg_11;
  output [1:0]\s_axi_wstrb[1]_1 ;
  output s_axi_wready_reg_12;
  output [1:0]s_axi_wready_reg_13;
  output [1:0]\s_axi_wstrb[1]_2 ;
  output [1:0]\s_axi_wstrb[1]_3 ;
  output s_axi_wready_reg_14;
  output [1:0]s_axi_wready_reg_15;
  output s_axi_wready_reg_16;
  output [1:0]s_axi_wready_reg_17;
  output [1:0]s_axi_wready_reg_18;
  output s_axi_wready_reg_19;
  output [3:0]\s_axi_awaddr[4] ;
  output [3:0]\s_axi_awaddr[3] ;
  output [3:0]\s_axi_awaddr[3]_0 ;
  output [3:0]\s_axi_awaddr[4]_0 ;
  output [3:0]\s_axi_wstrb[3] ;
  output [3:0]\s_axi_awaddr[3]_1 ;
  output [3:0]\s_axi_awaddr[3]_2 ;
  output [3:0]\s_axi_awaddr[3]_3 ;
  output [3:0]\s_axi_awaddr[4]_1 ;
  output [3:0]\s_axi_awaddr[2]_0 ;
  output s_axi_wready_reg_20;
  input CLK;
  input s_axi_arready_reg_0;
  input [31:0]D;
  input p_35_in;
  input p_33_in;
  input p_31_in;
  input p_29_in;
  input p_27_in;
  input p_25_in;
  input p_23_in;
  input p_21_in;
  input p_19_in;
  input p_17_in;
  input p_15_in;
  input p_13_in;
  input p_11_in;
  input p_9_in;
  input p_7_in;
  input p_5_in;
  input p_3_in;
  input p_1_in103_in;
  input p_1_in100_in;
  input p_1_in97_in;
  input p_1_in94_in;
  input p_1_in91_in;
  input p_1_in88_in;
  input p_1_in85_in;
  input p_1_in82_in;
  input p_1_in79_in;
  input p_1_in76_in;
  input p_1_in73_in;
  input p_1_in70_in;
  input p_1_in67_in;
  input \s_reg_data_o_reg[1]_0 ;
  input \s_reg_data_o_reg[0]_0 ;
  input \s_reg_int_sts_reg[31]_0 ;
  input p_1_in199_in;
  input \s_reg_int_sts_reg[29]_0 ;
  input p_1_in195_in;
  input \s_reg_int_sts_reg[28]_0 ;
  input p_1_in193_in;
  input \s_reg_int_sts_reg[27]_0 ;
  input p_1_in191_in;
  input \s_reg_int_sts_reg[25]_0 ;
  input p_1_in187_in;
  input \s_reg_int_sts_reg[24]_0 ;
  input p_1_in185_in;
  input \s_reg_int_sts_reg[23]_0 ;
  input p_1_in183_in;
  input \s_reg_int_sts_reg[21]_0 ;
  input p_1_in179_in;
  input \s_reg_int_sts_reg[20]_0 ;
  input p_1_in177_in;
  input \s_reg_int_sts_reg[19]_0 ;
  input p_1_in175_in;
  input \s_reg_int_sts_reg[17]_0 ;
  input p_1_in171_in;
  input \s_reg_int_sts_reg[16]_0 ;
  input p_1_in169_in;
  input \s_reg_int_sts_reg[14]_0 ;
  input p_1_in165_in;
  input \s_reg_int_sts_reg[13]_0 ;
  input p_1_in163_in;
  input \s_reg_int_sts_reg[12]_0 ;
  input p_1_in161_in;
  input \s_reg_int_sts_reg[11]_0 ;
  input p_1_in159_in;
  input \s_reg_int_sts_reg[10]_0 ;
  input p_1_in157_in;
  input \s_reg_int_sts_reg[9]_0 ;
  input p_1_in155_in;
  input \s_reg_int_sts_reg[7]_0 ;
  input p_1_in151_in;
  input \s_reg_int_sts_reg[6]_0 ;
  input p_1_in149_in;
  input \s_reg_int_sts_reg[5]_0 ;
  input p_1_in147_in;
  input \s_reg_int_sts_reg[3]_0 ;
  input p_1_in143_in;
  input \s_reg_int_sts_reg[1]_0 ;
  input p_1_in139_in;
  input \s_reg_int_sts_reg[0]_0 ;
  input \s_reg_int_sts_reg[0]_1 ;
  input \s_axi_rdata[3] ;
  input \s_axi_rdata[3]_0 ;
  input \s_axi_rdata[1] ;
  input \s_axi_rdata[1]_0 ;
  input \s_axi_rdata[9] ;
  input \s_axi_rdata[9]_0 ;
  input \s_axi_rdata[17] ;
  input \s_axi_rdata[17]_0 ;
  input \s_axi_rdata[18] ;
  input \s_axi_rdata[18]_0 ;
  input \s_axi_rdata[31] ;
  input \s_axi_rdata[31]_0 ;
  input \s_axi_rdata[26] ;
  input \s_axi_rdata[26]_0 ;
  input \s_axi_rdata[30] ;
  input \s_axi_rdata[30]_0 ;
  input \s_axi_rdata[8] ;
  input \s_axi_rdata[8]_0 ;
  input \s_axi_rdata[4] ;
  input \s_axi_rdata[4]_0 ;
  input \s_axi_rdata[5] ;
  input \s_axi_rdata[5]_0 ;
  input \s_axi_rdata[6] ;
  input \s_axi_rdata[6]_0 ;
  input \s_axi_rdata[21] ;
  input \s_axi_rdata[21]_0 ;
  input \s_axi_rdata[25] ;
  input \s_axi_rdata[25]_0 ;
  input \s_axi_rdata[22] ;
  input \s_axi_rdata[22]_0 ;
  input \s_axi_rdata[27] ;
  input \s_axi_rdata[27]_0 ;
  input \s_axi_rdata[15] ;
  input \s_axi_rdata[15]_0 ;
  input \s_axi_rdata[11] ;
  input \s_axi_rdata[11]_0 ;
  input \s_axi_rdata[7] ;
  input \s_axi_rdata[7]_0 ;
  input \s_axi_rdata[2] ;
  input \s_axi_rdata[2]_0 ;
  input \s_axi_rdata[20] ;
  input \s_axi_rdata[20]_0 ;
  input \s_axi_rdata[10] ;
  input \s_axi_rdata[10]_0 ;
  input \s_axi_rdata[13] ;
  input \s_axi_rdata[13]_0 ;
  input \s_axi_rdata[24] ;
  input \s_axi_rdata[24]_0 ;
  input \s_axi_rdata[16] ;
  input \s_axi_rdata[16]_0 ;
  input \s_axi_rdata[23] ;
  input \s_axi_rdata[23]_0 ;
  input \s_axi_rdata[14] ;
  input \s_axi_rdata[14]_0 ;
  input \s_axi_rdata[29] ;
  input \s_axi_rdata[29]_0 ;
  input \s_axi_rdata[28] ;
  input \s_axi_rdata[28]_0 ;
  input \s_axi_rdata[0] ;
  input \s_axi_rdata[0]_0 ;
  input \s_axi_rdata[12] ;
  input \s_axi_rdata[12]_0 ;
  input \s_axi_rdata[19] ;
  input \s_axi_rdata[19]_0 ;
  input [31:0]Q;
  input [31:0]\s_axi_rdata_OBUF[31]_inst_i_1_0 ;
  input [6:0]s_axi_awaddr_IBUF;
  input [6:0]s_axi_araddr_IBUF;
  input s_axi_awvalid_IBUF;
  input s_axi_wvalid_IBUF;
  input [3:0]s_axi_wstrb_IBUF;
  input [31:0]\s_reg_data_o_reg[31]_0 ;
  input [7:0]\s_axi_rdata_OBUF[15]_inst_i_3_0 ;
  input [7:0]\s_axi_rdata_OBUF[15]_inst_i_3_1 ;
  input \s_axi_rdata_OBUF[4]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[4]_inst_i_1_1 ;
  input \s_axi_rdata_OBUF[6]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[9]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[11]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[13]_inst_i_1_0 ;
  input [7:0]\s_axi_rdata_OBUF[15]_inst_i_3_2 ;
  input [6:0]\s_axi_rdata_OBUF[15]_inst_i_3_3 ;
  input \s_axi_rdata_OBUF[14]_inst_i_1_0 ;
  input [9:0]\s_axi_rdata_OBUF[15]_inst_i_6_0 ;
  input \s_axi_rdata_OBUF[8]_inst_i_1_0 ;
  input [6:0]\s_axi_rdata_OBUF[15]_inst_i_3_4 ;
  input [6:0]\s_axi_rdata_OBUF[15]_inst_i_3_5 ;
  input [9:0]\s_axi_rdata_OBUF[15]_inst_i_3_6 ;
  input [9:0]\s_axi_rdata_OBUF[15]_inst_i_3_7 ;
  input [3:0]\s_axi_rdata_OBUF[15]_inst_i_3_8 ;
  input [2:0]\s_axi_rdata_OBUF[15]_inst_i_3_9 ;
  input s_axi_arvalid_IBUF;
  input \s_axi_rdata_OBUF[10]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[10]_inst_i_1_1 ;
  input \s_axi_rdata_OBUF[10]_inst_i_1_2 ;
  input \s_axi_rdata_OBUF[7]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[7]_inst_i_1_1 ;
  input \s_axi_rdata_OBUF[7]_inst_i_1_2 ;
  input \s_axi_rdata_OBUF[5]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[5]_inst_i_1_1 ;
  input \s_axi_rdata_OBUF[5]_inst_i_1_2 ;
  input \s_axi_rdata_OBUF[3]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[3]_inst_i_1_1 ;
  input \s_axi_rdata_OBUF[3]_inst_i_1_2 ;
  input \s_axi_rdata_OBUF[1]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[1]_inst_i_1_1 ;
  input \s_axi_rdata_OBUF[1]_inst_i_1_2 ;
  input \s_axi_rdata_OBUF[0]_inst_i_1_0 ;
  input \s_axi_rdata_OBUF[0]_inst_i_1_1 ;
  input \s_axi_rdata_OBUF[0]_inst_i_1_2 ;
  input s_axi_bready_IBUF;
  input s_axi_rready_IBUF;

  wire CLK;
  wire [31:0]D;
  wire [3:0]E;
  wire [31:0]Q;
  wire aw_en_i_1_n_0;
  wire aw_en_reg_n_0;
  wire p_11_in;
  wire p_13_in;
  wire p_15_in;
  wire p_17_in;
  wire p_19_in;
  wire p_1_in100_in;
  wire p_1_in103_in;
  wire p_1_in139_in;
  wire p_1_in143_in;
  wire p_1_in147_in;
  wire p_1_in149_in;
  wire p_1_in151_in;
  wire p_1_in155_in;
  wire p_1_in157_in;
  wire p_1_in159_in;
  wire p_1_in161_in;
  wire p_1_in163_in;
  wire p_1_in165_in;
  wire p_1_in169_in;
  wire p_1_in171_in;
  wire p_1_in175_in;
  wire p_1_in177_in;
  wire p_1_in179_in;
  wire p_1_in183_in;
  wire p_1_in185_in;
  wire p_1_in187_in;
  wire p_1_in191_in;
  wire p_1_in193_in;
  wire p_1_in195_in;
  wire p_1_in199_in;
  wire p_1_in67_in;
  wire p_1_in70_in;
  wire p_1_in73_in;
  wire p_1_in76_in;
  wire p_1_in79_in;
  wire p_1_in82_in;
  wire p_1_in85_in;
  wire p_1_in88_in;
  wire p_1_in91_in;
  wire p_1_in94_in;
  wire p_1_in97_in;
  wire p_21_in;
  wire p_23_in;
  wire p_25_in;
  wire p_27_in;
  wire p_29_in;
  wire p_31_in;
  wire p_33_in;
  wire p_35_in;
  wire p_3_in;
  wire p_5_in;
  wire p_7_in;
  wire p_9_in;
  wire [6:0]reg_addr;
  wire reg_we;
  wire [6:0]s_axi_araddr_IBUF;
  wire s_axi_arready0;
  wire s_axi_arready_OBUF;
  wire s_axi_arready_reg_0;
  wire s_axi_arvalid_IBUF;
  wire \s_axi_awaddr[2] ;
  wire [3:0]\s_axi_awaddr[2]_0 ;
  wire [3:0]\s_axi_awaddr[3] ;
  wire [3:0]\s_axi_awaddr[3]_0 ;
  wire [3:0]\s_axi_awaddr[3]_1 ;
  wire [3:0]\s_axi_awaddr[3]_2 ;
  wire [3:0]\s_axi_awaddr[3]_3 ;
  wire [3:0]\s_axi_awaddr[4] ;
  wire [3:0]\s_axi_awaddr[4]_0 ;
  wire [3:0]\s_axi_awaddr[4]_1 ;
  wire [6:0]s_axi_awaddr_IBUF;
  wire s_axi_awready0__0;
  wire s_axi_awready_OBUF;
  wire s_axi_awvalid_IBUF;
  wire s_axi_bready_IBUF;
  wire s_axi_bvalid_OBUF;
  wire s_axi_bvalid_i_1_n_0;
  wire \s_axi_rdata[0] ;
  wire \s_axi_rdata[0]_0 ;
  wire \s_axi_rdata[10] ;
  wire \s_axi_rdata[10]_0 ;
  wire \s_axi_rdata[11] ;
  wire \s_axi_rdata[11]_0 ;
  wire \s_axi_rdata[12] ;
  wire \s_axi_rdata[12]_0 ;
  wire \s_axi_rdata[13] ;
  wire \s_axi_rdata[13]_0 ;
  wire \s_axi_rdata[14] ;
  wire \s_axi_rdata[14]_0 ;
  wire \s_axi_rdata[15] ;
  wire \s_axi_rdata[15]_0 ;
  wire \s_axi_rdata[16] ;
  wire \s_axi_rdata[16]_0 ;
  wire \s_axi_rdata[17] ;
  wire \s_axi_rdata[17]_0 ;
  wire \s_axi_rdata[18] ;
  wire \s_axi_rdata[18]_0 ;
  wire \s_axi_rdata[19] ;
  wire \s_axi_rdata[19]_0 ;
  wire \s_axi_rdata[1] ;
  wire \s_axi_rdata[1]_0 ;
  wire \s_axi_rdata[20] ;
  wire \s_axi_rdata[20]_0 ;
  wire \s_axi_rdata[21] ;
  wire \s_axi_rdata[21]_0 ;
  wire \s_axi_rdata[22] ;
  wire \s_axi_rdata[22]_0 ;
  wire \s_axi_rdata[23] ;
  wire \s_axi_rdata[23]_0 ;
  wire \s_axi_rdata[24] ;
  wire \s_axi_rdata[24]_0 ;
  wire \s_axi_rdata[25] ;
  wire \s_axi_rdata[25]_0 ;
  wire \s_axi_rdata[26] ;
  wire \s_axi_rdata[26]_0 ;
  wire \s_axi_rdata[27] ;
  wire \s_axi_rdata[27]_0 ;
  wire \s_axi_rdata[28] ;
  wire \s_axi_rdata[28]_0 ;
  wire \s_axi_rdata[29] ;
  wire \s_axi_rdata[29]_0 ;
  wire \s_axi_rdata[2] ;
  wire \s_axi_rdata[2]_0 ;
  wire \s_axi_rdata[30] ;
  wire \s_axi_rdata[30]_0 ;
  wire \s_axi_rdata[31] ;
  wire \s_axi_rdata[31]_0 ;
  wire \s_axi_rdata[3] ;
  wire \s_axi_rdata[3]_0 ;
  wire \s_axi_rdata[4] ;
  wire \s_axi_rdata[4]_0 ;
  wire \s_axi_rdata[5] ;
  wire \s_axi_rdata[5]_0 ;
  wire \s_axi_rdata[6] ;
  wire \s_axi_rdata[6]_0 ;
  wire \s_axi_rdata[7] ;
  wire \s_axi_rdata[7]_0 ;
  wire \s_axi_rdata[8] ;
  wire \s_axi_rdata[8]_0 ;
  wire \s_axi_rdata[9] ;
  wire \s_axi_rdata[9]_0 ;
  wire [31:0]s_axi_rdata_OBUF;
  wire \s_axi_rdata_OBUF[0]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[0]_inst_i_1_1 ;
  wire \s_axi_rdata_OBUF[0]_inst_i_1_2 ;
  wire \s_axi_rdata_OBUF[0]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[0]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_1_1 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_1_2 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_2_n_0 ;
  wire [7:0]\s_axi_rdata_OBUF[15]_inst_i_3_0 ;
  wire [7:0]\s_axi_rdata_OBUF[15]_inst_i_3_1 ;
  wire [7:0]\s_axi_rdata_OBUF[15]_inst_i_3_2 ;
  wire [6:0]\s_axi_rdata_OBUF[15]_inst_i_3_3 ;
  wire [6:0]\s_axi_rdata_OBUF[15]_inst_i_3_4 ;
  wire [6:0]\s_axi_rdata_OBUF[15]_inst_i_3_5 ;
  wire [9:0]\s_axi_rdata_OBUF[15]_inst_i_3_6 ;
  wire [9:0]\s_axi_rdata_OBUF[15]_inst_i_3_7 ;
  wire [3:0]\s_axi_rdata_OBUF[15]_inst_i_3_8 ;
  wire [2:0]\s_axi_rdata_OBUF[15]_inst_i_3_9 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_3_n_0 ;
  wire [9:0]\s_axi_rdata_OBUF[15]_inst_i_6_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[16]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[17]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[18]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[19]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_1_1 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_1_2 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[20]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[21]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[22]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[23]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[24]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[25]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[26]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[27]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[28]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[29]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[30]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_15_n_0 ;
  wire [31:0]\s_axi_rdata_OBUF[31]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_1_1 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_1_2 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_1_1 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_1_1 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_1_2 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_1_1 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_1_2 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_4_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_1_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_2_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_3_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_9_n_0 ;
  wire s_axi_rready_IBUF;
  wire s_axi_rvalid_OBUF;
  wire s_axi_rvalid_i_1_n_0;
  wire s_axi_wready0__0;
  wire s_axi_wready_OBUF;
  wire s_axi_wready_reg_0;
  wire s_axi_wready_reg_1;
  wire s_axi_wready_reg_10;
  wire [1:0]s_axi_wready_reg_11;
  wire s_axi_wready_reg_12;
  wire [1:0]s_axi_wready_reg_13;
  wire s_axi_wready_reg_14;
  wire [1:0]s_axi_wready_reg_15;
  wire s_axi_wready_reg_16;
  wire [1:0]s_axi_wready_reg_17;
  wire [1:0]s_axi_wready_reg_18;
  wire s_axi_wready_reg_19;
  wire s_axi_wready_reg_2;
  wire s_axi_wready_reg_20;
  wire s_axi_wready_reg_3;
  wire [3:0]s_axi_wready_reg_4;
  wire [1:0]s_axi_wready_reg_5;
  wire [1:0]s_axi_wready_reg_6;
  wire [3:0]s_axi_wready_reg_7;
  wire [3:0]s_axi_wready_reg_8;
  wire [3:0]s_axi_wready_reg_9;
  wire \s_axi_wstrb[0] ;
  wire \s_axi_wstrb[1] ;
  wire [1:0]\s_axi_wstrb[1]_0 ;
  wire [1:0]\s_axi_wstrb[1]_1 ;
  wire [1:0]\s_axi_wstrb[1]_2 ;
  wire [1:0]\s_axi_wstrb[1]_3 ;
  wire [3:0]\s_axi_wstrb[3] ;
  wire [3:0]s_axi_wstrb_IBUF;
  wire s_axi_wvalid_IBUF;
  wire \s_reg_data_o[0]_i_2_n_0 ;
  wire \s_reg_data_o[10]_i_2_n_0 ;
  wire \s_reg_data_o[11]_i_2_n_0 ;
  wire \s_reg_data_o[12]_i_2_n_0 ;
  wire \s_reg_data_o[13]_i_2_n_0 ;
  wire \s_reg_data_o[14]_i_2_n_0 ;
  wire \s_reg_data_o[15]_i_2_n_0 ;
  wire \s_reg_data_o[16]_i_2_n_0 ;
  wire \s_reg_data_o[17]_i_2_n_0 ;
  wire \s_reg_data_o[18]_i_2_n_0 ;
  wire \s_reg_data_o[19]_i_2_n_0 ;
  wire \s_reg_data_o[1]_i_2_n_0 ;
  wire \s_reg_data_o[20]_i_2_n_0 ;
  wire \s_reg_data_o[21]_i_2_n_0 ;
  wire \s_reg_data_o[22]_i_2_n_0 ;
  wire \s_reg_data_o[23]_i_2_n_0 ;
  wire \s_reg_data_o[24]_i_2_n_0 ;
  wire \s_reg_data_o[25]_i_2_n_0 ;
  wire \s_reg_data_o[26]_i_2_n_0 ;
  wire \s_reg_data_o[27]_i_2_n_0 ;
  wire \s_reg_data_o[28]_i_2_n_0 ;
  wire \s_reg_data_o[29]_i_2_n_0 ;
  wire \s_reg_data_o[2]_i_2_n_0 ;
  wire \s_reg_data_o[30]_i_2_n_0 ;
  wire \s_reg_data_o[31]_i_2_n_0 ;
  wire \s_reg_data_o[31]_i_3_n_0 ;
  wire \s_reg_data_o[31]_i_4_n_0 ;
  wire \s_reg_data_o[3]_i_2_n_0 ;
  wire \s_reg_data_o[4]_i_2_n_0 ;
  wire \s_reg_data_o[5]_i_2_n_0 ;
  wire \s_reg_data_o[6]_i_2_n_0 ;
  wire \s_reg_data_o[7]_i_2_n_0 ;
  wire \s_reg_data_o[8]_i_2_n_0 ;
  wire \s_reg_data_o[9]_i_2_n_0 ;
  wire \s_reg_data_o_reg[0] ;
  wire \s_reg_data_o_reg[0]_0 ;
  wire \s_reg_data_o_reg[10] ;
  wire \s_reg_data_o_reg[11] ;
  wire \s_reg_data_o_reg[12] ;
  wire \s_reg_data_o_reg[13] ;
  wire \s_reg_data_o_reg[14] ;
  wire \s_reg_data_o_reg[15] ;
  wire \s_reg_data_o_reg[16] ;
  wire \s_reg_data_o_reg[17] ;
  wire \s_reg_data_o_reg[18] ;
  wire \s_reg_data_o_reg[19] ;
  wire \s_reg_data_o_reg[1] ;
  wire \s_reg_data_o_reg[1]_0 ;
  wire \s_reg_data_o_reg[20] ;
  wire \s_reg_data_o_reg[21] ;
  wire \s_reg_data_o_reg[22] ;
  wire \s_reg_data_o_reg[23] ;
  wire \s_reg_data_o_reg[24] ;
  wire \s_reg_data_o_reg[25] ;
  wire \s_reg_data_o_reg[26] ;
  wire \s_reg_data_o_reg[27] ;
  wire \s_reg_data_o_reg[28] ;
  wire \s_reg_data_o_reg[29] ;
  wire \s_reg_data_o_reg[2] ;
  wire \s_reg_data_o_reg[30] ;
  wire \s_reg_data_o_reg[31] ;
  wire [31:0]\s_reg_data_o_reg[31]_0 ;
  wire \s_reg_data_o_reg[3] ;
  wire \s_reg_data_o_reg[4] ;
  wire \s_reg_data_o_reg[5] ;
  wire \s_reg_data_o_reg[6] ;
  wire \s_reg_data_o_reg[7] ;
  wire \s_reg_data_o_reg[8] ;
  wire \s_reg_data_o_reg[9] ;
  wire \s_reg_deb_en[31]_i_4_n_0 ;
  wire \s_reg_deb_en[31]_i_5_n_0 ;
  wire \s_reg_deb_th[23]_i_2_n_0 ;
  wire \s_reg_deb_th[31]_i_2_n_0 ;
  wire \s_reg_deb_th[31]_i_6_n_0 ;
  wire \s_reg_dir[31]_i_2_n_0 ;
  wire \s_reg_int_any[31]_i_2_n_0 ;
  wire \s_reg_int_en[31]_i_2_n_0 ;
  wire \s_reg_int_en[31]_i_4_n_0 ;
  wire \s_reg_int_pol[31]_i_3_n_0 ;
  wire \s_reg_int_sts[14]_i_2_n_0 ;
  wire \s_reg_int_sts[14]_i_3_n_0 ;
  wire \s_reg_int_sts[19]_i_2_n_0 ;
  wire \s_reg_int_sts[1]_i_2_n_0 ;
  wire \s_reg_int_sts[23]_i_2_n_0 ;
  wire \s_reg_int_sts[27]_i_2_n_0 ;
  wire \s_reg_int_sts[31]_i_2_n_0 ;
  wire \s_reg_int_sts[31]_i_5_n_0 ;
  wire \s_reg_int_sts[3]_i_2_n_0 ;
  wire \s_reg_int_sts[5]_i_2_n_0 ;
  wire \s_reg_int_sts[6]_i_2_n_0 ;
  wire \s_reg_int_sts[7]_i_2_n_0 ;
  wire \s_reg_int_sts[7]_i_3_n_0 ;
  wire \s_reg_int_sts[7]_i_4_n_0 ;
  wire \s_reg_int_sts_reg[0] ;
  wire \s_reg_int_sts_reg[0]_0 ;
  wire \s_reg_int_sts_reg[0]_1 ;
  wire \s_reg_int_sts_reg[10] ;
  wire \s_reg_int_sts_reg[10]_0 ;
  wire \s_reg_int_sts_reg[11] ;
  wire \s_reg_int_sts_reg[11]_0 ;
  wire \s_reg_int_sts_reg[12] ;
  wire \s_reg_int_sts_reg[12]_0 ;
  wire \s_reg_int_sts_reg[13] ;
  wire \s_reg_int_sts_reg[13]_0 ;
  wire \s_reg_int_sts_reg[14] ;
  wire \s_reg_int_sts_reg[14]_0 ;
  wire \s_reg_int_sts_reg[16] ;
  wire \s_reg_int_sts_reg[16]_0 ;
  wire \s_reg_int_sts_reg[17] ;
  wire \s_reg_int_sts_reg[17]_0 ;
  wire \s_reg_int_sts_reg[19] ;
  wire \s_reg_int_sts_reg[19]_0 ;
  wire \s_reg_int_sts_reg[1] ;
  wire \s_reg_int_sts_reg[1]_0 ;
  wire \s_reg_int_sts_reg[20] ;
  wire \s_reg_int_sts_reg[20]_0 ;
  wire \s_reg_int_sts_reg[21] ;
  wire \s_reg_int_sts_reg[21]_0 ;
  wire \s_reg_int_sts_reg[23] ;
  wire \s_reg_int_sts_reg[23]_0 ;
  wire \s_reg_int_sts_reg[24] ;
  wire \s_reg_int_sts_reg[24]_0 ;
  wire \s_reg_int_sts_reg[25] ;
  wire \s_reg_int_sts_reg[25]_0 ;
  wire \s_reg_int_sts_reg[27] ;
  wire \s_reg_int_sts_reg[27]_0 ;
  wire \s_reg_int_sts_reg[28] ;
  wire \s_reg_int_sts_reg[28]_0 ;
  wire \s_reg_int_sts_reg[29] ;
  wire \s_reg_int_sts_reg[29]_0 ;
  wire \s_reg_int_sts_reg[31] ;
  wire \s_reg_int_sts_reg[31]_0 ;
  wire \s_reg_int_sts_reg[3] ;
  wire \s_reg_int_sts_reg[3]_0 ;
  wire \s_reg_int_sts_reg[5] ;
  wire \s_reg_int_sts_reg[5]_0 ;
  wire \s_reg_int_sts_reg[6] ;
  wire \s_reg_int_sts_reg[6]_0 ;
  wire \s_reg_int_sts_reg[7] ;
  wire \s_reg_int_sts_reg[7]_0 ;
  wire \s_reg_int_sts_reg[9] ;
  wire \s_reg_int_sts_reg[9]_0 ;
  wire \s_reg_int_typ[31]_i_2_n_0 ;
  wire \s_reg_inv_in[31]_i_2_n_0 ;
  wire \s_reg_inv_out[31]_i_2_n_0 ;
  wire \s_reg_od_en[31]_i_2_n_0 ;
  wire \s_reg_pd_en[31]_i_2_n_0 ;
  wire \s_reg_pu_en[31]_i_2_n_0 ;
  wire \s_reg_pwm_cfg[31]_i_2_n_0 ;
  wire \s_reg_pwm_duty[0][15]_i_2_n_0 ;
  wire \s_reg_pwm_duty[0][15]_i_4_n_0 ;
  wire \s_reg_pwm_duty[0][15]_i_5_n_0 ;
  wire \s_reg_pwm_duty[1][15]_i_2_n_0 ;
  wire \s_reg_pwm_duty[1][7]_i_2_n_0 ;
  wire \s_reg_pwm_duty[4][15]_i_2_n_0 ;
  wire \s_reg_wr_mask[31]_i_2_n_0 ;

  LUT6 #(
    .INIT(64'hDFFF8AAA8AAA8AAA)) 
    aw_en_i_1
       (.I0(aw_en_reg_n_0),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_wvalid_IBUF),
        .I3(s_axi_awvalid_IBUF),
        .I4(s_axi_bready_IBUF),
        .I5(s_axi_bvalid_OBUF),
        .O(aw_en_i_1_n_0));
  FDPE aw_en_reg
       (.C(CLK),
        .CE(1'b1),
        .D(aw_en_i_1_n_0),
        .PRE(s_axi_arready_reg_0),
        .Q(aw_en_reg_n_0));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT2 #(
    .INIT(4'h2)) 
    s_axi_arready_i_1
       (.I0(s_axi_arvalid_IBUF),
        .I1(s_axi_arready_OBUF),
        .O(s_axi_arready0));
  FDCE s_axi_arready_reg
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_arready_reg_0),
        .D(s_axi_arready0),
        .Q(s_axi_arready_OBUF));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT4 #(
    .INIT(16'h0800)) 
    s_axi_awready0
       (.I0(s_axi_awvalid_IBUF),
        .I1(s_axi_wvalid_IBUF),
        .I2(s_axi_awready_OBUF),
        .I3(aw_en_reg_n_0),
        .O(s_axi_awready0__0));
  FDCE s_axi_awready_reg
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_arready_reg_0),
        .D(s_axi_awready0__0),
        .Q(s_axi_awready_OBUF));
  LUT6 #(
    .INIT(64'h0000FFFF80008000)) 
    s_axi_bvalid_i_1
       (.I0(s_axi_awvalid_IBUF),
        .I1(s_axi_wvalid_IBUF),
        .I2(s_axi_awready_OBUF),
        .I3(s_axi_wready_OBUF),
        .I4(s_axi_bready_IBUF),
        .I5(s_axi_bvalid_OBUF),
        .O(s_axi_bvalid_i_1_n_0));
  FDCE s_axi_bvalid_reg
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_arready_reg_0),
        .D(s_axi_bvalid_i_1_n_0),
        .Q(s_axi_bvalid_OBUF));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[0]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[0]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[0]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[0] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[0]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[0]));
  LUT6 #(
    .INIT(64'h0000000003050000)) 
    \s_axi_rdata_OBUF[0]_inst_i_2 
       (.I0(Q[0]),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_1_0 [0]),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(s_axi_wready_reg_1),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[0]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAABFBAFAFABFB)) 
    \s_axi_rdata_OBUF[0]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[0]_inst_i_1_0 ),
        .I2(s_axi_wready_reg_14),
        .I3(\s_axi_rdata_OBUF[0]_inst_i_1_1 ),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(\s_axi_rdata_OBUF[0]_inst_i_1_2 ),
        .O(\s_axi_rdata_OBUF[0]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[10]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[10]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[10]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[10] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[10]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[10]));
  LUT6 #(
    .INIT(64'h0000000005030000)) 
    \s_axi_rdata_OBUF[10]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [10]),
        .I1(Q[10]),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(s_axi_wready_reg_1),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[10]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAABABFAFAFBABF)) 
    \s_axi_rdata_OBUF[10]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[10]_inst_i_1_0 ),
        .I2(s_axi_wready_reg_14),
        .I3(\s_axi_rdata_OBUF[10]_inst_i_1_1 ),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(\s_axi_rdata_OBUF[10]_inst_i_1_2 ),
        .O(\s_axi_rdata_OBUF[10]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[11]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[11]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[11]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[11] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[11]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[11]));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[11]_inst_i_10 
       (.I0(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_4 [3]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_5 [3]),
        .O(\s_axi_rdata_OBUF[11]_inst_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \s_axi_rdata_OBUF[11]_inst_i_15 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_6_0 [5]),
        .O(\s_axi_rdata_OBUF[11]_inst_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h0400040C)) 
    \s_axi_rdata_OBUF[11]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [11]),
        .I1(s_axi_wready_reg_1),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(Q[11]),
        .O(\s_axi_rdata_OBUF[11]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBBBBBBBBBA)) 
    \s_axi_rdata_OBUF[11]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[11]_inst_i_6_n_0 ),
        .I2(\s_axi_rdata_OBUF[11]_inst_i_7_n_0 ),
        .I3(\s_axi_rdata_OBUF[11]_inst_i_8_n_0 ),
        .I4(\s_axi_rdata_OBUF[11]_inst_i_1_0 ),
        .I5(\s_axi_rdata_OBUF[11]_inst_i_10_n_0 ),
        .O(\s_axi_rdata_OBUF[11]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0808088888880888)) 
    \s_axi_rdata_OBUF[11]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[11]_inst_i_15_n_0 ),
        .I1(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_6 [5]),
        .I4(s_axi_wready_reg_10),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_3_7 [5]),
        .O(\s_axi_rdata_OBUF[11]_inst_i_6_n_0 ));
  LUT5 #(
    .INIT(32'hEFEAAAAA)) 
    \s_axi_rdata_OBUF[11]_inst_i_7 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_1 [4]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_0 [4]),
        .I4(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .O(\s_axi_rdata_OBUF[11]_inst_i_7_n_0 ));
  LUT5 #(
    .INIT(32'h44400040)) 
    \s_axi_rdata_OBUF[11]_inst_i_8 
       (.I0(s_axi_wready_reg_16),
        .I1(s_axi_wready_reg_14),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_3_2 [4]),
        .I3(s_axi_wready_reg_10),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_3_3 [3]),
        .O(\s_axi_rdata_OBUF[11]_inst_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[12]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[12]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[12]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[12] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[12]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[12]));
  LUT5 #(
    .INIT(32'h44400040)) 
    \s_axi_rdata_OBUF[12]_inst_i_10 
       (.I0(s_axi_wready_reg_16),
        .I1(s_axi_wready_reg_14),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_3_2 [5]),
        .I3(s_axi_wready_reg_10),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_3_3 [4]),
        .O(\s_axi_rdata_OBUF[12]_inst_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \s_axi_rdata_OBUF[12]_inst_i_15 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_6_0 [6]),
        .O(\s_axi_rdata_OBUF[12]_inst_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h0400040C)) 
    \s_axi_rdata_OBUF[12]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [12]),
        .I1(s_axi_wready_reg_1),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(Q[12]),
        .O(\s_axi_rdata_OBUF[12]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBBBBBBBBBA)) 
    \s_axi_rdata_OBUF[12]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[12]_inst_i_6_n_0 ),
        .I2(\s_axi_rdata_OBUF[12]_inst_i_7_n_0 ),
        .I3(\s_axi_rdata_OBUF[12]_inst_i_8_n_0 ),
        .I4(\s_axi_rdata_OBUF[12]_inst_i_9_n_0 ),
        .I5(\s_axi_rdata_OBUF[12]_inst_i_10_n_0 ),
        .O(\s_axi_rdata_OBUF[12]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0808088888880888)) 
    \s_axi_rdata_OBUF[12]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[12]_inst_i_15_n_0 ),
        .I1(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_6 [6]),
        .I4(s_axi_wready_reg_10),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_3_7 [6]),
        .O(\s_axi_rdata_OBUF[12]_inst_i_6_n_0 ));
  LUT5 #(
    .INIT(32'hBABBBAAA)) 
    \s_axi_rdata_OBUF[12]_inst_i_7 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(s_axi_wready_reg_12),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_3_9 [1]),
        .I3(s_axi_wready_reg_10),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_3_8 [2]),
        .O(\s_axi_rdata_OBUF[12]_inst_i_7_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[12]_inst_i_8 
       (.I0(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_4 [4]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_5 [4]),
        .O(\s_axi_rdata_OBUF[12]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[12]_inst_i_9 
       (.I0(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_0 [5]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_1 [5]),
        .O(\s_axi_rdata_OBUF[12]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[13]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[13]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[13]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[13] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[13]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[13]));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[13]_inst_i_10 
       (.I0(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_0 [6]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_1 [6]),
        .O(\s_axi_rdata_OBUF[13]_inst_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \s_axi_rdata_OBUF[13]_inst_i_15 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_6_0 [7]),
        .O(\s_axi_rdata_OBUF[13]_inst_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h0400040C)) 
    \s_axi_rdata_OBUF[13]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [13]),
        .I1(s_axi_wready_reg_1),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(Q[13]),
        .O(\s_axi_rdata_OBUF[13]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBBBBBBBBBA)) 
    \s_axi_rdata_OBUF[13]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[13]_inst_i_6_n_0 ),
        .I2(\s_axi_rdata_OBUF[13]_inst_i_1_0 ),
        .I3(\s_axi_rdata_OBUF[13]_inst_i_8_n_0 ),
        .I4(\s_axi_rdata_OBUF[13]_inst_i_9_n_0 ),
        .I5(\s_axi_rdata_OBUF[13]_inst_i_10_n_0 ),
        .O(\s_axi_rdata_OBUF[13]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0808088888880888)) 
    \s_axi_rdata_OBUF[13]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[13]_inst_i_15_n_0 ),
        .I1(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_6 [7]),
        .I4(s_axi_wready_reg_10),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_3_7 [7]),
        .O(\s_axi_rdata_OBUF[13]_inst_i_6_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[13]_inst_i_8 
       (.I0(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_4 [5]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_5 [5]),
        .O(\s_axi_rdata_OBUF[13]_inst_i_8_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAEFEAAAAA)) 
    \s_axi_rdata_OBUF[13]_inst_i_9 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_3 [5]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_2 [6]),
        .I4(s_axi_wready_reg_14),
        .I5(s_axi_wready_reg_16),
        .O(\s_axi_rdata_OBUF[13]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'hE0EFE0E0E0EFEFEF)) 
    \s_axi_rdata_OBUF[14]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[14]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I3(\s_axi_rdata[14] ),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I5(\s_axi_rdata[14]_0 ),
        .O(s_axi_rdata_OBUF[14]));
  LUT5 #(
    .INIT(32'hFFF7777F)) 
    \s_axi_rdata_OBUF[14]_inst_i_13 
       (.I0(reg_addr[6]),
        .I1(reg_addr[5]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(reg_addr[4]),
        .O(s_axi_wready_reg_20));
  LUT6 #(
    .INIT(64'h0000000032000200)) 
    \s_axi_rdata_OBUF[14]_inst_i_2 
       (.I0(Q[14]),
        .I1(s_axi_wready_reg_2),
        .I2(s_axi_wready_reg_3),
        .I3(s_axi_wready_reg_1),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [14]),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[14]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000FFAA0CAA)) 
    \s_axi_rdata_OBUF[14]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[14]_inst_i_1_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_6_0 [8]),
        .I2(s_axi_wready_reg_19),
        .I3(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_8_n_0 ),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[14]_inst_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT4 #(
    .INIT(16'h7FFF)) 
    \s_axi_rdata_OBUF[14]_inst_i_7 
       (.I0(reg_addr[3]),
        .I1(reg_addr[2]),
        .I2(reg_addr[4]),
        .I3(reg_addr[6]),
        .O(s_axi_wready_reg_19));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[14]_inst_i_8 
       (.I0(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_6 [8]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_7 [8]),
        .O(\s_axi_rdata_OBUF[14]_inst_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[15]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[15]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[15] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[15]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[15]));
  LUT4 #(
    .INIT(16'h5404)) 
    \s_axi_rdata_OBUF[15]_inst_i_10 
       (.I0(s_axi_wready_reg_12),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_8 [3]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_9 [2]),
        .O(\s_axi_rdata_OBUF[15]_inst_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \s_axi_rdata_OBUF[15]_inst_i_15 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_6_0 [9]),
        .O(\s_axi_rdata_OBUF[15]_inst_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h00040C04)) 
    \s_axi_rdata_OBUF[15]_inst_i_2 
       (.I0(Q[15]),
        .I1(s_axi_wready_reg_1),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [15]),
        .O(\s_axi_rdata_OBUF[15]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBBBBBBBBBA)) 
    \s_axi_rdata_OBUF[15]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_6_n_0 ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_7_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_8_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_9_n_0 ),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_10_n_0 ),
        .O(\s_axi_rdata_OBUF[15]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0808088888880888)) 
    \s_axi_rdata_OBUF[15]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[15]_inst_i_15_n_0 ),
        .I1(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_6 [9]),
        .I4(s_axi_wready_reg_10),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_3_7 [9]),
        .O(\s_axi_rdata_OBUF[15]_inst_i_6_n_0 ));
  LUT5 #(
    .INIT(32'hEFEAAAAA)) 
    \s_axi_rdata_OBUF[15]_inst_i_7 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_5 [6]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_4 [6]),
        .I4(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .O(\s_axi_rdata_OBUF[15]_inst_i_7_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[15]_inst_i_8 
       (.I0(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_0 [7]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_1 [7]),
        .O(\s_axi_rdata_OBUF[15]_inst_i_8_n_0 ));
  LUT5 #(
    .INIT(32'h0000E200)) 
    \s_axi_rdata_OBUF[15]_inst_i_9 
       (.I0(\s_axi_rdata_OBUF[15]_inst_i_3_2 [7]),
        .I1(s_axi_wready_reg_10),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_3_3 [6]),
        .I3(s_axi_wready_reg_14),
        .I4(s_axi_wready_reg_16),
        .O(\s_axi_rdata_OBUF[15]_inst_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[16]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[16]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[16] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[16]_0 ),
        .O(s_axi_rdata_OBUF[16]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[16]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [16]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[16]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[16]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30773044)) 
    \s_axi_rdata_OBUF[17]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[17]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[17] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[17]_0 ),
        .O(s_axi_rdata_OBUF[17]));
  LUT5 #(
    .INIT(32'hCDFFFDFF)) 
    \s_axi_rdata_OBUF[17]_inst_i_2 
       (.I0(Q[17]),
        .I1(s_axi_wready_reg_2),
        .I2(s_axi_wready_reg_3),
        .I3(s_axi_wready_reg_1),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [17]),
        .O(\s_axi_rdata_OBUF[17]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[18]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[18]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[18] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[18]_0 ),
        .O(s_axi_rdata_OBUF[18]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[18]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [18]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[18]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[18]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[19]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[19]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[19] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[19]_0 ),
        .O(s_axi_rdata_OBUF[19]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[19]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [19]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[19]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[19]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[1]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[1]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[1]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[1] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[1]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[1]));
  LUT6 #(
    .INIT(64'h0000000005030000)) 
    \s_axi_rdata_OBUF[1]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [1]),
        .I1(Q[1]),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(s_axi_wready_reg_1),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[1]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAABABFAFAFBABF)) 
    \s_axi_rdata_OBUF[1]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[1]_inst_i_1_0 ),
        .I2(s_axi_wready_reg_14),
        .I3(\s_axi_rdata_OBUF[1]_inst_i_1_1 ),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(\s_axi_rdata_OBUF[1]_inst_i_1_2 ),
        .O(\s_axi_rdata_OBUF[1]_inst_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h30773044)) 
    \s_axi_rdata_OBUF[20]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[20]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[20] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[20]_0 ),
        .O(s_axi_rdata_OBUF[20]));
  LUT5 #(
    .INIT(32'hCDFFFDFF)) 
    \s_axi_rdata_OBUF[20]_inst_i_2 
       (.I0(Q[20]),
        .I1(s_axi_wready_reg_2),
        .I2(s_axi_wready_reg_3),
        .I3(s_axi_wready_reg_1),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [20]),
        .O(\s_axi_rdata_OBUF[20]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[21]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[21]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[21] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[21]_0 ),
        .O(s_axi_rdata_OBUF[21]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[21]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [21]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[21]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[21]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30773044)) 
    \s_axi_rdata_OBUF[22]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[22]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[22] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[22]_0 ),
        .O(s_axi_rdata_OBUF[22]));
  LUT5 #(
    .INIT(32'hCDFFFDFF)) 
    \s_axi_rdata_OBUF[22]_inst_i_2 
       (.I0(Q[22]),
        .I1(s_axi_wready_reg_2),
        .I2(s_axi_wready_reg_3),
        .I3(s_axi_wready_reg_1),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [22]),
        .O(\s_axi_rdata_OBUF[22]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[23]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[23]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[23] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[23]_0 ),
        .O(s_axi_rdata_OBUF[23]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[23]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [23]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[23]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[23]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30773044)) 
    \s_axi_rdata_OBUF[24]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[24]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[24] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[24]_0 ),
        .O(s_axi_rdata_OBUF[24]));
  LUT5 #(
    .INIT(32'hCDFFFDFF)) 
    \s_axi_rdata_OBUF[24]_inst_i_2 
       (.I0(Q[24]),
        .I1(s_axi_wready_reg_2),
        .I2(s_axi_wready_reg_3),
        .I3(s_axi_wready_reg_1),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [24]),
        .O(\s_axi_rdata_OBUF[24]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[25]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[25]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[25] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[25]_0 ),
        .O(s_axi_rdata_OBUF[25]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[25]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [25]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[25]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[25]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[26]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[26]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[26] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[26]_0 ),
        .O(s_axi_rdata_OBUF[26]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[26]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [26]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[26]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[26]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[27]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[27]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[27] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[27]_0 ),
        .O(s_axi_rdata_OBUF[27]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[27]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [27]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[27]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[27]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[28]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[28]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[28] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[28]_0 ),
        .O(s_axi_rdata_OBUF[28]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[28]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [28]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[28]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[28]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30773044)) 
    \s_axi_rdata_OBUF[29]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[29]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[29] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[29]_0 ),
        .O(s_axi_rdata_OBUF[29]));
  LUT5 #(
    .INIT(32'hCDFFFDFF)) 
    \s_axi_rdata_OBUF[29]_inst_i_2 
       (.I0(Q[29]),
        .I1(s_axi_wready_reg_2),
        .I2(s_axi_wready_reg_3),
        .I3(s_axi_wready_reg_1),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [29]),
        .O(\s_axi_rdata_OBUF[29]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[2]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[2]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[2]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[2] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[2]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[2]));
  LUT5 #(
    .INIT(32'h44400040)) 
    \s_axi_rdata_OBUF[2]_inst_i_10 
       (.I0(s_axi_wready_reg_16),
        .I1(s_axi_wready_reg_14),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_3_2 [0]),
        .I3(s_axi_wready_reg_10),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_3_3 [0]),
        .O(\s_axi_rdata_OBUF[2]_inst_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \s_axi_rdata_OBUF[2]_inst_i_15 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_6_0 [0]),
        .O(\s_axi_rdata_OBUF[2]_inst_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h00040C04)) 
    \s_axi_rdata_OBUF[2]_inst_i_2 
       (.I0(Q[2]),
        .I1(s_axi_wready_reg_1),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [2]),
        .O(\s_axi_rdata_OBUF[2]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBBBBBBBBBA)) 
    \s_axi_rdata_OBUF[2]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[2]_inst_i_6_n_0 ),
        .I2(\s_axi_rdata_OBUF[2]_inst_i_7_n_0 ),
        .I3(\s_axi_rdata_OBUF[2]_inst_i_8_n_0 ),
        .I4(\s_axi_rdata_OBUF[2]_inst_i_9_n_0 ),
        .I5(\s_axi_rdata_OBUF[2]_inst_i_10_n_0 ),
        .O(\s_axi_rdata_OBUF[2]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0808088888880888)) 
    \s_axi_rdata_OBUF[2]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[2]_inst_i_15_n_0 ),
        .I1(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_6 [0]),
        .I4(s_axi_wready_reg_10),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_3_7 [0]),
        .O(\s_axi_rdata_OBUF[2]_inst_i_6_n_0 ));
  LUT5 #(
    .INIT(32'hBABBBAAA)) 
    \s_axi_rdata_OBUF[2]_inst_i_7 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(s_axi_wready_reg_12),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_3_9 [0]),
        .I3(s_axi_wready_reg_10),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_3_8 [0]),
        .O(\s_axi_rdata_OBUF[2]_inst_i_7_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[2]_inst_i_8 
       (.I0(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_4 [0]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_5 [0]),
        .O(\s_axi_rdata_OBUF[2]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[2]_inst_i_9 
       (.I0(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_0 [0]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_1 [0]),
        .O(\s_axi_rdata_OBUF[2]_inst_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[30]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[30]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[30] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[30]_0 ),
        .O(s_axi_rdata_OBUF[30]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[30]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [30]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[30]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[30]_inst_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFCBBFC88)) 
    \s_axi_rdata_OBUF[31]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[31] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[31]_0 ),
        .O(s_axi_rdata_OBUF[31]));
  LUT5 #(
    .INIT(32'hFFFACFCA)) 
    \s_axi_rdata_OBUF[31]_inst_i_10 
       (.I0(s_axi_araddr_IBUF[0]),
        .I1(s_axi_awaddr_IBUF[0]),
        .I2(reg_we),
        .I3(s_axi_araddr_IBUF[1]),
        .I4(s_axi_awaddr_IBUF[1]),
        .O(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h000CC0CC777FF7FF)) 
    \s_axi_rdata_OBUF[31]_inst_i_15 
       (.I0(reg_addr[3]),
        .I1(reg_addr[4]),
        .I2(reg_we),
        .I3(s_axi_araddr_IBUF[6]),
        .I4(s_axi_awaddr_IBUF[6]),
        .I5(reg_addr[5]),
        .O(\s_axi_rdata_OBUF[31]_inst_i_15_n_0 ));
  LUT6 #(
    .INIT(64'hACCCCCCCCCCCCCCC)) 
    \s_axi_rdata_OBUF[31]_inst_i_16 
       (.I0(s_axi_awaddr_IBUF[1]),
        .I1(s_axi_araddr_IBUF[1]),
        .I2(s_axi_wready_OBUF),
        .I3(s_axi_awready_OBUF),
        .I4(s_axi_awvalid_IBUF),
        .I5(s_axi_wvalid_IBUF),
        .O(reg_addr[1]));
  LUT6 #(
    .INIT(64'hFFFFB8FF0000B800)) 
    \s_axi_rdata_OBUF[31]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [31]),
        .I1(s_axi_wready_reg_3),
        .I2(Q[31]),
        .I3(s_axi_wready_reg_1),
        .I4(s_axi_wready_reg_2),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[31]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hEEEEEFFFEEEEEAAA)) 
    \s_axi_rdata_OBUF[31]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .I1(reg_addr[6]),
        .I2(reg_addr[3]),
        .I3(reg_addr[2]),
        .I4(reg_addr[4]),
        .I5(reg_addr[5]),
        .O(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h000000000111A888)) 
    \s_axi_rdata_OBUF[31]_inst_i_5 
       (.I0(reg_addr[5]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(reg_addr[6]),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .O(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h000200020002000C)) 
    \s_axi_rdata_OBUF[31]_inst_i_7 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_15_n_0 ),
        .I1(reg_addr[2]),
        .I2(reg_addr[1]),
        .I3(reg_addr[0]),
        .I4(reg_addr[6]),
        .I5(reg_addr[5]),
        .O(s_axi_wready_reg_3));
  LUT6 #(
    .INIT(64'h010000030C00030B)) 
    \s_axi_rdata_OBUF[31]_inst_i_8 
       (.I0(reg_addr[4]),
        .I1(reg_addr[5]),
        .I2(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(reg_addr[6]),
        .O(s_axi_wready_reg_1));
  LUT6 #(
    .INIT(64'h0000000022060606)) 
    \s_axi_rdata_OBUF[31]_inst_i_9 
       (.I0(reg_addr[4]),
        .I1(reg_addr[6]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .O(s_axi_wready_reg_2));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[3]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[3]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[3]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[3] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[3]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[3]));
  LUT6 #(
    .INIT(64'h0000000005030000)) 
    \s_axi_rdata_OBUF[3]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [3]),
        .I1(Q[3]),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(s_axi_wready_reg_1),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[3]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAABABFAFAFBABF)) 
    \s_axi_rdata_OBUF[3]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[3]_inst_i_1_0 ),
        .I2(s_axi_wready_reg_14),
        .I3(\s_axi_rdata_OBUF[3]_inst_i_1_1 ),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(\s_axi_rdata_OBUF[3]_inst_i_1_2 ),
        .O(\s_axi_rdata_OBUF[3]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hE0EFE0E0E0EFEFEF)) 
    \s_axi_rdata_OBUF[4]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[4]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[4]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I3(\s_axi_rdata[4] ),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I5(\s_axi_rdata[4]_0 ),
        .O(s_axi_rdata_OBUF[4]));
  LUT6 #(
    .INIT(64'h0808088888880888)) 
    \s_axi_rdata_OBUF[4]_inst_i_10 
       (.I0(\s_axi_rdata_OBUF[4]_inst_i_15_n_0 ),
        .I1(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_6 [1]),
        .I4(s_axi_wready_reg_10),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_3_7 [1]),
        .O(\s_axi_rdata_OBUF[4]_inst_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \s_axi_rdata_OBUF[4]_inst_i_15 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_6_0 [1]),
        .O(\s_axi_rdata_OBUF[4]_inst_i_15_n_0 ));
  LUT6 #(
    .INIT(64'h0000000032000200)) 
    \s_axi_rdata_OBUF[4]_inst_i_2 
       (.I0(Q[4]),
        .I1(s_axi_wready_reg_2),
        .I2(s_axi_wready_reg_3),
        .I3(s_axi_wready_reg_1),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [4]),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[4]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000FFFE)) 
    \s_axi_rdata_OBUF[4]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[4]_inst_i_1_0 ),
        .I1(\s_axi_rdata_OBUF[4]_inst_i_1_1 ),
        .I2(\s_axi_rdata_OBUF[4]_inst_i_8_n_0 ),
        .I3(\s_axi_rdata_OBUF[4]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[4]_inst_i_10_n_0 ),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[4]_inst_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hEFEAAAAA)) 
    \s_axi_rdata_OBUF[4]_inst_i_8 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_1 [1]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_0 [1]),
        .I4(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .O(\s_axi_rdata_OBUF[4]_inst_i_8_n_0 ));
  LUT5 #(
    .INIT(32'h00450040)) 
    \s_axi_rdata_OBUF[4]_inst_i_9 
       (.I0(s_axi_wready_reg_10),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_2 [1]),
        .I2(s_axi_wready_reg_14),
        .I3(s_axi_wready_reg_16),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_3_8 [1]),
        .O(\s_axi_rdata_OBUF[4]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[5]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[5]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[5]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[5] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[5]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[5]));
  LUT6 #(
    .INIT(64'h0000000005030000)) 
    \s_axi_rdata_OBUF[5]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [5]),
        .I1(Q[5]),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(s_axi_wready_reg_1),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[5]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAABABFAFAFBABF)) 
    \s_axi_rdata_OBUF[5]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[5]_inst_i_1_0 ),
        .I2(s_axi_wready_reg_14),
        .I3(\s_axi_rdata_OBUF[5]_inst_i_1_1 ),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(\s_axi_rdata_OBUF[5]_inst_i_1_2 ),
        .O(\s_axi_rdata_OBUF[5]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[6]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[6]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[6]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[6] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[6]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[6]));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[6]_inst_i_10 
       (.I0(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_0 [2]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_1 [2]),
        .O(\s_axi_rdata_OBUF[6]_inst_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \s_axi_rdata_OBUF[6]_inst_i_15 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_6_0 [2]),
        .O(\s_axi_rdata_OBUF[6]_inst_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h00040C04)) 
    \s_axi_rdata_OBUF[6]_inst_i_2 
       (.I0(Q[6]),
        .I1(s_axi_wready_reg_1),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [6]),
        .O(\s_axi_rdata_OBUF[6]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBBBBBBBBBA)) 
    \s_axi_rdata_OBUF[6]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[6]_inst_i_6_n_0 ),
        .I2(\s_axi_rdata_OBUF[6]_inst_i_7_n_0 ),
        .I3(\s_axi_rdata_OBUF[6]_inst_i_1_0 ),
        .I4(\s_axi_rdata_OBUF[6]_inst_i_9_n_0 ),
        .I5(\s_axi_rdata_OBUF[6]_inst_i_10_n_0 ),
        .O(\s_axi_rdata_OBUF[6]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0808088888880888)) 
    \s_axi_rdata_OBUF[6]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[6]_inst_i_15_n_0 ),
        .I1(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_6 [2]),
        .I4(s_axi_wready_reg_10),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_3_7 [2]),
        .O(\s_axi_rdata_OBUF[6]_inst_i_6_n_0 ));
  LUT5 #(
    .INIT(32'hEFEAAAAA)) 
    \s_axi_rdata_OBUF[6]_inst_i_7 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_5 [1]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_4 [1]),
        .I4(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .O(\s_axi_rdata_OBUF[6]_inst_i_7_n_0 ));
  LUT5 #(
    .INIT(32'h44400040)) 
    \s_axi_rdata_OBUF[6]_inst_i_9 
       (.I0(s_axi_wready_reg_16),
        .I1(s_axi_wready_reg_14),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_3_2 [2]),
        .I3(s_axi_wready_reg_10),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_3_3 [1]),
        .O(\s_axi_rdata_OBUF[6]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[7]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[7]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[7]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[7] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[7]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[7]));
  LUT6 #(
    .INIT(64'h0000000005030000)) 
    \s_axi_rdata_OBUF[7]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_1_0 [7]),
        .I1(Q[7]),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(s_axi_wready_reg_1),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[7]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAABABFAFAFBABF)) 
    \s_axi_rdata_OBUF[7]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[7]_inst_i_1_0 ),
        .I2(s_axi_wready_reg_14),
        .I3(\s_axi_rdata_OBUF[7]_inst_i_1_1 ),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(\s_axi_rdata_OBUF[7]_inst_i_1_2 ),
        .O(\s_axi_rdata_OBUF[7]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFF004747FFFF4747)) 
    \s_axi_rdata_OBUF[8]_inst_i_1 
       (.I0(\s_axi_rdata[8] ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I2(\s_axi_rdata[8]_0 ),
        .I3(\s_axi_rdata_OBUF[8]_inst_i_4_n_0 ),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .I5(\s_axi_rdata_OBUF[8]_inst_i_5_n_0 ),
        .O(s_axi_rdata_OBUF[8]));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[8]_inst_i_11 
       (.I0(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_6 [3]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_7 [3]),
        .O(\s_axi_rdata_OBUF[8]_inst_i_11_n_0 ));
  LUT5 #(
    .INIT(32'h00E20000)) 
    \s_axi_rdata_OBUF[8]_inst_i_4 
       (.I0(Q[8]),
        .I1(s_axi_wready_reg_3),
        .I2(\s_axi_rdata_OBUF[31]_inst_i_1_0 [8]),
        .I3(s_axi_wready_reg_2),
        .I4(s_axi_wready_reg_1),
        .O(\s_axi_rdata_OBUF[8]_inst_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF0055F355)) 
    \s_axi_rdata_OBUF[8]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[8]_inst_i_1_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_6_0 [3]),
        .I2(s_axi_wready_reg_19),
        .I3(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I4(\s_axi_rdata_OBUF[8]_inst_i_11_n_0 ),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_axi_rdata_OBUF[8]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h444444440F000FFF)) 
    \s_axi_rdata_OBUF[9]_inst_i_1 
       (.I0(\s_axi_rdata_OBUF[9]_inst_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[9]_inst_i_3_n_0 ),
        .I2(\s_axi_rdata[9] ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_5_n_0 ),
        .I4(\s_axi_rdata[9]_0 ),
        .I5(\s_axi_rdata_OBUF[31]_inst_i_3_n_0 ),
        .O(s_axi_rdata_OBUF[9]));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[9]_inst_i_10 
       (.I0(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_0 [3]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_1 [3]),
        .O(\s_axi_rdata_OBUF[9]_inst_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \s_axi_rdata_OBUF[9]_inst_i_15 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_6_0 [4]),
        .O(\s_axi_rdata_OBUF[9]_inst_i_15_n_0 ));
  LUT5 #(
    .INIT(32'h00040C04)) 
    \s_axi_rdata_OBUF[9]_inst_i_2 
       (.I0(Q[9]),
        .I1(s_axi_wready_reg_1),
        .I2(s_axi_wready_reg_2),
        .I3(s_axi_wready_reg_3),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_1_0 [9]),
        .O(\s_axi_rdata_OBUF[9]_inst_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBBBBBBBBBA)) 
    \s_axi_rdata_OBUF[9]_inst_i_3 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[9]_inst_i_6_n_0 ),
        .I2(\s_axi_rdata_OBUF[9]_inst_i_1_0 ),
        .I3(\s_axi_rdata_OBUF[9]_inst_i_8_n_0 ),
        .I4(\s_axi_rdata_OBUF[9]_inst_i_9_n_0 ),
        .I5(\s_axi_rdata_OBUF[9]_inst_i_10_n_0 ),
        .O(\s_axi_rdata_OBUF[9]_inst_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0808088888880888)) 
    \s_axi_rdata_OBUF[9]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[9]_inst_i_15_n_0 ),
        .I1(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_6 [4]),
        .I4(s_axi_wready_reg_10),
        .I5(\s_axi_rdata_OBUF[15]_inst_i_3_7 [4]),
        .O(\s_axi_rdata_OBUF[9]_inst_i_6_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \s_axi_rdata_OBUF[9]_inst_i_8 
       (.I0(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_4 [2]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_5 [2]),
        .O(\s_axi_rdata_OBUF[9]_inst_i_8_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAEFEAAAAA)) 
    \s_axi_rdata_OBUF[9]_inst_i_9 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_3_3 [2]),
        .I2(s_axi_wready_reg_10),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_3_2 [3]),
        .I4(s_axi_wready_reg_14),
        .I5(s_axi_wready_reg_16),
        .O(\s_axi_rdata_OBUF[9]_inst_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT4 #(
    .INIT(16'h0F88)) 
    s_axi_rvalid_i_1
       (.I0(s_axi_arvalid_IBUF),
        .I1(s_axi_arready_OBUF),
        .I2(s_axi_rready_IBUF),
        .I3(s_axi_rvalid_OBUF),
        .O(s_axi_rvalid_i_1_n_0));
  FDCE s_axi_rvalid_reg
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_arready_reg_0),
        .D(s_axi_rvalid_i_1_n_0),
        .Q(s_axi_rvalid_OBUF));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT4 #(
    .INIT(16'h0800)) 
    s_axi_wready0
       (.I0(s_axi_awvalid_IBUF),
        .I1(s_axi_wvalid_IBUF),
        .I2(s_axi_wready_OBUF),
        .I3(aw_en_reg_n_0),
        .O(s_axi_wready0__0));
  FDCE s_axi_wready_reg
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_arready_reg_0),
        .D(s_axi_wready0__0),
        .Q(s_axi_wready_OBUF));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[0]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[0]),
        .I4(\s_reg_data_o[0]_i_2_n_0 ),
        .I5(\s_reg_data_o_reg[0]_0 ),
        .O(\s_reg_data_o_reg[0] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[0]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [0]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[10]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[10]),
        .I4(\s_reg_data_o[10]_i_2_n_0 ),
        .I5(p_1_in91_in),
        .O(\s_reg_data_o_reg[10] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[10]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [10]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[10]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[11]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[11]),
        .I4(\s_reg_data_o[11]_i_2_n_0 ),
        .I5(p_1_in94_in),
        .O(\s_reg_data_o_reg[11] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[11]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [11]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[11]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[12]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[12]),
        .I4(\s_reg_data_o[12]_i_2_n_0 ),
        .I5(p_1_in97_in),
        .O(\s_reg_data_o_reg[12] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[12]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [12]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[12]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[13]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[13]),
        .I4(\s_reg_data_o[13]_i_2_n_0 ),
        .I5(p_1_in100_in),
        .O(\s_reg_data_o_reg[13] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[13]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [13]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[13]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[14]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[14]),
        .I4(\s_reg_data_o[14]_i_2_n_0 ),
        .I5(p_1_in103_in),
        .O(\s_reg_data_o_reg[14] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[14]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [14]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[14]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[15]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[15]),
        .I4(\s_reg_data_o[15]_i_2_n_0 ),
        .I5(p_3_in),
        .O(\s_reg_data_o_reg[15] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[15]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [15]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[15]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[16]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[16]),
        .I4(\s_reg_data_o[16]_i_2_n_0 ),
        .I5(p_5_in),
        .O(\s_reg_data_o_reg[16] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[16]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [16]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[2]),
        .O(\s_reg_data_o[16]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[17]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[17]),
        .I4(\s_reg_data_o[17]_i_2_n_0 ),
        .I5(p_7_in),
        .O(\s_reg_data_o_reg[17] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[17]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [17]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[2]),
        .O(\s_reg_data_o[17]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[18]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[18]),
        .I4(\s_reg_data_o[18]_i_2_n_0 ),
        .I5(p_9_in),
        .O(\s_reg_data_o_reg[18] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[18]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [18]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[2]),
        .O(\s_reg_data_o[18]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[19]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[19]),
        .I4(\s_reg_data_o[19]_i_2_n_0 ),
        .I5(p_11_in),
        .O(\s_reg_data_o_reg[19] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[19]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [19]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[2]),
        .O(\s_reg_data_o[19]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[1]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[1]),
        .I4(\s_reg_data_o[1]_i_2_n_0 ),
        .I5(\s_reg_data_o_reg[1]_0 ),
        .O(\s_reg_data_o_reg[1] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[1]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [1]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[20]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[20]),
        .I4(\s_reg_data_o[20]_i_2_n_0 ),
        .I5(p_13_in),
        .O(\s_reg_data_o_reg[20] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[20]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [20]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[2]),
        .O(\s_reg_data_o[20]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[21]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[21]),
        .I4(\s_reg_data_o[21]_i_2_n_0 ),
        .I5(p_15_in),
        .O(\s_reg_data_o_reg[21] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[21]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [21]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[2]),
        .O(\s_reg_data_o[21]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[22]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[22]),
        .I4(\s_reg_data_o[22]_i_2_n_0 ),
        .I5(p_17_in),
        .O(\s_reg_data_o_reg[22] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[22]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [22]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[2]),
        .O(\s_reg_data_o[22]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[23]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[23]),
        .I4(\s_reg_data_o[23]_i_2_n_0 ),
        .I5(p_19_in),
        .O(\s_reg_data_o_reg[23] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[23]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [23]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[2]),
        .O(\s_reg_data_o[23]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[24]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[24]),
        .I4(\s_reg_data_o[24]_i_2_n_0 ),
        .I5(p_21_in),
        .O(\s_reg_data_o_reg[24] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[24]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [24]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[3]),
        .O(\s_reg_data_o[24]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[25]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[25]),
        .I4(\s_reg_data_o[25]_i_2_n_0 ),
        .I5(p_23_in),
        .O(\s_reg_data_o_reg[25] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[25]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [25]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[3]),
        .O(\s_reg_data_o[25]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[26]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[26]),
        .I4(\s_reg_data_o[26]_i_2_n_0 ),
        .I5(p_25_in),
        .O(\s_reg_data_o_reg[26] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[26]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [26]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[3]),
        .O(\s_reg_data_o[26]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[27]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[27]),
        .I4(\s_reg_data_o[27]_i_2_n_0 ),
        .I5(p_27_in),
        .O(\s_reg_data_o_reg[27] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[27]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [27]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[3]),
        .O(\s_reg_data_o[27]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[28]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[28]),
        .I4(\s_reg_data_o[28]_i_2_n_0 ),
        .I5(p_29_in),
        .O(\s_reg_data_o_reg[28] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[28]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [28]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[3]),
        .O(\s_reg_data_o[28]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[29]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[29]),
        .I4(\s_reg_data_o[29]_i_2_n_0 ),
        .I5(p_31_in),
        .O(\s_reg_data_o_reg[29] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[29]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [29]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[3]),
        .O(\s_reg_data_o[29]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[2]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[2]),
        .I4(\s_reg_data_o[2]_i_2_n_0 ),
        .I5(p_1_in67_in),
        .O(\s_reg_data_o_reg[2] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[2]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [2]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[30]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[30]),
        .I4(\s_reg_data_o[30]_i_2_n_0 ),
        .I5(p_33_in),
        .O(\s_reg_data_o_reg[30] ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[30]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [30]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[3]),
        .O(\s_reg_data_o[30]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[31]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[31]),
        .I4(\s_reg_data_o[31]_i_4_n_0 ),
        .I5(p_35_in),
        .O(\s_reg_data_o_reg[31] ));
  LUT6 #(
    .INIT(64'hF0F0FF00AAAACCCC)) 
    \s_reg_data_o[31]_i_2 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(s_axi_araddr_IBUF[3]),
        .I2(s_axi_awaddr_IBUF[5]),
        .I3(s_axi_araddr_IBUF[5]),
        .I4(reg_we),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[31]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000AC0CA)) 
    \s_reg_data_o[31]_i_3 
       (.I0(s_axi_araddr_IBUF[2]),
        .I1(s_axi_awaddr_IBUF[2]),
        .I2(reg_we),
        .I3(s_axi_araddr_IBUF[5]),
        .I4(s_axi_awaddr_IBUF[5]),
        .O(\s_reg_data_o[31]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00A2A0A000000000)) 
    \s_reg_data_o[31]_i_4 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [31]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(s_axi_wstrb_IBUF[3]),
        .O(\s_reg_data_o[31]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[3]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[3]),
        .I4(\s_reg_data_o[3]_i_2_n_0 ),
        .I5(p_1_in70_in),
        .O(\s_reg_data_o_reg[3] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[3]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [3]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[4]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[4]),
        .I4(\s_reg_data_o[4]_i_2_n_0 ),
        .I5(p_1_in73_in),
        .O(\s_reg_data_o_reg[4] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[4]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [4]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[5]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[5]),
        .I4(\s_reg_data_o[5]_i_2_n_0 ),
        .I5(p_1_in76_in),
        .O(\s_reg_data_o_reg[5] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[5]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [5]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[6]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[6]),
        .I4(\s_reg_data_o[6]_i_2_n_0 ),
        .I5(p_1_in79_in),
        .O(\s_reg_data_o_reg[6] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[6]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [6]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[7]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[7]),
        .I4(\s_reg_data_o[7]_i_2_n_0 ),
        .I5(p_1_in82_in),
        .O(\s_reg_data_o_reg[7] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[7]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [7]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[8]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[8]),
        .I4(\s_reg_data_o[8]_i_2_n_0 ),
        .I5(p_1_in85_in),
        .O(\s_reg_data_o_reg[8] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[8]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [8]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[8]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h550FFFFF77000000)) 
    \s_reg_data_o[9]_i_1 
       (.I0(\s_reg_data_o[31]_i_2_n_0 ),
        .I1(reg_addr[2]),
        .I2(\s_reg_data_o[31]_i_3_n_0 ),
        .I3(D[9]),
        .I4(\s_reg_data_o[9]_i_2_n_0 ),
        .I5(p_1_in88_in),
        .O(\s_reg_data_o_reg[9] ));
  LUT6 #(
    .INIT(64'h00A20000A0A00000)) 
    \s_reg_data_o[9]_i_2 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(\s_reg_data_o_reg[31]_0 [9]),
        .I2(reg_addr[5]),
        .I3(reg_addr[3]),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_addr[2]),
        .O(\s_reg_data_o[9]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT4 #(
    .INIT(16'h2000)) 
    \s_reg_deb_en[15]_i_1 
       (.I0(\s_reg_deb_en[31]_i_4_n_0 ),
        .I1(s_axi_awaddr_IBUF[3]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[1]),
        .O(\s_axi_awaddr[3]_0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT4 #(
    .INIT(16'h2000)) 
    \s_reg_deb_en[23]_i_1 
       (.I0(\s_reg_deb_en[31]_i_4_n_0 ),
        .I1(s_axi_awaddr_IBUF[3]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[2]),
        .O(\s_axi_awaddr[3]_0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT4 #(
    .INIT(16'h4000)) 
    \s_reg_deb_en[31]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(\s_reg_deb_en[31]_i_4_n_0 ),
        .O(\s_axi_awaddr[3]_0 [3]));
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_deb_en[31]_i_3 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .O(reg_we));
  LUT6 #(
    .INIT(64'h00000000AC0CA000)) 
    \s_reg_deb_en[31]_i_4 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(s_axi_araddr_IBUF[4]),
        .I2(reg_we),
        .I3(s_axi_awaddr_IBUF[5]),
        .I4(s_axi_araddr_IBUF[5]),
        .I5(\s_reg_deb_en[31]_i_5_n_0 ),
        .O(\s_reg_deb_en[31]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFEEFA)) 
    \s_reg_deb_en[31]_i_5 
       (.I0(reg_addr[6]),
        .I1(s_axi_awaddr_IBUF[1]),
        .I2(s_axi_araddr_IBUF[1]),
        .I3(reg_we),
        .I4(reg_addr[2]),
        .I5(reg_addr[0]),
        .O(\s_reg_deb_en[31]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT4 #(
    .INIT(16'h2000)) 
    \s_reg_deb_en[7]_i_1 
       (.I0(\s_reg_deb_en[31]_i_4_n_0 ),
        .I1(s_axi_awaddr_IBUF[3]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[0]),
        .O(\s_axi_awaddr[3]_0 [0]));
  LUT6 #(
    .INIT(64'h8000000000000000)) 
    \s_reg_deb_th[15]_i_1 
       (.I0(\s_reg_deb_th[23]_i_2_n_0 ),
        .I1(reg_addr[5]),
        .I2(reg_addr[3]),
        .I3(reg_addr[2]),
        .I4(reg_we),
        .I5(s_axi_wstrb_IBUF[1]),
        .O(s_axi_wready_reg_4[1]));
  LUT6 #(
    .INIT(64'h8000000000000000)) 
    \s_reg_deb_th[23]_i_1 
       (.I0(\s_reg_deb_th[23]_i_2_n_0 ),
        .I1(reg_addr[5]),
        .I2(reg_addr[3]),
        .I3(s_axi_wstrb_IBUF[2]),
        .I4(reg_addr[2]),
        .I5(reg_we),
        .O(s_axi_wready_reg_4[2]));
  LUT6 #(
    .INIT(64'h0003000300000505)) 
    \s_reg_deb_th[23]_i_2 
       (.I0(s_axi_araddr_IBUF[4]),
        .I1(s_axi_awaddr_IBUF[4]),
        .I2(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .I3(s_axi_awaddr_IBUF[6]),
        .I4(s_axi_araddr_IBUF[6]),
        .I5(reg_we),
        .O(\s_reg_deb_th[23]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h80000000)) 
    \s_reg_deb_th[31]_i_1 
       (.I0(\s_reg_deb_th[31]_i_2_n_0 ),
        .I1(reg_addr[5]),
        .I2(reg_addr[3]),
        .I3(reg_addr[2]),
        .I4(s_axi_wstrb_IBUF[3]),
        .O(s_axi_wready_reg_4[3]));
  LUT4 #(
    .INIT(16'h001B)) 
    \s_reg_deb_th[31]_i_2 
       (.I0(reg_we),
        .I1(s_axi_araddr_IBUF[4]),
        .I2(s_axi_awaddr_IBUF[4]),
        .I3(\s_reg_deb_th[31]_i_6_n_0 ),
        .O(\s_reg_deb_th[31]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hACCCCCCCCCCCCCCC)) 
    \s_reg_deb_th[31]_i_3 
       (.I0(s_axi_awaddr_IBUF[5]),
        .I1(s_axi_araddr_IBUF[5]),
        .I2(s_axi_wready_OBUF),
        .I3(s_axi_awready_OBUF),
        .I4(s_axi_awvalid_IBUF),
        .I5(s_axi_wvalid_IBUF),
        .O(reg_addr[5]));
  LUT6 #(
    .INIT(64'hACCCCCCCCCCCCCCC)) 
    \s_reg_deb_th[31]_i_4 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(s_axi_araddr_IBUF[3]),
        .I2(s_axi_wready_OBUF),
        .I3(s_axi_awready_OBUF),
        .I4(s_axi_awvalid_IBUF),
        .I5(s_axi_wvalid_IBUF),
        .O(reg_addr[3]));
  LUT6 #(
    .INIT(64'hACCCCCCCCCCCCCCC)) 
    \s_reg_deb_th[31]_i_5 
       (.I0(s_axi_awaddr_IBUF[2]),
        .I1(s_axi_araddr_IBUF[2]),
        .I2(s_axi_wready_OBUF),
        .I3(s_axi_awready_OBUF),
        .I4(s_axi_awvalid_IBUF),
        .I5(s_axi_wvalid_IBUF),
        .O(reg_addr[2]));
  LUT4 #(
    .INIT(16'hFFFB)) 
    \s_reg_deb_th[31]_i_6 
       (.I0(s_axi_awaddr_IBUF[0]),
        .I1(reg_we),
        .I2(s_axi_awaddr_IBUF[1]),
        .I3(reg_addr[6]),
        .O(\s_reg_deb_th[31]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h8000000000000000)) 
    \s_reg_deb_th[7]_i_1 
       (.I0(\s_reg_deb_th[23]_i_2_n_0 ),
        .I1(reg_addr[5]),
        .I2(reg_addr[3]),
        .I3(reg_addr[2]),
        .I4(reg_we),
        .I5(s_axi_wstrb_IBUF[0]),
        .O(s_axi_wready_reg_4[0]));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_dir[15]_i_1 
       (.I0(\s_reg_dir[31]_i_2_n_0 ),
        .I1(s_axi_awaddr_IBUF[3]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[1]),
        .O(\s_axi_awaddr[3]_3 [1]));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_dir[23]_i_1 
       (.I0(\s_reg_dir[31]_i_2_n_0 ),
        .I1(s_axi_awaddr_IBUF[3]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[2]),
        .O(\s_axi_awaddr[3]_3 [2]));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_dir[31]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(\s_reg_dir[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_3 [3]));
  LUT6 #(
    .INIT(64'h0000110000051105)) 
    \s_reg_dir[31]_i_2 
       (.I0(\s_reg_deb_en[31]_i_5_n_0 ),
        .I1(s_axi_awaddr_IBUF[4]),
        .I2(s_axi_araddr_IBUF[4]),
        .I3(reg_we),
        .I4(s_axi_awaddr_IBUF[5]),
        .I5(s_axi_araddr_IBUF[5]),
        .O(\s_reg_dir[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_dir[7]_i_1 
       (.I0(\s_reg_dir[31]_i_2_n_0 ),
        .I1(s_axi_awaddr_IBUF[3]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[0]),
        .O(\s_axi_awaddr[3]_3 [0]));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT5 #(
    .INIT(32'h00001000)) 
    \s_reg_int_any[15]_i_1 
       (.I0(\s_reg_int_pol[31]_i_3_n_0 ),
        .I1(s_axi_awaddr_IBUF[2]),
        .I2(s_axi_wstrb_IBUF[1]),
        .I3(reg_we),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[2]_0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT5 #(
    .INIT(32'h00001000)) 
    \s_reg_int_any[23]_i_1 
       (.I0(\s_reg_int_pol[31]_i_3_n_0 ),
        .I1(s_axi_awaddr_IBUF[2]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[2]),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[2]_0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT5 #(
    .INIT(32'h00001000)) 
    \s_reg_int_any[31]_i_1 
       (.I0(\s_reg_int_pol[31]_i_3_n_0 ),
        .I1(s_axi_awaddr_IBUF[2]),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(reg_we),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[2]_0 [3]));
  LUT5 #(
    .INIT(32'h353FF5FF)) 
    \s_reg_int_any[31]_i_2 
       (.I0(s_axi_araddr_IBUF[3]),
        .I1(s_axi_awaddr_IBUF[3]),
        .I2(reg_we),
        .I3(s_axi_araddr_IBUF[4]),
        .I4(s_axi_awaddr_IBUF[4]),
        .O(\s_reg_int_any[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT5 #(
    .INIT(32'h00001000)) 
    \s_reg_int_any[7]_i_1 
       (.I0(\s_reg_int_pol[31]_i_3_n_0 ),
        .I1(s_axi_awaddr_IBUF[2]),
        .I2(s_axi_wstrb_IBUF[0]),
        .I3(reg_we),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[2]_0 [0]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_int_en[15]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(\s_reg_int_en[31]_i_2_n_0 ),
        .O(E[1]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_int_en[23]_i_1 
       (.I0(s_axi_wstrb_IBUF[2]),
        .I1(s_axi_wready_OBUF),
        .I2(s_axi_awready_OBUF),
        .I3(s_axi_awvalid_IBUF),
        .I4(s_axi_wvalid_IBUF),
        .I5(\s_reg_int_en[31]_i_2_n_0 ),
        .O(E[2]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_int_en[31]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[3]),
        .I5(\s_reg_int_en[31]_i_2_n_0 ),
        .O(E[3]));
  LUT6 #(
    .INIT(64'hFFFFFFFFFEFFFFFF)) 
    \s_reg_int_en[31]_i_2 
       (.I0(reg_addr[5]),
        .I1(reg_addr[4]),
        .I2(reg_addr[0]),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(\s_reg_int_en[31]_i_4_n_0 ),
        .O(\s_reg_int_en[31]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hACCCCCCCCCCCCCCC)) 
    \s_reg_int_en[31]_i_3 
       (.I0(s_axi_awaddr_IBUF[0]),
        .I1(s_axi_araddr_IBUF[0]),
        .I2(s_axi_wready_OBUF),
        .I3(s_axi_awready_OBUF),
        .I4(s_axi_awvalid_IBUF),
        .I5(s_axi_wvalid_IBUF),
        .O(reg_addr[0]));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT5 #(
    .INIT(32'hFFFACFCA)) 
    \s_reg_int_en[31]_i_4 
       (.I0(s_axi_araddr_IBUF[1]),
        .I1(s_axi_awaddr_IBUF[1]),
        .I2(reg_we),
        .I3(s_axi_araddr_IBUF[6]),
        .I4(s_axi_awaddr_IBUF[6]),
        .O(\s_reg_int_en[31]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_int_en[7]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(\s_reg_int_en[31]_i_2_n_0 ),
        .O(E[0]));
  LUT6 #(
    .INIT(64'h0000000040000000)) 
    \s_reg_int_pol[15]_i_1 
       (.I0(reg_addr[3]),
        .I1(s_axi_wstrb_IBUF[1]),
        .I2(reg_we),
        .I3(reg_addr[4]),
        .I4(reg_addr[2]),
        .I5(\s_reg_int_pol[31]_i_3_n_0 ),
        .O(s_axi_wready_reg_8[1]));
  LUT6 #(
    .INIT(64'h0000000040000000)) 
    \s_reg_int_pol[23]_i_1 
       (.I0(reg_addr[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[2]),
        .I3(reg_addr[4]),
        .I4(reg_addr[2]),
        .I5(\s_reg_int_pol[31]_i_3_n_0 ),
        .O(s_axi_wready_reg_8[2]));
  LUT6 #(
    .INIT(64'h0000000040000000)) 
    \s_reg_int_pol[31]_i_1 
       (.I0(reg_addr[3]),
        .I1(reg_addr[2]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[3]),
        .I4(reg_addr[4]),
        .I5(\s_reg_int_pol[31]_i_3_n_0 ),
        .O(s_axi_wready_reg_8[3]));
  LUT6 #(
    .INIT(64'hACCCCCCCCCCCCCCC)) 
    \s_reg_int_pol[31]_i_2 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(s_axi_araddr_IBUF[4]),
        .I2(s_axi_wready_OBUF),
        .I3(s_axi_awready_OBUF),
        .I4(s_axi_awvalid_IBUF),
        .I5(s_axi_wvalid_IBUF),
        .O(reg_addr[4]));
  LUT6 #(
    .INIT(64'hFFFFEEFFFFFAEEFA)) 
    \s_reg_int_pol[31]_i_3 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .I1(s_axi_awaddr_IBUF[6]),
        .I2(s_axi_araddr_IBUF[6]),
        .I3(reg_we),
        .I4(s_axi_awaddr_IBUF[5]),
        .I5(s_axi_araddr_IBUF[5]),
        .O(\s_reg_int_pol[31]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0000000040000000)) 
    \s_reg_int_pol[7]_i_1 
       (.I0(reg_addr[3]),
        .I1(s_axi_wstrb_IBUF[0]),
        .I2(reg_we),
        .I3(reg_addr[4]),
        .I4(reg_addr[2]),
        .I5(\s_reg_int_pol[31]_i_3_n_0 ),
        .O(s_axi_wready_reg_8[0]));
  LUT5 #(
    .INIT(32'h774F3300)) 
    \s_reg_int_sts[0]_i_1 
       (.I0(D[0]),
        .I1(\s_reg_int_sts[1]_i_2_n_0 ),
        .I2(\s_axi_wstrb[0] ),
        .I3(\s_reg_int_sts_reg[0]_0 ),
        .I4(\s_reg_int_sts_reg[0]_1 ),
        .O(\s_reg_int_sts_reg[0] ));
  LUT5 #(
    .INIT(32'h774F3300)) 
    \s_reg_int_sts[10]_i_1 
       (.I0(D[10]),
        .I1(\s_reg_int_sts[14]_i_2_n_0 ),
        .I2(\s_axi_wstrb[1] ),
        .I3(\s_reg_int_sts_reg[10]_0 ),
        .I4(p_1_in157_in),
        .O(\s_reg_int_sts_reg[10] ));
  LUT6 #(
    .INIT(64'h757530FF55550000)) 
    \s_reg_int_sts[11]_i_1 
       (.I0(\s_reg_int_sts[14]_i_2_n_0 ),
        .I1(D[11]),
        .I2(\s_reg_int_sts[14]_i_3_n_0 ),
        .I3(\s_axi_wstrb[1] ),
        .I4(\s_reg_int_sts_reg[11]_0 ),
        .I5(p_1_in159_in),
        .O(\s_reg_int_sts_reg[11] ));
  LUT6 #(
    .INIT(64'h757530FF55550000)) 
    \s_reg_int_sts[12]_i_1 
       (.I0(\s_reg_int_sts[14]_i_2_n_0 ),
        .I1(D[12]),
        .I2(\s_reg_int_sts[14]_i_3_n_0 ),
        .I3(\s_axi_wstrb[1] ),
        .I4(\s_reg_int_sts_reg[12]_0 ),
        .I5(p_1_in161_in),
        .O(\s_reg_int_sts_reg[12] ));
  LUT6 #(
    .INIT(64'h757530FF55550000)) 
    \s_reg_int_sts[13]_i_1 
       (.I0(\s_reg_int_sts[14]_i_2_n_0 ),
        .I1(D[13]),
        .I2(\s_reg_int_sts[14]_i_3_n_0 ),
        .I3(\s_axi_wstrb[1] ),
        .I4(\s_reg_int_sts_reg[13]_0 ),
        .I5(p_1_in163_in),
        .O(\s_reg_int_sts_reg[13] ));
  LUT6 #(
    .INIT(64'h757530FF55550000)) 
    \s_reg_int_sts[14]_i_1 
       (.I0(\s_reg_int_sts[14]_i_2_n_0 ),
        .I1(D[14]),
        .I2(\s_reg_int_sts[14]_i_3_n_0 ),
        .I3(\s_axi_wstrb[1] ),
        .I4(\s_reg_int_sts_reg[14]_0 ),
        .I5(p_1_in165_in),
        .O(\s_reg_int_sts_reg[14] ));
  LUT5 #(
    .INIT(32'h00008000)) 
    \s_reg_int_sts[14]_i_2 
       (.I0(\s_reg_int_sts[7]_i_2_n_0 ),
        .I1(\s_reg_int_sts[31]_i_5_n_0 ),
        .I2(reg_addr[2]),
        .I3(s_axi_wstrb_IBUF[1]),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(\s_reg_int_sts[14]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h00004000)) 
    \s_reg_int_sts[14]_i_3 
       (.I0(\s_reg_deb_th[31]_i_6_n_0 ),
        .I1(\s_reg_int_sts[31]_i_5_n_0 ),
        .I2(reg_addr[2]),
        .I3(s_axi_wstrb_IBUF[1]),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(\s_reg_int_sts[14]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT5 #(
    .INIT(32'h10000000)) 
    \s_reg_int_sts[15]_i_3 
       (.I0(\s_reg_int_pol[31]_i_3_n_0 ),
        .I1(\s_reg_int_any[31]_i_2_n_0 ),
        .I2(s_axi_wstrb_IBUF[1]),
        .I3(reg_we),
        .I4(s_axi_awaddr_IBUF[2]),
        .O(\s_axi_wstrb[1] ));
  LUT6 #(
    .INIT(64'hBABA30FFAAAA0000)) 
    \s_reg_int_sts[16]_i_1 
       (.I0(\s_reg_int_sts[23]_i_2_n_0 ),
        .I1(D[16]),
        .I2(\s_reg_int_sts[19]_i_2_n_0 ),
        .I3(s_axi_wready_reg_0),
        .I4(\s_reg_int_sts_reg[16]_0 ),
        .I5(p_1_in169_in),
        .O(\s_reg_int_sts_reg[16] ));
  LUT5 #(
    .INIT(32'hBB1FAA00)) 
    \s_reg_int_sts[17]_i_1 
       (.I0(\s_reg_int_sts[23]_i_2_n_0 ),
        .I1(D[17]),
        .I2(s_axi_wready_reg_0),
        .I3(\s_reg_int_sts_reg[17]_0 ),
        .I4(p_1_in171_in),
        .O(\s_reg_int_sts_reg[17] ));
  LUT6 #(
    .INIT(64'hBABA30FFAAAA0000)) 
    \s_reg_int_sts[19]_i_1 
       (.I0(\s_reg_int_sts[23]_i_2_n_0 ),
        .I1(D[19]),
        .I2(\s_reg_int_sts[19]_i_2_n_0 ),
        .I3(s_axi_wready_reg_0),
        .I4(\s_reg_int_sts_reg[19]_0 ),
        .I5(p_1_in175_in),
        .O(\s_reg_int_sts_reg[19] ));
  LUT5 #(
    .INIT(32'h00004000)) 
    \s_reg_int_sts[19]_i_2 
       (.I0(\s_reg_deb_th[31]_i_6_n_0 ),
        .I1(\s_reg_int_sts[31]_i_5_n_0 ),
        .I2(s_axi_wstrb_IBUF[2]),
        .I3(reg_addr[2]),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(\s_reg_int_sts[19]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h774F3300)) 
    \s_reg_int_sts[1]_i_1 
       (.I0(D[1]),
        .I1(\s_reg_int_sts[1]_i_2_n_0 ),
        .I2(\s_axi_wstrb[0] ),
        .I3(\s_reg_int_sts_reg[1]_0 ),
        .I4(p_1_in139_in),
        .O(\s_reg_int_sts_reg[1] ));
  LUT4 #(
    .INIT(16'h0020)) 
    \s_reg_int_sts[1]_i_2 
       (.I0(\s_reg_int_sts[7]_i_4_n_0 ),
        .I1(s_axi_awaddr_IBUF[1]),
        .I2(reg_we),
        .I3(s_axi_awaddr_IBUF[6]),
        .O(\s_reg_int_sts[1]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hBB1FAA00)) 
    \s_reg_int_sts[20]_i_1 
       (.I0(\s_reg_int_sts[23]_i_2_n_0 ),
        .I1(D[20]),
        .I2(s_axi_wready_reg_0),
        .I3(\s_reg_int_sts_reg[20]_0 ),
        .I4(p_1_in177_in),
        .O(\s_reg_int_sts_reg[20] ));
  LUT5 #(
    .INIT(32'hBB1FAA00)) 
    \s_reg_int_sts[21]_i_1 
       (.I0(\s_reg_int_sts[23]_i_2_n_0 ),
        .I1(D[21]),
        .I2(s_axi_wready_reg_0),
        .I3(\s_reg_int_sts_reg[21]_0 ),
        .I4(p_1_in179_in),
        .O(\s_reg_int_sts_reg[21] ));
  LUT5 #(
    .INIT(32'hB1BFA0A0)) 
    \s_reg_int_sts[23]_i_1 
       (.I0(\s_reg_int_sts[23]_i_2_n_0 ),
        .I1(D[23]),
        .I2(\s_reg_int_sts_reg[23]_0 ),
        .I3(s_axi_wready_reg_0),
        .I4(p_1_in183_in),
        .O(\s_reg_int_sts_reg[23] ));
  LUT5 #(
    .INIT(32'hFF7FFFFF)) 
    \s_reg_int_sts[23]_i_2 
       (.I0(\s_reg_int_sts[31]_i_5_n_0 ),
        .I1(s_axi_wstrb_IBUF[2]),
        .I2(reg_addr[2]),
        .I3(\s_reg_int_any[31]_i_2_n_0 ),
        .I4(\s_reg_int_sts[7]_i_2_n_0 ),
        .O(\s_reg_int_sts[23]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT5 #(
    .INIT(32'h00004000)) 
    \s_reg_int_sts[23]_i_4 
       (.I0(\s_reg_int_pol[31]_i_3_n_0 ),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[2]),
        .I3(s_axi_awaddr_IBUF[2]),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_0));
  LUT5 #(
    .INIT(32'hBB1FAA00)) 
    \s_reg_int_sts[24]_i_1 
       (.I0(\s_reg_int_sts[31]_i_2_n_0 ),
        .I1(D[24]),
        .I2(\s_axi_awaddr[2] ),
        .I3(\s_reg_int_sts_reg[24]_0 ),
        .I4(p_1_in185_in),
        .O(\s_reg_int_sts_reg[24] ));
  LUT6 #(
    .INIT(64'hBABA30FFAAAA0000)) 
    \s_reg_int_sts[25]_i_1 
       (.I0(\s_reg_int_sts[31]_i_2_n_0 ),
        .I1(D[25]),
        .I2(\s_reg_int_sts[27]_i_2_n_0 ),
        .I3(\s_axi_awaddr[2] ),
        .I4(\s_reg_int_sts_reg[25]_0 ),
        .I5(p_1_in187_in),
        .O(\s_reg_int_sts_reg[25] ));
  LUT6 #(
    .INIT(64'hBABA30FFAAAA0000)) 
    \s_reg_int_sts[27]_i_1 
       (.I0(\s_reg_int_sts[31]_i_2_n_0 ),
        .I1(D[27]),
        .I2(\s_reg_int_sts[27]_i_2_n_0 ),
        .I3(\s_axi_awaddr[2] ),
        .I4(\s_reg_int_sts_reg[27]_0 ),
        .I5(p_1_in191_in),
        .O(\s_reg_int_sts_reg[27] ));
  LUT5 #(
    .INIT(32'h00004000)) 
    \s_reg_int_sts[27]_i_2 
       (.I0(\s_reg_deb_th[31]_i_6_n_0 ),
        .I1(\s_reg_int_sts[31]_i_5_n_0 ),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(reg_addr[2]),
        .I4(\s_reg_int_any[31]_i_2_n_0 ),
        .O(\s_reg_int_sts[27]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hBB1FAA00)) 
    \s_reg_int_sts[28]_i_1 
       (.I0(\s_reg_int_sts[31]_i_2_n_0 ),
        .I1(D[28]),
        .I2(\s_axi_awaddr[2] ),
        .I3(\s_reg_int_sts_reg[28]_0 ),
        .I4(p_1_in193_in),
        .O(\s_reg_int_sts_reg[28] ));
  LUT5 #(
    .INIT(32'hBB1FAA00)) 
    \s_reg_int_sts[29]_i_1 
       (.I0(\s_reg_int_sts[31]_i_2_n_0 ),
        .I1(D[29]),
        .I2(\s_axi_awaddr[2] ),
        .I3(\s_reg_int_sts_reg[29]_0 ),
        .I4(p_1_in195_in),
        .O(\s_reg_int_sts_reg[29] ));
  LUT5 #(
    .INIT(32'hB1BFA0A0)) 
    \s_reg_int_sts[31]_i_1 
       (.I0(\s_reg_int_sts[31]_i_2_n_0 ),
        .I1(D[31]),
        .I2(\s_reg_int_sts_reg[31]_0 ),
        .I3(\s_axi_awaddr[2] ),
        .I4(p_1_in199_in),
        .O(\s_reg_int_sts_reg[31] ));
  LUT5 #(
    .INIT(32'hFF7FFFFF)) 
    \s_reg_int_sts[31]_i_2 
       (.I0(\s_reg_int_sts[31]_i_5_n_0 ),
        .I1(s_axi_wstrb_IBUF[3]),
        .I2(reg_addr[2]),
        .I3(\s_reg_int_any[31]_i_2_n_0 ),
        .I4(\s_reg_int_sts[7]_i_2_n_0 ),
        .O(\s_reg_int_sts[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT5 #(
    .INIT(32'h00004000)) 
    \s_reg_int_sts[31]_i_4 
       (.I0(\s_reg_int_any[31]_i_2_n_0 ),
        .I1(s_axi_awaddr_IBUF[2]),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(reg_we),
        .I4(\s_reg_int_pol[31]_i_3_n_0 ),
        .O(\s_axi_awaddr[2] ));
  LUT6 #(
    .INIT(64'h000000F5DD00DDF5)) 
    \s_reg_int_sts[31]_i_5 
       (.I0(reg_addr[5]),
        .I1(s_axi_awaddr_IBUF[6]),
        .I2(s_axi_araddr_IBUF[6]),
        .I3(reg_we),
        .I4(s_axi_araddr_IBUF[0]),
        .I5(s_axi_awaddr_IBUF[0]),
        .O(\s_reg_int_sts[31]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h7F7F30FF7F7F3000)) 
    \s_reg_int_sts[3]_i_1 
       (.I0(\s_reg_int_sts[7]_i_2_n_0 ),
        .I1(\s_reg_int_sts[3]_i_2_n_0 ),
        .I2(\s_reg_int_sts[7]_i_4_n_0 ),
        .I3(\s_axi_wstrb[0] ),
        .I4(\s_reg_int_sts_reg[3]_0 ),
        .I5(p_1_in143_in),
        .O(\s_reg_int_sts_reg[3] ));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT3 #(
    .INIT(8'hFB)) 
    \s_reg_int_sts[3]_i_2 
       (.I0(\s_reg_deb_th[31]_i_6_n_0 ),
        .I1(p_1_in143_in),
        .I2(D[3]),
        .O(\s_reg_int_sts[3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h7F7F30FF7F7F3000)) 
    \s_reg_int_sts[5]_i_1 
       (.I0(\s_reg_int_sts[7]_i_2_n_0 ),
        .I1(\s_reg_int_sts[5]_i_2_n_0 ),
        .I2(\s_reg_int_sts[7]_i_4_n_0 ),
        .I3(\s_axi_wstrb[0] ),
        .I4(\s_reg_int_sts_reg[5]_0 ),
        .I5(p_1_in147_in),
        .O(\s_reg_int_sts_reg[5] ));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT3 #(
    .INIT(8'hFB)) 
    \s_reg_int_sts[5]_i_2 
       (.I0(\s_reg_deb_th[31]_i_6_n_0 ),
        .I1(p_1_in147_in),
        .I2(D[5]),
        .O(\s_reg_int_sts[5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h7F7F30FF7F7F3000)) 
    \s_reg_int_sts[6]_i_1 
       (.I0(\s_reg_int_sts[7]_i_2_n_0 ),
        .I1(\s_reg_int_sts[6]_i_2_n_0 ),
        .I2(\s_reg_int_sts[7]_i_4_n_0 ),
        .I3(\s_axi_wstrb[0] ),
        .I4(\s_reg_int_sts_reg[6]_0 ),
        .I5(p_1_in149_in),
        .O(\s_reg_int_sts_reg[6] ));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT3 #(
    .INIT(8'hFB)) 
    \s_reg_int_sts[6]_i_2 
       (.I0(\s_reg_deb_th[31]_i_6_n_0 ),
        .I1(p_1_in149_in),
        .I2(D[6]),
        .O(\s_reg_int_sts[6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h7F307FFF7F307F00)) 
    \s_reg_int_sts[7]_i_1 
       (.I0(\s_reg_int_sts[7]_i_2_n_0 ),
        .I1(\s_reg_int_sts[7]_i_3_n_0 ),
        .I2(\s_reg_int_sts[7]_i_4_n_0 ),
        .I3(\s_reg_int_sts_reg[7]_0 ),
        .I4(\s_axi_wstrb[0] ),
        .I5(p_1_in151_in),
        .O(\s_reg_int_sts_reg[7] ));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT3 #(
    .INIT(8'h04)) 
    \s_reg_int_sts[7]_i_2 
       (.I0(s_axi_awaddr_IBUF[6]),
        .I1(reg_we),
        .I2(s_axi_awaddr_IBUF[1]),
        .O(\s_reg_int_sts[7]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT3 #(
    .INIT(8'hFB)) 
    \s_reg_int_sts[7]_i_3 
       (.I0(\s_reg_deb_th[31]_i_6_n_0 ),
        .I1(p_1_in151_in),
        .I2(D[7]),
        .O(\s_reg_int_sts[7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h2000)) 
    \s_reg_int_sts[7]_i_4 
       (.I0(\s_reg_int_sts[31]_i_5_n_0 ),
        .I1(\s_reg_int_any[31]_i_2_n_0 ),
        .I2(s_axi_wstrb_IBUF[0]),
        .I3(reg_addr[2]),
        .O(\s_reg_int_sts[7]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT5 #(
    .INIT(32'h10000000)) 
    \s_reg_int_sts[7]_i_6 
       (.I0(\s_reg_int_pol[31]_i_3_n_0 ),
        .I1(\s_reg_int_any[31]_i_2_n_0 ),
        .I2(s_axi_wstrb_IBUF[0]),
        .I3(reg_we),
        .I4(s_axi_awaddr_IBUF[2]),
        .O(\s_axi_wstrb[0] ));
  LUT6 #(
    .INIT(64'h757530FF55550000)) 
    \s_reg_int_sts[9]_i_1 
       (.I0(\s_reg_int_sts[14]_i_2_n_0 ),
        .I1(D[9]),
        .I2(\s_reg_int_sts[14]_i_3_n_0 ),
        .I3(\s_axi_wstrb[1] ),
        .I4(\s_reg_int_sts_reg[9]_0 ),
        .I5(p_1_in155_in),
        .O(\s_reg_int_sts_reg[9] ));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_int_typ[15]_i_1 
       (.I0(\s_reg_int_typ[31]_i_2_n_0 ),
        .I1(s_axi_awaddr_IBUF[4]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[1]),
        .O(\s_axi_awaddr[4]_1 [1]));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_int_typ[23]_i_1 
       (.I0(\s_reg_int_typ[31]_i_2_n_0 ),
        .I1(s_axi_awaddr_IBUF[4]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[2]),
        .O(\s_axi_awaddr[4]_1 [2]));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_int_typ[31]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(\s_reg_int_typ[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4]_1 [3]));
  LUT6 #(
    .INIT(64'h0000000000500353)) 
    \s_reg_int_typ[31]_i_2 
       (.I0(s_axi_awaddr_IBUF[2]),
        .I1(s_axi_araddr_IBUF[2]),
        .I2(reg_we),
        .I3(s_axi_awaddr_IBUF[3]),
        .I4(s_axi_araddr_IBUF[3]),
        .I5(\s_reg_int_pol[31]_i_3_n_0 ),
        .O(\s_reg_int_typ[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_int_typ[7]_i_1 
       (.I0(\s_reg_int_typ[31]_i_2_n_0 ),
        .I1(s_axi_awaddr_IBUF[4]),
        .I2(reg_we),
        .I3(s_axi_wstrb_IBUF[0]),
        .O(\s_axi_awaddr[4]_1 [0]));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_inv_in[15]_i_1 
       (.I0(\s_reg_inv_in[31]_i_2_n_0 ),
        .I1(s_axi_wstrb_IBUF[1]),
        .I2(reg_we),
        .I3(s_axi_awaddr_IBUF[2]),
        .O(\s_axi_wstrb[3] [1]));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_inv_in[23]_i_1 
       (.I0(\s_reg_inv_in[31]_i_2_n_0 ),
        .I1(reg_we),
        .I2(s_axi_awaddr_IBUF[2]),
        .I3(s_axi_wstrb_IBUF[2]),
        .O(\s_axi_wstrb[3] [2]));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_inv_in[31]_i_1 
       (.I0(\s_reg_inv_in[31]_i_2_n_0 ),
        .I1(s_axi_wstrb_IBUF[3]),
        .I2(reg_we),
        .I3(s_axi_awaddr_IBUF[2]),
        .O(\s_axi_wstrb[3] [3]));
  LUT5 #(
    .INIT(32'h00000040)) 
    \s_reg_inv_in[31]_i_2 
       (.I0(reg_addr[3]),
        .I1(reg_addr[5]),
        .I2(reg_addr[4]),
        .I3(reg_addr[6]),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .O(\s_reg_inv_in[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \s_reg_inv_in[7]_i_1 
       (.I0(\s_reg_inv_in[31]_i_2_n_0 ),
        .I1(s_axi_wstrb_IBUF[0]),
        .I2(reg_we),
        .I3(s_axi_awaddr_IBUF[2]),
        .O(\s_axi_wstrb[3] [0]));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_inv_out[15]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[1]),
        .I3(\s_reg_inv_out[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4]_0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_inv_out[23]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[2]),
        .I3(\s_reg_inv_out[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4]_0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_inv_out[31]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(\s_reg_inv_out[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4]_0 [3]));
  LUT6 #(
    .INIT(64'hBBAFFFAFBBFFFFFF)) 
    \s_reg_inv_out[31]_i_2 
       (.I0(\s_reg_deb_en[31]_i_5_n_0 ),
        .I1(s_axi_awaddr_IBUF[3]),
        .I2(s_axi_araddr_IBUF[3]),
        .I3(reg_we),
        .I4(s_axi_awaddr_IBUF[5]),
        .I5(s_axi_araddr_IBUF[5]),
        .O(\s_reg_inv_out[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_inv_out[7]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[0]),
        .I3(\s_reg_inv_out[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4]_0 [0]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_od_en[15]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(\s_reg_od_en[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_7[1]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_od_en[23]_i_1 
       (.I0(s_axi_wstrb_IBUF[2]),
        .I1(s_axi_wready_OBUF),
        .I2(s_axi_awready_OBUF),
        .I3(s_axi_awvalid_IBUF),
        .I4(s_axi_wvalid_IBUF),
        .I5(\s_reg_od_en[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_7[2]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_od_en[31]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[3]),
        .I5(\s_reg_od_en[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_7[3]));
  LUT6 #(
    .INIT(64'hFFF7FFFFFFFFFFFF)) 
    \s_reg_od_en[31]_i_2 
       (.I0(reg_addr[5]),
        .I1(reg_addr[4]),
        .I2(reg_addr[6]),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .I4(reg_addr[2]),
        .I5(reg_addr[3]),
        .O(\s_reg_od_en[31]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_od_en[7]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(\s_reg_od_en[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_7[0]));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pd_en[15]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[1]),
        .I3(\s_reg_pd_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_1 [1]));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pd_en[23]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[2]),
        .I3(\s_reg_pd_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_1 [2]));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pd_en[31]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(\s_reg_pd_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_1 [3]));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT5 #(
    .INIT(32'hFFFFFEFF)) 
    \s_reg_pd_en[31]_i_2 
       (.I0(reg_addr[5]),
        .I1(reg_addr[4]),
        .I2(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .I3(reg_addr[6]),
        .I4(reg_addr[2]),
        .O(\s_reg_pd_en[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pd_en[7]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[0]),
        .I3(\s_reg_pd_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_1 [0]));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT4 #(
    .INIT(16'h0040)) 
    \s_reg_pu_en[15]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[1]),
        .I3(\s_reg_pu_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_2 [1]));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT4 #(
    .INIT(16'h0040)) 
    \s_reg_pu_en[23]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[2]),
        .I3(\s_reg_pu_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_2 [2]));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT4 #(
    .INIT(16'h0040)) 
    \s_reg_pu_en[31]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(\s_reg_pu_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_2 [3]));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT5 #(
    .INIT(32'hFEFFFFFF)) 
    \s_reg_pu_en[31]_i_2 
       (.I0(reg_addr[5]),
        .I1(reg_addr[4]),
        .I2(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .I3(reg_addr[2]),
        .I4(reg_addr[6]),
        .O(\s_reg_pu_en[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT4 #(
    .INIT(16'h0040)) 
    \s_reg_pu_en[7]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[0]),
        .I3(\s_reg_pu_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3]_2 [0]));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pwm_cfg[15]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[1]),
        .I3(\s_reg_pwm_cfg[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4] [1]));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pwm_cfg[23]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[2]),
        .I3(\s_reg_pwm_cfg[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4] [2]));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pwm_cfg[31]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(\s_reg_pwm_cfg[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4] [3]));
  LUT5 #(
    .INIT(32'hFFFFFEFF)) 
    \s_reg_pwm_cfg[31]_i_2 
       (.I0(reg_addr[3]),
        .I1(reg_addr[5]),
        .I2(reg_addr[2]),
        .I3(reg_addr[6]),
        .I4(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .O(\s_reg_pwm_cfg[31]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pwm_cfg[7]_i_1 
       (.I0(s_axi_awaddr_IBUF[4]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[0]),
        .I3(\s_reg_pwm_cfg[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[4] [0]));
  LUT6 #(
    .INIT(64'h0040000000000000)) 
    \s_reg_pwm_duty[0][15]_i_1 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(s_axi_wready_reg_10),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(reg_we),
        .O(\s_axi_wstrb[1]_0 [1]));
  LUT5 #(
    .INIT(32'hE0000000)) 
    \s_reg_pwm_duty[0][15]_i_2 
       (.I0(reg_addr[3]),
        .I1(reg_addr[2]),
        .I2(reg_addr[4]),
        .I3(reg_addr[6]),
        .I4(reg_addr[5]),
        .O(\s_reg_pwm_duty[0][15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hF5F5F7FF)) 
    \s_reg_pwm_duty[0][15]_i_3 
       (.I0(reg_addr[6]),
        .I1(reg_addr[4]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(reg_addr[5]),
        .O(s_axi_wready_reg_10));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT5 #(
    .INIT(32'h5FF77777)) 
    \s_reg_pwm_duty[0][15]_i_4 
       (.I0(reg_addr[6]),
        .I1(reg_addr[5]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(reg_addr[4]),
        .O(\s_reg_pwm_duty[0][15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h0057FFFF)) 
    \s_reg_pwm_duty[0][15]_i_5 
       (.I0(reg_addr[4]),
        .I1(reg_addr[2]),
        .I2(reg_addr[3]),
        .I3(reg_addr[5]),
        .I4(reg_addr[6]),
        .O(\s_reg_pwm_duty[0][15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h0040000000000000)) 
    \s_reg_pwm_duty[0][7]_i_1 
       (.I0(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I1(s_axi_wready_reg_10),
        .I2(\s_reg_pwm_duty[0][15]_i_4_n_0 ),
        .I3(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(reg_we),
        .O(\s_axi_wstrb[1]_0 [0]));
  LUT6 #(
    .INIT(64'h8000000000000000)) 
    \s_reg_pwm_duty[10][15]_i_1 
       (.I0(\s_reg_pwm_duty[1][15]_i_2_n_0 ),
        .I1(reg_addr[4]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[6]),
        .I5(reg_addr[3]),
        .O(s_axi_wready_reg_5[1]));
  LUT6 #(
    .INIT(64'h8000000000000000)) 
    \s_reg_pwm_duty[10][7]_i_1 
       (.I0(\s_reg_pwm_duty[1][7]_i_2_n_0 ),
        .I1(reg_addr[4]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[6]),
        .I5(reg_addr[3]),
        .O(s_axi_wready_reg_5[0]));
  LUT6 #(
    .INIT(64'h0008000000000000)) 
    \s_reg_pwm_duty[1][15]_i_1 
       (.I0(\s_reg_pwm_duty[1][15]_i_2_n_0 ),
        .I1(reg_addr[6]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(reg_addr[4]),
        .O(s_axi_wready_reg_11[1]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_pwm_duty[1][15]_i_2 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_reg_pwm_duty[1][15]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hACCCCCCCCCCCCCCC)) 
    \s_reg_pwm_duty[1][15]_i_3 
       (.I0(s_axi_awaddr_IBUF[6]),
        .I1(s_axi_araddr_IBUF[6]),
        .I2(s_axi_wready_OBUF),
        .I3(s_axi_awready_OBUF),
        .I4(s_axi_awvalid_IBUF),
        .I5(s_axi_wvalid_IBUF),
        .O(reg_addr[6]));
  LUT6 #(
    .INIT(64'h0008000000000000)) 
    \s_reg_pwm_duty[1][7]_i_1 
       (.I0(\s_reg_pwm_duty[1][7]_i_2_n_0 ),
        .I1(reg_addr[6]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(reg_addr[4]),
        .O(s_axi_wready_reg_11[0]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_pwm_duty[1][7]_i_2 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .O(\s_reg_pwm_duty[1][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000004000000000)) 
    \s_reg_pwm_duty[2][15]_i_1 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(s_axi_wstrb_IBUF[1]),
        .I2(reg_we),
        .I3(s_axi_wready_reg_12),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(s_axi_wready_reg_10),
        .O(\s_axi_wstrb[1]_1 [1]));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT5 #(
    .INIT(32'h5FFFFFF7)) 
    \s_reg_pwm_duty[2][15]_i_2 
       (.I0(reg_addr[6]),
        .I1(reg_addr[5]),
        .I2(reg_addr[2]),
        .I3(reg_addr[3]),
        .I4(reg_addr[4]),
        .O(s_axi_wready_reg_12));
  LUT6 #(
    .INIT(64'h0000004000000000)) 
    \s_reg_pwm_duty[2][7]_i_1 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(s_axi_wstrb_IBUF[0]),
        .I2(reg_we),
        .I3(s_axi_wready_reg_12),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(s_axi_wready_reg_10),
        .O(\s_axi_wstrb[1]_1 [0]));
  LUT6 #(
    .INIT(64'h0000000000000080)) 
    \s_reg_pwm_duty[3][15]_i_1 
       (.I0(\s_reg_pwm_duty[1][15]_i_2_n_0 ),
        .I1(reg_addr[6]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(reg_addr[4]),
        .O(s_axi_wready_reg_13[1]));
  LUT6 #(
    .INIT(64'h0000000000000080)) 
    \s_reg_pwm_duty[3][7]_i_1 
       (.I0(\s_reg_pwm_duty[1][7]_i_2_n_0 ),
        .I1(reg_addr[6]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(reg_addr[4]),
        .O(s_axi_wready_reg_13[0]));
  LUT6 #(
    .INIT(64'h0000400000000000)) 
    \s_reg_pwm_duty[4][15]_i_1 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(s_axi_wstrb_IBUF[1]),
        .I2(reg_we),
        .I3(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(s_axi_wready_reg_10),
        .O(\s_axi_wstrb[1]_2 [1]));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT5 #(
    .INIT(32'h14000000)) 
    \s_reg_pwm_duty[4][15]_i_2 
       (.I0(reg_addr[4]),
        .I1(reg_addr[3]),
        .I2(reg_addr[2]),
        .I3(reg_addr[5]),
        .I4(reg_addr[6]),
        .O(\s_reg_pwm_duty[4][15]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000400000000000)) 
    \s_reg_pwm_duty[4][7]_i_1 
       (.I0(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I1(s_axi_wstrb_IBUF[0]),
        .I2(reg_we),
        .I3(\s_reg_pwm_duty[4][15]_i_2_n_0 ),
        .I4(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I5(s_axi_wready_reg_10),
        .O(\s_axi_wstrb[1]_2 [0]));
  LUT6 #(
    .INIT(64'h0008000000000000)) 
    \s_reg_pwm_duty[5][15]_i_1 
       (.I0(s_axi_wstrb_IBUF[1]),
        .I1(reg_we),
        .I2(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(s_axi_wready_reg_14),
        .O(\s_axi_wstrb[1]_3 [1]));
  LUT5 #(
    .INIT(32'h56000000)) 
    \s_reg_pwm_duty[5][15]_i_2 
       (.I0(reg_addr[4]),
        .I1(reg_addr[3]),
        .I2(reg_addr[2]),
        .I3(reg_addr[5]),
        .I4(reg_addr[6]),
        .O(s_axi_wready_reg_14));
  LUT6 #(
    .INIT(64'h0008000000000000)) 
    \s_reg_pwm_duty[5][7]_i_1 
       (.I0(s_axi_wstrb_IBUF[0]),
        .I1(reg_we),
        .I2(\s_reg_pwm_duty[0][15]_i_5_n_0 ),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(s_axi_wready_reg_14),
        .O(\s_axi_wstrb[1]_3 [0]));
  LUT5 #(
    .INIT(32'h00200000)) 
    \s_reg_pwm_duty[6][15]_i_1 
       (.I0(\s_reg_pwm_duty[1][15]_i_2_n_0 ),
        .I1(s_axi_wready_reg_16),
        .I2(s_axi_wready_reg_14),
        .I3(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I4(s_axi_wready_reg_10),
        .O(s_axi_wready_reg_15[1]));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT5 #(
    .INIT(32'h57FFFF77)) 
    \s_reg_pwm_duty[6][15]_i_2 
       (.I0(reg_addr[6]),
        .I1(reg_addr[5]),
        .I2(reg_addr[4]),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .O(s_axi_wready_reg_16));
  LUT5 #(
    .INIT(32'h00200000)) 
    \s_reg_pwm_duty[6][7]_i_1 
       (.I0(\s_reg_pwm_duty[1][7]_i_2_n_0 ),
        .I1(s_axi_wready_reg_16),
        .I2(s_axi_wready_reg_14),
        .I3(\s_reg_pwm_duty[0][15]_i_2_n_0 ),
        .I4(s_axi_wready_reg_10),
        .O(s_axi_wready_reg_15[0]));
  LUT6 #(
    .INIT(64'h0000008000000000)) 
    \s_reg_pwm_duty[7][15]_i_1 
       (.I0(\s_reg_pwm_duty[1][15]_i_2_n_0 ),
        .I1(reg_addr[6]),
        .I2(reg_addr[4]),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(reg_addr[5]),
        .O(s_axi_wready_reg_17[1]));
  LUT6 #(
    .INIT(64'h0000008000000000)) 
    \s_reg_pwm_duty[7][7]_i_1 
       (.I0(\s_reg_pwm_duty[1][7]_i_2_n_0 ),
        .I1(reg_addr[6]),
        .I2(reg_addr[4]),
        .I3(reg_addr[2]),
        .I4(reg_addr[3]),
        .I5(reg_addr[5]),
        .O(s_axi_wready_reg_17[0]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_pwm_duty[8][15]_i_1 
       (.I0(\s_reg_pwm_duty[1][15]_i_2_n_0 ),
        .I1(reg_addr[4]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[6]),
        .I5(reg_addr[3]),
        .O(s_axi_wready_reg_6[1]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_pwm_duty[8][7]_i_1 
       (.I0(\s_reg_pwm_duty[1][7]_i_2_n_0 ),
        .I1(reg_addr[4]),
        .I2(reg_addr[5]),
        .I3(reg_addr[2]),
        .I4(reg_addr[6]),
        .I5(reg_addr[3]),
        .O(s_axi_wready_reg_6[0]));
  LUT5 #(
    .INIT(32'h00200000)) 
    \s_reg_pwm_duty[9][15]_i_1 
       (.I0(\s_reg_pwm_duty[1][15]_i_2_n_0 ),
        .I1(\s_reg_int_any[31]_i_2_n_0 ),
        .I2(reg_addr[6]),
        .I3(reg_addr[2]),
        .I4(reg_addr[5]),
        .O(s_axi_wready_reg_18[1]));
  LUT5 #(
    .INIT(32'h00200000)) 
    \s_reg_pwm_duty[9][7]_i_1 
       (.I0(\s_reg_pwm_duty[1][7]_i_2_n_0 ),
        .I1(\s_reg_int_any[31]_i_2_n_0 ),
        .I2(reg_addr[6]),
        .I3(reg_addr[2]),
        .I4(reg_addr[5]),
        .O(s_axi_wready_reg_18[0]));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pwm_en[15]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[1]),
        .I3(\s_reg_pu_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3] [1]));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pwm_en[23]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[2]),
        .I3(\s_reg_pu_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3] [2]));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pwm_en[31]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[3]),
        .I3(\s_reg_pu_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3] [3]));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    \s_reg_pwm_en[7]_i_1 
       (.I0(s_axi_awaddr_IBUF[3]),
        .I1(reg_we),
        .I2(s_axi_wstrb_IBUF[0]),
        .I3(\s_reg_pu_en[31]_i_2_n_0 ),
        .O(\s_axi_awaddr[3] [0]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_wr_mask[15]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[1]),
        .I5(\s_reg_wr_mask[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_9[1]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_wr_mask[23]_i_1 
       (.I0(s_axi_wstrb_IBUF[2]),
        .I1(s_axi_wready_OBUF),
        .I2(s_axi_awready_OBUF),
        .I3(s_axi_awvalid_IBUF),
        .I4(s_axi_wvalid_IBUF),
        .I5(\s_reg_wr_mask[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_9[2]));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_wr_mask[31]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[3]),
        .I5(\s_reg_wr_mask[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_9[3]));
  LUT6 #(
    .INIT(64'hFFFFFFFEFFFFFFFF)) 
    \s_reg_wr_mask[31]_i_2 
       (.I0(reg_addr[5]),
        .I1(reg_addr[4]),
        .I2(\s_axi_rdata_OBUF[31]_inst_i_10_n_0 ),
        .I3(reg_addr[3]),
        .I4(reg_addr[2]),
        .I5(reg_addr[6]),
        .O(\s_reg_wr_mask[31]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \s_reg_wr_mask[7]_i_1 
       (.I0(s_axi_wready_OBUF),
        .I1(s_axi_awready_OBUF),
        .I2(s_axi_awvalid_IBUF),
        .I3(s_axi_wvalid_IBUF),
        .I4(s_axi_wstrb_IBUF[0]),
        .I5(\s_reg_wr_mask[31]_i_2_n_0 ),
        .O(s_axi_wready_reg_9[0]));
endmodule

(* NUM_BITS = "32" *) 
(* NotValidForBitStream *)
module gpio_axi
   (s_axi_aclk,
    s_axi_aresetn,
    s_axi_awaddr,
    s_axi_awprot,
    s_axi_awvalid,
    s_axi_awready,
    s_axi_wdata,
    s_axi_wstrb,
    s_axi_wvalid,
    s_axi_wready,
    s_axi_bresp,
    s_axi_bvalid,
    s_axi_bready,
    s_axi_araddr,
    s_axi_arprot,
    s_axi_arvalid,
    s_axi_arready,
    s_axi_rdata,
    s_axi_rresp,
    s_axi_rvalid,
    s_axi_rready,
    io,
    intr);
  input s_axi_aclk;
  input s_axi_aresetn;
  input [31:0]s_axi_awaddr;
  input [2:0]s_axi_awprot;
  input s_axi_awvalid;
  output s_axi_awready;
  input [31:0]s_axi_wdata;
  input [3:0]s_axi_wstrb;
  input s_axi_wvalid;
  output s_axi_wready;
  output [1:0]s_axi_bresp;
  output s_axi_bvalid;
  input s_axi_bready;
  input [31:0]s_axi_araddr;
  input [2:0]s_axi_arprot;
  input s_axi_arvalid;
  output s_axi_arready;
  output [31:0]s_axi_rdata;
  output [1:0]s_axi_rresp;
  output s_axi_rvalid;
  input s_axi_rready;
  inout [31:0]io;
  output intr;

  wire [31:0]gpio_i;
  wire intr;
  wire intr_OBUF;
  wire [31:0]io;
  wire [31:0]io_IBUF;
  wire [31:0]io_OBUF;
  wire \io_TRI[0] ;
  wire \io_TRI[10] ;
  wire \io_TRI[11] ;
  wire \io_TRI[12] ;
  wire \io_TRI[13] ;
  wire \io_TRI[14] ;
  wire \io_TRI[15] ;
  wire \io_TRI[16] ;
  wire \io_TRI[17] ;
  wire \io_TRI[18] ;
  wire \io_TRI[19] ;
  wire \io_TRI[1] ;
  wire \io_TRI[20] ;
  wire \io_TRI[21] ;
  wire \io_TRI[22] ;
  wire \io_TRI[23] ;
  wire \io_TRI[24] ;
  wire \io_TRI[25] ;
  wire \io_TRI[26] ;
  wire \io_TRI[27] ;
  wire \io_TRI[28] ;
  wire \io_TRI[29] ;
  wire \io_TRI[2] ;
  wire \io_TRI[30] ;
  wire \io_TRI[31] ;
  wire \io_TRI[3] ;
  wire \io_TRI[4] ;
  wire \io_TRI[5] ;
  wire \io_TRI[6] ;
  wire \io_TRI[7] ;
  wire \io_TRI[8] ;
  wire \io_TRI[9] ;
  wire [31:0]open_drain;
  wire p_10_in;
  wire p_11_in;
  wire p_12_in;
  wire p_13_in;
  wire p_14_in;
  wire p_15_in;
  wire p_16_in;
  wire p_17_in;
  wire p_18_in;
  wire p_19_in;
  wire p_1_in100_in;
  wire p_1_in103_in;
  wire p_1_in139_in;
  wire p_1_in143_in;
  wire p_1_in147_in;
  wire p_1_in149_in;
  wire p_1_in151_in;
  wire p_1_in155_in;
  wire p_1_in157_in;
  wire p_1_in159_in;
  wire p_1_in161_in;
  wire p_1_in163_in;
  wire p_1_in165_in;
  wire p_1_in169_in;
  wire p_1_in171_in;
  wire p_1_in175_in;
  wire p_1_in177_in;
  wire p_1_in179_in;
  wire p_1_in183_in;
  wire p_1_in185_in;
  wire p_1_in187_in;
  wire p_1_in191_in;
  wire p_1_in193_in;
  wire p_1_in195_in;
  wire p_1_in199_in;
  wire p_1_in67_in;
  wire p_1_in70_in;
  wire p_1_in73_in;
  wire p_1_in76_in;
  wire p_1_in79_in;
  wire p_1_in82_in;
  wire p_1_in85_in;
  wire p_1_in88_in;
  wire p_1_in91_in;
  wire p_1_in94_in;
  wire p_1_in97_in;
  wire p_20_in;
  wire p_21_in;
  wire p_22_in;
  wire p_23_in;
  wire p_24_in;
  wire p_25_in;
  wire p_27_in;
  wire p_28_in;
  wire p_29_in;
  wire p_30_in;
  wire p_31_in;
  wire p_32_in;
  wire p_33_in;
  wire p_35_in;
  wire p_3_in;
  wire p_5_in;
  wire p_6_in;
  wire p_7_in;
  wire p_9_in;
  wire [31:0]reg_dir;
  wire s_axi_aclk;
  wire s_axi_aclk_IBUF;
  wire s_axi_aclk_IBUF_BUFG;
  wire [31:0]s_axi_araddr;
  wire [6:0]s_axi_araddr_IBUF;
  wire s_axi_aresetn;
  wire s_axi_aresetn_IBUF;
  wire s_axi_arready;
  wire s_axi_arready_OBUF;
  wire s_axi_arvalid;
  wire s_axi_arvalid_IBUF;
  wire [31:0]s_axi_awaddr;
  wire [6:0]s_axi_awaddr_IBUF;
  wire s_axi_awready;
  wire s_axi_awready_OBUF;
  wire s_axi_awvalid;
  wire s_axi_awvalid_IBUF;
  wire s_axi_bready;
  wire s_axi_bready_IBUF;
  wire [1:0]s_axi_bresp;
  wire s_axi_bvalid;
  wire s_axi_bvalid_OBUF;
  wire [31:0]s_axi_rdata;
  wire [31:0]s_axi_rdata_OBUF;
  wire s_axi_rready;
  wire s_axi_rready_IBUF;
  wire [1:0]s_axi_rresp;
  wire s_axi_rvalid;
  wire s_axi_rvalid_OBUF;
  wire [31:0]s_axi_wdata;
  wire [31:0]s_axi_wdata_IBUF;
  wire s_axi_wready;
  wire s_axi_wready_OBUF;
  wire [3:0]s_axi_wstrb;
  wire [3:0]s_axi_wstrb_IBUF;
  wire s_axi_wvalid;
  wire s_axi_wvalid_IBUF;
  wire u_axi_adapter_n_10;
  wire u_axi_adapter_n_100;
  wire u_axi_adapter_n_101;
  wire u_axi_adapter_n_102;
  wire u_axi_adapter_n_103;
  wire u_axi_adapter_n_104;
  wire u_axi_adapter_n_105;
  wire u_axi_adapter_n_106;
  wire u_axi_adapter_n_107;
  wire u_axi_adapter_n_108;
  wire u_axi_adapter_n_109;
  wire u_axi_adapter_n_11;
  wire u_axi_adapter_n_110;
  wire u_axi_adapter_n_111;
  wire u_axi_adapter_n_112;
  wire u_axi_adapter_n_113;
  wire u_axi_adapter_n_114;
  wire u_axi_adapter_n_115;
  wire u_axi_adapter_n_116;
  wire u_axi_adapter_n_117;
  wire u_axi_adapter_n_118;
  wire u_axi_adapter_n_119;
  wire u_axi_adapter_n_12;
  wire u_axi_adapter_n_120;
  wire u_axi_adapter_n_121;
  wire u_axi_adapter_n_122;
  wire u_axi_adapter_n_123;
  wire u_axi_adapter_n_124;
  wire u_axi_adapter_n_125;
  wire u_axi_adapter_n_126;
  wire u_axi_adapter_n_127;
  wire u_axi_adapter_n_128;
  wire u_axi_adapter_n_129;
  wire u_axi_adapter_n_13;
  wire u_axi_adapter_n_130;
  wire u_axi_adapter_n_131;
  wire u_axi_adapter_n_132;
  wire u_axi_adapter_n_133;
  wire u_axi_adapter_n_134;
  wire u_axi_adapter_n_135;
  wire u_axi_adapter_n_136;
  wire u_axi_adapter_n_137;
  wire u_axi_adapter_n_138;
  wire u_axi_adapter_n_139;
  wire u_axi_adapter_n_14;
  wire u_axi_adapter_n_140;
  wire u_axi_adapter_n_141;
  wire u_axi_adapter_n_142;
  wire u_axi_adapter_n_143;
  wire u_axi_adapter_n_144;
  wire u_axi_adapter_n_145;
  wire u_axi_adapter_n_146;
  wire u_axi_adapter_n_147;
  wire u_axi_adapter_n_148;
  wire u_axi_adapter_n_149;
  wire u_axi_adapter_n_15;
  wire u_axi_adapter_n_150;
  wire u_axi_adapter_n_151;
  wire u_axi_adapter_n_152;
  wire u_axi_adapter_n_153;
  wire u_axi_adapter_n_154;
  wire u_axi_adapter_n_155;
  wire u_axi_adapter_n_156;
  wire u_axi_adapter_n_157;
  wire u_axi_adapter_n_158;
  wire u_axi_adapter_n_159;
  wire u_axi_adapter_n_16;
  wire u_axi_adapter_n_160;
  wire u_axi_adapter_n_161;
  wire u_axi_adapter_n_162;
  wire u_axi_adapter_n_163;
  wire u_axi_adapter_n_164;
  wire u_axi_adapter_n_165;
  wire u_axi_adapter_n_166;
  wire u_axi_adapter_n_167;
  wire u_axi_adapter_n_168;
  wire u_axi_adapter_n_169;
  wire u_axi_adapter_n_17;
  wire u_axi_adapter_n_170;
  wire u_axi_adapter_n_171;
  wire u_axi_adapter_n_172;
  wire u_axi_adapter_n_173;
  wire u_axi_adapter_n_174;
  wire u_axi_adapter_n_175;
  wire u_axi_adapter_n_176;
  wire u_axi_adapter_n_177;
  wire u_axi_adapter_n_178;
  wire u_axi_adapter_n_179;
  wire u_axi_adapter_n_18;
  wire u_axi_adapter_n_180;
  wire u_axi_adapter_n_181;
  wire u_axi_adapter_n_182;
  wire u_axi_adapter_n_183;
  wire u_axi_adapter_n_184;
  wire u_axi_adapter_n_185;
  wire u_axi_adapter_n_186;
  wire u_axi_adapter_n_187;
  wire u_axi_adapter_n_19;
  wire u_axi_adapter_n_20;
  wire u_axi_adapter_n_21;
  wire u_axi_adapter_n_22;
  wire u_axi_adapter_n_23;
  wire u_axi_adapter_n_24;
  wire u_axi_adapter_n_25;
  wire u_axi_adapter_n_26;
  wire u_axi_adapter_n_27;
  wire u_axi_adapter_n_28;
  wire u_axi_adapter_n_29;
  wire u_axi_adapter_n_30;
  wire u_axi_adapter_n_31;
  wire u_axi_adapter_n_32;
  wire u_axi_adapter_n_33;
  wire u_axi_adapter_n_34;
  wire u_axi_adapter_n_35;
  wire u_axi_adapter_n_36;
  wire u_axi_adapter_n_37;
  wire u_axi_adapter_n_38;
  wire u_axi_adapter_n_39;
  wire u_axi_adapter_n_40;
  wire u_axi_adapter_n_41;
  wire u_axi_adapter_n_42;
  wire u_axi_adapter_n_43;
  wire u_axi_adapter_n_44;
  wire u_axi_adapter_n_45;
  wire u_axi_adapter_n_46;
  wire u_axi_adapter_n_47;
  wire u_axi_adapter_n_48;
  wire u_axi_adapter_n_49;
  wire u_axi_adapter_n_5;
  wire u_axi_adapter_n_50;
  wire u_axi_adapter_n_51;
  wire u_axi_adapter_n_52;
  wire u_axi_adapter_n_53;
  wire u_axi_adapter_n_54;
  wire u_axi_adapter_n_55;
  wire u_axi_adapter_n_56;
  wire u_axi_adapter_n_57;
  wire u_axi_adapter_n_58;
  wire u_axi_adapter_n_59;
  wire u_axi_adapter_n_6;
  wire u_axi_adapter_n_60;
  wire u_axi_adapter_n_61;
  wire u_axi_adapter_n_62;
  wire u_axi_adapter_n_63;
  wire u_axi_adapter_n_64;
  wire u_axi_adapter_n_7;
  wire u_axi_adapter_n_8;
  wire u_axi_adapter_n_9;
  wire u_axi_adapter_n_97;
  wire u_axi_adapter_n_98;
  wire u_axi_adapter_n_99;
  wire u_gpio_regs_n_1;
  wire u_gpio_regs_n_100;
  wire u_gpio_regs_n_101;
  wire u_gpio_regs_n_102;
  wire u_gpio_regs_n_103;
  wire u_gpio_regs_n_104;
  wire u_gpio_regs_n_105;
  wire u_gpio_regs_n_106;
  wire u_gpio_regs_n_107;
  wire u_gpio_regs_n_108;
  wire u_gpio_regs_n_109;
  wire u_gpio_regs_n_110;
  wire u_gpio_regs_n_111;
  wire u_gpio_regs_n_112;
  wire u_gpio_regs_n_113;
  wire u_gpio_regs_n_114;
  wire u_gpio_regs_n_115;
  wire u_gpio_regs_n_116;
  wire u_gpio_regs_n_117;
  wire u_gpio_regs_n_118;
  wire u_gpio_regs_n_119;
  wire u_gpio_regs_n_120;
  wire u_gpio_regs_n_121;
  wire u_gpio_regs_n_122;
  wire u_gpio_regs_n_123;
  wire u_gpio_regs_n_124;
  wire u_gpio_regs_n_125;
  wire u_gpio_regs_n_126;
  wire u_gpio_regs_n_127;
  wire u_gpio_regs_n_128;
  wire u_gpio_regs_n_129;
  wire u_gpio_regs_n_130;
  wire u_gpio_regs_n_131;
  wire u_gpio_regs_n_132;
  wire u_gpio_regs_n_133;
  wire u_gpio_regs_n_134;
  wire u_gpio_regs_n_135;
  wire u_gpio_regs_n_136;
  wire u_gpio_regs_n_137;
  wire u_gpio_regs_n_138;
  wire u_gpio_regs_n_139;
  wire u_gpio_regs_n_140;
  wire u_gpio_regs_n_141;
  wire u_gpio_regs_n_142;
  wire u_gpio_regs_n_143;
  wire u_gpio_regs_n_144;
  wire u_gpio_regs_n_145;
  wire u_gpio_regs_n_146;
  wire u_gpio_regs_n_147;
  wire u_gpio_regs_n_148;
  wire u_gpio_regs_n_149;
  wire u_gpio_regs_n_150;
  wire u_gpio_regs_n_151;
  wire u_gpio_regs_n_152;
  wire u_gpio_regs_n_153;
  wire u_gpio_regs_n_154;
  wire u_gpio_regs_n_155;
  wire u_gpio_regs_n_156;
  wire u_gpio_regs_n_157;
  wire u_gpio_regs_n_158;
  wire u_gpio_regs_n_159;
  wire u_gpio_regs_n_160;
  wire u_gpio_regs_n_161;
  wire u_gpio_regs_n_162;
  wire u_gpio_regs_n_163;
  wire u_gpio_regs_n_164;
  wire u_gpio_regs_n_165;
  wire u_gpio_regs_n_166;
  wire u_gpio_regs_n_167;
  wire u_gpio_regs_n_168;
  wire u_gpio_regs_n_169;
  wire u_gpio_regs_n_170;
  wire u_gpio_regs_n_203;
  wire u_gpio_regs_n_204;
  wire u_gpio_regs_n_205;
  wire u_gpio_regs_n_206;
  wire u_gpio_regs_n_207;
  wire u_gpio_regs_n_208;
  wire u_gpio_regs_n_209;
  wire u_gpio_regs_n_210;
  wire u_gpio_regs_n_211;
  wire u_gpio_regs_n_212;
  wire u_gpio_regs_n_213;
  wire u_gpio_regs_n_214;
  wire u_gpio_regs_n_215;
  wire u_gpio_regs_n_216;
  wire u_gpio_regs_n_217;
  wire u_gpio_regs_n_218;
  wire u_gpio_regs_n_219;
  wire u_gpio_regs_n_220;
  wire u_gpio_regs_n_221;
  wire u_gpio_regs_n_222;
  wire u_gpio_regs_n_223;
  wire u_gpio_regs_n_224;
  wire u_gpio_regs_n_225;
  wire u_gpio_regs_n_226;
  wire u_gpio_regs_n_227;
  wire u_gpio_regs_n_228;
  wire u_gpio_regs_n_229;
  wire u_gpio_regs_n_230;
  wire u_gpio_regs_n_231;
  wire u_gpio_regs_n_232;
  wire u_gpio_regs_n_233;
  wire u_gpio_regs_n_234;
  wire u_gpio_regs_n_235;
  wire u_gpio_regs_n_236;
  wire u_gpio_regs_n_237;
  wire u_gpio_regs_n_238;
  wire u_gpio_regs_n_239;
  wire u_gpio_regs_n_240;
  wire u_gpio_regs_n_241;
  wire u_gpio_regs_n_242;
  wire u_gpio_regs_n_243;
  wire u_gpio_regs_n_244;
  wire u_gpio_regs_n_245;
  wire u_gpio_regs_n_246;
  wire u_gpio_regs_n_247;
  wire u_gpio_regs_n_248;
  wire u_gpio_regs_n_249;
  wire u_gpio_regs_n_250;
  wire u_gpio_regs_n_251;
  wire u_gpio_regs_n_252;
  wire u_gpio_regs_n_253;
  wire u_gpio_regs_n_254;
  wire u_gpio_regs_n_255;
  wire u_gpio_regs_n_256;
  wire u_gpio_regs_n_257;
  wire u_gpio_regs_n_258;
  wire u_gpio_regs_n_259;
  wire u_gpio_regs_n_260;
  wire u_gpio_regs_n_261;
  wire u_gpio_regs_n_262;
  wire u_gpio_regs_n_263;
  wire u_gpio_regs_n_264;
  wire u_gpio_regs_n_265;
  wire u_gpio_regs_n_266;
  wire u_gpio_regs_n_267;
  wire u_gpio_regs_n_268;
  wire u_gpio_regs_n_269;
  wire u_gpio_regs_n_270;
  wire u_gpio_regs_n_271;
  wire u_gpio_regs_n_272;
  wire u_gpio_regs_n_273;
  wire u_gpio_regs_n_274;
  wire u_gpio_regs_n_275;
  wire u_gpio_regs_n_276;
  wire u_gpio_regs_n_277;
  wire u_gpio_regs_n_278;
  wire u_gpio_regs_n_280;
  wire u_gpio_regs_n_281;
  wire u_gpio_regs_n_282;
  wire u_gpio_regs_n_283;
  wire u_gpio_regs_n_284;
  wire u_gpio_regs_n_285;
  wire u_gpio_regs_n_286;
  wire u_gpio_regs_n_287;
  wire u_gpio_regs_n_288;
  wire u_gpio_regs_n_289;
  wire u_gpio_regs_n_290;
  wire u_gpio_regs_n_291;
  wire u_gpio_regs_n_292;
  wire u_gpio_regs_n_293;
  wire u_gpio_regs_n_294;
  wire u_gpio_regs_n_295;
  wire u_gpio_regs_n_296;
  wire u_gpio_regs_n_297;
  wire u_gpio_regs_n_298;
  wire u_gpio_regs_n_299;
  wire u_gpio_regs_n_300;
  wire u_gpio_regs_n_301;
  wire u_gpio_regs_n_302;
  wire u_gpio_regs_n_303;
  wire u_gpio_regs_n_304;
  wire u_gpio_regs_n_305;
  wire u_gpio_regs_n_306;
  wire u_gpio_regs_n_307;
  wire u_gpio_regs_n_308;
  wire u_gpio_regs_n_309;
  wire u_gpio_regs_n_31;
  wire u_gpio_regs_n_310;
  wire u_gpio_regs_n_311;
  wire u_gpio_regs_n_312;
  wire u_gpio_regs_n_313;
  wire u_gpio_regs_n_314;
  wire u_gpio_regs_n_315;
  wire u_gpio_regs_n_316;
  wire u_gpio_regs_n_317;
  wire u_gpio_regs_n_318;
  wire u_gpio_regs_n_319;
  wire u_gpio_regs_n_32;
  wire u_gpio_regs_n_320;
  wire u_gpio_regs_n_321;
  wire u_gpio_regs_n_322;
  wire u_gpio_regs_n_323;
  wire u_gpio_regs_n_324;
  wire u_gpio_regs_n_325;
  wire u_gpio_regs_n_326;
  wire u_gpio_regs_n_327;
  wire u_gpio_regs_n_328;
  wire u_gpio_regs_n_329;
  wire u_gpio_regs_n_330;
  wire u_gpio_regs_n_331;
  wire u_gpio_regs_n_332;
  wire u_gpio_regs_n_333;
  wire u_gpio_regs_n_334;
  wire u_gpio_regs_n_335;
  wire u_gpio_regs_n_336;
  wire u_gpio_regs_n_338;
  wire u_gpio_regs_n_340;
  wire u_gpio_regs_n_342;
  wire u_gpio_regs_n_343;
  wire u_gpio_regs_n_345;
  wire u_gpio_regs_n_347;
  wire u_gpio_regs_n_349;
  wire u_gpio_regs_n_352;
  wire u_gpio_regs_n_354;
  wire u_gpio_regs_n_356;
  wire u_gpio_regs_n_358;
  wire u_gpio_regs_n_359;
  wire u_gpio_regs_n_361;
  wire u_gpio_regs_n_362;
  wire u_gpio_regs_n_363;
  wire u_gpio_regs_n_364;
  wire u_gpio_regs_n_365;
  wire u_gpio_regs_n_366;
  wire u_gpio_regs_n_367;
  wire u_gpio_regs_n_400;
  wire u_gpio_regs_n_401;
  wire u_gpio_regs_n_402;
  wire u_gpio_regs_n_435;
  wire u_gpio_regs_n_436;
  wire u_gpio_regs_n_437;
  wire u_gpio_regs_n_438;
  wire u_gpio_regs_n_439;
  wire u_gpio_regs_n_440;
  wire u_gpio_regs_n_441;
  wire u_gpio_regs_n_442;
  wire u_gpio_regs_n_443;
  wire u_gpio_regs_n_444;
  wire u_gpio_regs_n_445;
  wire u_gpio_regs_n_446;
  wire u_gpio_regs_n_447;
  wire u_gpio_regs_n_448;
  wire u_gpio_regs_n_449;
  wire u_gpio_regs_n_450;
  wire u_gpio_regs_n_451;
  wire u_gpio_regs_n_452;
  wire u_gpio_regs_n_453;
  wire u_gpio_regs_n_454;
  wire u_gpio_regs_n_455;
  wire u_gpio_regs_n_456;
  wire u_gpio_regs_n_457;
  wire u_gpio_regs_n_458;
  wire u_gpio_regs_n_459;
  wire u_gpio_regs_n_460;
  wire u_gpio_regs_n_461;
  wire u_gpio_regs_n_462;
  wire u_gpio_regs_n_463;
  wire u_gpio_regs_n_464;
  wire u_gpio_regs_n_465;
  wire u_gpio_regs_n_466;
  wire u_gpio_regs_n_467;
  wire u_gpio_regs_n_468;
  wire u_gpio_regs_n_469;
  wire u_gpio_regs_n_470;
  wire u_gpio_regs_n_471;
  wire u_gpio_regs_n_472;
  wire u_gpio_regs_n_473;
  wire u_gpio_regs_n_474;
  wire u_gpio_regs_n_475;
  wire u_gpio_regs_n_476;
  wire u_gpio_regs_n_477;
  wire u_gpio_regs_n_478;
  wire u_gpio_regs_n_479;
  wire u_gpio_regs_n_480;
  wire u_gpio_regs_n_481;
  wire u_gpio_regs_n_482;
  wire u_gpio_regs_n_483;
  wire u_gpio_regs_n_484;
  wire u_gpio_regs_n_485;
  wire u_gpio_regs_n_486;
  wire u_gpio_regs_n_487;
  wire u_gpio_regs_n_488;
  wire u_gpio_regs_n_56;
  wire u_gpio_regs_n_57;
  wire u_gpio_regs_n_58;
  wire u_gpio_regs_n_59;
  wire u_gpio_regs_n_60;
  wire u_gpio_regs_n_61;
  wire u_gpio_regs_n_62;
  wire u_gpio_regs_n_63;
  wire u_gpio_regs_n_64;
  wire u_gpio_regs_n_65;
  wire u_gpio_regs_n_66;
  wire u_gpio_regs_n_67;
  wire u_gpio_regs_n_68;
  wire u_gpio_regs_n_69;
  wire u_gpio_regs_n_70;
  wire u_gpio_regs_n_71;
  wire u_gpio_regs_n_72;
  wire u_gpio_regs_n_73;
  wire u_gpio_regs_n_74;
  wire u_gpio_regs_n_75;
  wire u_gpio_regs_n_76;
  wire u_gpio_regs_n_77;
  wire u_gpio_regs_n_78;
  wire u_gpio_regs_n_79;
  wire u_gpio_regs_n_80;
  wire u_gpio_regs_n_81;
  wire u_gpio_regs_n_82;
  wire u_gpio_regs_n_83;
  wire u_gpio_regs_n_84;
  wire u_gpio_regs_n_85;
  wire u_gpio_regs_n_86;
  wire u_gpio_regs_n_87;
  wire u_gpio_regs_n_88;
  wire u_gpio_regs_n_89;
  wire u_gpio_regs_n_90;
  wire u_gpio_regs_n_91;
  wire u_gpio_regs_n_92;
  wire u_gpio_regs_n_93;
  wire u_gpio_regs_n_94;
  wire u_gpio_regs_n_95;
  wire u_gpio_regs_n_96;
  wire u_gpio_regs_n_97;
  wire u_gpio_regs_n_98;
  wire u_gpio_regs_n_99;

initial begin
 $sdf_annotate("gpio_axi_netlist.sdf",,,,"tool_control");
end
  OBUF intr_OBUF_inst
       (.I(intr_OBUF),
        .O(intr));
  IOBUF_UNIQ_BASE_ \io_IOBUF[0]_inst 
       (.I(io_OBUF[0]),
        .IO(io[0]),
        .O(io_IBUF[0]),
        .T(\io_TRI[0] ));
  IOBUF_HD1 \io_IOBUF[10]_inst 
       (.I(io_OBUF[10]),
        .IO(io[10]),
        .O(io_IBUF[10]),
        .T(\io_TRI[10] ));
  IOBUF_HD2 \io_IOBUF[11]_inst 
       (.I(io_OBUF[11]),
        .IO(io[11]),
        .O(io_IBUF[11]),
        .T(\io_TRI[11] ));
  IOBUF_HD3 \io_IOBUF[12]_inst 
       (.I(io_OBUF[12]),
        .IO(io[12]),
        .O(io_IBUF[12]),
        .T(\io_TRI[12] ));
  IOBUF_HD4 \io_IOBUF[13]_inst 
       (.I(io_OBUF[13]),
        .IO(io[13]),
        .O(io_IBUF[13]),
        .T(\io_TRI[13] ));
  IOBUF_HD5 \io_IOBUF[14]_inst 
       (.I(io_OBUF[14]),
        .IO(io[14]),
        .O(io_IBUF[14]),
        .T(\io_TRI[14] ));
  IOBUF_HD6 \io_IOBUF[15]_inst 
       (.I(io_OBUF[15]),
        .IO(io[15]),
        .O(io_IBUF[15]),
        .T(\io_TRI[15] ));
  IOBUF_HD7 \io_IOBUF[16]_inst 
       (.I(io_OBUF[16]),
        .IO(io[16]),
        .O(io_IBUF[16]),
        .T(\io_TRI[16] ));
  IOBUF_HD8 \io_IOBUF[17]_inst 
       (.I(io_OBUF[17]),
        .IO(io[17]),
        .O(io_IBUF[17]),
        .T(\io_TRI[17] ));
  IOBUF_HD9 \io_IOBUF[18]_inst 
       (.I(io_OBUF[18]),
        .IO(io[18]),
        .O(io_IBUF[18]),
        .T(\io_TRI[18] ));
  IOBUF_HD10 \io_IOBUF[19]_inst 
       (.I(io_OBUF[19]),
        .IO(io[19]),
        .O(io_IBUF[19]),
        .T(\io_TRI[19] ));
  IOBUF_HD11 \io_IOBUF[1]_inst 
       (.I(io_OBUF[1]),
        .IO(io[1]),
        .O(io_IBUF[1]),
        .T(\io_TRI[1] ));
  IOBUF_HD12 \io_IOBUF[20]_inst 
       (.I(io_OBUF[20]),
        .IO(io[20]),
        .O(io_IBUF[20]),
        .T(\io_TRI[20] ));
  IOBUF_HD13 \io_IOBUF[21]_inst 
       (.I(io_OBUF[21]),
        .IO(io[21]),
        .O(io_IBUF[21]),
        .T(\io_TRI[21] ));
  IOBUF_HD14 \io_IOBUF[22]_inst 
       (.I(io_OBUF[22]),
        .IO(io[22]),
        .O(io_IBUF[22]),
        .T(\io_TRI[22] ));
  IOBUF_HD15 \io_IOBUF[23]_inst 
       (.I(io_OBUF[23]),
        .IO(io[23]),
        .O(io_IBUF[23]),
        .T(\io_TRI[23] ));
  IOBUF_HD16 \io_IOBUF[24]_inst 
       (.I(io_OBUF[24]),
        .IO(io[24]),
        .O(io_IBUF[24]),
        .T(\io_TRI[24] ));
  IOBUF_HD17 \io_IOBUF[25]_inst 
       (.I(io_OBUF[25]),
        .IO(io[25]),
        .O(io_IBUF[25]),
        .T(\io_TRI[25] ));
  IOBUF_HD18 \io_IOBUF[26]_inst 
       (.I(io_OBUF[26]),
        .IO(io[26]),
        .O(io_IBUF[26]),
        .T(\io_TRI[26] ));
  IOBUF_HD19 \io_IOBUF[27]_inst 
       (.I(io_OBUF[27]),
        .IO(io[27]),
        .O(io_IBUF[27]),
        .T(\io_TRI[27] ));
  IOBUF_HD20 \io_IOBUF[28]_inst 
       (.I(io_OBUF[28]),
        .IO(io[28]),
        .O(io_IBUF[28]),
        .T(\io_TRI[28] ));
  IOBUF_HD21 \io_IOBUF[29]_inst 
       (.I(io_OBUF[29]),
        .IO(io[29]),
        .O(io_IBUF[29]),
        .T(\io_TRI[29] ));
  IOBUF_HD22 \io_IOBUF[2]_inst 
       (.I(io_OBUF[2]),
        .IO(io[2]),
        .O(io_IBUF[2]),
        .T(\io_TRI[2] ));
  IOBUF_HD23 \io_IOBUF[30]_inst 
       (.I(io_OBUF[30]),
        .IO(io[30]),
        .O(io_IBUF[30]),
        .T(\io_TRI[30] ));
  IOBUF_HD24 \io_IOBUF[31]_inst 
       (.I(io_OBUF[31]),
        .IO(io[31]),
        .O(io_IBUF[31]),
        .T(\io_TRI[31] ));
  IOBUF_HD25 \io_IOBUF[3]_inst 
       (.I(io_OBUF[3]),
        .IO(io[3]),
        .O(io_IBUF[3]),
        .T(\io_TRI[3] ));
  IOBUF_HD26 \io_IOBUF[4]_inst 
       (.I(io_OBUF[4]),
        .IO(io[4]),
        .O(io_IBUF[4]),
        .T(\io_TRI[4] ));
  IOBUF_HD27 \io_IOBUF[5]_inst 
       (.I(io_OBUF[5]),
        .IO(io[5]),
        .O(io_IBUF[5]),
        .T(\io_TRI[5] ));
  IOBUF_HD28 \io_IOBUF[6]_inst 
       (.I(io_OBUF[6]),
        .IO(io[6]),
        .O(io_IBUF[6]),
        .T(\io_TRI[6] ));
  IOBUF_HD29 \io_IOBUF[7]_inst 
       (.I(io_OBUF[7]),
        .IO(io[7]),
        .O(io_IBUF[7]),
        .T(\io_TRI[7] ));
  IOBUF_HD30 \io_IOBUF[8]_inst 
       (.I(io_OBUF[8]),
        .IO(io[8]),
        .O(io_IBUF[8]),
        .T(\io_TRI[8] ));
  IOBUF_HD31 \io_IOBUF[9]_inst 
       (.I(io_OBUF[9]),
        .IO(io[9]),
        .O(io_IBUF[9]),
        .T(\io_TRI[9] ));
  BUFG s_axi_aclk_IBUF_BUFG_inst
       (.I(s_axi_aclk_IBUF),
        .O(s_axi_aclk_IBUF_BUFG));
  IBUF s_axi_aclk_IBUF_inst
       (.I(s_axi_aclk),
        .O(s_axi_aclk_IBUF));
  IBUF \s_axi_araddr_IBUF[0]_inst 
       (.I(s_axi_araddr[0]),
        .O(s_axi_araddr_IBUF[0]));
  IBUF \s_axi_araddr_IBUF[1]_inst 
       (.I(s_axi_araddr[1]),
        .O(s_axi_araddr_IBUF[1]));
  IBUF \s_axi_araddr_IBUF[2]_inst 
       (.I(s_axi_araddr[2]),
        .O(s_axi_araddr_IBUF[2]));
  IBUF \s_axi_araddr_IBUF[3]_inst 
       (.I(s_axi_araddr[3]),
        .O(s_axi_araddr_IBUF[3]));
  IBUF \s_axi_araddr_IBUF[4]_inst 
       (.I(s_axi_araddr[4]),
        .O(s_axi_araddr_IBUF[4]));
  IBUF \s_axi_araddr_IBUF[5]_inst 
       (.I(s_axi_araddr[5]),
        .O(s_axi_araddr_IBUF[5]));
  IBUF \s_axi_araddr_IBUF[6]_inst 
       (.I(s_axi_araddr[6]),
        .O(s_axi_araddr_IBUF[6]));
  IBUF s_axi_aresetn_IBUF_inst
       (.I(s_axi_aresetn),
        .O(s_axi_aresetn_IBUF));
  OBUF s_axi_arready_OBUF_inst
       (.I(s_axi_arready_OBUF),
        .O(s_axi_arready));
  IBUF s_axi_arvalid_IBUF_inst
       (.I(s_axi_arvalid),
        .O(s_axi_arvalid_IBUF));
  IBUF \s_axi_awaddr_IBUF[0]_inst 
       (.I(s_axi_awaddr[0]),
        .O(s_axi_awaddr_IBUF[0]));
  IBUF \s_axi_awaddr_IBUF[1]_inst 
       (.I(s_axi_awaddr[1]),
        .O(s_axi_awaddr_IBUF[1]));
  IBUF \s_axi_awaddr_IBUF[2]_inst 
       (.I(s_axi_awaddr[2]),
        .O(s_axi_awaddr_IBUF[2]));
  IBUF \s_axi_awaddr_IBUF[3]_inst 
       (.I(s_axi_awaddr[3]),
        .O(s_axi_awaddr_IBUF[3]));
  IBUF \s_axi_awaddr_IBUF[4]_inst 
       (.I(s_axi_awaddr[4]),
        .O(s_axi_awaddr_IBUF[4]));
  IBUF \s_axi_awaddr_IBUF[5]_inst 
       (.I(s_axi_awaddr[5]),
        .O(s_axi_awaddr_IBUF[5]));
  IBUF \s_axi_awaddr_IBUF[6]_inst 
       (.I(s_axi_awaddr[6]),
        .O(s_axi_awaddr_IBUF[6]));
  OBUF s_axi_awready_OBUF_inst
       (.I(s_axi_awready_OBUF),
        .O(s_axi_awready));
  IBUF s_axi_awvalid_IBUF_inst
       (.I(s_axi_awvalid),
        .O(s_axi_awvalid_IBUF));
  IBUF s_axi_bready_IBUF_inst
       (.I(s_axi_bready),
        .O(s_axi_bready_IBUF));
  OBUF \s_axi_bresp_OBUF[0]_inst 
       (.I(1'b0),
        .O(s_axi_bresp[0]));
  OBUF \s_axi_bresp_OBUF[1]_inst 
       (.I(1'b0),
        .O(s_axi_bresp[1]));
  OBUF s_axi_bvalid_OBUF_inst
       (.I(s_axi_bvalid_OBUF),
        .O(s_axi_bvalid));
  OBUF \s_axi_rdata_OBUF[0]_inst 
       (.I(s_axi_rdata_OBUF[0]),
        .O(s_axi_rdata[0]));
  OBUF \s_axi_rdata_OBUF[10]_inst 
       (.I(s_axi_rdata_OBUF[10]),
        .O(s_axi_rdata[10]));
  OBUF \s_axi_rdata_OBUF[11]_inst 
       (.I(s_axi_rdata_OBUF[11]),
        .O(s_axi_rdata[11]));
  OBUF \s_axi_rdata_OBUF[12]_inst 
       (.I(s_axi_rdata_OBUF[12]),
        .O(s_axi_rdata[12]));
  OBUF \s_axi_rdata_OBUF[13]_inst 
       (.I(s_axi_rdata_OBUF[13]),
        .O(s_axi_rdata[13]));
  OBUF \s_axi_rdata_OBUF[14]_inst 
       (.I(s_axi_rdata_OBUF[14]),
        .O(s_axi_rdata[14]));
  OBUF \s_axi_rdata_OBUF[15]_inst 
       (.I(s_axi_rdata_OBUF[15]),
        .O(s_axi_rdata[15]));
  OBUF \s_axi_rdata_OBUF[16]_inst 
       (.I(s_axi_rdata_OBUF[16]),
        .O(s_axi_rdata[16]));
  OBUF \s_axi_rdata_OBUF[17]_inst 
       (.I(s_axi_rdata_OBUF[17]),
        .O(s_axi_rdata[17]));
  OBUF \s_axi_rdata_OBUF[18]_inst 
       (.I(s_axi_rdata_OBUF[18]),
        .O(s_axi_rdata[18]));
  OBUF \s_axi_rdata_OBUF[19]_inst 
       (.I(s_axi_rdata_OBUF[19]),
        .O(s_axi_rdata[19]));
  OBUF \s_axi_rdata_OBUF[1]_inst 
       (.I(s_axi_rdata_OBUF[1]),
        .O(s_axi_rdata[1]));
  OBUF \s_axi_rdata_OBUF[20]_inst 
       (.I(s_axi_rdata_OBUF[20]),
        .O(s_axi_rdata[20]));
  OBUF \s_axi_rdata_OBUF[21]_inst 
       (.I(s_axi_rdata_OBUF[21]),
        .O(s_axi_rdata[21]));
  OBUF \s_axi_rdata_OBUF[22]_inst 
       (.I(s_axi_rdata_OBUF[22]),
        .O(s_axi_rdata[22]));
  OBUF \s_axi_rdata_OBUF[23]_inst 
       (.I(s_axi_rdata_OBUF[23]),
        .O(s_axi_rdata[23]));
  OBUF \s_axi_rdata_OBUF[24]_inst 
       (.I(s_axi_rdata_OBUF[24]),
        .O(s_axi_rdata[24]));
  OBUF \s_axi_rdata_OBUF[25]_inst 
       (.I(s_axi_rdata_OBUF[25]),
        .O(s_axi_rdata[25]));
  OBUF \s_axi_rdata_OBUF[26]_inst 
       (.I(s_axi_rdata_OBUF[26]),
        .O(s_axi_rdata[26]));
  OBUF \s_axi_rdata_OBUF[27]_inst 
       (.I(s_axi_rdata_OBUF[27]),
        .O(s_axi_rdata[27]));
  OBUF \s_axi_rdata_OBUF[28]_inst 
       (.I(s_axi_rdata_OBUF[28]),
        .O(s_axi_rdata[28]));
  OBUF \s_axi_rdata_OBUF[29]_inst 
       (.I(s_axi_rdata_OBUF[29]),
        .O(s_axi_rdata[29]));
  OBUF \s_axi_rdata_OBUF[2]_inst 
       (.I(s_axi_rdata_OBUF[2]),
        .O(s_axi_rdata[2]));
  OBUF \s_axi_rdata_OBUF[30]_inst 
       (.I(s_axi_rdata_OBUF[30]),
        .O(s_axi_rdata[30]));
  OBUF \s_axi_rdata_OBUF[31]_inst 
       (.I(s_axi_rdata_OBUF[31]),
        .O(s_axi_rdata[31]));
  OBUF \s_axi_rdata_OBUF[3]_inst 
       (.I(s_axi_rdata_OBUF[3]),
        .O(s_axi_rdata[3]));
  OBUF \s_axi_rdata_OBUF[4]_inst 
       (.I(s_axi_rdata_OBUF[4]),
        .O(s_axi_rdata[4]));
  OBUF \s_axi_rdata_OBUF[5]_inst 
       (.I(s_axi_rdata_OBUF[5]),
        .O(s_axi_rdata[5]));
  OBUF \s_axi_rdata_OBUF[6]_inst 
       (.I(s_axi_rdata_OBUF[6]),
        .O(s_axi_rdata[6]));
  OBUF \s_axi_rdata_OBUF[7]_inst 
       (.I(s_axi_rdata_OBUF[7]),
        .O(s_axi_rdata[7]));
  OBUF \s_axi_rdata_OBUF[8]_inst 
       (.I(s_axi_rdata_OBUF[8]),
        .O(s_axi_rdata[8]));
  OBUF \s_axi_rdata_OBUF[9]_inst 
       (.I(s_axi_rdata_OBUF[9]),
        .O(s_axi_rdata[9]));
  IBUF s_axi_rready_IBUF_inst
       (.I(s_axi_rready),
        .O(s_axi_rready_IBUF));
  OBUF \s_axi_rresp_OBUF[0]_inst 
       (.I(1'b0),
        .O(s_axi_rresp[0]));
  OBUF \s_axi_rresp_OBUF[1]_inst 
       (.I(1'b0),
        .O(s_axi_rresp[1]));
  OBUF s_axi_rvalid_OBUF_inst
       (.I(s_axi_rvalid_OBUF),
        .O(s_axi_rvalid));
  IBUF \s_axi_wdata_IBUF[0]_inst 
       (.I(s_axi_wdata[0]),
        .O(s_axi_wdata_IBUF[0]));
  IBUF \s_axi_wdata_IBUF[10]_inst 
       (.I(s_axi_wdata[10]),
        .O(s_axi_wdata_IBUF[10]));
  IBUF \s_axi_wdata_IBUF[11]_inst 
       (.I(s_axi_wdata[11]),
        .O(s_axi_wdata_IBUF[11]));
  IBUF \s_axi_wdata_IBUF[12]_inst 
       (.I(s_axi_wdata[12]),
        .O(s_axi_wdata_IBUF[12]));
  IBUF \s_axi_wdata_IBUF[13]_inst 
       (.I(s_axi_wdata[13]),
        .O(s_axi_wdata_IBUF[13]));
  IBUF \s_axi_wdata_IBUF[14]_inst 
       (.I(s_axi_wdata[14]),
        .O(s_axi_wdata_IBUF[14]));
  IBUF \s_axi_wdata_IBUF[15]_inst 
       (.I(s_axi_wdata[15]),
        .O(s_axi_wdata_IBUF[15]));
  IBUF \s_axi_wdata_IBUF[16]_inst 
       (.I(s_axi_wdata[16]),
        .O(s_axi_wdata_IBUF[16]));
  IBUF \s_axi_wdata_IBUF[17]_inst 
       (.I(s_axi_wdata[17]),
        .O(s_axi_wdata_IBUF[17]));
  IBUF \s_axi_wdata_IBUF[18]_inst 
       (.I(s_axi_wdata[18]),
        .O(s_axi_wdata_IBUF[18]));
  IBUF \s_axi_wdata_IBUF[19]_inst 
       (.I(s_axi_wdata[19]),
        .O(s_axi_wdata_IBUF[19]));
  IBUF \s_axi_wdata_IBUF[1]_inst 
       (.I(s_axi_wdata[1]),
        .O(s_axi_wdata_IBUF[1]));
  IBUF \s_axi_wdata_IBUF[20]_inst 
       (.I(s_axi_wdata[20]),
        .O(s_axi_wdata_IBUF[20]));
  IBUF \s_axi_wdata_IBUF[21]_inst 
       (.I(s_axi_wdata[21]),
        .O(s_axi_wdata_IBUF[21]));
  IBUF \s_axi_wdata_IBUF[22]_inst 
       (.I(s_axi_wdata[22]),
        .O(s_axi_wdata_IBUF[22]));
  IBUF \s_axi_wdata_IBUF[23]_inst 
       (.I(s_axi_wdata[23]),
        .O(s_axi_wdata_IBUF[23]));
  IBUF \s_axi_wdata_IBUF[24]_inst 
       (.I(s_axi_wdata[24]),
        .O(s_axi_wdata_IBUF[24]));
  IBUF \s_axi_wdata_IBUF[25]_inst 
       (.I(s_axi_wdata[25]),
        .O(s_axi_wdata_IBUF[25]));
  IBUF \s_axi_wdata_IBUF[26]_inst 
       (.I(s_axi_wdata[26]),
        .O(s_axi_wdata_IBUF[26]));
  IBUF \s_axi_wdata_IBUF[27]_inst 
       (.I(s_axi_wdata[27]),
        .O(s_axi_wdata_IBUF[27]));
  IBUF \s_axi_wdata_IBUF[28]_inst 
       (.I(s_axi_wdata[28]),
        .O(s_axi_wdata_IBUF[28]));
  IBUF \s_axi_wdata_IBUF[29]_inst 
       (.I(s_axi_wdata[29]),
        .O(s_axi_wdata_IBUF[29]));
  IBUF \s_axi_wdata_IBUF[2]_inst 
       (.I(s_axi_wdata[2]),
        .O(s_axi_wdata_IBUF[2]));
  IBUF \s_axi_wdata_IBUF[30]_inst 
       (.I(s_axi_wdata[30]),
        .O(s_axi_wdata_IBUF[30]));
  IBUF \s_axi_wdata_IBUF[31]_inst 
       (.I(s_axi_wdata[31]),
        .O(s_axi_wdata_IBUF[31]));
  IBUF \s_axi_wdata_IBUF[3]_inst 
       (.I(s_axi_wdata[3]),
        .O(s_axi_wdata_IBUF[3]));
  IBUF \s_axi_wdata_IBUF[4]_inst 
       (.I(s_axi_wdata[4]),
        .O(s_axi_wdata_IBUF[4]));
  IBUF \s_axi_wdata_IBUF[5]_inst 
       (.I(s_axi_wdata[5]),
        .O(s_axi_wdata_IBUF[5]));
  IBUF \s_axi_wdata_IBUF[6]_inst 
       (.I(s_axi_wdata[6]),
        .O(s_axi_wdata_IBUF[6]));
  IBUF \s_axi_wdata_IBUF[7]_inst 
       (.I(s_axi_wdata[7]),
        .O(s_axi_wdata_IBUF[7]));
  IBUF \s_axi_wdata_IBUF[8]_inst 
       (.I(s_axi_wdata[8]),
        .O(s_axi_wdata_IBUF[8]));
  IBUF \s_axi_wdata_IBUF[9]_inst 
       (.I(s_axi_wdata[9]),
        .O(s_axi_wdata_IBUF[9]));
  OBUF s_axi_wready_OBUF_inst
       (.I(s_axi_wready_OBUF),
        .O(s_axi_wready));
  IBUF \s_axi_wstrb_IBUF[0]_inst 
       (.I(s_axi_wstrb[0]),
        .O(s_axi_wstrb_IBUF[0]));
  IBUF \s_axi_wstrb_IBUF[1]_inst 
       (.I(s_axi_wstrb[1]),
        .O(s_axi_wstrb_IBUF[1]));
  IBUF \s_axi_wstrb_IBUF[2]_inst 
       (.I(s_axi_wstrb[2]),
        .O(s_axi_wstrb_IBUF[2]));
  IBUF \s_axi_wstrb_IBUF[3]_inst 
       (.I(s_axi_wstrb[3]),
        .O(s_axi_wstrb_IBUF[3]));
  IBUF s_axi_wvalid_IBUF_inst
       (.I(s_axi_wvalid),
        .O(s_axi_wvalid_IBUF));
  axi4lite_slave_adapter u_axi_adapter
       (.CLK(s_axi_aclk_IBUF_BUFG),
        .D(s_axi_wdata_IBUF),
        .E({u_axi_adapter_n_100,u_axi_adapter_n_101,u_axi_adapter_n_102,u_axi_adapter_n_103}),
        .Q({u_gpio_regs_n_235,u_gpio_regs_n_236,u_gpio_regs_n_237,u_gpio_regs_n_238,u_gpio_regs_n_239,u_gpio_regs_n_240,u_gpio_regs_n_241,u_gpio_regs_n_242,u_gpio_regs_n_243,u_gpio_regs_n_244,u_gpio_regs_n_245,u_gpio_regs_n_246,u_gpio_regs_n_247,u_gpio_regs_n_248,u_gpio_regs_n_249,u_gpio_regs_n_250,u_gpio_regs_n_251,u_gpio_regs_n_252,u_gpio_regs_n_253,u_gpio_regs_n_254,u_gpio_regs_n_255,u_gpio_regs_n_256,u_gpio_regs_n_257,u_gpio_regs_n_258,u_gpio_regs_n_259,u_gpio_regs_n_260,u_gpio_regs_n_261,u_gpio_regs_n_262,u_gpio_regs_n_263,u_gpio_regs_n_264,u_gpio_regs_n_265,u_gpio_regs_n_266}),
        .p_11_in(p_11_in),
        .p_13_in(p_13_in),
        .p_15_in(p_15_in),
        .p_17_in(p_17_in),
        .p_19_in(p_19_in),
        .p_1_in100_in(p_1_in100_in),
        .p_1_in103_in(p_1_in103_in),
        .p_1_in139_in(p_1_in139_in),
        .p_1_in143_in(p_1_in143_in),
        .p_1_in147_in(p_1_in147_in),
        .p_1_in149_in(p_1_in149_in),
        .p_1_in151_in(p_1_in151_in),
        .p_1_in155_in(p_1_in155_in),
        .p_1_in157_in(p_1_in157_in),
        .p_1_in159_in(p_1_in159_in),
        .p_1_in161_in(p_1_in161_in),
        .p_1_in163_in(p_1_in163_in),
        .p_1_in165_in(p_1_in165_in),
        .p_1_in169_in(p_1_in169_in),
        .p_1_in171_in(p_1_in171_in),
        .p_1_in175_in(p_1_in175_in),
        .p_1_in177_in(p_1_in177_in),
        .p_1_in179_in(p_1_in179_in),
        .p_1_in183_in(p_1_in183_in),
        .p_1_in185_in(p_1_in185_in),
        .p_1_in187_in(p_1_in187_in),
        .p_1_in191_in(p_1_in191_in),
        .p_1_in193_in(p_1_in193_in),
        .p_1_in195_in(p_1_in195_in),
        .p_1_in199_in(p_1_in199_in),
        .p_1_in67_in(p_1_in67_in),
        .p_1_in70_in(p_1_in70_in),
        .p_1_in73_in(p_1_in73_in),
        .p_1_in76_in(p_1_in76_in),
        .p_1_in79_in(p_1_in79_in),
        .p_1_in82_in(p_1_in82_in),
        .p_1_in85_in(p_1_in85_in),
        .p_1_in88_in(p_1_in88_in),
        .p_1_in91_in(p_1_in91_in),
        .p_1_in94_in(p_1_in94_in),
        .p_1_in97_in(p_1_in97_in),
        .p_21_in(p_21_in),
        .p_23_in(p_23_in),
        .p_25_in(p_25_in),
        .p_27_in(p_27_in),
        .p_29_in(p_29_in),
        .p_31_in(p_31_in),
        .p_33_in(p_33_in),
        .p_35_in(p_35_in),
        .p_3_in(p_3_in),
        .p_5_in(p_5_in),
        .p_7_in(p_7_in),
        .p_9_in(p_9_in),
        .s_axi_araddr_IBUF(s_axi_araddr_IBUF),
        .s_axi_arready_OBUF(s_axi_arready_OBUF),
        .s_axi_arready_reg_0(u_gpio_regs_n_1),
        .s_axi_arvalid_IBUF(s_axi_arvalid_IBUF),
        .\s_axi_awaddr[2] (u_axi_adapter_n_38),
        .\s_axi_awaddr[2]_0 ({u_axi_adapter_n_183,u_axi_adapter_n_184,u_axi_adapter_n_185,u_axi_adapter_n_186}),
        .\s_axi_awaddr[3] ({u_axi_adapter_n_151,u_axi_adapter_n_152,u_axi_adapter_n_153,u_axi_adapter_n_154}),
        .\s_axi_awaddr[3]_0 ({u_axi_adapter_n_155,u_axi_adapter_n_156,u_axi_adapter_n_157,u_axi_adapter_n_158}),
        .\s_axi_awaddr[3]_1 ({u_axi_adapter_n_167,u_axi_adapter_n_168,u_axi_adapter_n_169,u_axi_adapter_n_170}),
        .\s_axi_awaddr[3]_2 ({u_axi_adapter_n_171,u_axi_adapter_n_172,u_axi_adapter_n_173,u_axi_adapter_n_174}),
        .\s_axi_awaddr[3]_3 ({u_axi_adapter_n_175,u_axi_adapter_n_176,u_axi_adapter_n_177,u_axi_adapter_n_178}),
        .\s_axi_awaddr[4] ({u_axi_adapter_n_147,u_axi_adapter_n_148,u_axi_adapter_n_149,u_axi_adapter_n_150}),
        .\s_axi_awaddr[4]_0 ({u_axi_adapter_n_159,u_axi_adapter_n_160,u_axi_adapter_n_161,u_axi_adapter_n_162}),
        .\s_axi_awaddr[4]_1 ({u_axi_adapter_n_179,u_axi_adapter_n_180,u_axi_adapter_n_181,u_axi_adapter_n_182}),
        .s_axi_awaddr_IBUF(s_axi_awaddr_IBUF),
        .s_axi_awready_OBUF(s_axi_awready_OBUF),
        .s_axi_awvalid_IBUF(s_axi_awvalid_IBUF),
        .s_axi_bready_IBUF(s_axi_bready_IBUF),
        .s_axi_bvalid_OBUF(s_axi_bvalid_OBUF),
        .\s_axi_rdata[0] (u_gpio_regs_n_335),
        .\s_axi_rdata[0]_0 (u_gpio_regs_n_330),
        .\s_axi_rdata[10] (u_gpio_regs_n_441),
        .\s_axi_rdata[10]_0 (u_gpio_regs_n_314),
        .\s_axi_rdata[11] (u_gpio_regs_n_442),
        .\s_axi_rdata[11]_0 (u_gpio_regs_n_307),
        .\s_axi_rdata[12] (u_gpio_regs_n_443),
        .\s_axi_rdata[12]_0 (u_gpio_regs_n_332),
        .\s_axi_rdata[13] (u_gpio_regs_n_444),
        .\s_axi_rdata[13]_0 (u_gpio_regs_n_316),
        .\s_axi_rdata[14] (u_gpio_regs_n_445),
        .\s_axi_rdata[14]_0 (u_gpio_regs_n_324),
        .\s_axi_rdata[15] (u_gpio_regs_n_446),
        .\s_axi_rdata[15]_0 (u_gpio_regs_n_305),
        .\s_axi_rdata[16] (u_gpio_regs_n_447),
        .\s_axi_rdata[16]_0 (u_gpio_regs_n_320),
        .\s_axi_rdata[17] (u_gpio_regs_n_448),
        .\s_axi_rdata[17]_0 (u_gpio_regs_n_286),
        .\s_axi_rdata[18] (u_gpio_regs_n_449),
        .\s_axi_rdata[18]_0 (u_gpio_regs_n_287),
        .\s_axi_rdata[19] (u_gpio_regs_n_450),
        .\s_axi_rdata[19]_0 (u_gpio_regs_n_334),
        .\s_axi_rdata[1] (u_gpio_regs_n_400),
        .\s_axi_rdata[1]_0 (u_gpio_regs_n_281),
        .\s_axi_rdata[20] (u_gpio_regs_n_451),
        .\s_axi_rdata[20]_0 (u_gpio_regs_n_312),
        .\s_axi_rdata[21] (u_gpio_regs_n_452),
        .\s_axi_rdata[21]_0 (u_gpio_regs_n_299),
        .\s_axi_rdata[22] (u_gpio_regs_n_453),
        .\s_axi_rdata[22]_0 (u_gpio_regs_n_302),
        .\s_axi_rdata[23] (u_gpio_regs_n_454),
        .\s_axi_rdata[23]_0 (u_gpio_regs_n_322),
        .\s_axi_rdata[24] (u_gpio_regs_n_455),
        .\s_axi_rdata[24]_0 (u_gpio_regs_n_318),
        .\s_axi_rdata[25] (u_gpio_regs_n_456),
        .\s_axi_rdata[25]_0 (u_gpio_regs_n_301),
        .\s_axi_rdata[26] (u_gpio_regs_n_457),
        .\s_axi_rdata[26]_0 (u_gpio_regs_n_290),
        .\s_axi_rdata[27] (u_gpio_regs_n_458),
        .\s_axi_rdata[27]_0 (u_gpio_regs_n_304),
        .\s_axi_rdata[28] (u_gpio_regs_n_459),
        .\s_axi_rdata[28]_0 (u_gpio_regs_n_328),
        .\s_axi_rdata[29] (u_gpio_regs_n_460),
        .\s_axi_rdata[29]_0 (u_gpio_regs_n_326),
        .\s_axi_rdata[2] (u_gpio_regs_n_401),
        .\s_axi_rdata[2]_0 (u_gpio_regs_n_310),
        .\s_axi_rdata[30] (u_gpio_regs_n_461),
        .\s_axi_rdata[30]_0 (u_gpio_regs_n_291),
        .\s_axi_rdata[31] (u_gpio_regs_n_462),
        .\s_axi_rdata[31]_0 (u_gpio_regs_n_289),
        .\s_axi_rdata[3] (u_gpio_regs_n_402),
        .\s_axi_rdata[3]_0 (u_gpio_regs_n_278),
        .\s_axi_rdata[4] (u_gpio_regs_n_435),
        .\s_axi_rdata[4]_0 (u_gpio_regs_n_293),
        .\s_axi_rdata[5] (u_gpio_regs_n_436),
        .\s_axi_rdata[5]_0 (u_gpio_regs_n_294),
        .\s_axi_rdata[6] (u_gpio_regs_n_437),
        .\s_axi_rdata[6]_0 (u_gpio_regs_n_296),
        .\s_axi_rdata[7] (u_gpio_regs_n_438),
        .\s_axi_rdata[7]_0 (u_gpio_regs_n_308),
        .\s_axi_rdata[8] (u_gpio_regs_n_439),
        .\s_axi_rdata[8]_0 (u_gpio_regs_n_292),
        .\s_axi_rdata[9] (u_gpio_regs_n_440),
        .\s_axi_rdata[9]_0 (u_gpio_regs_n_284),
        .s_axi_rdata_OBUF(s_axi_rdata_OBUF),
        .\s_axi_rdata_OBUF[0]_inst_i_1_0 (u_gpio_regs_n_472),
        .\s_axi_rdata_OBUF[0]_inst_i_1_1 (u_gpio_regs_n_471),
        .\s_axi_rdata_OBUF[0]_inst_i_1_2 (u_gpio_regs_n_480),
        .\s_axi_rdata_OBUF[10]_inst_i_1_0 (u_gpio_regs_n_479),
        .\s_axi_rdata_OBUF[10]_inst_i_1_1 (u_gpio_regs_n_478),
        .\s_axi_rdata_OBUF[10]_inst_i_1_2 (u_gpio_regs_n_488),
        .\s_axi_rdata_OBUF[11]_inst_i_1_0 (u_gpio_regs_n_469),
        .\s_axi_rdata_OBUF[13]_inst_i_1_0 (u_gpio_regs_n_470),
        .\s_axi_rdata_OBUF[14]_inst_i_1_0 (u_gpio_regs_n_464),
        .\s_axi_rdata_OBUF[15]_inst_i_3_0 ({u_gpio_regs_n_118,u_gpio_regs_n_119,u_gpio_regs_n_120,u_gpio_regs_n_121,u_gpio_regs_n_122,u_gpio_regs_n_123,u_gpio_regs_n_124,u_gpio_regs_n_125}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_1 ({u_gpio_regs_n_110,u_gpio_regs_n_111,u_gpio_regs_n_112,u_gpio_regs_n_113,u_gpio_regs_n_114,u_gpio_regs_n_115,u_gpio_regs_n_116,u_gpio_regs_n_117}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_2 ({u_gpio_regs_n_133,u_gpio_regs_n_134,u_gpio_regs_n_135,u_gpio_regs_n_136,u_gpio_regs_n_137,u_gpio_regs_n_138,u_gpio_regs_n_139,u_gpio_regs_n_140}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_3 ({u_gpio_regs_n_126,u_gpio_regs_n_127,u_gpio_regs_n_128,u_gpio_regs_n_129,u_gpio_regs_n_130,u_gpio_regs_n_131,u_gpio_regs_n_132}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_4 ({u_gpio_regs_n_96,u_gpio_regs_n_97,u_gpio_regs_n_98,u_gpio_regs_n_99,u_gpio_regs_n_100,u_gpio_regs_n_101,u_gpio_regs_n_102}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_5 ({u_gpio_regs_n_89,u_gpio_regs_n_90,u_gpio_regs_n_91,u_gpio_regs_n_92,u_gpio_regs_n_93,u_gpio_regs_n_94,u_gpio_regs_n_95}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_6 ({u_gpio_regs_n_151,u_gpio_regs_n_152,u_gpio_regs_n_153,u_gpio_regs_n_154,u_gpio_regs_n_155,u_gpio_regs_n_156,u_gpio_regs_n_157,u_gpio_regs_n_158,u_gpio_regs_n_159,u_gpio_regs_n_160}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_7 ({u_gpio_regs_n_141,u_gpio_regs_n_142,u_gpio_regs_n_143,u_gpio_regs_n_144,u_gpio_regs_n_145,u_gpio_regs_n_146,u_gpio_regs_n_147,u_gpio_regs_n_148,u_gpio_regs_n_149,u_gpio_regs_n_150}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_8 ({u_gpio_regs_n_106,u_gpio_regs_n_107,u_gpio_regs_n_108,u_gpio_regs_n_109}),
        .\s_axi_rdata_OBUF[15]_inst_i_3_9 ({u_gpio_regs_n_103,u_gpio_regs_n_104,u_gpio_regs_n_105}),
        .\s_axi_rdata_OBUF[15]_inst_i_6_0 ({u_gpio_regs_n_161,u_gpio_regs_n_162,u_gpio_regs_n_163,u_gpio_regs_n_164,u_gpio_regs_n_165,u_gpio_regs_n_166,u_gpio_regs_n_167,u_gpio_regs_n_168,u_gpio_regs_n_169,u_gpio_regs_n_170}),
        .\s_axi_rdata_OBUF[1]_inst_i_1_0 (u_gpio_regs_n_481),
        .\s_axi_rdata_OBUF[1]_inst_i_1_1 (u_gpio_regs_n_473),
        .\s_axi_rdata_OBUF[1]_inst_i_1_2 (u_gpio_regs_n_482),
        .\s_axi_rdata_OBUF[31]_inst_i_1_0 ({u_gpio_regs_n_57,u_gpio_regs_n_58,u_gpio_regs_n_59,u_gpio_regs_n_60,u_gpio_regs_n_61,u_gpio_regs_n_62,u_gpio_regs_n_63,u_gpio_regs_n_64,u_gpio_regs_n_65,u_gpio_regs_n_66,u_gpio_regs_n_67,u_gpio_regs_n_68,u_gpio_regs_n_69,u_gpio_regs_n_70,u_gpio_regs_n_71,u_gpio_regs_n_72,u_gpio_regs_n_73,u_gpio_regs_n_74,u_gpio_regs_n_75,u_gpio_regs_n_76,u_gpio_regs_n_77,u_gpio_regs_n_78,u_gpio_regs_n_79,u_gpio_regs_n_80,u_gpio_regs_n_81,u_gpio_regs_n_82,u_gpio_regs_n_83,u_gpio_regs_n_84,u_gpio_regs_n_85,u_gpio_regs_n_86,u_gpio_regs_n_87,u_gpio_regs_n_88}),
        .\s_axi_rdata_OBUF[3]_inst_i_1_0 (u_gpio_regs_n_475),
        .\s_axi_rdata_OBUF[3]_inst_i_1_1 (u_gpio_regs_n_474),
        .\s_axi_rdata_OBUF[3]_inst_i_1_2 (u_gpio_regs_n_483),
        .\s_axi_rdata_OBUF[4]_inst_i_1_0 (u_gpio_regs_n_466),
        .\s_axi_rdata_OBUF[4]_inst_i_1_1 (u_gpio_regs_n_463),
        .\s_axi_rdata_OBUF[5]_inst_i_1_0 (u_gpio_regs_n_484),
        .\s_axi_rdata_OBUF[5]_inst_i_1_1 (u_gpio_regs_n_476),
        .\s_axi_rdata_OBUF[5]_inst_i_1_2 (u_gpio_regs_n_485),
        .\s_axi_rdata_OBUF[6]_inst_i_1_0 (u_gpio_regs_n_467),
        .\s_axi_rdata_OBUF[7]_inst_i_1_0 (u_gpio_regs_n_486),
        .\s_axi_rdata_OBUF[7]_inst_i_1_1 (u_gpio_regs_n_477),
        .\s_axi_rdata_OBUF[7]_inst_i_1_2 (u_gpio_regs_n_487),
        .\s_axi_rdata_OBUF[8]_inst_i_1_0 (u_gpio_regs_n_465),
        .\s_axi_rdata_OBUF[9]_inst_i_1_0 (u_gpio_regs_n_468),
        .s_axi_rready_IBUF(s_axi_rready_IBUF),
        .s_axi_rvalid_OBUF(s_axi_rvalid_OBUF),
        .s_axi_wready_OBUF(s_axi_wready_OBUF),
        .s_axi_wready_reg_0(u_axi_adapter_n_45),
        .s_axi_wready_reg_1(u_axi_adapter_n_97),
        .s_axi_wready_reg_10(u_axi_adapter_n_126),
        .s_axi_wready_reg_11({u_axi_adapter_n_127,u_axi_adapter_n_128}),
        .s_axi_wready_reg_12(u_axi_adapter_n_131),
        .s_axi_wready_reg_13({u_axi_adapter_n_132,u_axi_adapter_n_133}),
        .s_axi_wready_reg_14(u_axi_adapter_n_138),
        .s_axi_wready_reg_15({u_axi_adapter_n_139,u_axi_adapter_n_140}),
        .s_axi_wready_reg_16(u_axi_adapter_n_141),
        .s_axi_wready_reg_17({u_axi_adapter_n_142,u_axi_adapter_n_143}),
        .s_axi_wready_reg_18({u_axi_adapter_n_144,u_axi_adapter_n_145}),
        .s_axi_wready_reg_19(u_axi_adapter_n_146),
        .s_axi_wready_reg_2(u_axi_adapter_n_98),
        .s_axi_wready_reg_20(u_axi_adapter_n_187),
        .s_axi_wready_reg_3(u_axi_adapter_n_99),
        .s_axi_wready_reg_4({u_axi_adapter_n_104,u_axi_adapter_n_105,u_axi_adapter_n_106,u_axi_adapter_n_107}),
        .s_axi_wready_reg_5({u_axi_adapter_n_108,u_axi_adapter_n_109}),
        .s_axi_wready_reg_6({u_axi_adapter_n_110,u_axi_adapter_n_111}),
        .s_axi_wready_reg_7({u_axi_adapter_n_112,u_axi_adapter_n_113,u_axi_adapter_n_114,u_axi_adapter_n_115}),
        .s_axi_wready_reg_8({u_axi_adapter_n_116,u_axi_adapter_n_117,u_axi_adapter_n_118,u_axi_adapter_n_119}),
        .s_axi_wready_reg_9({u_axi_adapter_n_120,u_axi_adapter_n_121,u_axi_adapter_n_122,u_axi_adapter_n_123}),
        .\s_axi_wstrb[0] (u_axi_adapter_n_59),
        .\s_axi_wstrb[1] (u_axi_adapter_n_52),
        .\s_axi_wstrb[1]_0 ({u_axi_adapter_n_124,u_axi_adapter_n_125}),
        .\s_axi_wstrb[1]_1 ({u_axi_adapter_n_129,u_axi_adapter_n_130}),
        .\s_axi_wstrb[1]_2 ({u_axi_adapter_n_134,u_axi_adapter_n_135}),
        .\s_axi_wstrb[1]_3 ({u_axi_adapter_n_136,u_axi_adapter_n_137}),
        .\s_axi_wstrb[3] ({u_axi_adapter_n_163,u_axi_adapter_n_164,u_axi_adapter_n_165,u_axi_adapter_n_166}),
        .s_axi_wstrb_IBUF(s_axi_wstrb_IBUF),
        .s_axi_wvalid_IBUF(s_axi_wvalid_IBUF),
        .\s_reg_data_o_reg[0] (u_axi_adapter_n_36),
        .\s_reg_data_o_reg[0]_0 (u_gpio_regs_n_32),
        .\s_reg_data_o_reg[10] (u_axi_adapter_n_26),
        .\s_reg_data_o_reg[11] (u_axi_adapter_n_25),
        .\s_reg_data_o_reg[12] (u_axi_adapter_n_24),
        .\s_reg_data_o_reg[13] (u_axi_adapter_n_23),
        .\s_reg_data_o_reg[14] (u_axi_adapter_n_22),
        .\s_reg_data_o_reg[15] (u_axi_adapter_n_21),
        .\s_reg_data_o_reg[16] (u_axi_adapter_n_20),
        .\s_reg_data_o_reg[17] (u_axi_adapter_n_19),
        .\s_reg_data_o_reg[18] (u_axi_adapter_n_18),
        .\s_reg_data_o_reg[19] (u_axi_adapter_n_17),
        .\s_reg_data_o_reg[1] (u_axi_adapter_n_35),
        .\s_reg_data_o_reg[1]_0 (u_gpio_regs_n_31),
        .\s_reg_data_o_reg[20] (u_axi_adapter_n_16),
        .\s_reg_data_o_reg[21] (u_axi_adapter_n_15),
        .\s_reg_data_o_reg[22] (u_axi_adapter_n_14),
        .\s_reg_data_o_reg[23] (u_axi_adapter_n_13),
        .\s_reg_data_o_reg[24] (u_axi_adapter_n_12),
        .\s_reg_data_o_reg[25] (u_axi_adapter_n_11),
        .\s_reg_data_o_reg[26] (u_axi_adapter_n_10),
        .\s_reg_data_o_reg[27] (u_axi_adapter_n_9),
        .\s_reg_data_o_reg[28] (u_axi_adapter_n_8),
        .\s_reg_data_o_reg[29] (u_axi_adapter_n_7),
        .\s_reg_data_o_reg[2] (u_axi_adapter_n_34),
        .\s_reg_data_o_reg[30] (u_axi_adapter_n_6),
        .\s_reg_data_o_reg[31] (u_axi_adapter_n_5),
        .\s_reg_data_o_reg[31]_0 ({u_gpio_regs_n_336,p_32_in,u_gpio_regs_n_338,p_30_in,u_gpio_regs_n_340,p_28_in,u_gpio_regs_n_342,u_gpio_regs_n_343,p_24_in,u_gpio_regs_n_345,p_22_in,u_gpio_regs_n_347,p_20_in,u_gpio_regs_n_349,p_18_in,p_16_in,u_gpio_regs_n_352,p_14_in,u_gpio_regs_n_354,p_12_in,u_gpio_regs_n_356,p_10_in,u_gpio_regs_n_358,u_gpio_regs_n_359,p_6_in,u_gpio_regs_n_361,u_gpio_regs_n_362,u_gpio_regs_n_363,u_gpio_regs_n_364,u_gpio_regs_n_365,u_gpio_regs_n_366,u_gpio_regs_n_367}),
        .\s_reg_data_o_reg[3] (u_axi_adapter_n_33),
        .\s_reg_data_o_reg[4] (u_axi_adapter_n_32),
        .\s_reg_data_o_reg[5] (u_axi_adapter_n_31),
        .\s_reg_data_o_reg[6] (u_axi_adapter_n_30),
        .\s_reg_data_o_reg[7] (u_axi_adapter_n_29),
        .\s_reg_data_o_reg[8] (u_axi_adapter_n_28),
        .\s_reg_data_o_reg[9] (u_axi_adapter_n_27),
        .\s_reg_int_sts_reg[0] (u_axi_adapter_n_64),
        .\s_reg_int_sts_reg[0]_0 (u_gpio_regs_n_329),
        .\s_reg_int_sts_reg[0]_1 (u_gpio_regs_n_56),
        .\s_reg_int_sts_reg[10] (u_axi_adapter_n_56),
        .\s_reg_int_sts_reg[10]_0 (u_gpio_regs_n_313),
        .\s_reg_int_sts_reg[11] (u_axi_adapter_n_55),
        .\s_reg_int_sts_reg[11]_0 (u_gpio_regs_n_306),
        .\s_reg_int_sts_reg[12] (u_axi_adapter_n_54),
        .\s_reg_int_sts_reg[12]_0 (u_gpio_regs_n_331),
        .\s_reg_int_sts_reg[13] (u_axi_adapter_n_53),
        .\s_reg_int_sts_reg[13]_0 (u_gpio_regs_n_315),
        .\s_reg_int_sts_reg[14] (u_axi_adapter_n_51),
        .\s_reg_int_sts_reg[14]_0 (u_gpio_regs_n_323),
        .\s_reg_int_sts_reg[16] (u_axi_adapter_n_50),
        .\s_reg_int_sts_reg[16]_0 (u_gpio_regs_n_319),
        .\s_reg_int_sts_reg[17] (u_axi_adapter_n_49),
        .\s_reg_int_sts_reg[17]_0 (u_gpio_regs_n_285),
        .\s_reg_int_sts_reg[19] (u_axi_adapter_n_48),
        .\s_reg_int_sts_reg[19]_0 (u_gpio_regs_n_333),
        .\s_reg_int_sts_reg[1] (u_axi_adapter_n_63),
        .\s_reg_int_sts_reg[1]_0 (u_gpio_regs_n_282),
        .\s_reg_int_sts_reg[20] (u_axi_adapter_n_47),
        .\s_reg_int_sts_reg[20]_0 (u_gpio_regs_n_311),
        .\s_reg_int_sts_reg[21] (u_axi_adapter_n_46),
        .\s_reg_int_sts_reg[21]_0 (u_gpio_regs_n_298),
        .\s_reg_int_sts_reg[23] (u_axi_adapter_n_44),
        .\s_reg_int_sts_reg[23]_0 (u_gpio_regs_n_321),
        .\s_reg_int_sts_reg[24] (u_axi_adapter_n_43),
        .\s_reg_int_sts_reg[24]_0 (u_gpio_regs_n_317),
        .\s_reg_int_sts_reg[25] (u_axi_adapter_n_42),
        .\s_reg_int_sts_reg[25]_0 (u_gpio_regs_n_300),
        .\s_reg_int_sts_reg[27] (u_axi_adapter_n_41),
        .\s_reg_int_sts_reg[27]_0 (u_gpio_regs_n_303),
        .\s_reg_int_sts_reg[28] (u_axi_adapter_n_40),
        .\s_reg_int_sts_reg[28]_0 (u_gpio_regs_n_327),
        .\s_reg_int_sts_reg[29] (u_axi_adapter_n_39),
        .\s_reg_int_sts_reg[29]_0 (u_gpio_regs_n_325),
        .\s_reg_int_sts_reg[31] (u_axi_adapter_n_37),
        .\s_reg_int_sts_reg[31]_0 (u_gpio_regs_n_288),
        .\s_reg_int_sts_reg[3] (u_axi_adapter_n_62),
        .\s_reg_int_sts_reg[3]_0 (u_gpio_regs_n_280),
        .\s_reg_int_sts_reg[5] (u_axi_adapter_n_61),
        .\s_reg_int_sts_reg[5]_0 (u_gpio_regs_n_295),
        .\s_reg_int_sts_reg[6] (u_axi_adapter_n_60),
        .\s_reg_int_sts_reg[6]_0 (u_gpio_regs_n_297),
        .\s_reg_int_sts_reg[7] (u_axi_adapter_n_58),
        .\s_reg_int_sts_reg[7]_0 (u_gpio_regs_n_309),
        .\s_reg_int_sts_reg[9] (u_axi_adapter_n_57),
        .\s_reg_int_sts_reg[9]_0 (u_gpio_regs_n_283));
  gpio_regs u_gpio_regs
       (.CLK(s_axi_aclk_IBUF_BUFG),
        .CO(u_gpio_regs_n_267),
        .D(s_axi_wdata_IBUF),
        .E({u_axi_adapter_n_155,u_axi_adapter_n_156,u_axi_adapter_n_157,u_axi_adapter_n_158}),
        .Q({u_gpio_regs_n_57,u_gpio_regs_n_58,u_gpio_regs_n_59,u_gpio_regs_n_60,u_gpio_regs_n_61,u_gpio_regs_n_62,u_gpio_regs_n_63,u_gpio_regs_n_64,u_gpio_regs_n_65,u_gpio_regs_n_66,u_gpio_regs_n_67,u_gpio_regs_n_68,u_gpio_regs_n_69,u_gpio_regs_n_70,u_gpio_regs_n_71,u_gpio_regs_n_72,u_gpio_regs_n_73,u_gpio_regs_n_74,u_gpio_regs_n_75,u_gpio_regs_n_76,u_gpio_regs_n_77,u_gpio_regs_n_78,u_gpio_regs_n_79,u_gpio_regs_n_80,u_gpio_regs_n_81,u_gpio_regs_n_82,u_gpio_regs_n_83,u_gpio_regs_n_84,u_gpio_regs_n_85,u_gpio_regs_n_86,u_gpio_regs_n_87,u_gpio_regs_n_88}),
        .\gen_deb[14].gpio_i_deb_reg[14]_0 (u_gpio_regs_n_324),
        .\gen_deb[4].gpio_i_deb_reg[4]_0 (u_gpio_regs_n_293),
        .\gen_deb[8].gpio_i_deb_reg[8]_0 (u_gpio_regs_n_292),
        .gpio_i(gpio_i),
        .intr_OBUF(intr_OBUF),
        .io_OBUF(io_OBUF),
        .p_11_in(p_11_in),
        .p_13_in(p_13_in),
        .p_15_in(p_15_in),
        .p_17_in(p_17_in),
        .p_19_in(p_19_in),
        .p_1_in100_in(p_1_in100_in),
        .p_1_in103_in(p_1_in103_in),
        .p_1_in139_in(p_1_in139_in),
        .p_1_in143_in(p_1_in143_in),
        .p_1_in147_in(p_1_in147_in),
        .p_1_in149_in(p_1_in149_in),
        .p_1_in151_in(p_1_in151_in),
        .p_1_in155_in(p_1_in155_in),
        .p_1_in157_in(p_1_in157_in),
        .p_1_in159_in(p_1_in159_in),
        .p_1_in161_in(p_1_in161_in),
        .p_1_in163_in(p_1_in163_in),
        .p_1_in165_in(p_1_in165_in),
        .p_1_in169_in(p_1_in169_in),
        .p_1_in171_in(p_1_in171_in),
        .p_1_in175_in(p_1_in175_in),
        .p_1_in177_in(p_1_in177_in),
        .p_1_in179_in(p_1_in179_in),
        .p_1_in183_in(p_1_in183_in),
        .p_1_in185_in(p_1_in185_in),
        .p_1_in187_in(p_1_in187_in),
        .p_1_in191_in(p_1_in191_in),
        .p_1_in193_in(p_1_in193_in),
        .p_1_in195_in(p_1_in195_in),
        .p_1_in199_in(p_1_in199_in),
        .p_1_in67_in(p_1_in67_in),
        .p_1_in70_in(p_1_in70_in),
        .p_1_in73_in(p_1_in73_in),
        .p_1_in76_in(p_1_in76_in),
        .p_1_in79_in(p_1_in79_in),
        .p_1_in82_in(p_1_in82_in),
        .p_1_in85_in(p_1_in85_in),
        .p_1_in88_in(p_1_in88_in),
        .p_1_in91_in(p_1_in91_in),
        .p_1_in94_in(p_1_in94_in),
        .p_1_in97_in(p_1_in97_in),
        .p_21_in(p_21_in),
        .p_23_in(p_23_in),
        .p_25_in(p_25_in),
        .p_27_in(p_27_in),
        .p_29_in(p_29_in),
        .p_31_in(p_31_in),
        .p_33_in(p_33_in),
        .p_35_in(p_35_in),
        .p_3_in(p_3_in),
        .p_5_in(p_5_in),
        .p_7_in(p_7_in),
        .p_9_in(p_9_in),
        .\pwm_cnt_reg[15]_0 (u_gpio_regs_n_268),
        .\pwm_cnt_reg[15]_1 (u_gpio_regs_n_269),
        .\pwm_cnt_reg[15]_2 (u_gpio_regs_n_270),
        .\pwm_cnt_reg[15]_3 (u_gpio_regs_n_271),
        .\pwm_cnt_reg[15]_4 (u_gpio_regs_n_272),
        .\pwm_cnt_reg[15]_5 (u_gpio_regs_n_273),
        .\pwm_cnt_reg[15]_6 (u_gpio_regs_n_274),
        .\pwm_cnt_reg[15]_7 (u_gpio_regs_n_275),
        .\pwm_cnt_reg[15]_8 (u_gpio_regs_n_276),
        .\pwm_cnt_reg[15]_9 (u_gpio_regs_n_277),
        .s_axi_aresetn(u_gpio_regs_n_1),
        .s_axi_aresetn_IBUF(s_axi_aresetn_IBUF),
        .\s_axi_rdata_OBUF[13]_inst_i_3 (u_axi_adapter_n_131),
        .\s_axi_rdata_OBUF[14]_inst_i_6_0 (u_axi_adapter_n_126),
        .\s_axi_rdata_OBUF[14]_inst_i_6_1 (u_axi_adapter_n_141),
        .\s_axi_rdata_OBUF[15]_inst_i_5_0 (u_axi_adapter_n_97),
        .\s_axi_rdata_OBUF[15]_inst_i_5_1 (u_axi_adapter_n_99),
        .\s_axi_rdata_OBUF[31]_inst_i_1 (u_axi_adapter_n_98),
        .\s_axi_rdata_OBUF[4]_inst_i_3 (u_axi_adapter_n_138),
        .\s_axi_rdata_OBUF[4]_inst_i_3_0 (u_axi_adapter_n_146),
        .\s_axi_rdata_OBUF[8]_inst_i_5 (u_axi_adapter_n_187),
        .\s_reg_data_o_reg[0]_0 (u_gpio_regs_n_32),
        .\s_reg_data_o_reg[0]_1 (u_gpio_regs_n_330),
        .\s_reg_data_o_reg[0]_2 (u_axi_adapter_n_36),
        .\s_reg_data_o_reg[10]_0 (u_gpio_regs_n_314),
        .\s_reg_data_o_reg[10]_1 (u_axi_adapter_n_26),
        .\s_reg_data_o_reg[11]_0 (u_gpio_regs_n_307),
        .\s_reg_data_o_reg[11]_1 (u_axi_adapter_n_25),
        .\s_reg_data_o_reg[12]_0 (u_gpio_regs_n_332),
        .\s_reg_data_o_reg[12]_1 (u_axi_adapter_n_24),
        .\s_reg_data_o_reg[13]_0 (u_gpio_regs_n_316),
        .\s_reg_data_o_reg[13]_1 (u_axi_adapter_n_23),
        .\s_reg_data_o_reg[14]_0 (u_axi_adapter_n_22),
        .\s_reg_data_o_reg[15]_0 (u_gpio_regs_n_305),
        .\s_reg_data_o_reg[15]_1 (u_axi_adapter_n_21),
        .\s_reg_data_o_reg[16]_0 (u_gpio_regs_n_320),
        .\s_reg_data_o_reg[16]_1 (u_axi_adapter_n_20),
        .\s_reg_data_o_reg[17]_0 (u_gpio_regs_n_286),
        .\s_reg_data_o_reg[17]_1 (u_axi_adapter_n_19),
        .\s_reg_data_o_reg[18]_0 (u_gpio_regs_n_287),
        .\s_reg_data_o_reg[18]_1 (u_axi_adapter_n_18),
        .\s_reg_data_o_reg[19]_0 (u_gpio_regs_n_334),
        .\s_reg_data_o_reg[19]_1 (u_axi_adapter_n_17),
        .\s_reg_data_o_reg[1]_0 (u_gpio_regs_n_31),
        .\s_reg_data_o_reg[1]_1 (u_gpio_regs_n_281),
        .\s_reg_data_o_reg[1]_2 (u_axi_adapter_n_35),
        .\s_reg_data_o_reg[20]_0 (u_gpio_regs_n_312),
        .\s_reg_data_o_reg[20]_1 (u_axi_adapter_n_16),
        .\s_reg_data_o_reg[21]_0 (u_gpio_regs_n_299),
        .\s_reg_data_o_reg[21]_1 (u_axi_adapter_n_15),
        .\s_reg_data_o_reg[22]_0 (u_gpio_regs_n_302),
        .\s_reg_data_o_reg[22]_1 (u_axi_adapter_n_14),
        .\s_reg_data_o_reg[23]_0 (u_gpio_regs_n_322),
        .\s_reg_data_o_reg[23]_1 (u_axi_adapter_n_13),
        .\s_reg_data_o_reg[24]_0 (u_gpio_regs_n_318),
        .\s_reg_data_o_reg[24]_1 (u_axi_adapter_n_12),
        .\s_reg_data_o_reg[25]_0 (u_gpio_regs_n_301),
        .\s_reg_data_o_reg[25]_1 (u_axi_adapter_n_11),
        .\s_reg_data_o_reg[26]_0 (u_gpio_regs_n_290),
        .\s_reg_data_o_reg[26]_1 (u_axi_adapter_n_10),
        .\s_reg_data_o_reg[27]_0 (u_gpio_regs_n_304),
        .\s_reg_data_o_reg[27]_1 (u_axi_adapter_n_9),
        .\s_reg_data_o_reg[28]_0 (u_gpio_regs_n_328),
        .\s_reg_data_o_reg[28]_1 (u_axi_adapter_n_8),
        .\s_reg_data_o_reg[29]_0 (u_gpio_regs_n_326),
        .\s_reg_data_o_reg[29]_1 (u_axi_adapter_n_7),
        .\s_reg_data_o_reg[2]_0 (u_gpio_regs_n_310),
        .\s_reg_data_o_reg[2]_1 (u_axi_adapter_n_34),
        .\s_reg_data_o_reg[30]_0 (u_gpio_regs_n_291),
        .\s_reg_data_o_reg[30]_1 (u_axi_adapter_n_6),
        .\s_reg_data_o_reg[31]_0 (u_gpio_regs_n_289),
        .\s_reg_data_o_reg[31]_1 (u_axi_adapter_n_5),
        .\s_reg_data_o_reg[3]_0 (u_gpio_regs_n_278),
        .\s_reg_data_o_reg[3]_1 (u_axi_adapter_n_33),
        .\s_reg_data_o_reg[4]_0 (u_axi_adapter_n_32),
        .\s_reg_data_o_reg[5]_0 (u_gpio_regs_n_294),
        .\s_reg_data_o_reg[5]_1 (u_axi_adapter_n_31),
        .\s_reg_data_o_reg[6]_0 (u_gpio_regs_n_296),
        .\s_reg_data_o_reg[6]_1 (u_axi_adapter_n_30),
        .\s_reg_data_o_reg[7]_0 (u_gpio_regs_n_308),
        .\s_reg_data_o_reg[7]_1 (u_axi_adapter_n_29),
        .\s_reg_data_o_reg[8]_0 (u_axi_adapter_n_28),
        .\s_reg_data_o_reg[9]_0 (u_gpio_regs_n_284),
        .\s_reg_data_o_reg[9]_1 (u_axi_adapter_n_27),
        .\s_reg_deb_en_reg[0]_0 (u_gpio_regs_n_335),
        .\s_reg_deb_en_reg[10]_0 (u_gpio_regs_n_441),
        .\s_reg_deb_en_reg[11]_0 (u_gpio_regs_n_442),
        .\s_reg_deb_en_reg[12]_0 (u_gpio_regs_n_443),
        .\s_reg_deb_en_reg[13]_0 (u_gpio_regs_n_444),
        .\s_reg_deb_en_reg[14]_0 (u_gpio_regs_n_445),
        .\s_reg_deb_en_reg[15]_0 (u_gpio_regs_n_446),
        .\s_reg_deb_en_reg[16]_0 (u_gpio_regs_n_447),
        .\s_reg_deb_en_reg[17]_0 (u_gpio_regs_n_448),
        .\s_reg_deb_en_reg[18]_0 (u_gpio_regs_n_449),
        .\s_reg_deb_en_reg[19]_0 (u_gpio_regs_n_450),
        .\s_reg_deb_en_reg[1]_0 (u_gpio_regs_n_400),
        .\s_reg_deb_en_reg[20]_0 (u_gpio_regs_n_451),
        .\s_reg_deb_en_reg[21]_0 (u_gpio_regs_n_452),
        .\s_reg_deb_en_reg[22]_0 (u_gpio_regs_n_453),
        .\s_reg_deb_en_reg[23]_0 (u_gpio_regs_n_454),
        .\s_reg_deb_en_reg[24]_0 (u_gpio_regs_n_455),
        .\s_reg_deb_en_reg[25]_0 (u_gpio_regs_n_456),
        .\s_reg_deb_en_reg[26]_0 (u_gpio_regs_n_457),
        .\s_reg_deb_en_reg[27]_0 (u_gpio_regs_n_458),
        .\s_reg_deb_en_reg[28]_0 (u_gpio_regs_n_459),
        .\s_reg_deb_en_reg[29]_0 (u_gpio_regs_n_460),
        .\s_reg_deb_en_reg[2]_0 (u_gpio_regs_n_401),
        .\s_reg_deb_en_reg[30]_0 (u_gpio_regs_n_461),
        .\s_reg_deb_en_reg[31]_0 (u_gpio_regs_n_462),
        .\s_reg_deb_en_reg[3]_0 (u_gpio_regs_n_402),
        .\s_reg_deb_en_reg[4]_0 (u_gpio_regs_n_435),
        .\s_reg_deb_en_reg[5]_0 (u_gpio_regs_n_436),
        .\s_reg_deb_en_reg[6]_0 (u_gpio_regs_n_437),
        .\s_reg_deb_en_reg[7]_0 (u_gpio_regs_n_438),
        .\s_reg_deb_en_reg[8]_0 (u_gpio_regs_n_439),
        .\s_reg_deb_en_reg[9]_0 (u_gpio_regs_n_440),
        .\s_reg_deb_th_reg[24]_0 ({u_axi_adapter_n_104,u_axi_adapter_n_105,u_axi_adapter_n_106,u_axi_adapter_n_107}),
        .\s_reg_dir_reg[24]_0 ({u_axi_adapter_n_175,u_axi_adapter_n_176,u_axi_adapter_n_177,u_axi_adapter_n_178}),
        .\s_reg_dir_reg[31]_0 (reg_dir),
        .\s_reg_int_any_reg[24]_0 ({u_axi_adapter_n_183,u_axi_adapter_n_184,u_axi_adapter_n_185,u_axi_adapter_n_186}),
        .\s_reg_int_en_reg[24]_0 ({u_axi_adapter_n_100,u_axi_adapter_n_101,u_axi_adapter_n_102,u_axi_adapter_n_103}),
        .\s_reg_int_pol_reg[0]_0 (u_gpio_regs_n_329),
        .\s_reg_int_pol_reg[10]_0 (u_gpio_regs_n_313),
        .\s_reg_int_pol_reg[11]_0 (u_gpio_regs_n_306),
        .\s_reg_int_pol_reg[12]_0 (u_gpio_regs_n_331),
        .\s_reg_int_pol_reg[13]_0 (u_gpio_regs_n_315),
        .\s_reg_int_pol_reg[14]_0 (u_gpio_regs_n_323),
        .\s_reg_int_pol_reg[16]_0 (u_gpio_regs_n_319),
        .\s_reg_int_pol_reg[17]_0 (u_gpio_regs_n_285),
        .\s_reg_int_pol_reg[19]_0 (u_gpio_regs_n_333),
        .\s_reg_int_pol_reg[1]_0 (u_gpio_regs_n_282),
        .\s_reg_int_pol_reg[20]_0 (u_gpio_regs_n_311),
        .\s_reg_int_pol_reg[21]_0 (u_gpio_regs_n_298),
        .\s_reg_int_pol_reg[23]_0 (u_gpio_regs_n_321),
        .\s_reg_int_pol_reg[24]_0 (u_gpio_regs_n_317),
        .\s_reg_int_pol_reg[24]_1 ({u_axi_adapter_n_116,u_axi_adapter_n_117,u_axi_adapter_n_118,u_axi_adapter_n_119}),
        .\s_reg_int_pol_reg[25]_0 (u_gpio_regs_n_300),
        .\s_reg_int_pol_reg[27]_0 (u_gpio_regs_n_303),
        .\s_reg_int_pol_reg[28]_0 (u_gpio_regs_n_327),
        .\s_reg_int_pol_reg[29]_0 (u_gpio_regs_n_325),
        .\s_reg_int_pol_reg[31]_0 (u_gpio_regs_n_288),
        .\s_reg_int_pol_reg[3]_0 (u_gpio_regs_n_280),
        .\s_reg_int_pol_reg[5]_0 (u_gpio_regs_n_295),
        .\s_reg_int_pol_reg[6]_0 (u_gpio_regs_n_297),
        .\s_reg_int_pol_reg[7]_0 (u_gpio_regs_n_309),
        .\s_reg_int_pol_reg[9]_0 (u_gpio_regs_n_283),
        .\s_reg_int_sts_reg[0]_0 (u_gpio_regs_n_56),
        .\s_reg_int_sts_reg[0]_1 (u_axi_adapter_n_64),
        .\s_reg_int_sts_reg[10]_0 (u_axi_adapter_n_56),
        .\s_reg_int_sts_reg[11]_0 (u_axi_adapter_n_55),
        .\s_reg_int_sts_reg[12]_0 (u_axi_adapter_n_54),
        .\s_reg_int_sts_reg[13]_0 (u_axi_adapter_n_53),
        .\s_reg_int_sts_reg[14]_0 (u_axi_adapter_n_51),
        .\s_reg_int_sts_reg[15]_0 (u_axi_adapter_n_52),
        .\s_reg_int_sts_reg[16]_0 (u_axi_adapter_n_50),
        .\s_reg_int_sts_reg[17]_0 (u_axi_adapter_n_49),
        .\s_reg_int_sts_reg[19]_0 (u_axi_adapter_n_48),
        .\s_reg_int_sts_reg[1]_0 (u_axi_adapter_n_63),
        .\s_reg_int_sts_reg[20]_0 (u_axi_adapter_n_47),
        .\s_reg_int_sts_reg[21]_0 (u_axi_adapter_n_46),
        .\s_reg_int_sts_reg[22]_0 (u_axi_adapter_n_45),
        .\s_reg_int_sts_reg[23]_0 (u_axi_adapter_n_44),
        .\s_reg_int_sts_reg[24]_0 (u_axi_adapter_n_43),
        .\s_reg_int_sts_reg[25]_0 (u_axi_adapter_n_42),
        .\s_reg_int_sts_reg[27]_0 (u_axi_adapter_n_41),
        .\s_reg_int_sts_reg[28]_0 (u_axi_adapter_n_40),
        .\s_reg_int_sts_reg[29]_0 (u_axi_adapter_n_39),
        .\s_reg_int_sts_reg[30]_0 (u_axi_adapter_n_38),
        .\s_reg_int_sts_reg[31]_0 (u_axi_adapter_n_37),
        .\s_reg_int_sts_reg[3]_0 (u_axi_adapter_n_62),
        .\s_reg_int_sts_reg[4]_0 (u_axi_adapter_n_59),
        .\s_reg_int_sts_reg[5]_0 (u_axi_adapter_n_61),
        .\s_reg_int_sts_reg[6]_0 (u_axi_adapter_n_60),
        .\s_reg_int_sts_reg[7]_0 (u_axi_adapter_n_58),
        .\s_reg_int_sts_reg[9]_0 (u_axi_adapter_n_57),
        .\s_reg_int_typ_reg[24]_0 ({u_axi_adapter_n_179,u_axi_adapter_n_180,u_axi_adapter_n_181,u_axi_adapter_n_182}),
        .\s_reg_inv_in_reg[24]_0 ({u_axi_adapter_n_163,u_axi_adapter_n_164,u_axi_adapter_n_165,u_axi_adapter_n_166}),
        .\s_reg_inv_out_reg[24]_0 ({u_axi_adapter_n_159,u_axi_adapter_n_160,u_axi_adapter_n_161,u_axi_adapter_n_162}),
        .\s_reg_inv_out_reg[31]_0 ({u_gpio_regs_n_203,u_gpio_regs_n_204,u_gpio_regs_n_205,u_gpio_regs_n_206,u_gpio_regs_n_207,u_gpio_regs_n_208,u_gpio_regs_n_209,u_gpio_regs_n_210,u_gpio_regs_n_211,u_gpio_regs_n_212,u_gpio_regs_n_213,u_gpio_regs_n_214,u_gpio_regs_n_215,u_gpio_regs_n_216,u_gpio_regs_n_217,u_gpio_regs_n_218,u_gpio_regs_n_219,u_gpio_regs_n_220,u_gpio_regs_n_221,u_gpio_regs_n_222,u_gpio_regs_n_223,u_gpio_regs_n_224,u_gpio_regs_n_225,u_gpio_regs_n_226,u_gpio_regs_n_227,u_gpio_regs_n_228,u_gpio_regs_n_229,u_gpio_regs_n_230,u_gpio_regs_n_231,u_gpio_regs_n_232,u_gpio_regs_n_233,u_gpio_regs_n_234}),
        .\s_reg_od_en_reg[24]_0 ({u_axi_adapter_n_112,u_axi_adapter_n_113,u_axi_adapter_n_114,u_axi_adapter_n_115}),
        .\s_reg_od_en_reg[31]_0 (open_drain),
        .\s_reg_pd_en_reg[24]_0 ({u_axi_adapter_n_167,u_axi_adapter_n_168,u_axi_adapter_n_169,u_axi_adapter_n_170}),
        .\s_reg_pu_en_reg[24]_0 ({u_axi_adapter_n_171,u_axi_adapter_n_172,u_axi_adapter_n_173,u_axi_adapter_n_174}),
        .\s_reg_pwm_cfg_reg[24]_0 ({u_axi_adapter_n_147,u_axi_adapter_n_148,u_axi_adapter_n_149,u_axi_adapter_n_150}),
        .\s_reg_pwm_duty_reg[0][0]_0 (u_gpio_regs_n_472),
        .\s_reg_pwm_duty_reg[0][10]_0 (u_gpio_regs_n_478),
        .\s_reg_pwm_duty_reg[0][15]_0 ({u_gpio_regs_n_89,u_gpio_regs_n_90,u_gpio_regs_n_91,u_gpio_regs_n_92,u_gpio_regs_n_93,u_gpio_regs_n_94,u_gpio_regs_n_95}),
        .\s_reg_pwm_duty_reg[0][1]_0 (u_gpio_regs_n_473),
        .\s_reg_pwm_duty_reg[0][3]_0 (u_gpio_regs_n_474),
        .\s_reg_pwm_duty_reg[0][4]_0 (u_gpio_regs_n_463),
        .\s_reg_pwm_duty_reg[0][5]_0 (u_gpio_regs_n_476),
        .\s_reg_pwm_duty_reg[0][7]_0 (u_gpio_regs_n_477),
        .\s_reg_pwm_duty_reg[0][8]_0 ({u_axi_adapter_n_124,u_axi_adapter_n_125}),
        .\s_reg_pwm_duty_reg[10][15]_0 ({u_gpio_regs_n_161,u_gpio_regs_n_162,u_gpio_regs_n_163,u_gpio_regs_n_164,u_gpio_regs_n_165,u_gpio_regs_n_166,u_gpio_regs_n_167,u_gpio_regs_n_168,u_gpio_regs_n_169,u_gpio_regs_n_170}),
        .\s_reg_pwm_duty_reg[10][8]_0 ({u_axi_adapter_n_108,u_axi_adapter_n_109}),
        .\s_reg_pwm_duty_reg[1][15]_0 ({u_gpio_regs_n_96,u_gpio_regs_n_97,u_gpio_regs_n_98,u_gpio_regs_n_99,u_gpio_regs_n_100,u_gpio_regs_n_101,u_gpio_regs_n_102}),
        .\s_reg_pwm_duty_reg[1][8]_0 ({u_axi_adapter_n_127,u_axi_adapter_n_128}),
        .\s_reg_pwm_duty_reg[2][15]_0 ({u_gpio_regs_n_103,u_gpio_regs_n_104,u_gpio_regs_n_105}),
        .\s_reg_pwm_duty_reg[2][4]_0 (u_gpio_regs_n_466),
        .\s_reg_pwm_duty_reg[2][8]_0 ({u_axi_adapter_n_129,u_axi_adapter_n_130}),
        .\s_reg_pwm_duty_reg[3][11]_0 (u_gpio_regs_n_469),
        .\s_reg_pwm_duty_reg[3][13]_0 (u_gpio_regs_n_470),
        .\s_reg_pwm_duty_reg[3][15]_0 ({u_gpio_regs_n_106,u_gpio_regs_n_107,u_gpio_regs_n_108,u_gpio_regs_n_109}),
        .\s_reg_pwm_duty_reg[3][6]_0 (u_gpio_regs_n_467),
        .\s_reg_pwm_duty_reg[3][8]_0 ({u_axi_adapter_n_132,u_axi_adapter_n_133}),
        .\s_reg_pwm_duty_reg[3][9]_0 (u_gpio_regs_n_468),
        .\s_reg_pwm_duty_reg[4][0]_0 (u_gpio_regs_n_471),
        .\s_reg_pwm_duty_reg[4][10]_0 (u_gpio_regs_n_479),
        .\s_reg_pwm_duty_reg[4][14]_0 (u_gpio_regs_n_464),
        .\s_reg_pwm_duty_reg[4][15]_0 ({u_gpio_regs_n_110,u_gpio_regs_n_111,u_gpio_regs_n_112,u_gpio_regs_n_113,u_gpio_regs_n_114,u_gpio_regs_n_115,u_gpio_regs_n_116,u_gpio_regs_n_117}),
        .\s_reg_pwm_duty_reg[4][1]_0 (u_gpio_regs_n_481),
        .\s_reg_pwm_duty_reg[4][3]_0 (u_gpio_regs_n_475),
        .\s_reg_pwm_duty_reg[4][5]_0 (u_gpio_regs_n_484),
        .\s_reg_pwm_duty_reg[4][7]_0 (u_gpio_regs_n_486),
        .\s_reg_pwm_duty_reg[4][8]_0 (u_gpio_regs_n_465),
        .\s_reg_pwm_duty_reg[4][8]_1 ({u_axi_adapter_n_134,u_axi_adapter_n_135}),
        .\s_reg_pwm_duty_reg[5][15]_0 ({u_gpio_regs_n_118,u_gpio_regs_n_119,u_gpio_regs_n_120,u_gpio_regs_n_121,u_gpio_regs_n_122,u_gpio_regs_n_123,u_gpio_regs_n_124,u_gpio_regs_n_125}),
        .\s_reg_pwm_duty_reg[5][8]_0 ({u_axi_adapter_n_136,u_axi_adapter_n_137}),
        .\s_reg_pwm_duty_reg[6][15]_0 ({u_gpio_regs_n_126,u_gpio_regs_n_127,u_gpio_regs_n_128,u_gpio_regs_n_129,u_gpio_regs_n_130,u_gpio_regs_n_131,u_gpio_regs_n_132}),
        .\s_reg_pwm_duty_reg[6][8]_0 ({u_axi_adapter_n_139,u_axi_adapter_n_140}),
        .\s_reg_pwm_duty_reg[7][15]_0 ({u_gpio_regs_n_133,u_gpio_regs_n_134,u_gpio_regs_n_135,u_gpio_regs_n_136,u_gpio_regs_n_137,u_gpio_regs_n_138,u_gpio_regs_n_139,u_gpio_regs_n_140}),
        .\s_reg_pwm_duty_reg[7][8]_0 ({u_axi_adapter_n_142,u_axi_adapter_n_143}),
        .\s_reg_pwm_duty_reg[8][0]_0 (u_gpio_regs_n_480),
        .\s_reg_pwm_duty_reg[8][10]_0 (u_gpio_regs_n_488),
        .\s_reg_pwm_duty_reg[8][15]_0 ({u_gpio_regs_n_141,u_gpio_regs_n_142,u_gpio_regs_n_143,u_gpio_regs_n_144,u_gpio_regs_n_145,u_gpio_regs_n_146,u_gpio_regs_n_147,u_gpio_regs_n_148,u_gpio_regs_n_149,u_gpio_regs_n_150}),
        .\s_reg_pwm_duty_reg[8][1]_0 (u_gpio_regs_n_482),
        .\s_reg_pwm_duty_reg[8][3]_0 (u_gpio_regs_n_483),
        .\s_reg_pwm_duty_reg[8][5]_0 (u_gpio_regs_n_485),
        .\s_reg_pwm_duty_reg[8][7]_0 (u_gpio_regs_n_487),
        .\s_reg_pwm_duty_reg[8][8]_0 ({u_axi_adapter_n_110,u_axi_adapter_n_111}),
        .\s_reg_pwm_duty_reg[9][15]_0 ({u_gpio_regs_n_151,u_gpio_regs_n_152,u_gpio_regs_n_153,u_gpio_regs_n_154,u_gpio_regs_n_155,u_gpio_regs_n_156,u_gpio_regs_n_157,u_gpio_regs_n_158,u_gpio_regs_n_159,u_gpio_regs_n_160}),
        .\s_reg_pwm_duty_reg[9][8]_0 ({u_axi_adapter_n_144,u_axi_adapter_n_145}),
        .\s_reg_pwm_en_reg[24]_0 ({u_axi_adapter_n_151,u_axi_adapter_n_152,u_axi_adapter_n_153,u_axi_adapter_n_154}),
        .\s_reg_pwm_en_reg[31]_0 ({u_gpio_regs_n_235,u_gpio_regs_n_236,u_gpio_regs_n_237,u_gpio_regs_n_238,u_gpio_regs_n_239,u_gpio_regs_n_240,u_gpio_regs_n_241,u_gpio_regs_n_242,u_gpio_regs_n_243,u_gpio_regs_n_244,u_gpio_regs_n_245,u_gpio_regs_n_246,u_gpio_regs_n_247,u_gpio_regs_n_248,u_gpio_regs_n_249,u_gpio_regs_n_250,u_gpio_regs_n_251,u_gpio_regs_n_252,u_gpio_regs_n_253,u_gpio_regs_n_254,u_gpio_regs_n_255,u_gpio_regs_n_256,u_gpio_regs_n_257,u_gpio_regs_n_258,u_gpio_regs_n_259,u_gpio_regs_n_260,u_gpio_regs_n_261,u_gpio_regs_n_262,u_gpio_regs_n_263,u_gpio_regs_n_264,u_gpio_regs_n_265,u_gpio_regs_n_266}),
        .\s_reg_wr_mask_reg[24]_0 ({u_axi_adapter_n_120,u_axi_adapter_n_121,u_axi_adapter_n_122,u_axi_adapter_n_123}),
        .\s_reg_wr_mask_reg[31]_0 ({u_gpio_regs_n_336,p_32_in,u_gpio_regs_n_338,p_30_in,u_gpio_regs_n_340,p_28_in,u_gpio_regs_n_342,u_gpio_regs_n_343,p_24_in,u_gpio_regs_n_345,p_22_in,u_gpio_regs_n_347,p_20_in,u_gpio_regs_n_349,p_18_in,p_16_in,u_gpio_regs_n_352,p_14_in,u_gpio_regs_n_354,p_12_in,u_gpio_regs_n_356,p_10_in,u_gpio_regs_n_358,u_gpio_regs_n_359,p_6_in,u_gpio_regs_n_361,u_gpio_regs_n_362,u_gpio_regs_n_363,u_gpio_regs_n_364,u_gpio_regs_n_365,u_gpio_regs_n_366,u_gpio_regs_n_367}));
  gpio_wrapper u_gpio_wrapper
       (.CLK(s_axi_aclk_IBUF_BUFG),
        .CO(u_gpio_regs_n_267),
        .gpio_i(gpio_i),
        .io_IBUF(io_IBUF),
        .\io_TRI[0] (\io_TRI[0] ),
        .\io_TRI[10] (\io_TRI[10] ),
        .\io_TRI[11] (\io_TRI[11] ),
        .\io_TRI[12] (\io_TRI[12] ),
        .\io_TRI[13] (\io_TRI[13] ),
        .\io_TRI[14] (\io_TRI[14] ),
        .\io_TRI[15] (\io_TRI[15] ),
        .\io_TRI[16] (\io_TRI[16] ),
        .\io_TRI[17] (\io_TRI[17] ),
        .\io_TRI[18] (\io_TRI[18] ),
        .\io_TRI[19] (\io_TRI[19] ),
        .\io_TRI[1] (\io_TRI[1] ),
        .\io_TRI[20] (\io_TRI[20] ),
        .\io_TRI[21] (\io_TRI[21] ),
        .\io_TRI[22] (\io_TRI[22] ),
        .\io_TRI[23] (\io_TRI[23] ),
        .\io_TRI[24] (\io_TRI[24] ),
        .\io_TRI[25] (\io_TRI[25] ),
        .\io_TRI[26] (\io_TRI[26] ),
        .\io_TRI[27] (\io_TRI[27] ),
        .\io_TRI[28] (\io_TRI[28] ),
        .\io_TRI[29] (\io_TRI[29] ),
        .\io_TRI[2] (\io_TRI[2] ),
        .\io_TRI[30] (\io_TRI[30] ),
        .\io_TRI[31] (\io_TRI[31] ),
        .\io_TRI[3] (\io_TRI[3] ),
        .\io_TRI[4] (\io_TRI[4] ),
        .\io_TRI[5] (\io_TRI[5] ),
        .\io_TRI[6] (\io_TRI[6] ),
        .\io_TRI[7] (\io_TRI[7] ),
        .\io_TRI[8] (\io_TRI[8] ),
        .\io_TRI[9] (\io_TRI[9] ),
        .p_11_in(p_11_in),
        .p_13_in(p_13_in),
        .p_15_in(p_15_in),
        .p_17_in(p_17_in),
        .p_19_in(p_19_in),
        .p_1_in100_in(p_1_in100_in),
        .p_1_in103_in(p_1_in103_in),
        .p_1_in67_in(p_1_in67_in),
        .p_1_in70_in(p_1_in70_in),
        .p_1_in73_in(p_1_in73_in),
        .p_1_in76_in(p_1_in76_in),
        .p_1_in79_in(p_1_in79_in),
        .p_1_in82_in(p_1_in82_in),
        .p_1_in85_in(p_1_in85_in),
        .p_1_in88_in(p_1_in88_in),
        .p_1_in91_in(p_1_in91_in),
        .p_1_in94_in(p_1_in94_in),
        .p_1_in97_in(p_1_in97_in),
        .p_21_in(p_21_in),
        .p_23_in(p_23_in),
        .p_25_in(p_25_in),
        .p_27_in(p_27_in),
        .p_29_in(p_29_in),
        .p_31_in(p_31_in),
        .p_33_in(p_33_in),
        .p_35_in(p_35_in),
        .p_3_in(p_3_in),
        .p_5_in(p_5_in),
        .p_7_in(p_7_in),
        .p_9_in(p_9_in),
        .\sync_reg_reg[0] ({u_gpio_regs_n_203,u_gpio_regs_n_204,u_gpio_regs_n_205,u_gpio_regs_n_206,u_gpio_regs_n_207,u_gpio_regs_n_208,u_gpio_regs_n_209,u_gpio_regs_n_210,u_gpio_regs_n_211,u_gpio_regs_n_212,u_gpio_regs_n_213,u_gpio_regs_n_214,u_gpio_regs_n_215,u_gpio_regs_n_216,u_gpio_regs_n_217,u_gpio_regs_n_218,u_gpio_regs_n_219,u_gpio_regs_n_220,u_gpio_regs_n_221,u_gpio_regs_n_222,u_gpio_regs_n_223,u_gpio_regs_n_224,u_gpio_regs_n_225,u_gpio_regs_n_226,u_gpio_regs_n_227,u_gpio_regs_n_228,u_gpio_regs_n_229,u_gpio_regs_n_230,u_gpio_regs_n_231,u_gpio_regs_n_232,u_gpio_regs_n_233,u_gpio_regs_n_234}),
        .\sync_reg_reg[0]_0 (u_gpio_regs_n_32),
        .\sync_reg_reg[0]_1 ({u_gpio_regs_n_235,u_gpio_regs_n_236,u_gpio_regs_n_237,u_gpio_regs_n_238,u_gpio_regs_n_239,u_gpio_regs_n_240,u_gpio_regs_n_241,u_gpio_regs_n_242,u_gpio_regs_n_243,u_gpio_regs_n_244,u_gpio_regs_n_245,u_gpio_regs_n_246,u_gpio_regs_n_247,u_gpio_regs_n_248,u_gpio_regs_n_249,u_gpio_regs_n_250,u_gpio_regs_n_251,u_gpio_regs_n_252,u_gpio_regs_n_253,u_gpio_regs_n_254,u_gpio_regs_n_255,u_gpio_regs_n_256,u_gpio_regs_n_257,u_gpio_regs_n_258,u_gpio_regs_n_259,u_gpio_regs_n_260,u_gpio_regs_n_261,u_gpio_regs_n_262,u_gpio_regs_n_263,u_gpio_regs_n_264,u_gpio_regs_n_265,u_gpio_regs_n_266}),
        .\sync_reg_reg[0]_10 (u_gpio_regs_n_272),
        .\sync_reg_reg[0]_11 (u_gpio_regs_n_271),
        .\sync_reg_reg[0]_12 (u_gpio_regs_n_270),
        .\sync_reg_reg[0]_13 (u_gpio_regs_n_269),
        .\sync_reg_reg[0]_14 (u_gpio_regs_n_268),
        .\sync_reg_reg[0]_15 (u_gpio_regs_n_1),
        .\sync_reg_reg[0]_2 (u_gpio_regs_n_277),
        .\sync_reg_reg[0]_3 (open_drain),
        .\sync_reg_reg[0]_4 (reg_dir),
        .\sync_reg_reg[0]_5 (u_gpio_regs_n_31),
        .\sync_reg_reg[0]_6 (u_gpio_regs_n_276),
        .\sync_reg_reg[0]_7 (u_gpio_regs_n_275),
        .\sync_reg_reg[0]_8 (u_gpio_regs_n_274),
        .\sync_reg_reg[0]_9 (u_gpio_regs_n_273));
endmodule

module gpio_bit
   (\io_TRI[0] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    \sync_reg_reg[0]_5 ,
    CLK,
    \sync_reg_reg[0]_6 ,
    io_IBUF);
  output \io_TRI[0] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input \sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input [0:0]\sync_reg_reg[0]_5 ;
  input CLK;
  input \sync_reg_reg[0]_6 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[0] ;
  wire [1:1]p_0_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire \sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire [0:0]\sync_reg_reg[0]_5 ;
  wire \sync_reg_reg[0]_6 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(\sync_reg_reg[0]_1 ),
        .I2(\sync_reg_reg[0]_2 ),
        .I3(\sync_reg_reg[0]_3 ),
        .I4(\sync_reg_reg[0]_4 ),
        .I5(\sync_reg_reg[0]_5 ),
        .O(\io_TRI[0] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_6 ),
        .D(io_IBUF),
        .Q(p_0_in));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_6 ),
        .D(p_0_in),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_0
   (\io_TRI[10] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in91_in,
    \sync_reg_reg[0]_1 ,
    CO,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[10] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in91_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]CO;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]CO;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[10] ;
  wire [1:1]p_0_in__9;
  wire p_1_in91_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in91_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(CO),
        .I4(\sync_reg_reg[0]_2 ),
        .I5(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[10] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__9));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__9),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_1
   (\io_TRI[11] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in94_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[11] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in94_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[11] ;
  wire [1:1]p_0_in__10;
  wire p_1_in94_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in94_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[11] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__10));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__10),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_10
   (\io_TRI[1] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    \sync_reg_reg[0]_5 ,
    CLK,
    \sync_reg_reg[0]_6 ,
    io_IBUF);
  output \io_TRI[1] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input \sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input [0:0]\sync_reg_reg[0]_5 ;
  input CLK;
  input \sync_reg_reg[0]_6 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[1] ;
  wire [1:1]p_0_in__0;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire \sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire [0:0]\sync_reg_reg[0]_5 ;
  wire \sync_reg_reg[0]_6 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(\sync_reg_reg[0]_1 ),
        .I2(\sync_reg_reg[0]_2 ),
        .I3(\sync_reg_reg[0]_3 ),
        .I4(\sync_reg_reg[0]_4 ),
        .I5(\sync_reg_reg[0]_5 ),
        .O(\io_TRI[1] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_6 ),
        .D(io_IBUF),
        .Q(p_0_in__0));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_6 ),
        .D(p_0_in__0),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_11
   (\io_TRI[20] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_13_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[20] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_13_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[20] ;
  wire [1:1]p_0_in__19;
  wire p_13_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_13_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[20] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__19));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__19),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_12
   (\io_TRI[21] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_15_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[21] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_15_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[21] ;
  wire [1:1]p_0_in__20;
  wire p_15_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_15_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[21] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__20));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__20),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_13
   (\io_TRI[22] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_17_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[22] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_17_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[22] ;
  wire [1:1]p_0_in__21;
  wire p_17_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_17_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[22] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__21));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__21),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_14
   (\io_TRI[23] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_19_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[23] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_19_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[23] ;
  wire [1:1]p_0_in__22;
  wire p_19_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_19_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[23] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__22));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__22),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_15
   (\io_TRI[24] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_21_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[24] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_21_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[24] ;
  wire [1:1]p_0_in__23;
  wire p_21_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_21_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[24] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__23));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__23),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_16
   (\io_TRI[25] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_23_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[25] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_23_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[25] ;
  wire [1:1]p_0_in__24;
  wire p_23_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_23_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[25] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__24));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__24),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_17
   (\io_TRI[26] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_25_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[26] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_25_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[26] ;
  wire [1:1]p_0_in__25;
  wire p_25_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_25_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[26] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__25));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__25),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_18
   (\io_TRI[27] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_27_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[27] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_27_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[27] ;
  wire [1:1]p_0_in__26;
  wire p_27_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_27_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[27] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__26));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__26),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_19
   (\io_TRI[28] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_29_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[28] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_29_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[28] ;
  wire [1:1]p_0_in__27;
  wire p_29_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_29_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[28] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__27));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__27),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_2
   (\io_TRI[12] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in97_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[12] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in97_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[12] ;
  wire [1:1]p_0_in__11;
  wire p_1_in97_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in97_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[12] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__11));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__11),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_20
   (\io_TRI[29] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_31_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[29] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_31_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[29] ;
  wire [1:1]p_0_in__28;
  wire p_31_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_31_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[29] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__28));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__28),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_21
   (\io_TRI[2] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in67_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    CLK,
    \sync_reg_reg[0]_5 ,
    io_IBUF);
  output \io_TRI[2] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in67_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input CLK;
  input \sync_reg_reg[0]_5 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[2] ;
  wire [1:1]p_0_in__1;
  wire p_1_in67_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in67_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .I5(\sync_reg_reg[0]_4 ),
        .O(\io_TRI[2] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(io_IBUF),
        .Q(p_0_in__1));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(p_0_in__1),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_22
   (\io_TRI[30] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_33_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[30] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_33_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[30] ;
  wire [1:1]p_0_in__29;
  wire p_33_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_33_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[30] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__29));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__29),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_23
   (\io_TRI[31] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_35_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[31] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_35_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[31] ;
  wire [1:1]p_0_in__30;
  wire p_35_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_35_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[31] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__30));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__30),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_24
   (\io_TRI[3] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in70_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    CLK,
    \sync_reg_reg[0]_5 ,
    io_IBUF);
  output \io_TRI[3] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in70_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input CLK;
  input \sync_reg_reg[0]_5 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[3] ;
  wire [1:1]p_0_in__2;
  wire p_1_in70_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in70_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .I5(\sync_reg_reg[0]_4 ),
        .O(\io_TRI[3] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(io_IBUF),
        .Q(p_0_in__2));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(p_0_in__2),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_25
   (\io_TRI[4] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in73_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    CLK,
    \sync_reg_reg[0]_5 ,
    io_IBUF);
  output \io_TRI[4] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in73_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input CLK;
  input \sync_reg_reg[0]_5 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[4] ;
  wire [1:1]p_0_in__3;
  wire p_1_in73_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in73_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .I5(\sync_reg_reg[0]_4 ),
        .O(\io_TRI[4] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(io_IBUF),
        .Q(p_0_in__3));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(p_0_in__3),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_26
   (\io_TRI[5] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in76_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    CLK,
    \sync_reg_reg[0]_5 ,
    io_IBUF);
  output \io_TRI[5] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in76_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input CLK;
  input \sync_reg_reg[0]_5 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[5] ;
  wire [1:1]p_0_in__4;
  wire p_1_in76_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in76_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .I5(\sync_reg_reg[0]_4 ),
        .O(\io_TRI[5] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(io_IBUF),
        .Q(p_0_in__4));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(p_0_in__4),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_27
   (\io_TRI[6] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in79_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    CLK,
    \sync_reg_reg[0]_5 ,
    io_IBUF);
  output \io_TRI[6] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in79_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input CLK;
  input \sync_reg_reg[0]_5 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[6] ;
  wire [1:1]p_0_in__5;
  wire p_1_in79_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in79_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .I5(\sync_reg_reg[0]_4 ),
        .O(\io_TRI[6] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(io_IBUF),
        .Q(p_0_in__5));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(p_0_in__5),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_28
   (\io_TRI[7] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in82_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    CLK,
    \sync_reg_reg[0]_5 ,
    io_IBUF);
  output \io_TRI[7] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in82_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input CLK;
  input \sync_reg_reg[0]_5 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[7] ;
  wire [1:1]p_0_in__6;
  wire p_1_in82_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in82_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .I5(\sync_reg_reg[0]_4 ),
        .O(\io_TRI[7] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(io_IBUF),
        .Q(p_0_in__6));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(p_0_in__6),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_29
   (\io_TRI[8] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in85_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    CLK,
    \sync_reg_reg[0]_5 ,
    io_IBUF);
  output \io_TRI[8] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in85_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input CLK;
  input \sync_reg_reg[0]_5 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[8] ;
  wire [1:1]p_0_in__7;
  wire p_1_in85_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in85_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .I5(\sync_reg_reg[0]_4 ),
        .O(\io_TRI[8] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(io_IBUF),
        .Q(p_0_in__7));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(p_0_in__7),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_3
   (\io_TRI[13] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in100_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[13] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in100_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[13] ;
  wire [1:1]p_0_in__12;
  wire p_1_in100_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in100_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[13] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__12));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__12),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_30
   (\io_TRI[9] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in88_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    CLK,
    \sync_reg_reg[0]_5 ,
    io_IBUF);
  output \io_TRI[9] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in88_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input [0:0]\sync_reg_reg[0]_4 ;
  input CLK;
  input \sync_reg_reg[0]_5 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[9] ;
  wire [1:1]p_0_in__8;
  wire p_1_in88_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire [0:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;

  LUT6 #(
    .INIT(64'hF6060000FFFFFFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in88_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .I5(\sync_reg_reg[0]_4 ),
        .O(\io_TRI[9] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(io_IBUF),
        .Q(p_0_in__8));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_5 ),
        .D(p_0_in__8),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_4
   (\io_TRI[14] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_1_in103_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[14] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_1_in103_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[14] ;
  wire [1:1]p_0_in__13;
  wire p_1_in103_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_1_in103_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[14] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__13));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__13),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_5
   (\io_TRI[15] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_3_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[15] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_3_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[15] ;
  wire [1:1]p_0_in__14;
  wire p_3_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_3_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[15] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__14));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__14),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_6
   (\io_TRI[16] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_5_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[16] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_5_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[16] ;
  wire [1:1]p_0_in__15;
  wire p_5_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_5_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[16] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__15));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__15),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_7
   (\io_TRI[17] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_7_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[17] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_7_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[17] ;
  wire [1:1]p_0_in__16;
  wire p_7_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_7_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[17] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__16));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__16),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_8
   (\io_TRI[18] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_9_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[18] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_9_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[18] ;
  wire [1:1]p_0_in__17;
  wire p_9_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_9_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[18] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__17));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__17),
        .Q(gpio_i));
endmodule

(* ORIG_REF_NAME = "gpio_bit" *) 
module gpio_bit_9
   (\io_TRI[19] ,
    gpio_i,
    \sync_reg_reg[0]_0 ,
    p_11_in,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    CLK,
    \sync_reg_reg[0]_4 ,
    io_IBUF);
  output \io_TRI[19] ;
  output [0:0]gpio_i;
  input [0:0]\sync_reg_reg[0]_0 ;
  input p_11_in;
  input [0:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [0:0]\sync_reg_reg[0]_3 ;
  input CLK;
  input \sync_reg_reg[0]_4 ;
  input [0:0]io_IBUF;

  wire CLK;
  wire [0:0]gpio_i;
  wire [0:0]io_IBUF;
  wire \io_TRI[19] ;
  wire [1:1]p_0_in__18;
  wire p_11_in;
  wire [0:0]\sync_reg_reg[0]_0 ;
  wire [0:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [0:0]\sync_reg_reg[0]_3 ;
  wire \sync_reg_reg[0]_4 ;

  LUT5 #(
    .INIT(32'h1400FFFF)) 
    oe_actual
       (.I0(\sync_reg_reg[0]_0 ),
        .I1(p_11_in),
        .I2(\sync_reg_reg[0]_1 ),
        .I3(\sync_reg_reg[0]_2 ),
        .I4(\sync_reg_reg[0]_3 ),
        .O(\io_TRI[19] ));
  FDCE \sync_reg_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(io_IBUF),
        .Q(p_0_in__18));
  FDCE \sync_reg_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(\sync_reg_reg[0]_4 ),
        .D(p_0_in__18),
        .Q(gpio_i));
endmodule

module gpio_regs
   (p_35_in,
    s_axi_aresetn,
    p_33_in,
    p_31_in,
    p_29_in,
    p_27_in,
    p_25_in,
    p_23_in,
    p_21_in,
    p_19_in,
    p_17_in,
    p_15_in,
    p_13_in,
    p_11_in,
    p_9_in,
    p_7_in,
    p_5_in,
    p_3_in,
    p_1_in103_in,
    p_1_in100_in,
    p_1_in97_in,
    p_1_in94_in,
    p_1_in91_in,
    p_1_in88_in,
    p_1_in85_in,
    p_1_in82_in,
    p_1_in79_in,
    p_1_in76_in,
    p_1_in73_in,
    p_1_in70_in,
    p_1_in67_in,
    \s_reg_data_o_reg[1]_0 ,
    \s_reg_data_o_reg[0]_0 ,
    p_1_in199_in,
    p_1_in195_in,
    p_1_in193_in,
    p_1_in191_in,
    p_1_in187_in,
    p_1_in185_in,
    p_1_in183_in,
    p_1_in179_in,
    p_1_in177_in,
    p_1_in175_in,
    p_1_in171_in,
    p_1_in169_in,
    p_1_in165_in,
    p_1_in163_in,
    p_1_in161_in,
    p_1_in159_in,
    p_1_in157_in,
    p_1_in155_in,
    p_1_in151_in,
    p_1_in149_in,
    p_1_in147_in,
    p_1_in143_in,
    p_1_in139_in,
    \s_reg_int_sts_reg[0]_0 ,
    Q,
    \s_reg_pwm_duty_reg[0][15]_0 ,
    \s_reg_pwm_duty_reg[1][15]_0 ,
    \s_reg_pwm_duty_reg[2][15]_0 ,
    \s_reg_pwm_duty_reg[3][15]_0 ,
    \s_reg_pwm_duty_reg[4][15]_0 ,
    \s_reg_pwm_duty_reg[5][15]_0 ,
    \s_reg_pwm_duty_reg[6][15]_0 ,
    \s_reg_pwm_duty_reg[7][15]_0 ,
    \s_reg_pwm_duty_reg[8][15]_0 ,
    \s_reg_pwm_duty_reg[9][15]_0 ,
    \s_reg_pwm_duty_reg[10][15]_0 ,
    io_OBUF,
    \s_reg_inv_out_reg[31]_0 ,
    \s_reg_pwm_en_reg[31]_0 ,
    CO,
    \pwm_cnt_reg[15]_0 ,
    \pwm_cnt_reg[15]_1 ,
    \pwm_cnt_reg[15]_2 ,
    \pwm_cnt_reg[15]_3 ,
    \pwm_cnt_reg[15]_4 ,
    \pwm_cnt_reg[15]_5 ,
    \pwm_cnt_reg[15]_6 ,
    \pwm_cnt_reg[15]_7 ,
    \pwm_cnt_reg[15]_8 ,
    \pwm_cnt_reg[15]_9 ,
    \s_reg_data_o_reg[3]_0 ,
    intr_OBUF,
    \s_reg_int_pol_reg[3]_0 ,
    \s_reg_data_o_reg[1]_1 ,
    \s_reg_int_pol_reg[1]_0 ,
    \s_reg_int_pol_reg[9]_0 ,
    \s_reg_data_o_reg[9]_0 ,
    \s_reg_int_pol_reg[17]_0 ,
    \s_reg_data_o_reg[17]_0 ,
    \s_reg_data_o_reg[18]_0 ,
    \s_reg_int_pol_reg[31]_0 ,
    \s_reg_data_o_reg[31]_0 ,
    \s_reg_data_o_reg[26]_0 ,
    \s_reg_data_o_reg[30]_0 ,
    \gen_deb[8].gpio_i_deb_reg[8]_0 ,
    \gen_deb[4].gpio_i_deb_reg[4]_0 ,
    \s_reg_data_o_reg[5]_0 ,
    \s_reg_int_pol_reg[5]_0 ,
    \s_reg_data_o_reg[6]_0 ,
    \s_reg_int_pol_reg[6]_0 ,
    \s_reg_int_pol_reg[21]_0 ,
    \s_reg_data_o_reg[21]_0 ,
    \s_reg_int_pol_reg[25]_0 ,
    \s_reg_data_o_reg[25]_0 ,
    \s_reg_data_o_reg[22]_0 ,
    \s_reg_int_pol_reg[27]_0 ,
    \s_reg_data_o_reg[27]_0 ,
    \s_reg_data_o_reg[15]_0 ,
    \s_reg_int_pol_reg[11]_0 ,
    \s_reg_data_o_reg[11]_0 ,
    \s_reg_data_o_reg[7]_0 ,
    \s_reg_int_pol_reg[7]_0 ,
    \s_reg_data_o_reg[2]_0 ,
    \s_reg_int_pol_reg[20]_0 ,
    \s_reg_data_o_reg[20]_0 ,
    \s_reg_int_pol_reg[10]_0 ,
    \s_reg_data_o_reg[10]_0 ,
    \s_reg_int_pol_reg[13]_0 ,
    \s_reg_data_o_reg[13]_0 ,
    \s_reg_int_pol_reg[24]_0 ,
    \s_reg_data_o_reg[24]_0 ,
    \s_reg_int_pol_reg[16]_0 ,
    \s_reg_data_o_reg[16]_0 ,
    \s_reg_int_pol_reg[23]_0 ,
    \s_reg_data_o_reg[23]_0 ,
    \s_reg_int_pol_reg[14]_0 ,
    \gen_deb[14].gpio_i_deb_reg[14]_0 ,
    \s_reg_int_pol_reg[29]_0 ,
    \s_reg_data_o_reg[29]_0 ,
    \s_reg_int_pol_reg[28]_0 ,
    \s_reg_data_o_reg[28]_0 ,
    \s_reg_int_pol_reg[0]_0 ,
    \s_reg_data_o_reg[0]_1 ,
    \s_reg_int_pol_reg[12]_0 ,
    \s_reg_data_o_reg[12]_0 ,
    \s_reg_int_pol_reg[19]_0 ,
    \s_reg_data_o_reg[19]_0 ,
    \s_reg_deb_en_reg[0]_0 ,
    \s_reg_wr_mask_reg[31]_0 ,
    \s_reg_od_en_reg[31]_0 ,
    \s_reg_deb_en_reg[1]_0 ,
    \s_reg_deb_en_reg[2]_0 ,
    \s_reg_deb_en_reg[3]_0 ,
    \s_reg_dir_reg[31]_0 ,
    \s_reg_deb_en_reg[4]_0 ,
    \s_reg_deb_en_reg[5]_0 ,
    \s_reg_deb_en_reg[6]_0 ,
    \s_reg_deb_en_reg[7]_0 ,
    \s_reg_deb_en_reg[8]_0 ,
    \s_reg_deb_en_reg[9]_0 ,
    \s_reg_deb_en_reg[10]_0 ,
    \s_reg_deb_en_reg[11]_0 ,
    \s_reg_deb_en_reg[12]_0 ,
    \s_reg_deb_en_reg[13]_0 ,
    \s_reg_deb_en_reg[14]_0 ,
    \s_reg_deb_en_reg[15]_0 ,
    \s_reg_deb_en_reg[16]_0 ,
    \s_reg_deb_en_reg[17]_0 ,
    \s_reg_deb_en_reg[18]_0 ,
    \s_reg_deb_en_reg[19]_0 ,
    \s_reg_deb_en_reg[20]_0 ,
    \s_reg_deb_en_reg[21]_0 ,
    \s_reg_deb_en_reg[22]_0 ,
    \s_reg_deb_en_reg[23]_0 ,
    \s_reg_deb_en_reg[24]_0 ,
    \s_reg_deb_en_reg[25]_0 ,
    \s_reg_deb_en_reg[26]_0 ,
    \s_reg_deb_en_reg[27]_0 ,
    \s_reg_deb_en_reg[28]_0 ,
    \s_reg_deb_en_reg[29]_0 ,
    \s_reg_deb_en_reg[30]_0 ,
    \s_reg_deb_en_reg[31]_0 ,
    \s_reg_pwm_duty_reg[0][4]_0 ,
    \s_reg_pwm_duty_reg[4][14]_0 ,
    \s_reg_pwm_duty_reg[4][8]_0 ,
    \s_reg_pwm_duty_reg[2][4]_0 ,
    \s_reg_pwm_duty_reg[3][6]_0 ,
    \s_reg_pwm_duty_reg[3][9]_0 ,
    \s_reg_pwm_duty_reg[3][11]_0 ,
    \s_reg_pwm_duty_reg[3][13]_0 ,
    \s_reg_pwm_duty_reg[4][0]_0 ,
    \s_reg_pwm_duty_reg[0][0]_0 ,
    \s_reg_pwm_duty_reg[0][1]_0 ,
    \s_reg_pwm_duty_reg[0][3]_0 ,
    \s_reg_pwm_duty_reg[4][3]_0 ,
    \s_reg_pwm_duty_reg[0][5]_0 ,
    \s_reg_pwm_duty_reg[0][7]_0 ,
    \s_reg_pwm_duty_reg[0][10]_0 ,
    \s_reg_pwm_duty_reg[4][10]_0 ,
    \s_reg_pwm_duty_reg[8][0]_0 ,
    \s_reg_pwm_duty_reg[4][1]_0 ,
    \s_reg_pwm_duty_reg[8][1]_0 ,
    \s_reg_pwm_duty_reg[8][3]_0 ,
    \s_reg_pwm_duty_reg[4][5]_0 ,
    \s_reg_pwm_duty_reg[8][5]_0 ,
    \s_reg_pwm_duty_reg[4][7]_0 ,
    \s_reg_pwm_duty_reg[8][7]_0 ,
    \s_reg_pwm_duty_reg[8][10]_0 ,
    \s_reg_data_o_reg[31]_1 ,
    CLK,
    \s_reg_data_o_reg[30]_1 ,
    \s_reg_data_o_reg[29]_1 ,
    \s_reg_data_o_reg[28]_1 ,
    \s_reg_data_o_reg[27]_1 ,
    \s_reg_data_o_reg[26]_1 ,
    \s_reg_data_o_reg[25]_1 ,
    \s_reg_data_o_reg[24]_1 ,
    \s_reg_data_o_reg[23]_1 ,
    \s_reg_data_o_reg[22]_1 ,
    \s_reg_data_o_reg[21]_1 ,
    \s_reg_data_o_reg[20]_1 ,
    \s_reg_data_o_reg[19]_1 ,
    \s_reg_data_o_reg[18]_1 ,
    \s_reg_data_o_reg[17]_1 ,
    \s_reg_data_o_reg[16]_1 ,
    \s_reg_data_o_reg[15]_1 ,
    \s_reg_data_o_reg[14]_0 ,
    \s_reg_data_o_reg[13]_1 ,
    \s_reg_data_o_reg[12]_1 ,
    \s_reg_data_o_reg[11]_1 ,
    \s_reg_data_o_reg[10]_1 ,
    \s_reg_data_o_reg[9]_1 ,
    \s_reg_data_o_reg[8]_0 ,
    \s_reg_data_o_reg[7]_1 ,
    \s_reg_data_o_reg[6]_1 ,
    \s_reg_data_o_reg[5]_1 ,
    \s_reg_data_o_reg[4]_0 ,
    \s_reg_data_o_reg[3]_1 ,
    \s_reg_data_o_reg[2]_1 ,
    \s_reg_data_o_reg[1]_2 ,
    \s_reg_data_o_reg[0]_2 ,
    \s_reg_int_sts_reg[31]_0 ,
    \s_reg_int_sts_reg[29]_0 ,
    \s_reg_int_sts_reg[28]_0 ,
    \s_reg_int_sts_reg[27]_0 ,
    \s_reg_int_sts_reg[25]_0 ,
    \s_reg_int_sts_reg[24]_0 ,
    \s_reg_int_sts_reg[23]_0 ,
    \s_reg_int_sts_reg[21]_0 ,
    \s_reg_int_sts_reg[20]_0 ,
    \s_reg_int_sts_reg[19]_0 ,
    \s_reg_int_sts_reg[17]_0 ,
    \s_reg_int_sts_reg[16]_0 ,
    \s_reg_int_sts_reg[14]_0 ,
    \s_reg_int_sts_reg[13]_0 ,
    \s_reg_int_sts_reg[12]_0 ,
    \s_reg_int_sts_reg[11]_0 ,
    \s_reg_int_sts_reg[10]_0 ,
    \s_reg_int_sts_reg[9]_0 ,
    \s_reg_int_sts_reg[7]_0 ,
    \s_reg_int_sts_reg[6]_0 ,
    \s_reg_int_sts_reg[5]_0 ,
    \s_reg_int_sts_reg[3]_0 ,
    \s_reg_int_sts_reg[1]_0 ,
    \s_reg_int_sts_reg[0]_1 ,
    D,
    \s_reg_int_sts_reg[30]_0 ,
    \s_reg_int_sts_reg[22]_0 ,
    \s_reg_int_sts_reg[15]_0 ,
    \s_reg_int_sts_reg[4]_0 ,
    gpio_i,
    \s_axi_rdata_OBUF[31]_inst_i_1 ,
    \s_axi_rdata_OBUF[15]_inst_i_5_0 ,
    \s_axi_rdata_OBUF[15]_inst_i_5_1 ,
    \s_axi_rdata_OBUF[14]_inst_i_6_0 ,
    \s_axi_rdata_OBUF[4]_inst_i_3 ,
    \s_axi_rdata_OBUF[14]_inst_i_6_1 ,
    \s_axi_rdata_OBUF[8]_inst_i_5 ,
    \s_axi_rdata_OBUF[4]_inst_i_3_0 ,
    \s_axi_rdata_OBUF[13]_inst_i_3 ,
    s_axi_aresetn_IBUF,
    E,
    \s_reg_inv_in_reg[24]_0 ,
    \s_reg_deb_th_reg[24]_0 ,
    \s_reg_wr_mask_reg[24]_0 ,
    \s_reg_dir_reg[24]_0 ,
    \s_reg_int_en_reg[24]_0 ,
    \s_reg_int_typ_reg[24]_0 ,
    \s_reg_int_pol_reg[24]_1 ,
    \s_reg_int_any_reg[24]_0 ,
    \s_reg_inv_out_reg[24]_0 ,
    \s_reg_od_en_reg[24]_0 ,
    \s_reg_pu_en_reg[24]_0 ,
    \s_reg_pd_en_reg[24]_0 ,
    \s_reg_pwm_en_reg[24]_0 ,
    \s_reg_pwm_cfg_reg[24]_0 ,
    \s_reg_pwm_duty_reg[0][8]_0 ,
    \s_reg_pwm_duty_reg[1][8]_0 ,
    \s_reg_pwm_duty_reg[2][8]_0 ,
    \s_reg_pwm_duty_reg[3][8]_0 ,
    \s_reg_pwm_duty_reg[4][8]_1 ,
    \s_reg_pwm_duty_reg[5][8]_0 ,
    \s_reg_pwm_duty_reg[6][8]_0 ,
    \s_reg_pwm_duty_reg[7][8]_0 ,
    \s_reg_pwm_duty_reg[8][8]_0 ,
    \s_reg_pwm_duty_reg[9][8]_0 ,
    \s_reg_pwm_duty_reg[10][8]_0 );
  output p_35_in;
  output s_axi_aresetn;
  output p_33_in;
  output p_31_in;
  output p_29_in;
  output p_27_in;
  output p_25_in;
  output p_23_in;
  output p_21_in;
  output p_19_in;
  output p_17_in;
  output p_15_in;
  output p_13_in;
  output p_11_in;
  output p_9_in;
  output p_7_in;
  output p_5_in;
  output p_3_in;
  output p_1_in103_in;
  output p_1_in100_in;
  output p_1_in97_in;
  output p_1_in94_in;
  output p_1_in91_in;
  output p_1_in88_in;
  output p_1_in85_in;
  output p_1_in82_in;
  output p_1_in79_in;
  output p_1_in76_in;
  output p_1_in73_in;
  output p_1_in70_in;
  output p_1_in67_in;
  output \s_reg_data_o_reg[1]_0 ;
  output \s_reg_data_o_reg[0]_0 ;
  output p_1_in199_in;
  output p_1_in195_in;
  output p_1_in193_in;
  output p_1_in191_in;
  output p_1_in187_in;
  output p_1_in185_in;
  output p_1_in183_in;
  output p_1_in179_in;
  output p_1_in177_in;
  output p_1_in175_in;
  output p_1_in171_in;
  output p_1_in169_in;
  output p_1_in165_in;
  output p_1_in163_in;
  output p_1_in161_in;
  output p_1_in159_in;
  output p_1_in157_in;
  output p_1_in155_in;
  output p_1_in151_in;
  output p_1_in149_in;
  output p_1_in147_in;
  output p_1_in143_in;
  output p_1_in139_in;
  output \s_reg_int_sts_reg[0]_0 ;
  output [31:0]Q;
  output [6:0]\s_reg_pwm_duty_reg[0][15]_0 ;
  output [6:0]\s_reg_pwm_duty_reg[1][15]_0 ;
  output [2:0]\s_reg_pwm_duty_reg[2][15]_0 ;
  output [3:0]\s_reg_pwm_duty_reg[3][15]_0 ;
  output [7:0]\s_reg_pwm_duty_reg[4][15]_0 ;
  output [7:0]\s_reg_pwm_duty_reg[5][15]_0 ;
  output [6:0]\s_reg_pwm_duty_reg[6][15]_0 ;
  output [7:0]\s_reg_pwm_duty_reg[7][15]_0 ;
  output [9:0]\s_reg_pwm_duty_reg[8][15]_0 ;
  output [9:0]\s_reg_pwm_duty_reg[9][15]_0 ;
  output [9:0]\s_reg_pwm_duty_reg[10][15]_0 ;
  output [31:0]io_OBUF;
  output [31:0]\s_reg_inv_out_reg[31]_0 ;
  output [31:0]\s_reg_pwm_en_reg[31]_0 ;
  output [0:0]CO;
  output [0:0]\pwm_cnt_reg[15]_0 ;
  output [0:0]\pwm_cnt_reg[15]_1 ;
  output [0:0]\pwm_cnt_reg[15]_2 ;
  output [0:0]\pwm_cnt_reg[15]_3 ;
  output [0:0]\pwm_cnt_reg[15]_4 ;
  output [0:0]\pwm_cnt_reg[15]_5 ;
  output [0:0]\pwm_cnt_reg[15]_6 ;
  output [0:0]\pwm_cnt_reg[15]_7 ;
  output [0:0]\pwm_cnt_reg[15]_8 ;
  output [0:0]\pwm_cnt_reg[15]_9 ;
  output \s_reg_data_o_reg[3]_0 ;
  output intr_OBUF;
  output \s_reg_int_pol_reg[3]_0 ;
  output \s_reg_data_o_reg[1]_1 ;
  output \s_reg_int_pol_reg[1]_0 ;
  output \s_reg_int_pol_reg[9]_0 ;
  output \s_reg_data_o_reg[9]_0 ;
  output \s_reg_int_pol_reg[17]_0 ;
  output \s_reg_data_o_reg[17]_0 ;
  output \s_reg_data_o_reg[18]_0 ;
  output \s_reg_int_pol_reg[31]_0 ;
  output \s_reg_data_o_reg[31]_0 ;
  output \s_reg_data_o_reg[26]_0 ;
  output \s_reg_data_o_reg[30]_0 ;
  output \gen_deb[8].gpio_i_deb_reg[8]_0 ;
  output \gen_deb[4].gpio_i_deb_reg[4]_0 ;
  output \s_reg_data_o_reg[5]_0 ;
  output \s_reg_int_pol_reg[5]_0 ;
  output \s_reg_data_o_reg[6]_0 ;
  output \s_reg_int_pol_reg[6]_0 ;
  output \s_reg_int_pol_reg[21]_0 ;
  output \s_reg_data_o_reg[21]_0 ;
  output \s_reg_int_pol_reg[25]_0 ;
  output \s_reg_data_o_reg[25]_0 ;
  output \s_reg_data_o_reg[22]_0 ;
  output \s_reg_int_pol_reg[27]_0 ;
  output \s_reg_data_o_reg[27]_0 ;
  output \s_reg_data_o_reg[15]_0 ;
  output \s_reg_int_pol_reg[11]_0 ;
  output \s_reg_data_o_reg[11]_0 ;
  output \s_reg_data_o_reg[7]_0 ;
  output \s_reg_int_pol_reg[7]_0 ;
  output \s_reg_data_o_reg[2]_0 ;
  output \s_reg_int_pol_reg[20]_0 ;
  output \s_reg_data_o_reg[20]_0 ;
  output \s_reg_int_pol_reg[10]_0 ;
  output \s_reg_data_o_reg[10]_0 ;
  output \s_reg_int_pol_reg[13]_0 ;
  output \s_reg_data_o_reg[13]_0 ;
  output \s_reg_int_pol_reg[24]_0 ;
  output \s_reg_data_o_reg[24]_0 ;
  output \s_reg_int_pol_reg[16]_0 ;
  output \s_reg_data_o_reg[16]_0 ;
  output \s_reg_int_pol_reg[23]_0 ;
  output \s_reg_data_o_reg[23]_0 ;
  output \s_reg_int_pol_reg[14]_0 ;
  output \gen_deb[14].gpio_i_deb_reg[14]_0 ;
  output \s_reg_int_pol_reg[29]_0 ;
  output \s_reg_data_o_reg[29]_0 ;
  output \s_reg_int_pol_reg[28]_0 ;
  output \s_reg_data_o_reg[28]_0 ;
  output \s_reg_int_pol_reg[0]_0 ;
  output \s_reg_data_o_reg[0]_1 ;
  output \s_reg_int_pol_reg[12]_0 ;
  output \s_reg_data_o_reg[12]_0 ;
  output \s_reg_int_pol_reg[19]_0 ;
  output \s_reg_data_o_reg[19]_0 ;
  output \s_reg_deb_en_reg[0]_0 ;
  output [31:0]\s_reg_wr_mask_reg[31]_0 ;
  output [31:0]\s_reg_od_en_reg[31]_0 ;
  output \s_reg_deb_en_reg[1]_0 ;
  output \s_reg_deb_en_reg[2]_0 ;
  output \s_reg_deb_en_reg[3]_0 ;
  output [31:0]\s_reg_dir_reg[31]_0 ;
  output \s_reg_deb_en_reg[4]_0 ;
  output \s_reg_deb_en_reg[5]_0 ;
  output \s_reg_deb_en_reg[6]_0 ;
  output \s_reg_deb_en_reg[7]_0 ;
  output \s_reg_deb_en_reg[8]_0 ;
  output \s_reg_deb_en_reg[9]_0 ;
  output \s_reg_deb_en_reg[10]_0 ;
  output \s_reg_deb_en_reg[11]_0 ;
  output \s_reg_deb_en_reg[12]_0 ;
  output \s_reg_deb_en_reg[13]_0 ;
  output \s_reg_deb_en_reg[14]_0 ;
  output \s_reg_deb_en_reg[15]_0 ;
  output \s_reg_deb_en_reg[16]_0 ;
  output \s_reg_deb_en_reg[17]_0 ;
  output \s_reg_deb_en_reg[18]_0 ;
  output \s_reg_deb_en_reg[19]_0 ;
  output \s_reg_deb_en_reg[20]_0 ;
  output \s_reg_deb_en_reg[21]_0 ;
  output \s_reg_deb_en_reg[22]_0 ;
  output \s_reg_deb_en_reg[23]_0 ;
  output \s_reg_deb_en_reg[24]_0 ;
  output \s_reg_deb_en_reg[25]_0 ;
  output \s_reg_deb_en_reg[26]_0 ;
  output \s_reg_deb_en_reg[27]_0 ;
  output \s_reg_deb_en_reg[28]_0 ;
  output \s_reg_deb_en_reg[29]_0 ;
  output \s_reg_deb_en_reg[30]_0 ;
  output \s_reg_deb_en_reg[31]_0 ;
  output \s_reg_pwm_duty_reg[0][4]_0 ;
  output \s_reg_pwm_duty_reg[4][14]_0 ;
  output \s_reg_pwm_duty_reg[4][8]_0 ;
  output \s_reg_pwm_duty_reg[2][4]_0 ;
  output \s_reg_pwm_duty_reg[3][6]_0 ;
  output \s_reg_pwm_duty_reg[3][9]_0 ;
  output \s_reg_pwm_duty_reg[3][11]_0 ;
  output \s_reg_pwm_duty_reg[3][13]_0 ;
  output \s_reg_pwm_duty_reg[4][0]_0 ;
  output \s_reg_pwm_duty_reg[0][0]_0 ;
  output \s_reg_pwm_duty_reg[0][1]_0 ;
  output \s_reg_pwm_duty_reg[0][3]_0 ;
  output \s_reg_pwm_duty_reg[4][3]_0 ;
  output \s_reg_pwm_duty_reg[0][5]_0 ;
  output \s_reg_pwm_duty_reg[0][7]_0 ;
  output \s_reg_pwm_duty_reg[0][10]_0 ;
  output \s_reg_pwm_duty_reg[4][10]_0 ;
  output \s_reg_pwm_duty_reg[8][0]_0 ;
  output \s_reg_pwm_duty_reg[4][1]_0 ;
  output \s_reg_pwm_duty_reg[8][1]_0 ;
  output \s_reg_pwm_duty_reg[8][3]_0 ;
  output \s_reg_pwm_duty_reg[4][5]_0 ;
  output \s_reg_pwm_duty_reg[8][5]_0 ;
  output \s_reg_pwm_duty_reg[4][7]_0 ;
  output \s_reg_pwm_duty_reg[8][7]_0 ;
  output \s_reg_pwm_duty_reg[8][10]_0 ;
  input \s_reg_data_o_reg[31]_1 ;
  input CLK;
  input \s_reg_data_o_reg[30]_1 ;
  input \s_reg_data_o_reg[29]_1 ;
  input \s_reg_data_o_reg[28]_1 ;
  input \s_reg_data_o_reg[27]_1 ;
  input \s_reg_data_o_reg[26]_1 ;
  input \s_reg_data_o_reg[25]_1 ;
  input \s_reg_data_o_reg[24]_1 ;
  input \s_reg_data_o_reg[23]_1 ;
  input \s_reg_data_o_reg[22]_1 ;
  input \s_reg_data_o_reg[21]_1 ;
  input \s_reg_data_o_reg[20]_1 ;
  input \s_reg_data_o_reg[19]_1 ;
  input \s_reg_data_o_reg[18]_1 ;
  input \s_reg_data_o_reg[17]_1 ;
  input \s_reg_data_o_reg[16]_1 ;
  input \s_reg_data_o_reg[15]_1 ;
  input \s_reg_data_o_reg[14]_0 ;
  input \s_reg_data_o_reg[13]_1 ;
  input \s_reg_data_o_reg[12]_1 ;
  input \s_reg_data_o_reg[11]_1 ;
  input \s_reg_data_o_reg[10]_1 ;
  input \s_reg_data_o_reg[9]_1 ;
  input \s_reg_data_o_reg[8]_0 ;
  input \s_reg_data_o_reg[7]_1 ;
  input \s_reg_data_o_reg[6]_1 ;
  input \s_reg_data_o_reg[5]_1 ;
  input \s_reg_data_o_reg[4]_0 ;
  input \s_reg_data_o_reg[3]_1 ;
  input \s_reg_data_o_reg[2]_1 ;
  input \s_reg_data_o_reg[1]_2 ;
  input \s_reg_data_o_reg[0]_2 ;
  input \s_reg_int_sts_reg[31]_0 ;
  input \s_reg_int_sts_reg[29]_0 ;
  input \s_reg_int_sts_reg[28]_0 ;
  input \s_reg_int_sts_reg[27]_0 ;
  input \s_reg_int_sts_reg[25]_0 ;
  input \s_reg_int_sts_reg[24]_0 ;
  input \s_reg_int_sts_reg[23]_0 ;
  input \s_reg_int_sts_reg[21]_0 ;
  input \s_reg_int_sts_reg[20]_0 ;
  input \s_reg_int_sts_reg[19]_0 ;
  input \s_reg_int_sts_reg[17]_0 ;
  input \s_reg_int_sts_reg[16]_0 ;
  input \s_reg_int_sts_reg[14]_0 ;
  input \s_reg_int_sts_reg[13]_0 ;
  input \s_reg_int_sts_reg[12]_0 ;
  input \s_reg_int_sts_reg[11]_0 ;
  input \s_reg_int_sts_reg[10]_0 ;
  input \s_reg_int_sts_reg[9]_0 ;
  input \s_reg_int_sts_reg[7]_0 ;
  input \s_reg_int_sts_reg[6]_0 ;
  input \s_reg_int_sts_reg[5]_0 ;
  input \s_reg_int_sts_reg[3]_0 ;
  input \s_reg_int_sts_reg[1]_0 ;
  input \s_reg_int_sts_reg[0]_1 ;
  input [31:0]D;
  input \s_reg_int_sts_reg[30]_0 ;
  input \s_reg_int_sts_reg[22]_0 ;
  input \s_reg_int_sts_reg[15]_0 ;
  input \s_reg_int_sts_reg[4]_0 ;
  input [31:0]gpio_i;
  input \s_axi_rdata_OBUF[31]_inst_i_1 ;
  input \s_axi_rdata_OBUF[15]_inst_i_5_0 ;
  input \s_axi_rdata_OBUF[15]_inst_i_5_1 ;
  input \s_axi_rdata_OBUF[14]_inst_i_6_0 ;
  input \s_axi_rdata_OBUF[4]_inst_i_3 ;
  input \s_axi_rdata_OBUF[14]_inst_i_6_1 ;
  input \s_axi_rdata_OBUF[8]_inst_i_5 ;
  input \s_axi_rdata_OBUF[4]_inst_i_3_0 ;
  input \s_axi_rdata_OBUF[13]_inst_i_3 ;
  input s_axi_aresetn_IBUF;
  input [3:0]E;
  input [3:0]\s_reg_inv_in_reg[24]_0 ;
  input [3:0]\s_reg_deb_th_reg[24]_0 ;
  input [3:0]\s_reg_wr_mask_reg[24]_0 ;
  input [3:0]\s_reg_dir_reg[24]_0 ;
  input [3:0]\s_reg_int_en_reg[24]_0 ;
  input [3:0]\s_reg_int_typ_reg[24]_0 ;
  input [3:0]\s_reg_int_pol_reg[24]_1 ;
  input [3:0]\s_reg_int_any_reg[24]_0 ;
  input [3:0]\s_reg_inv_out_reg[24]_0 ;
  input [3:0]\s_reg_od_en_reg[24]_0 ;
  input [3:0]\s_reg_pu_en_reg[24]_0 ;
  input [3:0]\s_reg_pd_en_reg[24]_0 ;
  input [3:0]\s_reg_pwm_en_reg[24]_0 ;
  input [3:0]\s_reg_pwm_cfg_reg[24]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[0][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[1][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[2][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[3][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[4][8]_1 ;
  input [1:0]\s_reg_pwm_duty_reg[5][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[6][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[7][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[8][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[9][8]_0 ;
  input [1:0]\s_reg_pwm_duty_reg[10][8]_0 ;

  wire CLK;
  wire [0:0]CO;
  wire [31:0]D;
  wire [3:0]E;
  wire [31:0]Q;
  wire [31:0]\gen_deb[0].deb_cnt ;
  wire [31:1]\gen_deb[0].deb_cnt0 ;
  wire \gen_deb[0].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[0].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[0].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[0].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[0].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[0].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[0].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[0].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[0].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[0].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[0].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[0].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[0].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[0].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[0].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[0].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[0].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[0].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[0].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[0].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[0].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[0].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[0].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[0].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[0].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[0].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[0].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[0].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[0].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[0].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[0].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_10_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_11_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_13_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_14_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_15_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_16_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_17_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_18_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_19_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_1_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_20_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_22_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_23_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_24_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_25_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_26_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_27_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_28_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_29_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_30_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_31_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_32_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_33_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_34_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_35_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_36_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_37_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_4_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_5_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_6_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_7_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_8_n_0 ;
  wire \gen_deb[0].gpio_i_deb[0]_i_9_n_0 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_12_n_0 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_12_n_1 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_12_n_2 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_12_n_3 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_21_n_0 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_21_n_1 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_21_n_2 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_21_n_3 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_2_n_1 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_2_n_2 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_2_n_3 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_3_n_0 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_3_n_1 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_3_n_2 ;
  wire \gen_deb[0].gpio_i_deb_reg[0]_i_3_n_3 ;
  wire \gen_deb[0].gpio_i_deb_reg_n_0_[0] ;
  wire [31:0]\gen_deb[10].deb_cnt ;
  wire [31:1]\gen_deb[10].deb_cnt0 ;
  wire \gen_deb[10].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[10].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[10].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[10].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[10].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[10].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[10].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[10].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[10].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[10].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[10].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[10].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[10].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[10].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[10].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[10].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[10].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[10].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[10].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[10].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[10].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[10].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[10].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[10].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[10].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[10].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[10].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[10].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[10].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[10].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[10].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_10_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_11_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_13_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_14_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_15_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_16_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_17_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_18_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_19_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_1_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_20_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_22_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_23_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_24_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_25_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_26_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_27_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_28_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_29_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_30_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_31_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_32_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_33_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_34_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_35_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_36_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_37_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_4_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_5_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_6_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_7_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_8_n_0 ;
  wire \gen_deb[10].gpio_i_deb[10]_i_9_n_0 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_12_n_0 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_12_n_1 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_12_n_2 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_12_n_3 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_21_n_0 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_21_n_1 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_21_n_2 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_21_n_3 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_2_n_1 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_2_n_2 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_2_n_3 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_3_n_0 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_3_n_1 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_3_n_2 ;
  wire \gen_deb[10].gpio_i_deb_reg[10]_i_3_n_3 ;
  wire [31:0]\gen_deb[11].deb_cnt ;
  wire [31:1]\gen_deb[11].deb_cnt0 ;
  wire \gen_deb[11].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[11].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[11].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[11].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[11].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[11].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[11].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[11].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[11].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[11].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[11].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[11].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[11].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[11].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[11].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[11].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[11].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[11].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[11].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[11].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[11].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[11].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[11].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[11].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[11].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[11].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[11].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[11].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[11].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[11].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[11].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_10_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_11_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_13_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_14_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_15_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_16_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_17_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_18_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_19_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_1_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_20_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_22_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_23_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_24_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_25_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_26_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_27_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_28_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_29_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_30_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_31_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_32_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_33_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_34_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_35_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_36_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_37_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_4_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_5_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_6_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_7_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_8_n_0 ;
  wire \gen_deb[11].gpio_i_deb[11]_i_9_n_0 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_12_n_0 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_12_n_1 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_12_n_2 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_12_n_3 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_21_n_0 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_21_n_1 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_21_n_2 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_21_n_3 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_2_n_1 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_2_n_2 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_2_n_3 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_3_n_0 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_3_n_1 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_3_n_2 ;
  wire \gen_deb[11].gpio_i_deb_reg[11]_i_3_n_3 ;
  wire [31:0]\gen_deb[12].deb_cnt ;
  wire [31:1]\gen_deb[12].deb_cnt0 ;
  wire \gen_deb[12].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[12].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[12].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[12].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[12].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[12].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[12].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[12].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[12].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[12].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[12].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[12].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[12].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[12].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[12].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[12].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[12].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[12].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[12].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[12].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[12].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[12].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[12].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[12].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[12].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[12].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[12].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[12].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[12].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[12].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[12].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_10_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_11_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_13_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_14_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_15_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_16_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_17_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_18_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_19_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_1_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_20_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_22_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_23_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_24_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_25_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_26_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_27_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_28_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_29_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_30_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_31_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_32_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_33_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_34_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_35_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_36_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_37_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_4_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_5_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_6_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_7_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_8_n_0 ;
  wire \gen_deb[12].gpio_i_deb[12]_i_9_n_0 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_12_n_0 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_12_n_1 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_12_n_2 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_12_n_3 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_21_n_0 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_21_n_1 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_21_n_2 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_21_n_3 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_2_n_1 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_2_n_2 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_2_n_3 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_3_n_0 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_3_n_1 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_3_n_2 ;
  wire \gen_deb[12].gpio_i_deb_reg[12]_i_3_n_3 ;
  wire [31:0]\gen_deb[13].deb_cnt ;
  wire [31:1]\gen_deb[13].deb_cnt0 ;
  wire \gen_deb[13].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[13].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[13].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[13].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[13].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[13].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[13].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[13].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[13].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[13].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[13].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[13].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[13].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[13].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[13].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[13].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[13].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[13].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[13].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[13].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[13].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[13].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[13].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[13].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[13].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[13].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[13].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[13].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[13].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[13].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[13].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_10_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_11_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_13_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_14_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_15_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_16_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_17_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_18_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_19_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_1_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_20_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_22_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_23_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_24_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_25_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_26_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_27_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_28_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_29_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_30_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_31_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_32_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_33_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_34_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_35_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_36_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_37_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_4_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_5_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_6_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_7_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_8_n_0 ;
  wire \gen_deb[13].gpio_i_deb[13]_i_9_n_0 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_12_n_0 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_12_n_1 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_12_n_2 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_12_n_3 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_21_n_0 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_21_n_1 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_21_n_2 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_21_n_3 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_2_n_1 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_2_n_2 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_2_n_3 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_3_n_0 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_3_n_1 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_3_n_2 ;
  wire \gen_deb[13].gpio_i_deb_reg[13]_i_3_n_3 ;
  wire [31:0]\gen_deb[14].deb_cnt ;
  wire [31:1]\gen_deb[14].deb_cnt0 ;
  wire \gen_deb[14].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[14].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[14].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[14].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[14].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[14].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[14].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[14].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[14].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[14].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[14].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[14].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[14].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[14].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[14].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[14].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[14].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[14].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[14].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[14].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[14].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[14].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[14].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[14].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[14].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[14].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[14].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[14].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[14].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[14].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[14].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_10_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_11_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_13_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_14_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_15_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_16_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_17_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_18_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_19_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_1_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_20_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_22_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_23_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_24_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_25_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_26_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_27_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_28_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_29_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_30_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_31_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_32_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_33_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_34_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_35_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_36_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_37_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_4_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_5_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_6_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_7_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_8_n_0 ;
  wire \gen_deb[14].gpio_i_deb[14]_i_9_n_0 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_0 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_12_n_0 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_12_n_1 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_12_n_2 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_12_n_3 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_21_n_0 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_21_n_1 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_21_n_2 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_21_n_3 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_2_n_1 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_2_n_2 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_2_n_3 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_3_n_0 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_3_n_1 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_3_n_2 ;
  wire \gen_deb[14].gpio_i_deb_reg[14]_i_3_n_3 ;
  wire [31:0]\gen_deb[15].deb_cnt ;
  wire [31:1]\gen_deb[15].deb_cnt0 ;
  wire \gen_deb[15].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[15].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[15].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[15].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[15].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[15].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[15].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[15].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[15].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[15].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[15].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[15].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[15].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[15].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[15].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[15].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[15].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[15].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[15].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[15].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[15].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[15].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[15].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[15].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[15].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[15].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[15].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[15].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[15].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[15].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[15].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_10_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_11_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_13_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_14_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_15_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_16_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_17_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_18_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_19_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_1_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_20_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_22_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_23_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_24_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_25_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_26_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_27_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_28_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_29_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_30_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_31_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_32_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_33_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_34_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_35_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_36_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_37_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_4_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_5_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_6_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_7_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_8_n_0 ;
  wire \gen_deb[15].gpio_i_deb[15]_i_9_n_0 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_12_n_0 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_12_n_1 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_12_n_2 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_12_n_3 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_21_n_0 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_21_n_1 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_21_n_2 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_21_n_3 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_2_n_1 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_2_n_2 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_2_n_3 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_3_n_0 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_3_n_1 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_3_n_2 ;
  wire \gen_deb[15].gpio_i_deb_reg[15]_i_3_n_3 ;
  wire [31:0]\gen_deb[16].deb_cnt ;
  wire [31:1]\gen_deb[16].deb_cnt0 ;
  wire \gen_deb[16].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[16].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[16].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[16].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[16].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[16].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[16].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[16].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[16].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[16].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[16].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[16].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[16].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[16].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[16].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[16].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[16].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[16].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[16].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[16].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[16].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[16].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[16].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[16].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[16].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[16].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[16].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[16].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[16].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[16].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[16].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_10_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_11_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_13_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_14_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_15_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_16_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_17_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_18_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_19_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_1_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_20_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_22_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_23_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_24_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_25_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_26_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_27_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_28_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_29_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_30_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_31_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_32_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_33_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_34_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_35_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_36_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_37_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_4_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_5_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_6_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_7_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_8_n_0 ;
  wire \gen_deb[16].gpio_i_deb[16]_i_9_n_0 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_12_n_0 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_12_n_1 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_12_n_2 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_12_n_3 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_21_n_0 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_21_n_1 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_21_n_2 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_21_n_3 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_2_n_1 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_2_n_2 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_2_n_3 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_3_n_0 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_3_n_1 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_3_n_2 ;
  wire \gen_deb[16].gpio_i_deb_reg[16]_i_3_n_3 ;
  wire [31:0]\gen_deb[17].deb_cnt ;
  wire [31:1]\gen_deb[17].deb_cnt0 ;
  wire \gen_deb[17].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[17].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[17].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[17].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[17].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[17].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[17].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[17].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[17].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[17].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[17].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[17].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[17].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[17].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[17].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[17].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[17].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[17].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[17].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[17].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[17].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[17].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[17].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[17].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[17].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[17].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[17].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[17].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[17].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[17].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[17].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_10_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_11_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_13_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_14_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_15_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_16_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_17_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_18_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_19_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_1_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_20_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_22_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_23_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_24_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_25_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_26_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_27_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_28_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_29_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_30_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_31_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_32_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_33_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_34_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_35_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_36_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_37_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_4_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_5_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_6_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_7_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_8_n_0 ;
  wire \gen_deb[17].gpio_i_deb[17]_i_9_n_0 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_12_n_0 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_12_n_1 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_12_n_2 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_12_n_3 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_21_n_0 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_21_n_1 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_21_n_2 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_21_n_3 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_2_n_1 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_2_n_2 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_2_n_3 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_3_n_0 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_3_n_1 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_3_n_2 ;
  wire \gen_deb[17].gpio_i_deb_reg[17]_i_3_n_3 ;
  wire [31:0]\gen_deb[18].deb_cnt ;
  wire [31:1]\gen_deb[18].deb_cnt0 ;
  wire \gen_deb[18].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[18].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[18].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[18].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[18].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[18].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[18].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[18].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[18].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[18].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[18].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[18].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[18].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[18].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[18].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[18].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[18].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[18].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[18].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[18].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[18].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[18].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[18].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[18].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[18].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[18].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[18].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[18].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[18].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[18].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[18].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_10_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_11_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_13_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_14_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_15_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_16_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_17_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_18_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_19_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_1_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_20_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_22_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_23_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_24_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_25_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_26_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_27_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_28_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_29_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_30_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_31_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_32_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_33_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_34_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_35_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_36_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_37_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_4_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_5_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_6_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_7_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_8_n_0 ;
  wire \gen_deb[18].gpio_i_deb[18]_i_9_n_0 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_12_n_0 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_12_n_1 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_12_n_2 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_12_n_3 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_21_n_0 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_21_n_1 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_21_n_2 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_21_n_3 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_2_n_1 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_2_n_2 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_2_n_3 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_3_n_0 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_3_n_1 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_3_n_2 ;
  wire \gen_deb[18].gpio_i_deb_reg[18]_i_3_n_3 ;
  wire [31:0]\gen_deb[19].deb_cnt ;
  wire [31:1]\gen_deb[19].deb_cnt0 ;
  wire \gen_deb[19].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[19].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[19].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[19].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[19].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[19].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[19].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[19].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[19].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[19].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[19].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[19].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[19].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[19].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[19].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[19].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[19].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[19].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[19].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[19].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[19].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[19].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[19].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[19].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[19].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[19].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[19].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[19].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[19].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[19].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[19].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_10_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_11_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_13_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_14_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_15_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_16_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_17_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_18_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_19_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_1_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_20_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_22_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_23_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_24_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_25_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_26_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_27_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_28_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_29_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_30_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_31_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_32_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_33_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_34_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_35_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_36_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_37_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_4_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_5_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_6_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_7_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_8_n_0 ;
  wire \gen_deb[19].gpio_i_deb[19]_i_9_n_0 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_12_n_0 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_12_n_1 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_12_n_2 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_12_n_3 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_21_n_0 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_21_n_1 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_21_n_2 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_21_n_3 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_2_n_1 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_2_n_2 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_2_n_3 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_3_n_0 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_3_n_1 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_3_n_2 ;
  wire \gen_deb[19].gpio_i_deb_reg[19]_i_3_n_3 ;
  wire [31:0]\gen_deb[1].deb_cnt ;
  wire [31:1]\gen_deb[1].deb_cnt0 ;
  wire \gen_deb[1].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[1].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[1].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[1].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[1].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[1].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[1].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[1].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[1].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[1].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[1].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[1].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[1].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[1].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[1].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[1].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[1].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[1].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[1].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[1].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[1].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[1].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[1].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[1].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[1].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[1].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[1].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[1].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[1].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[1].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[1].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_10_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_11_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_13_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_14_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_15_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_16_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_17_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_18_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_19_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_1_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_20_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_22_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_23_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_24_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_25_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_26_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_27_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_28_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_29_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_30_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_31_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_32_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_33_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_34_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_35_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_36_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_37_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_4_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_5_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_6_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_7_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_8_n_0 ;
  wire \gen_deb[1].gpio_i_deb[1]_i_9_n_0 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_12_n_0 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_12_n_1 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_12_n_2 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_12_n_3 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_21_n_0 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_21_n_1 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_21_n_2 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_21_n_3 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_2_n_1 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_2_n_2 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_2_n_3 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_3_n_0 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_3_n_1 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_3_n_2 ;
  wire \gen_deb[1].gpio_i_deb_reg[1]_i_3_n_3 ;
  wire [31:0]\gen_deb[20].deb_cnt ;
  wire [31:1]\gen_deb[20].deb_cnt0 ;
  wire \gen_deb[20].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[20].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[20].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[20].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[20].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[20].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[20].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[20].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[20].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[20].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[20].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[20].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[20].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[20].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[20].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[20].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[20].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[20].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[20].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[20].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[20].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[20].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[20].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[20].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[20].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[20].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[20].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[20].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[20].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[20].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[20].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_10_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_11_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_13_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_14_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_15_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_16_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_17_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_18_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_19_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_1_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_20_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_22_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_23_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_24_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_25_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_26_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_27_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_28_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_29_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_30_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_31_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_32_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_33_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_34_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_35_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_36_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_37_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_4_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_5_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_6_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_7_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_8_n_0 ;
  wire \gen_deb[20].gpio_i_deb[20]_i_9_n_0 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_12_n_0 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_12_n_1 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_12_n_2 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_12_n_3 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_21_n_0 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_21_n_1 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_21_n_2 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_21_n_3 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_2_n_1 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_2_n_2 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_2_n_3 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_3_n_0 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_3_n_1 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_3_n_2 ;
  wire \gen_deb[20].gpio_i_deb_reg[20]_i_3_n_3 ;
  wire [31:0]\gen_deb[21].deb_cnt ;
  wire [31:1]\gen_deb[21].deb_cnt0 ;
  wire \gen_deb[21].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[21].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[21].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[21].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[21].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[21].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[21].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[21].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[21].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[21].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[21].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[21].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[21].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[21].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[21].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[21].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[21].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[21].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[21].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[21].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[21].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[21].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[21].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[21].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[21].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[21].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[21].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[21].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[21].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[21].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[21].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_10_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_11_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_13_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_14_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_15_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_16_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_17_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_18_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_19_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_1_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_20_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_22_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_23_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_24_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_25_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_26_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_27_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_28_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_29_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_30_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_31_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_32_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_33_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_34_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_35_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_36_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_37_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_4_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_5_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_6_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_7_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_8_n_0 ;
  wire \gen_deb[21].gpio_i_deb[21]_i_9_n_0 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_12_n_0 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_12_n_1 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_12_n_2 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_12_n_3 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_21_n_0 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_21_n_1 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_21_n_2 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_21_n_3 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_2_n_1 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_2_n_2 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_2_n_3 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_3_n_0 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_3_n_1 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_3_n_2 ;
  wire \gen_deb[21].gpio_i_deb_reg[21]_i_3_n_3 ;
  wire [31:0]\gen_deb[22].deb_cnt ;
  wire [31:1]\gen_deb[22].deb_cnt0 ;
  wire \gen_deb[22].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[22].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[22].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[22].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[22].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[22].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[22].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[22].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[22].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[22].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[22].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[22].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[22].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[22].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[22].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[22].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[22].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[22].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[22].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[22].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[22].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[22].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[22].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[22].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[22].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[22].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[22].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[22].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[22].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[22].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[22].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_10_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_11_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_13_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_14_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_15_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_16_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_17_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_18_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_19_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_1_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_20_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_22_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_23_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_24_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_25_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_26_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_27_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_28_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_29_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_30_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_31_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_32_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_33_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_34_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_35_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_36_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_37_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_4_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_5_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_6_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_7_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_8_n_0 ;
  wire \gen_deb[22].gpio_i_deb[22]_i_9_n_0 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_12_n_0 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_12_n_1 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_12_n_2 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_12_n_3 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_21_n_0 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_21_n_1 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_21_n_2 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_21_n_3 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_2_n_1 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_2_n_2 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_2_n_3 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_3_n_0 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_3_n_1 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_3_n_2 ;
  wire \gen_deb[22].gpio_i_deb_reg[22]_i_3_n_3 ;
  wire [31:0]\gen_deb[23].deb_cnt ;
  wire [31:1]\gen_deb[23].deb_cnt0 ;
  wire \gen_deb[23].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[23].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[23].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[23].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[23].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[23].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[23].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[23].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[23].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[23].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[23].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[23].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[23].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[23].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[23].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[23].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[23].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[23].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[23].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[23].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[23].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[23].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[23].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[23].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[23].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[23].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[23].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[23].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[23].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[23].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[23].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_10_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_11_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_13_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_14_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_15_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_16_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_17_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_18_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_19_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_1_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_20_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_22_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_23_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_24_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_25_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_26_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_27_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_28_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_29_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_30_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_31_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_32_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_33_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_34_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_35_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_36_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_37_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_4_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_5_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_6_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_7_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_8_n_0 ;
  wire \gen_deb[23].gpio_i_deb[23]_i_9_n_0 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_12_n_0 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_12_n_1 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_12_n_2 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_12_n_3 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_21_n_0 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_21_n_1 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_21_n_2 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_21_n_3 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_2_n_1 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_2_n_2 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_2_n_3 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_3_n_0 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_3_n_1 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_3_n_2 ;
  wire \gen_deb[23].gpio_i_deb_reg[23]_i_3_n_3 ;
  wire [31:0]\gen_deb[24].deb_cnt ;
  wire [31:1]\gen_deb[24].deb_cnt0 ;
  wire \gen_deb[24].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[24].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[24].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[24].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[24].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[24].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[24].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[24].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[24].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[24].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[24].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[24].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[24].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[24].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[24].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[24].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[24].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[24].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[24].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[24].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[24].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[24].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[24].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[24].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[24].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[24].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[24].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[24].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[24].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[24].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[24].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_10_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_11_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_13_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_14_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_15_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_16_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_17_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_18_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_19_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_1_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_20_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_22_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_23_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_24_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_25_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_26_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_27_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_28_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_29_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_30_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_31_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_32_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_33_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_34_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_35_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_36_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_37_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_4_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_5_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_6_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_7_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_8_n_0 ;
  wire \gen_deb[24].gpio_i_deb[24]_i_9_n_0 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_12_n_0 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_12_n_1 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_12_n_2 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_12_n_3 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_21_n_0 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_21_n_1 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_21_n_2 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_21_n_3 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_2_n_1 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_2_n_2 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_2_n_3 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_3_n_0 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_3_n_1 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_3_n_2 ;
  wire \gen_deb[24].gpio_i_deb_reg[24]_i_3_n_3 ;
  wire [31:0]\gen_deb[25].deb_cnt ;
  wire [31:1]\gen_deb[25].deb_cnt0 ;
  wire \gen_deb[25].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[25].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[25].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[25].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[25].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[25].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[25].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[25].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[25].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[25].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[25].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[25].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[25].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[25].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[25].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[25].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[25].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[25].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[25].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[25].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[25].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[25].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[25].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[25].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[25].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[25].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[25].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[25].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[25].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[25].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[25].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_10_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_11_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_13_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_14_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_15_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_16_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_17_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_18_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_19_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_1_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_20_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_22_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_23_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_24_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_25_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_26_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_27_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_28_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_29_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_30_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_31_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_32_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_33_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_34_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_35_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_36_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_37_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_4_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_5_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_6_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_7_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_8_n_0 ;
  wire \gen_deb[25].gpio_i_deb[25]_i_9_n_0 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_12_n_0 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_12_n_1 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_12_n_2 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_12_n_3 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_21_n_0 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_21_n_1 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_21_n_2 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_21_n_3 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_2_n_1 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_2_n_2 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_2_n_3 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_3_n_0 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_3_n_1 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_3_n_2 ;
  wire \gen_deb[25].gpio_i_deb_reg[25]_i_3_n_3 ;
  wire [31:0]\gen_deb[26].deb_cnt ;
  wire [31:1]\gen_deb[26].deb_cnt0 ;
  wire \gen_deb[26].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[26].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[26].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[26].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[26].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[26].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[26].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[26].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[26].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[26].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[26].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[26].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[26].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[26].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[26].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[26].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[26].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[26].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[26].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[26].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[26].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[26].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[26].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[26].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[26].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[26].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[26].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[26].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[26].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[26].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[26].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_10_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_11_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_13_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_14_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_15_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_16_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_17_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_18_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_19_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_1_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_20_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_22_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_23_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_24_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_25_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_26_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_27_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_28_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_29_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_30_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_31_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_32_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_33_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_34_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_35_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_36_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_37_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_4_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_5_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_6_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_7_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_8_n_0 ;
  wire \gen_deb[26].gpio_i_deb[26]_i_9_n_0 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_12_n_0 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_12_n_1 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_12_n_2 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_12_n_3 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_21_n_0 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_21_n_1 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_21_n_2 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_21_n_3 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_2_n_1 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_2_n_2 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_2_n_3 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_3_n_0 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_3_n_1 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_3_n_2 ;
  wire \gen_deb[26].gpio_i_deb_reg[26]_i_3_n_3 ;
  wire [31:0]\gen_deb[27].deb_cnt ;
  wire [31:1]\gen_deb[27].deb_cnt0 ;
  wire \gen_deb[27].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[27].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[27].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[27].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[27].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[27].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[27].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[27].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[27].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[27].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[27].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[27].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[27].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[27].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[27].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[27].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[27].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[27].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[27].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[27].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[27].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[27].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[27].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[27].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[27].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[27].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[27].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[27].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[27].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[27].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[27].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_10_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_11_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_13_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_14_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_15_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_16_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_17_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_18_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_19_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_1_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_20_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_22_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_23_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_24_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_25_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_26_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_27_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_28_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_29_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_30_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_31_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_32_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_33_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_34_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_35_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_36_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_37_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_4_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_5_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_6_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_7_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_8_n_0 ;
  wire \gen_deb[27].gpio_i_deb[27]_i_9_n_0 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_12_n_0 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_12_n_1 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_12_n_2 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_12_n_3 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_21_n_0 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_21_n_1 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_21_n_2 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_21_n_3 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_2_n_1 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_2_n_2 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_2_n_3 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_3_n_0 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_3_n_1 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_3_n_2 ;
  wire \gen_deb[27].gpio_i_deb_reg[27]_i_3_n_3 ;
  wire [31:0]\gen_deb[28].deb_cnt ;
  wire [31:1]\gen_deb[28].deb_cnt0 ;
  wire \gen_deb[28].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[28].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[28].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[28].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[28].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[28].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[28].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[28].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[28].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[28].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[28].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[28].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[28].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[28].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[28].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[28].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[28].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[28].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[28].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[28].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[28].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[28].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[28].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[28].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[28].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[28].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[28].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[28].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[28].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[28].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[28].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_10_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_11_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_13_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_14_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_15_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_16_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_17_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_18_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_19_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_1_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_20_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_22_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_23_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_24_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_25_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_26_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_27_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_28_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_29_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_30_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_31_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_32_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_33_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_34_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_35_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_36_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_37_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_4_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_5_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_6_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_7_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_8_n_0 ;
  wire \gen_deb[28].gpio_i_deb[28]_i_9_n_0 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_12_n_0 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_12_n_1 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_12_n_2 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_12_n_3 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_21_n_0 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_21_n_1 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_21_n_2 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_21_n_3 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_2_n_1 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_2_n_2 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_2_n_3 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_3_n_0 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_3_n_1 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_3_n_2 ;
  wire \gen_deb[28].gpio_i_deb_reg[28]_i_3_n_3 ;
  wire [31:0]\gen_deb[29].deb_cnt ;
  wire [31:1]\gen_deb[29].deb_cnt0 ;
  wire \gen_deb[29].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[29].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[29].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[29].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[29].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[29].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[29].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[29].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[29].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[29].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[29].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[29].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[29].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[29].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[29].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[29].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[29].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[29].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[29].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[29].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[29].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[29].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[29].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[29].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[29].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[29].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[29].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[29].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[29].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[29].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[29].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_10_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_11_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_13_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_14_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_15_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_16_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_17_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_18_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_19_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_1_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_20_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_22_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_23_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_24_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_25_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_26_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_27_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_28_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_29_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_30_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_31_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_32_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_33_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_34_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_35_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_36_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_37_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_4_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_5_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_6_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_7_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_8_n_0 ;
  wire \gen_deb[29].gpio_i_deb[29]_i_9_n_0 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_12_n_0 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_12_n_1 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_12_n_2 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_12_n_3 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_21_n_0 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_21_n_1 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_21_n_2 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_21_n_3 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_2_n_1 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_2_n_2 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_2_n_3 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_3_n_0 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_3_n_1 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_3_n_2 ;
  wire \gen_deb[29].gpio_i_deb_reg[29]_i_3_n_3 ;
  wire [31:0]\gen_deb[2].deb_cnt ;
  wire [31:1]\gen_deb[2].deb_cnt0 ;
  wire \gen_deb[2].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[2].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[2].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[2].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[2].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[2].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[2].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[2].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[2].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[2].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[2].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[2].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[2].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[2].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[2].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[2].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[2].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[2].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[2].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[2].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[2].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[2].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[2].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[2].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[2].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[2].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[2].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[2].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[2].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[2].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[2].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_10_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_11_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_13_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_14_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_15_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_16_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_17_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_18_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_19_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_1_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_20_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_22_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_23_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_24_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_25_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_26_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_27_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_28_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_29_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_30_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_31_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_32_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_33_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_34_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_35_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_36_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_37_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_4_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_5_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_6_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_7_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_8_n_0 ;
  wire \gen_deb[2].gpio_i_deb[2]_i_9_n_0 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_12_n_0 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_12_n_1 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_12_n_2 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_12_n_3 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_21_n_0 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_21_n_1 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_21_n_2 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_21_n_3 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_2_n_1 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_2_n_2 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_2_n_3 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_3_n_0 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_3_n_1 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_3_n_2 ;
  wire \gen_deb[2].gpio_i_deb_reg[2]_i_3_n_3 ;
  wire [31:0]\gen_deb[30].deb_cnt ;
  wire [31:1]\gen_deb[30].deb_cnt0 ;
  wire \gen_deb[30].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[30].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[30].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[30].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[30].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[30].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[30].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[30].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[30].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[30].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[30].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[30].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[30].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[30].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[30].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[30].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[30].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[30].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[30].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[30].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[30].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[30].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[30].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[30].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[30].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[30].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[30].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[30].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[30].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[30].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[30].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_10_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_11_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_13_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_14_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_15_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_16_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_17_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_18_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_19_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_1_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_20_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_22_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_23_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_24_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_25_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_26_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_27_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_28_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_29_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_30_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_31_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_32_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_33_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_34_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_35_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_36_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_37_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_4_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_5_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_6_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_7_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_8_n_0 ;
  wire \gen_deb[30].gpio_i_deb[30]_i_9_n_0 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_12_n_0 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_12_n_1 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_12_n_2 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_12_n_3 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_21_n_0 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_21_n_1 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_21_n_2 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_21_n_3 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_2_n_1 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_2_n_2 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_2_n_3 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_3_n_0 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_3_n_1 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_3_n_2 ;
  wire \gen_deb[30].gpio_i_deb_reg[30]_i_3_n_3 ;
  wire [31:0]\gen_deb[31].deb_cnt ;
  wire [31:1]\gen_deb[31].deb_cnt0 ;
  wire \gen_deb[31].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[31].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[31].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[31].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[31].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[31].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[31].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[31].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[31].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[31].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[31].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[31].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[31].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[31].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[31].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[31].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[31].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[31].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[31].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[31].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[31].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[31].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[31].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[31].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[31].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[31].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[31].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[31].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[31].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[31].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[31].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_10_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_11_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_13_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_14_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_15_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_16_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_17_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_18_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_19_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_1_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_20_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_22_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_23_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_24_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_25_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_26_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_27_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_28_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_29_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_30_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_31_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_32_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_33_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_34_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_35_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_36_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_37_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_4_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_5_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_6_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_7_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_8_n_0 ;
  wire \gen_deb[31].gpio_i_deb[31]_i_9_n_0 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_12_n_0 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_12_n_1 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_12_n_2 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_12_n_3 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_21_n_0 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_21_n_1 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_21_n_2 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_21_n_3 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_2_n_1 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_2_n_2 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_2_n_3 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_3_n_0 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_3_n_1 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_3_n_2 ;
  wire \gen_deb[31].gpio_i_deb_reg[31]_i_3_n_3 ;
  wire [31:0]\gen_deb[3].deb_cnt ;
  wire [31:1]\gen_deb[3].deb_cnt0 ;
  wire \gen_deb[3].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[3].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[3].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[3].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[3].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[3].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[3].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[3].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[3].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[3].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[3].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[3].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[3].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[3].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[3].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[3].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[3].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[3].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[3].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[3].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[3].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[3].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[3].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[3].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[3].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[3].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[3].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[3].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[3].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[3].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[3].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_10_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_11_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_13_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_14_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_15_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_16_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_17_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_18_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_19_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_1_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_20_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_22_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_23_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_24_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_25_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_26_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_27_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_28_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_29_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_30_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_31_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_32_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_33_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_34_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_35_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_36_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_37_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_4_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_5_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_6_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_7_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_8_n_0 ;
  wire \gen_deb[3].gpio_i_deb[3]_i_9_n_0 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_12_n_0 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_12_n_1 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_12_n_2 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_12_n_3 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_21_n_0 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_21_n_1 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_21_n_2 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_21_n_3 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_2_n_1 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_2_n_2 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_2_n_3 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_3_n_0 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_3_n_1 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_3_n_2 ;
  wire \gen_deb[3].gpio_i_deb_reg[3]_i_3_n_3 ;
  wire [31:0]\gen_deb[4].deb_cnt ;
  wire [31:1]\gen_deb[4].deb_cnt0 ;
  wire \gen_deb[4].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[4].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[4].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[4].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[4].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[4].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[4].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[4].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[4].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[4].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[4].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[4].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[4].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[4].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[4].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[4].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[4].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[4].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[4].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[4].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[4].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[4].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[4].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[4].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[4].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[4].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[4].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[4].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[4].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[4].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[4].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_10_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_11_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_13_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_14_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_15_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_16_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_17_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_18_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_19_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_1_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_20_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_22_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_23_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_24_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_25_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_26_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_27_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_28_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_29_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_30_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_31_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_32_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_33_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_34_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_35_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_36_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_37_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_4_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_5_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_6_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_7_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_8_n_0 ;
  wire \gen_deb[4].gpio_i_deb[4]_i_9_n_0 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_0 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_12_n_0 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_12_n_1 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_12_n_2 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_12_n_3 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_21_n_0 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_21_n_1 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_21_n_2 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_21_n_3 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_2_n_1 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_2_n_2 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_2_n_3 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_3_n_0 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_3_n_1 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_3_n_2 ;
  wire \gen_deb[4].gpio_i_deb_reg[4]_i_3_n_3 ;
  wire [31:0]\gen_deb[5].deb_cnt ;
  wire [31:1]\gen_deb[5].deb_cnt0 ;
  wire \gen_deb[5].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[5].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[5].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[5].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[5].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[5].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[5].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[5].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[5].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[5].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[5].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[5].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[5].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[5].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[5].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[5].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[5].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[5].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[5].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[5].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[5].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[5].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[5].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[5].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[5].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[5].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[5].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[5].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[5].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[5].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[5].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_10_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_11_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_13_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_14_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_15_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_16_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_17_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_18_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_19_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_1_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_20_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_22_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_23_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_24_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_25_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_26_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_27_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_28_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_29_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_30_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_31_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_32_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_33_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_34_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_35_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_36_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_37_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_4_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_5_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_6_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_7_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_8_n_0 ;
  wire \gen_deb[5].gpio_i_deb[5]_i_9_n_0 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_12_n_0 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_12_n_1 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_12_n_2 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_12_n_3 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_21_n_0 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_21_n_1 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_21_n_2 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_21_n_3 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_2_n_1 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_2_n_2 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_2_n_3 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_3_n_0 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_3_n_1 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_3_n_2 ;
  wire \gen_deb[5].gpio_i_deb_reg[5]_i_3_n_3 ;
  wire [31:0]\gen_deb[6].deb_cnt ;
  wire [31:1]\gen_deb[6].deb_cnt0 ;
  wire \gen_deb[6].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[6].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[6].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[6].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[6].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[6].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[6].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[6].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[6].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[6].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[6].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[6].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[6].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[6].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[6].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[6].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[6].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[6].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[6].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[6].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[6].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[6].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[6].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[6].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[6].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[6].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[6].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[6].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[6].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[6].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[6].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_10_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_11_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_13_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_14_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_15_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_16_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_17_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_18_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_19_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_1_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_20_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_22_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_23_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_24_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_25_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_26_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_27_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_28_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_29_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_30_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_31_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_32_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_33_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_34_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_35_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_36_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_37_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_4_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_5_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_6_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_7_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_8_n_0 ;
  wire \gen_deb[6].gpio_i_deb[6]_i_9_n_0 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_12_n_0 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_12_n_1 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_12_n_2 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_12_n_3 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_21_n_0 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_21_n_1 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_21_n_2 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_21_n_3 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_2_n_1 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_2_n_2 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_2_n_3 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_3_n_0 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_3_n_1 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_3_n_2 ;
  wire \gen_deb[6].gpio_i_deb_reg[6]_i_3_n_3 ;
  wire [31:0]\gen_deb[7].deb_cnt ;
  wire [31:1]\gen_deb[7].deb_cnt0 ;
  wire \gen_deb[7].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[7].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[7].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[7].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[7].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[7].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[7].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[7].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[7].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[7].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[7].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[7].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[7].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[7].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[7].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[7].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[7].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[7].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[7].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[7].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[7].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[7].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[7].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[7].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[7].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[7].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[7].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[7].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[7].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[7].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[7].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_10_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_11_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_13_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_14_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_15_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_16_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_17_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_18_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_19_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_1_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_20_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_22_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_23_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_24_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_25_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_26_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_27_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_28_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_29_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_30_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_31_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_32_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_33_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_34_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_35_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_36_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_37_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_4_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_5_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_6_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_7_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_8_n_0 ;
  wire \gen_deb[7].gpio_i_deb[7]_i_9_n_0 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_12_n_0 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_12_n_1 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_12_n_2 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_12_n_3 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_21_n_0 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_21_n_1 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_21_n_2 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_21_n_3 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_2_n_1 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_2_n_2 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_2_n_3 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_3_n_0 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_3_n_1 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_3_n_2 ;
  wire \gen_deb[7].gpio_i_deb_reg[7]_i_3_n_3 ;
  wire [31:0]\gen_deb[8].deb_cnt ;
  wire [31:1]\gen_deb[8].deb_cnt0 ;
  wire \gen_deb[8].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[8].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[8].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[8].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[8].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[8].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[8].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[8].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[8].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[8].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[8].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[8].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[8].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[8].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[8].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[8].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[8].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[8].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[8].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[8].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[8].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[8].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[8].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[8].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[8].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[8].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[8].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[8].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[8].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[8].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[8].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_10_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_11_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_13_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_14_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_15_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_16_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_17_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_18_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_19_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_1_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_20_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_22_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_23_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_24_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_25_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_26_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_27_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_28_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_29_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_30_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_31_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_32_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_33_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_34_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_35_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_36_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_37_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_4_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_5_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_6_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_7_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_8_n_0 ;
  wire \gen_deb[8].gpio_i_deb[8]_i_9_n_0 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_0 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_12_n_0 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_12_n_1 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_12_n_2 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_12_n_3 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_21_n_0 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_21_n_1 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_21_n_2 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_21_n_3 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_2_n_1 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_2_n_2 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_2_n_3 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_3_n_0 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_3_n_1 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_3_n_2 ;
  wire \gen_deb[8].gpio_i_deb_reg[8]_i_3_n_3 ;
  wire [31:0]\gen_deb[9].deb_cnt ;
  wire [31:1]\gen_deb[9].deb_cnt0 ;
  wire \gen_deb[9].deb_cnt[0]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[10]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[11]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[12]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[13]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[14]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[15]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[16]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[17]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[18]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[19]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[1]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[20]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[21]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[22]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[23]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[24]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[25]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[26]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[27]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[28]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[29]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[2]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[30]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[31]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[3]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[4]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[5]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[6]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[7]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[8]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt[9]_i_1_n_0 ;
  wire \gen_deb[9].deb_cnt_reg[12]_i_2_n_0 ;
  wire \gen_deb[9].deb_cnt_reg[12]_i_2_n_1 ;
  wire \gen_deb[9].deb_cnt_reg[12]_i_2_n_2 ;
  wire \gen_deb[9].deb_cnt_reg[12]_i_2_n_3 ;
  wire \gen_deb[9].deb_cnt_reg[16]_i_2_n_0 ;
  wire \gen_deb[9].deb_cnt_reg[16]_i_2_n_1 ;
  wire \gen_deb[9].deb_cnt_reg[16]_i_2_n_2 ;
  wire \gen_deb[9].deb_cnt_reg[16]_i_2_n_3 ;
  wire \gen_deb[9].deb_cnt_reg[20]_i_2_n_0 ;
  wire \gen_deb[9].deb_cnt_reg[20]_i_2_n_1 ;
  wire \gen_deb[9].deb_cnt_reg[20]_i_2_n_2 ;
  wire \gen_deb[9].deb_cnt_reg[20]_i_2_n_3 ;
  wire \gen_deb[9].deb_cnt_reg[24]_i_2_n_0 ;
  wire \gen_deb[9].deb_cnt_reg[24]_i_2_n_1 ;
  wire \gen_deb[9].deb_cnt_reg[24]_i_2_n_2 ;
  wire \gen_deb[9].deb_cnt_reg[24]_i_2_n_3 ;
  wire \gen_deb[9].deb_cnt_reg[28]_i_2_n_0 ;
  wire \gen_deb[9].deb_cnt_reg[28]_i_2_n_1 ;
  wire \gen_deb[9].deb_cnt_reg[28]_i_2_n_2 ;
  wire \gen_deb[9].deb_cnt_reg[28]_i_2_n_3 ;
  wire \gen_deb[9].deb_cnt_reg[31]_i_2_n_2 ;
  wire \gen_deb[9].deb_cnt_reg[31]_i_2_n_3 ;
  wire \gen_deb[9].deb_cnt_reg[4]_i_2_n_0 ;
  wire \gen_deb[9].deb_cnt_reg[4]_i_2_n_1 ;
  wire \gen_deb[9].deb_cnt_reg[4]_i_2_n_2 ;
  wire \gen_deb[9].deb_cnt_reg[4]_i_2_n_3 ;
  wire \gen_deb[9].deb_cnt_reg[8]_i_2_n_0 ;
  wire \gen_deb[9].deb_cnt_reg[8]_i_2_n_1 ;
  wire \gen_deb[9].deb_cnt_reg[8]_i_2_n_2 ;
  wire \gen_deb[9].deb_cnt_reg[8]_i_2_n_3 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_10_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_11_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_13_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_14_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_15_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_16_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_17_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_18_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_19_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_1_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_20_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_22_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_23_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_24_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_25_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_26_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_27_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_28_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_29_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_30_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_31_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_32_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_33_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_34_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_35_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_36_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_37_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_4_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_5_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_6_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_7_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_8_n_0 ;
  wire \gen_deb[9].gpio_i_deb[9]_i_9_n_0 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_12_n_0 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_12_n_1 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_12_n_2 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_12_n_3 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_21_n_0 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_21_n_1 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_21_n_2 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_21_n_3 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_2_n_1 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_2_n_2 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_2_n_3 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_3_n_0 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_3_n_1 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_3_n_2 ;
  wire \gen_deb[9].gpio_i_deb_reg[9]_i_3_n_3 ;
  wire [31:0]gpio_i;
  wire [31:0]gpio_i_deb_q;
  wire intr_OBUF;
  wire intr_OBUF_inst_i_10_n_0;
  wire intr_OBUF_inst_i_11_n_0;
  wire intr_OBUF_inst_i_12_n_0;
  wire intr_OBUF_inst_i_13_n_0;
  wire intr_OBUF_inst_i_14_n_0;
  wire intr_OBUF_inst_i_15_n_0;
  wire intr_OBUF_inst_i_16_n_0;
  wire intr_OBUF_inst_i_17_n_0;
  wire intr_OBUF_inst_i_18_n_0;
  wire intr_OBUF_inst_i_19_n_0;
  wire intr_OBUF_inst_i_20_n_0;
  wire intr_OBUF_inst_i_21_n_0;
  wire intr_OBUF_inst_i_22_n_0;
  wire intr_OBUF_inst_i_23_n_0;
  wire intr_OBUF_inst_i_24_n_0;
  wire intr_OBUF_inst_i_25_n_0;
  wire intr_OBUF_inst_i_26_n_0;
  wire intr_OBUF_inst_i_27_n_0;
  wire intr_OBUF_inst_i_28_n_0;
  wire intr_OBUF_inst_i_29_n_0;
  wire intr_OBUF_inst_i_2_n_0;
  wire intr_OBUF_inst_i_3_n_0;
  wire intr_OBUF_inst_i_4_n_0;
  wire intr_OBUF_inst_i_5_n_0;
  wire intr_OBUF_inst_i_6_n_0;
  wire intr_OBUF_inst_i_7_n_0;
  wire intr_OBUF_inst_i_8_n_0;
  wire intr_OBUF_inst_i_9_n_0;
  wire [31:0]io_OBUF;
  wire load;
  wire oe_actual_i_10__0_n_0;
  wire oe_actual_i_10__1_n_0;
  wire oe_actual_i_10__2_n_0;
  wire oe_actual_i_10__3_n_0;
  wire oe_actual_i_10__4_n_0;
  wire oe_actual_i_10__5_n_0;
  wire oe_actual_i_10__6_n_0;
  wire oe_actual_i_10__7_n_0;
  wire oe_actual_i_10__8_n_0;
  wire oe_actual_i_10__9_n_0;
  wire oe_actual_i_10_n_0;
  wire oe_actual_i_11__0_n_0;
  wire oe_actual_i_11__1_n_0;
  wire oe_actual_i_11__2_n_0;
  wire oe_actual_i_11__3_n_0;
  wire oe_actual_i_11__4_n_0;
  wire oe_actual_i_11__5_n_0;
  wire oe_actual_i_11__6_n_0;
  wire oe_actual_i_11__7_n_0;
  wire oe_actual_i_11__8_n_0;
  wire oe_actual_i_11__9_n_0;
  wire oe_actual_i_11_n_0;
  wire oe_actual_i_12__0_n_0;
  wire oe_actual_i_12__1_n_0;
  wire oe_actual_i_12__2_n_0;
  wire oe_actual_i_12__3_n_0;
  wire oe_actual_i_12__4_n_0;
  wire oe_actual_i_12__5_n_0;
  wire oe_actual_i_12__6_n_0;
  wire oe_actual_i_12__7_n_0;
  wire oe_actual_i_12__8_n_0;
  wire oe_actual_i_12__9_n_0;
  wire oe_actual_i_12_n_0;
  wire oe_actual_i_13__0_n_0;
  wire oe_actual_i_13__1_n_0;
  wire oe_actual_i_13__2_n_0;
  wire oe_actual_i_13__3_n_0;
  wire oe_actual_i_13__4_n_0;
  wire oe_actual_i_13__5_n_0;
  wire oe_actual_i_13__6_n_0;
  wire oe_actual_i_13__7_n_0;
  wire oe_actual_i_13__8_n_0;
  wire oe_actual_i_13__9_n_0;
  wire oe_actual_i_13_n_0;
  wire oe_actual_i_14__0_n_0;
  wire oe_actual_i_14__1_n_0;
  wire oe_actual_i_14__2_n_0;
  wire oe_actual_i_14__3_n_0;
  wire oe_actual_i_14__4_n_0;
  wire oe_actual_i_14__5_n_0;
  wire oe_actual_i_14__6_n_0;
  wire oe_actual_i_14__7_n_0;
  wire oe_actual_i_14__8_n_0;
  wire oe_actual_i_14__9_n_0;
  wire oe_actual_i_14_n_0;
  wire oe_actual_i_15__0_n_0;
  wire oe_actual_i_15__1_n_0;
  wire oe_actual_i_15__2_n_0;
  wire oe_actual_i_15__3_n_0;
  wire oe_actual_i_15__4_n_0;
  wire oe_actual_i_15__5_n_0;
  wire oe_actual_i_15__6_n_0;
  wire oe_actual_i_15__7_n_0;
  wire oe_actual_i_15__8_n_0;
  wire oe_actual_i_15__9_n_0;
  wire oe_actual_i_15_n_0;
  wire oe_actual_i_16__0_n_0;
  wire oe_actual_i_16__1_n_0;
  wire oe_actual_i_16__2_n_0;
  wire oe_actual_i_16__3_n_0;
  wire oe_actual_i_16__4_n_0;
  wire oe_actual_i_16__5_n_0;
  wire oe_actual_i_16__6_n_0;
  wire oe_actual_i_16__7_n_0;
  wire oe_actual_i_16__8_n_0;
  wire oe_actual_i_16__9_n_0;
  wire oe_actual_i_16_n_0;
  wire oe_actual_i_17__0_n_0;
  wire oe_actual_i_17__1_n_0;
  wire oe_actual_i_17__2_n_0;
  wire oe_actual_i_17__3_n_0;
  wire oe_actual_i_17__4_n_0;
  wire oe_actual_i_17__5_n_0;
  wire oe_actual_i_17__6_n_0;
  wire oe_actual_i_17__7_n_0;
  wire oe_actual_i_17__8_n_0;
  wire oe_actual_i_17__9_n_0;
  wire oe_actual_i_17_n_0;
  wire oe_actual_i_18__0_n_0;
  wire oe_actual_i_18__1_n_0;
  wire oe_actual_i_18__2_n_0;
  wire oe_actual_i_18__3_n_0;
  wire oe_actual_i_18__4_n_0;
  wire oe_actual_i_18__5_n_0;
  wire oe_actual_i_18__6_n_0;
  wire oe_actual_i_18__7_n_0;
  wire oe_actual_i_18__8_n_0;
  wire oe_actual_i_18__9_n_0;
  wire oe_actual_i_18_n_0;
  wire oe_actual_i_1__0_n_1;
  wire oe_actual_i_1__0_n_2;
  wire oe_actual_i_1__0_n_3;
  wire oe_actual_i_1__1_n_1;
  wire oe_actual_i_1__1_n_2;
  wire oe_actual_i_1__1_n_3;
  wire oe_actual_i_1__2_n_1;
  wire oe_actual_i_1__2_n_2;
  wire oe_actual_i_1__2_n_3;
  wire oe_actual_i_1__3_n_1;
  wire oe_actual_i_1__3_n_2;
  wire oe_actual_i_1__3_n_3;
  wire oe_actual_i_1__4_n_1;
  wire oe_actual_i_1__4_n_2;
  wire oe_actual_i_1__4_n_3;
  wire oe_actual_i_1__5_n_1;
  wire oe_actual_i_1__5_n_2;
  wire oe_actual_i_1__5_n_3;
  wire oe_actual_i_1__6_n_1;
  wire oe_actual_i_1__6_n_2;
  wire oe_actual_i_1__6_n_3;
  wire oe_actual_i_1__7_n_1;
  wire oe_actual_i_1__7_n_2;
  wire oe_actual_i_1__7_n_3;
  wire oe_actual_i_1__8_n_1;
  wire oe_actual_i_1__8_n_2;
  wire oe_actual_i_1__8_n_3;
  wire oe_actual_i_1__9_n_1;
  wire oe_actual_i_1__9_n_2;
  wire oe_actual_i_1__9_n_3;
  wire oe_actual_i_1_n_1;
  wire oe_actual_i_1_n_2;
  wire oe_actual_i_1_n_3;
  wire oe_actual_i_2__0_n_0;
  wire oe_actual_i_2__0_n_1;
  wire oe_actual_i_2__0_n_2;
  wire oe_actual_i_2__0_n_3;
  wire oe_actual_i_2__1_n_0;
  wire oe_actual_i_2__1_n_1;
  wire oe_actual_i_2__1_n_2;
  wire oe_actual_i_2__1_n_3;
  wire oe_actual_i_2__2_n_0;
  wire oe_actual_i_2__2_n_1;
  wire oe_actual_i_2__2_n_2;
  wire oe_actual_i_2__2_n_3;
  wire oe_actual_i_2__3_n_0;
  wire oe_actual_i_2__3_n_1;
  wire oe_actual_i_2__3_n_2;
  wire oe_actual_i_2__3_n_3;
  wire oe_actual_i_2__4_n_0;
  wire oe_actual_i_2__4_n_1;
  wire oe_actual_i_2__4_n_2;
  wire oe_actual_i_2__4_n_3;
  wire oe_actual_i_2__5_n_0;
  wire oe_actual_i_2__5_n_1;
  wire oe_actual_i_2__5_n_2;
  wire oe_actual_i_2__5_n_3;
  wire oe_actual_i_2__6_n_0;
  wire oe_actual_i_2__6_n_1;
  wire oe_actual_i_2__6_n_2;
  wire oe_actual_i_2__6_n_3;
  wire oe_actual_i_2__7_n_0;
  wire oe_actual_i_2__7_n_1;
  wire oe_actual_i_2__7_n_2;
  wire oe_actual_i_2__7_n_3;
  wire oe_actual_i_2__8_n_0;
  wire oe_actual_i_2__8_n_1;
  wire oe_actual_i_2__8_n_2;
  wire oe_actual_i_2__8_n_3;
  wire oe_actual_i_2__9_n_0;
  wire oe_actual_i_2__9_n_1;
  wire oe_actual_i_2__9_n_2;
  wire oe_actual_i_2__9_n_3;
  wire oe_actual_i_2_n_0;
  wire oe_actual_i_2_n_1;
  wire oe_actual_i_2_n_2;
  wire oe_actual_i_2_n_3;
  wire oe_actual_i_3__0_n_0;
  wire oe_actual_i_3__1_n_0;
  wire oe_actual_i_3__2_n_0;
  wire oe_actual_i_3__3_n_0;
  wire oe_actual_i_3__4_n_0;
  wire oe_actual_i_3__5_n_0;
  wire oe_actual_i_3__6_n_0;
  wire oe_actual_i_3__7_n_0;
  wire oe_actual_i_3__8_n_0;
  wire oe_actual_i_3__9_n_0;
  wire oe_actual_i_3_n_0;
  wire oe_actual_i_4__0_n_0;
  wire oe_actual_i_4__1_n_0;
  wire oe_actual_i_4__2_n_0;
  wire oe_actual_i_4__3_n_0;
  wire oe_actual_i_4__4_n_0;
  wire oe_actual_i_4__5_n_0;
  wire oe_actual_i_4__6_n_0;
  wire oe_actual_i_4__7_n_0;
  wire oe_actual_i_4__8_n_0;
  wire oe_actual_i_4__9_n_0;
  wire oe_actual_i_4_n_0;
  wire oe_actual_i_5__0_n_0;
  wire oe_actual_i_5__1_n_0;
  wire oe_actual_i_5__2_n_0;
  wire oe_actual_i_5__3_n_0;
  wire oe_actual_i_5__4_n_0;
  wire oe_actual_i_5__5_n_0;
  wire oe_actual_i_5__6_n_0;
  wire oe_actual_i_5__7_n_0;
  wire oe_actual_i_5__8_n_0;
  wire oe_actual_i_5__9_n_0;
  wire oe_actual_i_5_n_0;
  wire oe_actual_i_6__0_n_0;
  wire oe_actual_i_6__1_n_0;
  wire oe_actual_i_6__2_n_0;
  wire oe_actual_i_6__3_n_0;
  wire oe_actual_i_6__4_n_0;
  wire oe_actual_i_6__5_n_0;
  wire oe_actual_i_6__6_n_0;
  wire oe_actual_i_6__7_n_0;
  wire oe_actual_i_6__8_n_0;
  wire oe_actual_i_6__9_n_0;
  wire oe_actual_i_6_n_0;
  wire oe_actual_i_7__0_n_0;
  wire oe_actual_i_7__1_n_0;
  wire oe_actual_i_7__2_n_0;
  wire oe_actual_i_7__3_n_0;
  wire oe_actual_i_7__4_n_0;
  wire oe_actual_i_7__5_n_0;
  wire oe_actual_i_7__6_n_0;
  wire oe_actual_i_7__7_n_0;
  wire oe_actual_i_7__8_n_0;
  wire oe_actual_i_7__9_n_0;
  wire oe_actual_i_7_n_0;
  wire oe_actual_i_8__0_n_0;
  wire oe_actual_i_8__1_n_0;
  wire oe_actual_i_8__2_n_0;
  wire oe_actual_i_8__3_n_0;
  wire oe_actual_i_8__4_n_0;
  wire oe_actual_i_8__5_n_0;
  wire oe_actual_i_8__6_n_0;
  wire oe_actual_i_8__7_n_0;
  wire oe_actual_i_8__8_n_0;
  wire oe_actual_i_8__9_n_0;
  wire oe_actual_i_8_n_0;
  wire oe_actual_i_9__0_n_0;
  wire oe_actual_i_9__1_n_0;
  wire oe_actual_i_9__2_n_0;
  wire oe_actual_i_9__3_n_0;
  wire oe_actual_i_9__4_n_0;
  wire oe_actual_i_9__5_n_0;
  wire oe_actual_i_9__6_n_0;
  wire oe_actual_i_9__7_n_0;
  wire oe_actual_i_9__8_n_0;
  wire oe_actual_i_9__9_n_0;
  wire oe_actual_i_9_n_0;
  wire p_0_in;
  wire p_0_in0_in;
  wire p_0_in101_in;
  wire p_0_in103_in;
  wire p_0_in105_in;
  wire p_0_in107_in;
  wire p_0_in109_in;
  wire p_0_in10_in;
  wire p_0_in111_in;
  wire p_0_in113_in;
  wire p_0_in115_in;
  wire p_0_in117_in;
  wire p_0_in11_in;
  wire p_0_in12_in;
  wire p_0_in13_in;
  wire p_0_in14_in;
  wire p_0_in15_in;
  wire p_0_in16_in;
  wire p_0_in17_in;
  wire p_0_in18_in;
  wire p_0_in19_in;
  wire p_0_in1_in;
  wire p_0_in20_in;
  wire p_0_in21_in;
  wire p_0_in22_in;
  wire p_0_in23_in;
  wire p_0_in24_in;
  wire p_0_in25_in;
  wire p_0_in269_in;
  wire p_0_in26_in;
  wire p_0_in273_in;
  wire p_0_in277_in;
  wire p_0_in27_in;
  wire p_0_in281_in;
  wire p_0_in285_in;
  wire p_0_in289_in;
  wire p_0_in28_in;
  wire p_0_in293_in;
  wire p_0_in297_in;
  wire p_0_in29_in;
  wire p_0_in2_in;
  wire p_0_in301_in;
  wire p_0_in305_in;
  wire p_0_in309_in;
  wire p_0_in313_in;
  wire p_0_in317_in;
  wire p_0_in321_in;
  wire p_0_in325_in;
  wire p_0_in329_in;
  wire p_0_in333_in;
  wire p_0_in337_in;
  wire p_0_in341_in;
  wire p_0_in345_in;
  wire p_0_in349_in;
  wire p_0_in353_in;
  wire p_0_in357_in;
  wire p_0_in361_in;
  wire p_0_in365_in;
  wire p_0_in369_in;
  wire p_0_in373_in;
  wire p_0_in377_in;
  wire p_0_in381_in;
  wire p_0_in385_in;
  wire p_0_in3_in;
  wire p_0_in4_in;
  wire p_0_in57_in;
  wire p_0_in59_in;
  wire p_0_in5_in;
  wire p_0_in61_in;
  wire p_0_in63_in;
  wire p_0_in65_in;
  wire p_0_in67_in;
  wire p_0_in69_in;
  wire p_0_in6_in;
  wire p_0_in71_in;
  wire p_0_in73_in;
  wire p_0_in75_in;
  wire p_0_in77_in;
  wire p_0_in79_in;
  wire p_0_in7_in;
  wire p_0_in81_in;
  wire p_0_in83_in;
  wire p_0_in85_in;
  wire p_0_in87_in;
  wire p_0_in89_in;
  wire p_0_in8_in;
  wire p_0_in91_in;
  wire p_0_in93_in;
  wire p_0_in95_in;
  wire p_0_in97_in;
  wire p_0_in99_in;
  wire p_0_in9_in;
  wire p_11_in;
  wire p_13_in;
  wire p_15_in;
  wire p_17_in;
  wire p_19_in;
  wire p_1_in;
  wire p_1_in100_in;
  wire p_1_in103_in;
  wire p_1_in139_in;
  wire p_1_in141_in;
  wire p_1_in143_in;
  wire p_1_in145_in;
  wire p_1_in147_in;
  wire p_1_in149_in;
  wire p_1_in151_in;
  wire p_1_in153_in;
  wire p_1_in155_in;
  wire p_1_in157_in;
  wire p_1_in159_in;
  wire p_1_in161_in;
  wire p_1_in163_in;
  wire p_1_in165_in;
  wire p_1_in167_in;
  wire p_1_in169_in;
  wire p_1_in171_in;
  wire p_1_in173_in;
  wire p_1_in175_in;
  wire p_1_in177_in;
  wire p_1_in179_in;
  wire p_1_in181_in;
  wire p_1_in183_in;
  wire p_1_in185_in;
  wire p_1_in187_in;
  wire p_1_in189_in;
  wire p_1_in191_in;
  wire p_1_in193_in;
  wire p_1_in195_in;
  wire p_1_in197_in;
  wire p_1_in199_in;
  wire p_1_in267_in;
  wire p_1_in271_in;
  wire p_1_in275_in;
  wire p_1_in279_in;
  wire p_1_in283_in;
  wire p_1_in287_in;
  wire p_1_in291_in;
  wire p_1_in295_in;
  wire p_1_in299_in;
  wire p_1_in303_in;
  wire p_1_in307_in;
  wire p_1_in311_in;
  wire p_1_in315_in;
  wire p_1_in319_in;
  wire p_1_in323_in;
  wire p_1_in327_in;
  wire p_1_in331_in;
  wire p_1_in335_in;
  wire p_1_in339_in;
  wire p_1_in343_in;
  wire p_1_in347_in;
  wire p_1_in351_in;
  wire p_1_in355_in;
  wire p_1_in359_in;
  wire p_1_in363_in;
  wire p_1_in367_in;
  wire p_1_in371_in;
  wire p_1_in375_in;
  wire p_1_in379_in;
  wire p_1_in383_in;
  wire p_1_in387_in;
  wire p_1_in67_in;
  wire p_1_in70_in;
  wire p_1_in73_in;
  wire p_1_in76_in;
  wire p_1_in79_in;
  wire p_1_in82_in;
  wire p_1_in85_in;
  wire p_1_in88_in;
  wire p_1_in91_in;
  wire p_1_in94_in;
  wire p_1_in97_in;
  wire p_21_in;
  wire p_23_in;
  wire p_25_in;
  wire p_27_in;
  wire p_29_in;
  wire p_2_in;
  wire p_31_in;
  wire p_33_in;
  wire p_35_in;
  wire p_3_in;
  wire p_5_in;
  wire p_7_in;
  wire p_9_in;
  wire \pwm_cnt[0]_i_10_n_0 ;
  wire \pwm_cnt[0]_i_11_n_0 ;
  wire \pwm_cnt[0]_i_12_n_0 ;
  wire \pwm_cnt[0]_i_13_n_0 ;
  wire \pwm_cnt[0]_i_14_n_0 ;
  wire \pwm_cnt[0]_i_15_n_0 ;
  wire \pwm_cnt[0]_i_16_n_0 ;
  wire \pwm_cnt[0]_i_17_n_0 ;
  wire \pwm_cnt[0]_i_18_n_0 ;
  wire \pwm_cnt[0]_i_19_n_0 ;
  wire \pwm_cnt[0]_i_20_n_0 ;
  wire \pwm_cnt[0]_i_21_n_0 ;
  wire \pwm_cnt[0]_i_22_n_0 ;
  wire \pwm_cnt[0]_i_23_n_0 ;
  wire \pwm_cnt[0]_i_24_n_0 ;
  wire \pwm_cnt[0]_i_27_n_0 ;
  wire \pwm_cnt[0]_i_28_n_0 ;
  wire \pwm_cnt[0]_i_29_n_0 ;
  wire \pwm_cnt[0]_i_30_n_0 ;
  wire \pwm_cnt[0]_i_31_n_0 ;
  wire \pwm_cnt[0]_i_32_n_0 ;
  wire \pwm_cnt[0]_i_33_n_0 ;
  wire \pwm_cnt[0]_i_34_n_0 ;
  wire \pwm_cnt[0]_i_35_n_0 ;
  wire \pwm_cnt[0]_i_36_n_0 ;
  wire \pwm_cnt[0]_i_37_n_0 ;
  wire \pwm_cnt[0]_i_38_n_0 ;
  wire \pwm_cnt[0]_i_39_n_0 ;
  wire \pwm_cnt[0]_i_40_n_0 ;
  wire \pwm_cnt[0]_i_41_n_0 ;
  wire \pwm_cnt[0]_i_42_n_0 ;
  wire \pwm_cnt[0]_i_4_n_0 ;
  wire \pwm_cnt[0]_i_5_n_0 ;
  wire \pwm_cnt[0]_i_6_n_0 ;
  wire \pwm_cnt[0]_i_7_n_0 ;
  wire \pwm_cnt[0]_i_8_n_0 ;
  wire \pwm_cnt[0]_i_9_n_0 ;
  wire \pwm_cnt[12]_i_2_n_0 ;
  wire \pwm_cnt[12]_i_3_n_0 ;
  wire \pwm_cnt[12]_i_4_n_0 ;
  wire \pwm_cnt[12]_i_5_n_0 ;
  wire \pwm_cnt[4]_i_2_n_0 ;
  wire \pwm_cnt[4]_i_3_n_0 ;
  wire \pwm_cnt[4]_i_4_n_0 ;
  wire \pwm_cnt[4]_i_5_n_0 ;
  wire \pwm_cnt[8]_i_2_n_0 ;
  wire \pwm_cnt[8]_i_3_n_0 ;
  wire \pwm_cnt[8]_i_4_n_0 ;
  wire \pwm_cnt[8]_i_5_n_0 ;
  wire [15:0]pwm_cnt_reg;
  wire \pwm_cnt_reg[0]_i_1_n_1 ;
  wire \pwm_cnt_reg[0]_i_1_n_2 ;
  wire \pwm_cnt_reg[0]_i_1_n_3 ;
  wire \pwm_cnt_reg[0]_i_25_n_1 ;
  wire \pwm_cnt_reg[0]_i_25_n_2 ;
  wire \pwm_cnt_reg[0]_i_25_n_3 ;
  wire \pwm_cnt_reg[0]_i_26_n_0 ;
  wire \pwm_cnt_reg[0]_i_26_n_1 ;
  wire \pwm_cnt_reg[0]_i_26_n_2 ;
  wire \pwm_cnt_reg[0]_i_26_n_3 ;
  wire \pwm_cnt_reg[0]_i_2_n_0 ;
  wire \pwm_cnt_reg[0]_i_2_n_1 ;
  wire \pwm_cnt_reg[0]_i_2_n_2 ;
  wire \pwm_cnt_reg[0]_i_2_n_3 ;
  wire \pwm_cnt_reg[0]_i_2_n_4 ;
  wire \pwm_cnt_reg[0]_i_2_n_5 ;
  wire \pwm_cnt_reg[0]_i_2_n_6 ;
  wire \pwm_cnt_reg[0]_i_2_n_7 ;
  wire \pwm_cnt_reg[0]_i_3_n_0 ;
  wire \pwm_cnt_reg[0]_i_3_n_1 ;
  wire \pwm_cnt_reg[0]_i_3_n_2 ;
  wire \pwm_cnt_reg[0]_i_3_n_3 ;
  wire \pwm_cnt_reg[12]_i_1_n_1 ;
  wire \pwm_cnt_reg[12]_i_1_n_2 ;
  wire \pwm_cnt_reg[12]_i_1_n_3 ;
  wire \pwm_cnt_reg[12]_i_1_n_4 ;
  wire \pwm_cnt_reg[12]_i_1_n_5 ;
  wire \pwm_cnt_reg[12]_i_1_n_6 ;
  wire \pwm_cnt_reg[12]_i_1_n_7 ;
  wire [0:0]\pwm_cnt_reg[15]_0 ;
  wire [0:0]\pwm_cnt_reg[15]_1 ;
  wire [0:0]\pwm_cnt_reg[15]_2 ;
  wire [0:0]\pwm_cnt_reg[15]_3 ;
  wire [0:0]\pwm_cnt_reg[15]_4 ;
  wire [0:0]\pwm_cnt_reg[15]_5 ;
  wire [0:0]\pwm_cnt_reg[15]_6 ;
  wire [0:0]\pwm_cnt_reg[15]_7 ;
  wire [0:0]\pwm_cnt_reg[15]_8 ;
  wire [0:0]\pwm_cnt_reg[15]_9 ;
  wire \pwm_cnt_reg[4]_i_1_n_0 ;
  wire \pwm_cnt_reg[4]_i_1_n_1 ;
  wire \pwm_cnt_reg[4]_i_1_n_2 ;
  wire \pwm_cnt_reg[4]_i_1_n_3 ;
  wire \pwm_cnt_reg[4]_i_1_n_4 ;
  wire \pwm_cnt_reg[4]_i_1_n_5 ;
  wire \pwm_cnt_reg[4]_i_1_n_6 ;
  wire \pwm_cnt_reg[4]_i_1_n_7 ;
  wire \pwm_cnt_reg[8]_i_1_n_0 ;
  wire \pwm_cnt_reg[8]_i_1_n_1 ;
  wire \pwm_cnt_reg[8]_i_1_n_2 ;
  wire \pwm_cnt_reg[8]_i_1_n_3 ;
  wire \pwm_cnt_reg[8]_i_1_n_4 ;
  wire \pwm_cnt_reg[8]_i_1_n_5 ;
  wire \pwm_cnt_reg[8]_i_1_n_6 ;
  wire \pwm_cnt_reg[8]_i_1_n_7 ;
  wire \pwm_prescaler[0]_i_2_n_0 ;
  wire \pwm_prescaler[0]_i_3_n_0 ;
  wire \pwm_prescaler[0]_i_4_n_0 ;
  wire \pwm_prescaler[0]_i_5_n_0 ;
  wire \pwm_prescaler[0]_i_6_n_0 ;
  wire \pwm_prescaler[12]_i_2_n_0 ;
  wire \pwm_prescaler[12]_i_3_n_0 ;
  wire \pwm_prescaler[12]_i_4_n_0 ;
  wire \pwm_prescaler[12]_i_5_n_0 ;
  wire \pwm_prescaler[4]_i_2_n_0 ;
  wire \pwm_prescaler[4]_i_3_n_0 ;
  wire \pwm_prescaler[4]_i_4_n_0 ;
  wire \pwm_prescaler[4]_i_5_n_0 ;
  wire \pwm_prescaler[8]_i_2_n_0 ;
  wire \pwm_prescaler[8]_i_3_n_0 ;
  wire \pwm_prescaler[8]_i_4_n_0 ;
  wire \pwm_prescaler[8]_i_5_n_0 ;
  wire [15:0]pwm_prescaler_reg;
  wire \pwm_prescaler_reg[0]_i_1_n_0 ;
  wire \pwm_prescaler_reg[0]_i_1_n_1 ;
  wire \pwm_prescaler_reg[0]_i_1_n_2 ;
  wire \pwm_prescaler_reg[0]_i_1_n_3 ;
  wire \pwm_prescaler_reg[0]_i_1_n_4 ;
  wire \pwm_prescaler_reg[0]_i_1_n_5 ;
  wire \pwm_prescaler_reg[0]_i_1_n_6 ;
  wire \pwm_prescaler_reg[0]_i_1_n_7 ;
  wire \pwm_prescaler_reg[12]_i_1_n_1 ;
  wire \pwm_prescaler_reg[12]_i_1_n_2 ;
  wire \pwm_prescaler_reg[12]_i_1_n_3 ;
  wire \pwm_prescaler_reg[12]_i_1_n_4 ;
  wire \pwm_prescaler_reg[12]_i_1_n_5 ;
  wire \pwm_prescaler_reg[12]_i_1_n_6 ;
  wire \pwm_prescaler_reg[12]_i_1_n_7 ;
  wire \pwm_prescaler_reg[4]_i_1_n_0 ;
  wire \pwm_prescaler_reg[4]_i_1_n_1 ;
  wire \pwm_prescaler_reg[4]_i_1_n_2 ;
  wire \pwm_prescaler_reg[4]_i_1_n_3 ;
  wire \pwm_prescaler_reg[4]_i_1_n_4 ;
  wire \pwm_prescaler_reg[4]_i_1_n_5 ;
  wire \pwm_prescaler_reg[4]_i_1_n_6 ;
  wire \pwm_prescaler_reg[4]_i_1_n_7 ;
  wire \pwm_prescaler_reg[8]_i_1_n_0 ;
  wire \pwm_prescaler_reg[8]_i_1_n_1 ;
  wire \pwm_prescaler_reg[8]_i_1_n_2 ;
  wire \pwm_prescaler_reg[8]_i_1_n_3 ;
  wire \pwm_prescaler_reg[8]_i_1_n_4 ;
  wire \pwm_prescaler_reg[8]_i_1_n_5 ;
  wire \pwm_prescaler_reg[8]_i_1_n_6 ;
  wire \pwm_prescaler_reg[8]_i_1_n_7 ;
  wire s_axi_aresetn;
  wire s_axi_aresetn_IBUF;
  wire \s_axi_rdata_OBUF[0]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[0]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[0]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[0]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[0]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[10]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[11]_inst_i_16_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[12]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[13]_inst_i_3 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_15_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_16_n_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_6_0 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_6_1 ;
  wire \s_axi_rdata_OBUF[14]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_16_n_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_5_0 ;
  wire \s_axi_rdata_OBUF[15]_inst_i_5_1 ;
  wire \s_axi_rdata_OBUF[16]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[16]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[16]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[16]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[16]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[17]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[17]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[17]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[17]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[17]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[18]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[18]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[18]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[18]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[18]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[19]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[19]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[19]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[19]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[1]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[20]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[20]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[20]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[20]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[20]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[21]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[21]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[21]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[21]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[21]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[22]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[22]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[22]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[22]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[23]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[23]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[23]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[23]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[23]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[24]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[24]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[24]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[24]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[25]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[25]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[25]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[25]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[25]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[26]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[26]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[26]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[26]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[27]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[27]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[27]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[27]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[28]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[28]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[28]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[28]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[28]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[29]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[29]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[29]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[29]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[29]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[2]_inst_i_16_n_0 ;
  wire \s_axi_rdata_OBUF[30]_inst_i_5_n_0 ;
  wire \s_axi_rdata_OBUF[30]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[30]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[30]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_1 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[31]_inst_i_17_n_0 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[3]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_16_n_0 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_3 ;
  wire \s_axi_rdata_OBUF[4]_inst_i_3_0 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[5]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[6]_inst_i_16_n_0 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_10_n_0 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[7]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_5 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_6_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_7_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_8_n_0 ;
  wire \s_axi_rdata_OBUF[8]_inst_i_9_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_11_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_12_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_13_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_14_n_0 ;
  wire \s_axi_rdata_OBUF[9]_inst_i_16_n_0 ;
  wire \s_reg_data_o_reg[0]_0 ;
  wire \s_reg_data_o_reg[0]_1 ;
  wire \s_reg_data_o_reg[0]_2 ;
  wire \s_reg_data_o_reg[10]_0 ;
  wire \s_reg_data_o_reg[10]_1 ;
  wire \s_reg_data_o_reg[11]_0 ;
  wire \s_reg_data_o_reg[11]_1 ;
  wire \s_reg_data_o_reg[12]_0 ;
  wire \s_reg_data_o_reg[12]_1 ;
  wire \s_reg_data_o_reg[13]_0 ;
  wire \s_reg_data_o_reg[13]_1 ;
  wire \s_reg_data_o_reg[14]_0 ;
  wire \s_reg_data_o_reg[15]_0 ;
  wire \s_reg_data_o_reg[15]_1 ;
  wire \s_reg_data_o_reg[16]_0 ;
  wire \s_reg_data_o_reg[16]_1 ;
  wire \s_reg_data_o_reg[17]_0 ;
  wire \s_reg_data_o_reg[17]_1 ;
  wire \s_reg_data_o_reg[18]_0 ;
  wire \s_reg_data_o_reg[18]_1 ;
  wire \s_reg_data_o_reg[19]_0 ;
  wire \s_reg_data_o_reg[19]_1 ;
  wire \s_reg_data_o_reg[1]_0 ;
  wire \s_reg_data_o_reg[1]_1 ;
  wire \s_reg_data_o_reg[1]_2 ;
  wire \s_reg_data_o_reg[20]_0 ;
  wire \s_reg_data_o_reg[20]_1 ;
  wire \s_reg_data_o_reg[21]_0 ;
  wire \s_reg_data_o_reg[21]_1 ;
  wire \s_reg_data_o_reg[22]_0 ;
  wire \s_reg_data_o_reg[22]_1 ;
  wire \s_reg_data_o_reg[23]_0 ;
  wire \s_reg_data_o_reg[23]_1 ;
  wire \s_reg_data_o_reg[24]_0 ;
  wire \s_reg_data_o_reg[24]_1 ;
  wire \s_reg_data_o_reg[25]_0 ;
  wire \s_reg_data_o_reg[25]_1 ;
  wire \s_reg_data_o_reg[26]_0 ;
  wire \s_reg_data_o_reg[26]_1 ;
  wire \s_reg_data_o_reg[27]_0 ;
  wire \s_reg_data_o_reg[27]_1 ;
  wire \s_reg_data_o_reg[28]_0 ;
  wire \s_reg_data_o_reg[28]_1 ;
  wire \s_reg_data_o_reg[29]_0 ;
  wire \s_reg_data_o_reg[29]_1 ;
  wire \s_reg_data_o_reg[2]_0 ;
  wire \s_reg_data_o_reg[2]_1 ;
  wire \s_reg_data_o_reg[30]_0 ;
  wire \s_reg_data_o_reg[30]_1 ;
  wire \s_reg_data_o_reg[31]_0 ;
  wire \s_reg_data_o_reg[31]_1 ;
  wire \s_reg_data_o_reg[3]_0 ;
  wire \s_reg_data_o_reg[3]_1 ;
  wire \s_reg_data_o_reg[4]_0 ;
  wire \s_reg_data_o_reg[5]_0 ;
  wire \s_reg_data_o_reg[5]_1 ;
  wire \s_reg_data_o_reg[6]_0 ;
  wire \s_reg_data_o_reg[6]_1 ;
  wire \s_reg_data_o_reg[7]_0 ;
  wire \s_reg_data_o_reg[7]_1 ;
  wire \s_reg_data_o_reg[8]_0 ;
  wire \s_reg_data_o_reg[9]_0 ;
  wire \s_reg_data_o_reg[9]_1 ;
  wire \s_reg_deb_en_reg[0]_0 ;
  wire \s_reg_deb_en_reg[10]_0 ;
  wire \s_reg_deb_en_reg[11]_0 ;
  wire \s_reg_deb_en_reg[12]_0 ;
  wire \s_reg_deb_en_reg[13]_0 ;
  wire \s_reg_deb_en_reg[14]_0 ;
  wire \s_reg_deb_en_reg[15]_0 ;
  wire \s_reg_deb_en_reg[16]_0 ;
  wire \s_reg_deb_en_reg[17]_0 ;
  wire \s_reg_deb_en_reg[18]_0 ;
  wire \s_reg_deb_en_reg[19]_0 ;
  wire \s_reg_deb_en_reg[1]_0 ;
  wire \s_reg_deb_en_reg[20]_0 ;
  wire \s_reg_deb_en_reg[21]_0 ;
  wire \s_reg_deb_en_reg[22]_0 ;
  wire \s_reg_deb_en_reg[23]_0 ;
  wire \s_reg_deb_en_reg[24]_0 ;
  wire \s_reg_deb_en_reg[25]_0 ;
  wire \s_reg_deb_en_reg[26]_0 ;
  wire \s_reg_deb_en_reg[27]_0 ;
  wire \s_reg_deb_en_reg[28]_0 ;
  wire \s_reg_deb_en_reg[29]_0 ;
  wire \s_reg_deb_en_reg[2]_0 ;
  wire \s_reg_deb_en_reg[30]_0 ;
  wire \s_reg_deb_en_reg[31]_0 ;
  wire \s_reg_deb_en_reg[3]_0 ;
  wire \s_reg_deb_en_reg[4]_0 ;
  wire \s_reg_deb_en_reg[5]_0 ;
  wire \s_reg_deb_en_reg[6]_0 ;
  wire \s_reg_deb_en_reg[7]_0 ;
  wire \s_reg_deb_en_reg[8]_0 ;
  wire \s_reg_deb_en_reg[9]_0 ;
  wire \s_reg_deb_en_reg_n_0_[0] ;
  wire \s_reg_deb_en_reg_n_0_[10] ;
  wire \s_reg_deb_en_reg_n_0_[11] ;
  wire \s_reg_deb_en_reg_n_0_[12] ;
  wire \s_reg_deb_en_reg_n_0_[13] ;
  wire \s_reg_deb_en_reg_n_0_[14] ;
  wire \s_reg_deb_en_reg_n_0_[15] ;
  wire \s_reg_deb_en_reg_n_0_[16] ;
  wire \s_reg_deb_en_reg_n_0_[17] ;
  wire \s_reg_deb_en_reg_n_0_[18] ;
  wire \s_reg_deb_en_reg_n_0_[19] ;
  wire \s_reg_deb_en_reg_n_0_[20] ;
  wire \s_reg_deb_en_reg_n_0_[21] ;
  wire \s_reg_deb_en_reg_n_0_[22] ;
  wire \s_reg_deb_en_reg_n_0_[23] ;
  wire \s_reg_deb_en_reg_n_0_[24] ;
  wire \s_reg_deb_en_reg_n_0_[25] ;
  wire \s_reg_deb_en_reg_n_0_[26] ;
  wire \s_reg_deb_en_reg_n_0_[27] ;
  wire \s_reg_deb_en_reg_n_0_[28] ;
  wire \s_reg_deb_en_reg_n_0_[29] ;
  wire \s_reg_deb_en_reg_n_0_[2] ;
  wire \s_reg_deb_en_reg_n_0_[30] ;
  wire \s_reg_deb_en_reg_n_0_[31] ;
  wire \s_reg_deb_en_reg_n_0_[3] ;
  wire \s_reg_deb_en_reg_n_0_[4] ;
  wire \s_reg_deb_en_reg_n_0_[5] ;
  wire \s_reg_deb_en_reg_n_0_[6] ;
  wire \s_reg_deb_en_reg_n_0_[7] ;
  wire \s_reg_deb_en_reg_n_0_[8] ;
  wire \s_reg_deb_en_reg_n_0_[9] ;
  wire [3:0]\s_reg_deb_th_reg[24]_0 ;
  wire \s_reg_deb_th_reg_n_0_[0] ;
  wire \s_reg_deb_th_reg_n_0_[10] ;
  wire \s_reg_deb_th_reg_n_0_[11] ;
  wire \s_reg_deb_th_reg_n_0_[12] ;
  wire \s_reg_deb_th_reg_n_0_[13] ;
  wire \s_reg_deb_th_reg_n_0_[14] ;
  wire \s_reg_deb_th_reg_n_0_[15] ;
  wire \s_reg_deb_th_reg_n_0_[16] ;
  wire \s_reg_deb_th_reg_n_0_[17] ;
  wire \s_reg_deb_th_reg_n_0_[18] ;
  wire \s_reg_deb_th_reg_n_0_[19] ;
  wire \s_reg_deb_th_reg_n_0_[1] ;
  wire \s_reg_deb_th_reg_n_0_[20] ;
  wire \s_reg_deb_th_reg_n_0_[21] ;
  wire \s_reg_deb_th_reg_n_0_[22] ;
  wire \s_reg_deb_th_reg_n_0_[23] ;
  wire \s_reg_deb_th_reg_n_0_[24] ;
  wire \s_reg_deb_th_reg_n_0_[25] ;
  wire \s_reg_deb_th_reg_n_0_[26] ;
  wire \s_reg_deb_th_reg_n_0_[27] ;
  wire \s_reg_deb_th_reg_n_0_[28] ;
  wire \s_reg_deb_th_reg_n_0_[29] ;
  wire \s_reg_deb_th_reg_n_0_[2] ;
  wire \s_reg_deb_th_reg_n_0_[30] ;
  wire \s_reg_deb_th_reg_n_0_[31] ;
  wire \s_reg_deb_th_reg_n_0_[3] ;
  wire \s_reg_deb_th_reg_n_0_[4] ;
  wire \s_reg_deb_th_reg_n_0_[5] ;
  wire \s_reg_deb_th_reg_n_0_[6] ;
  wire \s_reg_deb_th_reg_n_0_[7] ;
  wire \s_reg_deb_th_reg_n_0_[8] ;
  wire \s_reg_deb_th_reg_n_0_[9] ;
  wire [3:0]\s_reg_dir_reg[24]_0 ;
  wire [31:0]\s_reg_dir_reg[31]_0 ;
  wire [3:0]\s_reg_int_any_reg[24]_0 ;
  wire \s_reg_int_any_reg_n_0_[0] ;
  wire \s_reg_int_any_reg_n_0_[10] ;
  wire \s_reg_int_any_reg_n_0_[11] ;
  wire \s_reg_int_any_reg_n_0_[12] ;
  wire \s_reg_int_any_reg_n_0_[13] ;
  wire \s_reg_int_any_reg_n_0_[14] ;
  wire \s_reg_int_any_reg_n_0_[15] ;
  wire \s_reg_int_any_reg_n_0_[16] ;
  wire \s_reg_int_any_reg_n_0_[17] ;
  wire \s_reg_int_any_reg_n_0_[18] ;
  wire \s_reg_int_any_reg_n_0_[19] ;
  wire \s_reg_int_any_reg_n_0_[1] ;
  wire \s_reg_int_any_reg_n_0_[20] ;
  wire \s_reg_int_any_reg_n_0_[21] ;
  wire \s_reg_int_any_reg_n_0_[22] ;
  wire \s_reg_int_any_reg_n_0_[23] ;
  wire \s_reg_int_any_reg_n_0_[24] ;
  wire \s_reg_int_any_reg_n_0_[25] ;
  wire \s_reg_int_any_reg_n_0_[26] ;
  wire \s_reg_int_any_reg_n_0_[27] ;
  wire \s_reg_int_any_reg_n_0_[28] ;
  wire \s_reg_int_any_reg_n_0_[29] ;
  wire \s_reg_int_any_reg_n_0_[2] ;
  wire \s_reg_int_any_reg_n_0_[30] ;
  wire \s_reg_int_any_reg_n_0_[31] ;
  wire \s_reg_int_any_reg_n_0_[3] ;
  wire \s_reg_int_any_reg_n_0_[4] ;
  wire \s_reg_int_any_reg_n_0_[5] ;
  wire \s_reg_int_any_reg_n_0_[6] ;
  wire \s_reg_int_any_reg_n_0_[7] ;
  wire \s_reg_int_any_reg_n_0_[8] ;
  wire \s_reg_int_any_reg_n_0_[9] ;
  wire [3:0]\s_reg_int_en_reg[24]_0 ;
  wire \s_reg_int_en_reg_n_0_[0] ;
  wire \s_reg_int_pol_reg[0]_0 ;
  wire \s_reg_int_pol_reg[10]_0 ;
  wire \s_reg_int_pol_reg[11]_0 ;
  wire \s_reg_int_pol_reg[12]_0 ;
  wire \s_reg_int_pol_reg[13]_0 ;
  wire \s_reg_int_pol_reg[14]_0 ;
  wire \s_reg_int_pol_reg[16]_0 ;
  wire \s_reg_int_pol_reg[17]_0 ;
  wire \s_reg_int_pol_reg[19]_0 ;
  wire \s_reg_int_pol_reg[1]_0 ;
  wire \s_reg_int_pol_reg[20]_0 ;
  wire \s_reg_int_pol_reg[21]_0 ;
  wire \s_reg_int_pol_reg[23]_0 ;
  wire \s_reg_int_pol_reg[24]_0 ;
  wire [3:0]\s_reg_int_pol_reg[24]_1 ;
  wire \s_reg_int_pol_reg[25]_0 ;
  wire \s_reg_int_pol_reg[27]_0 ;
  wire \s_reg_int_pol_reg[28]_0 ;
  wire \s_reg_int_pol_reg[29]_0 ;
  wire \s_reg_int_pol_reg[31]_0 ;
  wire \s_reg_int_pol_reg[3]_0 ;
  wire \s_reg_int_pol_reg[5]_0 ;
  wire \s_reg_int_pol_reg[6]_0 ;
  wire \s_reg_int_pol_reg[7]_0 ;
  wire \s_reg_int_pol_reg[9]_0 ;
  wire \s_reg_int_pol_reg_n_0_[0] ;
  wire \s_reg_int_pol_reg_n_0_[10] ;
  wire \s_reg_int_pol_reg_n_0_[11] ;
  wire \s_reg_int_pol_reg_n_0_[12] ;
  wire \s_reg_int_pol_reg_n_0_[13] ;
  wire \s_reg_int_pol_reg_n_0_[14] ;
  wire \s_reg_int_pol_reg_n_0_[15] ;
  wire \s_reg_int_pol_reg_n_0_[16] ;
  wire \s_reg_int_pol_reg_n_0_[17] ;
  wire \s_reg_int_pol_reg_n_0_[18] ;
  wire \s_reg_int_pol_reg_n_0_[19] ;
  wire \s_reg_int_pol_reg_n_0_[20] ;
  wire \s_reg_int_pol_reg_n_0_[21] ;
  wire \s_reg_int_pol_reg_n_0_[22] ;
  wire \s_reg_int_pol_reg_n_0_[23] ;
  wire \s_reg_int_pol_reg_n_0_[24] ;
  wire \s_reg_int_pol_reg_n_0_[25] ;
  wire \s_reg_int_pol_reg_n_0_[26] ;
  wire \s_reg_int_pol_reg_n_0_[27] ;
  wire \s_reg_int_pol_reg_n_0_[28] ;
  wire \s_reg_int_pol_reg_n_0_[29] ;
  wire \s_reg_int_pol_reg_n_0_[2] ;
  wire \s_reg_int_pol_reg_n_0_[30] ;
  wire \s_reg_int_pol_reg_n_0_[31] ;
  wire \s_reg_int_pol_reg_n_0_[3] ;
  wire \s_reg_int_pol_reg_n_0_[4] ;
  wire \s_reg_int_pol_reg_n_0_[5] ;
  wire \s_reg_int_pol_reg_n_0_[6] ;
  wire \s_reg_int_pol_reg_n_0_[7] ;
  wire \s_reg_int_pol_reg_n_0_[8] ;
  wire \s_reg_int_pol_reg_n_0_[9] ;
  wire \s_reg_int_sts[15]_i_1_n_0 ;
  wire \s_reg_int_sts[15]_i_2_n_0 ;
  wire \s_reg_int_sts[18]_i_1_n_0 ;
  wire \s_reg_int_sts[18]_i_2_n_0 ;
  wire \s_reg_int_sts[22]_i_1_n_0 ;
  wire \s_reg_int_sts[22]_i_2_n_0 ;
  wire \s_reg_int_sts[26]_i_1_n_0 ;
  wire \s_reg_int_sts[26]_i_2_n_0 ;
  wire \s_reg_int_sts[2]_i_1_n_0 ;
  wire \s_reg_int_sts[2]_i_2_n_0 ;
  wire \s_reg_int_sts[30]_i_1_n_0 ;
  wire \s_reg_int_sts[30]_i_2_n_0 ;
  wire \s_reg_int_sts[4]_i_1_n_0 ;
  wire \s_reg_int_sts[4]_i_2_n_0 ;
  wire \s_reg_int_sts[8]_i_1_n_0 ;
  wire \s_reg_int_sts[8]_i_2_n_0 ;
  wire \s_reg_int_sts_reg[0]_0 ;
  wire \s_reg_int_sts_reg[0]_1 ;
  wire \s_reg_int_sts_reg[10]_0 ;
  wire \s_reg_int_sts_reg[11]_0 ;
  wire \s_reg_int_sts_reg[12]_0 ;
  wire \s_reg_int_sts_reg[13]_0 ;
  wire \s_reg_int_sts_reg[14]_0 ;
  wire \s_reg_int_sts_reg[15]_0 ;
  wire \s_reg_int_sts_reg[16]_0 ;
  wire \s_reg_int_sts_reg[17]_0 ;
  wire \s_reg_int_sts_reg[19]_0 ;
  wire \s_reg_int_sts_reg[1]_0 ;
  wire \s_reg_int_sts_reg[20]_0 ;
  wire \s_reg_int_sts_reg[21]_0 ;
  wire \s_reg_int_sts_reg[22]_0 ;
  wire \s_reg_int_sts_reg[23]_0 ;
  wire \s_reg_int_sts_reg[24]_0 ;
  wire \s_reg_int_sts_reg[25]_0 ;
  wire \s_reg_int_sts_reg[27]_0 ;
  wire \s_reg_int_sts_reg[28]_0 ;
  wire \s_reg_int_sts_reg[29]_0 ;
  wire \s_reg_int_sts_reg[30]_0 ;
  wire \s_reg_int_sts_reg[31]_0 ;
  wire \s_reg_int_sts_reg[3]_0 ;
  wire \s_reg_int_sts_reg[4]_0 ;
  wire \s_reg_int_sts_reg[5]_0 ;
  wire \s_reg_int_sts_reg[6]_0 ;
  wire \s_reg_int_sts_reg[7]_0 ;
  wire \s_reg_int_sts_reg[9]_0 ;
  wire [3:0]\s_reg_int_typ_reg[24]_0 ;
  wire \s_reg_int_typ_reg_n_0_[0] ;
  wire \s_reg_int_typ_reg_n_0_[1] ;
  wire [3:0]\s_reg_inv_in_reg[24]_0 ;
  wire \s_reg_inv_in_reg_n_0_[0] ;
  wire [3:0]\s_reg_inv_out_reg[24]_0 ;
  wire [31:0]\s_reg_inv_out_reg[31]_0 ;
  wire [3:0]\s_reg_od_en_reg[24]_0 ;
  wire [31:0]\s_reg_od_en_reg[31]_0 ;
  wire [3:0]\s_reg_pd_en_reg[24]_0 ;
  wire \s_reg_pd_en_reg_n_0_[0] ;
  wire \s_reg_pd_en_reg_n_0_[10] ;
  wire \s_reg_pd_en_reg_n_0_[11] ;
  wire \s_reg_pd_en_reg_n_0_[12] ;
  wire \s_reg_pd_en_reg_n_0_[13] ;
  wire \s_reg_pd_en_reg_n_0_[14] ;
  wire \s_reg_pd_en_reg_n_0_[15] ;
  wire \s_reg_pd_en_reg_n_0_[16] ;
  wire \s_reg_pd_en_reg_n_0_[17] ;
  wire \s_reg_pd_en_reg_n_0_[18] ;
  wire \s_reg_pd_en_reg_n_0_[19] ;
  wire \s_reg_pd_en_reg_n_0_[1] ;
  wire \s_reg_pd_en_reg_n_0_[20] ;
  wire \s_reg_pd_en_reg_n_0_[21] ;
  wire \s_reg_pd_en_reg_n_0_[22] ;
  wire \s_reg_pd_en_reg_n_0_[23] ;
  wire \s_reg_pd_en_reg_n_0_[24] ;
  wire \s_reg_pd_en_reg_n_0_[25] ;
  wire \s_reg_pd_en_reg_n_0_[26] ;
  wire \s_reg_pd_en_reg_n_0_[27] ;
  wire \s_reg_pd_en_reg_n_0_[28] ;
  wire \s_reg_pd_en_reg_n_0_[29] ;
  wire \s_reg_pd_en_reg_n_0_[2] ;
  wire \s_reg_pd_en_reg_n_0_[30] ;
  wire \s_reg_pd_en_reg_n_0_[31] ;
  wire \s_reg_pd_en_reg_n_0_[3] ;
  wire \s_reg_pd_en_reg_n_0_[4] ;
  wire \s_reg_pd_en_reg_n_0_[5] ;
  wire \s_reg_pd_en_reg_n_0_[6] ;
  wire \s_reg_pd_en_reg_n_0_[7] ;
  wire \s_reg_pd_en_reg_n_0_[8] ;
  wire \s_reg_pd_en_reg_n_0_[9] ;
  wire [3:0]\s_reg_pu_en_reg[24]_0 ;
  wire \s_reg_pu_en_reg_n_0_[0] ;
  wire \s_reg_pu_en_reg_n_0_[10] ;
  wire \s_reg_pu_en_reg_n_0_[11] ;
  wire \s_reg_pu_en_reg_n_0_[12] ;
  wire \s_reg_pu_en_reg_n_0_[13] ;
  wire \s_reg_pu_en_reg_n_0_[14] ;
  wire \s_reg_pu_en_reg_n_0_[15] ;
  wire \s_reg_pu_en_reg_n_0_[16] ;
  wire \s_reg_pu_en_reg_n_0_[17] ;
  wire \s_reg_pu_en_reg_n_0_[18] ;
  wire \s_reg_pu_en_reg_n_0_[19] ;
  wire \s_reg_pu_en_reg_n_0_[1] ;
  wire \s_reg_pu_en_reg_n_0_[20] ;
  wire \s_reg_pu_en_reg_n_0_[21] ;
  wire \s_reg_pu_en_reg_n_0_[22] ;
  wire \s_reg_pu_en_reg_n_0_[23] ;
  wire \s_reg_pu_en_reg_n_0_[24] ;
  wire \s_reg_pu_en_reg_n_0_[25] ;
  wire \s_reg_pu_en_reg_n_0_[26] ;
  wire \s_reg_pu_en_reg_n_0_[27] ;
  wire \s_reg_pu_en_reg_n_0_[28] ;
  wire \s_reg_pu_en_reg_n_0_[29] ;
  wire \s_reg_pu_en_reg_n_0_[2] ;
  wire \s_reg_pu_en_reg_n_0_[30] ;
  wire \s_reg_pu_en_reg_n_0_[31] ;
  wire \s_reg_pu_en_reg_n_0_[3] ;
  wire \s_reg_pu_en_reg_n_0_[4] ;
  wire \s_reg_pu_en_reg_n_0_[5] ;
  wire \s_reg_pu_en_reg_n_0_[6] ;
  wire \s_reg_pu_en_reg_n_0_[7] ;
  wire \s_reg_pu_en_reg_n_0_[8] ;
  wire \s_reg_pu_en_reg_n_0_[9] ;
  wire [3:0]\s_reg_pwm_cfg_reg[24]_0 ;
  wire \s_reg_pwm_duty_reg[0][0]_0 ;
  wire \s_reg_pwm_duty_reg[0][10]_0 ;
  wire [6:0]\s_reg_pwm_duty_reg[0][15]_0 ;
  wire \s_reg_pwm_duty_reg[0][1]_0 ;
  wire \s_reg_pwm_duty_reg[0][3]_0 ;
  wire \s_reg_pwm_duty_reg[0][4]_0 ;
  wire \s_reg_pwm_duty_reg[0][5]_0 ;
  wire \s_reg_pwm_duty_reg[0][7]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[0][8]_0 ;
  wire [9:0]\s_reg_pwm_duty_reg[10][15]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[10][8]_0 ;
  wire [6:0]\s_reg_pwm_duty_reg[1][15]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[1][8]_0 ;
  wire [2:0]\s_reg_pwm_duty_reg[2][15]_0 ;
  wire \s_reg_pwm_duty_reg[2][4]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[2][8]_0 ;
  wire \s_reg_pwm_duty_reg[3][11]_0 ;
  wire \s_reg_pwm_duty_reg[3][13]_0 ;
  wire [3:0]\s_reg_pwm_duty_reg[3][15]_0 ;
  wire \s_reg_pwm_duty_reg[3][6]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[3][8]_0 ;
  wire \s_reg_pwm_duty_reg[3][9]_0 ;
  wire \s_reg_pwm_duty_reg[4][0]_0 ;
  wire \s_reg_pwm_duty_reg[4][10]_0 ;
  wire \s_reg_pwm_duty_reg[4][14]_0 ;
  wire [7:0]\s_reg_pwm_duty_reg[4][15]_0 ;
  wire \s_reg_pwm_duty_reg[4][1]_0 ;
  wire \s_reg_pwm_duty_reg[4][3]_0 ;
  wire \s_reg_pwm_duty_reg[4][5]_0 ;
  wire \s_reg_pwm_duty_reg[4][7]_0 ;
  wire \s_reg_pwm_duty_reg[4][8]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[4][8]_1 ;
  wire [7:0]\s_reg_pwm_duty_reg[5][15]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[5][8]_0 ;
  wire [6:0]\s_reg_pwm_duty_reg[6][15]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[6][8]_0 ;
  wire [7:0]\s_reg_pwm_duty_reg[7][15]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[7][8]_0 ;
  wire \s_reg_pwm_duty_reg[8][0]_0 ;
  wire \s_reg_pwm_duty_reg[8][10]_0 ;
  wire [9:0]\s_reg_pwm_duty_reg[8][15]_0 ;
  wire \s_reg_pwm_duty_reg[8][1]_0 ;
  wire \s_reg_pwm_duty_reg[8][3]_0 ;
  wire \s_reg_pwm_duty_reg[8][5]_0 ;
  wire \s_reg_pwm_duty_reg[8][7]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[8][8]_0 ;
  wire [9:0]\s_reg_pwm_duty_reg[9][15]_0 ;
  wire [1:0]\s_reg_pwm_duty_reg[9][8]_0 ;
  wire \s_reg_pwm_duty_reg_n_0_[0][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[0][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[0][14] ;
  wire \s_reg_pwm_duty_reg_n_0_[0][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[0][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[0][4] ;
  wire \s_reg_pwm_duty_reg_n_0_[0][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[0][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[0][8] ;
  wire \s_reg_pwm_duty_reg_n_0_[10][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[10][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[10][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[10][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[10][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[10][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][14] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][4] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[1][8] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][11] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][13] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][14] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][4] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][6] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][8] ;
  wire \s_reg_pwm_duty_reg_n_0_[2][9] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][11] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][13] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][14] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][6] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][8] ;
  wire \s_reg_pwm_duty_reg_n_0_[3][9] ;
  wire \s_reg_pwm_duty_reg_n_0_[4][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[4][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[4][14] ;
  wire \s_reg_pwm_duty_reg_n_0_[4][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[4][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[4][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[4][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[4][8] ;
  wire \s_reg_pwm_duty_reg_n_0_[5][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[5][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[5][14] ;
  wire \s_reg_pwm_duty_reg_n_0_[5][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[5][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[5][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[5][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[5][8] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][14] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][4] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[6][8] ;
  wire \s_reg_pwm_duty_reg_n_0_[7][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[7][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[7][14] ;
  wire \s_reg_pwm_duty_reg_n_0_[7][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[7][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[7][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[7][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[7][8] ;
  wire \s_reg_pwm_duty_reg_n_0_[8][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[8][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[8][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[8][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[8][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[8][7] ;
  wire \s_reg_pwm_duty_reg_n_0_[9][0] ;
  wire \s_reg_pwm_duty_reg_n_0_[9][10] ;
  wire \s_reg_pwm_duty_reg_n_0_[9][1] ;
  wire \s_reg_pwm_duty_reg_n_0_[9][3] ;
  wire \s_reg_pwm_duty_reg_n_0_[9][5] ;
  wire \s_reg_pwm_duty_reg_n_0_[9][7] ;
  wire [3:0]\s_reg_pwm_en_reg[24]_0 ;
  wire [31:0]\s_reg_pwm_en_reg[31]_0 ;
  wire [3:0]\s_reg_wr_mask_reg[24]_0 ;
  wire [31:0]\s_reg_wr_mask_reg[31]_0 ;
  wire sel;
  wire [3:2]\NLW_gen_deb[0].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[0].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[0].gpio_i_deb_reg[0]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[0].gpio_i_deb_reg[0]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[0].gpio_i_deb_reg[0]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[0].gpio_i_deb_reg[0]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[10].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[10].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[10].gpio_i_deb_reg[10]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[10].gpio_i_deb_reg[10]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[10].gpio_i_deb_reg[10]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[10].gpio_i_deb_reg[10]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[11].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[11].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[11].gpio_i_deb_reg[11]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[11].gpio_i_deb_reg[11]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[11].gpio_i_deb_reg[11]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[11].gpio_i_deb_reg[11]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[12].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[12].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[12].gpio_i_deb_reg[12]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[12].gpio_i_deb_reg[12]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[12].gpio_i_deb_reg[12]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[12].gpio_i_deb_reg[12]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[13].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[13].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[13].gpio_i_deb_reg[13]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[13].gpio_i_deb_reg[13]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[13].gpio_i_deb_reg[13]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[13].gpio_i_deb_reg[13]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[14].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[14].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[14].gpio_i_deb_reg[14]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[14].gpio_i_deb_reg[14]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[14].gpio_i_deb_reg[14]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[14].gpio_i_deb_reg[14]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[15].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[15].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[15].gpio_i_deb_reg[15]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[15].gpio_i_deb_reg[15]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[15].gpio_i_deb_reg[15]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[15].gpio_i_deb_reg[15]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[16].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[16].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[16].gpio_i_deb_reg[16]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[16].gpio_i_deb_reg[16]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[16].gpio_i_deb_reg[16]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[16].gpio_i_deb_reg[16]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[17].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[17].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[17].gpio_i_deb_reg[17]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[17].gpio_i_deb_reg[17]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[17].gpio_i_deb_reg[17]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[17].gpio_i_deb_reg[17]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[18].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[18].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[18].gpio_i_deb_reg[18]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[18].gpio_i_deb_reg[18]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[18].gpio_i_deb_reg[18]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[18].gpio_i_deb_reg[18]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[19].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[19].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[19].gpio_i_deb_reg[19]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[19].gpio_i_deb_reg[19]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[19].gpio_i_deb_reg[19]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[19].gpio_i_deb_reg[19]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[1].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[1].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[1].gpio_i_deb_reg[1]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[1].gpio_i_deb_reg[1]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[1].gpio_i_deb_reg[1]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[1].gpio_i_deb_reg[1]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[20].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[20].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[20].gpio_i_deb_reg[20]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[20].gpio_i_deb_reg[20]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[20].gpio_i_deb_reg[20]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[20].gpio_i_deb_reg[20]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[21].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[21].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[21].gpio_i_deb_reg[21]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[21].gpio_i_deb_reg[21]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[21].gpio_i_deb_reg[21]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[21].gpio_i_deb_reg[21]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[22].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[22].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[22].gpio_i_deb_reg[22]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[22].gpio_i_deb_reg[22]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[22].gpio_i_deb_reg[22]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[22].gpio_i_deb_reg[22]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[23].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[23].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[23].gpio_i_deb_reg[23]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[23].gpio_i_deb_reg[23]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[23].gpio_i_deb_reg[23]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[23].gpio_i_deb_reg[23]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[24].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[24].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[24].gpio_i_deb_reg[24]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[24].gpio_i_deb_reg[24]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[24].gpio_i_deb_reg[24]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[24].gpio_i_deb_reg[24]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[25].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[25].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[25].gpio_i_deb_reg[25]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[25].gpio_i_deb_reg[25]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[25].gpio_i_deb_reg[25]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[25].gpio_i_deb_reg[25]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[26].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[26].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[26].gpio_i_deb_reg[26]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[26].gpio_i_deb_reg[26]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[26].gpio_i_deb_reg[26]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[26].gpio_i_deb_reg[26]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[27].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[27].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[27].gpio_i_deb_reg[27]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[27].gpio_i_deb_reg[27]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[27].gpio_i_deb_reg[27]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[27].gpio_i_deb_reg[27]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[28].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[28].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[28].gpio_i_deb_reg[28]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[28].gpio_i_deb_reg[28]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[28].gpio_i_deb_reg[28]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[28].gpio_i_deb_reg[28]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[29].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[29].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[29].gpio_i_deb_reg[29]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[29].gpio_i_deb_reg[29]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[29].gpio_i_deb_reg[29]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[29].gpio_i_deb_reg[29]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[2].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[2].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[2].gpio_i_deb_reg[2]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[2].gpio_i_deb_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[2].gpio_i_deb_reg[2]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[2].gpio_i_deb_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[30].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[30].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[30].gpio_i_deb_reg[30]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[30].gpio_i_deb_reg[30]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[30].gpio_i_deb_reg[30]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[30].gpio_i_deb_reg[30]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[31].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[31].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[31].gpio_i_deb_reg[31]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[31].gpio_i_deb_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[31].gpio_i_deb_reg[31]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[31].gpio_i_deb_reg[31]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[3].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[3].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[3].gpio_i_deb_reg[3]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[3].gpio_i_deb_reg[3]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[3].gpio_i_deb_reg[3]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[3].gpio_i_deb_reg[3]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[4].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[4].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[4].gpio_i_deb_reg[4]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[4].gpio_i_deb_reg[4]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[4].gpio_i_deb_reg[4]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[4].gpio_i_deb_reg[4]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[5].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[5].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[5].gpio_i_deb_reg[5]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[5].gpio_i_deb_reg[5]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[5].gpio_i_deb_reg[5]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[5].gpio_i_deb_reg[5]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[6].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[6].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[6].gpio_i_deb_reg[6]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[6].gpio_i_deb_reg[6]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[6].gpio_i_deb_reg[6]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[6].gpio_i_deb_reg[6]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[7].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[7].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[7].gpio_i_deb_reg[7]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[7].gpio_i_deb_reg[7]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[7].gpio_i_deb_reg[7]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[7].gpio_i_deb_reg[7]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[8].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[8].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[8].gpio_i_deb_reg[8]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[8].gpio_i_deb_reg[8]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[8].gpio_i_deb_reg[8]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[8].gpio_i_deb_reg[8]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_gen_deb[9].deb_cnt_reg[31]_i_2_CO_UNCONNECTED ;
  wire [3:3]\NLW_gen_deb[9].deb_cnt_reg[31]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[9].gpio_i_deb_reg[9]_i_12_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[9].gpio_i_deb_reg[9]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[9].gpio_i_deb_reg[9]_i_21_O_UNCONNECTED ;
  wire [3:0]\NLW_gen_deb[9].gpio_i_deb_reg[9]_i_3_O_UNCONNECTED ;
  wire [3:0]NLW_oe_actual_i_1_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__0_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__1_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__2_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__3_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__4_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__5_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__6_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__7_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__8_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_1__9_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__0_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__1_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__2_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__3_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__4_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__5_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__6_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__7_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__8_O_UNCONNECTED;
  wire [3:0]NLW_oe_actual_i_2__9_O_UNCONNECTED;
  wire [3:0]\NLW_pwm_cnt_reg[0]_i_1_O_UNCONNECTED ;
  wire [3:0]\NLW_pwm_cnt_reg[0]_i_25_O_UNCONNECTED ;
  wire [3:0]\NLW_pwm_cnt_reg[0]_i_26_O_UNCONNECTED ;
  wire [3:0]\NLW_pwm_cnt_reg[0]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_pwm_cnt_reg[12]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_pwm_prescaler_reg[12]_i_1_CO_UNCONNECTED ;

  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[0].deb_cnt[0]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt [0]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[10]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [10]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[11]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [11]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[12]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [12]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[13]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [13]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[14]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [14]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[15]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [15]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[16]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [16]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[17]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [17]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[18]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [18]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[19]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [19]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[1]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [1]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[20]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [20]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[21]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [21]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[22]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [22]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[23]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [23]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[24]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [24]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[25]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [25]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[26]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [26]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[27]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [27]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[28]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [28]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[29]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [29]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[2]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [2]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[30]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [30]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[31]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [31]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[3]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [3]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[4]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [4]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[5]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [5]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[6]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [6]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[7]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [7]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[8]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [8]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[0].deb_cnt[9]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\s_reg_deb_en_reg_n_0_[0] ),
        .I4(\gen_deb[0].deb_cnt0 [9]),
        .I5(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .O(\gen_deb[0].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[0].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [0]));
  FDCE \gen_deb[0].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [10]));
  FDCE \gen_deb[0].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [11]));
  FDCE \gen_deb[0].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[0].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[0].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[0].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[0].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[0].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[0].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[0].deb_cnt0 [12:9]),
        .S(\gen_deb[0].deb_cnt [12:9]));
  FDCE \gen_deb[0].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [13]));
  FDCE \gen_deb[0].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [14]));
  FDCE \gen_deb[0].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [15]));
  FDCE \gen_deb[0].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[0].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[0].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[0].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[0].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[0].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[0].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[0].deb_cnt0 [16:13]),
        .S(\gen_deb[0].deb_cnt [16:13]));
  FDCE \gen_deb[0].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [17]));
  FDCE \gen_deb[0].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [18]));
  FDCE \gen_deb[0].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [19]));
  FDCE \gen_deb[0].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [1]));
  FDCE \gen_deb[0].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[0].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[0].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[0].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[0].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[0].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[0].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[0].deb_cnt0 [20:17]),
        .S(\gen_deb[0].deb_cnt [20:17]));
  FDCE \gen_deb[0].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [21]));
  FDCE \gen_deb[0].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [22]));
  FDCE \gen_deb[0].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [23]));
  FDCE \gen_deb[0].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[0].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[0].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[0].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[0].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[0].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[0].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[0].deb_cnt0 [24:21]),
        .S(\gen_deb[0].deb_cnt [24:21]));
  FDCE \gen_deb[0].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [25]));
  FDCE \gen_deb[0].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [26]));
  FDCE \gen_deb[0].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [27]));
  FDCE \gen_deb[0].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[0].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[0].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[0].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[0].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[0].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[0].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[0].deb_cnt0 [28:25]),
        .S(\gen_deb[0].deb_cnt [28:25]));
  FDCE \gen_deb[0].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [29]));
  FDCE \gen_deb[0].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [2]));
  FDCE \gen_deb[0].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [30]));
  FDCE \gen_deb[0].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[0].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[0].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[0].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[0].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[0].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[0].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[0].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[0].deb_cnt [31:29]}));
  FDCE \gen_deb[0].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [3]));
  FDCE \gen_deb[0].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[0].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[0].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[0].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[0].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[0].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[0].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[0].deb_cnt0 [4:1]),
        .S(\gen_deb[0].deb_cnt [4:1]));
  FDCE \gen_deb[0].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [5]));
  FDCE \gen_deb[0].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [6]));
  FDCE \gen_deb[0].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [7]));
  FDCE \gen_deb[0].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[0].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[0].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[0].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[0].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[0].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[0].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[0].deb_cnt0 [8:5]),
        .S(\gen_deb[0].deb_cnt [8:5]));
  FDCE \gen_deb[0].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[0].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[0].gpio_i_deb[0]_i_1 
       (.I0(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I1(\s_reg_inv_in_reg_n_0_[0] ),
        .I2(gpio_i[0]),
        .I3(\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[0] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_10 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[0].deb_cnt [27]),
        .I2(\s_reg_deb_th_reg_n_0_[26] ),
        .I3(\gen_deb[0].deb_cnt [26]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_11 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[0].deb_cnt [25]),
        .I2(\s_reg_deb_th_reg_n_0_[24] ),
        .I3(\gen_deb[0].deb_cnt [24]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_13 
       (.I0(\gen_deb[0].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[0].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_14 
       (.I0(\gen_deb[0].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[0].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_15 
       (.I0(\gen_deb[0].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[0].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_16 
       (.I0(\gen_deb[0].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[0].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_17 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[0].deb_cnt [23]),
        .I2(\s_reg_deb_th_reg_n_0_[22] ),
        .I3(\gen_deb[0].deb_cnt [22]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_18 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[0].deb_cnt [21]),
        .I2(\s_reg_deb_th_reg_n_0_[20] ),
        .I3(\gen_deb[0].deb_cnt [20]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_19 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[0].deb_cnt [19]),
        .I2(\s_reg_deb_th_reg_n_0_[18] ),
        .I3(\gen_deb[0].deb_cnt [18]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_20 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[0].deb_cnt [17]),
        .I2(\s_reg_deb_th_reg_n_0_[16] ),
        .I3(\gen_deb[0].deb_cnt [16]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_22 
       (.I0(\gen_deb[0].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[0].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_23 
       (.I0(\gen_deb[0].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[0].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_24 
       (.I0(\gen_deb[0].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[0].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_25 
       (.I0(\gen_deb[0].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[0].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_26 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[0].deb_cnt [15]),
        .I2(\s_reg_deb_th_reg_n_0_[14] ),
        .I3(\gen_deb[0].deb_cnt [14]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_27 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[0].deb_cnt [13]),
        .I2(\s_reg_deb_th_reg_n_0_[12] ),
        .I3(\gen_deb[0].deb_cnt [12]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_28 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[0].deb_cnt [11]),
        .I2(\s_reg_deb_th_reg_n_0_[10] ),
        .I3(\gen_deb[0].deb_cnt [10]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_29 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[0].deb_cnt [9]),
        .I2(\s_reg_deb_th_reg_n_0_[8] ),
        .I3(\gen_deb[0].deb_cnt [8]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_30 
       (.I0(\gen_deb[0].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[0].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_31 
       (.I0(\gen_deb[0].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[0].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_32 
       (.I0(\gen_deb[0].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[0].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_33 
       (.I0(\gen_deb[0].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[0].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_34 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[0].deb_cnt [7]),
        .I2(\s_reg_deb_th_reg_n_0_[6] ),
        .I3(\gen_deb[0].deb_cnt [6]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_35 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[0].deb_cnt [5]),
        .I2(\s_reg_deb_th_reg_n_0_[4] ),
        .I3(\gen_deb[0].deb_cnt [4]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_36 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[0].deb_cnt [3]),
        .I2(\s_reg_deb_th_reg_n_0_[2] ),
        .I3(\gen_deb[0].deb_cnt [2]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_37 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[0].deb_cnt [1]),
        .I2(\s_reg_deb_th_reg_n_0_[0] ),
        .I3(\gen_deb[0].deb_cnt [0]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_4 
       (.I0(\gen_deb[0].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[0].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_5 
       (.I0(\gen_deb[0].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[0].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_6 
       (.I0(\gen_deb[0].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[0].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \gen_deb[0].gpio_i_deb[0]_i_7 
       (.I0(\gen_deb[0].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[0].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[0].gpio_i_deb[0]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_8 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[0].deb_cnt [31]),
        .I2(\s_reg_deb_th_reg_n_0_[30] ),
        .I3(\gen_deb[0].deb_cnt [30]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[0].gpio_i_deb[0]_i_9 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[0].deb_cnt [29]),
        .I2(\s_reg_deb_th_reg_n_0_[28] ),
        .I3(\gen_deb[0].deb_cnt [28]),
        .O(\gen_deb[0].gpio_i_deb[0]_i_9_n_0 ));
  FDCE \gen_deb[0].gpio_i_deb_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].gpio_i_deb[0]_i_1_n_0 ),
        .Q(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[0].gpio_i_deb_reg[0]_i_12 
       (.CI(\gen_deb[0].gpio_i_deb_reg[0]_i_21_n_0 ),
        .CO({\gen_deb[0].gpio_i_deb_reg[0]_i_12_n_0 ,\gen_deb[0].gpio_i_deb_reg[0]_i_12_n_1 ,\gen_deb[0].gpio_i_deb_reg[0]_i_12_n_2 ,\gen_deb[0].gpio_i_deb_reg[0]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[0].gpio_i_deb[0]_i_22_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_23_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_24_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_25_n_0 }),
        .O(\NLW_gen_deb[0].gpio_i_deb_reg[0]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[0].gpio_i_deb[0]_i_26_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_27_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_28_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[0].gpio_i_deb_reg[0]_i_2 
       (.CI(\gen_deb[0].gpio_i_deb_reg[0]_i_3_n_0 ),
        .CO({\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_0 ,\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_1 ,\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_2 ,\gen_deb[0].gpio_i_deb_reg[0]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[0].gpio_i_deb[0]_i_4_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_5_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_6_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_7_n_0 }),
        .O(\NLW_gen_deb[0].gpio_i_deb_reg[0]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[0].gpio_i_deb[0]_i_8_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_9_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_10_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[0].gpio_i_deb_reg[0]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[0].gpio_i_deb_reg[0]_i_21_n_0 ,\gen_deb[0].gpio_i_deb_reg[0]_i_21_n_1 ,\gen_deb[0].gpio_i_deb_reg[0]_i_21_n_2 ,\gen_deb[0].gpio_i_deb_reg[0]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[0].gpio_i_deb[0]_i_30_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_31_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_32_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_33_n_0 }),
        .O(\NLW_gen_deb[0].gpio_i_deb_reg[0]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[0].gpio_i_deb[0]_i_34_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_35_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_36_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[0].gpio_i_deb_reg[0]_i_3 
       (.CI(\gen_deb[0].gpio_i_deb_reg[0]_i_12_n_0 ),
        .CO({\gen_deb[0].gpio_i_deb_reg[0]_i_3_n_0 ,\gen_deb[0].gpio_i_deb_reg[0]_i_3_n_1 ,\gen_deb[0].gpio_i_deb_reg[0]_i_3_n_2 ,\gen_deb[0].gpio_i_deb_reg[0]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[0].gpio_i_deb[0]_i_13_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_14_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_15_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_16_n_0 }),
        .O(\NLW_gen_deb[0].gpio_i_deb_reg[0]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[0].gpio_i_deb[0]_i_17_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_18_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_19_n_0 ,\gen_deb[0].gpio_i_deb[0]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[10].deb_cnt[0]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt [0]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[10]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [10]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[11]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [11]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[12]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [12]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[13]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [13]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[14]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [14]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[15]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [15]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[16]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [16]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[17]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [17]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[18]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [18]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[19]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [19]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[1]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [1]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[20]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [20]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[21]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [21]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[22]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [22]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[23]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [23]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[24]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [24]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[25]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [25]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[26]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [26]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[27]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [27]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[28]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [28]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[29]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [29]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[2]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [2]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[30]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [30]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[31]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [31]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[3]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [3]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[4]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [4]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[5]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [5]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[6]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [6]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[7]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [7]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[8]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [8]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[10].deb_cnt[9]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\s_reg_deb_en_reg_n_0_[10] ),
        .I4(\gen_deb[10].deb_cnt0 [9]),
        .I5(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .O(\gen_deb[10].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[10].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [0]));
  FDCE \gen_deb[10].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [10]));
  FDCE \gen_deb[10].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [11]));
  FDCE \gen_deb[10].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[10].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[10].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[10].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[10].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[10].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[10].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[10].deb_cnt0 [12:9]),
        .S(\gen_deb[10].deb_cnt [12:9]));
  FDCE \gen_deb[10].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [13]));
  FDCE \gen_deb[10].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [14]));
  FDCE \gen_deb[10].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [15]));
  FDCE \gen_deb[10].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[10].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[10].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[10].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[10].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[10].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[10].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[10].deb_cnt0 [16:13]),
        .S(\gen_deb[10].deb_cnt [16:13]));
  FDCE \gen_deb[10].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [17]));
  FDCE \gen_deb[10].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [18]));
  FDCE \gen_deb[10].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [19]));
  FDCE \gen_deb[10].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [1]));
  FDCE \gen_deb[10].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[10].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[10].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[10].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[10].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[10].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[10].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[10].deb_cnt0 [20:17]),
        .S(\gen_deb[10].deb_cnt [20:17]));
  FDCE \gen_deb[10].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [21]));
  FDCE \gen_deb[10].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [22]));
  FDCE \gen_deb[10].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [23]));
  FDCE \gen_deb[10].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[10].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[10].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[10].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[10].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[10].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[10].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[10].deb_cnt0 [24:21]),
        .S(\gen_deb[10].deb_cnt [24:21]));
  FDCE \gen_deb[10].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [25]));
  FDCE \gen_deb[10].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [26]));
  FDCE \gen_deb[10].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [27]));
  FDCE \gen_deb[10].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[10].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[10].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[10].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[10].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[10].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[10].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[10].deb_cnt0 [28:25]),
        .S(\gen_deb[10].deb_cnt [28:25]));
  FDCE \gen_deb[10].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [29]));
  FDCE \gen_deb[10].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [2]));
  FDCE \gen_deb[10].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [30]));
  FDCE \gen_deb[10].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[10].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[10].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[10].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[10].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[10].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[10].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[10].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[10].deb_cnt [31:29]}));
  FDCE \gen_deb[10].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [3]));
  FDCE \gen_deb[10].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[10].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[10].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[10].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[10].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[10].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[10].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[10].deb_cnt0 [4:1]),
        .S(\gen_deb[10].deb_cnt [4:1]));
  FDCE \gen_deb[10].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [5]));
  FDCE \gen_deb[10].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [6]));
  FDCE \gen_deb[10].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [7]));
  FDCE \gen_deb[10].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[10].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[10].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[10].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[10].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[10].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[10].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[10].deb_cnt0 [8:5]),
        .S(\gen_deb[10].deb_cnt [8:5]));
  FDCE \gen_deb[10].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[10].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[10].gpio_i_deb[10]_i_1 
       (.I0(p_0_in20_in),
        .I1(p_0_in99_in),
        .I2(gpio_i[10]),
        .I3(\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[10] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_10 
       (.I0(\gen_deb[10].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[10].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_11 
       (.I0(\gen_deb[10].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[10].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[10].deb_cnt [23]),
        .I2(\gen_deb[10].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[10].deb_cnt [21]),
        .I2(\gen_deb[10].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[10].deb_cnt [19]),
        .I2(\gen_deb[10].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[10].deb_cnt [17]),
        .I2(\gen_deb[10].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_17 
       (.I0(\gen_deb[10].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[10].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_18 
       (.I0(\gen_deb[10].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[10].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_19 
       (.I0(\gen_deb[10].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[10].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_20 
       (.I0(\gen_deb[10].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[10].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[10].deb_cnt [15]),
        .I2(\gen_deb[10].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[10].deb_cnt [13]),
        .I2(\gen_deb[10].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[10].deb_cnt [11]),
        .I2(\gen_deb[10].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[10].deb_cnt [9]),
        .I2(\gen_deb[10].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_26 
       (.I0(\gen_deb[10].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[10].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_27 
       (.I0(\gen_deb[10].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[10].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_28 
       (.I0(\gen_deb[10].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[10].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_29 
       (.I0(\gen_deb[10].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[10].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[10].deb_cnt [7]),
        .I2(\gen_deb[10].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[10].deb_cnt [5]),
        .I2(\gen_deb[10].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[10].deb_cnt [3]),
        .I2(\gen_deb[10].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[10].deb_cnt [1]),
        .I2(\gen_deb[10].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_34 
       (.I0(\gen_deb[10].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[10].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_35 
       (.I0(\gen_deb[10].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[10].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_36 
       (.I0(\gen_deb[10].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[10].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_37 
       (.I0(\gen_deb[10].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[10].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[10].deb_cnt [31]),
        .I2(\gen_deb[10].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[10].deb_cnt [29]),
        .I2(\gen_deb[10].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[10].deb_cnt [27]),
        .I2(\gen_deb[10].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[10].gpio_i_deb[10]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[10].deb_cnt [25]),
        .I2(\gen_deb[10].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_8 
       (.I0(\gen_deb[10].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[10].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[10].gpio_i_deb[10]_i_9 
       (.I0(\gen_deb[10].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[10].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[10].gpio_i_deb[10]_i_9_n_0 ));
  FDCE \gen_deb[10].gpio_i_deb_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[10].gpio_i_deb[10]_i_1_n_0 ),
        .Q(p_0_in20_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[10].gpio_i_deb_reg[10]_i_12 
       (.CI(\gen_deb[10].gpio_i_deb_reg[10]_i_21_n_0 ),
        .CO({\gen_deb[10].gpio_i_deb_reg[10]_i_12_n_0 ,\gen_deb[10].gpio_i_deb_reg[10]_i_12_n_1 ,\gen_deb[10].gpio_i_deb_reg[10]_i_12_n_2 ,\gen_deb[10].gpio_i_deb_reg[10]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[10].gpio_i_deb[10]_i_22_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_23_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_24_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_25_n_0 }),
        .O(\NLW_gen_deb[10].gpio_i_deb_reg[10]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[10].gpio_i_deb[10]_i_26_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_27_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_28_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[10].gpio_i_deb_reg[10]_i_2 
       (.CI(\gen_deb[10].gpio_i_deb_reg[10]_i_3_n_0 ),
        .CO({\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_0 ,\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_1 ,\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_2 ,\gen_deb[10].gpio_i_deb_reg[10]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[10].gpio_i_deb[10]_i_4_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_5_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_6_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_7_n_0 }),
        .O(\NLW_gen_deb[10].gpio_i_deb_reg[10]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[10].gpio_i_deb[10]_i_8_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_9_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_10_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[10].gpio_i_deb_reg[10]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[10].gpio_i_deb_reg[10]_i_21_n_0 ,\gen_deb[10].gpio_i_deb_reg[10]_i_21_n_1 ,\gen_deb[10].gpio_i_deb_reg[10]_i_21_n_2 ,\gen_deb[10].gpio_i_deb_reg[10]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[10].gpio_i_deb[10]_i_30_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_31_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_32_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_33_n_0 }),
        .O(\NLW_gen_deb[10].gpio_i_deb_reg[10]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[10].gpio_i_deb[10]_i_34_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_35_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_36_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[10].gpio_i_deb_reg[10]_i_3 
       (.CI(\gen_deb[10].gpio_i_deb_reg[10]_i_12_n_0 ),
        .CO({\gen_deb[10].gpio_i_deb_reg[10]_i_3_n_0 ,\gen_deb[10].gpio_i_deb_reg[10]_i_3_n_1 ,\gen_deb[10].gpio_i_deb_reg[10]_i_3_n_2 ,\gen_deb[10].gpio_i_deb_reg[10]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[10].gpio_i_deb[10]_i_13_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_14_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_15_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_16_n_0 }),
        .O(\NLW_gen_deb[10].gpio_i_deb_reg[10]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[10].gpio_i_deb[10]_i_17_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_18_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_19_n_0 ,\gen_deb[10].gpio_i_deb[10]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[11].deb_cnt[0]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt [0]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[10]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [10]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[11]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [11]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[12]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [12]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[13]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [13]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[14]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [14]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[15]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [15]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[16]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [16]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[17]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [17]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[18]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [18]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[19]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [19]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[1]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [1]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[20]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [20]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[21]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [21]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[22]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [22]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[23]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [23]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[24]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [24]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[25]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [25]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[26]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [26]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[27]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [27]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[28]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [28]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[29]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [29]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[2]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [2]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[30]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [30]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[31]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [31]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[3]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [3]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[4]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [4]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[5]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [5]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[6]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [6]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[7]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [7]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[8]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [8]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[11].deb_cnt[9]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\s_reg_deb_en_reg_n_0_[11] ),
        .I4(\gen_deb[11].deb_cnt0 [9]),
        .I5(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .O(\gen_deb[11].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[11].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [0]));
  FDCE \gen_deb[11].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [10]));
  FDCE \gen_deb[11].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [11]));
  FDCE \gen_deb[11].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[11].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[11].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[11].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[11].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[11].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[11].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[11].deb_cnt0 [12:9]),
        .S(\gen_deb[11].deb_cnt [12:9]));
  FDCE \gen_deb[11].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [13]));
  FDCE \gen_deb[11].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [14]));
  FDCE \gen_deb[11].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [15]));
  FDCE \gen_deb[11].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[11].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[11].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[11].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[11].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[11].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[11].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[11].deb_cnt0 [16:13]),
        .S(\gen_deb[11].deb_cnt [16:13]));
  FDCE \gen_deb[11].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [17]));
  FDCE \gen_deb[11].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [18]));
  FDCE \gen_deb[11].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [19]));
  FDCE \gen_deb[11].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [1]));
  FDCE \gen_deb[11].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[11].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[11].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[11].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[11].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[11].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[11].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[11].deb_cnt0 [20:17]),
        .S(\gen_deb[11].deb_cnt [20:17]));
  FDCE \gen_deb[11].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [21]));
  FDCE \gen_deb[11].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [22]));
  FDCE \gen_deb[11].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [23]));
  FDCE \gen_deb[11].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[11].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[11].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[11].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[11].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[11].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[11].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[11].deb_cnt0 [24:21]),
        .S(\gen_deb[11].deb_cnt [24:21]));
  FDCE \gen_deb[11].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [25]));
  FDCE \gen_deb[11].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [26]));
  FDCE \gen_deb[11].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [27]));
  FDCE \gen_deb[11].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[11].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[11].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[11].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[11].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[11].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[11].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[11].deb_cnt0 [28:25]),
        .S(\gen_deb[11].deb_cnt [28:25]));
  FDCE \gen_deb[11].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [29]));
  FDCE \gen_deb[11].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [2]));
  FDCE \gen_deb[11].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [30]));
  FDCE \gen_deb[11].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[11].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[11].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[11].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[11].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[11].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[11].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[11].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[11].deb_cnt [31:29]}));
  FDCE \gen_deb[11].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [3]));
  FDCE \gen_deb[11].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[11].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[11].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[11].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[11].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[11].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[11].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[11].deb_cnt0 [4:1]),
        .S(\gen_deb[11].deb_cnt [4:1]));
  FDCE \gen_deb[11].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [5]));
  FDCE \gen_deb[11].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [6]));
  FDCE \gen_deb[11].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [7]));
  FDCE \gen_deb[11].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[11].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[11].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[11].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[11].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[11].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[11].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[11].deb_cnt0 [8:5]),
        .S(\gen_deb[11].deb_cnt [8:5]));
  FDCE \gen_deb[11].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[11].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[11].gpio_i_deb[11]_i_1 
       (.I0(p_0_in19_in),
        .I1(p_0_in97_in),
        .I2(gpio_i[11]),
        .I3(\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[11] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_10 
       (.I0(\gen_deb[11].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[11].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_11 
       (.I0(\gen_deb[11].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[11].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[11].deb_cnt [23]),
        .I2(\gen_deb[11].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[11].deb_cnt [21]),
        .I2(\gen_deb[11].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[11].deb_cnt [19]),
        .I2(\gen_deb[11].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[11].deb_cnt [17]),
        .I2(\gen_deb[11].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_17 
       (.I0(\gen_deb[11].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[11].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_18 
       (.I0(\gen_deb[11].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[11].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_19 
       (.I0(\gen_deb[11].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[11].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_20 
       (.I0(\gen_deb[11].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[11].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[11].deb_cnt [15]),
        .I2(\gen_deb[11].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[11].deb_cnt [13]),
        .I2(\gen_deb[11].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[11].deb_cnt [11]),
        .I2(\gen_deb[11].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[11].deb_cnt [9]),
        .I2(\gen_deb[11].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_26 
       (.I0(\gen_deb[11].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[11].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_27 
       (.I0(\gen_deb[11].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[11].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_28 
       (.I0(\gen_deb[11].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[11].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_29 
       (.I0(\gen_deb[11].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[11].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[11].deb_cnt [7]),
        .I2(\gen_deb[11].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[11].deb_cnt [5]),
        .I2(\gen_deb[11].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[11].deb_cnt [3]),
        .I2(\gen_deb[11].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[11].deb_cnt [1]),
        .I2(\gen_deb[11].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_34 
       (.I0(\gen_deb[11].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[11].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_35 
       (.I0(\gen_deb[11].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[11].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_36 
       (.I0(\gen_deb[11].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[11].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_37 
       (.I0(\gen_deb[11].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[11].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[11].deb_cnt [31]),
        .I2(\gen_deb[11].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[11].deb_cnt [29]),
        .I2(\gen_deb[11].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[11].deb_cnt [27]),
        .I2(\gen_deb[11].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[11].gpio_i_deb[11]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[11].deb_cnt [25]),
        .I2(\gen_deb[11].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_8 
       (.I0(\gen_deb[11].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[11].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[11].gpio_i_deb[11]_i_9 
       (.I0(\gen_deb[11].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[11].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[11].gpio_i_deb[11]_i_9_n_0 ));
  FDCE \gen_deb[11].gpio_i_deb_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[11].gpio_i_deb[11]_i_1_n_0 ),
        .Q(p_0_in19_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[11].gpio_i_deb_reg[11]_i_12 
       (.CI(\gen_deb[11].gpio_i_deb_reg[11]_i_21_n_0 ),
        .CO({\gen_deb[11].gpio_i_deb_reg[11]_i_12_n_0 ,\gen_deb[11].gpio_i_deb_reg[11]_i_12_n_1 ,\gen_deb[11].gpio_i_deb_reg[11]_i_12_n_2 ,\gen_deb[11].gpio_i_deb_reg[11]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[11].gpio_i_deb[11]_i_22_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_23_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_24_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_25_n_0 }),
        .O(\NLW_gen_deb[11].gpio_i_deb_reg[11]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[11].gpio_i_deb[11]_i_26_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_27_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_28_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[11].gpio_i_deb_reg[11]_i_2 
       (.CI(\gen_deb[11].gpio_i_deb_reg[11]_i_3_n_0 ),
        .CO({\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_0 ,\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_1 ,\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_2 ,\gen_deb[11].gpio_i_deb_reg[11]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[11].gpio_i_deb[11]_i_4_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_5_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_6_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_7_n_0 }),
        .O(\NLW_gen_deb[11].gpio_i_deb_reg[11]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[11].gpio_i_deb[11]_i_8_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_9_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_10_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[11].gpio_i_deb_reg[11]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[11].gpio_i_deb_reg[11]_i_21_n_0 ,\gen_deb[11].gpio_i_deb_reg[11]_i_21_n_1 ,\gen_deb[11].gpio_i_deb_reg[11]_i_21_n_2 ,\gen_deb[11].gpio_i_deb_reg[11]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[11].gpio_i_deb[11]_i_30_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_31_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_32_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_33_n_0 }),
        .O(\NLW_gen_deb[11].gpio_i_deb_reg[11]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[11].gpio_i_deb[11]_i_34_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_35_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_36_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[11].gpio_i_deb_reg[11]_i_3 
       (.CI(\gen_deb[11].gpio_i_deb_reg[11]_i_12_n_0 ),
        .CO({\gen_deb[11].gpio_i_deb_reg[11]_i_3_n_0 ,\gen_deb[11].gpio_i_deb_reg[11]_i_3_n_1 ,\gen_deb[11].gpio_i_deb_reg[11]_i_3_n_2 ,\gen_deb[11].gpio_i_deb_reg[11]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[11].gpio_i_deb[11]_i_13_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_14_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_15_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_16_n_0 }),
        .O(\NLW_gen_deb[11].gpio_i_deb_reg[11]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[11].gpio_i_deb[11]_i_17_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_18_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_19_n_0 ,\gen_deb[11].gpio_i_deb[11]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[12].deb_cnt[0]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt [0]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[10]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [10]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[11]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [11]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[12]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [12]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[13]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [13]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[14]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [14]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[15]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [15]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[16]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [16]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[17]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [17]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[18]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [18]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[19]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [19]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[1]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [1]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[20]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [20]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[21]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [21]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[22]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [22]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[23]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [23]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[24]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [24]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[25]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [25]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[26]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [26]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[27]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [27]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[28]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [28]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[29]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [29]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[2]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [2]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[30]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [30]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[31]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [31]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[3]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [3]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[4]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [4]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[5]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [5]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[6]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [6]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[7]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [7]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[8]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [8]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[12].deb_cnt[9]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\s_reg_deb_en_reg_n_0_[12] ),
        .I4(\gen_deb[12].deb_cnt0 [9]),
        .I5(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .O(\gen_deb[12].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[12].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [0]));
  FDCE \gen_deb[12].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [10]));
  FDCE \gen_deb[12].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [11]));
  FDCE \gen_deb[12].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[12].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[12].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[12].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[12].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[12].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[12].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[12].deb_cnt0 [12:9]),
        .S(\gen_deb[12].deb_cnt [12:9]));
  FDCE \gen_deb[12].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [13]));
  FDCE \gen_deb[12].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [14]));
  FDCE \gen_deb[12].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [15]));
  FDCE \gen_deb[12].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[12].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[12].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[12].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[12].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[12].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[12].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[12].deb_cnt0 [16:13]),
        .S(\gen_deb[12].deb_cnt [16:13]));
  FDCE \gen_deb[12].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [17]));
  FDCE \gen_deb[12].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [18]));
  FDCE \gen_deb[12].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [19]));
  FDCE \gen_deb[12].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [1]));
  FDCE \gen_deb[12].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[12].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[12].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[12].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[12].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[12].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[12].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[12].deb_cnt0 [20:17]),
        .S(\gen_deb[12].deb_cnt [20:17]));
  FDCE \gen_deb[12].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [21]));
  FDCE \gen_deb[12].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [22]));
  FDCE \gen_deb[12].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [23]));
  FDCE \gen_deb[12].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[12].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[12].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[12].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[12].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[12].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[12].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[12].deb_cnt0 [24:21]),
        .S(\gen_deb[12].deb_cnt [24:21]));
  FDCE \gen_deb[12].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [25]));
  FDCE \gen_deb[12].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [26]));
  FDCE \gen_deb[12].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [27]));
  FDCE \gen_deb[12].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[12].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[12].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[12].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[12].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[12].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[12].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[12].deb_cnt0 [28:25]),
        .S(\gen_deb[12].deb_cnt [28:25]));
  FDCE \gen_deb[12].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [29]));
  FDCE \gen_deb[12].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [2]));
  FDCE \gen_deb[12].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [30]));
  FDCE \gen_deb[12].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[12].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[12].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[12].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[12].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[12].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[12].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[12].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[12].deb_cnt [31:29]}));
  FDCE \gen_deb[12].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [3]));
  FDCE \gen_deb[12].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[12].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[12].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[12].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[12].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[12].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[12].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[12].deb_cnt0 [4:1]),
        .S(\gen_deb[12].deb_cnt [4:1]));
  FDCE \gen_deb[12].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [5]));
  FDCE \gen_deb[12].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [6]));
  FDCE \gen_deb[12].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [7]));
  FDCE \gen_deb[12].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[12].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[12].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[12].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[12].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[12].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[12].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[12].deb_cnt0 [8:5]),
        .S(\gen_deb[12].deb_cnt [8:5]));
  FDCE \gen_deb[12].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[12].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[12].gpio_i_deb[12]_i_1 
       (.I0(p_0_in18_in),
        .I1(p_0_in95_in),
        .I2(gpio_i[12]),
        .I3(\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[12] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_10 
       (.I0(\gen_deb[12].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[12].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_11 
       (.I0(\gen_deb[12].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[12].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[12].deb_cnt [23]),
        .I2(\gen_deb[12].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[12].deb_cnt [21]),
        .I2(\gen_deb[12].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[12].deb_cnt [19]),
        .I2(\gen_deb[12].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[12].deb_cnt [17]),
        .I2(\gen_deb[12].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_17 
       (.I0(\gen_deb[12].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[12].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_18 
       (.I0(\gen_deb[12].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[12].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_19 
       (.I0(\gen_deb[12].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[12].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_20 
       (.I0(\gen_deb[12].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[12].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[12].deb_cnt [15]),
        .I2(\gen_deb[12].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[12].deb_cnt [13]),
        .I2(\gen_deb[12].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[12].deb_cnt [11]),
        .I2(\gen_deb[12].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[12].deb_cnt [9]),
        .I2(\gen_deb[12].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_26 
       (.I0(\gen_deb[12].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[12].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_27 
       (.I0(\gen_deb[12].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[12].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_28 
       (.I0(\gen_deb[12].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[12].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_29 
       (.I0(\gen_deb[12].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[12].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[12].deb_cnt [7]),
        .I2(\gen_deb[12].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[12].deb_cnt [5]),
        .I2(\gen_deb[12].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[12].deb_cnt [3]),
        .I2(\gen_deb[12].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[12].deb_cnt [1]),
        .I2(\gen_deb[12].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_34 
       (.I0(\gen_deb[12].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[12].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_35 
       (.I0(\gen_deb[12].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[12].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_36 
       (.I0(\gen_deb[12].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[12].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_37 
       (.I0(\gen_deb[12].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[12].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[12].deb_cnt [31]),
        .I2(\gen_deb[12].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[12].deb_cnt [29]),
        .I2(\gen_deb[12].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[12].deb_cnt [27]),
        .I2(\gen_deb[12].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[12].gpio_i_deb[12]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[12].deb_cnt [25]),
        .I2(\gen_deb[12].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_8 
       (.I0(\gen_deb[12].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[12].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[12].gpio_i_deb[12]_i_9 
       (.I0(\gen_deb[12].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[12].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[12].gpio_i_deb[12]_i_9_n_0 ));
  FDCE \gen_deb[12].gpio_i_deb_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[12].gpio_i_deb[12]_i_1_n_0 ),
        .Q(p_0_in18_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[12].gpio_i_deb_reg[12]_i_12 
       (.CI(\gen_deb[12].gpio_i_deb_reg[12]_i_21_n_0 ),
        .CO({\gen_deb[12].gpio_i_deb_reg[12]_i_12_n_0 ,\gen_deb[12].gpio_i_deb_reg[12]_i_12_n_1 ,\gen_deb[12].gpio_i_deb_reg[12]_i_12_n_2 ,\gen_deb[12].gpio_i_deb_reg[12]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[12].gpio_i_deb[12]_i_22_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_23_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_24_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_25_n_0 }),
        .O(\NLW_gen_deb[12].gpio_i_deb_reg[12]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[12].gpio_i_deb[12]_i_26_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_27_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_28_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[12].gpio_i_deb_reg[12]_i_2 
       (.CI(\gen_deb[12].gpio_i_deb_reg[12]_i_3_n_0 ),
        .CO({\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_0 ,\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_1 ,\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_2 ,\gen_deb[12].gpio_i_deb_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[12].gpio_i_deb[12]_i_4_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_5_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_6_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_7_n_0 }),
        .O(\NLW_gen_deb[12].gpio_i_deb_reg[12]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[12].gpio_i_deb[12]_i_8_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_9_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_10_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[12].gpio_i_deb_reg[12]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[12].gpio_i_deb_reg[12]_i_21_n_0 ,\gen_deb[12].gpio_i_deb_reg[12]_i_21_n_1 ,\gen_deb[12].gpio_i_deb_reg[12]_i_21_n_2 ,\gen_deb[12].gpio_i_deb_reg[12]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[12].gpio_i_deb[12]_i_30_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_31_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_32_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_33_n_0 }),
        .O(\NLW_gen_deb[12].gpio_i_deb_reg[12]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[12].gpio_i_deb[12]_i_34_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_35_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_36_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[12].gpio_i_deb_reg[12]_i_3 
       (.CI(\gen_deb[12].gpio_i_deb_reg[12]_i_12_n_0 ),
        .CO({\gen_deb[12].gpio_i_deb_reg[12]_i_3_n_0 ,\gen_deb[12].gpio_i_deb_reg[12]_i_3_n_1 ,\gen_deb[12].gpio_i_deb_reg[12]_i_3_n_2 ,\gen_deb[12].gpio_i_deb_reg[12]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[12].gpio_i_deb[12]_i_13_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_14_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_15_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_16_n_0 }),
        .O(\NLW_gen_deb[12].gpio_i_deb_reg[12]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[12].gpio_i_deb[12]_i_17_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_18_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_19_n_0 ,\gen_deb[12].gpio_i_deb[12]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[13].deb_cnt[0]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt [0]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[10]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [10]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[11]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [11]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[12]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [12]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[13]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [13]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[14]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [14]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[15]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [15]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[16]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [16]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[17]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [17]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[18]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [18]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[19]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [19]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[1]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [1]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[20]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [20]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[21]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [21]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[22]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [22]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[23]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [23]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[24]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [24]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[25]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [25]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[26]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [26]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[27]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [27]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[28]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [28]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[29]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [29]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[2]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [2]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[30]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [30]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[31]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [31]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[3]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [3]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[4]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [4]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[5]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [5]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[6]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [6]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[7]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [7]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[8]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [8]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[13].deb_cnt[9]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\s_reg_deb_en_reg_n_0_[13] ),
        .I4(\gen_deb[13].deb_cnt0 [9]),
        .I5(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .O(\gen_deb[13].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[13].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [0]));
  FDCE \gen_deb[13].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [10]));
  FDCE \gen_deb[13].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [11]));
  FDCE \gen_deb[13].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[13].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[13].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[13].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[13].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[13].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[13].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[13].deb_cnt0 [12:9]),
        .S(\gen_deb[13].deb_cnt [12:9]));
  FDCE \gen_deb[13].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [13]));
  FDCE \gen_deb[13].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [14]));
  FDCE \gen_deb[13].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [15]));
  FDCE \gen_deb[13].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[13].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[13].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[13].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[13].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[13].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[13].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[13].deb_cnt0 [16:13]),
        .S(\gen_deb[13].deb_cnt [16:13]));
  FDCE \gen_deb[13].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [17]));
  FDCE \gen_deb[13].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [18]));
  FDCE \gen_deb[13].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [19]));
  FDCE \gen_deb[13].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [1]));
  FDCE \gen_deb[13].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[13].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[13].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[13].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[13].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[13].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[13].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[13].deb_cnt0 [20:17]),
        .S(\gen_deb[13].deb_cnt [20:17]));
  FDCE \gen_deb[13].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [21]));
  FDCE \gen_deb[13].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [22]));
  FDCE \gen_deb[13].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [23]));
  FDCE \gen_deb[13].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[13].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[13].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[13].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[13].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[13].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[13].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[13].deb_cnt0 [24:21]),
        .S(\gen_deb[13].deb_cnt [24:21]));
  FDCE \gen_deb[13].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [25]));
  FDCE \gen_deb[13].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [26]));
  FDCE \gen_deb[13].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [27]));
  FDCE \gen_deb[13].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[13].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[13].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[13].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[13].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[13].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[13].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[13].deb_cnt0 [28:25]),
        .S(\gen_deb[13].deb_cnt [28:25]));
  FDCE \gen_deb[13].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [29]));
  FDCE \gen_deb[13].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [2]));
  FDCE \gen_deb[13].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [30]));
  FDCE \gen_deb[13].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[13].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[13].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[13].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[13].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[13].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[13].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[13].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[13].deb_cnt [31:29]}));
  FDCE \gen_deb[13].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [3]));
  FDCE \gen_deb[13].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[13].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[13].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[13].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[13].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[13].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[13].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[13].deb_cnt0 [4:1]),
        .S(\gen_deb[13].deb_cnt [4:1]));
  FDCE \gen_deb[13].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [5]));
  FDCE \gen_deb[13].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [6]));
  FDCE \gen_deb[13].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [7]));
  FDCE \gen_deb[13].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[13].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[13].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[13].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[13].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[13].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[13].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[13].deb_cnt0 [8:5]),
        .S(\gen_deb[13].deb_cnt [8:5]));
  FDCE \gen_deb[13].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[13].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[13].gpio_i_deb[13]_i_1 
       (.I0(p_0_in17_in),
        .I1(p_0_in93_in),
        .I2(gpio_i[13]),
        .I3(\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[13] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_10 
       (.I0(\gen_deb[13].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[13].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_11 
       (.I0(\gen_deb[13].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[13].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[13].deb_cnt [23]),
        .I2(\gen_deb[13].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[13].deb_cnt [21]),
        .I2(\gen_deb[13].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[13].deb_cnt [19]),
        .I2(\gen_deb[13].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[13].deb_cnt [17]),
        .I2(\gen_deb[13].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_17 
       (.I0(\gen_deb[13].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[13].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_18 
       (.I0(\gen_deb[13].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[13].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_19 
       (.I0(\gen_deb[13].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[13].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_20 
       (.I0(\gen_deb[13].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[13].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[13].deb_cnt [15]),
        .I2(\gen_deb[13].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[13].deb_cnt [13]),
        .I2(\gen_deb[13].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[13].deb_cnt [11]),
        .I2(\gen_deb[13].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[13].deb_cnt [9]),
        .I2(\gen_deb[13].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_26 
       (.I0(\gen_deb[13].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[13].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_27 
       (.I0(\gen_deb[13].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[13].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_28 
       (.I0(\gen_deb[13].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[13].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_29 
       (.I0(\gen_deb[13].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[13].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[13].deb_cnt [7]),
        .I2(\gen_deb[13].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[13].deb_cnt [5]),
        .I2(\gen_deb[13].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[13].deb_cnt [3]),
        .I2(\gen_deb[13].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[13].deb_cnt [1]),
        .I2(\gen_deb[13].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_34 
       (.I0(\gen_deb[13].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[13].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_35 
       (.I0(\gen_deb[13].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[13].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_36 
       (.I0(\gen_deb[13].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[13].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_37 
       (.I0(\gen_deb[13].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[13].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[13].deb_cnt [31]),
        .I2(\gen_deb[13].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[13].deb_cnt [29]),
        .I2(\gen_deb[13].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[13].deb_cnt [27]),
        .I2(\gen_deb[13].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[13].gpio_i_deb[13]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[13].deb_cnt [25]),
        .I2(\gen_deb[13].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_8 
       (.I0(\gen_deb[13].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[13].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[13].gpio_i_deb[13]_i_9 
       (.I0(\gen_deb[13].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[13].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[13].gpio_i_deb[13]_i_9_n_0 ));
  FDCE \gen_deb[13].gpio_i_deb_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[13].gpio_i_deb[13]_i_1_n_0 ),
        .Q(p_0_in17_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[13].gpio_i_deb_reg[13]_i_12 
       (.CI(\gen_deb[13].gpio_i_deb_reg[13]_i_21_n_0 ),
        .CO({\gen_deb[13].gpio_i_deb_reg[13]_i_12_n_0 ,\gen_deb[13].gpio_i_deb_reg[13]_i_12_n_1 ,\gen_deb[13].gpio_i_deb_reg[13]_i_12_n_2 ,\gen_deb[13].gpio_i_deb_reg[13]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[13].gpio_i_deb[13]_i_22_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_23_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_24_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_25_n_0 }),
        .O(\NLW_gen_deb[13].gpio_i_deb_reg[13]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[13].gpio_i_deb[13]_i_26_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_27_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_28_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[13].gpio_i_deb_reg[13]_i_2 
       (.CI(\gen_deb[13].gpio_i_deb_reg[13]_i_3_n_0 ),
        .CO({\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_0 ,\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_1 ,\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_2 ,\gen_deb[13].gpio_i_deb_reg[13]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[13].gpio_i_deb[13]_i_4_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_5_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_6_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_7_n_0 }),
        .O(\NLW_gen_deb[13].gpio_i_deb_reg[13]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[13].gpio_i_deb[13]_i_8_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_9_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_10_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[13].gpio_i_deb_reg[13]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[13].gpio_i_deb_reg[13]_i_21_n_0 ,\gen_deb[13].gpio_i_deb_reg[13]_i_21_n_1 ,\gen_deb[13].gpio_i_deb_reg[13]_i_21_n_2 ,\gen_deb[13].gpio_i_deb_reg[13]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[13].gpio_i_deb[13]_i_30_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_31_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_32_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_33_n_0 }),
        .O(\NLW_gen_deb[13].gpio_i_deb_reg[13]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[13].gpio_i_deb[13]_i_34_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_35_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_36_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[13].gpio_i_deb_reg[13]_i_3 
       (.CI(\gen_deb[13].gpio_i_deb_reg[13]_i_12_n_0 ),
        .CO({\gen_deb[13].gpio_i_deb_reg[13]_i_3_n_0 ,\gen_deb[13].gpio_i_deb_reg[13]_i_3_n_1 ,\gen_deb[13].gpio_i_deb_reg[13]_i_3_n_2 ,\gen_deb[13].gpio_i_deb_reg[13]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[13].gpio_i_deb[13]_i_13_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_14_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_15_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_16_n_0 }),
        .O(\NLW_gen_deb[13].gpio_i_deb_reg[13]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[13].gpio_i_deb[13]_i_17_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_18_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_19_n_0 ,\gen_deb[13].gpio_i_deb[13]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[14].deb_cnt[0]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt [0]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[10]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [10]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[11]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [11]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[12]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [12]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[13]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [13]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[14]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [14]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[15]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [15]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[16]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [16]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[17]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [17]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[18]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [18]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[19]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [19]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[1]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [1]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[20]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [20]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[21]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [21]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[22]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [22]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[23]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [23]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[24]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [24]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[25]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [25]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[26]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [26]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[27]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [27]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[28]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [28]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[29]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [29]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[2]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [2]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[30]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [30]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[31]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [31]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[3]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [3]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[4]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [4]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[5]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [5]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[6]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [6]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[7]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [7]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[8]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [8]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[14].deb_cnt[9]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\s_reg_deb_en_reg_n_0_[14] ),
        .I4(\gen_deb[14].deb_cnt0 [9]),
        .I5(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .O(\gen_deb[14].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[14].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [0]));
  FDCE \gen_deb[14].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [10]));
  FDCE \gen_deb[14].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [11]));
  FDCE \gen_deb[14].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[14].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[14].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[14].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[14].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[14].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[14].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[14].deb_cnt0 [12:9]),
        .S(\gen_deb[14].deb_cnt [12:9]));
  FDCE \gen_deb[14].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [13]));
  FDCE \gen_deb[14].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [14]));
  FDCE \gen_deb[14].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [15]));
  FDCE \gen_deb[14].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[14].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[14].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[14].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[14].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[14].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[14].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[14].deb_cnt0 [16:13]),
        .S(\gen_deb[14].deb_cnt [16:13]));
  FDCE \gen_deb[14].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [17]));
  FDCE \gen_deb[14].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [18]));
  FDCE \gen_deb[14].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [19]));
  FDCE \gen_deb[14].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [1]));
  FDCE \gen_deb[14].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[14].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[14].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[14].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[14].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[14].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[14].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[14].deb_cnt0 [20:17]),
        .S(\gen_deb[14].deb_cnt [20:17]));
  FDCE \gen_deb[14].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [21]));
  FDCE \gen_deb[14].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [22]));
  FDCE \gen_deb[14].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [23]));
  FDCE \gen_deb[14].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[14].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[14].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[14].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[14].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[14].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[14].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[14].deb_cnt0 [24:21]),
        .S(\gen_deb[14].deb_cnt [24:21]));
  FDCE \gen_deb[14].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [25]));
  FDCE \gen_deb[14].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [26]));
  FDCE \gen_deb[14].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [27]));
  FDCE \gen_deb[14].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[14].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[14].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[14].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[14].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[14].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[14].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[14].deb_cnt0 [28:25]),
        .S(\gen_deb[14].deb_cnt [28:25]));
  FDCE \gen_deb[14].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [29]));
  FDCE \gen_deb[14].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [2]));
  FDCE \gen_deb[14].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [30]));
  FDCE \gen_deb[14].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[14].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[14].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[14].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[14].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[14].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[14].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[14].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[14].deb_cnt [31:29]}));
  FDCE \gen_deb[14].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [3]));
  FDCE \gen_deb[14].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[14].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[14].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[14].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[14].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[14].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[14].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[14].deb_cnt0 [4:1]),
        .S(\gen_deb[14].deb_cnt [4:1]));
  FDCE \gen_deb[14].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [5]));
  FDCE \gen_deb[14].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [6]));
  FDCE \gen_deb[14].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [7]));
  FDCE \gen_deb[14].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[14].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[14].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[14].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[14].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[14].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[14].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[14].deb_cnt0 [8:5]),
        .S(\gen_deb[14].deb_cnt [8:5]));
  FDCE \gen_deb[14].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[14].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[14].gpio_i_deb[14]_i_1 
       (.I0(p_0_in16_in),
        .I1(p_0_in91_in),
        .I2(gpio_i[14]),
        .I3(\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[14] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_10 
       (.I0(\gen_deb[14].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[14].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_11 
       (.I0(\gen_deb[14].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[14].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[14].deb_cnt [23]),
        .I2(\gen_deb[14].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[14].deb_cnt [21]),
        .I2(\gen_deb[14].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[14].deb_cnt [19]),
        .I2(\gen_deb[14].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[14].deb_cnt [17]),
        .I2(\gen_deb[14].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_17 
       (.I0(\gen_deb[14].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[14].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_18 
       (.I0(\gen_deb[14].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[14].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_19 
       (.I0(\gen_deb[14].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[14].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_20 
       (.I0(\gen_deb[14].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[14].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[14].deb_cnt [15]),
        .I2(\gen_deb[14].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[14].deb_cnt [13]),
        .I2(\gen_deb[14].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[14].deb_cnt [11]),
        .I2(\gen_deb[14].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[14].deb_cnt [9]),
        .I2(\gen_deb[14].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_26 
       (.I0(\gen_deb[14].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[14].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_27 
       (.I0(\gen_deb[14].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[14].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_28 
       (.I0(\gen_deb[14].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[14].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_29 
       (.I0(\gen_deb[14].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[14].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[14].deb_cnt [7]),
        .I2(\gen_deb[14].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[14].deb_cnt [5]),
        .I2(\gen_deb[14].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[14].deb_cnt [3]),
        .I2(\gen_deb[14].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[14].deb_cnt [1]),
        .I2(\gen_deb[14].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_34 
       (.I0(\gen_deb[14].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[14].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_35 
       (.I0(\gen_deb[14].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[14].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_36 
       (.I0(\gen_deb[14].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[14].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_37 
       (.I0(\gen_deb[14].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[14].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[14].deb_cnt [31]),
        .I2(\gen_deb[14].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[14].deb_cnt [29]),
        .I2(\gen_deb[14].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[14].deb_cnt [27]),
        .I2(\gen_deb[14].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[14].gpio_i_deb[14]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[14].deb_cnt [25]),
        .I2(\gen_deb[14].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_8 
       (.I0(\gen_deb[14].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[14].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[14].gpio_i_deb[14]_i_9 
       (.I0(\gen_deb[14].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[14].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[14].gpio_i_deb[14]_i_9_n_0 ));
  FDCE \gen_deb[14].gpio_i_deb_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[14].gpio_i_deb[14]_i_1_n_0 ),
        .Q(p_0_in16_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[14].gpio_i_deb_reg[14]_i_12 
       (.CI(\gen_deb[14].gpio_i_deb_reg[14]_i_21_n_0 ),
        .CO({\gen_deb[14].gpio_i_deb_reg[14]_i_12_n_0 ,\gen_deb[14].gpio_i_deb_reg[14]_i_12_n_1 ,\gen_deb[14].gpio_i_deb_reg[14]_i_12_n_2 ,\gen_deb[14].gpio_i_deb_reg[14]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[14].gpio_i_deb[14]_i_22_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_23_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_24_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_25_n_0 }),
        .O(\NLW_gen_deb[14].gpio_i_deb_reg[14]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[14].gpio_i_deb[14]_i_26_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_27_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_28_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[14].gpio_i_deb_reg[14]_i_2 
       (.CI(\gen_deb[14].gpio_i_deb_reg[14]_i_3_n_0 ),
        .CO({\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_0 ,\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_1 ,\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_2 ,\gen_deb[14].gpio_i_deb_reg[14]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[14].gpio_i_deb[14]_i_4_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_5_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_6_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_7_n_0 }),
        .O(\NLW_gen_deb[14].gpio_i_deb_reg[14]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[14].gpio_i_deb[14]_i_8_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_9_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_10_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[14].gpio_i_deb_reg[14]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[14].gpio_i_deb_reg[14]_i_21_n_0 ,\gen_deb[14].gpio_i_deb_reg[14]_i_21_n_1 ,\gen_deb[14].gpio_i_deb_reg[14]_i_21_n_2 ,\gen_deb[14].gpio_i_deb_reg[14]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[14].gpio_i_deb[14]_i_30_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_31_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_32_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_33_n_0 }),
        .O(\NLW_gen_deb[14].gpio_i_deb_reg[14]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[14].gpio_i_deb[14]_i_34_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_35_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_36_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[14].gpio_i_deb_reg[14]_i_3 
       (.CI(\gen_deb[14].gpio_i_deb_reg[14]_i_12_n_0 ),
        .CO({\gen_deb[14].gpio_i_deb_reg[14]_i_3_n_0 ,\gen_deb[14].gpio_i_deb_reg[14]_i_3_n_1 ,\gen_deb[14].gpio_i_deb_reg[14]_i_3_n_2 ,\gen_deb[14].gpio_i_deb_reg[14]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[14].gpio_i_deb[14]_i_13_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_14_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_15_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_16_n_0 }),
        .O(\NLW_gen_deb[14].gpio_i_deb_reg[14]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[14].gpio_i_deb[14]_i_17_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_18_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_19_n_0 ,\gen_deb[14].gpio_i_deb[14]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[15].deb_cnt[0]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt [0]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[10]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [10]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[11]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [11]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[12]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [12]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[13]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [13]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[14]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [14]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[15]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [15]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[16]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [16]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[17]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [17]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[18]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [18]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[19]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [19]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[1]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [1]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[20]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [20]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[21]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [21]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[22]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [22]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[23]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [23]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[24]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [24]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[25]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [25]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[26]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [26]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[27]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [27]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[28]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [28]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[29]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [29]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[2]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [2]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[30]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [30]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[31]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [31]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[3]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [3]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[4]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [4]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[5]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [5]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[6]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [6]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[7]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [7]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[8]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [8]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[15].deb_cnt[9]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\s_reg_deb_en_reg_n_0_[15] ),
        .I4(\gen_deb[15].deb_cnt0 [9]),
        .I5(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .O(\gen_deb[15].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[15].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [0]));
  FDCE \gen_deb[15].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [10]));
  FDCE \gen_deb[15].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [11]));
  FDCE \gen_deb[15].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[15].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[15].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[15].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[15].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[15].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[15].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[15].deb_cnt0 [12:9]),
        .S(\gen_deb[15].deb_cnt [12:9]));
  FDCE \gen_deb[15].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [13]));
  FDCE \gen_deb[15].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [14]));
  FDCE \gen_deb[15].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [15]));
  FDCE \gen_deb[15].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[15].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[15].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[15].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[15].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[15].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[15].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[15].deb_cnt0 [16:13]),
        .S(\gen_deb[15].deb_cnt [16:13]));
  FDCE \gen_deb[15].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [17]));
  FDCE \gen_deb[15].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [18]));
  FDCE \gen_deb[15].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [19]));
  FDCE \gen_deb[15].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [1]));
  FDCE \gen_deb[15].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[15].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[15].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[15].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[15].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[15].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[15].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[15].deb_cnt0 [20:17]),
        .S(\gen_deb[15].deb_cnt [20:17]));
  FDCE \gen_deb[15].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [21]));
  FDCE \gen_deb[15].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [22]));
  FDCE \gen_deb[15].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [23]));
  FDCE \gen_deb[15].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[15].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[15].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[15].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[15].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[15].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[15].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[15].deb_cnt0 [24:21]),
        .S(\gen_deb[15].deb_cnt [24:21]));
  FDCE \gen_deb[15].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [25]));
  FDCE \gen_deb[15].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [26]));
  FDCE \gen_deb[15].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [27]));
  FDCE \gen_deb[15].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[15].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[15].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[15].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[15].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[15].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[15].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[15].deb_cnt0 [28:25]),
        .S(\gen_deb[15].deb_cnt [28:25]));
  FDCE \gen_deb[15].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [29]));
  FDCE \gen_deb[15].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [2]));
  FDCE \gen_deb[15].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [30]));
  FDCE \gen_deb[15].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[15].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[15].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[15].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[15].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[15].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[15].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[15].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[15].deb_cnt [31:29]}));
  FDCE \gen_deb[15].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [3]));
  FDCE \gen_deb[15].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[15].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[15].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[15].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[15].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[15].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[15].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[15].deb_cnt0 [4:1]),
        .S(\gen_deb[15].deb_cnt [4:1]));
  FDCE \gen_deb[15].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [5]));
  FDCE \gen_deb[15].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [6]));
  FDCE \gen_deb[15].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [7]));
  FDCE \gen_deb[15].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[15].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[15].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[15].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[15].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[15].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[15].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[15].deb_cnt0 [8:5]),
        .S(\gen_deb[15].deb_cnt [8:5]));
  FDCE \gen_deb[15].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[15].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[15].gpio_i_deb[15]_i_1 
       (.I0(p_0_in15_in),
        .I1(p_0_in89_in),
        .I2(gpio_i[15]),
        .I3(\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[15] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_10 
       (.I0(\gen_deb[15].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[15].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_11 
       (.I0(\gen_deb[15].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[15].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[15].deb_cnt [23]),
        .I2(\gen_deb[15].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[15].deb_cnt [21]),
        .I2(\gen_deb[15].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[15].deb_cnt [19]),
        .I2(\gen_deb[15].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[15].deb_cnt [17]),
        .I2(\gen_deb[15].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_17 
       (.I0(\gen_deb[15].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[15].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_18 
       (.I0(\gen_deb[15].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[15].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_19 
       (.I0(\gen_deb[15].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[15].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_20 
       (.I0(\gen_deb[15].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[15].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[15].deb_cnt [15]),
        .I2(\gen_deb[15].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[15].deb_cnt [13]),
        .I2(\gen_deb[15].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[15].deb_cnt [11]),
        .I2(\gen_deb[15].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[15].deb_cnt [9]),
        .I2(\gen_deb[15].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_26 
       (.I0(\gen_deb[15].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[15].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_27 
       (.I0(\gen_deb[15].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[15].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_28 
       (.I0(\gen_deb[15].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[15].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_29 
       (.I0(\gen_deb[15].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[15].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[15].deb_cnt [7]),
        .I2(\gen_deb[15].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[15].deb_cnt [5]),
        .I2(\gen_deb[15].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[15].deb_cnt [3]),
        .I2(\gen_deb[15].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[15].deb_cnt [1]),
        .I2(\gen_deb[15].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_34 
       (.I0(\gen_deb[15].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[15].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_35 
       (.I0(\gen_deb[15].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[15].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_36 
       (.I0(\gen_deb[15].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[15].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_37 
       (.I0(\gen_deb[15].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[15].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[15].deb_cnt [31]),
        .I2(\gen_deb[15].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[15].deb_cnt [29]),
        .I2(\gen_deb[15].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[15].deb_cnt [27]),
        .I2(\gen_deb[15].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[15].gpio_i_deb[15]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[15].deb_cnt [25]),
        .I2(\gen_deb[15].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_8 
       (.I0(\gen_deb[15].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[15].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[15].gpio_i_deb[15]_i_9 
       (.I0(\gen_deb[15].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[15].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[15].gpio_i_deb[15]_i_9_n_0 ));
  FDCE \gen_deb[15].gpio_i_deb_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[15].gpio_i_deb[15]_i_1_n_0 ),
        .Q(p_0_in15_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[15].gpio_i_deb_reg[15]_i_12 
       (.CI(\gen_deb[15].gpio_i_deb_reg[15]_i_21_n_0 ),
        .CO({\gen_deb[15].gpio_i_deb_reg[15]_i_12_n_0 ,\gen_deb[15].gpio_i_deb_reg[15]_i_12_n_1 ,\gen_deb[15].gpio_i_deb_reg[15]_i_12_n_2 ,\gen_deb[15].gpio_i_deb_reg[15]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[15].gpio_i_deb[15]_i_22_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_23_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_24_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_25_n_0 }),
        .O(\NLW_gen_deb[15].gpio_i_deb_reg[15]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[15].gpio_i_deb[15]_i_26_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_27_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_28_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[15].gpio_i_deb_reg[15]_i_2 
       (.CI(\gen_deb[15].gpio_i_deb_reg[15]_i_3_n_0 ),
        .CO({\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_0 ,\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_1 ,\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_2 ,\gen_deb[15].gpio_i_deb_reg[15]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[15].gpio_i_deb[15]_i_4_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_5_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_6_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_7_n_0 }),
        .O(\NLW_gen_deb[15].gpio_i_deb_reg[15]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[15].gpio_i_deb[15]_i_8_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_9_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_10_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[15].gpio_i_deb_reg[15]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[15].gpio_i_deb_reg[15]_i_21_n_0 ,\gen_deb[15].gpio_i_deb_reg[15]_i_21_n_1 ,\gen_deb[15].gpio_i_deb_reg[15]_i_21_n_2 ,\gen_deb[15].gpio_i_deb_reg[15]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[15].gpio_i_deb[15]_i_30_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_31_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_32_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_33_n_0 }),
        .O(\NLW_gen_deb[15].gpio_i_deb_reg[15]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[15].gpio_i_deb[15]_i_34_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_35_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_36_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[15].gpio_i_deb_reg[15]_i_3 
       (.CI(\gen_deb[15].gpio_i_deb_reg[15]_i_12_n_0 ),
        .CO({\gen_deb[15].gpio_i_deb_reg[15]_i_3_n_0 ,\gen_deb[15].gpio_i_deb_reg[15]_i_3_n_1 ,\gen_deb[15].gpio_i_deb_reg[15]_i_3_n_2 ,\gen_deb[15].gpio_i_deb_reg[15]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[15].gpio_i_deb[15]_i_13_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_14_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_15_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_16_n_0 }),
        .O(\NLW_gen_deb[15].gpio_i_deb_reg[15]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[15].gpio_i_deb[15]_i_17_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_18_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_19_n_0 ,\gen_deb[15].gpio_i_deb[15]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[16].deb_cnt[0]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt [0]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[10]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [10]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[11]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [11]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[12]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [12]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[13]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [13]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[14]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [14]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[15]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [15]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[16]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [16]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[17]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [17]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[18]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [18]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[19]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [19]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[1]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [1]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[20]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [20]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[21]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [21]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[22]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [22]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[23]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [23]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[24]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [24]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[25]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [25]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[26]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [26]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[27]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [27]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[28]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [28]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[29]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [29]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[2]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [2]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[30]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [30]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[31]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [31]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[3]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [3]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[4]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [4]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[5]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [5]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[6]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [6]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[7]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [7]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[8]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [8]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[16].deb_cnt[9]_i_1 
       (.I0(p_0_in14_in),
        .I1(p_0_in87_in),
        .I2(gpio_i[16]),
        .I3(\s_reg_deb_en_reg_n_0_[16] ),
        .I4(\gen_deb[16].deb_cnt0 [9]),
        .I5(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .O(\gen_deb[16].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[16].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [0]));
  FDCE \gen_deb[16].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [10]));
  FDCE \gen_deb[16].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [11]));
  FDCE \gen_deb[16].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[16].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[16].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[16].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[16].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[16].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[16].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[16].deb_cnt0 [12:9]),
        .S(\gen_deb[16].deb_cnt [12:9]));
  FDCE \gen_deb[16].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [13]));
  FDCE \gen_deb[16].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [14]));
  FDCE \gen_deb[16].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [15]));
  FDCE \gen_deb[16].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[16].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[16].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[16].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[16].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[16].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[16].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[16].deb_cnt0 [16:13]),
        .S(\gen_deb[16].deb_cnt [16:13]));
  FDCE \gen_deb[16].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [17]));
  FDCE \gen_deb[16].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [18]));
  FDCE \gen_deb[16].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [19]));
  FDCE \gen_deb[16].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [1]));
  FDCE \gen_deb[16].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[16].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[16].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[16].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[16].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[16].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[16].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[16].deb_cnt0 [20:17]),
        .S(\gen_deb[16].deb_cnt [20:17]));
  FDCE \gen_deb[16].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [21]));
  FDCE \gen_deb[16].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [22]));
  FDCE \gen_deb[16].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [23]));
  FDCE \gen_deb[16].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[16].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[16].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[16].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[16].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[16].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[16].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[16].deb_cnt0 [24:21]),
        .S(\gen_deb[16].deb_cnt [24:21]));
  FDCE \gen_deb[16].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [25]));
  FDCE \gen_deb[16].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [26]));
  FDCE \gen_deb[16].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [27]));
  FDCE \gen_deb[16].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[16].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[16].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[16].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[16].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[16].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[16].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[16].deb_cnt0 [28:25]),
        .S(\gen_deb[16].deb_cnt [28:25]));
  FDCE \gen_deb[16].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [29]));
  FDCE \gen_deb[16].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [2]));
  FDCE \gen_deb[16].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [30]));
  FDCE \gen_deb[16].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[16].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[16].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[16].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[16].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[16].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[16].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[16].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[16].deb_cnt [31:29]}));
  FDCE \gen_deb[16].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [3]));
  FDCE \gen_deb[16].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[16].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[16].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[16].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[16].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[16].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[16].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[16].deb_cnt0 [4:1]),
        .S(\gen_deb[16].deb_cnt [4:1]));
  FDCE \gen_deb[16].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [5]));
  FDCE \gen_deb[16].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [6]));
  FDCE \gen_deb[16].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [7]));
  FDCE \gen_deb[16].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[16].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[16].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[16].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[16].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[16].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[16].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[16].deb_cnt0 [8:5]),
        .S(\gen_deb[16].deb_cnt [8:5]));
  FDCE \gen_deb[16].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[16].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[16].gpio_i_deb[16]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[16] ),
        .I1(\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ),
        .I2(p_0_in14_in),
        .I3(p_0_in87_in),
        .I4(gpio_i[16]),
        .O(\gen_deb[16].gpio_i_deb[16]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_10 
       (.I0(\gen_deb[16].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[16].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_11 
       (.I0(\gen_deb[16].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[16].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[16].deb_cnt [23]),
        .I2(\gen_deb[16].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[16].deb_cnt [21]),
        .I2(\gen_deb[16].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[16].deb_cnt [19]),
        .I2(\gen_deb[16].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[16].deb_cnt [17]),
        .I2(\gen_deb[16].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_17 
       (.I0(\gen_deb[16].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[16].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_18 
       (.I0(\gen_deb[16].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[16].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_19 
       (.I0(\gen_deb[16].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[16].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_20 
       (.I0(\gen_deb[16].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[16].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[16].deb_cnt [15]),
        .I2(\gen_deb[16].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[16].deb_cnt [13]),
        .I2(\gen_deb[16].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[16].deb_cnt [11]),
        .I2(\gen_deb[16].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[16].deb_cnt [9]),
        .I2(\gen_deb[16].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_26 
       (.I0(\gen_deb[16].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[16].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_27 
       (.I0(\gen_deb[16].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[16].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_28 
       (.I0(\gen_deb[16].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[16].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_29 
       (.I0(\gen_deb[16].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[16].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[16].deb_cnt [7]),
        .I2(\gen_deb[16].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[16].deb_cnt [5]),
        .I2(\gen_deb[16].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[16].deb_cnt [3]),
        .I2(\gen_deb[16].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[16].deb_cnt [1]),
        .I2(\gen_deb[16].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_34 
       (.I0(\gen_deb[16].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[16].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_35 
       (.I0(\gen_deb[16].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[16].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_36 
       (.I0(\gen_deb[16].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[16].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_37 
       (.I0(\gen_deb[16].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[16].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[16].deb_cnt [31]),
        .I2(\gen_deb[16].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[16].deb_cnt [29]),
        .I2(\gen_deb[16].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[16].deb_cnt [27]),
        .I2(\gen_deb[16].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[16].gpio_i_deb[16]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[16].deb_cnt [25]),
        .I2(\gen_deb[16].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_8 
       (.I0(\gen_deb[16].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[16].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[16].gpio_i_deb[16]_i_9 
       (.I0(\gen_deb[16].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[16].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[16].gpio_i_deb[16]_i_9_n_0 ));
  FDCE \gen_deb[16].gpio_i_deb_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[16].gpio_i_deb[16]_i_1_n_0 ),
        .Q(p_0_in14_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[16].gpio_i_deb_reg[16]_i_12 
       (.CI(\gen_deb[16].gpio_i_deb_reg[16]_i_21_n_0 ),
        .CO({\gen_deb[16].gpio_i_deb_reg[16]_i_12_n_0 ,\gen_deb[16].gpio_i_deb_reg[16]_i_12_n_1 ,\gen_deb[16].gpio_i_deb_reg[16]_i_12_n_2 ,\gen_deb[16].gpio_i_deb_reg[16]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[16].gpio_i_deb[16]_i_22_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_23_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_24_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_25_n_0 }),
        .O(\NLW_gen_deb[16].gpio_i_deb_reg[16]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[16].gpio_i_deb[16]_i_26_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_27_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_28_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[16].gpio_i_deb_reg[16]_i_2 
       (.CI(\gen_deb[16].gpio_i_deb_reg[16]_i_3_n_0 ),
        .CO({\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_0 ,\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_1 ,\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_2 ,\gen_deb[16].gpio_i_deb_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[16].gpio_i_deb[16]_i_4_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_5_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_6_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_7_n_0 }),
        .O(\NLW_gen_deb[16].gpio_i_deb_reg[16]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[16].gpio_i_deb[16]_i_8_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_9_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_10_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[16].gpio_i_deb_reg[16]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[16].gpio_i_deb_reg[16]_i_21_n_0 ,\gen_deb[16].gpio_i_deb_reg[16]_i_21_n_1 ,\gen_deb[16].gpio_i_deb_reg[16]_i_21_n_2 ,\gen_deb[16].gpio_i_deb_reg[16]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[16].gpio_i_deb[16]_i_30_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_31_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_32_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_33_n_0 }),
        .O(\NLW_gen_deb[16].gpio_i_deb_reg[16]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[16].gpio_i_deb[16]_i_34_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_35_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_36_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[16].gpio_i_deb_reg[16]_i_3 
       (.CI(\gen_deb[16].gpio_i_deb_reg[16]_i_12_n_0 ),
        .CO({\gen_deb[16].gpio_i_deb_reg[16]_i_3_n_0 ,\gen_deb[16].gpio_i_deb_reg[16]_i_3_n_1 ,\gen_deb[16].gpio_i_deb_reg[16]_i_3_n_2 ,\gen_deb[16].gpio_i_deb_reg[16]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[16].gpio_i_deb[16]_i_13_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_14_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_15_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_16_n_0 }),
        .O(\NLW_gen_deb[16].gpio_i_deb_reg[16]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[16].gpio_i_deb[16]_i_17_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_18_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_19_n_0 ,\gen_deb[16].gpio_i_deb[16]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[17].deb_cnt[0]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt [0]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[10]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [10]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[11]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [11]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[12]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [12]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[13]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [13]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[14]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [14]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[15]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [15]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[16]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [16]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[17]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [17]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[18]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [18]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[19]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [19]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[1]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [1]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[20]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [20]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[21]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [21]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[22]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [22]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[23]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [23]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[24]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [24]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[25]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [25]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[26]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [26]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[27]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [27]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[28]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [28]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[29]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [29]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[2]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [2]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[30]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [30]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[31]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [31]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[3]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [3]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[4]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [4]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[5]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [5]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[6]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [6]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[7]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [7]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[8]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [8]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[17].deb_cnt[9]_i_1 
       (.I0(p_0_in13_in),
        .I1(p_0_in85_in),
        .I2(gpio_i[17]),
        .I3(\s_reg_deb_en_reg_n_0_[17] ),
        .I4(\gen_deb[17].deb_cnt0 [9]),
        .I5(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .O(\gen_deb[17].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[17].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [0]));
  FDCE \gen_deb[17].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [10]));
  FDCE \gen_deb[17].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [11]));
  FDCE \gen_deb[17].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[17].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[17].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[17].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[17].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[17].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[17].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[17].deb_cnt0 [12:9]),
        .S(\gen_deb[17].deb_cnt [12:9]));
  FDCE \gen_deb[17].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [13]));
  FDCE \gen_deb[17].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [14]));
  FDCE \gen_deb[17].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [15]));
  FDCE \gen_deb[17].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[17].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[17].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[17].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[17].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[17].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[17].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[17].deb_cnt0 [16:13]),
        .S(\gen_deb[17].deb_cnt [16:13]));
  FDCE \gen_deb[17].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [17]));
  FDCE \gen_deb[17].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [18]));
  FDCE \gen_deb[17].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [19]));
  FDCE \gen_deb[17].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [1]));
  FDCE \gen_deb[17].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[17].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[17].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[17].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[17].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[17].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[17].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[17].deb_cnt0 [20:17]),
        .S(\gen_deb[17].deb_cnt [20:17]));
  FDCE \gen_deb[17].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [21]));
  FDCE \gen_deb[17].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [22]));
  FDCE \gen_deb[17].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [23]));
  FDCE \gen_deb[17].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[17].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[17].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[17].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[17].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[17].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[17].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[17].deb_cnt0 [24:21]),
        .S(\gen_deb[17].deb_cnt [24:21]));
  FDCE \gen_deb[17].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [25]));
  FDCE \gen_deb[17].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [26]));
  FDCE \gen_deb[17].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [27]));
  FDCE \gen_deb[17].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[17].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[17].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[17].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[17].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[17].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[17].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[17].deb_cnt0 [28:25]),
        .S(\gen_deb[17].deb_cnt [28:25]));
  FDCE \gen_deb[17].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [29]));
  FDCE \gen_deb[17].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [2]));
  FDCE \gen_deb[17].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [30]));
  FDCE \gen_deb[17].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[17].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[17].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[17].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[17].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[17].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[17].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[17].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[17].deb_cnt [31:29]}));
  FDCE \gen_deb[17].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [3]));
  FDCE \gen_deb[17].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[17].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[17].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[17].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[17].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[17].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[17].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[17].deb_cnt0 [4:1]),
        .S(\gen_deb[17].deb_cnt [4:1]));
  FDCE \gen_deb[17].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [5]));
  FDCE \gen_deb[17].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [6]));
  FDCE \gen_deb[17].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [7]));
  FDCE \gen_deb[17].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[17].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[17].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[17].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[17].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[17].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[17].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[17].deb_cnt0 [8:5]),
        .S(\gen_deb[17].deb_cnt [8:5]));
  FDCE \gen_deb[17].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[17].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[17].gpio_i_deb[17]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[17] ),
        .I1(\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ),
        .I2(p_0_in13_in),
        .I3(p_0_in85_in),
        .I4(gpio_i[17]),
        .O(\gen_deb[17].gpio_i_deb[17]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_10 
       (.I0(\gen_deb[17].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[17].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_11 
       (.I0(\gen_deb[17].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[17].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[17].deb_cnt [23]),
        .I2(\gen_deb[17].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[17].deb_cnt [21]),
        .I2(\gen_deb[17].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[17].deb_cnt [19]),
        .I2(\gen_deb[17].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[17].deb_cnt [17]),
        .I2(\gen_deb[17].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_17 
       (.I0(\gen_deb[17].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[17].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_18 
       (.I0(\gen_deb[17].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[17].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_19 
       (.I0(\gen_deb[17].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[17].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_20 
       (.I0(\gen_deb[17].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[17].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[17].deb_cnt [15]),
        .I2(\gen_deb[17].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[17].deb_cnt [13]),
        .I2(\gen_deb[17].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[17].deb_cnt [11]),
        .I2(\gen_deb[17].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[17].deb_cnt [9]),
        .I2(\gen_deb[17].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_26 
       (.I0(\gen_deb[17].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[17].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_27 
       (.I0(\gen_deb[17].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[17].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_28 
       (.I0(\gen_deb[17].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[17].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_29 
       (.I0(\gen_deb[17].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[17].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[17].deb_cnt [7]),
        .I2(\gen_deb[17].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[17].deb_cnt [5]),
        .I2(\gen_deb[17].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[17].deb_cnt [3]),
        .I2(\gen_deb[17].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[17].deb_cnt [1]),
        .I2(\gen_deb[17].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_34 
       (.I0(\gen_deb[17].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[17].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_35 
       (.I0(\gen_deb[17].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[17].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_36 
       (.I0(\gen_deb[17].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[17].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_37 
       (.I0(\gen_deb[17].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[17].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[17].deb_cnt [31]),
        .I2(\gen_deb[17].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[17].deb_cnt [29]),
        .I2(\gen_deb[17].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[17].deb_cnt [27]),
        .I2(\gen_deb[17].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[17].gpio_i_deb[17]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[17].deb_cnt [25]),
        .I2(\gen_deb[17].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_8 
       (.I0(\gen_deb[17].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[17].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[17].gpio_i_deb[17]_i_9 
       (.I0(\gen_deb[17].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[17].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[17].gpio_i_deb[17]_i_9_n_0 ));
  FDCE \gen_deb[17].gpio_i_deb_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[17].gpio_i_deb[17]_i_1_n_0 ),
        .Q(p_0_in13_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[17].gpio_i_deb_reg[17]_i_12 
       (.CI(\gen_deb[17].gpio_i_deb_reg[17]_i_21_n_0 ),
        .CO({\gen_deb[17].gpio_i_deb_reg[17]_i_12_n_0 ,\gen_deb[17].gpio_i_deb_reg[17]_i_12_n_1 ,\gen_deb[17].gpio_i_deb_reg[17]_i_12_n_2 ,\gen_deb[17].gpio_i_deb_reg[17]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[17].gpio_i_deb[17]_i_22_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_23_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_24_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_25_n_0 }),
        .O(\NLW_gen_deb[17].gpio_i_deb_reg[17]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[17].gpio_i_deb[17]_i_26_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_27_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_28_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[17].gpio_i_deb_reg[17]_i_2 
       (.CI(\gen_deb[17].gpio_i_deb_reg[17]_i_3_n_0 ),
        .CO({\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_0 ,\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_1 ,\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_2 ,\gen_deb[17].gpio_i_deb_reg[17]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[17].gpio_i_deb[17]_i_4_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_5_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_6_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_7_n_0 }),
        .O(\NLW_gen_deb[17].gpio_i_deb_reg[17]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[17].gpio_i_deb[17]_i_8_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_9_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_10_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[17].gpio_i_deb_reg[17]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[17].gpio_i_deb_reg[17]_i_21_n_0 ,\gen_deb[17].gpio_i_deb_reg[17]_i_21_n_1 ,\gen_deb[17].gpio_i_deb_reg[17]_i_21_n_2 ,\gen_deb[17].gpio_i_deb_reg[17]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[17].gpio_i_deb[17]_i_30_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_31_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_32_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_33_n_0 }),
        .O(\NLW_gen_deb[17].gpio_i_deb_reg[17]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[17].gpio_i_deb[17]_i_34_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_35_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_36_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[17].gpio_i_deb_reg[17]_i_3 
       (.CI(\gen_deb[17].gpio_i_deb_reg[17]_i_12_n_0 ),
        .CO({\gen_deb[17].gpio_i_deb_reg[17]_i_3_n_0 ,\gen_deb[17].gpio_i_deb_reg[17]_i_3_n_1 ,\gen_deb[17].gpio_i_deb_reg[17]_i_3_n_2 ,\gen_deb[17].gpio_i_deb_reg[17]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[17].gpio_i_deb[17]_i_13_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_14_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_15_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_16_n_0 }),
        .O(\NLW_gen_deb[17].gpio_i_deb_reg[17]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[17].gpio_i_deb[17]_i_17_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_18_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_19_n_0 ,\gen_deb[17].gpio_i_deb[17]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[18].deb_cnt[0]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt [0]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[10]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [10]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[11]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [11]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[12]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [12]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[13]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [13]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[14]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [14]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[15]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [15]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[16]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [16]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[17]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [17]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[18]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [18]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[19]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [19]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[1]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [1]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[20]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [20]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[21]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [21]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[22]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [22]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[23]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [23]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[24]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [24]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[25]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [25]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[26]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [26]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[27]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [27]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[28]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [28]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[29]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [29]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[2]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [2]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[30]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [30]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[31]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [31]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[3]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [3]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[4]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [4]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[5]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [5]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[6]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [6]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[7]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [7]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[8]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [8]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[18].deb_cnt[9]_i_1 
       (.I0(p_0_in12_in),
        .I1(p_0_in83_in),
        .I2(gpio_i[18]),
        .I3(\s_reg_deb_en_reg_n_0_[18] ),
        .I4(\gen_deb[18].deb_cnt0 [9]),
        .I5(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .O(\gen_deb[18].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[18].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [0]));
  FDCE \gen_deb[18].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [10]));
  FDCE \gen_deb[18].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [11]));
  FDCE \gen_deb[18].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[18].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[18].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[18].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[18].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[18].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[18].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[18].deb_cnt0 [12:9]),
        .S(\gen_deb[18].deb_cnt [12:9]));
  FDCE \gen_deb[18].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [13]));
  FDCE \gen_deb[18].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [14]));
  FDCE \gen_deb[18].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [15]));
  FDCE \gen_deb[18].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[18].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[18].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[18].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[18].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[18].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[18].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[18].deb_cnt0 [16:13]),
        .S(\gen_deb[18].deb_cnt [16:13]));
  FDCE \gen_deb[18].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [17]));
  FDCE \gen_deb[18].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [18]));
  FDCE \gen_deb[18].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [19]));
  FDCE \gen_deb[18].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [1]));
  FDCE \gen_deb[18].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[18].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[18].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[18].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[18].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[18].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[18].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[18].deb_cnt0 [20:17]),
        .S(\gen_deb[18].deb_cnt [20:17]));
  FDCE \gen_deb[18].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [21]));
  FDCE \gen_deb[18].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [22]));
  FDCE \gen_deb[18].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [23]));
  FDCE \gen_deb[18].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[18].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[18].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[18].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[18].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[18].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[18].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[18].deb_cnt0 [24:21]),
        .S(\gen_deb[18].deb_cnt [24:21]));
  FDCE \gen_deb[18].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [25]));
  FDCE \gen_deb[18].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [26]));
  FDCE \gen_deb[18].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [27]));
  FDCE \gen_deb[18].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[18].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[18].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[18].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[18].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[18].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[18].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[18].deb_cnt0 [28:25]),
        .S(\gen_deb[18].deb_cnt [28:25]));
  FDCE \gen_deb[18].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [29]));
  FDCE \gen_deb[18].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [2]));
  FDCE \gen_deb[18].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [30]));
  FDCE \gen_deb[18].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[18].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[18].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[18].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[18].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[18].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[18].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[18].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[18].deb_cnt [31:29]}));
  FDCE \gen_deb[18].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [3]));
  FDCE \gen_deb[18].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[18].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[18].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[18].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[18].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[18].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[18].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[18].deb_cnt0 [4:1]),
        .S(\gen_deb[18].deb_cnt [4:1]));
  FDCE \gen_deb[18].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [5]));
  FDCE \gen_deb[18].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [6]));
  FDCE \gen_deb[18].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [7]));
  FDCE \gen_deb[18].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[18].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[18].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[18].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[18].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[18].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[18].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[18].deb_cnt0 [8:5]),
        .S(\gen_deb[18].deb_cnt [8:5]));
  FDCE \gen_deb[18].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[18].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[18].gpio_i_deb[18]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[18] ),
        .I1(\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ),
        .I2(p_0_in12_in),
        .I3(p_0_in83_in),
        .I4(gpio_i[18]),
        .O(\gen_deb[18].gpio_i_deb[18]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_10 
       (.I0(\gen_deb[18].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[18].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_11 
       (.I0(\gen_deb[18].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[18].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[18].deb_cnt [23]),
        .I2(\gen_deb[18].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[18].deb_cnt [21]),
        .I2(\gen_deb[18].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[18].deb_cnt [19]),
        .I2(\gen_deb[18].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[18].deb_cnt [17]),
        .I2(\gen_deb[18].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_17 
       (.I0(\gen_deb[18].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[18].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_18 
       (.I0(\gen_deb[18].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[18].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_19 
       (.I0(\gen_deb[18].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[18].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_20 
       (.I0(\gen_deb[18].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[18].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[18].deb_cnt [15]),
        .I2(\gen_deb[18].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[18].deb_cnt [13]),
        .I2(\gen_deb[18].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[18].deb_cnt [11]),
        .I2(\gen_deb[18].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[18].deb_cnt [9]),
        .I2(\gen_deb[18].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_26 
       (.I0(\gen_deb[18].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[18].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_27 
       (.I0(\gen_deb[18].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[18].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_28 
       (.I0(\gen_deb[18].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[18].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_29 
       (.I0(\gen_deb[18].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[18].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[18].deb_cnt [7]),
        .I2(\gen_deb[18].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[18].deb_cnt [5]),
        .I2(\gen_deb[18].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[18].deb_cnt [3]),
        .I2(\gen_deb[18].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[18].deb_cnt [1]),
        .I2(\gen_deb[18].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_34 
       (.I0(\gen_deb[18].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[18].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_35 
       (.I0(\gen_deb[18].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[18].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_36 
       (.I0(\gen_deb[18].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[18].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_37 
       (.I0(\gen_deb[18].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[18].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[18].deb_cnt [31]),
        .I2(\gen_deb[18].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[18].deb_cnt [29]),
        .I2(\gen_deb[18].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[18].deb_cnt [27]),
        .I2(\gen_deb[18].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[18].gpio_i_deb[18]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[18].deb_cnt [25]),
        .I2(\gen_deb[18].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_8 
       (.I0(\gen_deb[18].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[18].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[18].gpio_i_deb[18]_i_9 
       (.I0(\gen_deb[18].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[18].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[18].gpio_i_deb[18]_i_9_n_0 ));
  FDCE \gen_deb[18].gpio_i_deb_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[18].gpio_i_deb[18]_i_1_n_0 ),
        .Q(p_0_in12_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[18].gpio_i_deb_reg[18]_i_12 
       (.CI(\gen_deb[18].gpio_i_deb_reg[18]_i_21_n_0 ),
        .CO({\gen_deb[18].gpio_i_deb_reg[18]_i_12_n_0 ,\gen_deb[18].gpio_i_deb_reg[18]_i_12_n_1 ,\gen_deb[18].gpio_i_deb_reg[18]_i_12_n_2 ,\gen_deb[18].gpio_i_deb_reg[18]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[18].gpio_i_deb[18]_i_22_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_23_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_24_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_25_n_0 }),
        .O(\NLW_gen_deb[18].gpio_i_deb_reg[18]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[18].gpio_i_deb[18]_i_26_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_27_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_28_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[18].gpio_i_deb_reg[18]_i_2 
       (.CI(\gen_deb[18].gpio_i_deb_reg[18]_i_3_n_0 ),
        .CO({\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_0 ,\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_1 ,\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_2 ,\gen_deb[18].gpio_i_deb_reg[18]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[18].gpio_i_deb[18]_i_4_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_5_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_6_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_7_n_0 }),
        .O(\NLW_gen_deb[18].gpio_i_deb_reg[18]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[18].gpio_i_deb[18]_i_8_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_9_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_10_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[18].gpio_i_deb_reg[18]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[18].gpio_i_deb_reg[18]_i_21_n_0 ,\gen_deb[18].gpio_i_deb_reg[18]_i_21_n_1 ,\gen_deb[18].gpio_i_deb_reg[18]_i_21_n_2 ,\gen_deb[18].gpio_i_deb_reg[18]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[18].gpio_i_deb[18]_i_30_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_31_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_32_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_33_n_0 }),
        .O(\NLW_gen_deb[18].gpio_i_deb_reg[18]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[18].gpio_i_deb[18]_i_34_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_35_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_36_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[18].gpio_i_deb_reg[18]_i_3 
       (.CI(\gen_deb[18].gpio_i_deb_reg[18]_i_12_n_0 ),
        .CO({\gen_deb[18].gpio_i_deb_reg[18]_i_3_n_0 ,\gen_deb[18].gpio_i_deb_reg[18]_i_3_n_1 ,\gen_deb[18].gpio_i_deb_reg[18]_i_3_n_2 ,\gen_deb[18].gpio_i_deb_reg[18]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[18].gpio_i_deb[18]_i_13_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_14_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_15_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_16_n_0 }),
        .O(\NLW_gen_deb[18].gpio_i_deb_reg[18]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[18].gpio_i_deb[18]_i_17_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_18_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_19_n_0 ,\gen_deb[18].gpio_i_deb[18]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[19].deb_cnt[0]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt [0]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[10]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [10]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[11]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [11]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[12]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [12]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[13]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [13]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[14]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [14]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[15]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [15]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[16]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [16]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[17]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [17]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[18]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [18]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[19]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [19]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[1]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [1]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[20]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [20]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[21]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [21]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[22]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [22]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[23]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [23]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[24]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [24]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[25]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [25]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[26]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [26]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[27]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [27]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[28]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [28]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[29]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [29]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[2]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [2]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[30]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [30]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[31]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [31]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[3]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [3]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[4]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [4]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[5]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [5]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[6]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [6]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[7]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [7]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[8]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [8]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[19].deb_cnt[9]_i_1 
       (.I0(p_0_in11_in),
        .I1(p_0_in81_in),
        .I2(gpio_i[19]),
        .I3(\s_reg_deb_en_reg_n_0_[19] ),
        .I4(\gen_deb[19].deb_cnt0 [9]),
        .I5(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .O(\gen_deb[19].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[19].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [0]));
  FDCE \gen_deb[19].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [10]));
  FDCE \gen_deb[19].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [11]));
  FDCE \gen_deb[19].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[19].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[19].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[19].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[19].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[19].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[19].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[19].deb_cnt0 [12:9]),
        .S(\gen_deb[19].deb_cnt [12:9]));
  FDCE \gen_deb[19].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [13]));
  FDCE \gen_deb[19].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [14]));
  FDCE \gen_deb[19].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [15]));
  FDCE \gen_deb[19].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[19].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[19].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[19].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[19].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[19].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[19].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[19].deb_cnt0 [16:13]),
        .S(\gen_deb[19].deb_cnt [16:13]));
  FDCE \gen_deb[19].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [17]));
  FDCE \gen_deb[19].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [18]));
  FDCE \gen_deb[19].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [19]));
  FDCE \gen_deb[19].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [1]));
  FDCE \gen_deb[19].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[19].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[19].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[19].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[19].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[19].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[19].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[19].deb_cnt0 [20:17]),
        .S(\gen_deb[19].deb_cnt [20:17]));
  FDCE \gen_deb[19].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [21]));
  FDCE \gen_deb[19].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [22]));
  FDCE \gen_deb[19].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [23]));
  FDCE \gen_deb[19].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[19].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[19].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[19].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[19].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[19].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[19].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[19].deb_cnt0 [24:21]),
        .S(\gen_deb[19].deb_cnt [24:21]));
  FDCE \gen_deb[19].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [25]));
  FDCE \gen_deb[19].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [26]));
  FDCE \gen_deb[19].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [27]));
  FDCE \gen_deb[19].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[19].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[19].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[19].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[19].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[19].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[19].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[19].deb_cnt0 [28:25]),
        .S(\gen_deb[19].deb_cnt [28:25]));
  FDCE \gen_deb[19].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [29]));
  FDCE \gen_deb[19].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [2]));
  FDCE \gen_deb[19].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [30]));
  FDCE \gen_deb[19].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[19].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[19].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[19].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[19].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[19].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[19].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[19].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[19].deb_cnt [31:29]}));
  FDCE \gen_deb[19].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [3]));
  FDCE \gen_deb[19].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[19].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[19].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[19].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[19].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[19].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[19].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[19].deb_cnt0 [4:1]),
        .S(\gen_deb[19].deb_cnt [4:1]));
  FDCE \gen_deb[19].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [5]));
  FDCE \gen_deb[19].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [6]));
  FDCE \gen_deb[19].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [7]));
  FDCE \gen_deb[19].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[19].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[19].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[19].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[19].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[19].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[19].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[19].deb_cnt0 [8:5]),
        .S(\gen_deb[19].deb_cnt [8:5]));
  FDCE \gen_deb[19].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[19].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[19].gpio_i_deb[19]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[19] ),
        .I1(\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ),
        .I2(p_0_in11_in),
        .I3(p_0_in81_in),
        .I4(gpio_i[19]),
        .O(\gen_deb[19].gpio_i_deb[19]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_10 
       (.I0(\gen_deb[19].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[19].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_11 
       (.I0(\gen_deb[19].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[19].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[19].deb_cnt [23]),
        .I2(\gen_deb[19].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[19].deb_cnt [21]),
        .I2(\gen_deb[19].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[19].deb_cnt [19]),
        .I2(\gen_deb[19].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[19].deb_cnt [17]),
        .I2(\gen_deb[19].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_17 
       (.I0(\gen_deb[19].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[19].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_18 
       (.I0(\gen_deb[19].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[19].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_19 
       (.I0(\gen_deb[19].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[19].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_20 
       (.I0(\gen_deb[19].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[19].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[19].deb_cnt [15]),
        .I2(\gen_deb[19].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[19].deb_cnt [13]),
        .I2(\gen_deb[19].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[19].deb_cnt [11]),
        .I2(\gen_deb[19].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[19].deb_cnt [9]),
        .I2(\gen_deb[19].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_26 
       (.I0(\gen_deb[19].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[19].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_27 
       (.I0(\gen_deb[19].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[19].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_28 
       (.I0(\gen_deb[19].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[19].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_29 
       (.I0(\gen_deb[19].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[19].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[19].deb_cnt [7]),
        .I2(\gen_deb[19].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[19].deb_cnt [5]),
        .I2(\gen_deb[19].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[19].deb_cnt [3]),
        .I2(\gen_deb[19].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[19].deb_cnt [1]),
        .I2(\gen_deb[19].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_34 
       (.I0(\gen_deb[19].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[19].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_35 
       (.I0(\gen_deb[19].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[19].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_36 
       (.I0(\gen_deb[19].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[19].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_37 
       (.I0(\gen_deb[19].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[19].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[19].deb_cnt [31]),
        .I2(\gen_deb[19].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[19].deb_cnt [29]),
        .I2(\gen_deb[19].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[19].deb_cnt [27]),
        .I2(\gen_deb[19].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[19].gpio_i_deb[19]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[19].deb_cnt [25]),
        .I2(\gen_deb[19].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_8 
       (.I0(\gen_deb[19].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[19].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[19].gpio_i_deb[19]_i_9 
       (.I0(\gen_deb[19].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[19].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[19].gpio_i_deb[19]_i_9_n_0 ));
  FDCE \gen_deb[19].gpio_i_deb_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[19].gpio_i_deb[19]_i_1_n_0 ),
        .Q(p_0_in11_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[19].gpio_i_deb_reg[19]_i_12 
       (.CI(\gen_deb[19].gpio_i_deb_reg[19]_i_21_n_0 ),
        .CO({\gen_deb[19].gpio_i_deb_reg[19]_i_12_n_0 ,\gen_deb[19].gpio_i_deb_reg[19]_i_12_n_1 ,\gen_deb[19].gpio_i_deb_reg[19]_i_12_n_2 ,\gen_deb[19].gpio_i_deb_reg[19]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[19].gpio_i_deb[19]_i_22_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_23_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_24_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_25_n_0 }),
        .O(\NLW_gen_deb[19].gpio_i_deb_reg[19]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[19].gpio_i_deb[19]_i_26_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_27_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_28_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[19].gpio_i_deb_reg[19]_i_2 
       (.CI(\gen_deb[19].gpio_i_deb_reg[19]_i_3_n_0 ),
        .CO({\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_0 ,\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_1 ,\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_2 ,\gen_deb[19].gpio_i_deb_reg[19]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[19].gpio_i_deb[19]_i_4_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_5_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_6_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_7_n_0 }),
        .O(\NLW_gen_deb[19].gpio_i_deb_reg[19]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[19].gpio_i_deb[19]_i_8_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_9_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_10_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[19].gpio_i_deb_reg[19]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[19].gpio_i_deb_reg[19]_i_21_n_0 ,\gen_deb[19].gpio_i_deb_reg[19]_i_21_n_1 ,\gen_deb[19].gpio_i_deb_reg[19]_i_21_n_2 ,\gen_deb[19].gpio_i_deb_reg[19]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[19].gpio_i_deb[19]_i_30_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_31_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_32_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_33_n_0 }),
        .O(\NLW_gen_deb[19].gpio_i_deb_reg[19]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[19].gpio_i_deb[19]_i_34_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_35_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_36_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[19].gpio_i_deb_reg[19]_i_3 
       (.CI(\gen_deb[19].gpio_i_deb_reg[19]_i_12_n_0 ),
        .CO({\gen_deb[19].gpio_i_deb_reg[19]_i_3_n_0 ,\gen_deb[19].gpio_i_deb_reg[19]_i_3_n_1 ,\gen_deb[19].gpio_i_deb_reg[19]_i_3_n_2 ,\gen_deb[19].gpio_i_deb_reg[19]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[19].gpio_i_deb[19]_i_13_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_14_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_15_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_16_n_0 }),
        .O(\NLW_gen_deb[19].gpio_i_deb_reg[19]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[19].gpio_i_deb[19]_i_17_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_18_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_19_n_0 ,\gen_deb[19].gpio_i_deb[19]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[1].deb_cnt[0]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt [0]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[10]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [10]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[11]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [11]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[12]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [12]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[13]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [13]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[14]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [14]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[15]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [15]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[16]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [16]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[17]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [17]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[18]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [18]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[19]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [19]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[1]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [1]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[20]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [20]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[21]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [21]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[22]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [22]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[23]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [23]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[24]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [24]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[25]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [25]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[26]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [26]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[27]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [27]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[28]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [28]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[29]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [29]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[2]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [2]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[30]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [30]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[31]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [31]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[3]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [3]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[4]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [4]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[5]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [5]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[6]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [6]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[7]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [7]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[8]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [8]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[1].deb_cnt[9]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(p_2_in),
        .I4(\gen_deb[1].deb_cnt0 [9]),
        .I5(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .O(\gen_deb[1].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[1].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [0]));
  FDCE \gen_deb[1].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [10]));
  FDCE \gen_deb[1].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [11]));
  FDCE \gen_deb[1].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[1].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[1].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[1].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[1].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[1].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[1].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[1].deb_cnt0 [12:9]),
        .S(\gen_deb[1].deb_cnt [12:9]));
  FDCE \gen_deb[1].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [13]));
  FDCE \gen_deb[1].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [14]));
  FDCE \gen_deb[1].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [15]));
  FDCE \gen_deb[1].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[1].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[1].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[1].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[1].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[1].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[1].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[1].deb_cnt0 [16:13]),
        .S(\gen_deb[1].deb_cnt [16:13]));
  FDCE \gen_deb[1].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [17]));
  FDCE \gen_deb[1].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [18]));
  FDCE \gen_deb[1].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [19]));
  FDCE \gen_deb[1].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [1]));
  FDCE \gen_deb[1].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[1].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[1].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[1].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[1].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[1].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[1].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[1].deb_cnt0 [20:17]),
        .S(\gen_deb[1].deb_cnt [20:17]));
  FDCE \gen_deb[1].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [21]));
  FDCE \gen_deb[1].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [22]));
  FDCE \gen_deb[1].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [23]));
  FDCE \gen_deb[1].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[1].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[1].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[1].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[1].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[1].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[1].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[1].deb_cnt0 [24:21]),
        .S(\gen_deb[1].deb_cnt [24:21]));
  FDCE \gen_deb[1].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [25]));
  FDCE \gen_deb[1].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [26]));
  FDCE \gen_deb[1].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [27]));
  FDCE \gen_deb[1].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[1].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[1].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[1].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[1].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[1].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[1].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[1].deb_cnt0 [28:25]),
        .S(\gen_deb[1].deb_cnt [28:25]));
  FDCE \gen_deb[1].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [29]));
  FDCE \gen_deb[1].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [2]));
  FDCE \gen_deb[1].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [30]));
  FDCE \gen_deb[1].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[1].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[1].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[1].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[1].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[1].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[1].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[1].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[1].deb_cnt [31:29]}));
  FDCE \gen_deb[1].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [3]));
  FDCE \gen_deb[1].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[1].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[1].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[1].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[1].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[1].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[1].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[1].deb_cnt0 [4:1]),
        .S(\gen_deb[1].deb_cnt [4:1]));
  FDCE \gen_deb[1].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [5]));
  FDCE \gen_deb[1].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [6]));
  FDCE \gen_deb[1].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [7]));
  FDCE \gen_deb[1].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[1].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[1].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[1].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[1].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[1].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[1].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[1].deb_cnt0 [8:5]),
        .S(\gen_deb[1].deb_cnt [8:5]));
  FDCE \gen_deb[1].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[1].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[1].gpio_i_deb[1]_i_1 
       (.I0(p_0_in29_in),
        .I1(p_0_in117_in),
        .I2(gpio_i[1]),
        .I3(\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ),
        .I4(p_2_in),
        .O(\gen_deb[1].gpio_i_deb[1]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_10 
       (.I0(\gen_deb[1].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[1].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_11 
       (.I0(\gen_deb[1].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[1].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[1].deb_cnt [23]),
        .I2(\gen_deb[1].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[1].deb_cnt [21]),
        .I2(\gen_deb[1].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[1].deb_cnt [19]),
        .I2(\gen_deb[1].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[1].deb_cnt [17]),
        .I2(\gen_deb[1].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_17 
       (.I0(\gen_deb[1].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[1].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_18 
       (.I0(\gen_deb[1].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[1].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_19 
       (.I0(\gen_deb[1].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[1].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_20 
       (.I0(\gen_deb[1].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[1].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[1].deb_cnt [15]),
        .I2(\gen_deb[1].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[1].deb_cnt [13]),
        .I2(\gen_deb[1].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[1].deb_cnt [11]),
        .I2(\gen_deb[1].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[1].deb_cnt [9]),
        .I2(\gen_deb[1].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_26 
       (.I0(\gen_deb[1].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[1].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_27 
       (.I0(\gen_deb[1].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[1].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_28 
       (.I0(\gen_deb[1].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[1].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_29 
       (.I0(\gen_deb[1].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[1].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[1].deb_cnt [7]),
        .I2(\gen_deb[1].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[1].deb_cnt [5]),
        .I2(\gen_deb[1].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[1].deb_cnt [3]),
        .I2(\gen_deb[1].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[1].deb_cnt [1]),
        .I2(\gen_deb[1].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_34 
       (.I0(\gen_deb[1].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[1].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_35 
       (.I0(\gen_deb[1].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[1].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_36 
       (.I0(\gen_deb[1].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[1].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_37 
       (.I0(\gen_deb[1].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[1].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[1].deb_cnt [31]),
        .I2(\gen_deb[1].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[1].deb_cnt [29]),
        .I2(\gen_deb[1].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[1].deb_cnt [27]),
        .I2(\gen_deb[1].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[1].gpio_i_deb[1]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[1].deb_cnt [25]),
        .I2(\gen_deb[1].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_8 
       (.I0(\gen_deb[1].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[1].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[1].gpio_i_deb[1]_i_9 
       (.I0(\gen_deb[1].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[1].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[1].gpio_i_deb[1]_i_9_n_0 ));
  FDCE \gen_deb[1].gpio_i_deb_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[1].gpio_i_deb[1]_i_1_n_0 ),
        .Q(p_0_in29_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[1].gpio_i_deb_reg[1]_i_12 
       (.CI(\gen_deb[1].gpio_i_deb_reg[1]_i_21_n_0 ),
        .CO({\gen_deb[1].gpio_i_deb_reg[1]_i_12_n_0 ,\gen_deb[1].gpio_i_deb_reg[1]_i_12_n_1 ,\gen_deb[1].gpio_i_deb_reg[1]_i_12_n_2 ,\gen_deb[1].gpio_i_deb_reg[1]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[1].gpio_i_deb[1]_i_22_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_23_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_24_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_25_n_0 }),
        .O(\NLW_gen_deb[1].gpio_i_deb_reg[1]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[1].gpio_i_deb[1]_i_26_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_27_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_28_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[1].gpio_i_deb_reg[1]_i_2 
       (.CI(\gen_deb[1].gpio_i_deb_reg[1]_i_3_n_0 ),
        .CO({\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_0 ,\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_1 ,\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_2 ,\gen_deb[1].gpio_i_deb_reg[1]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[1].gpio_i_deb[1]_i_4_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_5_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_6_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_7_n_0 }),
        .O(\NLW_gen_deb[1].gpio_i_deb_reg[1]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[1].gpio_i_deb[1]_i_8_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_9_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_10_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[1].gpio_i_deb_reg[1]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[1].gpio_i_deb_reg[1]_i_21_n_0 ,\gen_deb[1].gpio_i_deb_reg[1]_i_21_n_1 ,\gen_deb[1].gpio_i_deb_reg[1]_i_21_n_2 ,\gen_deb[1].gpio_i_deb_reg[1]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[1].gpio_i_deb[1]_i_30_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_31_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_32_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_33_n_0 }),
        .O(\NLW_gen_deb[1].gpio_i_deb_reg[1]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[1].gpio_i_deb[1]_i_34_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_35_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_36_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[1].gpio_i_deb_reg[1]_i_3 
       (.CI(\gen_deb[1].gpio_i_deb_reg[1]_i_12_n_0 ),
        .CO({\gen_deb[1].gpio_i_deb_reg[1]_i_3_n_0 ,\gen_deb[1].gpio_i_deb_reg[1]_i_3_n_1 ,\gen_deb[1].gpio_i_deb_reg[1]_i_3_n_2 ,\gen_deb[1].gpio_i_deb_reg[1]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[1].gpio_i_deb[1]_i_13_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_14_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_15_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_16_n_0 }),
        .O(\NLW_gen_deb[1].gpio_i_deb_reg[1]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[1].gpio_i_deb[1]_i_17_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_18_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_19_n_0 ,\gen_deb[1].gpio_i_deb[1]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[20].deb_cnt[0]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt [0]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[10]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [10]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[11]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [11]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[12]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [12]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[13]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [13]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[14]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [14]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[15]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [15]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[16]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [16]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[17]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [17]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[18]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [18]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[19]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [19]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[1]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [1]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[20]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [20]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[21]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [21]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[22]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [22]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[23]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [23]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[24]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [24]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[25]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [25]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[26]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [26]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[27]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [27]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[28]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [28]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[29]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [29]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[2]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [2]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[30]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [30]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[31]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [31]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[3]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [3]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[4]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [4]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[5]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [5]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[6]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [6]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[7]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [7]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[8]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [8]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[20].deb_cnt[9]_i_1 
       (.I0(p_0_in10_in),
        .I1(p_0_in79_in),
        .I2(gpio_i[20]),
        .I3(\s_reg_deb_en_reg_n_0_[20] ),
        .I4(\gen_deb[20].deb_cnt0 [9]),
        .I5(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .O(\gen_deb[20].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[20].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [0]));
  FDCE \gen_deb[20].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [10]));
  FDCE \gen_deb[20].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [11]));
  FDCE \gen_deb[20].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[20].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[20].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[20].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[20].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[20].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[20].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[20].deb_cnt0 [12:9]),
        .S(\gen_deb[20].deb_cnt [12:9]));
  FDCE \gen_deb[20].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [13]));
  FDCE \gen_deb[20].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [14]));
  FDCE \gen_deb[20].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [15]));
  FDCE \gen_deb[20].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[20].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[20].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[20].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[20].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[20].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[20].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[20].deb_cnt0 [16:13]),
        .S(\gen_deb[20].deb_cnt [16:13]));
  FDCE \gen_deb[20].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [17]));
  FDCE \gen_deb[20].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [18]));
  FDCE \gen_deb[20].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [19]));
  FDCE \gen_deb[20].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [1]));
  FDCE \gen_deb[20].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[20].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[20].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[20].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[20].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[20].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[20].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[20].deb_cnt0 [20:17]),
        .S(\gen_deb[20].deb_cnt [20:17]));
  FDCE \gen_deb[20].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [21]));
  FDCE \gen_deb[20].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [22]));
  FDCE \gen_deb[20].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [23]));
  FDCE \gen_deb[20].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[20].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[20].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[20].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[20].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[20].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[20].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[20].deb_cnt0 [24:21]),
        .S(\gen_deb[20].deb_cnt [24:21]));
  FDCE \gen_deb[20].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [25]));
  FDCE \gen_deb[20].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [26]));
  FDCE \gen_deb[20].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [27]));
  FDCE \gen_deb[20].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[20].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[20].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[20].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[20].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[20].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[20].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[20].deb_cnt0 [28:25]),
        .S(\gen_deb[20].deb_cnt [28:25]));
  FDCE \gen_deb[20].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [29]));
  FDCE \gen_deb[20].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [2]));
  FDCE \gen_deb[20].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [30]));
  FDCE \gen_deb[20].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[20].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[20].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[20].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[20].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[20].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[20].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[20].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[20].deb_cnt [31:29]}));
  FDCE \gen_deb[20].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [3]));
  FDCE \gen_deb[20].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[20].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[20].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[20].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[20].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[20].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[20].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[20].deb_cnt0 [4:1]),
        .S(\gen_deb[20].deb_cnt [4:1]));
  FDCE \gen_deb[20].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [5]));
  FDCE \gen_deb[20].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [6]));
  FDCE \gen_deb[20].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [7]));
  FDCE \gen_deb[20].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[20].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[20].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[20].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[20].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[20].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[20].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[20].deb_cnt0 [8:5]),
        .S(\gen_deb[20].deb_cnt [8:5]));
  FDCE \gen_deb[20].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[20].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[20].gpio_i_deb[20]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[20] ),
        .I1(\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ),
        .I2(p_0_in10_in),
        .I3(p_0_in79_in),
        .I4(gpio_i[20]),
        .O(\gen_deb[20].gpio_i_deb[20]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_10 
       (.I0(\gen_deb[20].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[20].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_11 
       (.I0(\gen_deb[20].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[20].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[20].deb_cnt [23]),
        .I2(\gen_deb[20].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[20].deb_cnt [21]),
        .I2(\gen_deb[20].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[20].deb_cnt [19]),
        .I2(\gen_deb[20].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[20].deb_cnt [17]),
        .I2(\gen_deb[20].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_17 
       (.I0(\gen_deb[20].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[20].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_18 
       (.I0(\gen_deb[20].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[20].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_19 
       (.I0(\gen_deb[20].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[20].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_20 
       (.I0(\gen_deb[20].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[20].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[20].deb_cnt [15]),
        .I2(\gen_deb[20].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[20].deb_cnt [13]),
        .I2(\gen_deb[20].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[20].deb_cnt [11]),
        .I2(\gen_deb[20].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[20].deb_cnt [9]),
        .I2(\gen_deb[20].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_26 
       (.I0(\gen_deb[20].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[20].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_27 
       (.I0(\gen_deb[20].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[20].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_28 
       (.I0(\gen_deb[20].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[20].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_29 
       (.I0(\gen_deb[20].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[20].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[20].deb_cnt [7]),
        .I2(\gen_deb[20].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[20].deb_cnt [5]),
        .I2(\gen_deb[20].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[20].deb_cnt [3]),
        .I2(\gen_deb[20].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[20].deb_cnt [1]),
        .I2(\gen_deb[20].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_34 
       (.I0(\gen_deb[20].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[20].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_35 
       (.I0(\gen_deb[20].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[20].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_36 
       (.I0(\gen_deb[20].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[20].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_37 
       (.I0(\gen_deb[20].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[20].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[20].deb_cnt [31]),
        .I2(\gen_deb[20].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[20].deb_cnt [29]),
        .I2(\gen_deb[20].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[20].deb_cnt [27]),
        .I2(\gen_deb[20].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[20].gpio_i_deb[20]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[20].deb_cnt [25]),
        .I2(\gen_deb[20].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_8 
       (.I0(\gen_deb[20].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[20].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[20].gpio_i_deb[20]_i_9 
       (.I0(\gen_deb[20].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[20].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[20].gpio_i_deb[20]_i_9_n_0 ));
  FDCE \gen_deb[20].gpio_i_deb_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[20].gpio_i_deb[20]_i_1_n_0 ),
        .Q(p_0_in10_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[20].gpio_i_deb_reg[20]_i_12 
       (.CI(\gen_deb[20].gpio_i_deb_reg[20]_i_21_n_0 ),
        .CO({\gen_deb[20].gpio_i_deb_reg[20]_i_12_n_0 ,\gen_deb[20].gpio_i_deb_reg[20]_i_12_n_1 ,\gen_deb[20].gpio_i_deb_reg[20]_i_12_n_2 ,\gen_deb[20].gpio_i_deb_reg[20]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[20].gpio_i_deb[20]_i_22_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_23_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_24_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_25_n_0 }),
        .O(\NLW_gen_deb[20].gpio_i_deb_reg[20]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[20].gpio_i_deb[20]_i_26_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_27_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_28_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[20].gpio_i_deb_reg[20]_i_2 
       (.CI(\gen_deb[20].gpio_i_deb_reg[20]_i_3_n_0 ),
        .CO({\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_0 ,\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_1 ,\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_2 ,\gen_deb[20].gpio_i_deb_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[20].gpio_i_deb[20]_i_4_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_5_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_6_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_7_n_0 }),
        .O(\NLW_gen_deb[20].gpio_i_deb_reg[20]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[20].gpio_i_deb[20]_i_8_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_9_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_10_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[20].gpio_i_deb_reg[20]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[20].gpio_i_deb_reg[20]_i_21_n_0 ,\gen_deb[20].gpio_i_deb_reg[20]_i_21_n_1 ,\gen_deb[20].gpio_i_deb_reg[20]_i_21_n_2 ,\gen_deb[20].gpio_i_deb_reg[20]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[20].gpio_i_deb[20]_i_30_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_31_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_32_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_33_n_0 }),
        .O(\NLW_gen_deb[20].gpio_i_deb_reg[20]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[20].gpio_i_deb[20]_i_34_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_35_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_36_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[20].gpio_i_deb_reg[20]_i_3 
       (.CI(\gen_deb[20].gpio_i_deb_reg[20]_i_12_n_0 ),
        .CO({\gen_deb[20].gpio_i_deb_reg[20]_i_3_n_0 ,\gen_deb[20].gpio_i_deb_reg[20]_i_3_n_1 ,\gen_deb[20].gpio_i_deb_reg[20]_i_3_n_2 ,\gen_deb[20].gpio_i_deb_reg[20]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[20].gpio_i_deb[20]_i_13_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_14_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_15_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_16_n_0 }),
        .O(\NLW_gen_deb[20].gpio_i_deb_reg[20]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[20].gpio_i_deb[20]_i_17_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_18_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_19_n_0 ,\gen_deb[20].gpio_i_deb[20]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[21].deb_cnt[0]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt [0]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[10]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [10]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[11]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [11]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[12]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [12]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[13]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [13]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[14]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [14]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[15]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [15]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[16]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [16]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[17]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [17]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[18]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [18]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[19]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [19]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[1]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [1]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[20]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [20]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[21]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [21]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[22]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [22]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[23]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [23]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[24]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [24]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[25]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [25]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[26]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [26]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[27]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [27]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[28]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [28]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[29]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [29]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[2]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [2]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[30]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [30]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[31]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [31]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[3]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [3]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[4]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [4]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[5]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [5]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[6]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [6]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[7]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [7]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[8]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [8]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[21].deb_cnt[9]_i_1 
       (.I0(p_0_in9_in),
        .I1(p_0_in77_in),
        .I2(gpio_i[21]),
        .I3(\s_reg_deb_en_reg_n_0_[21] ),
        .I4(\gen_deb[21].deb_cnt0 [9]),
        .I5(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .O(\gen_deb[21].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[21].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [0]));
  FDCE \gen_deb[21].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [10]));
  FDCE \gen_deb[21].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [11]));
  FDCE \gen_deb[21].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[21].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[21].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[21].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[21].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[21].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[21].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[21].deb_cnt0 [12:9]),
        .S(\gen_deb[21].deb_cnt [12:9]));
  FDCE \gen_deb[21].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [13]));
  FDCE \gen_deb[21].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [14]));
  FDCE \gen_deb[21].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [15]));
  FDCE \gen_deb[21].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[21].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[21].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[21].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[21].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[21].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[21].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[21].deb_cnt0 [16:13]),
        .S(\gen_deb[21].deb_cnt [16:13]));
  FDCE \gen_deb[21].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [17]));
  FDCE \gen_deb[21].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [18]));
  FDCE \gen_deb[21].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [19]));
  FDCE \gen_deb[21].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [1]));
  FDCE \gen_deb[21].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[21].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[21].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[21].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[21].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[21].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[21].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[21].deb_cnt0 [20:17]),
        .S(\gen_deb[21].deb_cnt [20:17]));
  FDCE \gen_deb[21].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [21]));
  FDCE \gen_deb[21].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [22]));
  FDCE \gen_deb[21].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [23]));
  FDCE \gen_deb[21].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[21].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[21].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[21].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[21].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[21].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[21].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[21].deb_cnt0 [24:21]),
        .S(\gen_deb[21].deb_cnt [24:21]));
  FDCE \gen_deb[21].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [25]));
  FDCE \gen_deb[21].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [26]));
  FDCE \gen_deb[21].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [27]));
  FDCE \gen_deb[21].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[21].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[21].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[21].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[21].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[21].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[21].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[21].deb_cnt0 [28:25]),
        .S(\gen_deb[21].deb_cnt [28:25]));
  FDCE \gen_deb[21].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [29]));
  FDCE \gen_deb[21].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [2]));
  FDCE \gen_deb[21].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [30]));
  FDCE \gen_deb[21].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[21].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[21].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[21].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[21].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[21].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[21].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[21].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[21].deb_cnt [31:29]}));
  FDCE \gen_deb[21].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [3]));
  FDCE \gen_deb[21].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[21].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[21].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[21].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[21].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[21].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[21].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[21].deb_cnt0 [4:1]),
        .S(\gen_deb[21].deb_cnt [4:1]));
  FDCE \gen_deb[21].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [5]));
  FDCE \gen_deb[21].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [6]));
  FDCE \gen_deb[21].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [7]));
  FDCE \gen_deb[21].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[21].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[21].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[21].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[21].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[21].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[21].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[21].deb_cnt0 [8:5]),
        .S(\gen_deb[21].deb_cnt [8:5]));
  FDCE \gen_deb[21].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[21].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[21].gpio_i_deb[21]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[21] ),
        .I1(\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ),
        .I2(p_0_in9_in),
        .I3(p_0_in77_in),
        .I4(gpio_i[21]),
        .O(\gen_deb[21].gpio_i_deb[21]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_10 
       (.I0(\gen_deb[21].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[21].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_11 
       (.I0(\gen_deb[21].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[21].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[21].deb_cnt [23]),
        .I2(\gen_deb[21].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[21].deb_cnt [21]),
        .I2(\gen_deb[21].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[21].deb_cnt [19]),
        .I2(\gen_deb[21].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[21].deb_cnt [17]),
        .I2(\gen_deb[21].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_17 
       (.I0(\gen_deb[21].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[21].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_18 
       (.I0(\gen_deb[21].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[21].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_19 
       (.I0(\gen_deb[21].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[21].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_20 
       (.I0(\gen_deb[21].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[21].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[21].deb_cnt [15]),
        .I2(\gen_deb[21].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[21].deb_cnt [13]),
        .I2(\gen_deb[21].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[21].deb_cnt [11]),
        .I2(\gen_deb[21].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[21].deb_cnt [9]),
        .I2(\gen_deb[21].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_26 
       (.I0(\gen_deb[21].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[21].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_27 
       (.I0(\gen_deb[21].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[21].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_28 
       (.I0(\gen_deb[21].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[21].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_29 
       (.I0(\gen_deb[21].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[21].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[21].deb_cnt [7]),
        .I2(\gen_deb[21].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[21].deb_cnt [5]),
        .I2(\gen_deb[21].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[21].deb_cnt [3]),
        .I2(\gen_deb[21].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[21].deb_cnt [1]),
        .I2(\gen_deb[21].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_34 
       (.I0(\gen_deb[21].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[21].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_35 
       (.I0(\gen_deb[21].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[21].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_36 
       (.I0(\gen_deb[21].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[21].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_37 
       (.I0(\gen_deb[21].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[21].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[21].deb_cnt [31]),
        .I2(\gen_deb[21].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[21].deb_cnt [29]),
        .I2(\gen_deb[21].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[21].deb_cnt [27]),
        .I2(\gen_deb[21].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[21].gpio_i_deb[21]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[21].deb_cnt [25]),
        .I2(\gen_deb[21].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_8 
       (.I0(\gen_deb[21].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[21].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[21].gpio_i_deb[21]_i_9 
       (.I0(\gen_deb[21].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[21].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[21].gpio_i_deb[21]_i_9_n_0 ));
  FDCE \gen_deb[21].gpio_i_deb_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[21].gpio_i_deb[21]_i_1_n_0 ),
        .Q(p_0_in9_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[21].gpio_i_deb_reg[21]_i_12 
       (.CI(\gen_deb[21].gpio_i_deb_reg[21]_i_21_n_0 ),
        .CO({\gen_deb[21].gpio_i_deb_reg[21]_i_12_n_0 ,\gen_deb[21].gpio_i_deb_reg[21]_i_12_n_1 ,\gen_deb[21].gpio_i_deb_reg[21]_i_12_n_2 ,\gen_deb[21].gpio_i_deb_reg[21]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[21].gpio_i_deb[21]_i_22_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_23_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_24_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_25_n_0 }),
        .O(\NLW_gen_deb[21].gpio_i_deb_reg[21]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[21].gpio_i_deb[21]_i_26_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_27_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_28_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[21].gpio_i_deb_reg[21]_i_2 
       (.CI(\gen_deb[21].gpio_i_deb_reg[21]_i_3_n_0 ),
        .CO({\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_0 ,\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_1 ,\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_2 ,\gen_deb[21].gpio_i_deb_reg[21]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[21].gpio_i_deb[21]_i_4_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_5_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_6_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_7_n_0 }),
        .O(\NLW_gen_deb[21].gpio_i_deb_reg[21]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[21].gpio_i_deb[21]_i_8_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_9_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_10_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[21].gpio_i_deb_reg[21]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[21].gpio_i_deb_reg[21]_i_21_n_0 ,\gen_deb[21].gpio_i_deb_reg[21]_i_21_n_1 ,\gen_deb[21].gpio_i_deb_reg[21]_i_21_n_2 ,\gen_deb[21].gpio_i_deb_reg[21]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[21].gpio_i_deb[21]_i_30_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_31_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_32_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_33_n_0 }),
        .O(\NLW_gen_deb[21].gpio_i_deb_reg[21]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[21].gpio_i_deb[21]_i_34_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_35_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_36_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[21].gpio_i_deb_reg[21]_i_3 
       (.CI(\gen_deb[21].gpio_i_deb_reg[21]_i_12_n_0 ),
        .CO({\gen_deb[21].gpio_i_deb_reg[21]_i_3_n_0 ,\gen_deb[21].gpio_i_deb_reg[21]_i_3_n_1 ,\gen_deb[21].gpio_i_deb_reg[21]_i_3_n_2 ,\gen_deb[21].gpio_i_deb_reg[21]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[21].gpio_i_deb[21]_i_13_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_14_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_15_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_16_n_0 }),
        .O(\NLW_gen_deb[21].gpio_i_deb_reg[21]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[21].gpio_i_deb[21]_i_17_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_18_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_19_n_0 ,\gen_deb[21].gpio_i_deb[21]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[22].deb_cnt[0]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt [0]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[10]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [10]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[11]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [11]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[12]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [12]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[13]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [13]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[14]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [14]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[15]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [15]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[16]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [16]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[17]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [17]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[18]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [18]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[19]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [19]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[1]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [1]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[20]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [20]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[21]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [21]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[22]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [22]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[23]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [23]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[24]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [24]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[25]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [25]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[26]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [26]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[27]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [27]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[28]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [28]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[29]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [29]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[2]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [2]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[30]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [30]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[31]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [31]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[3]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [3]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[4]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [4]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[5]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [5]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[6]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [6]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[7]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [7]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[8]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [8]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[22].deb_cnt[9]_i_1 
       (.I0(p_0_in8_in),
        .I1(p_0_in75_in),
        .I2(gpio_i[22]),
        .I3(\s_reg_deb_en_reg_n_0_[22] ),
        .I4(\gen_deb[22].deb_cnt0 [9]),
        .I5(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .O(\gen_deb[22].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[22].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [0]));
  FDCE \gen_deb[22].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [10]));
  FDCE \gen_deb[22].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [11]));
  FDCE \gen_deb[22].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[22].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[22].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[22].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[22].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[22].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[22].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[22].deb_cnt0 [12:9]),
        .S(\gen_deb[22].deb_cnt [12:9]));
  FDCE \gen_deb[22].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [13]));
  FDCE \gen_deb[22].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [14]));
  FDCE \gen_deb[22].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [15]));
  FDCE \gen_deb[22].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[22].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[22].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[22].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[22].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[22].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[22].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[22].deb_cnt0 [16:13]),
        .S(\gen_deb[22].deb_cnt [16:13]));
  FDCE \gen_deb[22].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [17]));
  FDCE \gen_deb[22].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [18]));
  FDCE \gen_deb[22].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [19]));
  FDCE \gen_deb[22].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [1]));
  FDCE \gen_deb[22].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[22].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[22].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[22].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[22].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[22].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[22].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[22].deb_cnt0 [20:17]),
        .S(\gen_deb[22].deb_cnt [20:17]));
  FDCE \gen_deb[22].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [21]));
  FDCE \gen_deb[22].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [22]));
  FDCE \gen_deb[22].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [23]));
  FDCE \gen_deb[22].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[22].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[22].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[22].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[22].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[22].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[22].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[22].deb_cnt0 [24:21]),
        .S(\gen_deb[22].deb_cnt [24:21]));
  FDCE \gen_deb[22].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [25]));
  FDCE \gen_deb[22].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [26]));
  FDCE \gen_deb[22].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [27]));
  FDCE \gen_deb[22].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[22].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[22].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[22].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[22].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[22].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[22].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[22].deb_cnt0 [28:25]),
        .S(\gen_deb[22].deb_cnt [28:25]));
  FDCE \gen_deb[22].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [29]));
  FDCE \gen_deb[22].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [2]));
  FDCE \gen_deb[22].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [30]));
  FDCE \gen_deb[22].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[22].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[22].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[22].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[22].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[22].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[22].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[22].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[22].deb_cnt [31:29]}));
  FDCE \gen_deb[22].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [3]));
  FDCE \gen_deb[22].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[22].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[22].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[22].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[22].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[22].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[22].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[22].deb_cnt0 [4:1]),
        .S(\gen_deb[22].deb_cnt [4:1]));
  FDCE \gen_deb[22].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [5]));
  FDCE \gen_deb[22].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [6]));
  FDCE \gen_deb[22].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [7]));
  FDCE \gen_deb[22].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[22].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[22].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[22].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[22].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[22].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[22].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[22].deb_cnt0 [8:5]),
        .S(\gen_deb[22].deb_cnt [8:5]));
  FDCE \gen_deb[22].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[22].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[22].gpio_i_deb[22]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[22] ),
        .I1(\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ),
        .I2(p_0_in8_in),
        .I3(p_0_in75_in),
        .I4(gpio_i[22]),
        .O(\gen_deb[22].gpio_i_deb[22]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_10 
       (.I0(\gen_deb[22].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[22].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_11 
       (.I0(\gen_deb[22].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[22].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[22].deb_cnt [23]),
        .I2(\gen_deb[22].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[22].deb_cnt [21]),
        .I2(\gen_deb[22].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[22].deb_cnt [19]),
        .I2(\gen_deb[22].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[22].deb_cnt [17]),
        .I2(\gen_deb[22].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_17 
       (.I0(\gen_deb[22].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[22].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_18 
       (.I0(\gen_deb[22].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[22].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_19 
       (.I0(\gen_deb[22].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[22].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_20 
       (.I0(\gen_deb[22].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[22].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[22].deb_cnt [15]),
        .I2(\gen_deb[22].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[22].deb_cnt [13]),
        .I2(\gen_deb[22].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[22].deb_cnt [11]),
        .I2(\gen_deb[22].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[22].deb_cnt [9]),
        .I2(\gen_deb[22].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_26 
       (.I0(\gen_deb[22].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[22].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_27 
       (.I0(\gen_deb[22].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[22].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_28 
       (.I0(\gen_deb[22].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[22].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_29 
       (.I0(\gen_deb[22].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[22].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[22].deb_cnt [7]),
        .I2(\gen_deb[22].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[22].deb_cnt [5]),
        .I2(\gen_deb[22].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[22].deb_cnt [3]),
        .I2(\gen_deb[22].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[22].deb_cnt [1]),
        .I2(\gen_deb[22].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_34 
       (.I0(\gen_deb[22].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[22].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_35 
       (.I0(\gen_deb[22].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[22].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_36 
       (.I0(\gen_deb[22].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[22].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_37 
       (.I0(\gen_deb[22].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[22].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[22].deb_cnt [31]),
        .I2(\gen_deb[22].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[22].deb_cnt [29]),
        .I2(\gen_deb[22].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[22].deb_cnt [27]),
        .I2(\gen_deb[22].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[22].gpio_i_deb[22]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[22].deb_cnt [25]),
        .I2(\gen_deb[22].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_8 
       (.I0(\gen_deb[22].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[22].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[22].gpio_i_deb[22]_i_9 
       (.I0(\gen_deb[22].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[22].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[22].gpio_i_deb[22]_i_9_n_0 ));
  FDCE \gen_deb[22].gpio_i_deb_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[22].gpio_i_deb[22]_i_1_n_0 ),
        .Q(p_0_in8_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[22].gpio_i_deb_reg[22]_i_12 
       (.CI(\gen_deb[22].gpio_i_deb_reg[22]_i_21_n_0 ),
        .CO({\gen_deb[22].gpio_i_deb_reg[22]_i_12_n_0 ,\gen_deb[22].gpio_i_deb_reg[22]_i_12_n_1 ,\gen_deb[22].gpio_i_deb_reg[22]_i_12_n_2 ,\gen_deb[22].gpio_i_deb_reg[22]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[22].gpio_i_deb[22]_i_22_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_23_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_24_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_25_n_0 }),
        .O(\NLW_gen_deb[22].gpio_i_deb_reg[22]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[22].gpio_i_deb[22]_i_26_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_27_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_28_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[22].gpio_i_deb_reg[22]_i_2 
       (.CI(\gen_deb[22].gpio_i_deb_reg[22]_i_3_n_0 ),
        .CO({\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_0 ,\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_1 ,\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_2 ,\gen_deb[22].gpio_i_deb_reg[22]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[22].gpio_i_deb[22]_i_4_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_5_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_6_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_7_n_0 }),
        .O(\NLW_gen_deb[22].gpio_i_deb_reg[22]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[22].gpio_i_deb[22]_i_8_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_9_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_10_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[22].gpio_i_deb_reg[22]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[22].gpio_i_deb_reg[22]_i_21_n_0 ,\gen_deb[22].gpio_i_deb_reg[22]_i_21_n_1 ,\gen_deb[22].gpio_i_deb_reg[22]_i_21_n_2 ,\gen_deb[22].gpio_i_deb_reg[22]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[22].gpio_i_deb[22]_i_30_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_31_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_32_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_33_n_0 }),
        .O(\NLW_gen_deb[22].gpio_i_deb_reg[22]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[22].gpio_i_deb[22]_i_34_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_35_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_36_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[22].gpio_i_deb_reg[22]_i_3 
       (.CI(\gen_deb[22].gpio_i_deb_reg[22]_i_12_n_0 ),
        .CO({\gen_deb[22].gpio_i_deb_reg[22]_i_3_n_0 ,\gen_deb[22].gpio_i_deb_reg[22]_i_3_n_1 ,\gen_deb[22].gpio_i_deb_reg[22]_i_3_n_2 ,\gen_deb[22].gpio_i_deb_reg[22]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[22].gpio_i_deb[22]_i_13_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_14_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_15_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_16_n_0 }),
        .O(\NLW_gen_deb[22].gpio_i_deb_reg[22]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[22].gpio_i_deb[22]_i_17_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_18_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_19_n_0 ,\gen_deb[22].gpio_i_deb[22]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[23].deb_cnt[0]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt [0]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[10]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [10]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[11]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [11]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[12]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [12]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[13]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [13]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[14]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [14]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[15]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [15]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[16]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [16]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[17]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [17]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[18]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [18]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[19]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [19]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[1]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [1]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[20]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [20]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[21]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [21]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[22]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [22]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[23]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [23]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[24]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [24]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[25]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [25]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[26]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [26]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[27]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [27]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[28]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [28]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[29]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [29]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[2]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [2]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[30]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [30]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[31]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [31]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[3]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [3]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[4]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [4]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[5]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [5]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[6]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [6]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[7]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [7]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[8]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [8]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[23].deb_cnt[9]_i_1 
       (.I0(p_0_in7_in),
        .I1(p_0_in73_in),
        .I2(gpio_i[23]),
        .I3(\s_reg_deb_en_reg_n_0_[23] ),
        .I4(\gen_deb[23].deb_cnt0 [9]),
        .I5(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .O(\gen_deb[23].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[23].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [0]));
  FDCE \gen_deb[23].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [10]));
  FDCE \gen_deb[23].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [11]));
  FDCE \gen_deb[23].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[23].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[23].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[23].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[23].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[23].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[23].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[23].deb_cnt0 [12:9]),
        .S(\gen_deb[23].deb_cnt [12:9]));
  FDCE \gen_deb[23].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [13]));
  FDCE \gen_deb[23].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [14]));
  FDCE \gen_deb[23].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [15]));
  FDCE \gen_deb[23].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[23].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[23].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[23].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[23].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[23].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[23].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[23].deb_cnt0 [16:13]),
        .S(\gen_deb[23].deb_cnt [16:13]));
  FDCE \gen_deb[23].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [17]));
  FDCE \gen_deb[23].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [18]));
  FDCE \gen_deb[23].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [19]));
  FDCE \gen_deb[23].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [1]));
  FDCE \gen_deb[23].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[23].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[23].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[23].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[23].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[23].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[23].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[23].deb_cnt0 [20:17]),
        .S(\gen_deb[23].deb_cnt [20:17]));
  FDCE \gen_deb[23].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [21]));
  FDCE \gen_deb[23].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [22]));
  FDCE \gen_deb[23].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [23]));
  FDCE \gen_deb[23].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[23].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[23].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[23].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[23].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[23].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[23].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[23].deb_cnt0 [24:21]),
        .S(\gen_deb[23].deb_cnt [24:21]));
  FDCE \gen_deb[23].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [25]));
  FDCE \gen_deb[23].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [26]));
  FDCE \gen_deb[23].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [27]));
  FDCE \gen_deb[23].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[23].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[23].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[23].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[23].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[23].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[23].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[23].deb_cnt0 [28:25]),
        .S(\gen_deb[23].deb_cnt [28:25]));
  FDCE \gen_deb[23].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [29]));
  FDCE \gen_deb[23].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [2]));
  FDCE \gen_deb[23].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [30]));
  FDCE \gen_deb[23].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[23].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[23].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[23].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[23].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[23].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[23].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[23].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[23].deb_cnt [31:29]}));
  FDCE \gen_deb[23].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [3]));
  FDCE \gen_deb[23].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[23].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[23].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[23].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[23].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[23].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[23].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[23].deb_cnt0 [4:1]),
        .S(\gen_deb[23].deb_cnt [4:1]));
  FDCE \gen_deb[23].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [5]));
  FDCE \gen_deb[23].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [6]));
  FDCE \gen_deb[23].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [7]));
  FDCE \gen_deb[23].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[23].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[23].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[23].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[23].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[23].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[23].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[23].deb_cnt0 [8:5]),
        .S(\gen_deb[23].deb_cnt [8:5]));
  FDCE \gen_deb[23].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[23].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[23].gpio_i_deb[23]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[23] ),
        .I1(\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ),
        .I2(p_0_in7_in),
        .I3(p_0_in73_in),
        .I4(gpio_i[23]),
        .O(\gen_deb[23].gpio_i_deb[23]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_10 
       (.I0(\gen_deb[23].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[23].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_11 
       (.I0(\gen_deb[23].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[23].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[23].deb_cnt [23]),
        .I2(\gen_deb[23].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[23].deb_cnt [21]),
        .I2(\gen_deb[23].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[23].deb_cnt [19]),
        .I2(\gen_deb[23].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[23].deb_cnt [17]),
        .I2(\gen_deb[23].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_17 
       (.I0(\gen_deb[23].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[23].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_18 
       (.I0(\gen_deb[23].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[23].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_19 
       (.I0(\gen_deb[23].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[23].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_20 
       (.I0(\gen_deb[23].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[23].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[23].deb_cnt [15]),
        .I2(\gen_deb[23].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[23].deb_cnt [13]),
        .I2(\gen_deb[23].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[23].deb_cnt [11]),
        .I2(\gen_deb[23].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[23].deb_cnt [9]),
        .I2(\gen_deb[23].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_26 
       (.I0(\gen_deb[23].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[23].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_27 
       (.I0(\gen_deb[23].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[23].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_28 
       (.I0(\gen_deb[23].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[23].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_29 
       (.I0(\gen_deb[23].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[23].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[23].deb_cnt [7]),
        .I2(\gen_deb[23].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[23].deb_cnt [5]),
        .I2(\gen_deb[23].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[23].deb_cnt [3]),
        .I2(\gen_deb[23].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[23].deb_cnt [1]),
        .I2(\gen_deb[23].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_34 
       (.I0(\gen_deb[23].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[23].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_35 
       (.I0(\gen_deb[23].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[23].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_36 
       (.I0(\gen_deb[23].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[23].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_37 
       (.I0(\gen_deb[23].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[23].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[23].deb_cnt [31]),
        .I2(\gen_deb[23].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[23].deb_cnt [29]),
        .I2(\gen_deb[23].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[23].deb_cnt [27]),
        .I2(\gen_deb[23].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[23].gpio_i_deb[23]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[23].deb_cnt [25]),
        .I2(\gen_deb[23].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_8 
       (.I0(\gen_deb[23].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[23].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[23].gpio_i_deb[23]_i_9 
       (.I0(\gen_deb[23].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[23].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[23].gpio_i_deb[23]_i_9_n_0 ));
  FDCE \gen_deb[23].gpio_i_deb_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[23].gpio_i_deb[23]_i_1_n_0 ),
        .Q(p_0_in7_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[23].gpio_i_deb_reg[23]_i_12 
       (.CI(\gen_deb[23].gpio_i_deb_reg[23]_i_21_n_0 ),
        .CO({\gen_deb[23].gpio_i_deb_reg[23]_i_12_n_0 ,\gen_deb[23].gpio_i_deb_reg[23]_i_12_n_1 ,\gen_deb[23].gpio_i_deb_reg[23]_i_12_n_2 ,\gen_deb[23].gpio_i_deb_reg[23]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[23].gpio_i_deb[23]_i_22_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_23_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_24_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_25_n_0 }),
        .O(\NLW_gen_deb[23].gpio_i_deb_reg[23]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[23].gpio_i_deb[23]_i_26_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_27_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_28_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[23].gpio_i_deb_reg[23]_i_2 
       (.CI(\gen_deb[23].gpio_i_deb_reg[23]_i_3_n_0 ),
        .CO({\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_0 ,\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_1 ,\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_2 ,\gen_deb[23].gpio_i_deb_reg[23]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[23].gpio_i_deb[23]_i_4_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_5_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_6_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_7_n_0 }),
        .O(\NLW_gen_deb[23].gpio_i_deb_reg[23]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[23].gpio_i_deb[23]_i_8_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_9_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_10_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[23].gpio_i_deb_reg[23]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[23].gpio_i_deb_reg[23]_i_21_n_0 ,\gen_deb[23].gpio_i_deb_reg[23]_i_21_n_1 ,\gen_deb[23].gpio_i_deb_reg[23]_i_21_n_2 ,\gen_deb[23].gpio_i_deb_reg[23]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[23].gpio_i_deb[23]_i_30_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_31_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_32_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_33_n_0 }),
        .O(\NLW_gen_deb[23].gpio_i_deb_reg[23]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[23].gpio_i_deb[23]_i_34_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_35_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_36_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[23].gpio_i_deb_reg[23]_i_3 
       (.CI(\gen_deb[23].gpio_i_deb_reg[23]_i_12_n_0 ),
        .CO({\gen_deb[23].gpio_i_deb_reg[23]_i_3_n_0 ,\gen_deb[23].gpio_i_deb_reg[23]_i_3_n_1 ,\gen_deb[23].gpio_i_deb_reg[23]_i_3_n_2 ,\gen_deb[23].gpio_i_deb_reg[23]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[23].gpio_i_deb[23]_i_13_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_14_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_15_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_16_n_0 }),
        .O(\NLW_gen_deb[23].gpio_i_deb_reg[23]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[23].gpio_i_deb[23]_i_17_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_18_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_19_n_0 ,\gen_deb[23].gpio_i_deb[23]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[24].deb_cnt[0]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt [0]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[10]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [10]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[11]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [11]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[12]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [12]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[13]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [13]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[14]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [14]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[15]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [15]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[16]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [16]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[17]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [17]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[18]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [18]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[19]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [19]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[1]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [1]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[20]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [20]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[21]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [21]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[22]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [22]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[23]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [23]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[24]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [24]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[25]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [25]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[26]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [26]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[27]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [27]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[28]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [28]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[29]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [29]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[2]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [2]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[30]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [30]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[31]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [31]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[3]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [3]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[4]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [4]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[5]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [5]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[6]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [6]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[7]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [7]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[8]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [8]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[24].deb_cnt[9]_i_1 
       (.I0(p_0_in6_in),
        .I1(p_0_in71_in),
        .I2(gpio_i[24]),
        .I3(\s_reg_deb_en_reg_n_0_[24] ),
        .I4(\gen_deb[24].deb_cnt0 [9]),
        .I5(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .O(\gen_deb[24].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[24].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [0]));
  FDCE \gen_deb[24].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [10]));
  FDCE \gen_deb[24].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [11]));
  FDCE \gen_deb[24].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[24].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[24].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[24].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[24].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[24].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[24].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[24].deb_cnt0 [12:9]),
        .S(\gen_deb[24].deb_cnt [12:9]));
  FDCE \gen_deb[24].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [13]));
  FDCE \gen_deb[24].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [14]));
  FDCE \gen_deb[24].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [15]));
  FDCE \gen_deb[24].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[24].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[24].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[24].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[24].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[24].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[24].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[24].deb_cnt0 [16:13]),
        .S(\gen_deb[24].deb_cnt [16:13]));
  FDCE \gen_deb[24].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [17]));
  FDCE \gen_deb[24].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [18]));
  FDCE \gen_deb[24].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [19]));
  FDCE \gen_deb[24].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [1]));
  FDCE \gen_deb[24].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[24].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[24].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[24].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[24].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[24].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[24].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[24].deb_cnt0 [20:17]),
        .S(\gen_deb[24].deb_cnt [20:17]));
  FDCE \gen_deb[24].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [21]));
  FDCE \gen_deb[24].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [22]));
  FDCE \gen_deb[24].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [23]));
  FDCE \gen_deb[24].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[24].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[24].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[24].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[24].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[24].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[24].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[24].deb_cnt0 [24:21]),
        .S(\gen_deb[24].deb_cnt [24:21]));
  FDCE \gen_deb[24].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [25]));
  FDCE \gen_deb[24].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [26]));
  FDCE \gen_deb[24].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [27]));
  FDCE \gen_deb[24].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[24].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[24].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[24].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[24].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[24].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[24].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[24].deb_cnt0 [28:25]),
        .S(\gen_deb[24].deb_cnt [28:25]));
  FDCE \gen_deb[24].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [29]));
  FDCE \gen_deb[24].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [2]));
  FDCE \gen_deb[24].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [30]));
  FDCE \gen_deb[24].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[24].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[24].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[24].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[24].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[24].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[24].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[24].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[24].deb_cnt [31:29]}));
  FDCE \gen_deb[24].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [3]));
  FDCE \gen_deb[24].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[24].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[24].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[24].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[24].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[24].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[24].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[24].deb_cnt0 [4:1]),
        .S(\gen_deb[24].deb_cnt [4:1]));
  FDCE \gen_deb[24].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [5]));
  FDCE \gen_deb[24].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [6]));
  FDCE \gen_deb[24].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [7]));
  FDCE \gen_deb[24].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[24].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[24].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[24].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[24].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[24].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[24].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[24].deb_cnt0 [8:5]),
        .S(\gen_deb[24].deb_cnt [8:5]));
  FDCE \gen_deb[24].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[24].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[24].gpio_i_deb[24]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[24] ),
        .I1(\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ),
        .I2(p_0_in6_in),
        .I3(p_0_in71_in),
        .I4(gpio_i[24]),
        .O(\gen_deb[24].gpio_i_deb[24]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_10 
       (.I0(\gen_deb[24].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[24].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_11 
       (.I0(\gen_deb[24].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[24].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[24].deb_cnt [23]),
        .I2(\gen_deb[24].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[24].deb_cnt [21]),
        .I2(\gen_deb[24].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[24].deb_cnt [19]),
        .I2(\gen_deb[24].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[24].deb_cnt [17]),
        .I2(\gen_deb[24].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_17 
       (.I0(\gen_deb[24].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[24].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_18 
       (.I0(\gen_deb[24].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[24].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_19 
       (.I0(\gen_deb[24].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[24].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_20 
       (.I0(\gen_deb[24].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[24].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[24].deb_cnt [15]),
        .I2(\gen_deb[24].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[24].deb_cnt [13]),
        .I2(\gen_deb[24].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[24].deb_cnt [11]),
        .I2(\gen_deb[24].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[24].deb_cnt [9]),
        .I2(\gen_deb[24].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_26 
       (.I0(\gen_deb[24].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[24].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_27 
       (.I0(\gen_deb[24].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[24].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_28 
       (.I0(\gen_deb[24].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[24].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_29 
       (.I0(\gen_deb[24].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[24].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[24].deb_cnt [7]),
        .I2(\gen_deb[24].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[24].deb_cnt [5]),
        .I2(\gen_deb[24].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[24].deb_cnt [3]),
        .I2(\gen_deb[24].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[24].deb_cnt [1]),
        .I2(\gen_deb[24].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_34 
       (.I0(\gen_deb[24].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[24].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_35 
       (.I0(\gen_deb[24].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[24].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_36 
       (.I0(\gen_deb[24].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[24].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_37 
       (.I0(\gen_deb[24].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[24].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[24].deb_cnt [31]),
        .I2(\gen_deb[24].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[24].deb_cnt [29]),
        .I2(\gen_deb[24].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[24].deb_cnt [27]),
        .I2(\gen_deb[24].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[24].gpio_i_deb[24]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[24].deb_cnt [25]),
        .I2(\gen_deb[24].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_8 
       (.I0(\gen_deb[24].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[24].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[24].gpio_i_deb[24]_i_9 
       (.I0(\gen_deb[24].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[24].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[24].gpio_i_deb[24]_i_9_n_0 ));
  FDCE \gen_deb[24].gpio_i_deb_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[24].gpio_i_deb[24]_i_1_n_0 ),
        .Q(p_0_in6_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[24].gpio_i_deb_reg[24]_i_12 
       (.CI(\gen_deb[24].gpio_i_deb_reg[24]_i_21_n_0 ),
        .CO({\gen_deb[24].gpio_i_deb_reg[24]_i_12_n_0 ,\gen_deb[24].gpio_i_deb_reg[24]_i_12_n_1 ,\gen_deb[24].gpio_i_deb_reg[24]_i_12_n_2 ,\gen_deb[24].gpio_i_deb_reg[24]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[24].gpio_i_deb[24]_i_22_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_23_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_24_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_25_n_0 }),
        .O(\NLW_gen_deb[24].gpio_i_deb_reg[24]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[24].gpio_i_deb[24]_i_26_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_27_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_28_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[24].gpio_i_deb_reg[24]_i_2 
       (.CI(\gen_deb[24].gpio_i_deb_reg[24]_i_3_n_0 ),
        .CO({\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_0 ,\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_1 ,\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_2 ,\gen_deb[24].gpio_i_deb_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[24].gpio_i_deb[24]_i_4_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_5_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_6_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_7_n_0 }),
        .O(\NLW_gen_deb[24].gpio_i_deb_reg[24]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[24].gpio_i_deb[24]_i_8_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_9_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_10_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[24].gpio_i_deb_reg[24]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[24].gpio_i_deb_reg[24]_i_21_n_0 ,\gen_deb[24].gpio_i_deb_reg[24]_i_21_n_1 ,\gen_deb[24].gpio_i_deb_reg[24]_i_21_n_2 ,\gen_deb[24].gpio_i_deb_reg[24]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[24].gpio_i_deb[24]_i_30_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_31_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_32_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_33_n_0 }),
        .O(\NLW_gen_deb[24].gpio_i_deb_reg[24]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[24].gpio_i_deb[24]_i_34_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_35_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_36_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[24].gpio_i_deb_reg[24]_i_3 
       (.CI(\gen_deb[24].gpio_i_deb_reg[24]_i_12_n_0 ),
        .CO({\gen_deb[24].gpio_i_deb_reg[24]_i_3_n_0 ,\gen_deb[24].gpio_i_deb_reg[24]_i_3_n_1 ,\gen_deb[24].gpio_i_deb_reg[24]_i_3_n_2 ,\gen_deb[24].gpio_i_deb_reg[24]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[24].gpio_i_deb[24]_i_13_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_14_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_15_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_16_n_0 }),
        .O(\NLW_gen_deb[24].gpio_i_deb_reg[24]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[24].gpio_i_deb[24]_i_17_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_18_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_19_n_0 ,\gen_deb[24].gpio_i_deb[24]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[25].deb_cnt[0]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt [0]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[10]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [10]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[11]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [11]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[12]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [12]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[13]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [13]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[14]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [14]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[15]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [15]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[16]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [16]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[17]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [17]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[18]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [18]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[19]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [19]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[1]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [1]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[20]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [20]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[21]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [21]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[22]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [22]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[23]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [23]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[24]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [24]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[25]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [25]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[26]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [26]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[27]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [27]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[28]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [28]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[29]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [29]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[2]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [2]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[30]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [30]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[31]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [31]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[3]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [3]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[4]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [4]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[5]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [5]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[6]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [6]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[7]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [7]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[8]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [8]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[25].deb_cnt[9]_i_1 
       (.I0(p_0_in5_in),
        .I1(p_0_in69_in),
        .I2(gpio_i[25]),
        .I3(\s_reg_deb_en_reg_n_0_[25] ),
        .I4(\gen_deb[25].deb_cnt0 [9]),
        .I5(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .O(\gen_deb[25].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[25].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [0]));
  FDCE \gen_deb[25].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [10]));
  FDCE \gen_deb[25].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [11]));
  FDCE \gen_deb[25].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[25].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[25].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[25].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[25].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[25].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[25].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[25].deb_cnt0 [12:9]),
        .S(\gen_deb[25].deb_cnt [12:9]));
  FDCE \gen_deb[25].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [13]));
  FDCE \gen_deb[25].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [14]));
  FDCE \gen_deb[25].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [15]));
  FDCE \gen_deb[25].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[25].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[25].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[25].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[25].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[25].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[25].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[25].deb_cnt0 [16:13]),
        .S(\gen_deb[25].deb_cnt [16:13]));
  FDCE \gen_deb[25].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [17]));
  FDCE \gen_deb[25].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [18]));
  FDCE \gen_deb[25].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [19]));
  FDCE \gen_deb[25].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [1]));
  FDCE \gen_deb[25].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[25].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[25].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[25].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[25].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[25].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[25].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[25].deb_cnt0 [20:17]),
        .S(\gen_deb[25].deb_cnt [20:17]));
  FDCE \gen_deb[25].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [21]));
  FDCE \gen_deb[25].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [22]));
  FDCE \gen_deb[25].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [23]));
  FDCE \gen_deb[25].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[25].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[25].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[25].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[25].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[25].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[25].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[25].deb_cnt0 [24:21]),
        .S(\gen_deb[25].deb_cnt [24:21]));
  FDCE \gen_deb[25].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [25]));
  FDCE \gen_deb[25].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [26]));
  FDCE \gen_deb[25].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [27]));
  FDCE \gen_deb[25].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[25].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[25].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[25].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[25].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[25].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[25].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[25].deb_cnt0 [28:25]),
        .S(\gen_deb[25].deb_cnt [28:25]));
  FDCE \gen_deb[25].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [29]));
  FDCE \gen_deb[25].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [2]));
  FDCE \gen_deb[25].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [30]));
  FDCE \gen_deb[25].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[25].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[25].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[25].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[25].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[25].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[25].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[25].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[25].deb_cnt [31:29]}));
  FDCE \gen_deb[25].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [3]));
  FDCE \gen_deb[25].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[25].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[25].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[25].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[25].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[25].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[25].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[25].deb_cnt0 [4:1]),
        .S(\gen_deb[25].deb_cnt [4:1]));
  FDCE \gen_deb[25].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [5]));
  FDCE \gen_deb[25].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [6]));
  FDCE \gen_deb[25].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [7]));
  FDCE \gen_deb[25].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[25].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[25].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[25].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[25].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[25].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[25].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[25].deb_cnt0 [8:5]),
        .S(\gen_deb[25].deb_cnt [8:5]));
  FDCE \gen_deb[25].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[25].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[25].gpio_i_deb[25]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[25] ),
        .I1(\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ),
        .I2(p_0_in5_in),
        .I3(p_0_in69_in),
        .I4(gpio_i[25]),
        .O(\gen_deb[25].gpio_i_deb[25]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_10 
       (.I0(\gen_deb[25].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[25].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_11 
       (.I0(\gen_deb[25].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[25].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[25].deb_cnt [23]),
        .I2(\gen_deb[25].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[25].deb_cnt [21]),
        .I2(\gen_deb[25].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[25].deb_cnt [19]),
        .I2(\gen_deb[25].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[25].deb_cnt [17]),
        .I2(\gen_deb[25].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_17 
       (.I0(\gen_deb[25].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[25].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_18 
       (.I0(\gen_deb[25].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[25].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_19 
       (.I0(\gen_deb[25].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[25].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_20 
       (.I0(\gen_deb[25].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[25].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[25].deb_cnt [15]),
        .I2(\gen_deb[25].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[25].deb_cnt [13]),
        .I2(\gen_deb[25].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[25].deb_cnt [11]),
        .I2(\gen_deb[25].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[25].deb_cnt [9]),
        .I2(\gen_deb[25].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_26 
       (.I0(\gen_deb[25].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[25].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_27 
       (.I0(\gen_deb[25].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[25].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_28 
       (.I0(\gen_deb[25].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[25].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_29 
       (.I0(\gen_deb[25].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[25].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[25].deb_cnt [7]),
        .I2(\gen_deb[25].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[25].deb_cnt [5]),
        .I2(\gen_deb[25].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[25].deb_cnt [3]),
        .I2(\gen_deb[25].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[25].deb_cnt [1]),
        .I2(\gen_deb[25].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_34 
       (.I0(\gen_deb[25].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[25].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_35 
       (.I0(\gen_deb[25].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[25].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_36 
       (.I0(\gen_deb[25].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[25].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_37 
       (.I0(\gen_deb[25].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[25].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[25].deb_cnt [31]),
        .I2(\gen_deb[25].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[25].deb_cnt [29]),
        .I2(\gen_deb[25].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[25].deb_cnt [27]),
        .I2(\gen_deb[25].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[25].gpio_i_deb[25]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[25].deb_cnt [25]),
        .I2(\gen_deb[25].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_8 
       (.I0(\gen_deb[25].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[25].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[25].gpio_i_deb[25]_i_9 
       (.I0(\gen_deb[25].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[25].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[25].gpio_i_deb[25]_i_9_n_0 ));
  FDCE \gen_deb[25].gpio_i_deb_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[25].gpio_i_deb[25]_i_1_n_0 ),
        .Q(p_0_in5_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[25].gpio_i_deb_reg[25]_i_12 
       (.CI(\gen_deb[25].gpio_i_deb_reg[25]_i_21_n_0 ),
        .CO({\gen_deb[25].gpio_i_deb_reg[25]_i_12_n_0 ,\gen_deb[25].gpio_i_deb_reg[25]_i_12_n_1 ,\gen_deb[25].gpio_i_deb_reg[25]_i_12_n_2 ,\gen_deb[25].gpio_i_deb_reg[25]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[25].gpio_i_deb[25]_i_22_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_23_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_24_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_25_n_0 }),
        .O(\NLW_gen_deb[25].gpio_i_deb_reg[25]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[25].gpio_i_deb[25]_i_26_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_27_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_28_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[25].gpio_i_deb_reg[25]_i_2 
       (.CI(\gen_deb[25].gpio_i_deb_reg[25]_i_3_n_0 ),
        .CO({\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_0 ,\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_1 ,\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_2 ,\gen_deb[25].gpio_i_deb_reg[25]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[25].gpio_i_deb[25]_i_4_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_5_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_6_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_7_n_0 }),
        .O(\NLW_gen_deb[25].gpio_i_deb_reg[25]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[25].gpio_i_deb[25]_i_8_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_9_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_10_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[25].gpio_i_deb_reg[25]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[25].gpio_i_deb_reg[25]_i_21_n_0 ,\gen_deb[25].gpio_i_deb_reg[25]_i_21_n_1 ,\gen_deb[25].gpio_i_deb_reg[25]_i_21_n_2 ,\gen_deb[25].gpio_i_deb_reg[25]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[25].gpio_i_deb[25]_i_30_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_31_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_32_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_33_n_0 }),
        .O(\NLW_gen_deb[25].gpio_i_deb_reg[25]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[25].gpio_i_deb[25]_i_34_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_35_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_36_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[25].gpio_i_deb_reg[25]_i_3 
       (.CI(\gen_deb[25].gpio_i_deb_reg[25]_i_12_n_0 ),
        .CO({\gen_deb[25].gpio_i_deb_reg[25]_i_3_n_0 ,\gen_deb[25].gpio_i_deb_reg[25]_i_3_n_1 ,\gen_deb[25].gpio_i_deb_reg[25]_i_3_n_2 ,\gen_deb[25].gpio_i_deb_reg[25]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[25].gpio_i_deb[25]_i_13_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_14_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_15_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_16_n_0 }),
        .O(\NLW_gen_deb[25].gpio_i_deb_reg[25]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[25].gpio_i_deb[25]_i_17_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_18_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_19_n_0 ,\gen_deb[25].gpio_i_deb[25]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[26].deb_cnt[0]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt [0]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[10]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [10]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[11]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [11]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[12]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [12]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[13]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [13]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[14]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [14]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[15]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [15]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[16]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [16]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[17]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [17]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[18]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [18]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[19]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [19]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[1]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [1]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[20]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [20]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[21]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [21]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[22]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [22]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[23]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [23]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[24]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [24]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[25]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [25]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[26]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [26]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[27]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [27]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[28]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [28]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[29]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [29]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[2]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [2]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[30]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [30]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[31]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [31]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[3]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [3]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[4]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [4]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[5]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [5]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[6]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [6]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[7]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [7]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[8]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [8]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[26].deb_cnt[9]_i_1 
       (.I0(p_0_in4_in),
        .I1(p_0_in67_in),
        .I2(gpio_i[26]),
        .I3(\s_reg_deb_en_reg_n_0_[26] ),
        .I4(\gen_deb[26].deb_cnt0 [9]),
        .I5(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .O(\gen_deb[26].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[26].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [0]));
  FDCE \gen_deb[26].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [10]));
  FDCE \gen_deb[26].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [11]));
  FDCE \gen_deb[26].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[26].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[26].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[26].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[26].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[26].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[26].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[26].deb_cnt0 [12:9]),
        .S(\gen_deb[26].deb_cnt [12:9]));
  FDCE \gen_deb[26].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [13]));
  FDCE \gen_deb[26].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [14]));
  FDCE \gen_deb[26].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [15]));
  FDCE \gen_deb[26].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[26].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[26].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[26].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[26].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[26].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[26].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[26].deb_cnt0 [16:13]),
        .S(\gen_deb[26].deb_cnt [16:13]));
  FDCE \gen_deb[26].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [17]));
  FDCE \gen_deb[26].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [18]));
  FDCE \gen_deb[26].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [19]));
  FDCE \gen_deb[26].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [1]));
  FDCE \gen_deb[26].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[26].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[26].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[26].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[26].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[26].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[26].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[26].deb_cnt0 [20:17]),
        .S(\gen_deb[26].deb_cnt [20:17]));
  FDCE \gen_deb[26].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [21]));
  FDCE \gen_deb[26].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [22]));
  FDCE \gen_deb[26].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [23]));
  FDCE \gen_deb[26].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[26].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[26].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[26].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[26].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[26].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[26].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[26].deb_cnt0 [24:21]),
        .S(\gen_deb[26].deb_cnt [24:21]));
  FDCE \gen_deb[26].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [25]));
  FDCE \gen_deb[26].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [26]));
  FDCE \gen_deb[26].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [27]));
  FDCE \gen_deb[26].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[26].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[26].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[26].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[26].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[26].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[26].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[26].deb_cnt0 [28:25]),
        .S(\gen_deb[26].deb_cnt [28:25]));
  FDCE \gen_deb[26].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [29]));
  FDCE \gen_deb[26].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [2]));
  FDCE \gen_deb[26].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [30]));
  FDCE \gen_deb[26].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[26].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[26].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[26].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[26].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[26].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[26].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[26].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[26].deb_cnt [31:29]}));
  FDCE \gen_deb[26].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [3]));
  FDCE \gen_deb[26].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[26].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[26].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[26].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[26].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[26].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[26].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[26].deb_cnt0 [4:1]),
        .S(\gen_deb[26].deb_cnt [4:1]));
  FDCE \gen_deb[26].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [5]));
  FDCE \gen_deb[26].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [6]));
  FDCE \gen_deb[26].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [7]));
  FDCE \gen_deb[26].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[26].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[26].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[26].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[26].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[26].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[26].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[26].deb_cnt0 [8:5]),
        .S(\gen_deb[26].deb_cnt [8:5]));
  FDCE \gen_deb[26].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[26].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[26].gpio_i_deb[26]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[26] ),
        .I1(\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ),
        .I2(p_0_in4_in),
        .I3(p_0_in67_in),
        .I4(gpio_i[26]),
        .O(\gen_deb[26].gpio_i_deb[26]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_10 
       (.I0(\gen_deb[26].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[26].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_11 
       (.I0(\gen_deb[26].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[26].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[26].deb_cnt [23]),
        .I2(\gen_deb[26].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[26].deb_cnt [21]),
        .I2(\gen_deb[26].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[26].deb_cnt [19]),
        .I2(\gen_deb[26].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[26].deb_cnt [17]),
        .I2(\gen_deb[26].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_17 
       (.I0(\gen_deb[26].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[26].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_18 
       (.I0(\gen_deb[26].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[26].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_19 
       (.I0(\gen_deb[26].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[26].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_20 
       (.I0(\gen_deb[26].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[26].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[26].deb_cnt [15]),
        .I2(\gen_deb[26].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[26].deb_cnt [13]),
        .I2(\gen_deb[26].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[26].deb_cnt [11]),
        .I2(\gen_deb[26].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[26].deb_cnt [9]),
        .I2(\gen_deb[26].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_26 
       (.I0(\gen_deb[26].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[26].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_27 
       (.I0(\gen_deb[26].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[26].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_28 
       (.I0(\gen_deb[26].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[26].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_29 
       (.I0(\gen_deb[26].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[26].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[26].deb_cnt [7]),
        .I2(\gen_deb[26].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[26].deb_cnt [5]),
        .I2(\gen_deb[26].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[26].deb_cnt [3]),
        .I2(\gen_deb[26].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[26].deb_cnt [1]),
        .I2(\gen_deb[26].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_34 
       (.I0(\gen_deb[26].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[26].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_35 
       (.I0(\gen_deb[26].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[26].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_36 
       (.I0(\gen_deb[26].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[26].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_37 
       (.I0(\gen_deb[26].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[26].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[26].deb_cnt [31]),
        .I2(\gen_deb[26].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[26].deb_cnt [29]),
        .I2(\gen_deb[26].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[26].deb_cnt [27]),
        .I2(\gen_deb[26].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[26].gpio_i_deb[26]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[26].deb_cnt [25]),
        .I2(\gen_deb[26].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_8 
       (.I0(\gen_deb[26].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[26].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[26].gpio_i_deb[26]_i_9 
       (.I0(\gen_deb[26].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[26].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[26].gpio_i_deb[26]_i_9_n_0 ));
  FDCE \gen_deb[26].gpio_i_deb_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[26].gpio_i_deb[26]_i_1_n_0 ),
        .Q(p_0_in4_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[26].gpio_i_deb_reg[26]_i_12 
       (.CI(\gen_deb[26].gpio_i_deb_reg[26]_i_21_n_0 ),
        .CO({\gen_deb[26].gpio_i_deb_reg[26]_i_12_n_0 ,\gen_deb[26].gpio_i_deb_reg[26]_i_12_n_1 ,\gen_deb[26].gpio_i_deb_reg[26]_i_12_n_2 ,\gen_deb[26].gpio_i_deb_reg[26]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[26].gpio_i_deb[26]_i_22_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_23_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_24_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_25_n_0 }),
        .O(\NLW_gen_deb[26].gpio_i_deb_reg[26]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[26].gpio_i_deb[26]_i_26_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_27_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_28_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[26].gpio_i_deb_reg[26]_i_2 
       (.CI(\gen_deb[26].gpio_i_deb_reg[26]_i_3_n_0 ),
        .CO({\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_0 ,\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_1 ,\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_2 ,\gen_deb[26].gpio_i_deb_reg[26]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[26].gpio_i_deb[26]_i_4_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_5_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_6_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_7_n_0 }),
        .O(\NLW_gen_deb[26].gpio_i_deb_reg[26]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[26].gpio_i_deb[26]_i_8_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_9_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_10_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[26].gpio_i_deb_reg[26]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[26].gpio_i_deb_reg[26]_i_21_n_0 ,\gen_deb[26].gpio_i_deb_reg[26]_i_21_n_1 ,\gen_deb[26].gpio_i_deb_reg[26]_i_21_n_2 ,\gen_deb[26].gpio_i_deb_reg[26]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[26].gpio_i_deb[26]_i_30_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_31_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_32_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_33_n_0 }),
        .O(\NLW_gen_deb[26].gpio_i_deb_reg[26]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[26].gpio_i_deb[26]_i_34_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_35_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_36_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[26].gpio_i_deb_reg[26]_i_3 
       (.CI(\gen_deb[26].gpio_i_deb_reg[26]_i_12_n_0 ),
        .CO({\gen_deb[26].gpio_i_deb_reg[26]_i_3_n_0 ,\gen_deb[26].gpio_i_deb_reg[26]_i_3_n_1 ,\gen_deb[26].gpio_i_deb_reg[26]_i_3_n_2 ,\gen_deb[26].gpio_i_deb_reg[26]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[26].gpio_i_deb[26]_i_13_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_14_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_15_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_16_n_0 }),
        .O(\NLW_gen_deb[26].gpio_i_deb_reg[26]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[26].gpio_i_deb[26]_i_17_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_18_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_19_n_0 ,\gen_deb[26].gpio_i_deb[26]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[27].deb_cnt[0]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt [0]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[10]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [10]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[11]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [11]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[12]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [12]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[13]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [13]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[14]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [14]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[15]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [15]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[16]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [16]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[17]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [17]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[18]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [18]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[19]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [19]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[1]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [1]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[20]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [20]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[21]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [21]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[22]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [22]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[23]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [23]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[24]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [24]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[25]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [25]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[26]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [26]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[27]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [27]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[28]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [28]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[29]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [29]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[2]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [2]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[30]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [30]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[31]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [31]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[3]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [3]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[4]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [4]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[5]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [5]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[6]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [6]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[7]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [7]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[8]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [8]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[27].deb_cnt[9]_i_1 
       (.I0(p_0_in3_in),
        .I1(p_0_in65_in),
        .I2(gpio_i[27]),
        .I3(\s_reg_deb_en_reg_n_0_[27] ),
        .I4(\gen_deb[27].deb_cnt0 [9]),
        .I5(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .O(\gen_deb[27].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[27].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [0]));
  FDCE \gen_deb[27].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [10]));
  FDCE \gen_deb[27].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [11]));
  FDCE \gen_deb[27].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[27].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[27].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[27].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[27].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[27].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[27].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[27].deb_cnt0 [12:9]),
        .S(\gen_deb[27].deb_cnt [12:9]));
  FDCE \gen_deb[27].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [13]));
  FDCE \gen_deb[27].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [14]));
  FDCE \gen_deb[27].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [15]));
  FDCE \gen_deb[27].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[27].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[27].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[27].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[27].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[27].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[27].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[27].deb_cnt0 [16:13]),
        .S(\gen_deb[27].deb_cnt [16:13]));
  FDCE \gen_deb[27].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [17]));
  FDCE \gen_deb[27].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [18]));
  FDCE \gen_deb[27].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [19]));
  FDCE \gen_deb[27].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [1]));
  FDCE \gen_deb[27].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[27].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[27].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[27].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[27].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[27].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[27].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[27].deb_cnt0 [20:17]),
        .S(\gen_deb[27].deb_cnt [20:17]));
  FDCE \gen_deb[27].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [21]));
  FDCE \gen_deb[27].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [22]));
  FDCE \gen_deb[27].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [23]));
  FDCE \gen_deb[27].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[27].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[27].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[27].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[27].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[27].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[27].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[27].deb_cnt0 [24:21]),
        .S(\gen_deb[27].deb_cnt [24:21]));
  FDCE \gen_deb[27].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [25]));
  FDCE \gen_deb[27].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [26]));
  FDCE \gen_deb[27].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [27]));
  FDCE \gen_deb[27].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[27].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[27].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[27].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[27].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[27].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[27].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[27].deb_cnt0 [28:25]),
        .S(\gen_deb[27].deb_cnt [28:25]));
  FDCE \gen_deb[27].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [29]));
  FDCE \gen_deb[27].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [2]));
  FDCE \gen_deb[27].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [30]));
  FDCE \gen_deb[27].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[27].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[27].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[27].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[27].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[27].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[27].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[27].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[27].deb_cnt [31:29]}));
  FDCE \gen_deb[27].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [3]));
  FDCE \gen_deb[27].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[27].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[27].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[27].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[27].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[27].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[27].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[27].deb_cnt0 [4:1]),
        .S(\gen_deb[27].deb_cnt [4:1]));
  FDCE \gen_deb[27].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [5]));
  FDCE \gen_deb[27].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [6]));
  FDCE \gen_deb[27].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [7]));
  FDCE \gen_deb[27].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[27].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[27].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[27].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[27].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[27].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[27].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[27].deb_cnt0 [8:5]),
        .S(\gen_deb[27].deb_cnt [8:5]));
  FDCE \gen_deb[27].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[27].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[27].gpio_i_deb[27]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[27] ),
        .I1(\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ),
        .I2(p_0_in3_in),
        .I3(p_0_in65_in),
        .I4(gpio_i[27]),
        .O(\gen_deb[27].gpio_i_deb[27]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_10 
       (.I0(\gen_deb[27].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[27].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_11 
       (.I0(\gen_deb[27].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[27].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[27].deb_cnt [23]),
        .I2(\gen_deb[27].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[27].deb_cnt [21]),
        .I2(\gen_deb[27].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[27].deb_cnt [19]),
        .I2(\gen_deb[27].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[27].deb_cnt [17]),
        .I2(\gen_deb[27].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_17 
       (.I0(\gen_deb[27].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[27].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_18 
       (.I0(\gen_deb[27].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[27].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_19 
       (.I0(\gen_deb[27].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[27].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_20 
       (.I0(\gen_deb[27].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[27].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[27].deb_cnt [15]),
        .I2(\gen_deb[27].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[27].deb_cnt [13]),
        .I2(\gen_deb[27].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[27].deb_cnt [11]),
        .I2(\gen_deb[27].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[27].deb_cnt [9]),
        .I2(\gen_deb[27].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_26 
       (.I0(\gen_deb[27].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[27].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_27 
       (.I0(\gen_deb[27].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[27].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_28 
       (.I0(\gen_deb[27].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[27].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_29 
       (.I0(\gen_deb[27].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[27].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[27].deb_cnt [7]),
        .I2(\gen_deb[27].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[27].deb_cnt [5]),
        .I2(\gen_deb[27].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[27].deb_cnt [3]),
        .I2(\gen_deb[27].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[27].deb_cnt [1]),
        .I2(\gen_deb[27].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_34 
       (.I0(\gen_deb[27].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[27].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_35 
       (.I0(\gen_deb[27].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[27].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_36 
       (.I0(\gen_deb[27].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[27].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_37 
       (.I0(\gen_deb[27].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[27].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[27].deb_cnt [31]),
        .I2(\gen_deb[27].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[27].deb_cnt [29]),
        .I2(\gen_deb[27].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[27].deb_cnt [27]),
        .I2(\gen_deb[27].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[27].gpio_i_deb[27]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[27].deb_cnt [25]),
        .I2(\gen_deb[27].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_8 
       (.I0(\gen_deb[27].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[27].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[27].gpio_i_deb[27]_i_9 
       (.I0(\gen_deb[27].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[27].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[27].gpio_i_deb[27]_i_9_n_0 ));
  FDCE \gen_deb[27].gpio_i_deb_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[27].gpio_i_deb[27]_i_1_n_0 ),
        .Q(p_0_in3_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[27].gpio_i_deb_reg[27]_i_12 
       (.CI(\gen_deb[27].gpio_i_deb_reg[27]_i_21_n_0 ),
        .CO({\gen_deb[27].gpio_i_deb_reg[27]_i_12_n_0 ,\gen_deb[27].gpio_i_deb_reg[27]_i_12_n_1 ,\gen_deb[27].gpio_i_deb_reg[27]_i_12_n_2 ,\gen_deb[27].gpio_i_deb_reg[27]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[27].gpio_i_deb[27]_i_22_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_23_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_24_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_25_n_0 }),
        .O(\NLW_gen_deb[27].gpio_i_deb_reg[27]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[27].gpio_i_deb[27]_i_26_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_27_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_28_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[27].gpio_i_deb_reg[27]_i_2 
       (.CI(\gen_deb[27].gpio_i_deb_reg[27]_i_3_n_0 ),
        .CO({\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_0 ,\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_1 ,\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_2 ,\gen_deb[27].gpio_i_deb_reg[27]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[27].gpio_i_deb[27]_i_4_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_5_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_6_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_7_n_0 }),
        .O(\NLW_gen_deb[27].gpio_i_deb_reg[27]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[27].gpio_i_deb[27]_i_8_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_9_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_10_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[27].gpio_i_deb_reg[27]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[27].gpio_i_deb_reg[27]_i_21_n_0 ,\gen_deb[27].gpio_i_deb_reg[27]_i_21_n_1 ,\gen_deb[27].gpio_i_deb_reg[27]_i_21_n_2 ,\gen_deb[27].gpio_i_deb_reg[27]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[27].gpio_i_deb[27]_i_30_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_31_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_32_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_33_n_0 }),
        .O(\NLW_gen_deb[27].gpio_i_deb_reg[27]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[27].gpio_i_deb[27]_i_34_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_35_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_36_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[27].gpio_i_deb_reg[27]_i_3 
       (.CI(\gen_deb[27].gpio_i_deb_reg[27]_i_12_n_0 ),
        .CO({\gen_deb[27].gpio_i_deb_reg[27]_i_3_n_0 ,\gen_deb[27].gpio_i_deb_reg[27]_i_3_n_1 ,\gen_deb[27].gpio_i_deb_reg[27]_i_3_n_2 ,\gen_deb[27].gpio_i_deb_reg[27]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[27].gpio_i_deb[27]_i_13_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_14_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_15_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_16_n_0 }),
        .O(\NLW_gen_deb[27].gpio_i_deb_reg[27]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[27].gpio_i_deb[27]_i_17_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_18_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_19_n_0 ,\gen_deb[27].gpio_i_deb[27]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[28].deb_cnt[0]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt [0]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[10]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [10]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[11]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [11]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[12]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [12]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[13]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [13]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[14]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [14]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[15]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [15]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[16]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [16]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[17]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [17]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[18]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [18]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[19]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [19]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[1]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [1]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[20]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [20]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[21]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [21]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[22]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [22]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[23]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [23]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[24]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [24]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[25]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [25]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[26]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [26]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[27]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [27]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[28]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [28]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[29]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [29]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[2]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [2]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[30]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [30]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[31]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [31]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[3]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [3]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[4]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [4]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[5]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [5]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[6]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [6]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[7]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [7]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[8]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [8]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[28].deb_cnt[9]_i_1 
       (.I0(p_0_in2_in),
        .I1(p_0_in63_in),
        .I2(gpio_i[28]),
        .I3(\s_reg_deb_en_reg_n_0_[28] ),
        .I4(\gen_deb[28].deb_cnt0 [9]),
        .I5(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .O(\gen_deb[28].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[28].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [0]));
  FDCE \gen_deb[28].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [10]));
  FDCE \gen_deb[28].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [11]));
  FDCE \gen_deb[28].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[28].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[28].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[28].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[28].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[28].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[28].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[28].deb_cnt0 [12:9]),
        .S(\gen_deb[28].deb_cnt [12:9]));
  FDCE \gen_deb[28].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [13]));
  FDCE \gen_deb[28].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [14]));
  FDCE \gen_deb[28].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [15]));
  FDCE \gen_deb[28].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[28].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[28].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[28].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[28].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[28].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[28].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[28].deb_cnt0 [16:13]),
        .S(\gen_deb[28].deb_cnt [16:13]));
  FDCE \gen_deb[28].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [17]));
  FDCE \gen_deb[28].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [18]));
  FDCE \gen_deb[28].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [19]));
  FDCE \gen_deb[28].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [1]));
  FDCE \gen_deb[28].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[28].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[28].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[28].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[28].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[28].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[28].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[28].deb_cnt0 [20:17]),
        .S(\gen_deb[28].deb_cnt [20:17]));
  FDCE \gen_deb[28].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [21]));
  FDCE \gen_deb[28].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [22]));
  FDCE \gen_deb[28].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [23]));
  FDCE \gen_deb[28].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[28].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[28].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[28].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[28].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[28].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[28].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[28].deb_cnt0 [24:21]),
        .S(\gen_deb[28].deb_cnt [24:21]));
  FDCE \gen_deb[28].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [25]));
  FDCE \gen_deb[28].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [26]));
  FDCE \gen_deb[28].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [27]));
  FDCE \gen_deb[28].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[28].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[28].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[28].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[28].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[28].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[28].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[28].deb_cnt0 [28:25]),
        .S(\gen_deb[28].deb_cnt [28:25]));
  FDCE \gen_deb[28].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [29]));
  FDCE \gen_deb[28].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [2]));
  FDCE \gen_deb[28].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [30]));
  FDCE \gen_deb[28].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[28].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[28].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[28].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[28].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[28].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[28].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[28].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[28].deb_cnt [31:29]}));
  FDCE \gen_deb[28].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [3]));
  FDCE \gen_deb[28].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[28].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[28].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[28].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[28].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[28].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[28].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[28].deb_cnt0 [4:1]),
        .S(\gen_deb[28].deb_cnt [4:1]));
  FDCE \gen_deb[28].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [5]));
  FDCE \gen_deb[28].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [6]));
  FDCE \gen_deb[28].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [7]));
  FDCE \gen_deb[28].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[28].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[28].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[28].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[28].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[28].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[28].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[28].deb_cnt0 [8:5]),
        .S(\gen_deb[28].deb_cnt [8:5]));
  FDCE \gen_deb[28].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[28].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[28].gpio_i_deb[28]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[28] ),
        .I1(\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ),
        .I2(p_0_in2_in),
        .I3(p_0_in63_in),
        .I4(gpio_i[28]),
        .O(\gen_deb[28].gpio_i_deb[28]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_10 
       (.I0(\gen_deb[28].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[28].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_11 
       (.I0(\gen_deb[28].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[28].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[28].deb_cnt [23]),
        .I2(\gen_deb[28].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[28].deb_cnt [21]),
        .I2(\gen_deb[28].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[28].deb_cnt [19]),
        .I2(\gen_deb[28].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[28].deb_cnt [17]),
        .I2(\gen_deb[28].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_17 
       (.I0(\gen_deb[28].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[28].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_18 
       (.I0(\gen_deb[28].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[28].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_19 
       (.I0(\gen_deb[28].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[28].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_20 
       (.I0(\gen_deb[28].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[28].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[28].deb_cnt [15]),
        .I2(\gen_deb[28].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[28].deb_cnt [13]),
        .I2(\gen_deb[28].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[28].deb_cnt [11]),
        .I2(\gen_deb[28].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[28].deb_cnt [9]),
        .I2(\gen_deb[28].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_26 
       (.I0(\gen_deb[28].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[28].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_27 
       (.I0(\gen_deb[28].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[28].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_28 
       (.I0(\gen_deb[28].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[28].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_29 
       (.I0(\gen_deb[28].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[28].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[28].deb_cnt [7]),
        .I2(\gen_deb[28].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[28].deb_cnt [5]),
        .I2(\gen_deb[28].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[28].deb_cnt [3]),
        .I2(\gen_deb[28].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[28].deb_cnt [1]),
        .I2(\gen_deb[28].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_34 
       (.I0(\gen_deb[28].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[28].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_35 
       (.I0(\gen_deb[28].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[28].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_36 
       (.I0(\gen_deb[28].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[28].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_37 
       (.I0(\gen_deb[28].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[28].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[28].deb_cnt [31]),
        .I2(\gen_deb[28].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[28].deb_cnt [29]),
        .I2(\gen_deb[28].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[28].deb_cnt [27]),
        .I2(\gen_deb[28].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[28].gpio_i_deb[28]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[28].deb_cnt [25]),
        .I2(\gen_deb[28].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_8 
       (.I0(\gen_deb[28].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[28].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[28].gpio_i_deb[28]_i_9 
       (.I0(\gen_deb[28].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[28].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[28].gpio_i_deb[28]_i_9_n_0 ));
  FDCE \gen_deb[28].gpio_i_deb_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[28].gpio_i_deb[28]_i_1_n_0 ),
        .Q(p_0_in2_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[28].gpio_i_deb_reg[28]_i_12 
       (.CI(\gen_deb[28].gpio_i_deb_reg[28]_i_21_n_0 ),
        .CO({\gen_deb[28].gpio_i_deb_reg[28]_i_12_n_0 ,\gen_deb[28].gpio_i_deb_reg[28]_i_12_n_1 ,\gen_deb[28].gpio_i_deb_reg[28]_i_12_n_2 ,\gen_deb[28].gpio_i_deb_reg[28]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[28].gpio_i_deb[28]_i_22_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_23_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_24_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_25_n_0 }),
        .O(\NLW_gen_deb[28].gpio_i_deb_reg[28]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[28].gpio_i_deb[28]_i_26_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_27_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_28_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[28].gpio_i_deb_reg[28]_i_2 
       (.CI(\gen_deb[28].gpio_i_deb_reg[28]_i_3_n_0 ),
        .CO({\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_0 ,\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_1 ,\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_2 ,\gen_deb[28].gpio_i_deb_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[28].gpio_i_deb[28]_i_4_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_5_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_6_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_7_n_0 }),
        .O(\NLW_gen_deb[28].gpio_i_deb_reg[28]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[28].gpio_i_deb[28]_i_8_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_9_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_10_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[28].gpio_i_deb_reg[28]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[28].gpio_i_deb_reg[28]_i_21_n_0 ,\gen_deb[28].gpio_i_deb_reg[28]_i_21_n_1 ,\gen_deb[28].gpio_i_deb_reg[28]_i_21_n_2 ,\gen_deb[28].gpio_i_deb_reg[28]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[28].gpio_i_deb[28]_i_30_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_31_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_32_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_33_n_0 }),
        .O(\NLW_gen_deb[28].gpio_i_deb_reg[28]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[28].gpio_i_deb[28]_i_34_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_35_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_36_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[28].gpio_i_deb_reg[28]_i_3 
       (.CI(\gen_deb[28].gpio_i_deb_reg[28]_i_12_n_0 ),
        .CO({\gen_deb[28].gpio_i_deb_reg[28]_i_3_n_0 ,\gen_deb[28].gpio_i_deb_reg[28]_i_3_n_1 ,\gen_deb[28].gpio_i_deb_reg[28]_i_3_n_2 ,\gen_deb[28].gpio_i_deb_reg[28]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[28].gpio_i_deb[28]_i_13_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_14_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_15_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_16_n_0 }),
        .O(\NLW_gen_deb[28].gpio_i_deb_reg[28]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[28].gpio_i_deb[28]_i_17_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_18_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_19_n_0 ,\gen_deb[28].gpio_i_deb[28]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[29].deb_cnt[0]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt [0]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[10]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [10]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[11]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [11]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[12]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [12]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[13]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [13]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[14]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [14]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[15]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [15]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[16]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [16]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[17]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [17]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[18]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [18]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[19]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [19]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[1]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [1]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[20]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [20]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[21]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [21]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[22]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [22]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[23]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [23]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[24]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [24]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[25]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [25]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[26]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [26]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[27]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [27]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[28]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [28]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[29]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [29]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[2]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [2]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[30]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [30]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[31]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [31]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[3]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [3]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[4]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [4]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[5]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [5]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[6]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [6]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[7]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [7]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[8]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [8]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[29].deb_cnt[9]_i_1 
       (.I0(p_0_in1_in),
        .I1(p_0_in61_in),
        .I2(gpio_i[29]),
        .I3(\s_reg_deb_en_reg_n_0_[29] ),
        .I4(\gen_deb[29].deb_cnt0 [9]),
        .I5(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .O(\gen_deb[29].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[29].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [0]));
  FDCE \gen_deb[29].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [10]));
  FDCE \gen_deb[29].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [11]));
  FDCE \gen_deb[29].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[29].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[29].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[29].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[29].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[29].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[29].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[29].deb_cnt0 [12:9]),
        .S(\gen_deb[29].deb_cnt [12:9]));
  FDCE \gen_deb[29].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [13]));
  FDCE \gen_deb[29].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [14]));
  FDCE \gen_deb[29].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [15]));
  FDCE \gen_deb[29].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[29].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[29].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[29].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[29].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[29].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[29].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[29].deb_cnt0 [16:13]),
        .S(\gen_deb[29].deb_cnt [16:13]));
  FDCE \gen_deb[29].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [17]));
  FDCE \gen_deb[29].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [18]));
  FDCE \gen_deb[29].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [19]));
  FDCE \gen_deb[29].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [1]));
  FDCE \gen_deb[29].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[29].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[29].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[29].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[29].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[29].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[29].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[29].deb_cnt0 [20:17]),
        .S(\gen_deb[29].deb_cnt [20:17]));
  FDCE \gen_deb[29].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [21]));
  FDCE \gen_deb[29].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [22]));
  FDCE \gen_deb[29].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [23]));
  FDCE \gen_deb[29].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[29].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[29].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[29].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[29].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[29].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[29].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[29].deb_cnt0 [24:21]),
        .S(\gen_deb[29].deb_cnt [24:21]));
  FDCE \gen_deb[29].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [25]));
  FDCE \gen_deb[29].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [26]));
  FDCE \gen_deb[29].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [27]));
  FDCE \gen_deb[29].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[29].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[29].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[29].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[29].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[29].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[29].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[29].deb_cnt0 [28:25]),
        .S(\gen_deb[29].deb_cnt [28:25]));
  FDCE \gen_deb[29].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [29]));
  FDCE \gen_deb[29].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [2]));
  FDCE \gen_deb[29].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [30]));
  FDCE \gen_deb[29].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[29].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[29].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[29].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[29].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[29].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[29].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[29].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[29].deb_cnt [31:29]}));
  FDCE \gen_deb[29].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [3]));
  FDCE \gen_deb[29].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[29].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[29].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[29].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[29].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[29].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[29].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[29].deb_cnt0 [4:1]),
        .S(\gen_deb[29].deb_cnt [4:1]));
  FDCE \gen_deb[29].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [5]));
  FDCE \gen_deb[29].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [6]));
  FDCE \gen_deb[29].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [7]));
  FDCE \gen_deb[29].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[29].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[29].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[29].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[29].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[29].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[29].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[29].deb_cnt0 [8:5]),
        .S(\gen_deb[29].deb_cnt [8:5]));
  FDCE \gen_deb[29].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[29].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[29].gpio_i_deb[29]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[29] ),
        .I1(\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ),
        .I2(p_0_in1_in),
        .I3(p_0_in61_in),
        .I4(gpio_i[29]),
        .O(\gen_deb[29].gpio_i_deb[29]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_10 
       (.I0(\gen_deb[29].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[29].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_11 
       (.I0(\gen_deb[29].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[29].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[29].deb_cnt [23]),
        .I2(\gen_deb[29].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[29].deb_cnt [21]),
        .I2(\gen_deb[29].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[29].deb_cnt [19]),
        .I2(\gen_deb[29].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[29].deb_cnt [17]),
        .I2(\gen_deb[29].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_17 
       (.I0(\gen_deb[29].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[29].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_18 
       (.I0(\gen_deb[29].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[29].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_19 
       (.I0(\gen_deb[29].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[29].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_20 
       (.I0(\gen_deb[29].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[29].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[29].deb_cnt [15]),
        .I2(\gen_deb[29].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[29].deb_cnt [13]),
        .I2(\gen_deb[29].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[29].deb_cnt [11]),
        .I2(\gen_deb[29].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[29].deb_cnt [9]),
        .I2(\gen_deb[29].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_26 
       (.I0(\gen_deb[29].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[29].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_27 
       (.I0(\gen_deb[29].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[29].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_28 
       (.I0(\gen_deb[29].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[29].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_29 
       (.I0(\gen_deb[29].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[29].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[29].deb_cnt [7]),
        .I2(\gen_deb[29].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[29].deb_cnt [5]),
        .I2(\gen_deb[29].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[29].deb_cnt [3]),
        .I2(\gen_deb[29].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[29].deb_cnt [1]),
        .I2(\gen_deb[29].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_34 
       (.I0(\gen_deb[29].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[29].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_35 
       (.I0(\gen_deb[29].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[29].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_36 
       (.I0(\gen_deb[29].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[29].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_37 
       (.I0(\gen_deb[29].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[29].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[29].deb_cnt [31]),
        .I2(\gen_deb[29].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[29].deb_cnt [29]),
        .I2(\gen_deb[29].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[29].deb_cnt [27]),
        .I2(\gen_deb[29].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[29].gpio_i_deb[29]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[29].deb_cnt [25]),
        .I2(\gen_deb[29].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_8 
       (.I0(\gen_deb[29].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[29].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[29].gpio_i_deb[29]_i_9 
       (.I0(\gen_deb[29].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[29].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[29].gpio_i_deb[29]_i_9_n_0 ));
  FDCE \gen_deb[29].gpio_i_deb_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[29].gpio_i_deb[29]_i_1_n_0 ),
        .Q(p_0_in1_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[29].gpio_i_deb_reg[29]_i_12 
       (.CI(\gen_deb[29].gpio_i_deb_reg[29]_i_21_n_0 ),
        .CO({\gen_deb[29].gpio_i_deb_reg[29]_i_12_n_0 ,\gen_deb[29].gpio_i_deb_reg[29]_i_12_n_1 ,\gen_deb[29].gpio_i_deb_reg[29]_i_12_n_2 ,\gen_deb[29].gpio_i_deb_reg[29]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[29].gpio_i_deb[29]_i_22_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_23_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_24_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_25_n_0 }),
        .O(\NLW_gen_deb[29].gpio_i_deb_reg[29]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[29].gpio_i_deb[29]_i_26_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_27_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_28_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[29].gpio_i_deb_reg[29]_i_2 
       (.CI(\gen_deb[29].gpio_i_deb_reg[29]_i_3_n_0 ),
        .CO({\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_0 ,\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_1 ,\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_2 ,\gen_deb[29].gpio_i_deb_reg[29]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[29].gpio_i_deb[29]_i_4_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_5_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_6_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_7_n_0 }),
        .O(\NLW_gen_deb[29].gpio_i_deb_reg[29]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[29].gpio_i_deb[29]_i_8_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_9_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_10_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[29].gpio_i_deb_reg[29]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[29].gpio_i_deb_reg[29]_i_21_n_0 ,\gen_deb[29].gpio_i_deb_reg[29]_i_21_n_1 ,\gen_deb[29].gpio_i_deb_reg[29]_i_21_n_2 ,\gen_deb[29].gpio_i_deb_reg[29]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[29].gpio_i_deb[29]_i_30_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_31_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_32_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_33_n_0 }),
        .O(\NLW_gen_deb[29].gpio_i_deb_reg[29]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[29].gpio_i_deb[29]_i_34_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_35_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_36_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[29].gpio_i_deb_reg[29]_i_3 
       (.CI(\gen_deb[29].gpio_i_deb_reg[29]_i_12_n_0 ),
        .CO({\gen_deb[29].gpio_i_deb_reg[29]_i_3_n_0 ,\gen_deb[29].gpio_i_deb_reg[29]_i_3_n_1 ,\gen_deb[29].gpio_i_deb_reg[29]_i_3_n_2 ,\gen_deb[29].gpio_i_deb_reg[29]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[29].gpio_i_deb[29]_i_13_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_14_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_15_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_16_n_0 }),
        .O(\NLW_gen_deb[29].gpio_i_deb_reg[29]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[29].gpio_i_deb[29]_i_17_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_18_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_19_n_0 ,\gen_deb[29].gpio_i_deb[29]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[2].deb_cnt[0]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt [0]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[10]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [10]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[11]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [11]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[12]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [12]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[13]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [13]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[14]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [14]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[15]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [15]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[16]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [16]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[17]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [17]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[18]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [18]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[19]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [19]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[1]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [1]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[20]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [20]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[21]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [21]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[22]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [22]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[23]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [23]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[24]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [24]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[25]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [25]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[26]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [26]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[27]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [27]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[28]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [28]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[29]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [29]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[2]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [2]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[30]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [30]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[31]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [31]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[3]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [3]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[4]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [4]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[5]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [5]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[6]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [6]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[7]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [7]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[8]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [8]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[2].deb_cnt[9]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\s_reg_deb_en_reg_n_0_[2] ),
        .I4(\gen_deb[2].deb_cnt0 [9]),
        .I5(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .O(\gen_deb[2].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[2].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [0]));
  FDCE \gen_deb[2].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [10]));
  FDCE \gen_deb[2].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [11]));
  FDCE \gen_deb[2].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[2].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[2].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[2].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[2].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[2].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[2].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[2].deb_cnt0 [12:9]),
        .S(\gen_deb[2].deb_cnt [12:9]));
  FDCE \gen_deb[2].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [13]));
  FDCE \gen_deb[2].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [14]));
  FDCE \gen_deb[2].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [15]));
  FDCE \gen_deb[2].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[2].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[2].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[2].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[2].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[2].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[2].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[2].deb_cnt0 [16:13]),
        .S(\gen_deb[2].deb_cnt [16:13]));
  FDCE \gen_deb[2].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [17]));
  FDCE \gen_deb[2].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [18]));
  FDCE \gen_deb[2].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [19]));
  FDCE \gen_deb[2].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [1]));
  FDCE \gen_deb[2].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[2].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[2].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[2].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[2].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[2].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[2].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[2].deb_cnt0 [20:17]),
        .S(\gen_deb[2].deb_cnt [20:17]));
  FDCE \gen_deb[2].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [21]));
  FDCE \gen_deb[2].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [22]));
  FDCE \gen_deb[2].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [23]));
  FDCE \gen_deb[2].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[2].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[2].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[2].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[2].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[2].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[2].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[2].deb_cnt0 [24:21]),
        .S(\gen_deb[2].deb_cnt [24:21]));
  FDCE \gen_deb[2].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [25]));
  FDCE \gen_deb[2].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [26]));
  FDCE \gen_deb[2].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [27]));
  FDCE \gen_deb[2].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[2].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[2].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[2].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[2].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[2].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[2].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[2].deb_cnt0 [28:25]),
        .S(\gen_deb[2].deb_cnt [28:25]));
  FDCE \gen_deb[2].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [29]));
  FDCE \gen_deb[2].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [2]));
  FDCE \gen_deb[2].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [30]));
  FDCE \gen_deb[2].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[2].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[2].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[2].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[2].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[2].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[2].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[2].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[2].deb_cnt [31:29]}));
  FDCE \gen_deb[2].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [3]));
  FDCE \gen_deb[2].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[2].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[2].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[2].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[2].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[2].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[2].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[2].deb_cnt0 [4:1]),
        .S(\gen_deb[2].deb_cnt [4:1]));
  FDCE \gen_deb[2].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [5]));
  FDCE \gen_deb[2].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [6]));
  FDCE \gen_deb[2].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [7]));
  FDCE \gen_deb[2].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[2].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[2].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[2].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[2].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[2].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[2].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[2].deb_cnt0 [8:5]),
        .S(\gen_deb[2].deb_cnt [8:5]));
  FDCE \gen_deb[2].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[2].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[2].gpio_i_deb[2]_i_1 
       (.I0(p_0_in28_in),
        .I1(p_0_in115_in),
        .I2(gpio_i[2]),
        .I3(\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[2] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_10 
       (.I0(\gen_deb[2].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[2].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_11 
       (.I0(\gen_deb[2].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[2].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[2].deb_cnt [23]),
        .I2(\gen_deb[2].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[2].deb_cnt [21]),
        .I2(\gen_deb[2].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[2].deb_cnt [19]),
        .I2(\gen_deb[2].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[2].deb_cnt [17]),
        .I2(\gen_deb[2].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_17 
       (.I0(\gen_deb[2].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[2].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_18 
       (.I0(\gen_deb[2].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[2].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_19 
       (.I0(\gen_deb[2].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[2].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_20 
       (.I0(\gen_deb[2].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[2].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[2].deb_cnt [15]),
        .I2(\gen_deb[2].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[2].deb_cnt [13]),
        .I2(\gen_deb[2].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[2].deb_cnt [11]),
        .I2(\gen_deb[2].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[2].deb_cnt [9]),
        .I2(\gen_deb[2].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_26 
       (.I0(\gen_deb[2].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[2].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_27 
       (.I0(\gen_deb[2].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[2].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_28 
       (.I0(\gen_deb[2].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[2].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_29 
       (.I0(\gen_deb[2].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[2].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[2].deb_cnt [7]),
        .I2(\gen_deb[2].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[2].deb_cnt [5]),
        .I2(\gen_deb[2].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[2].deb_cnt [3]),
        .I2(\gen_deb[2].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[2].deb_cnt [1]),
        .I2(\gen_deb[2].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_34 
       (.I0(\gen_deb[2].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[2].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_35 
       (.I0(\gen_deb[2].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[2].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_36 
       (.I0(\gen_deb[2].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[2].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_37 
       (.I0(\gen_deb[2].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[2].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[2].deb_cnt [31]),
        .I2(\gen_deb[2].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[2].deb_cnt [29]),
        .I2(\gen_deb[2].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[2].deb_cnt [27]),
        .I2(\gen_deb[2].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[2].gpio_i_deb[2]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[2].deb_cnt [25]),
        .I2(\gen_deb[2].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_8 
       (.I0(\gen_deb[2].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[2].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[2].gpio_i_deb[2]_i_9 
       (.I0(\gen_deb[2].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[2].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[2].gpio_i_deb[2]_i_9_n_0 ));
  FDCE \gen_deb[2].gpio_i_deb_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[2].gpio_i_deb[2]_i_1_n_0 ),
        .Q(p_0_in28_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[2].gpio_i_deb_reg[2]_i_12 
       (.CI(\gen_deb[2].gpio_i_deb_reg[2]_i_21_n_0 ),
        .CO({\gen_deb[2].gpio_i_deb_reg[2]_i_12_n_0 ,\gen_deb[2].gpio_i_deb_reg[2]_i_12_n_1 ,\gen_deb[2].gpio_i_deb_reg[2]_i_12_n_2 ,\gen_deb[2].gpio_i_deb_reg[2]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[2].gpio_i_deb[2]_i_22_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_23_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_24_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_25_n_0 }),
        .O(\NLW_gen_deb[2].gpio_i_deb_reg[2]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[2].gpio_i_deb[2]_i_26_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_27_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_28_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[2].gpio_i_deb_reg[2]_i_2 
       (.CI(\gen_deb[2].gpio_i_deb_reg[2]_i_3_n_0 ),
        .CO({\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_0 ,\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_1 ,\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_2 ,\gen_deb[2].gpio_i_deb_reg[2]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[2].gpio_i_deb[2]_i_4_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_5_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_6_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_7_n_0 }),
        .O(\NLW_gen_deb[2].gpio_i_deb_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[2].gpio_i_deb[2]_i_8_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_9_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_10_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[2].gpio_i_deb_reg[2]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[2].gpio_i_deb_reg[2]_i_21_n_0 ,\gen_deb[2].gpio_i_deb_reg[2]_i_21_n_1 ,\gen_deb[2].gpio_i_deb_reg[2]_i_21_n_2 ,\gen_deb[2].gpio_i_deb_reg[2]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[2].gpio_i_deb[2]_i_30_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_31_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_32_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_33_n_0 }),
        .O(\NLW_gen_deb[2].gpio_i_deb_reg[2]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[2].gpio_i_deb[2]_i_34_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_35_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_36_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[2].gpio_i_deb_reg[2]_i_3 
       (.CI(\gen_deb[2].gpio_i_deb_reg[2]_i_12_n_0 ),
        .CO({\gen_deb[2].gpio_i_deb_reg[2]_i_3_n_0 ,\gen_deb[2].gpio_i_deb_reg[2]_i_3_n_1 ,\gen_deb[2].gpio_i_deb_reg[2]_i_3_n_2 ,\gen_deb[2].gpio_i_deb_reg[2]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[2].gpio_i_deb[2]_i_13_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_14_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_15_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_16_n_0 }),
        .O(\NLW_gen_deb[2].gpio_i_deb_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[2].gpio_i_deb[2]_i_17_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_18_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_19_n_0 ,\gen_deb[2].gpio_i_deb[2]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[30].deb_cnt[0]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt [0]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[10]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [10]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[11]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [11]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[12]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [12]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[13]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [13]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[14]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [14]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[15]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [15]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[16]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [16]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[17]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [17]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[18]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [18]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[19]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [19]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[1]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [1]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[20]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [20]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[21]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [21]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[22]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [22]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[23]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [23]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[24]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [24]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[25]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [25]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[26]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [26]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[27]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [27]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[28]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [28]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[29]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [29]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[2]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [2]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[30]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [30]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[31]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [31]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[3]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [3]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[4]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [4]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[5]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [5]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[6]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [6]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[7]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [7]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[8]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [8]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[30].deb_cnt[9]_i_1 
       (.I0(p_0_in0_in),
        .I1(p_0_in59_in),
        .I2(gpio_i[30]),
        .I3(\s_reg_deb_en_reg_n_0_[30] ),
        .I4(\gen_deb[30].deb_cnt0 [9]),
        .I5(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .O(\gen_deb[30].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[30].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [0]));
  FDCE \gen_deb[30].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [10]));
  FDCE \gen_deb[30].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [11]));
  FDCE \gen_deb[30].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[30].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[30].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[30].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[30].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[30].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[30].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[30].deb_cnt0 [12:9]),
        .S(\gen_deb[30].deb_cnt [12:9]));
  FDCE \gen_deb[30].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [13]));
  FDCE \gen_deb[30].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [14]));
  FDCE \gen_deb[30].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [15]));
  FDCE \gen_deb[30].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[30].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[30].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[30].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[30].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[30].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[30].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[30].deb_cnt0 [16:13]),
        .S(\gen_deb[30].deb_cnt [16:13]));
  FDCE \gen_deb[30].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [17]));
  FDCE \gen_deb[30].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [18]));
  FDCE \gen_deb[30].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [19]));
  FDCE \gen_deb[30].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [1]));
  FDCE \gen_deb[30].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[30].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[30].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[30].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[30].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[30].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[30].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[30].deb_cnt0 [20:17]),
        .S(\gen_deb[30].deb_cnt [20:17]));
  FDCE \gen_deb[30].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [21]));
  FDCE \gen_deb[30].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [22]));
  FDCE \gen_deb[30].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [23]));
  FDCE \gen_deb[30].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[30].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[30].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[30].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[30].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[30].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[30].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[30].deb_cnt0 [24:21]),
        .S(\gen_deb[30].deb_cnt [24:21]));
  FDCE \gen_deb[30].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [25]));
  FDCE \gen_deb[30].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [26]));
  FDCE \gen_deb[30].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [27]));
  FDCE \gen_deb[30].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[30].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[30].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[30].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[30].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[30].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[30].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[30].deb_cnt0 [28:25]),
        .S(\gen_deb[30].deb_cnt [28:25]));
  FDCE \gen_deb[30].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [29]));
  FDCE \gen_deb[30].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [2]));
  FDCE \gen_deb[30].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [30]));
  FDCE \gen_deb[30].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[30].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[30].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[30].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[30].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[30].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[30].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[30].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[30].deb_cnt [31:29]}));
  FDCE \gen_deb[30].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [3]));
  FDCE \gen_deb[30].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[30].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[30].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[30].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[30].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[30].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[30].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[30].deb_cnt0 [4:1]),
        .S(\gen_deb[30].deb_cnt [4:1]));
  FDCE \gen_deb[30].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [5]));
  FDCE \gen_deb[30].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [6]));
  FDCE \gen_deb[30].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [7]));
  FDCE \gen_deb[30].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[30].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[30].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[30].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[30].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[30].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[30].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[30].deb_cnt0 [8:5]),
        .S(\gen_deb[30].deb_cnt [8:5]));
  FDCE \gen_deb[30].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[30].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[30].gpio_i_deb[30]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[30] ),
        .I1(\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ),
        .I2(p_0_in0_in),
        .I3(p_0_in59_in),
        .I4(gpio_i[30]),
        .O(\gen_deb[30].gpio_i_deb[30]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_10 
       (.I0(\gen_deb[30].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[30].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_11 
       (.I0(\gen_deb[30].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[30].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[30].deb_cnt [23]),
        .I2(\gen_deb[30].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[30].deb_cnt [21]),
        .I2(\gen_deb[30].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[30].deb_cnt [19]),
        .I2(\gen_deb[30].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[30].deb_cnt [17]),
        .I2(\gen_deb[30].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_17 
       (.I0(\gen_deb[30].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[30].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_18 
       (.I0(\gen_deb[30].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[30].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_19 
       (.I0(\gen_deb[30].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[30].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_20 
       (.I0(\gen_deb[30].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[30].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[30].deb_cnt [15]),
        .I2(\gen_deb[30].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[30].deb_cnt [13]),
        .I2(\gen_deb[30].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[30].deb_cnt [11]),
        .I2(\gen_deb[30].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[30].deb_cnt [9]),
        .I2(\gen_deb[30].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_26 
       (.I0(\gen_deb[30].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[30].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_27 
       (.I0(\gen_deb[30].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[30].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_28 
       (.I0(\gen_deb[30].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[30].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_29 
       (.I0(\gen_deb[30].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[30].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[30].deb_cnt [7]),
        .I2(\gen_deb[30].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[30].deb_cnt [5]),
        .I2(\gen_deb[30].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[30].deb_cnt [3]),
        .I2(\gen_deb[30].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[30].deb_cnt [1]),
        .I2(\gen_deb[30].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_34 
       (.I0(\gen_deb[30].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[30].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_35 
       (.I0(\gen_deb[30].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[30].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_36 
       (.I0(\gen_deb[30].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[30].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_37 
       (.I0(\gen_deb[30].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[30].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[30].deb_cnt [31]),
        .I2(\gen_deb[30].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[30].deb_cnt [29]),
        .I2(\gen_deb[30].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[30].deb_cnt [27]),
        .I2(\gen_deb[30].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[30].gpio_i_deb[30]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[30].deb_cnt [25]),
        .I2(\gen_deb[30].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_8 
       (.I0(\gen_deb[30].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[30].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[30].gpio_i_deb[30]_i_9 
       (.I0(\gen_deb[30].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[30].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[30].gpio_i_deb[30]_i_9_n_0 ));
  FDCE \gen_deb[30].gpio_i_deb_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[30].gpio_i_deb[30]_i_1_n_0 ),
        .Q(p_0_in0_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[30].gpio_i_deb_reg[30]_i_12 
       (.CI(\gen_deb[30].gpio_i_deb_reg[30]_i_21_n_0 ),
        .CO({\gen_deb[30].gpio_i_deb_reg[30]_i_12_n_0 ,\gen_deb[30].gpio_i_deb_reg[30]_i_12_n_1 ,\gen_deb[30].gpio_i_deb_reg[30]_i_12_n_2 ,\gen_deb[30].gpio_i_deb_reg[30]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[30].gpio_i_deb[30]_i_22_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_23_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_24_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_25_n_0 }),
        .O(\NLW_gen_deb[30].gpio_i_deb_reg[30]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[30].gpio_i_deb[30]_i_26_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_27_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_28_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[30].gpio_i_deb_reg[30]_i_2 
       (.CI(\gen_deb[30].gpio_i_deb_reg[30]_i_3_n_0 ),
        .CO({\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_0 ,\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_1 ,\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_2 ,\gen_deb[30].gpio_i_deb_reg[30]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[30].gpio_i_deb[30]_i_4_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_5_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_6_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_7_n_0 }),
        .O(\NLW_gen_deb[30].gpio_i_deb_reg[30]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[30].gpio_i_deb[30]_i_8_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_9_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_10_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[30].gpio_i_deb_reg[30]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[30].gpio_i_deb_reg[30]_i_21_n_0 ,\gen_deb[30].gpio_i_deb_reg[30]_i_21_n_1 ,\gen_deb[30].gpio_i_deb_reg[30]_i_21_n_2 ,\gen_deb[30].gpio_i_deb_reg[30]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[30].gpio_i_deb[30]_i_30_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_31_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_32_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_33_n_0 }),
        .O(\NLW_gen_deb[30].gpio_i_deb_reg[30]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[30].gpio_i_deb[30]_i_34_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_35_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_36_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[30].gpio_i_deb_reg[30]_i_3 
       (.CI(\gen_deb[30].gpio_i_deb_reg[30]_i_12_n_0 ),
        .CO({\gen_deb[30].gpio_i_deb_reg[30]_i_3_n_0 ,\gen_deb[30].gpio_i_deb_reg[30]_i_3_n_1 ,\gen_deb[30].gpio_i_deb_reg[30]_i_3_n_2 ,\gen_deb[30].gpio_i_deb_reg[30]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[30].gpio_i_deb[30]_i_13_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_14_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_15_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_16_n_0 }),
        .O(\NLW_gen_deb[30].gpio_i_deb_reg[30]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[30].gpio_i_deb[30]_i_17_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_18_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_19_n_0 ,\gen_deb[30].gpio_i_deb[30]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[31].deb_cnt[0]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt [0]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[10]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [10]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[11]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [11]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[12]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [12]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[13]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [13]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[14]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [14]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[15]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [15]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[16]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [16]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[17]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [17]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[18]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [18]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[19]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [19]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[1]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [1]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[20]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [20]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[21]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [21]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[22]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [22]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[23]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [23]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[24]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [24]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[25]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [25]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[26]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [26]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[27]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [27]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[28]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [28]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[29]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [29]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[2]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [2]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[30]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [30]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[31]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [31]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[3]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [3]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[4]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [4]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[5]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [5]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[6]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [6]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[7]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [7]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[8]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [8]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[31].deb_cnt[9]_i_1 
       (.I0(p_0_in),
        .I1(p_0_in57_in),
        .I2(gpio_i[31]),
        .I3(\s_reg_deb_en_reg_n_0_[31] ),
        .I4(\gen_deb[31].deb_cnt0 [9]),
        .I5(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .O(\gen_deb[31].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[31].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [0]));
  FDCE \gen_deb[31].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [10]));
  FDCE \gen_deb[31].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [11]));
  FDCE \gen_deb[31].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[31].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[31].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[31].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[31].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[31].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[31].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[31].deb_cnt0 [12:9]),
        .S(\gen_deb[31].deb_cnt [12:9]));
  FDCE \gen_deb[31].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [13]));
  FDCE \gen_deb[31].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [14]));
  FDCE \gen_deb[31].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [15]));
  FDCE \gen_deb[31].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[31].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[31].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[31].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[31].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[31].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[31].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[31].deb_cnt0 [16:13]),
        .S(\gen_deb[31].deb_cnt [16:13]));
  FDCE \gen_deb[31].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [17]));
  FDCE \gen_deb[31].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [18]));
  FDCE \gen_deb[31].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [19]));
  FDCE \gen_deb[31].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [1]));
  FDCE \gen_deb[31].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[31].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[31].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[31].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[31].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[31].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[31].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[31].deb_cnt0 [20:17]),
        .S(\gen_deb[31].deb_cnt [20:17]));
  FDCE \gen_deb[31].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [21]));
  FDCE \gen_deb[31].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [22]));
  FDCE \gen_deb[31].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [23]));
  FDCE \gen_deb[31].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[31].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[31].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[31].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[31].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[31].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[31].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[31].deb_cnt0 [24:21]),
        .S(\gen_deb[31].deb_cnt [24:21]));
  FDCE \gen_deb[31].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [25]));
  FDCE \gen_deb[31].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [26]));
  FDCE \gen_deb[31].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [27]));
  FDCE \gen_deb[31].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[31].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[31].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[31].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[31].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[31].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[31].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[31].deb_cnt0 [28:25]),
        .S(\gen_deb[31].deb_cnt [28:25]));
  FDCE \gen_deb[31].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [29]));
  FDCE \gen_deb[31].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [2]));
  FDCE \gen_deb[31].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [30]));
  FDCE \gen_deb[31].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[31].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[31].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[31].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[31].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[31].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[31].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[31].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[31].deb_cnt [31:29]}));
  FDCE \gen_deb[31].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [3]));
  FDCE \gen_deb[31].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[31].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[31].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[31].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[31].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[31].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[31].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[31].deb_cnt0 [4:1]),
        .S(\gen_deb[31].deb_cnt [4:1]));
  FDCE \gen_deb[31].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [5]));
  FDCE \gen_deb[31].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [6]));
  FDCE \gen_deb[31].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [7]));
  FDCE \gen_deb[31].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[31].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[31].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[31].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[31].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[31].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[31].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[31].deb_cnt0 [8:5]),
        .S(\gen_deb[31].deb_cnt [8:5]));
  FDCE \gen_deb[31].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[31].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h20FDFD20)) 
    \gen_deb[31].gpio_i_deb[31]_i_1 
       (.I0(\s_reg_deb_en_reg_n_0_[31] ),
        .I1(\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ),
        .I2(p_0_in),
        .I3(p_0_in57_in),
        .I4(gpio_i[31]),
        .O(\gen_deb[31].gpio_i_deb[31]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_10 
       (.I0(\gen_deb[31].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[31].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_11 
       (.I0(\gen_deb[31].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[31].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[31].deb_cnt [23]),
        .I2(\gen_deb[31].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[31].deb_cnt [21]),
        .I2(\gen_deb[31].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[31].deb_cnt [19]),
        .I2(\gen_deb[31].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[31].deb_cnt [17]),
        .I2(\gen_deb[31].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_17 
       (.I0(\gen_deb[31].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[31].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_18 
       (.I0(\gen_deb[31].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[31].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_19 
       (.I0(\gen_deb[31].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[31].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_20 
       (.I0(\gen_deb[31].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[31].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[31].deb_cnt [15]),
        .I2(\gen_deb[31].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[31].deb_cnt [13]),
        .I2(\gen_deb[31].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[31].deb_cnt [11]),
        .I2(\gen_deb[31].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[31].deb_cnt [9]),
        .I2(\gen_deb[31].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_26 
       (.I0(\gen_deb[31].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[31].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_27 
       (.I0(\gen_deb[31].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[31].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_28 
       (.I0(\gen_deb[31].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[31].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_29 
       (.I0(\gen_deb[31].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[31].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[31].deb_cnt [7]),
        .I2(\gen_deb[31].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[31].deb_cnt [5]),
        .I2(\gen_deb[31].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[31].deb_cnt [3]),
        .I2(\gen_deb[31].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[31].deb_cnt [1]),
        .I2(\gen_deb[31].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_34 
       (.I0(\gen_deb[31].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[31].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_35 
       (.I0(\gen_deb[31].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[31].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_36 
       (.I0(\gen_deb[31].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[31].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_37 
       (.I0(\gen_deb[31].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[31].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[31].deb_cnt [31]),
        .I2(\gen_deb[31].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[31].deb_cnt [29]),
        .I2(\gen_deb[31].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[31].deb_cnt [27]),
        .I2(\gen_deb[31].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[31].gpio_i_deb[31]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[31].deb_cnt [25]),
        .I2(\gen_deb[31].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_8 
       (.I0(\gen_deb[31].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[31].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[31].gpio_i_deb[31]_i_9 
       (.I0(\gen_deb[31].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[31].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[31].gpio_i_deb[31]_i_9_n_0 ));
  FDCE \gen_deb[31].gpio_i_deb_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[31].gpio_i_deb[31]_i_1_n_0 ),
        .Q(p_0_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[31].gpio_i_deb_reg[31]_i_12 
       (.CI(\gen_deb[31].gpio_i_deb_reg[31]_i_21_n_0 ),
        .CO({\gen_deb[31].gpio_i_deb_reg[31]_i_12_n_0 ,\gen_deb[31].gpio_i_deb_reg[31]_i_12_n_1 ,\gen_deb[31].gpio_i_deb_reg[31]_i_12_n_2 ,\gen_deb[31].gpio_i_deb_reg[31]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[31].gpio_i_deb[31]_i_22_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_23_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_24_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_25_n_0 }),
        .O(\NLW_gen_deb[31].gpio_i_deb_reg[31]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[31].gpio_i_deb[31]_i_26_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_27_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_28_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[31].gpio_i_deb_reg[31]_i_2 
       (.CI(\gen_deb[31].gpio_i_deb_reg[31]_i_3_n_0 ),
        .CO({\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_0 ,\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_1 ,\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_2 ,\gen_deb[31].gpio_i_deb_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[31].gpio_i_deb[31]_i_4_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_5_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_6_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_7_n_0 }),
        .O(\NLW_gen_deb[31].gpio_i_deb_reg[31]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[31].gpio_i_deb[31]_i_8_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_9_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_10_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[31].gpio_i_deb_reg[31]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[31].gpio_i_deb_reg[31]_i_21_n_0 ,\gen_deb[31].gpio_i_deb_reg[31]_i_21_n_1 ,\gen_deb[31].gpio_i_deb_reg[31]_i_21_n_2 ,\gen_deb[31].gpio_i_deb_reg[31]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[31].gpio_i_deb[31]_i_30_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_31_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_32_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_33_n_0 }),
        .O(\NLW_gen_deb[31].gpio_i_deb_reg[31]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[31].gpio_i_deb[31]_i_34_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_35_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_36_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[31].gpio_i_deb_reg[31]_i_3 
       (.CI(\gen_deb[31].gpio_i_deb_reg[31]_i_12_n_0 ),
        .CO({\gen_deb[31].gpio_i_deb_reg[31]_i_3_n_0 ,\gen_deb[31].gpio_i_deb_reg[31]_i_3_n_1 ,\gen_deb[31].gpio_i_deb_reg[31]_i_3_n_2 ,\gen_deb[31].gpio_i_deb_reg[31]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[31].gpio_i_deb[31]_i_13_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_14_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_15_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_16_n_0 }),
        .O(\NLW_gen_deb[31].gpio_i_deb_reg[31]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[31].gpio_i_deb[31]_i_17_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_18_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_19_n_0 ,\gen_deb[31].gpio_i_deb[31]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[3].deb_cnt[0]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt [0]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[10]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [10]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[11]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [11]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[12]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [12]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[13]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [13]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[14]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [14]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[15]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [15]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[16]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [16]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[17]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [17]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[18]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [18]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[19]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [19]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[1]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [1]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[20]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [20]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[21]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [21]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[22]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [22]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[23]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [23]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[24]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [24]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[25]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [25]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[26]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [26]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[27]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [27]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[28]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [28]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[29]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [29]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[2]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [2]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[30]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [30]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[31]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [31]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[3]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [3]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[4]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [4]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[5]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [5]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[6]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [6]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[7]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [7]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[8]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [8]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[3].deb_cnt[9]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\s_reg_deb_en_reg_n_0_[3] ),
        .I4(\gen_deb[3].deb_cnt0 [9]),
        .I5(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .O(\gen_deb[3].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[3].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [0]));
  FDCE \gen_deb[3].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [10]));
  FDCE \gen_deb[3].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [11]));
  FDCE \gen_deb[3].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[3].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[3].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[3].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[3].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[3].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[3].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[3].deb_cnt0 [12:9]),
        .S(\gen_deb[3].deb_cnt [12:9]));
  FDCE \gen_deb[3].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [13]));
  FDCE \gen_deb[3].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [14]));
  FDCE \gen_deb[3].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [15]));
  FDCE \gen_deb[3].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[3].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[3].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[3].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[3].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[3].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[3].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[3].deb_cnt0 [16:13]),
        .S(\gen_deb[3].deb_cnt [16:13]));
  FDCE \gen_deb[3].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [17]));
  FDCE \gen_deb[3].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [18]));
  FDCE \gen_deb[3].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [19]));
  FDCE \gen_deb[3].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [1]));
  FDCE \gen_deb[3].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[3].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[3].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[3].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[3].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[3].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[3].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[3].deb_cnt0 [20:17]),
        .S(\gen_deb[3].deb_cnt [20:17]));
  FDCE \gen_deb[3].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [21]));
  FDCE \gen_deb[3].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [22]));
  FDCE \gen_deb[3].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [23]));
  FDCE \gen_deb[3].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[3].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[3].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[3].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[3].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[3].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[3].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[3].deb_cnt0 [24:21]),
        .S(\gen_deb[3].deb_cnt [24:21]));
  FDCE \gen_deb[3].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [25]));
  FDCE \gen_deb[3].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [26]));
  FDCE \gen_deb[3].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [27]));
  FDCE \gen_deb[3].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[3].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[3].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[3].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[3].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[3].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[3].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[3].deb_cnt0 [28:25]),
        .S(\gen_deb[3].deb_cnt [28:25]));
  FDCE \gen_deb[3].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [29]));
  FDCE \gen_deb[3].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [2]));
  FDCE \gen_deb[3].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [30]));
  FDCE \gen_deb[3].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[3].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[3].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[3].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[3].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[3].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[3].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[3].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[3].deb_cnt [31:29]}));
  FDCE \gen_deb[3].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [3]));
  FDCE \gen_deb[3].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[3].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[3].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[3].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[3].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[3].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[3].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[3].deb_cnt0 [4:1]),
        .S(\gen_deb[3].deb_cnt [4:1]));
  FDCE \gen_deb[3].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [5]));
  FDCE \gen_deb[3].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [6]));
  FDCE \gen_deb[3].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [7]));
  FDCE \gen_deb[3].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[3].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[3].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[3].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[3].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[3].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[3].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[3].deb_cnt0 [8:5]),
        .S(\gen_deb[3].deb_cnt [8:5]));
  FDCE \gen_deb[3].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[3].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[3].gpio_i_deb[3]_i_1 
       (.I0(p_0_in27_in),
        .I1(p_0_in113_in),
        .I2(gpio_i[3]),
        .I3(\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[3] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_10 
       (.I0(\gen_deb[3].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[3].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_11 
       (.I0(\gen_deb[3].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[3].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[3].deb_cnt [23]),
        .I2(\gen_deb[3].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[3].deb_cnt [21]),
        .I2(\gen_deb[3].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[3].deb_cnt [19]),
        .I2(\gen_deb[3].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[3].deb_cnt [17]),
        .I2(\gen_deb[3].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_17 
       (.I0(\gen_deb[3].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[3].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_18 
       (.I0(\gen_deb[3].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[3].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_19 
       (.I0(\gen_deb[3].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[3].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_20 
       (.I0(\gen_deb[3].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[3].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[3].deb_cnt [15]),
        .I2(\gen_deb[3].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[3].deb_cnt [13]),
        .I2(\gen_deb[3].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[3].deb_cnt [11]),
        .I2(\gen_deb[3].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[3].deb_cnt [9]),
        .I2(\gen_deb[3].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_26 
       (.I0(\gen_deb[3].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[3].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_27 
       (.I0(\gen_deb[3].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[3].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_28 
       (.I0(\gen_deb[3].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[3].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_29 
       (.I0(\gen_deb[3].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[3].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[3].deb_cnt [7]),
        .I2(\gen_deb[3].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[3].deb_cnt [5]),
        .I2(\gen_deb[3].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[3].deb_cnt [3]),
        .I2(\gen_deb[3].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[3].deb_cnt [1]),
        .I2(\gen_deb[3].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_34 
       (.I0(\gen_deb[3].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[3].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_35 
       (.I0(\gen_deb[3].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[3].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_36 
       (.I0(\gen_deb[3].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[3].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_37 
       (.I0(\gen_deb[3].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[3].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[3].deb_cnt [31]),
        .I2(\gen_deb[3].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[3].deb_cnt [29]),
        .I2(\gen_deb[3].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[3].deb_cnt [27]),
        .I2(\gen_deb[3].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[3].gpio_i_deb[3]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[3].deb_cnt [25]),
        .I2(\gen_deb[3].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_8 
       (.I0(\gen_deb[3].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[3].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[3].gpio_i_deb[3]_i_9 
       (.I0(\gen_deb[3].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[3].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[3].gpio_i_deb[3]_i_9_n_0 ));
  FDCE \gen_deb[3].gpio_i_deb_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[3].gpio_i_deb[3]_i_1_n_0 ),
        .Q(p_0_in27_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[3].gpio_i_deb_reg[3]_i_12 
       (.CI(\gen_deb[3].gpio_i_deb_reg[3]_i_21_n_0 ),
        .CO({\gen_deb[3].gpio_i_deb_reg[3]_i_12_n_0 ,\gen_deb[3].gpio_i_deb_reg[3]_i_12_n_1 ,\gen_deb[3].gpio_i_deb_reg[3]_i_12_n_2 ,\gen_deb[3].gpio_i_deb_reg[3]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[3].gpio_i_deb[3]_i_22_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_23_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_24_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_25_n_0 }),
        .O(\NLW_gen_deb[3].gpio_i_deb_reg[3]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[3].gpio_i_deb[3]_i_26_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_27_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_28_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[3].gpio_i_deb_reg[3]_i_2 
       (.CI(\gen_deb[3].gpio_i_deb_reg[3]_i_3_n_0 ),
        .CO({\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_0 ,\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_1 ,\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_2 ,\gen_deb[3].gpio_i_deb_reg[3]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[3].gpio_i_deb[3]_i_4_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_5_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_6_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_7_n_0 }),
        .O(\NLW_gen_deb[3].gpio_i_deb_reg[3]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[3].gpio_i_deb[3]_i_8_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_9_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_10_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[3].gpio_i_deb_reg[3]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[3].gpio_i_deb_reg[3]_i_21_n_0 ,\gen_deb[3].gpio_i_deb_reg[3]_i_21_n_1 ,\gen_deb[3].gpio_i_deb_reg[3]_i_21_n_2 ,\gen_deb[3].gpio_i_deb_reg[3]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[3].gpio_i_deb[3]_i_30_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_31_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_32_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_33_n_0 }),
        .O(\NLW_gen_deb[3].gpio_i_deb_reg[3]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[3].gpio_i_deb[3]_i_34_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_35_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_36_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[3].gpio_i_deb_reg[3]_i_3 
       (.CI(\gen_deb[3].gpio_i_deb_reg[3]_i_12_n_0 ),
        .CO({\gen_deb[3].gpio_i_deb_reg[3]_i_3_n_0 ,\gen_deb[3].gpio_i_deb_reg[3]_i_3_n_1 ,\gen_deb[3].gpio_i_deb_reg[3]_i_3_n_2 ,\gen_deb[3].gpio_i_deb_reg[3]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[3].gpio_i_deb[3]_i_13_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_14_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_15_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_16_n_0 }),
        .O(\NLW_gen_deb[3].gpio_i_deb_reg[3]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[3].gpio_i_deb[3]_i_17_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_18_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_19_n_0 ,\gen_deb[3].gpio_i_deb[3]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[4].deb_cnt[0]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt [0]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[10]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [10]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[11]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [11]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[12]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [12]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[13]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [13]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[14]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [14]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[15]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [15]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[16]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [16]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[17]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [17]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[18]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [18]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[19]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [19]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[1]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [1]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[20]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [20]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[21]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [21]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[22]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [22]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[23]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [23]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[24]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [24]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[25]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [25]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[26]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [26]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[27]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [27]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[28]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [28]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[29]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [29]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[2]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [2]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[30]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [30]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[31]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [31]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[3]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [3]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[4]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [4]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[5]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [5]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[6]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [6]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[7]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [7]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[8]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [8]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[4].deb_cnt[9]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\s_reg_deb_en_reg_n_0_[4] ),
        .I4(\gen_deb[4].deb_cnt0 [9]),
        .I5(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .O(\gen_deb[4].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[4].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [0]));
  FDCE \gen_deb[4].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [10]));
  FDCE \gen_deb[4].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [11]));
  FDCE \gen_deb[4].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[4].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[4].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[4].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[4].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[4].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[4].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[4].deb_cnt0 [12:9]),
        .S(\gen_deb[4].deb_cnt [12:9]));
  FDCE \gen_deb[4].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [13]));
  FDCE \gen_deb[4].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [14]));
  FDCE \gen_deb[4].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [15]));
  FDCE \gen_deb[4].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[4].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[4].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[4].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[4].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[4].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[4].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[4].deb_cnt0 [16:13]),
        .S(\gen_deb[4].deb_cnt [16:13]));
  FDCE \gen_deb[4].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [17]));
  FDCE \gen_deb[4].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [18]));
  FDCE \gen_deb[4].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [19]));
  FDCE \gen_deb[4].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [1]));
  FDCE \gen_deb[4].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[4].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[4].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[4].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[4].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[4].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[4].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[4].deb_cnt0 [20:17]),
        .S(\gen_deb[4].deb_cnt [20:17]));
  FDCE \gen_deb[4].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [21]));
  FDCE \gen_deb[4].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [22]));
  FDCE \gen_deb[4].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [23]));
  FDCE \gen_deb[4].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[4].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[4].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[4].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[4].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[4].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[4].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[4].deb_cnt0 [24:21]),
        .S(\gen_deb[4].deb_cnt [24:21]));
  FDCE \gen_deb[4].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [25]));
  FDCE \gen_deb[4].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [26]));
  FDCE \gen_deb[4].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [27]));
  FDCE \gen_deb[4].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[4].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[4].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[4].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[4].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[4].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[4].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[4].deb_cnt0 [28:25]),
        .S(\gen_deb[4].deb_cnt [28:25]));
  FDCE \gen_deb[4].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [29]));
  FDCE \gen_deb[4].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [2]));
  FDCE \gen_deb[4].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [30]));
  FDCE \gen_deb[4].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[4].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[4].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[4].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[4].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[4].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[4].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[4].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[4].deb_cnt [31:29]}));
  FDCE \gen_deb[4].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [3]));
  FDCE \gen_deb[4].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[4].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[4].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[4].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[4].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[4].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[4].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[4].deb_cnt0 [4:1]),
        .S(\gen_deb[4].deb_cnt [4:1]));
  FDCE \gen_deb[4].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [5]));
  FDCE \gen_deb[4].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [6]));
  FDCE \gen_deb[4].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [7]));
  FDCE \gen_deb[4].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[4].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[4].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[4].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[4].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[4].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[4].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[4].deb_cnt0 [8:5]),
        .S(\gen_deb[4].deb_cnt [8:5]));
  FDCE \gen_deb[4].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[4].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[4].gpio_i_deb[4]_i_1 
       (.I0(p_0_in26_in),
        .I1(p_0_in111_in),
        .I2(gpio_i[4]),
        .I3(\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[4] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_10 
       (.I0(\gen_deb[4].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[4].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_11 
       (.I0(\gen_deb[4].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[4].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[4].deb_cnt [23]),
        .I2(\gen_deb[4].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[4].deb_cnt [21]),
        .I2(\gen_deb[4].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[4].deb_cnt [19]),
        .I2(\gen_deb[4].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[4].deb_cnt [17]),
        .I2(\gen_deb[4].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_17 
       (.I0(\gen_deb[4].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[4].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_18 
       (.I0(\gen_deb[4].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[4].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_19 
       (.I0(\gen_deb[4].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[4].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_20 
       (.I0(\gen_deb[4].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[4].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[4].deb_cnt [15]),
        .I2(\gen_deb[4].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[4].deb_cnt [13]),
        .I2(\gen_deb[4].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[4].deb_cnt [11]),
        .I2(\gen_deb[4].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[4].deb_cnt [9]),
        .I2(\gen_deb[4].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_26 
       (.I0(\gen_deb[4].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[4].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_27 
       (.I0(\gen_deb[4].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[4].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_28 
       (.I0(\gen_deb[4].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[4].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_29 
       (.I0(\gen_deb[4].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[4].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[4].deb_cnt [7]),
        .I2(\gen_deb[4].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[4].deb_cnt [5]),
        .I2(\gen_deb[4].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[4].deb_cnt [3]),
        .I2(\gen_deb[4].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[4].deb_cnt [1]),
        .I2(\gen_deb[4].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_34 
       (.I0(\gen_deb[4].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[4].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_35 
       (.I0(\gen_deb[4].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[4].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_36 
       (.I0(\gen_deb[4].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[4].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_37 
       (.I0(\gen_deb[4].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[4].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[4].deb_cnt [31]),
        .I2(\gen_deb[4].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[4].deb_cnt [29]),
        .I2(\gen_deb[4].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[4].deb_cnt [27]),
        .I2(\gen_deb[4].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[4].gpio_i_deb[4]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[4].deb_cnt [25]),
        .I2(\gen_deb[4].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_8 
       (.I0(\gen_deb[4].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[4].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[4].gpio_i_deb[4]_i_9 
       (.I0(\gen_deb[4].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[4].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[4].gpio_i_deb[4]_i_9_n_0 ));
  FDCE \gen_deb[4].gpio_i_deb_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[4].gpio_i_deb[4]_i_1_n_0 ),
        .Q(p_0_in26_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[4].gpio_i_deb_reg[4]_i_12 
       (.CI(\gen_deb[4].gpio_i_deb_reg[4]_i_21_n_0 ),
        .CO({\gen_deb[4].gpio_i_deb_reg[4]_i_12_n_0 ,\gen_deb[4].gpio_i_deb_reg[4]_i_12_n_1 ,\gen_deb[4].gpio_i_deb_reg[4]_i_12_n_2 ,\gen_deb[4].gpio_i_deb_reg[4]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[4].gpio_i_deb[4]_i_22_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_23_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_24_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_25_n_0 }),
        .O(\NLW_gen_deb[4].gpio_i_deb_reg[4]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[4].gpio_i_deb[4]_i_26_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_27_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_28_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[4].gpio_i_deb_reg[4]_i_2 
       (.CI(\gen_deb[4].gpio_i_deb_reg[4]_i_3_n_0 ),
        .CO({\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_0 ,\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_1 ,\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_2 ,\gen_deb[4].gpio_i_deb_reg[4]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[4].gpio_i_deb[4]_i_4_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_5_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_6_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_7_n_0 }),
        .O(\NLW_gen_deb[4].gpio_i_deb_reg[4]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[4].gpio_i_deb[4]_i_8_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_9_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_10_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[4].gpio_i_deb_reg[4]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[4].gpio_i_deb_reg[4]_i_21_n_0 ,\gen_deb[4].gpio_i_deb_reg[4]_i_21_n_1 ,\gen_deb[4].gpio_i_deb_reg[4]_i_21_n_2 ,\gen_deb[4].gpio_i_deb_reg[4]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[4].gpio_i_deb[4]_i_30_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_31_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_32_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_33_n_0 }),
        .O(\NLW_gen_deb[4].gpio_i_deb_reg[4]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[4].gpio_i_deb[4]_i_34_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_35_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_36_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[4].gpio_i_deb_reg[4]_i_3 
       (.CI(\gen_deb[4].gpio_i_deb_reg[4]_i_12_n_0 ),
        .CO({\gen_deb[4].gpio_i_deb_reg[4]_i_3_n_0 ,\gen_deb[4].gpio_i_deb_reg[4]_i_3_n_1 ,\gen_deb[4].gpio_i_deb_reg[4]_i_3_n_2 ,\gen_deb[4].gpio_i_deb_reg[4]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[4].gpio_i_deb[4]_i_13_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_14_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_15_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_16_n_0 }),
        .O(\NLW_gen_deb[4].gpio_i_deb_reg[4]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[4].gpio_i_deb[4]_i_17_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_18_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_19_n_0 ,\gen_deb[4].gpio_i_deb[4]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[5].deb_cnt[0]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt [0]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[10]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [10]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[11]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [11]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[12]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [12]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[13]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [13]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[14]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [14]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[15]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [15]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[16]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [16]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[17]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [17]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[18]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [18]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[19]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [19]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[1]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [1]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[20]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [20]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[21]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [21]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[22]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [22]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[23]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [23]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[24]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [24]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[25]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [25]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[26]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [26]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[27]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [27]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[28]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [28]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[29]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [29]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[2]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [2]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[30]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [30]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[31]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [31]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[3]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [3]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[4]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [4]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[5]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [5]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[6]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [6]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[7]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [7]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[8]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [8]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[5].deb_cnt[9]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\s_reg_deb_en_reg_n_0_[5] ),
        .I4(\gen_deb[5].deb_cnt0 [9]),
        .I5(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .O(\gen_deb[5].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[5].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [0]));
  FDCE \gen_deb[5].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [10]));
  FDCE \gen_deb[5].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [11]));
  FDCE \gen_deb[5].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[5].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[5].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[5].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[5].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[5].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[5].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[5].deb_cnt0 [12:9]),
        .S(\gen_deb[5].deb_cnt [12:9]));
  FDCE \gen_deb[5].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [13]));
  FDCE \gen_deb[5].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [14]));
  FDCE \gen_deb[5].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [15]));
  FDCE \gen_deb[5].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[5].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[5].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[5].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[5].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[5].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[5].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[5].deb_cnt0 [16:13]),
        .S(\gen_deb[5].deb_cnt [16:13]));
  FDCE \gen_deb[5].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [17]));
  FDCE \gen_deb[5].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [18]));
  FDCE \gen_deb[5].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [19]));
  FDCE \gen_deb[5].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [1]));
  FDCE \gen_deb[5].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[5].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[5].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[5].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[5].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[5].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[5].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[5].deb_cnt0 [20:17]),
        .S(\gen_deb[5].deb_cnt [20:17]));
  FDCE \gen_deb[5].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [21]));
  FDCE \gen_deb[5].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [22]));
  FDCE \gen_deb[5].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [23]));
  FDCE \gen_deb[5].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[5].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[5].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[5].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[5].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[5].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[5].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[5].deb_cnt0 [24:21]),
        .S(\gen_deb[5].deb_cnt [24:21]));
  FDCE \gen_deb[5].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [25]));
  FDCE \gen_deb[5].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [26]));
  FDCE \gen_deb[5].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [27]));
  FDCE \gen_deb[5].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[5].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[5].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[5].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[5].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[5].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[5].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[5].deb_cnt0 [28:25]),
        .S(\gen_deb[5].deb_cnt [28:25]));
  FDCE \gen_deb[5].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [29]));
  FDCE \gen_deb[5].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [2]));
  FDCE \gen_deb[5].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [30]));
  FDCE \gen_deb[5].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[5].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[5].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[5].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[5].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[5].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[5].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[5].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[5].deb_cnt [31:29]}));
  FDCE \gen_deb[5].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [3]));
  FDCE \gen_deb[5].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[5].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[5].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[5].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[5].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[5].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[5].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[5].deb_cnt0 [4:1]),
        .S(\gen_deb[5].deb_cnt [4:1]));
  FDCE \gen_deb[5].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [5]));
  FDCE \gen_deb[5].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [6]));
  FDCE \gen_deb[5].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [7]));
  FDCE \gen_deb[5].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[5].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[5].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[5].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[5].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[5].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[5].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[5].deb_cnt0 [8:5]),
        .S(\gen_deb[5].deb_cnt [8:5]));
  FDCE \gen_deb[5].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[5].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[5].gpio_i_deb[5]_i_1 
       (.I0(p_0_in25_in),
        .I1(p_0_in109_in),
        .I2(gpio_i[5]),
        .I3(\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[5] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_10 
       (.I0(\gen_deb[5].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[5].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_11 
       (.I0(\gen_deb[5].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[5].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[5].deb_cnt [23]),
        .I2(\gen_deb[5].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[5].deb_cnt [21]),
        .I2(\gen_deb[5].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[5].deb_cnt [19]),
        .I2(\gen_deb[5].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[5].deb_cnt [17]),
        .I2(\gen_deb[5].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_17 
       (.I0(\gen_deb[5].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[5].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_18 
       (.I0(\gen_deb[5].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[5].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_19 
       (.I0(\gen_deb[5].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[5].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_20 
       (.I0(\gen_deb[5].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[5].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[5].deb_cnt [15]),
        .I2(\gen_deb[5].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[5].deb_cnt [13]),
        .I2(\gen_deb[5].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[5].deb_cnt [11]),
        .I2(\gen_deb[5].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[5].deb_cnt [9]),
        .I2(\gen_deb[5].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_26 
       (.I0(\gen_deb[5].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[5].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_27 
       (.I0(\gen_deb[5].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[5].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_28 
       (.I0(\gen_deb[5].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[5].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_29 
       (.I0(\gen_deb[5].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[5].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[5].deb_cnt [7]),
        .I2(\gen_deb[5].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[5].deb_cnt [5]),
        .I2(\gen_deb[5].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[5].deb_cnt [3]),
        .I2(\gen_deb[5].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[5].deb_cnt [1]),
        .I2(\gen_deb[5].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_34 
       (.I0(\gen_deb[5].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[5].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_35 
       (.I0(\gen_deb[5].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[5].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_36 
       (.I0(\gen_deb[5].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[5].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_37 
       (.I0(\gen_deb[5].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[5].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[5].deb_cnt [31]),
        .I2(\gen_deb[5].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[5].deb_cnt [29]),
        .I2(\gen_deb[5].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[5].deb_cnt [27]),
        .I2(\gen_deb[5].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[5].gpio_i_deb[5]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[5].deb_cnt [25]),
        .I2(\gen_deb[5].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_8 
       (.I0(\gen_deb[5].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[5].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[5].gpio_i_deb[5]_i_9 
       (.I0(\gen_deb[5].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[5].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[5].gpio_i_deb[5]_i_9_n_0 ));
  FDCE \gen_deb[5].gpio_i_deb_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[5].gpio_i_deb[5]_i_1_n_0 ),
        .Q(p_0_in25_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[5].gpio_i_deb_reg[5]_i_12 
       (.CI(\gen_deb[5].gpio_i_deb_reg[5]_i_21_n_0 ),
        .CO({\gen_deb[5].gpio_i_deb_reg[5]_i_12_n_0 ,\gen_deb[5].gpio_i_deb_reg[5]_i_12_n_1 ,\gen_deb[5].gpio_i_deb_reg[5]_i_12_n_2 ,\gen_deb[5].gpio_i_deb_reg[5]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[5].gpio_i_deb[5]_i_22_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_23_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_24_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_25_n_0 }),
        .O(\NLW_gen_deb[5].gpio_i_deb_reg[5]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[5].gpio_i_deb[5]_i_26_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_27_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_28_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[5].gpio_i_deb_reg[5]_i_2 
       (.CI(\gen_deb[5].gpio_i_deb_reg[5]_i_3_n_0 ),
        .CO({\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_0 ,\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_1 ,\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_2 ,\gen_deb[5].gpio_i_deb_reg[5]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[5].gpio_i_deb[5]_i_4_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_5_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_6_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_7_n_0 }),
        .O(\NLW_gen_deb[5].gpio_i_deb_reg[5]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[5].gpio_i_deb[5]_i_8_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_9_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_10_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[5].gpio_i_deb_reg[5]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[5].gpio_i_deb_reg[5]_i_21_n_0 ,\gen_deb[5].gpio_i_deb_reg[5]_i_21_n_1 ,\gen_deb[5].gpio_i_deb_reg[5]_i_21_n_2 ,\gen_deb[5].gpio_i_deb_reg[5]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[5].gpio_i_deb[5]_i_30_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_31_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_32_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_33_n_0 }),
        .O(\NLW_gen_deb[5].gpio_i_deb_reg[5]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[5].gpio_i_deb[5]_i_34_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_35_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_36_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[5].gpio_i_deb_reg[5]_i_3 
       (.CI(\gen_deb[5].gpio_i_deb_reg[5]_i_12_n_0 ),
        .CO({\gen_deb[5].gpio_i_deb_reg[5]_i_3_n_0 ,\gen_deb[5].gpio_i_deb_reg[5]_i_3_n_1 ,\gen_deb[5].gpio_i_deb_reg[5]_i_3_n_2 ,\gen_deb[5].gpio_i_deb_reg[5]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[5].gpio_i_deb[5]_i_13_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_14_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_15_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_16_n_0 }),
        .O(\NLW_gen_deb[5].gpio_i_deb_reg[5]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[5].gpio_i_deb[5]_i_17_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_18_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_19_n_0 ,\gen_deb[5].gpio_i_deb[5]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[6].deb_cnt[0]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt [0]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[10]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [10]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[11]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [11]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[12]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [12]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[13]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [13]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[14]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [14]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[15]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [15]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[16]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [16]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[17]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [17]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[18]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [18]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[19]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [19]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[1]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [1]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[20]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [20]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[21]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [21]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[22]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [22]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[23]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [23]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[24]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [24]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[25]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [25]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[26]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [26]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[27]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [27]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[28]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [28]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[29]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [29]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[2]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [2]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[30]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [30]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[31]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [31]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[3]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [3]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[4]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [4]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[5]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [5]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[6]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [6]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[7]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [7]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[8]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [8]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[6].deb_cnt[9]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\s_reg_deb_en_reg_n_0_[6] ),
        .I4(\gen_deb[6].deb_cnt0 [9]),
        .I5(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .O(\gen_deb[6].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[6].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [0]));
  FDCE \gen_deb[6].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [10]));
  FDCE \gen_deb[6].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [11]));
  FDCE \gen_deb[6].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[6].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[6].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[6].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[6].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[6].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[6].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[6].deb_cnt0 [12:9]),
        .S(\gen_deb[6].deb_cnt [12:9]));
  FDCE \gen_deb[6].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [13]));
  FDCE \gen_deb[6].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [14]));
  FDCE \gen_deb[6].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [15]));
  FDCE \gen_deb[6].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[6].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[6].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[6].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[6].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[6].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[6].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[6].deb_cnt0 [16:13]),
        .S(\gen_deb[6].deb_cnt [16:13]));
  FDCE \gen_deb[6].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [17]));
  FDCE \gen_deb[6].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [18]));
  FDCE \gen_deb[6].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [19]));
  FDCE \gen_deb[6].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [1]));
  FDCE \gen_deb[6].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[6].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[6].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[6].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[6].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[6].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[6].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[6].deb_cnt0 [20:17]),
        .S(\gen_deb[6].deb_cnt [20:17]));
  FDCE \gen_deb[6].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [21]));
  FDCE \gen_deb[6].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [22]));
  FDCE \gen_deb[6].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [23]));
  FDCE \gen_deb[6].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[6].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[6].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[6].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[6].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[6].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[6].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[6].deb_cnt0 [24:21]),
        .S(\gen_deb[6].deb_cnt [24:21]));
  FDCE \gen_deb[6].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [25]));
  FDCE \gen_deb[6].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [26]));
  FDCE \gen_deb[6].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [27]));
  FDCE \gen_deb[6].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[6].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[6].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[6].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[6].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[6].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[6].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[6].deb_cnt0 [28:25]),
        .S(\gen_deb[6].deb_cnt [28:25]));
  FDCE \gen_deb[6].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [29]));
  FDCE \gen_deb[6].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [2]));
  FDCE \gen_deb[6].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [30]));
  FDCE \gen_deb[6].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[6].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[6].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[6].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[6].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[6].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[6].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[6].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[6].deb_cnt [31:29]}));
  FDCE \gen_deb[6].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [3]));
  FDCE \gen_deb[6].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[6].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[6].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[6].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[6].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[6].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[6].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[6].deb_cnt0 [4:1]),
        .S(\gen_deb[6].deb_cnt [4:1]));
  FDCE \gen_deb[6].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [5]));
  FDCE \gen_deb[6].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [6]));
  FDCE \gen_deb[6].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [7]));
  FDCE \gen_deb[6].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[6].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[6].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[6].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[6].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[6].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[6].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[6].deb_cnt0 [8:5]),
        .S(\gen_deb[6].deb_cnt [8:5]));
  FDCE \gen_deb[6].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[6].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[6].gpio_i_deb[6]_i_1 
       (.I0(p_0_in24_in),
        .I1(p_0_in107_in),
        .I2(gpio_i[6]),
        .I3(\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[6] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_10 
       (.I0(\gen_deb[6].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[6].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_11 
       (.I0(\gen_deb[6].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[6].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[6].deb_cnt [23]),
        .I2(\gen_deb[6].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[6].deb_cnt [21]),
        .I2(\gen_deb[6].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[6].deb_cnt [19]),
        .I2(\gen_deb[6].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[6].deb_cnt [17]),
        .I2(\gen_deb[6].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_17 
       (.I0(\gen_deb[6].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[6].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_18 
       (.I0(\gen_deb[6].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[6].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_19 
       (.I0(\gen_deb[6].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[6].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_20 
       (.I0(\gen_deb[6].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[6].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[6].deb_cnt [15]),
        .I2(\gen_deb[6].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[6].deb_cnt [13]),
        .I2(\gen_deb[6].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[6].deb_cnt [11]),
        .I2(\gen_deb[6].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[6].deb_cnt [9]),
        .I2(\gen_deb[6].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_26 
       (.I0(\gen_deb[6].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[6].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_27 
       (.I0(\gen_deb[6].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[6].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_28 
       (.I0(\gen_deb[6].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[6].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_29 
       (.I0(\gen_deb[6].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[6].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[6].deb_cnt [7]),
        .I2(\gen_deb[6].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[6].deb_cnt [5]),
        .I2(\gen_deb[6].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[6].deb_cnt [3]),
        .I2(\gen_deb[6].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[6].deb_cnt [1]),
        .I2(\gen_deb[6].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_34 
       (.I0(\gen_deb[6].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[6].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_35 
       (.I0(\gen_deb[6].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[6].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_36 
       (.I0(\gen_deb[6].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[6].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_37 
       (.I0(\gen_deb[6].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[6].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[6].deb_cnt [31]),
        .I2(\gen_deb[6].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[6].deb_cnt [29]),
        .I2(\gen_deb[6].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[6].deb_cnt [27]),
        .I2(\gen_deb[6].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[6].gpio_i_deb[6]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[6].deb_cnt [25]),
        .I2(\gen_deb[6].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_8 
       (.I0(\gen_deb[6].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[6].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[6].gpio_i_deb[6]_i_9 
       (.I0(\gen_deb[6].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[6].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[6].gpio_i_deb[6]_i_9_n_0 ));
  FDCE \gen_deb[6].gpio_i_deb_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[6].gpio_i_deb[6]_i_1_n_0 ),
        .Q(p_0_in24_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[6].gpio_i_deb_reg[6]_i_12 
       (.CI(\gen_deb[6].gpio_i_deb_reg[6]_i_21_n_0 ),
        .CO({\gen_deb[6].gpio_i_deb_reg[6]_i_12_n_0 ,\gen_deb[6].gpio_i_deb_reg[6]_i_12_n_1 ,\gen_deb[6].gpio_i_deb_reg[6]_i_12_n_2 ,\gen_deb[6].gpio_i_deb_reg[6]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[6].gpio_i_deb[6]_i_22_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_23_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_24_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_25_n_0 }),
        .O(\NLW_gen_deb[6].gpio_i_deb_reg[6]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[6].gpio_i_deb[6]_i_26_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_27_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_28_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[6].gpio_i_deb_reg[6]_i_2 
       (.CI(\gen_deb[6].gpio_i_deb_reg[6]_i_3_n_0 ),
        .CO({\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_0 ,\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_1 ,\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_2 ,\gen_deb[6].gpio_i_deb_reg[6]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[6].gpio_i_deb[6]_i_4_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_5_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_6_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_7_n_0 }),
        .O(\NLW_gen_deb[6].gpio_i_deb_reg[6]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[6].gpio_i_deb[6]_i_8_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_9_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_10_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[6].gpio_i_deb_reg[6]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[6].gpio_i_deb_reg[6]_i_21_n_0 ,\gen_deb[6].gpio_i_deb_reg[6]_i_21_n_1 ,\gen_deb[6].gpio_i_deb_reg[6]_i_21_n_2 ,\gen_deb[6].gpio_i_deb_reg[6]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[6].gpio_i_deb[6]_i_30_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_31_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_32_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_33_n_0 }),
        .O(\NLW_gen_deb[6].gpio_i_deb_reg[6]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[6].gpio_i_deb[6]_i_34_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_35_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_36_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[6].gpio_i_deb_reg[6]_i_3 
       (.CI(\gen_deb[6].gpio_i_deb_reg[6]_i_12_n_0 ),
        .CO({\gen_deb[6].gpio_i_deb_reg[6]_i_3_n_0 ,\gen_deb[6].gpio_i_deb_reg[6]_i_3_n_1 ,\gen_deb[6].gpio_i_deb_reg[6]_i_3_n_2 ,\gen_deb[6].gpio_i_deb_reg[6]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[6].gpio_i_deb[6]_i_13_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_14_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_15_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_16_n_0 }),
        .O(\NLW_gen_deb[6].gpio_i_deb_reg[6]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[6].gpio_i_deb[6]_i_17_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_18_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_19_n_0 ,\gen_deb[6].gpio_i_deb[6]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[7].deb_cnt[0]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt [0]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[10]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [10]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[11]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [11]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[12]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [12]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[13]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [13]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[14]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [14]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[15]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [15]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[16]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [16]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[17]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [17]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[18]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [18]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[19]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [19]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[1]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [1]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[20]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [20]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[21]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [21]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[22]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [22]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[23]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [23]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[24]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [24]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[25]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [25]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[26]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [26]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[27]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [27]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[28]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [28]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[29]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [29]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[2]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [2]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[30]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [30]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[31]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [31]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[3]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [3]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[4]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [4]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[5]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [5]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[6]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [6]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[7]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [7]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[8]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [8]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[7].deb_cnt[9]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\s_reg_deb_en_reg_n_0_[7] ),
        .I4(\gen_deb[7].deb_cnt0 [9]),
        .I5(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .O(\gen_deb[7].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[7].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [0]));
  FDCE \gen_deb[7].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [10]));
  FDCE \gen_deb[7].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [11]));
  FDCE \gen_deb[7].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[7].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[7].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[7].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[7].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[7].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[7].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[7].deb_cnt0 [12:9]),
        .S(\gen_deb[7].deb_cnt [12:9]));
  FDCE \gen_deb[7].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [13]));
  FDCE \gen_deb[7].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [14]));
  FDCE \gen_deb[7].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [15]));
  FDCE \gen_deb[7].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[7].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[7].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[7].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[7].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[7].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[7].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[7].deb_cnt0 [16:13]),
        .S(\gen_deb[7].deb_cnt [16:13]));
  FDCE \gen_deb[7].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [17]));
  FDCE \gen_deb[7].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [18]));
  FDCE \gen_deb[7].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [19]));
  FDCE \gen_deb[7].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [1]));
  FDCE \gen_deb[7].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[7].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[7].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[7].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[7].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[7].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[7].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[7].deb_cnt0 [20:17]),
        .S(\gen_deb[7].deb_cnt [20:17]));
  FDCE \gen_deb[7].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [21]));
  FDCE \gen_deb[7].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [22]));
  FDCE \gen_deb[7].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [23]));
  FDCE \gen_deb[7].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[7].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[7].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[7].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[7].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[7].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[7].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[7].deb_cnt0 [24:21]),
        .S(\gen_deb[7].deb_cnt [24:21]));
  FDCE \gen_deb[7].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [25]));
  FDCE \gen_deb[7].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [26]));
  FDCE \gen_deb[7].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [27]));
  FDCE \gen_deb[7].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[7].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[7].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[7].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[7].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[7].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[7].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[7].deb_cnt0 [28:25]),
        .S(\gen_deb[7].deb_cnt [28:25]));
  FDCE \gen_deb[7].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [29]));
  FDCE \gen_deb[7].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [2]));
  FDCE \gen_deb[7].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [30]));
  FDCE \gen_deb[7].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[7].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[7].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[7].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[7].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[7].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[7].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[7].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[7].deb_cnt [31:29]}));
  FDCE \gen_deb[7].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [3]));
  FDCE \gen_deb[7].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[7].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[7].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[7].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[7].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[7].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[7].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[7].deb_cnt0 [4:1]),
        .S(\gen_deb[7].deb_cnt [4:1]));
  FDCE \gen_deb[7].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [5]));
  FDCE \gen_deb[7].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [6]));
  FDCE \gen_deb[7].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [7]));
  FDCE \gen_deb[7].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[7].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[7].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[7].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[7].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[7].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[7].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[7].deb_cnt0 [8:5]),
        .S(\gen_deb[7].deb_cnt [8:5]));
  FDCE \gen_deb[7].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[7].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[7].gpio_i_deb[7]_i_1 
       (.I0(p_0_in23_in),
        .I1(p_0_in105_in),
        .I2(gpio_i[7]),
        .I3(\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[7] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_10 
       (.I0(\gen_deb[7].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[7].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_11 
       (.I0(\gen_deb[7].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[7].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[7].deb_cnt [23]),
        .I2(\gen_deb[7].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[7].deb_cnt [21]),
        .I2(\gen_deb[7].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[7].deb_cnt [19]),
        .I2(\gen_deb[7].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[7].deb_cnt [17]),
        .I2(\gen_deb[7].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_17 
       (.I0(\gen_deb[7].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[7].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_18 
       (.I0(\gen_deb[7].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[7].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_19 
       (.I0(\gen_deb[7].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[7].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_20 
       (.I0(\gen_deb[7].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[7].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[7].deb_cnt [15]),
        .I2(\gen_deb[7].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[7].deb_cnt [13]),
        .I2(\gen_deb[7].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[7].deb_cnt [11]),
        .I2(\gen_deb[7].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[7].deb_cnt [9]),
        .I2(\gen_deb[7].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_26 
       (.I0(\gen_deb[7].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[7].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_27 
       (.I0(\gen_deb[7].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[7].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_28 
       (.I0(\gen_deb[7].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[7].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_29 
       (.I0(\gen_deb[7].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[7].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[7].deb_cnt [7]),
        .I2(\gen_deb[7].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[7].deb_cnt [5]),
        .I2(\gen_deb[7].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[7].deb_cnt [3]),
        .I2(\gen_deb[7].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[7].deb_cnt [1]),
        .I2(\gen_deb[7].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_34 
       (.I0(\gen_deb[7].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[7].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_35 
       (.I0(\gen_deb[7].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[7].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_36 
       (.I0(\gen_deb[7].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[7].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_37 
       (.I0(\gen_deb[7].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[7].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[7].deb_cnt [31]),
        .I2(\gen_deb[7].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[7].deb_cnt [29]),
        .I2(\gen_deb[7].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[7].deb_cnt [27]),
        .I2(\gen_deb[7].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[7].gpio_i_deb[7]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[7].deb_cnt [25]),
        .I2(\gen_deb[7].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_8 
       (.I0(\gen_deb[7].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[7].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[7].gpio_i_deb[7]_i_9 
       (.I0(\gen_deb[7].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[7].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[7].gpio_i_deb[7]_i_9_n_0 ));
  FDCE \gen_deb[7].gpio_i_deb_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[7].gpio_i_deb[7]_i_1_n_0 ),
        .Q(p_0_in23_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[7].gpio_i_deb_reg[7]_i_12 
       (.CI(\gen_deb[7].gpio_i_deb_reg[7]_i_21_n_0 ),
        .CO({\gen_deb[7].gpio_i_deb_reg[7]_i_12_n_0 ,\gen_deb[7].gpio_i_deb_reg[7]_i_12_n_1 ,\gen_deb[7].gpio_i_deb_reg[7]_i_12_n_2 ,\gen_deb[7].gpio_i_deb_reg[7]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[7].gpio_i_deb[7]_i_22_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_23_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_24_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_25_n_0 }),
        .O(\NLW_gen_deb[7].gpio_i_deb_reg[7]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[7].gpio_i_deb[7]_i_26_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_27_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_28_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[7].gpio_i_deb_reg[7]_i_2 
       (.CI(\gen_deb[7].gpio_i_deb_reg[7]_i_3_n_0 ),
        .CO({\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_0 ,\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_1 ,\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_2 ,\gen_deb[7].gpio_i_deb_reg[7]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[7].gpio_i_deb[7]_i_4_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_5_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_6_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_7_n_0 }),
        .O(\NLW_gen_deb[7].gpio_i_deb_reg[7]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[7].gpio_i_deb[7]_i_8_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_9_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_10_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[7].gpio_i_deb_reg[7]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[7].gpio_i_deb_reg[7]_i_21_n_0 ,\gen_deb[7].gpio_i_deb_reg[7]_i_21_n_1 ,\gen_deb[7].gpio_i_deb_reg[7]_i_21_n_2 ,\gen_deb[7].gpio_i_deb_reg[7]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[7].gpio_i_deb[7]_i_30_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_31_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_32_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_33_n_0 }),
        .O(\NLW_gen_deb[7].gpio_i_deb_reg[7]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[7].gpio_i_deb[7]_i_34_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_35_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_36_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[7].gpio_i_deb_reg[7]_i_3 
       (.CI(\gen_deb[7].gpio_i_deb_reg[7]_i_12_n_0 ),
        .CO({\gen_deb[7].gpio_i_deb_reg[7]_i_3_n_0 ,\gen_deb[7].gpio_i_deb_reg[7]_i_3_n_1 ,\gen_deb[7].gpio_i_deb_reg[7]_i_3_n_2 ,\gen_deb[7].gpio_i_deb_reg[7]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[7].gpio_i_deb[7]_i_13_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_14_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_15_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_16_n_0 }),
        .O(\NLW_gen_deb[7].gpio_i_deb_reg[7]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[7].gpio_i_deb[7]_i_17_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_18_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_19_n_0 ,\gen_deb[7].gpio_i_deb[7]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[8].deb_cnt[0]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt [0]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[10]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [10]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[11]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [11]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[12]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [12]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[13]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [13]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[14]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [14]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[15]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [15]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[16]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [16]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[17]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [17]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[18]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [18]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[19]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [19]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[1]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [1]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[20]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [20]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[21]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [21]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[22]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [22]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[23]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [23]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[24]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [24]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[25]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [25]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[26]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [26]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[27]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [27]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[28]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [28]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[29]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [29]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[2]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [2]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[30]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [30]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[31]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [31]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[3]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [3]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[4]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [4]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[5]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [5]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[6]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [6]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[7]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [7]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[8]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [8]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[8].deb_cnt[9]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\s_reg_deb_en_reg_n_0_[8] ),
        .I4(\gen_deb[8].deb_cnt0 [9]),
        .I5(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .O(\gen_deb[8].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[8].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [0]));
  FDCE \gen_deb[8].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [10]));
  FDCE \gen_deb[8].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [11]));
  FDCE \gen_deb[8].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[8].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[8].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[8].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[8].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[8].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[8].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[8].deb_cnt0 [12:9]),
        .S(\gen_deb[8].deb_cnt [12:9]));
  FDCE \gen_deb[8].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [13]));
  FDCE \gen_deb[8].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [14]));
  FDCE \gen_deb[8].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [15]));
  FDCE \gen_deb[8].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[8].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[8].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[8].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[8].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[8].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[8].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[8].deb_cnt0 [16:13]),
        .S(\gen_deb[8].deb_cnt [16:13]));
  FDCE \gen_deb[8].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [17]));
  FDCE \gen_deb[8].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [18]));
  FDCE \gen_deb[8].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [19]));
  FDCE \gen_deb[8].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [1]));
  FDCE \gen_deb[8].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[8].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[8].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[8].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[8].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[8].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[8].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[8].deb_cnt0 [20:17]),
        .S(\gen_deb[8].deb_cnt [20:17]));
  FDCE \gen_deb[8].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [21]));
  FDCE \gen_deb[8].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [22]));
  FDCE \gen_deb[8].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [23]));
  FDCE \gen_deb[8].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[8].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[8].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[8].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[8].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[8].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[8].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[8].deb_cnt0 [24:21]),
        .S(\gen_deb[8].deb_cnt [24:21]));
  FDCE \gen_deb[8].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [25]));
  FDCE \gen_deb[8].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [26]));
  FDCE \gen_deb[8].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [27]));
  FDCE \gen_deb[8].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[8].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[8].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[8].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[8].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[8].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[8].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[8].deb_cnt0 [28:25]),
        .S(\gen_deb[8].deb_cnt [28:25]));
  FDCE \gen_deb[8].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [29]));
  FDCE \gen_deb[8].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [2]));
  FDCE \gen_deb[8].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [30]));
  FDCE \gen_deb[8].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[8].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[8].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[8].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[8].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[8].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[8].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[8].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[8].deb_cnt [31:29]}));
  FDCE \gen_deb[8].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [3]));
  FDCE \gen_deb[8].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[8].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[8].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[8].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[8].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[8].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[8].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[8].deb_cnt0 [4:1]),
        .S(\gen_deb[8].deb_cnt [4:1]));
  FDCE \gen_deb[8].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [5]));
  FDCE \gen_deb[8].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [6]));
  FDCE \gen_deb[8].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [7]));
  FDCE \gen_deb[8].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[8].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[8].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[8].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[8].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[8].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[8].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[8].deb_cnt0 [8:5]),
        .S(\gen_deb[8].deb_cnt [8:5]));
  FDCE \gen_deb[8].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[8].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[8].gpio_i_deb[8]_i_1 
       (.I0(p_0_in22_in),
        .I1(p_0_in103_in),
        .I2(gpio_i[8]),
        .I3(\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[8] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_10 
       (.I0(\gen_deb[8].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[8].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_11 
       (.I0(\gen_deb[8].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[8].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[8].deb_cnt [23]),
        .I2(\gen_deb[8].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[8].deb_cnt [21]),
        .I2(\gen_deb[8].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[8].deb_cnt [19]),
        .I2(\gen_deb[8].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[8].deb_cnt [17]),
        .I2(\gen_deb[8].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_17 
       (.I0(\gen_deb[8].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[8].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_18 
       (.I0(\gen_deb[8].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[8].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_19 
       (.I0(\gen_deb[8].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[8].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_20 
       (.I0(\gen_deb[8].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[8].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[8].deb_cnt [15]),
        .I2(\gen_deb[8].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[8].deb_cnt [13]),
        .I2(\gen_deb[8].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[8].deb_cnt [11]),
        .I2(\gen_deb[8].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[8].deb_cnt [9]),
        .I2(\gen_deb[8].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_26 
       (.I0(\gen_deb[8].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[8].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_27 
       (.I0(\gen_deb[8].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[8].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_28 
       (.I0(\gen_deb[8].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[8].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_29 
       (.I0(\gen_deb[8].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[8].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[8].deb_cnt [7]),
        .I2(\gen_deb[8].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[8].deb_cnt [5]),
        .I2(\gen_deb[8].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[8].deb_cnt [3]),
        .I2(\gen_deb[8].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[8].deb_cnt [1]),
        .I2(\gen_deb[8].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_34 
       (.I0(\gen_deb[8].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[8].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_35 
       (.I0(\gen_deb[8].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[8].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_36 
       (.I0(\gen_deb[8].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[8].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_37 
       (.I0(\gen_deb[8].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[8].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[8].deb_cnt [31]),
        .I2(\gen_deb[8].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[8].deb_cnt [29]),
        .I2(\gen_deb[8].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[8].deb_cnt [27]),
        .I2(\gen_deb[8].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[8].gpio_i_deb[8]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[8].deb_cnt [25]),
        .I2(\gen_deb[8].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_8 
       (.I0(\gen_deb[8].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[8].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[8].gpio_i_deb[8]_i_9 
       (.I0(\gen_deb[8].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[8].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[8].gpio_i_deb[8]_i_9_n_0 ));
  FDCE \gen_deb[8].gpio_i_deb_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[8].gpio_i_deb[8]_i_1_n_0 ),
        .Q(p_0_in22_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[8].gpio_i_deb_reg[8]_i_12 
       (.CI(\gen_deb[8].gpio_i_deb_reg[8]_i_21_n_0 ),
        .CO({\gen_deb[8].gpio_i_deb_reg[8]_i_12_n_0 ,\gen_deb[8].gpio_i_deb_reg[8]_i_12_n_1 ,\gen_deb[8].gpio_i_deb_reg[8]_i_12_n_2 ,\gen_deb[8].gpio_i_deb_reg[8]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[8].gpio_i_deb[8]_i_22_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_23_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_24_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_25_n_0 }),
        .O(\NLW_gen_deb[8].gpio_i_deb_reg[8]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[8].gpio_i_deb[8]_i_26_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_27_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_28_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[8].gpio_i_deb_reg[8]_i_2 
       (.CI(\gen_deb[8].gpio_i_deb_reg[8]_i_3_n_0 ),
        .CO({\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_0 ,\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_1 ,\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_2 ,\gen_deb[8].gpio_i_deb_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[8].gpio_i_deb[8]_i_4_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_5_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_6_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_7_n_0 }),
        .O(\NLW_gen_deb[8].gpio_i_deb_reg[8]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[8].gpio_i_deb[8]_i_8_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_9_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_10_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[8].gpio_i_deb_reg[8]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[8].gpio_i_deb_reg[8]_i_21_n_0 ,\gen_deb[8].gpio_i_deb_reg[8]_i_21_n_1 ,\gen_deb[8].gpio_i_deb_reg[8]_i_21_n_2 ,\gen_deb[8].gpio_i_deb_reg[8]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[8].gpio_i_deb[8]_i_30_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_31_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_32_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_33_n_0 }),
        .O(\NLW_gen_deb[8].gpio_i_deb_reg[8]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[8].gpio_i_deb[8]_i_34_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_35_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_36_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[8].gpio_i_deb_reg[8]_i_3 
       (.CI(\gen_deb[8].gpio_i_deb_reg[8]_i_12_n_0 ),
        .CO({\gen_deb[8].gpio_i_deb_reg[8]_i_3_n_0 ,\gen_deb[8].gpio_i_deb_reg[8]_i_3_n_1 ,\gen_deb[8].gpio_i_deb_reg[8]_i_3_n_2 ,\gen_deb[8].gpio_i_deb_reg[8]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[8].gpio_i_deb[8]_i_13_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_14_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_15_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_16_n_0 }),
        .O(\NLW_gen_deb[8].gpio_i_deb_reg[8]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[8].gpio_i_deb[8]_i_17_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_18_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_19_n_0 ,\gen_deb[8].gpio_i_deb[8]_i_20_n_0 }));
  LUT6 #(
    .INIT(64'h0000000000009600)) 
    \gen_deb[9].deb_cnt[0]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt [0]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[10]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [10]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[11]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [11]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[11]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[12]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [12]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[13]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [13]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[14]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [14]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[14]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[15]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [15]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[16]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [16]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[16]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[17]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [17]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[17]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[18]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [18]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[19]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [19]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[1]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [1]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[20]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [20]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[20]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[21]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [21]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[21]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[22]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [22]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[23]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [23]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[23]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[24]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [24]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[24]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[25]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [25]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[25]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[26]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [26]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[27]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [27]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[27]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[28]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [28]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[28]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[29]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [29]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[29]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[2]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [2]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[30]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [30]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[31]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [31]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[3]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [3]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[4]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [4]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[5]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [5]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[6]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [6]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[7]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [7]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[8]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [8]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000096000000)) 
    \gen_deb[9].deb_cnt[9]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\s_reg_deb_en_reg_n_0_[9] ),
        .I4(\gen_deb[9].deb_cnt0 [9]),
        .I5(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .O(\gen_deb[9].deb_cnt[9]_i_1_n_0 ));
  FDCE \gen_deb[9].deb_cnt_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[0]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [0]));
  FDCE \gen_deb[9].deb_cnt_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[10]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [10]));
  FDCE \gen_deb[9].deb_cnt_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[11]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [11]));
  FDCE \gen_deb[9].deb_cnt_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[12]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [12]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[9].deb_cnt_reg[12]_i_2 
       (.CI(\gen_deb[9].deb_cnt_reg[8]_i_2_n_0 ),
        .CO({\gen_deb[9].deb_cnt_reg[12]_i_2_n_0 ,\gen_deb[9].deb_cnt_reg[12]_i_2_n_1 ,\gen_deb[9].deb_cnt_reg[12]_i_2_n_2 ,\gen_deb[9].deb_cnt_reg[12]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[9].deb_cnt0 [12:9]),
        .S(\gen_deb[9].deb_cnt [12:9]));
  FDCE \gen_deb[9].deb_cnt_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[13]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [13]));
  FDCE \gen_deb[9].deb_cnt_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[14]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [14]));
  FDCE \gen_deb[9].deb_cnt_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[15]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [15]));
  FDCE \gen_deb[9].deb_cnt_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[16]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [16]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[9].deb_cnt_reg[16]_i_2 
       (.CI(\gen_deb[9].deb_cnt_reg[12]_i_2_n_0 ),
        .CO({\gen_deb[9].deb_cnt_reg[16]_i_2_n_0 ,\gen_deb[9].deb_cnt_reg[16]_i_2_n_1 ,\gen_deb[9].deb_cnt_reg[16]_i_2_n_2 ,\gen_deb[9].deb_cnt_reg[16]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[9].deb_cnt0 [16:13]),
        .S(\gen_deb[9].deb_cnt [16:13]));
  FDCE \gen_deb[9].deb_cnt_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[17]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [17]));
  FDCE \gen_deb[9].deb_cnt_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[18]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [18]));
  FDCE \gen_deb[9].deb_cnt_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[19]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [19]));
  FDCE \gen_deb[9].deb_cnt_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[1]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [1]));
  FDCE \gen_deb[9].deb_cnt_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[20]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [20]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[9].deb_cnt_reg[20]_i_2 
       (.CI(\gen_deb[9].deb_cnt_reg[16]_i_2_n_0 ),
        .CO({\gen_deb[9].deb_cnt_reg[20]_i_2_n_0 ,\gen_deb[9].deb_cnt_reg[20]_i_2_n_1 ,\gen_deb[9].deb_cnt_reg[20]_i_2_n_2 ,\gen_deb[9].deb_cnt_reg[20]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[9].deb_cnt0 [20:17]),
        .S(\gen_deb[9].deb_cnt [20:17]));
  FDCE \gen_deb[9].deb_cnt_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[21]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [21]));
  FDCE \gen_deb[9].deb_cnt_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[22]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [22]));
  FDCE \gen_deb[9].deb_cnt_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[23]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [23]));
  FDCE \gen_deb[9].deb_cnt_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[24]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [24]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[9].deb_cnt_reg[24]_i_2 
       (.CI(\gen_deb[9].deb_cnt_reg[20]_i_2_n_0 ),
        .CO({\gen_deb[9].deb_cnt_reg[24]_i_2_n_0 ,\gen_deb[9].deb_cnt_reg[24]_i_2_n_1 ,\gen_deb[9].deb_cnt_reg[24]_i_2_n_2 ,\gen_deb[9].deb_cnt_reg[24]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[9].deb_cnt0 [24:21]),
        .S(\gen_deb[9].deb_cnt [24:21]));
  FDCE \gen_deb[9].deb_cnt_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[25]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [25]));
  FDCE \gen_deb[9].deb_cnt_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[26]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [26]));
  FDCE \gen_deb[9].deb_cnt_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[27]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [27]));
  FDCE \gen_deb[9].deb_cnt_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[28]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [28]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[9].deb_cnt_reg[28]_i_2 
       (.CI(\gen_deb[9].deb_cnt_reg[24]_i_2_n_0 ),
        .CO({\gen_deb[9].deb_cnt_reg[28]_i_2_n_0 ,\gen_deb[9].deb_cnt_reg[28]_i_2_n_1 ,\gen_deb[9].deb_cnt_reg[28]_i_2_n_2 ,\gen_deb[9].deb_cnt_reg[28]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[9].deb_cnt0 [28:25]),
        .S(\gen_deb[9].deb_cnt [28:25]));
  FDCE \gen_deb[9].deb_cnt_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[29]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [29]));
  FDCE \gen_deb[9].deb_cnt_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[2]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [2]));
  FDCE \gen_deb[9].deb_cnt_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[30]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [30]));
  FDCE \gen_deb[9].deb_cnt_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[31]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [31]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[9].deb_cnt_reg[31]_i_2 
       (.CI(\gen_deb[9].deb_cnt_reg[28]_i_2_n_0 ),
        .CO({\NLW_gen_deb[9].deb_cnt_reg[31]_i_2_CO_UNCONNECTED [3:2],\gen_deb[9].deb_cnt_reg[31]_i_2_n_2 ,\gen_deb[9].deb_cnt_reg[31]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_gen_deb[9].deb_cnt_reg[31]_i_2_O_UNCONNECTED [3],\gen_deb[9].deb_cnt0 [31:29]}),
        .S({1'b0,\gen_deb[9].deb_cnt [31:29]}));
  FDCE \gen_deb[9].deb_cnt_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[3]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [3]));
  FDCE \gen_deb[9].deb_cnt_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[4]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [4]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[9].deb_cnt_reg[4]_i_2 
       (.CI(1'b0),
        .CO({\gen_deb[9].deb_cnt_reg[4]_i_2_n_0 ,\gen_deb[9].deb_cnt_reg[4]_i_2_n_1 ,\gen_deb[9].deb_cnt_reg[4]_i_2_n_2 ,\gen_deb[9].deb_cnt_reg[4]_i_2_n_3 }),
        .CYINIT(\gen_deb[9].deb_cnt [0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[9].deb_cnt0 [4:1]),
        .S(\gen_deb[9].deb_cnt [4:1]));
  FDCE \gen_deb[9].deb_cnt_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[5]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [5]));
  FDCE \gen_deb[9].deb_cnt_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[6]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [6]));
  FDCE \gen_deb[9].deb_cnt_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[7]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [7]));
  FDCE \gen_deb[9].deb_cnt_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[8]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [8]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \gen_deb[9].deb_cnt_reg[8]_i_2 
       (.CI(\gen_deb[9].deb_cnt_reg[4]_i_2_n_0 ),
        .CO({\gen_deb[9].deb_cnt_reg[8]_i_2_n_0 ,\gen_deb[9].deb_cnt_reg[8]_i_2_n_1 ,\gen_deb[9].deb_cnt_reg[8]_i_2_n_2 ,\gen_deb[9].deb_cnt_reg[8]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(\gen_deb[9].deb_cnt0 [8:5]),
        .S(\gen_deb[9].deb_cnt [8:5]));
  FDCE \gen_deb[9].deb_cnt_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].deb_cnt[9]_i_1_n_0 ),
        .Q(\gen_deb[9].deb_cnt [9]));
  LUT5 #(
    .INIT(32'h3CAA3C3C)) 
    \gen_deb[9].gpio_i_deb[9]_i_1 
       (.I0(p_0_in21_in),
        .I1(p_0_in101_in),
        .I2(gpio_i[9]),
        .I3(\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ),
        .I4(\s_reg_deb_en_reg_n_0_[9] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_10 
       (.I0(\gen_deb[9].deb_cnt [27]),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\gen_deb[9].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_11 
       (.I0(\gen_deb[9].deb_cnt [25]),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\gen_deb[9].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_13 
       (.I0(\s_reg_deb_th_reg_n_0_[23] ),
        .I1(\gen_deb[9].deb_cnt [23]),
        .I2(\gen_deb[9].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_14 
       (.I0(\s_reg_deb_th_reg_n_0_[21] ),
        .I1(\gen_deb[9].deb_cnt [21]),
        .I2(\gen_deb[9].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_15 
       (.I0(\s_reg_deb_th_reg_n_0_[19] ),
        .I1(\gen_deb[9].deb_cnt [19]),
        .I2(\gen_deb[9].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_16 
       (.I0(\s_reg_deb_th_reg_n_0_[17] ),
        .I1(\gen_deb[9].deb_cnt [17]),
        .I2(\gen_deb[9].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_17 
       (.I0(\gen_deb[9].deb_cnt [23]),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\gen_deb[9].deb_cnt [22]),
        .I3(\s_reg_deb_th_reg_n_0_[22] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_18 
       (.I0(\gen_deb[9].deb_cnt [21]),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\gen_deb[9].deb_cnt [20]),
        .I3(\s_reg_deb_th_reg_n_0_[20] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_19 
       (.I0(\gen_deb[9].deb_cnt [19]),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\gen_deb[9].deb_cnt [18]),
        .I3(\s_reg_deb_th_reg_n_0_[18] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_20 
       (.I0(\gen_deb[9].deb_cnt [17]),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\gen_deb[9].deb_cnt [16]),
        .I3(\s_reg_deb_th_reg_n_0_[16] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_22 
       (.I0(\s_reg_deb_th_reg_n_0_[15] ),
        .I1(\gen_deb[9].deb_cnt [15]),
        .I2(\gen_deb[9].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_23 
       (.I0(\s_reg_deb_th_reg_n_0_[13] ),
        .I1(\gen_deb[9].deb_cnt [13]),
        .I2(\gen_deb[9].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_24 
       (.I0(\s_reg_deb_th_reg_n_0_[11] ),
        .I1(\gen_deb[9].deb_cnt [11]),
        .I2(\gen_deb[9].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_25 
       (.I0(\s_reg_deb_th_reg_n_0_[9] ),
        .I1(\gen_deb[9].deb_cnt [9]),
        .I2(\gen_deb[9].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_25_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_26 
       (.I0(\gen_deb[9].deb_cnt [15]),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\gen_deb[9].deb_cnt [14]),
        .I3(\s_reg_deb_th_reg_n_0_[14] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_26_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_27 
       (.I0(\gen_deb[9].deb_cnt [13]),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\gen_deb[9].deb_cnt [12]),
        .I3(\s_reg_deb_th_reg_n_0_[12] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_28 
       (.I0(\gen_deb[9].deb_cnt [11]),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\gen_deb[9].deb_cnt [10]),
        .I3(\s_reg_deb_th_reg_n_0_[10] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_29 
       (.I0(\gen_deb[9].deb_cnt [9]),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\gen_deb[9].deb_cnt [8]),
        .I3(\s_reg_deb_th_reg_n_0_[8] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_30 
       (.I0(\s_reg_deb_th_reg_n_0_[7] ),
        .I1(\gen_deb[9].deb_cnt [7]),
        .I2(\gen_deb[9].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_31 
       (.I0(\s_reg_deb_th_reg_n_0_[5] ),
        .I1(\gen_deb[9].deb_cnt [5]),
        .I2(\gen_deb[9].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_32 
       (.I0(\s_reg_deb_th_reg_n_0_[3] ),
        .I1(\gen_deb[9].deb_cnt [3]),
        .I2(\gen_deb[9].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_33 
       (.I0(\s_reg_deb_th_reg_n_0_[1] ),
        .I1(\gen_deb[9].deb_cnt [1]),
        .I2(\gen_deb[9].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_34 
       (.I0(\gen_deb[9].deb_cnt [7]),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\gen_deb[9].deb_cnt [6]),
        .I3(\s_reg_deb_th_reg_n_0_[6] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_35 
       (.I0(\gen_deb[9].deb_cnt [5]),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\gen_deb[9].deb_cnt [4]),
        .I3(\s_reg_deb_th_reg_n_0_[4] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_36 
       (.I0(\gen_deb[9].deb_cnt [3]),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\gen_deb[9].deb_cnt [2]),
        .I3(\s_reg_deb_th_reg_n_0_[2] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_37 
       (.I0(\gen_deb[9].deb_cnt [1]),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\gen_deb[9].deb_cnt [0]),
        .I3(\s_reg_deb_th_reg_n_0_[0] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_4 
       (.I0(\s_reg_deb_th_reg_n_0_[31] ),
        .I1(\gen_deb[9].deb_cnt [31]),
        .I2(\gen_deb[9].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_5 
       (.I0(\s_reg_deb_th_reg_n_0_[29] ),
        .I1(\gen_deb[9].deb_cnt [29]),
        .I2(\gen_deb[9].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_6 
       (.I0(\s_reg_deb_th_reg_n_0_[27] ),
        .I1(\gen_deb[9].deb_cnt [27]),
        .I2(\gen_deb[9].deb_cnt [26]),
        .I3(\s_reg_deb_th_reg_n_0_[26] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h44D4)) 
    \gen_deb[9].gpio_i_deb[9]_i_7 
       (.I0(\s_reg_deb_th_reg_n_0_[25] ),
        .I1(\gen_deb[9].deb_cnt [25]),
        .I2(\gen_deb[9].deb_cnt [24]),
        .I3(\s_reg_deb_th_reg_n_0_[24] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_8 
       (.I0(\gen_deb[9].deb_cnt [31]),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\gen_deb[9].deb_cnt [30]),
        .I3(\s_reg_deb_th_reg_n_0_[30] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \gen_deb[9].gpio_i_deb[9]_i_9 
       (.I0(\gen_deb[9].deb_cnt [29]),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\gen_deb[9].deb_cnt [28]),
        .I3(\s_reg_deb_th_reg_n_0_[28] ),
        .O(\gen_deb[9].gpio_i_deb[9]_i_9_n_0 ));
  FDCE \gen_deb[9].gpio_i_deb_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[9].gpio_i_deb[9]_i_1_n_0 ),
        .Q(p_0_in21_in));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[9].gpio_i_deb_reg[9]_i_12 
       (.CI(\gen_deb[9].gpio_i_deb_reg[9]_i_21_n_0 ),
        .CO({\gen_deb[9].gpio_i_deb_reg[9]_i_12_n_0 ,\gen_deb[9].gpio_i_deb_reg[9]_i_12_n_1 ,\gen_deb[9].gpio_i_deb_reg[9]_i_12_n_2 ,\gen_deb[9].gpio_i_deb_reg[9]_i_12_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[9].gpio_i_deb[9]_i_22_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_23_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_24_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_25_n_0 }),
        .O(\NLW_gen_deb[9].gpio_i_deb_reg[9]_i_12_O_UNCONNECTED [3:0]),
        .S({\gen_deb[9].gpio_i_deb[9]_i_26_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_27_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_28_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_29_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[9].gpio_i_deb_reg[9]_i_2 
       (.CI(\gen_deb[9].gpio_i_deb_reg[9]_i_3_n_0 ),
        .CO({\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_0 ,\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_1 ,\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_2 ,\gen_deb[9].gpio_i_deb_reg[9]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[9].gpio_i_deb[9]_i_4_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_5_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_6_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_7_n_0 }),
        .O(\NLW_gen_deb[9].gpio_i_deb_reg[9]_i_2_O_UNCONNECTED [3:0]),
        .S({\gen_deb[9].gpio_i_deb[9]_i_8_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_9_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_10_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_11_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[9].gpio_i_deb_reg[9]_i_21 
       (.CI(1'b0),
        .CO({\gen_deb[9].gpio_i_deb_reg[9]_i_21_n_0 ,\gen_deb[9].gpio_i_deb_reg[9]_i_21_n_1 ,\gen_deb[9].gpio_i_deb_reg[9]_i_21_n_2 ,\gen_deb[9].gpio_i_deb_reg[9]_i_21_n_3 }),
        .CYINIT(1'b1),
        .DI({\gen_deb[9].gpio_i_deb[9]_i_30_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_31_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_32_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_33_n_0 }),
        .O(\NLW_gen_deb[9].gpio_i_deb_reg[9]_i_21_O_UNCONNECTED [3:0]),
        .S({\gen_deb[9].gpio_i_deb[9]_i_34_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_35_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_36_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_37_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \gen_deb[9].gpio_i_deb_reg[9]_i_3 
       (.CI(\gen_deb[9].gpio_i_deb_reg[9]_i_12_n_0 ),
        .CO({\gen_deb[9].gpio_i_deb_reg[9]_i_3_n_0 ,\gen_deb[9].gpio_i_deb_reg[9]_i_3_n_1 ,\gen_deb[9].gpio_i_deb_reg[9]_i_3_n_2 ,\gen_deb[9].gpio_i_deb_reg[9]_i_3_n_3 }),
        .CYINIT(1'b0),
        .DI({\gen_deb[9].gpio_i_deb[9]_i_13_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_14_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_15_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_16_n_0 }),
        .O(\NLW_gen_deb[9].gpio_i_deb_reg[9]_i_3_O_UNCONNECTED [3:0]),
        .S({\gen_deb[9].gpio_i_deb[9]_i_17_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_18_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_19_n_0 ,\gen_deb[9].gpio_i_deb[9]_i_20_n_0 }));
  FDCE \gpio_i_deb_q_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .Q(gpio_i_deb_q[0]));
  FDCE \gpio_i_deb_q_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in20_in),
        .Q(gpio_i_deb_q[10]));
  FDCE \gpio_i_deb_q_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in19_in),
        .Q(gpio_i_deb_q[11]));
  FDCE \gpio_i_deb_q_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in18_in),
        .Q(gpio_i_deb_q[12]));
  FDCE \gpio_i_deb_q_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in17_in),
        .Q(gpio_i_deb_q[13]));
  FDCE \gpio_i_deb_q_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in16_in),
        .Q(gpio_i_deb_q[14]));
  FDCE \gpio_i_deb_q_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in15_in),
        .Q(gpio_i_deb_q[15]));
  FDCE \gpio_i_deb_q_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in14_in),
        .Q(gpio_i_deb_q[16]));
  FDCE \gpio_i_deb_q_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in13_in),
        .Q(gpio_i_deb_q[17]));
  FDCE \gpio_i_deb_q_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in12_in),
        .Q(gpio_i_deb_q[18]));
  FDCE \gpio_i_deb_q_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in11_in),
        .Q(gpio_i_deb_q[19]));
  FDCE \gpio_i_deb_q_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in29_in),
        .Q(gpio_i_deb_q[1]));
  FDCE \gpio_i_deb_q_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in10_in),
        .Q(gpio_i_deb_q[20]));
  FDCE \gpio_i_deb_q_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in9_in),
        .Q(gpio_i_deb_q[21]));
  FDCE \gpio_i_deb_q_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in8_in),
        .Q(gpio_i_deb_q[22]));
  FDCE \gpio_i_deb_q_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in7_in),
        .Q(gpio_i_deb_q[23]));
  FDCE \gpio_i_deb_q_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in6_in),
        .Q(gpio_i_deb_q[24]));
  FDCE \gpio_i_deb_q_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in5_in),
        .Q(gpio_i_deb_q[25]));
  FDCE \gpio_i_deb_q_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in4_in),
        .Q(gpio_i_deb_q[26]));
  FDCE \gpio_i_deb_q_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in3_in),
        .Q(gpio_i_deb_q[27]));
  FDCE \gpio_i_deb_q_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in2_in),
        .Q(gpio_i_deb_q[28]));
  FDCE \gpio_i_deb_q_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in1_in),
        .Q(gpio_i_deb_q[29]));
  FDCE \gpio_i_deb_q_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in28_in),
        .Q(gpio_i_deb_q[2]));
  FDCE \gpio_i_deb_q_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in0_in),
        .Q(gpio_i_deb_q[30]));
  FDCE \gpio_i_deb_q_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in),
        .Q(gpio_i_deb_q[31]));
  FDCE \gpio_i_deb_q_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in27_in),
        .Q(gpio_i_deb_q[3]));
  FDCE \gpio_i_deb_q_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in26_in),
        .Q(gpio_i_deb_q[4]));
  FDCE \gpio_i_deb_q_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in25_in),
        .Q(gpio_i_deb_q[5]));
  FDCE \gpio_i_deb_q_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in24_in),
        .Q(gpio_i_deb_q[6]));
  FDCE \gpio_i_deb_q_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in23_in),
        .Q(gpio_i_deb_q[7]));
  FDCE \gpio_i_deb_q_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in22_in),
        .Q(gpio_i_deb_q[8]));
  FDCE \gpio_i_deb_q_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(p_0_in21_in),
        .Q(gpio_i_deb_q[9]));
  LUT4 #(
    .INIT(16'hFFFE)) 
    intr_OBUF_inst_i_1
       (.I0(intr_OBUF_inst_i_2_n_0),
        .I1(intr_OBUF_inst_i_3_n_0),
        .I2(intr_OBUF_inst_i_4_n_0),
        .I3(intr_OBUF_inst_i_5_n_0),
        .O(intr_OBUF));
  LUT4 #(
    .INIT(16'hF444)) 
    intr_OBUF_inst_i_10
       (.I0(\s_axi_rdata_OBUF[0]_inst_i_13_n_0 ),
        .I1(\s_reg_int_en_reg_n_0_[0] ),
        .I2(\s_axi_rdata_OBUF[28]_inst_i_9_n_0 ),
        .I3(p_1_in375_in),
        .O(intr_OBUF_inst_i_10_n_0));
  LUT4 #(
    .INIT(16'hF909)) 
    intr_OBUF_inst_i_11
       (.I0(p_0_in11_in),
        .I1(\s_reg_int_pol_reg_n_0_[19] ),
        .I2(p_0_in337_in),
        .I3(p_1_in175_in),
        .O(intr_OBUF_inst_i_11_n_0));
  LUT4 #(
    .INIT(16'h553C)) 
    intr_OBUF_inst_i_12
       (.I0(p_1_in161_in),
        .I1(p_0_in18_in),
        .I2(\s_reg_int_pol_reg_n_0_[12] ),
        .I3(p_0_in309_in),
        .O(intr_OBUF_inst_i_12_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFF222)) 
    intr_OBUF_inst_i_13
       (.I0(p_1_in319_in),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_16_n_0 ),
        .I2(p_1_in379_in),
        .I3(\s_axi_rdata_OBUF[29]_inst_i_9_n_0 ),
        .I4(intr_OBUF_inst_i_24_n_0),
        .I5(intr_OBUF_inst_i_25_n_0),
        .O(intr_OBUF_inst_i_13_n_0));
  LUT4 #(
    .INIT(16'hF888)) 
    intr_OBUF_inst_i_14
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_17_n_0 ),
        .I1(p_1_in387_in),
        .I2(\s_axi_rdata_OBUF[18]_inst_i_9_n_0 ),
        .I3(p_1_in335_in),
        .O(intr_OBUF_inst_i_14_n_0));
  LUT4 #(
    .INIT(16'hF909)) 
    intr_OBUF_inst_i_15
       (.I0(p_0_in0_in),
        .I1(\s_reg_int_pol_reg_n_0_[30] ),
        .I2(p_0_in381_in),
        .I3(p_1_in197_in),
        .O(intr_OBUF_inst_i_15_n_0));
  LUT4 #(
    .INIT(16'hF909)) 
    intr_OBUF_inst_i_16
       (.I0(p_0_in4_in),
        .I1(\s_reg_int_pol_reg_n_0_[26] ),
        .I2(p_0_in365_in),
        .I3(p_1_in189_in),
        .O(intr_OBUF_inst_i_16_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFF222)) 
    intr_OBUF_inst_i_17
       (.I0(p_1_in299_in),
        .I1(\s_axi_rdata_OBUF[9]_inst_i_16_n_0 ),
        .I2(p_1_in331_in),
        .I3(\s_axi_rdata_OBUF[17]_inst_i_9_n_0 ),
        .I4(intr_OBUF_inst_i_26_n_0),
        .I5(intr_OBUF_inst_i_27_n_0),
        .O(intr_OBUF_inst_i_17_n_0));
  LUT4 #(
    .INIT(16'hF888)) 
    intr_OBUF_inst_i_18
       (.I0(\s_axi_rdata_OBUF[25]_inst_i_9_n_0 ),
        .I1(p_1_in363_in),
        .I2(\s_axi_rdata_OBUF[21]_inst_i_9_n_0 ),
        .I3(p_1_in347_in),
        .O(intr_OBUF_inst_i_18_n_0));
  LUT4 #(
    .INIT(16'hF909)) 
    intr_OBUF_inst_i_19
       (.I0(p_0_in3_in),
        .I1(\s_reg_int_pol_reg_n_0_[27] ),
        .I2(p_0_in369_in),
        .I3(p_1_in191_in),
        .O(intr_OBUF_inst_i_19_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFEAFFEAEA)) 
    intr_OBUF_inst_i_2
       (.I0(intr_OBUF_inst_i_6_n_0),
        .I1(intr_OBUF_inst_i_7_n_0),
        .I2(p_1_in359_in),
        .I3(intr_OBUF_inst_i_8_n_0),
        .I4(p_1_in315_in),
        .I5(intr_OBUF_inst_i_9_n_0),
        .O(intr_OBUF_inst_i_2_n_0));
  LUT4 #(
    .INIT(16'hF909)) 
    intr_OBUF_inst_i_20
       (.I0(p_0_in8_in),
        .I1(\s_reg_int_pol_reg_n_0_[22] ),
        .I2(p_0_in349_in),
        .I3(p_1_in181_in),
        .O(intr_OBUF_inst_i_20_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFF22F2)) 
    intr_OBUF_inst_i_21
       (.I0(p_1_in283_in),
        .I1(\s_axi_rdata_OBUF[5]_inst_i_13_n_0 ),
        .I2(p_1_in287_in),
        .I3(\s_axi_rdata_OBUF[6]_inst_i_16_n_0 ),
        .I4(intr_OBUF_inst_i_28_n_0),
        .I5(intr_OBUF_inst_i_29_n_0),
        .O(intr_OBUF_inst_i_21_n_0));
  (* SOFT_HLUTNM = "soft_lutpair35" *) 
  LUT5 #(
    .INIT(32'hA88A2002)) 
    intr_OBUF_inst_i_22
       (.I0(p_1_in323_in),
        .I1(p_0_in321_in),
        .I2(\s_reg_int_pol_reg_n_0_[15] ),
        .I3(p_0_in15_in),
        .I4(p_1_in167_in),
        .O(intr_OBUF_inst_i_22_n_0));
  (* SOFT_HLUTNM = "soft_lutpair36" *) 
  LUT5 #(
    .INIT(32'hA88A2002)) 
    intr_OBUF_inst_i_23
       (.I0(p_1_in307_in),
        .I1(p_0_in305_in),
        .I2(\s_reg_int_pol_reg_n_0_[11] ),
        .I3(p_0_in19_in),
        .I4(p_1_in159_in),
        .O(intr_OBUF_inst_i_23_n_0));
  (* SOFT_HLUTNM = "soft_lutpair37" *) 
  LUT5 #(
    .INIT(32'h8A80808A)) 
    intr_OBUF_inst_i_24
       (.I0(p_1_in327_in),
        .I1(p_1_in169_in),
        .I2(p_0_in325_in),
        .I3(\s_reg_int_pol_reg_n_0_[16] ),
        .I4(p_0_in14_in),
        .O(intr_OBUF_inst_i_24_n_0));
  (* SOFT_HLUTNM = "soft_lutpair38" *) 
  LUT5 #(
    .INIT(32'h8A80808A)) 
    intr_OBUF_inst_i_25
       (.I0(p_1_in355_in),
        .I1(p_1_in183_in),
        .I2(p_0_in353_in),
        .I3(\s_reg_int_pol_reg_n_0_[23] ),
        .I4(p_0_in7_in),
        .O(intr_OBUF_inst_i_25_n_0));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT5 #(
    .INIT(32'h8A80808A)) 
    intr_OBUF_inst_i_26
       (.I0(p_1_in275_in),
        .I1(p_1_in143_in),
        .I2(p_0_in273_in),
        .I3(\s_reg_int_pol_reg_n_0_[3] ),
        .I4(p_0_in27_in),
        .O(intr_OBUF_inst_i_26_n_0));
  (* SOFT_HLUTNM = "soft_lutpair32" *) 
  LUT5 #(
    .INIT(32'h8A80808A)) 
    intr_OBUF_inst_i_27
       (.I0(p_1_in267_in),
        .I1(p_1_in139_in),
        .I2(\s_reg_int_typ_reg_n_0_[1] ),
        .I3(p_1_in),
        .I4(p_0_in29_in),
        .O(intr_OBUF_inst_i_27_n_0));
  (* SOFT_HLUTNM = "soft_lutpair33" *) 
  LUT5 #(
    .INIT(32'hA88A2002)) 
    intr_OBUF_inst_i_28
       (.I0(p_1_in295_in),
        .I1(p_0_in293_in),
        .I2(\s_reg_int_pol_reg_n_0_[8] ),
        .I3(p_0_in22_in),
        .I4(p_1_in153_in),
        .O(intr_OBUF_inst_i_28_n_0));
  (* SOFT_HLUTNM = "soft_lutpair34" *) 
  LUT5 #(
    .INIT(32'h8A80808A)) 
    intr_OBUF_inst_i_29
       (.I0(p_1_in279_in),
        .I1(p_1_in145_in),
        .I2(p_0_in277_in),
        .I3(\s_reg_int_pol_reg_n_0_[4] ),
        .I4(p_0_in26_in),
        .O(intr_OBUF_inst_i_29_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFEAFFEAEA)) 
    intr_OBUF_inst_i_3
       (.I0(intr_OBUF_inst_i_10_n_0),
        .I1(intr_OBUF_inst_i_11_n_0),
        .I2(p_1_in339_in),
        .I3(intr_OBUF_inst_i_12_n_0),
        .I4(p_1_in311_in),
        .I5(intr_OBUF_inst_i_13_n_0),
        .O(intr_OBUF_inst_i_3_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFEAEAEA)) 
    intr_OBUF_inst_i_4
       (.I0(intr_OBUF_inst_i_14_n_0),
        .I1(intr_OBUF_inst_i_15_n_0),
        .I2(p_1_in383_in),
        .I3(intr_OBUF_inst_i_16_n_0),
        .I4(p_1_in367_in),
        .I5(intr_OBUF_inst_i_17_n_0),
        .O(intr_OBUF_inst_i_4_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFEAEAEA)) 
    intr_OBUF_inst_i_5
       (.I0(intr_OBUF_inst_i_18_n_0),
        .I1(intr_OBUF_inst_i_19_n_0),
        .I2(p_1_in371_in),
        .I3(intr_OBUF_inst_i_20_n_0),
        .I4(p_1_in351_in),
        .I5(intr_OBUF_inst_i_21_n_0),
        .O(intr_OBUF_inst_i_5_n_0));
  LUT4 #(
    .INIT(16'hF444)) 
    intr_OBUF_inst_i_6
       (.I0(\s_axi_rdata_OBUF[10]_inst_i_13_n_0 ),
        .I1(p_1_in303_in),
        .I2(\s_axi_rdata_OBUF[20]_inst_i_9_n_0 ),
        .I3(p_1_in343_in),
        .O(intr_OBUF_inst_i_6_n_0));
  LUT4 #(
    .INIT(16'hF909)) 
    intr_OBUF_inst_i_7
       (.I0(p_0_in6_in),
        .I1(\s_reg_int_pol_reg_n_0_[24] ),
        .I2(p_0_in357_in),
        .I3(p_1_in185_in),
        .O(intr_OBUF_inst_i_7_n_0));
  LUT4 #(
    .INIT(16'h553C)) 
    intr_OBUF_inst_i_8
       (.I0(p_1_in163_in),
        .I1(p_0_in17_in),
        .I2(\s_reg_int_pol_reg_n_0_[13] ),
        .I3(p_0_in313_in),
        .O(intr_OBUF_inst_i_8_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFF22F2)) 
    intr_OBUF_inst_i_9
       (.I0(p_1_in291_in),
        .I1(\s_axi_rdata_OBUF[7]_inst_i_13_n_0 ),
        .I2(p_1_in271_in),
        .I3(\s_axi_rdata_OBUF[2]_inst_i_16_n_0 ),
        .I4(intr_OBUF_inst_i_22_n_0),
        .I5(intr_OBUF_inst_i_23_n_0),
        .O(intr_OBUF_inst_i_9_n_0));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[0]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_9 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [0]),
        .I2(\s_reg_data_o_reg[0]_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [0]),
        .O(io_OBUF[0]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[10]_inst_i_1 
       (.I0(CO),
        .I1(\s_reg_pwm_en_reg[31]_0 [10]),
        .I2(p_1_in91_in),
        .I3(\s_reg_inv_out_reg[31]_0 [10]),
        .O(io_OBUF[10]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[11]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [11]),
        .I1(p_1_in94_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [11]),
        .O(io_OBUF[11]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[12]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [12]),
        .I1(p_1_in97_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [12]),
        .O(io_OBUF[12]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[13]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [13]),
        .I1(p_1_in100_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [13]),
        .O(io_OBUF[13]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[14]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [14]),
        .I1(p_1_in103_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [14]),
        .O(io_OBUF[14]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[15]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [15]),
        .I1(p_3_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [15]),
        .O(io_OBUF[15]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[16]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [16]),
        .I1(p_5_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [16]),
        .O(io_OBUF[16]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[17]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [17]),
        .I1(p_7_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [17]),
        .O(io_OBUF[17]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[18]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [18]),
        .I1(p_9_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [18]),
        .O(io_OBUF[18]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[19]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [19]),
        .I1(p_11_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [19]),
        .O(io_OBUF[19]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[1]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_8 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [1]),
        .I2(\s_reg_data_o_reg[1]_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [1]),
        .O(io_OBUF[1]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[20]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [20]),
        .I1(p_13_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [20]),
        .O(io_OBUF[20]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[21]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [21]),
        .I1(p_15_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [21]),
        .O(io_OBUF[21]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[22]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [22]),
        .I1(p_17_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [22]),
        .O(io_OBUF[22]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[23]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [23]),
        .I1(p_19_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [23]),
        .O(io_OBUF[23]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[24]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [24]),
        .I1(p_21_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [24]),
        .O(io_OBUF[24]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[25]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [25]),
        .I1(p_23_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [25]),
        .O(io_OBUF[25]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[26]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [26]),
        .I1(p_25_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [26]),
        .O(io_OBUF[26]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[27]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [27]),
        .I1(p_27_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [27]),
        .O(io_OBUF[27]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[28]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [28]),
        .I1(p_29_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [28]),
        .O(io_OBUF[28]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[29]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [29]),
        .I1(p_31_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [29]),
        .O(io_OBUF[29]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[2]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_7 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [2]),
        .I2(p_1_in67_in),
        .I3(\s_reg_inv_out_reg[31]_0 [2]),
        .O(io_OBUF[2]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[30]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [30]),
        .I1(p_33_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [30]),
        .O(io_OBUF[30]));
  LUT3 #(
    .INIT(8'h06)) 
    \io_IOBUF[31]_inst_i_1 
       (.I0(\s_reg_inv_out_reg[31]_0 [31]),
        .I1(p_35_in),
        .I2(\s_reg_pwm_en_reg[31]_0 [31]),
        .O(io_OBUF[31]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[3]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_6 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [3]),
        .I2(p_1_in70_in),
        .I3(\s_reg_inv_out_reg[31]_0 [3]),
        .O(io_OBUF[3]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[4]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_5 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [4]),
        .I2(p_1_in73_in),
        .I3(\s_reg_inv_out_reg[31]_0 [4]),
        .O(io_OBUF[4]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[5]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_4 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [5]),
        .I2(p_1_in76_in),
        .I3(\s_reg_inv_out_reg[31]_0 [5]),
        .O(io_OBUF[5]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[6]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_3 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [6]),
        .I2(p_1_in79_in),
        .I3(\s_reg_inv_out_reg[31]_0 [6]),
        .O(io_OBUF[6]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[7]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_2 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [7]),
        .I2(p_1_in82_in),
        .I3(\s_reg_inv_out_reg[31]_0 [7]),
        .O(io_OBUF[7]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[8]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_1 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [8]),
        .I2(p_1_in85_in),
        .I3(\s_reg_inv_out_reg[31]_0 [8]),
        .O(io_OBUF[8]));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \io_IOBUF[9]_inst_i_1 
       (.I0(\pwm_cnt_reg[15]_0 ),
        .I1(\s_reg_pwm_en_reg[31]_0 [9]),
        .I2(p_1_in88_in),
        .I3(\s_reg_inv_out_reg[31]_0 [9]),
        .O(io_OBUF[9]));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1
       (.CI(oe_actual_i_2_n_0),
        .CO({\pwm_cnt_reg[15]_9 ,oe_actual_i_1_n_1,oe_actual_i_1_n_2,oe_actual_i_1_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3_n_0,oe_actual_i_4_n_0,oe_actual_i_5_n_0,oe_actual_i_6_n_0}),
        .O(NLW_oe_actual_i_1_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7_n_0,oe_actual_i_8_n_0,oe_actual_i_9_n_0,oe_actual_i_10_n_0}));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10
       (.I0(\s_reg_pwm_duty_reg[0][15]_0 [2]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__0
       (.I0(\s_reg_pwm_duty_reg[1][15]_0 [2]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__0_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__1
       (.I0(\s_reg_pwm_duty_reg_n_0_[2][9] ),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__2
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][9] ),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__2_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__3
       (.I0(\s_reg_pwm_duty_reg[4][15]_0 [3]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg_n_0_[4][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__3_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__4
       (.I0(\s_reg_pwm_duty_reg[5][15]_0 [3]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg_n_0_[5][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__4_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__5
       (.I0(\s_reg_pwm_duty_reg[6][15]_0 [2]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__5_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__6
       (.I0(\s_reg_pwm_duty_reg[7][15]_0 [3]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg_n_0_[7][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__6_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__7
       (.I0(\s_reg_pwm_duty_reg[8][15]_0 [4]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [3]),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__8
       (.I0(\s_reg_pwm_duty_reg[9][15]_0 [4]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [3]),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_10__9
       (.I0(\s_reg_pwm_duty_reg[10][15]_0 [4]),
        .I1(pwm_cnt_reg[9]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [3]),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_10__9_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[0][7] ),
        .I2(\s_reg_pwm_duty_reg[0][15]_0 [1]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__0
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][7] ),
        .I2(\s_reg_pwm_duty_reg[1][15]_0 [1]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__0_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__1
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[2][7] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][6] ),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__1_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__2
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[3][7] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][6] ),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__2_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__3
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[4][7] ),
        .I2(\s_reg_pwm_duty_reg[4][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__4
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][7] ),
        .I2(\s_reg_pwm_duty_reg[5][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__5
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[6][7] ),
        .I2(\s_reg_pwm_duty_reg[6][15]_0 [1]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__6
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[7][7] ),
        .I2(\s_reg_pwm_duty_reg[7][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__7
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[8][7] ),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__7_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__8
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][7] ),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__8_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_11__9
       (.I0(pwm_cnt_reg[7]),
        .I1(\s_reg_pwm_duty_reg_n_0_[10][7] ),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_11__9_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[0][5] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][4] ),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__0
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][5] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][4] ),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__0_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__1
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[2][5] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][4] ),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__1_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__2
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[3][5] ),
        .I2(\s_reg_pwm_duty_reg[3][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__2_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__3
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[4][5] ),
        .I2(\s_reg_pwm_duty_reg[4][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__4
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][5] ),
        .I2(\s_reg_pwm_duty_reg[5][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__5
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[6][5] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][4] ),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__6
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[7][5] ),
        .I2(\s_reg_pwm_duty_reg[7][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__7
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[8][5] ),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__7_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__8
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][5] ),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__8_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_12__9
       (.I0(pwm_cnt_reg[5]),
        .I1(\s_reg_pwm_duty_reg_n_0_[10][5] ),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_12__9_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[0][3] ),
        .I2(\s_reg_pwm_duty_reg[0][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__0
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][3] ),
        .I2(\s_reg_pwm_duty_reg[1][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__0_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__1
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[2][3] ),
        .I2(\s_reg_pwm_duty_reg[2][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__1_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__2
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[3][3] ),
        .I2(\s_reg_pwm_duty_reg[3][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__2_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__3
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[4][3] ),
        .I2(\s_reg_pwm_duty_reg[4][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__4
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][3] ),
        .I2(\s_reg_pwm_duty_reg[5][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__5
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[6][3] ),
        .I2(\s_reg_pwm_duty_reg[6][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__6
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[7][3] ),
        .I2(\s_reg_pwm_duty_reg[7][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__7
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[8][3] ),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__7_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__8
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][3] ),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__8_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_13__9
       (.I0(pwm_cnt_reg[3]),
        .I1(\s_reg_pwm_duty_reg_n_0_[10][3] ),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_13__9_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[0][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__0
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__0_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__1
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[2][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__1_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__2
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[3][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__2_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__3
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[4][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[4][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__4
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[5][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__5
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[6][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__6
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[7][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[7][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__7
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[8][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[8][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__7_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__8
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[9][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__8_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_14__9
       (.I0(pwm_cnt_reg[1]),
        .I1(\s_reg_pwm_duty_reg_n_0_[10][1] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[10][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_14__9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[0][15]_0 [1]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__0
       (.I0(\s_reg_pwm_duty_reg_n_0_[1][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[1][15]_0 [1]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__0_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__1
       (.I0(\s_reg_pwm_duty_reg_n_0_[2][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][6] ),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__2
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][6] ),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__2_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__3
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[4][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__3_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__4
       (.I0(\s_reg_pwm_duty_reg_n_0_[5][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[5][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__4_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__5
       (.I0(\s_reg_pwm_duty_reg_n_0_[6][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[6][15]_0 [1]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__5_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__6
       (.I0(\s_reg_pwm_duty_reg_n_0_[7][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[7][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__6_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__7
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__8
       (.I0(\s_reg_pwm_duty_reg_n_0_[9][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_15__9
       (.I0(\s_reg_pwm_duty_reg_n_0_[10][7] ),
        .I1(pwm_cnt_reg[7]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [2]),
        .I3(pwm_cnt_reg[6]),
        .O(oe_actual_i_15__9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][4] ),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__0
       (.I0(\s_reg_pwm_duty_reg_n_0_[1][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][4] ),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__0_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__1
       (.I0(\s_reg_pwm_duty_reg_n_0_[2][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][4] ),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__2
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg[3][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__2_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__3
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg[4][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__3_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__4
       (.I0(\s_reg_pwm_duty_reg_n_0_[5][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg[5][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__4_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__5
       (.I0(\s_reg_pwm_duty_reg_n_0_[6][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][4] ),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__5_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__6
       (.I0(\s_reg_pwm_duty_reg_n_0_[7][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg[7][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__6_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__7
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__8
       (.I0(\s_reg_pwm_duty_reg_n_0_[9][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_16__9
       (.I0(\s_reg_pwm_duty_reg_n_0_[10][5] ),
        .I1(pwm_cnt_reg[5]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [1]),
        .I3(pwm_cnt_reg[4]),
        .O(oe_actual_i_16__9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[0][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__0
       (.I0(\s_reg_pwm_duty_reg_n_0_[1][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[1][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__0_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__1
       (.I0(\s_reg_pwm_duty_reg_n_0_[2][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[2][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__2
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[3][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__2_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__3
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[4][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__3_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__4
       (.I0(\s_reg_pwm_duty_reg_n_0_[5][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[5][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__4_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__5
       (.I0(\s_reg_pwm_duty_reg_n_0_[6][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[6][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__5_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__6
       (.I0(\s_reg_pwm_duty_reg_n_0_[7][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[7][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__6_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__7
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__8
       (.I0(\s_reg_pwm_duty_reg_n_0_[9][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_17__9
       (.I0(\s_reg_pwm_duty_reg_n_0_[10][3] ),
        .I1(pwm_cnt_reg[3]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [0]),
        .I3(pwm_cnt_reg[2]),
        .O(oe_actual_i_17__9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__0
       (.I0(\s_reg_pwm_duty_reg_n_0_[1][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__0_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__1
       (.I0(\s_reg_pwm_duty_reg_n_0_[2][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__2
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__2_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__3
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[4][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__3_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__4
       (.I0(\s_reg_pwm_duty_reg_n_0_[5][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[5][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__4_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__5
       (.I0(\s_reg_pwm_duty_reg_n_0_[6][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__5_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__6
       (.I0(\s_reg_pwm_duty_reg_n_0_[7][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[7][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__6_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__7
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[8][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__8
       (.I0(\s_reg_pwm_duty_reg_n_0_[9][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[9][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_18__9
       (.I0(\s_reg_pwm_duty_reg_n_0_[10][1] ),
        .I1(pwm_cnt_reg[1]),
        .I2(\s_reg_pwm_duty_reg_n_0_[10][0] ),
        .I3(pwm_cnt_reg[0]),
        .O(oe_actual_i_18__9_n_0));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__0
       (.CI(oe_actual_i_2__0_n_0),
        .CO({\pwm_cnt_reg[15]_8 ,oe_actual_i_1__0_n_1,oe_actual_i_1__0_n_2,oe_actual_i_1__0_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__0_n_0,oe_actual_i_4__0_n_0,oe_actual_i_5__0_n_0,oe_actual_i_6__0_n_0}),
        .O(NLW_oe_actual_i_1__0_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__0_n_0,oe_actual_i_8__0_n_0,oe_actual_i_9__0_n_0,oe_actual_i_10__0_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__1
       (.CI(oe_actual_i_2__1_n_0),
        .CO({\pwm_cnt_reg[15]_7 ,oe_actual_i_1__1_n_1,oe_actual_i_1__1_n_2,oe_actual_i_1__1_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__1_n_0,oe_actual_i_4__1_n_0,oe_actual_i_5__1_n_0,oe_actual_i_6__1_n_0}),
        .O(NLW_oe_actual_i_1__1_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__1_n_0,oe_actual_i_8__1_n_0,oe_actual_i_9__1_n_0,oe_actual_i_10__1_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__2
       (.CI(oe_actual_i_2__2_n_0),
        .CO({\pwm_cnt_reg[15]_6 ,oe_actual_i_1__2_n_1,oe_actual_i_1__2_n_2,oe_actual_i_1__2_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__2_n_0,oe_actual_i_4__2_n_0,oe_actual_i_5__2_n_0,oe_actual_i_6__2_n_0}),
        .O(NLW_oe_actual_i_1__2_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__2_n_0,oe_actual_i_8__2_n_0,oe_actual_i_9__2_n_0,oe_actual_i_10__2_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__3
       (.CI(oe_actual_i_2__3_n_0),
        .CO({\pwm_cnt_reg[15]_5 ,oe_actual_i_1__3_n_1,oe_actual_i_1__3_n_2,oe_actual_i_1__3_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__3_n_0,oe_actual_i_4__3_n_0,oe_actual_i_5__3_n_0,oe_actual_i_6__3_n_0}),
        .O(NLW_oe_actual_i_1__3_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__3_n_0,oe_actual_i_8__3_n_0,oe_actual_i_9__3_n_0,oe_actual_i_10__3_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__4
       (.CI(oe_actual_i_2__4_n_0),
        .CO({\pwm_cnt_reg[15]_4 ,oe_actual_i_1__4_n_1,oe_actual_i_1__4_n_2,oe_actual_i_1__4_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__4_n_0,oe_actual_i_4__4_n_0,oe_actual_i_5__4_n_0,oe_actual_i_6__4_n_0}),
        .O(NLW_oe_actual_i_1__4_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__4_n_0,oe_actual_i_8__4_n_0,oe_actual_i_9__4_n_0,oe_actual_i_10__4_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__5
       (.CI(oe_actual_i_2__5_n_0),
        .CO({\pwm_cnt_reg[15]_3 ,oe_actual_i_1__5_n_1,oe_actual_i_1__5_n_2,oe_actual_i_1__5_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__5_n_0,oe_actual_i_4__5_n_0,oe_actual_i_5__5_n_0,oe_actual_i_6__5_n_0}),
        .O(NLW_oe_actual_i_1__5_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__5_n_0,oe_actual_i_8__5_n_0,oe_actual_i_9__5_n_0,oe_actual_i_10__5_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__6
       (.CI(oe_actual_i_2__6_n_0),
        .CO({\pwm_cnt_reg[15]_2 ,oe_actual_i_1__6_n_1,oe_actual_i_1__6_n_2,oe_actual_i_1__6_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__6_n_0,oe_actual_i_4__6_n_0,oe_actual_i_5__6_n_0,oe_actual_i_6__6_n_0}),
        .O(NLW_oe_actual_i_1__6_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__6_n_0,oe_actual_i_8__6_n_0,oe_actual_i_9__6_n_0,oe_actual_i_10__6_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__7
       (.CI(oe_actual_i_2__7_n_0),
        .CO({\pwm_cnt_reg[15]_1 ,oe_actual_i_1__7_n_1,oe_actual_i_1__7_n_2,oe_actual_i_1__7_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__7_n_0,oe_actual_i_4__7_n_0,oe_actual_i_5__7_n_0,oe_actual_i_6__7_n_0}),
        .O(NLW_oe_actual_i_1__7_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__7_n_0,oe_actual_i_8__7_n_0,oe_actual_i_9__7_n_0,oe_actual_i_10__7_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__8
       (.CI(oe_actual_i_2__8_n_0),
        .CO({\pwm_cnt_reg[15]_0 ,oe_actual_i_1__8_n_1,oe_actual_i_1__8_n_2,oe_actual_i_1__8_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__8_n_0,oe_actual_i_4__8_n_0,oe_actual_i_5__8_n_0,oe_actual_i_6__8_n_0}),
        .O(NLW_oe_actual_i_1__8_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__8_n_0,oe_actual_i_8__8_n_0,oe_actual_i_9__8_n_0,oe_actual_i_10__8_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_1__9
       (.CI(oe_actual_i_2__9_n_0),
        .CO({CO,oe_actual_i_1__9_n_1,oe_actual_i_1__9_n_2,oe_actual_i_1__9_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_3__9_n_0,oe_actual_i_4__9_n_0,oe_actual_i_5__9_n_0,oe_actual_i_6__9_n_0}),
        .O(NLW_oe_actual_i_1__9_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_7__9_n_0,oe_actual_i_8__9_n_0,oe_actual_i_9__9_n_0,oe_actual_i_10__9_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2
       (.CI(1'b0),
        .CO({oe_actual_i_2_n_0,oe_actual_i_2_n_1,oe_actual_i_2_n_2,oe_actual_i_2_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11_n_0,oe_actual_i_12_n_0,oe_actual_i_13_n_0,oe_actual_i_14_n_0}),
        .O(NLW_oe_actual_i_2_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15_n_0,oe_actual_i_16_n_0,oe_actual_i_17_n_0,oe_actual_i_18_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__0
       (.CI(1'b0),
        .CO({oe_actual_i_2__0_n_0,oe_actual_i_2__0_n_1,oe_actual_i_2__0_n_2,oe_actual_i_2__0_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__0_n_0,oe_actual_i_12__0_n_0,oe_actual_i_13__0_n_0,oe_actual_i_14__0_n_0}),
        .O(NLW_oe_actual_i_2__0_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__0_n_0,oe_actual_i_16__0_n_0,oe_actual_i_17__0_n_0,oe_actual_i_18__0_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__1
       (.CI(1'b0),
        .CO({oe_actual_i_2__1_n_0,oe_actual_i_2__1_n_1,oe_actual_i_2__1_n_2,oe_actual_i_2__1_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__1_n_0,oe_actual_i_12__1_n_0,oe_actual_i_13__1_n_0,oe_actual_i_14__1_n_0}),
        .O(NLW_oe_actual_i_2__1_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__1_n_0,oe_actual_i_16__1_n_0,oe_actual_i_17__1_n_0,oe_actual_i_18__1_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__2
       (.CI(1'b0),
        .CO({oe_actual_i_2__2_n_0,oe_actual_i_2__2_n_1,oe_actual_i_2__2_n_2,oe_actual_i_2__2_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__2_n_0,oe_actual_i_12__2_n_0,oe_actual_i_13__2_n_0,oe_actual_i_14__2_n_0}),
        .O(NLW_oe_actual_i_2__2_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__2_n_0,oe_actual_i_16__2_n_0,oe_actual_i_17__2_n_0,oe_actual_i_18__2_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__3
       (.CI(1'b0),
        .CO({oe_actual_i_2__3_n_0,oe_actual_i_2__3_n_1,oe_actual_i_2__3_n_2,oe_actual_i_2__3_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__3_n_0,oe_actual_i_12__3_n_0,oe_actual_i_13__3_n_0,oe_actual_i_14__3_n_0}),
        .O(NLW_oe_actual_i_2__3_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__3_n_0,oe_actual_i_16__3_n_0,oe_actual_i_17__3_n_0,oe_actual_i_18__3_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__4
       (.CI(1'b0),
        .CO({oe_actual_i_2__4_n_0,oe_actual_i_2__4_n_1,oe_actual_i_2__4_n_2,oe_actual_i_2__4_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__4_n_0,oe_actual_i_12__4_n_0,oe_actual_i_13__4_n_0,oe_actual_i_14__4_n_0}),
        .O(NLW_oe_actual_i_2__4_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__4_n_0,oe_actual_i_16__4_n_0,oe_actual_i_17__4_n_0,oe_actual_i_18__4_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__5
       (.CI(1'b0),
        .CO({oe_actual_i_2__5_n_0,oe_actual_i_2__5_n_1,oe_actual_i_2__5_n_2,oe_actual_i_2__5_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__5_n_0,oe_actual_i_12__5_n_0,oe_actual_i_13__5_n_0,oe_actual_i_14__5_n_0}),
        .O(NLW_oe_actual_i_2__5_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__5_n_0,oe_actual_i_16__5_n_0,oe_actual_i_17__5_n_0,oe_actual_i_18__5_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__6
       (.CI(1'b0),
        .CO({oe_actual_i_2__6_n_0,oe_actual_i_2__6_n_1,oe_actual_i_2__6_n_2,oe_actual_i_2__6_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__6_n_0,oe_actual_i_12__6_n_0,oe_actual_i_13__6_n_0,oe_actual_i_14__6_n_0}),
        .O(NLW_oe_actual_i_2__6_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__6_n_0,oe_actual_i_16__6_n_0,oe_actual_i_17__6_n_0,oe_actual_i_18__6_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__7
       (.CI(1'b0),
        .CO({oe_actual_i_2__7_n_0,oe_actual_i_2__7_n_1,oe_actual_i_2__7_n_2,oe_actual_i_2__7_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__7_n_0,oe_actual_i_12__7_n_0,oe_actual_i_13__7_n_0,oe_actual_i_14__7_n_0}),
        .O(NLW_oe_actual_i_2__7_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__7_n_0,oe_actual_i_16__7_n_0,oe_actual_i_17__7_n_0,oe_actual_i_18__7_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__8
       (.CI(1'b0),
        .CO({oe_actual_i_2__8_n_0,oe_actual_i_2__8_n_1,oe_actual_i_2__8_n_2,oe_actual_i_2__8_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__8_n_0,oe_actual_i_12__8_n_0,oe_actual_i_13__8_n_0,oe_actual_i_14__8_n_0}),
        .O(NLW_oe_actual_i_2__8_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__8_n_0,oe_actual_i_16__8_n_0,oe_actual_i_17__8_n_0,oe_actual_i_18__8_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 oe_actual_i_2__9
       (.CI(1'b0),
        .CO({oe_actual_i_2__9_n_0,oe_actual_i_2__9_n_1,oe_actual_i_2__9_n_2,oe_actual_i_2__9_n_3}),
        .CYINIT(1'b0),
        .DI({oe_actual_i_11__9_n_0,oe_actual_i_12__9_n_0,oe_actual_i_13__9_n_0,oe_actual_i_14__9_n_0}),
        .O(NLW_oe_actual_i_2__9_O_UNCONNECTED[3:0]),
        .S({oe_actual_i_15__9_n_0,oe_actual_i_16__9_n_0,oe_actual_i_17__9_n_0,oe_actual_i_18__9_n_0}));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[0][15]_0 [6]),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__0
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[1][15]_0 [6]),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__0_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__1
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[2][15]_0 [2]),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__1_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__2
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[3][15]_0 [3]),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__2_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__3
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[4][15]_0 [7]),
        .I2(\s_reg_pwm_duty_reg_n_0_[4][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__4
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[5][15]_0 [7]),
        .I2(\s_reg_pwm_duty_reg_n_0_[5][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__5
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[6][15]_0 [6]),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__6
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[7][15]_0 [7]),
        .I2(\s_reg_pwm_duty_reg_n_0_[7][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__7
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[8][15]_0 [9]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [8]),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__7_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__8
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[9][15]_0 [9]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [8]),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__8_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_3__9
       (.I0(pwm_cnt_reg[15]),
        .I1(\s_reg_pwm_duty_reg[10][15]_0 [9]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [8]),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_3__9_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[0][15]_0 [5]),
        .I2(\s_reg_pwm_duty_reg[0][15]_0 [4]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__0
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[1][15]_0 [5]),
        .I2(\s_reg_pwm_duty_reg[1][15]_0 [4]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__0_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__1
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg_n_0_[2][13] ),
        .I2(\s_reg_pwm_duty_reg[2][15]_0 [1]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__1_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__2
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg_n_0_[3][13] ),
        .I2(\s_reg_pwm_duty_reg[3][15]_0 [2]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__2_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__3
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[4][15]_0 [6]),
        .I2(\s_reg_pwm_duty_reg[4][15]_0 [5]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__4
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[5][15]_0 [6]),
        .I2(\s_reg_pwm_duty_reg[5][15]_0 [5]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__5
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[6][15]_0 [5]),
        .I2(\s_reg_pwm_duty_reg[6][15]_0 [4]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__6
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[7][15]_0 [6]),
        .I2(\s_reg_pwm_duty_reg[7][15]_0 [5]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__7
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[8][15]_0 [7]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [6]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__7_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__8
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[9][15]_0 [7]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [6]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__8_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_4__9
       (.I0(pwm_cnt_reg[13]),
        .I1(\s_reg_pwm_duty_reg[10][15]_0 [7]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [6]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_4__9_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[0][15]_0 [3]),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__0
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[1][15]_0 [3]),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__0_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__1
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg_n_0_[2][11] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__1_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__2
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg_n_0_[3][11] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__2_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__3
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[4][15]_0 [4]),
        .I2(\s_reg_pwm_duty_reg_n_0_[4][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__4
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[5][15]_0 [4]),
        .I2(\s_reg_pwm_duty_reg_n_0_[5][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__5
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[6][15]_0 [3]),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__6
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[7][15]_0 [4]),
        .I2(\s_reg_pwm_duty_reg_n_0_[7][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__7
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[8][15]_0 [5]),
        .I2(\s_reg_pwm_duty_reg_n_0_[8][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__7_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__8
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[9][15]_0 [5]),
        .I2(\s_reg_pwm_duty_reg_n_0_[9][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__8_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_5__9
       (.I0(pwm_cnt_reg[11]),
        .I1(\s_reg_pwm_duty_reg[10][15]_0 [5]),
        .I2(\s_reg_pwm_duty_reg_n_0_[10][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_5__9_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[0][15]_0 [2]),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__0
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[1][15]_0 [2]),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__0_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__1
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg_n_0_[2][9] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__1_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__2
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg_n_0_[3][9] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__2_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__3
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[4][15]_0 [3]),
        .I2(\s_reg_pwm_duty_reg_n_0_[4][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__3_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__4
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[5][15]_0 [3]),
        .I2(\s_reg_pwm_duty_reg_n_0_[5][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__4_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__5
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[6][15]_0 [2]),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__5_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__6
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[7][15]_0 [3]),
        .I2(\s_reg_pwm_duty_reg_n_0_[7][8] ),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__6_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__7
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[8][15]_0 [4]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [3]),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__7_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__8
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[9][15]_0 [4]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [3]),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__8_n_0));
  LUT4 #(
    .INIT(16'h44D4)) 
    oe_actual_i_6__9
       (.I0(pwm_cnt_reg[9]),
        .I1(\s_reg_pwm_duty_reg[10][15]_0 [4]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [3]),
        .I3(pwm_cnt_reg[8]),
        .O(oe_actual_i_6__9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7
       (.I0(\s_reg_pwm_duty_reg[0][15]_0 [6]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__0
       (.I0(\s_reg_pwm_duty_reg[1][15]_0 [6]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__0_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__1
       (.I0(\s_reg_pwm_duty_reg[2][15]_0 [2]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__2
       (.I0(\s_reg_pwm_duty_reg[3][15]_0 [3]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__2_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__3
       (.I0(\s_reg_pwm_duty_reg[4][15]_0 [7]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg_n_0_[4][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__3_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__4
       (.I0(\s_reg_pwm_duty_reg[5][15]_0 [7]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg_n_0_[5][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__4_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__5
       (.I0(\s_reg_pwm_duty_reg[6][15]_0 [6]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__5_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__6
       (.I0(\s_reg_pwm_duty_reg[7][15]_0 [7]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg_n_0_[7][14] ),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__6_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__7
       (.I0(\s_reg_pwm_duty_reg[8][15]_0 [9]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [8]),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__8
       (.I0(\s_reg_pwm_duty_reg[9][15]_0 [9]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [8]),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_7__9
       (.I0(\s_reg_pwm_duty_reg[10][15]_0 [9]),
        .I1(pwm_cnt_reg[15]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [8]),
        .I3(pwm_cnt_reg[14]),
        .O(oe_actual_i_7__9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8
       (.I0(\s_reg_pwm_duty_reg[0][15]_0 [5]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[0][15]_0 [4]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__0
       (.I0(\s_reg_pwm_duty_reg[1][15]_0 [5]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[1][15]_0 [4]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__0_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__1
       (.I0(\s_reg_pwm_duty_reg_n_0_[2][13] ),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[2][15]_0 [1]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__2
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][13] ),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[3][15]_0 [2]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__2_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__3
       (.I0(\s_reg_pwm_duty_reg[4][15]_0 [6]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[4][15]_0 [5]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__3_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__4
       (.I0(\s_reg_pwm_duty_reg[5][15]_0 [6]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[5][15]_0 [5]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__4_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__5
       (.I0(\s_reg_pwm_duty_reg[6][15]_0 [5]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[6][15]_0 [4]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__5_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__6
       (.I0(\s_reg_pwm_duty_reg[7][15]_0 [6]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[7][15]_0 [5]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__6_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__7
       (.I0(\s_reg_pwm_duty_reg[8][15]_0 [7]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[8][15]_0 [6]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__8
       (.I0(\s_reg_pwm_duty_reg[9][15]_0 [7]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[9][15]_0 [6]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_8__9
       (.I0(\s_reg_pwm_duty_reg[10][15]_0 [7]),
        .I1(pwm_cnt_reg[13]),
        .I2(\s_reg_pwm_duty_reg[10][15]_0 [6]),
        .I3(pwm_cnt_reg[12]),
        .O(oe_actual_i_8__9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9
       (.I0(\s_reg_pwm_duty_reg[0][15]_0 [3]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[0][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__0
       (.I0(\s_reg_pwm_duty_reg[1][15]_0 [3]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[1][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__0_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__1
       (.I0(\s_reg_pwm_duty_reg_n_0_[2][11] ),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__2
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][11] ),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[3][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__2_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__3
       (.I0(\s_reg_pwm_duty_reg[4][15]_0 [4]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[4][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__3_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__4
       (.I0(\s_reg_pwm_duty_reg[5][15]_0 [4]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[5][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__4_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__5
       (.I0(\s_reg_pwm_duty_reg[6][15]_0 [3]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__5_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__6
       (.I0(\s_reg_pwm_duty_reg[7][15]_0 [4]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[7][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__6_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__7
       (.I0(\s_reg_pwm_duty_reg[8][15]_0 [5]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[8][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__7_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__8
       (.I0(\s_reg_pwm_duty_reg[9][15]_0 [5]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[9][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__8_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    oe_actual_i_9__9
       (.I0(\s_reg_pwm_duty_reg[10][15]_0 [5]),
        .I1(pwm_cnt_reg[11]),
        .I2(\s_reg_pwm_duty_reg_n_0_[10][10] ),
        .I3(pwm_cnt_reg[10]),
        .O(oe_actual_i_9__9_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_10 
       (.I0(Q[11]),
        .I1(pwm_prescaler_reg[11]),
        .I2(Q[10]),
        .I3(pwm_prescaler_reg[10]),
        .O(\pwm_cnt[0]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_11 
       (.I0(Q[9]),
        .I1(pwm_prescaler_reg[9]),
        .I2(Q[8]),
        .I3(pwm_prescaler_reg[8]),
        .O(\pwm_cnt[0]_i_11_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[0]_i_12 
       (.I0(pwm_cnt_reg[0]),
        .I1(load),
        .O(\pwm_cnt[0]_i_12_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[0]_i_13 
       (.I0(pwm_cnt_reg[3]),
        .I1(load),
        .O(\pwm_cnt[0]_i_13_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[0]_i_14 
       (.I0(pwm_cnt_reg[2]),
        .I1(load),
        .O(\pwm_cnt[0]_i_14_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[0]_i_15 
       (.I0(pwm_cnt_reg[1]),
        .I1(load),
        .O(\pwm_cnt[0]_i_15_n_0 ));
  LUT2 #(
    .INIT(4'h1)) 
    \pwm_cnt[0]_i_16 
       (.I0(pwm_cnt_reg[0]),
        .I1(load),
        .O(\pwm_cnt[0]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_17 
       (.I0(pwm_prescaler_reg[7]),
        .I1(Q[7]),
        .I2(pwm_prescaler_reg[6]),
        .I3(Q[6]),
        .O(\pwm_cnt[0]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_18 
       (.I0(pwm_prescaler_reg[5]),
        .I1(Q[5]),
        .I2(pwm_prescaler_reg[4]),
        .I3(Q[4]),
        .O(\pwm_cnt[0]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_19 
       (.I0(pwm_prescaler_reg[3]),
        .I1(Q[3]),
        .I2(pwm_prescaler_reg[2]),
        .I3(Q[2]),
        .O(\pwm_cnt[0]_i_19_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_20 
       (.I0(pwm_prescaler_reg[1]),
        .I1(Q[1]),
        .I2(pwm_prescaler_reg[0]),
        .I3(Q[0]),
        .O(\pwm_cnt[0]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_21 
       (.I0(Q[7]),
        .I1(pwm_prescaler_reg[7]),
        .I2(Q[6]),
        .I3(pwm_prescaler_reg[6]),
        .O(\pwm_cnt[0]_i_21_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_22 
       (.I0(Q[5]),
        .I1(pwm_prescaler_reg[5]),
        .I2(Q[4]),
        .I3(pwm_prescaler_reg[4]),
        .O(\pwm_cnt[0]_i_22_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_23 
       (.I0(Q[3]),
        .I1(pwm_prescaler_reg[3]),
        .I2(Q[2]),
        .I3(pwm_prescaler_reg[2]),
        .O(\pwm_cnt[0]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_24 
       (.I0(Q[1]),
        .I1(pwm_prescaler_reg[1]),
        .I2(Q[0]),
        .I3(pwm_prescaler_reg[0]),
        .O(\pwm_cnt[0]_i_24_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_27 
       (.I0(pwm_cnt_reg[15]),
        .I1(Q[31]),
        .I2(pwm_cnt_reg[14]),
        .I3(Q[30]),
        .O(\pwm_cnt[0]_i_27_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_28 
       (.I0(pwm_cnt_reg[13]),
        .I1(Q[29]),
        .I2(pwm_cnt_reg[12]),
        .I3(Q[28]),
        .O(\pwm_cnt[0]_i_28_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_29 
       (.I0(pwm_cnt_reg[11]),
        .I1(Q[27]),
        .I2(pwm_cnt_reg[10]),
        .I3(Q[26]),
        .O(\pwm_cnt[0]_i_29_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_30 
       (.I0(pwm_cnt_reg[9]),
        .I1(Q[25]),
        .I2(pwm_cnt_reg[8]),
        .I3(Q[24]),
        .O(\pwm_cnt[0]_i_30_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_31 
       (.I0(Q[31]),
        .I1(pwm_cnt_reg[15]),
        .I2(Q[30]),
        .I3(pwm_cnt_reg[14]),
        .O(\pwm_cnt[0]_i_31_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_32 
       (.I0(Q[29]),
        .I1(pwm_cnt_reg[13]),
        .I2(Q[28]),
        .I3(pwm_cnt_reg[12]),
        .O(\pwm_cnt[0]_i_32_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_33 
       (.I0(Q[27]),
        .I1(pwm_cnt_reg[11]),
        .I2(Q[26]),
        .I3(pwm_cnt_reg[10]),
        .O(\pwm_cnt[0]_i_33_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_34 
       (.I0(Q[25]),
        .I1(pwm_cnt_reg[9]),
        .I2(Q[24]),
        .I3(pwm_cnt_reg[8]),
        .O(\pwm_cnt[0]_i_34_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_35 
       (.I0(pwm_cnt_reg[7]),
        .I1(Q[23]),
        .I2(pwm_cnt_reg[6]),
        .I3(Q[22]),
        .O(\pwm_cnt[0]_i_35_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_36 
       (.I0(pwm_cnt_reg[5]),
        .I1(Q[21]),
        .I2(pwm_cnt_reg[4]),
        .I3(Q[20]),
        .O(\pwm_cnt[0]_i_36_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_37 
       (.I0(pwm_cnt_reg[3]),
        .I1(Q[19]),
        .I2(pwm_cnt_reg[2]),
        .I3(Q[18]),
        .O(\pwm_cnt[0]_i_37_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_38 
       (.I0(pwm_cnt_reg[1]),
        .I1(Q[17]),
        .I2(pwm_cnt_reg[0]),
        .I3(Q[16]),
        .O(\pwm_cnt[0]_i_38_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_39 
       (.I0(Q[23]),
        .I1(pwm_cnt_reg[7]),
        .I2(Q[22]),
        .I3(pwm_cnt_reg[6]),
        .O(\pwm_cnt[0]_i_39_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_4 
       (.I0(pwm_prescaler_reg[15]),
        .I1(Q[15]),
        .I2(pwm_prescaler_reg[14]),
        .I3(Q[14]),
        .O(\pwm_cnt[0]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_40 
       (.I0(Q[21]),
        .I1(pwm_cnt_reg[5]),
        .I2(Q[20]),
        .I3(pwm_cnt_reg[4]),
        .O(\pwm_cnt[0]_i_40_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_41 
       (.I0(Q[19]),
        .I1(pwm_cnt_reg[3]),
        .I2(Q[18]),
        .I3(pwm_cnt_reg[2]),
        .O(\pwm_cnt[0]_i_41_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_42 
       (.I0(Q[17]),
        .I1(pwm_cnt_reg[1]),
        .I2(Q[16]),
        .I3(pwm_cnt_reg[0]),
        .O(\pwm_cnt[0]_i_42_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_5 
       (.I0(pwm_prescaler_reg[13]),
        .I1(Q[13]),
        .I2(pwm_prescaler_reg[12]),
        .I3(Q[12]),
        .O(\pwm_cnt[0]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_6 
       (.I0(pwm_prescaler_reg[11]),
        .I1(Q[11]),
        .I2(pwm_prescaler_reg[10]),
        .I3(Q[10]),
        .O(\pwm_cnt[0]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h22B2)) 
    \pwm_cnt[0]_i_7 
       (.I0(pwm_prescaler_reg[9]),
        .I1(Q[9]),
        .I2(pwm_prescaler_reg[8]),
        .I3(Q[8]),
        .O(\pwm_cnt[0]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_8 
       (.I0(Q[15]),
        .I1(pwm_prescaler_reg[15]),
        .I2(Q[14]),
        .I3(pwm_prescaler_reg[14]),
        .O(\pwm_cnt[0]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h9009)) 
    \pwm_cnt[0]_i_9 
       (.I0(Q[13]),
        .I1(pwm_prescaler_reg[13]),
        .I2(Q[12]),
        .I3(pwm_prescaler_reg[12]),
        .O(\pwm_cnt[0]_i_9_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[12]_i_2 
       (.I0(pwm_cnt_reg[15]),
        .I1(load),
        .O(\pwm_cnt[12]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[12]_i_3 
       (.I0(pwm_cnt_reg[14]),
        .I1(load),
        .O(\pwm_cnt[12]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[12]_i_4 
       (.I0(pwm_cnt_reg[13]),
        .I1(load),
        .O(\pwm_cnt[12]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[12]_i_5 
       (.I0(pwm_cnt_reg[12]),
        .I1(load),
        .O(\pwm_cnt[12]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[4]_i_2 
       (.I0(pwm_cnt_reg[7]),
        .I1(load),
        .O(\pwm_cnt[4]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[4]_i_3 
       (.I0(pwm_cnt_reg[6]),
        .I1(load),
        .O(\pwm_cnt[4]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[4]_i_4 
       (.I0(pwm_cnt_reg[5]),
        .I1(load),
        .O(\pwm_cnt[4]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[4]_i_5 
       (.I0(pwm_cnt_reg[4]),
        .I1(load),
        .O(\pwm_cnt[4]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[8]_i_2 
       (.I0(pwm_cnt_reg[11]),
        .I1(load),
        .O(\pwm_cnt[8]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[8]_i_3 
       (.I0(pwm_cnt_reg[10]),
        .I1(load),
        .O(\pwm_cnt[8]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[8]_i_4 
       (.I0(pwm_cnt_reg[9]),
        .I1(load),
        .O(\pwm_cnt[8]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_cnt[8]_i_5 
       (.I0(pwm_cnt_reg[8]),
        .I1(load),
        .O(\pwm_cnt[8]_i_5_n_0 ));
  FDCE \pwm_cnt_reg[0] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[0]_i_2_n_7 ),
        .Q(pwm_cnt_reg[0]));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \pwm_cnt_reg[0]_i_1 
       (.CI(\pwm_cnt_reg[0]_i_3_n_0 ),
        .CO({sel,\pwm_cnt_reg[0]_i_1_n_1 ,\pwm_cnt_reg[0]_i_1_n_2 ,\pwm_cnt_reg[0]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({\pwm_cnt[0]_i_4_n_0 ,\pwm_cnt[0]_i_5_n_0 ,\pwm_cnt[0]_i_6_n_0 ,\pwm_cnt[0]_i_7_n_0 }),
        .O(\NLW_pwm_cnt_reg[0]_i_1_O_UNCONNECTED [3:0]),
        .S({\pwm_cnt[0]_i_8_n_0 ,\pwm_cnt[0]_i_9_n_0 ,\pwm_cnt[0]_i_10_n_0 ,\pwm_cnt[0]_i_11_n_0 }));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \pwm_cnt_reg[0]_i_2 
       (.CI(1'b0),
        .CO({\pwm_cnt_reg[0]_i_2_n_0 ,\pwm_cnt_reg[0]_i_2_n_1 ,\pwm_cnt_reg[0]_i_2_n_2 ,\pwm_cnt_reg[0]_i_2_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\pwm_cnt[0]_i_12_n_0 }),
        .O({\pwm_cnt_reg[0]_i_2_n_4 ,\pwm_cnt_reg[0]_i_2_n_5 ,\pwm_cnt_reg[0]_i_2_n_6 ,\pwm_cnt_reg[0]_i_2_n_7 }),
        .S({\pwm_cnt[0]_i_13_n_0 ,\pwm_cnt[0]_i_14_n_0 ,\pwm_cnt[0]_i_15_n_0 ,\pwm_cnt[0]_i_16_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \pwm_cnt_reg[0]_i_25 
       (.CI(\pwm_cnt_reg[0]_i_26_n_0 ),
        .CO({load,\pwm_cnt_reg[0]_i_25_n_1 ,\pwm_cnt_reg[0]_i_25_n_2 ,\pwm_cnt_reg[0]_i_25_n_3 }),
        .CYINIT(1'b0),
        .DI({\pwm_cnt[0]_i_27_n_0 ,\pwm_cnt[0]_i_28_n_0 ,\pwm_cnt[0]_i_29_n_0 ,\pwm_cnt[0]_i_30_n_0 }),
        .O(\NLW_pwm_cnt_reg[0]_i_25_O_UNCONNECTED [3:0]),
        .S({\pwm_cnt[0]_i_31_n_0 ,\pwm_cnt[0]_i_32_n_0 ,\pwm_cnt[0]_i_33_n_0 ,\pwm_cnt[0]_i_34_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \pwm_cnt_reg[0]_i_26 
       (.CI(1'b0),
        .CO({\pwm_cnt_reg[0]_i_26_n_0 ,\pwm_cnt_reg[0]_i_26_n_1 ,\pwm_cnt_reg[0]_i_26_n_2 ,\pwm_cnt_reg[0]_i_26_n_3 }),
        .CYINIT(1'b1),
        .DI({\pwm_cnt[0]_i_35_n_0 ,\pwm_cnt[0]_i_36_n_0 ,\pwm_cnt[0]_i_37_n_0 ,\pwm_cnt[0]_i_38_n_0 }),
        .O(\NLW_pwm_cnt_reg[0]_i_26_O_UNCONNECTED [3:0]),
        .S({\pwm_cnt[0]_i_39_n_0 ,\pwm_cnt[0]_i_40_n_0 ,\pwm_cnt[0]_i_41_n_0 ,\pwm_cnt[0]_i_42_n_0 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \pwm_cnt_reg[0]_i_3 
       (.CI(1'b0),
        .CO({\pwm_cnt_reg[0]_i_3_n_0 ,\pwm_cnt_reg[0]_i_3_n_1 ,\pwm_cnt_reg[0]_i_3_n_2 ,\pwm_cnt_reg[0]_i_3_n_3 }),
        .CYINIT(1'b1),
        .DI({\pwm_cnt[0]_i_17_n_0 ,\pwm_cnt[0]_i_18_n_0 ,\pwm_cnt[0]_i_19_n_0 ,\pwm_cnt[0]_i_20_n_0 }),
        .O(\NLW_pwm_cnt_reg[0]_i_3_O_UNCONNECTED [3:0]),
        .S({\pwm_cnt[0]_i_21_n_0 ,\pwm_cnt[0]_i_22_n_0 ,\pwm_cnt[0]_i_23_n_0 ,\pwm_cnt[0]_i_24_n_0 }));
  FDCE \pwm_cnt_reg[10] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[8]_i_1_n_5 ),
        .Q(pwm_cnt_reg[10]));
  FDCE \pwm_cnt_reg[11] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[8]_i_1_n_4 ),
        .Q(pwm_cnt_reg[11]));
  FDCE \pwm_cnt_reg[12] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[12]_i_1_n_7 ),
        .Q(pwm_cnt_reg[12]));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \pwm_cnt_reg[12]_i_1 
       (.CI(\pwm_cnt_reg[8]_i_1_n_0 ),
        .CO({\NLW_pwm_cnt_reg[12]_i_1_CO_UNCONNECTED [3],\pwm_cnt_reg[12]_i_1_n_1 ,\pwm_cnt_reg[12]_i_1_n_2 ,\pwm_cnt_reg[12]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\pwm_cnt_reg[12]_i_1_n_4 ,\pwm_cnt_reg[12]_i_1_n_5 ,\pwm_cnt_reg[12]_i_1_n_6 ,\pwm_cnt_reg[12]_i_1_n_7 }),
        .S({\pwm_cnt[12]_i_2_n_0 ,\pwm_cnt[12]_i_3_n_0 ,\pwm_cnt[12]_i_4_n_0 ,\pwm_cnt[12]_i_5_n_0 }));
  FDCE \pwm_cnt_reg[13] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[12]_i_1_n_6 ),
        .Q(pwm_cnt_reg[13]));
  FDCE \pwm_cnt_reg[14] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[12]_i_1_n_5 ),
        .Q(pwm_cnt_reg[14]));
  FDCE \pwm_cnt_reg[15] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[12]_i_1_n_4 ),
        .Q(pwm_cnt_reg[15]));
  FDCE \pwm_cnt_reg[1] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[0]_i_2_n_6 ),
        .Q(pwm_cnt_reg[1]));
  FDCE \pwm_cnt_reg[2] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[0]_i_2_n_5 ),
        .Q(pwm_cnt_reg[2]));
  FDCE \pwm_cnt_reg[3] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[0]_i_2_n_4 ),
        .Q(pwm_cnt_reg[3]));
  FDCE \pwm_cnt_reg[4] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[4]_i_1_n_7 ),
        .Q(pwm_cnt_reg[4]));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \pwm_cnt_reg[4]_i_1 
       (.CI(\pwm_cnt_reg[0]_i_2_n_0 ),
        .CO({\pwm_cnt_reg[4]_i_1_n_0 ,\pwm_cnt_reg[4]_i_1_n_1 ,\pwm_cnt_reg[4]_i_1_n_2 ,\pwm_cnt_reg[4]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\pwm_cnt_reg[4]_i_1_n_4 ,\pwm_cnt_reg[4]_i_1_n_5 ,\pwm_cnt_reg[4]_i_1_n_6 ,\pwm_cnt_reg[4]_i_1_n_7 }),
        .S({\pwm_cnt[4]_i_2_n_0 ,\pwm_cnt[4]_i_3_n_0 ,\pwm_cnt[4]_i_4_n_0 ,\pwm_cnt[4]_i_5_n_0 }));
  FDCE \pwm_cnt_reg[5] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[4]_i_1_n_6 ),
        .Q(pwm_cnt_reg[5]));
  FDCE \pwm_cnt_reg[6] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[4]_i_1_n_5 ),
        .Q(pwm_cnt_reg[6]));
  FDCE \pwm_cnt_reg[7] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[4]_i_1_n_4 ),
        .Q(pwm_cnt_reg[7]));
  FDCE \pwm_cnt_reg[8] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[8]_i_1_n_7 ),
        .Q(pwm_cnt_reg[8]));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \pwm_cnt_reg[8]_i_1 
       (.CI(\pwm_cnt_reg[4]_i_1_n_0 ),
        .CO({\pwm_cnt_reg[8]_i_1_n_0 ,\pwm_cnt_reg[8]_i_1_n_1 ,\pwm_cnt_reg[8]_i_1_n_2 ,\pwm_cnt_reg[8]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\pwm_cnt_reg[8]_i_1_n_4 ,\pwm_cnt_reg[8]_i_1_n_5 ,\pwm_cnt_reg[8]_i_1_n_6 ,\pwm_cnt_reg[8]_i_1_n_7 }),
        .S({\pwm_cnt[8]_i_2_n_0 ,\pwm_cnt[8]_i_3_n_0 ,\pwm_cnt[8]_i_4_n_0 ,\pwm_cnt[8]_i_5_n_0 }));
  FDCE \pwm_cnt_reg[9] 
       (.C(CLK),
        .CE(sel),
        .CLR(s_axi_aresetn),
        .D(\pwm_cnt_reg[8]_i_1_n_6 ),
        .Q(pwm_cnt_reg[9]));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[0]_i_2 
       (.I0(pwm_prescaler_reg[0]),
        .I1(sel),
        .O(\pwm_prescaler[0]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[0]_i_3 
       (.I0(pwm_prescaler_reg[3]),
        .I1(sel),
        .O(\pwm_prescaler[0]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[0]_i_4 
       (.I0(pwm_prescaler_reg[2]),
        .I1(sel),
        .O(\pwm_prescaler[0]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[0]_i_5 
       (.I0(pwm_prescaler_reg[1]),
        .I1(sel),
        .O(\pwm_prescaler[0]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h1)) 
    \pwm_prescaler[0]_i_6 
       (.I0(pwm_prescaler_reg[0]),
        .I1(sel),
        .O(\pwm_prescaler[0]_i_6_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[12]_i_2 
       (.I0(pwm_prescaler_reg[15]),
        .I1(sel),
        .O(\pwm_prescaler[12]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[12]_i_3 
       (.I0(pwm_prescaler_reg[14]),
        .I1(sel),
        .O(\pwm_prescaler[12]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[12]_i_4 
       (.I0(pwm_prescaler_reg[13]),
        .I1(sel),
        .O(\pwm_prescaler[12]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[12]_i_5 
       (.I0(pwm_prescaler_reg[12]),
        .I1(sel),
        .O(\pwm_prescaler[12]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[4]_i_2 
       (.I0(pwm_prescaler_reg[7]),
        .I1(sel),
        .O(\pwm_prescaler[4]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[4]_i_3 
       (.I0(pwm_prescaler_reg[6]),
        .I1(sel),
        .O(\pwm_prescaler[4]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[4]_i_4 
       (.I0(pwm_prescaler_reg[5]),
        .I1(sel),
        .O(\pwm_prescaler[4]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[4]_i_5 
       (.I0(pwm_prescaler_reg[4]),
        .I1(sel),
        .O(\pwm_prescaler[4]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[8]_i_2 
       (.I0(pwm_prescaler_reg[11]),
        .I1(sel),
        .O(\pwm_prescaler[8]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[8]_i_3 
       (.I0(pwm_prescaler_reg[10]),
        .I1(sel),
        .O(\pwm_prescaler[8]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[8]_i_4 
       (.I0(pwm_prescaler_reg[9]),
        .I1(sel),
        .O(\pwm_prescaler[8]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \pwm_prescaler[8]_i_5 
       (.I0(pwm_prescaler_reg[8]),
        .I1(sel),
        .O(\pwm_prescaler[8]_i_5_n_0 ));
  FDCE \pwm_prescaler_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[0]_i_1_n_7 ),
        .Q(pwm_prescaler_reg[0]));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \pwm_prescaler_reg[0]_i_1 
       (.CI(1'b0),
        .CO({\pwm_prescaler_reg[0]_i_1_n_0 ,\pwm_prescaler_reg[0]_i_1_n_1 ,\pwm_prescaler_reg[0]_i_1_n_2 ,\pwm_prescaler_reg[0]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\pwm_prescaler[0]_i_2_n_0 }),
        .O({\pwm_prescaler_reg[0]_i_1_n_4 ,\pwm_prescaler_reg[0]_i_1_n_5 ,\pwm_prescaler_reg[0]_i_1_n_6 ,\pwm_prescaler_reg[0]_i_1_n_7 }),
        .S({\pwm_prescaler[0]_i_3_n_0 ,\pwm_prescaler[0]_i_4_n_0 ,\pwm_prescaler[0]_i_5_n_0 ,\pwm_prescaler[0]_i_6_n_0 }));
  FDCE \pwm_prescaler_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[8]_i_1_n_5 ),
        .Q(pwm_prescaler_reg[10]));
  FDCE \pwm_prescaler_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[8]_i_1_n_4 ),
        .Q(pwm_prescaler_reg[11]));
  FDCE \pwm_prescaler_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[12]_i_1_n_7 ),
        .Q(pwm_prescaler_reg[12]));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \pwm_prescaler_reg[12]_i_1 
       (.CI(\pwm_prescaler_reg[8]_i_1_n_0 ),
        .CO({\NLW_pwm_prescaler_reg[12]_i_1_CO_UNCONNECTED [3],\pwm_prescaler_reg[12]_i_1_n_1 ,\pwm_prescaler_reg[12]_i_1_n_2 ,\pwm_prescaler_reg[12]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\pwm_prescaler_reg[12]_i_1_n_4 ,\pwm_prescaler_reg[12]_i_1_n_5 ,\pwm_prescaler_reg[12]_i_1_n_6 ,\pwm_prescaler_reg[12]_i_1_n_7 }),
        .S({\pwm_prescaler[12]_i_2_n_0 ,\pwm_prescaler[12]_i_3_n_0 ,\pwm_prescaler[12]_i_4_n_0 ,\pwm_prescaler[12]_i_5_n_0 }));
  FDCE \pwm_prescaler_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[12]_i_1_n_6 ),
        .Q(pwm_prescaler_reg[13]));
  FDCE \pwm_prescaler_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[12]_i_1_n_5 ),
        .Q(pwm_prescaler_reg[14]));
  FDCE \pwm_prescaler_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[12]_i_1_n_4 ),
        .Q(pwm_prescaler_reg[15]));
  FDCE \pwm_prescaler_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[0]_i_1_n_6 ),
        .Q(pwm_prescaler_reg[1]));
  FDCE \pwm_prescaler_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[0]_i_1_n_5 ),
        .Q(pwm_prescaler_reg[2]));
  FDCE \pwm_prescaler_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[0]_i_1_n_4 ),
        .Q(pwm_prescaler_reg[3]));
  FDCE \pwm_prescaler_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[4]_i_1_n_7 ),
        .Q(pwm_prescaler_reg[4]));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \pwm_prescaler_reg[4]_i_1 
       (.CI(\pwm_prescaler_reg[0]_i_1_n_0 ),
        .CO({\pwm_prescaler_reg[4]_i_1_n_0 ,\pwm_prescaler_reg[4]_i_1_n_1 ,\pwm_prescaler_reg[4]_i_1_n_2 ,\pwm_prescaler_reg[4]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\pwm_prescaler_reg[4]_i_1_n_4 ,\pwm_prescaler_reg[4]_i_1_n_5 ,\pwm_prescaler_reg[4]_i_1_n_6 ,\pwm_prescaler_reg[4]_i_1_n_7 }),
        .S({\pwm_prescaler[4]_i_2_n_0 ,\pwm_prescaler[4]_i_3_n_0 ,\pwm_prescaler[4]_i_4_n_0 ,\pwm_prescaler[4]_i_5_n_0 }));
  FDCE \pwm_prescaler_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[4]_i_1_n_6 ),
        .Q(pwm_prescaler_reg[5]));
  FDCE \pwm_prescaler_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[4]_i_1_n_5 ),
        .Q(pwm_prescaler_reg[6]));
  FDCE \pwm_prescaler_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[4]_i_1_n_4 ),
        .Q(pwm_prescaler_reg[7]));
  FDCE \pwm_prescaler_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[8]_i_1_n_7 ),
        .Q(pwm_prescaler_reg[8]));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \pwm_prescaler_reg[8]_i_1 
       (.CI(\pwm_prescaler_reg[4]_i_1_n_0 ),
        .CO({\pwm_prescaler_reg[8]_i_1_n_0 ,\pwm_prescaler_reg[8]_i_1_n_1 ,\pwm_prescaler_reg[8]_i_1_n_2 ,\pwm_prescaler_reg[8]_i_1_n_3 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\pwm_prescaler_reg[8]_i_1_n_4 ,\pwm_prescaler_reg[8]_i_1_n_5 ,\pwm_prescaler_reg[8]_i_1_n_6 ,\pwm_prescaler_reg[8]_i_1_n_7 }),
        .S({\pwm_prescaler[8]_i_2_n_0 ,\pwm_prescaler[8]_i_3_n_0 ,\pwm_prescaler[8]_i_4_n_0 ,\pwm_prescaler[8]_i_5_n_0 }));
  FDCE \pwm_prescaler_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\pwm_prescaler_reg[8]_i_1_n_6 ),
        .Q(pwm_prescaler_reg[9]));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[0]_inst_i_10 
       (.I0(\s_reg_wr_mask_reg[31]_0 [0]),
        .I1(\s_reg_od_en_reg[31]_0 [0]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[0] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[0] ),
        .O(\s_axi_rdata_OBUF[0]_inst_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[0]_inst_i_11 
       (.I0(\s_reg_data_o_reg[0]_0 ),
        .I1(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_int_en_reg_n_0_[0] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [0]),
        .O(\s_axi_rdata_OBUF[0]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[0]_inst_i_12 
       (.I0(\s_reg_int_typ_reg_n_0_[0] ),
        .I1(\s_reg_int_pol_reg_n_0_[0] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[0]_inst_i_13_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[0] ),
        .O(\s_axi_rdata_OBUF[0]_inst_i_12_n_0 ));
  LUT4 #(
    .INIT(16'h553C)) 
    \s_axi_rdata_OBUF[0]_inst_i_13 
       (.I0(\s_reg_int_sts_reg[0]_0 ),
        .I1(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I2(\s_reg_int_pol_reg_n_0_[0] ),
        .I3(\s_reg_int_typ_reg_n_0_[0] ),
        .O(\s_axi_rdata_OBUF[0]_inst_i_13_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[0]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[0]_inst_i_9_n_0 ),
        .I1(\s_axi_rdata_OBUF[0]_inst_i_10_n_0 ),
        .O(\s_reg_deb_en_reg[0]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[0]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[0]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[0]_inst_i_12_n_0 ),
        .O(\s_reg_data_o_reg[0]_1 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[0]_inst_i_6 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][0] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][0] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[2][0] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[3][0] ),
        .O(\s_reg_pwm_duty_reg[0][0]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[0]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][0] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][0] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[6][0] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[7][0] ),
        .O(\s_reg_pwm_duty_reg[4][0]_0 ));
  LUT5 #(
    .INIT(32'h505F3F3F)) 
    \s_axi_rdata_OBUF[0]_inst_i_8 
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][0] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][0] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[10][0] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .O(\s_reg_pwm_duty_reg[8][0]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[0]_inst_i_9 
       (.I0(\s_reg_deb_en_reg_n_0_[0] ),
        .I1(\s_reg_deb_th_reg_n_0_[0] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [0]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_inv_in_reg_n_0_[0] ),
        .O(\s_axi_rdata_OBUF[0]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[10]_inst_i_10 
       (.I0(\s_reg_wr_mask_reg[31]_0 [10]),
        .I1(\s_reg_od_en_reg[31]_0 [10]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[10] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[10] ),
        .O(\s_axi_rdata_OBUF[10]_inst_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[10]_inst_i_11 
       (.I0(p_1_in91_in),
        .I1(p_0_in20_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in303_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [10]),
        .O(\s_axi_rdata_OBUF[10]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[10]_inst_i_12 
       (.I0(p_0_in301_in),
        .I1(\s_reg_int_pol_reg_n_0_[10] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[10]_inst_i_13_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[10] ),
        .O(\s_axi_rdata_OBUF[10]_inst_i_12_n_0 ));
  LUT4 #(
    .INIT(16'h553C)) 
    \s_axi_rdata_OBUF[10]_inst_i_13 
       (.I0(p_1_in157_in),
        .I1(p_0_in20_in),
        .I2(\s_reg_int_pol_reg_n_0_[10] ),
        .I3(p_0_in301_in),
        .O(\s_axi_rdata_OBUF[10]_inst_i_13_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[10]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[10]_inst_i_9_n_0 ),
        .I1(\s_axi_rdata_OBUF[10]_inst_i_10_n_0 ),
        .O(\s_reg_deb_en_reg[10]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[10]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[10]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[10]_inst_i_12_n_0 ),
        .O(\s_reg_data_o_reg[10]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[10]_inst_i_6 
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][10] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][10] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[6][10] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[7][10] ),
        .O(\s_reg_pwm_duty_reg[4][10]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[10]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][10] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][10] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[2][10] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[3][10] ),
        .O(\s_reg_pwm_duty_reg[0][10]_0 ));
  LUT5 #(
    .INIT(32'h505F3F3F)) 
    \s_axi_rdata_OBUF[10]_inst_i_8 
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][10] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][10] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[10][10] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .O(\s_reg_pwm_duty_reg[8][10]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[10]_inst_i_9 
       (.I0(\s_reg_deb_en_reg_n_0_[10] ),
        .I1(\s_reg_deb_th_reg_n_0_[10] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [10]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in99_in),
        .O(\s_axi_rdata_OBUF[10]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[11]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[11] ),
        .I1(\s_reg_deb_th_reg_n_0_[11] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [11]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in97_in),
        .O(\s_axi_rdata_OBUF[11]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[11]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [11]),
        .I1(\s_reg_od_en_reg[31]_0 [11]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[11] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[11] ),
        .O(\s_axi_rdata_OBUF[11]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[11]_inst_i_13 
       (.I0(p_1_in94_in),
        .I1(p_0_in19_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in307_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [11]),
        .O(\s_axi_rdata_OBUF[11]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[11]_inst_i_14 
       (.I0(p_0_in305_in),
        .I1(\s_reg_int_pol_reg_n_0_[11] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[11]_inst_i_16_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[11] ),
        .O(\s_axi_rdata_OBUF[11]_inst_i_14_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair36" *) 
  LUT4 #(
    .INIT(16'h553C)) 
    \s_axi_rdata_OBUF[11]_inst_i_16 
       (.I0(p_1_in159_in),
        .I1(p_0_in19_in),
        .I2(\s_reg_int_pol_reg_n_0_[11] ),
        .I3(p_0_in305_in),
        .O(\s_axi_rdata_OBUF[11]_inst_i_16_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[11]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[11]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[11]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[11]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[11]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[11]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[11]_inst_i_14_n_0 ),
        .O(\s_reg_data_o_reg[11]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \s_axi_rdata_OBUF[11]_inst_i_9 
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][11] ),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][11] ),
        .I3(\s_axi_rdata_OBUF[13]_inst_i_3 ),
        .O(\s_reg_pwm_duty_reg[3][11]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[12]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[12] ),
        .I1(\s_reg_deb_th_reg_n_0_[12] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [12]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in95_in),
        .O(\s_axi_rdata_OBUF[12]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[12]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [12]),
        .I1(\s_reg_od_en_reg[31]_0 [12]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[12] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[12] ),
        .O(\s_axi_rdata_OBUF[12]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[12]_inst_i_13 
       (.I0(p_1_in97_in),
        .I1(p_0_in18_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in311_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [12]),
        .O(\s_axi_rdata_OBUF[12]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[12]_inst_i_14 
       (.I0(p_0_in309_in),
        .I1(\s_reg_int_pol_reg_n_0_[12] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(intr_OBUF_inst_i_12_n_0),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[12] ),
        .O(\s_axi_rdata_OBUF[12]_inst_i_14_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[12]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[12]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[12]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[12]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[12]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[12]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[12]_inst_i_14_n_0 ),
        .O(\s_reg_data_o_reg[12]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[13]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[13] ),
        .I1(\s_reg_deb_th_reg_n_0_[13] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [13]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in93_in),
        .O(\s_axi_rdata_OBUF[13]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[13]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [13]),
        .I1(\s_reg_od_en_reg[31]_0 [13]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[13] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[13] ),
        .O(\s_axi_rdata_OBUF[13]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[13]_inst_i_13 
       (.I0(p_1_in100_in),
        .I1(p_0_in17_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in315_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [13]),
        .O(\s_axi_rdata_OBUF[13]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[13]_inst_i_14 
       (.I0(p_0_in313_in),
        .I1(\s_reg_int_pol_reg_n_0_[13] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(intr_OBUF_inst_i_8_n_0),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[13] ),
        .O(\s_axi_rdata_OBUF[13]_inst_i_14_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[13]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[13]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[13]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[13]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[13]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[13]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[13]_inst_i_14_n_0 ),
        .O(\s_reg_data_o_reg[13]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \s_axi_rdata_OBUF[13]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][13] ),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][13] ),
        .I3(\s_axi_rdata_OBUF[13]_inst_i_3 ),
        .O(\s_reg_pwm_duty_reg[3][13]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[14]_inst_i_10 
       (.I0(\s_reg_wr_mask_reg[31]_0 [14]),
        .I1(\s_reg_od_en_reg[31]_0 [14]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[14] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[14] ),
        .O(\s_axi_rdata_OBUF[14]_inst_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h303F5050303F5F5F)) 
    \s_axi_rdata_OBUF[14]_inst_i_11 
       (.I0(p_0_in16_in),
        .I1(p_1_in103_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in319_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [14]),
        .O(\s_axi_rdata_OBUF[14]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[14]_inst_i_12 
       (.I0(p_0_in317_in),
        .I1(\s_reg_int_pol_reg_n_0_[14] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[14]_inst_i_16_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[14] ),
        .O(\s_axi_rdata_OBUF[14]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[14]_inst_i_14 
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][14] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][14] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[6][14] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[7][14] ),
        .O(\s_axi_rdata_OBUF[14]_inst_i_14_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[14]_inst_i_15 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][14] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][14] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[2][14] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[3][14] ),
        .O(\s_axi_rdata_OBUF[14]_inst_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h553C)) 
    \s_axi_rdata_OBUF[14]_inst_i_16 
       (.I0(p_1_in165_in),
        .I1(p_0_in16_in),
        .I2(\s_reg_int_pol_reg_n_0_[14] ),
        .I3(p_0_in317_in),
        .O(\s_axi_rdata_OBUF[14]_inst_i_16_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[14]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[14]_inst_i_9_n_0 ),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_10_n_0 ),
        .O(\s_reg_deb_en_reg[14]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[14]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[14]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_12_n_0 ),
        .O(\gen_deb[14].gpio_i_deb_reg[14]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[14]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[14]_inst_i_14_n_0 ),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_15_n_0 ),
        .O(\s_reg_pwm_duty_reg[4][14]_0 ),
        .S(\s_axi_rdata_OBUF[8]_inst_i_5 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[14]_inst_i_9 
       (.I0(\s_reg_deb_en_reg_n_0_[14] ),
        .I1(\s_reg_deb_th_reg_n_0_[14] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [14]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in91_in),
        .O(\s_axi_rdata_OBUF[14]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[15]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[15] ),
        .I1(\s_reg_deb_th_reg_n_0_[15] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [15]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in89_in),
        .O(\s_axi_rdata_OBUF[15]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[15]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [15]),
        .I1(\s_reg_od_en_reg[31]_0 [15]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[15] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[15] ),
        .O(\s_axi_rdata_OBUF[15]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[15]_inst_i_13 
       (.I0(p_3_in),
        .I1(p_0_in15_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in323_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [15]),
        .O(\s_axi_rdata_OBUF[15]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[15]_inst_i_14 
       (.I0(p_0_in321_in),
        .I1(\s_reg_int_pol_reg_n_0_[15] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[15]_inst_i_16_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[15] ),
        .O(\s_axi_rdata_OBUF[15]_inst_i_14_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair35" *) 
  LUT4 #(
    .INIT(16'h553C)) 
    \s_axi_rdata_OBUF[15]_inst_i_16 
       (.I0(p_1_in167_in),
        .I1(p_0_in15_in),
        .I2(\s_reg_int_pol_reg_n_0_[15] ),
        .I3(p_0_in321_in),
        .O(\s_axi_rdata_OBUF[15]_inst_i_16_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[15]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[15]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[15]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[15]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[15]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[15]_inst_i_14_n_0 ),
        .O(\s_reg_data_o_reg[15]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[16]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[16]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[16]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[16]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[16]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[16]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[16]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[16]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[16]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[16] ),
        .I1(\s_reg_deb_th_reg_n_0_[16] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [16]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in87_in),
        .O(\s_axi_rdata_OBUF[16]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[16]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [16]),
        .I1(\s_reg_od_en_reg[31]_0 [16]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[16] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[16] ),
        .O(\s_axi_rdata_OBUF[16]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[16]_inst_i_7 
       (.I0(p_5_in),
        .I1(p_0_in14_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in327_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [16]),
        .O(\s_axi_rdata_OBUF[16]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[16]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[16] ),
        .I1(p_0_in325_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[16]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[16] ),
        .O(\s_axi_rdata_OBUF[16]_inst_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair37" *) 
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[16]_inst_i_9 
       (.I0(p_0_in14_in),
        .I1(\s_reg_int_pol_reg_n_0_[16] ),
        .I2(p_0_in325_in),
        .I3(p_1_in169_in),
        .O(\s_axi_rdata_OBUF[16]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[17]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[17]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[17]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[17]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[17]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[17]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[17]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[17]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[17]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[17] ),
        .I1(\s_reg_deb_th_reg_n_0_[17] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [17]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in85_in),
        .O(\s_axi_rdata_OBUF[17]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[17]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [17]),
        .I1(\s_reg_od_en_reg[31]_0 [17]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[17] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[17] ),
        .O(\s_axi_rdata_OBUF[17]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[17]_inst_i_7 
       (.I0(p_7_in),
        .I1(p_0_in13_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in331_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [17]),
        .O(\s_axi_rdata_OBUF[17]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[17]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[17] ),
        .I1(p_0_in329_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[17]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[17] ),
        .O(\s_axi_rdata_OBUF[17]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[17]_inst_i_9 
       (.I0(p_0_in13_in),
        .I1(\s_reg_int_pol_reg_n_0_[17] ),
        .I2(p_0_in329_in),
        .I3(p_1_in171_in),
        .O(\s_axi_rdata_OBUF[17]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[18]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[18]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[18]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[18]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[18]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[18]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[18]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[18]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[18]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[18] ),
        .I1(\s_reg_deb_th_reg_n_0_[18] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [18]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in83_in),
        .O(\s_axi_rdata_OBUF[18]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[18]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [18]),
        .I1(\s_reg_od_en_reg[31]_0 [18]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[18] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[18] ),
        .O(\s_axi_rdata_OBUF[18]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[18]_inst_i_7 
       (.I0(p_9_in),
        .I1(p_0_in12_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in335_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [18]),
        .O(\s_axi_rdata_OBUF[18]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[18]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[18] ),
        .I1(p_0_in333_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[18]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[18] ),
        .O(\s_axi_rdata_OBUF[18]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[18]_inst_i_9 
       (.I0(p_0_in12_in),
        .I1(\s_reg_int_pol_reg_n_0_[18] ),
        .I2(p_0_in333_in),
        .I3(p_1_in173_in),
        .O(\s_axi_rdata_OBUF[18]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[19]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[19]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[19]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[19]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[19]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[19]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[19]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[19]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[19]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[19] ),
        .I1(\s_reg_deb_th_reg_n_0_[19] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [19]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in81_in),
        .O(\s_axi_rdata_OBUF[19]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[19]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [19]),
        .I1(\s_reg_od_en_reg[31]_0 [19]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[19] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[19] ),
        .O(\s_axi_rdata_OBUF[19]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[19]_inst_i_7 
       (.I0(p_11_in),
        .I1(p_0_in11_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in339_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [19]),
        .O(\s_axi_rdata_OBUF[19]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[19]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[19] ),
        .I1(p_0_in337_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(intr_OBUF_inst_i_11_n_0),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[19] ),
        .O(\s_axi_rdata_OBUF[19]_inst_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[1]_inst_i_10 
       (.I0(\s_reg_wr_mask_reg[31]_0 [1]),
        .I1(\s_reg_od_en_reg[31]_0 [1]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[1] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[1] ),
        .O(\s_axi_rdata_OBUF[1]_inst_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[1]_inst_i_11 
       (.I0(\s_reg_data_o_reg[1]_0 ),
        .I1(p_0_in29_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in267_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [1]),
        .O(\s_axi_rdata_OBUF[1]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[1]_inst_i_12 
       (.I0(\s_reg_int_typ_reg_n_0_[1] ),
        .I1(p_1_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[1]_inst_i_13_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[1] ),
        .O(\s_axi_rdata_OBUF[1]_inst_i_12_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair32" *) 
  LUT4 #(
    .INIT(16'h06F6)) 
    \s_axi_rdata_OBUF[1]_inst_i_13 
       (.I0(p_0_in29_in),
        .I1(p_1_in),
        .I2(\s_reg_int_typ_reg_n_0_[1] ),
        .I3(p_1_in139_in),
        .O(\s_axi_rdata_OBUF[1]_inst_i_13_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[1]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[1]_inst_i_9_n_0 ),
        .I1(\s_axi_rdata_OBUF[1]_inst_i_10_n_0 ),
        .O(\s_reg_deb_en_reg[1]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[1]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[1]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[1]_inst_i_12_n_0 ),
        .O(\s_reg_data_o_reg[1]_1 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[1]_inst_i_6 
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][1] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][1] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[6][1] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[7][1] ),
        .O(\s_reg_pwm_duty_reg[4][1]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[1]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][1] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][1] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[2][1] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[3][1] ),
        .O(\s_reg_pwm_duty_reg[0][1]_0 ));
  LUT5 #(
    .INIT(32'h505F3F3F)) 
    \s_axi_rdata_OBUF[1]_inst_i_8 
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][1] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][1] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[10][1] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .O(\s_reg_pwm_duty_reg[8][1]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[1]_inst_i_9 
       (.I0(p_2_in),
        .I1(\s_reg_deb_th_reg_n_0_[1] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [1]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in117_in),
        .O(\s_axi_rdata_OBUF[1]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[20]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[20]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[20]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[20]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[20]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[20]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[20]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[20]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[20]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[20] ),
        .I1(\s_reg_deb_th_reg_n_0_[20] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [20]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in79_in),
        .O(\s_axi_rdata_OBUF[20]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[20]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [20]),
        .I1(\s_reg_od_en_reg[31]_0 [20]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[20] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[20] ),
        .O(\s_axi_rdata_OBUF[20]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[20]_inst_i_7 
       (.I0(p_13_in),
        .I1(p_0_in10_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in343_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [20]),
        .O(\s_axi_rdata_OBUF[20]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[20]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[20] ),
        .I1(p_0_in341_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[20]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[20] ),
        .O(\s_axi_rdata_OBUF[20]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[20]_inst_i_9 
       (.I0(p_0_in10_in),
        .I1(\s_reg_int_pol_reg_n_0_[20] ),
        .I2(p_0_in341_in),
        .I3(p_1_in177_in),
        .O(\s_axi_rdata_OBUF[20]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[21]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[21]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[21]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[21]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[21]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[21]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[21]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[21]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[21]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[21] ),
        .I1(\s_reg_deb_th_reg_n_0_[21] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [21]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in77_in),
        .O(\s_axi_rdata_OBUF[21]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[21]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [21]),
        .I1(\s_reg_od_en_reg[31]_0 [21]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[21] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[21] ),
        .O(\s_axi_rdata_OBUF[21]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[21]_inst_i_7 
       (.I0(p_15_in),
        .I1(p_0_in9_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in347_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [21]),
        .O(\s_axi_rdata_OBUF[21]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[21]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[21] ),
        .I1(p_0_in345_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[21]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[21] ),
        .O(\s_axi_rdata_OBUF[21]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[21]_inst_i_9 
       (.I0(p_0_in9_in),
        .I1(\s_reg_int_pol_reg_n_0_[21] ),
        .I2(p_0_in345_in),
        .I3(p_1_in179_in),
        .O(\s_axi_rdata_OBUF[21]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[22]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[22]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[22]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[22]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[22]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[22]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[22]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[22]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[22]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[22] ),
        .I1(\s_reg_deb_th_reg_n_0_[22] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [22]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in75_in),
        .O(\s_axi_rdata_OBUF[22]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[22]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [22]),
        .I1(\s_reg_od_en_reg[31]_0 [22]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[22] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[22] ),
        .O(\s_axi_rdata_OBUF[22]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[22]_inst_i_7 
       (.I0(p_17_in),
        .I1(p_0_in8_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in351_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [22]),
        .O(\s_axi_rdata_OBUF[22]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[22]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[22] ),
        .I1(p_0_in349_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(intr_OBUF_inst_i_20_n_0),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[22] ),
        .O(\s_axi_rdata_OBUF[22]_inst_i_8_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[23]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[23]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[23]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[23]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[23]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[23]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[23]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[23]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[23]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[23] ),
        .I1(\s_reg_deb_th_reg_n_0_[23] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [23]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in73_in),
        .O(\s_axi_rdata_OBUF[23]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[23]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [23]),
        .I1(\s_reg_od_en_reg[31]_0 [23]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[23] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[23] ),
        .O(\s_axi_rdata_OBUF[23]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[23]_inst_i_7 
       (.I0(p_19_in),
        .I1(p_0_in7_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in355_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [23]),
        .O(\s_axi_rdata_OBUF[23]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[23]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[23] ),
        .I1(p_0_in353_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[23]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[23] ),
        .O(\s_axi_rdata_OBUF[23]_inst_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair38" *) 
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[23]_inst_i_9 
       (.I0(p_0_in7_in),
        .I1(\s_reg_int_pol_reg_n_0_[23] ),
        .I2(p_0_in353_in),
        .I3(p_1_in183_in),
        .O(\s_axi_rdata_OBUF[23]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[24]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[24]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[24]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[24]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[24]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[24]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[24]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[24]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[24]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[24] ),
        .I1(\s_reg_deb_th_reg_n_0_[24] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [24]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in71_in),
        .O(\s_axi_rdata_OBUF[24]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[24]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [24]),
        .I1(\s_reg_od_en_reg[31]_0 [24]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[24] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[24] ),
        .O(\s_axi_rdata_OBUF[24]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[24]_inst_i_7 
       (.I0(p_21_in),
        .I1(p_0_in6_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in359_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [24]),
        .O(\s_axi_rdata_OBUF[24]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[24]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[24] ),
        .I1(p_0_in357_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(intr_OBUF_inst_i_7_n_0),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[24] ),
        .O(\s_axi_rdata_OBUF[24]_inst_i_8_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[25]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[25]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[25]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[25]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[25]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[25]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[25]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[25]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[25]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[25] ),
        .I1(\s_reg_deb_th_reg_n_0_[25] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [25]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in69_in),
        .O(\s_axi_rdata_OBUF[25]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[25]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [25]),
        .I1(\s_reg_od_en_reg[31]_0 [25]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[25] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[25] ),
        .O(\s_axi_rdata_OBUF[25]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[25]_inst_i_7 
       (.I0(p_23_in),
        .I1(p_0_in5_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in363_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [25]),
        .O(\s_axi_rdata_OBUF[25]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[25]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[25] ),
        .I1(p_0_in361_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[25]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[25] ),
        .O(\s_axi_rdata_OBUF[25]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[25]_inst_i_9 
       (.I0(p_0_in5_in),
        .I1(\s_reg_int_pol_reg_n_0_[25] ),
        .I2(p_0_in361_in),
        .I3(p_1_in187_in),
        .O(\s_axi_rdata_OBUF[25]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[26]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[26]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[26]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[26]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[26]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[26]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[26]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[26]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[26]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[26] ),
        .I1(\s_reg_deb_th_reg_n_0_[26] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [26]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in67_in),
        .O(\s_axi_rdata_OBUF[26]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[26]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [26]),
        .I1(\s_reg_od_en_reg[31]_0 [26]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[26] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[26] ),
        .O(\s_axi_rdata_OBUF[26]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[26]_inst_i_7 
       (.I0(p_25_in),
        .I1(p_0_in4_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in367_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [26]),
        .O(\s_axi_rdata_OBUF[26]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[26]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[26] ),
        .I1(p_0_in365_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(intr_OBUF_inst_i_16_n_0),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[26] ),
        .O(\s_axi_rdata_OBUF[26]_inst_i_8_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[27]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[27]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[27]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[27]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[27]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[27]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[27]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[27]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[27]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[27] ),
        .I1(\s_reg_deb_th_reg_n_0_[27] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [27]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in65_in),
        .O(\s_axi_rdata_OBUF[27]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[27]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [27]),
        .I1(\s_reg_od_en_reg[31]_0 [27]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[27] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[27] ),
        .O(\s_axi_rdata_OBUF[27]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[27]_inst_i_7 
       (.I0(p_27_in),
        .I1(p_0_in3_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in371_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [27]),
        .O(\s_axi_rdata_OBUF[27]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[27]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[27] ),
        .I1(p_0_in369_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(intr_OBUF_inst_i_19_n_0),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[27] ),
        .O(\s_axi_rdata_OBUF[27]_inst_i_8_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[28]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[28]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[28]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[28]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[28]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[28]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[28]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[28]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[28]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[28] ),
        .I1(\s_reg_deb_th_reg_n_0_[28] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [28]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in63_in),
        .O(\s_axi_rdata_OBUF[28]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[28]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [28]),
        .I1(\s_reg_od_en_reg[31]_0 [28]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[28] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[28] ),
        .O(\s_axi_rdata_OBUF[28]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[28]_inst_i_7 
       (.I0(p_29_in),
        .I1(p_0_in2_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in375_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [28]),
        .O(\s_axi_rdata_OBUF[28]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[28]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[28] ),
        .I1(p_0_in373_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[28]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[28] ),
        .O(\s_axi_rdata_OBUF[28]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[28]_inst_i_9 
       (.I0(p_0_in2_in),
        .I1(\s_reg_int_pol_reg_n_0_[28] ),
        .I2(p_0_in373_in),
        .I3(p_1_in193_in),
        .O(\s_axi_rdata_OBUF[28]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[29]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[29]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[29]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[29]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[29]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[29]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[29]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[29]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[29]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[29] ),
        .I1(\s_reg_deb_th_reg_n_0_[29] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [29]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in61_in),
        .O(\s_axi_rdata_OBUF[29]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[29]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [29]),
        .I1(\s_reg_od_en_reg[31]_0 [29]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[29] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[29] ),
        .O(\s_axi_rdata_OBUF[29]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[29]_inst_i_7 
       (.I0(p_31_in),
        .I1(p_0_in1_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in379_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [29]),
        .O(\s_axi_rdata_OBUF[29]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[29]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[29] ),
        .I1(p_0_in377_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[29]_inst_i_9_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[29] ),
        .O(\s_axi_rdata_OBUF[29]_inst_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[29]_inst_i_9 
       (.I0(p_0_in1_in),
        .I1(\s_reg_int_pol_reg_n_0_[29] ),
        .I2(p_0_in377_in),
        .I3(p_1_in195_in),
        .O(\s_axi_rdata_OBUF[29]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[2]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[2] ),
        .I1(\s_reg_deb_th_reg_n_0_[2] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [2]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in115_in),
        .O(\s_axi_rdata_OBUF[2]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[2]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [2]),
        .I1(\s_reg_od_en_reg[31]_0 [2]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[2] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[2] ),
        .O(\s_axi_rdata_OBUF[2]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[2]_inst_i_13 
       (.I0(p_1_in67_in),
        .I1(p_0_in28_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in271_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [2]),
        .O(\s_axi_rdata_OBUF[2]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[2]_inst_i_14 
       (.I0(p_0_in269_in),
        .I1(\s_reg_int_pol_reg_n_0_[2] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[2]_inst_i_16_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[2] ),
        .O(\s_axi_rdata_OBUF[2]_inst_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h06F6)) 
    \s_axi_rdata_OBUF[2]_inst_i_16 
       (.I0(p_0_in28_in),
        .I1(\s_reg_int_pol_reg_n_0_[2] ),
        .I2(p_0_in269_in),
        .I3(p_1_in141_in),
        .O(\s_axi_rdata_OBUF[2]_inst_i_16_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[2]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[2]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[2]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[2]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[2]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[2]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[2]_inst_i_14_n_0 ),
        .O(\s_reg_data_o_reg[2]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[30]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[30]_inst_i_5_n_0 ),
        .I1(\s_axi_rdata_OBUF[30]_inst_i_6_n_0 ),
        .O(\s_reg_deb_en_reg[30]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[30]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[30]_inst_i_7_n_0 ),
        .I1(\s_axi_rdata_OBUF[30]_inst_i_8_n_0 ),
        .O(\s_reg_data_o_reg[30]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[30]_inst_i_5 
       (.I0(\s_reg_deb_en_reg_n_0_[30] ),
        .I1(\s_reg_deb_th_reg_n_0_[30] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [30]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in59_in),
        .O(\s_axi_rdata_OBUF[30]_inst_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[30]_inst_i_6 
       (.I0(\s_reg_wr_mask_reg[31]_0 [30]),
        .I1(\s_reg_od_en_reg[31]_0 [30]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[30] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[30] ),
        .O(\s_axi_rdata_OBUF[30]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[30]_inst_i_7 
       (.I0(p_33_in),
        .I1(p_0_in0_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in383_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [30]),
        .O(\s_axi_rdata_OBUF[30]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[30]_inst_i_8 
       (.I0(\s_reg_int_pol_reg_n_0_[30] ),
        .I1(p_0_in381_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(intr_OBUF_inst_i_15_n_0),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[30] ),
        .O(\s_axi_rdata_OBUF[30]_inst_i_8_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[31]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[31] ),
        .I1(\s_reg_deb_th_reg_n_0_[31] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [31]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in57_in),
        .O(\s_axi_rdata_OBUF[31]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[31]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [31]),
        .I1(\s_reg_od_en_reg[31]_0 [31]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[31] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[31] ),
        .O(\s_axi_rdata_OBUF[31]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[31]_inst_i_13 
       (.I0(p_35_in),
        .I1(p_0_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in387_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [31]),
        .O(\s_axi_rdata_OBUF[31]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[31]_inst_i_14 
       (.I0(\s_reg_int_pol_reg_n_0_[31] ),
        .I1(p_0_in385_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[31]_inst_i_17_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[31] ),
        .O(\s_axi_rdata_OBUF[31]_inst_i_14_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \s_axi_rdata_OBUF[31]_inst_i_17 
       (.I0(p_0_in),
        .I1(\s_reg_int_pol_reg_n_0_[31] ),
        .I2(p_0_in385_in),
        .I3(p_1_in199_in),
        .O(\s_axi_rdata_OBUF[31]_inst_i_17_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[31]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[31]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[31]_inst_i_6 
       (.I0(\s_axi_rdata_OBUF[31]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[31]_inst_i_14_n_0 ),
        .O(\s_reg_data_o_reg[31]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[3]_inst_i_10 
       (.I0(\s_reg_wr_mask_reg[31]_0 [3]),
        .I1(\s_reg_od_en_reg[31]_0 [3]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[3] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[3] ),
        .O(\s_axi_rdata_OBUF[3]_inst_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[3]_inst_i_11 
       (.I0(p_1_in70_in),
        .I1(p_0_in27_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in275_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [3]),
        .O(\s_axi_rdata_OBUF[3]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[3]_inst_i_12 
       (.I0(p_0_in273_in),
        .I1(\s_reg_int_pol_reg_n_0_[3] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[3]_inst_i_13_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[3] ),
        .O(\s_axi_rdata_OBUF[3]_inst_i_12_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT4 #(
    .INIT(16'h06F6)) 
    \s_axi_rdata_OBUF[3]_inst_i_13 
       (.I0(p_0_in27_in),
        .I1(\s_reg_int_pol_reg_n_0_[3] ),
        .I2(p_0_in273_in),
        .I3(p_1_in143_in),
        .O(\s_axi_rdata_OBUF[3]_inst_i_13_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[3]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[3]_inst_i_9_n_0 ),
        .I1(\s_axi_rdata_OBUF[3]_inst_i_10_n_0 ),
        .O(\s_reg_deb_en_reg[3]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[3]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[3]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[3]_inst_i_12_n_0 ),
        .O(\s_reg_data_o_reg[3]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[3]_inst_i_6 
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][3] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][3] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[6][3] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[7][3] ),
        .O(\s_reg_pwm_duty_reg[4][3]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[3]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][3] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][3] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[2][3] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[3][3] ),
        .O(\s_reg_pwm_duty_reg[0][3]_0 ));
  LUT5 #(
    .INIT(32'h505F3F3F)) 
    \s_axi_rdata_OBUF[3]_inst_i_8 
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][3] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][3] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[10][3] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .O(\s_reg_pwm_duty_reg[8][3]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[3]_inst_i_9 
       (.I0(\s_reg_deb_en_reg_n_0_[3] ),
        .I1(\s_reg_deb_th_reg_n_0_[3] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [3]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in113_in),
        .O(\s_axi_rdata_OBUF[3]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[4]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[4] ),
        .I1(\s_reg_deb_th_reg_n_0_[4] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [4]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in111_in),
        .O(\s_axi_rdata_OBUF[4]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[4]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [4]),
        .I1(\s_reg_od_en_reg[31]_0 [4]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[4] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[4] ),
        .O(\s_axi_rdata_OBUF[4]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h303F5050303F5F5F)) 
    \s_axi_rdata_OBUF[4]_inst_i_13 
       (.I0(p_0_in26_in),
        .I1(p_1_in73_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in279_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [4]),
        .O(\s_axi_rdata_OBUF[4]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[4]_inst_i_14 
       (.I0(p_0_in277_in),
        .I1(\s_reg_int_pol_reg_n_0_[4] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[4]_inst_i_16_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[4] ),
        .O(\s_axi_rdata_OBUF[4]_inst_i_14_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair34" *) 
  LUT4 #(
    .INIT(16'h06F6)) 
    \s_axi_rdata_OBUF[4]_inst_i_16 
       (.I0(p_0_in26_in),
        .I1(\s_reg_int_pol_reg_n_0_[4] ),
        .I2(p_0_in277_in),
        .I3(p_1_in145_in),
        .O(\s_axi_rdata_OBUF[4]_inst_i_16_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[4]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[4]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[4]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[4]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[4]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[4]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[4]_inst_i_14_n_0 ),
        .O(\gen_deb[4].gpio_i_deb_reg[4]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \s_axi_rdata_OBUF[4]_inst_i_6 
       (.I0(\s_reg_pwm_duty_reg_n_0_[2][4] ),
        .I1(\s_axi_rdata_OBUF[4]_inst_i_3_0 ),
        .O(\s_reg_pwm_duty_reg[2][4]_0 ));
  LUT6 #(
    .INIT(64'h0000AACCF0000000)) 
    \s_axi_rdata_OBUF[4]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][4] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][4] ),
        .I2(\s_reg_pwm_duty_reg_n_0_[6][4] ),
        .I3(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I4(\s_axi_rdata_OBUF[4]_inst_i_3 ),
        .I5(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .O(\s_reg_pwm_duty_reg[0][4]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[5]_inst_i_10 
       (.I0(\s_reg_wr_mask_reg[31]_0 [5]),
        .I1(\s_reg_od_en_reg[31]_0 [5]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[5] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[5] ),
        .O(\s_axi_rdata_OBUF[5]_inst_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[5]_inst_i_11 
       (.I0(p_1_in76_in),
        .I1(p_0_in25_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in283_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [5]),
        .O(\s_axi_rdata_OBUF[5]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[5]_inst_i_12 
       (.I0(p_0_in281_in),
        .I1(\s_reg_int_pol_reg_n_0_[5] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[5]_inst_i_13_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[5] ),
        .O(\s_axi_rdata_OBUF[5]_inst_i_12_n_0 ));
  LUT4 #(
    .INIT(16'h06F6)) 
    \s_axi_rdata_OBUF[5]_inst_i_13 
       (.I0(p_0_in25_in),
        .I1(\s_reg_int_pol_reg_n_0_[5] ),
        .I2(p_0_in281_in),
        .I3(p_1_in147_in),
        .O(\s_axi_rdata_OBUF[5]_inst_i_13_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[5]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[5]_inst_i_9_n_0 ),
        .I1(\s_axi_rdata_OBUF[5]_inst_i_10_n_0 ),
        .O(\s_reg_deb_en_reg[5]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[5]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[5]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[5]_inst_i_12_n_0 ),
        .O(\s_reg_data_o_reg[5]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[5]_inst_i_6 
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][5] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][5] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[6][5] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[7][5] ),
        .O(\s_reg_pwm_duty_reg[4][5]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[5]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][5] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][5] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[2][5] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[3][5] ),
        .O(\s_reg_pwm_duty_reg[0][5]_0 ));
  LUT5 #(
    .INIT(32'h505F3F3F)) 
    \s_axi_rdata_OBUF[5]_inst_i_8 
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][5] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][5] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[10][5] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .O(\s_reg_pwm_duty_reg[8][5]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[5]_inst_i_9 
       (.I0(\s_reg_deb_en_reg_n_0_[5] ),
        .I1(\s_reg_deb_th_reg_n_0_[5] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [5]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in109_in),
        .O(\s_axi_rdata_OBUF[5]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[6]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[6] ),
        .I1(\s_reg_deb_th_reg_n_0_[6] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [6]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in107_in),
        .O(\s_axi_rdata_OBUF[6]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[6]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [6]),
        .I1(\s_reg_od_en_reg[31]_0 [6]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[6] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[6] ),
        .O(\s_axi_rdata_OBUF[6]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[6]_inst_i_13 
       (.I0(p_1_in79_in),
        .I1(p_0_in24_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in287_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [6]),
        .O(\s_axi_rdata_OBUF[6]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[6]_inst_i_14 
       (.I0(p_0_in285_in),
        .I1(\s_reg_int_pol_reg_n_0_[6] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[6]_inst_i_16_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[6] ),
        .O(\s_axi_rdata_OBUF[6]_inst_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h06F6)) 
    \s_axi_rdata_OBUF[6]_inst_i_16 
       (.I0(p_0_in24_in),
        .I1(\s_reg_int_pol_reg_n_0_[6] ),
        .I2(p_0_in285_in),
        .I3(p_1_in149_in),
        .O(\s_axi_rdata_OBUF[6]_inst_i_16_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[6]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[6]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[6]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[6]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[6]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[6]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[6]_inst_i_14_n_0 ),
        .O(\s_reg_data_o_reg[6]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \s_axi_rdata_OBUF[6]_inst_i_8 
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][6] ),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][6] ),
        .I3(\s_axi_rdata_OBUF[13]_inst_i_3 ),
        .O(\s_reg_pwm_duty_reg[3][6]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[7]_inst_i_10 
       (.I0(\s_reg_wr_mask_reg[31]_0 [7]),
        .I1(\s_reg_od_en_reg[31]_0 [7]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[7] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[7] ),
        .O(\s_axi_rdata_OBUF[7]_inst_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[7]_inst_i_11 
       (.I0(p_1_in82_in),
        .I1(p_0_in23_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in291_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [7]),
        .O(\s_axi_rdata_OBUF[7]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[7]_inst_i_12 
       (.I0(p_0_in289_in),
        .I1(\s_reg_int_pol_reg_n_0_[7] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[7]_inst_i_13_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[7] ),
        .O(\s_axi_rdata_OBUF[7]_inst_i_12_n_0 ));
  LUT4 #(
    .INIT(16'h06F6)) 
    \s_axi_rdata_OBUF[7]_inst_i_13 
       (.I0(p_0_in23_in),
        .I1(\s_reg_int_pol_reg_n_0_[7] ),
        .I2(p_0_in289_in),
        .I3(p_1_in151_in),
        .O(\s_axi_rdata_OBUF[7]_inst_i_13_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[7]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[7]_inst_i_9_n_0 ),
        .I1(\s_axi_rdata_OBUF[7]_inst_i_10_n_0 ),
        .O(\s_reg_deb_en_reg[7]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[7]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[7]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[7]_inst_i_12_n_0 ),
        .O(\s_reg_data_o_reg[7]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[7]_inst_i_6 
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][7] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][7] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[6][7] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[7][7] ),
        .O(\s_reg_pwm_duty_reg[4][7]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[7]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][7] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][7] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[2][7] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[3][7] ),
        .O(\s_reg_pwm_duty_reg[0][7]_0 ));
  LUT5 #(
    .INIT(32'h505F3F3F)) 
    \s_axi_rdata_OBUF[7]_inst_i_8 
       (.I0(\s_reg_pwm_duty_reg_n_0_[8][7] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[9][7] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[10][7] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .O(\s_reg_pwm_duty_reg[8][7]_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[7]_inst_i_9 
       (.I0(\s_reg_deb_en_reg_n_0_[7] ),
        .I1(\s_reg_deb_th_reg_n_0_[7] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [7]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in105_in),
        .O(\s_axi_rdata_OBUF[7]_inst_i_9_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[8]_inst_i_10 
       (.I0(\s_axi_rdata_OBUF[8]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[8]_inst_i_14_n_0 ),
        .O(\s_reg_pwm_duty_reg[4][8]_0 ),
        .S(\s_axi_rdata_OBUF[8]_inst_i_5 ));
  (* SOFT_HLUTNM = "soft_lutpair33" *) 
  LUT4 #(
    .INIT(16'h553C)) 
    \s_axi_rdata_OBUF[8]_inst_i_12 
       (.I0(p_1_in153_in),
        .I1(p_0_in22_in),
        .I2(\s_reg_int_pol_reg_n_0_[8] ),
        .I3(p_0_in293_in),
        .O(\s_axi_rdata_OBUF[8]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[8]_inst_i_13 
       (.I0(\s_reg_pwm_duty_reg_n_0_[4][8] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[5][8] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[6][8] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[7][8] ),
        .O(\s_axi_rdata_OBUF[8]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \s_axi_rdata_OBUF[8]_inst_i_14 
       (.I0(\s_reg_pwm_duty_reg_n_0_[0][8] ),
        .I1(\s_reg_pwm_duty_reg_n_0_[1][8] ),
        .I2(\s_axi_rdata_OBUF[14]_inst_i_6_1 ),
        .I3(\s_reg_pwm_duty_reg_n_0_[2][8] ),
        .I4(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I5(\s_reg_pwm_duty_reg_n_0_[3][8] ),
        .O(\s_axi_rdata_OBUF[8]_inst_i_14_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[8]_inst_i_2 
       (.I0(\s_axi_rdata_OBUF[8]_inst_i_6_n_0 ),
        .I1(\s_axi_rdata_OBUF[8]_inst_i_7_n_0 ),
        .O(\s_reg_deb_en_reg[8]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[8]_inst_i_3 
       (.I0(\s_axi_rdata_OBUF[8]_inst_i_8_n_0 ),
        .I1(\s_axi_rdata_OBUF[8]_inst_i_9_n_0 ),
        .O(\gen_deb[8].gpio_i_deb_reg[8]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[8]_inst_i_6 
       (.I0(\s_reg_deb_en_reg_n_0_[8] ),
        .I1(\s_reg_deb_th_reg_n_0_[8] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [8]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in103_in),
        .O(\s_axi_rdata_OBUF[8]_inst_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[8]_inst_i_7 
       (.I0(\s_reg_wr_mask_reg[31]_0 [8]),
        .I1(\s_reg_od_en_reg[31]_0 [8]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[8] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[8] ),
        .O(\s_axi_rdata_OBUF[8]_inst_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h303F5050303F5F5F)) 
    \s_axi_rdata_OBUF[8]_inst_i_8 
       (.I0(p_0_in22_in),
        .I1(p_1_in85_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in295_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [8]),
        .O(\s_axi_rdata_OBUF[8]_inst_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[8]_inst_i_9 
       (.I0(p_0_in293_in),
        .I1(\s_reg_int_pol_reg_n_0_[8] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[8]_inst_i_12_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[8] ),
        .O(\s_axi_rdata_OBUF[8]_inst_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[9]_inst_i_11 
       (.I0(\s_reg_deb_en_reg_n_0_[9] ),
        .I1(\s_reg_deb_th_reg_n_0_[9] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_inv_out_reg[31]_0 [9]),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(p_0_in101_in),
        .O(\s_axi_rdata_OBUF[9]_inst_i_11_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[9]_inst_i_12 
       (.I0(\s_reg_wr_mask_reg[31]_0 [9]),
        .I1(\s_reg_od_en_reg[31]_0 [9]),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_reg_pd_en_reg_n_0_[9] ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_pu_en_reg_n_0_[9] ),
        .O(\s_axi_rdata_OBUF[9]_inst_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h505F3030505F3F3F)) 
    \s_axi_rdata_OBUF[9]_inst_i_13 
       (.I0(p_1_in88_in),
        .I1(p_0_in21_in),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(p_1_in299_in),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_dir_reg[31]_0 [9]),
        .O(\s_axi_rdata_OBUF[9]_inst_i_13_n_0 ));
  LUT6 #(
    .INIT(64'h3F3050503F305F5F)) 
    \s_axi_rdata_OBUF[9]_inst_i_14 
       (.I0(p_0_in297_in),
        .I1(\s_reg_int_pol_reg_n_0_[9] ),
        .I2(\s_axi_rdata_OBUF[15]_inst_i_5_0 ),
        .I3(\s_axi_rdata_OBUF[9]_inst_i_16_n_0 ),
        .I4(\s_axi_rdata_OBUF[15]_inst_i_5_1 ),
        .I5(\s_reg_int_any_reg_n_0_[9] ),
        .O(\s_axi_rdata_OBUF[9]_inst_i_14_n_0 ));
  LUT4 #(
    .INIT(16'h553C)) 
    \s_axi_rdata_OBUF[9]_inst_i_16 
       (.I0(p_1_in155_in),
        .I1(p_0_in21_in),
        .I2(\s_reg_int_pol_reg_n_0_[9] ),
        .I3(p_0_in297_in),
        .O(\s_axi_rdata_OBUF[9]_inst_i_16_n_0 ));
  MUXF7 \s_axi_rdata_OBUF[9]_inst_i_4 
       (.I0(\s_axi_rdata_OBUF[9]_inst_i_11_n_0 ),
        .I1(\s_axi_rdata_OBUF[9]_inst_i_12_n_0 ),
        .O(\s_reg_deb_en_reg[9]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  MUXF7 \s_axi_rdata_OBUF[9]_inst_i_5 
       (.I0(\s_axi_rdata_OBUF[9]_inst_i_13_n_0 ),
        .I1(\s_axi_rdata_OBUF[9]_inst_i_14_n_0 ),
        .O(\s_reg_data_o_reg[9]_0 ),
        .S(\s_axi_rdata_OBUF[31]_inst_i_1 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \s_axi_rdata_OBUF[9]_inst_i_7 
       (.I0(\s_reg_pwm_duty_reg_n_0_[3][9] ),
        .I1(\s_axi_rdata_OBUF[14]_inst_i_6_0 ),
        .I2(\s_reg_pwm_duty_reg_n_0_[2][9] ),
        .I3(\s_axi_rdata_OBUF[13]_inst_i_3 ),
        .O(\s_reg_pwm_duty_reg[3][9]_0 ));
  FDCE \s_reg_data_o_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[0]_2 ),
        .Q(\s_reg_data_o_reg[0]_0 ));
  FDCE \s_reg_data_o_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[10]_1 ),
        .Q(p_1_in91_in));
  FDCE \s_reg_data_o_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[11]_1 ),
        .Q(p_1_in94_in));
  FDCE \s_reg_data_o_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[12]_1 ),
        .Q(p_1_in97_in));
  FDCE \s_reg_data_o_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[13]_1 ),
        .Q(p_1_in100_in));
  FDCE \s_reg_data_o_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[14]_0 ),
        .Q(p_1_in103_in));
  FDCE \s_reg_data_o_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[15]_1 ),
        .Q(p_3_in));
  FDCE \s_reg_data_o_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[16]_1 ),
        .Q(p_5_in));
  FDCE \s_reg_data_o_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[17]_1 ),
        .Q(p_7_in));
  FDCE \s_reg_data_o_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[18]_1 ),
        .Q(p_9_in));
  FDCE \s_reg_data_o_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[19]_1 ),
        .Q(p_11_in));
  FDCE \s_reg_data_o_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[1]_2 ),
        .Q(\s_reg_data_o_reg[1]_0 ));
  FDCE \s_reg_data_o_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[20]_1 ),
        .Q(p_13_in));
  FDCE \s_reg_data_o_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[21]_1 ),
        .Q(p_15_in));
  FDCE \s_reg_data_o_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[22]_1 ),
        .Q(p_17_in));
  FDCE \s_reg_data_o_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[23]_1 ),
        .Q(p_19_in));
  FDCE \s_reg_data_o_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[24]_1 ),
        .Q(p_21_in));
  FDCE \s_reg_data_o_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[25]_1 ),
        .Q(p_23_in));
  FDCE \s_reg_data_o_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[26]_1 ),
        .Q(p_25_in));
  FDCE \s_reg_data_o_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[27]_1 ),
        .Q(p_27_in));
  FDCE \s_reg_data_o_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[28]_1 ),
        .Q(p_29_in));
  FDCE \s_reg_data_o_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[29]_1 ),
        .Q(p_31_in));
  FDCE \s_reg_data_o_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[2]_1 ),
        .Q(p_1_in67_in));
  FDCE \s_reg_data_o_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[30]_1 ),
        .Q(p_33_in));
  FDCE \s_reg_data_o_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[31]_1 ),
        .Q(p_35_in));
  FDCE \s_reg_data_o_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[3]_1 ),
        .Q(p_1_in70_in));
  FDCE \s_reg_data_o_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[4]_0 ),
        .Q(p_1_in73_in));
  FDCE \s_reg_data_o_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[5]_1 ),
        .Q(p_1_in76_in));
  FDCE \s_reg_data_o_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[6]_1 ),
        .Q(p_1_in79_in));
  FDCE \s_reg_data_o_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[7]_1 ),
        .Q(p_1_in82_in));
  FDCE \s_reg_data_o_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[8]_0 ),
        .Q(p_1_in85_in));
  FDCE \s_reg_data_o_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_data_o_reg[9]_1 ),
        .Q(p_1_in88_in));
  LUT1 #(
    .INIT(2'h1)) 
    \s_reg_deb_en[31]_i_2 
       (.I0(s_axi_aresetn_IBUF),
        .O(s_axi_aresetn));
  FDCE \s_reg_deb_en_reg[0] 
       (.C(CLK),
        .CE(E[0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_deb_en_reg_n_0_[0] ));
  FDCE \s_reg_deb_en_reg[10] 
       (.C(CLK),
        .CE(E[1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_deb_en_reg_n_0_[10] ));
  FDCE \s_reg_deb_en_reg[11] 
       (.C(CLK),
        .CE(E[1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_deb_en_reg_n_0_[11] ));
  FDCE \s_reg_deb_en_reg[12] 
       (.C(CLK),
        .CE(E[1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_deb_en_reg_n_0_[12] ));
  FDCE \s_reg_deb_en_reg[13] 
       (.C(CLK),
        .CE(E[1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_deb_en_reg_n_0_[13] ));
  FDCE \s_reg_deb_en_reg[14] 
       (.C(CLK),
        .CE(E[1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_deb_en_reg_n_0_[14] ));
  FDCE \s_reg_deb_en_reg[15] 
       (.C(CLK),
        .CE(E[1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_deb_en_reg_n_0_[15] ));
  FDCE \s_reg_deb_en_reg[16] 
       (.C(CLK),
        .CE(E[2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_deb_en_reg_n_0_[16] ));
  FDCE \s_reg_deb_en_reg[17] 
       (.C(CLK),
        .CE(E[2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_deb_en_reg_n_0_[17] ));
  FDCE \s_reg_deb_en_reg[18] 
       (.C(CLK),
        .CE(E[2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_deb_en_reg_n_0_[18] ));
  FDCE \s_reg_deb_en_reg[19] 
       (.C(CLK),
        .CE(E[2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_deb_en_reg_n_0_[19] ));
  FDCE \s_reg_deb_en_reg[1] 
       (.C(CLK),
        .CE(E[0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(p_2_in));
  FDCE \s_reg_deb_en_reg[20] 
       (.C(CLK),
        .CE(E[2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_deb_en_reg_n_0_[20] ));
  FDCE \s_reg_deb_en_reg[21] 
       (.C(CLK),
        .CE(E[2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_deb_en_reg_n_0_[21] ));
  FDCE \s_reg_deb_en_reg[22] 
       (.C(CLK),
        .CE(E[2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_deb_en_reg_n_0_[22] ));
  FDCE \s_reg_deb_en_reg[23] 
       (.C(CLK),
        .CE(E[2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_deb_en_reg_n_0_[23] ));
  FDCE \s_reg_deb_en_reg[24] 
       (.C(CLK),
        .CE(E[3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_deb_en_reg_n_0_[24] ));
  FDCE \s_reg_deb_en_reg[25] 
       (.C(CLK),
        .CE(E[3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_deb_en_reg_n_0_[25] ));
  FDCE \s_reg_deb_en_reg[26] 
       (.C(CLK),
        .CE(E[3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_deb_en_reg_n_0_[26] ));
  FDCE \s_reg_deb_en_reg[27] 
       (.C(CLK),
        .CE(E[3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_deb_en_reg_n_0_[27] ));
  FDCE \s_reg_deb_en_reg[28] 
       (.C(CLK),
        .CE(E[3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_deb_en_reg_n_0_[28] ));
  FDCE \s_reg_deb_en_reg[29] 
       (.C(CLK),
        .CE(E[3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_deb_en_reg_n_0_[29] ));
  FDCE \s_reg_deb_en_reg[2] 
       (.C(CLK),
        .CE(E[0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_deb_en_reg_n_0_[2] ));
  FDCE \s_reg_deb_en_reg[30] 
       (.C(CLK),
        .CE(E[3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_deb_en_reg_n_0_[30] ));
  FDCE \s_reg_deb_en_reg[31] 
       (.C(CLK),
        .CE(E[3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_deb_en_reg_n_0_[31] ));
  FDCE \s_reg_deb_en_reg[3] 
       (.C(CLK),
        .CE(E[0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_deb_en_reg_n_0_[3] ));
  FDCE \s_reg_deb_en_reg[4] 
       (.C(CLK),
        .CE(E[0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_deb_en_reg_n_0_[4] ));
  FDCE \s_reg_deb_en_reg[5] 
       (.C(CLK),
        .CE(E[0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_deb_en_reg_n_0_[5] ));
  FDCE \s_reg_deb_en_reg[6] 
       (.C(CLK),
        .CE(E[0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_deb_en_reg_n_0_[6] ));
  FDCE \s_reg_deb_en_reg[7] 
       (.C(CLK),
        .CE(E[0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_deb_en_reg_n_0_[7] ));
  FDCE \s_reg_deb_en_reg[8] 
       (.C(CLK),
        .CE(E[1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_deb_en_reg_n_0_[8] ));
  FDCE \s_reg_deb_en_reg[9] 
       (.C(CLK),
        .CE(E[1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_deb_en_reg_n_0_[9] ));
  FDCE \s_reg_deb_th_reg[0] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_deb_th_reg_n_0_[0] ));
  FDCE \s_reg_deb_th_reg[10] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_deb_th_reg_n_0_[10] ));
  FDCE \s_reg_deb_th_reg[11] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_deb_th_reg_n_0_[11] ));
  FDCE \s_reg_deb_th_reg[12] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_deb_th_reg_n_0_[12] ));
  FDCE \s_reg_deb_th_reg[13] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_deb_th_reg_n_0_[13] ));
  FDCE \s_reg_deb_th_reg[14] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_deb_th_reg_n_0_[14] ));
  FDCE \s_reg_deb_th_reg[15] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_deb_th_reg_n_0_[15] ));
  FDCE \s_reg_deb_th_reg[16] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_deb_th_reg_n_0_[16] ));
  FDCE \s_reg_deb_th_reg[17] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_deb_th_reg_n_0_[17] ));
  FDCE \s_reg_deb_th_reg[18] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_deb_th_reg_n_0_[18] ));
  FDCE \s_reg_deb_th_reg[19] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_deb_th_reg_n_0_[19] ));
  FDCE \s_reg_deb_th_reg[1] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_deb_th_reg_n_0_[1] ));
  FDCE \s_reg_deb_th_reg[20] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_deb_th_reg_n_0_[20] ));
  FDCE \s_reg_deb_th_reg[21] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_deb_th_reg_n_0_[21] ));
  FDCE \s_reg_deb_th_reg[22] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_deb_th_reg_n_0_[22] ));
  FDCE \s_reg_deb_th_reg[23] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_deb_th_reg_n_0_[23] ));
  FDCE \s_reg_deb_th_reg[24] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_deb_th_reg_n_0_[24] ));
  FDCE \s_reg_deb_th_reg[25] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_deb_th_reg_n_0_[25] ));
  FDCE \s_reg_deb_th_reg[26] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_deb_th_reg_n_0_[26] ));
  FDCE \s_reg_deb_th_reg[27] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_deb_th_reg_n_0_[27] ));
  FDCE \s_reg_deb_th_reg[28] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_deb_th_reg_n_0_[28] ));
  FDCE \s_reg_deb_th_reg[29] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_deb_th_reg_n_0_[29] ));
  FDCE \s_reg_deb_th_reg[2] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_deb_th_reg_n_0_[2] ));
  FDCE \s_reg_deb_th_reg[30] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_deb_th_reg_n_0_[30] ));
  FDCE \s_reg_deb_th_reg[31] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_deb_th_reg_n_0_[31] ));
  FDCE \s_reg_deb_th_reg[3] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_deb_th_reg_n_0_[3] ));
  FDCE \s_reg_deb_th_reg[4] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_deb_th_reg_n_0_[4] ));
  FDCE \s_reg_deb_th_reg[5] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_deb_th_reg_n_0_[5] ));
  FDCE \s_reg_deb_th_reg[6] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_deb_th_reg_n_0_[6] ));
  FDCE \s_reg_deb_th_reg[7] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_deb_th_reg_n_0_[7] ));
  FDCE \s_reg_deb_th_reg[8] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_deb_th_reg_n_0_[8] ));
  FDCE \s_reg_deb_th_reg[9] 
       (.C(CLK),
        .CE(\s_reg_deb_th_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_deb_th_reg_n_0_[9] ));
  FDCE \s_reg_dir_reg[0] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_dir_reg[31]_0 [0]));
  FDCE \s_reg_dir_reg[10] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_dir_reg[31]_0 [10]));
  FDCE \s_reg_dir_reg[11] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_dir_reg[31]_0 [11]));
  FDCE \s_reg_dir_reg[12] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_dir_reg[31]_0 [12]));
  FDCE \s_reg_dir_reg[13] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_dir_reg[31]_0 [13]));
  FDCE \s_reg_dir_reg[14] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_dir_reg[31]_0 [14]));
  FDCE \s_reg_dir_reg[15] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_dir_reg[31]_0 [15]));
  FDCE \s_reg_dir_reg[16] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_dir_reg[31]_0 [16]));
  FDCE \s_reg_dir_reg[17] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_dir_reg[31]_0 [17]));
  FDCE \s_reg_dir_reg[18] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_dir_reg[31]_0 [18]));
  FDCE \s_reg_dir_reg[19] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_dir_reg[31]_0 [19]));
  FDCE \s_reg_dir_reg[1] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_dir_reg[31]_0 [1]));
  FDCE \s_reg_dir_reg[20] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_dir_reg[31]_0 [20]));
  FDCE \s_reg_dir_reg[21] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_dir_reg[31]_0 [21]));
  FDCE \s_reg_dir_reg[22] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_dir_reg[31]_0 [22]));
  FDCE \s_reg_dir_reg[23] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_dir_reg[31]_0 [23]));
  FDCE \s_reg_dir_reg[24] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_dir_reg[31]_0 [24]));
  FDCE \s_reg_dir_reg[25] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_dir_reg[31]_0 [25]));
  FDCE \s_reg_dir_reg[26] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_dir_reg[31]_0 [26]));
  FDCE \s_reg_dir_reg[27] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_dir_reg[31]_0 [27]));
  FDCE \s_reg_dir_reg[28] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_dir_reg[31]_0 [28]));
  FDCE \s_reg_dir_reg[29] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_dir_reg[31]_0 [29]));
  FDCE \s_reg_dir_reg[2] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_dir_reg[31]_0 [2]));
  FDCE \s_reg_dir_reg[30] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_dir_reg[31]_0 [30]));
  FDCE \s_reg_dir_reg[31] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_dir_reg[31]_0 [31]));
  FDCE \s_reg_dir_reg[3] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_dir_reg[31]_0 [3]));
  FDCE \s_reg_dir_reg[4] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_dir_reg[31]_0 [4]));
  FDCE \s_reg_dir_reg[5] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_dir_reg[31]_0 [5]));
  FDCE \s_reg_dir_reg[6] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_dir_reg[31]_0 [6]));
  FDCE \s_reg_dir_reg[7] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_dir_reg[31]_0 [7]));
  FDCE \s_reg_dir_reg[8] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_dir_reg[31]_0 [8]));
  FDCE \s_reg_dir_reg[9] 
       (.C(CLK),
        .CE(\s_reg_dir_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_dir_reg[31]_0 [9]));
  FDCE \s_reg_int_any_reg[0] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_int_any_reg_n_0_[0] ));
  FDCE \s_reg_int_any_reg[10] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_int_any_reg_n_0_[10] ));
  FDCE \s_reg_int_any_reg[11] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_int_any_reg_n_0_[11] ));
  FDCE \s_reg_int_any_reg[12] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_int_any_reg_n_0_[12] ));
  FDCE \s_reg_int_any_reg[13] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_int_any_reg_n_0_[13] ));
  FDCE \s_reg_int_any_reg[14] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_int_any_reg_n_0_[14] ));
  FDCE \s_reg_int_any_reg[15] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_int_any_reg_n_0_[15] ));
  FDCE \s_reg_int_any_reg[16] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_int_any_reg_n_0_[16] ));
  FDCE \s_reg_int_any_reg[17] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_int_any_reg_n_0_[17] ));
  FDCE \s_reg_int_any_reg[18] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_int_any_reg_n_0_[18] ));
  FDCE \s_reg_int_any_reg[19] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_int_any_reg_n_0_[19] ));
  FDCE \s_reg_int_any_reg[1] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_int_any_reg_n_0_[1] ));
  FDCE \s_reg_int_any_reg[20] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_int_any_reg_n_0_[20] ));
  FDCE \s_reg_int_any_reg[21] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_int_any_reg_n_0_[21] ));
  FDCE \s_reg_int_any_reg[22] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_int_any_reg_n_0_[22] ));
  FDCE \s_reg_int_any_reg[23] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_int_any_reg_n_0_[23] ));
  FDCE \s_reg_int_any_reg[24] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_int_any_reg_n_0_[24] ));
  FDCE \s_reg_int_any_reg[25] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_int_any_reg_n_0_[25] ));
  FDCE \s_reg_int_any_reg[26] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_int_any_reg_n_0_[26] ));
  FDCE \s_reg_int_any_reg[27] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_int_any_reg_n_0_[27] ));
  FDCE \s_reg_int_any_reg[28] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_int_any_reg_n_0_[28] ));
  FDCE \s_reg_int_any_reg[29] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_int_any_reg_n_0_[29] ));
  FDCE \s_reg_int_any_reg[2] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_int_any_reg_n_0_[2] ));
  FDCE \s_reg_int_any_reg[30] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_int_any_reg_n_0_[30] ));
  FDCE \s_reg_int_any_reg[31] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_int_any_reg_n_0_[31] ));
  FDCE \s_reg_int_any_reg[3] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_int_any_reg_n_0_[3] ));
  FDCE \s_reg_int_any_reg[4] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_int_any_reg_n_0_[4] ));
  FDCE \s_reg_int_any_reg[5] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_int_any_reg_n_0_[5] ));
  FDCE \s_reg_int_any_reg[6] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_int_any_reg_n_0_[6] ));
  FDCE \s_reg_int_any_reg[7] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_int_any_reg_n_0_[7] ));
  FDCE \s_reg_int_any_reg[8] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_int_any_reg_n_0_[8] ));
  FDCE \s_reg_int_any_reg[9] 
       (.C(CLK),
        .CE(\s_reg_int_any_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_int_any_reg_n_0_[9] ));
  FDCE \s_reg_int_en_reg[0] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_int_en_reg_n_0_[0] ));
  FDCE \s_reg_int_en_reg[10] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(p_1_in303_in));
  FDCE \s_reg_int_en_reg[11] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(p_1_in307_in));
  FDCE \s_reg_int_en_reg[12] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(p_1_in311_in));
  FDCE \s_reg_int_en_reg[13] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(p_1_in315_in));
  FDCE \s_reg_int_en_reg[14] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(p_1_in319_in));
  FDCE \s_reg_int_en_reg[15] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(p_1_in323_in));
  FDCE \s_reg_int_en_reg[16] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(p_1_in327_in));
  FDCE \s_reg_int_en_reg[17] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(p_1_in331_in));
  FDCE \s_reg_int_en_reg[18] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(p_1_in335_in));
  FDCE \s_reg_int_en_reg[19] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(p_1_in339_in));
  FDCE \s_reg_int_en_reg[1] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(p_1_in267_in));
  FDCE \s_reg_int_en_reg[20] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(p_1_in343_in));
  FDCE \s_reg_int_en_reg[21] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(p_1_in347_in));
  FDCE \s_reg_int_en_reg[22] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(p_1_in351_in));
  FDCE \s_reg_int_en_reg[23] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(p_1_in355_in));
  FDCE \s_reg_int_en_reg[24] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(p_1_in359_in));
  FDCE \s_reg_int_en_reg[25] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(p_1_in363_in));
  FDCE \s_reg_int_en_reg[26] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(p_1_in367_in));
  FDCE \s_reg_int_en_reg[27] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(p_1_in371_in));
  FDCE \s_reg_int_en_reg[28] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(p_1_in375_in));
  FDCE \s_reg_int_en_reg[29] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(p_1_in379_in));
  FDCE \s_reg_int_en_reg[2] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(p_1_in271_in));
  FDCE \s_reg_int_en_reg[30] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(p_1_in383_in));
  FDCE \s_reg_int_en_reg[31] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(p_1_in387_in));
  FDCE \s_reg_int_en_reg[3] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(p_1_in275_in));
  FDCE \s_reg_int_en_reg[4] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(p_1_in279_in));
  FDCE \s_reg_int_en_reg[5] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(p_1_in283_in));
  FDCE \s_reg_int_en_reg[6] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(p_1_in287_in));
  FDCE \s_reg_int_en_reg[7] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(p_1_in291_in));
  FDCE \s_reg_int_en_reg[8] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(p_1_in295_in));
  FDCE \s_reg_int_en_reg[9] 
       (.C(CLK),
        .CE(\s_reg_int_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(p_1_in299_in));
  FDCE \s_reg_int_pol_reg[0] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_int_pol_reg_n_0_[0] ));
  FDCE \s_reg_int_pol_reg[10] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_int_pol_reg_n_0_[10] ));
  FDCE \s_reg_int_pol_reg[11] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_int_pol_reg_n_0_[11] ));
  FDCE \s_reg_int_pol_reg[12] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_int_pol_reg_n_0_[12] ));
  FDCE \s_reg_int_pol_reg[13] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_int_pol_reg_n_0_[13] ));
  FDCE \s_reg_int_pol_reg[14] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_int_pol_reg_n_0_[14] ));
  FDCE \s_reg_int_pol_reg[15] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_int_pol_reg_n_0_[15] ));
  FDCE \s_reg_int_pol_reg[16] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_int_pol_reg_n_0_[16] ));
  FDCE \s_reg_int_pol_reg[17] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_int_pol_reg_n_0_[17] ));
  FDCE \s_reg_int_pol_reg[18] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_int_pol_reg_n_0_[18] ));
  FDCE \s_reg_int_pol_reg[19] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_int_pol_reg_n_0_[19] ));
  FDCE \s_reg_int_pol_reg[1] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(p_1_in));
  FDCE \s_reg_int_pol_reg[20] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_int_pol_reg_n_0_[20] ));
  FDCE \s_reg_int_pol_reg[21] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_int_pol_reg_n_0_[21] ));
  FDCE \s_reg_int_pol_reg[22] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_int_pol_reg_n_0_[22] ));
  FDCE \s_reg_int_pol_reg[23] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_int_pol_reg_n_0_[23] ));
  FDCE \s_reg_int_pol_reg[24] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_int_pol_reg_n_0_[24] ));
  FDCE \s_reg_int_pol_reg[25] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_int_pol_reg_n_0_[25] ));
  FDCE \s_reg_int_pol_reg[26] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_int_pol_reg_n_0_[26] ));
  FDCE \s_reg_int_pol_reg[27] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_int_pol_reg_n_0_[27] ));
  FDCE \s_reg_int_pol_reg[28] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_int_pol_reg_n_0_[28] ));
  FDCE \s_reg_int_pol_reg[29] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_int_pol_reg_n_0_[29] ));
  FDCE \s_reg_int_pol_reg[2] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_int_pol_reg_n_0_[2] ));
  FDCE \s_reg_int_pol_reg[30] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_int_pol_reg_n_0_[30] ));
  FDCE \s_reg_int_pol_reg[31] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_int_pol_reg_n_0_[31] ));
  FDCE \s_reg_int_pol_reg[3] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_int_pol_reg_n_0_[3] ));
  FDCE \s_reg_int_pol_reg[4] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_int_pol_reg_n_0_[4] ));
  FDCE \s_reg_int_pol_reg[5] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_int_pol_reg_n_0_[5] ));
  FDCE \s_reg_int_pol_reg[6] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_int_pol_reg_n_0_[6] ));
  FDCE \s_reg_int_pol_reg[7] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_int_pol_reg_n_0_[7] ));
  FDCE \s_reg_int_pol_reg[8] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_int_pol_reg_n_0_[8] ));
  FDCE \s_reg_int_pol_reg[9] 
       (.C(CLK),
        .CE(\s_reg_int_pol_reg[24]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_int_pol_reg_n_0_[9] ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[0]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[0] ),
        .I1(\s_reg_int_any_reg_n_0_[0] ),
        .I2(gpio_i_deb_q[0]),
        .I3(\gen_deb[0].gpio_i_deb_reg_n_0_[0] ),
        .I4(\s_reg_int_en_reg_n_0_[0] ),
        .I5(\s_reg_int_typ_reg_n_0_[0] ),
        .O(\s_reg_int_pol_reg[0]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[10]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[10] ),
        .I1(\s_reg_int_any_reg_n_0_[10] ),
        .I2(gpio_i_deb_q[10]),
        .I3(p_0_in20_in),
        .I4(p_1_in303_in),
        .I5(p_0_in301_in),
        .O(\s_reg_int_pol_reg[10]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[11]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[11] ),
        .I1(\s_reg_int_any_reg_n_0_[11] ),
        .I2(gpio_i_deb_q[11]),
        .I3(p_0_in19_in),
        .I4(p_1_in307_in),
        .I5(p_0_in305_in),
        .O(\s_reg_int_pol_reg[11]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[12]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[12] ),
        .I1(\s_reg_int_any_reg_n_0_[12] ),
        .I2(gpio_i_deb_q[12]),
        .I3(p_0_in18_in),
        .I4(p_1_in311_in),
        .I5(p_0_in309_in),
        .O(\s_reg_int_pol_reg[12]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[13]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[13] ),
        .I1(\s_reg_int_any_reg_n_0_[13] ),
        .I2(gpio_i_deb_q[13]),
        .I3(p_0_in17_in),
        .I4(p_1_in315_in),
        .I5(p_0_in313_in),
        .O(\s_reg_int_pol_reg[13]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[14]_i_4 
       (.I0(\s_reg_int_pol_reg_n_0_[14] ),
        .I1(\s_reg_int_any_reg_n_0_[14] ),
        .I2(gpio_i_deb_q[14]),
        .I3(p_0_in16_in),
        .I4(p_1_in319_in),
        .I5(p_0_in317_in),
        .O(\s_reg_int_pol_reg[14]_0 ));
  LUT4 #(
    .INIT(16'h5F0C)) 
    \s_reg_int_sts[15]_i_1 
       (.I0(D[15]),
        .I1(\s_reg_int_sts[15]_i_2_n_0 ),
        .I2(\s_reg_int_sts_reg[15]_0 ),
        .I3(p_1_in167_in),
        .O(\s_reg_int_sts[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000E000D0000000)) 
    \s_reg_int_sts[15]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[15] ),
        .I1(\s_reg_int_any_reg_n_0_[15] ),
        .I2(p_1_in323_in),
        .I3(p_0_in321_in),
        .I4(gpio_i_deb_q[15]),
        .I5(p_0_in15_in),
        .O(\s_reg_int_sts[15]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[16]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[16] ),
        .I1(\s_reg_int_any_reg_n_0_[16] ),
        .I2(gpio_i_deb_q[16]),
        .I3(p_0_in14_in),
        .I4(p_1_in327_in),
        .I5(p_0_in325_in),
        .O(\s_reg_int_pol_reg[16]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[17]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[17] ),
        .I1(\s_reg_int_any_reg_n_0_[17] ),
        .I2(gpio_i_deb_q[17]),
        .I3(p_0_in13_in),
        .I4(p_1_in331_in),
        .I5(p_0_in329_in),
        .O(\s_reg_int_pol_reg[17]_0 ));
  LUT4 #(
    .INIT(16'h7730)) 
    \s_reg_int_sts[18]_i_1 
       (.I0(D[18]),
        .I1(\s_reg_int_sts_reg[22]_0 ),
        .I2(\s_reg_int_sts[18]_i_2_n_0 ),
        .I3(p_1_in173_in),
        .O(\s_reg_int_sts[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000E000D0000000)) 
    \s_reg_int_sts[18]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[18] ),
        .I1(\s_reg_int_any_reg_n_0_[18] ),
        .I2(p_1_in335_in),
        .I3(p_0_in333_in),
        .I4(gpio_i_deb_q[18]),
        .I5(p_0_in12_in),
        .O(\s_reg_int_sts[18]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[19]_i_3 
       (.I0(\s_reg_int_pol_reg_n_0_[19] ),
        .I1(\s_reg_int_any_reg_n_0_[19] ),
        .I2(gpio_i_deb_q[19]),
        .I3(p_0_in11_in),
        .I4(p_1_in339_in),
        .I5(p_0_in337_in),
        .O(\s_reg_int_pol_reg[19]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[1]_i_3 
       (.I0(p_1_in),
        .I1(\s_reg_int_any_reg_n_0_[1] ),
        .I2(gpio_i_deb_q[1]),
        .I3(p_0_in29_in),
        .I4(p_1_in267_in),
        .I5(\s_reg_int_typ_reg_n_0_[1] ),
        .O(\s_reg_int_pol_reg[1]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[20]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[20] ),
        .I1(\s_reg_int_any_reg_n_0_[20] ),
        .I2(gpio_i_deb_q[20]),
        .I3(p_0_in10_in),
        .I4(p_1_in343_in),
        .I5(p_0_in341_in),
        .O(\s_reg_int_pol_reg[20]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[21]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[21] ),
        .I1(\s_reg_int_any_reg_n_0_[21] ),
        .I2(gpio_i_deb_q[21]),
        .I3(p_0_in9_in),
        .I4(p_1_in347_in),
        .I5(p_0_in345_in),
        .O(\s_reg_int_pol_reg[21]_0 ));
  LUT4 #(
    .INIT(16'h7730)) 
    \s_reg_int_sts[22]_i_1 
       (.I0(D[22]),
        .I1(\s_reg_int_sts_reg[22]_0 ),
        .I2(\s_reg_int_sts[22]_i_2_n_0 ),
        .I3(p_1_in181_in),
        .O(\s_reg_int_sts[22]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000E000D0000000)) 
    \s_reg_int_sts[22]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[22] ),
        .I1(\s_reg_int_any_reg_n_0_[22] ),
        .I2(p_1_in351_in),
        .I3(p_0_in349_in),
        .I4(gpio_i_deb_q[22]),
        .I5(p_0_in8_in),
        .O(\s_reg_int_sts[22]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[23]_i_3 
       (.I0(\s_reg_int_pol_reg_n_0_[23] ),
        .I1(\s_reg_int_any_reg_n_0_[23] ),
        .I2(gpio_i_deb_q[23]),
        .I3(p_0_in7_in),
        .I4(p_1_in355_in),
        .I5(p_0_in353_in),
        .O(\s_reg_int_pol_reg[23]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[24]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[24] ),
        .I1(\s_reg_int_any_reg_n_0_[24] ),
        .I2(gpio_i_deb_q[24]),
        .I3(p_0_in6_in),
        .I4(p_1_in359_in),
        .I5(p_0_in357_in),
        .O(\s_reg_int_pol_reg[24]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[25]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[25] ),
        .I1(\s_reg_int_any_reg_n_0_[25] ),
        .I2(gpio_i_deb_q[25]),
        .I3(p_0_in5_in),
        .I4(p_1_in363_in),
        .I5(p_0_in361_in),
        .O(\s_reg_int_pol_reg[25]_0 ));
  LUT4 #(
    .INIT(16'h7730)) 
    \s_reg_int_sts[26]_i_1 
       (.I0(D[26]),
        .I1(\s_reg_int_sts_reg[30]_0 ),
        .I2(\s_reg_int_sts[26]_i_2_n_0 ),
        .I3(p_1_in189_in),
        .O(\s_reg_int_sts[26]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[26]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[26] ),
        .I1(\s_reg_int_any_reg_n_0_[26] ),
        .I2(gpio_i_deb_q[26]),
        .I3(p_0_in4_in),
        .I4(p_1_in367_in),
        .I5(p_0_in365_in),
        .O(\s_reg_int_sts[26]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[27]_i_3 
       (.I0(\s_reg_int_pol_reg_n_0_[27] ),
        .I1(\s_reg_int_any_reg_n_0_[27] ),
        .I2(gpio_i_deb_q[27]),
        .I3(p_0_in3_in),
        .I4(p_1_in371_in),
        .I5(p_0_in369_in),
        .O(\s_reg_int_pol_reg[27]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[28]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[28] ),
        .I1(\s_reg_int_any_reg_n_0_[28] ),
        .I2(gpio_i_deb_q[28]),
        .I3(p_0_in2_in),
        .I4(p_1_in375_in),
        .I5(p_0_in373_in),
        .O(\s_reg_int_pol_reg[28]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[29]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[29] ),
        .I1(\s_reg_int_any_reg_n_0_[29] ),
        .I2(gpio_i_deb_q[29]),
        .I3(p_0_in1_in),
        .I4(p_1_in379_in),
        .I5(p_0_in377_in),
        .O(\s_reg_int_pol_reg[29]_0 ));
  LUT4 #(
    .INIT(16'h7730)) 
    \s_reg_int_sts[2]_i_1 
       (.I0(D[2]),
        .I1(\s_reg_int_sts_reg[4]_0 ),
        .I2(\s_reg_int_sts[2]_i_2_n_0 ),
        .I3(p_1_in141_in),
        .O(\s_reg_int_sts[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000E000D0000000)) 
    \s_reg_int_sts[2]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[2] ),
        .I1(\s_reg_int_any_reg_n_0_[2] ),
        .I2(p_1_in271_in),
        .I3(p_0_in269_in),
        .I4(gpio_i_deb_q[2]),
        .I5(p_0_in28_in),
        .O(\s_reg_int_sts[2]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h7730)) 
    \s_reg_int_sts[30]_i_1 
       (.I0(D[30]),
        .I1(\s_reg_int_sts_reg[30]_0 ),
        .I2(\s_reg_int_sts[30]_i_2_n_0 ),
        .I3(p_1_in197_in),
        .O(\s_reg_int_sts[30]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[30]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[30] ),
        .I1(\s_reg_int_any_reg_n_0_[30] ),
        .I2(gpio_i_deb_q[30]),
        .I3(p_0_in0_in),
        .I4(p_1_in383_in),
        .I5(p_0_in381_in),
        .O(\s_reg_int_sts[30]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[31]_i_3 
       (.I0(\s_reg_int_pol_reg_n_0_[31] ),
        .I1(\s_reg_int_any_reg_n_0_[31] ),
        .I2(gpio_i_deb_q[31]),
        .I3(p_0_in),
        .I4(p_1_in387_in),
        .I5(p_0_in385_in),
        .O(\s_reg_int_pol_reg[31]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[3]_i_3 
       (.I0(\s_reg_int_pol_reg_n_0_[3] ),
        .I1(\s_reg_int_any_reg_n_0_[3] ),
        .I2(gpio_i_deb_q[3]),
        .I3(p_0_in27_in),
        .I4(p_1_in275_in),
        .I5(p_0_in273_in),
        .O(\s_reg_int_pol_reg[3]_0 ));
  LUT4 #(
    .INIT(16'h7730)) 
    \s_reg_int_sts[4]_i_1 
       (.I0(D[4]),
        .I1(\s_reg_int_sts_reg[4]_0 ),
        .I2(\s_reg_int_sts[4]_i_2_n_0 ),
        .I3(p_1_in145_in),
        .O(\s_reg_int_sts[4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000E000D0000000)) 
    \s_reg_int_sts[4]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[4] ),
        .I1(\s_reg_int_any_reg_n_0_[4] ),
        .I2(p_1_in279_in),
        .I3(p_0_in277_in),
        .I4(gpio_i_deb_q[4]),
        .I5(p_0_in26_in),
        .O(\s_reg_int_sts[4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[5]_i_3 
       (.I0(\s_reg_int_pol_reg_n_0_[5] ),
        .I1(\s_reg_int_any_reg_n_0_[5] ),
        .I2(gpio_i_deb_q[5]),
        .I3(p_0_in25_in),
        .I4(p_1_in283_in),
        .I5(p_0_in281_in),
        .O(\s_reg_int_pol_reg[5]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[6]_i_3 
       (.I0(\s_reg_int_pol_reg_n_0_[6] ),
        .I1(\s_reg_int_any_reg_n_0_[6] ),
        .I2(gpio_i_deb_q[6]),
        .I3(p_0_in24_in),
        .I4(p_1_in287_in),
        .I5(p_0_in285_in),
        .O(\s_reg_int_pol_reg[6]_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[7]_i_5 
       (.I0(\s_reg_int_pol_reg_n_0_[7] ),
        .I1(\s_reg_int_any_reg_n_0_[7] ),
        .I2(gpio_i_deb_q[7]),
        .I3(p_0_in23_in),
        .I4(p_1_in291_in),
        .I5(p_0_in289_in),
        .O(\s_reg_int_pol_reg[7]_0 ));
  LUT4 #(
    .INIT(16'h7730)) 
    \s_reg_int_sts[8]_i_1 
       (.I0(D[8]),
        .I1(\s_reg_int_sts_reg[15]_0 ),
        .I2(\s_reg_int_sts[8]_i_2_n_0 ),
        .I3(p_1_in153_in),
        .O(\s_reg_int_sts[8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000E000D0000000)) 
    \s_reg_int_sts[8]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[8] ),
        .I1(\s_reg_int_any_reg_n_0_[8] ),
        .I2(p_1_in295_in),
        .I3(p_0_in293_in),
        .I4(gpio_i_deb_q[8]),
        .I5(p_0_in22_in),
        .O(\s_reg_int_sts[8]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0ED0000000000000)) 
    \s_reg_int_sts[9]_i_2 
       (.I0(\s_reg_int_pol_reg_n_0_[9] ),
        .I1(\s_reg_int_any_reg_n_0_[9] ),
        .I2(gpio_i_deb_q[9]),
        .I3(p_0_in21_in),
        .I4(p_1_in299_in),
        .I5(p_0_in297_in),
        .O(\s_reg_int_pol_reg[9]_0 ));
  FDCE \s_reg_int_sts_reg[0] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[0]_1 ),
        .Q(\s_reg_int_sts_reg[0]_0 ));
  FDCE \s_reg_int_sts_reg[10] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[10]_0 ),
        .Q(p_1_in157_in));
  FDCE \s_reg_int_sts_reg[11] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[11]_0 ),
        .Q(p_1_in159_in));
  FDCE \s_reg_int_sts_reg[12] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[12]_0 ),
        .Q(p_1_in161_in));
  FDCE \s_reg_int_sts_reg[13] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[13]_0 ),
        .Q(p_1_in163_in));
  FDCE \s_reg_int_sts_reg[14] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[14]_0 ),
        .Q(p_1_in165_in));
  FDCE \s_reg_int_sts_reg[15] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts[15]_i_1_n_0 ),
        .Q(p_1_in167_in));
  FDCE \s_reg_int_sts_reg[16] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[16]_0 ),
        .Q(p_1_in169_in));
  FDCE \s_reg_int_sts_reg[17] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[17]_0 ),
        .Q(p_1_in171_in));
  FDCE \s_reg_int_sts_reg[18] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts[18]_i_1_n_0 ),
        .Q(p_1_in173_in));
  FDCE \s_reg_int_sts_reg[19] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[19]_0 ),
        .Q(p_1_in175_in));
  FDCE \s_reg_int_sts_reg[1] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[1]_0 ),
        .Q(p_1_in139_in));
  FDCE \s_reg_int_sts_reg[20] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[20]_0 ),
        .Q(p_1_in177_in));
  FDCE \s_reg_int_sts_reg[21] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[21]_0 ),
        .Q(p_1_in179_in));
  FDCE \s_reg_int_sts_reg[22] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts[22]_i_1_n_0 ),
        .Q(p_1_in181_in));
  FDCE \s_reg_int_sts_reg[23] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[23]_0 ),
        .Q(p_1_in183_in));
  FDCE \s_reg_int_sts_reg[24] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[24]_0 ),
        .Q(p_1_in185_in));
  FDCE \s_reg_int_sts_reg[25] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[25]_0 ),
        .Q(p_1_in187_in));
  FDCE \s_reg_int_sts_reg[26] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts[26]_i_1_n_0 ),
        .Q(p_1_in189_in));
  FDCE \s_reg_int_sts_reg[27] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[27]_0 ),
        .Q(p_1_in191_in));
  FDCE \s_reg_int_sts_reg[28] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[28]_0 ),
        .Q(p_1_in193_in));
  FDCE \s_reg_int_sts_reg[29] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[29]_0 ),
        .Q(p_1_in195_in));
  FDCE \s_reg_int_sts_reg[2] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts[2]_i_1_n_0 ),
        .Q(p_1_in141_in));
  FDCE \s_reg_int_sts_reg[30] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts[30]_i_1_n_0 ),
        .Q(p_1_in197_in));
  FDCE \s_reg_int_sts_reg[31] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[31]_0 ),
        .Q(p_1_in199_in));
  FDCE \s_reg_int_sts_reg[3] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[3]_0 ),
        .Q(p_1_in143_in));
  FDCE \s_reg_int_sts_reg[4] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts[4]_i_1_n_0 ),
        .Q(p_1_in145_in));
  FDCE \s_reg_int_sts_reg[5] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[5]_0 ),
        .Q(p_1_in147_in));
  FDCE \s_reg_int_sts_reg[6] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[6]_0 ),
        .Q(p_1_in149_in));
  FDCE \s_reg_int_sts_reg[7] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[7]_0 ),
        .Q(p_1_in151_in));
  FDCE \s_reg_int_sts_reg[8] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts[8]_i_1_n_0 ),
        .Q(p_1_in153_in));
  FDCE \s_reg_int_sts_reg[9] 
       (.C(CLK),
        .CE(1'b1),
        .CLR(s_axi_aresetn),
        .D(\s_reg_int_sts_reg[9]_0 ),
        .Q(p_1_in155_in));
  FDCE \s_reg_int_typ_reg[0] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_int_typ_reg_n_0_[0] ));
  FDCE \s_reg_int_typ_reg[10] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(p_0_in301_in));
  FDCE \s_reg_int_typ_reg[11] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(p_0_in305_in));
  FDCE \s_reg_int_typ_reg[12] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(p_0_in309_in));
  FDCE \s_reg_int_typ_reg[13] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(p_0_in313_in));
  FDCE \s_reg_int_typ_reg[14] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(p_0_in317_in));
  FDCE \s_reg_int_typ_reg[15] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(p_0_in321_in));
  FDCE \s_reg_int_typ_reg[16] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(p_0_in325_in));
  FDCE \s_reg_int_typ_reg[17] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(p_0_in329_in));
  FDCE \s_reg_int_typ_reg[18] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(p_0_in333_in));
  FDCE \s_reg_int_typ_reg[19] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(p_0_in337_in));
  FDCE \s_reg_int_typ_reg[1] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_int_typ_reg_n_0_[1] ));
  FDCE \s_reg_int_typ_reg[20] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(p_0_in341_in));
  FDCE \s_reg_int_typ_reg[21] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(p_0_in345_in));
  FDCE \s_reg_int_typ_reg[22] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(p_0_in349_in));
  FDCE \s_reg_int_typ_reg[23] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(p_0_in353_in));
  FDCE \s_reg_int_typ_reg[24] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(p_0_in357_in));
  FDCE \s_reg_int_typ_reg[25] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(p_0_in361_in));
  FDCE \s_reg_int_typ_reg[26] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(p_0_in365_in));
  FDCE \s_reg_int_typ_reg[27] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(p_0_in369_in));
  FDCE \s_reg_int_typ_reg[28] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(p_0_in373_in));
  FDCE \s_reg_int_typ_reg[29] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(p_0_in377_in));
  FDCE \s_reg_int_typ_reg[2] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(p_0_in269_in));
  FDCE \s_reg_int_typ_reg[30] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(p_0_in381_in));
  FDCE \s_reg_int_typ_reg[31] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(p_0_in385_in));
  FDCE \s_reg_int_typ_reg[3] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(p_0_in273_in));
  FDCE \s_reg_int_typ_reg[4] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(p_0_in277_in));
  FDCE \s_reg_int_typ_reg[5] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(p_0_in281_in));
  FDCE \s_reg_int_typ_reg[6] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(p_0_in285_in));
  FDCE \s_reg_int_typ_reg[7] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(p_0_in289_in));
  FDCE \s_reg_int_typ_reg[8] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(p_0_in293_in));
  FDCE \s_reg_int_typ_reg[9] 
       (.C(CLK),
        .CE(\s_reg_int_typ_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(p_0_in297_in));
  FDCE \s_reg_inv_in_reg[0] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_inv_in_reg_n_0_[0] ));
  FDCE \s_reg_inv_in_reg[10] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(p_0_in99_in));
  FDCE \s_reg_inv_in_reg[11] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(p_0_in97_in));
  FDCE \s_reg_inv_in_reg[12] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(p_0_in95_in));
  FDCE \s_reg_inv_in_reg[13] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(p_0_in93_in));
  FDCE \s_reg_inv_in_reg[14] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(p_0_in91_in));
  FDCE \s_reg_inv_in_reg[15] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(p_0_in89_in));
  FDCE \s_reg_inv_in_reg[16] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(p_0_in87_in));
  FDCE \s_reg_inv_in_reg[17] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(p_0_in85_in));
  FDCE \s_reg_inv_in_reg[18] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(p_0_in83_in));
  FDCE \s_reg_inv_in_reg[19] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(p_0_in81_in));
  FDCE \s_reg_inv_in_reg[1] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(p_0_in117_in));
  FDCE \s_reg_inv_in_reg[20] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(p_0_in79_in));
  FDCE \s_reg_inv_in_reg[21] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(p_0_in77_in));
  FDCE \s_reg_inv_in_reg[22] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(p_0_in75_in));
  FDCE \s_reg_inv_in_reg[23] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(p_0_in73_in));
  FDCE \s_reg_inv_in_reg[24] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(p_0_in71_in));
  FDCE \s_reg_inv_in_reg[25] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(p_0_in69_in));
  FDCE \s_reg_inv_in_reg[26] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(p_0_in67_in));
  FDCE \s_reg_inv_in_reg[27] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(p_0_in65_in));
  FDCE \s_reg_inv_in_reg[28] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(p_0_in63_in));
  FDCE \s_reg_inv_in_reg[29] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(p_0_in61_in));
  FDCE \s_reg_inv_in_reg[2] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(p_0_in115_in));
  FDCE \s_reg_inv_in_reg[30] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(p_0_in59_in));
  FDCE \s_reg_inv_in_reg[31] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(p_0_in57_in));
  FDCE \s_reg_inv_in_reg[3] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(p_0_in113_in));
  FDCE \s_reg_inv_in_reg[4] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(p_0_in111_in));
  FDCE \s_reg_inv_in_reg[5] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(p_0_in109_in));
  FDCE \s_reg_inv_in_reg[6] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(p_0_in107_in));
  FDCE \s_reg_inv_in_reg[7] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(p_0_in105_in));
  FDCE \s_reg_inv_in_reg[8] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(p_0_in103_in));
  FDCE \s_reg_inv_in_reg[9] 
       (.C(CLK),
        .CE(\s_reg_inv_in_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(p_0_in101_in));
  FDCE \s_reg_inv_out_reg[0] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_inv_out_reg[31]_0 [0]));
  FDCE \s_reg_inv_out_reg[10] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_inv_out_reg[31]_0 [10]));
  FDCE \s_reg_inv_out_reg[11] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_inv_out_reg[31]_0 [11]));
  FDCE \s_reg_inv_out_reg[12] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_inv_out_reg[31]_0 [12]));
  FDCE \s_reg_inv_out_reg[13] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_inv_out_reg[31]_0 [13]));
  FDCE \s_reg_inv_out_reg[14] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_inv_out_reg[31]_0 [14]));
  FDCE \s_reg_inv_out_reg[15] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_inv_out_reg[31]_0 [15]));
  FDCE \s_reg_inv_out_reg[16] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_inv_out_reg[31]_0 [16]));
  FDCE \s_reg_inv_out_reg[17] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_inv_out_reg[31]_0 [17]));
  FDCE \s_reg_inv_out_reg[18] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_inv_out_reg[31]_0 [18]));
  FDCE \s_reg_inv_out_reg[19] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_inv_out_reg[31]_0 [19]));
  FDCE \s_reg_inv_out_reg[1] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_inv_out_reg[31]_0 [1]));
  FDCE \s_reg_inv_out_reg[20] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_inv_out_reg[31]_0 [20]));
  FDCE \s_reg_inv_out_reg[21] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_inv_out_reg[31]_0 [21]));
  FDCE \s_reg_inv_out_reg[22] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_inv_out_reg[31]_0 [22]));
  FDCE \s_reg_inv_out_reg[23] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_inv_out_reg[31]_0 [23]));
  FDCE \s_reg_inv_out_reg[24] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_inv_out_reg[31]_0 [24]));
  FDCE \s_reg_inv_out_reg[25] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_inv_out_reg[31]_0 [25]));
  FDCE \s_reg_inv_out_reg[26] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_inv_out_reg[31]_0 [26]));
  FDCE \s_reg_inv_out_reg[27] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_inv_out_reg[31]_0 [27]));
  FDCE \s_reg_inv_out_reg[28] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_inv_out_reg[31]_0 [28]));
  FDCE \s_reg_inv_out_reg[29] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_inv_out_reg[31]_0 [29]));
  FDCE \s_reg_inv_out_reg[2] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_inv_out_reg[31]_0 [2]));
  FDCE \s_reg_inv_out_reg[30] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_inv_out_reg[31]_0 [30]));
  FDCE \s_reg_inv_out_reg[31] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_inv_out_reg[31]_0 [31]));
  FDCE \s_reg_inv_out_reg[3] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_inv_out_reg[31]_0 [3]));
  FDCE \s_reg_inv_out_reg[4] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_inv_out_reg[31]_0 [4]));
  FDCE \s_reg_inv_out_reg[5] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_inv_out_reg[31]_0 [5]));
  FDCE \s_reg_inv_out_reg[6] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_inv_out_reg[31]_0 [6]));
  FDCE \s_reg_inv_out_reg[7] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_inv_out_reg[31]_0 [7]));
  FDCE \s_reg_inv_out_reg[8] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_inv_out_reg[31]_0 [8]));
  FDCE \s_reg_inv_out_reg[9] 
       (.C(CLK),
        .CE(\s_reg_inv_out_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_inv_out_reg[31]_0 [9]));
  FDCE \s_reg_od_en_reg[0] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_od_en_reg[31]_0 [0]));
  FDCE \s_reg_od_en_reg[10] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_od_en_reg[31]_0 [10]));
  FDCE \s_reg_od_en_reg[11] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_od_en_reg[31]_0 [11]));
  FDCE \s_reg_od_en_reg[12] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_od_en_reg[31]_0 [12]));
  FDCE \s_reg_od_en_reg[13] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_od_en_reg[31]_0 [13]));
  FDCE \s_reg_od_en_reg[14] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_od_en_reg[31]_0 [14]));
  FDCE \s_reg_od_en_reg[15] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_od_en_reg[31]_0 [15]));
  FDCE \s_reg_od_en_reg[16] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_od_en_reg[31]_0 [16]));
  FDCE \s_reg_od_en_reg[17] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_od_en_reg[31]_0 [17]));
  FDCE \s_reg_od_en_reg[18] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_od_en_reg[31]_0 [18]));
  FDCE \s_reg_od_en_reg[19] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_od_en_reg[31]_0 [19]));
  FDCE \s_reg_od_en_reg[1] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_od_en_reg[31]_0 [1]));
  FDCE \s_reg_od_en_reg[20] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_od_en_reg[31]_0 [20]));
  FDCE \s_reg_od_en_reg[21] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_od_en_reg[31]_0 [21]));
  FDCE \s_reg_od_en_reg[22] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_od_en_reg[31]_0 [22]));
  FDCE \s_reg_od_en_reg[23] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_od_en_reg[31]_0 [23]));
  FDCE \s_reg_od_en_reg[24] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_od_en_reg[31]_0 [24]));
  FDCE \s_reg_od_en_reg[25] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_od_en_reg[31]_0 [25]));
  FDCE \s_reg_od_en_reg[26] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_od_en_reg[31]_0 [26]));
  FDCE \s_reg_od_en_reg[27] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_od_en_reg[31]_0 [27]));
  FDCE \s_reg_od_en_reg[28] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_od_en_reg[31]_0 [28]));
  FDCE \s_reg_od_en_reg[29] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_od_en_reg[31]_0 [29]));
  FDCE \s_reg_od_en_reg[2] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_od_en_reg[31]_0 [2]));
  FDCE \s_reg_od_en_reg[30] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_od_en_reg[31]_0 [30]));
  FDCE \s_reg_od_en_reg[31] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_od_en_reg[31]_0 [31]));
  FDCE \s_reg_od_en_reg[3] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_od_en_reg[31]_0 [3]));
  FDCE \s_reg_od_en_reg[4] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_od_en_reg[31]_0 [4]));
  FDCE \s_reg_od_en_reg[5] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_od_en_reg[31]_0 [5]));
  FDCE \s_reg_od_en_reg[6] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_od_en_reg[31]_0 [6]));
  FDCE \s_reg_od_en_reg[7] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_od_en_reg[31]_0 [7]));
  FDCE \s_reg_od_en_reg[8] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_od_en_reg[31]_0 [8]));
  FDCE \s_reg_od_en_reg[9] 
       (.C(CLK),
        .CE(\s_reg_od_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_od_en_reg[31]_0 [9]));
  FDCE \s_reg_pd_en_reg[0] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pd_en_reg_n_0_[0] ));
  FDCE \s_reg_pd_en_reg[10] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pd_en_reg_n_0_[10] ));
  FDCE \s_reg_pd_en_reg[11] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pd_en_reg_n_0_[11] ));
  FDCE \s_reg_pd_en_reg[12] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pd_en_reg_n_0_[12] ));
  FDCE \s_reg_pd_en_reg[13] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pd_en_reg_n_0_[13] ));
  FDCE \s_reg_pd_en_reg[14] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pd_en_reg_n_0_[14] ));
  FDCE \s_reg_pd_en_reg[15] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pd_en_reg_n_0_[15] ));
  FDCE \s_reg_pd_en_reg[16] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_pd_en_reg_n_0_[16] ));
  FDCE \s_reg_pd_en_reg[17] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_pd_en_reg_n_0_[17] ));
  FDCE \s_reg_pd_en_reg[18] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_pd_en_reg_n_0_[18] ));
  FDCE \s_reg_pd_en_reg[19] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_pd_en_reg_n_0_[19] ));
  FDCE \s_reg_pd_en_reg[1] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pd_en_reg_n_0_[1] ));
  FDCE \s_reg_pd_en_reg[20] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_pd_en_reg_n_0_[20] ));
  FDCE \s_reg_pd_en_reg[21] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_pd_en_reg_n_0_[21] ));
  FDCE \s_reg_pd_en_reg[22] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_pd_en_reg_n_0_[22] ));
  FDCE \s_reg_pd_en_reg[23] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_pd_en_reg_n_0_[23] ));
  FDCE \s_reg_pd_en_reg[24] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_pd_en_reg_n_0_[24] ));
  FDCE \s_reg_pd_en_reg[25] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_pd_en_reg_n_0_[25] ));
  FDCE \s_reg_pd_en_reg[26] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_pd_en_reg_n_0_[26] ));
  FDCE \s_reg_pd_en_reg[27] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_pd_en_reg_n_0_[27] ));
  FDCE \s_reg_pd_en_reg[28] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_pd_en_reg_n_0_[28] ));
  FDCE \s_reg_pd_en_reg[29] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_pd_en_reg_n_0_[29] ));
  FDCE \s_reg_pd_en_reg[2] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pd_en_reg_n_0_[2] ));
  FDCE \s_reg_pd_en_reg[30] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_pd_en_reg_n_0_[30] ));
  FDCE \s_reg_pd_en_reg[31] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_pd_en_reg_n_0_[31] ));
  FDCE \s_reg_pd_en_reg[3] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pd_en_reg_n_0_[3] ));
  FDCE \s_reg_pd_en_reg[4] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pd_en_reg_n_0_[4] ));
  FDCE \s_reg_pd_en_reg[5] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pd_en_reg_n_0_[5] ));
  FDCE \s_reg_pd_en_reg[6] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pd_en_reg_n_0_[6] ));
  FDCE \s_reg_pd_en_reg[7] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pd_en_reg_n_0_[7] ));
  FDCE \s_reg_pd_en_reg[8] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pd_en_reg_n_0_[8] ));
  FDCE \s_reg_pd_en_reg[9] 
       (.C(CLK),
        .CE(\s_reg_pd_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pd_en_reg_n_0_[9] ));
  FDCE \s_reg_pu_en_reg[0] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pu_en_reg_n_0_[0] ));
  FDCE \s_reg_pu_en_reg[10] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pu_en_reg_n_0_[10] ));
  FDCE \s_reg_pu_en_reg[11] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pu_en_reg_n_0_[11] ));
  FDCE \s_reg_pu_en_reg[12] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pu_en_reg_n_0_[12] ));
  FDCE \s_reg_pu_en_reg[13] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pu_en_reg_n_0_[13] ));
  FDCE \s_reg_pu_en_reg[14] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pu_en_reg_n_0_[14] ));
  FDCE \s_reg_pu_en_reg[15] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pu_en_reg_n_0_[15] ));
  FDCE \s_reg_pu_en_reg[16] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_pu_en_reg_n_0_[16] ));
  FDCE \s_reg_pu_en_reg[17] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_pu_en_reg_n_0_[17] ));
  FDCE \s_reg_pu_en_reg[18] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_pu_en_reg_n_0_[18] ));
  FDCE \s_reg_pu_en_reg[19] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_pu_en_reg_n_0_[19] ));
  FDCE \s_reg_pu_en_reg[1] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pu_en_reg_n_0_[1] ));
  FDCE \s_reg_pu_en_reg[20] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_pu_en_reg_n_0_[20] ));
  FDCE \s_reg_pu_en_reg[21] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_pu_en_reg_n_0_[21] ));
  FDCE \s_reg_pu_en_reg[22] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_pu_en_reg_n_0_[22] ));
  FDCE \s_reg_pu_en_reg[23] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_pu_en_reg_n_0_[23] ));
  FDCE \s_reg_pu_en_reg[24] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_pu_en_reg_n_0_[24] ));
  FDCE \s_reg_pu_en_reg[25] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_pu_en_reg_n_0_[25] ));
  FDCE \s_reg_pu_en_reg[26] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_pu_en_reg_n_0_[26] ));
  FDCE \s_reg_pu_en_reg[27] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_pu_en_reg_n_0_[27] ));
  FDCE \s_reg_pu_en_reg[28] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_pu_en_reg_n_0_[28] ));
  FDCE \s_reg_pu_en_reg[29] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_pu_en_reg_n_0_[29] ));
  FDCE \s_reg_pu_en_reg[2] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pu_en_reg_n_0_[2] ));
  FDCE \s_reg_pu_en_reg[30] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_pu_en_reg_n_0_[30] ));
  FDCE \s_reg_pu_en_reg[31] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_pu_en_reg_n_0_[31] ));
  FDCE \s_reg_pu_en_reg[3] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pu_en_reg_n_0_[3] ));
  FDCE \s_reg_pu_en_reg[4] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pu_en_reg_n_0_[4] ));
  FDCE \s_reg_pu_en_reg[5] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pu_en_reg_n_0_[5] ));
  FDCE \s_reg_pu_en_reg[6] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pu_en_reg_n_0_[6] ));
  FDCE \s_reg_pu_en_reg[7] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pu_en_reg_n_0_[7] ));
  FDCE \s_reg_pu_en_reg[8] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pu_en_reg_n_0_[8] ));
  FDCE \s_reg_pu_en_reg[9] 
       (.C(CLK),
        .CE(\s_reg_pu_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pu_en_reg_n_0_[9] ));
  FDCE \s_reg_pwm_cfg_reg[0] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(Q[0]));
  FDCE \s_reg_pwm_cfg_reg[10] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(Q[10]));
  FDCE \s_reg_pwm_cfg_reg[11] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(Q[11]));
  FDCE \s_reg_pwm_cfg_reg[12] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(Q[12]));
  FDCE \s_reg_pwm_cfg_reg[13] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(Q[13]));
  FDCE \s_reg_pwm_cfg_reg[14] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(Q[14]));
  FDCE \s_reg_pwm_cfg_reg[15] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(Q[15]));
  FDCE \s_reg_pwm_cfg_reg[16] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(Q[16]));
  FDCE \s_reg_pwm_cfg_reg[17] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(Q[17]));
  FDCE \s_reg_pwm_cfg_reg[18] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(Q[18]));
  FDCE \s_reg_pwm_cfg_reg[19] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(Q[19]));
  FDCE \s_reg_pwm_cfg_reg[1] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(Q[1]));
  FDCE \s_reg_pwm_cfg_reg[20] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(Q[20]));
  FDCE \s_reg_pwm_cfg_reg[21] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(Q[21]));
  FDCE \s_reg_pwm_cfg_reg[22] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(Q[22]));
  FDCE \s_reg_pwm_cfg_reg[23] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(Q[23]));
  FDCE \s_reg_pwm_cfg_reg[24] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(Q[24]));
  FDCE \s_reg_pwm_cfg_reg[25] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(Q[25]));
  FDCE \s_reg_pwm_cfg_reg[26] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(Q[26]));
  FDCE \s_reg_pwm_cfg_reg[27] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(Q[27]));
  FDCE \s_reg_pwm_cfg_reg[28] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(Q[28]));
  FDCE \s_reg_pwm_cfg_reg[29] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(Q[29]));
  FDCE \s_reg_pwm_cfg_reg[2] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(Q[2]));
  FDCE \s_reg_pwm_cfg_reg[30] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(Q[30]));
  FDCE \s_reg_pwm_cfg_reg[31] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(Q[31]));
  FDCE \s_reg_pwm_cfg_reg[3] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(Q[3]));
  FDCE \s_reg_pwm_cfg_reg[4] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(Q[4]));
  FDCE \s_reg_pwm_cfg_reg[5] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(Q[5]));
  FDCE \s_reg_pwm_cfg_reg[6] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(Q[6]));
  FDCE \s_reg_pwm_cfg_reg[7] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(Q[7]));
  FDCE \s_reg_pwm_cfg_reg[8] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(Q[8]));
  FDCE \s_reg_pwm_cfg_reg[9] 
       (.C(CLK),
        .CE(\s_reg_pwm_cfg_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(Q[9]));
  FDCE \s_reg_pwm_duty_reg[0][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][0] ));
  FDCE \s_reg_pwm_duty_reg[0][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][10] ));
  FDCE \s_reg_pwm_duty_reg[0][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[0][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[0][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[0][15]_0 [4]));
  FDCE \s_reg_pwm_duty_reg[0][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[0][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[0][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][14] ));
  FDCE \s_reg_pwm_duty_reg[0][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[0][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[0][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][1] ));
  FDCE \s_reg_pwm_duty_reg[0][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[0][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[0][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][3] ));
  FDCE \s_reg_pwm_duty_reg[0][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][4] ));
  FDCE \s_reg_pwm_duty_reg[0][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][5] ));
  FDCE \s_reg_pwm_duty_reg[0][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[0][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[0][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][7] ));
  FDCE \s_reg_pwm_duty_reg[0][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg_n_0_[0][8] ));
  FDCE \s_reg_pwm_duty_reg[0][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[0][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[0][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[10][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[10][0] ));
  FDCE \s_reg_pwm_duty_reg[10][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[10][10] ));
  FDCE \s_reg_pwm_duty_reg[10][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[10][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[10][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [7]));
  FDCE \s_reg_pwm_duty_reg[10][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [8]));
  FDCE \s_reg_pwm_duty_reg[10][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [9]));
  FDCE \s_reg_pwm_duty_reg[10][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[10][1] ));
  FDCE \s_reg_pwm_duty_reg[10][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[10][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[10][3] ));
  FDCE \s_reg_pwm_duty_reg[10][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[10][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[10][5] ));
  FDCE \s_reg_pwm_duty_reg[10][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[10][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[10][7] ));
  FDCE \s_reg_pwm_duty_reg[10][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[10][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[10][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[10][15]_0 [4]));
  FDCE \s_reg_pwm_duty_reg[1][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][0] ));
  FDCE \s_reg_pwm_duty_reg[1][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][10] ));
  FDCE \s_reg_pwm_duty_reg[1][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[1][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[1][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[1][15]_0 [4]));
  FDCE \s_reg_pwm_duty_reg[1][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[1][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[1][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][14] ));
  FDCE \s_reg_pwm_duty_reg[1][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[1][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[1][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][1] ));
  FDCE \s_reg_pwm_duty_reg[1][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[1][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[1][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][3] ));
  FDCE \s_reg_pwm_duty_reg[1][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][4] ));
  FDCE \s_reg_pwm_duty_reg[1][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][5] ));
  FDCE \s_reg_pwm_duty_reg[1][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[1][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[1][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][7] ));
  FDCE \s_reg_pwm_duty_reg[1][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg_n_0_[1][8] ));
  FDCE \s_reg_pwm_duty_reg[1][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[1][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[1][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[2][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][0] ));
  FDCE \s_reg_pwm_duty_reg[2][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][10] ));
  FDCE \s_reg_pwm_duty_reg[2][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][11] ));
  FDCE \s_reg_pwm_duty_reg[2][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[2][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[2][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][13] ));
  FDCE \s_reg_pwm_duty_reg[2][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][14] ));
  FDCE \s_reg_pwm_duty_reg[2][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[2][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[2][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][1] ));
  FDCE \s_reg_pwm_duty_reg[2][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[2][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[2][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][3] ));
  FDCE \s_reg_pwm_duty_reg[2][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][4] ));
  FDCE \s_reg_pwm_duty_reg[2][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][5] ));
  FDCE \s_reg_pwm_duty_reg[2][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][6] ));
  FDCE \s_reg_pwm_duty_reg[2][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][7] ));
  FDCE \s_reg_pwm_duty_reg[2][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][8] ));
  FDCE \s_reg_pwm_duty_reg[2][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[2][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg_n_0_[2][9] ));
  FDCE \s_reg_pwm_duty_reg[3][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][0] ));
  FDCE \s_reg_pwm_duty_reg[3][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][10] ));
  FDCE \s_reg_pwm_duty_reg[3][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][11] ));
  FDCE \s_reg_pwm_duty_reg[3][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[3][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[3][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][13] ));
  FDCE \s_reg_pwm_duty_reg[3][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][14] ));
  FDCE \s_reg_pwm_duty_reg[3][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[3][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[3][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][1] ));
  FDCE \s_reg_pwm_duty_reg[3][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[3][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[3][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][3] ));
  FDCE \s_reg_pwm_duty_reg[3][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg[3][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[3][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][5] ));
  FDCE \s_reg_pwm_duty_reg[3][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][6] ));
  FDCE \s_reg_pwm_duty_reg[3][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][7] ));
  FDCE \s_reg_pwm_duty_reg[3][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][8] ));
  FDCE \s_reg_pwm_duty_reg[3][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[3][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg_n_0_[3][9] ));
  FDCE \s_reg_pwm_duty_reg[4][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[4][0] ));
  FDCE \s_reg_pwm_duty_reg[4][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[4][10] ));
  FDCE \s_reg_pwm_duty_reg[4][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[4][15]_0 [4]));
  FDCE \s_reg_pwm_duty_reg[4][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[4][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[4][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[4][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[4][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg_n_0_[4][14] ));
  FDCE \s_reg_pwm_duty_reg[4][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[4][15]_0 [7]));
  FDCE \s_reg_pwm_duty_reg[4][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[4][1] ));
  FDCE \s_reg_pwm_duty_reg[4][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[4][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[4][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[4][3] ));
  FDCE \s_reg_pwm_duty_reg[4][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg[4][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[4][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[4][5] ));
  FDCE \s_reg_pwm_duty_reg[4][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[4][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[4][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[4][7] ));
  FDCE \s_reg_pwm_duty_reg[4][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg_n_0_[4][8] ));
  FDCE \s_reg_pwm_duty_reg[4][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[4][8]_1 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[4][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[5][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[5][0] ));
  FDCE \s_reg_pwm_duty_reg[5][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[5][10] ));
  FDCE \s_reg_pwm_duty_reg[5][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[5][15]_0 [4]));
  FDCE \s_reg_pwm_duty_reg[5][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[5][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[5][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[5][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[5][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg_n_0_[5][14] ));
  FDCE \s_reg_pwm_duty_reg[5][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[5][15]_0 [7]));
  FDCE \s_reg_pwm_duty_reg[5][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[5][1] ));
  FDCE \s_reg_pwm_duty_reg[5][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[5][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[5][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[5][3] ));
  FDCE \s_reg_pwm_duty_reg[5][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg[5][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[5][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[5][5] ));
  FDCE \s_reg_pwm_duty_reg[5][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[5][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[5][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[5][7] ));
  FDCE \s_reg_pwm_duty_reg[5][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg_n_0_[5][8] ));
  FDCE \s_reg_pwm_duty_reg[5][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[5][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[5][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[6][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][0] ));
  FDCE \s_reg_pwm_duty_reg[6][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][10] ));
  FDCE \s_reg_pwm_duty_reg[6][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[6][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[6][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[6][15]_0 [4]));
  FDCE \s_reg_pwm_duty_reg[6][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[6][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[6][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][14] ));
  FDCE \s_reg_pwm_duty_reg[6][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[6][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[6][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][1] ));
  FDCE \s_reg_pwm_duty_reg[6][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[6][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[6][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][3] ));
  FDCE \s_reg_pwm_duty_reg[6][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][4] ));
  FDCE \s_reg_pwm_duty_reg[6][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][5] ));
  FDCE \s_reg_pwm_duty_reg[6][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[6][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[6][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][7] ));
  FDCE \s_reg_pwm_duty_reg[6][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg_n_0_[6][8] ));
  FDCE \s_reg_pwm_duty_reg[6][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[6][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[6][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[7][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[7][0] ));
  FDCE \s_reg_pwm_duty_reg[7][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[7][10] ));
  FDCE \s_reg_pwm_duty_reg[7][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[7][15]_0 [4]));
  FDCE \s_reg_pwm_duty_reg[7][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[7][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[7][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[7][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[7][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg_n_0_[7][14] ));
  FDCE \s_reg_pwm_duty_reg[7][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[7][15]_0 [7]));
  FDCE \s_reg_pwm_duty_reg[7][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[7][1] ));
  FDCE \s_reg_pwm_duty_reg[7][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[7][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[7][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[7][3] ));
  FDCE \s_reg_pwm_duty_reg[7][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg[7][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[7][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[7][5] ));
  FDCE \s_reg_pwm_duty_reg[7][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[7][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[7][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[7][7] ));
  FDCE \s_reg_pwm_duty_reg[7][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg_n_0_[7][8] ));
  FDCE \s_reg_pwm_duty_reg[7][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[7][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[7][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[8][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[8][0] ));
  FDCE \s_reg_pwm_duty_reg[8][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[8][10] ));
  FDCE \s_reg_pwm_duty_reg[8][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[8][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[8][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [7]));
  FDCE \s_reg_pwm_duty_reg[8][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [8]));
  FDCE \s_reg_pwm_duty_reg[8][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [9]));
  FDCE \s_reg_pwm_duty_reg[8][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[8][1] ));
  FDCE \s_reg_pwm_duty_reg[8][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[8][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[8][3] ));
  FDCE \s_reg_pwm_duty_reg[8][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[8][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[8][5] ));
  FDCE \s_reg_pwm_duty_reg[8][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[8][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[8][7] ));
  FDCE \s_reg_pwm_duty_reg[8][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[8][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[8][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[8][15]_0 [4]));
  FDCE \s_reg_pwm_duty_reg[9][0] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_duty_reg_n_0_[9][0] ));
  FDCE \s_reg_pwm_duty_reg[9][10] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_duty_reg_n_0_[9][10] ));
  FDCE \s_reg_pwm_duty_reg[9][11] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [5]));
  FDCE \s_reg_pwm_duty_reg[9][12] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [6]));
  FDCE \s_reg_pwm_duty_reg[9][13] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [7]));
  FDCE \s_reg_pwm_duty_reg[9][14] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [8]));
  FDCE \s_reg_pwm_duty_reg[9][15] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [9]));
  FDCE \s_reg_pwm_duty_reg[9][1] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_duty_reg_n_0_[9][1] ));
  FDCE \s_reg_pwm_duty_reg[9][2] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [0]));
  FDCE \s_reg_pwm_duty_reg[9][3] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_duty_reg_n_0_[9][3] ));
  FDCE \s_reg_pwm_duty_reg[9][4] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [1]));
  FDCE \s_reg_pwm_duty_reg[9][5] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_duty_reg_n_0_[9][5] ));
  FDCE \s_reg_pwm_duty_reg[9][6] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [2]));
  FDCE \s_reg_pwm_duty_reg[9][7] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_duty_reg_n_0_[9][7] ));
  FDCE \s_reg_pwm_duty_reg[9][8] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [3]));
  FDCE \s_reg_pwm_duty_reg[9][9] 
       (.C(CLK),
        .CE(\s_reg_pwm_duty_reg[9][8]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_duty_reg[9][15]_0 [4]));
  FDCE \s_reg_pwm_en_reg[0] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_pwm_en_reg[31]_0 [0]));
  FDCE \s_reg_pwm_en_reg[10] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_pwm_en_reg[31]_0 [10]));
  FDCE \s_reg_pwm_en_reg[11] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_pwm_en_reg[31]_0 [11]));
  FDCE \s_reg_pwm_en_reg[12] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_pwm_en_reg[31]_0 [12]));
  FDCE \s_reg_pwm_en_reg[13] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_pwm_en_reg[31]_0 [13]));
  FDCE \s_reg_pwm_en_reg[14] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_pwm_en_reg[31]_0 [14]));
  FDCE \s_reg_pwm_en_reg[15] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_pwm_en_reg[31]_0 [15]));
  FDCE \s_reg_pwm_en_reg[16] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_pwm_en_reg[31]_0 [16]));
  FDCE \s_reg_pwm_en_reg[17] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_pwm_en_reg[31]_0 [17]));
  FDCE \s_reg_pwm_en_reg[18] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_pwm_en_reg[31]_0 [18]));
  FDCE \s_reg_pwm_en_reg[19] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_pwm_en_reg[31]_0 [19]));
  FDCE \s_reg_pwm_en_reg[1] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_pwm_en_reg[31]_0 [1]));
  FDCE \s_reg_pwm_en_reg[20] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_pwm_en_reg[31]_0 [20]));
  FDCE \s_reg_pwm_en_reg[21] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_pwm_en_reg[31]_0 [21]));
  FDCE \s_reg_pwm_en_reg[22] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_pwm_en_reg[31]_0 [22]));
  FDCE \s_reg_pwm_en_reg[23] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_pwm_en_reg[31]_0 [23]));
  FDCE \s_reg_pwm_en_reg[24] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_pwm_en_reg[31]_0 [24]));
  FDCE \s_reg_pwm_en_reg[25] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_pwm_en_reg[31]_0 [25]));
  FDCE \s_reg_pwm_en_reg[26] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_pwm_en_reg[31]_0 [26]));
  FDCE \s_reg_pwm_en_reg[27] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_pwm_en_reg[31]_0 [27]));
  FDCE \s_reg_pwm_en_reg[28] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_pwm_en_reg[31]_0 [28]));
  FDCE \s_reg_pwm_en_reg[29] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_pwm_en_reg[31]_0 [29]));
  FDCE \s_reg_pwm_en_reg[2] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_pwm_en_reg[31]_0 [2]));
  FDCE \s_reg_pwm_en_reg[30] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_pwm_en_reg[31]_0 [30]));
  FDCE \s_reg_pwm_en_reg[31] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_pwm_en_reg[31]_0 [31]));
  FDCE \s_reg_pwm_en_reg[3] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_pwm_en_reg[31]_0 [3]));
  FDCE \s_reg_pwm_en_reg[4] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_pwm_en_reg[31]_0 [4]));
  FDCE \s_reg_pwm_en_reg[5] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_pwm_en_reg[31]_0 [5]));
  FDCE \s_reg_pwm_en_reg[6] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_pwm_en_reg[31]_0 [6]));
  FDCE \s_reg_pwm_en_reg[7] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_pwm_en_reg[31]_0 [7]));
  FDCE \s_reg_pwm_en_reg[8] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_pwm_en_reg[31]_0 [8]));
  FDCE \s_reg_pwm_en_reg[9] 
       (.C(CLK),
        .CE(\s_reg_pwm_en_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_pwm_en_reg[31]_0 [9]));
  FDCE \s_reg_wr_mask_reg[0] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[0]),
        .Q(\s_reg_wr_mask_reg[31]_0 [0]));
  FDCE \s_reg_wr_mask_reg[10] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[10]),
        .Q(\s_reg_wr_mask_reg[31]_0 [10]));
  FDCE \s_reg_wr_mask_reg[11] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[11]),
        .Q(\s_reg_wr_mask_reg[31]_0 [11]));
  FDCE \s_reg_wr_mask_reg[12] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[12]),
        .Q(\s_reg_wr_mask_reg[31]_0 [12]));
  FDCE \s_reg_wr_mask_reg[13] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[13]),
        .Q(\s_reg_wr_mask_reg[31]_0 [13]));
  FDCE \s_reg_wr_mask_reg[14] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[14]),
        .Q(\s_reg_wr_mask_reg[31]_0 [14]));
  FDCE \s_reg_wr_mask_reg[15] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[15]),
        .Q(\s_reg_wr_mask_reg[31]_0 [15]));
  FDCE \s_reg_wr_mask_reg[16] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[16]),
        .Q(\s_reg_wr_mask_reg[31]_0 [16]));
  FDCE \s_reg_wr_mask_reg[17] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[17]),
        .Q(\s_reg_wr_mask_reg[31]_0 [17]));
  FDCE \s_reg_wr_mask_reg[18] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[18]),
        .Q(\s_reg_wr_mask_reg[31]_0 [18]));
  FDCE \s_reg_wr_mask_reg[19] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[19]),
        .Q(\s_reg_wr_mask_reg[31]_0 [19]));
  FDCE \s_reg_wr_mask_reg[1] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[1]),
        .Q(\s_reg_wr_mask_reg[31]_0 [1]));
  FDCE \s_reg_wr_mask_reg[20] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[20]),
        .Q(\s_reg_wr_mask_reg[31]_0 [20]));
  FDCE \s_reg_wr_mask_reg[21] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[21]),
        .Q(\s_reg_wr_mask_reg[31]_0 [21]));
  FDCE \s_reg_wr_mask_reg[22] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[22]),
        .Q(\s_reg_wr_mask_reg[31]_0 [22]));
  FDCE \s_reg_wr_mask_reg[23] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [2]),
        .CLR(s_axi_aresetn),
        .D(D[23]),
        .Q(\s_reg_wr_mask_reg[31]_0 [23]));
  FDCE \s_reg_wr_mask_reg[24] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[24]),
        .Q(\s_reg_wr_mask_reg[31]_0 [24]));
  FDCE \s_reg_wr_mask_reg[25] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[25]),
        .Q(\s_reg_wr_mask_reg[31]_0 [25]));
  FDCE \s_reg_wr_mask_reg[26] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[26]),
        .Q(\s_reg_wr_mask_reg[31]_0 [26]));
  FDCE \s_reg_wr_mask_reg[27] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[27]),
        .Q(\s_reg_wr_mask_reg[31]_0 [27]));
  FDCE \s_reg_wr_mask_reg[28] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[28]),
        .Q(\s_reg_wr_mask_reg[31]_0 [28]));
  FDCE \s_reg_wr_mask_reg[29] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[29]),
        .Q(\s_reg_wr_mask_reg[31]_0 [29]));
  FDCE \s_reg_wr_mask_reg[2] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[2]),
        .Q(\s_reg_wr_mask_reg[31]_0 [2]));
  FDCE \s_reg_wr_mask_reg[30] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[30]),
        .Q(\s_reg_wr_mask_reg[31]_0 [30]));
  FDCE \s_reg_wr_mask_reg[31] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [3]),
        .CLR(s_axi_aresetn),
        .D(D[31]),
        .Q(\s_reg_wr_mask_reg[31]_0 [31]));
  FDCE \s_reg_wr_mask_reg[3] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[3]),
        .Q(\s_reg_wr_mask_reg[31]_0 [3]));
  FDCE \s_reg_wr_mask_reg[4] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[4]),
        .Q(\s_reg_wr_mask_reg[31]_0 [4]));
  FDCE \s_reg_wr_mask_reg[5] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[5]),
        .Q(\s_reg_wr_mask_reg[31]_0 [5]));
  FDCE \s_reg_wr_mask_reg[6] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[6]),
        .Q(\s_reg_wr_mask_reg[31]_0 [6]));
  FDCE \s_reg_wr_mask_reg[7] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [0]),
        .CLR(s_axi_aresetn),
        .D(D[7]),
        .Q(\s_reg_wr_mask_reg[31]_0 [7]));
  FDCE \s_reg_wr_mask_reg[8] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[8]),
        .Q(\s_reg_wr_mask_reg[31]_0 [8]));
  FDCE \s_reg_wr_mask_reg[9] 
       (.C(CLK),
        .CE(\s_reg_wr_mask_reg[24]_0 [1]),
        .CLR(s_axi_aresetn),
        .D(D[9]),
        .Q(\s_reg_wr_mask_reg[31]_0 [9]));
endmodule

module gpio_wrapper
   (\io_TRI[0] ,
    \io_TRI[1] ,
    \io_TRI[2] ,
    \io_TRI[3] ,
    \io_TRI[4] ,
    \io_TRI[5] ,
    \io_TRI[6] ,
    \io_TRI[7] ,
    \io_TRI[8] ,
    \io_TRI[9] ,
    \io_TRI[10] ,
    \io_TRI[11] ,
    \io_TRI[12] ,
    \io_TRI[13] ,
    \io_TRI[14] ,
    \io_TRI[15] ,
    \io_TRI[16] ,
    \io_TRI[17] ,
    \io_TRI[18] ,
    \io_TRI[19] ,
    \io_TRI[20] ,
    \io_TRI[21] ,
    \io_TRI[22] ,
    \io_TRI[23] ,
    \io_TRI[24] ,
    \io_TRI[25] ,
    \io_TRI[26] ,
    \io_TRI[27] ,
    \io_TRI[28] ,
    \io_TRI[29] ,
    \io_TRI[30] ,
    \io_TRI[31] ,
    gpio_i,
    \sync_reg_reg[0] ,
    \sync_reg_reg[0]_0 ,
    \sync_reg_reg[0]_1 ,
    \sync_reg_reg[0]_2 ,
    \sync_reg_reg[0]_3 ,
    \sync_reg_reg[0]_4 ,
    \sync_reg_reg[0]_5 ,
    \sync_reg_reg[0]_6 ,
    p_1_in67_in,
    \sync_reg_reg[0]_7 ,
    p_1_in70_in,
    \sync_reg_reg[0]_8 ,
    p_1_in73_in,
    \sync_reg_reg[0]_9 ,
    p_1_in76_in,
    \sync_reg_reg[0]_10 ,
    p_1_in79_in,
    \sync_reg_reg[0]_11 ,
    p_1_in82_in,
    \sync_reg_reg[0]_12 ,
    p_1_in85_in,
    \sync_reg_reg[0]_13 ,
    p_1_in88_in,
    \sync_reg_reg[0]_14 ,
    p_1_in91_in,
    CO,
    p_1_in94_in,
    p_1_in97_in,
    p_1_in100_in,
    p_1_in103_in,
    p_3_in,
    p_5_in,
    p_7_in,
    p_9_in,
    p_11_in,
    p_13_in,
    p_15_in,
    p_17_in,
    p_19_in,
    p_21_in,
    p_23_in,
    p_25_in,
    p_27_in,
    p_29_in,
    p_31_in,
    p_33_in,
    p_35_in,
    CLK,
    \sync_reg_reg[0]_15 ,
    io_IBUF);
  output \io_TRI[0] ;
  output \io_TRI[1] ;
  output \io_TRI[2] ;
  output \io_TRI[3] ;
  output \io_TRI[4] ;
  output \io_TRI[5] ;
  output \io_TRI[6] ;
  output \io_TRI[7] ;
  output \io_TRI[8] ;
  output \io_TRI[9] ;
  output \io_TRI[10] ;
  output \io_TRI[11] ;
  output \io_TRI[12] ;
  output \io_TRI[13] ;
  output \io_TRI[14] ;
  output \io_TRI[15] ;
  output \io_TRI[16] ;
  output \io_TRI[17] ;
  output \io_TRI[18] ;
  output \io_TRI[19] ;
  output \io_TRI[20] ;
  output \io_TRI[21] ;
  output \io_TRI[22] ;
  output \io_TRI[23] ;
  output \io_TRI[24] ;
  output \io_TRI[25] ;
  output \io_TRI[26] ;
  output \io_TRI[27] ;
  output \io_TRI[28] ;
  output \io_TRI[29] ;
  output \io_TRI[30] ;
  output \io_TRI[31] ;
  output [31:0]gpio_i;
  input [31:0]\sync_reg_reg[0] ;
  input \sync_reg_reg[0]_0 ;
  input [31:0]\sync_reg_reg[0]_1 ;
  input [0:0]\sync_reg_reg[0]_2 ;
  input [31:0]\sync_reg_reg[0]_3 ;
  input [31:0]\sync_reg_reg[0]_4 ;
  input \sync_reg_reg[0]_5 ;
  input [0:0]\sync_reg_reg[0]_6 ;
  input p_1_in67_in;
  input [0:0]\sync_reg_reg[0]_7 ;
  input p_1_in70_in;
  input [0:0]\sync_reg_reg[0]_8 ;
  input p_1_in73_in;
  input [0:0]\sync_reg_reg[0]_9 ;
  input p_1_in76_in;
  input [0:0]\sync_reg_reg[0]_10 ;
  input p_1_in79_in;
  input [0:0]\sync_reg_reg[0]_11 ;
  input p_1_in82_in;
  input [0:0]\sync_reg_reg[0]_12 ;
  input p_1_in85_in;
  input [0:0]\sync_reg_reg[0]_13 ;
  input p_1_in88_in;
  input [0:0]\sync_reg_reg[0]_14 ;
  input p_1_in91_in;
  input [0:0]CO;
  input p_1_in94_in;
  input p_1_in97_in;
  input p_1_in100_in;
  input p_1_in103_in;
  input p_3_in;
  input p_5_in;
  input p_7_in;
  input p_9_in;
  input p_11_in;
  input p_13_in;
  input p_15_in;
  input p_17_in;
  input p_19_in;
  input p_21_in;
  input p_23_in;
  input p_25_in;
  input p_27_in;
  input p_29_in;
  input p_31_in;
  input p_33_in;
  input p_35_in;
  input CLK;
  input \sync_reg_reg[0]_15 ;
  input [31:0]io_IBUF;

  wire CLK;
  wire [0:0]CO;
  wire [31:0]gpio_i;
  wire [31:0]io_IBUF;
  wire \io_TRI[0] ;
  wire \io_TRI[10] ;
  wire \io_TRI[11] ;
  wire \io_TRI[12] ;
  wire \io_TRI[13] ;
  wire \io_TRI[14] ;
  wire \io_TRI[15] ;
  wire \io_TRI[16] ;
  wire \io_TRI[17] ;
  wire \io_TRI[18] ;
  wire \io_TRI[19] ;
  wire \io_TRI[1] ;
  wire \io_TRI[20] ;
  wire \io_TRI[21] ;
  wire \io_TRI[22] ;
  wire \io_TRI[23] ;
  wire \io_TRI[24] ;
  wire \io_TRI[25] ;
  wire \io_TRI[26] ;
  wire \io_TRI[27] ;
  wire \io_TRI[28] ;
  wire \io_TRI[29] ;
  wire \io_TRI[2] ;
  wire \io_TRI[30] ;
  wire \io_TRI[31] ;
  wire \io_TRI[3] ;
  wire \io_TRI[4] ;
  wire \io_TRI[5] ;
  wire \io_TRI[6] ;
  wire \io_TRI[7] ;
  wire \io_TRI[8] ;
  wire \io_TRI[9] ;
  wire p_11_in;
  wire p_13_in;
  wire p_15_in;
  wire p_17_in;
  wire p_19_in;
  wire p_1_in100_in;
  wire p_1_in103_in;
  wire p_1_in67_in;
  wire p_1_in70_in;
  wire p_1_in73_in;
  wire p_1_in76_in;
  wire p_1_in79_in;
  wire p_1_in82_in;
  wire p_1_in85_in;
  wire p_1_in88_in;
  wire p_1_in91_in;
  wire p_1_in94_in;
  wire p_1_in97_in;
  wire p_21_in;
  wire p_23_in;
  wire p_25_in;
  wire p_27_in;
  wire p_29_in;
  wire p_31_in;
  wire p_33_in;
  wire p_35_in;
  wire p_3_in;
  wire p_5_in;
  wire p_7_in;
  wire p_9_in;
  wire [31:0]\sync_reg_reg[0] ;
  wire \sync_reg_reg[0]_0 ;
  wire [31:0]\sync_reg_reg[0]_1 ;
  wire [0:0]\sync_reg_reg[0]_10 ;
  wire [0:0]\sync_reg_reg[0]_11 ;
  wire [0:0]\sync_reg_reg[0]_12 ;
  wire [0:0]\sync_reg_reg[0]_13 ;
  wire [0:0]\sync_reg_reg[0]_14 ;
  wire \sync_reg_reg[0]_15 ;
  wire [0:0]\sync_reg_reg[0]_2 ;
  wire [31:0]\sync_reg_reg[0]_3 ;
  wire [31:0]\sync_reg_reg[0]_4 ;
  wire \sync_reg_reg[0]_5 ;
  wire [0:0]\sync_reg_reg[0]_6 ;
  wire [0:0]\sync_reg_reg[0]_7 ;
  wire [0:0]\sync_reg_reg[0]_8 ;
  wire [0:0]\sync_reg_reg[0]_9 ;

  gpio_bit \gen_gpio_bits[0].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[0]),
        .io_IBUF(io_IBUF[0]),
        .\io_TRI[0] (\io_TRI[0] ),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [0]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_0 ),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_1 [0]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_2 ),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_3 [0]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_4 [0]),
        .\sync_reg_reg[0]_6 (\sync_reg_reg[0]_15 ));
  gpio_bit_0 \gen_gpio_bits[10].u_gpio_bit 
       (.CLK(CLK),
        .CO(CO),
        .gpio_i(gpio_i[10]),
        .io_IBUF(io_IBUF[10]),
        .\io_TRI[10] (\io_TRI[10] ),
        .p_1_in91_in(p_1_in91_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [10]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [10]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [10]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [10]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_1 \gen_gpio_bits[11].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[11]),
        .io_IBUF(io_IBUF[11]),
        .\io_TRI[11] (\io_TRI[11] ),
        .p_1_in94_in(p_1_in94_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [11]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [11]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [11]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [11]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_2 \gen_gpio_bits[12].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[12]),
        .io_IBUF(io_IBUF[12]),
        .\io_TRI[12] (\io_TRI[12] ),
        .p_1_in97_in(p_1_in97_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [12]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [12]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [12]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [12]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_3 \gen_gpio_bits[13].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[13]),
        .io_IBUF(io_IBUF[13]),
        .\io_TRI[13] (\io_TRI[13] ),
        .p_1_in100_in(p_1_in100_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [13]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [13]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [13]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [13]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_4 \gen_gpio_bits[14].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[14]),
        .io_IBUF(io_IBUF[14]),
        .\io_TRI[14] (\io_TRI[14] ),
        .p_1_in103_in(p_1_in103_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [14]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [14]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [14]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [14]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_5 \gen_gpio_bits[15].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[15]),
        .io_IBUF(io_IBUF[15]),
        .\io_TRI[15] (\io_TRI[15] ),
        .p_3_in(p_3_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [15]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [15]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [15]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [15]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_6 \gen_gpio_bits[16].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[16]),
        .io_IBUF(io_IBUF[16]),
        .\io_TRI[16] (\io_TRI[16] ),
        .p_5_in(p_5_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [16]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [16]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [16]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [16]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_7 \gen_gpio_bits[17].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[17]),
        .io_IBUF(io_IBUF[17]),
        .\io_TRI[17] (\io_TRI[17] ),
        .p_7_in(p_7_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [17]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [17]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [17]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [17]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_8 \gen_gpio_bits[18].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[18]),
        .io_IBUF(io_IBUF[18]),
        .\io_TRI[18] (\io_TRI[18] ),
        .p_9_in(p_9_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [18]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [18]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [18]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [18]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_9 \gen_gpio_bits[19].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[19]),
        .io_IBUF(io_IBUF[19]),
        .\io_TRI[19] (\io_TRI[19] ),
        .p_11_in(p_11_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [19]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [19]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [19]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [19]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_10 \gen_gpio_bits[1].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[1]),
        .io_IBUF(io_IBUF[1]),
        .\io_TRI[1] (\io_TRI[1] ),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [1]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_5 ),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_1 [1]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_6 ),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_3 [1]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_4 [1]),
        .\sync_reg_reg[0]_6 (\sync_reg_reg[0]_15 ));
  gpio_bit_11 \gen_gpio_bits[20].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[20]),
        .io_IBUF(io_IBUF[20]),
        .\io_TRI[20] (\io_TRI[20] ),
        .p_13_in(p_13_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [20]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [20]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [20]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [20]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_12 \gen_gpio_bits[21].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[21]),
        .io_IBUF(io_IBUF[21]),
        .\io_TRI[21] (\io_TRI[21] ),
        .p_15_in(p_15_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [21]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [21]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [21]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [21]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_13 \gen_gpio_bits[22].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[22]),
        .io_IBUF(io_IBUF[22]),
        .\io_TRI[22] (\io_TRI[22] ),
        .p_17_in(p_17_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [22]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [22]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [22]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [22]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_14 \gen_gpio_bits[23].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[23]),
        .io_IBUF(io_IBUF[23]),
        .\io_TRI[23] (\io_TRI[23] ),
        .p_19_in(p_19_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [23]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [23]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [23]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [23]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_15 \gen_gpio_bits[24].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[24]),
        .io_IBUF(io_IBUF[24]),
        .\io_TRI[24] (\io_TRI[24] ),
        .p_21_in(p_21_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [24]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [24]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [24]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [24]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_16 \gen_gpio_bits[25].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[25]),
        .io_IBUF(io_IBUF[25]),
        .\io_TRI[25] (\io_TRI[25] ),
        .p_23_in(p_23_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [25]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [25]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [25]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [25]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_17 \gen_gpio_bits[26].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[26]),
        .io_IBUF(io_IBUF[26]),
        .\io_TRI[26] (\io_TRI[26] ),
        .p_25_in(p_25_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [26]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [26]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [26]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [26]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_18 \gen_gpio_bits[27].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[27]),
        .io_IBUF(io_IBUF[27]),
        .\io_TRI[27] (\io_TRI[27] ),
        .p_27_in(p_27_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [27]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [27]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [27]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [27]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_19 \gen_gpio_bits[28].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[28]),
        .io_IBUF(io_IBUF[28]),
        .\io_TRI[28] (\io_TRI[28] ),
        .p_29_in(p_29_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [28]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [28]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [28]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [28]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_20 \gen_gpio_bits[29].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[29]),
        .io_IBUF(io_IBUF[29]),
        .\io_TRI[29] (\io_TRI[29] ),
        .p_31_in(p_31_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [29]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [29]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [29]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [29]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_21 \gen_gpio_bits[2].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[2]),
        .io_IBUF(io_IBUF[2]),
        .\io_TRI[2] (\io_TRI[2] ),
        .p_1_in67_in(p_1_in67_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [2]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [2]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_7 ),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_3 [2]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_4 [2]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_15 ));
  gpio_bit_22 \gen_gpio_bits[30].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[30]),
        .io_IBUF(io_IBUF[30]),
        .\io_TRI[30] (\io_TRI[30] ),
        .p_33_in(p_33_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [30]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [30]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [30]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [30]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_23 \gen_gpio_bits[31].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[31]),
        .io_IBUF(io_IBUF[31]),
        .\io_TRI[31] (\io_TRI[31] ),
        .p_35_in(p_35_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0]_1 [31]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0] [31]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_3 [31]),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_4 [31]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_15 ));
  gpio_bit_24 \gen_gpio_bits[3].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[3]),
        .io_IBUF(io_IBUF[3]),
        .\io_TRI[3] (\io_TRI[3] ),
        .p_1_in70_in(p_1_in70_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [3]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [3]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_8 ),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_3 [3]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_4 [3]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_15 ));
  gpio_bit_25 \gen_gpio_bits[4].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[4]),
        .io_IBUF(io_IBUF[4]),
        .\io_TRI[4] (\io_TRI[4] ),
        .p_1_in73_in(p_1_in73_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [4]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [4]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_9 ),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_3 [4]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_4 [4]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_15 ));
  gpio_bit_26 \gen_gpio_bits[5].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[5]),
        .io_IBUF(io_IBUF[5]),
        .\io_TRI[5] (\io_TRI[5] ),
        .p_1_in76_in(p_1_in76_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [5]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [5]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_10 ),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_3 [5]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_4 [5]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_15 ));
  gpio_bit_27 \gen_gpio_bits[6].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[6]),
        .io_IBUF(io_IBUF[6]),
        .\io_TRI[6] (\io_TRI[6] ),
        .p_1_in79_in(p_1_in79_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [6]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [6]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_11 ),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_3 [6]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_4 [6]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_15 ));
  gpio_bit_28 \gen_gpio_bits[7].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[7]),
        .io_IBUF(io_IBUF[7]),
        .\io_TRI[7] (\io_TRI[7] ),
        .p_1_in82_in(p_1_in82_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [7]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [7]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_12 ),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_3 [7]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_4 [7]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_15 ));
  gpio_bit_29 \gen_gpio_bits[8].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[8]),
        .io_IBUF(io_IBUF[8]),
        .\io_TRI[8] (\io_TRI[8] ),
        .p_1_in85_in(p_1_in85_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [8]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [8]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_13 ),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_3 [8]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_4 [8]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_15 ));
  gpio_bit_30 \gen_gpio_bits[9].u_gpio_bit 
       (.CLK(CLK),
        .gpio_i(gpio_i[9]),
        .io_IBUF(io_IBUF[9]),
        .\io_TRI[9] (\io_TRI[9] ),
        .p_1_in88_in(p_1_in88_in),
        .\sync_reg_reg[0]_0 (\sync_reg_reg[0] [9]),
        .\sync_reg_reg[0]_1 (\sync_reg_reg[0]_1 [9]),
        .\sync_reg_reg[0]_2 (\sync_reg_reg[0]_14 ),
        .\sync_reg_reg[0]_3 (\sync_reg_reg[0]_3 [9]),
        .\sync_reg_reg[0]_4 (\sync_reg_reg[0]_4 [9]),
        .\sync_reg_reg[0]_5 (\sync_reg_reg[0]_15 ));
endmodule
`ifndef GLBL
`define GLBL
`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;
    parameter GRES_WIDTH = 10000;
    parameter GRES_START = 10000;

//--------   STARTUP Globals --------------
    wire GSR;
    wire GTS;
    wire GWE;
    wire PRLD;
    wire GRESTORE;
    tri1 p_up_tmp;
    tri (weak1, strong0) PLL_LOCKG = p_up_tmp;

    wire PROGB_GLBL;
    wire CCLKO_GLBL;
    wire FCSBO_GLBL;
    wire [3:0] DO_GLBL;
    wire [3:0] DI_GLBL;
   
    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;
    reg GRESTORE_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;
    reg JTAG_RUNTEST_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (strong1, weak0) GSR = GSR_int;
    assign (strong1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;
    assign (strong1, weak0) GRESTORE = GRESTORE_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

    initial begin 
	GRESTORE_int = 1'b0;
	#(GRES_START);
	GRESTORE_int = 1'b1;
	#(GRES_WIDTH);
	GRESTORE_int = 1'b0;
    end

endmodule
`endif
