<?xml version="1.0" encoding="UTF-8"?>
<!--Copyright 2024 The MathWorks, Inc.-->

<rsccat xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" version="1.0" locale="ko_KR" product="Simulink" xsi:noNamespaceSchemaLocation="../../resources/schema/msgcat.xsd">
  <message>
    <entry key="BusTypePropBlockHasUnsetInputInfo">''{0}'' has unset signal bus type information for input port {1,number,integer}. Currently there is not enough information to solve the model. Please consider adding a Signal Specification block with a bus object before the input port. To set the bus type to nonvirtual, check the ''Require nonvirtual bus'' checkbox in the Signal Specification block parameters dialog. </entry>
    <entry key="BusTypePropBlockHasUnsetOutputInfo">''{0}''에 {1,number,integer}번 출력 포트의 신호 버스 유형 정보가 설정되지 않았습니다. 현재 정보가 부족하여 모델을 풀 수 없습니다. 출력 포트 뒤에 Bus 객체를 갖는 Signal Specification 블록을 추가해 보십시오. 버스 유형을 비가상으로 설정하려면 Signal Specification 블록 파라미터 대화 상자에서 ''비가상 버스가 필요함'' 체크박스를 선택하십시오.</entry>
    <entry key="BusTypePropBusConfiguredForNVB"> ''{1}''의 &lt;sldiag objui="outport" objparam="{0,number,integer}" objname="{1}"&gt;{0,number,integer}번 출력 포트&lt;/sldiag&gt;는 비가상 버스 또는 비 버스 신호에 연결되어야 합니다. 가상 버스를 비가상 버스나 벡터로 변환하려면 Signal Conversion 블록 또는 Bus to Vector 블록을 사용하십시오.</entry>
    <entry key="BusTypePropBusConfiguredForNVBIn"> &lt;sldiag objui="inport" objparam="{0,number,integer}" objname="{1}"&gt;Input port {0,number,integer}&lt;/sldiag&gt; of ''{1}'' must connect to a nonvirtual bus or nonbus signal. To convert a virtual bus to a nonvirtual bus or vector, use a Signal Conversion or Bus to Vector block.</entry>
    <entry key="BusTypePropSrcDstMismatchBusSrc">''{3}''의 &lt;sldiag objui="inport" objparam="{2,number,integer}" objname="{3}"&gt;{2,number,integer}번 입력 포트&lt;/sldiag&gt;에는 비 버스 신호가 필요하지만, ''{1}''의 &lt;sldiag objui="outport" objparam="{0,number,integer}" objname="{1}"&gt;{0,number,integer}번 출력 포트&lt;/sldiag&gt;에서 버스가 수신됩니다. 가상 버스를 벡터로 변환하려면 Bus to Vector 블록을 사용하십시오. 버스의 요소를 선택하려면 Bus Selector 블록을 사용하십시오.</entry>
    <entry key="BusTypePropSrcDstMismatchBusSrcStateflow">Cannot propagate bus signal to &lt;sldiag objui="inport" objparam="{0,number,integer}" objname="{1}"&gt;input port {0,number,integer}&lt;/sldiag&gt; of ''{1}'' because this input port requires a non-bus signal. \n\nIf the destination block is a bus-capable block, ensure that the block configuration and its input signal(s) meet the requirements for bus support. Please see Simulink documentation for further information on composite (i.e. bus) signals and their proper usage. Alternately, if the input bus signal is virtual; consists only of scalar elements, 1-D elements, or either row or column vectors; and all elements have the same data type, signal type, and sampling mode, consider inserting a Bus to Vector conversion block in the signal path. Otherwise, consider using a Bus Selector block in the signal path.</entry>
    <entry key="BusTypePropSrcDstMismatchVB">All input signals to the block ''{0}'' must be of the same type (bus or non-bus). The signal at input port {1,number,integer}  is a virtual bus while the signal at input port {2,number,integer} is not a bus signal. If the input bus signal consists only of scalar elements, 1-D elements, or either row or column vectors; and all elements have the same data type, signal type, and sampling mode, consider inserting a Bus to Vector conversion block in the signal path.</entry>
    <entry key="BusTypePropVirtualityMismatchNVToV">블록 ''{0}''에 대한 모든 입력 버스의 가상성은 서로 동일해야 합니다. {1,number,integer}번 입력 포트에서는 버스가 비가상인데 {2,number,integer}번 입력 포트에서는 버스가 가상입니다.</entry>
    <entry key="BusTypePropVirtualityMismatchNVToVVariantMerge">All input buses from Variant Subsystem choices to the Outport block ''{0}'' must be of the same virtuality (all Virtual or all Nonvirtual). To fix this issue the output of ''{1}'' must be a nonvirtual bus which can be created by adding a Signal Conversion block which is configured to convert virtual buses to nonvirtual buses.</entry>
    <entry key="BusTypePropVirtualityMismatchNVToVVariantMergeHier">All input buses from Variant Subsystem choices to the Outport block ''{0}'' must be of the same virtuality. One way to fix this issue, is to set all the Variant choice blocks' outport bus types to be nonvirtual.</entry>
    <entry key="BusTypePropVirtualityMismatchNVToNB">All input buses to the block ''{0}'' must be of the same virtuality. The bus at input port {1,number,integer} is nonvirtual, while the signal at input port {2,number,integer} is not a bus.</entry>
    <entry key="BusTypePropVirtualityMismatchVToNV">블록 ''{0}''에 대한 모든 입력 버스의 가상성은 서로 동일해야 합니다. {1,number,integer}번 입력 포트에서는 버스가 가상인데 {2,number,integer}번 입력 포트에서는 버스가 비가상입니다.</entry>
    <entry key="BusVectorCompilationRequired">모델이 컴파일된 상태가 아니면 BusAsVector 포트 목록을 가져올 수 없습니다.</entry>
    <entry key="EditTimeBusPropFailureInputPort">Unable to determine the signal hierarchy entering &lt;sldiag objui="inport" objparam="{0,number,integer}" objname="{1}"&gt;input port {0,number,integer}&lt;/sldiag&gt; of ''{1}''. In order to determine the signal hierarchy, Simulink must inspect upstream blocks and propagate information about the signal hierarchy to this block. Simulink encountered an error condition during this process. The specific diagnostic message is:</entry>
    <entry key="EditTimeBusPropFailureOutputPort">Unable to determine the signal hierarchy at the &lt;sldiag objui="outport" objparam="{0,number,integer}" objname="{1}"&gt;output port {0,number,integer}&lt;/sldiag&gt; of ''{1}''. In order to determine the signal hierarchy, Simulink must inspect upstream blocks and propagate information about the signal hierarchy to this block. Simulink encountered an error condition during this process. The specific diagnostic message is:</entry>
    <entry key="SigHierPropBlockBusSettingDoesntMatchPropInfo">블록 ''{0}''에 있는 입력 버스의 계층 구조는 이 블록에 의해 지정된 bus 객체의 계층 구조와 일치해야 합니다.</entry>
    <entry key="SigHierPropBlockBusSettingDoesntMatchPropInfoNonBus">블록 ''{0}''은(는) Bus 객체를 지정하며, 지정된 Bus 객체와 일치하는 버스를 수신해야 합니다.</entry>
    <entry key="SigHierPropBlockBusSettingSubBusDoesntMatchPropInfo">블록 ''{1}''의 &lt;sldiag objui="inport" objparam="{0,number,integer}" objname="{1}"&gt;{0,number,integer}번 입력 포트&lt;/sldiag&gt;에는 이 블록에 의해 지정된 bus 객체 ''{2}''과(와) 동일한 계층 구조를 갖는 버스가 필요한데, 데이터형이 ''{3}''인 요소가 없는 버스가 수신됩니다.</entry>
    <entry key="SigHierPropBlockHasUnequalBusInputs">블록 ''{0}''에 전달되는 버스 신호의 신호 이름과 계층 구조가 동일하지 않습니다. 이 블록으로 들어오는 모든 버스 입력 신호는 이름과 계층 구조가 동일해야 합니다.</entry>
    <entry key="SigHierPropBlockHasUnequalInputs">블록 ''{0}''에 전달되는 신호의 신호 이름과 계층 구조가 동일하지 않습니다. 이 블록으로 들어오는 모든 입력 신호는 이름과 계층 구조가 동일해야 합니다.</entry>
    <entry key="SigHierPropBlockHasUnsetInputInfo">''{0}''의 {1,number,integer}번 입력 포트에 신호 이름과 계층 구조 정보가 설정되지 않았습니다. 이 오류 메시지에서 내장 Simulink 블록을 참조하는 경우 MathWorks에 문의하여 도움을 받으십시오.</entry>
    <entry key="SigHierPropBlockHasUnsetOutputInfo">''{0}''의 {1,number,integer}번 출력 포트에 신호 이름과 계층 구조 정보가 설정되지 않았습니다. 이 오류 메시지에서 내장 Simulink 블록을 참조하는 경우 MathWorks에 문의하여 도움을 받으십시오.</entry>
    <entry key="SigHierPropBusAssignOutputDoesNotMatchInput">블록 ''{1}''의 &lt;sldiag objui="inport" objparam="{2,number,integer}" objname="{1}"&gt;{2,number,integer}번 입력 포트&lt;/sldiag&gt;에 있는 입력 버스에서 선택한 신호 ''{0}''을(를) 찾을 수 없습니다.</entry>
    <entry key="SigHierPropBusSelOutputDoesNotMatchInput">블록 ''{1}''의 &lt;sldiag objui="inport" objparam="{2,number,integer}" objname="{1}"&gt;{2,number,integer}번 입력 포트&lt;/sldiag&gt;에 있는 입력 버스에서 선택한 신호 ''{0}''을(를) 찾을 수 없습니다.</entry>
    <entry key="SigHierPropBusAssignOutputDoesNotMatchInputWithVariants">Unable to find selected signal ''{0}'' in the input bus signal of block ''{1}'', &lt;sldiag objui="inport" objparam="{2,number,integer}" objname="{1}"&gt;Input port {2,number,integer}&lt;/sldiag&gt;, because there is an 'always false' condition propagating from the variant block whose variant activation time is set to 'update diagram'.</entry>
    <entry key="SigHierPropBusSelOutputDoesNotMatchInputWithVariants">Unable to find selected signal ''{0}'' in the input bus signal of block ''{1}'', &lt;sldiag objui="inport" objparam="{2,number,integer}" objname="{1}"&gt;Input port {2,number,integer}&lt;/sldiag&gt;, because there is an 'always false' condition propagating from the variant block whose variant activation time is set to 'update diagram'.</entry>
    <entry key="SigHierPropInputToBlockMustBeABus">&lt;sldiag objui="inport" objparam="{0,number,integer}" objname="{1}"&gt;Input port {0,number,integer}&lt;/sldiag&gt; for ''{1}'' must be a bus signal.</entry>
    <entry key="BusToVectorBlockShouldAcceptVirtualBus">비 버스 신호가 Bus to Vector 블록 ''{0}''의 입력 포트에 연결되어 있습니다. 이 블록은 입력 신호가 가상 버스인 경우에만 작동합니다. 따라서 Bus to Vector 블록을 제거해 보십시오. </entry>
    <entry key="SigHierPropMaxRecursionExceeded">Hierarchical depth of a bus signal has exceeded the logical limit imposed by the Bus Creator and Out Bus Element blocks in the model.</entry>
    <entry key="SigHierPropNoSolutionLoop">Unable to determine signal hierarchy. The output of ''{0}'' is fed back to the input port of the same block through other bus capable blocks. This loop cannot be resolved because signal hierarchy is defined by a recursive relationship. To resolve this issue, consider breaking the loop by selecting the correct signal with a Bus Selector or an In Bus Element block.</entry>
    <entry key="SigHierPropSrcDstMismatchBusSrc">''{3}''의 &lt;sldiag objui="inport" objparam="{2,number,integer}" objname="{3}"&gt;{2,number,integer}번 입력 포트&lt;/sldiag&gt;에는 비 버스 신호가 필요하지만, ''{1}''의 &lt;sldiag objui="outport" objparam="{0,number,integer}" objname="{1}"&gt;{0,number,integer}번 출력 포트&lt;/sldiag&gt;에서 버스가 수신됩니다. 가상 버스를 벡터로 변환하려면 Bus to Vector 블록을 사용하십시오. 버스의 요소를 선택하려면 Bus Selector 블록을 사용하십시오.</entry>
    <entry key="SigHierPropSrcDstMismatch">''{3}''의 &lt;sldiag objui="inport" objparam="{2,number,integer}" objname="{3}"&gt;{2,number,integer}번 입력 포트&lt;/sldiag&gt;에는 ''{1}''의 &lt;sldiag objui="outport" objparam="{0,number,integer}" objname="{1}"&gt;{0,number,integer}번 출력 포트&lt;/sldiag&gt;에서 수신된 버스와 다른 구조를 갖는 버스가 필요합니다.</entry>
    <entry key="SigHierPropSrcDstMismatchNonBusSrc">''{3}''의 &lt;sldiag objui="inport" objparam="{2,number,integer}" objname="{3}"&gt;{2,number,integer}번 입력 포트&lt;/sldiag&gt;에는 버스가 필요한데, ''{1}''의 &lt;sldiag objui="outport" objparam="{0,number,integer}" objname="{1}"&gt;{0,number,integer}번 출력 포트&lt;/sldiag&gt;에서 비 버스 신호가 수신됩니다.</entry>
    <entry key="SigHierPropSrcDstMismatchNonBusSrcForIVBlocks"> 비 버스 신호를 블록 ''{0}''의 출력 포트에서 대상 블록 ''{1}''의 입력 포트로 전파할 수 없습니다. 대상 블록에는 버스 신호가 필요하기 때문입니다. </entry>
    <entry key="SigHierPropSrcDstMismatchNonBusSrcForMessages">Cannot propagate non-bus signal to &lt;sldiag objui="inport" objparam="{0,number,integer}" objname="{1}"&gt;input port {0,number,integer}&lt;/sldiag&gt; of ''{1}'' because the destination block requires a bus signal.</entry>
    <entry key="SigHierPropSrcsCannotHaveDynamicSetting">소스 ''{0}''은(는) {1,number,integer}번 출력 포트에 동적 신호 계층 구조를 설정할 수 없습니다. 모든 소스는 자신의 모든 신호 이름과 계층 구조를 Block Eval 파라미터에 명시적으로 설정해야 합니다. 이 오류 메시지에서 내장 Simulink 블록을 참조하는 경우 MathWorks에 문의하여 도움을 받으십시오.</entry>
    <entry key="SigHierPropTooManyOutputs">블록 ''{0}''에서 신호 계층 구조 전파자에 디폴트 세트 함수를 사용하고 있지만 출력이 두 개 이상 있습니다. 이 블록은 사용자 지정 세트 함수를 구현해야 합니다. 이 오류 메시지에서 내장 Simulink 블록을 참조하는 경우 MathWorks에 문의하여 도움을 받으십시오.</entry>
    <entry key="SigHierPropSelectIntoMsg">''{1}''의 선택된 요소 ''{0}''은(는) 메시지 데이터의 일부입니다. 전체 메시지를 선택하고 출력하려면 ''{1}''을(를) 사용하십시오.</entry>
    <entry key="VarDimsNotSupportedForUnconnectedBusSources">The bus object ''{0}'' specified by the unconnected bus source block ''{1}'' contains one or more variable-sized elements. You cannot associate unconnected bus sources with bus objects that contain variable-sized elements. </entry>
    <entry key="VarDimsNotPermittedForAoB1">The bus object ''{0}'' associated with the block ''{1}'' contains both a variable sized element and an array of sub-buses. Arrays of buses cannot be used in conjunction with bus objects that contain variable sized elements. </entry>
    <entry key="VarDimsNotPermittedForAoB2">The bus object ''{0}'' associated with the block ''{1}'' contains a variable sized element and the block specifies non-scalar dimensions. Arrays of buses cannot be used in conjunction with bus objects that contain variable sized elements. </entry>
    <entry key="VarDimsNotPermittedForAoB3">The input non-virtual bus signal to port {0,number,integer} of block ''{1}'', and defined by bus object ''{2}'', contains one or more variable sized bus elements. This block cannot operate on non-virtual bus signals that contain variable sized elements. </entry>
    <entry key="VarDimsNotPermittedForAoB4">블록 ''{2}''의 {1,number,integer}번 입력 포트에 있는 Bus 객체 ''{0}''에 의해 정의된 비가상 버스 신호에 대해 동작할 수 없습니다. 이는 {1,number,integer}번 입력 포트가 가변 크기 신호를 수신하도록 구성되었기 때문입니다. </entry>
    <entry key="FramesNotPermittedForAoB1">The bus object ''{0}'' associated with the block ''{1}'' contains both an element with frame based sampling mode and an array of sub-buses. Arrays of buses cannot be used in conjunction with bus objects that contain frame based elements. </entry>
    <entry key="FramesNotPermittedForAoB2">The bus object ''{0}'' associated with the block ''{1}'' contains an element with frame based sampling mode and the block specifies non-scalar dimensions. Arrays of buses cannot be used in conjunction with bus objects that contain frame based elements. </entry>
    <entry key="FramesNotPermittedForAoB3">The input non-virtual bus signal to port {0,number,integer} of block ''{1}'', and defined by bus object ''{2}'', contains one or more elements with frame based sampling mode. This block cannot operate on non-virtual bus signals that contain bus elements with frame based sampling mode. </entry>
    <entry key="ExpansionNotPermittedForAoB1">Input to block ''{0}'' is an array of bus signal or contains an element which is an array of bus. The block's ''Initial condition'' parameter is a non-zero scalar or vector value. Consider using a matching MATLAB structure (see Simulink.Bus.createMATLABStruct) or a scalar zero to initialize the array of buses.</entry>
    <entry key="ExpansionNotPermittedForAoB2">Converting arrays of buses to virtual buses is not supported. Specify a nonvirtual bus output for block ''{0}''.</entry>
    <entry key="ExpansionNotPermittedForAoB3">Input to block ''{0}'' is an array of bus signal. This {1} block's ''Output'' parameter is configured to produce a virtual bus, which is not supported with array of bus inputs.</entry>
    <entry key="NVToVConversionNotSupportAOB">&lt;sldiag objui="inport" objparam="{0,number,integer}" objname="{1}"&gt;Input port {0,number,integer}&lt;/sldiag&gt; of block ''{1}'' contains an array of bus signal. This {2} block is configured to require a virtual bus. An array of bus signal is only supported in a non-virtual bus.</entry>
    <entry key="SlUpdateArraysOfBusesReason">루트 Inport 블록 또는 Outport 블록에 호환되지 않는 차원 설정이 감지되었습니다. R2010a 이전에 생성된 모델에서는 루트 Inport 또는 Outport 블록에 버스 데이터형이 지정된 경우 해당 블록이 비 스칼라 차원을 가질 수 없습니다.</entry>
    <entry key="VCNVDoesNotSupportAOBWithDiscontiguousIndices">Block ''{0}'' does not support the array of buses, which has discontiguous indices, from block ''{1}''. At the output port of block ''{1}'', insert a signal conversion block that uses the default ''Output'' setting (''Signal Copy'').</entry>
    <entry key="StrictBusMigrationStub2">업그레이드 어드바이저 열기</entry>
    <entry key="ExplicitBusSetupRequiredForSfcnOutput">S-function block ''{0}'' has a bus data type ''{1}'' propagating out of &lt;sldiag objui="outport" objparam="{2,number,integer}" objname="{0}"&gt;output port {2,number,integer}&lt;/sldiag&gt;. For S-function blocks to operate with bus signals, bus data type information must be specified in the mdlInitializeSizes method using the ssSetBusOutputObjectName and ssSetBusOutputAsStruct macros.</entry>
    <entry key="BusCC_BusCheckFailedShort">블록 ''{1}''의 입력 포트로 전파된 Bus 객체 ''{0}''이(가) 블록 대화 상자를 통해 지정된 또는 이 블록의 다른 입력 포트로 전파된 Bus 객체 ''{2}''과(와) 일치하지 않습니다.</entry>
    <entry key="VariantReducerDoesNotSupportVCNV">The Variant Reducer does not support a virtual bus that contains a nonvirtual bus. Insert a Signal Conversion block at the &lt;sldiag objui="inport" objparam="{0, number, integer}" objname="{1}"&gt;input port {0, number, integer}&lt;/sldiag&gt; of block ''{1}'' to convert the input to a virtual bus.</entry>
    <entry key="VariantReducerDoesNotSupportVCNVOutput">Variant 축소기에서는 비가상 버스가 포함된 가상 버스를 지원하지 않습니다. 출력을 가상 버스로 변환하려면 블록 ''{1}''의 &lt;sldiag objui="outport" objparam="{0, number, integer}" objname="{1}"&gt;{0, number, integer}번 출력 포트&lt;/sldiag&gt;에 Signal Conversion 블록을 삽입하십시오.</entry>
    <entry key="BusRegisterShadowClassBasedBus">Bus 객체 ''{0}''은(는) Simulink.Bus.register를 사용하여 등록되었으며, MATLAB 클래스 ''{0}''과(와) 연결되지 않았습니다. 이 클래스를 버스로 사용하려면 Simulink.Bus.deregister를 사용하여 이 Bus 객체 등록을 취소하십시오.</entry>
    <entry key="BusRegisterInvalidInputArgs">유효하지 않은 입력 인수입니다. 함수 Simulink.Bus.register에는 다음 입력이 필요합니다. (1) 이름 (2) 유효한 Bus 객체 (3) 등록을 강제하는 논리값(선택 사항) (4) ''blockHandle'' 또는 ''docLink'' 이름-값 쌍</entry>
    <entry key="BusDeRegisterInvalidInputArgs">유효하지 않은 입력 인수입니다. 함수 Simulink.Bus.deregister에는 등록 취소할 Bus 객체 이름을 나타내는 하나의 입력만 필요합니다.</entry>
    <entry key="BusRegisterCannotOverwrite">Bus 객체 ''{0}''이(가) 이미 존재합니다. 이 Bus 객체를 덮어쓰려면 ''forceRegister'' 입력 인수를 true로 설정하십시오.</entry>
    <entry key="DynamicBusNotResolvable">Cannot create a valid dynamic bus type at &lt;sldiag objui="outport" objparam="{0, number, integer}" objname="{1}"&gt;output port {0, number, integer}&lt;/sldiag&gt; of the MATLAB System block  ''{1}''. To fix the issue, please check the getOutputDataTypeImpl method of the block's system object class.</entry>
    <entry key="DynamicBusCannotUseNonBusInputs">Cannot create a valid dynamic bus type at the output of the MATLAB System block ''{0}''. The information of an input scalar signal is not allowed to be used to create a dynamic bus. To fix the issue, please check the getOutputDataTypeImpl method of the block's system object class.</entry>
    <entry key="DynamicBusMustHaveNamesAtEachLevel">Cannot create a valid dynamic bus type at the output of the MATLAB System block ''{0}''. The Simulink.SignalDescriptor object used to describe a dynamic bus type must have a valid data type name specified at each level of the bus. To fix the issue, please check the getOutputDataTypeImpl method of the block's system object class.</entry>
    <entry key="DynamicBusTopLevelCannotContainDimensions">The dynamic bus type ''{0}'' created by the MATLAB System block ''{1}'' has its ''dimensions'' property specified. Please set its ''dimensions'' to the default value 1 and use the ''getOutputSizeImpl'' method to specify the dimensions of the output signal instead.</entry>
    <entry key="DynamicBusNameLengthCheck">MATLAB System block ''{0}'' creates bus type ''{1}'' with a name that has ''{2}'' characters. Name length must be less than 64 characters.</entry>
    <entry key="RootIOPortCannotUseBusesFromBusDictionary">Specifying bus object ''{0}'' as the data type of a root Inport or Outport block (''{1}'') is not supported because the bus object is not in the base workspace or a data dictionary. To create the bus object in the base workspace or a data dictionary, use Simulink.Bus.createObject. </entry>
    <entry key="NdBusInDynamicArrayNotAllowed">Bus 객체 ''{0}''이(가) 블록 ''{1}''의 비유계 배열에 사용되기 때문에 이 객체의 차원을 유지할 수 없습니다. ''{0}''의 차원 유지 속성을 해제하거나 ''{1}''의 신호 차원을 고정 값으로 설정하십시오.</entry>
    <entry key="NdBusWithColumnMajorNotAllowed">The bus object ''{0}'' is set to preserve dimensions for the block diagram ''{1}'' whose array layout is Column-major. To preserve dimensions, set the array layout parameter to Row-major or clear the preserve dimension property of the bus object ''{0}''.</entry>
    <entry key="NdBusWithUnsupportedTarget">Bus 객체 ''{0}''이(가) 지원되지 않는 코드 생성 타깃에서 블록 다이어그램 ''{1}''의 차원을 유지하도록 설정되어 있습니다. Bus 객체의 차원을 유지하는 것은 ERT 타깃의 경우에만 가능합니다.</entry>
    <entry key="NdBusWithVarDimsNotAllowed">The bus object ''{0}'' used in the model ''{1}'' contains variable-sized elements and it is set to preserve element dimensions. Preserving dimensions for bus elements is not supported when the bus object has variable-sized elements.</entry>
  </message>
</rsccat>
