TimeQuest Timing Analyzer report for sd_card
Thu Sep 03 05:37:14 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 13. Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'
 17. Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 33. Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 36. Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 37. Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 52. Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 53. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 54. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 56. Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sd_card                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                       ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; Clock Name                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                           ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; CLOCK_50                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                      ;
; clock_divisor:clk_div|clk_250k                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor:clk_div|clk_250k }                ;
; sd_interface:sd_int|init_block:init|state.END ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_interface:sd_int|init_block:init|state.END } ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 209.82 MHz ; 209.82 MHz      ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 310.27 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -4.096 ; -22.614       ;
; clock_divisor:clk_div|clk_250k                ; -2.809 ; -185.957      ;
; CLOCK_50                                      ; -2.223 ; -46.941       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -1.309 ; -1.309        ;
; clock_divisor:clk_div|clk_250k                ; -0.203 ; -9.098        ;
; sd_interface:sd_int|init_block:init|state.END ; 0.939  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -50.545       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -136.210      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.409  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -4.096 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 3.698      ;
; -4.087 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 3.689      ;
; -4.015 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.478      ;
; -4.006 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.469      ;
; -3.906 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 3.508      ;
; -3.883 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.337     ; 3.713      ;
; -3.874 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.337     ; 3.704      ;
; -3.863 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.092     ; 3.466      ;
; -3.854 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.092     ; 3.457      ;
; -3.825 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.288      ;
; -3.797 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.219     ; 3.583      ;
; -3.788 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 3.390      ;
; -3.788 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.219     ; 3.574      ;
; -3.787 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 3.251      ;
; -3.786 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 3.250      ;
; -3.728 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.336     ; 3.559      ;
; -3.719 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.336     ; 3.550      ;
; -3.707 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.170      ;
; -3.693 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.337     ; 3.523      ;
; -3.619 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 3.221      ;
; -3.607 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.219     ; 3.393      ;
; -3.575 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.337     ; 3.405      ;
; -3.564 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.218     ; 3.351      ;
; -3.560 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.218     ; 3.347      ;
; -3.554 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.092     ; 3.157      ;
; -3.536 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.999      ;
; -3.526 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 3.128      ;
; -3.518 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.092     ; 3.121      ;
; -3.502 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.356      ;
; -3.493 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.347      ;
; -3.489 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.219     ; 3.275      ;
; -3.488 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 3.090      ;
; -3.475 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.939      ;
; -3.462 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.926      ;
; -3.459 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.922      ;
; -3.444 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.336     ; 3.275      ;
; -3.436 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.092     ; 3.039      ;
; -3.420 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.091     ; 3.024      ;
; -3.419 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.336     ; 3.250      ;
; -3.418 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.091     ; 3.022      ;
; -3.396 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.859      ;
; -3.378 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.336     ; 3.209      ;
; -3.376 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.337     ; 3.206      ;
; -3.374 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.839      ;
; -3.369 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.337     ; 3.199      ;
; -3.367 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.832      ;
; -3.353 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.093     ; 2.955      ;
; -3.329 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.091     ; 2.933      ;
; -3.321 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.175      ;
; -3.313 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.337     ; 3.143      ;
; -3.312 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.166      ;
; -3.312 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.166      ;
; -3.299 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.337     ; 3.129      ;
; -3.261 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.725      ;
; -3.257 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 3.112      ;
; -3.255 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.218     ; 3.042      ;
; -3.248 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.218     ; 3.035      ;
; -3.248 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 3.103      ;
; -3.218 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.219     ; 3.004      ;
; -3.214 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.335     ; 3.046      ;
; -3.207 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.335     ; 3.039      ;
; -3.194 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 3.048      ;
; -3.141 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.219     ; 2.927      ;
; -3.131 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.985      ;
; -3.105 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.568      ;
; -3.080 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.219     ; 2.866      ;
; -3.076 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.931      ;
; -3.067 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.922      ;
; -3.059 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.218     ; 2.846      ;
; -3.036 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.335     ; 2.868      ;
; -3.013 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.867      ;
; -2.992 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.846      ;
; -2.990 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.845      ;
; -2.967 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.432      ;
; -2.948 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.803      ;
; -2.924 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.779      ;
; -2.915 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.769      ;
; -2.899 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.753      ;
; -2.831 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.217     ; 2.619      ;
; -2.817 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.671      ;
; -2.808 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.662      ;
; -2.793 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.649      ;
; -2.791 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.647      ;
; -2.767 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.622      ;
; -2.741 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.596      ;
; -2.727 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.581      ;
; -2.702 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.556      ;
; -2.642 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.498      ;
; -2.635 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.491      ;
; -2.609 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.217     ; 2.397      ;
; -2.586 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.219     ; 2.372      ;
; -2.567 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.318     ; 2.422      ;
; -2.475 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 1.941      ;
; -2.454 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.310      ;
; -2.373 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.319     ; 2.227      ;
; -2.342 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.334     ; 2.175      ;
; -2.316 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.316     ; 2.173      ;
; -2.253 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.858      ;
; -2.236 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 2.092      ;
; -2.209 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.317     ; 1.674      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                     ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.809 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.726      ;
; -2.791 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.709      ;
; -2.787 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.092     ; 3.693      ;
; -2.787 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.092     ; 3.693      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.772 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.679      ;
; -2.762 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.675      ;
; -2.743 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.660      ;
; -2.691 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.609      ;
; -2.641 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.559      ;
; -2.616 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.092     ; 3.522      ;
; -2.616 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.092     ; 3.522      ;
; -2.607 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.092     ; 3.513      ;
; -2.607 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.092     ; 3.513      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.601 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.508      ;
; -2.596 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.080     ; 3.514      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.592 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.499      ;
; -2.591 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.504      ;
; -2.583 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.090     ; 3.491      ;
; -2.583 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.090     ; 3.491      ;
; -2.582 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.495      ;
; -2.572 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.092     ; 3.478      ;
; -2.572 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.092     ; 3.478      ;
; -2.569 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.090     ; 3.477      ;
; -2.569 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.090     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.568 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.477      ;
; -2.560 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.475      ;
; -2.558 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.473      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.557 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.091     ; 3.464      ;
; -2.547 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.085     ; 3.460      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
; -2.540 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.089     ; 3.449      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                     ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                 ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.223 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 3.141      ;
; -2.190 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 3.108      ;
; -2.143 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 3.061      ;
; -2.142 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 3.060      ;
; -2.126 ; sd_interface:sd_int|init_block:init|response[8]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 2.078      ;
; -2.097 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 3.014      ;
; -2.096 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 3.014      ;
; -2.082 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.999      ;
; -2.050 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.968      ;
; -2.049 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.966      ;
; -2.025 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.943      ;
; -2.019 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.936      ;
; -2.007 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.925      ;
; -2.002 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.919      ;
; -2.001 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.918      ;
; -1.997 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.915      ;
; -1.986 ; clock_divisor:clk_div|count_update[9]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.904      ;
; -1.977 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.894      ;
; -1.971 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.889      ;
; -1.967 ; sd_interface:sd_int|init_block:init|response[5]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.919      ;
; -1.964 ; clock_divisor:clk_div|count_update[10]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.882      ;
; -1.956 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.082     ; 2.872      ;
; -1.955 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.872      ;
; -1.940 ; sd_controller:sd_contr|edge_counter[4]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 3.097      ;
; -1.940 ; sd_controller:sd_contr|edge_counter[3]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 3.097      ;
; -1.918 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.836      ;
; -1.909 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.826      ;
; -1.892 ; sd_interface:sd_int|init_block:init|response[9]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.844      ;
; -1.892 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.810      ;
; -1.886 ; sd_interface:sd_int|init_block:init|response[7]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.838      ;
; -1.878 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.082     ; 2.794      ;
; -1.866 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.783      ;
; -1.845 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.762      ;
; -1.835 ; clock_divisor:clk_div|count_update[9]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.752      ;
; -1.832 ; sd_interface:sd_int|init_block:init|response[1]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.784      ;
; -1.827 ; sd_controller:sd_contr|edge_counter[7]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.984      ;
; -1.820 ; sd_interface:sd_int|init_block:init|response[6]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.772      ;
; -1.812 ; clock_divisor:clk_div|count_update[12]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.730      ;
; -1.801 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.718      ;
; -1.798 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.715      ;
; -1.795 ; clock_divisor:clk_div|count_update[10]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.712      ;
; -1.795 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.713      ;
; -1.777 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.694      ;
; -1.763 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.680      ;
; -1.760 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.678      ;
; -1.748 ; sd_controller:sd_contr|edge_counter[2]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.905      ;
; -1.721 ; sd_interface:sd_int|init_block:init|response[3]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.673      ;
; -1.711 ; sd_controller:sd_contr|edge_counter[10]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.868      ;
; -1.708 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.626      ;
; -1.706 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.624      ;
; -1.677 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.595      ;
; -1.658 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.576      ;
; -1.657 ; clock_divisor:clk_div|count_update[12]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.574      ;
; -1.657 ; clock_divisor:clk_div|count_update[8]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.575      ;
; -1.654 ; sd_interface:sd_int|init_block:init|response[4]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.606      ;
; -1.654 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.572      ;
; -1.654 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.811      ;
; -1.649 ; sd_controller:sd_contr|edge_counter[5]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.806      ;
; -1.642 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.559      ;
; -1.635 ; sd_controller:sd_contr|edge_counter[6]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.792      ;
; -1.634 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.082     ; 2.550      ;
; -1.628 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.545      ;
; -1.626 ; sd_controller:sd_contr|edge_counter[11]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.783      ;
; -1.622 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.082     ; 2.538      ;
; -1.615 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.082     ; 2.531      ;
; -1.609 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.526      ;
; -1.591 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.509      ;
; -1.590 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.508      ;
; -1.578 ; sd_interface:sd_int|init_block:init|response[0]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.530      ;
; -1.574 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.492      ;
; -1.568 ; sd_interface:sd_int|init_block:init|response[11] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.520      ;
; -1.555 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.473      ;
; -1.541 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.458      ;
; -1.541 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.459      ;
; -1.530 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.448      ;
; -1.529 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.446      ;
; -1.522 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.440      ;
; -1.510 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.427      ;
; -1.509 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.426      ;
; -1.504 ; sd_controller:sd_contr|edge_counter[8]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.661      ;
; -1.502 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.082     ; 2.418      ;
; -1.499 ; sd_interface:sd_int|init_block:init|response[10] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.451      ;
; -1.497 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.414      ;
; -1.496 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.413      ;
; -1.489 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.407      ;
; -1.488 ; sd_interface:sd_int|init_block:init|response[2]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -1.036     ; 1.440      ;
; -1.488 ; clock_divisor:clk_div|count_update[8]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.405      ;
; -1.485 ; sd_controller:sd_contr|edge_counter[0]           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.402      ;
; -1.483 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.082     ; 2.399      ;
; -1.481 ; sd_controller:sd_contr|edge_counter[14]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.243     ; 2.236      ;
; -1.478 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.395      ;
; -1.477 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.394      ;
; -1.466 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.384      ;
; -1.465 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.383      ;
; -1.460 ; sd_controller:sd_contr|edge_counter[12]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.159      ; 2.617      ;
; -1.455 ; clock_divisor:clk_div|count_update[9]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.373      ;
; -1.451 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.081     ; 2.368      ;
; -1.443 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.361      ;
; -1.433 ; clock_divisor:clk_div|count_update[10]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.080     ; 2.351      ;
; -1.415 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.082     ; 2.331      ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.309 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 7.178      ; 6.317      ;
; -0.756 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 7.178      ; 6.370      ;
; 0.004  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 3.062      ; 3.514      ;
; 0.571  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.240      ;
; 0.591  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.260      ;
; 0.593  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 3.062      ; 3.603      ;
; 0.641  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.645  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.928      ;
; 0.651  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.918      ;
; 0.655  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.692  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.361      ;
; 0.698  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.468      ; 1.352      ;
; 0.698  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.367      ;
; 0.712  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.381      ;
; 0.717  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.386      ;
; 0.816  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.082      ; 1.084      ;
; 0.819  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.488      ;
; 0.825  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.494      ;
; 0.838  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.507      ;
; 0.843  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.512      ;
; 0.946  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.615      ;
; 0.951  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.620      ;
; 0.964  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.231      ;
; 0.964  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.633      ;
; 0.965  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.634      ;
; 0.969  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.972  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.097      ; 1.255      ;
; 0.973  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.984  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.987  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.991  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.064  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.300     ; 0.950      ;
; 1.072  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.741      ;
; 1.075  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.744      ;
; 1.086  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.755      ;
; 1.090  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.347      ;
; 1.090  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.357      ;
; 1.094  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.483      ; 1.763      ;
; 1.094  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                             ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.203 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[24]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.590      ;
; -0.203 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[27]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.590      ;
; -0.202 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[25]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[17]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.592      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[46]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[43]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[16]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[15]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[13]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[11]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[9]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[7]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[4]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[2]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[1]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.354      ; 4.591      ;
; -0.200 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[18]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.593      ;
; -0.199 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[3]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.594      ;
; -0.199 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[12]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.594      ;
; -0.197 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[19]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.596      ;
; -0.196 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[22]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.597      ;
; -0.196 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[23]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.597      ;
; -0.194 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[20]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.599      ;
; -0.193 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[21]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.600      ;
; -0.193 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[26]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.355      ; 4.600      ;
; -0.193 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[42]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.592      ;
; -0.192 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[38]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.593      ;
; -0.191 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[41]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.594      ;
; -0.191 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[45]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.594      ;
; -0.190 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[36]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.595      ;
; -0.190 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[44]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.595      ;
; -0.189 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[10]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.596      ;
; -0.188 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[8]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.597      ;
; -0.188 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[39]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.597      ;
; -0.187 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[37]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.598      ;
; -0.186 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[40]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.599      ;
; -0.186 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[47]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.599      ;
; -0.185 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[14]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.600      ;
; -0.185 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[35]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.600      ;
; -0.161 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[0]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.624      ;
; -0.141 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[28]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.645      ;
; -0.141 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[29]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.645      ;
; -0.140 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[32]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.646      ;
; -0.139 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[5]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.647      ;
; -0.138 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[6]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.648      ;
; -0.137 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|CS_bit          ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.649      ;
; -0.137 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[30]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.649      ;
; -0.136 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[31]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.650      ;
; -0.135 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[33]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.651      ;
; -0.135 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[34]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.348      ; 4.651      ;
; -0.130 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI_bit        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 4.347      ; 4.655      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[46]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[43]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[16]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[15]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[13]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[11]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[9]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[7]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[4]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[2]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.059  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[1]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.354      ; 4.351      ;
; 0.204  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[42]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.489      ;
; 0.205  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[38]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.490      ;
; 0.205  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[41]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.490      ;
; 0.206  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[44]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.491      ;
; 0.206  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[45]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.491      ;
; 0.207  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[10]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.492      ;
; 0.207  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[36]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.492      ;
; 0.208  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[8]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.493      ;
; 0.208  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[39]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.493      ;
; 0.209  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[37]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.494      ;
; 0.210  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[14]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.495      ;
; 0.210  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[40]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.495      ;
; 0.210  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[47]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.495      ;
; 0.211  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[35]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.496      ;
; 0.214  ; sd_interface:sd_int|init_block:init|next_state.000_1289       ; sd_interface:sd_int|init_block:init|state.000       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.317      ; 0.737      ;
; 0.216  ; sd_interface:sd_int|init_block:init|next_state.END_1249       ; sd_interface:sd_int|init_block:init|state.END       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.208      ; 0.630      ;
; 0.235  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.334      ; 0.775      ;
; 0.243  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[27]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.536      ;
; 0.244  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[24]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.537      ;
; 0.245  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[25]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.538      ;
; 0.246  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[17]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.539      ;
; 0.246  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[18]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.539      ;
; 0.247  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[3]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.540      ;
; 0.248  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[12]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.541      ;
; 0.249  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[19]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.542      ;
; 0.250  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[22]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.543      ;
; 0.250  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[23]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.543      ;
; 0.252  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[20]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.545      ;
; 0.253  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[21]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.546      ;
; 0.253  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[26]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.355      ; 4.546      ;
; 0.254  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[0]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.539      ;
; 0.261  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.316      ; 0.783      ;
; 0.294  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI_bit        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.347      ; 4.579      ;
; 0.299  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[28]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.348      ; 4.585      ;
; 0.300  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[29]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.348      ; 4.586      ;
; 0.301  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[5]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.348      ; 4.587      ;
; 0.301  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[32]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.348      ; 4.587      ;
; 0.302  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[6]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.348      ; 4.588      ;
; 0.302  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[30]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 4.348      ; 4.588      ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.939 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.277      ; 1.236      ;
; 1.039 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.020      ; 1.079      ;
; 1.304 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.362      ;
; 1.390 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.448      ;
; 1.439 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 1.496      ;
; 1.442 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.276      ; 1.738      ;
; 1.474 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 1.533      ;
; 1.598 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.656      ;
; 1.615 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.143      ; 1.778      ;
; 1.767 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.019      ; 1.806      ;
; 1.914 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.021      ; 1.955      ;
; 1.947 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.005      ;
; 1.949 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.009      ;
; 1.997 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 2.291      ;
; 2.021 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 2.181      ;
; 2.048 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.275      ; 2.343      ;
; 2.062 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.119      ;
; 2.072 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.141      ; 2.233      ;
; 2.088 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.145      ;
; 2.189 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.246      ;
; 2.200 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.257      ;
; 2.202 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.275      ; 2.497      ;
; 2.203 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.259      ;
; 2.226 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.141      ; 2.387      ;
; 2.308 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 2.602      ;
; 2.325 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.383      ;
; 2.326 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.383      ;
; 2.327 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.384      ;
; 2.327 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.385      ;
; 2.330 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.386      ;
; 2.363 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.420      ;
; 2.364 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.422      ;
; 2.367 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.425      ;
; 2.403 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 2.697      ;
; 2.426 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 2.586      ;
; 2.427 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.484      ;
; 2.432 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.489      ;
; 2.451 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.508      ;
; 2.464 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.521      ;
; 2.465 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 2.759      ;
; 2.466 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.523      ;
; 2.467 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.523      ;
; 2.468 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.525      ;
; 2.487 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 2.647      ;
; 2.503 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.541      ;
; 2.503 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.560      ;
; 2.504 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.561      ;
; 2.505 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.561      ;
; 2.508 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 2.802      ;
; 2.511 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 2.805      ;
; 2.526 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.583      ;
; 2.532 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 2.692      ;
; 2.568 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.624      ;
; 2.568 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 2.728      ;
; 2.570 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.627      ;
; 2.571 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 2.865      ;
; 2.573 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.629      ;
; 2.580 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.637      ;
; 2.586 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.624      ;
; 2.595 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 2.755      ;
; 2.598 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.636      ;
; 2.608 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.275      ; 2.903      ;
; 2.643 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.700      ;
; 2.646 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.702      ;
; 2.660 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.698      ;
; 2.666 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 2.960      ;
; 2.677 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.019      ; 2.716      ;
; 2.677 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 2.837      ;
; 2.702 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.759      ;
; 2.706 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.744      ;
; 2.721 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.777      ;
; 2.744 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.801      ;
; 2.745 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.802      ;
; 2.746 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.019      ; 2.785      ;
; 2.765 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.822      ;
; 2.766 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.804      ;
; 2.788 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 3.082      ;
; 2.819 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.857      ;
; 2.843 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.899      ;
; 2.850 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.888      ;
; 2.855 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 3.015      ;
; 2.860 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 3.154      ;
; 2.867 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 3.161      ;
; 2.882 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.939      ;
; 2.883 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.940      ;
; 2.885 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.941      ;
; 2.886 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 2.942      ;
; 2.891 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.948      ;
; 2.892 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 2.949      ;
; 2.941 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 2.979      ;
; 2.954 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 3.011      ;
; 2.955 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.037      ; 3.012      ;
; 2.977 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 3.271      ;
; 2.977 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 3.137      ;
; 2.978 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.274      ; 3.272      ;
; 2.989 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 3.149      ;
; 2.990 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 3.150      ;
; 3.032 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 3.088      ;
; 3.033 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.036      ; 3.089      ;
; 3.055 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.018      ; 3.093      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.181  ; 0.369        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; 0.189  ; 0.377        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; 0.195  ; 0.383        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[11]|clk                        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[12]|clk                        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[13]|clk                        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[8]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[9]|clk                         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[14]|clk                        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[15]|clk                        ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                               ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.000         ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datab                   ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datac                              ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datad                              ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|datad                   ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datad                        ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datad                        ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datad                              ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|datad                   ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datac                              ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datab                   ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 4.012 ; 4.459 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 3.911 ; 4.442 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 4.012 ; 4.459 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 2.054 ; 2.505 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 2.054 ; 2.505 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 1.259 ; 1.813 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 1.259 ; 1.813 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -1.636 ; -2.179 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -3.022 ; -3.556 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -1.636 ; -2.179 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -1.051 ; -1.508 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -1.051 ; -1.508 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.681 ; -1.212 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.681 ; -1.212 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 12.964 ; 12.691 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 10.434 ; 10.507 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 10.072 ; 10.016 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 9.653  ; 9.640  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 12.964 ; 12.691 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 10.117 ; 10.048 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 10.989 ; 10.924 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 10.984 ; 10.805 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 10.020 ; 10.032 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 9.028  ; 8.993  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 12.370 ; 12.078 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 10.741 ; 10.621 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 10.431 ; 10.286 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 9.837  ; 9.885  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.971  ; 8.930  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 10.947 ; 10.819 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 12.569 ; 12.127 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 9.127  ; 9.108  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.037  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 5.068  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 10.322 ; 10.262 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 9.557  ; 9.536  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 9.557  ; 9.536  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 8.624  ; 8.581  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 10.032 ; 10.098 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 9.682  ; 9.624  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 9.280  ; 9.263  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 12.459 ; 12.192 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 9.726  ; 9.655  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 10.563 ; 10.496 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 10.558 ; 10.383 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 9.633  ; 9.640  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.679  ; 8.642  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 11.973 ; 11.675 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 10.324 ; 10.205 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 10.027 ; 9.884  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 9.458  ; 9.500  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.624  ; 8.581  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 10.522 ; 10.395 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 12.162 ; 11.721 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 8.774  ; 8.751  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 4.860  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 4.885  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 9.924  ; 9.862  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 9.188  ; 9.164  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 9.188  ; 9.164  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 229.25 MHz ; 229.25 MHz      ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 339.44 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -3.617 ; -20.090       ;
; clock_divisor:clk_div|clk_250k                ; -2.490 ; -165.737      ;
; CLOCK_50                                      ; -1.946 ; -38.557       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -1.100 ; -1.100        ;
; clock_divisor:clk_div|clk_250k                ; -0.203 ; -8.197        ;
; sd_interface:sd_int|init_block:init|state.END ; 0.854  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -50.545       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -136.210      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.472  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -3.617 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.281     ; 3.196      ;
; -3.611 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.281     ; 3.190      ;
; -3.599 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.069     ; 3.361      ;
; -3.593 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.069     ; 3.355      ;
; -3.457 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.281     ; 3.036      ;
; -3.449 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.296     ; 3.389      ;
; -3.443 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.296     ; 3.383      ;
; -3.439 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.069     ; 3.201      ;
; -3.395 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.068     ; 3.158      ;
; -3.395 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.068     ; 3.158      ;
; -3.375 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.955      ;
; -3.369 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.949      ;
; -3.347 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.188     ; 3.247      ;
; -3.347 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.188     ; 3.247      ;
; -3.346 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.281     ; 2.925      ;
; -3.328 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.069     ; 3.090      ;
; -3.289 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.296     ; 3.229      ;
; -3.286 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.295     ; 3.227      ;
; -3.280 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.295     ; 3.221      ;
; -3.222 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.069     ; 2.984      ;
; -3.194 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 3.095      ;
; -3.194 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 3.095      ;
; -3.182 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.188     ; 3.082      ;
; -3.178 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.296     ; 3.118      ;
; -3.137 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.281     ; 2.716      ;
; -3.135 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.069     ; 2.897      ;
; -3.112 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 3.073      ;
; -3.106 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 3.067      ;
; -3.103 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.683      ;
; -3.099 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.068     ; 2.862      ;
; -3.096 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.068     ; 2.859      ;
; -3.071 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.188     ; 2.971      ;
; -3.067 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.647      ;
; -3.061 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.069     ; 2.823      ;
; -3.061 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.281     ; 2.640      ;
; -3.027 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.295     ; 2.968      ;
; -3.025 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.281     ; 2.604      ;
; -3.025 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 2.789      ;
; -3.024 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 2.788      ;
; -3.014 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.295     ; 2.955      ;
; -2.992 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.069     ; 2.754      ;
; -2.986 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.567      ;
; -2.984 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.068     ; 2.747      ;
; -2.982 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.296     ; 2.922      ;
; -2.982 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.563      ;
; -2.976 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.296     ; 2.916      ;
; -2.970 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.295     ; 2.911      ;
; -2.966 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.927      ;
; -2.960 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.921      ;
; -2.952 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.913      ;
; -2.942 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.067     ; 2.706      ;
; -2.906 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.296     ; 2.846      ;
; -2.905 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.485      ;
; -2.895 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.796      ;
; -2.894 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.795      ;
; -2.889 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.296     ; 2.829      ;
; -2.870 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.832      ;
; -2.864 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.826      ;
; -2.860 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.188     ; 2.760      ;
; -2.841 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.802      ;
; -2.806 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.767      ;
; -2.799 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.294     ; 2.741      ;
; -2.796 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.188     ; 2.696      ;
; -2.795 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.294     ; 2.737      ;
; -2.744 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.188     ; 2.644      ;
; -2.729 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.281     ; 2.308      ;
; -2.724 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.686      ;
; -2.718 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.680      ;
; -2.695 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.656      ;
; -2.653 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.187     ; 2.554      ;
; -2.646 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.294     ; 2.588      ;
; -2.632 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.593      ;
; -2.628 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.209      ;
; -2.598 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.560      ;
; -2.593 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.555      ;
; -2.545 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.506      ;
; -2.543 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.504      ;
; -2.536 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.498      ;
; -2.520 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.186     ; 2.422      ;
; -2.478 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.439      ;
; -2.467 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.428      ;
; -2.452 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.414      ;
; -2.444 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.407      ;
; -2.440 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.403      ;
; -2.391 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.352      ;
; -2.377 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.339      ;
; -2.374 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.335      ;
; -2.324 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.186     ; 2.226      ;
; -2.311 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.188     ; 2.211      ;
; -2.309 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.272      ;
; -2.305 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.268      ;
; -2.254 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 2.216      ;
; -2.152 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 1.734      ;
; -2.113 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.076      ;
; -2.057 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.280     ; 2.018      ;
; -2.001 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.292     ; 1.945      ;
; -1.988 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.276     ; 1.953      ;
; -1.945 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 1.908      ;
; -1.939 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.279     ; 1.520      ;
; -1.921 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.066     ; 1.686      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.490 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.073     ; 3.416      ;
; -2.465 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.380      ;
; -2.465 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.380      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.447 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.363      ;
; -2.435 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.358      ;
; -2.409 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.336      ;
; -2.362 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.073     ; 3.288      ;
; -2.343 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.258      ;
; -2.343 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.258      ;
; -2.337 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.252      ;
; -2.337 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.252      ;
; -2.334 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.261      ;
; -2.330 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.257      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.325 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.241      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.319 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.235      ;
; -2.313 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.236      ;
; -2.307 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.230      ;
; -2.291 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.082     ; 3.208      ;
; -2.291 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.082     ; 3.208      ;
; -2.278 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.193      ;
; -2.278 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.193      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.273 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.191      ;
; -2.261 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.074     ; 3.186      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.260 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.083     ; 3.176      ;
; -2.248 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.076     ; 3.171      ;
; -2.240 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.167      ;
; -2.236 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.082     ; 3.153      ;
; -2.236 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.082     ; 3.153      ;
; -2.235 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.072     ; 3.162      ;
; -2.233 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.148      ;
; -2.233 ; sd_interface:sd_int|init_block:init|clock_counter[1]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.084     ; 3.148      ;
; -2.232 ; sd_interface:sd_int|init_block:init|response[1]       ; sd_interface:sd_int|init_block:init|test_out          ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.064     ; 3.167      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.136      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.136      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.136      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.136      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.136      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.136      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.136      ;
; -2.218 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.081     ; 3.136      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                      ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                 ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.946 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.873      ;
; -1.917 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.844      ;
; -1.893 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.820      ;
; -1.888 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.815      ;
; -1.841 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.768      ;
; -1.821 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.747      ;
; -1.814 ; sd_interface:sd_int|init_block:init|response[8]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.894      ;
; -1.809 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.735      ;
; -1.792 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.718      ;
; -1.768 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.694      ;
; -1.763 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.689      ;
; -1.758 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.685      ;
; -1.749 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.676      ;
; -1.748 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.675      ;
; -1.735 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.734 ; clock_divisor:clk_div|count_update[9]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.661      ;
; -1.716 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.642      ;
; -1.693 ; clock_divisor:clk_div|count_update[10]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.620      ;
; -1.684 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.074     ; 2.609      ;
; -1.681 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.607      ;
; -1.677 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.604      ;
; -1.670 ; sd_interface:sd_int|init_block:init|response[5]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.750      ;
; -1.668 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.595      ;
; -1.667 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.593      ;
; -1.664 ; sd_controller:sd_contr|edge_counter[4]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.843      ;
; -1.657 ; sd_controller:sd_contr|edge_counter[3]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.836      ;
; -1.641 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.568      ;
; -1.624 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.550      ;
; -1.623 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.549      ;
; -1.610 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.074     ; 2.535      ;
; -1.609 ; clock_divisor:clk_div|count_update[9]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.535      ;
; -1.602 ; sd_interface:sd_int|init_block:init|response[7]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.682      ;
; -1.580 ; sd_interface:sd_int|init_block:init|response[9]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.660      ;
; -1.576 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.502      ;
; -1.567 ; clock_divisor:clk_div|count_update[10]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.493      ;
; -1.566 ; clock_divisor:clk_div|count_update[12]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.493      ;
; -1.543 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.469      ;
; -1.539 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.465      ;
; -1.535 ; sd_interface:sd_int|init_block:init|response[1]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.615      ;
; -1.535 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.462      ;
; -1.535 ; sd_controller:sd_contr|edge_counter[7]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.714      ;
; -1.525 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.452      ;
; -1.515 ; sd_interface:sd_int|init_block:init|response[6]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.595      ;
; -1.509 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.435      ;
; -1.502 ; sd_controller:sd_contr|edge_counter[2]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.681      ;
; -1.458 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.385      ;
; -1.452 ; sd_interface:sd_int|init_block:init|response[3]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.532      ;
; -1.447 ; sd_controller:sd_contr|edge_counter[10]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.626      ;
; -1.443 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.370      ;
; -1.441 ; clock_divisor:clk_div|count_update[12]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.367      ;
; -1.431 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.358      ;
; -1.422 ; clock_divisor:clk_div|count_update[8]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.349      ;
; -1.411 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.590      ;
; -1.410 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.337      ;
; -1.391 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.071     ; 2.319      ;
; -1.384 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.074     ; 2.309      ;
; -1.381 ; sd_controller:sd_contr|edge_counter[5]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.560      ;
; -1.378 ; sd_controller:sd_contr|edge_counter[6]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.557      ;
; -1.367 ; sd_interface:sd_int|init_block:init|response[4]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.447      ;
; -1.364 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.290      ;
; -1.362 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.289      ;
; -1.361 ; sd_controller:sd_contr|edge_counter[11]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.540      ;
; -1.354 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.281      ;
; -1.347 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.074     ; 2.272      ;
; -1.343 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.267      ;
; -1.322 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.249      ;
; -1.318 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.074     ; 2.243      ;
; -1.314 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.240      ;
; -1.301 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.228      ;
; -1.293 ; sd_interface:sd_int|init_block:init|response[0]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.373      ;
; -1.289 ; sd_interface:sd_int|init_block:init|response[11] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.369      ;
; -1.275 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.201      ;
; -1.275 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.071     ; 2.203      ;
; -1.271 ; sd_controller:sd_contr|edge_counter[8]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.450      ;
; -1.268 ; clock_divisor:clk_div|count_update[8]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.194      ;
; -1.268 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.195      ;
; -1.266 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.192      ;
; -1.261 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.071     ; 2.189      ;
; -1.250 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.177      ;
; -1.249 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.176      ;
; -1.248 ; sd_interface:sd_int|init_block:init|response[10] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.328      ;
; -1.248 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.174      ;
; -1.247 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.173      ;
; -1.242 ; sd_controller:sd_contr|edge_counter[14]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.185     ; 2.056      ;
; -1.231 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.074     ; 2.156      ;
; -1.230 ; clock_divisor:clk_div|count_update[9]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.157      ;
; -1.227 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.153      ;
; -1.226 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.153      ;
; -1.225 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.152      ;
; -1.225 ; sd_controller:sd_contr|edge_counter[0]           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.152      ;
; -1.219 ; sd_controller:sd_contr|edge_counter[12]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.180      ; 2.398      ;
; -1.211 ; clock_divisor:clk_div|count_update[10]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.138      ;
; -1.205 ; sd_interface:sd_int|init_block:init|response[2]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.909     ; 1.285      ;
; -1.202 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.074     ; 2.127      ;
; -1.201 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.127      ;
; -1.198 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.073     ; 2.124      ;
; -1.197 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.072     ; 2.124      ;
; -1.182 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.074     ; 2.107      ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.100 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 6.548      ; 5.862      ;
; -0.728 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 6.548      ; 5.734      ;
; 0.081  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 2.776      ; 3.271      ;
; 0.520  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.128      ;
; 0.539  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.147      ;
; 0.540  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 2.776      ; 3.230      ;
; 0.585  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.843      ;
; 0.589  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.847      ;
; 0.598  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.599  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.603  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.604  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.604  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.604  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.619  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.227      ;
; 0.620  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.422      ; 1.213      ;
; 0.631  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.239      ;
; 0.638  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.246      ;
; 0.649  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.257      ;
; 0.730  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.338      ;
; 0.745  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.353      ;
; 0.748  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.356      ;
; 0.758  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.002      ;
; 0.759  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.367      ;
; 0.844  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.452      ;
; 0.855  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.463      ;
; 0.858  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.466      ;
; 0.865  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.473      ;
; 0.871  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.114      ;
; 0.877  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.087      ; 1.135      ;
; 0.882  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.125      ;
; 0.884  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.885  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.885  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.889  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.892  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.900  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.902  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.903  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.903  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.903  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.903  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.903  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.954  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.562      ;
; 0.960  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.568      ;
; 0.964  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.572      ;
; 0.968  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.273     ; 0.866      ;
; 0.978  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.437      ; 1.586      ;
; 0.981  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.224      ;
; 0.983  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.984  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.987  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.989  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.989  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.992  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.235      ;
; 0.994  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                             ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.203 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[27]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.095      ;
; -0.202 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[24]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.096      ;
; -0.201 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[25]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.097      ;
; -0.200 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[17]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.098      ;
; -0.200 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[18]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.098      ;
; -0.199 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[3]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.099      ;
; -0.198 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[12]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.100      ;
; -0.197 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[19]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.101      ;
; -0.196 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[22]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.102      ;
; -0.195 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[23]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.103      ;
; -0.193 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[20]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.105      ;
; -0.193 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[21]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.105      ;
; -0.192 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[26]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.106      ;
; -0.170 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[42]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.121      ;
; -0.169 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[38]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.122      ;
; -0.169 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[41]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.122      ;
; -0.168 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[36]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.123      ;
; -0.168 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[44]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.123      ;
; -0.168 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[45]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.123      ;
; -0.167 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[10]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.124      ;
; -0.166 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[8]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.125      ;
; -0.165 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[39]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.126      ;
; -0.164 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[37]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.127      ;
; -0.164 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[40]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.127      ;
; -0.163 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[14]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.128      ;
; -0.163 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[47]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.128      ;
; -0.162 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[35]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.129      ;
; -0.155 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[0]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.136      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[46]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[43]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[16]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[15]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[13]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[11]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[9]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[7]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[4]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[2]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.150 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[1]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.894      ; 4.148      ;
; -0.141 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[28]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.151      ;
; -0.141 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[29]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.151      ;
; -0.139 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[32]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.153      ;
; -0.138 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[5]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.154      ;
; -0.137 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[6]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.155      ;
; -0.137 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[30]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.155      ;
; -0.136 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|CS_bit          ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.156      ;
; -0.136 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[31]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.156      ;
; -0.135 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[33]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.157      ;
; -0.134 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[34]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.888      ; 4.158      ;
; -0.123 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI_bit        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 3.887      ; 4.168      ;
; 0.193  ; sd_interface:sd_int|init_block:init|next_state.000_1289       ; sd_interface:sd_int|init_block:init|state.000       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.278      ; 0.662      ;
; 0.207  ; sd_interface:sd_int|init_block:init|next_state.END_1249       ; sd_interface:sd_int|init_block:init|state.END       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.178      ; 0.576      ;
; 0.217  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.293      ; 0.701      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[46]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[43]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[16]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[15]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[13]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[11]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[9]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[7]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[4]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[2]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.239  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[1]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 3.894      ; 4.037      ;
; 0.241  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.278      ; 0.710      ;
; 0.353  ; sd_interface:sd_int|init_block:init|test_out                  ; sd_interface:sd_int|init_block:init|test_out        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.073      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|CS_bit                    ; sd_interface:sd_int|init_block:init|CS_bit          ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[34]                  ; sd_interface:sd_int|init_block:init|MOSI[34]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[33]                  ; sd_interface:sd_int|init_block:init|MOSI[33]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[32]                  ; sd_interface:sd_int|init_block:init|MOSI[32]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[31]                  ; sd_interface:sd_int|init_block:init|MOSI[31]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[30]                  ; sd_interface:sd_int|init_block:init|MOSI[30]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[29]                  ; sd_interface:sd_int|init_block:init|MOSI[29]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[28]                  ; sd_interface:sd_int|init_block:init|MOSI[28]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[6]                   ; sd_interface:sd_int|init_block:init|MOSI[6]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; sd_interface:sd_int|init_block:init|MOSI[5]                   ; sd_interface:sd_int|init_block:init|MOSI[5]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI_bit                  ; sd_interface:sd_int|init_block:init|MOSI_bit        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[47]                  ; sd_interface:sd_int|init_block:init|MOSI[47]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[45]                  ; sd_interface:sd_int|init_block:init|MOSI[45]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[44]                  ; sd_interface:sd_int|init_block:init|MOSI[44]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[42]                  ; sd_interface:sd_int|init_block:init|MOSI[42]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[41]                  ; sd_interface:sd_int|init_block:init|MOSI[41]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[40]                  ; sd_interface:sd_int|init_block:init|MOSI[40]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[39]                  ; sd_interface:sd_int|init_block:init|MOSI[39]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[38]                  ; sd_interface:sd_int|init_block:init|MOSI[38]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[37]                  ; sd_interface:sd_int|init_block:init|MOSI[37]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[36]                  ; sd_interface:sd_int|init_block:init|MOSI[36]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[35]                  ; sd_interface:sd_int|init_block:init|MOSI[35]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[27]                  ; sd_interface:sd_int|init_block:init|MOSI[27]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[26]                  ; sd_interface:sd_int|init_block:init|MOSI[26]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[25]                  ; sd_interface:sd_int|init_block:init|MOSI[25]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[24]                  ; sd_interface:sd_int|init_block:init|MOSI[24]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[23]                  ; sd_interface:sd_int|init_block:init|MOSI[23]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[22]                  ; sd_interface:sd_int|init_block:init|MOSI[22]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[21]                  ; sd_interface:sd_int|init_block:init|MOSI[21]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[20]                  ; sd_interface:sd_int|init_block:init|MOSI[20]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[19]                  ; sd_interface:sd_int|init_block:init|MOSI[19]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[18]                  ; sd_interface:sd_int|init_block:init|MOSI[18]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[17]                  ; sd_interface:sd_int|init_block:init|MOSI[17]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; sd_interface:sd_int|init_block:init|MOSI[14]                  ; sd_interface:sd_int|init_block:init|MOSI[14]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.597      ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.854 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.263      ; 1.137      ;
; 0.932 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.027      ; 0.979      ;
; 1.183 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.246      ;
; 1.250 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.313      ;
; 1.298 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.263      ; 1.581      ;
; 1.301 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 1.363      ;
; 1.354 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.044      ; 1.418      ;
; 1.443 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.140      ; 1.603      ;
; 1.466 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.529      ;
; 1.601 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.026      ; 1.647      ;
; 1.764 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.044      ; 1.828      ;
; 1.765 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.027      ; 1.812      ;
; 1.767 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 1.830      ;
; 1.823 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.260      ; 2.103      ;
; 1.830 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.137      ; 1.987      ;
; 1.872 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.262      ; 2.154      ;
; 1.879 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.139      ; 2.038      ;
; 1.882 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 1.943      ;
; 1.896 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 1.958      ;
; 1.975 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.037      ;
; 1.984 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.045      ;
; 1.991 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.262      ; 2.273      ;
; 1.998 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.139      ; 2.157      ;
; 2.005 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.065      ;
; 2.079 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.261      ; 2.360      ;
; 2.095 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.156      ;
; 2.099 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 2.162      ;
; 2.100 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 2.163      ;
; 2.114 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.176      ;
; 2.117 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.178      ;
; 2.133 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 2.196      ;
; 2.137 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.043      ; 2.200      ;
; 2.164 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.260      ; 2.444      ;
; 2.166 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.228      ;
; 2.191 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.253      ;
; 2.201 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.262      ;
; 2.210 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.271      ;
; 2.219 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.281      ;
; 2.220 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.282      ;
; 2.221 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.261      ; 2.502      ;
; 2.229 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.138      ; 2.387      ;
; 2.237 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.297      ;
; 2.244 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.137      ; 2.401      ;
; 2.256 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.317      ;
; 2.273 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.334      ;
; 2.274 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.025      ; 2.319      ;
; 2.280 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.260      ; 2.560      ;
; 2.281 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.343      ;
; 2.282 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.343      ;
; 2.287 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.137      ; 2.444      ;
; 2.289 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.260      ; 2.569      ;
; 2.294 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.355      ;
; 2.311 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.372      ;
; 2.315 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.376      ;
; 2.318 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.137      ; 2.475      ;
; 2.320 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.138      ; 2.478      ;
; 2.321 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.261      ; 2.602      ;
; 2.325 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.385      ;
; 2.327 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.262      ; 2.609      ;
; 2.330 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.392      ;
; 2.336 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.024      ; 2.380      ;
; 2.358 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.024      ; 2.402      ;
; 2.375 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.436      ;
; 2.402 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.462      ;
; 2.416 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.025      ; 2.461      ;
; 2.420 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.138      ; 2.578      ;
; 2.420 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.026      ; 2.466      ;
; 2.425 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.260      ; 2.705      ;
; 2.426 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.487      ;
; 2.435 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.495      ;
; 2.480 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.542      ;
; 2.480 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.542      ;
; 2.484 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.024      ; 2.528      ;
; 2.486 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.547      ;
; 2.493 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.026      ; 2.539      ;
; 2.514 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.025      ; 2.559      ;
; 2.536 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.260      ; 2.816      ;
; 2.545 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.024      ; 2.589      ;
; 2.546 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.606      ;
; 2.575 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.261      ; 2.856      ;
; 2.576 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.024      ; 2.620      ;
; 2.581 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.261      ; 2.862      ;
; 2.600 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.661      ;
; 2.600 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.661      ;
; 2.603 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.664      ;
; 2.603 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.664      ;
; 2.617 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.137      ; 2.774      ;
; 2.619 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.681      ;
; 2.619 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.042      ; 2.681      ;
; 2.656 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.024      ; 2.700      ;
; 2.663 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.724      ;
; 2.663 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.041      ; 2.724      ;
; 2.674 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.138      ; 2.832      ;
; 2.680 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.138      ; 2.838      ;
; 2.713 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.260      ; 2.993      ;
; 2.713 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.260      ; 2.993      ;
; 2.723 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.783      ;
; 2.723 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.040      ; 2.783      ;
; 2.728 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.137      ; 2.885      ;
; 2.770 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.025      ; 2.815      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.175  ; 0.361        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.189  ; 0.375        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.189  ; 0.375        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; 0.207  ; 0.393        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; 0.211  ; 0.397        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.220  ; 0.406        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; andgate|datab                                        ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|gate_signal|clk                             ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; andgate|combout                                      ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[11]|clk                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[12]|clk                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[13]|clk                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[8]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[9]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[14]|clk                        ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[15]|clk                        ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.000         ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datad                              ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|datad                   ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datad                        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datab                   ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datac                              ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datac                              ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datab                   ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datad                              ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|datad                   ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datad                        ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.545 ; 3.893 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 3.448 ; 3.882 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 3.545 ; 3.893 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 1.836 ; 2.134 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 1.836 ; 2.134 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 1.157 ; 1.547 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 1.157 ; 1.547 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -1.443 ; -1.845 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -2.709 ; -3.120 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -1.443 ; -1.845 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.911 ; -1.244 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.911 ; -1.244 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.639 ; -1.011 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.639 ; -1.011 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 11.895 ; 11.428 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 9.531  ; 9.459  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 9.195  ; 9.014  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.796  ; 8.687  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 11.895 ; 11.428 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 9.229  ; 9.048  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 10.040 ; 9.833  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 10.043 ; 9.749  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 9.134  ; 9.033  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.208  ; 8.108  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 11.206 ; 10.754 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 9.818  ; 9.572  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 9.531  ; 9.282  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.965  ; 8.904  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.164  ; 8.050  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 10.003 ; 9.780  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 11.393 ; 10.824 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 8.301  ; 8.215  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 4.609  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 4.541  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 9.363  ; 9.194  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 8.641  ; 8.543  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 8.641  ; 8.543  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 7.832  ; 7.719  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 9.147  ; 9.074  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.822  ; 8.644  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.439  ; 8.330  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 11.414 ; 10.962 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 8.855  ; 8.677  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 9.634  ; 9.431  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 9.638  ; 9.352  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 8.765  ; 8.664  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 7.874  ; 7.774  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 10.827 ; 10.375 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 9.420  ; 9.181  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 9.145  ; 8.902  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.603  ; 8.541  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 7.832  ; 7.719  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 9.599  ; 9.381  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 11.005 ; 10.441 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 7.963  ; 7.877  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 4.429  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 4.360  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 8.983  ; 8.817  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 8.290  ; 8.193  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 8.290  ; 8.193  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; sd_interface:sd_int|init_block:init|state.END ; -1.501 ; -7.928        ;
; clock_divisor:clk_div|clk_250k                ; -0.879 ; -50.636       ;
; CLOCK_50                                      ; -0.563 ; -5.938        ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -0.877 ; -0.964        ;
; clock_divisor:clk_div|clk_250k                ; -0.232 ; -5.881        ;
; sd_interface:sd_int|init_block:init|state.END ; 0.447  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -49.257       ;
; clock_divisor:clk_div|clk_250k                ; -1.000 ; -106.000      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.322  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.501 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.759      ;
; -1.495 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.753      ;
; -1.448 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.639      ;
; -1.448 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.639      ;
; -1.409 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.667      ;
; -1.403 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.661      ;
; -1.397 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.655      ;
; -1.369 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.735      ;
; -1.363 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.729      ;
; -1.361 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.552      ;
; -1.360 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.748      ;
; -1.354 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.742      ;
; -1.349 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.540      ;
; -1.349 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.540      ;
; -1.346 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.604      ;
; -1.306 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.694      ;
; -1.303 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.494      ;
; -1.300 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.688      ;
; -1.288 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.546      ;
; -1.277 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.643      ;
; -1.271 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.637      ;
; -1.265 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.631      ;
; -1.258 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.516      ;
; -1.256 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.644      ;
; -1.253 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.511      ;
; -1.247 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.505      ;
; -1.235 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.426      ;
; -1.214 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.580      ;
; -1.212 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.403      ;
; -1.211 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.469      ;
; -1.205 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.593      ;
; -1.205 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.396      ;
; -1.203 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.394      ;
; -1.201 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.089     ; 1.460      ;
; -1.198 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.456      ;
; -1.195 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.089     ; 1.454      ;
; -1.194 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.090     ; 1.452      ;
; -1.193 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.089     ; 1.452      ;
; -1.172 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.560      ;
; -1.163 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.561      ;
; -1.160 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.548      ;
; -1.157 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.555      ;
; -1.156 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.347      ;
; -1.150 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.538      ;
; -1.148 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.340      ;
; -1.143 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.531      ;
; -1.142 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.334      ;
; -1.130 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.518      ;
; -1.129 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.517      ;
; -1.121 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.487      ;
; -1.113 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.201     ; 1.501      ;
; -1.087 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.485      ;
; -1.087 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.485      ;
; -1.082 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.273      ;
; -1.079 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.445      ;
; -1.075 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.473      ;
; -1.075 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.473      ;
; -1.073 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.462      ;
; -1.067 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.456      ;
; -1.059 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.457      ;
; -1.056 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.247      ;
; -1.046 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.412      ;
; -1.045 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.411      ;
; -1.041 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.407      ;
; -1.008 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.406      ;
; -1.007 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.373      ;
; -1.001 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.390      ;
; -1.000 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.398      ;
; -0.988 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.386      ;
; -0.988 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.386      ;
; -0.981 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.379      ;
; -0.973 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.165      ;
; -0.952 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.350      ;
; -0.942 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.340      ;
; -0.938 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.336      ;
; -0.937 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.335      ;
; -0.929 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.327      ;
; -0.894 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.292      ;
; -0.886 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.148     ; 1.253      ;
; -0.858 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.256      ;
; -0.851 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.249      ;
; -0.848 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.247      ;
; -0.848 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.247      ;
; -0.843 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.241      ;
; -0.842 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.240      ;
; -0.821 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.148     ; 1.188      ;
; -0.819 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.149     ; 1.185      ;
; -0.819 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.217      ;
; -0.796 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.194      ;
; -0.769 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.168      ;
; -0.769 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.168      ;
; -0.754 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 0.946      ;
; -0.723 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.122      ;
; -0.722 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.120      ;
; -0.682 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.200     ; 1.071      ;
; -0.670 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.192     ; 1.068      ;
; -0.669 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 1.068      ;
; -0.667 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.089     ; 0.926      ;
; -0.600 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 0.792      ;
; -0.597 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.191     ; 0.996      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.879 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.823      ;
; -0.843 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.787      ;
; -0.827 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.771      ;
; -0.825 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.764      ;
; -0.825 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.764      ;
; -0.820 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.763      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.815 ; sd_interface:sd_int|init_block:init|clock_counter[3]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.754      ;
; -0.808 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.752      ;
; -0.803 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.743      ;
; -0.803 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.743      ;
; -0.801 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.745      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.787 ; sd_interface:sd_int|init_block:init|clock_counter[4]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.727      ;
; -0.755 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.699      ;
; -0.752 ; sd_interface:sd_int|init_block:init|clock_counter[2]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.696      ;
; -0.735 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.674      ;
; -0.735 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.674      ;
; -0.735 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.674      ;
; -0.735 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.674      ;
; -0.735 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.674      ;
; -0.735 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.674      ;
; -0.733 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.676      ;
; -0.733 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.676      ;
; -0.733 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.044     ; 1.676      ;
; -0.727 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[13]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.667      ;
; -0.727 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[15]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.667      ;
; -0.725 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|activator         ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.669      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[15] ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[7]  ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[2]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[1]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.719 ; sd_interface:sd_int|init_block:init|clock_counter[14] ; sd_interface:sd_int|init_block:init|response[12]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.048     ; 1.658      ;
; -0.717 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|clock_counter[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.043     ; 1.661      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[11]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[10]      ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[9]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[3]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[4]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[5]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[7]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[6]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[8]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
; -0.711 ; sd_interface:sd_int|init_block:init|clock_counter[0]  ; sd_interface:sd_int|init_block:init|response[0]       ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.047     ; 1.651      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                      ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                 ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.563 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.508      ;
; -0.557 ; sd_interface:sd_int|init_block:init|response[8]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.966      ;
; -0.550 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.495      ;
; -0.523 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.467      ;
; -0.517 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.462      ;
; -0.514 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.459      ;
; -0.496 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.441      ;
; -0.490 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.434      ;
; -0.483 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.427      ;
; -0.479 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.424      ;
; -0.478 ; sd_interface:sd_int|init_block:init|response[5]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.887      ;
; -0.476 ; sd_interface:sd_int|init_block:init|response[9]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.885      ;
; -0.475 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.420      ;
; -0.466 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.411      ;
; -0.461 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.406      ;
; -0.458 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.403      ;
; -0.457 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.402      ;
; -0.450 ; clock_divisor:clk_div|count_update[9]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.395      ;
; -0.445 ; sd_interface:sd_int|init_block:init|response[7]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.854      ;
; -0.444 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.389      ;
; -0.443 ; sd_interface:sd_int|init_block:init|response[6]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.852      ;
; -0.440 ; clock_divisor:clk_div|count_update[10]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.385      ;
; -0.429 ; sd_interface:sd_int|init_block:init|response[1]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.838      ;
; -0.417 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.362      ;
; -0.411 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.356      ;
; -0.408 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.353      ;
; -0.401 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.345      ;
; -0.398 ; sd_controller:sd_contr|edge_counter[4]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.481      ;
; -0.398 ; sd_controller:sd_contr|edge_counter[3]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.481      ;
; -0.397 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.342      ;
; -0.390 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.335      ;
; -0.374 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.318      ;
; -0.370 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.315      ;
; -0.368 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.312      ;
; -0.366 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.310      ;
; -0.362 ; sd_interface:sd_int|init_block:init|response[3]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.771      ;
; -0.361 ; sd_interface:sd_int|init_block:init|response[4]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.770      ;
; -0.360 ; clock_divisor:clk_div|count_update[12]           ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.305      ;
; -0.353 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.298      ;
; -0.352 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.297      ;
; -0.345 ; sd_controller:sd_contr|edge_counter[7]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.428      ;
; -0.344 ; clock_divisor:clk_div|count_update[9]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.289      ;
; -0.340 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.285      ;
; -0.339 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.284      ;
; -0.334 ; clock_divisor:clk_div|count_update[10]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.279      ;
; -0.333 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.277      ;
; -0.330 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[7]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.275      ;
; -0.325 ; sd_interface:sd_int|init_block:init|response[0]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.734      ;
; -0.323 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.268      ;
; -0.321 ; sd_interface:sd_int|init_block:init|response[11] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.730      ;
; -0.310 ; sd_controller:sd_contr|edge_counter[2]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.393      ;
; -0.306 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.250      ;
; -0.302 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.246      ;
; -0.302 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.247      ;
; -0.300 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.245      ;
; -0.298 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.243      ;
; -0.291 ; sd_controller:sd_contr|edge_counter[10]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.374      ;
; -0.289 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.234      ;
; -0.287 ; sd_interface:sd_int|init_block:init|response[10] ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.696      ;
; -0.287 ; clock_divisor:clk_div|count_update[8]            ; clock_divisor:clk_div|clk_250k          ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.232      ;
; -0.284 ; sd_interface:sd_int|init_block:init|response[2]  ; sd_controller:sd_contr|gate_signal      ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 1.000        ; -0.568     ; 0.693      ;
; -0.279 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.225      ;
; -0.277 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.222      ;
; -0.264 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.209      ;
; -0.261 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.344      ;
; -0.256 ; sd_controller:sd_contr|edge_counter[6]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.339      ;
; -0.256 ; sd_controller:sd_contr|edge_counter[5]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.339      ;
; -0.254 ; clock_divisor:clk_div|count_update[12]           ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.254 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.251 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.196      ;
; -0.251 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.197      ;
; -0.244 ; clock_divisor:clk_div|count_update[6]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.188      ;
; -0.238 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.182      ;
; -0.234 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.178      ;
; -0.234 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.179      ;
; -0.234 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.179      ;
; -0.231 ; clock_divisor:clk_div|count_update[5]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.176      ;
; -0.231 ; clock_divisor:clk_div|count_update[13]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.176      ;
; -0.231 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.175      ;
; -0.230 ; clock_divisor:clk_div|count_update[1]            ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.175      ;
; -0.230 ; sd_controller:sd_contr|edge_counter[1]           ; sd_controller:sd_contr|edge_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.175      ;
; -0.228 ; clock_divisor:clk_div|count_update[15]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.173      ;
; -0.223 ; sd_controller:sd_contr|edge_counter[11]          ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.306      ;
; -0.221 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[13]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.166      ;
; -0.220 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.165      ;
; -0.211 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.157      ;
; -0.210 ; clock_divisor:clk_div|count_update[14]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.155      ;
; -0.208 ; sd_controller:sd_contr|edge_counter[0]           ; sd_controller:sd_contr|edge_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.153      ;
; -0.198 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.142      ;
; -0.192 ; sd_controller:sd_contr|edge_counter[8]           ; sd_controller:sd_contr|gate_signal      ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; 0.096      ; 1.275      ;
; -0.188 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|count_update[15]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.132      ;
; -0.186 ; clock_divisor:clk_div|count_update[4]            ; clock_divisor:clk_div|count_update[6]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.131      ;
; -0.184 ; clock_divisor:clk_div|count_update[7]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.128      ;
; -0.183 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; clock_divisor:clk_div|count_update[0]            ; clock_divisor:clk_div|count_update[12]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; sd_controller:sd_contr|state                     ; sd_controller:sd_contr|edge_counter[10] ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.041     ; 1.129      ;
; -0.182 ; clock_divisor:clk_div|count_update[2]            ; clock_divisor:clk_div|count_update[14]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.127      ;
; -0.181 ; clock_divisor:clk_div|count_update[8]            ; clock_divisor:clk_div|count_update[0]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.126      ;
; -0.172 ; clock_divisor:clk_div|count_update[11]           ; clock_divisor:clk_div|count_update[3]   ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.042     ; 1.117      ;
; -0.170 ; clock_divisor:clk_div|count_update[3]            ; clock_divisor:clk_div|count_update[11]  ; CLOCK_50                       ; CLOCK_50    ; 1.000        ; -0.043     ; 1.114      ;
+--------+--------------------------------------------------+-----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.877 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 3.735      ; 3.077      ;
; -0.087 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 1.569      ; 1.701      ;
; -0.012 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 3.735      ; 3.442      ;
; 0.257  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.574      ;
; 0.272  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.589      ;
; 0.290  ; sd_controller:sd_contr|edge_counter[15]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.050      ; 0.424      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.298  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.320  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.224      ; 0.628      ;
; 0.320  ; sd_controller:sd_contr|edge_counter[13]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.637      ;
; 0.323  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.640      ;
; 0.335  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.652      ;
; 0.338  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.655      ;
; 0.363  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.489      ;
; 0.386  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.703      ;
; 0.390  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.707      ;
; 0.401  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.718      ;
; 0.403  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.720      ;
; 0.446  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.572      ;
; 0.448  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.451  ; sd_controller:sd_contr|edge_counter[14]              ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.050      ; 0.585      ;
; 0.453  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.770      ;
; 0.456  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.773      ;
; 0.458  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; sd_controller:sd_contr|edge_counter[12]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[10]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; sd_controller:sd_contr|edge_counter[10]              ; sd_controller:sd_contr|edge_counter[12]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.466  ; sd_controller:sd_contr|edge_counter[8]               ; sd_controller:sd_contr|edge_counter[15]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.783      ;
; 0.468  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[14]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.785      ;
; 0.491  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.139     ; 0.436      ;
; 0.511  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; sd_controller:sd_contr|edge_counter[11]              ; sd_controller:sd_contr|edge_counter[13]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[9]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; sd_controller:sd_contr|edge_counter[9]               ; sd_controller:sd_contr|edge_counter[11]              ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.514  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[8]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                             ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[46]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[43]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[16]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[15]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[13]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[11]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[9]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[7]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[4]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[2]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.232 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[1]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.404      ; 2.381      ;
; -0.125 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[24]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.489      ;
; -0.125 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[27]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.489      ;
; -0.124 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[25]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.490      ;
; -0.122 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[17]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.492      ;
; -0.122 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[18]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.492      ;
; -0.121 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[3]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.493      ;
; -0.121 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[12]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.493      ;
; -0.119 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[19]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.495      ;
; -0.119 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[22]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.495      ;
; -0.118 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[23]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.496      ;
; -0.116 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[20]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.498      ;
; -0.116 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[21]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.498      ;
; -0.115 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[26]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.405      ; 2.499      ;
; -0.087 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[0]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.523      ;
; -0.074 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[28]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.535      ;
; -0.074 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI_bit        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.536      ;
; -0.073 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[29]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.536      ;
; -0.072 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[32]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.537      ;
; -0.071 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[5]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.538      ;
; -0.070 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[6]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.539      ;
; -0.069 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|CS_bit          ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.540      ;
; -0.069 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[30]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.540      ;
; -0.069 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[42]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.541      ;
; -0.068 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[31]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.541      ;
; -0.068 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[38]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.542      ;
; -0.067 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[33]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.542      ;
; -0.067 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[34]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.400      ; 2.542      ;
; -0.067 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[41]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.543      ;
; -0.067 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[45]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.543      ;
; -0.066 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[36]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.544      ;
; -0.066 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[44]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.544      ;
; -0.065 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[10]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.545      ;
; -0.064 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[8]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.546      ;
; -0.064 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[39]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.546      ;
; -0.063 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[37]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.547      ;
; -0.062 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[40]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.548      ;
; -0.062 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[47]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.548      ;
; -0.061 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[14]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.549      ;
; -0.061 ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[35]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 2.401      ; 2.549      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[46]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[43]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[16]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[15]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[13]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[11]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[9]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[7]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[4]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[2]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.021  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[1]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.404      ; 2.134      ;
; 0.034  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.200      ; 0.338      ;
; 0.038  ; sd_interface:sd_int|init_block:init|next_state.000_1289       ; sd_interface:sd_int|init_block:init|state.000       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.191      ; 0.333      ;
; 0.042  ; sd_interface:sd_int|init_block:init|next_state.END_1249       ; sd_interface:sd_int|init_block:init|state.END       ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.143      ; 0.289      ;
; 0.044  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0 ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.191      ; 0.339      ;
; 0.068  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[27]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.182      ;
; 0.069  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[24]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.183      ;
; 0.070  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[25]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.184      ;
; 0.071  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[17]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.185      ;
; 0.071  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[18]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.185      ;
; 0.072  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[3]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.186      ;
; 0.072  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[12]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.186      ;
; 0.074  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[19]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.188      ;
; 0.074  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[22]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.188      ;
; 0.075  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[23]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.189      ;
; 0.077  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[20]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.191      ;
; 0.077  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[21]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.191      ;
; 0.078  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[26]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.405      ; 2.192      ;
; 0.095  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[0]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.205      ;
; 0.101  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[28]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.210      ;
; 0.101  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[29]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.210      ;
; 0.102  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[32]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.211      ;
; 0.103  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[5]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.212      ;
; 0.103  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[42]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.213      ;
; 0.104  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[6]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.213      ;
; 0.104  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[30]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.213      ;
; 0.104  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[38]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.214      ;
; 0.105  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|CS_bit          ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.214      ;
; 0.105  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[31]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.214      ;
; 0.105  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[41]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.215      ;
; 0.105  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[45]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.215      ;
; 0.106  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[10]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.216      ;
; 0.106  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[33]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.215      ;
; 0.106  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[36]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.216      ;
; 0.106  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[44]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.216      ;
; 0.107  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[34]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.400      ; 2.216      ;
; 0.108  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[8]         ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.218      ;
; 0.108  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[39]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.218      ;
; 0.109  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[37]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.219      ;
; 0.109  ; sd_interface:sd_int|init_block:init|state.END                 ; sd_interface:sd_int|init_block:init|MOSI[40]        ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; -0.500       ; 2.401      ; 2.219      ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                            ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.447 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 0.566      ;
; 0.484 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 0.488      ;
; 0.618 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 0.632      ;
; 0.660 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 0.674      ;
; 0.673 ; sd_interface:sd_int|init_block:init|state.SEND_CMD8      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 0.792      ;
; 0.678 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 0.692      ;
; 0.693 ; sd_interface:sd_int|init_block:init|state.000            ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 0.706      ;
; 0.741 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0      ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 0.754      ;
; 0.750 ; sd_interface:sd_int|init_block:init|state.READ_CMD8_RESP ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 0.809      ;
; 0.814 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 0.818      ;
; 0.883 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 0.887      ;
; 0.901 ; sd_interface:sd_int|init_block:init|state.READ_CMD0_RESP ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 0.915      ;
; 0.914 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 0.928      ;
; 0.959 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.077      ;
; 0.960 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 1.079      ;
; 0.969 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 1.028      ;
; 0.975 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 0.988      ;
; 0.975 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.033      ;
; 0.989 ; sd_interface:sd_int|init_block:init|clock_counter[4]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.002      ;
; 1.041 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.054      ;
; 1.050 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.008     ; 1.062      ;
; 1.062 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 1.181      ;
; 1.064 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.078      ;
; 1.071 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 1.130      ;
; 1.086 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.100      ;
; 1.100 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.114      ;
; 1.102 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.116      ;
; 1.107 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.121      ;
; 1.110 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 1.229      ;
; 1.121 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.134      ;
; 1.122 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 1.181      ;
; 1.123 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.137      ;
; 1.123 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.137      ;
; 1.128 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.141      ;
; 1.137 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.151      ;
; 1.150 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.163      ;
; 1.156 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.169      ;
; 1.157 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.170      ;
; 1.159 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.277      ;
; 1.166 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.180      ;
; 1.166 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.179      ;
; 1.166 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.179      ;
; 1.171 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.184      ;
; 1.179 ; sd_interface:sd_int|init_block:init|clock_counter[6]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.183      ;
; 1.184 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.242      ;
; 1.189 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.202      ;
; 1.194 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.312      ;
; 1.196 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 1.315      ;
; 1.196 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.008     ; 1.208      ;
; 1.201 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 1.320      ;
; 1.201 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.214      ;
; 1.202 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.320      ;
; 1.203 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.261      ;
; 1.207 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.220      ;
; 1.217 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.231      ;
; 1.225 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.008     ; 1.237      ;
; 1.234 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.247      ;
; 1.234 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 1.353      ;
; 1.237 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 1.296      ;
; 1.237 ; sd_interface:sd_int|init_block:init|clock_counter[3]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.240      ;
; 1.243 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 1.302      ;
; 1.244 ; sd_interface:sd_int|init_block:init|clock_counter[5]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.247      ;
; 1.250 ; sd_interface:sd_int|init_block:init|clock_counter[9]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.254      ;
; 1.253 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.008     ; 1.265      ;
; 1.256 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.259      ;
; 1.259 ; sd_interface:sd_int|init_block:init|clock_counter[7]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.317      ;
; 1.270 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.283      ;
; 1.270 ; sd_interface:sd_int|init_block:init|clock_counter[2]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.274      ;
; 1.282 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.296      ;
; 1.283 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.296      ;
; 1.284 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.402      ;
; 1.286 ; sd_interface:sd_int|init_block:init|clock_counter[0]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.290      ;
; 1.288 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.302      ;
; 1.298 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.008     ; 1.310      ;
; 1.301 ; sd_interface:sd_int|init_block:init|clock_counter[10]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.305      ;
; 1.319 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.332      ;
; 1.338 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.456      ;
; 1.346 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.359      ;
; 1.347 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.008     ; 1.359      ;
; 1.350 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.408      ;
; 1.352 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.365      ;
; 1.354 ; sd_interface:sd_int|init_block:init|clock_counter[12]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.357      ;
; 1.358 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.372      ;
; 1.358 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.006     ; 1.372      ;
; 1.363 ; sd_interface:sd_int|init_block:init|clock_counter[1]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.366      ;
; 1.374 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 1.493      ;
; 1.374 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.099      ; 1.493      ;
; 1.378 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.391      ;
; 1.383 ; sd_interface:sd_int|init_block:init|clock_counter[11]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 1.442      ;
; 1.383 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.039      ; 1.442      ;
; 1.384 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.000_1289            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.397      ;
; 1.403 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.017     ; 1.406      ;
; 1.404 ; sd_interface:sd_int|init_block:init|clock_counter[13]    ; sd_interface:sd_int|init_block:init|next_state.END_1249            ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.462      ;
; 1.414 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.427      ;
; 1.420 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.007     ; 1.433      ;
; 1.423 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.541      ;
; 1.423 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.098      ; 1.541      ;
; 1.442 ; sd_interface:sd_int|init_block:init|clock_counter[14]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.008     ; 1.454      ;
; 1.446 ; sd_interface:sd_int|init_block:init|clock_counter[8]     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.016     ; 1.450      ;
; 1.448 ; sd_interface:sd_int|init_block:init|clock_counter[15]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.008     ; 1.460      ;
+-------+----------------------------------------------------------+--------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[14]              ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[15]              ;
; -0.245 ; -0.061       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[10]              ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[11]              ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[12]              ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[13]              ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[8]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[9]               ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -0.234 ; -0.050       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -0.192 ; -0.008       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -0.192 ; -0.008       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -0.192 ; -0.008       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -0.192 ; -0.008       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[14]|clk                        ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[15]|clk                        ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[10]|clk                        ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[11]|clk                        ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[12]|clk                        ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[13]|clk                        ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[8]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[9]|clk                         ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[0]|clk                          ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[10]|clk                         ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div|count_update[11]|clk                         ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                          ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.000         ;
+--------+--------------+----------------+------------+--------------------------------+------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datab                   ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datad                              ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datac                              ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|datad                   ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datad                        ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                            ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                             ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                               ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1249            ;
; 0.659 ; 0.659        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD8_1265|datad                        ;
; 0.662 ; 0.662        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1249|datac                              ;
; 0.662 ; 0.662        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1281|datad                        ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.000_1289|datad                              ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD0_RESP_1273|datad                   ;
; 0.664 ; 0.664        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD8_1265      ;
; 0.667 ; 0.667        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1281      ;
; 0.668 ; 0.668        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.000_1289            ;
; 0.668 ; 0.668        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD0_RESP_1273 ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_CMD8_RESP_1257 ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_CMD8_RESP_1257|datab                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 1.891 ; 2.683 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 1.858 ; 2.683 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 1.891 ; 2.664 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 0.878 ; 1.747 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 0.878 ; 1.747 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 0.397 ; 1.294 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 0.397 ; 1.294 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.747 ; -1.605 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -1.462 ; -2.286 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.747 ; -1.605 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.383 ; -1.203 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.383 ; -1.203 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.105 ; -0.981 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.105 ; -0.981 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 7.076 ; 7.003 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 5.564 ; 5.767 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 5.328 ; 5.468 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 5.142 ; 5.274 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 6.734 ; 7.003 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 5.333 ; 5.488 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 5.774 ; 5.972 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 5.801 ; 5.964 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 5.316 ; 5.478 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.818 ; 4.906 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 6.969 ; 6.903 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 5.648 ; 5.831 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 5.522 ; 5.665 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 5.231 ; 5.395 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.791 ; 4.871 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 5.781 ; 5.928 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 7.076 ; 6.983 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 4.881 ; 4.983 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 2.768 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 2.901 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 5.594 ; 5.758 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 5.228 ; 5.352 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 5.228 ; 5.352 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.613 ; 4.687 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 5.356 ; 5.549 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 5.127 ; 5.260 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.948 ; 5.073 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 6.477 ; 6.732 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 5.132 ; 5.278 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 5.556 ; 5.744 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 5.582 ; 5.736 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 5.117 ; 5.270 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.638 ; 4.720 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 6.764 ; 6.688 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 5.435 ; 5.608 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 5.314 ; 5.449 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 5.035 ; 5.191 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.613 ; 4.687 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 5.563 ; 5.702 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.867 ; 6.766 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 4.699 ; 4.795 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 2.678 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 2.804 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 5.383 ; 5.539 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 5.031 ; 5.149 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 5.031 ; 5.149 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                          ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                               ; -4.096   ; -1.309  ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                                      ; -2.223   ; -1.309  ; N/A      ; N/A     ; -3.000              ;
;  clock_divisor:clk_div|clk_250k                ; -2.809   ; -0.232  ; N/A      ; N/A     ; -1.285              ;
;  sd_interface:sd_int|init_block:init|state.END ; -4.096   ; 0.447   ; N/A      ; N/A     ; 0.322               ;
; Design-wide TNS                                ; -255.512 ; -10.407 ; 0.0      ; 0.0     ; -186.755            ;
;  CLOCK_50                                      ; -46.941  ; -1.309  ; N/A      ; N/A     ; -50.545             ;
;  clock_divisor:clk_div|clk_250k                ; -185.957 ; -9.098  ; N/A      ; N/A     ; -136.210            ;
;  sd_interface:sd_int|init_block:init|state.END ; -22.614  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 4.012 ; 4.459 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 3.911 ; 4.442 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 4.012 ; 4.459 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 2.054 ; 2.505 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 2.054 ; 2.505 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 1.259 ; 1.813 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 1.259 ; 1.813 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.747 ; -1.605 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -1.462 ; -2.286 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.747 ; -1.605 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.383 ; -1.203 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.383 ; -1.203 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.105 ; -0.981 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.105 ; -0.981 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 12.964 ; 12.691 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 10.434 ; 10.507 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 10.072 ; 10.016 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 9.653  ; 9.640  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 12.964 ; 12.691 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 10.117 ; 10.048 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 10.989 ; 10.924 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 10.984 ; 10.805 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 10.020 ; 10.032 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 9.028  ; 8.993  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 12.370 ; 12.078 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 10.741 ; 10.621 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 10.431 ; 10.286 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 9.837  ; 9.885  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.971  ; 8.930  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 10.947 ; 10.819 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 12.569 ; 12.127 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 9.127  ; 9.108  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.037  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 5.068  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 10.322 ; 10.262 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 9.557  ; 9.536  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 9.557  ; 9.536  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.613 ; 4.687 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 5.356 ; 5.549 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 5.127 ; 5.260 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.948 ; 5.073 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 6.477 ; 6.732 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 5.132 ; 5.278 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 5.556 ; 5.744 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 5.582 ; 5.736 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 5.117 ; 5.270 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.638 ; 4.720 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 6.764 ; 6.688 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 5.435 ; 5.608 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 5.314 ; 5.449 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 5.035 ; 5.191 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.613 ; 4.687 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 5.563 ; 5.702 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 6.867 ; 6.766 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[17]  ; clock_divisor:clk_div|clk_250k ; 4.699 ; 4.795 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 2.678 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 2.804 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 5.383 ; 5.539 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 5.031 ; 5.149 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 5.031 ; 5.149 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SD_DAT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                           ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 387      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 14       ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 446      ; 16       ; 230      ; 102      ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 6        ; 0        ; 50       ; 50       ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 180      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 387      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 14       ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 446      ; 16       ; 230      ; 102      ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 6        ; 0        ; 50       ; 50       ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 180      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 76    ; 76   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Sep 03 05:37:11 2015
Info: Command: quartus_sta sd_card -c sd_card
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sd_card.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divisor:clk_div|clk_250k clock_divisor:clk_div|clk_250k
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_interface:sd_int|init_block:init|state.END sd_interface:sd_int|init_block:init|state.END
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.096
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.096             -22.614 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -2.809            -185.957 clock_divisor:clk_div|clk_250k 
    Info (332119):    -2.223             -46.941 CLOCK_50 
Info (332146): Worst-case hold slack is -1.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.309              -1.309 CLOCK_50 
    Info (332119):    -0.203              -9.098 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.939               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285            -136.210 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.409               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.617
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.617             -20.090 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -2.490            -165.737 clock_divisor:clk_div|clk_250k 
    Info (332119):    -1.946             -38.557 CLOCK_50 
Info (332146): Worst-case hold slack is -1.100
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.100              -1.100 CLOCK_50 
    Info (332119):    -0.203              -8.197 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.854               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285            -136.210 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.472               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.501
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.501              -7.928 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -0.879             -50.636 clock_divisor:clk_div|clk_250k 
    Info (332119):    -0.563              -5.938 CLOCK_50 
Info (332146): Worst-case hold slack is -0.877
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.877              -0.964 CLOCK_50 
    Info (332119):    -0.232              -5.881 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.447               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.257 CLOCK_50 
    Info (332119):    -1.000            -106.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.322               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 532 megabytes
    Info: Processing ended: Thu Sep 03 05:37:14 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


