# Verilog 与 VHDL

> 原文:[https://www.educba.com/verilog-vs-vhdl/](https://www.educba.com/verilog-vs-vhdl/)

![Verilog vs VHDL](../Images/eb2770ebfcb083ee40b0261f1a666ea8.png)

<noscript><img class="alignnone size-full wp-image-456912 aligncenter" src="../Images/eb2770ebfcb083ee40b0261f1a666ea8.png" alt="Verilog vs VHDL" width="612" height="290" srcset="https://cdn.educba.com/academy/wp-content/uploads/2021/04/Verilog-vs-VHDL.jpg 612w, https://cdn.educba.com/academy/wp-content/uploads/2021/04/Verilog-vs-VHDL-300x142.jpg 300w" sizes="(max-width: 612px) 100vw, 612px" data-original-src="https://cdn.educba.com/academy/wp-content/uploads/2021/04/Verilog-vs-VHDL.jpg"/></noscript>

## Verilog 与 VHDL 简介

Verilog 和 VHDL 是用于通用目的的硬件描述语言，它们被各种综合和验证工具进一步接受和支持。在本文中，我们将首先研究这两种语言，并通过参考对照表来进一步观察它们之间的差异。在本主题中，我们将了解 Verilog 与 VHDL。

### Verilog 与 VHDL 的直接比较(信息图表)

以下是 Verilog 和 VHDL 之间的主要区别

<small>网页开发、编程语言、软件测试&其他</small>

![Verilog-vs-VHDL-info](../Images/e743a2f28a8bc343aaff447b8295919d.png)

<noscript><img class="alignnone size-full wp-image-456914" src="../Images/e743a2f28a8bc343aaff447b8295919d.png" alt="Verilog-vs-VHDL-info" width="955" height="6284" srcset="https://cdn.educba.com/academy/wp-content/uploads/2021/04/Verilog-vs-VHDL-info.jpg 955w, https://cdn.educba.com/academy/wp-content/uploads/2021/04/Verilog-vs-VHDL-info-768x5054.jpg 768w" sizes="(max-width: 955px) 100vw, 955px" data-original-src="https://cdn.educba.com/academy/wp-content/uploads/2021/04/Verilog-vs-VHDL-info.jpg"/></noscript>

### Verilog 与 VHDL 的主要区别

让我们讨论一下 Verilog 和 VHDL 之间的一些主要区别

### Verilog

Verilog 实际上源自 C 编程语言和 Hilo，后者是一种古老的硬件描述语言。它是一种非常有限的弱类型语言，拥有所有预定义的数据类型。数据类型以位级表示。其他数据类型如字符串可以与 Verilog 混合使用。与 VHDLs 相比，Verilog 中的仿真语义非常模糊。因此，开发人员发现 Verilog 非常灵活，但如果在编码时没有遵循指导原则，则会因不明确而导致竞态条件。由于语言的局限性和不具备封装能力，很难提供包的可重用功能。

Verilog 中提供了基本的模拟控制命令，有助于完成系统任务。Verilog 开发人员使用命令行或批处理仿真，因为预定义的系统任务和简单的数据类型，调试可以通过查看仿真波形来完成。

### 极高密度脂蛋白

VHDL 实际上是 Ada 编程语言的衍生物，Ada 编程语言是一种非常丰富类型和强类型的硬件描述语言。与另一种 HDL Verilog 相比，VHDL 非常冗长，因为语言要求也增加了额外的自我记录设计。VHDL 的强类型也确保了数据类型从一种到另一种的显式转换，例如从位向量到整数。VHDL 语言的设计方式将使该语言的语义非常明确和清晰。VHDL 的设计很容易移植，这也增加了从一个工具到另一个工具的功能。由于这一点，没有必要担心比赛条件。

VHDL 设计主要依赖于 IEEE 标准 1164，同时也参考了数学和数字包，以增强语言的实用性。VHDL 中没有提供监控功能或模拟控制，因为它们完全依赖于工具。交互式 GUI 用于调试，因为类型是用户在 VHDLs 中定义的，并且不存在内置模拟控制，这使得调试设计问题更加困难。

### Verilog 与 VHDL 对比表

下表详细展示了 Verilog 和 VHDL 之间的详细比较

| **Verilog** | **VHDL** |
| Verilog 是弱类型语言，数据类型有位、位向量、线、reg、无符号、有符号、整数、实数，有时还有字符串。 | 它是强类型语言。 |
| Verilog 不支持用户定义的数据类型。 | VHDL 支持用户定义的数据类型。 |
| 不支持动态内存分配。 | 借助指针，VHDL 支持动态内存分配。 |
| 可以使用命名事件。 | 我们不能在 VHDL 中使用命名事件。 |
| 不能使用枚举类型。 | 在 FSM 建模中，可以使用枚举类型。 |
| 不能使用关联数组和稀疏数组。 | 我们可以通过使用关联数组和稀疏数组对访问类型进行部分建模。 |
| 我们可以使用 Verilog 中的位和整数等价。 | 标准包可用于部分支持位/向量整数等价。 |
| 不支持其他层次结构。 | 通过使用单独的实体和使用接口和实现的架构，可以添加其他层次结构。 |
| 没有这样的区域处理。 | 被推迟的进程可以被用来带来反应区域进程。 |
| Fork and join、block 和 task disable 可用于为创建和删除过程带来活力。 | 没有提供动态创建和删除的东西。 |
| 没有接口抽象的存在。 | 当组件的使用导致接口和特定模块之间的抽象时，可以提出部分接口抽象。由于使用了两层绑定，因此端口映射非常灵活。 |
| 通过控制实例到模块的绑定，部分支持绑定和配置。 | 通过控制绑定到所创建实体的组件和实例，完全支持配置和绑定。 |
| 条件语句可以通过使用 if、if-else 和 case 语句来实现，而迭代行为则通过使用 for 循环来实现。 | 我们可以通过使用 if 语句实现条件语句，通过使用 for 循环实现迭代语句。 |
| 词汇接近度决定属性。因此，属性只得到部分支持，不能被类型化。创建的属性几乎可以通过词法邻近性放在任何地方。 | 属性可以手动创建和键入，也可以赋值和引用。我们也可以给任何被标记的事物赋予属性。在设计中，两个或多个实体可以通过使用组和属性来关联。 |
| 对验证功能的有限支持是通过使用输入输出文件操作、fork-jo、in 和随机数生成以及递归子程序来实现的。 | 对验证目标能力的部分支持是通过使用访问类型、延迟过程、广泛的文件输入输出操作、递归子程序和使用标准包生成随机数来实现的。 |
| Verilog 中不支持断言。 | 通过使用包括 tf、acc 和 vpi 在内的 C API 标准来支持外部接口。 |
| 通过使用包括 tf、acc 和 vpi 在内的 C API 标准来支持外部接口。 | 对使用外来属性和 VhPI 标准的外来接口的有限支持也得到支持，但尚未标准化。 |

### 结论–Verilog 与 VHDL

Verilog 是完全新兴和发展的 HDL，其中新的特性不断增加。VHDL 是一种强类型语言，非常冗长，而 Verilog 是一种弱类型语言，具有所有预定义的数据类型。VHDL 内部不支持仿真控制，但 Verilog 具有仿真支持功能，可借助基于数据库显示的波形轻松调试设计相关问题，并可进一步分析。

### 推荐文章

这是 Verilog vs VHDL 的指南。在这里，我们讨论 Verilog 和 VHDL 的关键区别，并提供信息图表和比较表。您也可以看看以下文章，了解更多信息–

1.  [Tekla vs Revit](https://www.educba.com/tekla-vs-revit/)
2.  [Alexa vs Siri](https://www.educba.com/alexa-vs-siri/)
3.  [Kivy vs PyQt](https://www.educba.com/kivy-vs-pyqt/)
4.  [电报对信号](https://www.educba.com/telegram-vs-signal/)

<footer class="entry-footer">

<aside class="sidebar sidebar-primary widget-area" role="complementary" aria-label="Primary Sidebar">Primary Sidebar</aside>

</footer>