module encoder_bcd_7seg(bcd, A, B, C, D, E, F, G);
	input [3:0] bcd;
	output A, B, C, D, E, F, G;
	
	wire bcdA, bcdB, bcdC, bcdD;
	assign bcdA = bcd[3];
	assign bcdB = bcd[2];
	assign bcdC = bcd[1];
	assign bcdD = bcd[0];
	/*
	assign A = (!A & !C & (B ^ D));
	assign B = (!bcdA & bcdB & (bcdC ^ bcdD));
	assign C = (!bcdA & !bcdB & bcdC & !bcdD);
	assign D = (!bcdA & !bcdC & (bcdB ^ bcdD) || bcdD & (!bcdA & bcdB & bcdC || bcdA & !bcdB & !bcdC));
	assign E = (!bcdA & (bcdD || bcdB & !bcdC) || bcdA & !bcdB & !bcdC & bcdD);
	assign F = (!bcdA & (!bcdB & (bcdD || bcdC) || bcdC & bcdD));
	assign G = (!bcdA & (!bcdB & !bcdC || bcdB & bcdC & bcdD));*/
	
	assign A = (!bcdA & bcdB & bcdD);
	assign B = (!bcdA & (!bcdB & bcdC & bcdD || bcdB & !bcdC & !bcdD));
	assign C = (!bcdA & bcdB & bcdC & bcdD);
	assign D = (!bcdA & !bcdB & !bcdD || !bcdC & (!bcdA & bcdB & bcdD || bcdA & !bcdB & !bcdD));
	assign E = (!bcdA & !bcdD || !bcdC & (!bcdA & bcdB || bcdA & !bcdB & !bcdD));
	assign F = (!bcdA & (bcdC & !bcdD || bcdB & bcdC) || bcdA & !bcdB & !bcdC & !bcdD);
	assign G = (!bcdB & (!bcdA & bcdC & !bcdD || bcdA & !bcdC));
	
	
endmodule