# MD5: e10a1de5e8e47a8e979d7ae68488db7d
CFG_UPHY_CHIP_TYPE_PATH:=cs
ifeq ($(OBB_TEN_LLT_MODE),TEN_LLT_ON)
CFG_XTENSA_CORE_NR           :=BB5000_NX
else
CFG_XTENSA_CORE_NR           :=BB5000v2_NX
endif
CFG_XTENSA_SYSTEM_NR         :=$(ROOT_XTENSA_PATH_W)/XtDevTools/install/builds/RH-2018.5-linux/$(CFG_XTENSA_CORE_NR)/config
CFG_TENSILICA_BUILDS_NR      :=$(ROOT_XTENSA_PATH_W)/XtDevTools/install/builds/RH-2018.5-linux
CFG_TENSILICA_TOOLS_NR       :=$(ROOT_XTENSA_PATH_W)/XtDevTools/install/tools/RH-2018.5-linux
LD_SCRIPT_PATH_NR            :=modem/platform/dsp/baltimore/nr/$(CFG_UPHY_CHIP_TYPE_PATH)$(OBB_LPHY_LATE_TYPE_PATH)/lsp
LD_SCRIPT_NAME_NR            :=mainlsp
LPHY_XTENSA_RULES_NR         :=cc_tensilica5.0.5_rules_nr.mk
CFG_XTENSA_PREDICT_BUG       :=YES
CFG_NPHY_DTCM_BASE           :=0xE3400000
CFG_NPHY_ITCM_BASE           :=0xE3500000
CFG_NPHY_DTCM_SIZE           :=0x80000
CFG_NPHY_ITCM_SIZE           :=0x0
CFG_NPHY_HL1C_DTCM_SIZE      :=0x80000
CFG_NPHY_LL1D_DTCM_SIZE      :=0x80000
CFG_NPHY_LL1U_DTCM_SIZE      :=0x80000
CFG_NPHY_SDR_DTCM_SIZE       :=0x80000
CFG_NPHY_L2M_BASE            :=0xE3600000
CFG_NPHY_L2M_SIZE            :=0x0
CFG_NPHY_L2C_BASE            :=0xE3680000
CFG_NPHY_L2C_SIZE            :=0x0
CFG_NPHY_MMB_BASE            :=0xF6800000
CFG_NPHY_MMB_SIZE            :=0x280000
CFG_NPHY_MMB_CODE_BASE       :=0xF6800000
CFG_NPHY_MMB_CODE_SIZE       :=0x1C4000
CFG_NPHY_MMB_DATA_BASE       :=$(CFG_NPHY_MMB_CODE_BASE)+$(CFG_NPHY_MMB_CODE_SIZE)
CFG_NPHY_MMB_DATA_SIZE       :=0xBC000
CFG_NPHY_MMB_COMM_SDATA_BASE :=$(CFG_NPHY_MMB_DATA_BASE)
CFG_NPHY_MMB_COMM_SDATA_SIZE :=0x6000
CFG_NPHY_MMB_USER_SDATA_BASE :=$(CFG_NPHY_MMB_COMM_SDATA_BASE)+$(CFG_NPHY_MMB_COMM_SDATA_SIZE)
CFG_NPHY_MMB_USER_SDATA_SIZE :=0xB6000
CFG_NPHY_MMB_USER_NC_SDATA_BASE := $(CFG_NPHY_MMB_USER_SDATA_BASE)
CFG_NPHY_MMB_USER_NC_SDATA_SIZE :=0x12000
CFG_NPHY_MMB_USER_EC_SDATA_BASE := $(CFG_NPHY_MMB_USER_NC_SDATA_BASE)+$(CFG_NPHY_MMB_USER_NC_SDATA_SIZE)
CFG_NPHY_MMB_USER_EC_SDATA_SIZE :=0xA4000
CFG_NPHY_BOOT_REMAP_OFFSET      :=0x2000
ifeq ($(CFG_EMU_TYPE_EMU),FEATURE_ON)
CFG_NPHY_SRAM_BASE           :=0x20000
CFG_NPHY_SRAM_SIZE           :=0xe0000
CFG_NPHY_DDR_BASE            :=$(CFG_NPHY_SRAM_BASE)+$(CFG_NPHY_SRAM_SIZE)
CFG_NPHY_DDR_SIZE            :=0x20000000
CFG_NPHY_DDR_NX_IMAGE_BASE   :=$(CFG_NPHY_DDR_BASE)
CFG_NPHY_DDR_NX_IMAGE_SIZE   :=0x2000000
CFG_NPHY_DDR_NX_BOOT_BASE    :=$(CFG_NPHY_DDR_NX_IMAGE_BASE)+$(CFG_NPHY_BOOT_REMAP_OFFSET)
CFG_NPHY_DDR_PDE_IMAGE_BASE  :=$(CFG_NPHY_DDR_NX_IMAGE_BASE)+$(CFG_NPHY_DDR_NX_IMAGE_SIZE)
CFG_NPHY_DDR_PDE_IMAGE_SIZE  :=0x1000000
CFG_NPHY_DDR_CSI_IMAGE_BASE  :=$(CFG_NPHY_DDR_PDE_IMAGE_BASE)+$(CFG_NPHY_DDR_PDE_IMAGE_SIZE)
CFG_NPHY_DDR_CSI_IMAGE_SIZE  :=0x800000
CFG_NPHY_DDR_LINK_BASE       :=$(CFG_NPHY_DDR_CSI_IMAGE_BASE)+$(CFG_NPHY_DDR_CSI_IMAGE_SIZE)
CFG_NPHY_DDR_SCRATCH_BASE    :=$(CFG_NPHY_DDR_LINK_BASE)+$(CFG_NPHY_DDR_LINK_SIZE)
CFG_NPHY_DDR_SCRATCH_SIZE    :=0x10000000
CFG_NPHY_DDR_SOCP_STUB_BUFF_BASE    :=$(CFG_NPHY_DDR_SCRATCH_BASE)+$(CFG_NPHY_DDR_SCRATCH_SIZE)
CFG_NPHY_DDR_SOCP_STUB_BUFF_SIZE    :=0x800000
else
CFG_NPHY_SRAM_BASE           :=0
CFG_NPHY_SRAM_SIZE           :=0
CFG_NPHY_DDR_BASE            :=$(CFG_DDR_NRPHY_IMAGE_ADDR)
CFG_NPHY_DDR_SIZE            :=$(CFG_DDR_NRPHY_IMAGE_SIZE)
CFG_NPHY_DDR_NX_IMAGE_BASE   :=$(CFG_NPHY_DDR_BASE)
CFG_NPHY_DDR_NX_IMAGE_SIZE   :=$(CFG_NPHY_DDR_SIZE)-$(CFG_NPHY_DDR_LINK_SIZE)
CFG_NPHY_DDR_NX_BOOT_BASE    :=$(CFG_NPHY_DDR_NX_IMAGE_BASE)+$(CFG_NPHY_BOOT_REMAP_OFFSET)
CFG_NPHY_DDR_LINK_BASE       :=$(CFG_NPHY_DDR_NX_IMAGE_BASE)+$(CFG_NPHY_DDR_NX_IMAGE_SIZE)
CFG_NPHY_DDR_SCRATCH_BASE    :=$(CFG_DDR_SDR_NR_ADDR)
CFG_NPHY_DDR_SCRATCH_SIZE    :=$(CFG_DDR_SDR_NR_SIZE)
endif
CFG_NPHY_DDR_LINK_SIZE          :=0x200000
CFG_NPHY_DDR_LINK_NC_SIZE       :=0x100000
CFG_NPHY_DDR_LINK_EC_SIZE       :=$(CFG_NPHY_DDR_LINK_SIZE)-$(CFG_NPHY_DDR_LINK_NC_SIZE)
CFG_NPHY_DDR_USER_NC_SDATA_BASE :=$(CFG_NPHY_DDR_LINK_BASE)
CFG_NPHY_DDR_USER_NC_SDATA_SIZE :=0x100000
CFG_NPHY_TOTAL_IMG_SIZE      :=((NPHY_DTCM_SIZE)+(NPHY_ITCM_SIZE)+(NPHY_L2M_SIZE)+(NPHY_DDR_SIZE))
CFG_NPHY_FEATURE_HF_SWITCH   := FEATURE_ON
CFG_NPHY_OM_RPT_ENABLED               := YES
CFG_NPHY_DESENSITIZATION_OFF          := YES
CFG_TL_RTT_TEST_ENABLED                := YES
CFG_NPHY_ASSERT_ENABLED               := YES
