Info: 检查时序约束 ....
Info: 已完成.
#################################################################
# 时序分析报告 Thu Jul 18 18:46:12 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 1
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################
********************
* 路径 1
********************
时间余量 : 9676 ps
起点     : led_wf_inst1/led_sig_reg[1]/Q [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/led_sig_reg[1]/D [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 
数据产生路径
=======================================================================================================================
|               节点               |     单元     | 延迟 | 到达时间 |      类型      | 位置 |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |     N/A      |    0 |       -- |                |      | N/A              |      |
| CLK_IN_25M_PIN                   |  fpga_cm33   |    0 |       -- | clock_latency  |      | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN_pad/I             |    xsIOBI    |    0 |       -- |      net       |      | CLK_IN_25M_PIN   |      |
| CLK_IN_25M_PIN_pad/O             |    xsIOBI    |  990 |       -- |      cell      |      | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |   xsPLLSA    |    0 |       -- |      net       |      | CLK_IN_25M_PIN_c |      |
| --                               |      --      |   -- |       -- |       --       | --   | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |     N/A      |    0 |   Tlat:0 | tcst_gen_clock |      | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |   xsPLLSA    |  990 |      990 | clock_latency  |      | CLK_FPGA_SYS1    | 4    |
| led_wf_inst1/led_sig_reg[1]/C    | xsDFFSA_K1C1 |    0 |      990 |      net       |      | CLK_FPGA_SYS1    |      |
| --                               |      --      |   -- |       -- |       --       | --   | --               | --   |
| led_wf_inst1/led_sig_reg[1]/Q    | xsDFFSA_K1C1 |  347 |     1337 |  rising_edge   |      | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/led_sig_reg[1]/D    | xsDFFSA_K1C1 |    0 |     1337 |      net       |      | LED01_PIN[1]_c   |      |
=======================================================================================================================
时钟路径延迟         = 990        (Tclkp)
数据路径延迟         = 347        (Tdatp)
     clock-to-q 延迟 = 347 
        总的单元延迟 = 0 
        总的连线延迟 = 0 
        逻辑级数     = 0 
[数据捕获路径]
=========================================================================================================================
|               节点               |     单元     | 延迟 |  到达时间  |      类型      | 位置 |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |     N/A      |    0 |         -- |                |      | N/A              |      |
| CLK_IN_25M_PIN                   |  fpga_cm33   |    0 |         -- | clock_latency  |      | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN_pad/I             |    xsIOBI    |    0 |         -- |      net       |      | CLK_IN_25M_PIN   |      |
| CLK_IN_25M_PIN_pad/O             |    xsIOBI    |  990 |         -- |      cell      |      | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |   xsPLLSA    |    0 |         -- |      net       |      | CLK_IN_25M_PIN_c |      |
| --                               |      --      |   -- |         -- |       --       | --   | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |     N/A      |    0 |      10000 | tcst_gen_clock |      | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |   xsPLLSA    |  990 |      10990 | clock_latency  |      | CLK_FPGA_SYS1    | 4    |
| led_wf_inst1/led_sig_reg[1]/C    | xsDFFSA_K1C1 |    0 | Tcat:10990 |      net       |      | CLK_FPGA_SYS1    |      |
=========================================================================================================================
[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu
         = 10990      + 0          - 0          - 990        - 347        - -23        
         = 9676 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
