module muxrightsign (
    input b[4],
    input a[16],
    output x[16]
  ) {

  always {
    x[15:0]=$signed(a[15:0])>>>b;
  }
}
