// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module TensorCoreFP32(	// dependencies/fpuv2/src/main/scala/Tensor.scala:194:7
  input         clock,	// dependencies/fpuv2/src/main/scala/Tensor.scala:194:7
                reset,	// dependencies/fpuv2/src/main/scala/Tensor.scala:194:7
  output        io_in_ready,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input         io_in_valid,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input  [31:0] io_in_bits_data_0_a,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_0_b,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_0_c,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input  [2:0]  io_in_bits_data_0_rm,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input  [31:0] io_in_bits_data_1_a,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_1_b,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_1_c,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_2_a,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_2_b,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_2_c,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_3_a,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_3_b,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_3_c,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_4_a,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_4_b,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_5_a,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_5_b,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_6_a,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_6_b,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_7_a,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_data_7_b,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input  [4:0]  io_in_bits_ctrl_reg_idxw,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input  [1:0]  io_in_bits_ctrl_warpID,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input  [7:0]  io_in_bits_ctrl_spike_info_sm_id,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input  [31:0] io_in_bits_ctrl_spike_info_pc,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_in_bits_ctrl_spike_info_inst,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  input         io_out_ready,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  output        io_out_valid,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  output [31:0] io_out_bits_data_0_result,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_out_bits_data_1_result,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_out_bits_data_2_result,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_out_bits_data_3_result,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  output [4:0]  io_out_bits_ctrl_reg_idxw,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  output [1:0]  io_out_bits_ctrl_warpID,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  output [7:0]  io_out_bits_ctrl_spike_info_sm_id,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
  output [31:0] io_out_bits_ctrl_spike_info_pc,	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
                io_out_bits_ctrl_spike_info_inst	// dependencies/fpuv2/src/main/scala/Tensor.scala:198:14
);

  TCDotProduct TCArray_0 (	// dependencies/fpuv2/src/main/scala/Tensor.scala:202:27
    .clock                             (clock),
    .reset                             (reset),
    .io_in_ready                       (io_in_ready),
    .io_in_valid                       (io_in_valid),
    .io_in_bits_a_0                    (io_in_bits_data_0_a),
    .io_in_bits_a_1                    (io_in_bits_data_1_a),
    .io_in_bits_a_2                    (io_in_bits_data_2_a),
    .io_in_bits_a_3                    (io_in_bits_data_3_a),
    .io_in_bits_b_0                    (io_in_bits_data_0_b),
    .io_in_bits_b_1                    (io_in_bits_data_1_b),
    .io_in_bits_b_2                    (io_in_bits_data_2_b),
    .io_in_bits_b_3                    (io_in_bits_data_3_b),
    .io_in_bits_c                      (io_in_bits_data_0_c),
    .io_in_bits_rm                     (io_in_bits_data_0_rm),
    .io_in_bits_ctrl_reg_idxw          (io_in_bits_ctrl_reg_idxw),
    .io_in_bits_ctrl_warpID            (io_in_bits_ctrl_warpID),
    .io_in_bits_ctrl_spike_info_sm_id  (io_in_bits_ctrl_spike_info_sm_id),
    .io_in_bits_ctrl_spike_info_pc     (io_in_bits_ctrl_spike_info_pc),
    .io_in_bits_ctrl_spike_info_inst   (io_in_bits_ctrl_spike_info_inst),
    .io_out_ready                      (io_out_ready),
    .io_out_valid                      (io_out_valid),
    .io_out_bits_result                (io_out_bits_data_0_result),
    .io_out_bits_ctrl_reg_idxw         (io_out_bits_ctrl_reg_idxw),
    .io_out_bits_ctrl_warpID           (io_out_bits_ctrl_warpID),
    .io_out_bits_ctrl_spike_info_sm_id (io_out_bits_ctrl_spike_info_sm_id),
    .io_out_bits_ctrl_spike_info_pc    (io_out_bits_ctrl_spike_info_pc),
    .io_out_bits_ctrl_spike_info_inst  (io_out_bits_ctrl_spike_info_inst)
  );
  TCDotProduct_1 TCArray_1 (	// dependencies/fpuv2/src/main/scala/Tensor.scala:203:33
    .clock              (clock),
    .reset              (reset),
    .io_in_valid        (io_in_valid),
    .io_in_bits_a_0     (io_in_bits_data_0_a),
    .io_in_bits_a_1     (io_in_bits_data_1_a),
    .io_in_bits_a_2     (io_in_bits_data_2_a),
    .io_in_bits_a_3     (io_in_bits_data_3_a),
    .io_in_bits_b_0     (io_in_bits_data_4_b),
    .io_in_bits_b_1     (io_in_bits_data_5_b),
    .io_in_bits_b_2     (io_in_bits_data_6_b),
    .io_in_bits_b_3     (io_in_bits_data_7_b),
    .io_in_bits_c       (io_in_bits_data_1_c),
    .io_in_bits_rm      (io_in_bits_data_0_rm),
    .io_out_ready       (io_out_ready),
    .io_out_bits_result (io_out_bits_data_1_result)
  );
  TCDotProduct_1 TCArray_2 (	// dependencies/fpuv2/src/main/scala/Tensor.scala:203:33
    .clock              (clock),
    .reset              (reset),
    .io_in_valid        (io_in_valid),
    .io_in_bits_a_0     (io_in_bits_data_4_a),
    .io_in_bits_a_1     (io_in_bits_data_5_a),
    .io_in_bits_a_2     (io_in_bits_data_6_a),
    .io_in_bits_a_3     (io_in_bits_data_7_a),
    .io_in_bits_b_0     (io_in_bits_data_0_b),
    .io_in_bits_b_1     (io_in_bits_data_1_b),
    .io_in_bits_b_2     (io_in_bits_data_2_b),
    .io_in_bits_b_3     (io_in_bits_data_3_b),
    .io_in_bits_c       (io_in_bits_data_2_c),
    .io_in_bits_rm      (io_in_bits_data_0_rm),
    .io_out_ready       (io_out_ready),
    .io_out_bits_result (io_out_bits_data_2_result)
  );
  TCDotProduct_1 TCArray_3 (	// dependencies/fpuv2/src/main/scala/Tensor.scala:203:33
    .clock              (clock),
    .reset              (reset),
    .io_in_valid        (io_in_valid),
    .io_in_bits_a_0     (io_in_bits_data_4_a),
    .io_in_bits_a_1     (io_in_bits_data_5_a),
    .io_in_bits_a_2     (io_in_bits_data_6_a),
    .io_in_bits_a_3     (io_in_bits_data_7_a),
    .io_in_bits_b_0     (io_in_bits_data_4_b),
    .io_in_bits_b_1     (io_in_bits_data_5_b),
    .io_in_bits_b_2     (io_in_bits_data_6_b),
    .io_in_bits_b_3     (io_in_bits_data_7_b),
    .io_in_bits_c       (io_in_bits_data_3_c),
    .io_in_bits_rm      (io_in_bits_data_0_rm),
    .io_out_ready       (io_out_ready),
    .io_out_bits_result (io_out_bits_data_3_result)
  );
endmodule

